Fitter report for cineraria_ulexite_top
Tue Oct 15 04:45:07 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated|ALTSYNCRAM
 30. |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ALTSYNCRAM
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Other Routing Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 15 04:45:07 2013           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; cineraria_ulexite_top                           ;
; Top-level Entity Name              ; cineraria_ulexite_top                           ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 11,963 / 15,408 ( 78 % )                        ;
;     Total combinational functions  ; 10,283 / 15,408 ( 67 % )                        ;
;     Dedicated logic registers      ; 7,431 / 15,408 ( 48 % )                         ;
; Total registers                    ; 7526                                            ;
; Total pins                         ; 174 / 347 ( 50 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 274,388 / 516,096 ( 53 % )                      ;
; Embedded Multiplier 9-bit elements ; 31 / 112 ( 28 % )                               ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; SDO Pin                                                                    ; On                                    ;                                       ;
; SCE Pin                                                                    ; On                                    ;                                       ;
; DCLK Pin                                                                   ; On                                    ;                                       ;
; Data[0] Pin                                                                ; On                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.9%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; UART_TXD    ; Missing drive strength ;
; UART_RTS    ; Missing drive strength ;
; DAC_BCLK    ; Missing drive strength ;
; DAC_LRCK    ; Missing drive strength ;
; DAC_SDAT    ; Missing drive strength ;
; HEX0_DP     ; Missing drive strength ;
; HEX1_DP     ; Missing drive strength ;
; HEX2_DP     ; Missing drive strength ;
; HEX3_DP     ; Missing drive strength ;
; FL_CE_N     ; Missing drive strength ;
; FL_OE_N     ; Missing drive strength ;
; FL_WE_N     ; Missing drive strength ;
; FL_RST_N    ; Missing drive strength ;
; HEX0_D[6]   ; Missing drive strength ;
; HEX0_D[5]   ; Missing drive strength ;
; HEX0_D[4]   ; Missing drive strength ;
; HEX0_D[3]   ; Missing drive strength ;
; HEX0_D[2]   ; Missing drive strength ;
; HEX0_D[1]   ; Missing drive strength ;
; HEX0_D[0]   ; Missing drive strength ;
; HEX1_D[6]   ; Missing drive strength ;
; HEX1_D[5]   ; Missing drive strength ;
; HEX1_D[4]   ; Missing drive strength ;
; HEX1_D[3]   ; Missing drive strength ;
; HEX1_D[2]   ; Missing drive strength ;
; HEX1_D[1]   ; Missing drive strength ;
; HEX1_D[0]   ; Missing drive strength ;
; HEX2_D[6]   ; Missing drive strength ;
; HEX2_D[5]   ; Missing drive strength ;
; HEX2_D[4]   ; Missing drive strength ;
; HEX2_D[3]   ; Missing drive strength ;
; HEX2_D[2]   ; Missing drive strength ;
; HEX2_D[1]   ; Missing drive strength ;
; HEX2_D[0]   ; Missing drive strength ;
; HEX3_D[6]   ; Missing drive strength ;
; HEX3_D[5]   ; Missing drive strength ;
; HEX3_D[4]   ; Missing drive strength ;
; HEX3_D[3]   ; Missing drive strength ;
; HEX3_D[2]   ; Missing drive strength ;
; HEX3_D[1]   ; Missing drive strength ;
; HEX3_D[0]   ; Missing drive strength ;
; LEDG[9]     ; Missing drive strength ;
; LEDG[8]     ; Missing drive strength ;
; LEDG[7]     ; Missing drive strength ;
; LEDG[6]     ; Missing drive strength ;
; LEDG[5]     ; Missing drive strength ;
; LEDG[4]     ; Missing drive strength ;
; LEDG[3]     ; Missing drive strength ;
; LEDG[2]     ; Missing drive strength ;
; LEDG[1]     ; Missing drive strength ;
; LEDG[0]     ; Missing drive strength ;
; PS2_KBCLK   ; Missing drive strength ;
; PS2_KBDAT   ; Missing drive strength ;
; GPIO1_D[31] ; Missing drive strength ;
; GPIO1_D[30] ; Missing drive strength ;
; GPIO1_D[29] ; Missing drive strength ;
; GPIO1_D[28] ; Missing drive strength ;
; GPIO1_D[27] ; Missing drive strength ;
; GPIO1_D[26] ; Missing drive strength ;
; GPIO1_D[25] ; Missing drive strength ;
; GPIO1_D[24] ; Missing drive strength ;
; GPIO1_D[23] ; Missing drive strength ;
; GPIO1_D[22] ; Missing drive strength ;
; GPIO1_D[21] ; Missing drive strength ;
; GPIO1_D[20] ; Missing drive strength ;
; GPIO1_D[19] ; Missing drive strength ;
; GPIO1_D[18] ; Missing drive strength ;
; GPIO1_D[17] ; Missing drive strength ;
; GPIO1_D[16] ; Missing drive strength ;
; GPIO1_D[15] ; Missing drive strength ;
; GPIO1_D[14] ; Missing drive strength ;
; GPIO1_D[13] ; Missing drive strength ;
; GPIO1_D[12] ; Missing drive strength ;
; GPIO1_D[11] ; Missing drive strength ;
; GPIO1_D[10] ; Missing drive strength ;
; GPIO1_D[9]  ; Missing drive strength ;
; GPIO1_D[8]  ; Missing drive strength ;
; GPIO1_D[7]  ; Missing drive strength ;
; GPIO1_D[6]  ; Missing drive strength ;
; GPIO1_D[5]  ; Missing drive strength ;
; GPIO1_D[4]  ; Missing drive strength ;
; GPIO1_D[3]  ; Missing drive strength ;
; GPIO1_D[2]  ; Missing drive strength ;
; GPIO1_D[1]  ; Missing drive strength ;
; GPIO1_D[0]  ; Missing drive strength ;
+-------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                  ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[1]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[2]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a1                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[3]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a2                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[4]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a3                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a4                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a5                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a6                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a7                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a8                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[10]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a9                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[11]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a10                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[12]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a11                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[13]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a12                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[14]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a13                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[15]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a14                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[16]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a15                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[17]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a16                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[18]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a17                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[19]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a18                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[20]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a19                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[21]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a20                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[22]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a21                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[23]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a22                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[24]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a23                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[25]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a24                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[26]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a25                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[27]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a26                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[28]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a27                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[29]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a28                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[30]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a29                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[31]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a30                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[32]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a31                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[33]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a32                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[34]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a33                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[35]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a34                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[36]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a35                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a36                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[38]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a37                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a38                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a39                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a40                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a41                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[46]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a42                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[47]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a43                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[48]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a44                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[49]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a45                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[50]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a46                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[51]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a47                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[52]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a48                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a0                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a1                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a2                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a3                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a4                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a5                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a6                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a7                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[8]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a8                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[9]                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a9                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[10]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a10                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[11]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a11                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[12]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a12                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[13]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a13                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[14]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a14                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[15]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a15                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[16]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a16                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[17]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a17                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[18]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a18                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[19]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a19                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[20]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a20                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[21]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a21                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[22]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a22                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[23]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a23                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[24]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a24                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[25]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a25                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[26]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a26                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[27]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a27                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[28]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a28                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[29]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a29                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[30]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a30                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|out_payload[31]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ram_block1a31                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[1]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[1]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[1]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[2]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[2]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[2]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[3]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[3]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[3]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[4]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[4]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[4]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[5]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[5]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[5]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[6]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[6]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[6]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[7]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[7]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[7]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[8]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[8]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[8]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[9]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[9]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[9]~_Duplicate_1                                                                                                                                                                                                                                        ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[10]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[10]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[10]~_Duplicate_1                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[11]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[11]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[11]~_Duplicate_1                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[12]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[12]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[12]~_Duplicate_1                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[13]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[13]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[13]~_Duplicate_1                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[14]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[14]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[14]~_Duplicate_1                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[15]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                        ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[15]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[15]~_Duplicate_1                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[0]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[0]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[1]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[1]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[2]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[2]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[3]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[3]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[4]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[4]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[5]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[5]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[6]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[6]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[7]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[7]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[8]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[8]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[9]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[9]                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[10]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[10]                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[11]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[11]                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[12]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[12]                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[13]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[13]                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[14]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[14]                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[15]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|q_b[15]                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[0]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[1]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[2]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[3]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[4]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[5]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[6]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[7]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[8]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[9]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[10]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[11]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[12]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[13]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[14]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|pcmdata_reg[15]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                          ; DATAA            ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; cineraria_core:inst|backlight_control:blcon|blon_reg                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|backlight_control:blcon|blon_reg~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cineraria_core:inst|backlight_control:blcon|blon_reg                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_BLON~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|backlight_control:blcon|pwmout_reg                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|backlight_control:blcon|pwmout_reg~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|backlight_control:blcon|pwmout_reg                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_BLDIMMER~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[0]                                                                                                                         ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[1]                                                                                                                         ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[2]                                                                                                                         ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[3]                                                                                                                         ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[4]                                                                                                                         ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[5]                                                                                                                         ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[6]                                                                                                                         ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[7]                                                                                                                         ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[0]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[2]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[3]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[4]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[5]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[6]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[7]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[8]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[9]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[10]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[10]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[11]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[11]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[12]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[12]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[13]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[13]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[14]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[14]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[15]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[15]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[16]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[17]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[18]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[19]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[20]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[21]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[22]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[23]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[24]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[25]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[26]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[27]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[28]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[29]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[30]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src1[31]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[0]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[2]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[3]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[4]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[5]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[6]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[7]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[8]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[9]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[10]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[10]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[11]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[11]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[12]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[12]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[13]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[13]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[14]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[14]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[15]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[15]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_bht_data[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_bht_module:cineraria_core_nios2_fast_bht|altsyncram:the_altsyncram|altsyncram_7uh1:auto_generated|q_b[0]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_bht_data[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_bht_module:cineraria_core_nios2_fast_bht|altsyncram:the_altsyncram|altsyncram_7uh1:auto_generated|q_b[1]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_out2                        ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_out2                        ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]      ; DATAOUT          ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[16]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a16 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[17]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a17 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[18]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a18 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[19]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a19 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[20]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a20 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[21]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a21 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[22]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a22 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[23]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a23 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[24]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a24 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[25]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a25 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[26]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a26 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[27]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a27 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[28]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a28 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[29]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a29 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[30]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a30 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[31]                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a31 ; PORTBDATAOUT     ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[1]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[2]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[3]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[4]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[5]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[6]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blenda_reg[7]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_2                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_3                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_3                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_3                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_4                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_4                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_4                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_5                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[0]~_Duplicate_5                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[1]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[2]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[3]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[4]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[5]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[6]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_2                                                                                                                                                                                                                                                           ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|blendb_reg[7]~_Duplicate_2                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAB            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[0]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[2]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[3]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[4]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[5]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[6]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[7]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|dataa_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[0]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[2]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[3]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[4]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[5]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[6]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[7]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|datab_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                                                                                                                                                                                ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[8]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[9]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[10]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[11]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[12]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[13]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[14]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[15]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                                                                                                                                                                                ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[8]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[9]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[10]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[11]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[12]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[13]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[14]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[15]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[0]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[2]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[3]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[4]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[5]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[6]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[7]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|dataa_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[0]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[2]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[3]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[4]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[5]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[6]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[7]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|datab_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                                                                                                                                                                                ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[8]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[9]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[10]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[11]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[12]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[13]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[14]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[15]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                                                                                                                                                                                ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[8]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[9]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[10]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[11]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[12]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[13]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[14]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[15]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|dataa_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[0]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[2]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[3]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[4]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[5]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[5]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[6]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[6]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                                ; DATAA            ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[7]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|datab_reg[7]~_Duplicate_1                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                                                                                                                                                                                ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[8]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[9]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[10]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[11]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[12]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[13]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[14]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[15]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|result[0]                                                                                                                                                                                                ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[8]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[9]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[10]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[11]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[12]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[13]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[14]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[15]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[8]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[9]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[10]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[11]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[12]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[13]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[14]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[15]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[16]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u0_reg[17]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[1]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[2]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[3]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[4]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[5]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[6]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[7]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[8]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[9]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[10]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[11]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[12]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[13]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[14]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[15]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[16]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[17]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[8]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[9]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[10]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[11]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[12]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[13]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[14]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[15]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[16]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v0_reg[17]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                                  ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[1]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[2]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[3]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[4]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[5]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[6]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[7]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[8]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[9]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[10]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[11]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[12]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[13]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[14]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[15]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[16]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[17]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                          ; DATAOUT          ;                       ;
; cineraria_core:inst|vga_component:vga|de_delay_reg[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_DE~output                                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[0]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_B[3]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[1]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_B[4]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[2]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_B[5]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_B[0]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[3]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[3]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_B[6]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_B[1]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[4]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[4]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_B[7]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|bout_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_B[2]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[0]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_G[3]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[1]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_G[4]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[2]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_G[5]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_G[0]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[3]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[3]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_G[6]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_G[1]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[4]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[4]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_G[7]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|gout_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_G[2]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[0]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_R[3]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[1]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_R[4]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[2]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_R[5]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_R[0]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[3]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[3]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_R[6]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_R[1]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[4]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[4]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_R[7]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|rout_reg[4]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LCD_R[2]~output                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                ;
+-----------------------------+-----------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity        ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                       ;              ; DRAM_ADDR[12]    ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[0]       ; PIN_P7        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[10]      ; PIN_N1        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[11]      ; PIN_M3        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[12]      ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[13]      ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[14]      ; PIN_L7        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[15]      ; PIN_L6        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[16]      ; PIN_AA2       ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[17]      ; PIN_M5        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[18]      ; PIN_M6        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[19]      ; PIN_P1        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[1]       ; PIN_P5        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[20]      ; PIN_P3        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[21]      ; PIN_R2        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[2]       ; PIN_P6        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[3]       ; PIN_N7        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[4]       ; PIN_N5        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[5]       ; PIN_N6        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[6]       ; PIN_M8        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[7]       ; PIN_M4        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[8]       ; PIN_P2        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_ADDR[9]       ; PIN_N2        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_BYTE_N        ; PIN_AA1       ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[0]         ; PIN_R7        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[10]        ; PIN_T4        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[11]        ; PIN_U2        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[12]        ; PIN_V1        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[13]        ; PIN_V4        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[14]        ; PIN_W2        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[15]        ; PIN_Y2        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[1]         ; PIN_P8        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[2]         ; PIN_R8        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[3]         ; PIN_U1        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[4]         ; PIN_V2        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[5]         ; PIN_V3        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[6]         ; PIN_W1        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[7]         ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[8]         ; PIN_T5        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_DQ[9]         ; PIN_T7        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_RY            ; PIN_M7        ; QSF Assignment             ;
; Location                    ;                       ;              ; FL_WP_N          ; PIN_T3        ; QSF Assignment             ;
; Location                    ;                       ;              ; GPIO1_CLKIN[0]   ; PIN_AB11      ; QSF Assignment             ;
; Location                    ;                       ;              ; GPIO1_CLKIN[1]   ; PIN_AA11      ; QSF Assignment             ;
; Location                    ;                       ;              ; GPIO1_CLKOUT[0]  ; PIN_R16       ; QSF Assignment             ;
; Location                    ;                       ;              ; GPIO1_CLKOUT[1]  ; PIN_T16       ; QSF Assignment             ;
; Location                    ;                       ;              ; PS2_MSCLK        ; PIN_R21       ; QSF Assignment             ;
; Location                    ;                       ;              ; PS2_MSDAT        ; PIN_R22       ; QSF Assignment             ;
; Location                    ;                       ;              ; SD_DAT1          ; PIN_AA21      ; QSF Assignment             ;
; Location                    ;                       ;              ; SD_DAT2          ; PIN_W22       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_B[0]         ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_B[1]         ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_B[2]         ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_B[3]         ; PIN_K18       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_G[0]         ; PIN_H22       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_G[1]         ; PIN_J17       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_G[2]         ; PIN_K17       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_G[3]         ; PIN_J21       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_HS           ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_R[0]         ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_R[1]         ; PIN_H17       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_R[2]         ; PIN_H20       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_R[3]         ; PIN_H21       ; QSF Assignment             ;
; Location                    ;                       ;              ; VGA_VS           ; PIN_L22       ; QSF Assignment             ;
; SDO Pin                     ;                       ;              ; EPCS_ASDO        ; ON            ; QSF Assignment             ;
; SCE Pin                     ;                       ;              ; EPCS_CSO_N       ; ON            ; QSF Assignment             ;
; DCLK Pin                    ;                       ;              ; EPCS_DCLK        ; ON            ; QSF Assignment             ;
; Data[0] Pin                 ;                       ;              ; EPCS_DATA        ; ON            ; QSF Assignment             ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cineraria_core_sdram  ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cineraria_core_sdram  ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
; Weak Pull-Up Resistor       ; cineraria_ulexite_top ;              ; EPCS_*           ; ON            ; QSF Assignment             ;
+-----------------------------+-----------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 19212 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 19212 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 18942   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 255     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 15      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/PROJECT/c85_ulexite/fpga/cineraria_ulexite/output_files/cineraria_ulexite_top.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 11,963 / 15,408 ( 78 % )   ;
;     -- Combinational with no register       ; 4532                       ;
;     -- Register only                        ; 1680                       ;
;     -- Combinational with a register        ; 5751                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 4637                       ;
;     -- 3 input functions                    ; 3617                       ;
;     -- <=2 input functions                  ; 2029                       ;
;     -- Register only                        ; 1680                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 8705                       ;
;     -- arithmetic mode                      ; 1578                       ;
;                                             ;                            ;
; Total registers*                            ; 7,526 / 17,068 ( 44 % )    ;
;     -- Dedicated logic registers            ; 7,431 / 15,408 ( 48 % )    ;
;     -- I/O registers                        ; 95 / 1,660 ( 6 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 851 / 963 ( 88 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 174 / 347 ( 50 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M9Ks                                        ; 50 / 56 ( 89 % )           ;
; Total block memory bits                     ; 274,388 / 516,096 ( 53 % ) ;
; Total block memory implementation bits      ; 460,800 / 516,096 ( 89 % ) ;
; Embedded Multiplier 9-bit elements          ; 31 / 112 ( 28 % )          ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global clocks                               ; 8 / 20 ( 40 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 30% / 29% / 32%            ;
; Peak interconnect usage (total/H/V)         ; 48% / 52% / 50%            ;
; Maximum fan-out                             ; 4812                       ;
; Highest non-global fan-out                  ; 948                        ;
; Total fan-out                               ; 64243                      ;
; Average fan-out                             ; 3.29                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+------------------------+----------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                  ; Low                            ;
;                                              ;                        ;                      ;                                ;
; Total logic elements                         ; 11785 / 15408 ( 76 % ) ; 178 / 15408 ( 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register        ; 4451                   ; 81                   ; 0                              ;
;     -- Register only                         ; 1660                   ; 20                   ; 0                              ;
;     -- Combinational with a register         ; 5674                   ; 77                   ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                      ;                                ;
;     -- 4 input functions                     ; 4567                   ; 70                   ; 0                              ;
;     -- 3 input functions                     ; 3572                   ; 45                   ; 0                              ;
;     -- <=2 input functions                   ; 1986                   ; 43                   ; 0                              ;
;     -- Register only                         ; 1660                   ; 20                   ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Logic elements by mode                       ;                        ;                      ;                                ;
;     -- normal mode                           ; 8555                   ; 150                  ; 0                              ;
;     -- arithmetic mode                       ; 1570                   ; 8                    ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Total registers                              ; 7429                   ; 97                   ; 0                              ;
;     -- Dedicated logic registers             ; 7334 / 15408 ( 48 % )  ; 97 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                         ; 190                    ; 0                    ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Total LABs:  partially or completely used    ; 837 / 963 ( 87 % )     ; 17 / 963 ( 2 % )     ; 0 / 963 ( 0 % )                ;
;                                              ;                        ;                      ;                                ;
; Virtual pins                                 ; 0                      ; 0                    ; 0                              ;
; I/O pins                                     ; 174                    ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 31 / 112 ( 28 % )      ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                            ; 274388                 ; 0                    ; 0                              ;
; Total RAM block bits                         ; 460800                 ; 0                    ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )        ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 50 / 56 ( 89 % )       ; 0 / 56 ( 0 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                          ; 4 / 24 ( 16 % )        ; 0 / 24 ( 0 % )       ; 5 / 24 ( 20 % )                ;
; Double Data Rate I/O output circuitry        ; 63 / 336 ( 18 % )      ; 0 / 336 ( 0 % )      ; 0 / 336 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 336 ( 4 % )       ; 0 / 336 ( 0 % )      ; 0 / 336 ( 0 % )                ;
;                                              ;                        ;                      ;                                ;
; Connections                                  ;                        ;                      ;                                ;
;     -- Input Connections                     ; 7777                   ; 140                  ; 3                              ;
;     -- Registered Input Connections          ; 7513                   ; 107                  ; 0                              ;
;     -- Output Connections                    ; 288                    ; 173                  ; 7459                           ;
;     -- Registered Output Connections         ; 4                      ; 172                  ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Internal Connections                         ;                        ;                      ;                                ;
;     -- Total Connections                     ; 64504                  ; 1022                 ; 7473                           ;
;     -- Registered Connections                ; 32050                  ; 709                  ; 0                              ;
;                                              ;                        ;                      ;                                ;
; External Connections                         ;                        ;                      ;                                ;
;     -- Top                                   ; 292                    ; 311                  ; 7462                           ;
;     -- sld_hub:auto_hub                      ; 311                    ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 7462                   ; 0                    ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Partition Interface                          ;                        ;                      ;                                ;
;     -- Input Ports                           ; 59                     ; 23                   ; 3                              ;
;     -- Output Ports                          ; 112                    ; 40                   ; 7                              ;
;     -- Bidir Ports                           ; 50                     ; 0                    ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Registered Ports                             ;                        ;                      ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                    ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 29                   ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Port Connectivity                            ;                        ;                      ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 9                    ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                    ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 1                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 2                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 26                   ; 0                              ;
+----------------------------------------------+------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BUTTON[0]  ; H2    ; 1        ; 0            ; 21           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BUTTON[1]  ; G3    ; 1        ; 0            ; 23           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BUTTON[2]  ; F1    ; 1        ; 0            ; 23           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50   ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50_2 ; B12   ; 7        ; 19           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD_DAT0    ; AA22  ; 5        ; 41           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD_WP_N    ; W20   ; 5        ; 41           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]      ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]      ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]      ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]      ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]      ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]      ; J7    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]      ; H7    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]      ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]      ; E4    ; 1        ; 0            ; 26           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]      ; D2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_CTS   ; V21   ; 5        ; 41           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RXD   ; U22   ; 5        ; 41           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DAC_BCLK      ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_LRCK      ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SDAT      ; T8    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; C4    ; 8        ; 1            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; B4    ; 8        ; 5            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; A7    ; 8        ; 11           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; A3    ; 8        ; 3            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; B3    ; 8        ; 3            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; C3    ; 8        ; 3            ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; A5    ; 8        ; 7            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; C6    ; 8        ; 5            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; B6    ; 8        ; 11           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; A6    ; 8        ; 11           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; C7    ; 8        ; 9            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; B7    ; 8        ; 11           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; B5    ; 8        ; 7            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; A4    ; 8        ; 5            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; G8    ; 8        ; 5            ; 29           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; G7    ; 8        ; 1            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; E7    ; 8        ; 3            ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; B8    ; 8        ; 14           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; F7    ; 8        ; 1            ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; D6    ; 8        ; 3            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N       ; N8    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N       ; R6    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RST_N      ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N       ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_DP       ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[0]     ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[1]     ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[2]     ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[3]     ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[4]     ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[5]     ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[6]     ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_DP       ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[0]     ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[1]     ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[2]     ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[3]     ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[4]     ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[5]     ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[6]     ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_DP       ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[0]     ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[1]     ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[2]     ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[3]     ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[4]     ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[5]     ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[6]     ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_DP       ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[0]     ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[1]     ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[2]     ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[3]     ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[4]     ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[5]     ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[6]     ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLDIMMER  ; V5    ; 3        ; 3            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON      ; U7    ; 3        ; 3            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[0]      ; AB10  ; 3        ; 21           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[1]      ; AA13  ; 4        ; 23           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[2]      ; AB13  ; 4        ; 23           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[3]      ; AB14  ; 4        ; 23           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[4]      ; AA14  ; 4        ; 23           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[5]      ; AB15  ; 4        ; 26           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[6]      ; AA15  ; 4        ; 26           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[7]      ; AA16  ; 4        ; 28           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DCK       ; AB3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DE        ; AB16  ; 4        ; 28           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DISP      ; W6    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[0]      ; U14   ; 4        ; 39           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[1]      ; AA4   ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[2]      ; AB4   ; 3        ; 7            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[3]      ; AA5   ; 3        ; 9            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[4]      ; AB5   ; 3        ; 9            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[5]      ; AA8   ; 3        ; 16           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[6]      ; AB8   ; 3        ; 16           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[7]      ; AA10  ; 3        ; 19           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[0]      ; U13   ; 4        ; 30           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[1]      ; R10   ; 3        ; 1            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[2]      ; W10   ; 3        ; 19           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[3]      ; Y13   ; 4        ; 26           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[4]      ; V11   ; 3        ; 19           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[5]      ; V12   ; 4        ; 23           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[6]      ; V14   ; 4        ; 30           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[7]      ; W13   ; 4        ; 26           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[9]       ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK        ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CMD        ; Y22   ; 5        ; 41           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_DAT3       ; W21   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_RTS      ; V22   ; 5        ; 41           ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; U21   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                        ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_15                                                                                                             ; -                   ;
; DRAM_DQ[10] ; A9    ; 8        ; 16           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_5                                                                                                              ; -                   ;
; DRAM_DQ[11] ; C10   ; 8        ; 14           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_4                                                                                                              ; -                   ;
; DRAM_DQ[12] ; B10   ; 8        ; 16           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_3                                                                                                              ; -                   ;
; DRAM_DQ[13] ; A10   ; 8        ; 16           ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_2                                                                                                              ; -                   ;
; DRAM_DQ[14] ; E10   ; 8        ; 16           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_1                                                                                                              ; -                   ;
; DRAM_DQ[15] ; F10   ; 8        ; 7            ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe                                                                                                                           ; -                   ;
; DRAM_DQ[1]  ; G10   ; 8        ; 9            ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_14                                                                                                             ; -                   ;
; DRAM_DQ[2]  ; H10   ; 8        ; 9            ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_13                                                                                                             ; -                   ;
; DRAM_DQ[3]  ; E9    ; 8        ; 11           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_12                                                                                                             ; -                   ;
; DRAM_DQ[4]  ; F9    ; 8        ; 7            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_11                                                                                                             ; -                   ;
; DRAM_DQ[5]  ; G9    ; 8        ; 9            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_10                                                                                                             ; -                   ;
; DRAM_DQ[6]  ; H9    ; 8        ; 7            ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_9                                                                                                              ; -                   ;
; DRAM_DQ[7]  ; F8    ; 8        ; 5            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_8                                                                                                              ; -                   ;
; DRAM_DQ[8]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_7                                                                                                              ; -                   ;
; DRAM_DQ[9]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_6                                                                                                              ; -                   ;
; GPIO1_D[0]  ; AA20  ; 4        ; 37           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[0] (inverted)                                                                                                       ; -                   ;
; GPIO1_D[10] ; U15   ; 4        ; 39           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[10] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[11] ; T15   ; 4        ; 32           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[11] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[12] ; W15   ; 4        ; 32           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[12] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[13] ; V15   ; 4        ; 32           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[13] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[14] ; AB9   ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[14] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[15] ; AA9   ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[15] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[16] ; AA7   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[16] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[17] ; AB7   ; 3        ; 11           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[17] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[18] ; T14   ; 4        ; 32           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[18] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[19] ; R14   ; 4        ; 39           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[19] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[1]  ; AB20  ; 4        ; 37           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[1] (inverted)                                                                                                       ; -                   ;
; GPIO1_D[20] ; U12   ; 4        ; 26           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[20] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[21] ; T12   ; 4        ; 28           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[21] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[22] ; R11   ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[22] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[23] ; R12   ; 3        ; 5            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[23] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[24] ; U10   ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[24] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[25] ; T10   ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[25] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[26] ; U9    ; 3        ; 9            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[26] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[27] ; T9    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[27] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[28] ; Y7    ; 3        ; 9            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[28] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[29] ; U8    ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[29] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[2]  ; AA19  ; 4        ; 35           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[2] (inverted)                                                                                                       ; -                   ;
; GPIO1_D[30] ; V6    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[30] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[31] ; V7    ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[31] (inverted)                                                                                                      ; -                   ;
; GPIO1_D[3]  ; AB19  ; 4        ; 35           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[3] (inverted)                                                                                                       ; -                   ;
; GPIO1_D[4]  ; AB18  ; 4        ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[4] (inverted)                                                                                                       ; -                   ;
; GPIO1_D[5]  ; AA18  ; 4        ; 35           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[5] (inverted)                                                                                                       ; -                   ;
; GPIO1_D[6]  ; AA17  ; 4        ; 28           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[6] (inverted)                                                                                                       ; -                   ;
; GPIO1_D[7]  ; AB17  ; 4        ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[7] (inverted)                                                                                                       ; -                   ;
; GPIO1_D[8]  ; Y17   ; 4        ; 35           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[8] (inverted)                                                                                                       ; -                   ;
; GPIO1_D[9]  ; W17   ; 4        ; 35           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[9] (inverted)                                                                                                       ; -                   ;
; PS2_KBCLK   ; P22   ; 5        ; 41           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; -                   ;
; PS2_KBDAT   ; P21   ; 5        ; 41           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~3 (inverted)                                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                 ;
+----------+------------------------------------------+---------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As         ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+---------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO   ; SW[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; Compiler configured ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; Compiler configured ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                   ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; Compiler configured ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; Compiler configured ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                   ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                   ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                   ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                   ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                   ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                   ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                   ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                   ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                   ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                   ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                   ; -                       ; Dedicated Programming Pin ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO   ; HEX3_D[0]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO   ; HEX2_D[4]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO   ; HEX2_D[5]               ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO   ; HEX1_D[5]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO   ; HEX0_D[6]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO   ; HEX1_D[6]               ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO   ; HEX1_DP                 ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO   ; HEX1_D[2]               ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO   ; HEX0_DP                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO   ; HEX1_D[3]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO   ; HEX1_D[4]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO   ; HEX1_D[0]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO   ; HEX1_D[1]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO   ; HEX0_D[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO   ; HEX0_D[1]               ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO   ; DRAM_DQ[12]             ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO   ; DRAM_DQ[10]             ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO   ; DRAM_DQ[9]              ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO   ; DRAM_DQ[8]              ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO   ; DRAM_DQM[1]             ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO   ; DRAM_ADDR[11]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO   ; DRAM_ADDR[9]            ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO   ; DRAM_ADDR[7]            ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO   ; DRAM_ADDR[6]            ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO   ; DRAM_ADDR[8]            ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO   ; DRAM_ADDR[4]            ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO   ; DRAM_DQ[15]             ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO   ; DRAM_ADDR[5]            ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO   ; DRAM_ADDR[10]           ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO   ; DRAM_DQ[7]              ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO   ; DRAM_ADDR[1]            ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO   ; DRAM_ADDR[2]            ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO   ; DRAM_ADDR[0]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 3.3V          ; --           ;
; 2        ; 4 / 48 ( 8 % )   ; 3.3V          ; --           ;
; 3        ; 32 / 46 ( 70 % ) ; 3.3V          ; --           ;
; 4        ; 32 / 41 ( 78 % ) ; 3.3V          ; --           ;
; 5        ; 11 / 46 ( 24 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 33 / 47 ( 70 % ) ; 3.3V          ; --           ;
; 8        ; 38 / 43 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; HEX1_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; HEX1_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; HEX1_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; HEX2_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; HEX2_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; HEX2_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; HEX3_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; LCD_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; LCD_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; GPIO1_D[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; LCD_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; GPIO1_D[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; LCD_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; LCD_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; LCD_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; LCD_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; LCD_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; GPIO1_D[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; GPIO1_D[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; GPIO1_D[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 169        ; 4        ; GPIO1_D[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; SD_DAT0                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; LCD_DCK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; LCD_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; LCD_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; GPIO1_D[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; LCD_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; GPIO1_D[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; LCD_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; LCD_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; LCD_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; LCD_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; LCD_DE                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; GPIO1_D[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; GPIO1_D[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; GPIO1_D[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; GPIO1_D[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; LEDG[9]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; LEDG[8]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; CLOCK_50_2                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; HEX1_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; HEX1_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; HEX1_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; HEX2_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; HEX2_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; HEX3_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; LEDG[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; LEDG[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; HEX1_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; HEX3_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; HEX0_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; HEX2_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; HEX3_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; LEDG[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 362        ; 8        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 325        ; 8        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 317        ; 7        ; HEX0_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; HEX1_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; HEX2_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; BUTTON[2]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; LEDG[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 352        ; 8        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 347        ; 8        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; HEX0_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; HEX0_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; HEX0_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; HEX2_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; HEX3_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; BUTTON[1]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 353        ; 8        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 342        ; 8        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; HEX0_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; HEX3_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; HEX3_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; LEDG[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; BUTTON[0]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 343        ; 8        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; HEX0_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; HEX0_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; LEDG[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; LEDG[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; LEDG[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT_WITH_WEAK_PULLUP           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; FL_CE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; FL_WE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; PS2_KBDAT                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; PS2_KBCLK                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; FL_RST_N                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; FL_OE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; LCD_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; GPIO1_D[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 98         ; 3        ; GPIO1_D[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; GPIO1_D[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; DAC_SDAT                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; GPIO1_D[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; GPIO1_D[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; GPIO1_D[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; GPIO1_D[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 161        ; 4        ; GPIO1_D[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; GPIO1_D[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 112        ; 3        ; GPIO1_D[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 122        ; 3        ; GPIO1_D[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; GPIO1_D[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 156        ; 4        ; LCD_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; LCD_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; GPIO1_D[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; LCD_BLDIMMER                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; GPIO1_D[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 3        ; GPIO1_D[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 113        ; 3        ; DAC_BCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; LCD_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; LCD_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; LCD_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; GPIO1_D[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; UART_CTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 198        ; 5        ; UART_RTS                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; LCD_DISP                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; LCD_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; LCD_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; GPIO1_D[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; GPIO1_D[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; SD_WP_N                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; W21      ; 191        ; 5        ; SD_DAT3                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; GPIO1_D[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; DAC_LRCK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; LCD_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; GPIO1_D[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; SD_CLK                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; Y22      ; 185        ; 5        ; SD_CMD                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                    ;
+-------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+
; Name                          ; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|pll1 ; avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+
; SDC pin name                  ; syspll|altpll_component|auto_generated|pll1                             ; avpll|altpll_component|auto_generated|pll1                           ;
; PLL mode                      ; Normal                                                                  ; Normal                                                               ;
; Compensate clock              ; clock0                                                                  ; clock0                                                               ;
; Compensated input/output pins ; --                                                                      ; --                                                                   ;
; Switchover type               ; --                                                                      ; --                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                                ; 50.0 MHz                                                             ;
; Input frequency 1             ; --                                                                      ; --                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                                ; 7.1 MHz                                                              ;
; Nominal VCO frequency         ; 599.9 MHz                                                               ; 485.7 MHz                                                            ;
; VCO post scale K counter      ; 2                                                                       ; 2                                                                    ;
; VCO frequency control         ; Auto                                                                    ; Auto                                                                 ;
; VCO phase shift step          ; 208 ps                                                                  ; 257 ps                                                               ;
; VCO multiply                  ; --                                                                      ; --                                                                   ;
; VCO divide                    ; --                                                                      ; --                                                                   ;
; Freq min lock                 ; 25.0 MHz                                                                ; 37.8 MHz                                                             ;
; Freq max lock                 ; 54.18 MHz                                                               ; 66.93 MHz                                                            ;
; M VCO Tap                     ; 3                                                                       ; 0                                                                    ;
; M Initial                     ; 1                                                                       ; 1                                                                    ;
; M value                       ; 12                                                                      ; 68                                                                   ;
; N value                       ; 1                                                                       ; 7                                                                    ;
; Charge pump current           ; setting 1                                                               ; setting 1                                                            ;
; Loop filter resistance        ; setting 27                                                              ; setting 16                                                           ;
; Loop filter capacitance       ; setting 0                                                               ; setting 0                                                            ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                      ; 340 kHz to 540 kHz                                                   ;
; Bandwidth type                ; Medium                                                                  ; Medium                                                               ;
; Real time reconfigurable      ; Off                                                                     ; Off                                                                  ;
; Scan chain MIF file           ; --                                                                      ; --                                                                   ;
; Preserve PLL counter order    ; Off                                                                     ; Off                                                                  ;
; PLL location                  ; PLL_3                                                                   ; PLL_2                                                                ;
; Inclk0 signal                 ; CLOCK_50_2                                                              ; CLOCK_50                                                             ;
; Inclk1 signal                 ; --                                                                      ; --                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                           ; Dedicated Pin                                                        ;
; Inclk1 signal type            ; --                                                                      ; --                                                                   ;
+-------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -23 (-625 ps) ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; syspll|altpll_component|auto_generated|pll1|clk[0] ;
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 3       ; syspll|altpll_component|auto_generated|pll1|clk[1] ;
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)      ; 3.00 (208 ps)    ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; --            ; 1       ; 3       ; syspll|altpll_component|auto_generated|pll1|clk[2] ;
; avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0]    ; clock0       ; 34   ; 189 ; 8.99 MHz         ; 0 (0 ps)      ; 0.83 (257 ps)    ; 50/50      ; C0      ; 54            ; 27/27 Even ; --            ; 1       ; 0       ; avpll|altpll_component|auto_generated|pll1|clk[0]  ;
; avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1]    ; clock1       ; 34   ; 301 ; 5.65 MHz         ; 0 (0 ps)      ; 0.52 (257 ps)    ; 50/50      ; C1      ; 86            ; 43/43 Even ; --            ; 1       ; 0       ; avpll|altpll_component|auto_generated|pll1|clk[1]  ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; Compilation Hierarchy Node                                                                                                                                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Library Name   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; |cineraria_ulexite_top                                                                                                                                                                 ; 11963 (1)   ; 7431 (0)                  ; 95 (95)       ; 274388      ; 50   ; 31           ; 7       ; 12        ; 174  ; 0            ; 4532 (1)     ; 1680 (0)          ; 5751 (0)         ; |cineraria_ulexite_top                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work           ;
;    |avpll:avpll|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|avpll:avpll                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work           ;
;       |altpll:altpll_component|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|avpll:avpll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work           ;
;          |avpll_altpll:auto_generated|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work           ;
;    |cineraria_core:inst|                                                                                                                                                               ; 11782 (0)   ; 7333 (0)                  ; 0 (0)         ; 274388      ; 50   ; 31           ; 7       ; 12        ; 0    ; 0            ; 4449 (0)     ; 1660 (0)          ; 5673 (0)         ; |cineraria_ulexite_top|cineraria_core:inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;       |altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|                                                                                                                      ; 82 (10)     ; 63 (5)                    ; 0 (0)         ; 324         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (5)       ; 30 (0)            ; 33 (5)           ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge                                                                                                                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;          |altera_avalon_dc_fifo:cmd_fifo|                                                                                                                                              ; 37 (25)     ; 28 (16)                   ; 0 (0)         ; 196         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 15 (6)            ; 13 (13)          ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                                                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;                |altera_std_synchronizer:sync[0].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                        ; work           ;
;                |altera_std_synchronizer:sync[1].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                                        ; work           ;
;                |altera_std_synchronizer:sync[2].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                                        ; work           ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                                                                          ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;                |altera_std_synchronizer:sync[0].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                       ; work           ;
;                |altera_std_synchronizer:sync[1].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                                       ; work           ;
;                |altera_std_synchronizer:sync[2].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                                       ; work           ;
;             |altsyncram:mem_rtl_0|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 196         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                                                    ; work           ;
;                |altsyncram_jrc1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 196         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work           ;
;          |altera_avalon_dc_fifo:rsp_fifo|                                                                                                                                              ; 36 (24)     ; 30 (18)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 15 (6)            ; 16 (15)          ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                                                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;                |altera_std_synchronizer:sync[0].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                        ; work           ;
;                |altera_std_synchronizer:sync[1].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                                        ; work           ;
;                |altera_std_synchronizer:sync[2].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                                        ; work           ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                                                                          ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;                |altera_std_synchronizer:sync[0].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                       ; work           ;
;                |altera_std_synchronizer:sync[1].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                                       ; work           ;
;                |altera_std_synchronizer:sync[2].u|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                                       ; work           ;
;             |altsyncram:mem_rtl_0|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                                                    ; work           ;
;                |altsyncram_3rc1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |altera_std_synchronizer_bundle:sync|                                                                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                              ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |altera_std_synchronizer_bundle:sync|                                                                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                              ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer_003|                                                                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_003                                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |altera_std_synchronizer_bundle:sync|                                                                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                              ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer_004|                                                                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_004                                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |altera_std_synchronizer_bundle:sync|                                                                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                              ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer_005|                                                                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_005                                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |altera_std_synchronizer_bundle:sync|                                                                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_005|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_005|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                              ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer_006|                                                                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_006                                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |altera_std_synchronizer_bundle:sync|                                                                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_006|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_006|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                              ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer_007|                                                                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_007                                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |altera_std_synchronizer_bundle:sync|                                                                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_007|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer_007|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                              ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;          |altera_std_synchronizer_bundle:sync|                                                                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                                                    ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                                                  ; work           ;
;       |avalonif_mmcdma:mmcdma|                                                                                                                                                         ; 278 (137)   ; 143 (61)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (71)     ; 5 (0)             ; 143 (67)         ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_mmcdma:mmcdma                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;          |avalonif_mmc:U_mmcif|                                                                                                                                                        ; 141 (141)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 5 (5)             ; 77 (77)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif                                                                                                                                                                                                                                                                                                                                                                                                                                      ; cineraria_core ;
;          |dmamem:U_mem|                                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_mmcdma:mmcdma|dmamem:U_mem                                                                                                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;             |altsyncram:altsyncram_component|                                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_mmcdma:mmcdma|dmamem:U_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                                                              ; work           ;
;                |altsyncram_g6o1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_mmcdma:mmcdma|dmamem:U_mem|altsyncram:altsyncram_component|altsyncram_g6o1:auto_generated                                                                                                                                                                                                                                                                                                                                                                               ; work           ;
;       |avalonif_spu:spu|                                                                                                                                                               ; 1844 (0)    ; 1266 (0)                  ; 0 (0)         ; 32768       ; 7    ; 6            ; 0       ; 3         ; 0    ; 0            ; 577 (0)      ; 334 (0)           ; 933 (0)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;          |STARROSE_SPU:U4|                                                                                                                                                             ; 1844 (36)   ; 1266 (30)                 ; 0 (0)         ; 32768       ; 7    ; 6            ; 0       ; 3         ; 0    ; 0            ; 577 (6)      ; 334 (1)           ; 933 (14)         ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;             |loreley_core:U_core|                                                                                                                                                      ; 1708 (0)    ; 1137 (0)                  ; 0 (0)         ; 24576       ; 6    ; 4            ; 0       ; 2         ; 0    ; 0            ; 551 (0)      ; 321 (0)           ; 836 (0)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core                                                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;                |loreley_businterface:U_busif|                                                                                                                                          ; 238 (80)    ; 134 (48)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (26)      ; 48 (19)           ; 113 (26)         ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif                                                                                                                                                                                                                                                                                                                                                                                                ; cineraria_core ;
;                   |loreley_businterface_rmw:U_bus|                                                                                                                                     ; 167 (167)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 29 (29)           ; 87 (87)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;                |loreley_decoder:U_decoder|                                                                                                                                             ; 25 (25)     ; 24 (24)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 24 (24)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;                   |loreley_simpledpram:\GEN_RAM:U_ramtable|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;                      |altsyncram:\GEN_ALTERA:altsyncram_component|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable|altsyncram:\GEN_ALTERA:altsyncram_component                                                                                                                                                                                                                                                                                                               ; work           ;
;                         |altsyncram_4cj1:auto_generated|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_4cj1:auto_generated                                                                                                                                                                                                                                                                                ; work           ;
;                |loreley_slotengine:U_engine|                                                                                                                                           ; 1166 (839)  ; 705 (523)                 ; 0 (0)         ; 20480       ; 5    ; 2            ; 0       ; 1         ; 0    ; 0            ; 400 (254)    ; 214 (183)         ; 552 (403)        ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;                   |loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;                      |altsyncram:altsyncram_component|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                   ; work           ;
;                         |altsyncram_sho1:auto_generated|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated                                                                                                                                                                                                                                                                                    ; work           ;
;                   |loreley_irqencode:\GEN_IRQON:U_irq|                                                                                                                                 ; 276 (237)   ; 147 (125)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (112)    ; 13 (11)           ; 134 (114)        ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;                      |loreley_irqencode_32bitenc:U|                                                                                                                                    ; 39 (9)      ; 22 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (3)       ; 2 (1)             ; 20 (6)           ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;                         |loreley_irqencode_8bitenc:U0|                                                                                                                                 ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|loreley_irqencode_8bitenc:U0                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;                         |loreley_irqencode_8bitenc:U1|                                                                                                                                 ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|loreley_irqencode_8bitenc:U1                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;                         |loreley_irqencode_8bitenc:U2|                                                                                                                                 ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|loreley_irqencode_8bitenc:U2                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;                         |loreley_irqencode_8bitenc:U3|                                                                                                                                 ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|loreley_irqencode_8bitenc:U3                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;                   |loreley_lfsr:U_lfsr|                                                                                                                                                ; 36 (36)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 17 (17)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_lfsr:U_lfsr                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;                   |loreley_slotengine_multiple:U_mult|                                                                                                                                 ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 8 (8)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;                      |multiple_16x9:\GEN_USE_MF:MU|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;                         |lpm_mult:lpm_mult_component|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                     ; work           ;
;                            |mult_9co:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated                                                                                                                                                                                                                                                                             ; work           ;
;                   |loreley_turedpram:U_areg|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg                                                                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;                      |altsyncram:\GEN_ALTERA:altsyncram_component|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component                                                                                                                                                                                                                                                                                                                            ; work           ;
;                         |altsyncram_kg52:auto_generated|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated                                                                                                                                                                                                                                                                                             ; work           ;
;                   |loreley_turedpram:U_breg|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_breg                                                                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;                      |altsyncram:\GEN_ALTERA:altsyncram_component|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_breg|altsyncram:\GEN_ALTERA:altsyncram_component                                                                                                                                                                                                                                                                                                                            ; work           ;
;                         |altsyncram_kg52:auto_generated|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_breg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated                                                                                                                                                                                                                                                                                             ; work           ;
;                |loreley_waveadder:U_waveaddr|                                                                                                                                          ; 355 (319)   ; 274 (242)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 73 (70)      ; 59 (58)           ; 223 (188)        ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr                                                                                                                                                                                                                                                                                                                                                                                                ; cineraria_core ;
;                   |loreley_waveadder_sats16reg:\GEN_FL:U_fl|                                                                                                                           ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 18 (18)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FL:U_fl                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;                   |loreley_waveadder_sats16reg:\GEN_FR:U_fr|                                                                                                                           ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FR:U_fr                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;                   |multiple_16x9:\GEN_USE_MF:MU|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;                      |lpm_mult:lpm_mult_component|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                       ; work           ;
;                         |mult_9co:auto_generated|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated                                                                                                                                                                                                                                                                                                               ; work           ;
;             |loreley_dacif_bu9480f_ds:U_dac|                                                                                                                                           ; 73 (73)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 70 (70)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac                                                                                                                                                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;                |multiple_16x16:multiple_16x16_inst|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;                   |lpm_mult:lpm_mult_component|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                   ; work           ;
;                      |mult_c7n:auto_generated|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated                                                                                                                                                                                                                                                                                                                           ; work           ;
;             |loreley_wromcache:U_cache|                                                                                                                                                ; 61 (61)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 12 (12)           ; 32 (32)          ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache                                                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;                |loreley_cacheram:U_mem|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem                                                                                                                                                                                                                                                                                                                                                                                                ; cineraria_core ;
;                   |altsyncram:altsyncram_component|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;                      |altsyncram_7nh1:auto_generated|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated                                                                                                                                                                                                                                                                                                                                 ; work           ;
;       |backlight_control:blcon|                                                                                                                                                        ; 21 (21)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 13 (13)          ; |cineraria_ulexite_top|cineraria_core:inst|backlight_control:blcon                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;       |cineraria_core_addr_router:addr_router|                                                                                                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;       |cineraria_core_addr_router_001:addr_router_001|                                                                                                                                 ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 8 (8)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;       |cineraria_core_addr_router_004:addr_router_004|                                                                                                                                 ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 13 (13)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_addr_router_004:addr_router_004                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;       |cineraria_core_blcon_s1_translator:blcon_s1_translator|                                                                                                                         ; 18 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 12 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_blcon_s1_translator:blcon_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;          |altera_merlin_slave_translator:blcon_s1_translator|                                                                                                                          ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_blcon_s1_translator:blcon_s1_translator|altera_merlin_slave_translator:blcon_s1_translator                                                                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;       |cineraria_core_burst_adapter:burst_adapter_001|                                                                                                                                 ; 201 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 5 (0)             ; 97 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;          |altera_merlin_burst_adapter:burst_adapter|                                                                                                                                   ; 201 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 5 (0)             ; 97 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                                                                                 ; 201 (201)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 5 (5)             ; 97 (97)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                                                                                                                                ; cineraria_core ;
;       |cineraria_core_burst_adapter:burst_adapter_003|                                                                                                                                 ; 177 (0)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 41 (0)            ; 58 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;          |altera_merlin_burst_adapter:burst_adapter|                                                                                                                                   ; 177 (0)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 41 (0)            ; 58 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                                                                                 ; 177 (177)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 41 (41)           ; 58 (58)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                                                                                                                                ; cineraria_core ;
;       |cineraria_core_burst_adapter:burst_adapter|                                                                                                                                     ; 195 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 6 (0)             ; 94 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |altera_merlin_burst_adapter:burst_adapter|                                                                                                                                   ; 195 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 6 (0)             ; 94 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                                                                                 ; 195 (195)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 6 (6)             ; 94 (94)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;       |cineraria_core_burst_adapter_002:burst_adapter_002|                                                                                                                             ; 330 (0)     ; 107 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)      ; 9 (0)             ; 160 (0)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_burst_adapter:burst_adapter_002|                                                                                                                               ; 330 (0)     ; 107 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)      ; 9 (0)             ; 160 (0)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                                                                                 ; 330 (330)   ; 107 (107)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (161)    ; 9 (9)             ; 160 (160)        ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;       |cineraria_core_cmd_xbar_demux:cmd_xbar_demux|                                                                                                                                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                                                                           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_cmd_xbar_demux_004:cmd_xbar_demux_004|                                                                                                                           ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_demux_004:cmd_xbar_demux_004                                                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_cmd_xbar_mux:cmd_xbar_mux_001|                                                                                                                                   ; 51 (47)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (8)       ; 0 (0)             ; 41 (39)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;       |cineraria_core_cmd_xbar_mux:cmd_xbar_mux|                                                                                                                                       ; 53 (50)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (10)      ; 0 (0)             ; 42 (39)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                            ; cineraria_core ;
;       |cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|                                                                                                                               ; 90 (79)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (67)      ; 0 (0)             ; 16 (9)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                                ; 14 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 0 (0)             ; 7 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;             |altera_merlin_arb_adder:adder|                                                                                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                                      ; cineraria_core ;
;       |cineraria_core_dipsw:dipsw|                                                                                                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_dipsw:dipsw                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;       |cineraria_core_dipsw_s1_translator:dipsw_s1_translator|                                                                                                                         ; 16 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 6 (0)             ; 7 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_dipsw_s1_translator:dipsw_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;          |altera_merlin_slave_translator:dipsw_s1_translator|                                                                                                                          ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 7 (7)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_dipsw_s1_translator:dipsw_s1_translator|altera_merlin_slave_translator:dipsw_s1_translator                                                                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;       |cineraria_core_gpio1:gpio1|                                                                                                                                                     ; 99 (99)     ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 64 (64)           ; 32 (32)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_gpio1:gpio1                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;       |cineraria_core_ipl_memory:ipl_memory|                                                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory                                                                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;          |altsyncram:the_altsyncram|                                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                   ; work           ;
;             |altsyncram_khc1:auto_generated|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                    ; work           ;
;       |cineraria_core_ipl_memory_s1_translator:ipl_memory_s1_translator|                                                                                                               ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_ipl_memory_s1_translator:ipl_memory_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;          |altera_merlin_slave_translator:ipl_memory_s1_translator|                                                                                                                     ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_ipl_memory_s1_translator:ipl_memory_s1_translator|altera_merlin_slave_translator:ipl_memory_s1_translator                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;       |cineraria_core_jtag_uart:jtag_uart|                                                                                                                                             ; 165 (44)    ; 103 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (20)      ; 21 (4)            ; 93 (20)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|                                                                                                                ; 70 (70)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 17 (17)           ; 33 (33)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                  ; work           ;
;          |cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|                                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;             |scfifo:rfifo|                                                                                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                          ; work           ;
;                |scfifo_aq21:auto_generated|                                                                                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated                                                                                                                                                                                                                                                                                                                               ; work           ;
;                   |a_dpfifo_h031:dpfifo|                                                                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                                                                                                                                                                                                          ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                         ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                  ; work           ;
;                         |cntr_4n7:count_usedw|                                                                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                                                                                                                                                                                                             ; work           ;
;                      |cntr_omb:rd_ptr_count|                                                                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                                                                                                                                                                                                                    ; work           ;
;                      |cntr_omb:wr_ptr|                                                                                                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                                                                                                                                                                                                          ; work           ;
;                      |dpram_ek21:FIFOram|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                                                                                                                                                                                                       ; work           ;
;                         |altsyncram_i0m1:altsyncram1|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                                                                                                                                                                                                           ; work           ;
;          |cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|                                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;             |scfifo:wfifo|                                                                                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                          ; work           ;
;                |scfifo_aq21:auto_generated|                                                                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated                                                                                                                                                                                                                                                                                                                               ; work           ;
;                   |a_dpfifo_h031:dpfifo|                                                                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                                                                                                                                                                                                          ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                         ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                  ; work           ;
;                         |cntr_4n7:count_usedw|                                                                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                                                                                                                                                                                                             ; work           ;
;                      |cntr_omb:rd_ptr_count|                                                                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                                                                                                                                                                                                                    ; work           ;
;                      |cntr_omb:wr_ptr|                                                                                                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                                                                                                                                                                                                          ; work           ;
;                      |dpram_ek21:FIFOram|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                                                                                                                                                                                                       ; work           ;
;                         |altsyncram_i0m1:altsyncram1|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                                                                                                                                                                                                           ; work           ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                                                   ; 23 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 21 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 21 (21)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent:dipsw_s1_translator_avalon_universal_slave_0_agent|                                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent:dipsw_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;          |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent:dipsw_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                          ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent:spu_s1_translator_avalon_universal_slave_0_agent|                                          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent:spu_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                            ; cineraria_core ;
;          |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent:spu_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                            ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent:vga_s1_translator_avalon_universal_slave_0_agent|                                          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent:vga_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                            ; cineraria_core ;
;          |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent:vga_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                            ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:blcon_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:blcon_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:blcon_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                   ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:dipsw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:dipsw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:dipsw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                   ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:gpio1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 4 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:gpio1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:gpio1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                   ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 10 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:led_7seg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 4 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:led_7seg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:led_7seg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:mmcdma_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:mmcdma_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:mmcdma_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                  ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:ps2_keyboard_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 9 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 6 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:ps2_keyboard_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:ps2_keyboard_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                  ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:psw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 9 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 6 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:psw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:psw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:spu_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 9 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 1 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:spu_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:spu_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:systimer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:systimer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:systimer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysuart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysuart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysuart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                 ; cineraria_core ;
;       |cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:vga_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:vga_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:vga_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_led:led|                                                                                                                                                         ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led:led                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;       |cineraria_core_led_7seg:led_7seg|                                                                                                                                               ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 31 (31)           ; 33 (33)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led_7seg:led_7seg                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;       |cineraria_core_led_s1_translator:gpio1_s1_translator|                                                                                                                           ; 39 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 34 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led_s1_translator:gpio1_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                                                                            ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 34 (34)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led_s1_translator:gpio1_s1_translator|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                                                                            ; cineraria_core ;
;       |cineraria_core_led_s1_translator:led_7seg_s1_translator|                                                                                                                        ; 38 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 35 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led_s1_translator:led_7seg_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                                                                            ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led_s1_translator:led_7seg_s1_translator|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;       |cineraria_core_led_s1_translator:led_s1_translator|                                                                                                                             ; 16 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 13 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led_s1_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                                                                            ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led_s1_translator:led_s1_translator|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;       |cineraria_core_led_s1_translator:psw_s1_translator|                                                                                                                             ; 9 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 6 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led_s1_translator:psw_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                                                                            ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_led_s1_translator:psw_s1_translator|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;       |cineraria_core_limiter:limiter_001|                                                                                                                                             ; 28 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 11 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_limiter:limiter_001                                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_traffic_limiter:limiter|                                                                                                                                       ; 28 (28)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 11 (11)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_limiter:limiter_001|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;       |cineraria_core_limiter:limiter|                                                                                                                                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 11 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_limiter:limiter                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;          |altera_merlin_traffic_limiter:limiter|                                                                                                                                       ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 11 (11)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_limiter:limiter|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_limiter_002:limiter_002|                                                                                                                                         ; 41 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 27 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_limiter_002:limiter_002                                                                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;          |altera_merlin_traffic_limiter:limiter_002|                                                                                                                                   ; 41 (41)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 27 (27)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_limiter_002:limiter_002|altera_merlin_traffic_limiter:limiter_002                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;       |cineraria_core_mmcdma_s1_translator:mmcdma_s1_translator|                                                                                                                       ; 42 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 22 (0)            ; 13 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_mmcdma_s1_translator:mmcdma_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;          |altera_merlin_slave_translator:mmcdma_s1_translator|                                                                                                                         ; 42 (42)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 22 (22)           ; 13 (13)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_mmcdma_s1_translator:mmcdma_s1_translator|altera_merlin_slave_translator:mmcdma_s1_translator                                                                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_nios2_fast:nios2_fast|                                                                                                                                           ; 3023 (2587) ; 1903 (1627)               ; 0 (0)         ; 152576      ; 23   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1118 (962)   ; 374 (315)         ; 1531 (1309)      ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast                                                                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;          |cineraria_core_nios2_fast_bht_module:cineraria_core_nios2_fast_bht|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_bht_module:cineraria_core_nios2_fast_bht                                                                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;             |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_bht_module:cineraria_core_nios2_fast_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                ; work           ;
;                |altsyncram_7uh1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_bht_module:cineraria_core_nios2_fast_bht|altsyncram:the_altsyncram|altsyncram_7uh1:auto_generated                                                                                                                                                                                                                                                                                                                 ; work           ;
;          |cineraria_core_nios2_fast_dc_data_module:cineraria_core_nios2_fast_dc_data|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_data_module:cineraria_core_nios2_fast_dc_data                                                                                                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;             |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_data_module:cineraria_core_nios2_fast_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                        ; work           ;
;                |altsyncram_9if1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_data_module:cineraria_core_nios2_fast_dc_data|altsyncram:the_altsyncram|altsyncram_9if1:auto_generated                                                                                                                                                                                                                                                                                                         ; work           ;
;          |cineraria_core_nios2_fast_dc_tag_module:cineraria_core_nios2_fast_dc_tag|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_tag_module:cineraria_core_nios2_fast_dc_tag                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;             |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_tag_module:cineraria_core_nios2_fast_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                          ; work           ;
;                |altsyncram_fmh1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_tag_module:cineraria_core_nios2_fast_dc_tag|altsyncram:the_altsyncram|altsyncram_fmh1:auto_generated                                                                                                                                                                                                                                                                                                           ; work           ;
;          |cineraria_core_nios2_fast_dc_victim_module:cineraria_core_nios2_fast_dc_victim|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_victim_module:cineraria_core_nios2_fast_dc_victim                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;             |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_victim_module:cineraria_core_nios2_fast_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                    ; work           ;
;                |altsyncram_i2d1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_victim_module:cineraria_core_nios2_fast_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated                                                                                                                                                                                                                                                                                                     ; work           ;
;          |cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|                                                                                                  ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data                                                                                                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;             |altsyncram:the_altsyncram|                                                                                                                                                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                        ; work           ;
;                |altsyncram_jid1:auto_generated|                                                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|altsyncram:the_altsyncram|altsyncram_jid1:auto_generated                                                                                                                                                                                                                                                                                                         ; work           ;
;          |cineraria_core_nios2_fast_ic_tag_module:cineraria_core_nios2_fast_ic_tag|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5888        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_tag_module:cineraria_core_nios2_fast_ic_tag                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;             |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5888        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_tag_module:cineraria_core_nios2_fast_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                          ; work           ;
;                |altsyncram_mai1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5888        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_tag_module:cineraria_core_nios2_fast_ic_tag|altsyncram:the_altsyncram|altsyncram_mai1:auto_generated                                                                                                                                                                                                                                                                                                           ; work           ;
;          |cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                                                                                          ; work           ;
;                |altera_mult_add_80u2:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated                                                                                                                                                                                                                                                                                      ; work           ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                             ; work           ;
;                      |ama_multiplier_function:multiplier_block|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                    ; work           ;
;                         |lpm_mult:Mult0|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                     ; work           ;
;                            |mult_ao01:auto_generated|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated                                                                                                                                                            ; work           ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                                                                                          ; work           ;
;                |altera_mult_add_a0u2:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated                                                                                                                                                                                                                                                                                      ; work           ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                             ; work           ;
;                      |ama_multiplier_function:multiplier_block|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                    ; work           ;
;                         |lpm_mult:Mult0|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                     ; work           ;
;                            |mult_av01:auto_generated|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated                                                                                                                                                            ; work           ;
;          |cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|                                                                                                 ; 359 (85)    ; 275 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (5)       ; 59 (16)           ; 218 (32)         ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;             |cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|                                                              ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 42 (0)            ; 54 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper                                                                                                                                                                                                                                                     ; cineraria_core ;
;                |cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|                                                             ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 34 (32)           ; 15 (13)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk                                                                                                                                           ; cineraria_core ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                      ; work           ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                                                      ; work           ;
;                |cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck|                                                                   ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 8 (4)             ; 49 (49)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck                                                                                                                                                 ; cineraria_core ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                            ; work           ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                            ; work           ;
;                |sld_virtual_jtag_basic:cineraria_core_nios2_fast_jtag_debug_module_phy|                                                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cineraria_core_nios2_fast_jtag_debug_module_phy                                                                                                                                                                              ; work           ;
;             |cineraria_core_nios2_fast_nios2_avalon_reg:the_cineraria_core_nios2_fast_nios2_avalon_reg|                                                                                ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_avalon_reg:the_cineraria_core_nios2_fast_nios2_avalon_reg                                                                                                                                                                                                                                                                       ; cineraria_core ;
;             |cineraria_core_nios2_fast_nios2_oci_break:the_cineraria_core_nios2_fast_nios2_oci_break|                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_oci_break:the_cineraria_core_nios2_fast_nios2_oci_break                                                                                                                                                                                                                                                                         ; cineraria_core ;
;             |cineraria_core_nios2_fast_nios2_oci_debug:the_cineraria_core_nios2_fast_nios2_oci_debug|                                                                                  ; 10 (8)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 7 (6)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_oci_debug:the_cineraria_core_nios2_fast_nios2_oci_debug                                                                                                                                                                                                                                                                         ; cineraria_core ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_oci_debug:the_cineraria_core_nios2_fast_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                     ; work           ;
;             |cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|                                                                                        ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 84 (84)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem                                                                                                                                                                                                                                                                               ; cineraria_core ;
;                |cineraria_core_nios2_fast_ociram_sp_ram_module:cineraria_core_nios2_fast_ociram_sp_ram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|cineraria_core_nios2_fast_ociram_sp_ram_module:cineraria_core_nios2_fast_ociram_sp_ram                                                                                                                                                                                        ; cineraria_core ;
;                   |altsyncram:the_altsyncram|                                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|cineraria_core_nios2_fast_ociram_sp_ram_module:cineraria_core_nios2_fast_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                                                              ; work           ;
;                      |altsyncram_2t81:auto_generated|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|cineraria_core_nios2_fast_ociram_sp_ram_module:cineraria_core_nios2_fast_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2t81:auto_generated                                                                                                                               ; work           ;
;          |cineraria_core_nios2_fast_register_bank_a_module:cineraria_core_nios2_fast_register_bank_a|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_register_bank_a_module:cineraria_core_nios2_fast_register_bank_a                                                                                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;             |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_register_bank_a_module:cineraria_core_nios2_fast_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                        ; work           ;
;                |altsyncram_7ch1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_register_bank_a_module:cineraria_core_nios2_fast_register_bank_a|altsyncram:the_altsyncram|altsyncram_7ch1:auto_generated                                                                                                                                                                                                                                                                                         ; work           ;
;          |cineraria_core_nios2_fast_register_bank_b_module:cineraria_core_nios2_fast_register_bank_b|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_register_bank_b_module:cineraria_core_nios2_fast_register_bank_b                                                                                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;             |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_register_bank_b_module:cineraria_core_nios2_fast_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                        ; work           ;
;                |altsyncram_8ch1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_register_bank_b_module:cineraria_core_nios2_fast_register_bank_b|altsyncram:the_altsyncram|altsyncram_8ch1:auto_generated                                                                                                                                                                                                                                                                                         ; work           ;
;          |cineraria_core_nios2_fast_test_bench:the_cineraria_core_nios2_fast_test_bench|                                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_test_bench:the_cineraria_core_nios2_fast_test_bench                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |lpm_add_sub:Add21|                                                                                                                                                           ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 3 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|lpm_add_sub:Add21                                                                                                                                                                                                                                                                                                                                                                                                                           ; work           ;
;             |add_sub_hui:auto_generated|                                                                                                                                               ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 3 (3)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|lpm_add_sub:Add21|add_sub_hui:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;       |cineraria_core_nios2_fast_custom_instruction_master_multi_xconnect:nios2_fast_custom_instruction_master_multi_xconnect|                                                         ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 4 (4)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_custom_instruction_master_multi_xconnect:nios2_fast_custom_instruction_master_multi_xconnect                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;       |cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|                                                                                             ; 128 (0)     ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 0 (0)             ; 47 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_master_translator:nios2_fast_data_master_translator|                                                                                                           ; 128 (128)   ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 47 (47)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_nios2_fast_instruction_master_translator:nios2_fast_instruction_master_translator|                                                                               ; 51 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 4 (0)             ; 31 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator:nios2_fast_instruction_master_translator                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;          |altera_merlin_master_translator:nios2_fast_instruction_master_translator|                                                                                                    ; 51 (51)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 4 (4)             ; 31 (31)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator:nios2_fast_instruction_master_translator|altera_merlin_master_translator:nios2_fast_instruction_master_translator                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;       |cineraria_core_nios2_fast_instruction_master_translator_avalon_universal_master_0_agent:nios2_fast_data_master_translator_avalon_universal_master_0_agent|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator_avalon_universal_master_0_agent:nios2_fast_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                        ; cineraria_core ;
;          |altera_merlin_master_agent:nios2_fast_instruction_master_translator_avalon_universal_master_0_agent|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator_avalon_universal_master_0_agent:nios2_fast_data_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:nios2_fast_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                    ; cineraria_core ;
;       |cineraria_core_nios2_fast_instruction_master_translator_avalon_universal_master_0_agent:nios2_fast_instruction_master_translator_avalon_universal_master_0_agent|               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 2 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator_avalon_universal_master_0_agent:nios2_fast_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;          |altera_merlin_master_agent:nios2_fast_instruction_master_translator_avalon_universal_master_0_agent|                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator_avalon_universal_master_0_agent:nios2_fast_instruction_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:nios2_fast_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_nios2_fast_jtag_debug_module_translator:nios2_fast_jtag_debug_module_translator|                                                                                 ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 13 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator:nios2_fast_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;          |altera_merlin_slave_translator:nios2_fast_jtag_debug_module_translator|                                                                                                      ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 13 (13)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator:nios2_fast_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_fast_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                            ; cineraria_core ;
;       |cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|                                  ; 45 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                                                            ; 45 (1)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (1)       ; 0 (0)             ; 20 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                   ; cineraria_core ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                            ; 44 (44)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 20 (20)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|                   ; 42 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 19 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;          |altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                                                            ; 42 (2)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (2)       ; 0 (0)             ; 19 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                    ; cineraria_core ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                            ; 40 (40)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 19 (19)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                      ; cineraria_core ;
;       |cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent|                          ; 45 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 11 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                            ; cineraria_core ;
;          |altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                                                            ; 45 (4)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (4)       ; 0 (0)             ; 11 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                           ; cineraria_core ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                            ; 41 (41)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 11 (11)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|            ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 25 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;          |altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                     ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 25 (25)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                      ; cineraria_core ;
;       |cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|    ; 21 (0)      ; 12 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 11 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                      ; cineraria_core ;
;          |altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                     ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 11 (11)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                              ; cineraria_core ;
;             |altsyncram:mem_rtl_0|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                         ; work           ;
;                |altsyncram_7rg1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated                                                                                                                                          ; work           ;
;       |cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                ; 34 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 4 (0)             ; 26 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;          |altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                       ; 34 (34)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 26 (26)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                            ; cineraria_core ;
;       |cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 35 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 4 (0)             ; 27 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;          |altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                       ; 35 (35)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 27 (27)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 138 (0)     ; 126 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 14 (0)            ; 113 (0)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;          |altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                       ; 138 (138)   ; 126 (126)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 14 (14)           ; 113 (113)        ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                    ; cineraria_core ;
;       |cineraria_core_peripherals_bridge_m0_translator_avalon_universal_master_0_agent:peripherals_bridge_m0_translator_avalon_universal_master_0_agent|                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 7 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_peripherals_bridge_m0_translator_avalon_universal_master_0_agent:peripherals_bridge_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;          |altera_merlin_master_agent:peripherals_bridge_m0_translator_avalon_universal_master_0_agent|                                                                                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_peripherals_bridge_m0_translator_avalon_universal_master_0_agent:peripherals_bridge_m0_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:peripherals_bridge_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_ps2_keyboard_avalon_slave_translator:ps2_keyboard_avalon_slave_translator|                                                                                       ; 21 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 10 (0)            ; 9 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_ps2_keyboard_avalon_slave_translator:ps2_keyboard_avalon_slave_translator                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;          |altera_merlin_slave_translator:ps2_keyboard_avalon_slave_translator|                                                                                                         ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 9 (9)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_ps2_keyboard_avalon_slave_translator:ps2_keyboard_avalon_slave_translator|altera_merlin_slave_translator:ps2_keyboard_avalon_slave_translator                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_psw:psw|                                                                                                                                                         ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 9 (9)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_psw:psw                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;       |cineraria_core_rsp_xbar_demux:rsp_xbar_demux_001|                                                                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;       |cineraria_core_rsp_xbar_demux:rsp_xbar_demux|                                                                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;       |cineraria_core_rsp_xbar_demux_002:rsp_xbar_demux_002|                                                                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rsp_xbar_demux_002:rsp_xbar_demux_002                                                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_rsp_xbar_mux:rsp_xbar_mux|                                                                                                                                       ; 123 (123)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 64 (64)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;       |cineraria_core_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                                                                               ; 120 (120)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 40 (40)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;       |cineraria_core_rsp_xbar_mux_004:rsp_xbar_mux_004|                                                                                                                               ; 188 (188)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 124 (124)        ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rsp_xbar_mux_004:rsp_xbar_mux_004                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;       |cineraria_core_rst_controller:rst_controller_002|                                                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rst_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;          |altera_reset_controller:rst_controller|                                                                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rst_controller:rst_controller_002|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rst_controller:rst_controller_002|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;       |cineraria_core_rst_controller:rst_controller|                                                                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rst_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;          |altera_reset_controller:rst_controller|                                                                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;       |cineraria_core_rst_controller_001:rst_controller_001|                                                                                                                           ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 2 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;          |altera_reset_controller:rst_controller_001|                                                                                                                                  ; 9 (6)       ; 9 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (5)             ; 2 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;       |cineraria_core_sdram:sdram|                                                                                                                                                     ; 324 (233)   ; 207 (121)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (112)    ; 50 (7)            ; 157 (113)        ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |cineraria_core_sdram_input_efifo_module:the_cineraria_core_sdram_input_efifo_module|                                                                                         ; 92 (92)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 43 (43)           ; 44 (44)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sdram:sdram|cineraria_core_sdram_input_efifo_module:the_cineraria_core_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;       |cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                                           ; 59 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 17 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;          |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                                                                                ; 59 (4)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (2)       ; 0 (0)             ; 17 (2)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                ; cineraria_core ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                            ; 55 (55)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 15 (15)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                  ; cineraria_core ;
;       |cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                     ; 187 (0)     ; 170 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 70 (0)            ; 102 (0)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                                         ; 187 (187)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 70 (70)           ; 102 (102)        ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                   ; cineraria_core ;
;       |cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                         ; 212 (0)     ; 192 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 24 (0)            ; 169 (0)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;          |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                                           ; 212 (212)   ; 192 (192)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 24 (24)           ; 169 (169)        ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                         ; cineraria_core ;
;       |cineraria_core_spu_m1_translator:spu_m1_translator|                                                                                                                             ; 28 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 1 (0)             ; 24 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_spu_m1_translator:spu_m1_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_master_translator:spu_m1_translator|                                                                                                                           ; 28 (28)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 24 (24)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_spu_m1_translator:spu_m1_translator|altera_merlin_master_translator:spu_m1_translator                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_spu_m1_translator_avalon_universal_master_0_agent:spu_m1_translator_avalon_universal_master_0_agent|                                                             ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_spu_m1_translator_avalon_universal_master_0_agent:spu_m1_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_master_agent:spu_m1_translator_avalon_universal_master_0_agent|                                                                                                ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_spu_m1_translator_avalon_universal_master_0_agent:spu_m1_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:spu_m1_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;       |cineraria_core_spu_s1_translator:spu_s1_translator|                                                                                                                             ; 35 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 31 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_spu_s1_translator:spu_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_slave_translator:spu_s1_translator|                                                                                                                            ; 35 (35)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 31 (31)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_spu_s1_translator:spu_s1_translator|altera_merlin_slave_translator:spu_s1_translator                                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;       |cineraria_core_sysid_control_slave_translator:sysid_control_slave_translator|                                                                                                   ; 14 (0)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sysid_control_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                                                               ; 14 (14)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;       |cineraria_core_systimer:systimer|                                                                                                                                               ; 162 (162)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 29 (29)           ; 92 (92)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_systimer:systimer                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;       |cineraria_core_systimer_s1_translator:systimer_s1_translator|                                                                                                                   ; 24 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 19 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_systimer_s1_translator:systimer_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;          |altera_merlin_slave_translator:systimer_s1_translator|                                                                                                                       ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 19 (19)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_systimer_s1_translator:systimer_s1_translator|altera_merlin_slave_translator:systimer_s1_translator                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;       |cineraria_core_sysuart:sysuart|                                                                                                                                                 ; 199 (0)     ; 134 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 30 (0)            ; 105 (0)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sysuart:sysuart                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;          |cineraria_core_sysuart_regs:the_cineraria_core_sysuart_regs|                                                                                                                 ; 88 (88)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 27 (27)           ; 38 (38)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_regs:the_cineraria_core_sysuart_regs                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|                                                                                                                     ; 74 (72)     ; 44 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 3 (1)             ; 41 (41)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                       ; work           ;
;          |cineraria_core_sysuart_tx:the_cineraria_core_sysuart_tx|                                                                                                                     ; 45 (45)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 34 (34)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_tx:the_cineraria_core_sysuart_tx                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;       |cineraria_core_sysuart_s1_translator:sysuart_s1_translator|                                                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 4 (0)             ; 16 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sysuart_s1_translator:sysuart_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |altera_merlin_slave_translator:sysuart_s1_translator|                                                                                                                        ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 16 (16)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_sysuart_s1_translator:sysuart_s1_translator|altera_merlin_slave_translator:sysuart_s1_translator                                                                                                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;       |cineraria_core_vga_m1_translator:vga_m1_translator|                                                                                                                             ; 70 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 1 (0)             ; 37 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_master_translator:vga_m1_translator|                                                                                                                           ; 70 (70)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 1 (1)             ; 37 (37)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_vga_m1_translator_avalon_universal_master_0_agent:vga_m1_translator_avalon_universal_master_0_agent|                                                             ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_vga_m1_translator_avalon_universal_master_0_agent:vga_m1_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_master_agent:vga_m1_translator_avalon_universal_master_0_agent|                                                                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_vga_m1_translator_avalon_universal_master_0_agent:vga_m1_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:vga_m1_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                  ; cineraria_core ;
;       |cineraria_core_vga_s1_translator:vga_s1_translator|                                                                                                                             ; 38 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 35 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_vga_s1_translator:vga_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_slave_translator:vga_s1_translator|                                                                                                                            ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_vga_s1_translator:vga_s1_translator|altera_merlin_slave_translator:vga_s1_translator                                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;       |cineraria_core_width_adapter:width_adapter_001|                                                                                                                                 ; 75 (0)      ; 53 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 60 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;          |altera_merlin_width_adapter:width_adapter|                                                                                                                                   ; 75 (75)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 60 (60)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;       |cineraria_core_width_adapter:width_adapter_002|                                                                                                                                 ; 50 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 36 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter:width_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;          |altera_merlin_width_adapter:width_adapter|                                                                                                                                   ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 36 (36)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter:width_adapter_002|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;       |cineraria_core_width_adapter:width_adapter|                                                                                                                                     ; 44 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 35 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |altera_merlin_width_adapter:width_adapter|                                                                                                                                   ; 44 (44)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                                                                             ; cineraria_core ;
;       |cineraria_core_width_adapter_003:width_adapter_003|                                                                                                                             ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter_003:width_adapter_003                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_width_adapter:width_adapter_003|                                                                                                                               ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter_003:width_adapter_003|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;       |cineraria_core_width_adapter_003:width_adapter_004|                                                                                                                             ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 16 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter_003:width_adapter_004                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_width_adapter:width_adapter_003|                                                                                                                               ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter_003:width_adapter_004|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;       |cineraria_core_width_adapter_003:width_adapter_005|                                                                                                                             ; 46 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 22 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter_003:width_adapter_005                                                                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;          |altera_merlin_width_adapter:width_adapter_003|                                                                                                                               ; 46 (46)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 22 (22)          ; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_width_adapter_003:width_adapter_005|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;       |fpoint_wrapper:nios_custom_instr_fpoint|                                                                                                                                        ; 1256 (0)    ; 821 (0)                   ; 0 (0)         ; 144         ; 2    ; 7            ; 1       ; 3         ; 0    ; 0            ; 435 (0)      ; 206 (0)           ; 615 (0)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint                                                                                                                                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;          |fpoint_qsys:fpoint_instance|                                                                                                                                                 ; 1256 (66)   ; 821 (68)                  ; 0 (0)         ; 144         ; 2    ; 7            ; 1       ; 3         ; 0    ; 0            ; 435 (1)      ; 206 (54)          ; 615 (9)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance                                                                                                                                                                                                                                                                                                                                                                                                              ; cineraria_core ;
;             |fpoint_qsys_addsub_single:the_fp_addsub|                                                                                                                                  ; 844 (369)   ; 431 (291)                 ; 0 (0)         ; 144         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 409 (94)     ; 37 (36)           ; 398 (220)        ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub                                                                                                                                                                                                                                                                                                                                                                      ; cineraria_core ;
;                |altshift_taps:sign_dffe31_rtl_0|                                                                                                                                       ; 12 (0)      ; 6 (0)                     ; 0 (0)         ; 144         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 1 (0)             ; 8 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0                                                                                                                                                                                                                                                                                                                                      ; work           ;
;                   |shift_taps_n4n:auto_generated|                                                                                                                                      ; 12 (4)      ; 6 (3)                     ; 0 (0)         ; 144         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 1 (1)             ; 8 (2)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_n4n:auto_generated                                                                                                                                                                                                                                                                                                        ; work           ;
;                      |altsyncram_2861:altsyncram4|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_n4n:auto_generated|altsyncram_2861:altsyncram4                                                                                                                                                                                                                                                                            ; work           ;
;                      |cntr_g7h:cntr5|                                                                                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_n4n:auto_generated|cntr_g7h:cntr5                                                                                                                                                                                                                                                                                         ; work           ;
;                      |cntr_tnf:cntr1|                                                                                                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_n4n:auto_generated|cntr_tnf:cntr1                                                                                                                                                                                                                                                                                         ; work           ;
;                |fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|                                                                                                           ; 106 (106)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;                |fpoint_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift|                                                                                                           ; 111 (111)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 39 (39)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;                |fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|                                                                                                  ; 25 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (16)      ; 0 (0)             ; 7 (4)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;                   |fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|                                                                                             ; 4 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 2 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8                                                                                                                                                                                                                          ; cineraria_core ;
;                      |fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder19|                                                                                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder19                                                                                                                                                  ; cineraria_core ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder19|fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12                                                                          ; cineraria_core ;
;                      |fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder20|                                                                                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder20                                                                                                                                                  ; cineraria_core ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder20|fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12                                                                          ; cineraria_core ;
;                   |fpoint_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7|                                                                                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7                                                                                                                                                                                                                          ; cineraria_core ;
;                      |fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder10|                                                                                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder10                                                                                                                                                  ; cineraria_core ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder10|fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12                                                                          ; cineraria_core ;
;                |fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|                                                                                                  ; 28 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (17)      ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;                   |fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|                                                                                            ; 11 (7)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (7)       ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21                                                                                                                                                                                                                         ; cineraria_core ;
;                      |fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|                                                                                         ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23                                                                                                                                                 ; cineraria_core ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25                                                                         ; cineraria_core ;
;                      |fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|                                                                                         ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24                                                                                                                                                 ; cineraria_core ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25                                                                         ; cineraria_core ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26|                                                                                      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26                                                                         ; cineraria_core ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_64b:altpriority_encoder27|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26|fpoint_qsys_addsub_single_altpriority_encoder_64b:altpriority_encoder27 ; cineraria_core ;
;                |lpm_add_sub:add_sub1|                                                                                                                                                  ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                                                                                                                 ; work           ;
;                   |add_sub_8sh:auto_generated|                                                                                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_8sh:auto_generated                                                                                                                                                                                                                                                                                                                      ; work           ;
;                |lpm_add_sub:add_sub2|                                                                                                                                                  ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                                                                                                                 ; work           ;
;                   |add_sub_8sh:auto_generated|                                                                                                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub2|add_sub_8sh:auto_generated                                                                                                                                                                                                                                                                                                                      ; work           ;
;                |lpm_add_sub:add_sub3|                                                                                                                                                  ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                                                                                                                 ; work           ;
;                   |add_sub_uue:auto_generated|                                                                                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub3|add_sub_uue:auto_generated                                                                                                                                                                                                                                                                                                                      ; work           ;
;                |lpm_add_sub:add_sub4|                                                                                                                                                  ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                                                                                                                 ; work           ;
;                   |add_sub_0ue:auto_generated|                                                                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub4|add_sub_0ue:auto_generated                                                                                                                                                                                                                                                                                                                      ; work           ;
;                |lpm_add_sub:add_sub5|                                                                                                                                                  ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                                                                                                                 ; work           ;
;                   |add_sub_7rh:auto_generated|                                                                                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5|add_sub_7rh:auto_generated                                                                                                                                                                                                                                                                                                                      ; work           ;
;                |lpm_add_sub:add_sub6|                                                                                                                                                  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                                                                                                                 ; work           ;
;                   |add_sub_0ue:auto_generated|                                                                                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub6|add_sub_0ue:auto_generated                                                                                                                                                                                                                                                                                                                      ; work           ;
;                |lpm_add_sub:man_2comp_res_lower|                                                                                                                                       ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 15 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                                                                                                                      ; work           ;
;                   |add_sub_7kh:auto_generated|                                                                                                                                         ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_lower|add_sub_7kh:auto_generated                                                                                                                                                                                                                                                                                                           ; work           ;
;                |lpm_add_sub:man_2comp_res_upper0|                                                                                                                                      ; 25 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                                                                                                                     ; work           ;
;                   |add_sub_c5h:auto_generated|                                                                                                                                         ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 14 (14)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper0|add_sub_c5h:auto_generated                                                                                                                                                                                                                                                                                                          ; work           ;
;                |lpm_add_sub:man_2comp_res_upper1|                                                                                                                                      ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                                                                                                                     ; work           ;
;                   |add_sub_c5h:auto_generated|                                                                                                                                         ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper1|add_sub_c5h:auto_generated                                                                                                                                                                                                                                                                                                          ; work           ;
;                |lpm_add_sub:man_add_sub_lower|                                                                                                                                         ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 15 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                                                                                                                        ; work           ;
;                   |add_sub_7kh:auto_generated|                                                                                                                                         ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_lower|add_sub_7kh:auto_generated                                                                                                                                                                                                                                                                                                             ; work           ;
;                |lpm_add_sub:man_add_sub_upper0|                                                                                                                                        ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                                                                                                                       ; work           ;
;                   |add_sub_c5h:auto_generated|                                                                                                                                         ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper0|add_sub_c5h:auto_generated                                                                                                                                                                                                                                                                                                            ; work           ;
;                |lpm_add_sub:man_add_sub_upper1|                                                                                                                                        ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                                                                                                                       ; work           ;
;                   |add_sub_c5h:auto_generated|                                                                                                                                         ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper1|add_sub_c5h:auto_generated                                                                                                                                                                                                                                                                                                            ; work           ;
;                |lpm_add_sub:man_res_rounding_add_sub_lower|                                                                                                                            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                                                                                                                           ; work           ;
;                   |add_sub_6ef:auto_generated|                                                                                                                                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_6ef:auto_generated                                                                                                                                                                                                                                                                                                ; work           ;
;                |lpm_add_sub:man_res_rounding_add_sub_upper1|                                                                                                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                                                                                                                          ; work           ;
;                   |add_sub_fmf:auto_generated|                                                                                                                                         ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_fmf:auto_generated                                                                                                                                                                                                                                                                                               ; work           ;
;                |lpm_compare:trailing_zeros_limit_comparator|                                                                                                                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                                                                                                                          ; work           ;
;                   |cmpr_jdg:auto_generated|                                                                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_compare:trailing_zeros_limit_comparator|cmpr_jdg:auto_generated                                                                                                                                                                                                                                                                                                  ; work           ;
;             |fpoint_qsys_mult_single:the_fp_mult|                                                                                                                                      ; 349 (227)   ; 322 (198)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 25 (25)      ; 115 (59)          ; 209 (145)        ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult                                                                                                                                                                                                                                                                                                                                                                          ; cineraria_core ;
;                |lpm_add_sub:exp_add_adder|                                                                                                                                             ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                                                                                                                ; work           ;
;                   |add_sub_omd:auto_generated|                                                                                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_add_sub:exp_add_adder|add_sub_omd:auto_generated                                                                                                                                                                                                                                                                                                                     ; work           ;
;                |lpm_mult:man_product2_mult|                                                                                                                                            ; 115 (0)     ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 56 (0)            ; 59 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                                                                                                               ; work           ;
;                   |mult_eit:auto_generated|                                                                                                                                            ; 115 (115)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 56 (56)           ; 59 (59)          ; |cineraria_ulexite_top|cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated                                                                                                                                                                                                                                                                                                                       ; work           ;
;       |pixelsimd:nios_custom_instr_pixelsimd|                                                                                                                                          ; 496 (161)   ; 202 (66)                  ; 0 (0)         ; 0           ; 0    ; 14           ; 6       ; 4         ; 0    ; 0            ; 238 (81)     ; 89 (10)           ; 169 (70)         ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd                                                                                                                                                                                                                                                                                                                                                                                                                                            ; cineraria_core ;
;          |pixelsimd_blend_u8:blend_b|                                                                                                                                                  ; 58 (58)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 20 (20)      ; 24 (24)           ; 14 (14)          ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;             |pixelsimd_mult_u8xu8:u0|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                             ; work           ;
;                   |mult_jbn:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work           ;
;             |pixelsimd_mult_u8xu8:u1|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                             ; work           ;
;                   |mult_jbn:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work           ;
;          |pixelsimd_blend_u8:blend_g|                                                                                                                                                  ; 48 (48)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 15 (15)      ; 28 (28)           ; 5 (5)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;             |pixelsimd_mult_u8xu8:u0|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                             ; work           ;
;                   |mult_jbn:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work           ;
;             |pixelsimd_mult_u8xu8:u1|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                             ; work           ;
;                   |mult_jbn:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work           ;
;          |pixelsimd_blend_u8:blend_r|                                                                                                                                                  ; 40 (40)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 14 (14)      ; 22 (22)           ; 4 (4)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;             |pixelsimd_mult_u8xu8:u0|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                             ; work           ;
;                   |mult_jbn:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work           ;
;             |pixelsimd_mult_u8xu8:u1|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                             ; work           ;
;                   |mult_jbn:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated                                                                                                                                                                                                                                                                                                                                     ; work           ;
;          |pixelsimd_sat_u8:sat_u0|                                                                                                                                                     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u0                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |pixelsimd_sat_u8:sat_u1|                                                                                                                                                     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u1                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |pixelsimd_sat_u8:sat_u2|                                                                                                                                                     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 7 (7)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u2                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |pixelsimd_sat_u8:sat_u3|                                                                                                                                                     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u3                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;          |pixelsimd_yuvdec:yuvdec|                                                                                                                                                     ; 131 (131)   ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 80 (80)      ; 5 (5)             ; 46 (46)          ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec                                                                                                                                                                                                                                                                                                                                                                                                                    ; cineraria_core ;
;             |pixelsimd_mult_s8xs10:u0|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                               ; work           ;
;                   |mult_r5n:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated                                                                                                                                                                                                                                                                                                                                       ; work           ;
;             |pixelsimd_mult_s8xs10:u1|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                               ; work           ;
;                   |mult_r5n:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated                                                                                                                                                                                                                                                                                                                                       ; work           ;
;             |pixelsimd_mult_s8xs10:v0|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                               ; work           ;
;                   |mult_r5n:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated                                                                                                                                                                                                                                                                                                                                       ; work           ;
;             |pixelsimd_mult_s8xs10:v1|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1                                                                                                                                                                                                                                                                                                                                                                                           ; cineraria_core ;
;                |lpm_mult:lpm_mult_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                               ; work           ;
;                   |mult_r5n:auto_generated|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated                                                                                                                                                                                                                                                                                                                                       ; work           ;
;       |ps2_component:ps2_keyboard|                                                                                                                                                     ; 318 (27)    ; 175 (21)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (6)      ; 8 (0)             ; 167 (21)         ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |Altera_UP_PS2:PS2_Serial_Port|                                                                                                                                               ; 221 (37)    ; 115 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (21)     ; 6 (0)             ; 109 (16)         ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port                                                                                                                                                                                                                                                                                                                                                                                                                         ; cineraria_core ;
;             |Altera_UP_PS2_Command_Out:PS2_Command_Out|                                                                                                                                ; 149 (149)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 73 (73)          ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out                                                                                                                                                                                                                                                                                                                                                                               ; cineraria_core ;
;             |Altera_UP_PS2_Data_In:PS2_Data_In|                                                                                                                                        ; 35 (35)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 6 (6)             ; 20 (20)          ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In                                                                                                                                                                                                                                                                                                                                                                                       ; cineraria_core ;
;          |scfifo:Incoming_Data_FIFO|                                                                                                                                                   ; 70 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 2 (0)             ; 37 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO                                                                                                                                                                                                                                                                                                                                                                                                                             ; work           ;
;             |scfifo_6v31:auto_generated|                                                                                                                                               ; 70 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 2 (0)             ; 37 (0)           ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                  ; work           ;
;                |a_dpfifo_pm31:dpfifo|                                                                                                                                                  ; 70 (44)     ; 39 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (28)      ; 2 (2)             ; 37 (14)          ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo                                                                                                                                                                                                                                                                                                                                                                             ; work           ;
;                   |altsyncram_4ud1:FIFOram|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|altsyncram_4ud1:FIFOram                                                                                                                                                                                                                                                                                                                                                     ; work           ;
;                   |cntr_497:usedw_counter|                                                                                                                                             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter                                                                                                                                                                                                                                                                                                                                                      ; work           ;
;                   |cntr_n8b:rd_ptr_msb|                                                                                                                                                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_n8b:rd_ptr_msb                                                                                                                                                                                                                                                                                                                                                         ; work           ;
;                   |cntr_o8b:wr_ptr|                                                                                                                                                    ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |cineraria_ulexite_top|cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr                                                                                                                                                                                                                                                                                                                                                             ; work           ;
;       |vga_component:vga|                                                                                                                                                              ; 263 (100)   ; 172 (59)                  ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (9)       ; 71 (46)           ; 138 (45)         ; |cineraria_ulexite_top|cineraria_core:inst|vga_component:vga                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; cineraria_core ;
;          |vga_avm:U1|                                                                                                                                                                  ; 110 (110)   ; 87 (87)                   ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 24 (24)           ; 68 (68)          ; |cineraria_ulexite_top|cineraria_core:inst|vga_component:vga|vga_avm:U1                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; cineraria_core ;
;             |vga_linebuffer:U0|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|vga_component:vga|vga_avm:U1|vga_linebuffer:U0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cineraria_core ;
;                |altsyncram:altsyncram_component|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                                                   ; work           ;
;                   |altsyncram_gjj1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cineraria_ulexite_top|cineraria_core:inst|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated                                                                                                                                                                                                                                                                                                                                                                    ; work           ;
;          |vga_syncgen:U0|                                                                                                                                                              ; 54 (54)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 26 (26)          ; |cineraria_ulexite_top|cineraria_core:inst|vga_component:vga|vga_syncgen:U0                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cineraria_core ;
;    |sld_hub:auto_hub|                                                                                                                                                                  ; 178 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (1)       ; 20 (0)            ; 77 (0)           ; |cineraria_ulexite_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work           ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                                                                                   ; 177 (134)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (65)      ; 20 (17)           ; 77 (52)          ; |cineraria_ulexite_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work           ;
;          |sld_rom_sr:hub_info_reg|                                                                                                                                                     ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |cineraria_ulexite_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                                                                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |cineraria_ulexite_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                              ; work           ;
;    |syspll:syspll|                                                                                                                                                                     ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria_ulexite_top|syspll:syspll                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work           ;
;       |altpll:altpll_component|                                                                                                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cineraria_ulexite_top|syspll:syspll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work           ;
;          |syspll_altpll:auto_generated|                                                                                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cineraria_ulexite_top|syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_RTS      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CMD        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT3       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DAC_BCLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DAC_LRCK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DAC_SDAT      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; HEX0_DP       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_DP       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_DP       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_DP       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DCK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DISP      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_DE        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_BLDIMMER  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; HEX0_D[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_B[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_B[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_B[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_B[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_B[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_B[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_B[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_B[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_G[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_G[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_G[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_G[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_G[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_G[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_G[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_G[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_R[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_R[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_R[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_R[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_R[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_R[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_R[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_R[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LEDG[9]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PS2_KBCLK     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; PS2_KBDAT     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[31]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[30]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[29]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[28]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[27]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[26]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[25]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[24]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[23]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[22]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[21]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[20]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[19]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[18]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[17]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[16]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[13]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[10]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[8]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[6]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[5]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[3]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO1_D[1]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO1_D[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; BUTTON[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CLOCK_50_2    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT0       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; BUTTON[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; BUTTON[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; UART_CTS      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[7]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[2]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[4]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[5]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[6]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[8]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[9]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[1]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; UART_RXD      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SD_WP_N       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; PS2_KBCLK                                                                                                                                                                           ;                   ;         ;
;      - cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|ps2_clk_reg~0                                                                                   ; 0                 ; 6       ;
; PS2_KBDAT                                                                                                                                                                           ;                   ;         ;
;      - cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|ps2_data_reg~0                                                                                  ; 0                 ; 6       ;
; GPIO1_D[31]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[31]                                                                                                              ; 1                 ; 6       ;
; GPIO1_D[30]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[30]                                                                                                              ; 1                 ; 6       ;
; GPIO1_D[29]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[29]                                                                                                              ; 1                 ; 6       ;
; GPIO1_D[28]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[28]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[27]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[27]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[26]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[26]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[25]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[25]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[24]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[24]                                                                                                              ; 1                 ; 6       ;
; GPIO1_D[23]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[23]                                                                                                              ; 1                 ; 6       ;
; GPIO1_D[22]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[22]                                                                                                              ; 1                 ; 6       ;
; GPIO1_D[21]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[21]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[20]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[20]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[19]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[19]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[18]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[18]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[17]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[17]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[16]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[16]                                                                                                              ; 1                 ; 6       ;
; GPIO1_D[15]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[15]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[14]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[14]                                                                                                              ; 1                 ; 6       ;
; GPIO1_D[13]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[13]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[12]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[12]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[11]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[11]                                                                                                              ; 0                 ; 6       ;
; GPIO1_D[10]                                                                                                                                                                         ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[10]                                                                                                              ; 1                 ; 6       ;
; GPIO1_D[9]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[9]                                                                                                               ; 1                 ; 6       ;
; GPIO1_D[8]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[8]                                                                                                               ; 1                 ; 6       ;
; GPIO1_D[7]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[7]                                                                                                               ; 1                 ; 6       ;
; GPIO1_D[6]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[6]                                                                                                               ; 1                 ; 6       ;
; GPIO1_D[5]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[5]                                                                                                               ; 1                 ; 6       ;
; GPIO1_D[4]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[4]                                                                                                               ; 1                 ; 6       ;
; GPIO1_D[3]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[3]                                                                                                               ; 1                 ; 6       ;
; GPIO1_D[2]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[2]                                                                                                               ; 0                 ; 6       ;
; GPIO1_D[1]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[1]                                                                                                               ; 1                 ; 6       ;
; GPIO1_D[0]                                                                                                                                                                          ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_gpio1:gpio1|read_mux_out[0]                                                                                                               ; 0                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                          ;                   ;         ;
; BUTTON[0]                                                                                                                                                                           ;                   ;         ;
;      - syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|pll_lock_sync                                                                                             ; 1                 ; 6       ;
;      - syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|pll1                                                                                                      ; 1                 ; 6       ;
; CLOCK_50_2                                                                                                                                                                          ;                   ;         ;
; CLOCK_50                                                                                                                                                                            ;                   ;         ;
; SD_DAT0                                                                                                                                                                             ;                   ;         ;
;      - cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[0]~feeder                                                                                            ; 1                 ; 6       ;
; BUTTON[1]                                                                                                                                                                           ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_psw:psw|read_mux_out[1]~8                                                                                                                 ; 0                 ; 6       ;
;      - cineraria_core:inst|cineraria_core_psw:psw|d1_data_in[1]~feeder                                                                                                              ; 0                 ; 6       ;
; BUTTON[2]                                                                                                                                                                           ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_psw:psw|read_mux_out[2]~7                                                                                                                 ; 0                 ; 6       ;
;      - cineraria_core:inst|cineraria_core_psw:psw|d1_data_in[2]~feeder                                                                                                              ; 0                 ; 6       ;
; UART_CTS                                                                                                                                                                            ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_regs:the_cineraria_core_sysuart_regs|cts_status_bit                                                ; 0                 ; 6       ;
; SW[7]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[7]                                                                                                               ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[2]                                                                                                               ; 1                 ; 6       ;
; SW[3]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[3]                                                                                                               ; 1                 ; 6       ;
; SW[4]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[4]                                                                                                               ; 1                 ; 6       ;
; SW[5]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[5]                                                                                                               ; 0                 ; 6       ;
; SW[6]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[6]                                                                                                               ; 0                 ; 6       ;
; SW[8]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[8]                                                                                                               ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[9]                                                                                                               ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[0]                                                                                                               ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                               ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_dipsw:dipsw|read_mux_out[1]                                                                                                               ; 1                 ; 6       ;
; UART_RXD                                                                                                                                                                            ;                   ;         ;
;      - cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 6       ;
; SD_WP_N                                                                                                                                                                             ;                   ;         ;
;      - cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|mmc_wp_reg                                                                                                   ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; BUTTON[0]                                                                                                                                                                                                                                                                                                                                                                           ; PIN_H2                 ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                            ; PIN_G21                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK_50_2                                                                                                                                                                                                                                                                                                                                                                          ; PIN_B12                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y15_N0         ; 183     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y15_N0         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                                    ; PLL_2                  ; 77      ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                                                    ; PLL_2                  ; 56      ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~1                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y22_N4      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~1                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y14_N2      ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                                                                        ; M9K_X25_Y20_N0         ; 216     ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                                                        ; M9K_X25_Y20_N0         ; 156     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y22_N6       ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|pending_read_count[2]~0                                                                                                                                                                                                                                                                               ; LCCOMB_X26_Y22_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Selector1~6                                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|bitcount[0]~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y28_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[2]~10                                                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y28_N22     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[7]~12                                                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y28_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divref_reg[7]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y27_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|frc_reg[1]~52                                                                                                                                                                                                                                                                                                       ; LCCOMB_X14_Y27_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|ncs_reg~8                                                                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y27_N24     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|process_0~9                                                                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y28_N30     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[7]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X17_Y27_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.SDI                                                                                                                                                                                                                                                                                                           ; FF_X19_Y28_N9          ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|txddata[7]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X17_Y28_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|dmarefcount_reg[8]~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y27_N8      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|memsel_sig                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y27_N10     ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|memwen_sig                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y26_N6      ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|state.READWAIT                                                                                                                                                                                                                                                                                                                           ; FF_X16_Y26_N23         ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|dacvol_l_reg[0]~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y20_N30     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|dacvol_r_reg[0]~3                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y20_N24     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|Equal0~3                                                                                                                                                                                                                                                                      ; LCCOMB_X7_Y20_N30      ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|dectable_write~4                                                                                                                                                                                                                                                              ; LCCOMB_X11_Y19_N6      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|envtimer_reg[10]~0                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y21_N12     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|extfsedge_reg~3                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y20_N24     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|irqena_reg                                                                                                                                                                                                                                                                    ; FF_X10_Y21_N19         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[10]~0                                                                                                                                                                                                                                 ; LCCOMB_X12_Y19_N18     ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[10]~36                                                                                                                                                                                                                             ; LCCOMB_X14_Y21_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[13]~51                                                                                                                                                                                                                             ; LCCOMB_X14_Y21_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[16]~37                                                                                                                                                                                                                             ; LCCOMB_X14_Y21_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[1]~20                                                                                                                                                                                                                              ; LCCOMB_X14_Y21_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[24]~49                                                                                                                                                                                                                             ; LCCOMB_X14_Y21_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|state.REGRMD                                                                                                                                                                                                                                   ; FF_X12_Y19_N13         ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|mute_reg~2                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y21_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|sync_fs_reg                                                                                                                                                                                                                                                                   ; FF_X36_Y3_N17          ; 121     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|tablewrite_sig                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y20_N30     ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endaddr_reg[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y18_N12     ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endflag_reg~3                                                                                                                                                                                                                                                                  ; LCCOMB_X6_Y11_N6       ; 57      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_level_reg[6]~3                                                                                                                                                                                                                                                             ; LCCOMB_X8_Y9_N30       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_reflev_reg[2]~0                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y11_N8      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_reflev_reg[6]~1                                                                                                                                                                                                                                                            ; LCCOMB_X8_Y9_N26       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfl_reg[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X8_Y9_N4        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y9_N6        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vrl_reg[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y9_N4        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vrr_reg[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y9_N28       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|envena_reg                                                                                                                                                                                                                                                                     ; FF_X10_Y17_N17         ; 55      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|envena_reg~0                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y11_N26     ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|ext_a_wrena_sig~0                                                                                                                                                                                                                                                              ; LCCOMB_X11_Y19_N16     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|ext_b_wrena_sig~0                                                                                                                                                                                                                                                              ; LCCOMB_X11_Y19_N22     ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|incaddr_reg[15]~135                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y18_N30     ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irq32bit_reg[7]~2                                                                                                                                                                                                                           ; LCCOMB_X4_Y7_N30       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqslotnum_reg[0]~1                                                                                                                                                                                                                         ; LCCOMB_X4_Y11_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|process_1~0                                                                                                                                                                                                                                 ; LCCOMB_X4_Y7_N26       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|nextaddr_reg[3]~32                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y11_N14      ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|process_0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y10_N16      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[6]~1                                                                                                                                                                                                                                                             ; LCCOMB_X5_Y20_N6       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|smoothena_reg                                                                                                                                                                                                                                                                  ; FF_X12_Y11_N13         ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.CTRL                                                                                                                                                                                                                                                                     ; FF_X6_Y11_N19          ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGREAD0                                                                                                                                                                                                                                                                 ; FF_X5_Y6_N25           ; 42      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGREAD2                                                                                                                                                                                                                                                                 ; FF_X10_Y18_N23         ; 50      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGWRITE                                                                                                                                                                                                                                                                 ; FF_X5_Y20_N21          ; 9       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|vol_aux1_reg[1]~0                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y11_N28      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waddr_dec_reg[0]~1                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y11_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_a_reg[0]~0                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y10_N28     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_b_reg[0]~0                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y10_N10     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavedata_reg[0]~34                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y10_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]~0                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y10_N4      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_addr_reg[3]~41                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y10_N8      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_bank_reg[0]~0                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y18_N20     ; 65      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_data_reg[0]~6                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y11_N2      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_state.WROM_READ1                                                                                                                                                                                                                                                          ; FF_X11_Y10_N29         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addaux0_reg[17]~0                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y2_N30      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addaux1_reg[4]~0                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y6_N8       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfl_reg[0]~0                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y4_N26      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfr_reg[1]~0                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y3_N6       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addrl_reg[3]~0                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y3_N12      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addrr_reg[4]~0                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y2_N18      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addtmp_reg[7]~0                                                                                                                                                                                                                                                               ; LCCOMB_X5_Y6_N6        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state~28                                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y6_N8        ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|voltmp_reg[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X5_Y6_N28       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23]~1                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y4_N0       ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]~0                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y4_N10      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[21]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y14_N22     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_blcon_s1_translator:blcon_s1_translator|altera_merlin_slave_translator:blcon_s1_translator|av_write                                                                                                                                                                                                                                              ; LCCOMB_X21_Y22_N20     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                                          ; LCCOMB_X23_Y12_N12     ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                             ; LCCOMB_X28_Y11_N26     ; 54      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                            ; LCCOMB_X24_Y17_N12     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                             ; LCCOMB_X24_Y14_N28     ; 54      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~1                                                                                                                                                              ; LCCOMB_X23_Y15_N4      ; 47      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                                 ; LCCOMB_X28_Y12_N20     ; 50      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                                  ; LCCOMB_X20_Y16_N18     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                     ; LCCOMB_X11_Y14_N8      ; 77      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y12_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X23_Y12_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X23_Y15_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X23_Y15_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                             ; LCCOMB_X21_Y16_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                                                                                                 ; FF_X20_Y14_N19         ; 59      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y16_N12     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|always1~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y23_N0      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|always2~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y23_N14     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[0]                                                                                                                                                                                                                                                                                                                          ; FF_X17_Y21_N31         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[10]                                                                                                                                                                                                                                                                                                                         ; FF_X27_Y21_N21         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[11]                                                                                                                                                                                                                                                                                                                         ; FF_X27_Y21_N7          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[12]                                                                                                                                                                                                                                                                                                                         ; FF_X24_Y21_N3          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[13]                                                                                                                                                                                                                                                                                                                         ; FF_X24_Y21_N7          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[14]                                                                                                                                                                                                                                                                                                                         ; FF_X24_Y21_N27         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[15]                                                                                                                                                                                                                                                                                                                         ; FF_X24_Y21_N25         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[16]                                                                                                                                                                                                                                                                                                                         ; FF_X24_Y21_N21         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[17]                                                                                                                                                                                                                                                                                                                         ; FF_X24_Y21_N23         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[18]                                                                                                                                                                                                                                                                                                                         ; FF_X20_Y8_N5           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[19]                                                                                                                                                                                                                                                                                                                         ; FF_X20_Y8_N13          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[1]                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y21_N3          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[20]                                                                                                                                                                                                                                                                                                                         ; FF_X27_Y21_N29         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[21]                                                                                                                                                                                                                                                                                                                         ; FF_X27_Y22_N19         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[22]                                                                                                                                                                                                                                                                                                                         ; FF_X20_Y8_N17          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[23]                                                                                                                                                                                                                                                                                                                         ; FF_X20_Y8_N25          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[24]                                                                                                                                                                                                                                                                                                                         ; FF_X20_Y8_N21          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[25]                                                                                                                                                                                                                                                                                                                         ; FF_X20_Y8_N1           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[26]                                                                                                                                                                                                                                                                                                                         ; FF_X15_Y23_N29         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[27]                                                                                                                                                                                                                                                                                                                         ; FF_X15_Y23_N27         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[28]                                                                                                                                                                                                                                                                                                                         ; FF_X24_Y21_N29         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[29]                                                                                                                                                                                                                                                                                                                         ; FF_X15_Y22_N27         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[2]                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y23_N11         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[30]                                                                                                                                                                                                                                                                                                                         ; FF_X17_Y21_N23         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[31]                                                                                                                                                                                                                                                                                                                         ; FF_X15_Y22_N5          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[3]                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y21_N17         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[4]                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y21_N23         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[5]                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y23_N13         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[6]                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y23_N27         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[7]                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y21_N25         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[8]                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y23_N25         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|data_dir[9]                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y21_N31         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|wren~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y11_N8      ; 8       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|r_ena~1                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y28_N0      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y28_N6      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|wdata[0]~0                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y28_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y28_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                             ; LCCOMB_X21_Y28_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                             ; LCCOMB_X23_Y28_N6      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y26_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                      ; FF_X21_Y26_N11         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y26_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X23_Y28_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                       ; FF_X21_Y26_N5          ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y28_N8      ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:blcon_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                    ; LCCOMB_X21_Y24_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:dipsw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                    ; LCCOMB_X19_Y25_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:gpio1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                    ; LCCOMB_X24_Y23_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                 ; LCCOMB_X23_Y26_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:led_7seg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                 ; LCCOMB_X23_Y24_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                      ; LCCOMB_X20_Y24_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:mmcdma_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                   ; LCCOMB_X20_Y25_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:ps2_keyboard_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                   ; LCCOMB_X27_Y24_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:psw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                      ; LCCOMB_X21_Y25_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:spu_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                      ; LCCOMB_X20_Y26_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                         ; LCCOMB_X23_Y25_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:systimer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                 ; LCCOMB_X27_Y25_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysuart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                  ; LCCOMB_X23_Y27_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:vga_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                      ; LCCOMB_X22_Y22_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_led:led|always0~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y24_N28     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_led_7seg:led_7seg|always0~2                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X23_Y24_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_limiter:limiter_001|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y13_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_limiter:limiter_001|altera_merlin_traffic_limiter:limiter|save_dest_id                                                                                                                                                                                                                                                                           ; LCCOMB_X23_Y12_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_limiter:limiter|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y13_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_limiter:limiter|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y13_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_limiter_002:limiter_002|altera_merlin_traffic_limiter:limiter_002|save_dest_id~2                                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y26_N30     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_stall                                                                                                                                                                                                                                                                                                           ; FF_X24_Y6_N7           ; 837     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X22_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X23_Y8_N20      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y10_N28     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y11_N24     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y11_N26     ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_wr_data_cnt[2]~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y11_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                 ; FF_X23_Y8_N19          ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                        ; FF_X22_Y7_N13          ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_div_den_en                                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y2_N26      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_div_quot_en                                                                                                                                                                                                                                                                                                              ; LCCOMB_X20_Y5_N20      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_div_rem_en                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y2_N26      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y6_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_iw[7]                                                                                                                                                                                                                                                                                                                    ; FF_X36_Y8_N7           ; 83      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_stall_d3                                                                                                                                                                                                                                                                                                             ; FF_X28_Y1_N9           ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y7_N24      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_stall                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y7_N22      ; 948     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                        ; FF_X11_Y4_N29          ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|Add6~3                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y1_N12      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                     ; FF_X11_Y7_N29          ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X16_Y7_N22      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_hbreak_req                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y6_N18      ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_iw[0]                                                                                                                                                                                                                                                                                                                    ; FF_X15_Y6_N7           ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_iw[4]                                                                                                                                                                                                                                                                                                                    ; FF_X14_Y6_N27          ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_stall                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y7_N8       ; 183     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y6_N16      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y2_N20      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                          ; FF_X17_Y6_N17          ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_pipe_flush                                                                                                                                                                                                                                                                                                               ; FF_X10_Y2_N29          ; 53      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                ; FF_X24_Y1_N17          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|always157~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y7_N14      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|altsyncram:the_altsyncram|altsyncram_jid1:auto_generated|ram_block1a0~0                                                                                                                                                                         ; LCCOMB_X10_Y7_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|address[8]                                                                                                                                                                                                                                     ; FF_X29_Y16_N9          ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|jxuir                    ; FF_X30_Y20_N1          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X30_Y17_N26     ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X30_Y20_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X30_Y20_N14     ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X30_Y20_N4      ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X30_Y20_N19         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck|sr[33]~31                      ; LCCOMB_X30_Y19_N26     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck|sr[37]~21                      ; LCCOMB_X30_Y21_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck|sr[5]~13                       ; LCCOMB_X30_Y21_N14     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cineraria_core_nios2_fast_jtag_debug_module_phy|virtual_state_sdr~0                                         ; LCCOMB_X30_Y21_N28     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cineraria_core_nios2_fast_jtag_debug_module_phy|virtual_state_uir~0                                         ; LCCOMB_X30_Y20_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_avalon_reg:the_cineraria_core_nios2_fast_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                      ; LCCOMB_X28_Y17_N28     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|MonDReg[0]~15                                                                                                                                                ; LCCOMB_X30_Y17_N0      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|ociram_wr_en                                                                                                                                                 ; LCCOMB_X28_Y17_N30     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|d_read                                                                                                                                                                                                                                                                                                                     ; FF_X23_Y11_N19         ; 27      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|d_writedata[18]~32                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y11_N0      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                         ; LCCOMB_X23_Y10_N24     ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y10_N20     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                         ; FF_X22_Y13_N9          ; 11      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y9_N26      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y7_N18      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y7_N4       ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_tag_wraddress[4]~6                                                                                                                                                                                                                                                                                                      ; LCCOMB_X16_Y7_N12      ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_tag_wren                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y7_N28      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_custom_instruction_master_multi_xconnect:nios2_fast_custom_instruction_master_multi_xconnect|ci_slave_result~15                                                                                                                                                                                                                       ; LCCOMB_X38_Y8_N24      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator|address_register[7]~0                                                                                                                                                                                      ; LCCOMB_X20_Y11_N30     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator|always2~0                                                                                                                                                                                                  ; LCCOMB_X20_Y13_N24     ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator:nios2_fast_instruction_master_translator|altera_merlin_master_translator:nios2_fast_instruction_master_translator|always2~0                                                                                                                                                                             ; LCCOMB_X20_Y12_N0      ; 40      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                 ; LCCOMB_X29_Y11_N18     ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                                           ; LCCOMB_X29_Y11_N12     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                  ; LCCOMB_X27_Y10_N30     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                            ; LCCOMB_X27_Y10_N24     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                         ; LCCOMB_X29_Y14_N8      ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                                   ; LCCOMB_X29_Y14_N22     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                       ; LCCOMB_X9_Y21_N4       ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~5                                                                             ; LCCOMB_X29_Y11_N30     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~9                                                              ; LCCOMB_X27_Y10_N6      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                         ; LCCOMB_X29_Y14_N2      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                         ; LCCOMB_X30_Y15_N10     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                         ; LCCOMB_X30_Y15_N6      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                         ; LCCOMB_X30_Y15_N28     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                         ; LCCOMB_X30_Y15_N30     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                         ; LCCOMB_X30_Y12_N0      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                         ; LCCOMB_X30_Y12_N2      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always7~0                                                                         ; LCCOMB_X30_Y12_N26     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                       ; FF_X30_Y15_N3          ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]~2                                                                     ; LCCOMB_X30_Y15_N8      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_psw:psw|always1~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y25_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_rsp_xbar_demux_002:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X5_Y12_N22      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_rsp_xbar_demux_002:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X5_Y12_N20      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_rsp_xbar_demux_002:rsp_xbar_demux_002|src3_valid                                                                                                                                                                                                                                                                                                 ; LCCOMB_X5_Y12_N24      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_rst_controller:rst_controller_002|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                      ; FF_X19_Y18_N13         ; 88      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                          ; FF_X1_Y14_N17          ; 205     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                          ; FF_X1_Y14_N17          ; 1702    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                      ; FF_X22_Y3_N27          ; 3834    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                      ; FF_X22_Y3_N27          ; 13      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst_dly                                                                                                                                                                                                                                                  ; FF_X22_Y3_N15          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X6_Y27_N30      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|Selector34~6                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X5_Y27_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|Selector89~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X6_Y28_N8       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y28_N22      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y27_N30      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|cineraria_core_sdram_input_efifo_module:the_cineraria_core_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                                                    ; LCCOMB_X10_Y23_N20     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|cineraria_core_sdram_input_efifo_module:the_cineraria_core_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                                                                                    ; LCCOMB_X10_Y23_N22     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                    ; FF_X6_Y27_N13          ; 47      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                    ; FF_X4_Y27_N27          ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X7_Y29_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X16_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X9_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X7_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X11_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X9_Y29_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X9_Y29_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X16_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X16_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X16_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X14_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X16_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X14_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X14_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X5_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X7_Y29_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                              ; LCCOMB_X5_Y12_N16      ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                             ; LCCOMB_X4_Y12_N30      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~203                                                                                                                          ; LCCOMB_X7_Y23_N22      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~204                                                                                                                          ; LCCOMB_X7_Y23_N24      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~205                                                                                                                          ; LCCOMB_X7_Y23_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~206                                                                                                                          ; LCCOMB_X7_Y23_N28      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~207                                                                                                                          ; LCCOMB_X7_Y23_N6       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                          ; LCCOMB_X7_Y23_N4       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                          ; LCCOMB_X7_Y23_N10      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                          ; LCCOMB_X7_Y23_N16      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                            ; LCCOMB_X4_Y12_N0       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                              ; LCCOMB_X4_Y14_N18      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                              ; LCCOMB_X4_Y14_N10      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                              ; LCCOMB_X4_Y14_N0       ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                              ; LCCOMB_X4_Y14_N30      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                              ; LCCOMB_X4_Y14_N28      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                              ; LCCOMB_X4_Y14_N6       ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                              ; LCCOMB_X4_Y14_N8       ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                            ; FF_X4_Y14_N25          ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~3                                                                                                                          ; LCCOMB_X4_Y14_N22      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                 ; LCCOMB_X4_Y12_N22      ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_spu_m1_translator:spu_m1_translator|altera_merlin_master_translator:spu_m1_translator|always2~0                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y14_N8      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_spu_m1_translator_avalon_universal_master_0_agent:spu_m1_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:spu_m1_translator_avalon_universal_master_0_agent|av_readdatavalid~2                                                                                                                                              ; LCCOMB_X1_Y14_N28      ; 3       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_systimer:systimer|always0~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X6_Y24_N10      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_systimer:systimer|always0~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y24_N18      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_systimer:systimer|control_wr_strobe~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X6_Y24_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_systimer:systimer|period_h_wr_strobe~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y24_N18      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_systimer:systimer|period_l_wr_strobe~1                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y24_N30      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_systimer:systimer|snap_strobe~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y26_N30      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_regs:the_cineraria_core_sysuart_regs|control_wr_strobe                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y22_N0       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_regs:the_cineraria_core_sysuart_regs|divisor_wr_strobe                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y22_N16      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_regs:the_cineraria_core_sysuart_regs|tx_wr_strobe                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y22_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|baud_clk_en~2                                                                                                                                                                                                                                                            ; LCCOMB_X3_Y22_N20      ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|got_new_char                                                                                                                                                                                                                                                             ; LCCOMB_X3_Y22_N26      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[1]~0                                                                                                                                                                                                                 ; LCCOMB_X3_Y22_N22      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_tx:the_cineraria_core_sysuart_tx|always4~0                                                                                                                                                                                                                                                                ; LCCOMB_X3_Y24_N4       ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_tx:the_cineraria_core_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_in[0]~1                                                                                                                                                                                                          ; LCCOMB_X3_Y24_N10      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator|address_register[22]~65                                                                                                                                                                                                                                    ; LCCOMB_X19_Y18_N8      ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator|always2~0                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y18_N20     ; 40      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter|address_reg[1]~0                                                                                                                                                                                                                                                       ; LCCOMB_X20_Y16_N2      ; 50      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                ; FF_X23_Y14_N11         ; 82      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter_002|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~10                                                                                                                                                                                                                                                     ; LCCOMB_X19_Y16_N12     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter_002|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                ; FF_X19_Y16_N11         ; 49      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~10                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y16_N8      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                    ; FF_X17_Y16_N29         ; 48      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_n4n:auto_generated|cntr_g7h:cntr5|counter_reg_bit[0]~0                                                                                                                                                   ; LCCOMB_X38_Y18_N14     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_n4n:auto_generated|dffe6                                                                                                                                                                                 ; FF_X37_Y18_N9          ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_8sh:auto_generated|pipeline_dffe[8]                                                                                                                                                                                    ; FF_X35_Y20_N19         ; 95      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_fmf:auto_generated|op_1~22                                                                                                                                                                      ; LCCOMB_X39_Y14_N30     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[26]~2                                                                                                                                                                                                                        ; LCCOMB_X38_Y18_N10     ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[4]                                                                                                                                                                                                                         ; FF_X40_Y18_N5          ; 22      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|done_reg~7                                                                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y3_N4       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|throw_1_reg                                                                                                                                                                                                                                                                                    ; FF_X33_Y9_N13          ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|PS2_DAT~3                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y24_N14     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[1]~2                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y24_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[3]~1                                                                                                                                                                                                                                             ; LCCOMB_X28_Y24_N0      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[10]~51                                                                                                                                                                                                                                      ; LCCOMB_X29_Y25_N16     ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[10]~52                                                                                                                                                                                                                                      ; LCCOMB_X30_Y25_N24     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[0]~2                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y26_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_shift_reg[0]~1                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y26_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|received_data[2]~1                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y27_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|comb~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y27_N20     ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|readdata[2]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y24_N8      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|_~2                                                                                                                                                                                                                                 ; LCCOMB_X26_Y23_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_n8b:rd_ptr_msb|_~0                                                                                                                                                                                                                                    ; LCCOMB_X28_Y27_N12     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|_~0                                                                                                                                                                                                                                        ; LCCOMB_X28_Y27_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                                         ; LCCOMB_X28_Y23_N18     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                               ; LCCOMB_X29_Y23_N4      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|framebuff_addr_reg[0]~3                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y23_N12     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|fs_riseedge_sig                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y19_N4      ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|process_0~1                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y23_N2      ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|scanena_reg~2                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y23_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|Selector1~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y17_N26     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|avm_state.DATA_READ                                                                                                                                                                                                                                                                                                                ; FF_X14_Y17_N29         ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|datacount[7]~26                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y17_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|lineoffs_reg[28]~36                                                                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y19_N14     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|readdatavalid_sig~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y14_N12     ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|vga_syncgen:U0|Equal1~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y21_N12      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|vga_syncgen:U0|frame_reg~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X5_Y21_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|vga_syncgen:U0|pixelena~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X5_Y21_N20      ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cineraria_core:inst|vga_component:vga|vsynccounter_reg[6]~26                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X22_Y23_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                               ; FF_X32_Y22_N31         ; 71      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y23_N24     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y21_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y21_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y23_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y23_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y25_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y25_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y25_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y23_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y23_N2      ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y25_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y26_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y25_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y21_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y21_N2      ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                            ; LCCOMB_X31_Y21_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                    ; FF_X32_Y22_N21         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                   ; FF_X32_Y22_N19         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                    ; FF_X32_Y22_N5          ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                    ; FF_X30_Y22_N31         ; 46      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                    ; FF_X30_Y22_N23         ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y22_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                   ; FF_X30_Y24_N5          ; 31      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|locked                                                                                                                                                                                                                                                                                                           ; LCCOMB_X1_Y24_N30      ; 9       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                                                 ; PLL_3                  ; 4794    ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                                                                                                 ; PLL_3                  ; 2504    ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                                                 ; PLL_3                  ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                       ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                               ; JTAG_X1_Y15_N0    ; 183     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                           ; PLL_2             ; 77      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                           ; PLL_2             ; 56      ; 1                                    ; Global Clock         ; GCLK9            ; --                        ;
; cineraria_core:inst|cineraria_core_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X1_Y14_N17     ; 1702    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                             ; FF_X22_Y3_N27     ; 3834    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|locked                                                                                                                  ; LCCOMB_X1_Y24_N30 ; 9       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                        ; PLL_3             ; 4794    ; 51                                   ; Global Clock         ; GCLK14           ; --                        ;
; syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                        ; PLL_3             ; 2504    ; 20                                   ; Global Clock         ; GCLK12           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_stall                                                                                                                                                                                                                                                                                                                                                                  ; 948     ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_stall                                                                                                                                                                                                                                                                                                                                                         ; 839     ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                                                                                                                      ; 216     ;
; cineraria_core:inst|cineraria_core_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                        ; 204     ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_stall                                                                                                                                                                                                                                                                                                                                                                  ; 184     ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                                                                                                      ; 156     ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_iw[6]                                                                                                                                                                                                                                                                                                                                                                  ; 123     ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|sync_fs_reg                                                                                                                                                                                                                                                                                                                 ; 121     ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|datalen_reg                                                                                                                                                                                                                                                                                                                  ; 117     ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                              ; 113     ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_8sh:auto_generated|pipeline_dffe[8]                                                                                                                                                                                                                                  ; 95      ;
; cineraria_core:inst|cineraria_core_rst_controller:rst_controller_002|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                    ; 88      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                                                                       ; 88      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_iw[7]                                                                                                                                                                                                                                                                                                                                                                  ; 83      ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                              ; 82      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                                                                   ; 77      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator:nios2_fast_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_fast_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                               ; 74      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_stall                                                                                                                                                                                                                                                                                                                                                              ; 73      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[85]~0                                                                                                                                                                                                                          ; 72      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                                             ; 71      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][101]                                                                                                              ; 69      ;
; cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator|internal_beginbursttransfer~0                                                                                                                                                                                                                            ; 68      ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                   ; 66      ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                       ; 66      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_bank_reg[0]~0                                                                                                                                                                                                                                                                                                           ; 65      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|take_no_action_break_a~0                                               ; 64      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endaddr_reg[0]~0                                                                                                                                                                                                                                                                                                             ; 62      ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                                                                                                                                               ; 59      ;
; cineraria_core:inst|cineraria_core_ipl_memory_s1_translator:ipl_memory_s1_translator|altera_merlin_slave_translator:ipl_memory_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                            ; 58      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endflag_reg~3                                                                                                                                                                                                                                                                                                                ; 57      ;
; cineraria_core:inst|cineraria_core_width_adapter_003:width_adapter_005|altera_merlin_width_adapter:width_adapter_003|always9~0                                                                                                                                                                                                                                                                                                    ; 57      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|dataa_sign_dffe1                                                                                                                                                                                                                                                                                  ; 56      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|datab_sign_dffe1                                                                                                                                                                                                                                                                                  ; 55      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|add_sub_dffe1                                                                                                                                                                                                                                                                                     ; 55      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|envena_reg                                                                                                                                                                                                                                                                                                                   ; 55      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_fill_active                                                                                                                                                                                                                                                                                                                                                         ; 55      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                                                                           ; 54      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                                                                           ; 54      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_pipe_flush                                                                                                                                                                                                                                                                                                                                                             ; 53      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                                                                               ; 51      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|i_read                                                                                                                                                                                                                                                                                                                                                                   ; 51      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|dmadone_reg                                                                                                                                                                                                                                                                                                                                                                            ; 51      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGREAD2                                                                                                                                                                                                                                                                                                               ; 50      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                                                                               ; 50      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[4]                                                                                                                                                                                                                                                                                  ; 50      ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter|address_reg[1]~0                                                                                                                                                                                                                                                                                                     ; 50      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                                                                               ; 50      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~1                                                                                                                                                                ; 49      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~0                                                                                                                                                                ; 49      ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter_002|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                              ; 49      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_src2_reg[24]~23                                                                                                                                                                                                                                                                                                                                                        ; 48      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_src2_reg[24]~22                                                                                                                                                                                                                                                                                                                                                        ; 48      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[9]~1                                                                                                                                                                                                                                                                                                                                                              ; 48      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[9]~0                                                                                                                                                                                                                                                                                                                                                              ; 48      ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                                  ; 48      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~1                                                                                                                                                                                                            ; 47      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                 ; 47      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                                  ; 47      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                  ; 46      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[2]                                                                                                                                                                                                                                                                                  ; 46      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|jtag_ram_access                                                                                                                                                                                            ; 46      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                                                                                   ; 46      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[10]~0                                                                                                                                                                                                                                                                               ; 46      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|incaddr_reg[15]~135                                                                                                                                                                                                                                                                                                          ; 45      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                                                                                        ; 45      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|envena_reg~0                                                                                                                                                                                                                                                                                                                 ; 45      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[1]                                                                                                                                                                                                                                                                         ; 44      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_iw[4]~1                                                                                                                                                                                                                                                                                                                                                                ; 44      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                          ; 43      ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[3]                                                                                                                                                                                                                                                                                                                                               ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                                       ; 42      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state~28                                                                                                                                                                                                                                                                                                                    ; 42      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|state.REGRMD                                                                                                                                                                                                                                                                                 ; 42      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|cineraria_core_sdram_input_efifo_module:the_cineraria_core_sdram_input_efifo_module|rd_address                                                                                                                                                                                                                                                                                     ; 42      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGREAD0                                                                                                                                                                                                                                                                                                               ; 42      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                                              ; 41      ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|Mux13~0                                                                                                                                                                                                                                                                                                                                                                 ; 41      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_en_d1                                                                                                                                                                                                                                                                                                                                                                  ; 41      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_iw[8]                                                                                                                                                                                                                                                                                                                                                                  ; 41      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                                                                                 ; 41      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|cineraria_core_sdram_input_efifo_module:the_cineraria_core_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                                                                                                  ; 41      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|cineraria_core_sdram_input_efifo_module:the_cineraria_core_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                                                                                                                                  ; 41      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                                                                       ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                  ; 40      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                                                                           ; 40      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_pc[21]~1                                                                                                                                                                                                                                                                                                                                                               ; 40      ;
; cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator|always2~0                                                                                                                                                                                                                                                                                                ; 40      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mem_bypass_pending                                                                                                                                                                                                                                                                                                                                                     ; 40      ;
; cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator:nios2_fast_instruction_master_translator|altera_merlin_master_translator:nios2_fast_instruction_master_translator|always2~0                                                                                                                                                                                                                           ; 40      ;
; cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator:nios2_fast_instruction_master_translator|altera_merlin_master_translator:nios2_fast_instruction_master_translator|end_begintransfer                                                                                                                                                                                                                   ; 40      ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                                                                                                                                               ; 40      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|update_jdo_strobe                                                      ; 39      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cineraria_core_nios2_fast_jtag_debug_module_phy|virtual_state_sdr~0                                                                                       ; 39      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_pc[21]~0                                                                                                                                                                                                                                                                                                                                                               ; 38      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_ctrl_logic                                                                                                                                                                                                                                                                                                                                                             ; 38      ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|read_reg                                                                                                                                                                                                                                                                                                                                                                         ; 38      ;
; cineraria_core:inst|cineraria_core_vga_s1_translator:vga_s1_translator|altera_merlin_slave_translator:vga_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                 ; 38      ;
; cineraria_core:inst|cineraria_core_led_s1_translator:gpio1_s1_translator|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                               ; 38      ;
; cineraria_core:inst|cineraria_core_spu_s1_translator:spu_s1_translator|altera_merlin_slave_translator:spu_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                 ; 38      ;
; cineraria_core:inst|cineraria_core_mmcdma_s1_translator:mmcdma_s1_translator|altera_merlin_slave_translator:mmcdma_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                        ; 38      ;
; cineraria_core:inst|cineraria_core_led_s1_translator:led_7seg_s1_translator|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                            ; 38      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_alu_result~0                                                                                                                                                                                                                                                                                                                                                           ; 37      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|address[8]                                                                                                                                                                                                                                                                                   ; 37      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                          ; 37      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                                                                                         ; 36      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                                                                                                                                                                                      ; 36      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[4]~3                                                                                                                                                                                                                                                                    ; 35      ;
; cineraria_core:inst|cineraria_core_nios2_fast_custom_instruction_master_multi_xconnect:nios2_fast_custom_instruction_master_multi_xconnect|LessThan0~1                                                                                                                                                                                                                                                                            ; 35      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_valid                                                                                                                                                                                                                                                                                                            ; 35      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]                                                                                                                                                                                                                                                                                                                                  ; 35      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_FR                                                                                                                                                                                                                                                                                                                ; 34      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_RL                                                                                                                                                                                                                                                                                                                ; 34      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_RR                                                                                                                                                                                                                                                                                                                ; 34      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_AUX0                                                                                                                                                                                                                                                                                                              ; 34      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|state.ENC0                                                                                                                                                                                                                                                                                ; 34      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_div_do_sub                                                                                                                                                                                                                                                                                                                                                             ; 34      ;
; cineraria_core:inst|cineraria_core_nios2_fast_custom_instruction_master_multi_xconnect:nios2_fast_custom_instruction_master_multi_xconnect|LessThan2~1                                                                                                                                                                                                                                                                            ; 34      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                                                                      ; 34      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_iw[4]                                                                                                                                                                                                                                                                                                                                                                  ; 34      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[3]                                                                                                                                                                                                                                                                                  ; 34      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                                                                         ; 34      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                                                                                                                                                                                      ; 34      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]                                                                                                                                                                                                                                                                                                                                  ; 34      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_FL                                                                                                                                                                                                                                                                                                                ; 33      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_div_rem_en                                                                                                                                                                                                                                                                                                                                                             ; 33      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_div_den_en                                                                                                                                                                                                                                                                                                                                                             ; 33      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_div_negate_result                                                                                                                                                                                                                                                                                                                                                      ; 33      ;
; cineraria_core:inst|cineraria_core_nios2_fast_custom_instruction_master_multi_xconnect:nios2_fast_custom_instruction_master_multi_xconnect|ci_slave_result~15                                                                                                                                                                                                                                                                     ; 33      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                   ; 33      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_logic_op[0]                                                                                                                                                                                                                                                                                                                                                            ; 33      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_logic_op[1]                                                                                                                                                                                                                                                                                                                                                            ; 33      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_src2_hazard_E                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|take_action_ocimem_b                                                   ; 33      ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[2]                                                                                                                                                                                                                                                                                                                                               ; 33      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                                                                                  ; 33      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23]~1                                                                                                                                                                                                                                                                                                                            ; 33      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|Equal0~0                                                                                                                                                                                                                                                                                                                                      ; 33      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|endflag_reg                                                                                                                                                                                                                                                                                                                  ; 33      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|process_0~9                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; cineraria_core:inst|vga_component:vga|framebuff_addr_reg[0]~3                                                                                                                                                                                                                                                                                                                                                                     ; 32      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[1]                                                                                                                                                                                                                                                                      ; 32      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|always0~1                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|always0~0                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irq32bit_reg[7]~2                                                                                                                                                                                                                                                                         ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_div_negate_src1                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_div_negate_src2                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                                              ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_rot_rn[2]                                                                                                                                                                                                                                                                                                                                                              ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_rot_rn[4]                                                                                                                                                                                                                                                                                                                                                              ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_div_quot_en                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_rot_fill_bit                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_ctrl_mem                                                                                                                                                                                                                                                                                                                                                               ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_slow_inst_result[17]~0                                                                                                                                                                                                                                                                                                                                                 ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                                                          ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_wr_data_unfiltered[31]~0                                                                                                                                                                                                                                                                                                                                               ; 32      ;
; cineraria_core:inst|cineraria_core_width_adapter_003:width_adapter_003|altera_merlin_width_adapter:width_adapter_003|out_valid~0                                                                                                                                                                                                                                                                                                  ; 32      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|process_0~0                                                                                                                                                                                                                                                                                                                  ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|d_writedata[18]~32                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                              ; 32      ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter_002|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~10                                                                                                                                                                                                                                                                                                   ; 32      ;
; cineraria_core:inst|cineraria_core_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~10                                                                                                                                                                                                                                                                                                       ; 32      ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|always2~0                                                                                                                                                                                                                                                                                                                                                                          ; 32      ;
; cineraria_core:inst|cineraria_core_gpio1:gpio1|always1~0                                                                                                                                                                                                                                                                                                                                                                          ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|MonDReg[0]~15                                                                                                                                                                                              ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                                                             ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|jdo[36]                                                                ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|jdo[37]                                                                ; 32      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|frc_reg[1]~52                                                                                                                                                                                                                                                                                                                                                     ; 32      ;
; cineraria_core:inst|cineraria_core_led_7seg:led_7seg|always0~2                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|Add6~3                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|Add6~1                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                 ; 31      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|memsel_sig                                                                                                                                                                                                                                                                                                                                                                             ; 31      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irq32bit_reg[7]~0                                                                                                                                                                                                                                                                         ; 31      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[26]~2                                                                                                                                                                                                                                                                      ; 31      ;
; cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator|address_register[7]~0                                                                                                                                                                                                                                    ; 31      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                                     ; 31      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|m0_write~0                                                                                                                                                                                                                                                                                                                                          ; 31      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|nextaddr_reg[3]~32                                                                                                                                                                                                                                                                                                           ; 30      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[0]                                                                                                                                                                                                                                                                      ; 30      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[2]                                                                                                                                                                                                                                                                       ; 30      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_hbreak_req                                                                                                                                                                                                                                                                                                                                                             ; 30      ;
; cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator|first_burst_stalled                                                                                                                                                                                                                                      ; 29      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                                                                                ; 29      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                                                                               ; 29      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                               ; 29      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|Equal6~0                                                                                                                                                                                                                                                                                                                                                                     ; 29      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[1]                                                                                                                                                                                                                                                                       ; 28      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[0]                                                                                                                                                                                                                                                                       ; 28      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|readdata~0                                                                                                                                                                                                                                                                                   ; 28      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_ctrl_crst                                                                                                                                                                                                                                                                                                                                                              ; 28      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_ctrl_exception                                                                                                                                                                                                                                                                                                                                                         ; 28      ;
; cineraria_core:inst|cineraria_core_width_adapter_003:width_adapter_004|altera_merlin_width_adapter:width_adapter_003|out_valid~0                                                                                                                                                                                                                                                                                                  ; 28      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|keyonflag_reg                                                                                                                                                                                                                                                                                                                ; 28      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                                                                           ; 28      ;
; cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator|end_begintransfer                                                                                                                                                                                                                                                                                        ; 28      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|d_write                                                                                                                                                                                                                                                                                                                                                                  ; 28      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|process_1~1                                                                                                                                                                                                                                                                                                                 ; 28      ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                  ; 28      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_bht_data[1]                                                                                                                                                                                                                                                                                                                                                            ; 28      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_state.WROM_READ1                                                                                                                                                                                                                                                                                                        ; 28      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|datab_man_not_zero[10]~7                                                                                                                                                                                                                                                                              ; 27      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|datab_man_not_zero[22]~3                                                                                                                                                                                                                                                                              ; 27      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|dataa_man_not_zero[10]~7                                                                                                                                                                                                                                                                              ; 27      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|dataa_man_not_zero[22]~3                                                                                                                                                                                                                                                                              ; 27      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.VOL_AUX1                                                                                                                                                                                                                                                                                                              ; 27      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|Equal6~4                                                                                                                                                                                                                                                                                                                                                                     ; 27      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|dffe176                                                                                                                                                                                                                                            ; 27      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_w[27]~0                                                                                                                                                                                                                                                                               ; 27      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                                                                      ; 27      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                                                                                     ; 27      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_ctrl_break                                                                                                                                                                                                                                                                                                                                                             ; 27      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                          ; 27      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                          ; 27      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                                                                                     ; 27      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[12]                                                                                                                                                                                                                                                                                                                                                                 ; 27      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                          ; 27      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                          ; 27      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][101]                                                                                                                             ; 27      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                          ; 27      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                          ; 27      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|d_read                                                                                                                                                                                                                                                                                                                                                                   ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                       ; 26      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_b_reg[8]                                                                                                                                                                                                                                                                                                             ; 26      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[2]                                                                                                                                                                                                                                                                      ; 26      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[25]~0                                                                                                                                                                                                                                                                      ; 26      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[3]                                                                                                                                                                                                                                                                       ; 26      ;
; cineraria_core:inst|cineraria_core_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                                                                                                                                 ; 26      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[3]~15                                                                                                                                                                                                                                                                            ; 26      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_ctrl_b_not_src                                                                                                                                                                                                                                                                                                                                                         ; 26      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmaddr_reg[21]~0                                                                                                                                                                                                                                                                                                                                  ; 26      ;
; cineraria_core:inst|cineraria_core_spu_m1_translator:spu_m1_translator|altera_merlin_master_translator:spu_m1_translator|always2~0                                                                                                                                                                                                                                                                                                ; 26      ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                   ; 26      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[5]                                                                                                                                                                                                                         ; 26      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|refresh_request                                                                                                                                                                                                                                                                                                                                                                    ; 26      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                                                                                                                                                                                      ; 26      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavemul_a_reg[0]~0                                                                                                                                                                                                                                                                                                           ; 25      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_b_not_zero_w[7]                                                                                                                                                                                                                                                                               ; 25      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_a_not_zero_w[7]                                                                                                                                                                                                                                                                               ; 25      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_slow_inst_sel_nxt~1                                                                                                                                                                                                                                                                                                                                                    ; 25      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                               ; 25      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                                                                                           ; 25      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                              ; 25      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                                                                                       ; 25      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                                                                                       ; 25      ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|Selector1~1                                                                                                                                                                                                                                                                                                                                                                      ; 25      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|man_round_p2[24]                                                                                                                                                                                                                                                                                      ; 25      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_6ef:auto_generated|result_int[13]~26                                                                                                                                                                                                           ; 25      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|dectable_write~4                                                                                                                                                                                                                                                                                                            ; 24      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_a_reg[0]~0                                                                                                                                                                                                                                                                                                           ; 24      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waveacm_b_reg[0]~0                                                                                                                                                                                                                                                                                                           ; 24      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addrr_reg[4]~0                                                                                                                                                                                                                                                                                                              ; 24      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addrl_reg[3]~0                                                                                                                                                                                                                                                                                                              ; 24      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addaux1_reg[4]~0                                                                                                                                                                                                                                                                                                            ; 24      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addaux0_reg[17]~0                                                                                                                                                                                                                                                                                                           ; 24      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addtmp_reg[7]~0                                                                                                                                                                                                                                                                                                             ; 24      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfr_reg[1]~0                                                                                                                                                                                                                                                                                                              ; 24      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfl_reg[0]~0                                                                                                                                                                                                                                                                                                              ; 24      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_avalon_reg:the_cineraria_core_nios2_fast_nios2_avalon_reg|oci_ienable[31]                                                                                                                                                                                    ; 24      ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|throw_1_reg                                                                                                                                                                                                                                                                                                                                  ; 24      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|input_is_nan_ff4                                                                                                                                                                                                                                                                                      ; 24      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                                                                                                                  ; 24      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_wr_data_unfiltered[31]~1                                                                                                                                                                                                                                                                                                                                               ; 24      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                                                                                                             ; 24      ;
; cineraria_core:inst|cineraria_core_rsp_xbar_demux_002:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                                                                                                                                                                                             ; 24      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                                  ; 24      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                                                                                                ; 24      ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                       ; 24      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[5]                                                                                                                                                                                                                 ; 24      ;
; cineraria_core:inst|cineraria_core_ps2_keyboard_avalon_slave_translator:ps2_keyboard_avalon_slave_translator|altera_merlin_slave_translator:ps2_keyboard_avalon_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 24      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                                                     ; 23      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                            ; 23      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                            ; 23      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|man_result_ff~0                                                                                                                                                                                                                                                                                       ; 23      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                            ; 23      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                            ; 23      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[21]                                                                                                                                                                                                                                                                                                                                                                 ; 23      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|smoothena_reg                                                                                                                                                                                                                                                                                                                ; 23      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                            ; 23      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_addr_reg[3]~41                                                                                                                                                                                                                                                                                                          ; 23      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[16]                                                                                                                                                                                                                                                                                                                                                                 ; 23      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                            ; 23      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                             ; 23      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                            ; 23      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK                                                                                                                                                                                                                                                               ; 23      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]                                                                                                                                                                                                                                                                                                       ; 23      ;
; cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator|address_register[22]~65                                                                                                                                                                                                                                                                                  ; 22      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[3]~2                                                                                                                                                                                                                                                                    ; 22      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[4]                                                                                                                                                                                                                                                                       ; 22      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_out_dffe5_wi~0                                                                                                                                                                                                                                                                                ; 22      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[15]                                                                                                                                                                                                                                                                              ; 22      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[3]~14                                                                                                                                                                                                                                                                            ; 22      ;
; cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator|internal_begintransfer                                                                                                                                                                                                                                                                                   ; 22      ;
; cineraria_core:inst|cineraria_core_systimer_s1_translator:systimer_s1_translator|altera_merlin_slave_translator:systimer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                  ; 22      ;
; cineraria_core:inst|cineraria_core_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                          ; 22      ;
; cineraria_core:inst|cineraria_core_sysuart_s1_translator:sysuart_s1_translator|altera_merlin_slave_translator:sysuart_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                     ; 22      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                                                                                                                                  ; 22      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|mmcregsel_sig                                                                                                                                                                                                                                                                                                                                                                          ; 22      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]                                                                                                                                                                                                                                                                                                       ; 22      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]                                                                                                                                                                                                                                                                                                       ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                      ; 21      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[14]                                                                                                                                                                                                                                                                              ; 21      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[14]                                                                                                                                                                                                                                                                                                                                                                 ; 21      ;
; cineraria_core:inst|cineraria_core_spu_m1_translator:spu_m1_translator|altera_merlin_master_translator:spu_m1_translator|internal_begintransfer                                                                                                                                                                                                                                                                                   ; 21      ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                 ; 21      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|mmc_cd_0_reg                                                                                                                                                                                                                                                                                                                                                      ; 21      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]                                                                                                                                                                                                                                                                                                       ; 21      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavedata_sig~2                                                                                                                                                                                                                                                                                                               ; 20      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[0]                                                                                                                                                                                                                                                                         ; 20      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                                                   ; 20      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclrena_reg                                                                                                                                                                                                                                                                             ; 20      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[13]                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[15]                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator_avalon_universal_master_0_agent:nios2_fast_data_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:nios2_fast_instruction_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                                  ; 20      ;
; cineraria_core:inst|cineraria_core_rsp_xbar_demux_002:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                                                                                                                                                                                             ; 20      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                           ; 20      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[8]                                                                                                                     ; 20      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[46]                                                                                                                                                                                                                                                                                                      ; 20      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfr_reg[23]                                                                                                                                                                                                                                                                                                               ; 19      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|addfl_reg[23]                                                                                                                                                                                                                                                                                                               ; 19      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|noiseena_reg                                                                                                                                                                                                                                                                                                                 ; 19      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                                                                                                    ; 19      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[11]                                                                                                                                                                                                                                                                                                                                                                 ; 19      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|Equal172~1                                                                                                                                                                                                                                                                                                                                                               ; 19      ;
; cineraria_core:inst|cineraria_core_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                                                                                                 ; 19      ;
; cineraria_core:inst|cineraria_core_limiter_002:limiter_002|altera_merlin_traffic_limiter:limiter_002|save_dest_id~2                                                                                                                                                                                                                                                                                                               ; 19      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|state.IDLE                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]                                                                                                                                                                                                                                                                                                       ; 19      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[10]                                                                                                                                                                                                                                                                                                      ; 19      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[11]                                                                                                                                                                                                                                                                                                      ; 19      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[12]                                                                                                                                                                                                                                                                                                      ; 19      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                                                      ; 18      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                                                                                       ; 18      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|phaserev_reg                                                                                                                                                                                                                                                                                                                 ; 18      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetena_reg                                                                                                                                                                                                                                                                             ; 18      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck|sr[33]~31                                                                    ; 18      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ld_align_sh16                                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_iw[0]                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                                                                       ; 18      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[10]~51                                                                                                                                                                                                                                                                                    ; 18      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|ps2_clk_reg                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|sink_in_reset                                                                                                                                                                                                                                                                                                        ; 18      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|always5~0                                                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|readdata[2]~1                                                                                                                                                                                                                                                                                                                                                                      ; 17      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|Equal6~3                                                                                                                                                                                                                                                                                                                                                                     ; 17      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_state.ENV_START                                                                                                                                                                                                                                                                                                          ; 17      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[3]                                                                                                                                                                                                                                                                                                                                                                  ; 17      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[10]~52                                                                                                                                                                                                                                                                                    ; 17      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                ; 17      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_valid_from_E                                                                                                                                                                                                                                                                                                                                                           ; 17      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|last_ps2_clk                                                                                                                                                                                                                                                                                                                                         ; 17      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|WideOr9~1                                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|init_done                                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                                                                                                                                                                                                                       ; 17      ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|baud_clk_en~2                                                                                                                                                                                                                                                                                                          ; 16      ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_regs:the_cineraria_core_sysuart_regs|divisor_wr_strobe                                                                                                                                                                                                                                                                                                  ; 16      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavedata_reg[0]~34                                                                                                                                                                                                                                                                                                           ; 16      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]~0                                                                                                                                                                                                                                                                                                                             ; 16      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|Equal6~5                                                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|rxd_edge                                                                                                                                                                                                                                                                                                               ; 16      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|period_h_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|period_l_wr_strobe~1                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[3]                                                                                                                                                                                                                                                                         ; 16      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[2]                                                                                                                                                                                                                                                                         ; 16      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[1]                                                                                                                                                                                                                                                                         ; 16      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[0]                                                                                                                                                                                                                                                                         ; 16      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqbit_reg~14                                                                                                                                                                                                                                                                             ; 16      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~1                                                                                                                                                                                                                                                                                ; 16      ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|loreley_irqencode_32bitenc:U|valid_reg                                                                                                                                                                                                                                                    ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_slow_inst_result[14]~1                                                                                                                                                                                                                                                                                                                                                 ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                     ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                     ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck|sr~29                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_wr_data_unfiltered[14]~14                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                     ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                     ; 16      ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~207                                                                                                                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~206                                                                                                                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~205                                                                                                                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~204                                                                                                                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~203                                                                                                                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                     ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                     ; 16      ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_tx:the_cineraria_core_sysuart_tx|always4~0                                                                                                                                                                                                                                                                                                              ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                            ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                     ; 16      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_data[5]~0                                                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                 ; 16      ;
; cineraria_core:inst|cineraria_core_rsp_xbar_demux_002:rsp_xbar_demux_002|src3_valid                                                                                                                                                                                                                                                                                                                                               ; 16      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                         ; 16      ;
; cineraria_core:inst|cineraria_core_dipsw_s1_translator:dipsw_s1_translator|altera_merlin_slave_translator:dipsw_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                           ; 16      ;
; cineraria_core:inst|cineraria_core_led_s1_translator:led_s1_translator|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                 ; 16      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|pending~10                                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; cineraria_core:inst|cineraria_core_limiter_002:limiter_002|altera_merlin_traffic_limiter:limiter_002|has_pending_responses                                                                                                                                                                                                                                                                                                        ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~9                                                                                                            ; 15      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FR:U_fr|process_0~3                                                                                                                                                                                                                                                                        ; 15      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|dacvol_l_reg[0]~0                                                                                                                                                                                                                                                                                                                                                            ; 15      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|dacvol_r_reg[0]~3                                                                                                                                                                                                                                                                                                                                                            ; 15      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|loreley_waveadder_sats16reg:\GEN_FL:U_fl|process_0~3                                                                                                                                                                                                                                                                        ; 15      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|comb~0                                                                                                                                                                                                                                                                                                                                                                             ; 15      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~0                                                                                                                                                                                                                                                                                ; 15      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[2]                                                                                                                                                                                                                                                                         ; 15      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[3]                                                                                                                                                                                                                                                                         ; 15      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_src2[25]~22                                                                                                                                                                                                                                                                                                                                                            ; 15      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_iw[2]                                                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                             ; 15      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                     ; 15      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                    ; 15      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                                                                   ; 15      ;
; cineraria_core:inst|cineraria_core_blcon_s1_translator:blcon_s1_translator|altera_merlin_slave_translator:blcon_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                           ; 15      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|state.READWAIT                                                                                                                                                                                                                                                                                                                                                                         ; 15      ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|valid_reg[1]                                                                                                                                                                                                                                                                                                                                                                     ; 15      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|m0_read~0                                                                                                                                                                                                                                                                                                                                           ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~5                                                                                                                           ; 14      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqbit_reg~38                                                                                                                                                                                                                                                                             ; 14      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                                                                                 ; 14      ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[8]                                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|take_action_ocimem_a                                                   ; 14      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[1]                                                                                                                                                                                                                 ; 14      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|pcmreq_reg                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; cineraria_core:inst|cineraria_core_mmcdma_s1_translator:mmcdma_s1_translator|altera_merlin_slave_translator:mmcdma_s1_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                                         ; 14      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:mmcdma_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                   ; 14      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|received_data_en                                                                                                                                                                                                                                                                                                   ; 14      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_fmf:auto_generated|op_1~20                                                                                                                                                                                                                    ; 14      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotbusy_reg                                                                                                                                                                                                                                                                                                                 ; 14      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][116]~0                                                                                                                   ; 14      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][98]~0                                                                                                                                                                         ; 14      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[13]                                                                                                                                                                                                                                                                                                      ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                         ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                       ; 13      ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_regs:the_cineraria_core_sysuart_regs|control_wr_strobe                                                                                                                                                                                                                                                                                                  ; 13      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~23                                                                                                                                                                                                                                                                               ; 13      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqbit_reg~41                                                                                                                                                                                                                                                                             ; 13      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqbit_reg~17                                                                                                                                                                                                                                                                             ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always7~0                                                                                                                       ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                       ; 13      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[5]                                                                                                                                                                                                                         ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                       ; 13      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_level_reg[7]                                                                                                                                                                                                                                                                                                             ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                       ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                       ; 13      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wdatasel_reg                                                                                                                                                                                                                                                                                                                 ; 13      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|envtimer_reg[10]~0                                                                                                                                                                                                                                                                                                          ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                       ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                       ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_iw[1]                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                                                                    ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[5]                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                                                                                             ; 13      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                                                                                         ; 13      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                      ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[6]                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[7]                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[8]                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[10]                                                                                                                                                                                                                                                                                                                                                         ; 13      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_addr[10]~14                                                                                                                                                                                                                     ; 13      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                                                                                      ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[12]                                                                                                                                                                                                                                                                                                                                                         ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_wb_active                                                                                                                                                                                                                                                                                                                                                           ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ctrl_div                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                                                                         ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                                                     ; 13      ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_tx:the_cineraria_core_sysuart_tx|do_load_shifter                                                                                                                                                                                                                                                                                                        ; 13      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_tck:the_cineraria_core_nios2_fast_jtag_debug_module_tck|sr[5]~13                                                                     ; 13      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][50]                                                                                                                                                                           ; 13      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                            ; 13      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                                                                                                                                           ; 13      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|i_state.000                                                                                                                                                                                                                                                                                                                                                                        ; 13      ;
; cineraria_core:inst|cineraria_core_systimer:systimer|Equal6~1                                                                                                                                                                                                                                                                                                                                                                     ; 13      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|readdara_reg[31]~75                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wavedata_sig[13]~25                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|Equal0~3                                                                                                                                                                                                                                                                                                                    ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~24                                                                                                                                                                                                                                                                               ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~5                                                                                                                                                                                                                                                                                ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|state.IDLE                                                                                                                                                                                                                                                                                                                  ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_volsel_sig[7]~1                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_volsel_sig[7]~0                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_state.ENV_CALC                                                                                                                                                                                                                                                                                                           ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[24]                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_slow_inst_result[6]~3                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_slow_inst_result[6]~2                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_wr_data_unfiltered[7]~49                                                                                                                                                                                                                                                                                                                                               ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_wr_data_unfiltered[7]~48                                                                                                                                                                                                                                                                                                                                               ; 12      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|lineoffs_reg[28]~36                                                                                                                                                                                                                                                                                                                                                              ; 12      ;
; cineraria_core:inst|vga_component:vga|fs_riseedge_sig                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_iw[3]                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_iw[5]                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[0]                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[1]                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                                                                                                  ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                                                                ; 12      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                                                                                              ; 12      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                                                                                         ; 12      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                      ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[5]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|vga_component:vga|vga_syncgen:U0|Equal1~2                                                                                                                                                                                                                                                                                                                                                                     ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[9]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[11]                                                                                                                                                                                                                                                                                                                                                         ; 12      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                            ; 12      ;
; cineraria_core:inst|vga_component:vga|vga_syncgen:U0|pixelena~0                                                                                                                                                                                                                                                                                                                                                                   ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[0]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[1]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[2]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[3]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[5]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[4]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~2                                                                                                                                                                                                                      ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[7]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|always1~1                                                                                                                                                                                                                                                                                                                                            ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[5]                                                                                                                                                                                                                                                                                                             ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[4]                                                                                                                                                                                                                                                                                                             ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[3]                                                                                                                                                                                                                                                                                                             ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[2]                                                                                                                                                                                                                                                                                                             ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[1]                                                                                                                                                                                                                                                                                                             ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|slotcount_reg[0]                                                                                                                                                                                                                                                                                                             ; 12      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|i_state.011                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|i_state.101                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_addr[4]~0                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|Selector89~1                                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                    ; 12      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|mmcifaddr_sig[0]~1                                                                                                                                                                                                                                                                                                                                                                     ; 12      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.SDO                                                                                                                                                                                                                                                                                                                                                         ; 12      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated|q_b[7]                                                                                                                                                                                                          ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src2[1]                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src2[0]                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src2[4]                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src2[3]                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src2[2]                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[14]                                                                                                                                                                                                                                                                                                      ; 12      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[15]                                                                                                                                                                                                                                                                                                      ; 12      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[49]                                                                                                                                                                                                                                                                                                      ; 12      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[51]                                                                                                                                                                                                                                                                                                      ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                                                                                   ; 11      ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|do_start_rx                                                                                                                                                                                                                                                                                                            ; 11      ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|got_new_char                                                                                                                                                                                                                                                                                                           ; 11      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[5]                                                                                                                                                                                                                                                                         ; 11      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqclraddr_reg[4]                                                                                                                                                                                                                                                                         ; 11      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_fmf:auto_generated|op_1~22                                                                                                                                                                                                                    ; 11      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[5]                                                                                                                                                                                                                             ; 11      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                                                         ; 11      ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                                                                   ; 11      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                         ; 11      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                          ; 11      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.CTRL                                                                                                                                                                                                                                                                                                                   ; 11      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                 ; 11      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|always157~0                                                                                                                                                                                                                                                                                                                                                              ; 11      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|waitrequest                                                                                                                                                                                                ; 11      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[4]                                                                                                                                                                                                                 ; 11      ;
; cineraria_core:inst|cineraria_core_addr_router_001:addr_router_001|Equal2~5                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|dmarefcount_reg[8]~1                                                                                                                                                                                                                                                                                                                                                                   ; 11      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[68]                                                                                                                                                                                                                             ; 11      ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                      ; 11      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[0]                                                                                                                                                                                                                    ; 11      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[1]                                                                                                                                                                                                                    ; 11      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|i_addr[11]                                                                                                                                                                                                                                                                                                                                                                         ; 11      ;
; cineraria_core:inst|cineraria_core_addr_router_004:addr_router_004|Equal4~0                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|mmcifaddr_sig[1]~0                                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[17]                                                                                                                                                                                                                                                                                                      ; 11      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[20]                                                                                                                                                                                                                                                                                                      ; 11      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[47]                                                                                                                                                                                                                                                                                                      ; 11      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[48]                                                                                                                                                                                                                                                                                                      ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|s_ps2_transceiver.PS2_STATE_0_IDLE                                                                                                                                                                                                                                                                                                                   ; 10      ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_rx:the_cineraria_core_sysuart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[1]~0                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[4]                                                                                                                                                                                                                         ; 10      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~141                                                                                                                                                                              ; 10      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~117                                                                                                                                                                              ; 10      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|input_not_zero_ff4                                                                                                                                                                                                                                                                                    ; 10      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|denormal_res_dffe4                                                                                                                                                                                                                                                                                ; 10      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|state.DET3                                                                                                                                                                                                                                                                                ; 10      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~93                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|compena_reg                                                                                                                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_state.WROM_DEC2                                                                                                                                                                                                                                                                                                         ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[4]                                                                                                                                                                                                                             ; 10      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~69                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_src2_imm[30]~0                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_tag_rd_addr_nxt[7]~31                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                                                                                ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                                                                                ; 10      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~47                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|d_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent:ipl_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_dp_offset_nxt[1]~2                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_dp_offset_nxt[2]~1                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[7]                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[8]                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[9]                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[10]                                                                                                                                                                                                                 ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[11]                                                                                                                                                                                                                 ; 10      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~25                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                      ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[4]                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mem_stall                                                                                                                                                                                                                                                                                                                                                              ; 10      ;
; cineraria_core:inst|cineraria_core_cmd_xbar_demux:cmd_xbar_demux|WideOr0~3                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                         ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|hbreak_enabled                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[10]                                                                                                                                                                                                         ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[7]                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[8]                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[9]                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~3                                                                                                                                                                                ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[11]                                                                                                                                                                                                         ; 10      ;
; cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator_avalon_universal_master_0_agent:nios2_fast_data_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:nios2_fast_instruction_master_translator_avalon_universal_master_0_agent|cp_data[68]~0                                                                                                                                   ; 10      ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                                                                                 ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[70]                                                                                                                                                                                                                             ; 10      ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|avm_state.DATA_READ                                                                                                                                                                                                                                                                                                                                                              ; 10      ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]                                                                                                                                                                                                             ; 10      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|i_state.010                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; cineraria_core:inst|cineraria_core_led_s1_translator:psw_s1_translator|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                 ; 10      ;
; cineraria_core:inst|cineraria_core_limiter_002:limiter_002|altera_merlin_traffic_limiter:limiter_002|suppress~3                                                                                                                                                                                                                                                                                                                   ; 10      ;
; cineraria_core:inst|cineraria_core_led:led|always0~1                                                                                                                                                                                                                                                                                                                                                                              ; 10      ;
; cineraria_core:inst|cineraria_core_blcon_s1_translator:blcon_s1_translator|altera_merlin_slave_translator:blcon_s1_translator|av_write                                                                                                                                                                                                                                                                                            ; 10      ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Equal0~1                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Equal0~0                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5|add_sub_7rh:auto_generated|pipeline_dffe[8]                                                                                                                                                                                                                                  ; 10      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_n4n:auto_generated|altsyncram_2861:altsyncram4|ram_block7a1                                                                                                                                                                                            ; 10      ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|exp_adj_p2[9]                                                                                                                                                                                                                                                                                         ; 10      ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|state.REGWRITE                                                                                                                                                                                                                                                                                                               ; 10      ;
; cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator|burstcount_register[3]                                                                                                                                                                                                                                                                                   ; 10      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[16]                                                                                                                                                                                                                                                                                                      ; 10      ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[19]                                                                                                                                                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|readdara_reg[15]~73                                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Equal0~2                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; cineraria_core:inst|vga_component:vga|process_0~1                                                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|readdara_reg~22                                                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_diff_abs_exceed_max_w[2]~1                                                                                                                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_diff_abs_exceed_max_w[2]~0                                                                                                                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|_~2                                                                                                                                                                                                                                                                                                      ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[12]                                                                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[11]                                                                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[10]                                                                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[9]                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[8]                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[7]                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[6]                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[5]                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[4]                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[26]                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[27]                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[28]                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[29]                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[30]                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[25]                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_avalon_reg:the_cineraria_core_nios2_fast_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[11]                                                                                                                                                                                                                                                                              ; 9       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[10]                                                                                                                                                                                                                                                                              ; 9       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[9]                                                                                                                                                                                                                                                                               ; 9       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|irqena_reg                                                                                                                                                                                                                                                                                                                  ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[0]                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~3                                                                                                                                   ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                    ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[31]                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[0]                                                                                                                                                                                                                                                                               ; 9       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[7]                                                                                                                                                                                                                                                                               ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|WideNor0                                                                                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|write                                                                                                                                                                                                                                                                                        ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[2]                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[3]                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|d_address_offset_field_nxt~0                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator|uav_burstcount[2]~3                                                                                                                                                                                                                                      ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_want_fill                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_stall~0                                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                                                                                             ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                                                                                         ; 9       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[3]~1                                                                                                                                                                                                                                                                                           ; 9       ;
; cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator|burstcount_register[3]                                                                                                                                                                                                                                   ; 9       ;
; cineraria_core:inst|cineraria_core_limiter:limiter_001|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                                                                                                ; 9       ;
; cineraria_core:inst|cineraria_core_addr_router_001:addr_router_001|Equal3~4                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; cineraria_core:inst|cineraria_core_addr_router_001:addr_router_001|Equal1~8                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; cineraria_core:inst|cineraria_core_addr_router:addr_router|Equal2~3                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; cineraria_core:inst|cineraria_core_limiter:limiter|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                                                                                                    ; 9       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[5]                                                                                                                                                                                                                                                                                  ; 9       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|addr_reg[6]                                                                                                                                                                                                                                                                                  ; 9       ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_tx:the_cineraria_core_sysuart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_in[0]~1                                                                                                                                                                                                                                                        ; 9       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[1]                                                                                                                                                                                                                                                                                                 ; 9       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                         ; 9       ;
; cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst_dly                                                                                                                                                                                                                                                                                                ; 9       ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                                                                                       ; 9       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|dmastart_reg                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.SDI                                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|note_reg                                                                                                                                                                                                                                                                                                                     ; 9       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[18]                                                                                                                                                                                                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|Mux22~5                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|_~2                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_sysuart:sysuart|cineraria_core_sysuart_regs:the_cineraria_core_sysuart_regs|tx_wr_strobe                                                                                                                                                                                                                                                                                                       ; 8       ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|datacount[7]~26                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; cineraria_core:inst|cineraria_core_blcon_s1_translator:blcon_s1_translator|altera_merlin_slave_translator:blcon_s1_translator|wait_latency_counter[0]~6                                                                                                                                                                                                                                                                           ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|waddr_dec_reg[0]~1                                                                                                                                                                                                                                                                                                           ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vrr_reg[0]~0                                                                                                                                                                                                                                                                                                             ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vrl_reg[0]~0                                                                                                                                                                                                                                                                                                             ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfr_reg[0]~0                                                                                                                                                                                                                                                                                                             ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_vfl_reg[0]~0                                                                                                                                                                                                                                                                                                             ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|voltmp_reg[0]~0                                                                                                                                                                                                                                                                                                             ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multmp_reg[16]                                                                                                                                                                                                                                                                                                              ; 8       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|data_shift_reg[0]~1                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|_~0                                                                                                                                                                                                                                                                                      ; 8       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Data_In:PS2_Data_In|received_data[2]~1                                                                                                                                                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|vga_component:vga|vsynccounter_reg[6]~26                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|result[4]~7                                                                                                                                                                                                                           ; 8       ;
; cineraria_core:inst|cineraria_core_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~16                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~15                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~3                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[5]                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|irqsetaddr_reg[4]                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|add_sub_w2~0                                                                                                                                                                                                                                                                                      ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[24]~49                                                                                                                                                                                                                                                                           ; 8       ;
; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|wren~0                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                                                                    ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[16]~37                                                                                                                                                                                                                                                                           ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[31]                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|exp_result_ff~2                                                                                                                                                                                                                                                                                       ; 8       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|denormal_flag_w~0                                                                                                                                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[10]~21                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[9]~19                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[8]~17                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[7]~15                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[6]~13                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[5]~11                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[4]~9                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[3]~7                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[2]~5                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[1]~3                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_rd_port_addr[0]~1                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[10]~13                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[9]~12                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[8]~11                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[7]~10                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[6]~9                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[5]~8                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[4]~7                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[3]~6                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[2]~5                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[1]~3                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|dc_data_wr_port_addr[0]~1                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[6]                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[12]                                                                                                                                                                                                                                                                              ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[8]                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_rot_pass0                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_rot_sel_fill0                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_rot_pass2                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_rot_sel_fill2                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_rot_pass1                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_rot_sel_fill1                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_rot_pass3                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_rot_sel_fill3                                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|altsyncram:the_altsyncram|altsyncram_jid1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                       ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_tag_wraddress[4]~6                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_rd_reg                                                                                                                                                                                                                                                                                                                  ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[8]~17                                                                                                                                                                                                                                                                            ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[3]~16                                                                                                                                                                                                                                                                            ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|wrom_state.WROM_READ2                                                                                                                                                                                                                                                                                                        ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                                   ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|Equal276~0                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[24]                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[5]                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[4]                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[3]                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[2]                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[1]                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                        ; 8       ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[76]~1                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_burstwrap_reg[0]                                                                                                                                                                                                                ; 8       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|readstate.IDLE                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[14]                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_wb_wr_starting                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                             ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:ipl_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][68]                                                                                                                              ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|MonAReg[3]                                                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|MonAReg[2]                                                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read_reg                                                                                                                                                                                                            ; 8       ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[0]                                                                                                                                                                                                             ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator|burstcount_register[4]                                                                                                                                                                                                                                   ; 8       ;
; cineraria_core:inst|cineraria_core_addr_router:addr_router|Equal1~4                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|rxddata[7]~1                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divref_reg[7]~0                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~1                                                                                                                                                                                                                                                                                                     ; 8       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|Altera_UP_PS2:PS2_Serial_Port|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[0]                                                                                                                                                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                      ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[51]                                                                                                                                                                                                                     ; 8       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0                                                                                                                                                                                                     ; 8       ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[50]                                                                                                                                                                                                                     ; 8       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[7]~12                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|divcount[2]~10                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:ps2_keyboard_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                   ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                         ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:psw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                      ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:systimer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                 ; 8       ;
; cineraria_core:inst|cineraria_core_addr_router_004:addr_router_004|Equal9~2                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                      ; 8       ;
; cineraria_core:inst|cineraria_core_sdram:sdram|cineraria_core_sdram_input_efifo_module:the_cineraria_core_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                                                                                                       ; 8       ;
; cineraria_core:inst|cineraria_core_addr_router_004:addr_router_004|Equal10~0                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|avalonif_mmc:U_mmcif|state.IDLE                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo:sysuart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                  ; 8       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u0|Add0~0                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u0|Add1~0                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u2|Add0~0                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u2|Add1~0                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u1|Add0~0                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u1|Add1~0                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u3|Add0~0                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_sat_u8:sat_u3|Add1~0                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|lpm_add_sub:Add21|add_sub_hui:auto_generated|result_int[32]~64                                                                                                                                                                                                                                                                                                           ; 8       ;
; cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator|burstcount_register[7]                                                                                                                                                                                                                                                                                   ; 8       ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|out_payload[52]                                                                                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                                                                             ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_level_reg[6]~3                                                                                                                                                                                                                                                                                                           ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|extfsedge_reg~3                                                                                                                                                                                                                                                                                                             ; 7       ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_n8b:rd_ptr_msb|_~0                                                                                                                                                                                                                                                                                  ; 7       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|zero~0                                                                       ; 7       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25|zero ; 7       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|result[4]~8                                                                                                                                                                                                                           ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|Decoder0~12                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|Selector157~0                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_control_reg_rddata_muxed[10]~0                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|zero~1                                                                                                                                                ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|Equal5~0                                                                                                                                                                                                                                                                                                                     ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[3]                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[6]                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[7]                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[5]                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[4]                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[11]                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[12]                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[13]                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_src1[14]                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_reflev_reg[6]~1                                                                                                                                                                                                                                                                                                          ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|state.DET1                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_irqencode:\GEN_IRQON:U_irq|state.DET2                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[16]                                                                                                                                                                                                                                                                              ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[13]                                                                                                                                                                                                                                                                              ; 7       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                        ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|D_iw[7]                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|vol_aux1_reg[1]~0                                                                                                                                                                                                                                                                                                            ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                 ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                 ; 7       ;
; cineraria_core:inst|vga_component:vga|vga_syncgen:U0|Equal5~1                                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|env_reflev_reg[2]~0                                                                                                                                                                                                                                                                                                          ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_ci_multi_start                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[12]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[11]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[13]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[10]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[9]                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[8]                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[7]                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[6]                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[5]                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[4]                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[3]                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[2]                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[20]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[19]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[14]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[23]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[17]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[16]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[18]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[22]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[21]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[15]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[27]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[26]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|E_src1[25]                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]~2                                                                                                                   ; 7       ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                        ; 7       ;
; cineraria_core:inst|cineraria_core_burst_adapter_002:burst_adapter_002|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[74]                                                                                                                                                                                                                     ; 7       ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux_002:cmd_xbar_mux_002|src_data[73]~47                                                                                                                                                                                                                                                                                                                                              ; 7       ;
; cineraria_core:inst|cineraria_core_vga_m1_translator:vga_m1_translator|altera_merlin_master_translator:vga_m1_translator|first_burst_stalled                                                                                                                                                                                                                                                                                      ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator:nios2_fast_instruction_master_translator|altera_merlin_master_translator:nios2_fast_instruction_master_translator|uav_burstcount[2]~3                                                                                                                                                                                                                 ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast_instruction_master_translator:nios2_fast_instruction_master_translator|altera_merlin_master_translator:nios2_fast_instruction_master_translator|burstcount_register[2]                                                                                                                                                                                                              ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[13]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[20]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[19]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[22]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[15]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[21]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[24]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[27]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[28]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[25]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[26]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[23]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[17]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[16]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast_data_master_translator:nios2_fast_data_master_translator|altera_merlin_master_translator:nios2_fast_data_master_translator|burstcount_register[2]                                                                                                                                                                                                                                   ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|d_burstcount[0]                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_stall~1                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_valid                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[18]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                              ; 7       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                   ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 49           ; 4            ; 49           ; yes                    ; no                      ; yes                    ; yes                     ; 196   ; 4                           ; 49                          ; 4                           ; 49                          ; 196                 ; 2    ; None                                                  ; M9K_X25_Y20_N0, M9K_X25_Y21_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|altera_avalon_mm_clock_crossing_bridge:peripherals_bridge|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_3rc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 32           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 4                           ; 32                          ; 4                           ; 32                          ; 128                 ; 1    ; None                                                  ; M9K_X13_Y22_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|avalonif_mmcdma:mmcdma|dmamem:U_mem|altsyncram:altsyncram_component|altsyncram_g6o1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 128                         ; 32                          ; 4096                ; 1    ; None                                                  ; M9K_X13_Y26_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_4cj1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                                                  ; M9K_X13_Y20_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated|ALTSYNCRAM                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; loreley_envram.mif                                    ; M9K_X13_Y9_N0                                                                                                                  ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_areg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                                                  ; M9K_X13_Y16_N0, M9K_X13_Y18_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_turedpram:U_breg|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_kg52:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                                                  ; M9K_X13_Y17_N0, M9K_X13_Y19_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None                                                  ; M9K_X13_Y13_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8    ; ipl_memory_elfboot.hex                                ; M9K_X25_Y15_N0, M9K_X25_Y22_N0, M9K_X25_Y19_N0, M9K_X25_Y12_N0, M9K_X25_Y13_N0, M9K_X25_Y24_N0, M9K_X25_Y14_N0, M9K_X25_Y23_N0 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                  ; M9K_X25_Y25_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                  ; M9K_X25_Y28_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_bht_module:cineraria_core_nios2_fast_bht|altsyncram:the_altsyncram|altsyncram_7uh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cineraria_core_nios2_fast_bht_ram.mif                 ; M9K_X25_Y6_N0                                                                                                                  ; Old data             ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_data_module:cineraria_core_nios2_fast_dc_data|altsyncram:the_altsyncram|altsyncram_9if1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None                                                  ; M9K_X25_Y10_N0, M9K_X25_Y2_N0, M9K_X25_Y3_N0, M9K_X25_Y8_N0, M9K_X25_Y7_N0, M9K_X25_Y1_N0, M9K_X25_Y4_N0, M9K_X25_Y9_N0        ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_tag_module:cineraria_core_nios2_fast_dc_tag|altsyncram:the_altsyncram|altsyncram_fmh1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 18           ; 256          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 4608  ; 256                         ; 18                          ; 256                         ; 18                          ; 4608                ; 1    ; cineraria_core_nios2_fast_dc_tag_ram.mif              ; M9K_X25_Y5_N0                                                                                                                  ; Old data             ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_victim_module:cineraria_core_nios2_fast_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                                  ; M9K_X25_Y11_N0                                                                                                                 ; Old data             ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|altsyncram:the_altsyncram|altsyncram_jid1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None                                                  ; M9K_X13_Y3_N0, M9K_X13_Y11_N0, M9K_X13_Y10_N0, M9K_X13_Y4_N0, M9K_X13_Y5_N0, M9K_X13_Y6_N0, M9K_X13_Y8_N0, M9K_X13_Y12_N0      ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_tag_module:cineraria_core_nios2_fast_ic_tag|altsyncram:the_altsyncram|altsyncram_mai1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 23           ; 256          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 5888  ; 256                         ; 23                          ; 256                         ; 23                          ; 5888                ; 1    ; cineraria_core_nios2_fast_ic_tag_ram.mif              ; M9K_X13_Y7_N0                                                                                                                  ; Old data             ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|cineraria_core_nios2_fast_ociram_sp_ram_module:cineraria_core_nios2_fast_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2t81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; cineraria_core_nios2_fast_ociram_default_contents.mif ; M9K_X25_Y16_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_register_bank_a_module:cineraria_core_nios2_fast_register_bank_a|altsyncram:the_altsyncram|altsyncram_7ch1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cineraria_core_nios2_fast_rf_ram_a.mif                ; M9K_X13_Y1_N0                                                                                                                  ; Old data             ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_register_bank_b_module:cineraria_core_nios2_fast_register_bank_b|altsyncram:the_altsyncram|altsyncram_8ch1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cineraria_core_nios2_fast_rf_ram_b.mif                ; M9K_X13_Y2_N0                                                                                                                  ; Old data             ; Old data        ; Old data        ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                                  ; M9K_X13_Y21_N0                                                                                                                 ; Old data             ; Old data        ; Old data        ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_n4n:auto_generated|altsyncram_2861:altsyncram4|ALTSYNCRAM                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 48           ; 3            ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 3                           ; 48                          ; 3                           ; 48                          ; 144                 ; 2    ; None                                                  ; M9K_X25_Y18_N0, M9K_X25_Y17_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|altsyncram_4ud1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                                  ; M9K_X25_Y27_N0                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|vga_linebuffer:U0|altsyncram:altsyncram_component|altsyncram_gjj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 30                          ; 1024                        ; 15                          ; 15360               ; 2    ; None                                                  ; M9K_X13_Y14_N0, M9K_X13_Y15_N0                                                                                                 ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |cineraria_ulexite_top|cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_envram:\GEN_ENVON:GEN_USE_MF:U_envreg|altsyncram:altsyncram_component|altsyncram_sho1:auto_generated|ALTSYNCRAM              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00010001) (21) (17) (11)   ;(00100010) (42) (34) (22)   ;(00110011) (63) (51) (33)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(11111111) (377) (255) (FF)    ;(11111100) (374) (252) (FC)   ;(11111001) (371) (249) (F9)   ;(11110111) (367) (247) (F7)   ;(11110100) (364) (244) (F4)   ;(11110010) (362) (242) (F2)   ;(11110000) (360) (240) (F0)   ;(11101101) (355) (237) (ED)   ;
;264;(11101011) (353) (235) (EB)    ;(11101000) (350) (232) (E8)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100001) (341) (225) (E1)   ;(11011111) (337) (223) (DF)   ;(11011101) (335) (221) (DD)   ;(11011011) (333) (219) (DB)   ;
;272;(11011000) (330) (216) (D8)    ;(11010110) (326) (214) (D6)   ;(11010100) (324) (212) (D4)   ;(11010010) (322) (210) (D2)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;280;(11000111) (307) (199) (C7)    ;(11000101) (305) (197) (C5)   ;(11000011) (303) (195) (C3)   ;(11000001) (301) (193) (C1)   ;(10111111) (277) (191) (BF)   ;(10111101) (275) (189) (BD)   ;(10111011) (273) (187) (BB)   ;(10111001) (271) (185) (B9)   ;
;288;(10110111) (267) (183) (B7)    ;(10110101) (265) (181) (B5)   ;(10110100) (264) (180) (B4)   ;(10110010) (262) (178) (B2)   ;(10110000) (260) (176) (B0)   ;(10101110) (256) (174) (AE)   ;(10101100) (254) (172) (AC)   ;(10101010) (252) (170) (AA)   ;
;296;(10101001) (251) (169) (A9)    ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100011) (243) (163) (A3)   ;(10100010) (242) (162) (A2)   ;(10100000) (240) (160) (A0)   ;(10011110) (236) (158) (9E)   ;(10011101) (235) (157) (9D)   ;
;304;(10011011) (233) (155) (9B)    ;(10011001) (231) (153) (99)   ;(10011000) (230) (152) (98)   ;(10010110) (226) (150) (96)   ;(10010100) (224) (148) (94)   ;(10010011) (223) (147) (93)   ;(10010001) (221) (145) (91)   ;(10010000) (220) (144) (90)   ;
;312;(10001110) (216) (142) (8E)    ;(10001101) (215) (141) (8D)   ;(10001011) (213) (139) (8B)   ;(10001001) (211) (137) (89)   ;(10001000) (210) (136) (88)   ;(10000111) (207) (135) (87)   ;(10000101) (205) (133) (85)   ;(10000100) (204) (132) (84)   ;
;320;(10000010) (202) (130) (82)    ;(10000001) (201) (129) (81)   ;(01111111) (177) (127) (7F)   ;(01111110) (176) (126) (7E)   ;(01111100) (174) (124) (7C)   ;(01111011) (173) (123) (7B)   ;(01111010) (172) (122) (7A)   ;(01111000) (170) (120) (78)   ;
;328;(01110111) (167) (119) (77)    ;(01110110) (166) (118) (76)   ;(01110100) (164) (116) (74)   ;(01110011) (163) (115) (73)   ;(01110010) (162) (114) (72)   ;(01110001) (161) (113) (71)   ;(01101111) (157) (111) (6F)   ;(01101110) (156) (110) (6E)   ;
;336;(01101101) (155) (109) (6D)    ;(01101100) (154) (108) (6C)   ;(01101010) (152) (106) (6A)   ;(01101001) (151) (105) (69)   ;(01101000) (150) (104) (68)   ;(01100111) (147) (103) (67)   ;(01100101) (145) (101) (65)   ;(01100100) (144) (100) (64)   ;
;344;(01100011) (143) (99) (63)    ;(01100010) (142) (98) (62)   ;(01100001) (141) (97) (61)   ;(01100000) (140) (96) (60)   ;(01011111) (137) (95) (5F)   ;(01011110) (136) (94) (5E)   ;(01011100) (134) (92) (5C)   ;(01011011) (133) (91) (5B)   ;
;352;(01011010) (132) (90) (5A)    ;(01011001) (131) (89) (59)   ;(01011000) (130) (88) (58)   ;(01010111) (127) (87) (57)   ;(01010110) (126) (86) (56)   ;(01010101) (125) (85) (55)   ;(01010100) (124) (84) (54)   ;(01010011) (123) (83) (53)   ;
;360;(01010010) (122) (82) (52)    ;(01010001) (121) (81) (51)   ;(01010000) (120) (80) (50)   ;(01001111) (117) (79) (4F)   ;(01001110) (116) (78) (4E)   ;(01001101) (115) (77) (4D)   ;(01001100) (114) (76) (4C)   ;(01001011) (113) (75) (4B)   ;
;368;(01001010) (112) (74) (4A)    ;(01001001) (111) (73) (49)   ;(01001000) (110) (72) (48)   ;(01000111) (107) (71) (47)   ;(01000111) (107) (71) (47)   ;(01000110) (106) (70) (46)   ;(01000101) (105) (69) (45)   ;(01000100) (104) (68) (44)   ;
;376;(01000011) (103) (67) (43)    ;(01000010) (102) (66) (42)   ;(01000001) (101) (65) (41)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00111111) (77) (63) (3F)   ;(00111110) (76) (62) (3E)   ;(00111101) (75) (61) (3D)   ;
;384;(00111100) (74) (60) (3C)    ;(00111100) (74) (60) (3C)   ;(00111011) (73) (59) (3B)   ;(00111010) (72) (58) (3A)   ;(00111001) (71) (57) (39)   ;(00111000) (70) (56) (38)   ;(00111000) (70) (56) (38)   ;(00110111) (67) (55) (37)   ;
;392;(00110110) (66) (54) (36)    ;(00110101) (65) (53) (35)   ;(00110101) (65) (53) (35)   ;(00110100) (64) (52) (34)   ;(00110011) (63) (51) (33)   ;(00110010) (62) (50) (32)   ;(00110010) (62) (50) (32)   ;(00110001) (61) (49) (31)   ;
;400;(00110000) (60) (48) (30)    ;(00110000) (60) (48) (30)   ;(00101111) (57) (47) (2F)   ;(00101110) (56) (46) (2E)   ;(00101110) (56) (46) (2E)   ;(00101101) (55) (45) (2D)   ;(00101100) (54) (44) (2C)   ;(00101100) (54) (44) (2C)   ;
;408;(00101011) (53) (43) (2B)    ;(00101010) (52) (42) (2A)   ;(00101010) (52) (42) (2A)   ;(00101001) (51) (41) (29)   ;(00101000) (50) (40) (28)   ;(00101000) (50) (40) (28)   ;(00100111) (47) (39) (27)   ;(00100111) (47) (39) (27)   ;
;416;(00100110) (46) (38) (26)    ;(00100101) (45) (37) (25)   ;(00100101) (45) (37) (25)   ;(00100100) (44) (36) (24)   ;(00100100) (44) (36) (24)   ;(00100011) (43) (35) (23)   ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;
;424;(00100001) (41) (33) (21)    ;(00100001) (41) (33) (21)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00011111) (37) (31) (1F)   ;(00011111) (37) (31) (1F)   ;(00011110) (36) (30) (1E)   ;(00011110) (36) (30) (1E)   ;
;432;(00011101) (35) (29) (1D)    ;(00011100) (34) (28) (1C)   ;(00011100) (34) (28) (1C)   ;(00011011) (33) (27) (1B)   ;(00011011) (33) (27) (1B)   ;(00011010) (32) (26) (1A)   ;(00011010) (32) (26) (1A)   ;(00011001) (31) (25) (19)   ;
;440;(00011001) (31) (25) (19)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00010111) (27) (23) (17)   ;(00010111) (27) (23) (17)   ;(00010110) (26) (22) (16)   ;(00010110) (26) (22) (16)   ;
;448;(00010101) (25) (21) (15)    ;(00010101) (25) (21) (15)   ;(00010100) (24) (20) (14)   ;(00010100) (24) (20) (14)   ;(00010011) (23) (19) (13)   ;(00010011) (23) (19) (13)   ;(00010011) (23) (19) (13)   ;(00010010) (22) (18) (12)   ;
;456;(00010010) (22) (18) (12)    ;(00010001) (21) (17) (11)   ;(00010001) (21) (17) (11)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00001111) (17) (15) (0F)   ;(00001111) (17) (15) (0F)   ;
;464;(00001110) (16) (14) (0E)    ;(00001110) (16) (14) (0E)   ;(00001110) (16) (14) (0E)   ;(00001101) (15) (13) (0D)   ;(00001101) (15) (13) (0D)   ;(00001101) (15) (13) (0D)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;
;472;(00001011) (13) (11) (0B)    ;(00001011) (13) (11) (0B)   ;(00001011) (13) (11) (0B)   ;(00001010) (12) (10) (0A)   ;(00001010) (12) (10) (0A)   ;(00001010) (12) (10) (0A)   ;(00001001) (11) (9) (09)   ;(00001001) (11) (9) (09)   ;
;480;(00001001) (11) (9) (09)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;
;488;(00000110) (6) (6) (06)    ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;
;496;(00000100) (4) (4) (04)    ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;
;504;(00000001) (1) (1) (01)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |cineraria_ulexite_top|cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ALTSYNCRAM                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000100010000000000000010100) (42000024) (8912916) (880014)    ;(00010000000000010100100000111010) (2000244072) (268519482) (1001483A)   ;(00010000101111111111100000000100) (2057774004) (281016324) (10BFF804)   ;(00000000101111111111110100010110) (57776426) (12582166) (BFFD16)   ;(00000000010000111100000000110100) (20740064) (4440116) (43C034)   ;(00001000010000000000100000010100) (1020004024) (138414100) (8400814)   ;(00001000000000000110100000111010) (1000064072) (134244410) (800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000100010000000000000010100) (42000024) (8912916) (880014)    ;(00010000000000000000000000110011) (2000000063) (268435507) (10000033)   ;(00010000101111111111100000000100) (2057774004) (281016324) (10BFF804)   ;(00000000101111111111110100010110) (57776426) (12582166) (BFFD16)   ;(00000110110000111100000000110100) (660740064) (113492020) (6C3C034)   ;(11011110110010000000000000010100) (179189542) (-557318124) (-2-1-3-7-15-15-14-12)   ;(00000110100000111100000000110100) (640740064) (109297716) (683C034)   ;(11010110101001011010011100010100) (-831487058) (-693786860) (-2-9-5-10-5-8-14-12)   ;
;16;(00000000100000111100000000110100) (40740064) (8634420) (83C034)    ;(00010000100001011010100100010100) (2041324424) (277195028) (1085A914)   ;(00000000110000111100000000110100) (60740064) (12828724) (C3C034)   ;(00011000110001011101000000010100) (-1233617272) (415617044) (18C5D014)   ;(00010000110000000000001100100110) (2060001446) (281019174) (10C00326)   ;(00010000000000000000000000010101) (2000000025) (268435477) (10000015)   ;(00010000100000000000000100000100) (2040000404) (276824324) (10800104)   ;(00010000111111111111110100110110) (2077776466) (285211958) (10FFFD36)   ;
;24;(11110000000000010101100100000000) (-1777523400) (-268347136) (-15-15-14-10-700)    ;(11110000000000010101111111000000) (-1777520100) (-268345408) (-15-15-14-100-40)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11011111110000000000000100010101) (277189943) (-541064939) (-20-3-15-15-14-14-11)   ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;
;32;(11110000000000000100111100000000) (-1777730400) (-268415232) (-15-15-15-11-100)    ;(10000000101111111111111111001100) (-1277549120) (-2134900788) (-7-15-4000-3-4)   ;(00010000001111111111110000011110) (2017776036) (272628766) (103FFC1E)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;
;40;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)    ;(11110000000000000101010010000000) (-1777725600) (-268413824) (-15-15-15-10-11-80)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11110000000000000100111100000001) (-1777730377) (-268415231) (-15-15-15-110-15-15)   ;(00100000100000000011111111001100) (-254929582) (545275852) (20803FCC)   ;(00010000100000000010000000011100) (2040020034) (276832284) (1080201C)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;
;48;(00010000101111111110000000000100) (2057760004) (281010180) (10BFE004)    ;(11011100100000000000001000010101) (-42809457) (-595590635) (-2-3-7-15-15-13-14-11)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11011111110000000000001100010101) (277190943) (-541064427) (-20-3-15-15-12-14-11)   ;(00100000001001011000100000111010) (-283663224) (539330618) (2025883A)   ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(00101000001000111000100000111010) (715736776) (673417274) (2823883A)   ;
;56;(00010000000000000000101000001110) (2000005016) (268438030) (10000A0E)    ;(00000001000000000001110111000100) (100016704) (16784836) (1001DC4)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000000000101101000000) (-1777772300) (-268432576) (-15-15-15-15-4-120)   ;(00010000110000000011111111001100) (2060037714) (281034700) (10C03FCC)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00010000110000000000001000110110) (2060001066) (281018934) (10C00236)   ;(10010100000000000001111111001100) (1064690880) (-1811931188) (-6-11-15-15-140-3-4)   ;
;64;(00000000000000000000001000000110) (1006) (518) (206)    ;(00011000000001011000100000111010) (-1293663224) (403015738) (1805883A)   ;(00000000000000000010010100000110) (22406) (9478) (2506)   ;(11110000000000000000100111000000) (-1777773100) (-268432960) (-15-15-15-15-6-40)   ;(10000100000000000011111111001100) (-935289120) (-2080358452) (-7-11-15-15-120-3-4)   ;(11110000000000000101100101000000) (-1777723300) (-268412608) (-15-15-15-10-6-120)   ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(11110000000000000101001001000000) (-1777726700) (-268414400) (-15-15-15-10-13-120)   ;
;72;(10001000000010001101011000111010) (-333173762) (-2012686790) (-7-7-15-7-2-9-12-6)    ;(11110000000000000101001001000000) (-1777726700) (-268414400) (-15-15-15-10-13-120)   ;(10001000000010001101010000111010) (-333174762) (-2012687302) (-7-7-15-7-2-11-12-6)   ;(00100001000000000011111111001100) (-194929582) (553664460) (21003FCC)   ;(11110000000000000101001001000000) (-1777726700) (-268414400) (-15-15-15-10-13-120)   ;(10001000000010001101001000111010) (-333175762) (-2012687814) (-7-7-15-7-2-13-12-6)   ;(00100001000000000011111111001100) (-194929582) (553664460) (21003FCC)   ;(11110000000000000101001001000000) (-1777726700) (-268414400) (-15-15-15-10-13-120)   ;
;80;(10001001000000000011111111001100) (-235289120) (-1996472372) (-7-6-15-15-120-3-4)    ;(11110000000000000101001001000000) (-1777726700) (-268414400) (-15-15-15-10-13-120)   ;(00000000100000000001000000000100) (40010004) (8392708) (801004)   ;(10000000100000000000001000011110) (-1295325798) (-2139094498) (-7-15-7-15-15-13-14-2)   ;(00000001001111111110010101000100) (117762504) (20964676) (13FE544)   ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(00000000100000000001001000000100) (40011004) (8393220) (801204)   ;(10000000100000000000001000011110) (-1295325798) (-2139094498) (-7-15-7-15-15-13-14-2)   ;
;88;(00000001001111111110000111000100) (117760704) (20963780) (13FE1C4)    ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;(00100001000000000011111111001100) (-194929582) (553664460) (21003FCC)   ;(11110000000000000101001001000000) (-1777726700) (-268414400) (-15-15-15-10-13-120)   ;(00000100000000000000001010000100) (400001204) (67109508) (4000284)   ;(11110000000000000100111100000000) (-1777730400) (-268415232) (-15-15-15-11-100)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;
;96;(00011000100000000011111111001100) (-1254929582) (411058124) (18803FCC)    ;(00010000100000000010000000011100) (2040020034) (276832284) (1080201C)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(00010000101111111110000000000100) (2057760004) (281010180) (10BFE004)   ;(10000001000000000011111111001100) (-1235289120) (-2130690100) (-7-14-15-15-120-3-4)   ;(00010000000000000000000100001110) (2000000416) (268435726) (1000010E)   ;(00100000001111111111011100011110) (-277193860) (541062942) (203FF71E)   ;(00011000100000000011111111001100) (-1254929582) (411058124) (18803FCC)   ;
;104;(11011111110000000000001100010111) (277190945) (-541064425) (-20-3-15-15-12-14-9)    ;(11011100100000000000001000010111) (-42809455) (-595590633) (-2-3-7-15-15-13-14-9)   ;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000010000000100) (177191522) (-557841404) (-2-1-3-15-15-11-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001000000011) (-1432809479) (-794820093) (-2-15-5-15-15-13-15-13)   ;(11011110111111111111101100000100) (194964922) (-553649404) (-2-1000-4-15-12)   ;
;112;(11011100110000000000001100010101) (-22809057) (-591396075) (-2-3-3-15-15-12-14-11)    ;(00010000100000000000001000001100) (2040001014) (276824588) (1080020C)   ;(11011100100000000000001000010101) (-42809457) (-595590635) (-2-3-7-15-15-13-14-11)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;(11011111110000000000010000010101) (277191543) (-541064171) (-20-3-15-15-11-14-11)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(00100000001000111000100000111010) (-284263224) (539199546) (2023883A)   ;(00110000001001011000100000111010) (1716336776) (807766074) (3025883A)   ;
;120;(00111000001001111000100000111010) (-1578230520) (942114874) (3827883A)    ;(00010000000000000000000100011110) (2000000436) (268435742) (1000011E)   ;(00101000000010101001001001111010) (707543876) (671781498) (280A927A)   ;(00000001000000000001010001000100) (100012104) (16782404) (1001444)   ;(11110000000000000000101101000000) (-1777772300) (-268432576) (-15-15-15-15-4-120)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000001110100011110) (2000016436) (268442910) (10001D1E)   ;(00000100000000001111101000000100) (400175004) (67172868) (400FA04)   ;
;128;(11110000000000000100100111000000) (-1777733100) (-268416576) (-15-15-15-11-6-40)    ;(11110000000000000100111100000000) (-1777730400) (-268415232) (-15-15-15-11-100)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(00010001000000000011111111001100) (2100037714) (285229004) (11003FCC)   ;(00000000100000000011111111000100) (40037704) (8404932) (803FC4)   ;(10000000111111111111111111001100) (-1257549120) (-2130706484) (-7-150000-3-4)   ;(00100000100000000000001000011110) (-254966260) (545260062) (2080021E)   ;(00011000000000000001010000100110) (-1294955250) (402658342) (18001426)   ;
;136;(00000000001111111111011100000110) (17773406) (4192006) (3FF706)    ;(00000000100000000011111110000100) (40037604) (8404868) (803F84)   ;(00100000100000000001000100011110) (-254956860) (545263902) (2080111E)   ;(10010001001111111111111111001100) (782450880) (-1858076724) (-6-14-12000-3-4)   ;(00100000000000000000000100100110) (-294966850) (536871206) (20000126)   ;(11110000000000000000011011000000) (-1777774500) (-268433728) (-15-15-15-15-9-40)   ;(10011000001000011000100000111010) (1674977238) (-1742632902) (-6-7-13-14-7-7-12-6)   ;(11110000000000000100111100000000) (-1777730400) (-268415232) (-15-15-15-11-100)   ;
;144;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)    ;(10000000111111111111111111001100) (-1257549120) (-2130706484) (-7-150000-3-4)   ;(10001000100000000000000000000101) (-295326829) (-2004877307) (-7-7-7-15-15-15-15-11)   ;(10001100010000000000000001000100) (84673270) (-1941962684) (-7-3-11-15-15-15-11-12)   ;(00011000001111111111101000011110) (-1277192260) (406845982) (183FFA1E)   ;(00000100100010011100100000111010) (442344072) (76138554) (489C83A)   ;(00100100110010011100100000111010) (167376776) (617203770) (24C9C83A)   ;(00100001000000001000000010000100) (-194867092) (553681028) (21008084)   ;
;152;(00100001001111111111111111001100) (-177189582) (557842380) (213FFFCC)    ;(11110000000000000000011011000000) (-1777774500) (-268433728) (-15-15-15-15-9-40)   ;(00000000001000011000100000111010) (10304072) (2197562) (21883A)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000100000000000000000001000100) (400000104) (67108932) (4000044)   ;(11110000000000000000100111000000) (-1777773100) (-268432960) (-15-15-15-15-6-40)   ;(10000000000001011000100000111010) (-1334022762) (-2147121094) (-7-15-15-10-7-7-12-6)   ;(11011111110000000000010000010111) (277191545) (-541064169) (-20-3-15-15-11-14-9)   ;
;160;(11011100110000000000001100010111) (-22809055) (-591396073) (-2-3-3-15-15-12-14-9)    ;(11011100100000000000001000010111) (-42809455) (-595590633) (-2-3-7-15-15-13-14-9)   ;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000010100000100) (177191922) (-557841148) (-2-1-3-15-15-10-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;(11011111110000000000001100010101) (277190943) (-541064427) (-20-3-15-15-12-14-11)   ;
;168;(11011100000000000000000100010101) (-82810057) (-603979499) (-2-3-15-15-15-14-14-11)    ;(11011100010000000000001000010101) (-62809457) (-599784939) (-2-3-11-15-15-13-14-11)   ;(11110000000000000101011000000000) (-1777725000) (-268413440) (-15-15-15-10-1000)   ;(11110000000000000101010010000000) (-1777725600) (-268413824) (-15-15-15-10-11-80)   ;(00000001000000000000001010000100) (100001204) (16777860) (1000284)   ;(11110000000000000000011011000000) (-1777774500) (-268433728) (-15-15-15-15-9-40)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001000000000001000000000100) (100010004) (16781316) (1001004)   ;
;176;(11110000000000000000101101000000) (-1777772300) (-268432576) (-15-15-15-15-4-120)    ;(00010100000000000011111111001100) (-1894929582) (335560652) (14003FCC)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(10000000100000000101001100011110) (-1295275398) (-2139073762) (-7-15-7-15-10-12-14-2)   ;(00000001000000000001001000000100) (100011004) (16781828) (1001204)   ;(00000001010000000110101010000100) (120065204) (20998788) (1406A84)   ;(11110000000000000000101101000000) (-1777772300) (-268432576) (-15-15-15-15-4-120)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;184;(00010100000000000010100100011110) (-1894942860) (335554846) (1400291E)    ;(11011000001000011000100000111010) (-472506410) (-668891078) (-2-7-13-14-7-7-12-6)   ;(11110000000000000100111100000000) (-1777730400) (-268415232) (-15-15-15-11-100)   ;(10000000100000000000000000000101) (-1295326829) (-2139095035) (-7-15-7-15-15-15-15-11)   ;(10000100000000000000000001000100) (-935326730) (-2080374716) (-7-11-15-15-15-15-11-12)   ;(11011000100000000000000100000100) (-442810078) (-662699772) (-2-7-7-15-15-14-15-12)   ;(10000000101111111111101100011110) (-1277551398) (-2134901986) (-7-15-400-4-14-2)   ;(11011000110000000000000010000011) (-422810279) (-658505597) (-2-7-3-15-15-15-7-13)   ;
;192;(00000000100000000000000001000100) (40000104) (8388676) (800044)    ;(00011000100000000100010100011110) (-1254924860) (411059486) (1880451E)   ;(11011000110000000000000011000011) (-422810179) (-658505533) (-2-7-3-15-15-15-3-13)   ;(00000000100000000010101010000100) (40025204) (8399492) (802A84)   ;(00011000100000000100001000011110) (-1254926260) (411058718) (1880421E)   ;(00000100000000001111101000000100) (400175004) (67172868) (400FA04)   ;(00000001000000000011101001000100) (100035104) (16792132) (1003A44)   ;(00000001010100000000000000110100) (124000064) (22020148) (1500034)   ;
;200;(11110000000000000000101101000000) (-1777772300) (-268432576) (-15-15-15-15-4-120)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000011100100110) (2000003446) (268437286) (10000726)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;(11110000000000000100101111000000) (-1777732100) (-268416064) (-15-15-15-11-4-40)   ;(11110000000000000100001111000000) (-1777736100) (-268418112) (-15-15-15-11-12-40)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;
;208;(10000000000000000011011000100110) (-1335293788) (-2147469786) (-7-15-15-15-12-9-13-10)    ;(00000000001111111111010000000110) (17772006) (4191238) (3FF406)   ;(00000001000000000001111010000100) (100017204) (16785028) (1001E84)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000000000101101000000) (-1777772300) (-268432576) (-15-15-15-15-4-120)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000011000000011110) (2000030036) (268447774) (1000301E)   ;(11011000001000011000100000111010) (-472506410) (-668891078) (-2-7-13-14-7-7-12-6)   ;
;216;(11110000000000000100111100000000) (-1777730400) (-268415232) (-15-15-15-11-100)    ;(10000000100000000000000000000101) (-1295326829) (-2139095035) (-7-15-7-15-15-15-15-11)   ;(10000100000000000000000001000100) (-935326730) (-2080374716) (-7-11-15-15-15-15-11-12)   ;(11011000100000000000000100000100) (-442810078) (-662699772) (-2-7-7-15-15-14-15-12)   ;(10000000101111111111101100011110) (-1277551398) (-2134901986) (-7-15-400-4-14-2)   ;(11011000100000000000000000000011) (-442810479) (-662700029) (-2-7-7-15-15-15-15-13)   ;(00010000100000000001000000001100) (2040010014) (276828172) (1080100C)   ;(00010000000000000010001100100110) (2000021446) (268444454) (10002326)   ;
;224;(00000000100000000000001100000100) (40001404) (8389380) (800304)    ;(00000000000000000010001000000110) (21006) (8710) (2206)   ;(00000001000000000011101001000100) (100035104) (16792132) (1003A44)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000000000101101000000) (-1777772300) (-268432576) (-15-15-15-15-4-120)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(10000000100000000000001000110110) (-1295325768) (-2139094474) (-7-15-7-15-15-13-12-10)   ;(00000100010000000000000010000100) (420000204) (71303300) (4400084)   ;
;232;(00000000000000000000000100000110) (406) (262) (106)    ;(10000000001000111000100000111010) (-1324622762) (-2145155014) (-7-15-13-12-7-7-12-6)   ;(00000100000000001111101000000100) (400175004) (67172868) (400FA04)   ;(00000001000000000011101001000100) (100035104) (16792132) (1003A44)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000000000101101000000) (-1777772300) (-268432576) (-15-15-15-15-4-120)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000011100100110) (2000003446) (268437286) (10000726)   ;
;240;(00000001000000000000000001000100) (100000104) (16777284) (1000044)    ;(11110000000000000100101111000000) (-1777732100) (-268416064) (-15-15-15-11-4-40)   ;(11110000000000000100001111000000) (-1777736100) (-268418112) (-15-15-15-11-12-40)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000000000000001000100100110) (-1335316388) (-2147479258) (-7-15-15-15-14-14-13-10)   ;(00000000001111111111010000000110) (17772006) (4191238) (3FF406)   ;(00000001000000000001010000000100) (100012004) (16782340) (1001404)   ;
;248;(00000001010000001000000000000100) (120100004) (21004292) (1408004)    ;(11110000000000000000101101000000) (-1777772300) (-268432576) (-15-15-15-15-4-120)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000101100011110) (2000005436) (268438302) (10000B1E)   ;(11010100011000000000001000000101) (-1052809477) (-731905531) (-2-11-9-15-15-13-15-11)   ;(11110000000000000000100111000000) (-1777773100) (-268432960) (-15-15-15-15-6-40)   ;(10001000100000000011111111001100) (-295289120) (-2004860980) (-7-7-7-15-120-3-4)   ;(00010000000000000000100100100110) (2000004446) (268437798) (10000926)   ;
;256;(11110000000000000100110100000000) (-1777731400) (-268415744) (-15-15-15-11-300)    ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;(00000000100000000000000100000100) (40000404) (8388868) (800104)   ;(11010000101000000000001000000101) (-1432809477) (-794820091) (-2-15-5-15-15-13-15-11)   ;(11110000000000000000100111000000) (-1777773100) (-268432960) (-15-15-15-15-6-40)   ;(00000000001111111111100100000110) (17774406) (4192518) (3FF906)   ;(11010000001000000000001000000101) (-1472809477) (-803208699) (-2-15-13-15-15-13-15-11)   ;
;264;(11110000000000000000100111000000) (-1777773100) (-268432960) (-15-15-15-15-6-40)    ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(11011111110000000000001100010111) (277190945) (-541064425) (-20-3-15-15-12-14-9)   ;(11011100010000000000001000010111) (-62809455) (-599784937) (-2-3-11-15-15-13-14-9)   ;(11011100000000000000000100010111) (-82810055) (-603979497) (-2-3-15-15-15-14-14-9)   ;(11011110110000000000010000000100) (177191522) (-557841404) (-2-1-3-15-15-11-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;
;272;(00010000100000000000001000110111) (2040001067) (276824631) (10800237)    ;(00010000000001001100000000111010) (2001140072) (268746810) (1004C03A)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(00010000000001001101001010111010) (2001151272) (268751546) (1004D2BA)   ;(00000000100001000011000000111010) (41030072) (8663098) (84303A)   ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;
;280;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(11110000000000000100010011000000) (-1777735500) (-268417856) (-15-15-15-11-11-40)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000000000000000010100100110) (2000002446) (268436774) (10000526)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;
;288;(00010000000001001101001011111010) (2001151372) (268751610) (1004D2FA)    ;(00010000100000000000000001011100) (2040000134) (276824156) (1080005C)   ;(00010000110000000000000001001100) (2060000114) (281018444) (10C0004C)   ;(00011000000001011000100000111010) (-1293663224) (403015738) (1805883A)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000111000000000001100010111) (-1412809055) (-790625513) (-2-15-1-15-15-12-14-9)   ;
;296;(00000000100000111110100000000100) (40764004) (8644612) (83E804)    ;(00011000100000000000001000110101) (-1254966231) (411042357) (18800235)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00010000110000000000001000000100) (2060001004) (281018884) (10C00204)   ;(00011000100000000000000000110111) (-1254967229) (411041847) (18800037)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000101001110001000000010100) (51610024) (10948628) (A71014)   ;
;304;(00100000100010010011100000111010) (-252733224) (545863738) (2089383A)    ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00010001000000000000001000110101) (2100001065) (285213237) (11000235)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000100110101) (2060000465) (281018677) (10C00135)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;312;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)    ;(00000000110000000000110010000100) (60006204) (12586116) (C00C84)   ;(00010000110000000000000100110101) (2060000465) (281018677) (10C00135)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11010000111000000000001100010111) (-1412809055) (-790625513) (-2-15-1-15-15-12-14-9)   ;(00011000100000000000000000110111) (-1254967229) (411041847) (18800037)   ;(00010000100000001000000000001100) (2040100014) (276856844) (1080800C)   ;(00010000001111111111110100100110) (2017776446) (272629030) (103FFD26)   ;
;320;(11010000101000000000010000010111) (-1432808455) (-794819561) (-2-15-5-15-15-11-14-9)    ;(00010000100000000011111111010100) (2040037724) (276840404) (10803FD4)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(11010000111000000000001100010111) (-1412809055) (-790625513) (-2-15-1-15-15-12-14-9)   ;(00011001000000000000000000110111) (-1194967229) (419430455) (19000037)   ;(00100000100000001000000000001100) (-254867282) (545292300) (2080800C)   ;(00010000001111111111110100100110) (2017776446) (272629030) (103FFD26)   ;(00100000100000000011111111001100) (-254929582) (545275852) (20803FCC)   ;
;328;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11010001011000000000001100010111) (-1352809055) (-782236905) (-2-14-9-15-15-12-14-9)   ;(00101000100000000000000000110111) (745032771) (679477303) (28800037)   ;(00010000100000001000000000001100) (2040100014) (276856844) (1080800C)   ;(00010000001111111111110100100110) (2017776446) (272629030) (103FFD26)   ;(11010000111000000000010000010111) (-1412808455) (-790625257) (-2-15-1-15-15-11-14-9)   ;(00100000100000000011111111001100) (-254929582) (545275852) (20803FCC)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;
;336;(00101000100000000000000000110101) (745032769) (679477301) (28800035)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000100000000100000000000100) (40040004) (8404996) (804004)   ;(11010000101000000000010000010101) (-1432808457) (-794819563) (-2-15-5-15-15-11-14-11)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00000000110000001111111111000100) (60177704) (12648388) (C0FFC4)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;344;(00000000100001000000000000110100) (41000064) (8650804) (840034)    ;(00010000100000010000000000000100) (2040200004) (276889604) (10810004)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(11010000101000000000001100010101) (-1432809057) (-794819819) (-2-15-5-15-15-12-14-11)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00011000100000000000000000110111) (-1254967229) (411041847) (18800037)   ;(00010000100000001000000000001100) (2040100014) (276856844) (1080800C)   ;
;352;(00010000001111111111110100100110) (2017776446) (272629030) (103FFD26)    ;(11110000000000000101010010000000) (-1777725600) (-268413824) (-15-15-15-10-11-80)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11110000000000000100111000000001) (-1777730777) (-268415487) (-15-15-15-11-1-15-15)   ;(11010000101000000000001100010111) (-1432809055) (-794819817) (-2-15-5-15-15-12-14-9)   ;(00000000110000001011111111000100) (60137704) (12632004) (C0BFC4)   ;(11010000001000000000010000010101) (-1472808457) (-803208171) (-2-15-13-15-15-11-14-11)   ;
;360;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;(11011001010000000000000000010101) (-362810457) (-650117099) (-2-6-11-15-15-15-14-11)   ;(11011001100000000000000100010101) (-342810057) (-645922539) (-2-6-7-15-15-14-14-11)   ;(11011001110000000000001000010101) (-322809457) (-641727979) (-2-6-3-15-15-13-14-11)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11011110110000000000001100000100) (177190922) (-557841660) (-2-1-3-15-15-12-15-12)   ;
;368;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111100000000100) (194963522) (-553650172) (-2-1000-7-15-12)   ;(00000000101000001110100100110100) (50164464) (10545460) (A0E934)   ;(00010000101010001110000111000100) (2052160704) (279503300) (10A8E1C4)   ;(00000000110001000000000000110100) (61000064) (12845108) (C40034)   ;(00011000110000001000100000000100) (-1234863292) (415270916) (18C08804)   ;(11011111110000000000011100010101) (277192943) (-541063403) (-20-3-15-15-8-14-11)   ;(11011101010000000000011000010101) (37192543) (-583006699) (-2-2-11-15-15-9-14-11)   ;
;376;(11011101000000000000010100010101) (17191943) (-587201259) (-2-2-15-15-15-10-14-11)    ;(11011100110000000000010000010101) (-22808457) (-591395819) (-2-3-3-15-15-11-14-11)   ;(11011100100000000000001100010101) (-42809057) (-595590379) (-2-3-7-15-15-12-14-11)   ;(11011100010000000000001000010101) (-62809457) (-599784939) (-2-3-11-15-15-13-14-11)   ;(11011100000000000000000100010101) (-82810057) (-603979499) (-2-3-15-15-15-14-14-11)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(00000000100001000000000000110100) (41000064) (8650804) (840034)   ;(00010000100000001000000000000100) (2040100004) (276856836) (10808004)   ;
;384;(00010000000000000000000000110101) (2000000065) (268435509) (10000035)    ;(00000001000000111100000000110100) (100740064) (17023028) (103C034)   ;(00100001000001011100010100000100) (-193624892) (554026244) (2105C504)   ;(11110000000000010010101001000000) (-1777552700) (-268359104) (-15-15-14-13-5-120)   ;(00010000000000000000001100100110) (2000001446) (268436262) (10000326)   ;(00000100001000011010101111110100) (410325764) (69315572) (421ABF4)   ;(10000100000010111111111001000100) (-932549730) (-2079588796) (-7-11-15-40-1-11-12)   ;(00000000000000001010101100000110) (125406) (43782) (AB06)   ;
;392;(00000001000000111100000000110100) (100740064) (17023028) (103C034)    ;(00100001000001011010001100000100) (-193645892) (554017540) (2105A304)   ;(11110000000000001111010011000000) (-1777605500) (-268372800) (-15-15-150-11-40)   ;(00010000000000000000001100100110) (2000001446) (268436262) (10000326)   ;(00000100001000011010101111110100) (410325764) (69315572) (421ABF4)   ;(10000100000010111110100100000100) (-932562430) (-2079594236) (-7-11-15-4-1-6-15-12)   ;(00000000000000001010010000000110) (122006) (41990) (A406)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;
;400;(11110000000000001100100111000000) (-1777633100) (-268383808) (-15-15-15-3-6-40)    ;(00010000000000001001111100011110) (2000117436) (268476190) (10009F1E)   ;(00000100000000111100000000110100) (400740064) (67354676) (403C034)   ;(10000100000001011011000000000100) (-933996830) (-2080002044) (-7-11-15-10-4-15-15-12)   ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(00000001010000000000110100000100) (120006404) (20974852) (1400D04)   ;(11011000000011011000100000111010) (-479506410) (-670201798) (-2-7-15-2-7-7-12-6)   ;(11110000000000001101110001000000) (-1777621700) (-268379072) (-15-15-15-2-3-120)   ;
;408;(00010000000000001001100000011110) (2000114036) (268474398) (1000981E)    ;(10000000110000000000000000000011) (-1275326831) (-2134900733) (-7-15-3-15-15-15-15-13)   ;(00000000100000000001111111000100) (40017704) (8396740) (801FC4)   ;(00011000100000001001010100011110) (-1254854860) (411079966) (1880951E)   ;(10000000110000000000000001000011) (-1275326731) (-2134900669) (-7-15-3-15-15-15-11-13)   ;(00000000100000000001000101000100) (40010504) (8393028) (801144)   ;(00011000100000001001001000011110) (-1254856260) (411079198) (1880921E)   ;(10000000110000000000000010000011) (-1275326631) (-2134900605) (-7-15-3-15-15-15-7-13)   ;
;416;(00000000100000000001001100000100) (40011404) (8393476) (801304)    ;(00011000100000001000111100011110) (-1254859860) (411078430) (18808F1E)   ;(10000000110000000000000011000011) (-1275326531) (-2134900541) (-7-15-3-15-15-15-3-13)   ;(00000000100000000001000110000100) (40010604) (8393092) (801184)   ;(00011000100000001000110000011110) (-1254861260) (411077662) (18808C1E)   ;(10000000100000000000010001000011) (-1295324731) (-2139093949) (-7-15-7-15-15-11-11-13)   ;(10000000110000000000010000000011) (-1275324831) (-2134899709) (-7-15-3-15-15-11-15-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;
;424;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)    ;(00000000110000000000000010000100) (60000204) (12583044) (C00084)   ;(00010000110000001000011000011110) (2060103036) (281052702) (10C0861E)   ;(10000000100000000000010011000011) (-1295324531) (-2139093821) (-7-15-7-15-15-11-3-13)   ;(10000000110000000000010010000011) (-1275324631) (-2134899581) (-7-15-3-15-15-11-7-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00000000110000000001110001000100) (60016104) (12590148) (C01C44)   ;
;432;(00010000110000001000000000011110) (2060100036) (281051166) (10C0801E)    ;(10000000100000000000011001000011) (-1295323731) (-2139093437) (-7-15-7-15-15-9-11-13)   ;(10000000110000000000011010000011) (-1275323631) (-2134899069) (-7-15-3-15-15-9-7-13)   ;(10000001010000000000101001000011) (-1215321731) (-2126509501) (-7-14-11-15-15-5-11-13)   ;(10000001000000000000011011000011) (-1235323531) (-2130704701) (-7-14-15-15-15-9-3-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(10000001110000000000011000000011) (-1175323831) (-2118121981) (-7-14-3-15-15-9-15-13)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;
;440;(00100000000010001001011000111010) (-292854224) (537433658) (2008963A)    ;(00101000000010101001001000111010) (707543776) (671781434) (280A923A)   ;(10000001100000000000101000000011) (-1195321831) (-2122315261) (-7-14-7-15-15-5-15-13)   ;(00010001110001001011000000111010) (-2133837224) (298102842) (11C4B03A)   ;(00011000100001101011000000111010) (-1253437224) (411480122) (1886B03A)   ;(00100000111010101011000000111010) (-222437224) (552251450) (20EAB03A)   ;(00101001101001001011000000111010) (856162776) (698658874) (29A4B03A)   ;(00000100110000000000000001000100) (460000104) (79691844) (4C00044)   ;
;448;(00000000000000000110100000000110) (64006) (26630) (6806)    ;(10010000000010011000100000111010) (666977238) (-1878423494) (-6-15-15-6-7-7-12-6)   ;(11110000000000001100100111000000) (-1777633100) (-268383808) (-15-15-15-3-6-40)   ;(00010000000000000110110100011110) (2000066436) (268463390) (10006D1E)   ;(10001001010000000000101011000011) (-215321531) (-1992291645) (-7-6-11-15-15-5-3-13)   ;(10001000100000000000101010000011) (-295321631) (-2004874621) (-7-7-7-15-15-5-7-13)   ;(00000100000000111100000000110100) (400740064) (67354676) (403C034)   ;(10000100000001011011110100000100) (-933990430) (-2079998716) (-7-11-15-10-4-2-15-12)   ;
;456;(00101000000010101001001000111010) (707543776) (671781434) (280A923A)    ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(11011000000011011000100000111010) (-479506410) (-670201798) (-2-7-15-2-7-7-12-6)   ;(00101000100010101011000000111010) (747562776) (680177722) (288AB03A)   ;(11110000000000001101110001000000) (-1777621700) (-268379072) (-15-15-15-2-3-120)   ;(00010000000000000110001100011110) (2000061436) (268460830) (1000631E)   ;(10000000100000000000000001000011) (-1295326731) (-2139094973) (-7-15-7-15-15-15-11-13)   ;(10000000110000000000000010000011) (-1275326631) (-2134900605) (-7-15-3-15-15-15-7-13)   ;
;464;(10000001000000000000000011000011) (-1235326531) (-2130706237) (-7-14-15-15-15-15-3-13)    ;(10000001100000000000000000000011) (-1195326831) (-2122317821) (-7-14-7-15-15-15-15-13)   ;(10001001010000000000101011000011) (-215321531) (-1992291645) (-7-6-11-15-15-5-3-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;(00100000000010001001011000111010) (-292854224) (537433658) (2008963A)   ;(00010001100001001011000000111010) (2141130072) (293908538) (1184B03A)   ;(00101000000010101001001000111010) (707543776) (671781434) (280A923A)   ;
;472;(10001001100000000000101010000011) (-195321631) (-1988097405) (-7-6-7-15-15-5-7-13)    ;(00011000100001101011000000111010) (-1253437224) (411480122) (1886B03A)   ;(00100000110010001011000000111010) (-232837224) (550023226) (20C8B03A)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00101001101010001011000000111010) (857162776) (698921018) (29A8B03A)   ;(00100000100000000100100000011110) (-254923260) (545277982) (2080481E)   ;(10000000100000000000010001000011) (-1295324731) (-2139093949) (-7-15-7-15-15-11-11-13)   ;(10000000110000000000010010000011) (-1275324631) (-2134899581) (-7-15-3-15-15-11-7-13)   ;
;480;(10000001000000000000010011000011) (-1235324531) (-2130705213) (-7-14-15-15-15-11-3-13)    ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(10000001010000000000010000000011) (-1215324831) (-2126511101) (-7-14-11-15-15-11-15-13)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;(00100000000010001001011000111010) (-292854224) (537433658) (2008963A)   ;(00010001010001001011000000111010) (2121130072) (289714234) (1144B03A)   ;(00011000100001101011000000111010) (-1253437224) (411480122) (1886B03A)   ;(00100000110010001011000000111010) (-232837224) (550023226) (20C8B03A)   ;
;488;(00100000000000000011110100100110) (-294930850) (536886566) (20003D26)    ;(10000000100000000000001001000011) (-1295325731) (-2139094461) (-7-15-7-15-15-13-11-13)   ;(10000000110000000000000101000011) (-1275326331) (-2134900413) (-7-15-3-15-15-14-11-13)   ;(10000001000000000000001010000011) (-1235325631) (-2130705789) (-7-14-15-15-15-13-7-13)   ;(10000001010000000000000110000011) (-1215326231) (-2126511741) (-7-14-11-15-15-14-7-13)   ;(10000001100000000000001011000011) (-1195325531) (-2122317117) (-7-14-7-15-15-13-3-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(10000001110000000000000111000011) (-1175326131) (-2118123069) (-7-14-3-15-15-14-3-13)   ;
;496;(10000010010000000000001000000011) (-1115325831) (-2109734397) (-7-13-11-15-15-13-15-13)    ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(00100000000010001001010000111010) (-292855224) (537433146) (2008943A)   ;(10000010000000000000000100000011) (-1135326431) (-2113928957) (-7-13-15-15-15-14-15-13)   ;(00101000000010101001010000111010) (707544776) (671781946) (280A943A)   ;(00110000000011001001011000111010) (1708145776) (806131258) (300C963A)   ;(00010010010001001011000000111010) (-2073837224) (306491450) (1244B03A)   ;(00111000000011101001011000111010) (-1586421520) (940480058) (380E963A)   ;
;504;(00100000100010001011000000111010) (-252837224) (545828922) (2088B03A)    ;(00011010000001101011000000111010) (-1093437224) (436645946) (1A06B03A)   ;(00101000110010101011000000111010) (767562776) (684372026) (28CAB03A)   ;(00110001000011001011000000111010) (1808162776) (822915130) (310CB03A)   ;(00000000100000111100000000110100) (40740064) (8634420) (83C034)   ;(00111001010010001011000000111010) (-1467804520) (961065018) (3948B03A)   ;(00110000100000000011001000100110) (1745063750) (813707814) (30803226)   ;(11110000000000001100100111000000) (-1777633100) (-268383808) (-15-15-15-3-6-40)   ;
;512;(00010000000000000011000000011110) (2000030036) (268447774) (1000301E)    ;(10000000100000000000001001000011) (-1295325731) (-2139094461) (-7-15-7-15-15-13-11-13)   ;(10000001000000000000001010000011) (-1235325631) (-2130705789) (-7-14-15-15-15-13-7-13)   ;(10000001010000000000010001000011) (-1215324731) (-2126511037) (-7-14-11-15-15-11-11-13)   ;(10000001100000000000001011000011) (-1195325531) (-2122317117) (-7-14-7-15-15-13-3-13)   ;(10000000110000000000010010000011) (-1275324631) (-2134899581) (-7-15-3-15-15-11-7-13)   ;(10000001110000000000010011000011) (-1175324531) (-2118122301) (-7-14-3-15-15-11-3-13)   ;(10000010000000000000001000000011) (-1135325831) (-2113928701) (-7-13-15-15-15-13-15-13)   ;
;520;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)    ;(10000010010000000000010000000011) (-1115324831) (-2109733885) (-7-13-11-15-15-11-15-13)   ;(00100000000010001001010000111010) (-292855224) (537433146) (2008943A)   ;(00101000000010101001001000111010) (707543776) (671781434) (280A923A)   ;(00110000000011001001011000111010) (1708145776) (806131258) (300C963A)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;(00010010000001001011000000111010) (-2093837224) (302297146) (1204B03A)   ;(00111000000011101001011000111010) (-1586421520) (940480058) (380E963A)   ;
;528;(00100000100010001011000000111010) (-252837224) (545828922) (2088B03A)    ;(00101010010010101011000000111010) (927562776) (709537850) (2A4AB03A)   ;(00110001000011001011000000111010) (1808162776) (822915130) (310CB03A)   ;(00011001010001101011000000111010) (-1173437224) (424063034) (1946B03A)   ;(00111000111000001011000000111010) (-1519804520) (954249274) (38E0B03A)   ;(00110100011000000000000000110100) (2135032768) (878706740) (34600034)   ;(00000000000000000000110100000110) (6406) (3334) (D06)   ;(00000000100111111111111111000100) (47777704) (10485700) (9FFFC4)   ;
;536;(00010100000000000000001100101110) (-1894965840) (335545134) (1400032E)    ;(10000100001000000000000000000100) (-925326830) (-2078277628) (-7-11-13-15-15-15-15-12)   ;(00000000111000000000000000000100) (70000004) (14680068) (E00004)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000001000011000100000111010) (10304072) (2197562) (21883A)   ;(00011000101111111111111111001100) (-1237189582) (415236044) (18BFFFCC)   ;(10001000000010011000100000111010) (-333022762) (-2012641222) (-7-7-15-6-7-7-12-6)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;
;544;(11011000000011011000100000111010) (-479506410) (-670201798) (-2-7-15-2-7-7-12-6)    ;(10001000101000111000100000111010) (-284622762) (-2002548678) (-7-7-5-12-7-7-12-6)   ;(11110000000000001101110001000000) (-1777621700) (-268379072) (-15-15-15-2-3-120)   ;(00010000000000000000110100011110) (2000006436) (268438814) (10000D1E)   ;(10000000000001111000100000111010) (-1333622762) (-2146990022) (-7-15-15-8-7-7-12-6)   ;(10000000001111111111000100011110) (-1317556398) (-2143293154) (-7-15-1200-14-14-2)   ;(10100000101111111111111111001100) (-1572516416) (-1598029876) (-5-15-4000-3-4)   ;(10010000101001011000100000111010) (715977238) (-1868199878) (-6-15-5-10-7-7-12-6)   ;
;552;(10011100110000000000000001000100) (2124673270) (-1665138620) (-6-3-3-15-15-15-11-12)    ;(00000100010000111100000000110100) (420740064) (71548980) (443C034)   ;(10001100010001011011000000000100) (86003170) (-1941590012) (-7-3-11-10-4-15-15-12)   ;(10001000100000000000101101000011) (-295321331) (-2004874429) (-7-7-7-15-15-4-11-13)   ;(10001000110000000000101100000011) (-275321431) (-2000680189) (-7-7-3-15-15-4-15-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00010100111111111001000100001110) (-1817256880) (352293134) (14FF910E)   ;
;560;(00000000000000000001100000000110) (14006) (6150) (1806)    ;(00000100001000011010101111110100) (410325764) (69315572) (421ABF4)   ;(10000100000010111110110000000100) (-932560830) (-2079593468) (-7-11-15-4-1-3-15-12)   ;(00000000101111111111111111000100) (57777704) (12582852) (BFFFC4)   ;(00000000110001000000000000110100) (61000064) (12845108) (C40034)   ;(00011000110000001000100000000100) (-1234863292) (415270916) (18C08804)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(00000000100001000000000000110100) (41000064) (8650804) (840034)   ;
;568;(00010000100000001000000000000100) (2040100004) (276856836) (10808004)    ;(00010000000000000000000000110101) (2000000065) (268435509) (10000035)   ;(00000001000000000011001000000100) (100031004) (16790020) (1003204)   ;(11110000000000000100101111000000) (-1777732100) (-268416064) (-15-15-15-11-4-40)   ;(11110000000000000100001111000000) (-1777736100) (-268418112) (-15-15-15-11-12-40)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;(00000000100001000000000000110100) (41000064) (8650804) (840034)   ;(00010000100000001000100000000100) (2040104004) (276858884) (10808804)   ;
;576;(00010100000000000000000000110101) (-1894967231) (335544373) (14000035)    ;(00000000111111111111111111000100) (77777704) (16777156) (FFFFC4)   ;(00010000101111111111100000000100) (2057774004) (281016324) (10BFF804)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(00000001000000000100101100000100) (100045404) (16796420) (1004B04)   ;(11110000000000000100101111000000) (-1777732100) (-268416064) (-15-15-15-11-4-40)   ;(11110000000000000100001111000000) (-1777736100) (-268418112) (-15-15-15-11-12-40)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;
;584;(00000000001111111110101000000110) (17765006) (4188678) (3FEA06)    ;(00000000111010111111100100110100) (72774464) (15464756) (EBF934)   ;(00011000111010101111111111000100) (-1222389592) (418054084) (18EAFFC4)   ;(00000000100001000000000000110100) (41000064) (8650804) (840034)   ;(00010000100000001000100000000100) (2040104004) (276858884) (10808804)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(11110000000000010101010011000000) (-1777525500) (-268348224) (-15-15-14-10-11-40)   ;(00000000001000011000100000111010) (10304072) (2197562) (21883A)   ;
;592;(11110000000000010101011001000000) (-1777524700) (-268347840) (-15-15-14-10-9-120)    ;(10101000001111101110100000111010) (-612730058) (-1472272326) (-5-7-12-1-1-7-12-6)   ;(00000000001111111110000000000110) (17760006) (4186118) (3FE006)   ;(11010000111000000000010100010111) (-1412808055) (-790625001) (-2-15-1-15-15-10-14-9)   ;(00100001001111111111111110000100) (-177189692) (557842308) (213FFF84)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00011000100000000000001000010111) (-1254966269) (411042327) (18800217)   ;(00010000101111111111111110000100) (2057777604) (281018244) (10BFFF84)   ;
;600;(00100000100000000000010000101110) (-254965240) (545260590) (2080042E)    ;(00011000100000000000000010000011) (-1254967093) (411041923) (18800083)   ;(00011000110000000000010100010111) (-1234964869) (415237399) (18C00517)   ;(00100000100001010011100000111010) (-253733224) (545601594) (2085383A)   ;(00010000110010111000100000111010) (2062704072) (281774138) (10CB883A)   ;(00101000000001011000100000111010) (706336776) (671451194) (2805883A)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)   ;
;608;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)    ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(00100001000000000000001000010111) (-194966269) (553648663) (21000217)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(11011111110000000000000100010101) (277189943) (-541064939) (-20-3-15-15-14-14-11)   ;(10000000000000000000000000001101) (-1335326819) (-2147483635) (-7-15-15-15-15-15-15-3)   ;(11010001011000000000010100010111) (-1352808055) (-782236393) (-2-14-9-15-15-10-14-9)   ;(00100000100000000000111100100110) (-254959850) (545263398) (20800F26)   ;
;616;(00101000100000000000001000010111) (745033731) (679477783) (28800217)    ;(00100000100000000000110100101110) (-254960840) (545262894) (20800D2E)   ;(00100000000000000001000000011110) (-294957260) (536875038) (2000101E)   ;(00101000110000000000000000000011) (765032707) (683671555) (28C00003)   ;(00000000100000000000000011000100) (40000304) (8388804) (8000C4)   ;(00011000100000000000101100011110) (-1254961860) (411044638) (18800B1E)   ;(00101001000000000000010000010111) (805034731) (687866903) (29000417)   ;(10000001000000000000001100010101) (-1235325409) (-2130705643) (-7-14-15-15-15-12-14-11)   ;
;624;(00100000000000000000001000100110) (-294966250) (536871462) (20000226)    ;(11110000000000001001010011000000) (-1777665500) (-268397376) (-15-15-15-6-11-40)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00101000100000000000010000010111) (745034731) (679478295) (28800417)   ;(00000000000001111000100000111010) (1704072) (493626) (7883A)   ;(10000000100000000000010000010101) (-1295324809) (-2139093995) (-7-15-7-15-15-11-14-11)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;
;632;(00000000000000000000010000000110) (2006) (1030) (406)    ;(10000000000000000000001100010101) (-1335325409) (-2147482859) (-7-15-15-15-15-12-14-11)   ;(00000000001111111111100000000110) (17774006) (4192262) (3FF806)   ;(10000001000000000000001100010101) (-1235325409) (-2130705643) (-7-14-15-15-15-12-14-11)   ;(00000000001111111111010000000110) (17772006) (4191238) (3FF406)   ;(00011000000001011000100000111010) (-1293663224) (403015738) (1805883A)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;
;640;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;(00000001100000000111111110000100) (140077604) (25198468) (1807F84)   ;(00000001110000000000000010000100) (160000204) (29360260) (1C00084)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11011111110000000000001100010101) (277190943) (-541064427) (-20-3-15-15-12-14-11)   ;
;648;(11011100100000000000001000010101) (-42809457) (-595590635) (-2-3-7-15-15-13-14-11)    ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(00101000001000111000100000111010) (715736776) (673417274) (2823883A)   ;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)   ;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)   ;(00000000100000000000000011000100) (40000304) (8388804) (8000C4)   ;(00000000000000000010110100000110) (26406) (11526) (2D06)   ;(10000000100000000000000001000011) (-1295326731) (-2139094973) (-7-15-7-15-15-15-11-13)   ;
;656;(10000000110000000000000000000011) (-1275326831) (-2134900733) (-7-15-3-15-15-15-15-13)    ;(10000100100000000000000001000100) (-895326730) (-2071986108) (-7-11-7-15-15-15-11-12)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)   ;(00010000101000000000000000011100) (2050000034) (278921244) (10A0001C)   ;(00010000101000000000000000000100) (2050000004) (278921220) (10A00004)   ;(00000000111010101001010101000100) (72512504) (15373636) (EA9544)   ;
;664;(00010000110000000000001000100110) (2060001046) (281018918) (10C00226)    ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;(00000000000000000010000100000110) (20406) (8454) (2106)   ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(10001000000010111000100000111010) (-332622762) (-2012510150) (-7-7-15-4-7-7-12-6)   ;(00000001100000000000110110000100) (140006604) (25169284) (1800D84)   ;(00000001110000000000000010000100) (160000204) (29360260) (1C00084)   ;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)   ;
;672;(00010000000000000000101100011110) (2000005436) (268438302) (10000B1E)    ;(10000000100000000000000001000011) (-1295326731) (-2139094973) (-7-15-7-15-15-15-11-13)   ;(10000000110000000000000000000011) (-1275326831) (-2134900733) (-7-15-3-15-15-15-15-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)   ;(00010000101000000000000000011100) (2050000034) (278921244) (10A0001C)   ;(00010000101000000000000000000100) (2050000004) (278921220) (10A00004)   ;
;680;(00000000110100000101000110000100) (64050604) (13652356) (D05184)    ;(00010000110000000000001000011110) (2060001036) (281018910) (10C0021E)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000001000000000110) (10006) (4102) (1006)   ;(10001000000010111000100000111010) (-332622762) (-2012510150) (-7-7-15-4-7-7-12-6)   ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(00000001100000000001010010000100) (140012204) (25171076) (1801484)   ;(00000001110000000000000010000100) (160000204) (29360260) (1C00084)   ;
;688;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)    ;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000100000000110) (4006) (2054) (806)   ;(10010000100000000000000000000011) (704673169) (-1870659581) (-6-15-7-15-15-15-15-13)   ;(10000000110000000000000000000011) (-1275326831) (-2134900733) (-7-15-3-15-15-15-15-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;
;696;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)    ;(00010000101000000000000000011100) (2050000034) (278921244) (10A0001C)   ;(00010000101000000000000000000100) (2050000004) (278921220) (10A00004)   ;(00010000100100000101000110011000) (2044050630) (277893528) (10905198)   ;(11011111110000000000001100010111) (277190945) (-541064425) (-20-3-15-15-12-14-9)   ;(11011100100000000000001000010111) (-42809455) (-595590633) (-2-3-7-15-15-13-14-9)   ;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;
;704;(11011110110000000000010000000100) (177191522) (-557841404) (-2-1-3-15-15-11-15-12)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111101000000100) (194964522) (-553649660) (-2-1000-5-15-12)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(11011100110000000000010000010101) (-22808457) (-591395819) (-2-3-3-15-15-11-14-11)   ;(11011100010000000000001000010101) (-62809457) (-599784939) (-2-3-11-15-15-13-14-11)   ;(11011111110000000000010100010101) (277191943) (-541063915) (-20-3-15-15-10-14-11)   ;(11011100100000000000001100010101) (-42809057) (-595590379) (-2-3-7-15-15-12-14-11)   ;
;712;(11011100000000000000000100010101) (-82810057) (-603979499) (-2-3-15-15-15-14-14-11)    ;(00100000001000111000100000111010) (-284263224) (539199546) (2023883A)   ;(11010100111000000000010100010111) (-1012808055) (-723516137) (-2-11-1-15-15-10-14-9)   ;(00011001000000000101001100101110) (-1194915840) (419451694) (1900532E)   ;(10011000100000000000001000010111) (1704674193) (-1736441321) (-6-7-7-15-15-13-14-9)   ;(00100000100000000101000100101110) (-254916840) (545280302) (2080512E)   ;(10011100000000000000000000000011) (2064673169) (-1677721597) (-6-3-15-15-15-15-15-13)   ;(00000001110000000000000010000100) (160000204) (29360260) (1C00084)   ;
;720;(10000001110000000010100000100110) (-1175302788) (-2118113242) (-7-14-3-15-13-7-13-10)    ;(00000000100000000000000011000100) (40000304) (8388804) (8000C4)   ;(10000000100000000011010000100110) (-1295294788) (-2139081690) (-7-15-7-15-12-11-13-10)   ;(10000000110000000100101100011110) (-1275281398) (-2134881506) (-7-15-3-15-11-4-14-2)   ;(00100000101111111111111111001100) (-237189582) (549453772) (20BFFFCC)   ;(00010000110001001101100000111010) (2061154072) (281335866) (10C4D83A)   ;(10011000110000000000001100010111) (1724674593) (-1732246761) (-6-7-3-15-15-12-14-9)   ;(00100000100001011000100000111010) (-253663224) (545622074) (2085883A)   ;
;728;(00010001100000000111111111001100) (2140077714) (293633996) (11807FCC)    ;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)   ;(00010000001001001101001001111010) (2011151172) (270848634) (1024D27A)   ;(00000000100000000111111111000100) (40077704) (8421316) (807FC4)   ;(00110000100000000000001100100110) (1745034150) (813695782) (30800326)   ;(10010000110010111000100000111010) (727377238) (-1865709510) (-6-15-3-4-7-7-12-6)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(00000000000000000000101100000110) (5406) (2822) (B06)   ;
;736;(10010000110010111000100000111010) (727377238) (-1865709510) (-6-15-3-4-7-7-12-6)    ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(10000000000011111000100000111010) (-1331622762) (-2146465734) (-7-15-150-7-7-12-6)   ;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)   ;(00010000000000000011101000011110) (2000035036) (268450334) (10003A1E)   ;(10011001010000000000001100010111) (1784674593) (-1723858153) (-6-6-11-15-15-12-14-9)   ;(10000000000011111000100000111010) (-1331622762) (-2146465734) (-7-15-150-7-7-12-6)   ;(11011100000010011000100000111010) (-80506410) (-603355078) (-2-3-15-6-7-7-12-6)   ;
;744;(00101100000010111000100000111010) (1107736776) (738953274) (2C0B883A)    ;(10010001010010111000100000111010) (787377238) (-1857320902) (-6-14-11-4-7-7-12-6)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)   ;(00010000000000000011001000011110) (2000031036) (268448286) (1000321E)   ;(11011000100000000000000001000011) (-442810379) (-662699965) (-2-7-7-15-15-15-11-13)   ;(11011001000000000000000000000011) (-382810479) (-654311421) (-2-6-15-15-15-15-15-13)   ;(10001000110000000000000001001100) (-275326720) (-2000682932) (-7-7-3-15-15-15-11-4)   ;
;752;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)    ;(00011000000001110000000000111010) (-1293367224) (403111994) (1807003A)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)   ;(00011000000000000000001000011110) (-1294966260) (402653726) (1800021E)   ;(00010000000001001101000100111010) (2001150472) (268751162) (1004D13A)   ;(00000000000000000010100100000110) (24406) (10502) (2906)   ;(00010000100000111111111111001100) (2040777714) (277086156) (1083FFCC)   ;
;760;(00000000000000000010011100000110) (23406) (9990) (2706)    ;(00100000000010101101001000111010) (-292416224) (537580090) (200AD23A)   ;(10011000100000000000001100010111) (1704674593) (-1736441065) (-6-7-7-15-15-12-14-9)   ;(00100001100000000011111111001100) (-154929582) (562053068) (21803FCC)   ;(00110001100011011000100000111010) (1848336776) (831359034) (318D883A)   ;(00101000100010111000100000111010) (747736776) (680233018) (288B883A)   ;(10000000000011111000100000111010) (-1331622762) (-2146465734) (-7-15-150-7-7-12-6)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;
;768;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)    ;(00010000000000000001110100011110) (2000016436) (268442910) (10001D1E)   ;(11011000100000000000000001000011) (-442810379) (-662699965) (-2-7-7-15-15-15-11-13)   ;(11011000110000000000000000000011) (-422810479) (-658505725) (-2-7-3-15-15-15-15-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00000000000000000001100100000110) (14406) (6406) (1906)   ;(00100000000010101101000111111010) (-292416524) (537580026) (200AD1FA)   ;
;776;(10011000100000000000001100010111) (1704674593) (-1736441065) (-6-7-7-15-15-12-14-9)    ;(00100001100000000001111111001100) (-154949582) (562044876) (21801FCC)   ;(00110001100011011000100000111010) (1848336776) (831359034) (318D883A)   ;(00101000100010111000100000111010) (747736776) (680233018) (288B883A)   ;(00110001100011011000100000111010) (1848336776) (831359034) (318D883A)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(00000001110000000000000100000100) (160000404) (29360388) (1C00104)   ;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)   ;
;784;(00010000000000000000111000011110) (2000007036) (268439070) (10000E1E)    ;(11011000100000000000000011000011) (-442810179) (-662699837) (-2-7-7-15-15-15-3-13)   ;(11011000110000000000000010000011) (-422810279) (-658505597) (-2-7-3-15-15-15-7-13)   ;(11011001000000000000000001000011) (-382810379) (-654311357) (-2-6-15-15-15-15-11-13)   ;(00010000000001001001011000111010) (2001113072) (268736058) (1004963A)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;(11011001010000000000000000000011) (-362810479) (-650117117) (-2-6-11-15-15-15-15-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;
;792;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)    ;(00010001010001001011000000111010) (2121130072) (289714234) (1144B03A)   ;(00100000100010001011000000111010) (-252837224) (545828922) (2088B03A)   ;(00000000100001000000000000110100) (41000064) (8650804) (840034)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(00100000100001000111000000111010) (-253897224) (545550394) (2084703A)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;
;800;(11011111110000000000010100010111) (277191945) (-541063913) (-20-3-15-15-10-14-9)    ;(11011100110000000000010000010111) (-22808455) (-591395817) (-2-3-3-15-15-11-14-9)   ;(11011100100000000000001100010111) (-42809055) (-595590377) (-2-3-7-15-15-12-14-9)   ;(11011100010000000000001000010111) (-62809455) (-599784937) (-2-3-11-15-15-13-14-9)   ;(11011100000000000000000100010111) (-82810055) (-603979497) (-2-3-15-15-15-14-14-9)   ;(11011110110000000000011000000100) (177192522) (-557840892) (-2-1-3-15-15-9-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;
;808;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)    ;(11010100001000000000010100010111) (-1072808055) (-736099049) (-2-11-13-15-15-10-14-9)   ;(11011111110000000000001100010101) (277190943) (-541064427) (-20-3-15-15-12-14-11)   ;(11011100100000000000001000010101) (-42809457) (-595590635) (-2-3-7-15-15-13-14-11)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;(10000000000000000000001000011110) (-1335325798) (-2147483106) (-7-15-15-15-15-13-14-2)   ;(00000001000000000000000110000100) (100000604) (16777604) (1000184)   ;(00000000000000000011101000000110) (35006) (14854) (3A06)   ;
;816;(10000000100000000000000001000011) (-1295326731) (-2139094973) (-7-15-7-15-15-15-11-13)    ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000000000000001000011110) (2000001036) (268435998) (1000021E)   ;(00000001000000000000000101000100) (100000504) (16777540) (1000144)   ;(00000000000000000011010100000110) (32406) (13574) (3506)   ;(10000100010000000000011100010111) (-915323407) (-2076178665) (-7-11-11-15-15-8-14-9)   ;(00100100010000000000000100101110) (125033160) (608174382) (2440012E)   ;(00100000001000111000100000111010) (-284263224) (539199546) (2023883A)   ;
;824;(10000000110000000000011000010111) (-1275323807) (-2134899177) (-7-15-3-15-15-9-14-9)    ;(10000000000000000000011000010101) (-1335323809) (-2147482091) (-7-15-15-15-15-9-14-11)   ;(10001000000000000000001000011110) (-335325798) (-2013265378) (-7-7-15-15-15-13-14-2)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000000000000000010110100000110) (26406) (11526) (2D06)   ;(10000000100000000000000010000011) (-1295326631) (-2139094909) (-7-15-7-15-15-15-7-13)   ;(00010000001001001001001001111010) (2011111172) (270832250) (1024927A)   ;(00011000000000000000101000100110) (-1294962250) (402655782) (18000A26)   ;
;832;(00011001001111111111111111000100) (-1177189592) (423624644) (193FFFC4)    ;(10001000101111111111111111000100) (-277549130) (-2000683068) (-7-7-4000-3-12)   ;(00010100100001010010000000111010) (-1853747224) (344268858) (1485203A)   ;(00100100100001110010000000111010) (146652776) (612835386) (2487203A)   ;(00010000110000000000010100110110) (2060002466) (281019702) (10C00536)   ;(00000100100001011100100000111010) (441344072) (75876410) (485C83A)   ;(10000001010000000000100100010111) (-1215322407) (-2126509801) (-7-14-11-15-15-6-14-9)   ;(00100000100001000111000000111010) (-253897224) (545550394) (2084703A)   ;
;840;(10001000101000111100100000111010) (-284582762) (-2002532294) (-7-7-5-12-3-7-12-6)    ;(00000000000000000000110100000110) (6406) (3334) (D06)   ;(10000001010000000000100000010111) (-1215322807) (-2126510057) (-7-14-11-15-15-7-14-9)   ;(10000001010000000000100100010101) (-1215322409) (-2126509803) (-7-14-11-15-15-6-14-11)   ;(00000000000000000000101100000110) (5406) (2822) (B06)   ;(11110000000000001011000010000000) (-1777647600) (-268390272) (-15-15-15-4-15-80)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;
;848;(10001100101000111100100000111010) (115417238) (-1935423430) (-7-3-5-12-3-7-12-6)    ;(00010001010000000001011000101110) (2120013056) (289412654) (1140162E)   ;(10000000100000000000001000010111) (-1295325807) (-2139094505) (-7-15-7-15-15-13-14-9)   ;(00101000100000000001010000101110) (745044760) (679482414) (2880142E)   ;(10000000100000000000011000010111) (-1295323807) (-2139093481) (-7-15-7-15-15-9-14-9)   ;(10000001010000000000100100010101) (-1215322409) (-2126509803) (-7-14-11-15-15-6-14-11)   ;(00010100100001011000100000111010) (-1853663224) (344295482) (1485883A)   ;(10000000100000000000011000010101) (-1295323809) (-2139093483) (-7-15-7-15-15-9-14-11)   ;
;856;(00101000000010011000100000111010) (707336776) (671713338) (2809883A)    ;(10010100011111111111001100110110) (1102444632) (-1803553994) (-6-11-800-12-12-10)   ;(10000000100000000000011000010111) (-1295323807) (-2139093481) (-7-15-7-15-15-9-14-9)   ;(00010100011000111000100000111010) (-1864263224) (342067258) (1463883A)   ;(10000100010000000000011000010101) (-915323809) (-2076178923) (-7-11-11-15-15-9-14-11)   ;(11110000000000001001010011000000) (-1777665500) (-268397376) (-15-15-15-6-11-40)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00010000000000000000100000100110) (2000004046) (268437542) (10000826)   ;
;864;(10000000110000000000000010000011) (-1275326631) (-2134900605) (-7-15-3-15-15-15-7-13)    ;(10001000000001001101001001111010) (-334175662) (-2012949894) (-7-7-15-11-2-13-8-6)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(00010000110001000111000000111010) (2061070072) (281309242) (10C4703A)   ;(00101000100001011000100000111010) (746336776) (679839802) (2885883A)   ;(10000000100000000000101000010101) (-1295321809) (-2139092459) (-7-15-7-15-15-5-14-11)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;
;872;(10000000000000000000000001000101) (-1335326729) (-2147483579) (-7-15-15-15-15-15-11-11)    ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(11011111110000000000001100010111) (277190945) (-541064425) (-20-3-15-15-12-14-9)   ;(11011100100000000000001000010111) (-42809455) (-595590633) (-2-3-7-15-15-13-14-9)   ;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000010000000100) (177191522) (-557841404) (-2-1-3-15-15-11-15-12)   ;
;880;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111100000000100) (194963522) (-553650172) (-2-1000-7-15-12)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11010100001000000000010100010111) (-1072808055) (-736099049) (-2-11-13-15-15-10-14-9)   ;(11011101100000000000011000010101) (57192543) (-578812395) (-2-2-7-15-15-9-14-11)   ;(11011101010000000000010100010101) (37191943) (-583006955) (-2-2-11-15-15-10-14-11)   ;(11011100110000000000001100010101) (-22809057) (-591396075) (-2-3-3-15-15-12-14-11)   ;(11011111110000000000011100010101) (277192943) (-541063403) (-20-3-15-15-8-14-11)   ;
;888;(11011101000000000000010000010101) (17191543) (-587201515) (-2-2-15-15-15-11-14-11)    ;(11011100100000000000001000010101) (-42809457) (-595590635) (-2-3-7-15-15-13-14-11)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;(00110000001010111000100000111010) (1717736776) (808159290) (302B883A)   ;(00100000001011011000100000111010) (-281663224) (539854906) (202D883A)   ;(00101000001001111000100000111010) (716736776) (673679418) (2827883A)   ;(00110000000000000000000000001101) (1705032719) (805306381) (3000000D)   ;(10000000000000000000001000011110) (-1335325798) (-2147483106) (-7-15-15-15-15-13-14-2)   ;
;896;(00000000100000000000000110000100) (40000604) (8388996) (800184)    ;(00000000000000000100011100000110) (43406) (18182) (4706)   ;(10000000100000000000000001000011) (-1295326731) (-2139094973) (-7-15-7-15-15-15-11-13)   ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000000000000001000011110) (2000001036) (268435998) (1000021E)   ;(00000000100000000000000101000100) (40000504) (8388932) (800144)   ;(00000000000000000100001000000110) (41006) (16902) (4206)   ;(10000000100000000000011100010111) (-1295323407) (-2139093225) (-7-15-7-15-15-8-14-9)   ;
;904;(10000000110000000000011000010111) (-1275323807) (-2134899177) (-7-15-3-15-15-9-14-9)    ;(00101001001111111111111111001100) (822810418) (692060108) (293FFFCC)   ;(00010000110001011100100000111010) (2061344072) (281397306) (10C5C83A)   ;(00010001000000000000000100101110) (2100000456) (285212974) (1100012E)   ;(00010000001001111000100000111010) (2011704072) (271026234) (1027883A)   ;(10110000001010011000100000111010) (382009942) (-1339455430) (-4-15-13-6-7-7-12-6)   ;(00000000000000000011010100000110) (32406) (13574) (3506)   ;(10000001000000000000011000010111) (-1235323807) (-2130704873) (-7-14-15-15-15-9-14-9)   ;
;912;(00100000100000000111111111001100) (-254889582) (545292236) (20807FCC)    ;(00010000000000000001011000011110) (2000013036) (268441118) (1000161E)   ;(10000000100000000000000010000011) (-1295326631) (-2139094909) (-7-15-7-15-15-15-7-13)   ;(00100000000001101101001001111010) (-293416124) (537318010) (2006D27A)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(00011000101000100111000000111010) (-1244497224) (413298746) (18A2703A)   ;(10001000100000000011111111001100) (-295289120) (-2004860980) (-7-7-7-15-120-3-4)   ;(00010000000000000000100100011110) (2000004436) (268437790) (1000091E)   ;
;920;(00100000000000000000001000011110) (-294966260) (536871454) (2000021E)    ;(10000000110000000000100000010111) (-1275322807) (-2134898665) (-7-15-3-15-15-7-14-9)   ;(00000000000000000000001100000110) (1406) (774) (306)   ;(10000001000000000000100100010111) (-1235322407) (-2130704105) (-7-14-15-15-15-6-14-9)   ;(11110000000000001011000010000000) (-1777647600) (-268390272) (-15-15-15-4-15-80)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00010000110000000010011100101110) (2060023456) (281028398) (10C0272E)   ;
;928;(10000000110000000000100100010101) (-1275322409) (-2134898411) (-7-15-3-15-15-6-14-11)    ;(10000001000000000000100100010111) (-1235322407) (-2130704105) (-7-14-15-15-15-6-14-9)   ;(11110000000000001001010011000000) (-1777665500) (-268397376) (-15-15-15-6-11-40)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00010000000000000010001000100110) (2000021046) (268444198) (10002226)   ;(10001000100000000011111111001100) (-295289120) (-2004860980) (-7-7-7-15-120-3-4)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(10000000100000000000101000010101) (-1295321809) (-2139092459) (-7-15-7-15-15-5-14-11)   ;
;936;(10000001000000000000011000010111) (-1235323807) (-2130704873) (-7-14-15-15-15-9-14-9)    ;(00000000100000001000000000000100) (40100004) (8421380) (808004)   ;(10011001011111111111111111001100) (1802450880) (-1719664692) (-6-6-8000-3-4)   ;(00100000110000000111111111001100) (-234889582) (549486540) (20C07FCC)   ;(00010000110001111100100000111010) (2061744072) (281528378) (10C7C83A)   ;(00011000101111111111111111001100) (-1237189582) (415236044) (18BFFFCC)   ;(00100000000011011000100000111010) (-291663224) (537757754) (200D883A)   ;(10011000001001011000100000111010) (1675977238) (-1742370758) (-6-7-13-10-7-7-12-6)   ;
;944;(00010001010000000000000100101110) (2120000456) (289407278) (1140012E)    ;(00011000001001011000100000111010) (-1283663224) (405112890) (1825883A)   ;(10110000000000000000001000100110) (369706916) (-1342176730) (-4-15-15-15-15-13-13-10)   ;(10100000000010011000100000111010) (-1627990058) (-1609988038) (-5-15-15-6-7-7-12-6)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(10000001010000000000101000010111) (-1215321807) (-2126509545) (-7-14-11-15-15-5-14-9)   ;(10010100011111111111111111001100) (1102450880) (-1803550772) (-6-11-8000-3-4)   ;
;952;(00110001100000000111111111001100) (1845110418) (830504908) (31807FCC)    ;(10001000000011111000100000111010) (-331622762) (-2012248006) (-7-7-150-7-7-12-6)   ;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)   ;(00010000000000000000101100011110) (2000005436) (268438302) (10000B1E)   ;(10000000100000000000011000010111) (-1295323807) (-2139093481) (-7-15-7-15-15-9-14-9)   ;(10101000110000000000000000001011) (-570294117) (-1463812085) (-5-7-3-15-15-15-15-5)   ;(10100100011010011000100000111010) (-1197990058) (-1536587718) (-5-11-9-6-7-7-12-6)   ;(00010100010001011000100000111010) (-1873663224) (340101178) (1445883A)   ;
;960;(00011100100001111000100000111010) (-853263224) (478644282) (1C87883A)    ;(10000000100000000000011000010101) (-1295323809) (-2139093483) (-7-15-7-15-15-9-14-11)   ;(10101000110000000000000000001101) (-570294115) (-1463812083) (-5-7-3-15-15-15-15-3)   ;(10011100101001111100100000111010) (2116417238) (-1666725830) (-6-3-5-8-3-7-12-6)   ;(10011000101111111111111111001100) (1722450880) (-1732247604) (-6-7-4000-3-4)   ;(00010000001111111100100100011110) (2017744436) (272615710) (103FC91E)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(10000000000000000000000001000101) (-1335326729) (-2147483579) (-7-15-15-15-15-15-11-11)   ;
;968;(00000000100000000000000001000100) (40000104) (8388676) (800044)    ;(11011111110000000000011100010111) (277192945) (-541063401) (-20-3-15-15-8-14-9)   ;(11011101100000000000011000010111) (57192545) (-578812393) (-2-2-7-15-15-9-14-9)   ;(11011101010000000000010100010111) (37191945) (-583006953) (-2-2-11-15-15-10-14-9)   ;(11011101000000000000010000010111) (17191545) (-587201513) (-2-2-15-15-15-11-14-9)   ;(11011100110000000000001100010111) (-22809055) (-591396073) (-2-3-3-15-15-12-14-9)   ;(11011100100000000000001000010111) (-42809455) (-595590633) (-2-3-7-15-15-13-14-9)   ;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)   ;
;976;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)    ;(11011110110000000000100000000100) (177193522) (-557840380) (-2-1-3-15-15-7-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111110100100000100) (194953922) (-553654012) (-2-100-1-6-15-12)   ;(11011101000000000001010000010101) (17201543) (-587197419) (-2-2-15-15-14-11-14-11)   ;(11010101001000000000010100010111) (-972808055) (-719321833) (-2-10-13-15-15-10-14-9)   ;(11011111110000000001011000010101) (277202543) (-541059563) (-20-3-15-14-9-14-11)   ;(11011101010000000001010100010101) (37201943) (-583002859) (-2-2-11-15-14-10-14-11)   ;
;984;(11011100110000000001001100010101) (-22799057) (-591391979) (-2-3-3-15-14-12-14-11)    ;(11011100100000000001001000010101) (-42799457) (-595586539) (-2-3-7-15-14-13-14-11)   ;(11011100010000000001000100010101) (-62800057) (-599781099) (-2-3-11-15-14-14-14-11)   ;(11011100000000000001000000010101) (-82800457) (-603975659) (-2-3-15-15-14-15-14-11)   ;(10100000000000000000001000011110) (-1630293094) (-1610612194) (-5-15-15-15-15-13-14-2)   ;(00000000110000000000000110000100) (60000604) (12583300) (C00184)   ;(00000000000000001100000000000110) (140006) (49158) (C006)   ;(10100000000000000000000001000101) (-1630294025) (-1610612667) (-5-15-15-15-15-15-11-11)   ;
;992;(00100000001000111000100000111010) (-284263224) (539199546) (2023883A)    ;(00000001000000000000100000000100) (100004004) (16779268) (1000804)   ;(11011110110000000000010000010101) (177191543) (-557841387) (-2-1-3-15-15-11-14-11)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(10001100010000000000000001000100) (84673270) (-1941962684) (-7-3-11-15-15-15-11-12)   ;(10001000110000000000000000000111) (-275326827) (-2000683001) (-7-7-3-15-15-15-15-9)   ;(00011001001111111111110100100110) (-1177190850) (423623974) (193FFD26)   ;(00000000100000000000101111000100) (40005704) (8391620) (800BC4)   ;
;1000;(00011000100000000000000100011110) (-1254966860) (411042078) (1880011E)    ;(10001100010000000000000001000100) (84673270) (-1941962684) (-7-3-11-15-15-15-11-12)   ;(10001000100000000000000000000011) (-295326831) (-2004877309) (-7-7-7-15-15-15-15-13)   ;(11011000000000000000010100010101) (-482808057) (-671087339) (-2-7-15-15-15-10-14-11)   ;(00100000100000000000010100110110) (-254964830) (545260854) (20800536)   ;(11011001000000000000001100000100) (-382809078) (-654310652) (-2-6-15-15-15-12-15-12)   ;(11110000000000001001011111000000) (-1777664100) (-268396608) (-15-15-15-6-8-40)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;
;1008;(00010000000000001000101000100110) (2000105046) (268470822) (10008A26)    ;(00000000000000001010110100000110) (126406) (44294) (AD06)   ;(11011001110000000000010000010111) (-322808455) (-641727465) (-2-6-3-15-15-11-14-9)   ;(00000001000000000000100000000100) (100004004) (16779268) (1000804)   ;(00111000000001011000100000111010) (-1588630520) (939886650) (3805883A)   ;(00111000110000000000001011000100) (-1529933288) (952107716) (38C002C4)   ;(00010001000000000000000000000101) (2100000005) (285212677) (11000005)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;
;1016;(00010000111111111111110100011110) (2077776436) (285211934) (10FFFD1E)    ;(00000010100000000000001000000100) (240001004) (41943556) (2800204)   ;(00000000001010111000100000111010) (12704072) (2852922) (2B883A)   ;(00000000000100111000100000111010) (4704072) (1280058) (13883A)   ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011110000000000101111000100) (360005704) (62917572) (3C00BC4)   ;(00000011100000000000001000000100) (340001004) (58720772) (3800204)   ;(00000011010000000000011001000100) (320003104) (54527556) (3400644)   ;
;1024;(10101000100000000011111111001100) (-590256416) (-1467990068) (-5-7-7-15-120-3-4)    ;(10001000100001011000100000111010) (-294022762) (-2004514758) (-7-7-7-10-7-7-12-6)   ;(00010000110000000000000000000011) (2060000003) (281018371) (10C00003)   ;(01010010110000000011111111001100) (112554066) (1388330956) (52C03FCC)   ;(00000011000000000000101110000100) (300005604) (50334596) (3000B84)   ;(00011001000000000011111111001100) (-1194929582) (419446732) (19003FCC)   ;(00100001000000000010000000011100) (-194947262) (553656348) (2100201C)   ;(00011000100000000011111111001100) (-1254929582) (411058124) (18803FCC)   ;
;1032;(00100001001111111110000000000100) (-177207292) (557834244) (213FE004)    ;(01001001010000000011111111001100) (-1027445934) (1228947404) (49403FCC)   ;(10101101010000000000000001000100) (-110294026) (-1388314556) (-5-2-11-15-15-15-11-12)   ;(10000000100000000001000000101110) (-1295316778) (-2139090898) (-7-15-7-15-14-15-13-2)   ;(00100011110000000000111100100110) (65040150) (599789350) (23C00F26)   ;(00100011000000000000010100100110) (5035150) (587203878) (23000526)   ;(00011000101111111110011111000100) (-1237203592) (415229892) (18BFE7C4)   ;(00111001010011011000100000111010) (-1466630520) (961382458) (394D883A)   ;
;1040;(01001010010000000000000001000100) (-927483544) (1245708356) (4A400044)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00101010110000000000010100110110) (965035170) (717227318) (2AC00536)   ;(00000010100000000000001011000100) (240001304) (41943748) (28002C4)   ;(00000010010000000000001000000100) (220001004) (37749252) (2400204)   ;(01011011100000000000011000011110) (1192519388) (1535116830) (5B80061E)   ;(00100011001111111110100100100110) (22797150) (591391014) (233FE926)   ;(00000000000000000000010000000110) (2006) (1030) (406)   ;
;1048;(01101000100000000000000100110110) (-1402450478) (1753219382) (68800136)    ;(00011000111111111111100000000100) (-1217193292) (419428356) (18FFF804)   ;(00110000110000000000000000000101) (1765032709) (817889285) (30C00005)   ;(00000000001111111110010000000110) (17762006) (4187142) (3FE406)   ;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)   ;(00000000100000000000100000000100) (40004004) (8390660) (800804)   ;(00010000110001010100000000111010) (2061240072) (281362490) (10C5403A)   ;(00111000100000000000001011000101) (-1549933287) (947913413) (388002C5)   ;
;1056;(11011001000000000000001100000100) (-382809078) (-654310652) (-2-6-15-15-15-12-15-12)    ;(11110000000000001001011111000000) (-1777664100) (-268396608) (-15-15-15-6-8-40)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00010000000000000011111100011110) (2000037436) (268451614) (10003F1E)   ;(11011001100000000000001100001011) (-342809069) (-645922037) (-2-6-7-15-15-12-15-5)   ;(11011001010000000000011100010111) (-362807055) (-650115305) (-2-6-11-15-15-8-14-9)   ;(11011100000000000000100000000100) (-82806478) (-603977724) (-2-3-15-15-15-7-15-12)   ;(00110001100000000000001111001100) (1845034418) (830473164) (318003CC)   ;
;1064;(00110000000011001001000101111010) (1708143276) (806130042) (300C917A)    ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(00000001110000000000100000000100) (160004004) (29362180) (1C00804)   ;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)   ;(00010000000001101100000000111010) (2001540072) (268877882) (1006C03A)   ;(00010000000000000011010100011110) (2000032436) (268449054) (1000351E)   ;(11011000100000000000100000000011) (-442806479) (-662697981) (-2-7-7-15-15-7-15-13)   ;(00010000000000000011010100100110) (2000032446) (268449062) (10003526)   ;
;1072;(11011001110000000000101011000011) (-322805179) (-641725757) (-2-6-3-15-15-5-3-13)    ;(00111000100000000000001000001100) (-1549933578) (947913228) (3880020C)   ;(00010000000000000000111100011110) (2000007436) (268439326) (10000F1E)   ;(11011001100000000000010000010111) (-342808455) (-645921769) (-2-6-7-15-15-11-14-9)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000010000000000000001011000100) (200001304) (33555140) (20002C4)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00101010000000000000011100100110) (905036150) (704644902) (2A000726)   ;
;1080;(10000001010001011000100000111010) (-1214022762) (-2126149574) (-7-14-11-10-7-7-12-6)    ;(00110001010001111000100000111010) (1826736776) (826771514) (3147883A)   ;(00010001000000000000000000000111) (2100000007) (285212679) (11000007)   ;(00011000100000000000000000000111) (-1254967289) (411041799) (18800007)   ;(00101001010000000000000001000100) (825032808) (692060228) (29400044)   ;(00100000101111111111100100100110) (-237192850) (549452070) (20BFF926)   ;(00000000000000000000001100000110) (1406) (774) (306)   ;(00110000100000000000001011000011) (1745034007) (813695683) (308002C3)   ;
;1088;(00010000000000000010101000100110) (2000025046) (268446246) (10002A26)    ;(00000000000000000011101000000110) (35006) (14854) (3A06)   ;(11011000100000000000001100001011) (-442809069) (-662699253) (-2-7-7-15-15-12-15-5)   ;(11010100001000000000010100010111) (-1072808055) (-736099049) (-2-11-13-15-15-10-14-9)   ;(00010100110000000000000001000100) (-1834967192) (348127300) (14C00044)   ;(10011000111111111111111111001100) (1742450880) (-1728053300) (-6-70000-3-4)   ;(00011000000000000001101100100110) (-1294951850) (402660134) (18001B26)   ;(11011001010000000000011100010111) (-362807055) (-650115305) (-2-6-11-15-15-8-14-9)   ;
;1096;(00101000000000000001100100100110) (705047150) (671095078) (28001926)    ;(00011000100000000000001111001100) (-1254965582) (411042764) (188003CC)   ;(00010000000000000001010100011110) (2000012436) (268440862) (1000151E)   ;(11011001000000000000011000010111) (-382807455) (-654309865) (-2-6-15-15-15-9-14-9)   ;(00101000100000000000000001000100) (745032808) (679477316) (28800044)   ;(11011000100000000000011100010101) (-442807057) (-662698219) (-2-7-7-15-15-8-14-11)   ;(00000100100000000000000001000100) (440000104) (75497540) (4800044)   ;(00100000000000000000001100011110) (-294965860) (536871710) (2000031E)   ;
;1104;(10000000100000000000000100001011) (-1295326421) (-2139094773) (-7-15-7-15-15-14-15-5)    ;(00011000100000000000111000110110) (-1254960230) (411045430) (18800E36)   ;(00000000000000000000111100000110) (7406) (3846) (F06)   ;(10000000100000000000000010000011) (-1295326631) (-2139094909) (-7-15-7-15-15-15-7-13)   ;(00011000000001101101000100111010) (-1293416824) (403099962) (1806D13A)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(00011000100001100111000000111010) (-1253497224) (411463738) (1886703A)   ;(00011000000000000000100000011110) (-1294963260) (402655262) (1800081E)   ;
;1112;(11110000000000001011000010000000) (-1777647600) (-268390272) (-15-15-15-4-15-80)    ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(10010000100000000000111000101110) (704680222) (-1870655954) (-6-15-7-15-15-1-13-2)   ;(10000000100000000000001000010111) (-1295325807) (-2139094505) (-7-15-7-15-15-13-14-9)   ;(00100000100000000000010100101110) (-254964840) (545260846) (2080052E)   ;(11011001000000000000011000010101) (-382807457) (-654309867) (-2-6-15-15-15-9-14-11)   ;(11110000000000001001010011000000) (-1777665500) (-268397376) (-15-15-15-6-11-40)   ;(11011000100000000000011100010101) (-442807057) (-662698219) (-2-7-7-15-15-8-14-11)   ;
;1120;(11011100110000000000001100001101) (-22809067) (-591396083) (-2-3-3-15-15-12-15-3)    ;(00000000001111111100001000000110) (17741006) (4178438) (3FC206)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00000000100000000000000011000100) (40000304) (8388804) (8000C4)   ;(00011000100000000011101000011110) (-1254932260) (411056670) (18803A1E)   ;(11011000100000000000010000010111) (-442808455) (-662698985) (-2-7-7-15-15-11-14-9)   ;(00010000100000000000001011000011) (2040001303) (276824771) (108002C3)   ;(00010000000000000011011000100110) (2000033046) (268449318) (10003626)   ;
;1128;(00000000000000000011001100000110) (31406) (13062) (3306)    ;(10010000000001111000100000111010) (666377238) (-1878554566) (-6-15-15-8-7-7-12-6)   ;(00000000001111111111100000000110) (17774006) (4192262) (3FF806)   ;(00111000100000000000010000001100) (-1549932578) (947913740) (3880040C)   ;(00010000000000000011000100100110) (2000030446) (268448038) (10003126)   ;(11011000100000000000110101000011) (-442803979) (-662696637) (-2-7-7-15-15-2-11-13)   ;(11011001010000000000110100000011) (-362804079) (-650113789) (-2-6-11-15-15-2-15-13)   ;(11011000110000000000111011000011) (-422803179) (-658501949) (-2-7-3-15-15-1-3-13)   ;
;1136;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)    ;(11011001000000000000111010000011) (-382803279) (-654307709) (-2-6-15-15-15-1-7-13)   ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(00010001010001001011000000111010) (2121130072) (289714234) (1144B03A)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(00011001000001101011000000111010) (-1193437224) (419868730) (1906B03A)   ;(10101001000000000011111111001100) (-530256416) (-1459601460) (-5-6-15-15-120-3-4)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;
;1144;(10001001001000111000100000111010) (-224622762) (-1994160070) (-7-6-13-12-7-7-12-6)    ;(11011000100000000000010100010101) (-442808057) (-662698731) (-2-7-7-15-15-10-14-11)   ;(00000000001111110111011100000110) (17673406) (4159238) (3F7706)   ;(11011000000000000000100000000101) (-482806477) (-671086587) (-2-7-15-15-15-7-15-11)   ;(11011000100000000000100000000011) (-442806479) (-662697981) (-2-7-7-15-15-7-15-13)   ;(00010000000000000001111000100110) (2000017046) (268443174) (10001E26)   ;(11011000100000000000101011000011) (-442805179) (-662697277) (-2-7-7-15-15-5-3-13)   ;(00010000100000000000010000001100) (2040002014) (276825100) (1080040C)   ;
;1152;(00010000000000000001101100011110) (2000015436) (268442398) (10001B1E)    ;(11011000100000000000110101000011) (-442803979) (-662696637) (-2-7-7-15-15-2-11-13)   ;(11011001010000000000110100000011) (-362804079) (-650113789) (-2-6-11-15-15-2-15-13)   ;(11011000110000000000111011000011) (-422803179) (-658501949) (-2-7-3-15-15-1-3-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(11011001000000000000111010000011) (-382803279) (-654307709) (-2-6-15-15-15-1-7-13)   ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(00010001010001001011000000111010) (2121130072) (289714234) (1144B03A)   ;
;1160;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)    ;(00011001000001101011000000111010) (-1193437224) (419868730) (1906B03A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(10100000100000000000100000010101) (-1590290105) (-1602222059) (-5-15-7-15-15-7-14-11)   ;(11011000100000000000111111000011) (-442802779) (-662695997) (-2-7-7-15-150-3-13)   ;(11011000110000000000111110000011) (-422802879) (-658501757) (-2-7-3-15-150-7-13)   ;(11011001000000000000111101000011) (-382802979) (-654307517) (-2-6-15-15-150-11-13)   ;(00010000000001001001011000111010) (2001113072) (268736058) (1004963A)   ;
;1168;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)    ;(11011001010000000000111100000011) (-362803079) (-650113277) (-2-6-11-15-150-15-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00010001010001001011000000111010) (2121130072) (289714234) (1144B03A)   ;(00100000100010001011000000111010) (-252837224) (545828922) (2088B03A)   ;(00000000000001111000100000111010) (1704072) (493626) (7883A)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;
;1176;(10100000100000000000000001000101) (-1590294025) (-1602224059) (-5-15-7-15-15-15-11-11)    ;(10100001000000000000011100010101) (-1530290705) (-1593833707) (-5-14-15-15-15-8-14-11)   ;(10100000000000000000011000010101) (-1630291105) (-1610611179) (-5-15-15-15-15-9-14-11)   ;(00000000000000000000001100000110) (1406) (774) (306)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000110000000000000100000100) (60000404) (12583172) (C00104)   ;(00011000000001011000100000111010) (-1293663224) (403015738) (1805883A)   ;
;1184;(11011111110000000001011000010111) (277202545) (-541059561) (-20-3-15-14-9-14-9)    ;(11011101010000000001010100010111) (37201945) (-583002857) (-2-2-11-15-14-10-14-9)   ;(11011101000000000001010000010111) (17201545) (-587197417) (-2-2-15-15-14-11-14-9)   ;(11011100110000000001001100010111) (-22799055) (-591391977) (-2-3-3-15-14-12-14-9)   ;(11011100100000000001001000010111) (-42799455) (-595586537) (-2-3-7-15-14-13-14-9)   ;(11011100010000000001000100010111) (-62800055) (-599781097) (-2-3-11-15-14-14-14-9)   ;(11011100000000000001000000010111) (-82800455) (-603975657) (-2-3-15-15-14-15-14-9)   ;(11011110110000000001011100000100) (177202922) (-557836540) (-2-1-3-15-14-8-15-12)   ;
;1192;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111010000000100) (194961522) (-553651196) (-2-1000-11-15-12)   ;(11011100000000000000100100010101) (-82806057) (-603977451) (-2-3-15-15-15-6-14-11)   ;(11011111110000000000101100010101) (277194943) (-541062379) (-20-3-15-15-4-14-11)   ;(11011100010000000000101000010101) (-62805457) (-599782891) (-2-3-11-15-15-5-14-11)   ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(11010000001000000000010100010101) (-1472808057) (-803207915) (-2-15-13-15-15-10-14-11)   ;(00100000000000000000001000011110) (-294966260) (536871454) (2000021E)   ;
;1200;(00000000000010011000100000111010) (2304072) (624698) (9883A)    ;(00000000000000001001101100000110) (115406) (39686) (9B06)   ;(11110000000000000010100110000000) (-1777753200) (-268424832) (-15-15-15-13-6-80)   ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000001010000000000111010) (2001200072) (268763194) (1005003A)   ;(00010000000000000000001000011110) (2000001036) (268435998) (1000021E)   ;(00000001000000000000000010000100) (100000204) (16777348) (1000084)   ;(00000000000000001001010100000110) (112406) (38150) (9506)   ;
;1208;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)    ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11110000000000001010000010000000) (-1777657600) (-268394368) (-15-15-15-5-15-80)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00010000110000000011111111001100) (2060037714) (281034700) (10C03FCC)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00011000100000000000001000100110) (-1254966250) (411042342) (18800226)   ;(00000000001000111000100000111010) (10704072) (2328634) (23883A)   ;
;1216;(00000000000000000001011000000110) (13006) (5638) (1606)    ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000110111110000100) (140067604) (25194372) (1806F84)   ;(00000001110000000000010000000100) (160002004) (29361156) (1C00404)   ;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)   ;(00010000000000000111010000011110) (2000072036) (268465182) (1000741E)   ;(11011000100000000000000100000011) (-442810079) (-662699773) (-2-7-7-15-15-14-15-13)   ;
;1224;(00010000000000000111010000100110) (2000072046) (268465190) (10007426)    ;(11011000100000000000001011000011) (-442809179) (-662699325) (-2-7-7-15-15-13-3-13)   ;(11011000110000000000001010000011) (-422809279) (-658505085) (-2-7-3-15-15-13-7-13)   ;(11011001000000000000001001000011) (-382809379) (-654310845) (-2-6-15-15-15-13-11-13)   ;(00010000000001001001011000111010) (2001113072) (268736058) (1004963A)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;(11011001010000000000001000000011) (-362809479) (-650116605) (-2-6-11-15-15-13-15-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;
;1232;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)    ;(00010001010001001011000000111010) (2121130072) (289714234) (1144B03A)   ;(00100000101000101011000000111010) (-244437224) (547532858) (20A2B03A)   ;(10001000000010111000100000111010) (-332622762) (-2012510150) (-7-7-15-4-7-7-12-6)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(11110000000000001010000010000000) (-1777657600) (-268394368) (-15-15-15-5-15-80)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00100000110000000011111111001100) (-234929582) (549470156) (20C03FCC)   ;
;1240;(00000000100000000000000011000100) (40000304) (8388804) (8000C4)    ;(00011000100000000110000100100110) (-1254906850) (411066662) (18806126)   ;(00011000000000000110001000011110) (-1294906260) (402678302) (1800621E)   ;(11011000000010011000100000111010) (-480506410) (-670463942) (-2-7-15-6-7-7-12-6)   ;(10001000000010111000100000111010) (-332622762) (-2012510150) (-7-7-15-4-7-7-12-6)   ;(00000001100000000000001101000100) (140001504) (25166660) (1800344)   ;(00000001110000000000100100000100) (160004404) (29362436) (1C00904)   ;(11110000000000000001101110000000) (-1777762200) (-268428416) (-15-15-15-14-4-80)   ;
;1248;(00010000000000000101101000011110) (2000055036) (268458526) (10005A1E)    ;(11011000100000000000001010000011) (-442809279) (-662699389) (-2-7-7-15-15-13-7-13)   ;(11011000110000000000001001000011) (-422809379) (-658505149) (-2-7-3-15-15-13-11-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00010000110010001011000000111010) (2062130072) (281587770) (10C8B03A)   ;(00100000101111111111111111001100) (-237189582) (549453772) (20BFFFCC)   ;(00010000101000000000000000011100) (2050000034) (278921244) (10A0001C)   ;(00010000101000000000000000000100) (2050000004) (278921220) (10A00004)   ;
;1256;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)    ;(00100010101111111111111111001100) (-37189582) (583008204) (22BFFFCC)   ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(11011000100000000000011010000011) (-442807279) (-662698365) (-2-7-7-15-15-9-7-13)   ;(11011000110000000000011001000011) (-422807379) (-658504125) (-2-7-3-15-15-9-11-13)   ;(11011001000000000000011000000011) (-382807479) (-654309885) (-2-6-15-15-15-9-15-13)   ;(00010000000001001001011000111010) (2001113072) (268736058) (1004963A)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;
;1264;(11011001010000000000010111000011) (-362807779) (-650115645) (-2-6-11-15-15-10-3-13)    ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00010001010001001011000000111010) (2121130072) (289714234) (1144B03A)   ;(00100000100101001011000000111010) (-249837224) (546615354) (2094B03A)   ;(11011000100000000000000010000011) (-442810279) (-662699901) (-2-7-7-15-15-15-7-13)   ;(11011001000000000000000111000011) (-382809779) (-654310973) (-2-6-15-15-15-14-3-13)   ;(11011001100000000000000001000011) (-342810379) (-645922749) (-2-6-7-15-15-15-11-13)   ;
;1272;(11011001110000000000000110000011) (-322809879) (-641728125) (-2-6-3-15-15-14-7-13)    ;(11011000110000000000000101000011) (-422809979) (-658505405) (-2-7-3-15-15-14-11-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(11011001010000000000000100000011) (-362810079) (-650116861) (-2-6-11-15-15-14-15-13)   ;(00011000000001101001001000111010) (-1293456224) (403083834) (1806923A)   ;(00010001100001001011000000111010) (2141130072) (293908538) (1184B03A)   ;(00100001110011001011000000111010) (-131837224) (567062586) (21CCB03A)   ;
;1280;(11011010000000000000000011000011) (-282810179) (-637534013) (-2-5-15-15-15-15-3-13)    ;(11011010010000000000000000000011) (-262810479) (-633339901) (-2-5-11-15-15-15-15-13)   ;(00110001001111111111111111001100) (1822810418) (826277836) (313FFFCC)   ;(00100001001000000000000000011100) (-184967262) (555745308) (2120001C)   ;(00011001010001101011000000111010) (-1173437224) (424063034) (1946B03A)   ;(10001000100001011000100000111010) (-294022762) (-2004514758) (-7-7-7-10-7-7-12-6)   ;(00100001001000000000000000000100) (-184967292) (555745284) (21200004)   ;(01010010000011110011100000111010) (56150424) (1376729146) (520F383A)   ;
;1288;(10000000100000000000001100010101) (-1295325409) (-2139094251) (-7-15-7-15-15-12-14-11)    ;(10000010010000000000000010000101) (-1115326629) (-2109734779) (-7-13-11-15-15-15-7-11)   ;(10000000110000000000000100001101) (-1275326419) (-2134900467) (-7-15-3-15-15-14-15-3)   ;(00011000000100011000100000111010) (-1290663224) (403802170) (1811883A)   ;(00100000000000000000001000100110) (-294966250) (536871462) (20000226)   ;(00110001101111111111111111001100) (1862810418) (834666444) (31BFFFCC)   ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(11011000100000000000010110000011) (-442807879) (-662698621) (-2-7-7-15-15-10-7-13)   ;
;1296;(11011000110000000000010101000011) (-422807979) (-658504381) (-2-7-3-15-15-10-11-13)    ;(11011001000000000000010100000011) (-382808079) (-654310141) (-2-6-15-15-15-10-15-13)   ;(00010000000001001001011000111010) (2001113072) (268736058) (1004963A)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;(11011001010000000000010011000011) (-362808179) (-650115901) (-2-6-11-15-15-11-3-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00010001010001001011000000111010) (2121130072) (289714234) (1144B03A)   ;
;1304;(00100000100011001011000000111010) (-251837224) (546091066) (208CB03A)    ;(11011000100000000000000010000011) (-442810279) (-662699901) (-2-7-7-15-15-15-7-13)   ;(11011001000000000000000001000011) (-382810379) (-654311357) (-2-6-15-15-15-15-11-13)   ;(01000000111111111111111111001100) (-2069705934) (1090518988) (40FFFFCC)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(00011000000001101101000100111010) (-1293416824) (403099962) (1806D13A)   ;(10000001010000000000000010000011) (-1215326631) (-2126511997) (-7-14-11-15-15-15-7-13)   ;(00010001000001001011000000111010) (2101130072) (285519930) (1104B03A)   ;
;1312;(00110000100001011100100000111010) (1746376776) (814073914) (3085C83A)    ;(00010001110001011100100000111010) (-2133623224) (298174522) (11C5C83A)   ;(00010000110001011100100000111010) (2061344072) (281397306) (10C5C83A)   ;(00010001010001010010000000111010) (2121220072) (289742906) (1145203A)   ;(00010000110000000000000010000100) (2060000204) (281018500) (10C00084)   ;(00000000100000111111110110000100) (40776604) (8650116) (83FD84)   ;(10000000110000000000001000010101) (-1275325809) (-2134900203) (-7-15-3-15-15-13-14-11)   ;(00010000110000000000001000110110) (2060001066) (281018934) (10C00236)   ;
;1320;(00000000110000000000000001000100) (60000104) (12582980) (C00044)    ;(00000000000000000000001100000110) (1406) (774) (306)   ;(00000000101111111111110110010100) (57776624) (12582292) (BFFD94)   ;(00010000110000000001001100110110) (2060011466) (281023286) (10C01336)   ;(00000000110000000000000010000100) (60000204) (12583044) (C00084)   ;(10000000100000000000001100010111) (-1295325407) (-2139094249) (-7-15-7-15-15-12-14-9)   ;(10000000110000000000000000000101) (-1275326829) (-2134900731) (-7-15-3-15-15-15-15-11)   ;(00010001110001011000100000111010) (-2133663224) (298158138) (11C5883A)   ;
;1328;(10000000100000000000010000010101) (-1295324809) (-2139093995) (-7-15-7-15-15-11-14-11)    ;(10000000100000000000000100001011) (-1295326421) (-2139094773) (-7-15-7-15-15-14-15-5)   ;(10000000110000000000001100010111) (-1275325407) (-2134899945) (-7-15-3-15-15-12-14-9)   ;(10000000000000000000000001000101) (-1335326729) (-2147483579) (-7-15-15-15-15-15-11-11)   ;(00010000000001001101000100111010) (2001150472) (268751162) (1004D13A)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(11010100001000000000010100010101) (-1072808057) (-736099051) (-2-11-13-15-15-10-14-11)   ;(00010000110001011000100000111010) (2061304072) (281380922) (10C5883A)   ;
;1336;(00111000100001011000100000111010) (-1548630520) (948275258) (3885883A)    ;(10000000100000000000010100010101) (-1295324409) (-2139093739) (-7-15-7-15-15-10-14-11)   ;(00000000000000000001001000000110) (11006) (4614) (1206)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;(00000000000000000001000000000110) (10006) (4102) (1006)   ;(00000001000000000000000111000100) (100000704) (16777668) (10001C4)   ;(00000000000000000000111000000110) (7006) (3590) (E06)   ;(11011000100000000000100010000011) (-442806279) (-662697853) (-2-7-7-15-15-7-7-13)   ;
;1344;(11011000110000000000100001000011) (-422806379) (-658503613) (-2-7-3-15-15-7-11-13)    ;(11011001000000000000100000000011) (-382806479) (-654309373) (-2-6-15-15-15-7-15-13)   ;(00010000000001001001011000111010) (2001113072) (268736058) (1004963A)   ;(00011000000001101001010000111010) (-1293455224) (403084346) (1806943A)   ;(11011001010000000000011111000011) (-362806779) (-650115133) (-2-6-11-15-15-8-3-13)   ;(00100000000010001001001000111010) (-292856224) (537432634) (2008923A)   ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00010001010001001011000000111010) (2121130072) (289714234) (1144B03A)   ;
;1352;(00100000100010001011000000111010) (-252837224) (545828922) (2088B03A)    ;(00000000100000000000000011000100) (40000304) (8388804) (8000C4)   ;(10000000100000000000000000000101) (-1295326829) (-2139095035) (-7-15-7-15-15-15-15-11)   ;(10000001000000000000010000010101) (-1235324809) (-2130705387) (-7-14-15-15-15-11-14-11)   ;(00000000001111111110010000000110) (17762006) (4187142) (3FE406)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(11011111110000000000101100010111) (277194945) (-541062377) (-20-3-15-15-4-14-9)   ;(11011100010000000000101000010111) (-62805455) (-599782889) (-2-3-11-15-15-5-14-9)   ;
;1360;(11011100000000000000100100010111) (-82806055) (-603977449) (-2-3-15-15-15-6-14-9)    ;(11011110110000000000110000000100) (177195522) (-557839356) (-2-1-3-15-15-3-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000110010000000000000000100) (62000004) (13107204) (C80004)   ;(00010000000000000000000000111011) (2000000073) (268435515) (1000003B)   ;(00010000100000000000100000000100) (2040004004) (276826116) (10800804)   ;(00010000111111111111110100011110) (2077776436) (285211934) (10FFFD1E)   ;
;1368;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000001010010000000000000000100) (122000004) (21495812) (1480004)   ;(11110000000000010110010011000001) (-1777515477) (-268344127) (-15-15-14-9-11-3-15)   ;(00101001000000000000010100011110) (805035140) (687867166) (2900051E)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00100000100000000000000000010111) (-254967269) (545259543) (20800017)   ;(00100001000000000000000100000100) (-194966892) (553648388) (21000104)   ;
;1376;(00101000100000000000000000010101) (745032729) (679477269) (28800015)    ;(00101001010000000000000100000100) (825033108) (692060420) (29400104)   ;(00101001101111111111101100011110) (862808140) (700447518) (29BFFB1E)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(00000001000000111100000000110100) (100740064) (17023028) (103C034)   ;(00100001000001011010011100000100) (-193643892) (554018564) (2105A704)   ;(00000001010000111100000000110100) (120740064) (21217332) (143C034)   ;
;1384;(00101001010001011010011100000100) (826356108) (692430596) (2945A704)    ;(00000001100000111100000000110100) (140740064) (25411636) (183C034)   ;(00110001100001011010100100000100) (1846357108) (830843140) (3185A904)   ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(11110000000000010101011100000000) (-1777524400) (-268347648) (-15-15-14-10-900)   ;(00000001000000000000000000110100) (100000064) (16777268) (1000034)   ;(00100001000000000000100000000100) (-194963292) (553650180) (21000804)   ;(00000001010000000000000000110100) (120000064) (20971572) (1400034)   ;
;1392;(00101001010000000000100000000100) (825036708) (692062212) (29400804)    ;(00000001100000000000000000110100) (140000064) (25165876) (1800034)   ;(00110001100000000000100000000100) (1845036708) (830474244) (31800804)   ;(11110000000000010101011100000000) (-1777524400) (-268347648) (-15-15-14-10-900)   ;(00000001000000111100000000110100) (100740064) (17023028) (103C034)   ;(00100001000001011010001100000100) (-193645892) (554017540) (2105A304)   ;(00000001010000111100000000110100) (120740064) (21217332) (143C034)   ;(00101001010001011010001100000100) (826354108) (692429572) (2945A304)   ;
;1400;(00000001100000111100000000110100) (140740064) (25411636) (183C034)    ;(00110001100001011010011100000100) (1846356108) (830842628) (3185A704)   ;(11110000000000010101011100000000) (-1777524400) (-268347648) (-15-15-14-10-900)   ;(11110000000000010101010011000000) (-1777525500) (-268348224) (-15-15-14-10-11-40)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11110000000000010101011001000001) (-1777524677) (-268347839) (-15-15-14-10-9-11-15)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;
;1408;(00000000000010011000100000111010) (2304072) (624698) (9883A)    ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(11110000000000010110001011000000) (-1777516500) (-268344640) (-15-15-14-9-13-40)   ;(11110000000000010110001010000000) (-1777516600) (-268344704) (-15-15-14-9-13-80)   ;(11010001001000000000011000010111) (-1372807455) (-786430441) (-2-14-13-15-15-9-14-9)   ;(11010001011000000000011100010111) (-1352807055) (-782235881) (-2-14-9-15-15-8-14-9)   ;(11010001101000000000100000010111) (-1332806455) (-778041321) (-2-14-5-15-15-7-14-9)   ;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)   ;
;1416;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)    ;(11110000000000000101110001000001) (-1777721677) (-268411839) (-15-15-15-10-3-11-15)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111110000000000000000010101) (277189543) (-541065195) (-20-3-15-15-15-14-11)   ;(11110000000000010110100001000000) (-1777513700) (-268343232) (-15-15-14-9-7-120)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00010000000000010111000000111010) (2000270072) (268529722) (1001703A)   ;
;1424;(11011111110000000000000000010111) (277189545) (-541065193) (-20-3-15-15-15-14-9)    ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000100010000000000000000100) (42000004) (8912900) (880004)   ;(00100000000001111000100000111010) (-293263224) (537364538) (2007883A)   ;(00010001010000000000000100101110) (2120000456) (289407278) (1140012E)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00011001010010111000100000111010) (-1172263224) (424380474) (194B883A)   ;
;1432;(00000000000000000000001000000110) (1006) (518) (206)    ;(00011000000000000110000000111010) (-1294907224) (402677818) (1800603A)   ;(00011000110000000000100000000100) (-1234963292) (415238148) (18C00804)   ;(00011001011111111111110100110110) (-1157190830) (427818294) (197FFD36)   ;(00100000100000000000011111001100) (-254963582) (545261516) (208007CC)   ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;(00011000000000000110000000111010) (-1294907224) (402677818) (1800603A)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;
;1440;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(00000000000000010111000011111010) (270372) (94458) (170FA)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00110000010001010100010000101111) (1726274761) (809845807) (3045442F)   ;(01101111011011110110001000101111) (-708789887) (1869570607) (6F6F622F)   ;(01101100011001010010111001110100) (-1011223780) (1818570356) (6C652E74)   ;(00000000000000000000000001100110) (146) (102) (66)   ;(00010000000000000000000010000000) (2000000200) (268435584) (10000080)   ;
;1448;(00010000000000000000000001000000) (2000000100) (268435520) (10000040)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 7           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 12          ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 16          ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 31          ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 11          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1               ;                            ; DSPMULT_X18_Y1_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_mult_cell:the_cineraria_core_nios2_fast_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1               ;                            ; DSPMULT_X18_Y2_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_v1_reg[0]                                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|mac_mult1                                                                                                                                                                                          ;                            ; DSPMULT_X34_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|mult_u1_reg[0]                                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u1|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|mac_mult1                                                                                                                                                                                          ;                            ; DSPMULT_X34_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                             ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:v0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|mac_mult1                                                                                                                                                                                          ;                            ; DSPMULT_X34_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multa_reg[0]                                                                                                                                                                                                                                                                    ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y9_N3   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                        ;                            ; DSPMULT_X34_Y9_N1  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|multb_reg[0]                                                                                                                                                                                                                                                                    ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_g|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                        ;                            ; DSPMULT_X34_Y9_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multa_reg[0]                                                                                                                                                                                                                                                                    ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y13_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                        ;                            ; DSPMULT_X34_Y13_N1 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|multb_reg[0]                                                                                                                                                                                                                                                                    ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_r|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                        ;                            ; DSPMULT_X34_Y13_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|result[0]                                                                                                                                                                                             ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_yuvdec:yuvdec|pixelsimd_mult_s8xs10:u0|lpm_mult:lpm_mult_component|mult_r5n:auto_generated|mac_mult1                                                                                                                                                                                          ;                            ; DSPMULT_X34_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multa_reg[0]                                                                                                                                                                                                                                                                    ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y10_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u0|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                        ;                            ; DSPMULT_X34_Y10_N1 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|multb_reg[0]                                                                                                                                                                                                                                                                    ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|pixelsimd_blend_u8:blend_b|pixelsimd_mult_u8xu8:u1|lpm_mult:lpm_mult_component|mult_jbn:auto_generated|mac_mult1                                                                                                                                                                                        ;                            ; DSPMULT_X34_Y10_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_out2                                                                                                                                                                              ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_mult1                                                                                                                                                                          ;                            ; DSPMULT_X34_Y17_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_out8                                                                                                                                                                              ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_mult7                                                                                                                                                                          ;                            ; DSPMULT_X34_Y18_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_out6                                                                                                                                                                              ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_mult5                                                                                                                                                                          ;                            ; DSPMULT_X34_Y19_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_out4                                                                                                                                                                              ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_eit:auto_generated|mac_mult3                                                                                                                                                                          ;                            ; DSPMULT_X34_Y20_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]                                                                                                                                                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1                                                                                                                                                                              ;                            ; DSPMULT_X34_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|result[0]                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_waveadder:U_waveaddr|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                                                  ;                            ; DSPMULT_X34_Y5_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|result[0]                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_slotengine:U_engine|loreley_slotengine_multiple:U_mult|multiple_16x9:\GEN_USE_MF:MU|lpm_mult:lpm_mult_component|mult_9co:auto_generated|mac_mult1                                                                                                                                ;                            ; DSPMULT_X18_Y8_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 18,299 / 47,787 ( 38 % ) ;
; C16 interconnects           ; 290 / 1,804 ( 16 % )     ;
; C4 interconnects            ; 9,899 / 31,272 ( 32 % )  ;
; Direct links                ; 2,758 / 47,787 ( 6 % )   ;
; Global clocks               ; 8 / 20 ( 40 % )          ;
; Local interconnects         ; 6,184 / 15,408 ( 40 % )  ;
; R24 interconnects           ; 315 / 1,775 ( 18 % )     ;
; R4 interconnects            ; 11,724 / 41,310 ( 28 % ) ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.06) ; Number of LABs  (Total = 851) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 6                             ;
; 3                                           ; 11                            ;
; 4                                           ; 11                            ;
; 5                                           ; 8                             ;
; 6                                           ; 6                             ;
; 7                                           ; 12                            ;
; 8                                           ; 12                            ;
; 9                                           ; 19                            ;
; 10                                          ; 21                            ;
; 11                                          ; 26                            ;
; 12                                          ; 27                            ;
; 13                                          ; 45                            ;
; 14                                          ; 61                            ;
; 15                                          ; 83                            ;
; 16                                          ; 496                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.65) ; Number of LABs  (Total = 851) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 657                           ;
; 1 Clock                            ; 794                           ;
; 1 Clock enable                     ; 449                           ;
; 1 Sync. clear                      ; 25                            ;
; 1 Sync. load                       ; 108                           ;
; 2 Async. clears                    ; 16                            ;
; 2 Clock enables                    ; 181                           ;
; 2 Clocks                           ; 25                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.10) ; Number of LABs  (Total = 851) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 2                             ;
; 2                                            ; 5                             ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 6                             ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 10                            ;
; 11                                           ; 8                             ;
; 12                                           ; 13                            ;
; 13                                           ; 11                            ;
; 14                                           ; 14                            ;
; 15                                           ; 11                            ;
; 16                                           ; 34                            ;
; 17                                           ; 25                            ;
; 18                                           ; 26                            ;
; 19                                           ; 43                            ;
; 20                                           ; 40                            ;
; 21                                           ; 60                            ;
; 22                                           ; 60                            ;
; 23                                           ; 68                            ;
; 24                                           ; 70                            ;
; 25                                           ; 41                            ;
; 26                                           ; 39                            ;
; 27                                           ; 44                            ;
; 28                                           ; 42                            ;
; 29                                           ; 33                            ;
; 30                                           ; 39                            ;
; 31                                           ; 21                            ;
; 32                                           ; 52                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.79) ; Number of LABs  (Total = 851) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 19                            ;
; 2                                               ; 17                            ;
; 3                                               ; 25                            ;
; 4                                               ; 31                            ;
; 5                                               ; 47                            ;
; 6                                               ; 49                            ;
; 7                                               ; 60                            ;
; 8                                               ; 98                            ;
; 9                                               ; 87                            ;
; 10                                              ; 74                            ;
; 11                                              ; 59                            ;
; 12                                              ; 53                            ;
; 13                                              ; 49                            ;
; 14                                              ; 46                            ;
; 15                                              ; 45                            ;
; 16                                              ; 50                            ;
; 17                                              ; 7                             ;
; 18                                              ; 8                             ;
; 19                                              ; 3                             ;
; 20                                              ; 4                             ;
; 21                                              ; 7                             ;
; 22                                              ; 2                             ;
; 23                                              ; 5                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.18) ; Number of LABs  (Total = 851) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 8                             ;
; 4                                            ; 9                             ;
; 5                                            ; 13                            ;
; 6                                            ; 12                            ;
; 7                                            ; 10                            ;
; 8                                            ; 21                            ;
; 9                                            ; 18                            ;
; 10                                           ; 17                            ;
; 11                                           ; 23                            ;
; 12                                           ; 30                            ;
; 13                                           ; 37                            ;
; 14                                           ; 49                            ;
; 15                                           ; 21                            ;
; 16                                           ; 39                            ;
; 17                                           ; 38                            ;
; 18                                           ; 43                            ;
; 19                                           ; 57                            ;
; 20                                           ; 52                            ;
; 21                                           ; 42                            ;
; 22                                           ; 39                            ;
; 23                                           ; 37                            ;
; 24                                           ; 29                            ;
; 25                                           ; 20                            ;
; 26                                           ; 26                            ;
; 27                                           ; 23                            ;
; 28                                           ; 27                            ;
; 29                                           ; 22                            ;
; 30                                           ; 9                             ;
; 31                                           ; 24                            ;
; 32                                           ; 16                            ;
; 33                                           ; 20                            ;
; 34                                           ; 13                            ;
; 35                                           ; 0                             ;
; 36                                           ; 2                             ;
; 37                                           ; 2                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 174          ; 63           ; 174          ; 0            ; 0            ; 178       ; 174          ; 0            ; 178       ; 178       ; 72           ; 0            ; 0            ; 5            ; 69           ; 72           ; 0            ; 69           ; 5            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 178       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 115          ; 4            ; 178          ; 178          ; 0         ; 4            ; 178          ; 0         ; 0         ; 106          ; 178          ; 178          ; 173          ; 109          ; 106          ; 178          ; 109          ; 173          ; 178          ; 177          ; 178          ; 178          ; 178          ; 178          ; 178          ; 178          ; 0         ; 178          ; 178          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_LRCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RST_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DISP            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DE              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLDIMMER        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50_2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Active Serial       ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; 3.3V                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; Compiler configured ;
; Data[1]/ASDO                                                     ; Compiler configured ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; Compiler configured ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; Compiler configured ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; Source Clock(s)                                    ; Destination Clock(s)                               ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; syspll|altpll_component|auto_generated|pll1|clk[1] ; syspll|altpll_component|auto_generated|pll1|clk[1] ; 7.9               ;
; syspll|altpll_component|auto_generated|pll1|clk[2] ; syspll|altpll_component|auto_generated|pll1|clk[2] ; 1.7               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                                                                                                                                                                                         ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[2]                                                                                                                                                                                                                                                                                           ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|altsyncram:the_altsyncram|altsyncram_jid1:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                                ; 0.306             ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[11]                                                                                                                                                                                                               ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_4cj1:auto_generated|ram_block1a11~porta_datain_reg0                                                                                                                                        ; 0.198             ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[5]                                                                                                                                                      ; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ram_block1a24~porta_address_reg0                                                                                                                                                                                                                                           ; 0.191             ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[6]                                                                                                                                                      ; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ram_block1a24~porta_address_reg0                                                                                                                                                                                                                                           ; 0.191             ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[7]                                                                                                                                                      ; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ram_block1a24~porta_address_reg0                                                                                                                                                                                                                                           ; 0.191             ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[8]                                                                                                                                                      ; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ram_block1a24~porta_address_reg0                                                                                                                                                                                                                                           ; 0.191             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_line[4]                                                                                                                                                                                                                                                                                           ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|altsyncram:the_altsyncram|altsyncram_jid1:auto_generated|ram_block1a24~porta_address_reg0                                                                                                                                                                ; 0.191             ;
; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_businterface:U_busif|loreley_businterface_rmw:U_bus|rmdwork_reg[10]                                                                                                                                                                                                               ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_core:U_core|loreley_decoder:U_decoder|loreley_simpledpram:\GEN_RAM:U_ramtable|altsyncram:\GEN_ALTERA:altsyncram_component|altsyncram_4cj1:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                                                        ; 0.164             ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[2]                                                                                                                                                             ; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ram_block1a22~porta_bytena_reg0                                                                                                                                                                                                                                            ; 0.161             ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[3]                                                                                                                                                             ; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ram_block1a31~porta_bytena_reg0                                                                                                                                                                                                                                            ; 0.120             ;
; cineraria_core:inst|cineraria_core_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[4]                                                                                                                                                      ; cineraria_core:inst|cineraria_core_ipl_memory:ipl_memory|altsyncram:the_altsyncram|altsyncram_khc1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                                                                                           ; 0.111             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_mem_baddr[21]                                                                                                                                                                                                                                                                                           ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_tag_module:cineraria_core_nios2_fast_dc_tag|altsyncram:the_altsyncram|altsyncram_fmh1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                                    ; 0.107             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|M_alu_result[21]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_tag_module:cineraria_core_nios2_fast_dc_tag|altsyncram:the_altsyncram|altsyncram_fmh1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                                    ; 0.107             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                                     ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_dc_tag_module:cineraria_core_nios2_fast_dc_tag|altsyncram:the_altsyncram|altsyncram_fmh1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                                    ; 0.107             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[4]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_readdata_pre[6]                                                                                                                                                                                    ; 0.105             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[5]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_readdata_pre[6]                                                                                                                                                                                    ; 0.105             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[3]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_readdata_pre[6]                                                                                                                                                                                    ; 0.103             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[2]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_readdata_pre[6]                                                                                                                                                                                    ; 0.103             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_r:the_cineraria_core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[1]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_readdata_pre[6]                                                                                                                                                                                    ; 0.103             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[4]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                                                  ; 0.103             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[3]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                                                  ; 0.103             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[2]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                                                  ; 0.103             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[1]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                                                  ; 0.103             ;
; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|cineraria_core_jtag_uart_scfifo_w:the_cineraria_core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count|counter_reg_bit[5]                                                                                                                               ; cineraria_core:inst|cineraria_core_jtag_uart:jtag_uart|alt_jtag_atlantic:cineraria_core_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                                                  ; 0.103             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[3]                                                  ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.067             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                  ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_7rg1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.067             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                      ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|altsyncram:the_altsyncram|altsyncram_jid1:auto_generated|ram_block1a15~porta_address_reg0                                                                                                                                                                ; 0.066             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                      ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_ic_data_module:cineraria_core_nios2_fast_ic_data|altsyncram:the_altsyncram|altsyncram_jid1:auto_generated|ram_block1a15~porta_address_reg0                                                                                                                                                                ; 0.066             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                 ; cineraria_core:inst|avalonif_spu:spu|STARROSE_SPU:U4|loreley_wromcache:U_cache|loreley_cacheram:U_mem|altsyncram:altsyncram_component|altsyncram_7nh1:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                                                                                                         ; 0.040             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][50]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][50]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][50]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][50]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][57]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][57]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][57]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][57]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][19]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][19]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][19]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][19]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][68]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][68]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][68]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][68]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][18]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][18]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][18]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][18]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][74]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][74]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][74]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][74]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][74]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][17]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][17]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][17]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][17]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][17]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][17]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][16]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][16]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][16]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][16]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][52]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][52]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][52]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][52]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][98]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][98]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][98]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][98]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][84]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][84]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][84]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][84]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][84]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][84]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][83]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][83]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][83]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][83]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][83]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][83]                                                                                                                                      ; 0.017             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][97]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][97]                                                                                                                                      ; 0.016             ;
; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][97]                                                                                                            ; cineraria_core:inst|cineraria_core_sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][97]                                                                                                                                      ; 0.016             ;
; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                      ; cineraria_core:inst|cineraria_core_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                ; 0.016             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|jdo[32] ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|MonAReg[8]                                                                                                                                                            ; 0.015             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_jtag_debug_module_wrapper:the_cineraria_core_nios2_fast_jtag_debug_module_wrapper|cineraria_core_nios2_fast_jtag_debug_module_sysclk:the_cineraria_core_nios2_fast_jtag_debug_module_sysclk|jdo[28] ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|cineraria_core_nios2_fast_nios2_oci:the_cineraria_core_nios2_fast_nios2_oci|cineraria_core_nios2_fast_nios2_ocimem:the_cineraria_core_nios2_fast_nios2_ocimem|MonAReg[4]                                                                                                                                                            ; 0.015             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][116]                                                      ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][116]                                                                                ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][70]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][70]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][68]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][68]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][77]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][77]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][81]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][81]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][79]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][79]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][80]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][80]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][78]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][78]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][85]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][85]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][83]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][83]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][84]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][84]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][82]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][82]                                                                                 ; 0.014             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][76]                                                       ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][76]                                                                                 ; 0.014             ;
; cineraria_core:inst|vga_component:vga|vga_avm:U1|topaddr_reg[22]                                                                                                                                                                                                                                                                                                   ; cineraria_core:inst|vga_component:vga|vga_avm:U1|addr_reg[22]                                                                                                                                                                                                                                                                                                                                ; 0.013             ;
; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_res_dffe4[15]                                                                                                                                                                                                                  ; cineraria_core:inst|fpoint_wrapper:nios_custom_instr_fpoint|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_out_dffe5[15]                                                                                                                                                                                                                                            ; 0.013             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[9]                                                                                                                                                                                                                                                                                           ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[9]                                                                                                                                                                                                                                                                                                                ; 0.012             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[25]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[25]                                                                                                                                                                                                                                                                                                               ; 0.012             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[27]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[27]                                                                                                                                                                                                                                                                                                               ; 0.012             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data_cnt[3]                                                                                                                                                                                                                                                                                       ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_last_transfer_d1                                                                                                                                                                                                                                                                                                            ; 0.012             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[26]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[26]                                                                                                                                                                                                                                                                                                               ; 0.012             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[11]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[11]                                                                                                                                                                                                                                                                                                               ; 0.012             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][116]                                                      ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][116]                                                                                ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][116]                                                      ; cineraria_core:inst|cineraria_core_nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:peripherals_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:nios2_fast_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][116]                                                                                ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[24]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[24]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[22]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[22]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[31]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[31]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[29]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[29]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[13]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[13]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[0]                                                                                                                                                                                                                                                                                           ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[0]                                                                                                                                                                                                                                                                                                                ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[23]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[23]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[3]                                                                                                                                                                                                                                                                                           ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[3]                                                                                                                                                                                                                                                                                                                ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[15]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[15]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[1]                                                                                                                                                                                                                                                                                           ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[1]                                                                                                                                                                                                                                                                                                                ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[17]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[17]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[16]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[16]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[2]                                                                                                                                                                                                                                                                                           ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[2]                                                                                                                                                                                                                                                                                                                ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[19]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[19]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_rd_data[18]                                                                                                                                                                                                                                                                                          ; cineraria_core:inst|cineraria_core_nios2_fast:nios2_fast|A_dc_xfer_wr_data[18]                                                                                                                                                                                                                                                                                                               ; 0.011             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "cineraria_ulexite_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -23 degrees (-625 ps) for syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] port
Info (15535): Implemented PLL "avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 34, clock division of 189, and phase shift of 0 degrees (0 ps) for avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 34, clock division of 301, and phase shift of 0 degrees (0 ps) for avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Warning (169156): 2 Current Strength assignments found for DRAM_CLK. Only the one assigned to DRAM_CLK will take effect.
    Info (169157): DRAM_CLK has Current Strength set to 8MA.
    Info (169157): DRAM_CLK~output has Current Strength set to 4MA.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cineraria.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_2 CLOCK_50_2
    Info (332110): create_generated_clock -source {syspll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -22.50 -duty_cycle 50.00 -name {syspll|altpll_component|auto_generated|pll1|clk[0]} {syspll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {syspll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {syspll|altpll_component|auto_generated|pll1|clk[1]} {syspll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {syspll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {syspll|altpll_component|auto_generated|pll1|clk[2]} {syspll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {avpll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 189 -multiply_by 34 -duty_cycle 50.00 -name {avpll|altpll_component|auto_generated|pll1|clk[0]} {avpll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {avpll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 301 -multiply_by 34 -duty_cycle 50.00 -name {avpll|altpll_component|auto_generated|pll1|clk[1]} {avpll|altpll_component|auto_generated|pll1|clk[1]}
Warning (332043): Overwriting existing clock: CLOCK_50
Warning (332043): Overwriting existing clock: CLOCK_50_2
Info (332104): Reading SDC File: 'cineraria_core/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'cineraria_core/synthesis/submodules/cineraria_core_nios2_fast.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From syspll|altpll_component|auto_generated|pll1|clk[1] (Rise) to syspll|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From syspll|altpll_component|auto_generated|pll1|clk[1] (Fall) to syspll|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From syspll|altpll_component|auto_generated|pll1|clk[2] (Rise) to syspll|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From syspll|altpll_component|auto_generated|pll1|clk[1] (Rise) to syspll|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From syspll|altpll_component|auto_generated|pll1|clk[1] (Rise) to syspll|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From syspll|altpll_component|auto_generated|pll1|clk[2] (Rise) to syspll|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From avpll|altpll_component|auto_generated|pll1|clk[0] (Rise) to avpll|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From avpll|altpll_component|auto_generated|pll1|clk[1] (Rise) to avpll|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 8 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):  111.176 avpll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  177.058 avpll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.000     CLOCK_50
    Info (332111):   20.000   CLOCK_50_2
    Info (332111):   10.000 syspll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 syspll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   25.000 syspll|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL3E0
Info (176353): Automatically promoted node syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|done_reg[0]
        Info (176357): Destination node cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|done_reg[1]
        Info (176357): Destination node cineraria_core:inst|pixelsimd:nios_custom_instr_pixelsimd|done_reg[2]
        Info (176357): Destination node cineraria_core:inst|cineraria_core_sdram:sdram|active_rnw~2
        Info (176357): Destination node cineraria_core:inst|cineraria_core_sdram:sdram|active_cs_n~0
        Info (176357): Destination node cineraria_core:inst|cineraria_core_sdram:sdram|active_cs_n~1
        Info (176357): Destination node cineraria_core:inst|cineraria_core_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|WideOr0~0
        Info (176357): Destination node cineraria_core:inst|cineraria_core_sdram:sdram|i_refs[0]
        Info (176357): Destination node cineraria_core:inst|cineraria_core_sdram:sdram|i_refs[2]
        Info (176357): Destination node cineraria_core:inst|cineraria_core_sdram:sdram|i_refs[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node cineraria_core:inst|cineraria_core_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[7]
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[6]
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[5]
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[4]
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[3]
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[2]
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[1]
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|counter_reg_bit[0]
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|counter_reg_bit[7]
        Info (176357): Destination node cineraria_core:inst|ps2_component:ps2_keyboard|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|counter_reg_bit[6]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|locked 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[15]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[15]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[14]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[14]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[13]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[13]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[12]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[12]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[11]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[11]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[10]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[10]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[9]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[9]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[8]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[8]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[7]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[7]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[6]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[6]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[5]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[5]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[4]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[4]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[3]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[3]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[2]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[2]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[1]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[1]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176225): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[0]~_Duplicate_1 to I/O pin
    Warning (176267): Can't pack node cineraria_core:inst|cineraria_core_sdram:sdram|m_data[0]~_Duplicate_1 -- no packable connection between output pin and register
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "DRAM_DQ*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "LCD_*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "DRAM_*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Input Register=ON" to "DRAM_DQ*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 139 registers into blocks of type EC
    Extra Info (176218): Packed 192 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 216 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 79 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 167 register duplicates
Warning (15058): PLL "syspll:syspll|altpll:altpll_component|syspll_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "avpll:avpll|altpll:altpll_component|avpll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "LCD_DCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_BYTE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKIN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKIN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKOUT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKOUT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:41
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 27% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X21_Y0 to location X30_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 32.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 69 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin PS2_KBCLK uses I/O standard 3.3-V LVTTL at P22
    Info (169178): Pin PS2_KBDAT uses I/O standard 3.3-V LVTTL at P21
    Info (169178): Pin GPIO1_D[31] uses I/O standard 3.3-V LVTTL at V7
    Info (169178): Pin GPIO1_D[30] uses I/O standard 3.3-V LVTTL at V6
    Info (169178): Pin GPIO1_D[29] uses I/O standard 3.3-V LVTTL at U8
    Info (169178): Pin GPIO1_D[28] uses I/O standard 3.3-V LVTTL at Y7
    Info (169178): Pin GPIO1_D[27] uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin GPIO1_D[26] uses I/O standard 3.3-V LVTTL at U9
    Info (169178): Pin GPIO1_D[25] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin GPIO1_D[24] uses I/O standard 3.3-V LVTTL at U10
    Info (169178): Pin GPIO1_D[23] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin GPIO1_D[22] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin GPIO1_D[21] uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin GPIO1_D[20] uses I/O standard 3.3-V LVTTL at U12
    Info (169178): Pin GPIO1_D[19] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin GPIO1_D[18] uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin GPIO1_D[17] uses I/O standard 3.3-V LVTTL at AB7
    Info (169178): Pin GPIO1_D[16] uses I/O standard 3.3-V LVTTL at AA7
    Info (169178): Pin GPIO1_D[15] uses I/O standard 3.3-V LVTTL at AA9
    Info (169178): Pin GPIO1_D[14] uses I/O standard 3.3-V LVTTL at AB9
    Info (169178): Pin GPIO1_D[13] uses I/O standard 3.3-V LVTTL at V15
    Info (169178): Pin GPIO1_D[12] uses I/O standard 3.3-V LVTTL at W15
    Info (169178): Pin GPIO1_D[11] uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin GPIO1_D[10] uses I/O standard 3.3-V LVTTL at U15
    Info (169178): Pin GPIO1_D[9] uses I/O standard 3.3-V LVTTL at W17
    Info (169178): Pin GPIO1_D[8] uses I/O standard 3.3-V LVTTL at Y17
    Info (169178): Pin GPIO1_D[7] uses I/O standard 3.3-V LVTTL at AB17
    Info (169178): Pin GPIO1_D[6] uses I/O standard 3.3-V LVTTL at AA17
    Info (169178): Pin GPIO1_D[5] uses I/O standard 3.3-V LVTTL at AA18
    Info (169178): Pin GPIO1_D[4] uses I/O standard 3.3-V LVTTL at AB18
    Info (169178): Pin GPIO1_D[3] uses I/O standard 3.3-V LVTTL at AB19
    Info (169178): Pin GPIO1_D[2] uses I/O standard 3.3-V LVTTL at AA19
    Info (169178): Pin GPIO1_D[1] uses I/O standard 3.3-V LVTTL at AB20
    Info (169178): Pin GPIO1_D[0] uses I/O standard 3.3-V LVTTL at AA20
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F10
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at A10
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at B10
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at C10
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at H9
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at G9
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at H10
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G10
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at D10
    Info (169178): Pin BUTTON[0] uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin CLOCK_50_2 uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin SD_DAT0 uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin BUTTON[1] uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin BUTTON[2] uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin UART_CTS uses I/O standard 3.3-V LVTTL at V21
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at H7
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at U22
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at W20
Info (144001): Generated suppressed messages file C:/PROJECT/c85_ulexite/fpga/cineraria_ulexite/output_files/cineraria_ulexite_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 120 warnings
    Info: Peak virtual memory: 1127 megabytes
    Info: Processing ended: Tue Oct 15 04:45:12 2013
    Info: Elapsed time: 00:02:07
    Info: Total CPU time (on all processors): 00:02:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/PROJECT/c85_ulexite/fpga/cineraria_ulexite/output_files/cineraria_ulexite_top.fit.smsg.


