TimeQuest Timing Analyzer report for DSP
Mon May  8 09:46:06 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Fast 1200mV 0C Model Metastability Report
 51. Multicorner Timing Analysis Summary
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DSP                                                               ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE22F17C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DSP.sdc       ; OK     ; Mon May  8 09:46:02 2017 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; CLOCK_50                                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 488.281 ; 2.05 MHz  ; 0.000 ; 244.140 ; 50.00      ; 3125      ; 128         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+-----------+-----------------+--------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note ;
+-----------+-----------------+--------------------------------------------------+------+
; 57.15 MHz ; 57.15 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 470.783 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.358 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.747   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.801 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+---------+-----------------------+------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 470.783 ; BP_v0:inst6|s1_16[10] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 17.441     ;
; 470.868 ; BP_v0:inst6|s1_16[9]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 17.356     ;
; 471.087 ; BP_v0:inst6|s1_16[11] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 17.137     ;
; 471.180 ; BP_v0:inst6|s1_16[8]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 17.044     ;
; 471.234 ; BP_v0:inst6|s1_16[0]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 16.993     ;
; 471.235 ; BP_v0:inst6|s1_16[2]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 16.992     ;
; 471.542 ; BP_v0:inst6|s1_16[1]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 16.685     ;
; 471.647 ; BP_v0:inst6|s1_16[3]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 16.580     ;
; 471.860 ; BP_v0:inst6|s1_16[13] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 16.358     ;
; 471.924 ; BP_v0:inst6|s1_16[12] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 16.294     ;
; 471.969 ; BP_v0:inst6|s1_16[14] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 16.249     ;
; 472.029 ; BP_v0:inst6|s1_16[15] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 16.189     ;
; 472.172 ; BP_v0:inst6|s1_16[5]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 16.048     ;
; 472.186 ; BP_v0:inst6|s1_16[7]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 16.034     ;
; 472.346 ; BP_v0:inst6|s1_16[6]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 15.874     ;
; 472.426 ; BP_v0:inst6|s1_16[4]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 15.794     ;
; 472.629 ; BP_v0:inst9|s1_16[2]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.089     ; 15.558     ;
; 472.639 ; BP_v0:inst9|s1_16[3]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.089     ; 15.548     ;
; 472.764 ; BP_v0:inst9|s1_16[1]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.089     ; 15.423     ;
; 472.898 ; BP_v0:inst9|s1_16[4]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.091     ; 15.287     ;
; 472.917 ; BP_v0:inst9|s1_16[0]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.089     ; 15.270     ;
; 472.927 ; BP_v0:inst9|s1_16[7]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.091     ; 15.258     ;
; 473.070 ; BP_v0:inst9|s1_16[6]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.091     ; 15.115     ;
; 473.135 ; BP_v0:inst9|s1_16[5]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.091     ; 15.050     ;
; 473.223 ; BP_v0:inst8|s1_16[9]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 15.009     ;
; 473.224 ; BP_v0:inst3|s1_16[0]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.992     ;
; 473.224 ; BP_v0:inst8|s1_16[10] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 15.008     ;
; 473.242 ; BP_v0:inst3|s1_16[3]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.974     ;
; 473.293 ; BP_v0:inst8|s1_16[0]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.925     ;
; 473.324 ; BP_v0:inst8|s1_16[11] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.908     ;
; 473.369 ; BP_v0:inst3|s1_16[2]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.847     ;
; 473.370 ; BP_v0:inst8|s1_16[7]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.862     ;
; 473.373 ; BP_v0:inst8|s1_16[1]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.845     ;
; 473.412 ; BP_v0:inst8|s1_16[4]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.820     ;
; 473.417 ; BP_v0:inst8|s1_16[6]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.815     ;
; 473.479 ; BP_v0:inst8|s1_16[3]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.739     ;
; 473.483 ; BP_v0:inst8|s1_16[8]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.749     ;
; 473.495 ; BP_v0:inst3|s1_16[6]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.721     ;
; 473.537 ; BP_v0:inst1|s1_16[14] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.681     ;
; 473.575 ; BP_v0:inst3|s1_16[4]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.641     ;
; 473.599 ; BP_v0:inst3|s1_16[1]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.617     ;
; 473.624 ; BP_v0:inst8|s1_16[2]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.594     ;
; 473.655 ; BP_v0:inst3|s1_16[13] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.561     ;
; 473.658 ; BP_v0:inst3|s1_16[7]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.558     ;
; 473.673 ; BP_v0:inst9|s1_16[9]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.091     ; 14.512     ;
; 473.683 ; BP_v0:inst9|s1_16[10] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.091     ; 14.502     ;
; 473.686 ; BP_v0:inst8|s1_16[5]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.546     ;
; 473.726 ; BP_v0:inst3|s1_16[12] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.490     ;
; 473.727 ; BP_v0:inst1|s1_16[10] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.490     ;
; 473.730 ; BP_v0:inst1|s1_16[7]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.488     ;
; 473.734 ; BP_v0:inst1|s1_16[9]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.483     ;
; 473.746 ; BP_v0:inst1|s1_16[12] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.471     ;
; 473.771 ; BP_v0:inst1|s1_16[5]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.447     ;
; 473.780 ; BP_v0:inst3|s1_16[5]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.436     ;
; 473.813 ; BP_v0:inst5|s1_16[13] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.409     ;
; 473.817 ; BP_v0:inst3|s1_16[8]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.400     ;
; 473.835 ; BP_v0:inst9|s1_16[14] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.099     ; 14.342     ;
; 473.837 ; BP_v0:inst9|s1_16[11] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.091     ; 14.348     ;
; 473.876 ; BP_v0:inst9|s1_16[12] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.099     ; 14.301     ;
; 473.898 ; BP_v0:inst3|s1_16[10] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.319     ;
; 473.901 ; BP_v0:inst8|s1_16[14] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.326     ;
; 473.911 ; BP_v0:inst9|s1_16[8]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.091     ; 14.274     ;
; 473.917 ; BP_v0:inst3|s1_16[15] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.299     ;
; 473.918 ; BP_v0:inst1|s1_16[6]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.300     ;
; 473.933 ; BP_v0:inst1|s1_16[11] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.284     ;
; 473.933 ; BP_v0:inst5|s1_16[5]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.291     ;
; 473.935 ; BP_v0:inst5|s1_16[4]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.289     ;
; 473.949 ; BP_v0:inst8|s1_16[13] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.278     ;
; 473.968 ; BP_v0:inst1|s1_16[13] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.249     ;
; 473.982 ; BP_v0:inst5|s1_16[12] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.240     ;
; 473.984 ; BP_v0:inst4|s1_16[0]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.234     ;
; 474.011 ; BP_v0:inst1|s1_16[3]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.194     ;
; 474.033 ; BP_v0:inst3|s1_16[14] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 14.183     ;
; 474.033 ; BP_v0:inst1|s1_16[4]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.185     ;
; 474.035 ; BP_v0:inst5|s1_16[14] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.187     ;
; 474.036 ; BP_v0:inst1|s1_16[0]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.169     ;
; 474.037 ; BP_v0:inst1|s1_16[8]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.180     ;
; 474.049 ; BP_v0:inst1|s1_16[15] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.168     ;
; 474.051 ; BP_v0:inst3|s1_16[9]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.166     ;
; 474.103 ; BP_v0:inst5|s1_16[7]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.121     ;
; 474.106 ; BP_v0:inst9|s1_16[13] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.099     ; 14.071     ;
; 474.121 ; BP_v0:inst4|s1_16[3]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 14.097     ;
; 474.142 ; BP_v0:inst8|s1_16[15] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.085     ;
; 474.155 ; BP_v0:inst3|s1_16[11] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.062     ;
; 474.156 ; BP_v0:inst8|s1_16[12] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.071     ;
; 474.162 ; BP_v0:inst9|s1_16[15] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.099     ; 14.015     ;
; 474.185 ; BP_v0:inst1|s1_16[1]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.020     ;
; 474.248 ; BP_v0:inst5|s1_16[6]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.976     ;
; 474.288 ; BP_v0:inst1|s1_16[2]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 13.917     ;
; 474.293 ; BP_v0:inst4|s1_16[1]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 13.925     ;
; 474.308 ; BP_v0:inst5|s1_16[3]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.917     ;
; 474.320 ; BP_v0:inst5|s1_16[8]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.901     ;
; 474.320 ; BP_v0:inst5|s1_16[2]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.905     ;
; 474.372 ; BP_v0:inst4|s1_16[5]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.845     ;
; 474.393 ; BP_v0:inst5|s1_16[0]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.832     ;
; 474.408 ; BP_v0:inst4|s1_16[9]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 13.825     ;
; 474.431 ; BP_v0:inst4|s1_16[2]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 13.787     ;
; 474.448 ; BP_v0:inst5|s1_16[10] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.773     ;
; 474.485 ; BP_v0:inst4|s1_16[7]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.726     ;
; 474.561 ; BP_v0:inst5|s1_16[15] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.661     ;
+---------+-----------------------+------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                    ;
+-------+-----------------------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.358 ; ADC:inst2|cnt[8]      ; ADC:inst2|cnt[8]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.391 ; BP_v0:inst7|s1_16[9]  ; BP_v0:inst7|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.610      ;
; 0.392 ; BP_v0:inst4|s1_16[9]  ; BP_v0:inst4|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.611      ;
; 0.393 ; BP_v0:inst7|s1_16[2]  ; BP_v0:inst7|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; BP_v0:inst7|s1_16[3]  ; BP_v0:inst7|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; BP_v0:inst7|s1_16[4]  ; BP_v0:inst7|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.398 ; ADC:inst2|cnt[7]      ; ADC:inst2|ADC_CS_N                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.617      ;
; 0.399 ; BP_v0:inst7|s1_16[0]  ; BP_v0:inst7|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.618      ;
; 0.401 ; BP_v0:inst6|s1_16[2]  ; BP_v0:inst6|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.620      ;
; 0.420 ; BP_v0:inst4|s1_16[2]  ; BP_v0:inst4|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.640      ;
; 0.431 ; BP_v0:inst4|s1_16[3]  ; BP_v0:inst4|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.651      ;
; 0.432 ; BP_v0:inst4|s1_16[8]  ; BP_v0:inst4|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.651      ;
; 0.441 ; BP_v0:inst9|s1_16[14] ; BP_v0:inst9|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.660      ;
; 0.441 ; BP_v0:inst5|s1_16[1]  ; BP_v0:inst5|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.660      ;
; 0.442 ; BP_v0:inst8|s1_16[2]  ; BP_v0:inst8|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.661      ;
; 0.443 ; BP_v0:inst9|s1_16[2]  ; BP_v0:inst9|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.662      ;
; 0.443 ; BP_v0:inst8|s1_16[1]  ; BP_v0:inst8|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.662      ;
; 0.444 ; BP_v0:inst5|s1_16[3]  ; BP_v0:inst5|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.663      ;
; 0.446 ; BP_v0:inst8|s1_16[12] ; BP_v0:inst8|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.665      ;
; 0.447 ; BP_v0:inst3|s1_16[1]  ; BP_v0:inst3|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.666      ;
; 0.447 ; BP_v0:inst8|s1_16[14] ; BP_v0:inst8|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.666      ;
; 0.448 ; BP_v0:inst6|s1_16[8]  ; BP_v0:inst6|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.667      ;
; 0.449 ; BP_v0:inst8|s1_16[5]  ; BP_v0:inst8|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.668      ;
; 0.449 ; BP_v0:inst6|s1_16[12] ; BP_v0:inst6|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.668      ;
; 0.449 ; BP_v0:inst5|s1_16[12] ; BP_v0:inst5|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.668      ;
; 0.450 ; BP_v0:inst8|s1_16[8]  ; BP_v0:inst8|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.669      ;
; 0.452 ; BP_v0:inst8|s1_16[10] ; BP_v0:inst8|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.671      ;
; 0.452 ; BP_v0:inst8|s1_16[7]  ; BP_v0:inst8|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.671      ;
; 0.454 ; BP_v0:inst9|s1_16[13] ; BP_v0:inst9|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.673      ;
; 0.454 ; BP_v0:inst5|s1_16[10] ; BP_v0:inst5|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.673      ;
; 0.457 ; BP_v0:inst6|s1_16[10] ; BP_v0:inst6|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.676      ;
; 0.459 ; BP_v0:inst3|s1_16[3]  ; BP_v0:inst3|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.678      ;
; 0.459 ; BP_v0:inst5|s1_16[14] ; BP_v0:inst5|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.678      ;
; 0.459 ; BP_v0:inst5|s1_16[9]  ; BP_v0:inst5|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.678      ;
; 0.463 ; BP_v0:inst8|s1_16[6]  ; BP_v0:inst8|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.682      ;
; 0.464 ; BP_v0:inst8|s1_16[0]  ; BP_v0:inst8|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.683      ;
; 0.467 ; BP_v0:inst3|s1_16[13] ; BP_v0:inst3|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.685      ;
; 0.468 ; BP_v0:inst3|s1_16[12] ; BP_v0:inst3|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.686      ;
; 0.468 ; BP_v0:inst9|s1_16[5]  ; BP_v0:inst9|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.688      ;
; 0.471 ; BP_v0:inst3|s1_16[6]  ; BP_v0:inst3|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.690      ;
; 0.475 ; BP_v0:inst6|s1_16[4]  ; BP_v0:inst6|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.694      ;
; 0.497 ; BP_v0:inst7|s1_16[10] ; BP_v0:inst7|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.716      ;
; 0.498 ; BP_v0:inst7|s1_16[6]  ; BP_v0:inst7|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.717      ;
; 0.505 ; ADC:inst2|cnt[6]      ; ADC:inst2|ADC_CS_N                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.724      ;
; 0.530 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.749      ;
; 0.534 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.753      ;
; 0.534 ; BP_v0:inst5|s1_16[13] ; BP_v0:inst5|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.753      ;
; 0.535 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.754      ;
; 0.536 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.755      ;
; 0.538 ; BP_v0:inst6|s1_16[1]  ; BP_v0:inst6|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.757      ;
; 0.542 ; BP_v0:inst5|s1_16[15] ; BP_v0:inst5|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.761      ;
; 0.544 ; BP_v0:inst8|s1_16[15] ; BP_v0:inst8|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.763      ;
; 0.545 ; BP_v0:inst9|s1_16[15] ; BP_v0:inst9|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.763      ;
; 0.546 ; BP_v0:inst9|s1_16[1]  ; BP_v0:inst9|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.765      ;
; 0.547 ; BP_v0:inst8|s1_16[3]  ; BP_v0:inst8|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.766      ;
; 0.550 ; BP_v0:inst8|s1_16[9]  ; BP_v0:inst8|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; BP_v0:inst8|s1_16[11] ; BP_v0:inst8|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; BP_v0:inst6|s1_16[15] ; BP_v0:inst6|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.554 ; BP_v0:inst6|s1_16[11] ; BP_v0:inst6|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.773      ;
; 0.557 ; BP_v0:inst9|s1_16[12] ; BP_v0:inst9|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; BP_v0:inst1|n[4]      ; BP_v0:inst1|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; BP_v0:inst5|s1_16[7]  ; BP_v0:inst5|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; BP_v0:inst6|s1_16[5]  ; BP_v0:inst6|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; BP_v0:inst1|n[5]      ; BP_v0:inst1|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; BP_v0:inst9|s1_16[10] ; BP_v0:inst9|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; BP_v0:inst9|s1_16[7]  ; BP_v0:inst9|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.780      ;
; 0.565 ; BP_v0:inst3|s1_16[2]  ; BP_v0:inst3|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.784      ;
; 0.566 ; BP_v0:inst5|s1_16[5]  ; BP_v0:inst5|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.785      ;
; 0.570 ; BP_v0:inst7|s1_16[1]  ; BP_v0:inst7|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; BP_v0:inst7|s1_16[5]  ; BP_v0:inst7|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.573 ; ADC:inst2|cnt[7]      ; ADC:inst2|cnt[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; BP_v0:inst9|s1_16[9]  ; BP_v0:inst9|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; ADC:inst2|cnt[6]      ; ADC:inst2|cnt[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.577 ; ADC:inst2|cnt[1]      ; ADC:inst2|cnt[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.796      ;
; 0.580 ; ADC:inst2|cnt[5]      ; ADC:inst2|cnt[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; ADC:inst2|cnt[4]      ; ADC:inst2|cnt[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.800      ;
; 0.582 ; ADC:inst2|cnt[2]      ; ADC:inst2|cnt[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.801      ;
; 0.587 ; BP_v0:inst6|s1_16[0]  ; BP_v0:inst6|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.806      ;
; 0.596 ; ADC:inst2|cnt[0]      ; ADC:inst2|cnt[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.815      ;
; 0.620 ; BP_v0:inst8|s1_16[13] ; BP_v0:inst8|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.839      ;
; 0.625 ; BP_v0:inst1|s1_16[3]  ; BP_v0:inst1|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.845      ;
; 0.629 ; ADC:inst2|cnt[8]      ; ADC:inst2|ADC_CS_N                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.848      ;
; 0.630 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.849      ;
; 0.630 ; BP_v0:inst5|s1_16[2]  ; BP_v0:inst5|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.849      ;
; 0.632 ; BP_v0:inst9|s1_16[0]  ; BP_v0:inst9|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.851      ;
; 0.644 ; BP_v0:inst9|s1_16[6]  ; BP_v0:inst9|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.864      ;
; 0.657 ; BP_v0:inst4|s1_16[10] ; BP_v0:inst4|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.876      ;
; 0.662 ; ADC:inst2|cnt[0]      ; ADC:inst2|ADC_sclk                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.881      ;
; 0.664 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.883      ;
; 0.679 ; ADC:inst2|cnt[1]      ; ADC:inst2|smpl_rdy                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.898      ;
; 0.689 ; ADC:inst2|cnt[0]      ; ADC:inst2|cnt[8]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.908      ;
; 0.700 ; ADC:inst2|cnt[3]      ; ADC:inst2|cnt[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.919      ;
; 0.701 ; BP_v0:inst7|s1_16[13] ; BP_v0:inst7|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.920      ;
; 0.703 ; ADC:inst2|shftreg[0]  ; ADC:inst2|shftreg[1]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.922      ;
; 0.709 ; BP_v0:inst7|s1_16[11] ; BP_v0:inst7|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.928      ;
; 0.711 ; BP_v0:inst7|s1_16[8]  ; BP_v0:inst7|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.930      ;
; 0.719 ; BP_v0:inst3|s1_16[7]  ; BP_v0:inst3|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.938      ;
; 0.724 ; BP_v0:inst1|n[6]      ; BP_v0:inst1|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.943      ;
; 0.725 ; BP_v0:inst1|n[6]      ; BP_v0:inst1|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.944      ;
; 0.726 ; BP_v0:inst1|n[6]      ; BP_v0:inst1|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.945      ;
+-------+-----------------------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.771  ; 9.771        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.228 ; 10.228       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.253 ; 10.253       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                  ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                             ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+------------------------------------+
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[0]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[10]~_Duplicate_2 ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[11]~_Duplicate_2 ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[12]~_Duplicate_2 ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[13]~_Duplicate_2 ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[14]~_Duplicate_2 ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[15]~_Duplicate_2 ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[1]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[2]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[3]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[4]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[5]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[6]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[7]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[8]~_Duplicate_2  ;
; 243.801 ; 244.095      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[9]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[0]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[0]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[10]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[10]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[11]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[11]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[12]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[12]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[13]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[13]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[14]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[14]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[15]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[15]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[1]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[1]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[2]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[2]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[3]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[3]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[4]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[4]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[5]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[5]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[6]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[6]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[7]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[7]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[8]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[8]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[9]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[9]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[0]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[10]~_Duplicate_2 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[11]~_Duplicate_2 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[12]~_Duplicate_2 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[13]~_Duplicate_2 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[14]~_Duplicate_2 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[15]~_Duplicate_2 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[1]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[2]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[3]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[4]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[5]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[6]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[7]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[8]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|s2_16[9]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[0]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[10]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[11]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[12]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[13]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[14]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[15]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[1]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[2]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[3]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[4]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[5]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[6]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[7]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[8]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[9]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[0]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[10]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[11]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[12]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[13]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[14]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[15]~_Duplicate_2 ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[1]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[2]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[3]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[4]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[5]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[6]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[7]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[8]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[9]~_Duplicate_2  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[0]               ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[0]~_Duplicate_1  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[10]              ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[10]~_Duplicate_1 ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.347 ; 2.515 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.732 ; -1.903 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 4.416 ; 4.416 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.978 ; 4.908 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 5.451 ; 5.454 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.522 ; 4.541 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 7.885 ; 7.535 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 6.237 ; 6.205 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.448 ; 4.396 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.311 ; 5.262 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 5.153 ; 5.156 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.399 ; 4.408 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 7.885 ; 7.535 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.079 ; 4.039 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.449 ; 6.148 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.882 ; 3.878 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.421 ; 4.350 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.108 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 3.986 ; 4.001 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.555 ; 3.513 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.629 ; 5.594 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.911 ; 3.858 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.740 ; 4.690 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.588 ; 4.587 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.868 ; 3.874 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 7.290 ; 6.940 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.555 ; 3.513 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 5.911 ; 5.608 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.008 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+-----------+-----------------+--------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note ;
+-----------+-----------------+--------------------------------------------------+------+
; 63.96 MHz ; 63.96 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 472.647 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.709   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.827 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+---------+-----------------------+------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 472.647 ; BP_v0:inst6|s1_16[10] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.582     ;
; 472.684 ; BP_v0:inst6|s1_16[9]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.545     ;
; 472.903 ; BP_v0:inst6|s1_16[11] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.326     ;
; 472.949 ; BP_v0:inst6|s1_16[8]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.280     ;
; 473.024 ; BP_v0:inst6|s1_16[0]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 15.208     ;
; 473.035 ; BP_v0:inst6|s1_16[2]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 15.197     ;
; 473.307 ; BP_v0:inst6|s1_16[1]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.925     ;
; 473.398 ; BP_v0:inst6|s1_16[3]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.834     ;
; 473.581 ; BP_v0:inst6|s1_16[13] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.644     ;
; 473.647 ; BP_v0:inst6|s1_16[12] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.578     ;
; 473.675 ; BP_v0:inst6|s1_16[14] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.550     ;
; 473.738 ; BP_v0:inst6|s1_16[15] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.487     ;
; 473.877 ; BP_v0:inst6|s1_16[5]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.350     ;
; 473.894 ; BP_v0:inst6|s1_16[7]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.333     ;
; 474.036 ; BP_v0:inst6|s1_16[6]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.191     ;
; 474.105 ; BP_v0:inst6|s1_16[4]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.122     ;
; 474.402 ; BP_v0:inst9|s1_16[2]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 13.797     ;
; 474.415 ; BP_v0:inst9|s1_16[3]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 13.784     ;
; 474.534 ; BP_v0:inst9|s1_16[1]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 13.665     ;
; 474.625 ; BP_v0:inst9|s1_16[4]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.573     ;
; 474.663 ; BP_v0:inst9|s1_16[0]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 13.536     ;
; 474.676 ; BP_v0:inst9|s1_16[7]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.522     ;
; 474.780 ; BP_v0:inst9|s1_16[6]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.418     ;
; 474.861 ; BP_v0:inst9|s1_16[5]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.337     ;
; 474.893 ; BP_v0:inst8|s1_16[9]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.343     ;
; 474.896 ; BP_v0:inst8|s1_16[10] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.340     ;
; 474.947 ; BP_v0:inst3|s1_16[0]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.276     ;
; 474.952 ; BP_v0:inst3|s1_16[3]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.271     ;
; 475.014 ; BP_v0:inst8|s1_16[0]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.211     ;
; 475.046 ; BP_v0:inst8|s1_16[11] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.190     ;
; 475.071 ; BP_v0:inst8|s1_16[7]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 13.167     ;
; 475.071 ; BP_v0:inst8|s1_16[1]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.154     ;
; 475.073 ; BP_v0:inst3|s1_16[2]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.150     ;
; 475.120 ; BP_v0:inst8|s1_16[6]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 13.118     ;
; 475.121 ; BP_v0:inst8|s1_16[4]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 13.117     ;
; 475.142 ; BP_v0:inst8|s1_16[8]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 13.094     ;
; 475.159 ; BP_v0:inst1|s1_16[14] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 13.067     ;
; 475.172 ; BP_v0:inst3|s1_16[6]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.051     ;
; 475.179 ; BP_v0:inst8|s1_16[3]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.046     ;
; 475.238 ; BP_v0:inst3|s1_16[4]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 12.985     ;
; 475.267 ; BP_v0:inst3|s1_16[1]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 12.956     ;
; 475.293 ; BP_v0:inst3|s1_16[13] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 12.930     ;
; 475.298 ; BP_v0:inst9|s1_16[9]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 12.898     ;
; 475.306 ; BP_v0:inst8|s1_16[2]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.919     ;
; 475.315 ; BP_v0:inst9|s1_16[10] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 12.881     ;
; 475.320 ; BP_v0:inst3|s1_16[7]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 12.903     ;
; 475.339 ; BP_v0:inst1|s1_16[9]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.886     ;
; 475.342 ; BP_v0:inst1|s1_16[10] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.883     ;
; 475.345 ; BP_v0:inst1|s1_16[12] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.880     ;
; 475.353 ; BP_v0:inst1|s1_16[7]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 12.873     ;
; 475.361 ; BP_v0:inst8|s1_16[5]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 12.877     ;
; 475.362 ; BP_v0:inst3|s1_16[12] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 12.861     ;
; 475.391 ; BP_v0:inst1|s1_16[5]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 12.835     ;
; 475.392 ; BP_v0:inst5|s1_16[13] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 12.837     ;
; 475.428 ; BP_v0:inst3|s1_16[5]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 12.795     ;
; 475.444 ; BP_v0:inst3|s1_16[8]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 12.780     ;
; 475.451 ; BP_v0:inst9|s1_16[11] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 12.745     ;
; 475.459 ; BP_v0:inst9|s1_16[14] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.087     ; 12.730     ;
; 475.483 ; BP_v0:inst9|s1_16[12] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.087     ; 12.706     ;
; 475.501 ; BP_v0:inst5|s1_16[4]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.729     ;
; 475.507 ; BP_v0:inst3|s1_16[10] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 12.717     ;
; 475.507 ; BP_v0:inst5|s1_16[5]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.723     ;
; 475.517 ; BP_v0:inst5|s1_16[12] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 12.712     ;
; 475.520 ; BP_v0:inst1|s1_16[11] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.705     ;
; 475.523 ; BP_v0:inst1|s1_16[6]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 12.703     ;
; 475.525 ; BP_v0:inst9|s1_16[8]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 12.671     ;
; 475.526 ; BP_v0:inst8|s1_16[14] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 12.706     ;
; 475.533 ; BP_v0:inst3|s1_16[15] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 12.690     ;
; 475.549 ; BP_v0:inst1|s1_16[13] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.676     ;
; 475.586 ; BP_v0:inst5|s1_16[14] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 12.643     ;
; 475.611 ; BP_v0:inst8|s1_16[13] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 12.621     ;
; 475.615 ; BP_v0:inst1|s1_16[8]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.610     ;
; 475.623 ; BP_v0:inst1|s1_16[15] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.602     ;
; 475.625 ; BP_v0:inst1|s1_16[4]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 12.601     ;
; 475.627 ; BP_v0:inst1|s1_16[3]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.587     ;
; 475.633 ; BP_v0:inst3|s1_16[14] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 12.590     ;
; 475.641 ; BP_v0:inst4|s1_16[0]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 12.586     ;
; 475.652 ; BP_v0:inst1|s1_16[0]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.562     ;
; 475.658 ; BP_v0:inst5|s1_16[7]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.572     ;
; 475.659 ; BP_v0:inst3|s1_16[9]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 12.565     ;
; 475.703 ; BP_v0:inst9|s1_16[13] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.087     ; 12.486     ;
; 475.739 ; BP_v0:inst9|s1_16[15] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.087     ; 12.450     ;
; 475.744 ; BP_v0:inst3|s1_16[11] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 12.480     ;
; 475.749 ; BP_v0:inst8|s1_16[12] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 12.483     ;
; 475.762 ; BP_v0:inst4|s1_16[3]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 12.465     ;
; 475.776 ; BP_v0:inst8|s1_16[15] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 12.456     ;
; 475.784 ; BP_v0:inst1|s1_16[1]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.430     ;
; 475.788 ; BP_v0:inst5|s1_16[6]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.442     ;
; 475.839 ; BP_v0:inst5|s1_16[3]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.391     ;
; 475.855 ; BP_v0:inst5|s1_16[8]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 12.372     ;
; 475.855 ; BP_v0:inst5|s1_16[2]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.375     ;
; 475.878 ; BP_v0:inst1|s1_16[2]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 12.336     ;
; 475.911 ; BP_v0:inst4|s1_16[1]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 12.316     ;
; 475.915 ; BP_v0:inst5|s1_16[0]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 12.315     ;
; 475.945 ; BP_v0:inst4|s1_16[5]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 12.279     ;
; 475.955 ; BP_v0:inst5|s1_16[10] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 12.272     ;
; 476.008 ; BP_v0:inst4|s1_16[9]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 12.232     ;
; 476.022 ; BP_v0:inst5|s1_16[15] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 12.207     ;
; 476.038 ; BP_v0:inst4|s1_16[2]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 12.189     ;
; 476.071 ; BP_v0:inst4|s1_16[7]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 12.149     ;
+---------+-----------------------+------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+-------+-----------------------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.312 ; ADC:inst2|cnt[8]      ; ADC:inst2|cnt[8]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.355 ; BP_v0:inst7|s1_16[9]  ; BP_v0:inst7|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.554      ;
; 0.356 ; BP_v0:inst7|s1_16[2]  ; BP_v0:inst7|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.555      ;
; 0.356 ; BP_v0:inst4|s1_16[9]  ; BP_v0:inst4|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; BP_v0:inst7|s1_16[3]  ; BP_v0:inst7|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; BP_v0:inst7|s1_16[4]  ; BP_v0:inst7|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.359 ; ADC:inst2|cnt[7]      ; ADC:inst2|ADC_CS_N                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.558      ;
; 0.360 ; BP_v0:inst7|s1_16[0]  ; BP_v0:inst7|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.559      ;
; 0.364 ; BP_v0:inst6|s1_16[2]  ; BP_v0:inst6|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.563      ;
; 0.382 ; BP_v0:inst4|s1_16[2]  ; BP_v0:inst4|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.581      ;
; 0.385 ; BP_v0:inst4|s1_16[3]  ; BP_v0:inst4|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.584      ;
; 0.392 ; BP_v0:inst9|s1_16[14] ; BP_v0:inst9|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.592      ;
; 0.393 ; BP_v0:inst4|s1_16[8]  ; BP_v0:inst4|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.592      ;
; 0.394 ; BP_v0:inst8|s1_16[14] ; BP_v0:inst8|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.593      ;
; 0.397 ; BP_v0:inst6|s1_16[12] ; BP_v0:inst6|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.596      ;
; 0.398 ; BP_v0:inst5|s1_16[10] ; BP_v0:inst5|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.598      ;
; 0.399 ; BP_v0:inst8|s1_16[10] ; BP_v0:inst8|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.598      ;
; 0.400 ; BP_v0:inst8|s1_16[1]  ; BP_v0:inst8|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.600      ;
; 0.401 ; BP_v0:inst8|s1_16[2]  ; BP_v0:inst8|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.601      ;
; 0.401 ; BP_v0:inst5|s1_16[1]  ; BP_v0:inst5|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.600      ;
; 0.403 ; BP_v0:inst9|s1_16[2]  ; BP_v0:inst9|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.602      ;
; 0.404 ; BP_v0:inst6|s1_16[10] ; BP_v0:inst6|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.603      ;
; 0.404 ; BP_v0:inst5|s1_16[3]  ; BP_v0:inst5|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.603      ;
; 0.405 ; BP_v0:inst3|s1_16[1]  ; BP_v0:inst3|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.604      ;
; 0.405 ; BP_v0:inst8|s1_16[12] ; BP_v0:inst8|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.604      ;
; 0.406 ; BP_v0:inst5|s1_16[14] ; BP_v0:inst5|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.605      ;
; 0.407 ; BP_v0:inst6|s1_16[8]  ; BP_v0:inst6|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.606      ;
; 0.409 ; BP_v0:inst8|s1_16[5]  ; BP_v0:inst8|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.608      ;
; 0.409 ; BP_v0:inst8|s1_16[0]  ; BP_v0:inst8|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.609      ;
; 0.409 ; BP_v0:inst5|s1_16[12] ; BP_v0:inst5|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.608      ;
; 0.410 ; BP_v0:inst8|s1_16[6]  ; BP_v0:inst8|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.609      ;
; 0.410 ; BP_v0:inst8|s1_16[8]  ; BP_v0:inst8|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.609      ;
; 0.411 ; BP_v0:inst8|s1_16[7]  ; BP_v0:inst8|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.610      ;
; 0.412 ; BP_v0:inst9|s1_16[13] ; BP_v0:inst9|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.612      ;
; 0.413 ; BP_v0:inst3|s1_16[6]  ; BP_v0:inst3|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.612      ;
; 0.414 ; BP_v0:inst5|s1_16[9]  ; BP_v0:inst5|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.614      ;
; 0.417 ; BP_v0:inst3|s1_16[12] ; BP_v0:inst3|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.615      ;
; 0.419 ; BP_v0:inst3|s1_16[3]  ; BP_v0:inst3|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.618      ;
; 0.424 ; BP_v0:inst3|s1_16[13] ; BP_v0:inst3|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.622      ;
; 0.426 ; BP_v0:inst9|s1_16[5]  ; BP_v0:inst9|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.625      ;
; 0.432 ; BP_v0:inst6|s1_16[4]  ; BP_v0:inst6|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.631      ;
; 0.448 ; BP_v0:inst7|s1_16[10] ; BP_v0:inst7|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.647      ;
; 0.449 ; BP_v0:inst7|s1_16[6]  ; BP_v0:inst7|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.648      ;
; 0.454 ; ADC:inst2|cnt[6]      ; ADC:inst2|ADC_CS_N                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.653      ;
; 0.465 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.664      ;
; 0.469 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.668      ;
; 0.470 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.669      ;
; 0.471 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.670      ;
; 0.485 ; BP_v0:inst9|s1_16[1]  ; BP_v0:inst9|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.684      ;
; 0.489 ; BP_v0:inst8|s1_16[3]  ; BP_v0:inst8|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.689      ;
; 0.490 ; BP_v0:inst5|s1_16[15] ; BP_v0:inst5|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.689      ;
; 0.491 ; BP_v0:inst6|s1_16[15] ; BP_v0:inst6|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.690      ;
; 0.493 ; BP_v0:inst9|s1_16[10] ; BP_v0:inst9|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; BP_v0:inst6|s1_16[11] ; BP_v0:inst6|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.692      ;
; 0.495 ; BP_v0:inst5|s1_16[7]  ; BP_v0:inst5|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.694      ;
; 0.497 ; BP_v0:inst6|s1_16[1]  ; BP_v0:inst6|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; BP_v0:inst5|s1_16[13] ; BP_v0:inst5|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.499 ; BP_v0:inst5|s1_16[5]  ; BP_v0:inst5|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; BP_v0:inst8|s1_16[9]  ; BP_v0:inst8|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.502 ; BP_v0:inst1|n[4]      ; BP_v0:inst1|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; BP_v0:inst8|s1_16[15] ; BP_v0:inst8|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; BP_v0:inst3|s1_16[2]  ; BP_v0:inst3|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; BP_v0:inst1|n[5]      ; BP_v0:inst1|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; BP_v0:inst8|s1_16[11] ; BP_v0:inst8|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; BP_v0:inst6|s1_16[5]  ; BP_v0:inst6|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; BP_v0:inst9|s1_16[15] ; BP_v0:inst9|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.704      ;
; 0.512 ; BP_v0:inst7|s1_16[1]  ; BP_v0:inst7|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; BP_v0:inst7|s1_16[5]  ; BP_v0:inst7|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; ADC:inst2|cnt[6]      ; ADC:inst2|cnt[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; BP_v0:inst9|s1_16[12] ; BP_v0:inst9|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; ADC:inst2|cnt[7]      ; ADC:inst2|cnt[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; BP_v0:inst9|s1_16[7]  ; BP_v0:inst9|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.519 ; ADC:inst2|cnt[1]      ; ADC:inst2|cnt[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; BP_v0:inst9|s1_16[9]  ; BP_v0:inst9|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; ADC:inst2|cnt[5]      ; ADC:inst2|cnt[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.523 ; ADC:inst2|cnt[2]      ; ADC:inst2|cnt[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; ADC:inst2|cnt[4]      ; ADC:inst2|cnt[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.722      ;
; 0.534 ; ADC:inst2|cnt[0]      ; ADC:inst2|cnt[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.733      ;
; 0.535 ; BP_v0:inst6|s1_16[0]  ; BP_v0:inst6|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.734      ;
; 0.557 ; BP_v0:inst5|s1_16[2]  ; BP_v0:inst5|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.756      ;
; 0.558 ; BP_v0:inst8|s1_16[13] ; BP_v0:inst8|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.757      ;
; 0.559 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.758      ;
; 0.563 ; BP_v0:inst1|s1_16[3]  ; BP_v0:inst1|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.763      ;
; 0.565 ; ADC:inst2|cnt[8]      ; ADC:inst2|ADC_CS_N                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.764      ;
; 0.569 ; BP_v0:inst9|s1_16[0]  ; BP_v0:inst9|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.768      ;
; 0.587 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.786      ;
; 0.590 ; BP_v0:inst9|s1_16[6]  ; BP_v0:inst9|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.789      ;
; 0.600 ; BP_v0:inst4|s1_16[10] ; BP_v0:inst4|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.799      ;
; 0.605 ; ADC:inst2|cnt[0]      ; ADC:inst2|ADC_sclk                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.804      ;
; 0.621 ; ADC:inst2|cnt[0]      ; ADC:inst2|cnt[8]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.820      ;
; 0.624 ; ADC:inst2|cnt[1]      ; ADC:inst2|smpl_rdy                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.823      ;
; 0.635 ; ADC:inst2|shftreg[0]  ; ADC:inst2|shftreg[1]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.834      ;
; 0.636 ; BP_v0:inst7|s1_16[13] ; BP_v0:inst7|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.835      ;
; 0.639 ; ADC:inst2|cnt[3]      ; ADC:inst2|cnt[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.838      ;
; 0.646 ; BP_v0:inst7|s1_16[11] ; BP_v0:inst7|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.845      ;
; 0.652 ; BP_v0:inst7|s1_16[8]  ; BP_v0:inst7|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.851      ;
; 0.652 ; BP_v0:inst1|n[6]      ; BP_v0:inst1|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.851      ;
; 0.653 ; BP_v0:inst1|n[6]      ; BP_v0:inst1|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.852      ;
; 0.653 ; BP_v0:inst1|n[6]      ; BP_v0:inst1|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.852      ;
; 0.653 ; BP_v0:inst1|n[6]      ; BP_v0:inst1|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.852      ;
+-------+-----------------------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.774  ; 9.774        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.225 ; 10.225       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                             ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+------------------------------------+
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[0]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[10]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[11]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[12]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[13]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[14]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[15]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[1]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[2]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[3]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[4]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[5]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[6]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[7]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[8]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[9]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[0]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[10]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[11]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[12]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[13]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[14]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[15]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[1]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[2]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[3]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[4]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[5]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[6]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[7]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[8]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|s2_16[9]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[0]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[0]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[0]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[10]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[10]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[10]~_Duplicate_2 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[11]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[11]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[11]~_Duplicate_2 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[12]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[12]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[12]~_Duplicate_2 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[13]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[13]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[13]~_Duplicate_2 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[14]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[14]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[14]~_Duplicate_2 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[15]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[15]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[15]~_Duplicate_2 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[1]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[1]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[1]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[2]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[2]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[2]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[3]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[3]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[3]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[4]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[4]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[4]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[5]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[5]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[5]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[6]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[6]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[6]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[7]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[7]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[7]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[8]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[8]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[8]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[9]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[9]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[9]~_Duplicate_2  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[0]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[0]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[10]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[10]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[11]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[11]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[12]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[12]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[13]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[13]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[14]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[14]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[15]              ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[15]~_Duplicate_1 ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[1]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[1]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[2]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[2]~_Duplicate_1  ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[3]               ;
; 243.831 ; 244.102      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[3]~_Duplicate_1  ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.090 ; 2.281 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.540 ; -1.733 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 4.048 ; 4.018 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.575 ; 4.463 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 5.013 ; 4.910 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.346 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.116 ; 4.072 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 7.226 ; 6.658 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.740 ; 5.582 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.082 ; 3.976 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.879 ; 4.777 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.737 ; 4.673 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.001 ; 3.929 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 7.226 ; 6.658 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.749 ; 3.652 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 5.838 ; 5.390 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.236 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.560 ; 3.527 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.065 ; 3.955 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.484 ; 4.382 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.933 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 3.626 ; 3.580 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.270 ; 3.174 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.184 ; 5.028 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.592 ; 3.487 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.357 ; 4.256 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.221 ; 4.156 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.517 ; 3.443 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 6.679 ; 6.117 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.270 ; 3.174 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 5.348 ; 4.901 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.825 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 478.309 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.416   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.921 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+---------+-----------------------+------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 478.309 ; BP_v0:inst6|s1_16[10] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 9.929      ;
; 478.338 ; BP_v0:inst6|s1_16[9]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 9.900      ;
; 478.457 ; BP_v0:inst6|s1_16[11] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 9.781      ;
; 478.474 ; BP_v0:inst6|s1_16[8]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 9.764      ;
; 478.579 ; BP_v0:inst6|s1_16[0]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 9.661      ;
; 478.584 ; BP_v0:inst6|s1_16[2]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 9.656      ;
; 478.749 ; BP_v0:inst6|s1_16[1]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 9.491      ;
; 478.830 ; BP_v0:inst6|s1_16[3]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 9.410      ;
; 478.989 ; BP_v0:inst6|s1_16[13] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.245      ;
; 479.025 ; BP_v0:inst6|s1_16[12] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.209      ;
; 479.059 ; BP_v0:inst6|s1_16[14] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.175      ;
; 479.088 ; BP_v0:inst6|s1_16[15] ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.146      ;
; 479.120 ; BP_v0:inst6|s1_16[5]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.116      ;
; 479.129 ; BP_v0:inst6|s1_16[7]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.107      ;
; 479.205 ; BP_v0:inst9|s1_16[2]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.012      ;
; 479.212 ; BP_v0:inst9|s1_16[3]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.005      ;
; 479.224 ; BP_v0:inst6|s1_16[6]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.012      ;
; 479.269 ; BP_v0:inst6|s1_16[4]  ; BP_v0:inst6|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.967      ;
; 479.279 ; BP_v0:inst9|s1_16[1]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 8.938      ;
; 479.366 ; BP_v0:inst9|s1_16[0]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 8.851      ;
; 479.389 ; BP_v0:inst9|s1_16[7]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 8.826      ;
; 479.390 ; BP_v0:inst9|s1_16[4]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 8.825      ;
; 479.470 ; BP_v0:inst9|s1_16[6]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 8.745      ;
; 479.506 ; BP_v0:inst9|s1_16[5]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 8.709      ;
; 479.649 ; BP_v0:inst8|s1_16[10] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.023     ; 8.596      ;
; 479.668 ; BP_v0:inst8|s1_16[9]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.023     ; 8.577      ;
; 479.672 ; BP_v0:inst3|s1_16[0]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.561      ;
; 479.680 ; BP_v0:inst3|s1_16[3]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.553      ;
; 479.701 ; BP_v0:inst8|s1_16[11] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.023     ; 8.544      ;
; 479.753 ; BP_v0:inst3|s1_16[2]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.480      ;
; 479.776 ; BP_v0:inst1|s1_16[14] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.459      ;
; 479.792 ; BP_v0:inst8|s1_16[8]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.023     ; 8.453      ;
; 479.819 ; BP_v0:inst8|s1_16[0]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.415      ;
; 479.830 ; BP_v0:inst3|s1_16[6]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.404      ;
; 479.857 ; BP_v0:inst8|s1_16[7]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.024     ; 8.387      ;
; 479.861 ; BP_v0:inst8|s1_16[1]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.373      ;
; 479.879 ; BP_v0:inst3|s1_16[4]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.355      ;
; 479.880 ; BP_v0:inst8|s1_16[4]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.024     ; 8.364      ;
; 479.883 ; BP_v0:inst8|s1_16[6]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.024     ; 8.361      ;
; 479.886 ; BP_v0:inst3|s1_16[1]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.347      ;
; 479.900 ; BP_v0:inst1|s1_16[10] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.334      ;
; 479.906 ; BP_v0:inst1|s1_16[12] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.329      ;
; 479.906 ; BP_v0:inst1|s1_16[9]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.328      ;
; 479.907 ; BP_v0:inst9|s1_16[9]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 8.308      ;
; 479.915 ; BP_v0:inst9|s1_16[10] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 8.300      ;
; 479.923 ; BP_v0:inst8|s1_16[3]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.311      ;
; 479.925 ; BP_v0:inst3|s1_16[7]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.309      ;
; 479.941 ; BP_v0:inst1|s1_16[7]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.294      ;
; 479.944 ; BP_v0:inst1|s1_16[5]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.291      ;
; 479.978 ; BP_v0:inst3|s1_16[13] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.255      ;
; 479.988 ; BP_v0:inst5|s1_16[13] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.249      ;
; 479.992 ; BP_v0:inst9|s1_16[14] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 8.218      ;
; 479.994 ; BP_v0:inst3|s1_16[5]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.240      ;
; 479.999 ; BP_v0:inst9|s1_16[11] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 8.216      ;
; 480.004 ; BP_v0:inst8|s1_16[2]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.230      ;
; 480.019 ; BP_v0:inst3|s1_16[12] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.214      ;
; 480.023 ; BP_v0:inst1|s1_16[6]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.212      ;
; 480.027 ; BP_v0:inst5|s1_16[5]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.212      ;
; 480.028 ; BP_v0:inst1|s1_16[11] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.206      ;
; 480.030 ; BP_v0:inst5|s1_16[4]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.209      ;
; 480.034 ; BP_v0:inst9|s1_16[12] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 8.176      ;
; 480.036 ; BP_v0:inst8|s1_16[5]  ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.024     ; 8.208      ;
; 480.045 ; BP_v0:inst9|s1_16[8]  ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 8.170      ;
; 480.051 ; BP_v0:inst5|s1_16[12] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.186      ;
; 480.058 ; BP_v0:inst1|s1_16[13] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.177      ;
; 480.076 ; BP_v0:inst3|s1_16[8]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.158      ;
; 480.082 ; BP_v0:inst8|s1_16[13] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.157      ;
; 480.085 ; BP_v0:inst1|s1_16[8]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.149      ;
; 480.091 ; BP_v0:inst3|s1_16[10] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.143      ;
; 480.091 ; BP_v0:inst8|s1_16[14] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.148      ;
; 480.097 ; BP_v0:inst1|s1_16[3]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.130      ;
; 480.099 ; BP_v0:inst1|s1_16[15] ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.135      ;
; 480.100 ; BP_v0:inst5|s1_16[14] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 8.137      ;
; 480.109 ; BP_v0:inst1|s1_16[4]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.126      ;
; 480.123 ; BP_v0:inst5|s1_16[7]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.116      ;
; 480.123 ; BP_v0:inst1|s1_16[0]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.104      ;
; 480.130 ; BP_v0:inst3|s1_16[15] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.103      ;
; 480.144 ; BP_v0:inst4|s1_16[0]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.092      ;
; 480.159 ; BP_v0:inst9|s1_16[13] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 8.051      ;
; 480.190 ; BP_v0:inst3|s1_16[9]  ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.044      ;
; 480.192 ; BP_v0:inst1|s1_16[1]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.035      ;
; 480.196 ; BP_v0:inst8|s1_16[15] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.043      ;
; 480.199 ; BP_v0:inst3|s1_16[14] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.034      ;
; 480.199 ; BP_v0:inst9|s1_16[15] ; BP_v0:inst9|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 8.011      ;
; 480.207 ; BP_v0:inst5|s1_16[6]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.032      ;
; 480.226 ; BP_v0:inst4|s1_16[3]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.010      ;
; 480.241 ; BP_v0:inst8|s1_16[12] ; BP_v0:inst8|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 7.998      ;
; 480.260 ; BP_v0:inst3|s1_16[11] ; BP_v0:inst3|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 7.974      ;
; 480.270 ; BP_v0:inst1|s1_16[2]  ; BP_v0:inst1|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 7.957      ;
; 480.290 ; BP_v0:inst5|s1_16[3]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 7.948      ;
; 480.298 ; BP_v0:inst5|s1_16[2]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 7.940      ;
; 480.328 ; BP_v0:inst4|s1_16[1]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 7.908      ;
; 480.329 ; BP_v0:inst5|s1_16[0]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 7.909      ;
; 480.339 ; BP_v0:inst5|s1_16[8]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 7.897      ;
; 480.363 ; BP_v0:inst4|s1_16[5]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 7.871      ;
; 480.366 ; BP_v0:inst4|s1_16[9]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.022     ; 7.880      ;
; 480.392 ; BP_v0:inst5|s1_16[10] ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 7.844      ;
; 480.400 ; BP_v0:inst4|s1_16[2]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 7.836      ;
; 480.430 ; BP_v0:inst4|s1_16[7]  ; BP_v0:inst4|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 7.799      ;
; 480.459 ; BP_v0:inst5|s1_16[1]  ; BP_v0:inst5|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 7.779      ;
+---------+-----------------------+------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+-------+-----------------------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.186 ; ADC:inst2|cnt[8]      ; ADC:inst2|cnt[8]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.205 ; BP_v0:inst7|s1_16[9]  ; BP_v0:inst7|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; BP_v0:inst7|s1_16[2]  ; BP_v0:inst7|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; BP_v0:inst7|s1_16[3]  ; BP_v0:inst7|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; BP_v0:inst7|s1_16[4]  ; BP_v0:inst7|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; BP_v0:inst4|s1_16[9]  ; BP_v0:inst4|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.208 ; BP_v0:inst7|s1_16[0]  ; BP_v0:inst7|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.328      ;
; 0.209 ; ADC:inst2|cnt[7]      ; ADC:inst2|ADC_CS_N                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.330      ;
; 0.211 ; BP_v0:inst6|s1_16[2]  ; BP_v0:inst6|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.331      ;
; 0.221 ; BP_v0:inst4|s1_16[2]  ; BP_v0:inst4|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.342      ;
; 0.228 ; BP_v0:inst4|s1_16[8]  ; BP_v0:inst4|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.348      ;
; 0.229 ; BP_v0:inst4|s1_16[3]  ; BP_v0:inst4|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.350      ;
; 0.232 ; BP_v0:inst8|s1_16[2]  ; BP_v0:inst8|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.353      ;
; 0.234 ; BP_v0:inst5|s1_16[1]  ; BP_v0:inst5|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.355      ;
; 0.235 ; BP_v0:inst9|s1_16[14] ; BP_v0:inst9|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.356      ;
; 0.235 ; BP_v0:inst8|s1_16[12] ; BP_v0:inst8|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.356      ;
; 0.237 ; BP_v0:inst8|s1_16[14] ; BP_v0:inst8|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.358      ;
; 0.237 ; BP_v0:inst8|s1_16[1]  ; BP_v0:inst8|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.358      ;
; 0.237 ; BP_v0:inst6|s1_16[12] ; BP_v0:inst6|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.358      ;
; 0.237 ; BP_v0:inst6|s1_16[8]  ; BP_v0:inst6|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.357      ;
; 0.238 ; BP_v0:inst5|s1_16[12] ; BP_v0:inst5|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.359      ;
; 0.239 ; BP_v0:inst3|s1_16[1]  ; BP_v0:inst3|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.360      ;
; 0.239 ; BP_v0:inst9|s1_16[2]  ; BP_v0:inst9|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.359      ;
; 0.239 ; BP_v0:inst8|s1_16[8]  ; BP_v0:inst8|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.359      ;
; 0.239 ; BP_v0:inst5|s1_16[3]  ; BP_v0:inst5|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.360      ;
; 0.240 ; BP_v0:inst8|s1_16[5]  ; BP_v0:inst8|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.360      ;
; 0.241 ; BP_v0:inst9|s1_16[13] ; BP_v0:inst9|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.362      ;
; 0.242 ; BP_v0:inst5|s1_16[10] ; BP_v0:inst5|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.362      ;
; 0.242 ; BP_v0:inst5|s1_16[9]  ; BP_v0:inst5|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.362      ;
; 0.243 ; BP_v0:inst8|s1_16[10] ; BP_v0:inst8|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.363      ;
; 0.243 ; BP_v0:inst6|s1_16[10] ; BP_v0:inst6|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.363      ;
; 0.244 ; BP_v0:inst5|s1_16[14] ; BP_v0:inst5|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.365      ;
; 0.245 ; BP_v0:inst8|s1_16[7]  ; BP_v0:inst8|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.365      ;
; 0.247 ; BP_v0:inst8|s1_16[0]  ; BP_v0:inst8|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.368      ;
; 0.249 ; BP_v0:inst3|s1_16[6]  ; BP_v0:inst3|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.370      ;
; 0.249 ; BP_v0:inst9|s1_16[5]  ; BP_v0:inst9|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.370      ;
; 0.249 ; BP_v0:inst8|s1_16[6]  ; BP_v0:inst8|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.369      ;
; 0.251 ; BP_v0:inst3|s1_16[12] ; BP_v0:inst3|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.371      ;
; 0.252 ; BP_v0:inst3|s1_16[3]  ; BP_v0:inst3|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.373      ;
; 0.254 ; BP_v0:inst6|s1_16[4]  ; BP_v0:inst6|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; BP_v0:inst3|s1_16[13] ; BP_v0:inst3|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.265 ; BP_v0:inst7|s1_16[10] ; BP_v0:inst7|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.385      ;
; 0.265 ; BP_v0:inst7|s1_16[6]  ; BP_v0:inst7|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.385      ;
; 0.269 ; ADC:inst2|cnt[6]      ; ADC:inst2|ADC_CS_N                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.390      ;
; 0.274 ; BP_v0:inst5|s1_16[13] ; BP_v0:inst5|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.395      ;
; 0.278 ; BP_v0:inst6|s1_16[1]  ; BP_v0:inst6|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.398      ;
; 0.281 ; BP_v0:inst8|s1_16[15] ; BP_v0:inst8|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.402      ;
; 0.282 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.403      ;
; 0.282 ; BP_v0:inst9|s1_16[15] ; BP_v0:inst9|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.402      ;
; 0.287 ; BP_v0:inst8|s1_16[11] ; BP_v0:inst8|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.409      ;
; 0.289 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.410      ;
; 0.289 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.410      ;
; 0.290 ; BP_v0:inst9|s1_16[7]  ; BP_v0:inst9|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.411      ;
; 0.291 ; BP_v0:inst9|s1_16[12] ; BP_v0:inst9|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.411      ;
; 0.292 ; BP_v0:inst5|s1_16[15] ; BP_v0:inst5|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; BP_v0:inst8|s1_16[3]  ; BP_v0:inst8|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.295 ; BP_v0:inst6|s1_16[15] ; BP_v0:inst6|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; BP_v0:inst9|s1_16[1]  ; BP_v0:inst9|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; BP_v0:inst1|n[4]      ; BP_v0:inst1|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; BP_v0:inst1|n[5]      ; BP_v0:inst1|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.300 ; BP_v0:inst6|s1_16[11] ; BP_v0:inst6|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; BP_v0:inst5|s1_16[7]  ; BP_v0:inst5|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; BP_v0:inst9|s1_16[10] ; BP_v0:inst9|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; BP_v0:inst8|s1_16[9]  ; BP_v0:inst8|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.304 ; BP_v0:inst6|s1_16[5]  ; BP_v0:inst6|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; BP_v0:inst5|s1_16[5]  ; BP_v0:inst5|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; BP_v0:inst7|s1_16[1]  ; BP_v0:inst7|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; BP_v0:inst7|s1_16[5]  ; BP_v0:inst7|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; BP_v0:inst3|s1_16[2]  ; BP_v0:inst3|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ADC:inst2|cnt[7]      ; ADC:inst2|cnt[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; ADC:inst2|cnt[6]      ; ADC:inst2|cnt[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; ADC:inst2|cnt[1]      ; ADC:inst2|cnt[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; ADC:inst2|cnt[2]      ; ADC:inst2|cnt[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; ADC:inst2|cnt[4]      ; ADC:inst2|cnt[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; ADC:inst2|cnt[5]      ; ADC:inst2|cnt[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; BP_v0:inst6|s1_16[0]  ; BP_v0:inst6|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; BP_v0:inst9|s1_16[9]  ; BP_v0:inst9|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.318 ; ADC:inst2|cnt[0]      ; ADC:inst2|cnt[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.439      ;
; 0.336 ; ADC:inst2|cnt[8]      ; ADC:inst2|ADC_CS_N                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.457      ;
; 0.339 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.460      ;
; 0.340 ; BP_v0:inst9|s1_16[6]  ; BP_v0:inst9|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.461      ;
; 0.340 ; BP_v0:inst8|s1_16[13] ; BP_v0:inst8|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.461      ;
; 0.341 ; BP_v0:inst5|s1_16[2]  ; BP_v0:inst5|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.462      ;
; 0.342 ; BP_v0:inst1|s1_16[3]  ; BP_v0:inst1|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.464      ;
; 0.343 ; BP_v0:inst9|s1_16[0]  ; BP_v0:inst9|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.463      ;
; 0.348 ; ADC:inst2|cnt[0]      ; ADC:inst2|ADC_sclk                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.469      ;
; 0.349 ; BP_v0:inst4|s1_16[10] ; BP_v0:inst4|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.469      ;
; 0.355 ; ADC:inst2|cnt[1]      ; ADC:inst2|smpl_rdy                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.476      ;
; 0.358 ; ADC:inst2|shftreg[0]  ; ADC:inst2|shftreg[1]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.478      ;
; 0.360 ; BP_v0:inst1|n[0]      ; BP_v0:inst1|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.481      ;
; 0.365 ; ADC:inst2|cnt[0]      ; ADC:inst2|cnt[8]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.486      ;
; 0.369 ; ADC:inst2|cnt[3]      ; ADC:inst2|cnt[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; BP_v0:inst7|s1_16[13] ; BP_v0:inst7|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.490      ;
; 0.375 ; BP_v0:inst7|s1_16[11] ; BP_v0:inst7|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.495      ;
; 0.377 ; BP_v0:inst7|s1_16[8]  ; BP_v0:inst7|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.497      ;
; 0.382 ; BP_v0:inst3|s1_16[7]  ; BP_v0:inst3|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.503      ;
; 0.386 ; ADC:inst2|cnt[5]      ; ADC:inst2|smpl_rdy                 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.507      ;
; 0.387 ; BP_v0:inst1|n[6]      ; BP_v0:inst1|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.508      ;
; 0.387 ; BP_v0:inst1|n[6]      ; BP_v0:inst1|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.508      ;
+-------+-----------------------+------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.459  ; 9.459        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.541 ; 10.541       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                             ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[0]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[12]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[13]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[14]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[15]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[12]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[13]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[14]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[15]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[3]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[4]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[5]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[6]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|s2_16[9]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst3|test                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s2_16[3]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst5|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst6|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[12]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[13]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[14]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[15]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[12]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[13]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[9]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst9|test                   ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst1|test                   ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[12]~_Duplicate_3 ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[13]~_Duplicate_3 ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[14]~_Duplicate_3 ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[1]~_Duplicate_3  ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst4|s2_16[7]~_Duplicate_3  ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[0]               ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[1]               ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[2]               ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[3]               ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[4]               ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[5]               ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s1_16[6]               ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[0]~_Duplicate_3  ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[14]~_Duplicate_3 ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[15]~_Duplicate_3 ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[1]~_Duplicate_3  ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[2]~_Duplicate_3  ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[3]~_Duplicate_3  ;
; 243.923 ; 244.139      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v0:inst7|s2_16[4]~_Duplicate_3  ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.447 ; 1.866 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.083 ; -1.508 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.587 ; 2.662 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.878 ; 2.966 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.158 ; 3.296 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.524 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.651 ; 2.715 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 4.870 ; 4.807 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 3.594 ; 3.770 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.565 ; 2.622 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 3.085 ; 3.200 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.996 ; 3.117 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.541 ; 2.590 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 4.870 ; 4.807 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.351 ; 2.393 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 4.073 ; 3.923 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.494 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.264 ; 2.334 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.544 ; 2.626 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.813 ; 2.944 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.330 ; 2.389 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.038 ; 2.077 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 3.232 ; 3.398 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.244 ; 2.296 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.743 ; 2.850 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.657 ; 2.771 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.224 ; 2.268 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 4.517 ; 4.446 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.038 ; 2.077 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 3.753 ; 3.598 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; 470.783 ; 0.186 ; N/A      ; N/A     ; 9.416               ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 9.416               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 470.783 ; 0.186 ; N/A      ; N/A     ; 243.801             ;
; Design-wide TNS                                   ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.347 ; 2.515 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.083 ; -1.508 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 4.416 ; 4.416 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.978 ; 4.908 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 5.451 ; 5.454 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.522 ; 4.541 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 7.885 ; 7.535 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 6.237 ; 6.205 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.448 ; 4.396 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.311 ; 5.262 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 5.153 ; 5.156 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.399 ; 4.408 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 7.885 ; 7.535 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.079 ; 4.039 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.449 ; 6.148 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.264 ; 2.334 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.544 ; 2.626 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.813 ; 2.944 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.330 ; 2.389 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.038 ; 2.077 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 3.232 ; 3.398 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.244 ; 2.296 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.743 ; 2.850 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.657 ; 2.771 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.224 ; 2.268 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 4.517 ; 4.446 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.038 ; 2.077 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 3.753 ; 3.598 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_SDAT ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 37865197 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 37865197 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May  8 09:46:01 2017
Info: Command: quartus_sta DTMF -c DSP
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DSP.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3125 -multiply_by 128 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 470.783
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   470.783         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.358         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.747         0.000 CLOCK_50 
    Info (332119):   243.801         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 472.647
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   472.647         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.709         0.000 CLOCK_50 
    Info (332119):   243.827         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 478.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   478.309         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.416         0.000 CLOCK_50 
    Info (332119):   243.921         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 606 megabytes
    Info: Processing ended: Mon May  8 09:46:06 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


