Classic Timing Analyzer report for LCD_Block_Disp
Tue May 09 19:46:56 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                    ;
+------------------------------+-------+---------------+----------------------------------+--------------+------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From         ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------+------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 13.703 ns                        ; data[1]~reg0 ; data[1]    ; clk        ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 198.93 MHz ( period = 5.027 ns ) ; addr[8]      ; data[7]~en ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;              ;            ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+----------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From           ; To            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 198.93 MHz ( period = 5.027 ns )                    ; addr[8]        ; data[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.772 ns                ;
; N/A                                     ; 198.93 MHz ( period = 5.027 ns )                    ; addr[8]        ; data[6]~en    ; clk        ; clk      ; None                        ; None                      ; 4.772 ns                ;
; N/A                                     ; 198.93 MHz ( period = 5.027 ns )                    ; addr[8]        ; data[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.772 ns                ;
; N/A                                     ; 198.93 MHz ( period = 5.027 ns )                    ; addr[8]        ; data[7]~en    ; clk        ; clk      ; None                        ; None                      ; 4.772 ns                ;
; N/A                                     ; 211.95 MHz ( period = 4.718 ns )                    ; addr[7]        ; data[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.463 ns                ;
; N/A                                     ; 211.95 MHz ( period = 4.718 ns )                    ; addr[7]        ; data[6]~en    ; clk        ; clk      ; None                        ; None                      ; 4.463 ns                ;
; N/A                                     ; 211.95 MHz ( period = 4.718 ns )                    ; addr[7]        ; data[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.463 ns                ;
; N/A                                     ; 211.95 MHz ( period = 4.718 ns )                    ; addr[7]        ; data[7]~en    ; clk        ; clk      ; None                        ; None                      ; 4.463 ns                ;
; N/A                                     ; 216.87 MHz ( period = 4.611 ns )                    ; addr[2]        ; data[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.356 ns                ;
; N/A                                     ; 216.87 MHz ( period = 4.611 ns )                    ; addr[2]        ; data[6]~en    ; clk        ; clk      ; None                        ; None                      ; 4.356 ns                ;
; N/A                                     ; 216.87 MHz ( period = 4.611 ns )                    ; addr[2]        ; data[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.356 ns                ;
; N/A                                     ; 216.87 MHz ( period = 4.611 ns )                    ; addr[2]        ; data[7]~en    ; clk        ; clk      ; None                        ; None                      ; 4.356 ns                ;
; N/A                                     ; 220.07 MHz ( period = 4.544 ns )                    ; addr[9]        ; data[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.289 ns                ;
; N/A                                     ; 220.07 MHz ( period = 4.544 ns )                    ; addr[9]        ; data[6]~en    ; clk        ; clk      ; None                        ; None                      ; 4.289 ns                ;
; N/A                                     ; 220.07 MHz ( period = 4.544 ns )                    ; addr[9]        ; data[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.289 ns                ;
; N/A                                     ; 220.07 MHz ( period = 4.544 ns )                    ; addr[9]        ; data[7]~en    ; clk        ; clk      ; None                        ; None                      ; 4.289 ns                ;
; N/A                                     ; 220.95 MHz ( period = 4.526 ns )                    ; addr[1]        ; data[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.271 ns                ;
; N/A                                     ; 220.95 MHz ( period = 4.526 ns )                    ; addr[1]        ; data[6]~en    ; clk        ; clk      ; None                        ; None                      ; 4.271 ns                ;
; N/A                                     ; 220.95 MHz ( period = 4.526 ns )                    ; addr[1]        ; data[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.271 ns                ;
; N/A                                     ; 220.95 MHz ( period = 4.526 ns )                    ; addr[1]        ; data[7]~en    ; clk        ; clk      ; None                        ; None                      ; 4.271 ns                ;
; N/A                                     ; 229.67 MHz ( period = 4.354 ns )                    ; addr[3]        ; data[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 229.67 MHz ( period = 4.354 ns )                    ; addr[3]        ; data[6]~en    ; clk        ; clk      ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 229.67 MHz ( period = 4.354 ns )                    ; addr[3]        ; data[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 229.67 MHz ( period = 4.354 ns )                    ; addr[3]        ; data[7]~en    ; clk        ; clk      ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[0]~en    ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[1]~en    ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[2]~en    ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[3]~en    ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[4]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[4]~en    ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[5]~reg0  ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 234.41 MHz ( period = 4.266 ns )                    ; addr[8]        ; data[5]~en    ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 240.44 MHz ( period = 4.159 ns )                    ; addr[0]        ; data[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 240.44 MHz ( period = 4.159 ns )                    ; addr[0]        ; data[6]~en    ; clk        ; clk      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 240.44 MHz ( period = 4.159 ns )                    ; addr[0]        ; data[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 240.44 MHz ( period = 4.159 ns )                    ; addr[0]        ; data[7]~en    ; clk        ; clk      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 241.25 MHz ( period = 4.145 ns )                    ; state.STOP     ; data[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 241.25 MHz ( period = 4.145 ns )                    ; state.STOP     ; data[6]~en    ; clk        ; clk      ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 241.25 MHz ( period = 4.145 ns )                    ; state.STOP     ; data[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 241.25 MHz ( period = 4.145 ns )                    ; state.STOP     ; data[7]~en    ; clk        ; clk      ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.90 MHz ( period = 4.100 ns )                    ; addr[3]        ; data[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.841 ns                ;
; N/A                                     ; 245.46 MHz ( period = 4.074 ns )                    ; addr[3]        ; addr[3]       ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 249.94 MHz ( period = 4.001 ns )                    ; addr[5]        ; addr[5]       ; clk        ; clk      ; None                        ; None                      ; 3.737 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[0]~en    ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[1]~en    ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[2]~en    ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[3]~en    ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[4]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[4]~en    ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[5]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; addr[7]        ; data[5]~en    ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 253.16 MHz ( period = 3.950 ns )                    ; LCD_count[8]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.686 ns                ;
; N/A                                     ; 253.16 MHz ( period = 3.950 ns )                    ; LCD_count[8]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.686 ns                ;
; N/A                                     ; 254.00 MHz ( period = 3.937 ns )                    ; addr[2]        ; data[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; 254.19 MHz ( period = 3.934 ns )                    ; addr[2]        ; data[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; LCD_count[1]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 255.10 MHz ( period = 3.920 ns )                    ; LCD_count[1]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.656 ns                ;
; N/A                                     ; 255.43 MHz ( period = 3.915 ns )                    ; LCD_count[8]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 256.21 MHz ( period = 3.903 ns )                    ; LCD_count[7]   ; LCD_count[2]  ; clk        ; clk      ; None                        ; None                      ; 3.639 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; LCD_count[0]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.617 ns                ;
; N/A                                     ; 257.86 MHz ( period = 3.878 ns )                    ; LCD_count[0]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.614 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; LCD_count[11]  ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.597 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; LCD_count[11]  ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.597 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; LCD_count[7]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; addr[5]        ; data[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.595 ns                ;
; N/A                                     ; 259.61 MHz ( period = 3.852 ns )                    ; addr[1]        ; data[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[0]~en    ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[1]~en    ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[2]~en    ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[3]~en    ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[4]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[4]~en    ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[5]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; addr[2]        ; data[5]~en    ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 259.81 MHz ( period = 3.849 ns )                    ; addr[1]        ; data[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.590 ns                ;
; N/A                                     ; 261.37 MHz ( period = 3.826 ns )                    ; LCD_count[11]  ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.562 ns                ;
; N/A                                     ; 262.40 MHz ( period = 3.811 ns )                    ; LCD_count[4]   ; LCD_count[2]  ; clk        ; clk      ; None                        ; None                      ; 3.547 ns                ;
; N/A                                     ; 262.54 MHz ( period = 3.809 ns )                    ; LCD_count[5]   ; LCD_count[2]  ; clk        ; clk      ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; LCD_count[10]  ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; LCD_count[10]  ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 263.50 MHz ( period = 3.795 ns )                    ; LCD_count[6]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.544 ns                ;
; N/A                                     ; 263.50 MHz ( period = 3.795 ns )                    ; addr[9]        ; data[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.536 ns                ;
; N/A                                     ; 263.57 MHz ( period = 3.794 ns )                    ; state.WRITERAM ; data[6]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.530 ns                ;
; N/A                                     ; 263.57 MHz ( period = 3.794 ns )                    ; state.WRITERAM ; data[6]~en    ; clk        ; clk      ; None                        ; None                      ; 3.530 ns                ;
; N/A                                     ; 263.57 MHz ( period = 3.794 ns )                    ; state.WRITERAM ; data[7]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.530 ns                ;
; N/A                                     ; 263.57 MHz ( period = 3.794 ns )                    ; state.WRITERAM ; data[7]~en    ; clk        ; clk      ; None                        ; None                      ; 3.530 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; state.DISPLAY0 ; data[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.528 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[0]~en    ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[1]~en    ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[2]~en    ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[3]~en    ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[4]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[4]~en    ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[5]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 264.34 MHz ( period = 3.783 ns )                    ; addr[9]        ; data[5]~en    ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 265.11 MHz ( period = 3.772 ns )                    ; LCD_count[10]  ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 265.39 MHz ( period = 3.768 ns )                    ; LCD_count[3]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; LCD_count[4]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.501 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; LCD_count[3]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.501 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[0]~en    ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[1]~en    ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[2]~en    ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[3]~en    ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[4]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[4]~en    ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[5]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; addr[1]        ; data[5]~en    ; clk        ; clk      ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; 265.75 MHz ( period = 3.763 ns )                    ; LCD_count[5]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.499 ns                ;
; N/A                                     ; 265.89 MHz ( period = 3.761 ns )                    ; state.DISPLAY0 ; data[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.502 ns                ;
; N/A                                     ; 271.74 MHz ( period = 3.680 ns )                    ; addr[3]        ; data[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.421 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; LCD_count[0]   ; LCD_count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 272.26 MHz ( period = 3.673 ns )                    ; LCD_count[1]   ; LCD_count[2]  ; clk        ; clk      ; None                        ; None                      ; 3.409 ns                ;
; N/A                                     ; 272.41 MHz ( period = 3.671 ns )                    ; LCD_count[1]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.407 ns                ;
; N/A                                     ; 273.15 MHz ( period = 3.661 ns )                    ; state.IDLE     ; addr[3]       ; clk        ; clk      ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 275.41 MHz ( period = 3.631 ns )                    ; LCD_count[0]   ; LCD_count[2]  ; clk        ; clk      ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 275.56 MHz ( period = 3.629 ns )                    ; LCD_count[0]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; addr[1]        ; addr[1]       ; clk        ; clk      ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 276.01 MHz ( period = 3.623 ns )                    ; LCD_count[2]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.359 ns                ;
; N/A                                     ; 276.09 MHz ( period = 3.622 ns )                    ; LCD_count[9]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.358 ns                ;
; N/A                                     ; 276.09 MHz ( period = 3.622 ns )                    ; LCD_count[9]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.358 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; LCD_count[2]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.356 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[0]~en    ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[1]~en    ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[2]~en    ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[3]~en    ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[4]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[4]~en    ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[5]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.32 MHz ( period = 3.593 ns )                    ; addr[3]        ; data[5]~en    ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 278.78 MHz ( period = 3.587 ns )                    ; LCD_count[9]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; LCD_count[1]   ; LCD_count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.307 ns                ;
; N/A                                     ; 279.56 MHz ( period = 3.577 ns )                    ; addr[6]        ; addr[6]       ; clk        ; clk      ; None                        ; None                      ; 3.313 ns                ;
; N/A                                     ; 280.90 MHz ( period = 3.560 ns )                    ; addr[2]        ; addr[2]       ; clk        ; clk      ; None                        ; None                      ; 3.296 ns                ;
; N/A                                     ; 281.14 MHz ( period = 3.557 ns )                    ; LCD_count[8]   ; LCD_count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.280 ns                ;
; N/A                                     ; 281.93 MHz ( period = 3.547 ns )                    ; state.IDLE     ; addr[5]       ; clk        ; clk      ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 284.25 MHz ( period = 3.518 ns )                    ; LCD_count[3]   ; LCD_count[2]  ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 284.41 MHz ( period = 3.516 ns )                    ; LCD_count[3]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.252 ns                ;
; N/A                                     ; 285.39 MHz ( period = 3.504 ns )                    ; LCD_count[2]   ; LCD_count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 286.94 MHz ( period = 3.485 ns )                    ; addr[0]        ; data[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.226 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; addr[0]        ; data[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.223 ns                ;
; N/A                                     ; 287.36 MHz ( period = 3.480 ns )                    ; LCD_count[7]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.216 ns                ;
; N/A                                     ; 287.44 MHz ( period = 3.479 ns )                    ; state.DISPLAY0 ; data[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.220 ns                ;
; N/A                                     ; 287.60 MHz ( period = 3.477 ns )                    ; LCD_count[7]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.213 ns                ;
; N/A                                     ; 287.94 MHz ( period = 3.473 ns )                    ; LCD_count[8]   ; LCD_count[2]  ; clk        ; clk      ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 288.35 MHz ( period = 3.468 ns )                    ; LCD_count[11]  ; LCD_count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.191 ns                ;
; N/A                                     ; 289.86 MHz ( period = 3.450 ns )                    ; LCD_count[6]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.199 ns                ;
; N/A                                     ; 290.87 MHz ( period = 3.438 ns )                    ; LCD_count[6]   ; LCD_count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 292.91 MHz ( period = 3.414 ns )                    ; LCD_count[10]  ; LCD_count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.137 ns                ;
; N/A                                     ; 293.08 MHz ( period = 3.412 ns )                    ; LCD_count[3]   ; LCD_count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.135 ns                ;
; N/A                                     ; 293.77 MHz ( period = 3.404 ns )                    ; addr[9]        ; addr[9]       ; clk        ; clk      ; None                        ; None                      ; 3.140 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[0]~en    ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[1]~en    ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[2]~en    ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[3]~en    ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[4]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[4]~en    ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[5]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; addr[0]        ; data[5]~en    ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 295.16 MHz ( period = 3.388 ns )                    ; LCD_count[4]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 295.16 MHz ( period = 3.388 ns )                    ; addr[7]        ; addr[7]       ; clk        ; clk      ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 295.33 MHz ( period = 3.386 ns )                    ; LCD_count[5]   ; LCD_count[11] ; clk        ; clk      ; None                        ; None                      ; 3.122 ns                ;
; N/A                                     ; 295.42 MHz ( period = 3.385 ns )                    ; LCD_count[4]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.121 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; LCD_count[11]  ; LCD_count[2]  ; clk        ; clk      ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[0]~en    ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[1]~en    ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[2]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[2]~en    ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[3]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[3]~en    ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[4]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[4]~en    ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[5]~reg0  ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.STOP     ; data[5]~en    ; clk        ; clk      ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; 295.60 MHz ( period = 3.383 ns )                    ; LCD_count[5]   ; LCD_count[7]  ; clk        ; clk      ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; LCD_count[4]   ; LCD_count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.103 ns                ;
; N/A                                     ; 296.47 MHz ( period = 3.373 ns )                    ; LCD_count[2]   ; LCD_count[2]  ; clk        ; clk      ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 296.65 MHz ( period = 3.371 ns )                    ; LCD_count[2]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.107 ns                ;
; N/A                                     ; 297.35 MHz ( period = 3.363 ns )                    ; LCD_count[1]   ; LCD_clk       ; clk        ; clk      ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 297.62 MHz ( period = 3.360 ns )                    ; LCD_count[6]   ; LCD_count[8]  ; clk        ; clk      ; None                        ; None                      ; 3.109 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                ;               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------+
; tco                                                                     ;
+-------+--------------+------------+--------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From         ; To      ; From Clock ;
+-------+--------------+------------+--------------+---------+------------+
; N/A   ; None         ; 13.703 ns  ; data[1]~reg0 ; data[1] ; clk        ;
; N/A   ; None         ; 13.528 ns  ; data[7]~en   ; data[7] ; clk        ;
; N/A   ; None         ; 13.196 ns  ; data[0]~reg0 ; data[0] ; clk        ;
; N/A   ; None         ; 13.179 ns  ; data[0]~en   ; data[0] ; clk        ;
; N/A   ; None         ; 13.154 ns  ; data[2]~reg0 ; data[2] ; clk        ;
; N/A   ; None         ; 13.060 ns  ; data[1]~en   ; data[1] ; clk        ;
; N/A   ; None         ; 12.980 ns  ; data[7]~reg0 ; data[7] ; clk        ;
; N/A   ; None         ; 12.917 ns  ; data[6]~en   ; data[6] ; clk        ;
; N/A   ; None         ; 12.757 ns  ; data[3]~en   ; data[3] ; clk        ;
; N/A   ; None         ; 12.414 ns  ; data[5]~en   ; data[5] ; clk        ;
; N/A   ; None         ; 12.105 ns  ; data[4]~en   ; data[4] ; clk        ;
; N/A   ; None         ; 12.056 ns  ; data[6]~reg0 ; data[6] ; clk        ;
; N/A   ; None         ; 11.865 ns  ; data[2]~en   ; data[2] ; clk        ;
; N/A   ; None         ; 11.837 ns  ; data[5]~reg0 ; data[5] ; clk        ;
; N/A   ; None         ; 11.775 ns  ; flag         ; en      ; clk        ;
; N/A   ; None         ; 11.764 ns  ; data[4]~reg0 ; data[4] ; clk        ;
; N/A   ; None         ; 11.590 ns  ; data[3]~reg0 ; data[3] ; clk        ;
; N/A   ; None         ; 10.834 ns  ; rs~reg0      ; rs      ; clk        ;
; N/A   ; None         ; 8.355 ns   ; LCD_clk      ; en      ; clk        ;
+-------+--------------+------------+--------------+---------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Tue May 09 19:46:55 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off LCD_Block_Disp -c LCD_Block_Disp --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "LCD_clk" as buffer
Info: Clock "clk" has Internal fmax of 198.93 MHz between source register "addr[8]" and destination register "data[6]~reg0" (period= 5.027 ns)
    Info: + Longest register to register delay is 4.772 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y9_N27; Fanout = 6; REG Node = 'addr[8]'
        Info: 2: + IC(1.194 ns) + CELL(0.651 ns) = 1.845 ns; Loc. = LCCOMB_X27_Y10_N26; Fanout = 1; COMB Node = 'Selector14~2'
        Info: 3: + IC(0.366 ns) + CELL(0.616 ns) = 2.827 ns; Loc. = LCCOMB_X27_Y10_N22; Fanout = 16; COMB Node = 'Selector14~3'
        Info: 4: + IC(1.090 ns) + CELL(0.855 ns) = 4.772 ns; Loc. = LCFF_X26_Y11_N11; Fanout = 1; REG Node = 'data[6]~reg0'
        Info: Total cell delay = 2.122 ns ( 44.47 % )
        Info: Total interconnect delay = 2.650 ns ( 55.53 % )
    Info: - Smallest clock skew is 0.009 ns
        Info: + Shortest clock path from clock "clk" to destination register is 5.556 ns
            Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_88; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.879 ns) + CELL(0.970 ns) = 2.959 ns; Loc. = LCFF_X26_Y7_N17; Fanout = 3; REG Node = 'LCD_clk'
            Info: 3: + IC(1.069 ns) + CELL(0.000 ns) = 4.028 ns; Loc. = CLKCTRL_G5; Fanout = 37; COMB Node = 'LCD_clk~clkctrl'
            Info: 4: + IC(0.862 ns) + CELL(0.666 ns) = 5.556 ns; Loc. = LCFF_X26_Y11_N11; Fanout = 1; REG Node = 'data[6]~reg0'
            Info: Total cell delay = 2.746 ns ( 49.42 % )
            Info: Total interconnect delay = 2.810 ns ( 50.58 % )
        Info: - Longest clock path from clock "clk" to source register is 5.547 ns
            Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_88; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.879 ns) + CELL(0.970 ns) = 2.959 ns; Loc. = LCFF_X26_Y7_N17; Fanout = 3; REG Node = 'LCD_clk'
            Info: 3: + IC(1.069 ns) + CELL(0.000 ns) = 4.028 ns; Loc. = CLKCTRL_G5; Fanout = 37; COMB Node = 'LCD_clk~clkctrl'
            Info: 4: + IC(0.853 ns) + CELL(0.666 ns) = 5.547 ns; Loc. = LCFF_X26_Y9_N27; Fanout = 6; REG Node = 'addr[8]'
            Info: Total cell delay = 2.746 ns ( 49.50 % )
            Info: Total interconnect delay = 2.801 ns ( 50.50 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: tco from clock "clk" to destination pin "data[1]" through register "data[1]~reg0" is 13.703 ns
    Info: + Longest clock path from clock "clk" to source register is 5.552 ns
        Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_88; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.879 ns) + CELL(0.970 ns) = 2.959 ns; Loc. = LCFF_X26_Y7_N17; Fanout = 3; REG Node = 'LCD_clk'
        Info: 3: + IC(1.069 ns) + CELL(0.000 ns) = 4.028 ns; Loc. = CLKCTRL_G5; Fanout = 37; COMB Node = 'LCD_clk~clkctrl'
        Info: 4: + IC(0.858 ns) + CELL(0.666 ns) = 5.552 ns; Loc. = LCFF_X27_Y10_N13; Fanout = 1; REG Node = 'data[1]~reg0'
        Info: Total cell delay = 2.746 ns ( 49.46 % )
        Info: Total interconnect delay = 2.806 ns ( 50.54 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 7.847 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y10_N13; Fanout = 1; REG Node = 'data[1]~reg0'
        Info: 2: + IC(4.617 ns) + CELL(3.230 ns) = 7.847 ns; Loc. = PIN_31; Fanout = 0; PIN Node = 'data[1]'
        Info: Total cell delay = 3.230 ns ( 41.16 % )
        Info: Total interconnect delay = 4.617 ns ( 58.84 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 197 megabytes
    Info: Processing ended: Tue May 09 19:46:57 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


