# 整体结构概览

这个项目是一个**基于SystemVerilog/Verilog的简化单周期处理器系统设计**，用于仿真测试CPU的基本功能。它也包含了测试用的汇编程序和仿真主控代码。

## 顶层和模块设计（SystemVerilog/Verilog）

