###########################################################
## VIP
###########################################################
-v $VERILOG_PATH/dv/vip/tbuart.v
-v $VERILOG_PATH/dv/vip/spiflash.v
-v $VERILOG_PATH/dv/vip/wb_rw_test.v

###########################################################
## DFFRAM - either behavioral or GL
###########################################################

## DFFRAM Full GL
-v $VERILOG_PATH/gl/DFFRAM.v

## DFFRAM Behavioral Model
#-v $VERILOG_PATH/dv/vip/DFFRAM.v

###########################################################
# Mgmt Core Wrapper
###########################################################
-v $VERILOG_PATH/rtl/defines.v
-v $VERILOG_PATH/gl/mgmt_core.v
-v $VERILOG_PATH/gl/mgmt_core_wrapper.v

# Caravel

###########################################################
## Must stay in RTL regardless of the type of simulation
###########################################################
-v $CARAVEL_PATH/rtl/pads.v			
-v $CARAVEL_PATH/rtl/defines.v 		     		
-v $CARAVEL_PATH/rtl/user_defines.v		     
-v $CARAVEL_PATH/rtl/mprj_io.v
-v $CARAVEL_PATH/rtl/simple_por.v		     

###########################################################
## These blocks only needed for RTL sims 
## Not needed for GL and will be a part of another block
###########################################################							     
-v $CARAVEL_PATH/rtl/digital_pll_controller.v 
-v $CARAVEL_PATH/rtl/ring_osc2x13.v		
-v $CARAVEL_PATH/rtl/clock_div.v
-v $CARAVEL_PATH/rtl/housekeeping_spi.v
					  
###########################################################
## These blocks are either synthesized or STD cell based 
## Manually designed blocks
###########################################################							     
-v $CARAVEL_PATH/gl/mprj_logic_high.v 	     
-v $CARAVEL_PATH/gl/mprj2_logic_high.v	     
-v $CARAVEL_PATH/gl/gpio_control_block.v	     
-v $CARAVEL_PATH/gl/gpio_defaults_block.v	     
-v $CARAVEL_PATH/gl/gpio_logic_high.v 	     
-v $CARAVEL_PATH/gl/xres_buf.v		     
-v $CARAVEL_PATH/gl/spare_logic_block.v	     
-v $CARAVEL_PATH/gl/housekeeping.v		     
-v $CARAVEL_PATH/gl/caravel_clocking.v	     
-v $CARAVEL_PATH/gl/digital_pll.v		     
-v $CARAVEL_PATH/rtl/debug_regs.v
-v $CARAVEL_PATH/rtl/__user_project_la_example.v
-v $CARAVEL_PATH/rtl/__user_project_gpio_example.v
-v $CARAVEL_PATH/rtl/__user_project_wrapper.v	     
-v $CARAVEL_PATH/gl/user_id_programming.v	     
-v $CARAVEL_PATH/gl/caravel.v 		     

###########################################################
## These blocks are manually designed 		
###########################################################
-v $CARAVEL_PATH/gl/chip_io.v 
-v $CARAVEL_PATH/gl/mgmt_protect.v		     
-v $CARAVEL_PATH/gl/mgmt_protect_hv.v 	     		     
-v $CARAVEL_PATH/gl/gpio_defaults_block_0403.v     
-v $CARAVEL_PATH/gl/gpio_defaults_block_1803.v     
-v $CARAVEL_PATH/gl/gpio_defaults_block_0801.v     
						    		
###########################################################
# STD CELLS - they need to be below the defines.v files 
###########################################################

 -v $VERILOG_PATH/cvc-pdk/sky130_sram_2kbyte_1rw1r_32x512_8.v




