m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/gerard/Desktop/clase/TFG/proyecto/pruebas_y_quartus/ensamblado_placa/QUARTUS/simulation/modelsim
valtera_avalon_st_clock_crosser
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
Z2 !s110 1581783607
!i10b 1
!s100 HXcGESGB1AIK<[k96k8GW3
I[mFZN4m]`m6NbFKf93XLP0
Z3 VDg1SIo80bB@j0V0VzS_@n1
!s105 altera_avalon_st_clock_crosser_v_unit
S1
R0
Z4 w1581778891
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_clock_crosser.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_clock_crosser.v
Z5 L0 22
Z6 OV;L;10.5b;63
r1
!s85 0
31
Z7 !s108 1581783607.000000
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_clock_crosser.v|
!s90 -reportprogress|300|-sv|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_clock_crosser.v|-work|crosser|
!i113 1
Z8 o-sv -work crosser
Z9 tCvgOpt 0
valtera_avalon_st_handshake_clock_crosser
R1
R2
!i10b 1
!s100 f:AU?0BbMgC^cVdTB^k4C0
IR:dMFJ2O>Ji^^NT]DIJhm2
R3
!s105 altera_avalon_st_handshake_clock_crosser_v_unit
S1
R0
R4
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_handshake_clock_crosser.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_handshake_clock_crosser.v
L0 24
R6
r1
!s85 0
31
R7
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_handshake_clock_crosser.v|
!s90 -reportprogress|300|-sv|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_handshake_clock_crosser.v|-work|crosser|
!i113 1
R8
R9
valtera_avalon_st_pipeline_base
R1
R2
!i10b 1
!s100 IZ246NSd;dW2a7WAUFMLa1
IVkPJDZH13L>eX@z?n^QHj2
R3
!s105 altera_avalon_st_pipeline_base_v_unit
S1
R0
R4
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v
R5
R6
r1
!s85 0
31
R7
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v|
!s90 -reportprogress|300|-sv|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v|-work|crosser|
!i113 1
R8
R9
valtera_std_synchronizer_nocut
R1
R2
!i10b 1
!s100 VXZB9eG5R<c?e0Q]eX?@a3
Ic@Z:1lV?eaTN75;;gHFO:1
R3
!s105 altera_std_synchronizer_nocut_v_unit
S1
R0
R4
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_std_synchronizer_nocut.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_std_synchronizer_nocut.v
L0 44
R6
r1
!s85 0
31
R7
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_std_synchronizer_nocut.v|
!s90 -reportprogress|300|-sv|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_std_synchronizer_nocut.v|-work|crosser|
!i113 1
R8
R9
