植入氟離子在矽基材與氨氣來退火處理來成長高介電常數閘極介電層的三氧化二釓
和三氧化二鉺在超大型積體電路上應用 
“High-k gate dielectrics gadolinium oxide and erbium oxide by using implanted F into Si substrate and 
NH3 annealing treatment for ULSI applications” 
計畫編號：NSC94－2215－E－182－009 
執行期間：94 年 8 月 1 日至 95 年 7 月 31 日 
主持人：潘同明   長庚大學電子工程系助理教授 
 
一、 中文摘要 
 
本計劃著重於高介電係數材料三氧化二釓
和三氧化二鉺的製程開發。我們研究高介電係
數材料三氧化二釓(Gd2O3)和三氧化二鉺(Er2O3)
的特性用來取代二氧化閘極介電層。從 XRD 可
以發現三氧化二釓和三氧化二鉺兩種晶格成
份。由於材料本身再高溫下容易與底下的矽基
板氧化形成 silicate，因此常常須有一層阻障層
隔絕金屬氧化物與矽直接反應，這種方法因而
增加了等效氧化層厚度(EOT)。利用 NH3 退火在
三氧化二釓和三氧化二鉺表面做適當的處理，
使的遲滯效應得以有效的改善，另外還有絕緣
層漏電流降低及崩潰電壓的提高等優點，這是
它有較少的晶格缺陷和平坦表面在介電層與矽
的表面。這高介電常數的三氧化二釓和三氧化
二鉺閘極介電層是吸引候選當先進閘極應用在
未來下一代超大型積體電路的互補性金氧化電
晶體元件上。 
英文摘要 
In this project focus on the development of 
high-k gate dielectrics gadolinium oxide (Gd2O3) 
and erbium oxide (Er2O3) process. We study the 
characteristics of high-k gate dielectrics Gd2O3 
and Er2O3 to replace SiO2 gate dielectric. From 
XRD, it is found that Gd2O3 and Er2O3 are 
amorphous structure. However, these high-k 
materials in contact with Si to form the silicate 
were often found during the high temperature 
annealing, leading to the increase in EOT. The 
surface of Gd2O3 and Er2O3 film using NH3 
treatment can improve the hysteresis phenomenon, 
reduce the leakage current, and promote the 
electric breakdown voltage. This indicates that 
NH3 treatment can reduce a large amount of 
crystal defects and can obtain the smooth 
dielectric and Si interface. These high–k gate 
dielectrics appear to be a very promising high-k 
gate dielectric for future ultra-large scaled 
integration (ULSI) CMOS devices 
 
二、 計畫的緣由與目的 
 
積體電路技術的快速發展，使得 IC 產業快
速發展，對於元件的尺寸已經進入 0.1 微米的時
代，當元件快速縮小時，閘極介電層也變的越
來越薄─僅僅只有 1 奈米─也只有四、五個原子
層的厚度。這種奈米技術的水準為閘極設計帶
來向下至原子結構等級的挑戰[1]。 
閘極電介質的二氧化矽變薄，其絕緣品質可
靠度變會降低，高漏電流發生，複晶矽閘極的
空乏(poly-Si gate depletion)效應與硼穿透(boron 
penetration)效應發生在使用複晶矽作閘電極
[2]，造成驅動電流無法大量上升。為了改善這
種情況，high-k 材料正是一種較厚而在未來幾年
極有可能取代現今二氧化矽的技術，如何產生
一個良好的氧化層介面，一直是研究領域中，
非常重要的課題，特別是 high-k 材料與
Si-substrate 之間所產生的 interfacial layer，快速
學成份可以三個化學狀態，分別低能量狀態，O 
1s位於529.8 eV位置為三氧化二鉺，中能量狀
態，O 1s位於531.1 eV位置為nonstoichiometric 
ErSixOy，高能量狀態，O 1s位於532.5 eV位置為
二氧化矽。 
我們發現O 1s屬於三氧化二鉺成份的尖峰值
在700℃為持常數，但在800℃時突然增加，而
相對O 1s屬於Er-silicate成份的尖峰值在800℃
也突然增加。這是由於三氧化二鉺/矽基板之結
構改變為Er-silicate成份在800℃退火。此外，退
火在900℃，O 1s屬於二氧化矽成份的尖峰值增
加，表示二氧化矽已經形成在三氧化二鉺中。
由圖八可以發現相當強的Er 4d的尖峰值在健結
能量上，這可能由三氧化二鉺與Er-silicate構
成。在退火溫度低於700℃，可以發現較少的
Er-silicate從圖八可知，但是在900℃，就容易發
現Er 4d的尖峰值向高能量移動在健結能量圖
上，表示鉺與矽在高溫退火很容易形成
Er-silicate。 
圖九表示出三氧化二鉺介電層與不同閘極
的高頻C-V曲線，從中可以觀察出較低的電容值
對鋁閘極而言，這指出鋁容易與三氧化二鉺薄
膜產生反應而生成低介電質層。除此之外，由
於鋁閘極相較於氮化鉭閘極擁有較低的金屬功
函數所以相對的平帶電壓也較大。圖十秀出高
頻C-V曲線對三氧化二鉺薄膜與氮化鉭閘極在
不同退火溫度下的特徵，在PDA溫度800℃下平
帶電壓的減少和電容值的增加指出氧化層電荷
可能與三氧化二鉺薄膜有良好的結晶微結構相
關。 
在圖十一中鋁閘極的元件在 1到 4V擁有較低的
漏電流，這是因為 MOS 使用鋁閘極有比較厚的
等效厚度。在可靠度上這是一個重要的課題。
圖十二描述三氧化二鉺薄膜使用氮化鉭閘極在
不同退火溫度下的 J-V 曲線，而隨著退火溫度
的上升至 800℃漏電流密度也跟著上升，這指出
退火溫度的上升三氧化二鉺薄膜等效厚度的減
少，我們也可以從圖八中相對得知。 
 
四、 結論與討論 
本研究計畫擬藉由對全數位化鎖相迴路之
設計，提高單一晶片的整合程度。在本研究中，
系統化的設計方式和可攜式全數位化鎖相迴路
電路的開發，可有效加速系統的整合，同時對
於晶片系統模擬流程及環境的建立，也能提供
相當的幫助。 
本次計畫之執行，皆達到預期之成果並將
發表在相關之學術期刊上，已刊登在知名期刊
Applied Physics Letters (APL) 一篇與在 APL 審
稿一篇及國際會議兩篇，茲列於下： 
[1] T. M. Pan, C. S. Liao, H. H. Hsu, C. L. Chen, J. D. 
Lee, K. T. Wang, and J. C. Wang, "Excellent 
frequency dispersion of thin gadolinium oxide high-k 
gate dielectrics," Applied Phys. Lett. 87, 262908 
(2005). 
[2] T. M. Pan, C. S. Lai, H. H. Hsu, J. C. Wang, K. D. 
Wang, C. L. Chen J. C. Lin, and J. D. Lee, "The 
electrical Characteristics of thin gadolinium oxide 
films on silicon substrate by DC reactive 
RF-sputtering," in ISDRS, 2005, TA1-02. 
[3] T. M. Pan, C. L. Chen, J. D. Lee, C. I Hsieh, and C. S. 
Lai, "Electrical characteristics of erbium oxide films 
on silicon substrate by reactive RF sputtering for 
different metal Gate," Int. Electrochem. Soc., 209th 
Meeting, Denver, 2006, 401. 
[4] T. M. Pan, C. L. Chen and S. J. Hou, "Structural and 
electrical characteristics of thin erbium oxide gate 
dielectrics," submitted to Applied Phys. Lett. 
 
五、參考文獻 
1. D. A. Buchanan, IBM J. Res. Develop., vol. 43, 
245(1999). 
2. M. Y. Hao, D. Nayak, and R. Rakkit, IEEE Electron 
Devices lett., vol. 18, 215(1997). 
3. G. D. Wilk, R. M. Wallace, and J. M. Anthony, J. Appl. 
Phys., vol. 89, 5243(2001). 
4. K. J. Hubbard and D. G. Schlom, J. Mater. Res., vol. 11, 
2757(1996). 
5. T. Ma, S. A. Campbell, R. Smith, N. Hoilien, H. 
Boyong, W. L. Gladfelter, C. Hobbs, D. Buchanan, C. 
Taylor, M. Gribelyuk, M. Tiner, M. Coppel, and J. J. 
Lee, IEEE Trans. on Electron Devices, vol. 48, 
2348(2001). 
6. J. Dabrowski, V. Zavodinsky, and A. Fleszar, 
Microelectronic Reliability, vol. 41, 1093(2001). 
7. T. M. Pan, C. H. Chien, T. F. Lei, T. S. Chao, and T. Y. 
Huang, Electrochemical and Solid-State lett., vol. 4, 
F15(2001). 
 Fig. 5. Capacitance value vs. frequency for HfO2 films with 
an EOT of 3.0 nm and Gd2O3 films with an EOT of 3.3 nm 
from 10 kHz to 1 MHz. 
Fig. 6. XRD of Er2O3 film for different annealing temperature in 
N2 ambient for 30 sec. 
536 534 532 530 528 526
O 1s
900oC
800oC
700oC
600oC
500oC
As-dep
Binding energy (eV)
 
 
In
te
ns
ity
 (a
. u
.)
 
 
 
174 172 170 168 166 164 162
Er 4d
900oC
800oC
700oC
600oC
500oC
As-dep
Binding energy (eV)
 
 
In
te
ns
ity
 (a
. u
.)
 
 
 
Fig. 7. XPS results of O 1s in Er2O3 film after 
annealing at various temperatures. 
Fig. 8. XPS results of Er4d in Er2O3 film after 
annealing at various temperatures. 
Fig. 10. The high-frequency C-V curves of Er2O3 film with 
TaN gate electrode. 
Fig. 9. The high-frequency C-V curves of Er2O3 film for 
Al and TaN gate. 
