# Generated by Yosys 0.9 (git sha1 UNKNOWN, clang 6.0.0-1ubuntu2 -fPIC -Os)

.model csa_7bit
.inputs i_add_term1[0] i_add_term1[1] i_add_term1[2] i_add_term1[3] i_add_term1[4] i_add_term1[5] i_add_term1[6] i_add_term2[0] i_add_term2[1] i_add_term2[2] i_add_term2[3] i_add_term2[4] i_add_term2[5] i_add_term2[6]
.outputs sum[0] sum[1] sum[2] sum[3] sum[4] sum[5] sum[6] cout
.gate INVX1 A=gnd Y=_13_
.gate OR2X2 A=i_add_term2[4] B=i_add_term1[4] Y=_14_
.gate NAND2X1 A=i_add_term2[4] B=i_add_term1[4] Y=_15_
.gate NAND3X1 A=_13_ B=_15_ C=_14_ Y=_16_
.gate NOR2X1 A=i_add_term2[4] B=i_add_term1[4] Y=_10_
.gate AND2X2 A=i_add_term2[4] B=i_add_term1[4] Y=_11_
.gate OAI21X1 A=_10_ B=_11_ C=gnd Y=_12_
.gate NAND2X1 A=_12_ B=_16_ Y=csa_inst.rca0_0.fa0.o_sum
.gate OAI21X1 A=_13_ B=_10_ C=_15_ Y=csa_inst.rca0_0.fa0.o_carry
.gate INVX1 A=csa_inst.rca0_0.fa0.o_carry Y=_20_
.gate OR2X2 A=i_add_term2[5] B=i_add_term1[5] Y=_21_
.gate NAND2X1 A=i_add_term2[5] B=i_add_term1[5] Y=_22_
.gate NAND3X1 A=_20_ B=_22_ C=_21_ Y=_23_
.gate NOR2X1 A=i_add_term2[5] B=i_add_term1[5] Y=_17_
.gate AND2X2 A=i_add_term2[5] B=i_add_term1[5] Y=_18_
.gate OAI21X1 A=_17_ B=_18_ C=csa_inst.rca0_0.fa0.o_carry Y=_19_
.gate NAND2X1 A=_19_ B=_23_ Y=csa_inst.rca0_0.fa1.o_sum
.gate OAI21X1 A=_20_ B=_17_ C=_22_ Y=csa_inst.rca0_0.fa1.o_carry
.gate INVX1 A=csa_inst.rca0_0.fa1.o_carry Y=_27_
.gate OR2X2 A=i_add_term2[6] B=i_add_term1[6] Y=_28_
.gate NAND2X1 A=i_add_term2[6] B=i_add_term1[6] Y=_29_
.gate NAND3X1 A=_27_ B=_29_ C=_28_ Y=_30_
.gate NOR2X1 A=i_add_term2[6] B=i_add_term1[6] Y=_24_
.gate AND2X2 A=i_add_term2[6] B=i_add_term1[6] Y=_25_
.gate OAI21X1 A=_24_ B=_25_ C=csa_inst.rca0_0.fa1.o_carry Y=_26_
.gate NAND2X1 A=_26_ B=_30_ Y=csa_inst.rca0_0.fa2.o_sum
.gate OAI21X1 A=_27_ B=_24_ C=_29_ Y=csa_inst.cout0_0
.gate INVX1 A=vdd Y=_34_
.gate OR2X2 A=i_add_term2[4] B=i_add_term1[4] Y=_35_
.gate NAND2X1 A=i_add_term2[4] B=i_add_term1[4] Y=_36_
.gate NAND3X1 A=_34_ B=_36_ C=_35_ Y=_37_
.gate NOR2X1 A=i_add_term2[4] B=i_add_term1[4] Y=_31_
.gate AND2X2 A=i_add_term2[4] B=i_add_term1[4] Y=_32_
.gate OAI21X1 A=_31_ B=_32_ C=vdd Y=_33_
.gate NAND2X1 A=_33_ B=_37_ Y=csa_inst.rca0_1.fa0.o_sum
.gate OAI21X1 A=_34_ B=_31_ C=_36_ Y=csa_inst.rca0_1.fa0.o_carry
.gate INVX1 A=csa_inst.rca0_1.fa0.o_carry Y=_41_
.gate OR2X2 A=i_add_term2[5] B=i_add_term1[5] Y=_42_
.gate NAND2X1 A=i_add_term2[5] B=i_add_term1[5] Y=_43_
.gate NAND3X1 A=_41_ B=_43_ C=_42_ Y=_44_
.gate NOR2X1 A=i_add_term2[5] B=i_add_term1[5] Y=_38_
.gate AND2X2 A=i_add_term2[5] B=i_add_term1[5] Y=_39_
.gate OAI21X1 A=_38_ B=_39_ C=csa_inst.rca0_1.fa0.o_carry Y=_40_
.gate NAND2X1 A=_40_ B=_44_ Y=csa_inst.rca0_1.fa1.o_sum
.gate OAI21X1 A=_41_ B=_38_ C=_43_ Y=csa_inst.rca0_1.fa1.o_carry
.gate INVX1 A=csa_inst.rca0_1.fa1.o_carry Y=_48_
.gate OR2X2 A=i_add_term2[6] B=i_add_term1[6] Y=_49_
.gate NAND2X1 A=i_add_term2[6] B=i_add_term1[6] Y=_50_
.gate NAND3X1 A=_48_ B=_50_ C=_49_ Y=_51_
.gate NOR2X1 A=i_add_term2[6] B=i_add_term1[6] Y=_45_
.gate AND2X2 A=i_add_term2[6] B=i_add_term1[6] Y=_46_
.gate OAI21X1 A=_45_ B=_46_ C=csa_inst.rca0_1.fa1.o_carry Y=_47_
.gate NAND2X1 A=_47_ B=_51_ Y=csa_inst.rca0_1.fa2.o_sum
.gate OAI21X1 A=_48_ B=_45_ C=_50_ Y=csa_inst.cout0_1
.gate INVX1 A=gnd Y=_55_
.gate OR2X2 A=i_add_term2[0] B=i_add_term1[0] Y=_56_
.gate NAND2X1 A=i_add_term2[0] B=i_add_term1[0] Y=_57_
.gate NAND3X1 A=_55_ B=_57_ C=_56_ Y=_58_
.gate NOR2X1 A=i_add_term2[0] B=i_add_term1[0] Y=_52_
.gate AND2X2 A=i_add_term2[0] B=i_add_term1[0] Y=_53_
.gate OAI21X1 A=_52_ B=_53_ C=gnd Y=_54_
.gate NAND2X1 A=_54_ B=_58_ Y=rca_inst.fa0.o_sum
.gate OAI21X1 A=_55_ B=_52_ C=_57_ Y=rca_inst.fa0.o_carry
.gate INVX1 A=rca_inst.fa3.i_carry Y=_62_
.gate OR2X2 A=i_add_term2[3] B=i_add_term1[3] Y=_63_
.gate NAND2X1 A=i_add_term2[3] B=i_add_term1[3] Y=_64_
.gate NAND3X1 A=_62_ B=_64_ C=_63_ Y=_65_
.gate NOR2X1 A=i_add_term2[3] B=i_add_term1[3] Y=_59_
.gate AND2X2 A=i_add_term2[3] B=i_add_term1[3] Y=_60_
.gate OAI21X1 A=_59_ B=_60_ C=rca_inst.fa3.i_carry Y=_61_
.gate NAND2X1 A=_61_ B=_65_ Y=rca_inst.fa3.o_sum
.gate OAI21X1 A=_62_ B=_59_ C=_64_ Y=csa_inst.cin
.gate INVX1 A=rca_inst.fa0.o_carry Y=_69_
.gate OR2X2 A=i_add_term2[1] B=i_add_term1[1] Y=_70_
.gate NAND2X1 A=i_add_term2[1] B=i_add_term1[1] Y=_71_
.gate NAND3X1 A=_69_ B=_71_ C=_70_ Y=_72_
.gate NOR2X1 A=i_add_term2[1] B=i_add_term1[1] Y=_66_
.gate AND2X2 A=i_add_term2[1] B=i_add_term1[1] Y=_67_
.gate OAI21X1 A=_66_ B=_67_ C=rca_inst.fa0.o_carry Y=_68_
.gate NAND2X1 A=_68_ B=_72_ Y=rca_inst.fa[1].o_sum
.gate OAI21X1 A=_69_ B=_66_ C=_71_ Y=rca_inst.fa[1].o_carry
.gate INVX1 A=rca_inst.fa[1].o_carry Y=_76_
.gate OR2X2 A=i_add_term2[2] B=i_add_term1[2] Y=_77_
.gate NAND2X1 A=i_add_term2[2] B=i_add_term1[2] Y=_78_
.gate NAND3X1 A=_76_ B=_78_ C=_77_ Y=_79_
.gate NOR2X1 A=i_add_term2[2] B=i_add_term1[2] Y=_73_
.gate AND2X2 A=i_add_term2[2] B=i_add_term1[2] Y=_74_
.gate OAI21X1 A=_73_ B=_74_ C=rca_inst.fa[1].o_carry Y=_75_
.gate NAND2X1 A=_75_ B=_79_ Y=rca_inst.fa[2].o_sum
.gate OAI21X1 A=_76_ B=_73_ C=_78_ Y=rca_inst.fa3.i_carry
.gate BUFX2 A=_0_ Y=cout
.gate BUFX2 A=rca_inst.fa0.o_sum Y=sum[0]
.gate BUFX2 A=rca_inst.fa[1].o_sum Y=sum[1]
.gate BUFX2 A=rca_inst.fa[2].o_sum Y=sum[2]
.gate BUFX2 A=rca_inst.fa3.o_sum Y=sum[3]
.gate BUFX2 A=_1_[4] Y=sum[4]
.gate BUFX2 A=_1_[5] Y=sum[5]
.gate BUFX2 A=_1_[6] Y=sum[6]
.gate INVX1 A=csa_inst.cout0_0 Y=_2_
.gate NAND2X1 A=csa_inst.cout0_1 B=csa_inst.cin Y=_3_
.gate OAI21X1 A=csa_inst.cin B=_2_ C=_3_ Y=_0_
.gate INVX1 A=csa_inst.rca0_0.fa0.o_sum Y=_4_
.gate NAND2X1 A=csa_inst.rca0_1.fa0.o_sum B=csa_inst.cin Y=_5_
.gate OAI21X1 A=csa_inst.cin B=_4_ C=_5_ Y=_1_[4]
.gate INVX1 A=csa_inst.rca0_0.fa1.o_sum Y=_6_
.gate NAND2X1 A=csa_inst.cin B=csa_inst.rca0_1.fa1.o_sum Y=_7_
.gate OAI21X1 A=csa_inst.cin B=_6_ C=_7_ Y=_1_[5]
.gate INVX1 A=csa_inst.rca0_0.fa2.o_sum Y=_8_
.gate NAND2X1 A=csa_inst.cin B=csa_inst.rca0_1.fa2.o_sum Y=_9_
.gate OAI21X1 A=csa_inst.cin B=_8_ C=_9_ Y=_1_[6]
.gate BUFX2 A=rca_inst.fa0.o_sum Y=_1_[0]
.gate BUFX2 A=rca_inst.fa[1].o_sum Y=_1_[1]
.gate BUFX2 A=rca_inst.fa[2].o_sum Y=_1_[2]
.gate BUFX2 A=rca_inst.fa3.o_sum Y=_1_[3]
.end
