m255
K4
z2
!s11e MIXED_VERSIONS
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simulation/modelsim
vadder
Z1 DXx6 sv_std 3 std 0 22 VYECXdT12H8WgbUP_5Y6:3
Z2 !s110 1699630584
!i10b 1
!s100 h4TN[;mcgZQ<CiR^1M^JX3
Z3 !s11b Dg1SIo80bB@j0V0VzS_@n1
I[0RiJmRhUAhj5?Y=S6<I93
Z4 VDg1SIo80bB@j0V0VzS_@n1
S1
R0
Z5 w1699583920
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/adder.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/adder.sv
!i122 20
L0 2 11
Z6 OV;L;2020.1;71
r1
!s85 0
31
Z7 !s108 1699630584.000000
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/adder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/adder.sv|
!i113 1
Z8 o-sv -work work
Z9 !s92 -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules
Z10 tCvgOpt 0
valu
R1
R2
!i10b 1
!s100 H]=]?LQ;>SnfXi4T8IVGN3
R3
INhzijmQ_5B2kkIZZen0cA2
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/alu.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/alu.sv
!i122 19
L0 2 24
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/alu.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/alu.sv|
!i113 1
R8
R9
R10
valudec
R1
Z11 !s110 1699630583
!i10b 1
!s100 __mV;DGijX6fd<Kj>JlOo3
R3
IGZP237n0d^Y5_a^jlXKTO1
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/aludec.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/aludec.sv
!i122 9
L0 3 15
R6
r1
!s85 0
31
Z12 !s108 1699630583.000000
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/aludec.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/aludec.sv|
!i113 1
R8
Z13 !s92 -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules
R10
vcontroller
R1
R11
!i10b 1
!s100 mzO<fnWU`hE[ZaG>3zh_I0
R3
I[>E[M6Eg>?U854d^5;@mQ0
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/controller.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/controller.sv
!i122 8
L0 3 34
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/controller.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/controller.sv|
!i113 1
R8
R13
R10
vdatapath
R1
R11
!i10b 1
!s100 D8^Y7KGmg5SmSIlTWA10B0
R3
I2n:G8UQR:RU`hGBN=>G4H0
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/datapath.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/datapath.sv
!i122 7
L0 3 162
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/datapath.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/datapath.sv|
!i113 1
R8
R13
R10
vdecode
R1
R11
!i10b 1
!s100 Q>c9L42MzCc2=hNl;=g3P1
R3
I<@C?=SU:D[ocIRa>HGXzd3
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/decode.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/decode.sv
!i122 6
L0 3 65
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/decode.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/decode.sv|
!i113 1
R8
R13
R10
Edmem
R5
Z14 DPx4 ieee 11 numeric_std 0 22 aU^R8eGcicLcUFIaBQSL>3
Z15 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
Z16 DPx4 ieee 16 std_logic_signed 0 22 C<aanc0R`<LWPSe[JYRP^3
Z17 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z18 DPx4 ieee 14 std_logic_1164 0 22 cVAk:aDinOX8^VGI1ekP<3
!i122 21
R0
Z19 8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/dmem.vhd
Z20 F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/dmem.vhd
l0
L12 1
Vbn3b0?2?3c<CA[;DdzR8^2
!s100 9UhgcemjCI:F<bA>GRZY=0
Z21 OV;C;2020.1;71
33
R2
!i10b 1
R7
Z22 !s90 -reportprogress|300|-2008|-work|work|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/dmem.vhd|
Z23 !s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/dmem.vhd|
!i113 1
Z24 o-2008 -work work
Z25 tExplicit 1 CvgOpt 0
Abehave
R14
R15
R16
R17
R18
DEx4 work 4 dmem 0 22 bn3b0?2?3c<CA[;DdzR8^2
!i122 21
l50
L21 49
V6hfU40U9zKmGmMdkMk@^90
!s100 a2K;HL21gA:Y<M8M2VzYh0
R21
33
R2
!i10b 1
R7
R22
R23
!i113 1
R24
R25
vexecute
R1
R2
!i10b 1
!s100 P>P6lBNGohGVQ8==PK8cR1
R3
Iel71X27g=dAnk@IF8kz_G3
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/execute.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/execute.sv
!i122 18
L0 2 93
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/execute.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/execute.sv|
!i113 1
R8
R9
R10
vfetch
R1
R2
!i10b 1
!s100 D_3bnfA>m?fin^j5lNAD=2
R3
I?PgR=Ab1]QQR;Do?2a^S10
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/fetch.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/fetch.sv
!i122 17
Z26 L0 2 35
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/fetch.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/fetch.sv|
!i113 1
R8
R9
R10
vflopr
R1
R2
!i10b 1
!s100 m4Mde:<Z6C9CN;EJUcMXE2
R3
IO<E60RjeFP0gQ<GCbTDza0
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/flopr.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/flopr.sv
!i122 16
L0 2 18
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/flopr.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/flopr.sv|
!i113 1
R8
R9
R10
vFORWARDING_UNIT
R1
Z27 !s110 1699630582
!i10b 1
!s100 ELZ4IV2^^o7bld`M=l_bJ3
R3
IYORLGeGKdbBKYO94jf_e60
R4
S1
R0
w1699630521
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/forwarding_unit.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/forwarding_unit.sv
!i122 1
L0 3 25
R6
r1
!s85 0
31
Z28 !s108 1699630582.000000
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/forwarding_unit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/forwarding_unit.sv|
!i113 1
R8
R13
R10
n@f@o@r@w@a@r@d@i@n@g_@u@n@i@t
vHDU
R1
R11
!i10b 1
!s100 EZ2]>9l_OM`85MKizzlhS0
R3
I_`El`7ecbFGlMNbn2?`f13
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/hazard_detection_unit.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/hazard_detection_unit.sv
!i122 2
L0 3 14
R6
r1
!s85 0
31
R28
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/hazard_detection_unit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/hazard_detection_unit.sv|
!i113 1
R8
R13
R10
n@h@d@u
vimem
R1
R2
!i10b 1
!s100 L5d9EjnW:z8C_YcIHX_>H1
R3
IDTDjgM6aULKJ0>OzNeBTF1
R4
S1
R0
w1699629927
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/imem.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/imem.sv
!i122 15
L0 2 269
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/imem.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/imem.sv|
!i113 1
R8
R9
R10
vmaindec
R1
R2
!i10b 1
!s100 c^T]V77kT6NB8fM@e1E9z3
R3
IL[ig;JWHZ?JzTYC=XhSom1
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/maindec.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/maindec.sv
!i122 14
R26
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/maindec.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/maindec.sv|
!i113 1
R8
R9
R10
vmemory
R1
R11
!i10b 1
!s100 6L^fSjOJkeCD2P4ml5_d`3
R3
IaNOC2HWQYKM_S:fK6Bh=m2
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/memory.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/memory.sv
!i122 5
L0 3 9
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/memory.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/memory.sv|
!i113 1
R8
R13
R10
vmux2
R1
R2
!i10b 1
!s100 IVP:S1PO1dAGCa[RBTKo42
R3
I8:ZVEe2EcB38h<E7bYOeV2
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/mux2.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/mux2.sv
!i122 13
L0 2 12
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/mux2.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/mux2.sv|
!i113 1
R8
R9
R10
vmux4
R1
R27
!i10b 1
!s100 EglLN5Ykbel0Vj4=<XI9h3
R3
I@5Z3D007ESZGU6fD2VS:[0
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/mux4.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/mux4.sv
!i122 0
R26
R6
r1
!s85 0
31
R28
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/mux4.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/mux4.sv|
!i113 1
R8
R9
R10
vprocessor_arm
R1
R11
!i10b 1
!s100 hV9Y7WX]FZbA0gYS:>[RN0
R3
IH?;elVh;cZkMcU9XSoLB^0
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/processor_arm.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/processor_arm.sv
!i122 4
L0 3 80
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/processor_arm.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/processor_arm.sv|
!i113 1
R8
R13
R10
vprocessor_tb
R1
R2
!i10b 1
!s100 ]m3=`S<7fKa162DNU]5@G1
R3
I:C@J>LDed_DKVMoez69Z_2
R4
S1
R0
w1699628823
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/test-benches/processor_tb.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/test-benches/processor_tb.sv
!i122 22
L0 4 33
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/test-benches/processor_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/test-benches|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/test-benches/processor_tb.sv|
!i113 1
R8
!s92 -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/test-benches
R10
vregfile
R1
R11
!i10b 1
!s100 CekkZVi5[5_=@b`iXdoUZ2
R3
Ih=hLl]_SikeXchm^EDP110
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/regfile.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/regfile.sv
!i122 12
L0 2 59
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/regfile.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/regfile.sv|
!i113 1
R8
R9
R10
vsignext
R1
R11
!i10b 1
!s100 J3J_LeLO4e6`bRkn07Mm21
R3
IM=7h[cZ;kaOa@PCh[Tc6<2
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/signext.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/signext.sv
!i122 11
L0 2 21
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/signext.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/signext.sv|
!i113 1
R8
R9
R10
vsl
R1
R11
!i10b 1
!s100 Sl3GMEV;]LBdN=@=eLTTX0
R3
IgVc^]98iNQf`>VU:87EaV1
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/sl.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/sl.sv
!i122 10
L0 2 13
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/sl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/simple-modules/sl.sv|
!i113 1
R8
R9
R10
vwriteback
R1
R11
!i10b 1
!s100 XX0ZX>Df_L3]L@FYPAiYi1
R3
ISB2a1RK_cePjKlQMlg4OE0
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/writeback.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/writeback.sv
!i122 3
L0 3 17
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/writeback.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio2/PipelinedProcessorPatterson-Modules/writeback.sv|
!i113 1
R8
R13
R10
