TimeQuest Timing Analyzer report for CustomClock
Thu Mar 19 19:30:18 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_0Hz8[25]'
 12. Slow Model Setup: 'clk_1Hz[26]'
 13. Slow Model Setup: 'PllClock_inst|altpll_component|pll|clk[0]'
 14. Slow Model Setup: 'iCLK_50'
 15. Slow Model Hold: 'iCLK_50'
 16. Slow Model Hold: 'PllClock_inst|altpll_component|pll|clk[0]'
 17. Slow Model Hold: 'clk_0Hz8[25]'
 18. Slow Model Hold: 'clk_1Hz[26]'
 19. Slow Model Minimum Pulse Width: 'clk_0Hz8[25]'
 20. Slow Model Minimum Pulse Width: 'clk_1Hz[26]'
 21. Slow Model Minimum Pulse Width: 'iCLK_50'
 22. Slow Model Minimum Pulse Width: 'PllClock_inst|altpll_component|pll|clk[0]'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'PllClock_inst|altpll_component|pll|clk[0]'
 31. Fast Model Setup: 'clk_0Hz8[25]'
 32. Fast Model Setup: 'clk_1Hz[26]'
 33. Fast Model Setup: 'iCLK_50'
 34. Fast Model Hold: 'iCLK_50'
 35. Fast Model Hold: 'PllClock_inst|altpll_component|pll|clk[0]'
 36. Fast Model Hold: 'clk_0Hz8[25]'
 37. Fast Model Hold: 'clk_1Hz[26]'
 38. Fast Model Minimum Pulse Width: 'clk_0Hz8[25]'
 39. Fast Model Minimum Pulse Width: 'clk_1Hz[26]'
 40. Fast Model Minimum Pulse Width: 'iCLK_50'
 41. Fast Model Minimum Pulse Width: 'PllClock_inst|altpll_component|pll|clk[0]'
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; CustomClock                                                        ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------+-----------------------------------------------+
; Clock Name                                ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                      ; Targets                                       ;
+-------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------+-----------------------------------------------+
; clk_0Hz8[25]                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                             ; { clk_0Hz8[25] }                              ;
; clk_1Hz[26]                               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                             ; { clk_1Hz[26] }                               ;
; iCLK_50                                   ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                             ; { iCLK_50 }                                   ;
; PllClock_inst|altpll_component|pll|clk[0] ; Generated ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; iCLK_50 ; PllClock_inst|altpll_component|pll|inclk[0] ; { PllClock_inst|altpll_component|pll|clk[0] } ;
+-------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                          ;
+------------+-----------------+-------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                  ;
+------------+-----------------+-------------------------------------------+-------------------------------------------------------+
; 263.92 MHz ; 263.92 MHz      ; PllClock_inst|altpll_component|pll|clk[0] ;                                                       ;
; 287.85 MHz ; 287.85 MHz      ; iCLK_50                                   ;                                                       ;
; 529.38 MHz ; 500.0 MHz       ; clk_0Hz8[25]                              ; limit due to high minimum pulse width violation (tch) ;
; 552.79 MHz ; 500.0 MHz       ; clk_1Hz[26]                               ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_0Hz8[25]                              ; -0.889 ; -4.326        ;
; clk_1Hz[26]                               ; -0.809 ; -3.856        ;
; PllClock_inst|altpll_component|pll|clk[0] ; -0.492 ; -6.232        ;
; iCLK_50                                   ; 2.109  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; iCLK_50                                   ; -2.534 ; -55.990       ;
; PllClock_inst|altpll_component|pll|clk[0] ; 0.349  ; 0.000         ;
; clk_0Hz8[25]                              ; 0.391  ; 0.000         ;
; clk_1Hz[26]                               ; 0.391  ; 0.000         ;
+-------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_0Hz8[25]                              ; -0.500 ; -8.000        ;
; clk_1Hz[26]                               ; -0.500 ; -8.000        ;
; iCLK_50                                   ; 9.000  ; 0.000         ;
; PllClock_inst|altpll_component|pll|clk[0] ; 11.500 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_0Hz8[25]'                                                                          ;
+--------+-------------+-------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+--------------+--------------+------------+------------+
; -0.889 ; counter2[0] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.925      ;
; -0.855 ; counter2[1] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.891      ;
; -0.818 ; counter2[0] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.854      ;
; -0.784 ; counter2[1] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.820      ;
; -0.747 ; counter2[0] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.783      ;
; -0.738 ; counter2[2] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.774      ;
; -0.713 ; counter2[1] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.749      ;
; -0.676 ; counter2[0] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.712      ;
; -0.667 ; counter2[2] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.703      ;
; -0.642 ; counter2[1] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.678      ;
; -0.627 ; counter2[3] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.663      ;
; -0.605 ; counter2[0] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.641      ;
; -0.596 ; counter2[4] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.632      ;
; -0.596 ; counter2[2] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.632      ;
; -0.571 ; counter2[1] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.607      ;
; -0.556 ; counter2[3] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.592      ;
; -0.534 ; counter2[0] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.570      ;
; -0.525 ; counter2[4] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; counter2[2] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.561      ;
; -0.500 ; counter2[1] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.536      ;
; -0.486 ; counter2[5] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.522      ;
; -0.485 ; counter2[3] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.521      ;
; -0.454 ; counter2[6] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; counter2[4] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; counter2[2] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.490      ;
; -0.415 ; counter2[5] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.451      ;
; -0.414 ; counter2[3] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.450      ;
; -0.068 ; counter2[6] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; counter2[4] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; counter2[2] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.104      ;
; -0.057 ; counter2[0] ; counter2[1] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.093      ;
; -0.032 ; counter2[5] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.068      ;
; -0.031 ; counter2[3] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.067      ;
; -0.025 ; counter2[1] ; counter2[1] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 1.061      ;
; 0.249  ; counter2[7] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.787      ;
; 0.379  ; counter2[0] ; counter2[0] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------+-------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_1Hz[26]'                                                                        ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.809 ; counter[1] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.845      ;
; -0.767 ; counter[0] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.803      ;
; -0.738 ; counter[1] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.774      ;
; -0.698 ; counter[2] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.734      ;
; -0.696 ; counter[0] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.732      ;
; -0.667 ; counter[1] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.703      ;
; -0.667 ; counter[3] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.703      ;
; -0.627 ; counter[2] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.663      ;
; -0.625 ; counter[0] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.661      ;
; -0.596 ; counter[1] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.632      ;
; -0.596 ; counter[3] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.632      ;
; -0.557 ; counter[4] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.593      ;
; -0.556 ; counter[2] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.592      ;
; -0.554 ; counter[0] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.590      ;
; -0.525 ; counter[1] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; counter[5] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; counter[3] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.561      ;
; -0.486 ; counter[4] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.522      ;
; -0.485 ; counter[2] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.521      ;
; -0.483 ; counter[0] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.519      ;
; -0.454 ; counter[1] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; counter[5] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; counter[3] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.490      ;
; -0.415 ; counter[6] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.451      ;
; -0.415 ; counter[4] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.451      ;
; -0.414 ; counter[2] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.450      ;
; -0.412 ; counter[0] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.448      ;
; -0.068 ; counter[5] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; counter[3] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.104      ;
; -0.067 ; counter[1] ; counter[1] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.103      ;
; -0.032 ; counter[6] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.068      ;
; -0.032 ; counter[4] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.068      ;
; -0.031 ; counter[2] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.067      ;
; -0.029 ; counter[0] ; counter[1] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 1.065      ;
; 0.243  ; counter[7] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.793      ;
; 0.379  ; counter[0] ; counter[0] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PllClock_inst|altpll_component|pll|clk[0]'                                                                                                         ;
+--------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[3]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[4]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[5]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[6]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[7]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[8]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[9]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[10] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[11] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.492 ; clk_0Hz8[25] ; clk_0Hz8[12] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.208      ; 1.486      ;
; -0.127 ; clk_0Hz8[25] ; clk_0Hz8[25] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.120      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[0]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[1]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[2]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[13] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[14] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[15] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[16] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[17] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[18] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[19] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[20] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[21] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[22] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[23] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; -0.079 ; clk_0Hz8[25] ; clk_0Hz8[24] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.207      ; 1.072      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[3]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[4]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[5]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[6]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[7]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[8]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[9]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[10] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[11] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.008  ; clk_0Hz8[25] ; clk_0Hz8[12] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.208      ; 1.486      ;
; 0.373  ; clk_0Hz8[25] ; clk_0Hz8[25] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.120      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[0]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[1]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[2]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[13] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[14] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[15] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[16] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[17] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[18] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[19] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[20] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[21] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[22] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[23] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 0.421  ; clk_0Hz8[25] ; clk_0Hz8[24] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.207      ; 1.072      ;
; 21.211 ; clk_0Hz8[0]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.825      ;
; 21.277 ; clk_0Hz8[1]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.759      ;
; 21.282 ; clk_0Hz8[0]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.754      ;
; 21.348 ; clk_0Hz8[1]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.688      ;
; 21.353 ; clk_0Hz8[0]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.683      ;
; 21.354 ; clk_0Hz8[2]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.682      ;
; 21.419 ; clk_0Hz8[1]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.617      ;
; 21.424 ; clk_0Hz8[0]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.612      ;
; 21.425 ; clk_0Hz8[2]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.611      ;
; 21.490 ; clk_0Hz8[1]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.546      ;
; 21.495 ; clk_0Hz8[0]  ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.541      ;
; 21.496 ; clk_0Hz8[2]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.540      ;
; 21.561 ; clk_0Hz8[1]  ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.475      ;
; 21.567 ; clk_0Hz8[2]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.469      ;
; 21.638 ; clk_0Hz8[2]  ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.398      ;
; 21.654 ; clk_0Hz8[0]  ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.382      ;
; 21.720 ; clk_0Hz8[1]  ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.316      ;
; 21.725 ; clk_0Hz8[0]  ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.311      ;
; 21.791 ; clk_0Hz8[1]  ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.245      ;
; 21.796 ; clk_0Hz8[0]  ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.240      ;
; 21.797 ; clk_0Hz8[2]  ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.239      ;
; 21.820 ; clk_0Hz8[3]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 3.215      ;
; 21.862 ; clk_0Hz8[1]  ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.174      ;
; 21.867 ; clk_0Hz8[0]  ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.169      ;
; 21.868 ; clk_0Hz8[2]  ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.168      ;
; 21.891 ; clk_0Hz8[3]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 3.144      ;
; 21.923 ; clk_0Hz8[4]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 3.112      ;
; 21.933 ; clk_0Hz8[1]  ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.103      ;
; 21.938 ; clk_0Hz8[0]  ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.098      ;
; 21.939 ; clk_0Hz8[2]  ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.097      ;
; 21.962 ; clk_0Hz8[3]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 3.073      ;
; 21.994 ; clk_0Hz8[4]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 3.041      ;
; 22.004 ; clk_0Hz8[1]  ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.032      ;
; 22.009 ; clk_0Hz8[0]  ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.027      ;
; 22.010 ; clk_0Hz8[2]  ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 3.026      ;
; 22.033 ; clk_0Hz8[3]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 3.002      ;
; 22.040 ; clk_0Hz8[5]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 2.995      ;
; 22.065 ; clk_0Hz8[4]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 2.970      ;
; 22.075 ; clk_0Hz8[1]  ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.961      ;
; 22.080 ; clk_0Hz8[0]  ; clk_0Hz8[14] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.956      ;
; 22.081 ; clk_0Hz8[2]  ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.955      ;
; 22.104 ; clk_0Hz8[3]  ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 2.931      ;
; 22.111 ; clk_0Hz8[5]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 2.924      ;
; 22.136 ; clk_0Hz8[4]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 2.899      ;
; 22.146 ; clk_0Hz8[1]  ; clk_0Hz8[14] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.890      ;
; 22.151 ; clk_0Hz8[0]  ; clk_0Hz8[13] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.885      ;
; 22.151 ; clk_0Hz8[6]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 2.884      ;
; 22.152 ; clk_0Hz8[2]  ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.884      ;
+--------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                              ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 2.109  ; clk_1Hz[26] ; clk_1Hz[0]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[1]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[2]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[3]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[4]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[5]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[6]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[7]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[8]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[9]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[10] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[11] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.109  ; clk_1Hz[26] ; clk_1Hz[12] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.815      ; 1.492      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[13] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[14] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[15] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[16] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[17] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[18] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[19] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[20] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[21] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[22] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[23] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[24] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[25] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.543  ; clk_1Hz[26] ; clk_1Hz[26] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 2.814      ; 1.057      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[0]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[1]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[2]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[3]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[4]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[5]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[6]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[7]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[8]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[9]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[10] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[11] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 2.609  ; clk_1Hz[26] ; clk_1Hz[12] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.815      ; 1.492      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[13] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[14] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[15] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[16] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[17] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[18] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[19] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[20] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[21] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[22] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[23] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[24] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[25] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 3.043  ; clk_1Hz[26] ; clk_1Hz[26] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 2.814      ; 1.057      ;
; 16.526 ; clk_1Hz[0]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.509      ;
; 16.597 ; clk_1Hz[0]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.438      ;
; 16.636 ; clk_1Hz[1]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.399      ;
; 16.667 ; clk_1Hz[2]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.368      ;
; 16.668 ; clk_1Hz[0]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.367      ;
; 16.707 ; clk_1Hz[1]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.328      ;
; 16.738 ; clk_1Hz[3]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.297      ;
; 16.738 ; clk_1Hz[2]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.297      ;
; 16.739 ; clk_1Hz[0]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.296      ;
; 16.778 ; clk_1Hz[1]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.257      ;
; 16.809 ; clk_1Hz[3]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.226      ;
; 16.809 ; clk_1Hz[2]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.226      ;
; 16.810 ; clk_1Hz[0]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.225      ;
; 16.845 ; clk_1Hz[4]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.190      ;
; 16.849 ; clk_1Hz[1]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.186      ;
; 16.880 ; clk_1Hz[3]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.155      ;
; 16.880 ; clk_1Hz[2]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.155      ;
; 16.881 ; clk_1Hz[0]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.154      ;
; 16.916 ; clk_1Hz[4]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.119      ;
; 16.920 ; clk_1Hz[1]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.115      ;
; 16.951 ; clk_1Hz[3]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.084      ;
; 16.951 ; clk_1Hz[2]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.084      ;
; 16.969 ; clk_1Hz[5]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.066      ;
; 16.987 ; clk_1Hz[4]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.048      ;
; 16.991 ; clk_1Hz[1]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.044      ;
; 17.022 ; clk_1Hz[3]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.013      ;
; 17.022 ; clk_1Hz[2]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 3.013      ;
; 17.040 ; clk_1Hz[0]  ; clk_1Hz[20] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.995      ;
; 17.040 ; clk_1Hz[5]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.995      ;
; 17.058 ; clk_1Hz[4]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.977      ;
; 17.080 ; clk_1Hz[6]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.955      ;
; 17.093 ; clk_1Hz[3]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.942      ;
; 17.111 ; clk_1Hz[0]  ; clk_1Hz[19] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.924      ;
; 17.111 ; clk_1Hz[7]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.924      ;
; 17.111 ; clk_1Hz[5]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.924      ;
; 17.129 ; clk_1Hz[4]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.906      ;
; 17.150 ; clk_1Hz[1]  ; clk_1Hz[20] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.885      ;
; 17.151 ; clk_1Hz[6]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.884      ;
; 17.181 ; clk_1Hz[2]  ; clk_1Hz[20] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.854      ;
; 17.182 ; clk_1Hz[0]  ; clk_1Hz[18] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.853      ;
; 17.182 ; clk_1Hz[7]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.853      ;
; 17.182 ; clk_1Hz[5]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.853      ;
; 17.200 ; clk_1Hz[4]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.835      ;
; 17.221 ; clk_1Hz[8]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.814      ;
; 17.221 ; clk_1Hz[1]  ; clk_1Hz[19] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.814      ;
; 17.222 ; clk_1Hz[6]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.001     ; 2.813      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                               ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.534 ; clk_1Hz[26] ; clk_1Hz[26] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 0.796      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[13] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[14] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[15] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[16] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[17] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[18] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[19] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[20] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[21] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[22] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[23] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[24] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.273 ; clk_1Hz[26] ; clk_1Hz[25] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.814      ; 1.057      ;
; -2.034 ; clk_1Hz[26] ; clk_1Hz[26] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 0.796      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[0]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[1]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[2]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[3]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[4]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[5]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[6]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[7]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[8]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[9]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[10] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[11] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.839 ; clk_1Hz[26] ; clk_1Hz[12] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 2.815      ; 1.492      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[13] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[14] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[15] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[16] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[17] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[18] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[19] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[20] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[21] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[22] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[23] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[24] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.773 ; clk_1Hz[26] ; clk_1Hz[25] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.814      ; 1.057      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[0]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[1]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[2]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[3]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[4]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[5]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[6]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[7]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[8]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[9]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[10] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[11] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; -1.339 ; clk_1Hz[26] ; clk_1Hz[12] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 2.815      ; 1.492      ;
; 0.788  ; clk_1Hz[13] ; clk_1Hz[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.794  ; clk_1Hz[6]  ; clk_1Hz[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; clk_1Hz[1]  ; clk_1Hz[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clk_1Hz[4]  ; clk_1Hz[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clk_1Hz[8]  ; clk_1Hz[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; clk_1Hz[14] ; clk_1Hz[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; clk_1Hz[10] ; clk_1Hz[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clk_1Hz[11] ; clk_1Hz[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clk_1Hz[12] ; clk_1Hz[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clk_1Hz[15] ; clk_1Hz[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clk_1Hz[17] ; clk_1Hz[17] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clk_1Hz[20] ; clk_1Hz[20] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clk_1Hz[22] ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clk_1Hz[24] ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.831  ; clk_1Hz[0]  ; clk_1Hz[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clk_1Hz[5]  ; clk_1Hz[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clk_1Hz[7]  ; clk_1Hz[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clk_1Hz[9]  ; clk_1Hz[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clk_1Hz[16] ; clk_1Hz[16] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clk_1Hz[21] ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clk_1Hz[23] ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clk_1Hz[25] ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; clk_1Hz[2]  ; clk_1Hz[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clk_1Hz[3]  ; clk_1Hz[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clk_1Hz[18] ; clk_1Hz[18] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clk_1Hz[19] ; clk_1Hz[19] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.098      ;
; 1.171  ; clk_1Hz[13] ; clk_1Hz[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.437      ;
; 1.177  ; clk_1Hz[6]  ; clk_1Hz[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.443      ;
; 1.178  ; clk_1Hz[8]  ; clk_1Hz[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; clk_1Hz[1]  ; clk_1Hz[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; clk_1Hz[14] ; clk_1Hz[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; clk_1Hz[10] ; clk_1Hz[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clk_1Hz[11] ; clk_1Hz[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clk_1Hz[15] ; clk_1Hz[16] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clk_1Hz[22] ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clk_1Hz[24] ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clk_1Hz[17] ; clk_1Hz[18] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.217  ; clk_1Hz[25] ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clk_1Hz[5]  ; clk_1Hz[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clk_1Hz[0]  ; clk_1Hz[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clk_1Hz[7]  ; clk_1Hz[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clk_1Hz[9]  ; clk_1Hz[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clk_1Hz[16] ; clk_1Hz[17] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clk_1Hz[21] ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clk_1Hz[23] ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.218  ; clk_1Hz[3]  ; clk_1Hz[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.484      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PllClock_inst|altpll_component|pll|clk[0]'                                                                                                         ;
+-------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[0]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[1]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[2]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[13] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[14] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[15] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[16] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[17] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[18] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[19] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[20] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[21] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[22] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[23] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[24] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.349 ; clk_0Hz8[25] ; clk_0Hz8[25] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.207      ; 1.072      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[3]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[4]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[5]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[6]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[7]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[8]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[9]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[10] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[11] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.762 ; clk_0Hz8[25] ; clk_0Hz8[12] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.208      ; 1.486      ;
; 0.788 ; clk_0Hz8[4]  ; clk_0Hz8[4]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.788 ; clk_0Hz8[13] ; clk_0Hz8[13] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.794 ; clk_0Hz8[6]  ; clk_0Hz8[6]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; clk_0Hz8[8]  ; clk_0Hz8[8]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; clk_0Hz8[14] ; clk_0Hz8[14] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; clk_0Hz8[10] ; clk_0Hz8[10] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; clk_0Hz8[11] ; clk_0Hz8[11] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; clk_0Hz8[12] ; clk_0Hz8[12] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; clk_0Hz8[15] ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; clk_0Hz8[17] ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; clk_0Hz8[20] ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; clk_0Hz8[22] ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; clk_0Hz8[24] ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.821 ; clk_0Hz8[3]  ; clk_0Hz8[3]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.831 ; clk_0Hz8[5]  ; clk_0Hz8[5]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; clk_0Hz8[7]  ; clk_0Hz8[7]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; clk_0Hz8[9]  ; clk_0Hz8[9]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; clk_0Hz8[16] ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; clk_0Hz8[18] ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; clk_0Hz8[19] ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.835 ; clk_0Hz8[21] ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; clk_0Hz8[23] ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[0]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[1]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[2]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[13] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[14] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[15] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[16] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[17] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[18] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[19] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[20] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[21] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[22] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[23] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[24] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 0.849 ; clk_0Hz8[25] ; clk_0Hz8[25] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.207      ; 1.072      ;
; 1.171 ; clk_0Hz8[13] ; clk_0Hz8[14] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.437      ;
; 1.177 ; clk_0Hz8[6]  ; clk_0Hz8[7]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.178 ; clk_0Hz8[8]  ; clk_0Hz8[9]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.181 ; clk_0Hz8[14] ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.447      ;
; 1.182 ; clk_0Hz8[24] ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; clk_0Hz8[10] ; clk_0Hz8[11] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; clk_0Hz8[11] ; clk_0Hz8[12] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; clk_0Hz8[15] ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; clk_0Hz8[17] ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; clk_0Hz8[22] ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.207 ; clk_0Hz8[3]  ; clk_0Hz8[4]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.217 ; clk_0Hz8[5]  ; clk_0Hz8[6]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; clk_0Hz8[7]  ; clk_0Hz8[8]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; clk_0Hz8[9]  ; clk_0Hz8[10] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; clk_0Hz8[16] ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.218 ; clk_0Hz8[19] ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; clk_0Hz8[18] ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.221 ; clk_0Hz8[21] ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; clk_0Hz8[23] ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.242 ; clk_0Hz8[13] ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.248 ; clk_0Hz8[6]  ; clk_0Hz8[8]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; clk_0Hz8[8]  ; clk_0Hz8[10] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.252 ; clk_0Hz8[14] ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.518      ;
; 1.253 ; clk_0Hz8[10] ; clk_0Hz8[12] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; clk_0Hz8[15] ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; clk_0Hz8[17] ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; clk_0Hz8[22] ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.262 ; clk_0Hz8[25] ; clk_0Hz8[3]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 1.486      ;
; 1.262 ; clk_0Hz8[25] ; clk_0Hz8[4]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 1.486      ;
; 1.262 ; clk_0Hz8[25] ; clk_0Hz8[5]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 1.486      ;
; 1.262 ; clk_0Hz8[25] ; clk_0Hz8[6]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 1.486      ;
; 1.262 ; clk_0Hz8[25] ; clk_0Hz8[7]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 1.486      ;
; 1.262 ; clk_0Hz8[25] ; clk_0Hz8[8]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 1.486      ;
; 1.262 ; clk_0Hz8[25] ; clk_0Hz8[9]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 1.486      ;
; 1.262 ; clk_0Hz8[25] ; clk_0Hz8[10] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 1.486      ;
; 1.262 ; clk_0Hz8[25] ; clk_0Hz8[11] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.208      ; 1.486      ;
+-------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_0Hz8[25]'                                                                          ;
+-------+-------------+-------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+--------------+--------------+------------+------------+
; 0.391 ; counter2[0] ; counter2[0] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; counter2[7] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.787      ;
; 0.795 ; counter2[1] ; counter2[1] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; counter2[3] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; counter2[5] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.068      ;
; 0.827 ; counter2[0] ; counter2[1] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.093      ;
; 0.838 ; counter2[2] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter2[4] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter2[6] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.104      ;
; 1.184 ; counter2[3] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; counter2[5] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.451      ;
; 1.224 ; counter2[6] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; counter2[2] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; counter2[4] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.490      ;
; 1.255 ; counter2[3] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; counter2[5] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.522      ;
; 1.270 ; counter2[1] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.536      ;
; 1.295 ; counter2[2] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; counter2[4] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.561      ;
; 1.304 ; counter2[0] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.570      ;
; 1.326 ; counter2[3] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.592      ;
; 1.341 ; counter2[1] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.607      ;
; 1.366 ; counter2[2] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; counter2[4] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.632      ;
; 1.375 ; counter2[0] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.641      ;
; 1.397 ; counter2[3] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.663      ;
; 1.412 ; counter2[1] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.678      ;
; 1.437 ; counter2[2] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.703      ;
; 1.446 ; counter2[0] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.712      ;
; 1.483 ; counter2[1] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.749      ;
; 1.508 ; counter2[2] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.774      ;
; 1.517 ; counter2[0] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.783      ;
; 1.554 ; counter2[1] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.820      ;
; 1.588 ; counter2[0] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.854      ;
; 1.625 ; counter2[1] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.891      ;
; 1.659 ; counter2[0] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 1.925      ;
+-------+-------------+-------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_1Hz[26]'                                                                        ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; counter[0] ; counter[0] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; counter[7] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.793      ;
; 0.799 ; counter[0] ; counter[1] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; counter[2] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; counter[4] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; counter[6] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.068      ;
; 0.837 ; counter[1] ; counter[1] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; counter[3] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; counter[5] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.104      ;
; 1.182 ; counter[0] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.448      ;
; 1.184 ; counter[2] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; counter[6] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; counter[4] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.451      ;
; 1.224 ; counter[3] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; counter[5] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; counter[1] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.490      ;
; 1.253 ; counter[0] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; counter[2] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; counter[4] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.522      ;
; 1.295 ; counter[5] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; counter[3] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; counter[1] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.561      ;
; 1.324 ; counter[0] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.590      ;
; 1.326 ; counter[2] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; counter[4] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.593      ;
; 1.366 ; counter[3] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; counter[1] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.632      ;
; 1.395 ; counter[0] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.661      ;
; 1.397 ; counter[2] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.663      ;
; 1.437 ; counter[3] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; counter[1] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.703      ;
; 1.466 ; counter[0] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.732      ;
; 1.468 ; counter[2] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.734      ;
; 1.508 ; counter[1] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.774      ;
; 1.537 ; counter[0] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.803      ;
; 1.579 ; counter[1] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 1.845      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_0Hz8[25]'                                                                        ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[7]|clk               ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_1Hz[26]'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[7]|clk               ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[0]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[0]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[10]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[10]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[11]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[11]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[12]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[12]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[13]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[13]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[14]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[14]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[15]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[15]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[16]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[16]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[17]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[17]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[18]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[18]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[19]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[19]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[1]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[1]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[20]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[20]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[21]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[21]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[22]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[22]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[23]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[23]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[24]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[24]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[25]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[25]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[26]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[26]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[2]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[2]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[3]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[3]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[4]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[4]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[5]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[5]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[6]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[6]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[7]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[7]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[8]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[8]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[9]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[9]                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; PllClock_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; PllClock_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; PllClock_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; PllClock_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[0]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[0]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[10]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[10]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[11]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[11]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[12]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[12]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[13]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[13]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[14]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[14]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[15]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[15]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[16]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[16]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[17]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[17]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[18]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[18]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[19]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[19]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[1]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[1]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[20]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[20]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[21]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[21]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[22]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[22]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[23]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[23]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[24]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[24]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[25]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[25]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[26]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[26]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[2]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[2]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[3]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[3]|clk                              ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PllClock_inst|altpll_component|pll|clk[0]'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------------+
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[0]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[0]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[10]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[10]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[11]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[11]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[12]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[12]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[13]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[13]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[14]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[14]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[15]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[15]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[16]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[16]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[17]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[17]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[18]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[18]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[19]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[19]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[1]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[1]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[20]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[20]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[21]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[21]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[22]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[22]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[23]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[23]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[24]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[24]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[25]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[25]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[2]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[2]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[3]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[3]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[4]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[4]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[5]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[5]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[6]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[6]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[7]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[7]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[8]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[8]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[9]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[9]                                           ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; PllClock_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; PllClock_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; PllClock_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; PllClock_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[0]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[0]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[10]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[10]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[11]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[11]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[12]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[12]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[13]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[13]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[14]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[14]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[15]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[15]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[16]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[16]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[17]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[17]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[18]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[18]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[19]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[19]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[1]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[1]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[20]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[20]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[21]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[21]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[22]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[22]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[23]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[23]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[24]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[24]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[25]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[25]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[2]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[2]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[3]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[3]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[4]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[4]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[5]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[5]|clk                                       ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; c0        ; iCLK_50      ; 0.638 ;       ; Rise       ; PllClock_inst|altpll_component|pll|clk[0] ;
; c0        ; iCLK_50      ;       ; 0.638 ; Fall       ; PllClock_inst|altpll_component|pll|clk[0] ;
; oLEDR[*]  ; clk_0Hz8[25] ; 6.696 ; 6.696 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[0] ; clk_0Hz8[25] ; 6.696 ; 6.696 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[1] ; clk_0Hz8[25] ; 6.266 ; 6.266 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[2] ; clk_0Hz8[25] ; 6.474 ; 6.474 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[3] ; clk_0Hz8[25] ; 6.259 ; 6.259 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[4] ; clk_0Hz8[25] ; 6.485 ; 6.485 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[5] ; clk_0Hz8[25] ; 6.256 ; 6.256 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[6] ; clk_0Hz8[25] ; 6.479 ; 6.479 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[7] ; clk_0Hz8[25] ; 6.488 ; 6.488 ; Rise       ; clk_0Hz8[25]                              ;
; oLEDG[*]  ; clk_1Hz[26]  ; 6.617 ; 6.617 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[0] ; clk_1Hz[26]  ; 6.576 ; 6.576 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[1] ; clk_1Hz[26]  ; 6.261 ; 6.261 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[2] ; clk_1Hz[26]  ; 5.991 ; 5.991 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[3] ; clk_1Hz[26]  ; 6.617 ; 6.617 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[4] ; clk_1Hz[26]  ; 6.300 ; 6.300 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[5] ; clk_1Hz[26]  ; 6.269 ; 6.269 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[6] ; clk_1Hz[26]  ; 6.022 ; 6.022 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[7] ; clk_1Hz[26]  ; 6.577 ; 6.577 ; Rise       ; clk_1Hz[26]                               ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; c0        ; iCLK_50      ; 0.638 ;       ; Rise       ; PllClock_inst|altpll_component|pll|clk[0] ;
; c0        ; iCLK_50      ;       ; 0.638 ; Fall       ; PllClock_inst|altpll_component|pll|clk[0] ;
; oLEDR[*]  ; clk_0Hz8[25] ; 6.256 ; 6.256 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[0] ; clk_0Hz8[25] ; 6.696 ; 6.696 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[1] ; clk_0Hz8[25] ; 6.266 ; 6.266 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[2] ; clk_0Hz8[25] ; 6.474 ; 6.474 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[3] ; clk_0Hz8[25] ; 6.259 ; 6.259 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[4] ; clk_0Hz8[25] ; 6.485 ; 6.485 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[5] ; clk_0Hz8[25] ; 6.256 ; 6.256 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[6] ; clk_0Hz8[25] ; 6.479 ; 6.479 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[7] ; clk_0Hz8[25] ; 6.488 ; 6.488 ; Rise       ; clk_0Hz8[25]                              ;
; oLEDG[*]  ; clk_1Hz[26]  ; 5.991 ; 5.991 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[0] ; clk_1Hz[26]  ; 6.576 ; 6.576 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[1] ; clk_1Hz[26]  ; 6.261 ; 6.261 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[2] ; clk_1Hz[26]  ; 5.991 ; 5.991 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[3] ; clk_1Hz[26]  ; 6.617 ; 6.617 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[4] ; clk_1Hz[26]  ; 6.300 ; 6.300 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[5] ; clk_1Hz[26]  ; 6.269 ; 6.269 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[6] ; clk_1Hz[26]  ; 6.022 ; 6.022 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[7] ; clk_1Hz[26]  ; 6.577 ; 6.577 ; Rise       ; clk_1Hz[26]                               ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PllClock_inst|altpll_component|pll|clk[0] ; 0.034 ; 0.000         ;
; clk_0Hz8[25]                              ; 0.144 ; 0.000         ;
; clk_1Hz[26]                               ; 0.194 ; 0.000         ;
; iCLK_50                                   ; 1.640 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; iCLK_50                                   ; -1.632 ; -36.836       ;
; PllClock_inst|altpll_component|pll|clk[0] ; 0.114  ; 0.000         ;
; clk_0Hz8[25]                              ; 0.215  ; 0.000         ;
; clk_1Hz[26]                               ; 0.215  ; 0.000         ;
+-------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_0Hz8[25]                              ; -0.500 ; -8.000        ;
; clk_1Hz[26]                               ; -0.500 ; -8.000        ;
; iCLK_50                                   ; 9.000  ; 0.000         ;
; PllClock_inst|altpll_component|pll|clk[0] ; 11.500 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PllClock_inst|altpll_component|pll|clk[0]'                                                                                                         ;
+--------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[3]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[4]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[5]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[6]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[7]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[8]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[9]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[10] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[11] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.034  ; clk_0Hz8[25] ; clk_0Hz8[12] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.125      ; 0.764      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[0]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[1]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[2]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[13] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[14] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[15] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[16] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[17] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[18] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[19] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[20] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[21] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[22] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[23] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[24] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.210  ; clk_0Hz8[25] ; clk_0Hz8[25] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.124      ; 0.587      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[3]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[4]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[5]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[6]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[7]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[8]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[9]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[10] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[11] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.534  ; clk_0Hz8[25] ; clk_0Hz8[12] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.125      ; 0.764      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[0]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[1]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[2]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[13] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[14] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[15] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[16] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[17] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[18] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[19] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[20] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[21] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[22] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[23] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[24] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 0.710  ; clk_0Hz8[25] ; clk_0Hz8[25] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.124      ; 0.587      ;
; 23.188 ; clk_0Hz8[0]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.844      ;
; 23.220 ; clk_0Hz8[1]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.812      ;
; 23.223 ; clk_0Hz8[0]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.809      ;
; 23.255 ; clk_0Hz8[1]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.777      ;
; 23.258 ; clk_0Hz8[0]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.774      ;
; 23.259 ; clk_0Hz8[2]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.773      ;
; 23.290 ; clk_0Hz8[1]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.742      ;
; 23.293 ; clk_0Hz8[0]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.739      ;
; 23.294 ; clk_0Hz8[2]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.738      ;
; 23.325 ; clk_0Hz8[1]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.707      ;
; 23.328 ; clk_0Hz8[0]  ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.704      ;
; 23.329 ; clk_0Hz8[2]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.703      ;
; 23.360 ; clk_0Hz8[1]  ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.672      ;
; 23.364 ; clk_0Hz8[2]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.668      ;
; 23.399 ; clk_0Hz8[2]  ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.633      ;
; 23.422 ; clk_0Hz8[0]  ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.610      ;
; 23.454 ; clk_0Hz8[1]  ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.578      ;
; 23.457 ; clk_0Hz8[0]  ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.575      ;
; 23.469 ; clk_0Hz8[3]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.562      ;
; 23.489 ; clk_0Hz8[1]  ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.543      ;
; 23.492 ; clk_0Hz8[0]  ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.540      ;
; 23.493 ; clk_0Hz8[2]  ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.539      ;
; 23.504 ; clk_0Hz8[3]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.527      ;
; 23.521 ; clk_0Hz8[4]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.510      ;
; 23.524 ; clk_0Hz8[1]  ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.508      ;
; 23.527 ; clk_0Hz8[0]  ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.505      ;
; 23.528 ; clk_0Hz8[2]  ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.504      ;
; 23.539 ; clk_0Hz8[3]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.492      ;
; 23.556 ; clk_0Hz8[4]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.475      ;
; 23.559 ; clk_0Hz8[1]  ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.473      ;
; 23.562 ; clk_0Hz8[0]  ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.470      ;
; 23.563 ; clk_0Hz8[2]  ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.469      ;
; 23.574 ; clk_0Hz8[3]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.457      ;
; 23.591 ; clk_0Hz8[4]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.440      ;
; 23.594 ; clk_0Hz8[5]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.437      ;
; 23.594 ; clk_0Hz8[1]  ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.438      ;
; 23.597 ; clk_0Hz8[0]  ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.435      ;
; 23.598 ; clk_0Hz8[2]  ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.434      ;
; 23.609 ; clk_0Hz8[3]  ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.422      ;
; 23.626 ; clk_0Hz8[4]  ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.405      ;
; 23.629 ; clk_0Hz8[5]  ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.402      ;
; 23.629 ; clk_0Hz8[1]  ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.403      ;
; 23.632 ; clk_0Hz8[0]  ; clk_0Hz8[14] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.400      ;
; 23.633 ; clk_0Hz8[2]  ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.399      ;
; 23.644 ; clk_0Hz8[6]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.387      ;
; 23.661 ; clk_0Hz8[4]  ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.370      ;
; 23.664 ; clk_0Hz8[7]  ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.367      ;
; 23.664 ; clk_0Hz8[5]  ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 25.000       ; -0.001     ; 1.367      ;
+--------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_0Hz8[25]'                                                                         ;
+-------+-------------+-------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+--------------+--------------+------------+------------+
; 0.144 ; counter2[0] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.888      ;
; 0.156 ; counter2[1] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.876      ;
; 0.179 ; counter2[0] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.853      ;
; 0.191 ; counter2[1] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.841      ;
; 0.214 ; counter2[0] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.818      ;
; 0.226 ; counter2[1] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.806      ;
; 0.229 ; counter2[2] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.803      ;
; 0.249 ; counter2[0] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.783      ;
; 0.261 ; counter2[1] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.771      ;
; 0.264 ; counter2[2] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.768      ;
; 0.279 ; counter2[3] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.753      ;
; 0.284 ; counter2[0] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.748      ;
; 0.296 ; counter2[1] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.736      ;
; 0.299 ; counter2[4] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; counter2[2] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.733      ;
; 0.314 ; counter2[3] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.718      ;
; 0.319 ; counter2[0] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.713      ;
; 0.331 ; counter2[1] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.701      ;
; 0.334 ; counter2[4] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.698      ;
; 0.334 ; counter2[2] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.698      ;
; 0.349 ; counter2[5] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.683      ;
; 0.349 ; counter2[3] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.683      ;
; 0.368 ; counter2[6] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.664      ;
; 0.369 ; counter2[4] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.663      ;
; 0.369 ; counter2[2] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.663      ;
; 0.384 ; counter2[5] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.648      ;
; 0.384 ; counter2[3] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.648      ;
; 0.508 ; counter2[6] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; counter2[4] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; counter2[2] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.523      ;
; 0.513 ; counter2[0] ; counter2[1] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.519      ;
; 0.521 ; counter2[1] ; counter2[1] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.511      ;
; 0.522 ; counter2[5] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.510      ;
; 0.522 ; counter2[3] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.510      ;
; 0.642 ; counter2[7] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.390      ;
; 0.665 ; counter2[0] ; counter2[0] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------+-------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_1Hz[26]'                                                                       ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; counter[1] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.838      ;
; 0.209 ; counter[0] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.823      ;
; 0.229 ; counter[1] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.803      ;
; 0.244 ; counter[2] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.788      ;
; 0.244 ; counter[0] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.788      ;
; 0.264 ; counter[1] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.768      ;
; 0.264 ; counter[3] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.768      ;
; 0.279 ; counter[2] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.753      ;
; 0.279 ; counter[0] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.753      ;
; 0.299 ; counter[1] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; counter[3] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.733      ;
; 0.314 ; counter[4] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.718      ;
; 0.314 ; counter[2] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.718      ;
; 0.314 ; counter[0] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.718      ;
; 0.333 ; counter[5] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.699      ;
; 0.334 ; counter[1] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.698      ;
; 0.334 ; counter[3] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.698      ;
; 0.349 ; counter[4] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.683      ;
; 0.349 ; counter[2] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.683      ;
; 0.349 ; counter[0] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.683      ;
; 0.368 ; counter[5] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.664      ;
; 0.369 ; counter[1] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.663      ;
; 0.369 ; counter[3] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.663      ;
; 0.384 ; counter[6] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.648      ;
; 0.384 ; counter[4] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.648      ;
; 0.384 ; counter[2] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.648      ;
; 0.384 ; counter[0] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.648      ;
; 0.508 ; counter[5] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; counter[1] ; counter[1] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; counter[3] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.523      ;
; 0.519 ; counter[0] ; counter[1] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.513      ;
; 0.522 ; counter[6] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.510      ;
; 0.522 ; counter[4] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.510      ;
; 0.522 ; counter[2] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.510      ;
; 0.639 ; counter[7] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.393      ;
; 0.665 ; counter[0] ; counter[0] ; clk_1Hz[26]  ; clk_1Hz[26] ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                              ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 1.640  ; clk_1Hz[26] ; clk_1Hz[0]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[1]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[2]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[3]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[4]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[5]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[6]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[7]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[8]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[9]  ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[10] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[11] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.640  ; clk_1Hz[26] ; clk_1Hz[12] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.736      ; 0.769      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[13] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[14] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[15] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[16] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[17] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[18] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[19] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[20] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[21] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[22] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[23] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[24] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[25] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 1.828  ; clk_1Hz[26] ; clk_1Hz[26] ; clk_1Hz[26]  ; iCLK_50     ; 0.500        ; 1.734      ; 0.579      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[0]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[1]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[2]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[3]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[4]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[5]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[6]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[7]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[8]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[9]  ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[10] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[11] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.140  ; clk_1Hz[26] ; clk_1Hz[12] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.736      ; 0.769      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[13] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[14] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[15] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[16] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[17] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[18] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[19] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[20] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[21] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[22] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[23] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[24] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[25] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 2.328  ; clk_1Hz[26] ; clk_1Hz[26] ; clk_1Hz[26]  ; iCLK_50     ; 1.000        ; 1.734      ; 0.579      ;
; 18.324 ; clk_1Hz[0]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.706      ;
; 18.359 ; clk_1Hz[0]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.671      ;
; 18.374 ; clk_1Hz[1]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.656      ;
; 18.393 ; clk_1Hz[2]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.637      ;
; 18.394 ; clk_1Hz[0]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.636      ;
; 18.409 ; clk_1Hz[1]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.621      ;
; 18.428 ; clk_1Hz[3]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.602      ;
; 18.428 ; clk_1Hz[2]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.602      ;
; 18.429 ; clk_1Hz[0]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.601      ;
; 18.444 ; clk_1Hz[1]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.586      ;
; 18.463 ; clk_1Hz[3]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.567      ;
; 18.463 ; clk_1Hz[2]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.567      ;
; 18.464 ; clk_1Hz[0]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.566      ;
; 18.479 ; clk_1Hz[1]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.551      ;
; 18.483 ; clk_1Hz[4]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.547      ;
; 18.498 ; clk_1Hz[3]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.532      ;
; 18.498 ; clk_1Hz[2]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.532      ;
; 18.499 ; clk_1Hz[0]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.531      ;
; 18.514 ; clk_1Hz[1]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.516      ;
; 18.518 ; clk_1Hz[4]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.512      ;
; 18.533 ; clk_1Hz[3]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.497      ;
; 18.533 ; clk_1Hz[2]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.497      ;
; 18.549 ; clk_1Hz[1]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.481      ;
; 18.553 ; clk_1Hz[4]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.477      ;
; 18.558 ; clk_1Hz[5]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.472      ;
; 18.568 ; clk_1Hz[3]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.462      ;
; 18.568 ; clk_1Hz[2]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.462      ;
; 18.588 ; clk_1Hz[4]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.442      ;
; 18.593 ; clk_1Hz[0]  ; clk_1Hz[20] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.437      ;
; 18.593 ; clk_1Hz[5]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.437      ;
; 18.603 ; clk_1Hz[3]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.427      ;
; 18.608 ; clk_1Hz[6]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.422      ;
; 18.623 ; clk_1Hz[4]  ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.407      ;
; 18.628 ; clk_1Hz[0]  ; clk_1Hz[19] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.402      ;
; 18.628 ; clk_1Hz[7]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.402      ;
; 18.628 ; clk_1Hz[5]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.402      ;
; 18.643 ; clk_1Hz[6]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.387      ;
; 18.643 ; clk_1Hz[1]  ; clk_1Hz[20] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.387      ;
; 18.658 ; clk_1Hz[4]  ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.372      ;
; 18.662 ; clk_1Hz[2]  ; clk_1Hz[20] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.368      ;
; 18.663 ; clk_1Hz[0]  ; clk_1Hz[18] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.367      ;
; 18.663 ; clk_1Hz[7]  ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.367      ;
; 18.663 ; clk_1Hz[5]  ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.367      ;
; 18.678 ; clk_1Hz[8]  ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.352      ;
; 18.678 ; clk_1Hz[6]  ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.352      ;
; 18.678 ; clk_1Hz[1]  ; clk_1Hz[19] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 1.352      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                               ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.632 ; clk_1Hz[26] ; clk_1Hz[26] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.395      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[13] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[14] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[15] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[16] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[17] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[18] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[19] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[20] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[21] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[22] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[23] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[24] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.448 ; clk_1Hz[26] ; clk_1Hz[25] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.734      ; 0.579      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[0]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[1]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[2]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[3]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[4]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[5]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[6]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[7]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[8]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[9]  ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[10] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[11] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.260 ; clk_1Hz[26] ; clk_1Hz[12] ; clk_1Hz[26]  ; iCLK_50     ; 0.000        ; 1.736      ; 0.769      ;
; -1.132 ; clk_1Hz[26] ; clk_1Hz[26] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.395      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[13] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[14] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[15] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[16] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[17] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[18] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[19] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[20] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[21] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[22] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[23] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[24] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.948 ; clk_1Hz[26] ; clk_1Hz[25] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.734      ; 0.579      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[0]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[1]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[2]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[3]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[4]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[5]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[6]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[7]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[8]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[9]  ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[10] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[11] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; -0.760 ; clk_1Hz[26] ; clk_1Hz[12] ; clk_1Hz[26]  ; iCLK_50     ; -0.500       ; 1.736      ; 0.769      ;
; 0.353  ; clk_1Hz[13] ; clk_1Hz[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; clk_1Hz[1]  ; clk_1Hz[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clk_1Hz[4]  ; clk_1Hz[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clk_1Hz[6]  ; clk_1Hz[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clk_1Hz[8]  ; clk_1Hz[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; clk_1Hz[14] ; clk_1Hz[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; clk_1Hz[15] ; clk_1Hz[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clk_1Hz[22] ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clk_1Hz[24] ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clk_1Hz[10] ; clk_1Hz[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clk_1Hz[11] ; clk_1Hz[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clk_1Hz[12] ; clk_1Hz[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clk_1Hz[17] ; clk_1Hz[17] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clk_1Hz[20] ; clk_1Hz[20] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.369  ; clk_1Hz[0]  ; clk_1Hz[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clk_1Hz[5]  ; clk_1Hz[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clk_1Hz[7]  ; clk_1Hz[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clk_1Hz[16] ; clk_1Hz[16] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clk_1Hz[21] ; clk_1Hz[21] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clk_1Hz[23] ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clk_1Hz[2]  ; clk_1Hz[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clk_1Hz[3]  ; clk_1Hz[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clk_1Hz[9]  ; clk_1Hz[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clk_1Hz[18] ; clk_1Hz[18] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clk_1Hz[19] ; clk_1Hz[19] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clk_1Hz[25] ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; clk_1Hz[13] ; clk_1Hz[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.643      ;
; 0.494  ; clk_1Hz[6]  ; clk_1Hz[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; clk_1Hz[1]  ; clk_1Hz[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; clk_1Hz[8]  ; clk_1Hz[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; clk_1Hz[14] ; clk_1Hz[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; clk_1Hz[15] ; clk_1Hz[16] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clk_1Hz[22] ; clk_1Hz[23] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clk_1Hz[24] ; clk_1Hz[25] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clk_1Hz[10] ; clk_1Hz[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clk_1Hz[11] ; clk_1Hz[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clk_1Hz[17] ; clk_1Hz[18] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.509  ; clk_1Hz[0]  ; clk_1Hz[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clk_1Hz[5]  ; clk_1Hz[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clk_1Hz[7]  ; clk_1Hz[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clk_1Hz[21] ; clk_1Hz[22] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clk_1Hz[23] ; clk_1Hz[24] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clk_1Hz[16] ; clk_1Hz[17] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; clk_1Hz[25] ; clk_1Hz[26] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clk_1Hz[3]  ; clk_1Hz[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clk_1Hz[9]  ; clk_1Hz[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.662      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PllClock_inst|altpll_component|pll|clk[0]'                                                                                                         ;
+-------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.114 ; clk_0Hz8[25] ; clk_0Hz8[25] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.531      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[0]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[1]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[2]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[13] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[14] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[15] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[16] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[17] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[18] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[19] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[20] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[21] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[22] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[23] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.170 ; clk_0Hz8[25] ; clk_0Hz8[24] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.124      ; 0.587      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[3]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[4]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[5]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[6]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[7]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[8]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[9]  ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[10] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[11] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.346 ; clk_0Hz8[25] ; clk_0Hz8[12] ; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.125      ; 0.764      ;
; 0.353 ; clk_0Hz8[13] ; clk_0Hz8[13] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.354 ; clk_0Hz8[4]  ; clk_0Hz8[4]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; clk_0Hz8[6]  ; clk_0Hz8[6]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; clk_0Hz8[8]  ; clk_0Hz8[8]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; clk_0Hz8[14] ; clk_0Hz8[14] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; clk_0Hz8[15] ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_0Hz8[22] ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_0Hz8[24] ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_0Hz8[10] ; clk_0Hz8[10] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_0Hz8[11] ; clk_0Hz8[11] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_0Hz8[12] ; clk_0Hz8[12] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_0Hz8[17] ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_0Hz8[20] ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.365 ; clk_0Hz8[3]  ; clk_0Hz8[3]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; clk_0Hz8[5]  ; clk_0Hz8[5]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_0Hz8[7]  ; clk_0Hz8[7]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_0Hz8[16] ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; clk_0Hz8[9]  ; clk_0Hz8[9]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; clk_0Hz8[18] ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; clk_0Hz8[19] ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_0Hz8[21] ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_0Hz8[23] ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.491 ; clk_0Hz8[13] ; clk_0Hz8[14] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.494 ; clk_0Hz8[6]  ; clk_0Hz8[7]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; clk_0Hz8[8]  ; clk_0Hz8[9]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; clk_0Hz8[14] ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; clk_0Hz8[24] ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; clk_0Hz8[15] ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; clk_0Hz8[22] ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; clk_0Hz8[10] ; clk_0Hz8[11] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; clk_0Hz8[11] ; clk_0Hz8[12] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; clk_0Hz8[17] ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.505 ; clk_0Hz8[3]  ; clk_0Hz8[4]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; clk_0Hz8[5]  ; clk_0Hz8[6]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; clk_0Hz8[7]  ; clk_0Hz8[8]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; clk_0Hz8[16] ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; clk_0Hz8[9]  ; clk_0Hz8[10] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; clk_0Hz8[19] ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; clk_0Hz8[18] ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; clk_0Hz8[21] ; clk_0Hz8[22] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; clk_0Hz8[23] ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.526 ; clk_0Hz8[13] ; clk_0Hz8[15] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; clk_0Hz8[6]  ; clk_0Hz8[8]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; clk_0Hz8[8]  ; clk_0Hz8[10] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; clk_0Hz8[14] ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; clk_0Hz8[15] ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; clk_0Hz8[22] ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; clk_0Hz8[10] ; clk_0Hz8[12] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; clk_0Hz8[17] ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.544 ; clk_0Hz8[5]  ; clk_0Hz8[7]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; clk_0Hz8[7]  ; clk_0Hz8[9]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; clk_0Hz8[16] ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; clk_0Hz8[12] ; clk_0Hz8[13] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.696      ;
; 0.545 ; clk_0Hz8[9]  ; clk_0Hz8[11] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; clk_0Hz8[18] ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; clk_0Hz8[21] ; clk_0Hz8[23] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; clk_0Hz8[4]  ; clk_0Hz8[5]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; clk_0Hz8[23] ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; clk_0Hz8[20] ; clk_0Hz8[21] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.561 ; clk_0Hz8[13] ; clk_0Hz8[16] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; clk_0Hz8[6]  ; clk_0Hz8[9]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; clk_0Hz8[8]  ; clk_0Hz8[11] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; clk_0Hz8[14] ; clk_0Hz8[17] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; clk_0Hz8[15] ; clk_0Hz8[18] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; clk_0Hz8[22] ; clk_0Hz8[25] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; clk_0Hz8[17] ; clk_0Hz8[20] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.579 ; clk_0Hz8[5]  ; clk_0Hz8[8]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; clk_0Hz8[7]  ; clk_0Hz8[10] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; clk_0Hz8[16] ; clk_0Hz8[19] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; clk_0Hz8[12] ; clk_0Hz8[14] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.731      ;
; 0.580 ; clk_0Hz8[9]  ; clk_0Hz8[12] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; clk_0Hz8[21] ; clk_0Hz8[24] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; clk_0Hz8[4]  ; clk_0Hz8[6]  ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.585 ; clk_0Hz8[11] ; clk_0Hz8[13] ; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.736      ;
+-------+--------------+--------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_0Hz8[25]'                                                                          ;
+-------+-------------+-------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+--------------+--------------+------------+------------+
; 0.215 ; counter2[0] ; counter2[0] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; counter2[7] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.390      ;
; 0.358 ; counter2[3] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; counter2[5] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; counter2[1] ; counter2[1] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.511      ;
; 0.367 ; counter2[0] ; counter2[1] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; counter2[2] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; counter2[4] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; counter2[6] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.524      ;
; 0.496 ; counter2[3] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; counter2[5] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.648      ;
; 0.511 ; counter2[2] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; counter2[4] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; counter2[6] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; counter2[3] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; counter2[5] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.683      ;
; 0.546 ; counter2[2] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; counter2[4] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; counter2[1] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.701      ;
; 0.561 ; counter2[0] ; counter2[2] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.713      ;
; 0.566 ; counter2[3] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.718      ;
; 0.581 ; counter2[2] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; counter2[4] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; counter2[1] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.736      ;
; 0.596 ; counter2[0] ; counter2[3] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.748      ;
; 0.601 ; counter2[3] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.753      ;
; 0.616 ; counter2[2] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; counter2[1] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.771      ;
; 0.631 ; counter2[0] ; counter2[4] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.783      ;
; 0.651 ; counter2[2] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.803      ;
; 0.654 ; counter2[1] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.806      ;
; 0.666 ; counter2[0] ; counter2[5] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.818      ;
; 0.689 ; counter2[1] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.841      ;
; 0.701 ; counter2[0] ; counter2[6] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.853      ;
; 0.724 ; counter2[1] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.876      ;
; 0.736 ; counter2[0] ; counter2[7] ; clk_0Hz8[25] ; clk_0Hz8[25] ; 0.000        ; 0.000      ; 0.888      ;
+-------+-------------+-------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_1Hz[26]'                                                                        ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; counter[0] ; counter[0] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; counter[7] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.393      ;
; 0.358 ; counter[2] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; counter[4] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; counter[6] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; counter[0] ; counter[1] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; counter[3] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; counter[1] ; counter[1] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; counter[5] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.524      ;
; 0.496 ; counter[6] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; counter[0] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; counter[2] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; counter[4] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.648      ;
; 0.511 ; counter[3] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; counter[1] ; counter[2] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; counter[5] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; counter[0] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; counter[2] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; counter[4] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.683      ;
; 0.546 ; counter[3] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; counter[1] ; counter[3] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; counter[5] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.699      ;
; 0.566 ; counter[0] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; counter[2] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; counter[4] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.718      ;
; 0.581 ; counter[3] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; counter[1] ; counter[4] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.733      ;
; 0.601 ; counter[0] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; counter[2] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.753      ;
; 0.616 ; counter[3] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; counter[1] ; counter[5] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.768      ;
; 0.636 ; counter[0] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; counter[2] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.788      ;
; 0.651 ; counter[1] ; counter[6] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.803      ;
; 0.671 ; counter[0] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.823      ;
; 0.686 ; counter[1] ; counter[7] ; clk_1Hz[26]  ; clk_1Hz[26] ; 0.000        ; 0.000      ; 0.838      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_0Hz8[25]'                                                                        ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; clk_0Hz8[25]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_0Hz8[25] ; Rise       ; counter2[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_0Hz8[25] ; Rise       ; counter2[7]|clk               ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_1Hz[26]'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; clk_1Hz[26]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz[26] ; Rise       ; counter[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz[26] ; Rise       ; counter[7]|clk               ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[0]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[0]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[10]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[10]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[11]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[11]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[12]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[12]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[13]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[13]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[14]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[14]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[15]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[15]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[16]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[16]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[17]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[17]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[18]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[18]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[19]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[19]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[1]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[1]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[20]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[20]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[21]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[21]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[22]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[22]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[23]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[23]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[24]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[24]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[25]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[25]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[26]                                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[26]                                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[2]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[2]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[3]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[3]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[4]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[4]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[5]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[5]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[6]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[6]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[7]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[7]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[8]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[8]                                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[9]                                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[9]                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; PllClock_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; PllClock_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; PllClock_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; PllClock_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[0]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[0]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[10]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[10]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[11]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[11]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[12]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[12]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[13]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[13]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[14]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[14]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[15]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[15]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[16]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[16]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[17]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[17]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[18]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[18]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[19]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[19]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[1]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[1]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[20]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[20]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[21]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[21]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[22]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[22]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[23]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[23]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[24]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[24]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[25]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[25]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[26]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[26]|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[2]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[2]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clk_1Hz[3]|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clk_1Hz[3]|clk                              ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PllClock_inst|altpll_component|pll|clk[0]'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------------+
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[0]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[0]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[10]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[10]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[11]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[11]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[12]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[12]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[13]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[13]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[14]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[14]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[15]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[15]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[16]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[16]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[17]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[17]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[18]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[18]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[19]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[19]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[1]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[1]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[20]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[20]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[21]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[21]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[22]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[22]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[23]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[23]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[24]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[24]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[25]                                          ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[25]                                          ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[2]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[2]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[3]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[3]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[4]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[4]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[5]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[5]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[6]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[6]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[7]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[7]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[8]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[8]                                           ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[9]                                           ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[9]                                           ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; PllClock_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; PllClock_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; PllClock_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; PllClock_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[0]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[0]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[10]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[10]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[11]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[11]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[12]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[12]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[13]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[13]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[14]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[14]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[15]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[15]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[16]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[16]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[17]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[17]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[18]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[18]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[19]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[19]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[1]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[1]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[20]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[20]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[21]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[21]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[22]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[22]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[23]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[23]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[24]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[24]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[25]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[25]|clk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[2]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[2]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[3]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[3]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[4]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[4]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[5]|clk                                       ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; PllClock_inst|altpll_component|pll|clk[0] ; Rise       ; clk_0Hz8[5]|clk                                       ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; c0        ; iCLK_50      ; 0.057 ;       ; Rise       ; PllClock_inst|altpll_component|pll|clk[0] ;
; c0        ; iCLK_50      ;       ; 0.057 ; Fall       ; PllClock_inst|altpll_component|pll|clk[0] ;
; oLEDR[*]  ; clk_0Hz8[25] ; 3.776 ; 3.776 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[0] ; clk_0Hz8[25] ; 3.776 ; 3.776 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[1] ; clk_0Hz8[25] ; 3.588 ; 3.588 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[2] ; clk_0Hz8[25] ; 3.679 ; 3.679 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[3] ; clk_0Hz8[25] ; 3.583 ; 3.583 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[4] ; clk_0Hz8[25] ; 3.689 ; 3.689 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[5] ; clk_0Hz8[25] ; 3.582 ; 3.582 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[6] ; clk_0Hz8[25] ; 3.681 ; 3.681 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[7] ; clk_0Hz8[25] ; 3.690 ; 3.690 ; Rise       ; clk_0Hz8[25]                              ;
; oLEDG[*]  ; clk_1Hz[26]  ; 3.674 ; 3.674 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[0] ; clk_1Hz[26]  ; 3.658 ; 3.658 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[1] ; clk_1Hz[26]  ; 3.501 ; 3.501 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[2] ; clk_1Hz[26]  ; 3.370 ; 3.370 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[3] ; clk_1Hz[26]  ; 3.674 ; 3.674 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[4] ; clk_1Hz[26]  ; 3.516 ; 3.516 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[5] ; clk_1Hz[26]  ; 3.501 ; 3.501 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[6] ; clk_1Hz[26]  ; 3.400 ; 3.400 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[7] ; clk_1Hz[26]  ; 3.645 ; 3.645 ; Rise       ; clk_1Hz[26]                               ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; c0        ; iCLK_50      ; 0.057 ;       ; Rise       ; PllClock_inst|altpll_component|pll|clk[0] ;
; c0        ; iCLK_50      ;       ; 0.057 ; Fall       ; PllClock_inst|altpll_component|pll|clk[0] ;
; oLEDR[*]  ; clk_0Hz8[25] ; 3.582 ; 3.582 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[0] ; clk_0Hz8[25] ; 3.776 ; 3.776 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[1] ; clk_0Hz8[25] ; 3.588 ; 3.588 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[2] ; clk_0Hz8[25] ; 3.679 ; 3.679 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[3] ; clk_0Hz8[25] ; 3.583 ; 3.583 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[4] ; clk_0Hz8[25] ; 3.689 ; 3.689 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[5] ; clk_0Hz8[25] ; 3.582 ; 3.582 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[6] ; clk_0Hz8[25] ; 3.681 ; 3.681 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[7] ; clk_0Hz8[25] ; 3.690 ; 3.690 ; Rise       ; clk_0Hz8[25]                              ;
; oLEDG[*]  ; clk_1Hz[26]  ; 3.370 ; 3.370 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[0] ; clk_1Hz[26]  ; 3.658 ; 3.658 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[1] ; clk_1Hz[26]  ; 3.501 ; 3.501 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[2] ; clk_1Hz[26]  ; 3.370 ; 3.370 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[3] ; clk_1Hz[26]  ; 3.674 ; 3.674 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[4] ; clk_1Hz[26]  ; 3.516 ; 3.516 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[5] ; clk_1Hz[26]  ; 3.501 ; 3.501 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[6] ; clk_1Hz[26]  ; 3.400 ; 3.400 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[7] ; clk_1Hz[26]  ; 3.645 ; 3.645 ; Rise       ; clk_1Hz[26]                               ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+--------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                      ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                           ; -0.889  ; -2.534  ; N/A      ; N/A     ; -0.500              ;
;  PllClock_inst|altpll_component|pll|clk[0] ; -0.492  ; 0.114   ; N/A      ; N/A     ; 11.500              ;
;  clk_0Hz8[25]                              ; -0.889  ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_1Hz[26]                               ; -0.809  ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  iCLK_50                                   ; 1.640   ; -2.534  ; N/A      ; N/A     ; 9.000               ;
; Design-wide TNS                            ; -14.414 ; -55.99  ; 0.0      ; 0.0     ; -16.0               ;
;  PllClock_inst|altpll_component|pll|clk[0] ; -6.232  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clk_0Hz8[25]                              ; -4.326  ; 0.000   ; N/A      ; N/A     ; -8.000              ;
;  clk_1Hz[26]                               ; -3.856  ; 0.000   ; N/A      ; N/A     ; -8.000              ;
;  iCLK_50                                   ; 0.000   ; -55.990 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------+---------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; c0        ; iCLK_50      ; 0.638 ;       ; Rise       ; PllClock_inst|altpll_component|pll|clk[0] ;
; c0        ; iCLK_50      ;       ; 0.638 ; Fall       ; PllClock_inst|altpll_component|pll|clk[0] ;
; oLEDR[*]  ; clk_0Hz8[25] ; 6.696 ; 6.696 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[0] ; clk_0Hz8[25] ; 6.696 ; 6.696 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[1] ; clk_0Hz8[25] ; 6.266 ; 6.266 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[2] ; clk_0Hz8[25] ; 6.474 ; 6.474 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[3] ; clk_0Hz8[25] ; 6.259 ; 6.259 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[4] ; clk_0Hz8[25] ; 6.485 ; 6.485 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[5] ; clk_0Hz8[25] ; 6.256 ; 6.256 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[6] ; clk_0Hz8[25] ; 6.479 ; 6.479 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[7] ; clk_0Hz8[25] ; 6.488 ; 6.488 ; Rise       ; clk_0Hz8[25]                              ;
; oLEDG[*]  ; clk_1Hz[26]  ; 6.617 ; 6.617 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[0] ; clk_1Hz[26]  ; 6.576 ; 6.576 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[1] ; clk_1Hz[26]  ; 6.261 ; 6.261 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[2] ; clk_1Hz[26]  ; 5.991 ; 5.991 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[3] ; clk_1Hz[26]  ; 6.617 ; 6.617 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[4] ; clk_1Hz[26]  ; 6.300 ; 6.300 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[5] ; clk_1Hz[26]  ; 6.269 ; 6.269 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[6] ; clk_1Hz[26]  ; 6.022 ; 6.022 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[7] ; clk_1Hz[26]  ; 6.577 ; 6.577 ; Rise       ; clk_1Hz[26]                               ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+
; c0        ; iCLK_50      ; 0.057 ;       ; Rise       ; PllClock_inst|altpll_component|pll|clk[0] ;
; c0        ; iCLK_50      ;       ; 0.057 ; Fall       ; PllClock_inst|altpll_component|pll|clk[0] ;
; oLEDR[*]  ; clk_0Hz8[25] ; 3.582 ; 3.582 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[0] ; clk_0Hz8[25] ; 3.776 ; 3.776 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[1] ; clk_0Hz8[25] ; 3.588 ; 3.588 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[2] ; clk_0Hz8[25] ; 3.679 ; 3.679 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[3] ; clk_0Hz8[25] ; 3.583 ; 3.583 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[4] ; clk_0Hz8[25] ; 3.689 ; 3.689 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[5] ; clk_0Hz8[25] ; 3.582 ; 3.582 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[6] ; clk_0Hz8[25] ; 3.681 ; 3.681 ; Rise       ; clk_0Hz8[25]                              ;
;  oLEDR[7] ; clk_0Hz8[25] ; 3.690 ; 3.690 ; Rise       ; clk_0Hz8[25]                              ;
; oLEDG[*]  ; clk_1Hz[26]  ; 3.370 ; 3.370 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[0] ; clk_1Hz[26]  ; 3.658 ; 3.658 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[1] ; clk_1Hz[26]  ; 3.501 ; 3.501 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[2] ; clk_1Hz[26]  ; 3.370 ; 3.370 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[3] ; clk_1Hz[26]  ; 3.674 ; 3.674 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[4] ; clk_1Hz[26]  ; 3.516 ; 3.516 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[5] ; clk_1Hz[26]  ; 3.501 ; 3.501 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[6] ; clk_1Hz[26]  ; 3.400 ; 3.400 ; Rise       ; clk_1Hz[26]                               ;
;  oLEDG[7] ; clk_1Hz[26]  ; 3.645 ; 3.645 ; Rise       ; clk_1Hz[26]                               ;
+-----------+--------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk_0Hz8[25]                              ; clk_0Hz8[25]                              ; 36       ; 0        ; 0        ; 0        ;
; clk_1Hz[26]                               ; clk_1Hz[26]                               ; 36       ; 0        ; 0        ; 0        ;
; clk_1Hz[26]                               ; iCLK_50                                   ; 28       ; 28       ; 0        ; 0        ;
; iCLK_50                                   ; iCLK_50                                   ; 377      ; 0        ; 0        ; 0        ;
; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 27       ; 27       ; 0        ; 0        ;
; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 350      ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk_0Hz8[25]                              ; clk_0Hz8[25]                              ; 36       ; 0        ; 0        ; 0        ;
; clk_1Hz[26]                               ; clk_1Hz[26]                               ; 36       ; 0        ; 0        ; 0        ;
; clk_1Hz[26]                               ; iCLK_50                                   ; 28       ; 28       ; 0        ; 0        ;
; iCLK_50                                   ; iCLK_50                                   ; 377      ; 0        ; 0        ; 0        ;
; clk_0Hz8[25]                              ; PllClock_inst|altpll_component|pll|clk[0] ; 27       ; 27       ; 0        ; 0        ;
; PllClock_inst|altpll_component|pll|clk[0] ; PllClock_inst|altpll_component|pll|clk[0] ; 350      ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Mar 19 19:30:15 2015
Info: Command: quartus_sta CustomClock -c CustomClock
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CustomClock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {PllClock_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {PllClock_inst|altpll_component|pll|clk[0]} {PllClock_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_0Hz8[25] clk_0Hz8[25]
    Info (332105): create_clock -period 1.000 -name clk_1Hz[26] clk_1Hz[26]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.889        -4.326 clk_0Hz8[25] 
    Info (332119):    -0.809        -3.856 clk_1Hz[26] 
    Info (332119):    -0.492        -6.232 PllClock_inst|altpll_component|pll|clk[0] 
    Info (332119):     2.109         0.000 iCLK_50 
Info (332146): Worst-case hold slack is -2.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.534       -55.990 iCLK_50 
    Info (332119):     0.349         0.000 PllClock_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 clk_0Hz8[25] 
    Info (332119):     0.391         0.000 clk_1Hz[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500        -8.000 clk_0Hz8[25] 
    Info (332119):    -0.500        -8.000 clk_1Hz[26] 
    Info (332119):     9.000         0.000 iCLK_50 
    Info (332119):    11.500         0.000 PllClock_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.034         0.000 PllClock_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.144         0.000 clk_0Hz8[25] 
    Info (332119):     0.194         0.000 clk_1Hz[26] 
    Info (332119):     1.640         0.000 iCLK_50 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.632
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.632       -36.836 iCLK_50 
    Info (332119):     0.114         0.000 PllClock_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 clk_0Hz8[25] 
    Info (332119):     0.215         0.000 clk_1Hz[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500        -8.000 clk_0Hz8[25] 
    Info (332119):    -0.500        -8.000 clk_1Hz[26] 
    Info (332119):     9.000         0.000 iCLK_50 
    Info (332119):    11.500         0.000 PllClock_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 445 megabytes
    Info: Processing ended: Thu Mar 19 19:30:18 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


