DDRB |= (1<<DDB5); -> Registrador DDRB que seta para o bit 1 (saida) o led interno que se encontra na pino digital 13

ACSR (Analog Comparator Control and Status Register)  &=~ (1<<ACD)|(1<<ACBG); -> O registrador ACD tem a função de ligar(bit 0) e desligar(bit 1) o comparador analogico. O registrador ACBG tem a função quando for bit 1, habilita uma referência fixa de tensão substitui a entrada positiva do comparador analógico (aprox. 1,1V), caso foi bit 0 AIN0 é aplicado na entrada positiva do comparador  

ADCSRB (ADC Control and Status Register B) |= (1<<ACME); -> O registrador ACME tem a função de desligar (bit 1) e ligar (bit 0) o conversor AD. O multiplexador do AD seleciona a entrada negativa do comparador analógico. Quando colocado em nível lógico zero, AIN1 é aplicado na entrada negativa do comparador.

ADCSRA &=~ (1<<ADEN); -> O registrador ADEN serve para habilitar (bit 1) e desabilitar (bit 0) o conversor ADC 	

ADMUX &=~ 0x0F; -> O registrador ADMUX seleciona qual entrada analógica será conectada ao ADC

ADMUX |= 5;

ACSR &=~ (1<<ACIS0)|(1<<ACIS1); - > Os registradores definem qual evento irá disparar a interrupção do comparador analógico. Quando estes bits forem alterados, a interrupção deve estar desabilitada para evitar uma interrupção indesejada.

ACSR |= (1<<ACIE); -> bit 1 habilita a interrupção do comparador em conjunto com o bit I do SREG.

sei(); -> habilita a interrupção 


SREG (é o SREG (Status Register), que indica, através de bits individuais, o estado das operações lógicas e aritméticas da CPU e permite habilitar ou não as interrupções (chave geral).) -> Esse bit é a chave geral para habilitar as interrupções. Cada interrupção individual possui seus registradores de controle. O bit I é limpo quando uma interrupção ocorre (impedindo que outras ocorram simultaneamente) e volta a ser ativo quando se termina o tratamento da interrupção


ACO – Analog Comparator Output = A saída do comparador analógico é sincronizada e, então, diretamente conectada ao ACO. A sincronização introduz um atraso de 1 a 2 ciclos de clock.

