#ifndef __MMSYS_CONFIG_H__
#define __MMSYS_CONFIG_H__

#include "mmsys_reg_base.h"
#define MMSYS_ISP_MOUT_EN           (MMSYS_CONFIG_BASE + 0x01c )
#define MMSYS_MDP_RDMA0_MOUT_EN     (MMSYS_CONFIG_BASE + 0x020 )
#define MMSYS_MDP_PRZ0_MOUT_EN      (MMSYS_CONFIG_BASE + 0x024 )
#define MMSYS_MDP_PRZ1_MOUT_EN      (MMSYS_CONFIG_BASE + 0x028 )
#define MMSYS_MDP_TDSHP0_MOUT_EN    (MMSYS_CONFIG_BASE + 0x02c )

#define MMSYS_DISP_OVL0_MOUT_EN     (MMSYS_CONFIG_BASE + 0x030 )
#define MMSYS_DISP_OVL1_MOUT_EN     (MMSYS_CONFIG_BASE + 0x034 )
#define MMSYS_DISP_DITHER_MOUT_EN   (MMSYS_CONFIG_BASE + 0x038 )
#define MMSYS_DISP_UFOE_MOUT_EN     (MMSYS_CONFIG_BASE + 0x03c )

#define MMSYS_MMSYS_MOUT_RST        (MMSYS_CONFIG_BASE + 0x040 )
#define MMSYS_MDP_PRZ0_SEL_IN       (MMSYS_CONFIG_BASE + 0x044 )
#define MMSYS_MDP_PRZ1_SEL_IN       (MMSYS_CONFIG_BASE + 0x048 )
#define MMSYS_MDP_TDSHP0_SEL_IN     (MMSYS_CONFIG_BASE + 0x04c )
#define MMSYS_MDP_WDMA_SEL_IN       (MMSYS_CONFIG_BASE + 0x050 )
#define MMSYS_MDP_WROT0_SEL_IN      (MMSYS_CONFIG_BASE + 0x054 )

#define MMSYS_DISP_COLOR_SEL_IN     (MMSYS_CONFIG_BASE + 0x058 )
#define MMSYS_DISP_WDMA_SEL_IN      (MMSYS_CONFIG_BASE + 0x05c )
#define MMSYS_DISP_UFOE_SEL_IN      (MMSYS_CONFIG_BASE + 0x060 )
#define MMSYS_DSI0_SEL_IN           (MMSYS_CONFIG_BASE + 0x064 )
#define MMSYS_DPI0_SEL_IN           (MMSYS_CONFIG_BASE + 0x068 )
#define MMSYS_DISP_RDMA0_SOUT_SEL_IN    (MMSYS_CONFIG_BASE + 0x06c )
#define MMSYS_DISP_RDMA1_SOUT_SEL_IN    (MMSYS_CONFIG_BASE + 0x070 )

//Original for MT6582
#define MMSYS_MISC                  (MMSYS_CONFIG_BASE + 0x0f0)
#define MMSYS_CG_CON0               (MMSYS_CONFIG_BASE + 0x100)
#define MMSYS_CG_SET0               (MMSYS_CONFIG_BASE + 0x104)
#define MMSYS_CG_CLR0               (MMSYS_CONFIG_BASE + 0x108)
#define MMSYS_CG_CON1               (MMSYS_CONFIG_BASE + 0x110)
#define MMSYS_CG_SET1               (MMSYS_CONFIG_BASE + 0x114)
#define MMSYS_CG_CLR1               (MMSYS_CONFIG_BASE + 0x118)
#define MMSYS_HW_DCM_DIS0           (MMSYS_CONFIG_BASE + 0x120)
#define MMSYS_HW_DCM_DIS_SET0       (MMSYS_CONFIG_BASE + 0x124)
#define MMSYS_HW_DCM_DIS_CLR0       (MMSYS_CONFIG_BASE + 0x128)
#define MMSYS_HW_DCM_DIS1           (MMSYS_CONFIG_BASE + 0x130)
#define MMSYS_HW_DCM_DIS_SET1       (MMSYS_CONFIG_BASE + 0x134)
#define MMSYS_HW_DCM_DIS_CLR1       (MMSYS_CONFIG_BASE + 0x138)
#define MMSYS_SW0_RST_B             (MMSYS_CONFIG_BASE + 0x140)
#define MMSYS_SW1_RST_B             (MMSYS_CONFIG_BASE + 0x144)
#define MMSYS_LCM_RST_B             (MMSYS_CONFIG_BASE + 0x150)
#define MM_VDEC_SLICE_CFG           (MMSYS_CONFIG_BASE + 0x164)
#define SMI_N21MUX_CFG_WR           (MMSYS_CONFIG_BASE + 0x168)
#define SMI_N21MUX_CFG_RD           (MMSYS_CONFIG_BASE + 0x16c)
#define ELA2GMC_BASE_ADDR           (MMSYS_CONFIG_BASE + 0x170)
#define ELA2GMC_BASE_ADDR_END       (MMSYS_CONFIG_BASE + 0x174)
#define ELA2GMC_FINAL_ADDR          (MMSYS_CONFIG_BASE + 0x178)
#define ELA2GMC_STATUS              (MMSYS_CONFIG_BASE + 0x17c)
#define LARB4_AXI_ASIF_CFG_WD       (MMSYS_CONFIG_BASE + 0x180)
#define LARB4_AXI_ASIF_CFG_RD       (MMSYS_CONFIG_BASE + 0x184)
#define DISP_FAKE_ENG_EN            (MMSYS_CONFIG_BASE + 0x200)
#define DISP_FAKE_ENG_RST           (MMSYS_CONFIG_BASE + 0x204)
#define DISP_FAKE_ENG_CON0          (MMSYS_CONFIG_BASE + 0x208)
#define DISP_FAKE_ENG_CON1          (MMSYS_CONFIG_BASE + 0x20c)
#define DISP_FAKE_ENG_RD_ADDR       (MMSYS_CONFIG_BASE + 0x210)
#define DISP_FAKE_ENG_WR_ADDR       (MMSYS_CONFIG_BASE + 0x214)
#define DISP_FAKE_ENG_STATE         (MMSYS_CONFIG_BASE + 0x218)
#define MMSYS_MBIST_CON             (MMSYS_CONFIG_BASE + 0x800)
#define MMSYS_MBIST_DONE            (MMSYS_CONFIG_BASE + 0x804)
#define MMSYS_MBIST_HOLDB           (MMSYS_CONFIG_BASE + 0x808)
#define MMSYS_MBIST_MODE            (MMSYS_CONFIG_BASE + 0x80c)
#define MMSYS_MBIST_FAIL0           (MMSYS_CONFIG_BASE + 0x810)
#define MMSYS_MBIST_FAIL1           (MMSYS_CONFIG_BASE + 0x814)
#define MMSYS_MBIST_FAIL2           (MMSYS_CONFIG_BASE + 0x818)
#define MMSYS_MBIST_BSEL0           (MMSYS_CONFIG_BASE + 0x820)
#define MMSYS_MBIST_BSEL1           (MMSYS_CONFIG_BASE + 0x824)
#define MMSYS_MEM_DELSEL0           (MMSYS_CONFIG_BASE + 0x830)
#define MMSYS_MEM_DELSEL1           (MMSYS_CONFIG_BASE + 0x834)
#define MMSYS_MEM_DELSEL2           (MMSYS_CONFIG_BASE + 0x838)
#define MMSYS_MEM_DELSEL3           (MMSYS_CONFIG_BASE + 0x83c)
#define MMSYS_DEBUG_OUT_SEL         (MMSYS_CONFIG_BASE + 0x880)
#define MMSYS_DUMMY0                (MMSYS_CONFIG_BASE + 0x890)
#define MMSYS_DUMMY1                (MMSYS_CONFIG_BASE + 0x894)
#define MMSYS_DUMMY2                (MMSYS_CONFIG_BASE + 0x898)
#define MMSYS_DUMMY3                (MMSYS_CONFIG_BASE + 0x89c)
#define DISP_DL_VALID_0             (MMSYS_CONFIG_BASE + 0x8a0)
#define DISP_DL_READY_0             (MMSYS_CONFIG_BASE + 0x8a4)
#define MDP_DL_VALID_0              (MMSYS_CONFIG_BASE + 0x8a8)
#define MDP_DL_READY_0              (MMSYS_CONFIG_BASE + 0x8ac)
#define SMI_LARB0_GREQ              (MMSYS_CONFIG_BASE + 0x8d0)

#endif  // __MMSYS_CONFIG_H__
