PANELCTL_BICTLB_001,VAR_0
PANELCTL_BICTLB_CON_MASK,VAR_1
PANELCTL_BICTL_000,VAR_2
PANELCTL_BICTL_CON_MASK,VAR_3
PANELCTL_CLK1_000,VAR_4
PANELCTL_CLK1_CON_MASK,VAR_5
PANELCTL_CLK2_001,VAR_6
PANELCTL_CLK2_CON_MASK,VAR_7
PANELCTL_EM_CLK1B_110,VAR_8
PANELCTL_EM_CLK1B_CON_MASK,VAR_9
PANELCTL_EM_CLK1_110,VAR_10
PANELCTL_EM_CLK1_CON_MASK,VAR_11
PANELCTL_EM_CLK2B_110,VAR_12
PANELCTL_EM_CLK2B_CON_MASK,VAR_13
PANELCTL_EM_CLK2_110,VAR_14
PANELCTL_EM_CLK2_CON_MASK,VAR_15
PANELCTL_EM_INT1_000,VAR_16
PANELCTL_EM_INT1_CON_MASK,VAR_17
PANELCTL_EM_INT2_001,VAR_18
PANELCTL_EM_INT2_CON_MASK,VAR_19
PANELCTL_GTCON_110,VAR_20
PANELCTL_GTCON_MASK,VAR_21
PANELCTL_INT1_000,VAR_22
PANELCTL_INT1_CON_MASK,VAR_23
PANELCTL_INT2_001,VAR_24
PANELCTL_INT2_CON_MASK,VAR_25
PANELCTL_SS_1_800,VAR_26
PANELCTL_SS_MASK,VAR_27
s6e8aa0_dcs_write_seq,FUNC_0
s6e8aa0_panel_cond_set_v142,FUNC_1
ctx,VAR_28
aids,VAR_29
aid,VAR_30
cfg,VAR_31
clk_con,VAR_32
int_con,VAR_33
bictl_con,VAR_34
em_clk1_con,VAR_35
em_clk2_con,VAR_36
em_int_con,VAR_37
