---
layout: post
title:  CPU(一)
category: Chip 
---

* toc
{:toc}

# CPU

## 3D芯片

随着半导体工艺日益接近物理极限，2D芯片已经不能满足进化的需要，芯片的设计也迈向了立体发展的阶段。目前主流的3D芯片技术包括FinFET（1999）与FD-SOI（2000），他们都是胡正明团队的作品。

>胡正明，1947年生。台湾大学本科（1968）+UCB硕博（1970，1973）。台积电首席科学家，MIT教授。美国工程院院士，中科院外籍院士。

![](/images/img3/NMOS_PMOS.png)

![](/images/img4/FET.png)

单靠结构的改变，差别不大的线宽(20nm~16nm)却能推进至少6个世代，这也是为什么线宽早不像平面结构时的每两年缩小一倍，但是单位晶体管数量却能一直跟住摩尔定律的重要原因。

参考：

http://www.sohu.com/a/108777952_467791

多少年了，终于明白了FinFET与FD-SOI制程

https://mp.weixin.qq.com/s/NJBx8ndkBBedC81f3-DKOA

5nm以后的晶体管选择

https://mp.weixin.qq.com/s/YDFtuUlPtAYnJRYDuctOuA

胡正明获IEEE最高荣誉，一己之力续命摩尔定律数十年

https://zhuanlan.zhihu.com/p/260425739

FinFET的继任者：详解GAA晶体管

https://www.zhihu.com/answer/3389837693

现在ssd都可以用堆叠技术了，为什么CPU不能多堆几层呢，这样性能不就提升了吗？

https://www.zhihu.com/answer/3284871191

FinFET详解

---

![](/images/img5/IC_road_map.jpg)

nanosheet所需的highly-selective etch比EUVL推出还要晚，连ASML的EUVL都被纳入出口管制，就更别提LRCX和TEL的selective etch了，买不到设备怎么做nanosheet？

理论上什么节点都可以用GAA，但是成熟制程用传统平面工艺快速又高效，所以也不会有人犯傻将之用于低制程。

GAA用于7nm成本很高，良率会更低，但对于被限制的我国来说，这是必然的技术发展路线。

https://www.zhihu.com/question/620014852

DUV光刻机可以做GAA吗？

https://zhuanlan.zhihu.com/p/677687329

半导体制造红宝书 - 关键词100个（合集）

## 光刻

缩短波长的方法除了增加频率之外，其实还有更换介质（比如水），这就是浸润式微影。不同工作波长，液体也不同。需要考虑液体的吸收作用。

![](/images/img2/ASML.jpg)

![](/images/img4/photoengraving.png)

Rayleigh criterion（瑞利判据）：

$$CD = K_1 \frac{\lambda}{NA}$$

$$K_1$$是一个常数，取决于与芯片制造工艺有关的许多因素。按照ASML的说法，其物理极限值是0.25。$$\lambda$$则代表光刻机使用光源的波长；NA则是光学器件的数值孔径，描述了它们能够收集光的角度范围；CD代表线宽，即可实现的最小特征尺寸。

DUV是深紫外线（Deep Ultraviolet Lithography），EUV是极深紫外线（Extreme Ultraviolet Lithography）。

---

ASML光刻机分为四大等级:

A、EUV7nm及以下。

B、DUV湿法先进制程16-7nm。

C、DUV湿法成熟制程45-28nm。

D、DUV干法110-65nm。

---

目前实现商业量产完成度最高的先进制程光刻机，其一是DUV/EUV光刻机，其二是NIL（Nanoimprint Lithography）光刻机。

DUV/EUV光刻机，主要涉及的企业是荷兰ASML和日本尼康。

1995年，华裔科学家周郁（Stephen Chou）教授首次提出纳米压印概念。

NIL光刻的相关企业：

Nanonex，就是周郁大佬参与的公司，总部在新泽西普林斯顿。

佳能，虽然是日本公司，但是佳能NIL光刻机大部分技术来自收购的Molecular Imprints，这家公司位于德克萨斯，至今佳能NIL光刻机的研发中心也还在德克萨斯奥斯汀。

HP，这个更是不用多说，几乎人人都知道HP是美国企业。

EUV光刻机功率达到了100万瓦，是上一代的10倍左右，每天耗电3万度。

---

EUV和DUV确实不是唯一的图形化技术。各路大神们经常提及的还有两种: 纳米压印和电子束曝光。

纳米压印的图形化良率太低。现如今一个芯片上有百亿个晶体管，纳米压印无法保证每个都正常。所以纳米压印只能用在容错率比较高的存储领域。没有任何一家的先进逻辑芯片是用纳米压印做的。

电子束曝光的分辨率可以高于EUV，这个是没错的。但是问题在于曝光的效率太低。和EUV先比，一个是请人抄书，一个是印刷厂印刷书。电子束写一个12寸片，是按天计时的，而EUV是按分钟计的。差了几万倍。所以电子束曝光一般只用于科研和加工光刻板。即使考虑很多个电子束的头同时写，也有本质上的问题：电子之间相互排斥，很多个一起写的话，每个头都写不准。

我们还是别老想着弯道超车了，毕竟有弯道的时候拐弯才能超车。

大家都走直道的时候你拐弯，那不会超车，只会翻车。

---

通常认为，DRAM的天花板是10nm。其原因是在传统1T1C架构下，单位元件面积不断减小，如何保证电容能够存储足够的电荷、防止相邻存储单元之间的耦合，是DRAM推进到10nm以下的无解难题，而EUV是用来做7nm以下的，DRAM目前主流是14纳米。14纳米理论上完全可以用DUV来完成，不需要EUV。

三星电子的1Znm节点DRAM量产结果表明，相比于DUV浸没式光学光刻机，EUV光刻机极大简化了制造流程，不仅可以大幅度提高光刻分辨率和DRAM性能，而且可以减少所使用的掩模数量，从而减少流程步骤的数量，减少缺陷、提高存储密度，并大幅降低DRAM生产成本，缩短生产周期。也就是说，即使EUV掩模费用（达数百万美元）远高于DUV掩模费用，使用EUV光刻机量产DRAM也具有更高的性价比。

---

DCO（Maximum Dedicated Reticle Coverage）值是光刻技术中的一个重要参数，它指的是在芯片制造过程中，通过相同的光刻系统在芯片上曝光的现有图案上对准新图案的准确度。这个参数对于确保光刻过程中图案的精确对准至关重要，尤其是在制造先进半导体时，对精度的要求极高。

ASML表示，其TWINSCAN NXT:1980系列浸润式光刻系统的DCO值小于等于1.6nm，因此不受新规定的限制，可以继续出口。但是，对于更先进的TWINSCAN NXT:2000i及后续推出的系统，ASML需要申请出口许可证。

哪怕搬到外太空用恒星做光源，光刻也要对准、量测、扫描。就在5月底，ASML还在国内中标了4台248nm的KrF，EUV造不了、ArFi造不了、ArF造不了都不提了，然而现状是赢学家一顿吹下来，波长248nm的KrF都还在买ASML，难道是看ASML可怜赏他一口饭吃吗？

---

参考：

https://mp.weixin.qq.com/s/NZGNrO_LxNc6qrIdofOIfQ

假如没有他（林本坚），就没有今天的台积电

https://mp.weixin.qq.com/s/-cudXRIo0t4gNpEqVJ7vKw

芯片光刻的流程详解

https://mp.weixin.qq.com/s/V2AY7VcUEFCMAdMPJ54ZiA

一文看懂光刻机

https://mp.weixin.qq.com/s/VY0WeBfZ2vN8OaupcsEvxw

光刻胶发展历史

https://mp.weixin.qq.com/s/odDzhxRsGuZYOdYtbrHV8Q

一文看懂光刻胶

https://mp.weixin.qq.com/s/jqP52LFcmd5oGRLBfE2J_A

光刻机编年史（1959-1969）

https://mp.weixin.qq.com/s/YvzxV5NLz4FkKO71bxpAIA

给孩子讲讲光刻机吧

https://mp.weixin.qq.com/s/6BnrAEMpZxJ3ChBHWQ9mWA

台积电缺电！30台EUV光刻机一天耗电90万度

https://mp.weixin.qq.com/s/AUDDEYETPdJSyIdpMl4hLQ

一文看懂ASML EUV光刻技术

https://mp.weixin.qq.com/s/DFU4zoteqehOJkBpVVhXyA

EUV光刻机里的低调王者

## 片上网络

片上网络network-on-chip（NoC）是片上系统system-on-chip（SoC）的一种新的通信方法。它是多核技术的主要组成部分。NoC方法带来了一种全新的片上通信方法，显著优于传统总线式系统（bus）的性能。

https://zhuanlan.zhihu.com/p/63683111

详说片上网络之一：片上多核系统与片上网络的发展

https://zhuanlan.zhihu.com/p/65501500

详说片上网络之二：片上多核系统的互联需求

https://zhuanlan.zhihu.com/p/68393867

详说片上网络之三：片上互联的需求与片上网络的研究意义

https://zhuanlan.zhihu.com/p/69012724

详说片上网络之四：片上网络研究的难与易

https://zhuanlan.zhihu.com/p/71775965

详说片上网络之五：网络分层模型在片上网络上的实现（上）

https://zhuanlan.zhihu.com/p/78672250

详说片上网络之六：网络分层模型在片上网络上的实现（下）

https://mp.weixin.qq.com/s/AW08yhPzBZqfys8CbOjrYg

详说片上网路（NoC）技术

https://www.zhihu.com/question/31049944

片上网络NoC为何还没有得到实际应用？

https://www.zhihu.com/question/521098765

用算力强大的SOC来控制汽车是不是能够大幅减少MCU的使用数量？

## 南北桥

北桥芯片则是整个主板的数据交换中枢，整合有内存控制器以及AGP/PCI-E控制器等重要的控制功能，CPU、GPU与内存之间的数据交换都要通过北桥芯片进行；

南桥芯片则用于扩展外围I/O接口，例如SATA和USB接口等。

## 总线

ISA -> PCI -> AGP -> PCI-E

CXL全称是Compute Express Link。是一种开放工业标准用于高带宽低延迟的设备互联。它可以用来连接CPU和Accelerator, Memory Buffer以及Smart NIC等类型的设备。用于AI Machine Learning,高性能计算等场景。

CXL基于PCIe 5.0的物理层。我们已经有了PCIe，为什么还要再搞出一个新的CXL呢？其实主要是因为PCIe不支持cache的一致性。

NIC：Network Interface Card

---

和NV Switch类似，PCIe也有PCIe Switch。价格同样不菲。

https://zhuanlan.zhihu.com/p/651836498

这颗博通芯片，涨到14万

---

PCIE插上之后，初始通信速率都是PCIE 1.0的，完成握手后，会协商跳入更高速率继续握手。

PCIe分为控制器（controller）和PHY两部分，控制器是数字电路，PHY包含PCS和PMA两部分，PMA是模拟电路。

从linux上pcie驱动代码上看，博通、高通、海思等公司都是采用的synopsys的pcie控制器。但这些大厂现在有没有自研的pcie ip我就不清楚了。。。

https://www.zhihu.com/question/618468070

pcie4.0的设备插在3.0的设备上可行吗，如果反过来又会怎样？

---

https://www.sohu.com/a/193807422_588758

PCI，AGP，PCI-E接口啥区别？

https://zhuanlan.zhihu.com/p/383878879

CXL简介

https://zhuanlan.zhihu.com/p/391094717

详解HBA、NIC与CNA的区别

https://zhuanlan.zhihu.com/p/646829255

PCIe体系结构

https://zhuanlan.zhihu.com/p/646920500

一些PCIE知识整理——带宽计算

https://mp.weixin.qq.com/s/QyPIXvwJ1yux_XxmeNI3hw

PCIe发展历程及常见插槽速度对比

https://www.zhihu.com/question/550129239

PCIe传输和DMA传输有什么区别吗？
