<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2019.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="44" Path="E:/SEU/0.fushi/int8/FPGA-acc/project_1/project_1/project_1.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="91860c5d665b400bb52da367d1fa0b2d"/>
    <Option Name="Part" Val="xczu3eg-sfvc784-1-e"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="ProjectType" Val="Default"/>
    <Option Name="IPRepoPath" Val="$PPRDIR/../../../../../../360movedata/users/administrator/desktop/fpga/project_1"/>
    <Option Name="IPRepoPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/>
    <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSABoardId" Val="gzu_3eg"/>
    <Option Name="WTXSimLaunchSim" Val="937"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="0"/>
    <Option Name="WTModelSimExportSim" Val="0"/>
    <Option Name="WTQuestaExportSim" Val="0"/>
    <Option Name="WTIesExportSim" Val="0"/>
    <Option Name="WTVcsExportSim" Val="0"/>
    <Option Name="WTRivieraExportSim" Val="0"/>
    <Option Name="WTActivehdlExportSim" Val="0"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="1024"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
    <Option Name="SimTypes" Val="rtl"/>
    <Option Name="SimTypes" Val="bfm"/>
    <Option Name="SimTypes" Val="tlm"/>
    <Option Name="SimTypes" Val="tlm_dpi"/>
    <Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/>
    <Option Name="DcpsUptoDate" Val="TRUE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/source/accel_top.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/accel_top.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/axis_buf_sel.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/axis_buf_sel.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/buffer_bias.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/buffer_bias.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/buffer_ifm_1x8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/buffer_ifm_1x8.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/buffer_ofm.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/buffer_ofm.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/buffer_weight_1x8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/buffer_weight_1x8.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/buffer_weight_1x8x8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/buffer_weight_1x8x8.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_acc.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_acc.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_addtree_int16_x9.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_addtree_int16_x9.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_addtree_int18_x9.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_addtree_int18_x9.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_mul_int8_x2.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_mul_int8_x2.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_mul_int8_x2_dsp.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_mul_int8_x2_dsp.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_relu.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_relu.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_sat_int16_int8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_sat_int16_int8.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_sat_int18_int16.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_sat_int18_int16.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_scale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_scale.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_scale_mul.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_scale_mul.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_scale_shift.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_scale_shift.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/cal_sub_zero_point.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/cal_sub_zero_point.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/com_ctrl_task.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/com_ctrl_task.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/com_dual_port_ram.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/com_dual_port_ram.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/com_mux_int8_6sel1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/com_mux_int8_6sel1.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/com_negedge_detect.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/com_negedge_detect.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/com_shift_reg.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/com_shift_reg.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/com_simple_dual_port_ram.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/generate_ctrl_signal.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/generate_ctrl_signal.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/global_data_beat.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/global_data_beat.v"/>
          <Attr Name="ImportTime" Val="1688795763"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/global_para_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/global_para_gen.v"/>
          <Attr Name="ImportTime" Val="1688795753"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/interface_axilite_ctrl.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/interface_axilite_ctrl.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/interface_axis_master.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/interface_axis_master.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/interface_axis_slave.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/interface_axis_slave.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/linebuffer_3x3_collect.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/linebuffer_3x3_collect.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/linebuffer_3x3_type_x6.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/linebuffer_3x3_type_x6.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/module_acc.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/module_acc.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/module_acc_1x8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/module_acc_1x8.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/module_conv_kernel_1x2.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/module_conv_kernel_1x2.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/module_conv_kernel_1x2x8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/module_conv_kernel_1x2x8.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/module_conv_kernel_1x2x8x4.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/module_conv_kernel_1x2x8x4.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/module_quant.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/module_quant.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/module_quant_1x8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/module_quant_1x8.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/module_relu_1x8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/module_relu_1x8.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/module_sub_zero_point_1x8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/module_sub_zero_point_1x8.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/source/Accel_Conv.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/source/Accel_Conv.v"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="C:/Users/Administrator/AppData/Roaming/Xilinx/Vivado/$PGENDIR/sources_1/bd/cam/hdl/cam_wrapper.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../../../../../../360movedata/users/administrator/desktop/fpga/project_1/component.xml">
        <FileInfo SFType="IPXACT"/>
      </File>
      <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="Accel_Conv"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/vivado_prj/pin_constr.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../fpga_accelerator_yolov3tiny-main/vivado_prj/pin_constr.xdc"/>
          <Attr Name="ImportTime" Val="1679635634"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/imports/new/tb_linebuff.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../verilog_FPGA/picture_test/picture_test.srcs/sim_1/new/tb_linebuff.v"/>
          <Attr Name="ImportTime" Val="1686804999"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/tb_linebuff_behav.wcfg">
        <FileInfo>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/tb_linebuff_behav1.wcfg">
        <FileInfo>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/FPGA/38240.bmp">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../38240.bmp"/>
          <Attr Name="ImportTime" Val="1685451042"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="tb_linebuff"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="SrcSet" Val="sources_1"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/tb_linebuff_behav.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/tb_linebuff_behav1.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/tb_linebuff_behav1.wcfg"/>
      </Config>
    </FileSet>
    <FileSet Name="utils_1" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
      <Filter Type="Utils"/>
      <Config>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_xbar_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_xbar_0">
      <Config>
        <Option Name="TopModule" Val="cam_xbar_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="bd_91b0_rx_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/bd_91b0_rx_0">
      <Config>
        <Option Name="TopModule" Val="bd_91b0_rx_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="bd_91b0_phy_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/bd_91b0_phy_0">
      <Config>
        <Option Name="TopModule" Val="bd_91b0_phy_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_mipi_csi2_rx_subsyst_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_mipi_csi2_rx_subsyst_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_mipi_csi2_rx_subsyst_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_axis_broadcaster_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_axis_broadcaster_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_axis_broadcaster_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_util_vector_logic_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_util_vector_logic_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_util_vector_logic_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="bd_91b0_r_sync_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/bd_91b0_r_sync_0">
      <Config>
        <Option Name="TopModule" Val="bd_91b0_r_sync_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_axis_subset_converter_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_axis_subset_converter_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_axis_subset_converter_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_clk_wiz_1_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_clk_wiz_1_0">
      <Config>
        <Option Name="TopModule" Val="cam_clk_wiz_1_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_util_vector_logic_1_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_util_vector_logic_1_0">
      <Config>
        <Option Name="TopModule" Val="cam_util_vector_logic_1_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_v_axi4s_vid_out_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_v_axi4s_vid_out_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_v_axi4s_vid_out_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_axis_data_fifo_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_axis_data_fifo_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_axis_data_fifo_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_axi_vdma_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_axi_vdma_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_axi_vdma_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_axi_vdma_1_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_axi_vdma_1_0">
      <Config>
        <Option Name="TopModule" Val="cam_axi_vdma_1_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_clk_wiz_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_clk_wiz_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_clk_wiz_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_Accel_Conv_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_Accel_Conv_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_Accel_Conv_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="bd_91b0_vfb_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/bd_91b0_vfb_0_0">
      <Config>
        <Option Name="TopModule" Val="bd_91b0_vfb_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_rst_ps8_0_250M_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_rst_ps8_0_250M_0">
      <Config>
        <Option Name="TopModule" Val="cam_rst_ps8_0_250M_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_hls_preprocess_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_hls_preprocess_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_hls_preprocess_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_axis_subset_converter_2_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_axis_subset_converter_2_0">
      <Config>
        <Option Name="TopModule" Val="cam_axis_subset_converter_2_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_axis_subset_converter_1_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_axis_subset_converter_1_0">
      <Config>
        <Option Name="TopModule" Val="cam_axis_subset_converter_1_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_axi_dma_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_axi_dma_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_axi_dma_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_v_demosaic_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_v_demosaic_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_v_demosaic_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_v_gamma_lut_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_v_gamma_lut_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_v_gamma_lut_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_v_tc_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_v_tc_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_v_tc_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_zynq_ultra_ps_e_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_zynq_ultra_ps_e_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_zynq_ultra_ps_e_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_hls_rect_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_hls_rect_0_0">
      <Config>
        <Option Name="TopModule" Val="cam_hls_rect_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="cam_hls_rect_1_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/cam_hls_rect_1_0">
      <Config>
        <Option Name="TopModule" Val="cam_hls_rect_1_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="11">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xczu3eg-sfvc784-1-e" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2019"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xczu3eg-sfvc784-1-e" ConstrsSet="constrs_1" Description="Default settings for Implementation." AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design" EnableStepBool="1"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2019"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
  </Runs>
  <Board/>
  <DashboardSummary Version="1" Minor="0">
    <Dashboards>
      <Dashboard Name="default_dashboard">
        <Gadgets>
          <Gadget Name="drc_1" Type="drc" Version="1" Row="2" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_drc_0 "/>
          </Gadget>
          <Gadget Name="methodology_1" Type="methodology" Version="1" Row="2" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_methodology_0 "/>
          </Gadget>
          <Gadget Name="power_1" Type="power" Version="1" Row="1" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_power_0 "/>
          </Gadget>
          <Gadget Name="timing_1" Type="timing" Version="1" Row="0" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_timing_summary_0 "/>
          </Gadget>
          <Gadget Name="utilization_1" Type="utilization" Version="1" Row="0" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="synth_1#synth_1_synth_report_utilization_0 "/>
            <GadgetParam Name="RUN.STEP" Type="string" Value="synth_design"/>
            <GadgetParam Name="RUN.TYPE" Type="string" Value="synthesis"/>
          </Gadget>
          <Gadget Name="utilization_2" Type="utilization" Version="1" Row="1" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_place_report_utilization_0 "/>
          </Gadget>
        </Gadgets>
      </Dashboard>
      <CurrentDashboard>default_dashboard</CurrentDashboard>
    </Dashboards>
  </DashboardSummary>
</Project>
