TimeQuest Timing Analyzer report for projeto_6
Wed Dec 13 19:22:27 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CK'
 12. Slow Model Hold: 'CK'
 13. Slow Model Minimum Pulse Width: 'CK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CK'
 24. Fast Model Hold: 'CK'
 25. Fast Model Minimum Pulse Width: 'CK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; projeto_6                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CK         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 335.8 MHz ; 335.8 MHz       ; CK         ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CK    ; -1.978 ; -185.634      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CK    ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CK    ; -1.380 ; -115.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CK'                                                                                                                                                                                               ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.978 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.013      ;
; -1.978 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.013      ;
; -1.978 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.013      ;
; -1.978 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.013      ;
; -1.978 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.013      ;
; -1.969 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; -0.002     ; 3.003      ;
; -1.969 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; -0.002     ; 3.003      ;
; -1.969 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.002     ; 3.003      ;
; -1.969 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; -0.002     ; 3.003      ;
; -1.969 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.002     ; 3.003      ;
; -1.969 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.002     ; 3.003      ;
; -1.966 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.001      ;
; -1.966 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.001      ;
; -1.966 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.001      ;
; -1.966 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.001      ;
; -1.966 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 3.001      ;
; -1.952 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.987      ;
; -1.952 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.987      ;
; -1.927 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 2.963      ;
; -1.927 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 2.963      ;
; -1.921 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.958      ;
; -1.921 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.958      ;
; -1.921 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.958      ;
; -1.921 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.958      ;
; -1.921 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.958      ;
; -1.921 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.958      ;
; -1.920 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.957      ;
; -1.920 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.957      ;
; -1.920 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.957      ;
; -1.916 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.951      ;
; -1.916 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.951      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.951      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.951      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.951      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.951      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.948      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.948      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.948      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.948      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.948      ;
; -1.914 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.948      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.944      ;
; -1.865 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.902      ;
; -1.844 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.878      ;
; -1.844 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.878      ;
; -1.844 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.878      ;
; -1.844 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.878      ;
; -1.844 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.878      ;
; -1.844 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.878      ;
; -1.795 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.832      ;
; -1.795 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.832      ;
; -1.795 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.832      ;
; -1.787 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; -0.001     ; 2.822      ;
; -1.765 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.799      ;
; -1.765 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.799      ;
; -1.765 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.799      ;
; -1.765 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.799      ;
; -1.765 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.799      ;
; -1.765 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.799      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.792      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.792      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.792      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.792      ;
; -1.757 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.792      ;
; -1.745 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.780      ;
; -1.745 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.780      ;
; -1.745 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.780      ;
; -1.745 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.780      ;
; -1.745 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.780      ;
; -1.732 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; -0.001     ; 2.767      ;
; -1.731 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.766      ;
; -1.731 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 2.766      ;
; -1.712 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.746      ;
; -1.712 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.746      ;
; -1.712 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.746      ;
; -1.712 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.746      ;
; -1.712 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.749      ;
; -1.712 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.749      ;
; -1.712 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.001      ; 2.749      ;
; -1.710 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.744      ;
; -1.710 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.744      ;
; -1.710 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.744      ;
; -1.710 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.744      ;
; -1.710 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.744      ;
; -1.710 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.002     ; 2.744      ;
; -1.706 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 2.742      ;
; -1.706 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 2.742      ;
; -1.700 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.737      ;
; -1.700 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 2.737      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CK'                                                                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q   ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; bnt_sincrono:bnt_rd|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.794      ;
; 0.730 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.996      ;
; 0.855 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.121      ;
; 0.938 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.204      ;
; 0.940 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 1.206      ;
; 1.016 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; bnt_sincrono:bnt_wr|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 1.282      ;
; 1.221 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 1.487      ;
; 1.282 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 1.548      ;
; 1.290 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.556      ;
; 1.337 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 1.603      ;
; 1.512 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.778      ;
; 1.581 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.847      ;
; 1.581 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.847      ;
; 1.658 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.924      ;
; 1.658 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.924      ;
; 1.660 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.926      ;
; 1.661 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.927      ;
; 1.681 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.947      ;
; 1.690 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.956      ;
; 1.690 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.956      ;
; 1.711 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.977      ;
; 1.711 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.977      ;
; 1.713 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.979      ;
; 1.713 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.979      ;
; 1.713 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.979      ;
; 1.713 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.979      ;
; 1.713 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.979      ;
; 1.713 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.979      ;
; 1.713 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.979      ;
; 1.723 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; ffd:FFD_00|q                                                                     ; CK           ; CK          ; 0.000        ; -0.008     ; 1.981      ;
; 1.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.993      ;
; 1.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.993      ;
; 1.774 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 2.040      ;
; 1.776 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 2.042      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.049      ;
; 1.797 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 2.063      ;
; 1.798 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.064      ;
; 1.818 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.084      ;
; 1.818 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.084      ;
; 1.818 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.084      ;
; 1.818 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.084      ;
; 1.818 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.084      ;
; 1.818 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.084      ;
; 1.818 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.084      ;
; 1.818 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.084      ;
; 1.818 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.084      ;
; 1.831 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.097      ;
; 1.831 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.097      ;
; 1.831 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.097      ;
; 1.839 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; ffd:FFD_00|q                                                                     ; CK           ; CK          ; 0.000        ; -0.008     ; 2.097      ;
; 1.854 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.120      ;
; 1.854 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.120      ;
; 1.854 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 2.120      ;
; 1.859 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.125      ;
; 1.859 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.125      ;
; 1.859 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.125      ;
; 1.859 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.125      ;
; 1.859 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.125      ;
; 1.859 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.125      ;
; 1.859 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.125      ;
; 1.859 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.125      ;
; 1.859 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.125      ;
; 1.862 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 2.128      ;
; 1.884 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.150      ;
; 1.884 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.150      ;
; 1.884 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.150      ;
; 1.884 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.150      ;
; 1.884 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.150      ;
; 1.936 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.202      ;
; 1.936 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.202      ;
; 1.936 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.202      ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CK'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RD         ; CK         ; 3.282 ; 3.282 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 4.243 ; 4.243 ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; 3.555 ; 3.555 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.839 ; 0.839 ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; 3.923 ; 3.923 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; 3.630 ; 3.630 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; 3.616 ; 3.616 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; 3.546 ; 3.546 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; 4.050 ; 4.050 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; 3.871 ; 3.871 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; 3.768 ; 3.768 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; 3.829 ; 3.829 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; 4.243 ; 4.243 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.617 ; 0.617 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; 3.533 ; 3.533 ; Rise       ; CK              ;
; WR         ; CK         ; 3.246 ; 3.246 ; Rise       ; CK              ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; -3.052 ; -3.052 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 0.092  ; 0.092  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; -2.943 ; -2.943 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.092  ; 0.092  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; -2.930 ; -2.930 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; -3.080 ; -3.080 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; -3.119 ; -3.119 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; -2.902 ; -2.902 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; -3.169 ; -3.169 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; -3.095 ; -3.095 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; -2.919 ; -2.919 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; -3.052 ; -3.052 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; -2.954 ; -2.954 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; -0.068 ; -0.068 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; -2.932 ; -2.932 ; Rise       ; CK              ;
; WR         ; CK         ; -3.016 ; -3.016 ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EM        ; CK         ; 7.935  ; 7.935  ; Rise       ; CK              ;
; FU        ; CK         ; 7.922  ; 7.922  ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 19.324 ; 19.324 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 19.120 ; 19.120 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 18.555 ; 18.555 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 18.537 ; 18.537 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 19.324 ; 19.324 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 18.698 ; 18.698 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 19.100 ; 19.100 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 19.116 ; 19.116 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 19.837 ; 19.837 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 19.603 ; 19.603 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 19.191 ; 19.191 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 18.934 ; 18.934 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 19.590 ; 19.590 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 18.938 ; 18.938 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 19.837 ; 19.837 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 19.611 ; 19.611 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 19.739 ; 19.739 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 19.722 ; 19.722 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 19.490 ; 19.490 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 19.525 ; 19.525 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 19.739 ; 19.739 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 19.462 ; 19.462 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 19.489 ; 19.489 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 19.538 ; 19.538 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 19.776 ; 19.776 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 19.738 ; 19.738 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 19.534 ; 19.534 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 19.544 ; 19.544 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 19.490 ; 19.490 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 19.549 ; 19.549 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 19.776 ; 19.776 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 19.521 ; 19.521 ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 7.061 ; 7.061 ; Rise       ; CK              ;
; FU        ; CK         ; 7.027 ; 7.027 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 6.620 ; 6.620 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 8.305 ; 8.305 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 7.064 ; 7.064 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 7.023 ; 7.023 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 8.509 ; 8.509 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 6.620 ; 6.620 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 8.285 ; 8.285 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 8.301 ; 8.301 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 7.235 ; 7.235 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 8.685 ; 8.685 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 7.498 ; 7.498 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 7.235 ; 7.235 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 8.672 ; 8.672 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 7.238 ; 7.238 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 8.919 ; 8.919 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 8.693 ; 8.693 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 8.152 ; 8.152 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 8.816 ; 8.816 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 8.199 ; 8.199 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 8.234 ; 8.234 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 8.833 ; 8.833 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 8.152 ; 8.152 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 8.583 ; 8.583 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 8.632 ; 8.632 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 8.048 ; 8.048 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 8.834 ; 8.834 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 8.048 ; 8.048 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 8.059 ; 8.059 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 8.575 ; 8.575 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 8.062 ; 8.062 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 8.830 ; 8.830 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 8.604 ; 8.604 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CK    ; -0.437 ; -33.641       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CK    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CK    ; -1.380 ; -115.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CK'                                                                                                                                                                                               ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.437 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.469      ;
; -0.437 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.469      ;
; -0.437 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.469      ;
; -0.437 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.469      ;
; -0.437 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.469      ;
; -0.431 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; -0.002     ; 1.461      ;
; -0.431 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; -0.002     ; 1.461      ;
; -0.430 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.462      ;
; -0.424 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.455      ;
; -0.424 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.455      ;
; -0.424 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.455      ;
; -0.424 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.455      ;
; -0.424 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.455      ;
; -0.424 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.455      ;
; -0.417 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 1.448      ;
; -0.417 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 1.448      ;
; -0.411 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.445      ;
; -0.411 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.445      ;
; -0.411 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.445      ;
; -0.411 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.445      ;
; -0.411 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.445      ;
; -0.411 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.445      ;
; -0.410 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; -0.002     ; 1.440      ;
; -0.410 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; -0.002     ; 1.440      ;
; -0.410 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.443      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.405 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.439      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.405 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.439      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.405 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.439      ;
; -0.405 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.438      ;
; -0.394 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.425      ;
; -0.394 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.425      ;
; -0.394 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.425      ;
; -0.394 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.425      ;
; -0.394 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.425      ;
; -0.394 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.425      ;
; -0.375 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.409      ;
; -0.372 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.403      ;
; -0.372 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.403      ;
; -0.372 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.403      ;
; -0.372 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.403      ;
; -0.372 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.403      ;
; -0.372 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.403      ;
; -0.353 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.387      ;
; -0.353 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.387      ;
; -0.353 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.387      ;
; -0.352 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; -0.002     ; 1.382      ;
; -0.348 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.380      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.375      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.375      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.375      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.375      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.375      ;
; -0.344 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; -0.001     ; 1.375      ;
; -0.342 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; -0.002     ; 1.372      ;
; -0.342 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; -0.002     ; 1.372      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.000      ; 1.373      ;
; -0.328 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 1.359      ;
; -0.328 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; -0.001     ; 1.359      ;
; -0.322 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; -0.002     ; 1.352      ;
; -0.321 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; -0.002     ; 1.351      ;
; -0.321 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; -0.002     ; 1.351      ;
; -0.321 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.354      ;
; -0.321 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.354      ;
; -0.321 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.354      ;
; -0.321 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.001      ; 1.354      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; -0.003     ; 1.346      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CK'                                                                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q   ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.264 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; bnt_sincrono:bnt_rd|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.416      ;
; 0.333 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.485      ;
; 0.384 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.536      ;
; 0.423 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.575      ;
; 0.426 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; -0.001     ; 0.577      ;
; 0.503 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; bnt_sincrono:bnt_wr|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.655      ;
; 0.545 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.697      ;
; 0.601 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; -0.001     ; 0.755      ;
; 0.612 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.764      ;
; 0.695 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.847      ;
; 0.724 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.876      ;
; 0.725 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.877      ;
; 0.727 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.879      ;
; 0.733 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.886      ;
; 0.735 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.888      ;
; 0.739 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.892      ;
; 0.756 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.908      ;
; 0.757 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.909      ;
; 0.777 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.929      ;
; 0.778 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.930      ;
; 0.784 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.936      ;
; 0.785 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.937      ;
; 0.790 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; ffd:FFD_00|q                                                                     ; CK           ; CK          ; 0.000        ; -0.007     ; 0.935      ;
; 0.800 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.953      ;
; 0.802 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.955      ;
; 0.806 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.959      ;
; 0.808 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 0.961      ;
; 0.852 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.004      ;
; 0.852 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.004      ;
; 0.852 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.004      ;
; 0.852 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.004      ;
; 0.852 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.004      ;
; 0.852 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.004      ;
; 0.852 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.004      ;
; 0.857 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; ffd:FFD_00|q                                                                     ; CK           ; CK          ; 0.000        ; -0.007     ; 1.002      ;
; 0.864 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.016      ;
; 0.875 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.001      ; 1.028      ;
; 0.882 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.034      ;
; 0.882 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.034      ;
; 0.882 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.034      ;
; 0.882 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.034      ;
; 0.882 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.034      ;
; 0.882 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.034      ;
; 0.882 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.034      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.890 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.043      ;
; 0.916 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.069      ;
; 0.916 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.069      ;
; 0.916 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.069      ;
; 0.917 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.069      ;
; 0.924 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.077      ;
; 0.924 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.077      ;
; 0.924 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.077      ;
; 0.930 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.082      ;
; 0.930 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.082      ;
; 0.930 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.082      ;
; 0.930 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.082      ;
; 0.930 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.082      ;
; 0.930 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.082      ;
; 0.930 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.082      ;
; 0.930 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.082      ;
; 0.930 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.082      ;
; 0.949 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 1.101      ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CK'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; 1.777  ; 1.777  ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 2.226  ; 2.226  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; 1.919  ; 1.919  ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.103  ; 0.103  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; 2.083  ; 2.083  ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; 1.921  ; 1.921  ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; 1.953  ; 1.953  ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; 1.910  ; 1.910  ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; 2.137  ; 2.137  ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; 2.023  ; 2.023  ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; 1.990  ; 1.990  ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; 2.031  ; 2.031  ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; 2.226  ; 2.226  ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; -0.005 ; -0.005 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; 1.895  ; 1.895  ; Rise       ; CK              ;
; WR         ; CK         ; 1.765  ; 1.765  ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; -1.657 ; -1.657 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 0.325  ; 0.325  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; -1.596 ; -1.596 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.325  ; 0.325  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; -1.581 ; -1.581 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; -1.675 ; -1.675 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; -1.712 ; -1.712 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; -1.578 ; -1.578 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; -1.698 ; -1.698 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; -1.684 ; -1.684 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; -1.570 ; -1.570 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; -1.676 ; -1.676 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; -1.604 ; -1.604 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.270  ; 0.270  ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; -1.583 ; -1.583 ; Rise       ; CK              ;
; WR         ; CK         ; -1.645 ; -1.645 ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 4.367 ; 4.367 ; Rise       ; CK              ;
; FU        ; CK         ; 4.334 ; 4.334 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 9.295 ; 9.295 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 9.219 ; 9.219 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 8.976 ; 8.976 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 8.963 ; 8.963 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 9.295 ; 9.295 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 9.028 ; 9.028 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 9.198 ; 9.198 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 9.212 ; 9.212 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 9.540 ; 9.540 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 9.434 ; 9.434 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 9.272 ; 9.272 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 9.135 ; 9.135 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 9.421 ; 9.421 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 9.135 ; 9.135 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 9.540 ; 9.540 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 9.441 ; 9.441 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 9.507 ; 9.507 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 9.496 ; 9.496 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 9.393 ; 9.393 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 9.452 ; 9.452 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 9.507 ; 9.507 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 9.362 ; 9.362 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 9.384 ; 9.384 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 9.433 ; 9.433 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 9.514 ; 9.514 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 9.511 ; 9.511 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 9.395 ; 9.395 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 9.409 ; 9.409 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 9.385 ; 9.385 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 9.408 ; 9.408 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 9.514 ; 9.514 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 9.409 ; 9.409 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 3.939 ; 3.939 ; Rise       ; CK              ;
; FU        ; CK         ; 3.932 ; 3.932 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 3.778 ; 3.778 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 4.504 ; 4.504 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 3.954 ; 3.954 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 3.941 ; 3.941 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 4.580 ; 4.580 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 3.778 ; 3.778 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 4.483 ; 4.483 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 4.497 ; 4.497 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 4.022 ; 4.022 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 4.658 ; 4.658 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 4.155 ; 4.155 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 4.022 ; 4.022 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 4.645 ; 4.645 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 4.025 ; 4.025 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 4.764 ; 4.764 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 4.665 ; 4.665 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 4.461 ; 4.461 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 4.766 ; 4.766 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 4.507 ; 4.507 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 4.541 ; 4.541 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 4.777 ; 4.777 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 4.461 ; 4.461 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 4.654 ; 4.654 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 4.703 ; 4.703 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 4.437 ; 4.437 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 4.816 ; 4.816 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 4.437 ; 4.437 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 4.450 ; 4.450 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 4.677 ; 4.677 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 4.456 ; 4.456 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 4.811 ; 4.811 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 4.706 ; 4.706 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.978   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CK              ; -1.978   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -185.634 ; 0.0   ; 0.0      ; 0.0     ; -115.38             ;
;  CK              ; -185.634 ; 0.000 ; N/A      ; N/A     ; -115.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RD         ; CK         ; 3.282 ; 3.282 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 4.243 ; 4.243 ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; 3.555 ; 3.555 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.839 ; 0.839 ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; 3.923 ; 3.923 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; 3.630 ; 3.630 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; 3.616 ; 3.616 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; 3.546 ; 3.546 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; 4.050 ; 4.050 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; 3.871 ; 3.871 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; 3.768 ; 3.768 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; 3.829 ; 3.829 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; 4.243 ; 4.243 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.617 ; 0.617 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; 3.533 ; 3.533 ; Rise       ; CK              ;
; WR         ; CK         ; 3.246 ; 3.246 ; Rise       ; CK              ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; -1.657 ; -1.657 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 0.325  ; 0.325  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; -1.596 ; -1.596 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 0.325  ; 0.325  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; -1.581 ; -1.581 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; -1.675 ; -1.675 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; -1.712 ; -1.712 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; -1.578 ; -1.578 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; -1.698 ; -1.698 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; -1.684 ; -1.684 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; -1.570 ; -1.570 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; -1.676 ; -1.676 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; -1.604 ; -1.604 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.270  ; 0.270  ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; -1.583 ; -1.583 ; Rise       ; CK              ;
; WR         ; CK         ; -1.645 ; -1.645 ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EM        ; CK         ; 7.935  ; 7.935  ; Rise       ; CK              ;
; FU        ; CK         ; 7.922  ; 7.922  ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 19.324 ; 19.324 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 19.120 ; 19.120 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 18.555 ; 18.555 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 18.537 ; 18.537 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 19.324 ; 19.324 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 18.698 ; 18.698 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 19.100 ; 19.100 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 19.116 ; 19.116 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 19.837 ; 19.837 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 19.603 ; 19.603 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 19.191 ; 19.191 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 18.934 ; 18.934 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 19.590 ; 19.590 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 18.938 ; 18.938 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 19.837 ; 19.837 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 19.611 ; 19.611 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 19.739 ; 19.739 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 19.722 ; 19.722 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 19.490 ; 19.490 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 19.525 ; 19.525 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 19.739 ; 19.739 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 19.462 ; 19.462 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 19.489 ; 19.489 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 19.538 ; 19.538 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 19.776 ; 19.776 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 19.738 ; 19.738 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 19.534 ; 19.534 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 19.544 ; 19.544 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 19.490 ; 19.490 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 19.549 ; 19.549 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 19.776 ; 19.776 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 19.521 ; 19.521 ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 3.939 ; 3.939 ; Rise       ; CK              ;
; FU        ; CK         ; 3.932 ; 3.932 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 3.778 ; 3.778 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 4.504 ; 4.504 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 3.954 ; 3.954 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 3.941 ; 3.941 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 4.580 ; 4.580 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 3.778 ; 3.778 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 4.483 ; 4.483 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 4.497 ; 4.497 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 4.022 ; 4.022 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 4.658 ; 4.658 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 4.155 ; 4.155 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 4.022 ; 4.022 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 4.645 ; 4.645 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 4.025 ; 4.025 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 4.764 ; 4.764 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 4.665 ; 4.665 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 4.461 ; 4.461 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 4.766 ; 4.766 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 4.507 ; 4.507 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 4.541 ; 4.541 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 4.777 ; 4.777 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 4.461 ; 4.461 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 4.654 ; 4.654 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 4.703 ; 4.703 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 4.437 ; 4.437 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 4.816 ; 4.816 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 4.437 ; 4.437 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 4.450 ; 4.450 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 4.677 ; 4.677 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 4.456 ; 4.456 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 4.811 ; 4.811 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 4.706 ; 4.706 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 661      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 661      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 220   ; 220  ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 2698  ; 2698 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 13 19:22:25 2023
Info: Command: quartus_sta projeto_6 -c projeto_6
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto_6.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CK CK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.978
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.978      -185.634 CK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -115.380 CK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.437
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.437       -33.641 CK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -115.380 CK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4558 megabytes
    Info: Processing ended: Wed Dec 13 19:22:27 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


