# ğŸ“ RelatÃ³rio TÃ©cnico - Coprocessador  em FPGA

## ğŸ“‘ SumÃ¡rio

- ğŸ¯ [Objetivos e Requisitos do Problema](#objetivos-e-requisitos-do-problema)
- ğŸ› ï¸ [Recursos Utilizados](#recursos-utilizados)
  - ğŸ”§ [Quartus Prime](#quartus-prime)
  - ğŸ’» [FPGA DE1-SoC](#fpga-de1-soc)
- ğŸš€ [Desenvolvimento e DescriÃ§Ã£o em Alto NÃ­vel](#desenvolvimento-e-descriÃ§Ã£o-em-alto-nÃ­vel)
  - ğŸ›ï¸ [Unidade de Controle](#unidade-de-controle)
  - ğŸ§® [ULA (Unidade LÃ³gica e AritmÃ©tica)](#unidade-lÃ³gica-aritmÃ©tica)
- ğŸ§ª [Testes, SimulaÃ§Ãµes, Resultados e DiscussÃµes](#testes-simulaÃ§Ãµes-resultados-e-discussÃµes)

---

## ğŸŒŸ IntroduÃ§Ã£o



## ğŸ¯ Objetivos e Requisitos do Problema



### ğŸ“‹ Requisitos do Projeto
1. O cÃ³digo deve ser escrito em linguagem Verilog;
2. O sistema sÃ³ poderÃ¡ utilizar os componentes disponÃ­veis na placa;
3. ImplementaÃ§Ã£o dos seguintes algoritmos para o redimensionamento
das imagens, ambos em passos de 2X:
  3.1. AproximaÃ§Ã£o (Zoom in)
  3.1.1. Vizinho Mais PrÃ³ximo (Nearest Neighbor Interpolation);
  3.1.2. ReplicaÃ§Ã£o de Pixel (Pixel Replication / Block Replication)
  3.2. ReduÃ§Ã£o (Zoom out)
  3.2.1. DecimaÃ§Ã£o / Amostragem (Nearest Neighbor for Zoom Out)
  3.2.2. MÃ©dia de Blocos (Block Averaging / Downsampling with Averaging)
1. As imagens sÃ£o representadas em escala de cinza e cada elemento da imagem
(pixel) deverÃ¡ ser representado por um nÃºmero inteiro de 8 bits.
4.5. Devem ser utilizados chaves e/ou botÃµes para determinar a ampliaÃ§Ã£o e
reduÃ§Ã£o da imagem;
4.6. O coprocessador deve ser compatÃ­vel com o processador ARM (Hard Processor
System - HPS) para viabilizar o desenvolvimento das prÃ³ximas etapas.


## ğŸ› ï¸ Recursos Utilizados

### ğŸ”§ Ferramentas 

#### ğŸ’» Quartus Prime

- SÃ­ntese e CompilaÃ§Ã£o:

O Quartus Prime Ã© utilizado para compilar o projeto em Verilog, convertendo a descriÃ§Ã£o HDL em uma implementaÃ§Ã£o fÃ­sica adequada para a FPGA. Durante esse processo, o compilador realiza a sÃ­ntese lÃ³gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas lÃ³gicas e a alocaÃ§Ã£o dos recursos internos da FPGA, conforme as recomendaÃ§Ãµes descritas no User Guide: Compiler.

- ReferÃªncia oficial: 
[**Quartus Prime Guide**](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-software/user-guides.html)

#### ğŸ’» FPGA DE1-SoC

- EspecificaÃ§Ãµes TÃ©cnicas:

A placa DE1-SoC, baseada no FPGA Cyclone V SoC (modelo 5CSEMA5F31C6N), conta com aproximadamente 85K elementos lÃ³gicos (LEs), 4.450 Kbits de memÃ³ria embarcada e 6 blocos DSP de 18x18 bits. Essas caracterÃ­sticas permitem a implementaÃ§Ã£o de designs complexos e o processamento paralelo de dados.

-   PerifÃ©ricos Utilizados:
    
        
    -   Acesso Ã  Chip Memory:
        O design utiliza diretamente a memÃ³ria embarcada na FPGA para armazenamento temporÃ¡rio de dados e matrizes, eliminando a necessidade de interfaces externas para memÃ³ria DDR3.
        

- ReferÃªncia oficial:
[**Manual da Placa**](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836&PartNo=4)

### Materiais

#### VGA module

- ReferÃªncia oficial:
[**Verilog VGA module**](https://vanhunteradams.com/DE1/VGA_Driver/Driver.html)






## ğŸš€ Desenvolvimento e DescriÃ§Ã£o em Alto NÃ­vel

## ğŸ›ï¸ Unidade de Controle

matrizes.

### ğŸ“œ Instruction Set Architecture



ğŸ“‹ Conjunto de instruÃ§Ãµes do coprocessador:

### ğŸ”¢ InstruÃ§Ãµes aritmÃ©ticas e seus CÃ³digos Hexadecimais


### ğŸ“¥ InstruÃ§Ãµes de movimentaÃ§Ã£o de dados e seus CÃ³digos Hexadecimais


### ğŸ”„ Etapas de processamento



---

#### âš™ï¸ Execute



---

#### Processamento 



###  Banco de Registradores


#### ğŸ–¼ï¸ Diagrama Funcional



#### ğŸ“Œ Tipos de Registradores


## MemÃ³ria

A memÃ³ria desempenha um papel crucial em co-processadores, pois Ã© nela que as instruÃ§Ãµes e dados necessÃ¡rios para o processamento sÃ£o acessados. No projeto desenvolvido, utilizamos a **OnChip Memory** da FPGA DE1-SoC. Essa memÃ³ria funciona como uma memÃ³ria RAM simples e possui parÃ¢metros configurÃ¡veis, permitindo um controle mais eficiente durante o processamento.

Neste projeto, a memÃ³ria foi projetada de forma enxuta, com o Ãºnico objetivo de permitir o armazenamento e recebimento de instruÃ§Ãµes e os resultados apÃ³s a finalizaÃ§Ã£o dos processos aritmÃ©ticos.

#### ParÃ¢metros de entrada e saÃ­da da memÃ³ria:

- **clk**: Sinal de clock utilizado para sincronizar a memÃ³ria com o restante do sistema.
- **wren**: Sinal de controle que permite a escrita na memÃ³ria.
- **Mem_data**: Canal de 16 bits utilizado para a escrita de dados na memÃ³ria (barramento de 16 bits).
- **q**: Canal de saÃ­da de dados da memÃ³ria, tambÃ©m com barramento de 16 bits, responsÃ¡vel por retornar os dados armazenados.
- **address**: Entrada de dados que especifica o endereÃ§o de memÃ³ria a ser acessado, permitindo a leitura ou escrita no local desejado.

#### Diagrama da memÃ³ria
---
<p align="center">
<img src="/home/clara/Downloads/diagramaknn" width="350"/>
</p>
---

## Leitura de Dados da MemÃ³ria

A leitura dos dados da memÃ³ria Ã© realizada diretamente na unidade de controle. A lÃ³gica foi projetada para lidar com as matrizes de tamanho fixo 5x5, como mencionado anteriormente, e garantir a eficiÃªncia ao acessar os dados sequenciais da memÃ³ria.



### Processo de Leitura:

1. **InÃ­cio do processo de leitura:**
   - Quando `loadingMatrix` Ã© zero, isso significa que ainda nÃ£o comeÃ§amos a carregar a matriz. Portanto e o contador de carregamento (`load_counter`) Ã© zerado.
   - O sinal `read_pending` Ã© ativado para aguardar a leitura dos dados.
   - Se a matriz que estamos carregando for a matriz A (`Flag_A == 0`), o vetor `matrix1` Ã© zerado; caso contrÃ¡rio, a matriz B (`matrix2`) Ã© zerada.

2. **Carregamento dos dados:**
   - O cÃ³digo verifica se a matriz ainda nÃ£o foi completamente carregada. Se nÃ£o foi, ele usa o contador de carregamento para calcular a linha e a coluna do elemento a ser lido e mapeado na posiÃ§Ã£o correta da memÃ³ria.
   - A matriz Ã© preenchida utilizando Ã­ndices virtuais, `virt_idx1` e `virt_idx2`, que sÃ£o calculados com base no contador `load_counter`. Esses Ã­ndices indicam a posiÃ§Ã£o na matriz de 5x5. Isso Ã© feito para armazenar e trabalhar com matrizes menores no formato 5x5 de forma correta.
   - O cÃ³digo tambÃ©m cuida de separar os dados de 16 bits, onde 8 bits sÃ£o lidos de cada vez. Se for a matriz A (`Flag_A == 0`), os dados sÃ£o colocados em `matrix1`; caso contrÃ¡rio, em `matrix2`.

3. **Controle de ciclos:**
   - A cada ciclo, o contador de leitura (`load_counter`) Ã© incrementado em 2, jÃ¡ que estamos lendo dois nÃºmeros (16 bits) por vez. O endereÃ§o de memÃ³ria Ã© atualizado para acessar a prÃ³xima posiÃ§Ã£o, e a variÃ¡vel `read_pending` Ã© ativada novamente.

4. **Finalizando o carregamento:**
   - Quando todos os dados da matriz foram lidos, o sinal `load_done` Ã© ativado, indicando que o carregamento da matriz foi concluÃ­do.

## Escrita de Dados na MemÃ³ria

A escrita dos dados segue uma lÃ³gica semelhante Ã  da leitura, mas com o objetivo de gravar os resultados apÃ³s o processamento das matrizes. Dessa forma, a escrita das matrizes resultantes sÃ£o feitas da seguinte forma:


### CÃ³digo de Escrita:


### Processo de Escrita:

1. **Controle de Escrita:**
   - A escrita dos dados Ã© iniciada ao ativar o sinal de controle  `WB`.
   - O vetor `write_data` Ã© preenchido com os dados do resultado, onde o valor de `result` Ã© dividido em duas partes. A primeira parte (8 bits) vai para `write_data[15:8]`, e a segunda parte vai para `write_data[7:0]`.

2. **CÃ¡lculo do EndereÃ§o de MemÃ³ria:**
   - O endereÃ§o de memÃ³ria Ã© calculado com base no endereÃ§o base, somando o offset de cada par de elementos (dois elementos por palavra na memÃ³ria).

3. **Controle de Ciclos de Escrita:**
   - Um contador (`write_counter`) Ã© usado para controlar o nÃºmero de ciclos de escrita. A cada ciclo, ele Ã© incrementado atÃ© atingir o limite de 3, e entÃ£o o contador Ã© resetado.
   - O contador `store_counter` Ã© utilizado para indicar o elemento atual a ser armazenado.

4. **Finalizando a Escrita:**
   - Quando todos os 25 elementos da matriz 5x5 (representados por `store_counter` atÃ© o valor 24) forem gravados na memÃ³ria, o sinal `WB` Ã© desativado, indicando que a escrita foi concluÃ­da, e o sinal `write_done` Ã© ativado, finalizando o processo.

A implementaÃ§Ã£o das operaÃ§Ãµes de leitura e escrita foram projetadas para otimizar a interaÃ§Ã£o com a memÃ³ria, garantindo uma sincronizaÃ§Ã£o eficiente com o processo de manipulaÃ§Ã£o das matrizes. As decisÃµes de projeto adotadas, como o controle de ciclos e o uso de buffers de 5x5, permitem que os dados sejam acessados e armazenados de forma eficaz, minimizando desperdÃ­cio de ciclos e garantindo a integridade dos resultados ao final do processamento.


### ğŸ—ï¸ Arquitetura

#### MÃ³dulo Principal (`alu.v`)

- Controla todas as operaÃ§Ãµes
- Seleciona sub-mÃ³dulos baseado no opcode
- Gerencia sinais de clock, done e overflow

#### Sub-mÃ³dulos Especializados

| MÃ³dulo                      | OperaÃ§Ã£o | DescriÃ§Ã£o                     |
| --------------------------- | -------- | ----------------------------- |
| `alu_sum_module`            | A + B    | Soma elemento a elemento      |
| `alu_subtraction_module`    | A - B    | SubtraÃ§Ã£o elemento a elemento |
| `alu_multiplication_module` | A Ã— B    | MultiplicaÃ§Ã£o matricial       |
| `alu_opposite_module`       | -A       | Matriz oposta                 |
| `alu_transpose_module`      | Aáµ€       | Matriz transposta             |
| `alu_scalar_module`         | kÂ·A      | MultiplicaÃ§Ã£o por escalar     |
| `alu_determinant_module`    | det(A)   | CÃ¡lculo de determinante       |

### ğŸ“Š OperaÃ§Ãµes Suportadas



## ğŸ” DetecÃ§Ã£o de Overflow

- Soma/SubtraÃ§Ã£o: Verifica mudanÃ§a inesperada no bit de sinal

- MultiplicaÃ§Ã£o: Checa se bits superiores diferem do bit de sinal

- Determinante: Verifica se resultado excede 8 bits

## âš™ï¸ Como Executar



#### ğŸ“¥ Como a ULA recebe os dados e sinais de controle

ApÃ³s a UC [(Unidade de Controle)](#unidade-de-controle) obter as matrizes e o opcode da operaÃ§Ã£o, ela realiza a tratativa e o empacotamento dos dados. Em seguida, envia para a ULA 25 bytes, cada um representando um elemento da matriz mÃ¡xima suportada: uma matriz quadrada 5x5.

Essa padronizaÃ§Ã£o permite que a ULA opere diretamente sobre o conjunto de dados sem a necessidade de redefinir estruturas internas para diferentes dimensÃµes de matriz.

#### ğŸ“¤ Como os resultados sÃ£o manipulados e retornados

A ULA opera sempre com matrizes de ordem 5x5, mesmo quando a matriz de entrada possui uma ordem inferior (como 2x2 ou 4x4). Para operaÃ§Ãµes como soma, subtraÃ§Ã£o, transposiÃ§Ã£o, matriz oposta, produto por escalar e multiplicaÃ§Ã£o de matrizes, o tamanho real da matriz nÃ£o influencia no resultado, pois os elementos fora da regiÃ£o vÃ¡lida sÃ£o preenchidos com zero.

Essa estratÃ©gia permite que todas as operaÃ§Ãµes sejam realizadas por um Ãºnico mÃ³dulo, otimizando a lÃ³gica e facilitando o suporte a diferentes dimensÃµes de matrizes de forma unificada.

Os valores sÃ£o preenchidos corretamente nos espaÃ§os correspondentes da "fita de bytes", que posteriormente Ã© retornada Ã  UC (Unidade de Controle) para processamento ou exibiÃ§Ã£o.

#### âš ï¸ AtenÃ§Ã£o ao cÃ¡lculo do determinante:

Para a operaÃ§Ã£o de determinante, o tamanho da matriz impacta diretamente o resultado. Por isso, Ã© utilizado o [Teorema de Laplace](https://pt.wikipedia.org/wiki/Teorema_de_Laplace), e hÃ¡ um mÃ³dulo dedicado para cada tamanho de matriz, garantindo precisÃ£o no cÃ¡lculo para matrizes de diferentes ordens.

## ğŸ§ª Testes e SimulaÃ§Ãµes

A metodologia de Testes usada para garantir o correto funcionamento da ULA foram conduzidos em duas etapas:

SimulaÃ§Ã£o via Icarus Verilog, inicialmente, todos os mÃ³dulos foram testados de forma isolada utilizando o simulador Icarus Verilog. ApÃ³s a validaÃ§Ã£o por simulaÃ§Ã£o, o projeto foi sintetizado no ambiente Quartus Prime II e implementado na placa DE1-SoC, replicando o ambiente final de operaÃ§Ã£o do co-processador.

## ğŸ“ˆ AnÃ¡lise dos Resultados


## ğŸ“‰ Desempenho e Uso de Recursos


## ğŸ’­ DiscussÃµes e Melhorias Futuras

## âœï¸ Colaboradores

Este projeto foi desenvolvido por:

- [**Julia Santana**](https://github.com/) 
- [**Maria Clara**](https://github.com/) 
- [**Vitor DÃ³rea**](https://github.com/)
Agradecimentos ao(a) professor(a) [**Angelo Duarte**] pela orientaÃ§Ã£o.

---



# Processamento_de_imagem_FPGA

## ğŸ“ Sobre o Projeto 
Objetivo do projeto.

- ğŸ“Œ Funcionalidades

  

  ### ğŸ”§ Como o Sistema Funciona 


## ğŸ“ƒ Requisitos 


## ğŸ› ï¸  Arquitetura

### Tecnologias


| Arquivo  | DescriÃ§Ã£o |
| ------------- |:-------------:|
|     |  |
|       |  |
| | |
|   | |
|     | |
|     |  |

