# PLCT实验室在RISC-V开发工具方向上的2020规划

当前版本：V1-20200106

Hi all，

软件所PLCT实验室2020年在 RISC-V 开源开发工具上的路线图已经确定。

我们通过先前的「许愿池计划」公开收集了同行中对于RISC-V编译及开发工具的期待。并没有太意外的，绝大部分的许愿来自于私下的交流与讨论（而不是公开的 GitHub issues）。目前我们收集并确认要做的工作如下：

## V8 for RISC-V

这将作为PLCT在2020年确定交付并贡献给 RISC-V 社区的工作。

目前基线是将 Sifive 的 Hifive 系列作为构建的目标。同时，对于国内出现的高端 RV64 芯片将进行优先支持。

## Clang/LLVM Support for RISC-V

今年将一个一个的填坑，将 Clang++/LLVM for RISC-V 逐步做到跟 GNU GCC/g++ 同等能力或超过。

新指令集的支持，例如 rvv-llvm 等依然会继续，形成一个完整的开源实现。正确能够跟 Sifive 已经提交 Review 的 rvv WIP 实现一起进入 upstream。

## OpenCV for RISC-V

今年尝试进行支持。目前还不太了解，具体待定。主要是实习生团队在尝试。

## 方舟编译器 for RISC-V

只要方舟编译器的 codgen （和 Runtime？） 能够按照路线图 2020/05 完全开源，我们PLCT就会在2020年结束之前完成方舟编译器的 RISC-V 后端。运行时部分依赖于方舟编译器的参考运行时的规范公开（不需要代码公开，设计规范公开即可）。

## 其他被提到但是没有被同等对待的愿望

### 更加智能好用的IDE

Sifive 基于 Eclipse 的 IDE 已经能够满足基本需求。更好用的IDE需要考虑具体的场景进行。我们欢迎有具体场景需求的厂商或研究机构跟我们讨论。

### OpenJDK

这是呼声最高的。评估了下规模，我们现有的人力搞不定。

### ROS

评估了下，相对容易 porting， 核心是一个通信架构，没有太多细节结构相关的东西。

要是有需要可以联系我们。

## 大量招募实习生

如上，我们宏伟的计划已经在这里了。接下来我们需要大量有理想有干劲的同学（也就是你）的加入。来一起做点有意思的事情吧！戳 mingjie@iscas.ac.cn 发送简历。
