---
title: 05_ALU (de)
date: 2022-03-11
category:
link: 
description: 
type: text
menu:
  docs:
    parent: "digital_logic"
    weight: 25
---

== Die ALU, das Schweizer Taschenmesser jeder CPU

Heute möchte der Autor einen wichtigen Teil jeder CPU vorstellen:
Die Arithmetisch-Logische-Einheit (ALU), von der wir bereits einige Funktionen kennen,
 die in den vorherigen Blog-Beiträgen vorgestellt wurden. In diesem Beitrag wollen wir die
Lücken systematisch schließen.
Zeit für eine kurze Zusammenfassung: Die Logikfunktionen 'und', 'oder', 'nicht' und 'xor'
wurden vorgestellt, ebenso wie die arithmetischen Funktionen „add“ und „sub“ für ganze Zahlen.
 Nun wollen wir die meisten dieser Funktionen in einer Einheit zusammenfassen,
der 1-Bit-ALU-Zelle.

Bild:../images/how_does_cpu/alu_symbol.svg[width=„100%“]

[width=„50%“,cols=„5,4,2,2,4“,options=„header“]
|===
| Funktion | Beschreibung | Ainvert | Binvert | Operation
| und | a & b | 0 | 0 | 00
| oder | a \| b | 0 | 0 | 01
| add |a + b | 0 | 0 | 10
| sub |a - b | 0 | 1 | 10
| slt |a < b | 0 | 1 | 11
| nor |a nor b | 1 | 1 | 00
| nand | a nand b | 1 | 1| 01
|===


=== Eine 1-Bit-ALU-Zelle
Um die Dinge einfach zu halten, implementieren wir eine ALU für 1 Bit,
die dann einfach durch Wiederholung an jede Bitbreite angepasst werden kann.
 Wir führen eine Implementierung ein, die
von Hennessey und Peterson entworfen wurde und aus dem beliebten Buch
„Computer Organization and Design (RISC-V) Edition“ von Hennessey und Patterson stammt.

image:../images/how_does_cpu/1bit_alu_cell.svg[width=„80%“]

Die Implementierung unterstützt die grundlegenden Operationen
„und“, „oder“, „addieren“ und „subtrahieren“. Wie wir bereits gelernt haben, kann die Subtraktion
als Zweierkomplement realisiert werden: Invertieren des Eingangs B und Setzen des Übertragseingangs auf Eins.

=== Aufbau einer n-Bit-ALU

Die 1-Bit-ALU-Zelle, die wir im ersten Abschnitt erstellt haben, kann mit einer n-Bit-ALU verkettet werden.
Die letzte ALU-Zelle in der Kette unterscheidet sich ein wenig von der regulären Zelle, da sie auch
einen Überlauferkennungsschaltkreis enthält. Wir werden später in diesem Artikel darauf zurückkommen.

Bild:../images/how_does_cpu/1bit_alu_cell_with_overflow.svg[width=„80%“]


Bild:../images/how_does_cpu/alu_array_with_less.svg[width=„60%“]
////
// == A 4-bit ALU
//
// To keep things simple we show an example of an ALU with a bit
// Bitbreite von nur 4 Bit und nur wenigen grundlegenden Anweisungen
// Wenn das Prinzip jedoch klar ist, kann es leicht
// auf eine größere Bitbreite erweitert werden. (Inspiriert von
// http://www.csc.villanova.edu/~mdamian/Past/csc2400fa13/assign/ALU.html[diese Website])
//
// image:../images/how_does_cpu/alu_schematic.svg[width=„100%“]
//
// ==== Bitweise UND und ODER
// Für die bitweisen logischen Operationen setzen wir einfach ein Gatter pro
// Bit-Slice ein. So hat jedes Bit ein dediziertes UND-Gatter sowie ein ODER-Gatter.
//
// image:../images/how_does_cpu/and_array.svg[width=„100%“]
//
// image:../images/how_does_cpu/or_array.svg[width=„100%“]
////



////
// ==== Addition und Subtraktion
//
// Für die Addition können wir zwischen einem einfachen Ripple-Carry-Adder (RCA)
// oder einer Art Carry-Look-Ahead-Adder (CLA) wählen. Der Einfachheit halber wählen wir
// den RCA, aber beachten Sie, dass diese Implementierung bei hohen Bitbreiten sehr langsam wird
//!
//
// image:../images/how_does_cpu/fulladder_cell.svg[width=„60%“]
//
// image:../images/how_does_cpu/fulladder_structure.svg[width=„100%“]
//
// Wir haben auch bereits gesehen, wie die Subtraktion implementiert werden kann. Dies könnte
// auch eine andere dedizierte Schaltung sein. Aber da wir schlau sind, verwenden wir die clevere
// Lösung von XORs, die den Inversions-Teil übernimmt, und einen Übertrag-Eingang von eins für das niedrigste Bit,
// der den Inkrement-Teil des Zweierkomplements übernimmt, wie wir bereits
// in einem der vorherigen Beiträge gesehen haben.
////

=== Set-less-than
Wir wollen, dass die komplette ALU einen weiteren grundlegenden Befehl unterstützt: set-less-than (slt),
der notwendig ist, um später Verzweigungsoperationen zu ermöglichen. Für diese Operation ist der zusätzliche Eingang „less“
vorgesehen. Die ALU unterstützt also eine Anweisung, die in C wie folgt aussieht:
____
(a < b)? 1 : 0
____

Dies kann einfach durch Subtrahieren von b  von a und Testen, ob der Wert kleiner als Null ist, implementiert werden.
Bei der Implementierung erhält jede ALU-Zelle in der Kette mit Ausnahme des niedrigstwertigen Bits eine Null am Eingang „less“.
Die erste ALU-Zelle erhält das Ergebnis der letzten Zelle, die das höchstwertige Bit darstellt. Da
das höchstwertige Bit auch das Vorzeichenbit darstellt, können wir einfach eine Eingabe an das niedrigstwertige Bit weiterleiten und sind fertig.
Dies ist jedoch nicht der Fall, falls die Subtraktion zu einem Überlauf führen könnte.

Außerdem fügen wir ein NOR-Gatter mit Eingaben von allen Ergebnisbits hinzu, um eine Null zu erkennen.

Bild:../images/how_does_cpu/alu_array_with_zero.svg[width=„60%“]



==== Überlauferkennung

Die letzte 1-Bit-ALU-Zelle in der Kette hat einen weiteren Ausgang „Überlauf“, um einen Überlauf
bei der Addition von zwei Ganzzahlwerten anzuzeigen.
Dies ermutigt den geneigten Leser, die Wahrheitstabelle und die Schaltung als Übung abzuleiten.

//Aber statt der verbreiteten Lösung von Henessey und Patterson
//möchte der Autor eine alternative Implementierung vorstellen
//, um https://www.geeksforgeeks.org/overflow-in-arithmetic-addition-in-binary-number-system/[hier] zu finden.

image:../images/how_does_cpu/1bit_alu_cell_with_overflow.svg[width=„120%“]

Bei einer Zweierkomplement-Interpretation tritt ein Überlauf in zwei Fällen auf:

1. Zwei positive Zahlen werden addiert, das Ergebnis wird negativ
2. Zwei negative Zahlen werden addiert, das Ergebnis wird positiv

Die Wahrheitstabelle für den Überlauf sieht wie folgt aus (die Originalquelle
finden Sie unter http://teaching.idallen.com/dat2343/01f/notes/overflow.txt[hier])

[options=„header“]
|==================
| Binv| a(n-1) | b(n-1) | c(n-1) | OF
| 0 | 0 | 0 | 0 | 0
| 0 | 0 | 0 | 1 | 1
| 0 | 0 | 1 | 0 | 0
| 0 | 0 | 1 | 1 | 0
| 0 | 1 | 0 | 0 | 0
| 0 | 1 | 0 | 1 | 0
| 0 | 1 | 1 | 0 | 1
| 0 | 1 | 1 | 1 | 0
| 1 | 0 | 0 | 0 | 0
| 1 | 0 | 0 | 1 | 0
| 1 | 0 | 1 | 0 | 0
| 1 | 0 | 1 | 1 | 1
| 1 | 1 | 0 | 0 | 1
| 1 | 1 | 0 | 1 | 0
| 1 | 1 | 1 | 0 | 0
| 1 | 1 | 1 | 1 | 0
|==================

Der von Logisim erzeugte Schaltkreis sieht dementsprechend aus:

image:../images/how_does_cpu/overflow_detection_gates.png[width=„45%“]


// Um dies zu erkennen, genügt ein einfaches XOR mit den Eingängen von Carry-In und Carry-Out.

// image:../images/how_does_cpu/1bit_alu_cell_with_xor.svg[width=„120%“]

////
// ==== Erweiterung der ALU
// Wie wir sehen können, ist die vorherige ALU ein echtes Minimalbeispiel.
// Daher erweitern wir sie um zwei zusätzliche logische Operationen NOT und
// XOR. Um die Anzahl der Gatter gering zu halten, verwenden wir das XOR-Gatter
// in den Halbaddierern auf geschickte Weise.
//
// image:../images/how_does_cpu/fulladder_structure_with_xor.svg[width=„100%“]
//
// Außerdem fügen wir acht Inverter (4 für jeden Eingang, A und B)
// zur Tabelle hinzu. Aber um all die ganz neuen Funktionen nutzen zu können, brauchen wir ein paar
// mehr Multiplexer.
//
// image:../images/how_does_cpu/alu_schematic_extended.svg[width=„100%“]
//
// Wenn wir uns jedoch die folgende Wahrheitstabelle ansehen, sehen wir, dass
// viel ungenutzter Platz vorhanden ist. Dieser ist für spätere Erweiterungen reserviert.
//
// [options=„header“]
// |==================
// | c3| c2 | c1 | c0 | Y
// | 0 | 0 | 0 | 0 | A und B
// | 0 | 0 | 0 | 1 | A oder B
// | 0 | 0 | 1 | 0 | undefiniert
// | 0 | 0 | 1 | 1 | undefiniert
// | 0 | 1 | 0 | 0 | A\
// | 0 | 1 | 0 | 1 | B\
// | 0 | 1 | 1 | 0 | A xor B
// | 0 | 1 | 1 | 1 | A xor B
// | 1 | 0 | 0 | 0 | A+B
// | 1 | 0 | 0 | 1 | A-B
// | 1 | 0 | 1 | 0 | -
// | 1 | 0 | 1 | 1 | -
// | 1 | 1 | 0 | 0 | -
// | 1 | 1 | 0 | 1 | -
// | 1 | 1 | 1 | 0 | -
// | 1 | 1 | 1 | 1 | -
// |==================
////



Multiplexer und Demultiplexer

Um eine Leitung aus mehreren Quellen auszuwählen,
 benötigen wir eine weitere Schlüsselkomponente, den Multiplexer.
Multiplexer kommen an mehreren Stellen vor,
in einer ALU werden sie jedoch zur Auswahl einer der logischen
oder arithmetischen Operationen verwendet, wie wir später sehen werden.

image:../images/how_does_cpu/multiplexer_symbol.svg[width=„60%“]

image:../images/how_does_cpu/multiplexer_principle.svg[width=„75%“]


Der Demultiplexer – wie der Name schon sagt – hat die genau entgegengesetzte Aufgabe
und verteilt das Signal auf einer Leitung (Eingang) auf einen
von mehreren Ausgängen, je nach Auswahlbit(s).

image:../images/how_does_cpu/demultiplexer_principle.svg[width=„75%“]

=== Multiplexer in komplementärer Pass-Transistor-Logik

Wir zeigen und implementieren den Multiplexer in Pass-Transistor-Logik,
da dies das ressourceneffizienteste Design ist...

image:../images/how_does_cpu/mux_ptl.svg[width=„65%“]





