TimeQuest Timing Analyzer report for lab_10_mp_EC2
Sat May 29 20:27:15 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab_10_mp_EC2                                      ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 293.08 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.412 ; -53.380            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.295 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -70.914                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.412 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.348     ; 3.059      ;
; -2.220 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.348     ; 2.867      ;
; -2.158 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.066     ; 3.087      ;
; -2.014 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.985      ;
; -1.978 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.349     ; 2.624      ;
; -1.970 ; A[7]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.568      ;
; -1.970 ; A[7]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.568      ;
; -1.970 ; A[7]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.568      ;
; -1.970 ; A[7]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.568      ;
; -1.970 ; A[7]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.568      ;
; -1.950 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.921      ;
; -1.934 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.905      ;
; -1.932 ; A[4]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.530      ;
; -1.932 ; A[4]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.530      ;
; -1.932 ; A[4]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.530      ;
; -1.932 ; A[4]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.530      ;
; -1.932 ; A[4]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.530      ;
; -1.928 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.348     ; 2.575      ;
; -1.912 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.349     ; 2.558      ;
; -1.897 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.868      ;
; -1.896 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.349     ; 2.542      ;
; -1.894 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.348     ; 2.541      ;
; -1.891 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.862      ;
; -1.870 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.258      ; 3.123      ;
; -1.848 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.066     ; 2.777      ;
; -1.837 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.808      ;
; -1.832 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.067     ; 2.760      ;
; -1.821 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.792      ;
; -1.800 ; A[5]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.398      ;
; -1.800 ; A[5]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.398      ;
; -1.800 ; A[5]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.398      ;
; -1.800 ; A[5]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.398      ;
; -1.800 ; A[5]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.398      ;
; -1.773 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.744      ;
; -1.757 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.258      ; 3.010      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.746 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.717      ;
; -1.719 ; A[3]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.059     ; 2.655      ;
; -1.719 ; A[3]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.059     ; 2.655      ;
; -1.719 ; A[3]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.059     ; 2.655      ;
; -1.719 ; A[3]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.059     ; 2.655      ;
; -1.719 ; A[3]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.059     ; 2.655      ;
; -1.718 ; A[0]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.653      ;
; -1.718 ; A[0]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.653      ;
; -1.718 ; A[0]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.653      ;
; -1.718 ; A[0]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.653      ;
; -1.718 ; A[0]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.653      ;
; -1.717 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.688      ;
; -1.714 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.685      ;
; -1.708 ; A[6]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.306      ;
; -1.708 ; A[6]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.306      ;
; -1.708 ; A[6]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.306      ;
; -1.708 ; A[6]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.306      ;
; -1.708 ; A[6]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.397     ; 2.306      ;
; -1.699 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.670      ;
; -1.697 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.258      ; 2.950      ;
; -1.688 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.659      ;
; -1.643 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.614      ;
; -1.642 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.574      ;
; -1.629 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.600      ;
; -1.623 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.594      ;
; -1.604 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.575      ;
; -1.581 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.552      ;
; -1.580 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.348     ; 2.227      ;
; -1.579 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.258      ; 2.832      ;
; -1.570 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.541      ;
; -1.541 ; A[1]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.476      ;
; -1.541 ; A[1]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.476      ;
; -1.541 ; A[1]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.476      ;
; -1.541 ; A[1]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.476      ;
; -1.541 ; A[1]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.476      ;
; -1.520 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.491      ;
; -1.515 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.066     ; 2.444      ;
; -1.505 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.476      ;
; -1.481 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.348     ; 2.128      ;
; -1.466 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.024     ; 2.437      ;
; -1.433 ; A[2]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.368      ;
; -1.433 ; A[2]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.368      ;
; -1.433 ; A[2]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.368      ;
; -1.433 ; A[2]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.368      ;
; -1.433 ; A[2]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.060     ; 2.368      ;
; -1.396 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.067     ; 2.324      ;
; -1.372 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.261      ; 2.628      ;
; -1.350 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.282      ;
; -1.344 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.276      ;
; -1.334 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.265      ;
; -1.313 ; state.s_sub                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.067     ; 2.241      ;
; -1.306 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.349     ; 1.952      ;
; -1.259 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.261      ; 2.515      ;
; -1.227 ; state.s_input                                                                                               ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.067     ; 2.155      ;
; -1.223 ; state.s_load                                                                                                ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.066     ; 2.152      ;
; -1.223 ; state.s_load                                                                                                ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.066     ; 2.152      ;
; -1.223 ; state.s_load                                                                                                ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.066     ; 2.152      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.378      ; 0.860      ;
; 0.299 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.378      ; 0.864      ;
; 0.306 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.378      ; 0.871      ;
; 0.317 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.378      ; 0.882      ;
; 0.319 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.385      ; 0.891      ;
; 0.330 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.385      ; 0.902      ;
; 0.348 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.378      ; 0.913      ;
; 0.352 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.386      ; 0.925      ;
; 0.357 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.375 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.595      ;
; 0.377 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.596      ;
; 0.378 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.385      ; 0.950      ;
; 0.413 ; state.s_decode3                                                                          ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.632      ;
; 0.415 ; state.s_decode3                                                                          ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.634      ;
; 0.415 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.634      ;
; 0.415 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.634      ;
; 0.417 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.636      ;
; 0.418 ; state.s_decode3                                                                          ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.637      ;
; 0.438 ; IR[5]                                                                                    ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.657      ;
; 0.489 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.708      ;
; 0.508 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.728      ;
; 0.516 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.736      ;
; 0.537 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; IR[6]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.756      ;
; 0.539 ; IR[6]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.758      ;
; 0.541 ; IR[6]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.760      ;
; 0.542 ; IR[6]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.761      ;
; 0.543 ; IR[6]                                                                                    ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.762      ;
; 0.546 ; IR[6]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.765      ;
; 0.548 ; IR[6]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.377      ; 1.113      ;
; 0.558 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.777      ;
; 0.561 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.780      ;
; 0.563 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.782      ;
; 0.583 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.802      ;
; 0.600 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.819      ;
; 0.600 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.819      ;
; 0.600 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.819      ;
; 0.601 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.820      ;
; 0.621 ; IR[5]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.840      ;
; 0.633 ; IR[5]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.852      ;
; 0.636 ; IR[5]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.855      ;
; 0.645 ; IR[5]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.864      ;
; 0.645 ; IR[5]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.864      ;
; 0.646 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.894      ;
; 0.648 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.867      ;
; 0.657 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.905      ;
; 0.666 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.914      ;
; 0.667 ; IR[5]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.886      ;
; 0.676 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.895      ;
; 0.684 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.903      ;
; 0.700 ; IR[6]                                                                                    ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.063      ; 0.920      ;
; 0.703 ; state.s_add                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.922      ;
; 0.708 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.956      ;
; 0.709 ; IR[5]                                                                                    ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.063      ; 0.929      ;
; 0.744 ; IR[7]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.963      ;
; 0.747 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.063      ; 0.967      ;
; 0.763 ; IR[7]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.982      ;
; 0.764 ; IR[7]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.983      ;
; 0.773 ; IR[7]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.992      ;
; 0.783 ; IR[7]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 1.002      ;
; 0.789 ; IR[7]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.062      ; 1.008      ;
; 0.808 ; state.s_load                                                                             ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.059      ; 1.024      ;
; 0.811 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.029      ;
; 0.812 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.030      ;
; 0.812 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.030      ;
; 0.814 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.032      ;
; 0.814 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.032      ;
; 0.816 ; A[3]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.401      ; 1.374      ;
; 0.833 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 1.054      ;
; 0.836 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.063      ; 1.056      ;
; 0.844 ; state.s_load                                                                             ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.396      ; 1.397      ;
; 0.849 ; A[4]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.076      ; 1.082      ;
; 0.850 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; state.s_load                                                                             ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.396      ; 1.404      ;
; 0.852 ; state.s_load                                                                             ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.396      ; 1.405      ;
; 0.852 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 1.071      ;
; 0.852 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.062      ; 1.071      ;
; 0.853 ; state.s_load                                                                             ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.396      ; 1.406      ;
; 0.854 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.076      ; 1.087      ;
; 0.864 ; state.s_decode3                                                                          ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.063      ; 1.084      ;
; 0.867 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.063      ; 1.087      ;
; 0.877 ; IR[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.099      ;
; 0.880 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.062      ; 1.099      ;
; 0.881 ; IR[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.103      ;
; 0.896 ; state.s_fetch                                                                            ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.061      ; 1.114      ;
; 0.896 ; state.s_fetch                                                                            ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.061      ; 1.114      ;
; 0.896 ; state.s_fetch                                                                            ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.061      ; 1.114      ;
; 0.896 ; state.s_fetch                                                                            ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.061      ; 1.114      ;
; 0.896 ; state.s_fetch                                                                            ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.061      ; 1.114      ;
; 0.897 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0] ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.224     ; 0.830      ;
; 0.898 ; IR[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.065      ; 1.120      ;
; 0.899 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4] ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.224     ; 0.832      ;
; 0.912 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3] ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.224     ; 0.845      ;
; 0.914 ; IR[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 1.136      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jz                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_sub                                                                                                       ;
; 0.059  ; 0.289        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.059  ; 0.289        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.059  ; 0.289        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.063  ; 0.293        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                          ;
; 0.063  ; 0.293        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                          ;
; 0.063  ; 0.293        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                          ;
; 0.063  ; 0.293        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                          ;
; 0.063  ; 0.293        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                          ;
; 0.063  ; 0.293        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                          ;
; 0.063  ; 0.293        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6]                          ;
; 0.063  ; 0.293        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[7]                          ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jz                                                                                                        ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start                                                                                                     ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_sub                                                                                                       ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 2.924 ; 3.374 ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.261 ; 2.718 ; Rise       ; clock           ;
;  input[0] ; clock      ; 2.169 ; 2.589 ; Rise       ; clock           ;
;  input[1] ; clock      ; 2.261 ; 2.718 ; Rise       ; clock           ;
;  input[2] ; clock      ; 2.201 ; 2.628 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.868 ; 2.322 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.884 ; 2.324 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.710 ; 2.132 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.838 ; 2.293 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.899 ; 2.378 ; Rise       ; clock           ;
; reset     ; clock      ; 1.126 ; 1.233 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -2.376 ; -2.806 ; Rise       ; clock           ;
; input[*]  ; clock      ; -1.334 ; -1.746 ; Rise       ; clock           ;
;  input[0] ; clock      ; -1.801 ; -2.211 ; Rise       ; clock           ;
;  input[1] ; clock      ; -1.889 ; -2.335 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.832 ; -2.249 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.512 ; -1.956 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.502 ; -1.931 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.334 ; -1.746 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.457 ; -1.901 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.515 ; -1.983 ; Rise       ; clock           ;
; reset     ; clock      ; -0.844 ; -0.961 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.626 ; 5.644 ; Rise       ; clock           ;
; output[*]  ; clock      ; 7.265 ; 7.380 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.865 ; 5.895 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.939 ; 5.963 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.049 ; 6.063 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.227 ; 6.216 ; Rise       ; clock           ;
;  output[4] ; clock      ; 7.265 ; 7.380 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.503 ; 6.533 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.517 ; 6.508 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.343 ; 6.351 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.445 ; 5.461 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.674 ; 5.702 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.674 ; 5.702 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.749 ; 5.771 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.851 ; 5.863 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.024 ; 6.012 ; Rise       ; clock           ;
;  output[4] ; clock      ; 7.070 ; 7.184 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.291 ; 6.319 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.302 ; 6.293 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.138 ; 6.144 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 329.6 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.034 ; -42.982           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.294 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -70.914                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.034 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.311     ; 2.718      ;
; -1.873 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.311     ; 2.557      ;
; -1.809 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.059     ; 2.745      ;
; -1.683 ; A[7]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.312      ;
; -1.683 ; A[7]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.312      ;
; -1.683 ; A[7]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.312      ;
; -1.683 ; A[7]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.312      ;
; -1.683 ; A[7]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.312      ;
; -1.658 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.642      ;
; -1.647 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.311     ; 2.331      ;
; -1.647 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.631      ;
; -1.645 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.312     ; 2.328      ;
; -1.638 ; A[4]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.267      ;
; -1.638 ; A[4]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.267      ;
; -1.638 ; A[4]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.267      ;
; -1.638 ; A[4]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.267      ;
; -1.638 ; A[4]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.267      ;
; -1.636 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.620      ;
; -1.613 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.312     ; 2.296      ;
; -1.602 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.312     ; 2.285      ;
; -1.567 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.311     ; 2.251      ;
; -1.566 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.241      ; 2.802      ;
; -1.566 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.059     ; 2.502      ;
; -1.565 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.549      ;
; -1.555 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.539      ;
; -1.540 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.524      ;
; -1.532 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.060     ; 2.467      ;
; -1.529 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.513      ;
; -1.523 ; A[5]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.152      ;
; -1.523 ; A[5]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.152      ;
; -1.523 ; A[5]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.152      ;
; -1.523 ; A[5]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.152      ;
; -1.523 ; A[5]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.152      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.464 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.448      ;
; -1.462 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.446      ;
; -1.459 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.241      ; 2.695      ;
; -1.449 ; A[6]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.078      ;
; -1.449 ; A[6]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.078      ;
; -1.449 ; A[6]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.078      ;
; -1.449 ; A[6]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.078      ;
; -1.449 ; A[6]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.366     ; 2.078      ;
; -1.442 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.426      ;
; -1.442 ; A[3]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.053     ; 2.384      ;
; -1.442 ; A[3]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.053     ; 2.384      ;
; -1.442 ; A[3]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.053     ; 2.384      ;
; -1.442 ; A[3]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.053     ; 2.384      ;
; -1.442 ; A[3]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.053     ; 2.384      ;
; -1.435 ; A[0]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.376      ;
; -1.435 ; A[0]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.376      ;
; -1.435 ; A[0]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.376      ;
; -1.435 ; A[0]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.376      ;
; -1.435 ; A[0]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.376      ;
; -1.414 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.398      ;
; -1.393 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.377      ;
; -1.385 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.241      ; 2.621      ;
; -1.381 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.365      ;
; -1.335 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.319      ;
; -1.334 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.311     ; 2.018      ;
; -1.334 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.273      ;
; -1.329 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.313      ;
; -1.321 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.305      ;
; -1.311 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.295      ;
; -1.292 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.276      ;
; -1.284 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.241      ; 2.520      ;
; -1.282 ; A[1]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.223      ;
; -1.282 ; A[1]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.223      ;
; -1.282 ; A[1]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.223      ;
; -1.282 ; A[1]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.223      ;
; -1.282 ; A[1]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.223      ;
; -1.279 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.263      ;
; -1.253 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.059     ; 2.189      ;
; -1.234 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.218      ;
; -1.230 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.311     ; 1.914      ;
; -1.220 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.204      ;
; -1.187 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.011     ; 2.171      ;
; -1.180 ; A[2]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.121      ;
; -1.180 ; A[2]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.121      ;
; -1.180 ; A[2]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.121      ;
; -1.180 ; A[2]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.121      ;
; -1.180 ; A[2]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.054     ; 2.121      ;
; -1.137 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.060     ; 2.072      ;
; -1.108 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.244      ; 2.347      ;
; -1.108 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.047      ;
; -1.089 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.028      ;
; -1.086 ; state.s_sub                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.060     ; 2.021      ;
; -1.074 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.012      ;
; -1.069 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.312     ; 1.752      ;
; -1.008 ; state.s_input                                                                                               ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.060     ; 1.943      ;
; -1.007 ; state.s_jz                                                                                                  ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 1.945      ;
; -1.007 ; state.s_jz                                                                                                  ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 1.945      ;
; -1.007 ; state.s_jz                                                                                                  ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 1.945      ;
; -1.007 ; state.s_jz                                                                                                  ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 1.945      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.294 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.802      ;
; 0.297 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.805      ;
; 0.303 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.811      ;
; 0.306 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.345      ; 0.820      ;
; 0.311 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.314 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.822      ;
; 0.318 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.345      ; 0.832      ;
; 0.333 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.533      ;
; 0.340 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.346      ; 0.855      ;
; 0.341 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.541      ;
; 0.342 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.850      ;
; 0.365 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.345      ; 0.879      ;
; 0.375 ; state.s_decode3                                                                          ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.575      ;
; 0.376 ; state.s_decode3                                                                          ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.576      ;
; 0.376 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.576      ;
; 0.376 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.576      ;
; 0.378 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.578      ;
; 0.379 ; state.s_decode3                                                                          ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.579      ;
; 0.382 ; IR[5]                                                                                    ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.582      ;
; 0.441 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.641      ;
; 0.465 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.470 ; IR[6]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.670      ;
; 0.473 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.673      ;
; 0.475 ; IR[6]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.675      ;
; 0.476 ; IR[6]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.676      ;
; 0.478 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.678      ;
; 0.478 ; IR[6]                                                                                    ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.678      ;
; 0.480 ; IR[6]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.680      ;
; 0.484 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.684      ;
; 0.487 ; IR[6]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.687      ;
; 0.488 ; IR[6]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.688      ;
; 0.497 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.338      ; 1.004      ;
; 0.499 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.699      ;
; 0.502 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.702      ;
; 0.504 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.704      ;
; 0.520 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.720      ;
; 0.537 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.737      ;
; 0.537 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.737      ;
; 0.537 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.737      ;
; 0.540 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.740      ;
; 0.550 ; IR[5]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.750      ;
; 0.563 ; IR[5]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.763      ;
; 0.566 ; IR[5]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.766      ;
; 0.567 ; IR[5]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.767      ;
; 0.570 ; IR[5]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.770      ;
; 0.577 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.777      ;
; 0.586 ; IR[5]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.786      ;
; 0.613 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.827      ;
; 0.616 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.816      ;
; 0.625 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.839      ;
; 0.627 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.827      ;
; 0.633 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.847      ;
; 0.633 ; state.s_add                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.833      ;
; 0.637 ; IR[6]                                                                                    ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.837      ;
; 0.649 ; IR[5]                                                                                    ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.849      ;
; 0.674 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.888      ;
; 0.677 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.877      ;
; 0.680 ; IR[7]                                                                                    ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.880      ;
; 0.697 ; IR[7]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.897      ;
; 0.701 ; IR[7]                                                                                    ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.901      ;
; 0.705 ; IR[7]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.905      ;
; 0.709 ; IR[7]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.909      ;
; 0.715 ; IR[7]                                                                                    ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.915      ;
; 0.718 ; A[3]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.369      ; 1.231      ;
; 0.736 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.935      ;
; 0.736 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.935      ;
; 0.739 ; state.s_load                                                                             ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.053      ; 0.936      ;
; 0.739 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.938      ;
; 0.740 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.939      ;
; 0.742 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.941      ;
; 0.743 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.943      ;
; 0.747 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.947      ;
; 0.748 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.948      ;
; 0.753 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.953      ;
; 0.760 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.960      ;
; 0.760 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.960      ;
; 0.767 ; A[4]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.068      ; 0.979      ;
; 0.772 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.068      ; 0.984      ;
; 0.783 ; state.s_load                                                                             ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.365      ; 1.292      ;
; 0.785 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.056      ; 0.985      ;
; 0.790 ; state.s_load                                                                             ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.365      ; 1.299      ;
; 0.790 ; state.s_load                                                                             ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.365      ; 1.299      ;
; 0.791 ; state.s_decode3                                                                          ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.991      ;
; 0.791 ; state.s_load                                                                             ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.365      ; 1.300      ;
; 0.795 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4] ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.194     ; 0.745      ;
; 0.797 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0] ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.194     ; 0.747      ;
; 0.807 ; IR[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.009      ;
; 0.807 ; IR[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.009      ;
; 0.809 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3] ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.194     ; 0.759      ;
; 0.811 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 1.011      ;
; 0.814 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1] ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.194     ; 0.764      ;
; 0.815 ; state.s_fetch                                                                            ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.055      ; 1.014      ;
; 0.815 ; state.s_fetch                                                                            ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.055      ; 1.014      ;
; 0.815 ; state.s_fetch                                                                            ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.055      ; 1.014      ;
; 0.815 ; state.s_fetch                                                                            ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.055      ; 1.014      ;
; 0.815 ; state.s_fetch                                                                            ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.055      ; 1.014      ;
; 0.816 ; A[3]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.369      ; 1.329      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jz                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_sub                                                                                                       ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.087  ; 0.317        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.089  ; 0.319        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.091  ; 0.321        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                          ;
; 0.091  ; 0.321        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                          ;
; 0.091  ; 0.321        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                          ;
; 0.091  ; 0.321        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                          ;
; 0.091  ; 0.321        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                          ;
; 0.091  ; 0.321        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                          ;
; 0.091  ; 0.321        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6]                          ;
; 0.091  ; 0.321        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[7]                          ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; halt~reg0                                                                                                         ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_halt                                                                                                      ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jz                                                                                                        ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start                                                                                                     ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_sub                                                                                                       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 2.566 ; 2.893 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.963 ; 2.312 ; Rise       ; clock           ;
;  input[0] ; clock      ; 1.869 ; 2.199 ; Rise       ; clock           ;
;  input[1] ; clock      ; 1.963 ; 2.312 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.904 ; 2.236 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.600 ; 1.957 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.616 ; 1.954 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.449 ; 1.793 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.576 ; 1.913 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.631 ; 1.994 ; Rise       ; clock           ;
; reset     ; clock      ; 1.027 ; 1.166 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -2.057 ; -2.406 ; Rise       ; clock           ;
; input[*]  ; clock      ; -1.118 ; -1.453 ; Rise       ; clock           ;
;  input[0] ; clock      ; -1.545 ; -1.866 ; Rise       ; clock           ;
;  input[1] ; clock      ; -1.636 ; -1.975 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.578 ; -1.902 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.287 ; -1.634 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.278 ; -1.607 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.118 ; -1.453 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.239 ; -1.568 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.293 ; -1.646 ; Rise       ; clock           ;
; reset     ; clock      ; -0.777 ; -0.917 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.046 ; 5.060 ; Rise       ; clock           ;
; output[*]  ; clock      ; 6.526 ; 6.544 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.269 ; 5.277 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.354 ; 5.334 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.442 ; 5.415 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.600 ; 5.563 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.526 ; 6.544 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.880 ; 5.837 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.869 ; 5.846 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.729 ; 5.711 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 4.872 ; 4.886 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.086 ; 5.094 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.086 ; 5.094 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.173 ; 5.152 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.253 ; 5.227 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.406 ; 5.370 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.339 ; 6.358 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.678 ; 5.636 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.665 ; 5.642 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.533 ; 5.515 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.945 ; -11.984           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.144 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -62.321                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.945 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.728      ;
; -0.829 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.612      ;
; -0.796 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.743      ;
; -0.741 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.702      ;
; -0.705 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.488      ;
; -0.685 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.646      ;
; -0.672 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.633      ;
; -0.660 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.621      ;
; -0.659 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.442      ;
; -0.655 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.438      ;
; -0.651 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.612      ;
; -0.651 ; A[7]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.421      ;
; -0.651 ; A[7]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.421      ;
; -0.651 ; A[7]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.421      ;
; -0.651 ; A[7]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.421      ;
; -0.651 ; A[7]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.421      ;
; -0.649 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.432      ;
; -0.631 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.138      ; 1.756      ;
; -0.629 ; A[4]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.399      ;
; -0.629 ; A[4]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.399      ;
; -0.629 ; A[4]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.399      ;
; -0.629 ; A[4]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.399      ;
; -0.629 ; A[4]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.399      ;
; -0.616 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.577      ;
; -0.615 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.398      ;
; -0.601 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.548      ;
; -0.595 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.542      ;
; -0.592 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.553      ;
; -0.590 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.551      ;
; -0.582 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.543      ;
; -0.562 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.138      ; 1.687      ;
; -0.550 ; A[5]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.320      ;
; -0.550 ; A[5]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.320      ;
; -0.550 ; A[5]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.320      ;
; -0.550 ; A[5]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.320      ;
; -0.550 ; A[5]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.320      ;
; -0.544 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.505      ;
; -0.544 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.138      ; 1.669      ;
; -0.542 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.503      ;
; -0.531 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.492      ;
; -0.529 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.490      ;
; -0.525 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.486      ;
; -0.523 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.484      ;
; -0.515 ; A[3]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.470      ;
; -0.515 ; A[3]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.470      ;
; -0.515 ; A[3]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.470      ;
; -0.515 ; A[3]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.470      ;
; -0.515 ; A[3]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.470      ;
; -0.513 ; A[0]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.468      ;
; -0.513 ; A[0]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.468      ;
; -0.513 ; A[0]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.468      ;
; -0.513 ; A[0]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.468      ;
; -0.513 ; A[0]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.468      ;
; -0.511 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.472      ;
; -0.503 ; A[6]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.273      ;
; -0.503 ; A[6]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.273      ;
; -0.503 ; A[6]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.273      ;
; -0.503 ; A[6]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.273      ;
; -0.503 ; A[6]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.217     ; 1.273      ;
; -0.494 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.445      ;
; -0.474 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.435      ;
; -0.474 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.138      ; 1.599      ;
; -0.472 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.433      ;
; -0.465 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.248      ;
; -0.460 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.421      ;
; -0.450 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.411      ;
; -0.441 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.402      ;
; -0.441 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.388      ;
; -0.433 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.216      ;
; -0.407 ; A[1]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.362      ;
; -0.407 ; A[1]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.362      ;
; -0.407 ; A[1]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.362      ;
; -0.407 ; A[1]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.362      ;
; -0.407 ; A[1]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.362      ;
; -0.397 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.026     ; 1.358      ;
; -0.362 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.309      ;
; -0.353 ; A[2]                                                                                                        ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.308      ;
; -0.353 ; A[2]                                                                                                        ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.308      ;
; -0.353 ; A[2]                                                                                                        ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.308      ;
; -0.353 ; A[2]                                                                                                        ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.308      ;
; -0.353 ; A[2]                                                                                                        ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.032     ; 1.308      ;
; -0.350 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.142      ; 1.479      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; state.s_sub                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.271      ;
; -0.320 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.271      ;
; -0.315 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.204     ; 1.098      ;
; -0.314 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.265      ;
; -0.291 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.242      ;
; -0.281 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.142      ; 1.410      ;
; -0.274 ; state.s_input                                                                                               ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.221      ;
; -0.258 ; state.s_load                                                                                                ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.205      ;
; -0.258 ; state.s_load                                                                                                ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.205      ;
; -0.258 ; state.s_load                                                                                                ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.205      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                  ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.144 ; memory_address[0] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.466      ;
; 0.145 ; memory_address[3] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.467      ;
; 0.150 ; memory_address[2] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.472      ;
; 0.153 ; memory_address[4] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.475      ;
; 0.154 ; A[1]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.482      ;
; 0.160 ; A[2]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.488      ;
; 0.169 ; memory_address[1] ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.491      ;
; 0.171 ; A[3]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.499      ;
; 0.184 ; A[0]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.512      ;
; 0.187 ; halt~reg0         ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.s_halt      ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MemWr             ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.197 ; PC[4]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; state.s_start2    ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.215 ; state.s_decode3   ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.335      ;
; 0.215 ; state.s_decode3   ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.335      ;
; 0.218 ; state.s_decode3   ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.338      ;
; 0.219 ; state.s_decode3   ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.339      ;
; 0.220 ; state.s_decode3   ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.340      ;
; 0.221 ; state.s_decode3   ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.341      ;
; 0.239 ; IR[5]             ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.359      ;
; 0.259 ; PC[3]             ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; state.s_halt      ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.266 ; state.s_store     ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.386      ;
; 0.269 ; state.s_decode2   ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.280 ; state.s_decode    ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.400      ;
; 0.286 ; IR[6]             ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.406      ;
; 0.287 ; IR[6]             ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.407      ;
; 0.294 ; IR[6]             ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; IR[6]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; IR[6]             ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; IR[6]             ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; IR[6]             ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; PC[3]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; PC[1]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; PC[2]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; MemWr             ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.218      ; 0.626      ;
; 0.311 ; PC[0]             ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.431      ;
; 0.321 ; PC[0]             ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; PC[1]             ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; PC[2]             ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; PC[4]             ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.443      ;
; 0.333 ; A[6]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.046      ; 0.483      ;
; 0.336 ; IR[5]             ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.456      ;
; 0.340 ; A[4]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.046      ; 0.490      ;
; 0.340 ; IR[5]             ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.460      ;
; 0.343 ; A[5]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.046      ; 0.493      ;
; 0.343 ; state.s_store2    ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.463      ;
; 0.344 ; IR[5]             ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.464      ;
; 0.346 ; IR[5]             ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.466      ;
; 0.347 ; IR[5]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.467      ;
; 0.348 ; state.s_fetch     ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.468      ;
; 0.349 ; state.s_start3    ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.469      ;
; 0.360 ; IR[5]             ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.480      ;
; 0.366 ; A[7]              ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.046      ; 0.516      ;
; 0.369 ; IR[6]             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.489      ;
; 0.373 ; state.s_add       ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; IR[5]             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.494      ;
; 0.394 ; state.s_store2    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.514      ;
; 0.396 ; IR[7]             ; state.s_jz                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.516      ;
; 0.407 ; IR[7]             ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.527      ;
; 0.411 ; IR[7]             ; state.s_jpos                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.531      ;
; 0.415 ; IR[7]             ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.535      ;
; 0.416 ; state.s_decode    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; state.s_decode    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.536      ;
; 0.419 ; IR[7]             ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.539      ;
; 0.420 ; state.s_decode    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.540      ;
; 0.420 ; IR[7]             ; state.s_sub                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.540      ;
; 0.420 ; state.s_decode    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.540      ;
; 0.422 ; state.s_decode    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.542      ;
; 0.431 ; state.s_load      ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.032      ; 0.547      ;
; 0.435 ; A[3]              ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.221      ; 0.740      ;
; 0.448 ; state.s_decode3   ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; PC[3]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; PC[1]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.569      ;
; 0.451 ; state.s_store     ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.571      ;
; 0.452 ; A[4]              ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.043      ; 0.579      ;
; 0.455 ; state.s_load      ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.217      ; 0.756      ;
; 0.456 ; A[6]              ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.043      ; 0.583      ;
; 0.458 ; PC[0]             ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; PC[2]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; PC[0]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; A[3]              ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; PC[2]             ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; state.s_load      ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.217      ; 0.764      ;
; 0.463 ; state.s_load      ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.217      ; 0.764      ;
; 0.463 ; state.s_load      ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.217      ; 0.764      ;
; 0.466 ; state.s_start     ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; IR[0]             ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.590      ;
; 0.472 ; IR[2]             ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.596      ;
; 0.476 ; state.s_fetch     ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; state.s_fetch     ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; state.s_fetch     ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; state.s_fetch     ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; state.s_fetch     ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.596      ;
; 0.480 ; IR[0]             ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.040      ; 0.604      ;
; 0.480 ; IR[1]             ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.604      ;
; 0.485 ; IR[2]             ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.040      ; 0.609      ;
; 0.488 ; IR[3]             ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.040      ; 0.612      ;
; 0.489 ; IR[4]             ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.613      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jz                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_sub                                                                                                       ;
; -0.128 ; 0.102        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.128 ; 0.102        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[0]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[1]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[2]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[3]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[4]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[5]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[6]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|q_a[7]                          ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_74a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_halt                                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 1.634 ; 2.259 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.260 ; 1.892 ; Rise       ; clock           ;
;  input[0] ; clock      ; 1.220 ; 1.823 ; Rise       ; clock           ;
;  input[1] ; clock      ; 1.260 ; 1.892 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.242 ; 1.845 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.056 ; 1.647 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.064 ; 1.679 ; Rise       ; clock           ;
;  input[5] ; clock      ; 0.978 ; 1.570 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.048 ; 1.659 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.103 ; 1.728 ; Rise       ; clock           ;
; reset     ; clock      ; 0.660 ; 0.937 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.351 ; -1.919 ; Rise       ; clock           ;
; input[*]  ; clock      ; -0.768 ; -1.351 ; Rise       ; clock           ;
;  input[0] ; clock      ; -1.014 ; -1.608 ; Rise       ; clock           ;
;  input[1] ; clock      ; -1.053 ; -1.674 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.035 ; -1.629 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.857 ; -1.439 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.851 ; -1.456 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.768 ; -1.351 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.835 ; -1.437 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.888 ; -1.503 ; Rise       ; clock           ;
; reset     ; clock      ; -0.496 ; -0.779 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 3.305 ; 3.380 ; Rise       ; clock           ;
; output[*]  ; clock      ; 4.430 ; 4.555 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.450 ; 3.537 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.489 ; 3.599 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.540 ; 3.631 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.642 ; 3.743 ; Rise       ; clock           ;
;  output[4] ; clock      ; 4.430 ; 4.555 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.792 ; 3.908 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.806 ; 3.898 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.710 ; 3.821 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 3.200 ; 3.273 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.340 ; 3.424 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.340 ; 3.424 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.379 ; 3.485 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.426 ; 3.513 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.522 ; 3.620 ; Rise       ; clock           ;
;  output[4] ; clock      ; 4.318 ; 4.440 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.670 ; 3.783 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.681 ; 3.769 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.592 ; 3.699 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.412  ; 0.144 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.412  ; 0.144 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -53.38  ; 0.0   ; 0.0      ; 0.0     ; -70.914             ;
;  clock           ; -53.380 ; 0.000 ; N/A      ; N/A     ; -70.914             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enter     ; clock      ; 2.924 ; 3.374 ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.261 ; 2.718 ; Rise       ; clock           ;
;  input[0] ; clock      ; 2.169 ; 2.589 ; Rise       ; clock           ;
;  input[1] ; clock      ; 2.261 ; 2.718 ; Rise       ; clock           ;
;  input[2] ; clock      ; 2.201 ; 2.628 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.868 ; 2.322 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.884 ; 2.324 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.710 ; 2.132 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.838 ; 2.293 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.899 ; 2.378 ; Rise       ; clock           ;
; reset     ; clock      ; 1.126 ; 1.233 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.351 ; -1.919 ; Rise       ; clock           ;
; input[*]  ; clock      ; -0.768 ; -1.351 ; Rise       ; clock           ;
;  input[0] ; clock      ; -1.014 ; -1.608 ; Rise       ; clock           ;
;  input[1] ; clock      ; -1.053 ; -1.674 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.035 ; -1.629 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.857 ; -1.439 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.851 ; -1.456 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.768 ; -1.351 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.835 ; -1.437 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.888 ; -1.503 ; Rise       ; clock           ;
; reset     ; clock      ; -0.496 ; -0.779 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.626 ; 5.644 ; Rise       ; clock           ;
; output[*]  ; clock      ; 7.265 ; 7.380 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.865 ; 5.895 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.939 ; 5.963 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.049 ; 6.063 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.227 ; 6.216 ; Rise       ; clock           ;
;  output[4] ; clock      ; 7.265 ; 7.380 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.503 ; 6.533 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.517 ; 6.508 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.343 ; 6.351 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 3.200 ; 3.273 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.340 ; 3.424 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.340 ; 3.424 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.379 ; 3.485 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.426 ; 3.513 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.522 ; 3.620 ; Rise       ; clock           ;
;  output[4] ; clock      ; 4.318 ; 4.440 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.670 ; 3.783 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.681 ; 3.769 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.592 ; 3.699 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; halt          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 378      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 378      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat May 29 20:27:13 2021
Info: Command: quartus_sta lab_10_mp_EC2 -c lab_10_mp_EC2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab_10_mp_EC2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.412             -53.380 clock 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.295               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -70.914 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.034             -42.982 clock 
Info (332146): Worst-case hold slack is 0.294
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.294               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -70.914 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.945
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.945             -11.984 clock 
Info (332146): Worst-case hold slack is 0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.144               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.321 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4640 megabytes
    Info: Processing ended: Sat May 29 20:27:15 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


