### 第一題
根據要求內容將全減器寫出，這次的寫法與前一個Lab 2不同。並非使用gate level寫法而是換使用assign這種寫法。

將[主程式](https://github.com/stormteeth/verilog-/blob/main/Lab%203/full%20subtractor.v)編譯後產生RTL電路圖。

最外層:

![](result/Lab)
