-------- FIELD LEVEL/NAME --------- --ATTRIBS--    FLD  START     END  LENGTH

RECORD                                                       1   1493   1493
  10 ID                                r              1      1      4      4
  10 ID_debug                          R              2      1      4      4
  10 STRING_VAL                        r              3      5     14     10
  10 STRING_VAL_debug                  R              4      5     14     10
  10 NUM_STR_INT01                     r              5     15     15      1
  10 NUM_STR_INT01_debug               R              6     15     15      1
  10 NUM_STR_INT02                     r              7     16     17      2
  10 NUM_STR_INT02_debug               R              8     16     17      2
  10 NUM_STR_INT03                     r              9     18     20      3
  10 NUM_STR_INT03_debug               R             10     18     20      3
  10 NUM_STR_INT04                     r             11     21     24      4
  10 NUM_STR_INT04_debug               R             12     21     24      4
  10 NUM_STR_INT05                     r             13     25     29      5
  10 NUM_STR_INT05_debug               R             14     25     29      5
  10 NUM_STR_INT06                     r             15     30     37      8
  10 NUM_STR_INT06_debug               R             16     30     37      8
  10 NUM_STR_INT07                     r             17     38     46      9
  10 NUM_STR_INT07_debug               R             18     38     46      9
  10 NUM_STR_INT08                     r             19     47     56     10
  10 NUM_STR_INT08_debug               R             20     47     56     10
  10 NUM_STR_INT09                     r             21     57     67     11
  10 NUM_STR_INT09_debug               R             22     57     67     11
  10 NUM_STR_INT10                     r             23     68     84     17
  10 NUM_STR_INT10_debug               R             24     68     84     17
  10 NUM_STR_INT11                     r             25     85    102     18
  10 NUM_STR_INT11_debug               R             26     85    102     18
  10 NUM_STR_INT12                     r             27    103    121     19
  10 NUM_STR_INT12_debug               R             28    103    121     19
  10 NUM_STR_INT13                     r             29    122    141     20
  10 NUM_STR_INT13_debug               R             30    122    141     20
  10 NUM_STR_INT14                     r             31    142    178     37
  10 NUM_STR_INT14_debug               R             32    142    178     37
  10 NUM_STR_SINT02                    r             33    179    180      2
  10 NUM_STR_SINT02_debug              R             34    179    180      2
  10 NUM_STR_SINT03                    r             35    181    183      3
  10 NUM_STR_SINT03_debug              R             36    181    183      3
  10 NUM_STR_SINT04                    r             37    184    187      4
  10 NUM_STR_SINT04_debug              R             38    184    187      4
  10 NUM_STR_SINT05                    r             39    188    192      5
  10 NUM_STR_SINT05_debug              R             40    188    192      5
  10 NUM_STR_SINT06                    r             41    193    200      8
  10 NUM_STR_SINT06_debug              R             42    193    200      8
  10 NUM_STR_SINT07                    r             43    201    209      9
  10 NUM_STR_SINT07_debug              R             44    201    209      9
  10 NUM_STR_SINT08                    r             45    210    219     10
  10 NUM_STR_SINT08_debug              R             46    210    219     10
  10 NUM_STR_SINT09                    r             47    220    230     11
  10 NUM_STR_SINT09_debug              R             48    220    230     11
  10 NUM_STR_SINT10                    r             49    231    247     17
  10 NUM_STR_SINT10_debug              R             50    231    247     17
  10 NUM_STR_SINT11                    r             51    248    265     18
  10 NUM_STR_SINT11_debug              R             52    248    265     18
  10 NUM_STR_SINT12                    r             53    266    284     19
  10 NUM_STR_SINT12_debug              R             54    266    284     19
  10 NUM_STR_SINT13                    r             55    285    304     20
  10 NUM_STR_SINT13_debug              R             56    285    304     20
  10 NUM_STR_SINT14                    r             57    305    341     37
  10 NUM_STR_SINT14_debug              R             58    305    341     37
  10 NUM_STR_DEC01                     r             59    342    344      3
  10 NUM_STR_DEC01_debug               R             60    342    344      3
  10 NUM_STR_DEC02                     r             61    345    348      4
  10 NUM_STR_DEC02_debug               R             62    345    348      4
  10 NUM_STR_DEC03                     r             63    349    353      5
  10 NUM_STR_DEC03_debug               R             64    349    353      5
  10 NUM_STR_DEC04                     r             65    354    361      8
  10 NUM_STR_DEC04_debug               R             66    354    361      8
  10 NUM_STR_DEC05                     r             67    362    370      9
  10 NUM_STR_DEC05_debug               R             68    362    370      9
  10 NUM_STR_DEC06                     r             69    371    380     10
  10 NUM_STR_DEC06_debug               R             70    371    380     10
  10 NUM_STR_DEC07                     r             71    381    397     17
  10 NUM_STR_DEC07_debug               R             72    381    397     17
  10 NUM_STR_DEC08                     r             73    398    415     18
  10 NUM_STR_DEC08_debug               R             74    398    415     18
  10 NUM_STR_DEC09                     r             75    416    434     19
  10 NUM_STR_DEC09_debug               R             76    416    434     19
  10 NUM_STR_DEC10                     r             77    435    462     28
  10 NUM_STR_DEC10_debug               R             78    435    462     28
  10 NUM_STR_SDEC01                    r             79    463    465      3
  10 NUM_STR_SDEC01_debug              R             80    463    465      3
  10 NUM_STR_SDEC02                    r             81    466    469      4
  10 NUM_STR_SDEC02_debug              R             82    466    469      4
  10 NUM_STR_SDEC03                    r             83    470    474      5
  10 NUM_STR_SDEC03_debug              R             84    470    474      5
  10 NUM_STR_SDEC04                    r             85    475    482      8
  10 NUM_STR_SDEC04_debug              R             86    475    482      8
  10 NUM_STR_SDEC05                    r             87    483    491      9
  10 NUM_STR_SDEC05_debug              R             88    483    491      9
  10 NUM_STR_SDEC06                    r             89    492    501     10
  10 NUM_STR_SDEC06_debug              R             90    492    501     10
  10 NUM_STR_SDEC07                    r             91    502    518     17
  10 NUM_STR_SDEC07_debug              R             92    502    518     17
  10 NUM_STR_SDEC08                    r             93    519    536     18
  10 NUM_STR_SDEC08_debug              R             94    519    536     18
  10 NUM_STR_SDEC09                    r             95    537    555     19
  10 NUM_STR_SDEC09_debug              R             96    537    555     19
  10 NUM_STR_SDEC10                    r             97    556    583     28
  10 NUM_STR_SDEC10_debug              R             98    556    583     28
  10 NUM_STR_EDEC03                    r             99    584    589      6
  10 NUM_STR_EDEC03_debug              R            100    584    589      6
  10 NUM_STR_EDEC04                    r            101    590    598      9
  10 NUM_STR_EDEC04_debug              R            102    590    598      9
  10 NUM_STR_EDEC05                    r            103    599    608     10
  10 NUM_STR_EDEC05_debug              R            104    599    608     10
  10 NUM_STR_EDEC06                    r            105    609    619     11
  10 NUM_STR_EDEC06_debug              R            106    609    619     11
  10 NUM_BIN_INT01                     r            107    620    621      2
  10 NUM_BIN_INT01_debug               R            108    620    621      2
  10 NUM_BIN_INT02                     r            109    622    623      2
  10 NUM_BIN_INT02_debug               R            110    622    623      2
  10 NUM_BIN_INT03                     r            111    624    625      2
  10 NUM_BIN_INT03_debug               R            112    624    625      2
  10 NUM_BIN_INT04                     r            113    626    627      2
  10 NUM_BIN_INT04_debug               R            114    626    627      2
  10 NUM_BIN_INT05                     r            115    628    631      4
  10 NUM_BIN_INT05_debug               R            116    628    631      4
  10 NUM_BIN_INT06                     r            117    632    635      4
  10 NUM_BIN_INT06_debug               R            118    632    635      4
  10 NUM_BIN_INT07                     r            119    636    639      4
  10 NUM_BIN_INT07_debug               R            120    636    639      4
  10 NUM_BIN_INT08                     r            121    640    647      8
  10 NUM_BIN_INT08_debug               R            122    640    647      8
  10 NUM_BIN_INT09                     r            123    648    655      8
  10 NUM_BIN_INT09_debug               R            124    648    655      8
  10 NUM_BIN_INT10                     r            125    656    663      8
  10 NUM_BIN_INT10_debug               R            126    656    663      8
  10 NUM_BIN_INT11                     r            127    664    671      8
  10 NUM_BIN_INT11_debug               R            128    664    671      8
  10 NUM_BIN_INT12                     r            129    672    680      9
  10 NUM_BIN_INT12_debug               R            130    672    680      9
  10 NUM_BIN_INT13                     r            131    681    689      9
  10 NUM_BIN_INT13_debug               R            132    681    689      9
  10 NUM_BIN_INT14                     r            133    690    705     16
  10 NUM_BIN_INT14_debug               R            134    690    705     16
  10 NUM_SBIN_SINT01                   r            135    706    707      2
  10 NUM_SBIN_SINT01_debug             R            136    706    707      2
  10 NUM_SBIN_SINT02                   r            137    708    709      2
  10 NUM_SBIN_SINT02_debug             R            138    708    709      2
  10 NUM_SBIN_SINT03                   r            139    710    711      2
  10 NUM_SBIN_SINT03_debug             R            140    710    711      2
  10 NUM_SBIN_SINT04                   r            141    712    713      2
  10 NUM_SBIN_SINT04_debug             R            142    712    713      2
  10 NUM_SBIN_SINT05                   r            143    714    717      4
  10 NUM_SBIN_SINT05_debug             R            144    714    717      4
  10 NUM_SBIN_SINT06                   r            145    718    721      4
  10 NUM_SBIN_SINT06_debug             R            146    718    721      4
  10 NUM_SBIN_SINT07                   r            147    722    725      4
  10 NUM_SBIN_SINT07_debug             R            148    722    725      4
  10 NUM_SBIN_SINT08                   r            149    726    733      8
  10 NUM_SBIN_SINT08_debug             R            150    726    733      8
  10 NUM_SBIN_SINT09                   r            151    734    741      8
  10 NUM_SBIN_SINT09_debug             R            152    734    741      8
  10 NUM_SBIN_SINT10                   r            153    742    749      8
  10 NUM_SBIN_SINT10_debug             R            154    742    749      8
  10 NUM_SBIN_SINT11                   r            155    750    757      8
  10 NUM_SBIN_SINT11_debug             R            156    750    757      8
  10 NUM_SBIN_SINT12                   r            157    758    766      9
  10 NUM_SBIN_SINT12_debug             R            158    758    766      9
  10 NUM_SBIN_SINT13                   r            159    767    775      9
  10 NUM_SBIN_SINT13_debug             R            160    767    775      9
  10 NUM_SBIN_SINT14                   r            161    776    791     16
  10 NUM_SBIN_SINT14_debug             R            162    776    791     16
  10 NUM_BIN_DEC01                     r            163    792    793      2
  10 NUM_BIN_DEC01_debug               R            164    792    793      2
  10 NUM_BIN_DEC02                     r            165    794    795      2
  10 NUM_BIN_DEC02_debug               R            166    794    795      2
  10 NUM_BIN_DEC03                     r            167    796    799      4
  10 NUM_BIN_DEC03_debug               R            168    796    799      4
  10 NUM_BIN_DEC04                     r            169    800    803      4
  10 NUM_BIN_DEC04_debug               R            170    800    803      4
  10 NUM_BIN_DEC05                     r            171    804    807      4
  10 NUM_BIN_DEC05_debug               R            172    804    807      4
  10 NUM_BIN_DEC06                     r            173    808    815      8
  10 NUM_BIN_DEC06_debug               R            174    808    815      8
  10 NUM_BIN_DEC07                     r            175    816    823      8
  10 NUM_BIN_DEC07_debug               R            176    816    823      8
  10 NUM_BIN_DEC08                     r            177    824    831      8
  10 NUM_BIN_DEC08_debug               R            178    824    831      8
  10 NUM_BIN_DEC09                     r            179    832    840      9
  10 NUM_BIN_DEC09_debug               R            180    832    840      9
  10 NUM_BIN_DEC10                     r            181    841    852     12
  10 NUM_BIN_DEC10_debug               R            182    841    852     12
  10 NUM_SBIN_DEC01                    r            183    853    854      2
  10 NUM_SBIN_DEC01_debug              R            184    853    854      2
  10 NUM_SBIN_DEC02                    r            185    855    856      2
  10 NUM_SBIN_DEC02_debug              R            186    855    856      2
  10 NUM_SBIN_DEC03                    r            187    857    860      4
  10 NUM_SBIN_DEC03_debug              R            188    857    860      4
  10 NUM_SBIN_DEC04                    r            189    861    864      4
  10 NUM_SBIN_DEC04_debug              R            190    861    864      4
  10 NUM_SBIN_DEC05                    r            191    865    868      4
  10 NUM_SBIN_DEC05_debug              R            192    865    868      4
  10 NUM_SBIN_DEC06                    r            193    869    876      8
  10 NUM_SBIN_DEC06_debug              R            194    869    876      8
  10 NUM_SBIN_DEC07                    r            195    877    884      8
  10 NUM_SBIN_DEC07_debug              R            196    877    884      8
  10 NUM_SBIN_DEC08                    r            197    885    892      8
  10 NUM_SBIN_DEC08_debug              R            198    885    892      8
  10 NUM_SBIN_DEC09                    r            199    893    901      9
  10 NUM_SBIN_DEC09_debug              R            200    893    901      9
  10 NUM_SBIN_DEC10                    r            201    902    913     12
  10 NUM_SBIN_DEC10_debug              R            202    902    913     12
  10 NUM_BCD_INT01                     r            203    914    914      1
  10 NUM_BCD_INT01_debug               R            204    914    914      1
  10 NUM_BCD_INT02                     r            205    915    916      2
  10 NUM_BCD_INT02_debug               R            206    915    916      2
  10 NUM_BCD_INT03                     r            207    917    918      2
  10 NUM_BCD_INT03_debug               R            208    917    918      2
  10 NUM_BCD_INT04                     r            209    919    921      3
  10 NUM_BCD_INT04_debug               R            210    919    921      3
  10 NUM_BCD_INT05                     r            211    922    924      3
  10 NUM_BCD_INT05_debug               R            212    922    924      3
  10 NUM_BCD_INT06                     r            213    925    929      5
  10 NUM_BCD_INT06_debug               R            214    925    929      5
  10 NUM_BCD_INT07                     r            215    930    934      5
  10 NUM_BCD_INT07_debug               R            216    930    934      5
  10 NUM_BCD_INT08                     r            217    935    940      6
  10 NUM_BCD_INT08_debug               R            218    935    940      6
  10 NUM_BCD_INT09                     r            219    941    946      6
  10 NUM_BCD_INT09_debug               R            220    941    946      6
  10 NUM_BCD_INT10                     r            221    947    955      9
  10 NUM_BCD_INT10_debug               R            222    947    955      9
  10 NUM_BCD_INT11                     r            223    956    965     10
  10 NUM_BCD_INT11_debug               R            224    956    965     10
  10 NUM_BCD_INT12                     r            225    966    975     10
  10 NUM_BCD_INT12_debug               R            226    966    975     10
  10 NUM_BCD_INT13                     r            227    976    986     11
  10 NUM_BCD_INT13_debug               R            228    976    986     11
  10 NUM_BCD_INT14                     r            229    987   1005     19
  10 NUM_BCD_INT14_debug               R            230    987   1005     19
  10 NUM_BCD_SINT01                    r            231   1006   1006      1
  10 NUM_BCD_SINT01_debug              R            232   1006   1006      1
  10 NUM_BCD_SINT02                    r            233   1007   1008      2
  10 NUM_BCD_SINT02_debug              R            234   1007   1008      2
  10 NUM_BCD_SINT03                    r            235   1009   1010      2
  10 NUM_BCD_SINT03_debug              R            236   1009   1010      2
  10 NUM_BCD_SINT04                    r            237   1011   1013      3
  10 NUM_BCD_SINT04_debug              R            238   1011   1013      3
  10 NUM_BCD_SINT05                    r            239   1014   1016      3
  10 NUM_BCD_SINT05_debug              R            240   1014   1016      3
  10 NUM_BCD_SINT06                    r            241   1017   1021      5
  10 NUM_BCD_SINT06_debug              R            242   1017   1021      5
  10 NUM_BCD_SINT07                    r            243   1022   1026      5
  10 NUM_BCD_SINT07_debug              R            244   1022   1026      5
  10 NUM_BCD_SINT08                    r            245   1027   1032      6
  10 NUM_BCD_SINT08_debug              R            246   1027   1032      6
  10 NUM_BCD_SINT09                    r            247   1033   1038      6
  10 NUM_BCD_SINT09_debug              R            248   1033   1038      6
  10 NUM_BCD_SINT10                    r            249   1039   1047      9
  10 NUM_BCD_SINT10_debug              R            250   1039   1047      9
  10 NUM_BCD_SINT11                    r            251   1048   1057     10
  10 NUM_BCD_SINT11_debug              R            252   1048   1057     10
  10 NUM_BCD_SINT12                    r            253   1058   1067     10
  10 NUM_BCD_SINT12_debug              R            254   1058   1067     10
  10 NUM_BCD_SINT13                    r            255   1068   1078     11
  10 NUM_BCD_SINT13_debug              R            256   1068   1078     11
  10 NUM_BCD_SINT14                    r            257   1079   1097     19
  10 NUM_BCD_SINT14_debug              R            258   1079   1097     19
  10 NUM_BCD_DEC01                     r            259   1098   1099      2
  10 NUM_BCD_DEC01_debug               R            260   1098   1099      2
  10 NUM_BCD_DEC02                     r            261   1100   1102      3
  10 NUM_BCD_DEC02_debug               R            262   1100   1102      3
  10 NUM_BCD_DEC03                     r            263   1103   1105      3
  10 NUM_BCD_DEC03_debug               R            264   1103   1105      3
  10 NUM_BCD_DEC04                     r            265   1106   1110      5
  10 NUM_BCD_DEC04_debug               R            266   1106   1110      5
  10 NUM_BCD_DEC05                     r            267   1111   1115      5
  10 NUM_BCD_DEC05_debug               R            268   1111   1115      5
  10 NUM_BCD_DEC06                     r            269   1116   1121      6
  10 NUM_BCD_DEC06_debug               R            270   1116   1121      6
  10 NUM_BCD_DEC07                     r            271   1122   1130      9
  10 NUM_BCD_DEC07_debug               R            272   1122   1130      9
  10 NUM_BCD_DEC08                     r            273   1131   1140     10
  10 NUM_BCD_DEC08_debug               R            274   1131   1140     10
  10 NUM_BCD_DEC09                     r            275   1141   1150     10
  10 NUM_BCD_DEC09_debug               R            276   1141   1150     10
  10 NUM_BCD_DEC10                     r            277   1151   1165     15
  10 NUM_BCD_DEC10_debug               R            278   1151   1165     15
  10 NUM_BCD_SDEC01                    r            279   1166   1167      2
  10 NUM_BCD_SDEC01_debug              R            280   1166   1167      2
  10 NUM_BCD_SDEC02                    r            281   1168   1170      3
  10 NUM_BCD_SDEC02_debug              R            282   1168   1170      3
  10 NUM_BCD_SDEC03                    r            283   1171   1173      3
  10 NUM_BCD_SDEC03_debug              R            284   1171   1173      3
  10 NUM_BCD_SDEC04                    r            285   1174   1178      5
  10 NUM_BCD_SDEC04_debug              R            286   1174   1178      5
  10 NUM_BCD_SDEC05                    r            287   1179   1183      5
  10 NUM_BCD_SDEC05_debug              R            288   1179   1183      5
  10 NUM_BCD_SDEC06                    r            289   1184   1189      6
  10 NUM_BCD_SDEC06_debug              R            290   1184   1189      6
  10 NUM_BCD_SDEC07                    r            291   1190   1198      9
  10 NUM_BCD_SDEC07_debug              R            292   1190   1198      9
  10 NUM_BCD_SDEC08                    r            293   1199   1208     10
  10 NUM_BCD_SDEC08_debug              R            294   1199   1208     10
  10 NUM_BCD_SDEC09                    r            295   1209   1218     10
  10 NUM_BCD_SDEC09_debug              R            296   1209   1218     10
  10 NUM_BCD_SDEC10                    r            297   1219   1233     15
  10 NUM_BCD_SDEC10_debug              R            298   1219   1233     15
  10 NUM_SL_STR_INT01                  r            299   1234   1243     10
  10 NUM_SL_STR_INT01_debug            R            300   1234   1243     10
  10 NUM_SL_STR_DEC01                  r            301   1244   1248      5
  10 NUM_SL_STR_DEC01_debug            R            302   1244   1248      5
  10 NUM_ST_STR_INT01                  r            303   1249   1258     10
  10 NUM_ST_STR_INT01_debug            R            304   1249   1258     10
  10 NUM_ST_STR_DEC01                  r            305   1259   1263      5
  10 NUM_ST_STR_DEC01_debug            R            306   1259   1263      5
  10 NUM_SLI_STR_DEC01                 r            307   1264   1270      7
  10 NUM_SLI_STR_DEC01_debug           R            308   1264   1270      7
  10 NUM_STI_STR_DEC01                 r            309   1271   1277      7
  10 NUM_STI_STR_DEC01_debug           R            310   1271   1277      7
  10 NUM_SLI_DEBUG                     r            311   1278   1284      7
  10 NUM_SLI_DEBUG_debug               R            312   1278   1284      7
  10 NUM_STI_DEBUG                     r            313   1285   1291      7
  10 NUM_STI_DEBUG_debug               R            314   1285   1291      7
  10 FLOAT_01                          r            315   1292   1295      4
  10 FLOAT_01_debug                    R            316   1292   1295      4
  10 DOUBLE_01                         r            317   1296   1303      8
  10 DOUBLE_01_debug                   R            318   1296   1303      8
  10 COMMON_8_BIN                      r            319   1304   1307      4
  10 COMMON_8_BIN_debug                R            320   1304   1307      4
  10 COMMON_S3_BIN                     r            321   1308   1309      2
  10 COMMON_S3_BIN_debug               R            322   1308   1309      2
  10 COMMON_S94COMP                    r            323   1310   1311      2
  10 COMMON_S94COMP_debug              R            324   1310   1311      2
  10 COMMON_S8_BIN                     r            325   1312   1315      4
  10 COMMON_S8_BIN_debug               R            326   1312   1315      4
  10 COMMON_DDC97_BIN                  r            327   1316   1319      4
  10 COMMON_DDC97_BIN_debug            R            328   1316   1319      4
  10 COMMON_97COMP3                    r            329   1320   1323      4
  10 COMMON_97COMP3_debug              R            330   1320   1323      4
  10 COMMON_915COMP3                   r            331   1324   1331      8
  10 COMMON_915COMP3_debug             R            332   1324   1331      8
  10 COMMON_S95COMP3                   r            333   1332   1334      3
  10 COMMON_S95COMP3_debug             R            334   1332   1334      3
  10 COMMON_S999DCCOMP3                r            335   1335   1340      6
  10 COMMON_S999DCCOMP3_debug          R            336   1335   1340      6
  10 COMMON_S913COMP3                  r            337   1341   1347      7
  10 COMMON_S913COMP3_debug            R            338   1341   1347      7
  10 COMMON_S913DCCOMP3                r            339   1348   1355      8
  10 COMMON_S913DCCOMP3_debug          R            340   1348   1355      8
  10 COMMON_S911DCC2                   r            341   1356   1362      7
  10 COMMON_S911DCC2_debug             R            342   1356   1362      7
  10 COMMON_S910DCC3                   r            343   1363   1369      7
  10 COMMON_S910DCC3_debug             R            344   1363   1369      7
  10 COMMON_S03DDC                     r            345   1370   1372      3
  10 COMMON_S03DDC_debug               R            346   1370   1372      3
  10 COMMON_U03DDC                     r            347   1373   1375      3
  10 COMMON_U03DDC_debug               R            348   1373   1375      3
  10 COMMON_UPC5DDC                    r            349   1376   1378      3
  10 COMMON_UPC5DDC_debug              R            350   1376   1378      3
  10 COMMON_SPC5DDC                    r            351   1379   1381      3
  10 COMMON_SPC5DDC_debug              R            352   1379   1381      3
  10 COMMON_UPI5DDC                    r            353   1382   1384      3
  10 COMMON_UPI5DDC_debug              R            354   1382   1384      3
  10 COMMON_SPI5DDC                    r            355   1385   1387      3
  10 COMMON_SPI5DDC_debug              R            356   1385   1387      3
  10 COMMON_UPC5DISP                   r            357   1388   1392      5
  10 COMMON_UPC5DISP_debug             R            358   1388   1392      5
  10 COMMON_UPI5DISP                   r            359   1393   1397      5
  10 COMMON_UPI5DISP_debug             R            360   1393   1397      5
  10 COMMON_UPC1BIN                    r            361   1398   1399      2
  10 COMMON_UPC1BIN_debug              R            362   1398   1399      2
  10 COMMON_UPI1BIN                    r            363   1400   1401      2
  10 COMMON_UPI1BIN_debug              R            364   1400   1401      2
  10 COMMON_UPC3BIN                    r            365   1402   1403      2
  10 COMMON_UPC3BIN_debug              R            366   1402   1403      2
  10 COMMON_UPI3BIN                    r            367   1404   1405      2
  10 COMMON_UPI3BIN_debug              R            368   1404   1405      2
  10 COMMON_UPC5BIN                    r            369   1406   1409      4
  10 COMMON_UPC5BIN_debug              R            370   1406   1409      4
  10 COMMON_UPI5BIN                    r            371   1410   1413      4
  10 COMMON_UPI5BIN_debug              R            372   1410   1413      4
  10 COMMON_UPC10BIN                   r            373   1414   1421      8
  10 COMMON_UPC10BIN_debug             R            374   1414   1421      8
  10 COMMON_UPI10BIN                   r            375   1422   1429      8
  10 COMMON_UPI10BIN_debug             R            376   1422   1429      8
  10 EX_NUM_INT01                      r            377   1430   1438      9
  10 EX_NUM_INT01_debug                R            378   1430   1438      9
  10 EX_NUM_INT02                      r            379   1439   1447      9
  10 EX_NUM_INT02_debug                R            380   1439   1447      9
  10 EX_NUM_INT03                      r            381   1448   1456      9
  10 EX_NUM_INT03_debug                R            382   1448   1456      9
  10 EX_NUM_INT04                      r            383   1457   1465      9
  10 EX_NUM_INT04_debug                R            384   1457   1465      9
  10 EX_NUM_DEC01                      r            385   1466   1474      9
  10 EX_NUM_DEC01_debug                R            386   1466   1474      9
  10 EX_NUM_DEC02                      r            387   1475   1483      9
  10 EX_NUM_DEC02_debug                R            388   1475   1483      9
  10 EX_NUM_DEC03                      r            389   1484   1493     10
  10 EX_NUM_DEC03_debug                R            390   1484   1493     10