---
layout: post
title: "010-基于Verilog-HDL的分频器设计"
date: 2025-03-07 00:07:49 +0800
description: "文章为学习记录。绘制时序图，编码。通过修改分频值参数，实现一定范围分频值内的任意分频器设计。"
keywords: "010---基于Verilog HDL的分频器设计"
categories: ['未分类']
tags: ['Fpga']
artid: "146083027"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=146083027
    alt: "010-基于Verilog-HDL的分频器设计"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=146083027
featuredImagePreview: https://bing.ee123.net/img/rand?artid=146083027
cover: https://bing.ee123.net/img/rand?artid=146083027
image: https://bing.ee123.net/img/rand?artid=146083027
img: https://bing.ee123.net/img/rand?artid=146083027
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     010---基于Verilog HDL的分频器设计
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="../../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="../../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="markdown_views prism-atom-one-dark" id="content_views">
    <svg style="display: none;" xmlns="http://www.w3.org/2000/svg">
     <path d="M5,0 0,2.5 5,5z" id="raphael-marker-block" stroke-linecap="round" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);">
     </path>
    </svg>
    <p>
    </p>
    <p>
    </p>
    <hr/>
    <h2>
     <a id="_4">
     </a>
     摘要
    </h2>
    <p>
     文章为学习记录。绘制时序图，编码。通过修改分频值参数，实现任意整数分频器设计。
    </p>
    <hr/>
    <h2>
     <a id="_8">
     </a>
     一、时序图
    </h2>
    <p>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/0a92b6103f224a60bcd7ee58d15d3502.png"/>
    </p>
    <h2>
     <a id="_13">
     </a>
     二、程序设计
    </h2>
    <h3>
     <a id="21_rtl_14">
     </a>
     2.1 rtl
    </h3>
    <pre><code>module divider
#(
  parameter    DIV_VALUE = 5
  )
(
input wire sys_clk , //系统时钟 50MHz
input wire sys_rst_n , //全局复位

output reg clk_flag //指示系统时钟分频后的脉冲标志信号

);

function integer clogb2 (input integer bit_depth);              
begin                                                           
	 for(clogb2=0; bit_depth&gt;0; clogb2=clogb2+1)                   
	 bit_depth = bit_depth &gt;&gt; 1;                                 
end                                                           
endfunction

localparam  CNT_MAX = clogb2(DIV_VALUE -1);

 reg [CNT_MAX:0] cnt; //计数
 
 //cnt:
 always@(posedge sys_clk or negedge sys_rst_n)
 begin
     if(sys_rst_n == 1'b0)
         cnt &lt;= 'b0;
     else if(cnt == DIV_VALUE -1)
         cnt &lt;= 3'b0;
     else
         cnt &lt;= cnt + 1'b1;
 end
 
 //clk_flag:脉冲信号指示
 always@(posedge sys_clk or negedge sys_rst_n)
 begin
     if(sys_rst_n == 1'b0)
         clk_flag &lt;= 1'b0;
     else if(cnt == DIV_VALUE -2)
         clk_flag &lt;= 1'b1;
     else
         clk_flag &lt;= 1'b0;
 end

endmodule
</code></pre>
    <h3>
     <a id="22_tb_64">
     </a>
     2.2 tb
    </h3>
    <pre><code>module tb_divider();

reg sys_clk ; //系统时钟 50MHz
reg sys_rst_n ; //全局复位

wire clk_flag ;

//初始化系统时钟、全局复位
 initial begin
 sys_clk = 1'b1;
 sys_rst_n &lt;= 1'b0;
 #20
 sys_rst_n &lt;= 1'b1;
 end
 
 //sys_clk:模拟系统时钟，每 10ns 电平翻转一次，周期为 20ns，频率为 50MHz
 always #10 sys_clk = ~sys_clk;


divider
#(
.    DIV_VALUE(5)
  )
divider_inst1
(
. sys_clk (sys_clk), //系统时钟 50MHz
. sys_rst_n(sys_rst_n) , //全局复位

. clk_flag(clk_flag) //指示系统时钟分频后的脉冲标志信号

);

endmodule
</code></pre>
    <h2>
     <a id="_102">
     </a>
     三、仿真分析
    </h2>
    <p>
     5分频：
     <br/>
     系统时钟周期20ns,clk_flag周期100ns。
     <br/>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/79eccbd743e74952a861bd61cbf9463a.png"/>
    </p>
    <p>
     10分频：
     <br/>
     系统时钟周期20ns,clk_flag周期200ns。
     <br/>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/c213096e7aa04d11bf14e69bf72fef2f.png"/>
    </p>
    <h2>
     <a id="_112">
     </a>
     四、实用性
    </h2>
    <p>
     确保系统时钟继续作为工作时钟：
     <br/>
     系统时钟是由外部晶振直接通过管脚连接到了 FPGA 的专用时钟管脚上，会连接到全局时钟网络，能够使时钟信号到达每个寄存器的时间都尽可能相同，以保证更低的时钟偏斜（Skew）和抖动（Jitter）。
    </p>
    <pre><code>always@(posedge sys_clk or negedge sys_rst_n)
begin
 if(sys_rst_n == 1'b0)
 A &lt;= 4'b0;
 else if(clk_flag == 1'b1)
 A &lt;= A + 1'b1;
 end
</code></pre>
   </div>
   <link href="../../assets/css/markdown_views-a5d25dd831.css" rel="stylesheet"/>
   <link href="../../assets/css/style-e504d6a974.css" rel="stylesheet"/>
  </div>
 </article>
 <p alt="68747470733a2f2f626c6f672e:6373646e2e6e65742f77656978696e5f35353934393036332f:61727469636c652f64657461696c732f313436303833303237" class_="artid" style="display:none">
 </p>
</div>


