---
{"dg-publish":true,"dg-path":"文章/2023-03-08 从 Cortex-M3 剖析中断和异常.md","permalink":"/文章/2023-03-08 从 Cortex-M3 剖析中断和异常/"}
---

#Technomous 

所有能打断正常执行流的事件都称为异常。日常沟通过程中，我们经常会混合使用术语"中断" 与 “异常”，这里强调的都是他们对主程序所体现出来的"中断"性质，与我们以前学单片机时所讲的概念是相同的。

Cortex-M3 在内核水平上搭载了一个异常响应系统，支持位数众多的**系统异常**和**外部中断**(如下图所示)。其中，编号为 1-15 的对应系统异常，大于等于 16 的则全是外部中断。除了个别异常的优先级被定死外，其它异常的优先级都是可编程的。

![20230308132846.png|650](/img/user/0.Asset/resource/20230308132846.png)

![20230308132933.png|650](/img/user/0.Asset/resource/20230308132933.png)

这里中断和异常的区别在于，那 240 个中断对 CM3 核来说都是"意外突发事件"——也就是说，该请求信号来自 CM3 内核的外面，来自各种片上外设和外扩的外设，对 CM3 来说是"异步"的；而异常则是因 CM3 内核的活动产生的——在执行指令或访问存储器时产生，因此对 CM3 来说是"同步"的。