// MCU-specific header file for STM32F446XX

#ifndef INC_STM32F446XX_H_
#define INC_STM32F446XX_H_

// Base addresses of Flash and SRAM memories
#define FLASH_BASE_ADDR (uint32_t*) 0x08000000
#define SRAM1_BASE_ADDR (uint32_t*) 0x20000000
#define SRAM2_BASE_ADDR (uint32_t*) 0x2001C000
#define ROM_BASE_ADDR (uint32_t*) 0x1FFF0000

// Only using SRAM1
#define SRAM SRAM1_BASE_ADDR

// AHBx and APHx bus peripheral base addresses
#define PERIPH_BASE (uint32_t*) 0x40000000
#define APB1_PERIPH_BASE PERIPH_BASE
#define APB2_PERIPH_BASE (uint32_t*) 0x40010000
#define AHB1_PERIPH_BASE (uint32_t*) 0x40020000
#define AHB2_PERIPH_BASE (uint32_t*) 0x50000000

// AHB1 bus peripherals
#define GPIOA_BASE_ADDR (AHB1_PERIPH_BASE + 0x0000)
#define GPIOB_BASE_ADDR (AHB1_PERIPH_BASE + 0x0400)
#define GPIOC_BASE_ADDR (AHB1_PERIPH_BASE + 0x0800)
#define GPIOD_BASE_ADDR (AHB1_PERIPH_BASE + 0x0C00)
#define GPIOE_BASE_ADDR (AHB1_PERIPH_BASE + 0x1000)
#define GPIOF_BASE_ADDR (AHB1_PERIPH_BASE + 0x1400)
#define GPIOG_BASE_ADDR (AHB1_PERIPH_BASE + 0x1800)
#define GPIOH_BASE_ADDR (AHB1_PERIPH_BASE + 0x1C00)


// APB1 bus peripherals
#define SPI2_BASE_ADDR (APB1_PERIPH_BASE + 0x3800)
#define SPI3_BASE_ADDR (APB1_PERIPH_BASE + 0x3C00)
#define USART2_BASE_ADDR (APB1_PERIPH_BASE + 0x4400)
#define USART3_BASE_ADDR (APB1_PERIPH_BASE + 0x4800)
#define UART4_BASE_ADDR (APB1_PERIPH_BASE + 0x4C00)
#define UART5_BASE_ADDR (APB1_PERIPH_BASE + 0x5000)
#define I2C1_BASE_ADDR (APB1_PERIPH_BASE + 0x5400)
#define I2C2_BASE_ADDR (APB1_PERIPH_BASE + 0x5800)
#define I2C3_BASE_ADDR (APB1_PERIPH_BASE + 0x5C00)

// APB2 bus peripherals
#define SPI1_BASE_ADDR (APB2_PERIPH_BASE + 0x3000)
#define USART1_BASE_ADDR (APB2_PERIPH_BASE + 0x1000)
#define USART6_BASE_ADDR (APB2_PERIPH_BASE + 0x1400)
#define EXTI_BASE_ADDR (APB2_PERIPH_BASE + 0x3C00)
#define SYSCFG_BASE_ADDR (APB2_PERIPH_BASE + 0x3800)

#endif /* INC_STM32F446XX_H_ */
