-- Descreva em VHDL uma máquina
-- de Moore que gera um número
-- pseudoaleatório entre 0 e 1.

library ieee;
use ieee.std_logic_1164.all; 

entity ex_2 is
	port(
		clk, reset: in std_logic;
		moore_tick: out std_logic
	);
end ex_2;

