---
layout: default
title: 📘 Rapidusと2nm技術の挑戦 / The Challenge of Rapidus and 2nm Technology
---

---

# 📘 **Rapidusと2nm技術の挑戦**  
**The Challenge of Rapidus and 2nm Technology** *(Edusemi-Plus Special Edition)*

---

## 🏁 **概要 / Overview**
**JP:** 2025年7月、Rapidusは **2nmプロセスによる試作チップが正常に動作した** と発表しました。  
このチップはIBMから技術移転を受けた **GAAFET（Gate-All-Around FET）構造** を採用し、  
北海道千歳市の仮設クリーンルームにて国内製造されました。

**EN:** In July 2025, Rapidus announced that its **2nm prototype chip successfully operated**.  
The chip uses **GAAFET (Gate-All-Around FET) structure** technology transferred from IBM,  
and was **fabricated domestically** in a temporary cleanroom in Chitose, Hokkaido.

---

## 🧪 **技術的背景 / Technical Background**
| **項目 / Item** | **内容 / Details** |
|-----------------|--------------------|
| **GAAFET構造 / GAAFET Structure** | **JP:** チャネルをゲートが全面から包み込み、電流制御性・スイッチング性能を大幅に向上<br>**EN:** Gate fully surrounds the channel, significantly improving current control and switching performance |
| **2nm世代の位置付け / Position of 2nm Node** | **JP:** FinFETの後継技術として、消費電力削減と高性能化を両立<br>**EN:** Successor to FinFET, enabling both reduced power consumption and enhanced performance |
| **技術移転 / Technology Transfer** | **JP:** IBMが2021年に試作した世界初の2nm GAAFETチップの技術をRapidusが導入<br>**EN:** Technology based on IBM's world-first 2nm GAAFET prototype (2021) |

---

## 📊 **技術比較表 / Technology Comparison Table**

| **項目 / Item** | **2nm GAAFET (Rapidus/IBM)** | **3nm FinFET (TSMC/Samsung)** |
|-----------------|------------------------------|--------------------------------|
| **構造 / Structure** | ナノシート型GAAFET / Nanosheet GAAFET | FinFET |
| **最小ゲート長 / Gate Length** | 約 12 nm | 約 14 nm |
| **電源電圧 / Vdd** | ~0.7 V | ~0.75 V |
| **ドライブ電流 / Ion** | 高（+15〜20%） / High (+15–20%) | 基準 / Baseline |
| **リーク電流 / Ioff** | 低（-20〜30%） / Low (-20–30%) | 基準 / Baseline |
| **トランジスタ密度 / Density** | ~3.5億/mm² | ~2.9億/mm² |
| **主用途 / Main Applications** | AI/HPC, 高性能ロジック | モバイル/サーバ |

> 📎 **関連:** [FinFETとGAAFETの構造比較](https://github.com/Samizo-AITL/Edusemi-v4x/blob/main/f_chapter1_finfet_gaa/appendixf1_03_finfet_vs_gaa.md)

---

## 🏭 **国内製造インパクト / Impact of Domestic Fabrication**
| **観点 / Aspect** | **JP** | **EN** |
|-------------------|--------|--------|
| **製造拠点 / Fab Location** | 北海道千歳市（本工場建設前の仮設ライン） | Chitose, Hokkaido (Temporary line before main fab completion) |
| **装置・材料調達 / Equipment & Materials** | EUV露光機（ASML）、成膜・エッチング・CMP等は日本メーカーが多数参加 | EUV lithography (ASML), with many Japanese suppliers for deposition, etching, CMP |
| **戦略的効果 / Strategic Effect** | サプライチェーン再構築・人材育成・国内先端技術の復活 | Supply chain rebuilding, HR development, revival of domestic advanced technology |

---

## 🗓️ **年表 / Timeline**
| **年 / Year** | **出来事 / Event** |
|---------------|--------------------|
| **2022** | IBMとRapidusが技術提携を締結 / Technical partnership between IBM and Rapidus |
| **2023–2024** | 千歳でプロセス移転・パイロットライン構築 / Process transfer & pilot line setup in Chitose |
| **2025年7月** | 国内製造の2nmチップが動作確認成功 / Successful operation of domestically-fabricated 2nm chip |

---

## 🌏 **戦略的意義 / Strategic Significance**
| **JP** | **EN** |
|--------|--------|
| 日本の「ポストTSMC」戦略を象徴する国家プロジェクト | National project symbolizing Japan's "post-TSMC" strategy |
| CHIPS法・LSI Japan構想と連動した先端製造基盤の確立 | Establishment of advanced manufacturing base linked to CHIPS Act & LSI Japan vision |
| 設計（DFM）・パッケージ・人材育成を含む垂直統合型エコシステム | Vertically integrated ecosystem including design (DFM), packaging, and HR development |

---

## 🔮 **次のステップ（2025〜2027年） / Next Steps (2025–2027)**
1. **2025年末 / End of 2025**: 量産設備搬入・試作ライン拡張 / Mass production equipment installation & pilot line expansion  
2. **2026年前半 / 1H 2026**: 2nm量産立ち上げ（低量生産開始） / Start of low-volume 2nm production  
3. **2026年末〜2027年 / Late 2026–2027**: AI/HPC向け量産 / Mass production for AI/HPC chips  
4. **3Dパッケージ・チップレット化実証 / 3D packaging & chiplet demonstration**

---

## 🎓 **教材としての意義 / Educational Value**
- ✅ **構造比較学習**: FinFETとGAAFETの特性差を実データで学習 / Learn FinFET vs GAAFET differences with real-world data  
- ✅ **技術×政策×産業戦略**の結合事例 / Case study linking technology, policy, and industry strategy  
- ✅ **技術移転・立ち上げプロセス**の可視化 / Visualization of technology transfer & ramp-up process

---

## 🔗 **関連リンク / Related Links**
- [Edusemi 特別編：FinFETとGAAFETの構造比較 / Comparison of FinFET & GAAFET](https://github.com/Samizo-AITL/Edusemi-v4x/tree/main/f_chapter1_finfet_gaa)  
- [地政学教材（日本の戦略） / Geopolitics: Japan Strategy](../geopolitics/japan.md)  
- [技術ロードマップ（2nm以降） / Technology Roadmap (Beyond 2nm)](../tsmc-insight/roadmap.md)

---

## 👤 **著者・ライセンス / Author & License**
| **項目 / Item** | **内容 / Details** |
|-----------------|--------------------|
| **著者 / Author** | 三溝 真一（Shinichi Samizo） / Shinichi Samizo |
| **GitHub** | [Samizo-AITL](https://github.com/Samizo-AITL) |
| **Email** | [shin3t72@gmail.com](mailto:shin3t72@gmail.com) |
| **ライセンス / License** | MIT License（再配布・改変自由） / MIT License (Free redistribution & modification) |

---

## 🔙 **戻る / Back**
- **JP:** [Edusemi-Plus トップへ戻る](https://samizo-aitl.github.io/Edusemi-Plus/index.html)  
- **EN:** [Return to Edusemi-Plus Top](https://samizo-aitl.github.io/Edusemi-Plus/index.html)
