# tesi-triennale-ingegneria-informatica
Progettazione e analisi di un moltiplicatore di Wallace basato su FPGA
<br> 
<br>
Questo lavoro di tesi si propone l’obiettivo di progettare ed analizzare un Moltiplicatore di Wallace a 16 e 8 bit. 
* Nella prima fase verrà esaminata la scheda di sviluppo di riferimento, il linguaggio di descrizione dell’hardware utilizzato e la suite software impiegata. 
* Successivamente verranno approfonditi quelli che sono i componenti digitali considerati analizzandone la loro architettura.
* Infine, verrà analizzata la struttura progettata del moltiplicatore in questione, confrontando, inoltre, le simulazioni e i report ottenuti con quelli relativi al Moltiplicatore standard “Carta e Penna”. 

