<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
Max Top 5 critical clocks will be reported. For rest user needs to refer to Detailed report
*******************************************************************************************-->
<report_table display_priority="2" name="Timing Summary">
<report_link name="Detailed report">
<data>C:\Users\Miguel Estrada\Documents\GitHub\project\xo3l\verilog\xo3l_verilog\synlog\xo3l_verilog_xo3l_verilog_fpga_mapper.srr</data>
<title>START OF TIMING REPORT</title>
</report_link>
<row>
<data tcl_name="clock_name">Clock Name</data>
<data tcl_name="req_freq">Req Freq</data>
<data tcl_name="est_freq">Est Freq</data>
<data tcl_name="slack">Slack</data>
</row>
<row>
<data>PLL_12_24_100|CLKOP_inferred_clock</data>
<data>200.0 MHz</data>
<data>117.3 MHz</data>
<data>-3.527</data>
</row>
<row>
<data>PLL_12_24_100|CLKOS2_inferred_clock</data>
<data>200.0 MHz</data>
<data>115.7 MHz</data>
<data>-3.640</data>
</row>
<row>
<data>PLL_12_24_100|CLKOS_inferred_clock</data>
<data>200.0 MHz</data>
<data>142.7 MHz</data>
<data>-2.008</data>
</row>
<row>
<data>oDDRx4|sclk_inferred_clock</data>
<data>200.0 MHz</data>
<data>360.7 MHz</data>
<data>2.228</data>
</row>
<row>
<data>pll_pix2byte_RGB888_2lane|CLKOS2_inferred_clock</data>
<data>200.0 MHz</data>
<data>123.9 MHz</data>
<data>-3.072</data>
</row>
<row>
<data>top|i_clk</data>
<data>200.0 MHz</data>
<data>573.2 MHz</data>
<data>3.255</data>
</row>
<row>
<data>System</data>
<data>200.0 MHz</data>
<data>918.4 MHz</data>
<data>3.911</data>
</row>
</report_table>
