
Persistent Object Manager text dump: 
	i	addr		type		arg	head	tail	size
	0	##ADDR##	________	0	#HEAD#	#TAIL#	0
	1	##ADDR##	module__	0	#HEAD#	#TAIL#	##SIZE##
	2	##ADDR##	namespc_	0	#HEAD#	#TAIL#	20
	3	##ADDR##	dboolplh	0	#HEAD#	#TAIL#	28
	4	##ADDR##	dboolplh	0	#HEAD#	#TAIL#	28
	5	##ADDR##	procplch	0	#HEAD#	#TAIL#	26
	6	##ADDR##	procdefn	0	#HEAD#	#TAIL#	129
	7	##ADDR##	dboolplh	0	#HEAD#	#TAIL#	28
	8	##ADDR##	dboolplh	0	#HEAD#	#TAIL#	28
	9	##ADDR##	dboolplh	0	#HEAD#	#TAIL#	25
	10	##ADDR##	dboolplh	0	#HEAD#	#TAIL#	25
	11	##ADDR##	portscop	0	#HEAD#	#TAIL#	28
	12	##ADDR##	datainst	0	#HEAD#	#TAIL#	20
	13	##ADDR##	datatprf	0	#HEAD#	#TAIL#	21
	14	##ADDR##	datadefn	0	#HEAD#	#TAIL#	69
	15	##ADDR##	datainst	0	#HEAD#	#TAIL#	20
	16	##ADDR##	datainst	0	#HEAD#	#TAIL#	20
	17	##ADDR##	datatprf	0	#HEAD#	#TAIL#	21
	18	##ADDR##	crnglst_	0	#HEAD#	#TAIL#	20
	19	##ADDR##	datainst	0	#HEAD#	#TAIL#	20
	20	##ADDR##	crnglst_	0	#HEAD#	#TAIL#	20
	21	##ADDR##	dboolatt	0	#HEAD#	#TAIL#	30
	22	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	23	##ADDR##	dprmlst_	0	#HEAD#	#TAIL#	16
	24	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	25	##ADDR##	dboolatt	0	#HEAD#	#TAIL#	30
	26	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	27	##ADDR##	dprmlst_	0	#HEAD#	#TAIL#	16
	28	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	29	##ADDR##	PRSrnest	0	#HEAD#	#TAIL#	60
	30	##ADDR##	PRSpuldn	0	#HEAD#	#TAIL#	21
	31	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	32	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	33	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	34	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	35	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	36	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	37	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	38	##ADDR##	PRSpulup	0	#HEAD#	#TAIL#	21
	39	##ADDR##	PRSnot__	0	#HEAD#	#TAIL#	12
	40	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	41	##ADDR##	PRSrsubc	0	#HEAD#	#TAIL#	29
	42	##ADDR##	PRSpuldn	0	#HEAD#	#TAIL#	21
	43	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	44	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	45	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	46	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	47	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	48	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	49	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	50	##ADDR##	PRSpulup	0	#HEAD#	#TAIL#	21
	51	##ADDR##	PRSnot__	0	#HEAD#	#TAIL#	12
	52	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	53	##ADDR##	PRSpuldn	0	#HEAD#	#TAIL#	21
	54	##ADDR##	PRSand__	0	#HEAD#	#TAIL#	24
	55	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	56	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	57	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	58	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	59	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	60	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	61	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	62	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	63	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	64	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	65	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	66	##ADDR##	PRSpulup	0	#HEAD#	#TAIL#	21
	67	##ADDR##	PRSand__	0	#HEAD#	#TAIL#	24
	68	##ADDR##	PRSnot__	0	#HEAD#	#TAIL#	12
	69	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	70	##ADDR##	PRSnot__	0	#HEAD#	#TAIL#	12
	71	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	72	##ADDR##	PRSrsubc	0	#HEAD#	#TAIL#	30
	73	##ADDR##	PRSpuldn	0	#HEAD#	#TAIL#	21
	74	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	75	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	76	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	77	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	78	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	79	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	80	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	81	##ADDR##	PRSpulup	0	#HEAD#	#TAIL#	21
	82	##ADDR##	PRSnot__	0	#HEAD#	#TAIL#	12
	83	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	84	##ADDR##	PRSpuldn	0	#HEAD#	#TAIL#	21
	85	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	86	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	87	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	88	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	89	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	90	##ADDR##	cindlst_	0	#HEAD#	#TAIL#	16
	91	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	92	##ADDR##	PRSpulup	0	#HEAD#	#TAIL#	21
	93	##ADDR##	PRSnot__	0	#HEAD#	#TAIL#	12
	94	##ADDR##	PRSlitrl	0	#HEAD#	#TAIL#	20
	95	##ADDR##	footprnt	0	#HEAD#	#TAIL#	1066
	96	##ADDR##	datainst	0	#HEAD#	#TAIL#	20
	97	##ADDR##	datatprf	0	#HEAD#	#TAIL#	21
	98	##ADDR##	datainst	0	#HEAD#	#TAIL#	20
	99	##ADDR##	dboolatt	0	#HEAD#	#TAIL#	30
	100	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	101	##ADDR##	dprmlst_	0	#HEAD#	#TAIL#	16
	102	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	103	##ADDR##	dboolatt	0	#HEAD#	#TAIL#	30
	104	##ADDR##	sdbmiref	0	#HEAD#	#TAIL#	16
	105	##ADDR##	dprmlst_	0	#HEAD#	#TAIL#	16
	106	##ADDR##	cnstpi__	0	#HEAD#	#TAIL#	12
	107	##ADDR##	procinst	0	#HEAD#	#TAIL#	20
	108	##ADDR##	proctprf	0	#HEAD#	#TAIL#	21
	109	##ADDR##	footprnt	0	#HEAD#	#TAIL#	619
	110	##ADDR##	cprmlst_	0	#HEAD#	#TAIL#	12

In module created from: ##FILE## (unrolled) (created)
In namespace "", we have: {
  0 parameter-collections
  3 instantiation-collections
  0 sub-namespaces
  1 definitions
  0 typedefs
  Definitions:
    test = process-definition (defined) test(
        bool<> !GND
        bool<> !Vdd
        bool<> a[0..5]
        bool<> b[0..4]
      )
      In definition "test", we have: {
      Instances:
        !GND = bool<> test::!GND
        !Vdd = bool<> test::!Vdd
        a = bool<> test::a^1
        b = bool<> test::b^1
      unroll sequence: 
        ports: (
          bool<> !GND
          bool<> !Vdd
          bool<> a[0..5]
          bool<> b[0..4]
        )
        !GND@[supply=0]
        !Vdd@[supply=1]
      prs:
        {
        a[0] -> b[0]-
        ~a[0] -> b[0]+
        subckt <"first"> {
          a[1] -> b[1]-
          ~a[1] -> b[1]+
        }
        a[2] & a[5] -> b[2]-
        ~a[2] & ~a[5] -> b[2]+
        subckt <"second"> {
          a[3] -> b[3]-
          ~a[3] -> b[3]+
        }
        a[4] -> b[4]-
        ~a[4] -> b[4]+
        }
      footprint: {
        !GND = bool^0 = test<>::!GND (1) @[ supply_low port-alias ] 
        !Vdd = bool^0 = test<>::!Vdd (2) @[ supply_high port-alias ] 
        a = bool^1
          {
            [0] = test<>::a[0] (3) @[ port-alias loc-FO- loc-FO+ ] 
            [1] = test<>::a[1] (4) @[ port-alias loc-FO- loc-FO+ ] 
            [2] = test<>::a[2] (5) @[ port-alias loc-FO- loc-FO+ ] 
            [3] = test<>::a[3] (6) @[ port-alias loc-FO- loc-FO+ ] 
            [4] = test<>::a[4] (7) @[ port-alias loc-FO- loc-FO+ ] 
            [5] = test<>::a[5] (8) @[ port-alias loc-FO- loc-FO+ ] 
          }
        b = bool^1
          {
            [0] = test<>::b[0] (9) @[ port-alias loc-FI- loc-FI+ ] 
            [1] = test<>::b[1] (10) @[ port-alias loc-FI- loc-FI+ ] 
            [2] = test<>::b[2] (11) @[ port-alias loc-FI- loc-FI+ ] 
            [3] = test<>::b[3] (12) @[ port-alias loc-FI- loc-FI+ ] 
            [4] = test<>::b[4] (13) @[ port-alias loc-FI- loc-FI+ ] 
          }
        Created state:
        bool instance pool: (13 ports, 0 local, 0 mapped)
        1	test<>::!GND @[ supply_low port-alias ]	
        2	test<>::!Vdd @[ supply_high port-alias ]	
        3	test<>::a[0] @[ port-alias loc-FO- loc-FO+ ]	
        4	test<>::a[1] @[ port-alias loc-FO- loc-FO+ ]	
        5	test<>::a[2] @[ port-alias loc-FO- loc-FO+ ]	
        6	test<>::a[3] @[ port-alias loc-FO- loc-FO+ ]	
        7	test<>::a[4] @[ port-alias loc-FO- loc-FO+ ]	
        8	test<>::a[5] @[ port-alias loc-FO- loc-FO+ ]	
        9	test<>::b[0] @[ port-alias loc-FI- loc-FI+ ]	
        10	test<>::b[1] @[ port-alias loc-FI- loc-FI+ ]	
        11	test<>::b[2] @[ port-alias loc-FI- loc-FI+ ]	
        12	test<>::b[3] @[ port-alias loc-FI- loc-FI+ ]	
        13	test<>::b[4] @[ port-alias loc-FI- loc-FI+ ]	
        resolved prs:
        a[0] -> b[0]-
        ~a[0] -> b[0]+
        a[1] -> b[1]-
        ~a[1] -> b[1]+
        a[2] & a[5] -> b[2]-
        ~a[2] & ~a[5] -> b[2]+
        a[3] -> b[3]-
        ~a[3] -> b[3]+
        a[4] -> b[4]-
        ~a[4] -> b[4]+
        subcircuit (rules, macros, @nodes): 
        1: 2..3 none none first
        2: 6..7 none none second
        rule supply map: (rules, macros, @nodes : Vdd, GND)
        0..9 none none : 2, 1 | 2, 1
      }
      }

  Instances:
    !GND = bool<> !GND
    !Vdd = bool<> !Vdd
    me = test<> me
}

footprint: {
  !GND = bool^0 = !GND (1) @[ supply_low ] 
  !Vdd = bool^0 = !Vdd (2) @[ supply_high ] 
  me = process test<>^0 = me (1) (
    !GND = bool^0 = !GND (1) @[ supply_low ] 
    !Vdd = bool^0 = !Vdd (2) @[ supply_high ] 
    a = bool^1
      {
        [0] = me.a[0] (3) @[ sub-FO- sub-FO+ ] 
        [1] = me.a[1] (4) @[ sub-FO- sub-FO+ ] 
        [2] = me.a[2] (5) @[ sub-FO- sub-FO+ ] 
        [3] = me.a[3] (6) @[ sub-FO- sub-FO+ ] 
        [4] = me.a[4] (7) @[ sub-FO- sub-FO+ ] 
        [5] = me.a[5] (8) @[ sub-FO- sub-FO+ ] 
      }
    b = bool^1
      {
        [0] = me.b[0] (9) @[ sub-FI- sub-FI+ ] 
        [1] = me.b[1] (10) @[ sub-FI- sub-FI+ ] 
        [2] = me.b[2] (11) @[ sub-FI- sub-FI+ ] 
        [3] = me.b[3] (12) @[ sub-FI- sub-FI+ ] 
        [4] = me.b[4] (13) @[ sub-FI- sub-FI+ ] 
      }
  )
  Created state:
  process instance pool: (0 ports, 1 local, 0 mapped)
  1	me	test<>
    bool: 1,2,3,4,5,6,7,8,9,10,11,12,13
  bool instance pool: (0 ports, 13 local, 0 mapped)
  1	!GND @[ supply_low ]	
  2	!Vdd @[ supply_high ]	
  3	me.a[0] @[ sub-FO- sub-FO+ ]	
  4	me.a[1] @[ sub-FO- sub-FO+ ]	
  5	me.a[2] @[ sub-FO- sub-FO+ ]	
  6	me.a[3] @[ sub-FO- sub-FO+ ]	
  7	me.a[4] @[ sub-FO- sub-FO+ ]	
  8	me.a[5] @[ sub-FO- sub-FO+ ]	
  9	me.b[0] @[ sub-FI- sub-FI+ ]	
  10	me.b[1] @[ sub-FI- sub-FI+ ]	
  11	me.b[2] @[ sub-FI- sub-FI+ ]	
  12	me.b[3] @[ sub-FI- sub-FI+ ]	
  13	me.b[4] @[ sub-FI- sub-FI+ ]	
}
