0.6
2018.2
Jun 14 2018
20:41:02
C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.sim/sim_1/behav/xsim/glbl.v,1507081072,verilog,,,,glbl,,,,,,,,
C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sim_1/new/ALU_4bits_tb.sv,1651981701,systemVerilog,,,,ALU_4bits_tb,,,,,,,,
C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/imports/DLC/ALU_4bits.sv,1617959142,systemVerilog,,,,ALU_4bits,,,,,,,,
C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/imports/DLC/x7seg_d_port.sv,1617953185,systemVerilog,,C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/imports/DLC/ALU_4bits.sv,,x7seg_d,,,,,,,,
C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/alu.sv,1651982469,systemVerilog,,C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/fulladder.sv,,alu,,,,,,,,
C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/fulladder.sv,1651970133,systemVerilog,,C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/rca.sv,,fulladder,,,,,,,,
C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/rca.sv,1651981543,systemVerilog,,C:/Users/Ziyueshi/vivado/ALU_4bits/ALU_4bits.srcs/sim_1/new/ALU_4bits_tb.sv,,rca,,,,,,,,
