# λ…λ Ήμ–΄ μ‚¬μ΄ν΄κ³Ό μΈν„°λ½νΈ

---

## 1. λ…λ Ήμ–΄ μ‚¬μ΄ν΄ (Instruction Cycle)

> CPUλ” λ…λ Ήμ–΄λ“¤μ„ ν•λ‚μ”© μμ°¨μ μΌλ΅ μ‹¤ν–‰ν•λ©°, μ΄ λ°λ³µ μ£ΌκΈ°λ¥Ό **λ…λ Ήμ–΄ μ‚¬μ΄ν΄**μ΄λΌκ³  ν•λ‹¤.

### 1.1 μΈμ¶ μ‚¬μ΄ν΄ (Fetch Cycle)
- λ©”λ¨λ¦¬μ— μ €μ¥λ λ…λ Ήμ–΄λ¥Ό CPUλ΅ κ°€μ Έμ¤λ” λ‹¨κ³„

### 1.2 μ‹¤ν–‰ μ‚¬μ΄ν΄ (Execute Cycle)
- CPUκ°€ κ°€μ Έμ¨ λ…λ Ήμ–΄λ¥Ό ν•΄μ„ν•κ³  μ‹¤ν–‰ν•λ” λ‹¨κ³„

### 1.3 κ°„μ ‘ μ‚¬μ΄ν΄ (Indirect Cycle)
- λ…λ Ήμ–΄ μ‹¤ν–‰μ„ μ„ν•΄ μ¶”κ°€μ μΈ λ©”λ¨λ¦¬ μ ‘κ·Όμ΄ ν•„μ”ν• κ²½μ°

---

## 2. μΈν„°λ½νΈ (Interrupt)

> μΈν„°λ½νΈλ” CPUμ μ‘μ—… νλ¦„μ„ λ°©ν•΄ν•κ±°λ‚ μΌμ‹ μ¤‘λ‹¨μ‹ν‚¤λ” μ‹ νΈμ΄λ‹¤.

### 2.1 λ™κΈ° μΈν„°λ½νΈ (μμ™Έ, Exception)
- CPUκ°€ **ν”„λ΅κ·Έλλ° μ¤λ¥λ‚ μμ™Έ μƒν™©**μ„ λ§λ‚¬μ„ λ• λ°μƒ
- μ: 0μΌλ΅ λ‚λ„κΈ°, μλ»λ λ©”λ¨λ¦¬ μ ‘κ·Ό λ“±

### 2.2 λΉ„λ™κΈ° μΈν„°λ½νΈ (ν•λ“μ›¨μ–΄ μΈν„°λ½νΈ)
- **μ…μ¶λ ¥ μ¥μΉ λ“± μ™Έλ¶€ μ¥μΉ**λ΅λ¶€ν„° λ°μƒν•λ” μΈν„°λ½νΈ
- μ΄ λ¬Έμ„μ—μ„λ” νΌλ™μ„ ν”Όν•κΈ° μ„ν•΄ **ν•λ“μ›¨μ–΄ μΈν„°λ½νΈ**λΌλ” μ©μ–΄ μ‚¬μ©

#### π›  ν•λ“μ›¨μ–΄ μΈν„°λ½νΈμ μ²λ¦¬ κ³Όμ •
1. μ…μ¶λ ¥ μ¥μΉκ°€ **μΈν„°λ½νΈ μ”μ²­ μ‹ νΈ**λ¥Ό λ³΄λƒ„  
2. CPUλ” λ…λ Ήμ–΄λ¥Ό μΈμ¶ν•κΈ° μ „ **μΈν„°λ½νΈ μ—¬λ¶€λ¥Ό ν™•μΈ**  
3. **μΈν„°λ½νΈ ν”λκ·Έ**λ¥Ό ν†µν•΄ μλ½ κ°€λ¥ μ—¬λ¶€ κ²°μ •  
4. μλ½ μ‹, CPUλ” ν„μ¬ μ‘μ—… μƒνƒλ¥Ό **λ°±μ—…**  
5. **μΈν„°λ½νΈ λ²΅ν„°**λ¥Ό μ°Έμ΅°ν•μ—¬ **μΈν„°λ½νΈ μ„λΉ„μ¤ λ£¨ν‹΄(ISR)** μ‹¤ν–‰  
6. ISR μ™„λ£ ν›„, λ°±μ—…ν•΄λ‘” μ‘μ—…μ„ **λ³µκµ¬ν•κ³  μ›λ μ‘μ—… μ¬κ°**

---

## π”‘ μ©μ–΄ μ •λ¦¬

| μ©μ–΄                  | μ„¤λ… |
|-----------------------|------|
| μΈν„°λ½νΈ μ”μ²­ μ‹ νΈ     | μ…μ¶λ ¥ μ¥μΉκ°€ CPUμ— λ³΄λ‚΄λ” μ‘μ—… μ¤‘λ‹¨ μ”μ²­ |
| μΈν„°λ½νΈ ν”λκ·Έ        | μΈν„°λ½νΈλ¥Ό μλ½ν• μ§€ μ—¬λ¶€λ¥Ό κ²°μ •ν•λ” λΉ„νΈ |
| μΈν„°λ½νΈ λ²΅ν„°          | ISRμ μ‹μ‘ μ£Όμ†λ¥Ό ν¬ν•¨ν• ν…μ΄λΈ” |
| μΈν„°λ½νΈ μ„λΉ„μ¤ λ£¨ν‹΄(ISR) | μΈν„°λ½νΈ λ°μƒ μ‹ μ‹¤ν–‰λλ” μ²λ¦¬ λ£¨ν‹΄ |

