Timing Analyzer report for proyect2
Wed May 22 11:09:11 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'state.valid'
 14. Slow 1200mV 85C Model Setup: 'clk_out'
 15. Slow 1200mV 85C Model Hold: 'state.valid'
 16. Slow 1200mV 85C Model Hold: 'clk_out'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'state.valid'
 27. Slow 1200mV 0C Model Setup: 'clk_out'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk_out'
 30. Slow 1200mV 0C Model Hold: 'state.valid'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'state.valid'
 39. Fast 1200mV 0C Model Setup: 'clk_out'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk_out'
 42. Fast 1200mV 0C Model Hold: 'state.valid'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; proyect2                                               ;
; Device Family         ; Cyclone IV GX                                          ;
; Device Name           ; EP4CGX15BF14C6                                         ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
;     Processors 3-12        ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; clk_out     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_out }     ;
; state.valid ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.valid } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 269.61 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 727.8 MHz  ; 500.0 MHz       ; clk_out    ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -2.709 ; -65.508       ;
; state.valid ; -0.734 ; -2.466        ;
; clk_out     ; -0.374 ; -0.731        ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; state.valid ; 0.269 ; 0.000         ;
; clk_out     ; 0.355 ; 0.000         ;
; clk         ; 0.356 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clk         ; -3.000 ; -40.000                    ;
; clk_out     ; -1.000 ; -4.000                     ;
; state.valid ; 0.446  ; 0.000                      ;
+-------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                   ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -2.709 ; cuenta[3]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.640      ;
; -2.692 ; cuenta[6]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.623      ;
; -2.673 ; cuenta[0]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.604      ;
; -2.545 ; cuenta[1]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.476      ;
; -2.463 ; cuenta[2]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.394      ;
; -2.461 ; cuenta[10]  ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.392      ;
; -2.448 ; cuenta[7]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.065     ; 3.378      ;
; -2.417 ; cuenta[8]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.348      ;
; -2.400 ; cuenta[4]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.331      ;
; -2.357 ; i[1]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.287      ;
; -2.327 ; cuenta[9]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.258      ;
; -2.274 ; cuenta[5]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.205      ;
; -2.263 ; i[0]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.193      ;
; -2.243 ; i[3]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.173      ;
; -2.224 ; i[0]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.154      ;
; -2.209 ; i[16]       ; i[15]   ; clk          ; clk         ; 1.000        ; -0.064     ; 3.140      ;
; -2.208 ; i[16]       ; i[18]   ; clk          ; clk         ; 1.000        ; -0.064     ; 3.139      ;
; -2.208 ; i[16]       ; i[9]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.139      ;
; -2.207 ; i[16]       ; i[17]   ; clk          ; clk         ; 1.000        ; -0.064     ; 3.138      ;
; -2.194 ; i[1]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.124      ;
; -2.187 ; i[16]       ; i[7]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.117      ;
; -2.187 ; i[1]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.064     ; 3.118      ;
; -2.162 ; cuenta[11]  ; clk_out ; clk          ; clk         ; 1.000        ; -0.064     ; 3.093      ;
; -2.136 ; i[16]       ; i[13]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.066      ;
; -2.135 ; i[9]        ; i[15]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.065      ;
; -2.134 ; i[9]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.064      ;
; -2.134 ; i[9]        ; i[9]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.064      ;
; -2.133 ; i[9]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.063      ;
; -2.113 ; i[9]        ; i[7]    ; clk          ; clk         ; 1.000        ; -0.066     ; 3.042      ;
; -2.110 ; state.idle  ; i[2]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.040      ;
; -2.110 ; state.idle  ; i[7]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.040      ;
; -2.110 ; state.idle  ; i[8]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.040      ;
; -2.110 ; state.idle  ; i[10]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.040      ;
; -2.108 ; i[16]       ; i[12]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.038      ;
; -2.105 ; i[1]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.035      ;
; -2.104 ; state.idle  ; i[4]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[1]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[3]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[5]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[6]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[11]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[12]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[13]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[14]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; state.idle  ; i[0]    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.104 ; i[16]       ; i[14]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.098 ; i[16]       ; i[11]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.028      ;
; -2.093 ; i[0]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.064     ; 3.024      ;
; -2.088 ; i[0]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.064     ; 3.019      ;
; -2.080 ; i[3]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.010      ;
; -2.073 ; i[3]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.064     ; 3.004      ;
; -2.064 ; i[1]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.995      ;
; -2.062 ; i[9]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.066     ; 2.991      ;
; -2.058 ; state.idle  ; i[18]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.989      ;
; -2.058 ; state.idle  ; i[9]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.989      ;
; -2.058 ; state.idle  ; i[15]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.989      ;
; -2.058 ; state.idle  ; i[17]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.989      ;
; -2.055 ; i[11]       ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.985      ;
; -2.047 ; state.verif ; i[2]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.977      ;
; -2.047 ; state.verif ; i[7]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.977      ;
; -2.047 ; state.verif ; i[8]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.977      ;
; -2.047 ; state.verif ; i[10]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.977      ;
; -2.042 ; state.verif ; i[4]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[1]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[3]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[5]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[6]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[11]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[12]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[13]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[14]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.042 ; state.verif ; i[0]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.972      ;
; -2.037 ; i[2]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.967      ;
; -2.034 ; i[5]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.964      ;
; -2.034 ; i[9]        ; i[12]   ; clk          ; clk         ; 1.000        ; -0.066     ; 2.963      ;
; -2.030 ; i[9]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.066     ; 2.959      ;
; -2.024 ; i[9]        ; i[11]   ; clk          ; clk         ; 1.000        ; -0.066     ; 2.953      ;
; -2.017 ; i[4]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.947      ;
; -2.013 ; i[1]        ; i[10]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.943      ;
; -2.013 ; i[1]        ; i[12]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.943      ;
; -2.011 ; i[0]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.941      ;
; -2.002 ; state.verif ; i[18]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.933      ;
; -2.002 ; state.verif ; i[9]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.933      ;
; -2.002 ; state.verif ; i[15]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.933      ;
; -2.002 ; state.verif ; i[17]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.933      ;
; -1.992 ; i[10]       ; i[16]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.922      ;
; -1.991 ; i[3]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.921      ;
; -1.975 ; i[2]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.905      ;
; -1.974 ; i[4]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.904      ;
; -1.972 ; i[0]        ; i[15]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.903      ;
; -1.968 ; cuenta[12]  ; clk_out ; clk          ; clk         ; 1.000        ; -0.065     ; 2.898      ;
; -1.950 ; i[3]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.881      ;
; -1.945 ; i[1]        ; i[15]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.876      ;
; -1.943 ; i[16]       ; i[8]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.873      ;
; -1.942 ; i[16]       ; i[2]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.872      ;
; -1.941 ; i[16]       ; i[10]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.871      ;
; -1.934 ; i[10]       ; i[13]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.864      ;
; -1.933 ; i[15]       ; i[15]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.863      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.valid'                                                             ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.734 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; 0.500        ; 0.301      ; 0.758      ;
; -0.733 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; 0.500        ; 0.301      ; 0.758      ;
; -0.557 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; 0.500        ; 0.441      ; 0.614      ;
; -0.442 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; 0.500        ; 0.532      ; 0.622      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_out'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.374 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 1.304      ;
; -0.368 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 1.298      ;
; -0.234 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 1.164      ;
; -0.164 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 1.000        ; -0.088     ; 1.061      ;
; -0.143 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 1.000        ; -0.088     ; 1.040      ;
; -0.116 ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 1.046      ;
; -0.098 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 1.000        ; -0.088     ; 0.995      ;
; -0.098 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 1.000        ; -0.088     ; 0.995      ;
; 0.216  ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.714      ;
; 0.216  ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.714      ;
; 0.271  ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.659      ;
; 0.271  ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.659      ;
; 0.271  ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.659      ;
; 0.271  ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.659      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.valid'                                                             ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.269 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; -0.500       ; 0.763      ; 0.552      ;
; 0.365 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; -0.500       ; 0.668      ; 0.553      ;
; 0.622 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; -0.500       ; 0.522      ; 0.664      ;
; 0.622 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; -0.500       ; 0.522      ; 0.664      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_out'                                                                   ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.577      ;
; 0.385 ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.607      ;
; 0.385 ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.607      ;
; 0.527 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 0.000        ; 0.113      ; 0.827      ;
; 0.527 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 0.000        ; 0.113      ; 0.827      ;
; 0.527 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 0.000        ; 0.113      ; 0.827      ;
; 0.631 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 0.000        ; 0.113      ; 0.931      ;
; 0.718 ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.940      ;
; 0.797 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 1.019      ;
; 0.901 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 1.123      ;
; 0.910 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 1.132      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                             ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; state.debounce ; state.debounce ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.482 ; state.valid    ; state.debounce ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.181      ;
; 0.535 ; clk_out        ; clk_out        ; clk_out      ; clk         ; 0.000        ; 2.318      ; 3.239      ;
; 0.571 ; cuenta[11]     ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.065      ; 0.793      ;
; 0.572 ; cuenta[10]     ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572 ; cuenta[1]      ; cuenta[1]      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.573 ; cuenta[5]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; cuenta[2]      ; cuenta[2]      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.574 ; cuenta[6]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.796      ;
; 0.575 ; cuenta[4]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.797      ;
; 0.615 ; state.valid    ; state.idle     ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.314      ;
; 0.653 ; state.valid    ; i[18]          ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.353      ;
; 0.653 ; state.valid    ; i[9]           ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.353      ;
; 0.653 ; state.valid    ; i[15]          ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.353      ;
; 0.653 ; state.valid    ; i[17]          ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.353      ;
; 0.698 ; state.valid    ; i[0]           ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[4]           ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[1]           ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[3]           ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[5]           ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[6]           ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[11]          ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[12]          ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[13]          ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[14]          ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.698 ; state.valid    ; i[16]          ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.397      ;
; 0.703 ; state.valid    ; i[2]           ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.402      ;
; 0.703 ; state.valid    ; i[7]           ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.402      ;
; 0.703 ; state.valid    ; i[8]           ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.402      ;
; 0.703 ; state.valid    ; i[10]          ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.402      ;
; 0.743 ; state.valid    ; state.valid    ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.442      ;
; 0.807 ; state.debounce ; state.verif    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.028      ;
; 0.846 ; cuenta[1]      ; cuenta[2]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.068      ;
; 0.846 ; cuenta[3]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.068      ;
; 0.847 ; cuenta[5]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.069      ;
; 0.849 ; cuenta[9]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.071      ;
; 0.854 ; i[7]           ; i[7]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.076      ;
; 0.860 ; cuenta[10]     ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.082      ;
; 0.861 ; cuenta[0]      ; cuenta[1]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.083      ;
; 0.862 ; cuenta[4]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.084      ;
; 0.863 ; cuenta[0]      ; cuenta[2]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.085      ;
; 0.863 ; cuenta[2]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.085      ;
; 0.864 ; cuenta[4]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.086      ;
; 0.864 ; state.debounce ; i[7]           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.085      ;
; 0.865 ; cuenta[8]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.087      ;
; 0.869 ; cuenta[9]      ; cuenta[9]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.091      ;
; 0.873 ; i[18]          ; i[18]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.095      ;
; 0.947 ; state.debounce ; i[8]           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.168      ;
; 0.950 ; state.debounce ; i[2]           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.171      ;
; 0.950 ; state.debounce ; i[10]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.171      ;
; 0.956 ; cuenta[3]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.178      ;
; 0.958 ; cuenta[1]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.180      ;
; 0.958 ; cuenta[3]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.180      ;
; 0.959 ; cuenta[9]      ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.181      ;
; 0.960 ; i[8]           ; i[8]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.182      ;
; 0.973 ; cuenta[2]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.195      ;
; 0.975 ; cuenta[6]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.197      ;
; 0.975 ; cuenta[0]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.197      ;
; 0.975 ; cuenta[2]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.197      ;
; 0.975 ; cuenta[8]      ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.197      ;
; 0.979 ; cuenta[8]      ; cuenta[8]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.201      ;
; 1.023 ; i[0]           ; i[3]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.245      ;
; 1.026 ; i[0]           ; i[1]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.248      ;
; 1.026 ; i[1]           ; i[3]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.248      ;
; 1.029 ; i[0]           ; i[0]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.251      ;
; 1.029 ; i[1]           ; i[1]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.251      ;
; 1.031 ; i[0]           ; i[4]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.253      ;
; 1.032 ; i[1]           ; i[0]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.254      ;
; 1.033 ; i[0]           ; i[6]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.255      ;
; 1.034 ; i[0]           ; i[5]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.256      ;
; 1.034 ; i[1]           ; i[4]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.256      ;
; 1.035 ; i[0]           ; i[16]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.257      ;
; 1.036 ; i[1]           ; i[6]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.258      ;
; 1.037 ; i[1]           ; i[5]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.259      ;
; 1.038 ; i[1]           ; i[16]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.260      ;
; 1.056 ; i[15]          ; i[15]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.278      ;
; 1.057 ; i[9]           ; i[9]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.279      ;
; 1.058 ; cuenta[12]     ; cuenta[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.279      ;
; 1.058 ; cuenta[12]     ; cuenta[8]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.279      ;
; 1.059 ; i[17]          ; i[17]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.281      ;
; 1.068 ; cuenta[1]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.290      ;
; 1.070 ; cuenta[1]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.292      ;
; 1.071 ; cuenta[5]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.293      ;
; 1.083 ; cuenta[7]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.304      ;
; 1.085 ; cuenta[6]      ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.307      ;
; 1.085 ; cuenta[0]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.307      ;
; 1.087 ; cuenta[0]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.309      ;
; 1.088 ; cuenta[4]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.310      ;
; 1.088 ; clk_out        ; clk_out        ; clk_out      ; clk         ; -0.500       ; 2.318      ; 3.292      ;
; 1.098 ; cuenta[3]      ; cuenta[3]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.320      ;
; 1.100 ; i[2]           ; i[2]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.322      ;
; 1.103 ; i[0]           ; state.verif    ; clk          ; clk         ; 0.000        ; 0.065      ; 1.325      ;
; 1.105 ; state.debounce ; i[15]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.327      ;
; 1.106 ; state.debounce ; i[9]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.328      ;
; 1.106 ; i[1]           ; state.verif    ; clk          ; clk         ; 0.000        ; 0.065      ; 1.328      ;
; 1.107 ; state.debounce ; i[18]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.329      ;
; 1.107 ; state.valid    ; state.debounce ; state.valid  ; clk         ; -0.500       ; 2.313      ; 3.306      ;
; 1.108 ; state.debounce ; i[17]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.330      ;
; 1.110 ; i[0]           ; state.debounce ; clk          ; clk         ; 0.000        ; 0.065      ; 1.332      ;
; 1.113 ; i[1]           ; state.debounce ; clk          ; clk         ; 0.000        ; 0.065      ; 1.335      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 300.84 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 814.33 MHz ; 500.0 MHz       ; clk_out    ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -2.324 ; -55.244       ;
; state.valid ; -0.627 ; -2.084        ;
; clk_out     ; -0.228 ; -0.258        ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk         ; 0.310 ; 0.000         ;
; clk_out     ; 0.310 ; 0.000         ;
; state.valid ; 0.326 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -40.000                   ;
; clk_out     ; -1.000 ; -4.000                    ;
; state.valid ; 0.461  ; 0.000                     ;
+-------------+--------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                    ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -2.324 ; cuenta[6]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 3.262      ;
; -2.304 ; cuenta[3]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 3.242      ;
; -2.292 ; cuenta[0]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 3.230      ;
; -2.187 ; cuenta[1]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 3.125      ;
; -2.106 ; cuenta[2]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 3.044      ;
; -2.092 ; cuenta[10]  ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 3.030      ;
; -2.078 ; cuenta[7]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 3.016      ;
; -2.047 ; cuenta[4]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 2.985      ;
; -2.046 ; cuenta[8]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 2.984      ;
; -1.979 ; i[1]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.917      ;
; -1.970 ; cuenta[9]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 2.908      ;
; -1.931 ; cuenta[5]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 2.869      ;
; -1.910 ; i[16]       ; i[15]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.849      ;
; -1.909 ; i[16]       ; i[9]    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.848      ;
; -1.908 ; i[16]       ; i[18]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.847      ;
; -1.908 ; i[16]       ; i[17]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.847      ;
; -1.902 ; i[0]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.840      ;
; -1.885 ; i[0]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.823      ;
; -1.879 ; i[3]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.817      ;
; -1.859 ; i[16]       ; i[7]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.797      ;
; -1.828 ; cuenta[11]  ; clk_out ; clk          ; clk         ; 1.000        ; -0.057     ; 2.766      ;
; -1.817 ; state.idle  ; i[2]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.754      ;
; -1.817 ; state.idle  ; i[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.754      ;
; -1.817 ; state.idle  ; i[8]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.754      ;
; -1.817 ; state.idle  ; i[10]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.754      ;
; -1.814 ; i[1]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.752      ;
; -1.812 ; state.idle  ; i[4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[1]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[3]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[5]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[6]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[11]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[12]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[13]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[14]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[16]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.812 ; state.idle  ; i[0]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.749      ;
; -1.807 ; i[16]       ; i[13]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.745      ;
; -1.807 ; i[1]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.746      ;
; -1.791 ; i[9]        ; i[15]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.729      ;
; -1.790 ; i[9]        ; i[9]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.728      ;
; -1.789 ; i[9]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.727      ;
; -1.789 ; i[9]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.727      ;
; -1.783 ; i[16]       ; i[12]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.721      ;
; -1.779 ; i[16]       ; i[14]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.717      ;
; -1.778 ; state.idle  ; i[18]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.716      ;
; -1.778 ; state.idle  ; i[9]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.716      ;
; -1.778 ; state.idle  ; i[15]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.716      ;
; -1.778 ; state.idle  ; i[17]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.716      ;
; -1.773 ; i[16]       ; i[11]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.711      ;
; -1.773 ; state.verif ; i[2]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.710      ;
; -1.773 ; state.verif ; i[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.710      ;
; -1.773 ; state.verif ; i[8]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.710      ;
; -1.773 ; state.verif ; i[10]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.710      ;
; -1.768 ; i[9]        ; i[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[1]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[3]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[5]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[6]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[11]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[12]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[13]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[14]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[16]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.768 ; state.verif ; i[0]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.705      ;
; -1.760 ; i[1]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.698      ;
; -1.734 ; i[0]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.673      ;
; -1.734 ; state.verif ; i[18]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.672      ;
; -1.734 ; state.verif ; i[9]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.672      ;
; -1.734 ; state.verif ; i[15]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.672      ;
; -1.734 ; state.verif ; i[17]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.672      ;
; -1.730 ; i[0]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.669      ;
; -1.729 ; i[11]       ; i[16]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.667      ;
; -1.724 ; i[9]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.661      ;
; -1.714 ; i[5]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.652      ;
; -1.714 ; i[3]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.652      ;
; -1.707 ; i[3]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.646      ;
; -1.700 ; i[2]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.638      ;
; -1.700 ; i[9]        ; i[12]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.637      ;
; -1.696 ; i[9]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.633      ;
; -1.691 ; i[1]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.630      ;
; -1.690 ; i[9]        ; i[11]   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.627      ;
; -1.686 ; i[4]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.624      ;
; -1.683 ; i[0]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.621      ;
; -1.679 ; i[1]        ; i[12]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.617      ;
; -1.678 ; i[10]       ; i[16]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.616      ;
; -1.672 ; i[15]       ; i[15]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.610      ;
; -1.671 ; i[15]       ; i[9]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.609      ;
; -1.671 ; i[4]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.609      ;
; -1.670 ; i[15]       ; i[18]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.608      ;
; -1.670 ; i[15]       ; i[17]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.608      ;
; -1.669 ; i[1]        ; i[10]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.607      ;
; -1.669 ; i[17]       ; i[15]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.607      ;
; -1.668 ; i[17]       ; i[9]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.606      ;
; -1.667 ; i[17]       ; i[18]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.605      ;
; -1.667 ; i[17]       ; i[17]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.605      ;
; -1.664 ; i[16]       ; i[8]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.602      ;
; -1.663 ; i[16]       ; i[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.601      ;
; -1.663 ; i[16]       ; i[10]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.601      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.valid'                                                              ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.627 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; 0.500        ; 0.247      ; 0.679      ;
; -0.626 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; 0.500        ; 0.248      ; 0.679      ;
; -0.461 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; 0.500        ; 0.374      ; 0.546      ;
; -0.370 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; 0.500        ; 0.451      ; 0.554      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_out'                                                                    ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.228 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 1.166      ;
; -0.220 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 1.158      ;
; -0.106 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 1.044      ;
; -0.053 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 1.000        ; -0.089     ; 0.949      ;
; -0.030 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 1.000        ; -0.089     ; 0.926      ;
; 0.006  ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.932      ;
; 0.010  ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 1.000        ; -0.089     ; 0.886      ;
; 0.010  ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 1.000        ; -0.089     ; 0.886      ;
; 0.297  ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.641      ;
; 0.297  ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.641      ;
; 0.355  ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.583      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                              ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; state.debounce ; state.debounce ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.494 ; state.valid    ; state.debounce ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.931      ;
; 0.515 ; cuenta[11]     ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.058      ; 0.717      ;
; 0.516 ; cuenta[10]     ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.058      ; 0.718      ;
; 0.516 ; cuenta[5]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.718      ;
; 0.516 ; cuenta[2]      ; cuenta[2]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.718      ;
; 0.516 ; cuenta[1]      ; cuenta[1]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.718      ;
; 0.518 ; cuenta[6]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.720      ;
; 0.518 ; cuenta[4]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.720      ;
; 0.518 ; clk_out        ; clk_out        ; clk_out      ; clk         ; 0.000        ; 2.086      ; 2.958      ;
; 0.599 ; state.valid    ; i[18]          ; state.valid  ; clk         ; 0.000        ; 2.083      ; 3.036      ;
; 0.599 ; state.valid    ; i[9]           ; state.valid  ; clk         ; 0.000        ; 2.083      ; 3.036      ;
; 0.599 ; state.valid    ; i[15]          ; state.valid  ; clk         ; 0.000        ; 2.083      ; 3.036      ;
; 0.599 ; state.valid    ; i[17]          ; state.valid  ; clk         ; 0.000        ; 2.083      ; 3.036      ;
; 0.623 ; state.valid    ; state.idle     ; state.valid  ; clk         ; 0.000        ; 2.083      ; 3.060      ;
; 0.640 ; state.valid    ; i[0]           ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[4]           ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[1]           ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[3]           ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[5]           ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[6]           ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[11]          ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[12]          ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[13]          ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[14]          ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.640 ; state.valid    ; i[16]          ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.076      ;
; 0.646 ; state.valid    ; i[2]           ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.082      ;
; 0.646 ; state.valid    ; i[7]           ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.082      ;
; 0.646 ; state.valid    ; i[8]           ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.082      ;
; 0.646 ; state.valid    ; i[10]          ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.082      ;
; 0.732 ; state.valid    ; state.valid    ; state.valid  ; clk         ; 0.000        ; 2.082      ; 3.168      ;
; 0.742 ; state.debounce ; state.verif    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.943      ;
; 0.761 ; cuenta[1]      ; cuenta[2]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.963      ;
; 0.761 ; cuenta[5]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.963      ;
; 0.761 ; cuenta[3]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.963      ;
; 0.763 ; cuenta[9]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.058      ; 0.965      ;
; 0.765 ; cuenta[10]     ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.058      ; 0.967      ;
; 0.766 ; cuenta[0]      ; cuenta[1]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.968      ;
; 0.767 ; cuenta[4]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.969      ;
; 0.772 ; cuenta[2]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.974      ;
; 0.773 ; cuenta[0]      ; cuenta[2]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.975      ;
; 0.774 ; cuenta[4]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.976      ;
; 0.775 ; i[7]           ; i[7]           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.776 ; cuenta[8]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.058      ; 0.978      ;
; 0.786 ; cuenta[9]      ; cuenta[9]      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.988      ;
; 0.786 ; i[18]          ; i[18]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.987      ;
; 0.789 ; state.debounce ; i[7]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.989      ;
; 0.850 ; cuenta[3]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.052      ;
; 0.852 ; cuenta[9]      ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.054      ;
; 0.857 ; cuenta[1]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.059      ;
; 0.857 ; cuenta[3]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.059      ;
; 0.861 ; cuenta[2]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.063      ;
; 0.863 ; state.debounce ; i[8]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.063      ;
; 0.864 ; i[8]           ; i[8]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.065      ;
; 0.865 ; cuenta[8]      ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.067      ;
; 0.865 ; state.debounce ; i[2]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.065      ;
; 0.866 ; state.debounce ; i[10]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.066      ;
; 0.868 ; cuenta[2]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.070      ;
; 0.869 ; cuenta[0]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.071      ;
; 0.870 ; cuenta[6]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.072      ;
; 0.887 ; cuenta[8]      ; cuenta[8]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.089      ;
; 0.930 ; i[0]           ; i[3]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.131      ;
; 0.933 ; i[0]           ; i[1]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.134      ;
; 0.936 ; i[0]           ; i[0]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.137      ;
; 0.939 ; i[0]           ; i[4]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.140      ;
; 0.939 ; i[1]           ; i[3]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.140      ;
; 0.941 ; i[0]           ; i[5]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.142      ;
; 0.941 ; i[0]           ; i[6]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.142      ;
; 0.942 ; i[0]           ; i[16]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.143      ;
; 0.942 ; i[1]           ; i[1]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.143      ;
; 0.945 ; i[1]           ; i[0]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.146      ;
; 0.946 ; cuenta[1]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.148      ;
; 0.948 ; i[1]           ; i[4]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.149      ;
; 0.950 ; i[1]           ; i[5]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.151      ;
; 0.950 ; i[1]           ; i[6]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.151      ;
; 0.951 ; i[1]           ; i[16]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.152      ;
; 0.953 ; cuenta[1]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.155      ;
; 0.953 ; cuenta[5]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.155      ;
; 0.954 ; i[15]          ; i[15]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.155      ;
; 0.956 ; i[9]           ; i[9]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; i[17]          ; i[17]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.157      ;
; 0.958 ; cuenta[12]     ; cuenta[3]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.159      ;
; 0.958 ; cuenta[12]     ; cuenta[8]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.159      ;
; 0.958 ; cuenta[0]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.160      ;
; 0.959 ; cuenta[6]      ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.161      ;
; 0.965 ; cuenta[0]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.167      ;
; 0.966 ; cuenta[4]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.168      ;
; 0.976 ; cuenta[7]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.177      ;
; 1.000 ; i[0]           ; state.verif    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.202      ;
; 1.004 ; cuenta[3]      ; cuenta[3]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.206      ;
; 1.005 ; i[2]           ; i[2]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.206      ;
; 1.006 ; state.valid    ; state.debounce ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.943      ;
; 1.009 ; i[1]           ; state.verif    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.211      ;
; 1.011 ; state.debounce ; i[15]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.212      ;
; 1.012 ; state.debounce ; i[9]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.213      ;
; 1.013 ; i[0]           ; state.debounce ; clk          ; clk         ; 0.000        ; 0.058      ; 1.215      ;
; 1.014 ; state.debounce ; i[18]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.215      ;
; 1.014 ; state.debounce ; i[17]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.215      ;
; 1.022 ; i[1]           ; state.debounce ; clk          ; clk         ; 0.000        ; 0.058      ; 1.224      ;
; 1.033 ; cuenta[8]      ; cuenta[9]      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.235      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_out'                                                                    ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.511      ;
; 0.345 ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.546      ;
; 0.485 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 0.000        ; 0.090      ; 0.749      ;
; 0.485 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 0.000        ; 0.090      ; 0.749      ;
; 0.486 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 0.000        ; 0.090      ; 0.750      ;
; 0.571 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 0.000        ; 0.090      ; 0.835      ;
; 0.659 ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.860      ;
; 0.718 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.919      ;
; 0.810 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 1.011      ;
; 0.817 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 1.018      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.valid'                                                              ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.326 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; -0.500       ; 0.656      ; 0.502      ;
; 0.404 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; -0.500       ; 0.577      ; 0.501      ;
; 0.638 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; -0.500       ; 0.444      ; 0.602      ;
; 0.640 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; -0.500       ; 0.443      ; 0.603      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -1.144 ; -21.745       ;
; state.valid ; -0.120 ; -0.267        ;
; clk_out     ; 0.231  ; 0.000         ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk         ; 0.186 ; 0.000         ;
; clk_out     ; 0.186 ; 0.000         ;
; state.valid ; 0.276 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -48.393                   ;
; clk_out     ; -1.000 ; -4.000                    ;
; state.valid ; 0.382  ; 0.000                     ;
+-------------+--------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                    ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -1.144 ; cuenta[3]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 2.094      ;
; -1.124 ; cuenta[6]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 2.074      ;
; -1.112 ; cuenta[0]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 2.062      ;
; -1.032 ; cuenta[1]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.982      ;
; -0.992 ; cuenta[10]  ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.942      ;
; -0.990 ; cuenta[2]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.940      ;
; -0.984 ; cuenta[7]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.934      ;
; -0.979 ; cuenta[8]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.948 ; cuenta[4]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.898      ;
; -0.925 ; cuenta[9]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.875      ;
; -0.904 ; i[1]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.854      ;
; -0.881 ; cuenta[5]   ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.831      ;
; -0.848 ; i[0]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.798      ;
; -0.836 ; i[3]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.786      ;
; -0.828 ; i[1]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.778      ;
; -0.816 ; cuenta[11]  ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.766      ;
; -0.812 ; i[16]       ; i[9]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.763      ;
; -0.812 ; i[16]       ; i[15]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.763      ;
; -0.812 ; i[0]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.762      ;
; -0.811 ; i[16]       ; i[18]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; i[16]       ; i[17]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.762      ;
; -0.807 ; i[1]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.758      ;
; -0.798 ; state.idle  ; i[2]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.747      ;
; -0.798 ; state.idle  ; i[7]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.747      ;
; -0.798 ; state.idle  ; i[8]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.747      ;
; -0.798 ; state.idle  ; i[10]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.747      ;
; -0.792 ; i[9]        ; i[9]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.742      ;
; -0.792 ; i[9]        ; i[15]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.742      ;
; -0.791 ; state.idle  ; i[4]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[5]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[6]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[11]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[12]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[13]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[14]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[16]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; state.idle  ; i[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; i[9]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.791 ; i[9]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.741      ;
; -0.787 ; i[16]       ; i[7]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.736      ;
; -0.776 ; i[1]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.726      ;
; -0.768 ; state.idle  ; i[18]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.719      ;
; -0.768 ; state.idle  ; i[9]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.719      ;
; -0.768 ; state.idle  ; i[15]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.719      ;
; -0.768 ; state.idle  ; i[17]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.719      ;
; -0.767 ; i[9]        ; i[7]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.715      ;
; -0.760 ; i[3]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.710      ;
; -0.759 ; i[16]       ; i[13]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.709      ;
; -0.751 ; i[0]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.702      ;
; -0.749 ; i[16]       ; i[12]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.699      ;
; -0.744 ; i[1]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.695      ;
; -0.744 ; i[16]       ; i[14]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.694      ;
; -0.739 ; i[3]        ; i[18]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.690      ;
; -0.739 ; i[9]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.688      ;
; -0.738 ; i[16]       ; i[11]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.688      ;
; -0.734 ; i[11]       ; i[16]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.684      ;
; -0.729 ; i[9]        ; i[12]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.678      ;
; -0.728 ; i[0]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.679      ;
; -0.724 ; cuenta[12]  ; clk_out ; clk          ; clk         ; 1.000        ; -0.037     ; 1.674      ;
; -0.724 ; i[9]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.673      ;
; -0.721 ; i[1]        ; i[12]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.671      ;
; -0.720 ; i[0]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.718 ; i[9]        ; i[11]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.667      ;
; -0.716 ; i[2]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.667      ;
; -0.715 ; i[1]        ; i[10]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.664      ;
; -0.708 ; i[3]        ; i[14]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.658      ;
; -0.705 ; i[4]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.655      ;
; -0.704 ; state.verif ; i[2]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.653      ;
; -0.704 ; state.verif ; i[7]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.653      ;
; -0.704 ; state.verif ; i[8]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.653      ;
; -0.704 ; state.verif ; i[10]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.653      ;
; -0.699 ; i[10]       ; i[16]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.650      ;
; -0.697 ; state.verif ; i[4]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[5]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[6]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[11]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[12]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[13]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[14]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[16]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; state.verif ; i[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.686 ; i[5]        ; i[16]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.636      ;
; -0.679 ; i[2]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.630      ;
; -0.676 ; i[3]        ; i[17]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.675 ; i[1]        ; i[15]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.626      ;
; -0.674 ; state.verif ; i[18]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.625      ;
; -0.674 ; state.verif ; i[9]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.625      ;
; -0.674 ; state.verif ; i[15]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.625      ;
; -0.674 ; state.verif ; i[17]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.625      ;
; -0.665 ; i[4]        ; i[13]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; i[0]        ; i[12]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.661 ; i[1]        ; i[11]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.611      ;
; -0.660 ; i[17]       ; i[9]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; i[17]       ; i[15]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.659 ; i[17]       ; i[18]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.609      ;
; -0.659 ; i[17]       ; i[17]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.609      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.valid'                                                              ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.120 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; 0.500        ; 0.233      ; 0.412      ;
; -0.119 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; 0.500        ; 0.234      ; 0.412      ;
; -0.028 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; 0.500        ; 0.308      ; 0.336      ;
; 0.044  ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; 0.500        ; 0.364      ; 0.341      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_out'                                                                   ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.231 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.719      ;
; 0.232 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.718      ;
; 0.313 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.637      ;
; 0.373 ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.577      ;
; 0.421 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 1.000        ; 0.019      ; 0.575      ;
; 0.422 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 1.000        ; 0.019      ; 0.574      ;
; 0.446 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 1.000        ; 0.019      ; 0.550      ;
; 0.447 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 1.000        ; 0.019      ; 0.549      ;
; 0.560 ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.390      ;
; 0.560 ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.390      ;
; 0.591 ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.359      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                              ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; state.debounce ; state.debounce ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.258 ; state.valid    ; state.debounce ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.741      ;
; 0.287 ; clk_out        ; clk_out        ; clk_out      ; clk         ; 0.000        ; 1.266      ; 1.772      ;
; 0.305 ; state.valid    ; state.idle     ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.788      ;
; 0.307 ; cuenta[11]     ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; cuenta[10]     ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; cuenta[5]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; cuenta[1]      ; cuenta[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; cuenta[6]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; cuenta[4]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; cuenta[2]      ; cuenta[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.372 ; state.valid    ; state.valid    ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.855      ;
; 0.390 ; state.valid    ; i[18]          ; state.valid  ; clk         ; 0.000        ; 1.265      ; 1.874      ;
; 0.390 ; state.valid    ; i[9]           ; state.valid  ; clk         ; 0.000        ; 1.265      ; 1.874      ;
; 0.390 ; state.valid    ; i[15]          ; state.valid  ; clk         ; 0.000        ; 1.265      ; 1.874      ;
; 0.390 ; state.valid    ; i[17]          ; state.valid  ; clk         ; 0.000        ; 1.265      ; 1.874      ;
; 0.412 ; state.valid    ; i[0]           ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[4]           ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[1]           ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[3]           ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[5]           ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[6]           ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[11]          ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[12]          ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[13]          ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[14]          ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.412 ; state.valid    ; i[16]          ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.895      ;
; 0.419 ; state.valid    ; i[2]           ; state.valid  ; clk         ; 0.000        ; 1.263      ; 1.901      ;
; 0.419 ; state.valid    ; i[7]           ; state.valid  ; clk         ; 0.000        ; 1.263      ; 1.901      ;
; 0.419 ; state.valid    ; i[8]           ; state.valid  ; clk         ; 0.000        ; 1.263      ; 1.901      ;
; 0.419 ; state.valid    ; i[10]          ; state.valid  ; clk         ; 0.000        ; 1.263      ; 1.901      ;
; 0.422 ; state.debounce ; state.verif    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.543      ;
; 0.450 ; state.debounce ; i[7]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.457 ; cuenta[5]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; cuenta[3]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; cuenta[1]      ; cuenta[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; i[7]           ; i[7]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; cuenta[9]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.465 ; cuenta[9]      ; cuenta[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; i[18]          ; i[18]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; cuenta[10]     ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; cuenta[4]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; cuenta[0]      ; cuenta[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.470 ; cuenta[4]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; cuenta[2]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; cuenta[0]      ; cuenta[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.472 ; cuenta[8]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.497 ; state.debounce ; i[8]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.617      ;
; 0.499 ; state.debounce ; i[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.500 ; state.debounce ; i[10]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.518 ; i[8]           ; i[8]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.520 ; cuenta[3]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.523 ; cuenta[9]      ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; cuenta[3]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; cuenta[1]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; cuenta[8]      ; cuenta[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.533 ; cuenta[2]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; cuenta[8]      ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; cuenta[6]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.536 ; cuenta[2]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.536 ; cuenta[0]      ; cuenta[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.541 ; i[1]           ; i[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.662      ;
; 0.545 ; i[1]           ; i[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.666      ;
; 0.549 ; i[1]           ; i[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.670      ;
; 0.551 ; i[1]           ; i[4]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.672      ;
; 0.552 ; i[1]           ; i[6]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.673      ;
; 0.552 ; i[0]           ; i[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.673      ;
; 0.553 ; i[1]           ; i[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.674      ;
; 0.553 ; i[1]           ; i[16]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.674      ;
; 0.556 ; i[0]           ; i[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.677      ;
; 0.560 ; i[0]           ; i[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.681      ;
; 0.562 ; i[0]           ; i[4]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.683      ;
; 0.563 ; i[0]           ; i[6]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.684      ;
; 0.564 ; i[0]           ; i[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.564 ; i[0]           ; i[16]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.566 ; cuenta[12]     ; cuenta[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.687      ;
; 0.566 ; cuenta[12]     ; cuenta[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.687      ;
; 0.568 ; i[15]          ; i[15]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.571 ; i[9]           ; i[9]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.573 ; i[17]          ; i[17]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.694      ;
; 0.582 ; i[1]           ; state.debounce ; clk          ; clk         ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; i[1]           ; state.verif    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; cuenta[3]      ; cuenta[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; cuenta[7]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.704      ;
; 0.586 ; cuenta[1]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; i[2]           ; i[2]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.589 ; cuenta[5]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; cuenta[1]      ; cuenta[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; state.debounce ; i[15]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.711      ;
; 0.590 ; state.debounce ; i[9]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.712      ;
; 0.591 ; state.debounce ; i[18]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.592 ; state.debounce ; i[17]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.714      ;
; 0.593 ; i[0]           ; state.debounce ; clk          ; clk         ; 0.000        ; 0.037      ; 0.714      ;
; 0.593 ; i[0]           ; state.verif    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.714      ;
; 0.594 ; i[1]           ; i[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.714      ;
; 0.594 ; i[1]           ; i[10]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.714      ;
; 0.595 ; i[1]           ; i[8]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.715      ;
; 0.599 ; cuenta[6]      ; cuenta[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.599 ; cuenta[0]      ; cuenta[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.602 ; cuenta[4]      ; cuenta[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.723      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_out'                                                                    ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.307      ;
; 0.198 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 0.000        ; 0.136      ; 0.448      ;
; 0.198 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 0.000        ; 0.136      ; 0.448      ;
; 0.199 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 0.000        ; 0.136      ; 0.449      ;
; 0.205 ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.326      ;
; 0.260 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 0.000        ; 0.136      ; 0.510      ;
; 0.378 ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.499      ;
; 0.424 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.545      ;
; 0.485 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.606      ;
; 0.489 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.610      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.valid'                                                              ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.276 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; -0.500       ; 0.500      ; 0.296      ;
; 0.334 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; -0.500       ; 0.441      ; 0.295      ;
; 0.474 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; -0.500       ; 0.364      ; 0.358      ;
; 0.476 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; -0.500       ; 0.363      ; 0.359      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.709  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.709  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk_out         ; -0.374  ; 0.186 ; N/A      ; N/A     ; -1.000              ;
;  state.valid     ; -0.734  ; 0.269 ; N/A      ; N/A     ; 0.382               ;
; Design-wide TNS  ; -68.705 ; 0.0   ; 0.0      ; 0.0     ; -52.393             ;
;  clk             ; -65.508 ; 0.000 ; N/A      ; N/A     ; -48.393             ;
;  clk_out         ; -0.731  ; 0.000 ; N/A      ; N/A     ; -4.000              ;
;  state.valid     ; -2.466  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fila_o[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila_o[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila_o[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila_o[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; col[3]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[0]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[1]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[2]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO~  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_NCSO~  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fila_o[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; fila_o[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.16 V              ; -0.146 V            ; 0.282 V                              ; 0.255 V                              ; 4.66e-10 s                  ; 4.32e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.16 V             ; -0.146 V           ; 0.282 V                             ; 0.255 V                             ; 4.66e-10 s                 ; 4.32e-10 s                 ; No                        ; No                        ;
; fila_o[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.16 V              ; -0.146 V            ; 0.282 V                              ; 0.255 V                              ; 4.66e-10 s                  ; 4.32e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.16 V             ; -0.146 V           ; 0.282 V                             ; 0.255 V                             ; 4.66e-10 s                 ; 4.32e-10 s                 ; No                        ; No                        ;
; fila_o[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.16 V              ; -0.146 V            ; 0.282 V                              ; 0.255 V                              ; 4.66e-10 s                  ; 4.32e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.16 V             ; -0.146 V           ; 0.282 V                             ; 0.255 V                             ; 4.66e-10 s                 ; 4.32e-10 s                 ; No                        ; No                        ;
; display[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.16 V              ; -0.146 V            ; 0.282 V                              ; 0.255 V                              ; 4.66e-10 s                  ; 4.32e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.16 V             ; -0.146 V           ; 0.282 V                             ; 0.255 V                             ; 4.66e-10 s                 ; 4.32e-10 s                 ; No                        ; No                        ;
; display[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; display[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; display[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.1 V               ; -0.0228 V           ; 0.291 V                              ; 0.31 V                               ; 3.08e-09 s                  ; 2.26e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.1 V              ; -0.0228 V          ; 0.291 V                             ; 0.31 V                              ; 3.08e-09 s                 ; 2.26e-09 s                 ; No                        ; No                        ;
; display[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; display[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; display[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; display[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.1 V               ; -0.0228 V           ; 0.291 V                              ; 0.31 V                               ; 3.08e-09 s                  ; 2.26e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.1 V              ; -0.0228 V          ; 0.291 V                             ; 0.31 V                              ; 3.08e-09 s                 ; 2.26e-09 s                 ; No                        ; No                        ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.35e-08 V                   ; 3.22 V              ; -0.155 V            ; 0.174 V                              ; 0.241 V                              ; 2.56e-10 s                  ; 2.23e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.35e-08 V                  ; 3.22 V             ; -0.155 V           ; 0.174 V                             ; 0.241 V                             ; 2.56e-10 s                 ; 2.23e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fila_o[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; fila_o[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.13 V              ; -0.0797 V           ; 0.185 V                              ; 0.324 V                              ; 6.37e-10 s                  ; 4.72e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.13 V             ; -0.0797 V          ; 0.185 V                             ; 0.324 V                             ; 6.37e-10 s                 ; 4.72e-10 s                 ; No                        ; No                        ;
; fila_o[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.13 V              ; -0.0797 V           ; 0.185 V                              ; 0.324 V                              ; 6.37e-10 s                  ; 4.72e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.13 V             ; -0.0797 V          ; 0.185 V                             ; 0.324 V                             ; 6.37e-10 s                 ; 4.72e-10 s                 ; No                        ; No                        ;
; fila_o[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.13 V              ; -0.0797 V           ; 0.185 V                              ; 0.324 V                              ; 6.37e-10 s                  ; 4.72e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.13 V             ; -0.0797 V          ; 0.185 V                             ; 0.324 V                             ; 6.37e-10 s                 ; 4.72e-10 s                 ; No                        ; No                        ;
; display[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.13 V              ; -0.0797 V           ; 0.185 V                              ; 0.324 V                              ; 6.37e-10 s                  ; 4.72e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.13 V             ; -0.0797 V          ; 0.185 V                             ; 0.324 V                             ; 6.37e-10 s                 ; 4.72e-10 s                 ; No                        ; No                        ;
; display[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; display[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; display[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.1 V               ; -0.0132 V           ; 0.306 V                              ; 0.253 V                              ; 3.62e-09 s                  ; 2.96e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.1 V              ; -0.0132 V          ; 0.306 V                             ; 0.253 V                             ; 3.62e-09 s                 ; 2.96e-09 s                 ; No                        ; No                        ;
; display[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; display[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; display[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; display[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.1 V               ; -0.0132 V           ; 0.306 V                              ; 0.253 V                              ; 3.62e-09 s                  ; 2.96e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.1 V              ; -0.0132 V          ; 0.306 V                             ; 0.253 V                             ; 3.62e-09 s                 ; 2.96e-09 s                 ; No                        ; No                        ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.7e-06 V                    ; 3.14 V              ; -0.0826 V           ; 0.161 V                              ; 0.29 V                               ; 2.73e-10 s                  ; 2.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.7e-06 V                   ; 3.14 V             ; -0.0826 V          ; 0.161 V                             ; 0.29 V                              ; 2.73e-10 s                 ; 2.78e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fila_o[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; fila_o[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.54 V              ; -0.148 V            ; 0.218 V                              ; 0.23 V                               ; 4.49e-10 s                  ; 4.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.54 V             ; -0.148 V           ; 0.218 V                             ; 0.23 V                              ; 4.49e-10 s                 ; 4.08e-10 s                 ; No                        ; No                        ;
; fila_o[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.54 V              ; -0.148 V            ; 0.218 V                              ; 0.23 V                               ; 4.49e-10 s                  ; 4.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.54 V             ; -0.148 V           ; 0.218 V                             ; 0.23 V                              ; 4.49e-10 s                 ; 4.08e-10 s                 ; No                        ; No                        ;
; fila_o[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.54 V              ; -0.148 V            ; 0.218 V                              ; 0.23 V                               ; 4.49e-10 s                  ; 4.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.54 V             ; -0.148 V           ; 0.218 V                             ; 0.23 V                              ; 4.49e-10 s                 ; 4.08e-10 s                 ; No                        ; No                        ;
; display[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.54 V              ; -0.148 V            ; 0.218 V                              ; 0.23 V                               ; 4.49e-10 s                  ; 4.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.54 V             ; -0.148 V           ; 0.218 V                             ; 0.23 V                              ; 4.49e-10 s                 ; 4.08e-10 s                 ; No                        ; No                        ;
; display[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; display[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; display[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.48 V              ; -0.0288 V           ; 0.346 V                              ; 0.263 V                              ; 2.68e-09 s                  ; 2.19e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.48 V             ; -0.0288 V          ; 0.346 V                             ; 0.263 V                             ; 2.68e-09 s                 ; 2.19e-09 s                 ; No                        ; No                        ;
; display[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; display[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; display[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; display[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.48 V              ; -0.0288 V           ; 0.346 V                              ; 0.263 V                              ; 2.68e-09 s                  ; 2.19e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.48 V             ; -0.0288 V          ; 0.346 V                             ; 0.263 V                             ; 2.68e-09 s                 ; 2.19e-09 s                 ; No                        ; No                        ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.09e-07 V                   ; 3.71 V              ; -0.174 V            ; 0.496 V                              ; 0.245 V                              ; 1.28e-10 s                  ; 1.99e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.09e-07 V                  ; 3.71 V             ; -0.174 V           ; 0.496 V                             ; 0.245 V                             ; 1.28e-10 s                 ; 1.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 833      ; 0        ; 0        ; 0        ;
; clk_out     ; clk         ; 1        ; 1        ; 0        ; 0        ;
; state.valid ; clk         ; 22       ; 22       ; 0        ; 0        ;
; clk         ; clk_out     ; 4        ; 0        ; 0        ; 0        ;
; clk_out     ; clk_out     ; 10       ; 0        ; 0        ; 0        ;
; clk_out     ; state.valid ; 0        ; 0        ; 4        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 833      ; 0        ; 0        ; 0        ;
; clk_out     ; clk         ; 1        ; 1        ; 0        ; 0        ;
; state.valid ; clk         ; 22       ; 22       ; 0        ; 0        ;
; clk         ; clk_out     ; 4        ; 0        ; 0        ; 0        ;
; clk_out     ; clk_out     ; 10       ; 0        ; 0        ; 0        ;
; clk_out     ; state.valid ; 0        ; 0        ; 4        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 97    ; 97   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------------------+
; Clock Status Summary                           ;
+-------------+-------------+------+-------------+
; Target      ; Clock       ; Type ; Status      ;
+-------------+-------------+------+-------------+
; clk         ; clk         ; Base ; Constrained ;
; clk_out     ; clk_out     ; Base ; Constrained ;
; state.valid ; state.valid ; Base ; Constrained ;
+-------------+-------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; col[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; col[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Wed May 22 11:09:09 2024
Info: Command: quartus_sta proyect2 -c proyect2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proyect2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_out clk_out
    Info (332105): create_clock -period 1.000 -name state.valid state.valid
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.709             -65.508 clk 
    Info (332119):    -0.734              -2.466 state.valid 
    Info (332119):    -0.374              -0.731 clk_out 
Info (332146): Worst-case hold slack is 0.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.269               0.000 state.valid 
    Info (332119):     0.355               0.000 clk_out 
    Info (332119):     0.356               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.000 clk 
    Info (332119):    -1.000              -4.000 clk_out 
    Info (332119):     0.446               0.000 state.valid 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.324             -55.244 clk 
    Info (332119):    -0.627              -2.084 state.valid 
    Info (332119):    -0.228              -0.258 clk_out 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clk 
    Info (332119):     0.310               0.000 clk_out 
    Info (332119):     0.326               0.000 state.valid 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.000 clk 
    Info (332119):    -1.000              -4.000 clk_out 
    Info (332119):     0.461               0.000 state.valid 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.144             -21.745 clk 
    Info (332119):    -0.120              -0.267 state.valid 
    Info (332119):     0.231               0.000 clk_out 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.186               0.000 clk_out 
    Info (332119):     0.276               0.000 state.valid 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.393 clk 
    Info (332119):    -1.000              -4.000 clk_out 
    Info (332119):     0.382               0.000 state.valid 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4832 megabytes
    Info: Processing ended: Wed May 22 11:09:11 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


