* **UNIDADE 5: Circuitos Sequenciais ** [16 horas-aula]
* 5. Análise e Síntese de Circuitos Seqüenciais 
	* 5.1. “Latch” RS 
	* 5.2. “Latch” RS Síncrono 
	* 5.3. “Latch” D 
	* 5.4. “Flip-Flop” D 
	* 5.5. “Flip-Flop” JK “Edge-Triggered” 
	* 5.6. “Flip-Flop” JK “Master-Slave” 
	* 5.7. Circuitos Integrados MSI 
		* 5.7.1. Duplo “flip-flop” D: 74LS74, 74HC/HCT74 
		* 5.7.2. Quádruplo “Latches” D: 74LS75, 74HC/HCT75 
		* 5.7.3. Duplo “flip-flop” JK “edge-triggered”:7476, 74LS76, 74C76, 74HC/HCT76 
		* 5.7.4. Duplo “Flip-Flop” JK “edge-triggered” com “Set” e “Reset”: 74LS112, 74F112, 74LVC112 
		* 5.7.5. Duplo “Flip-Flop” JK “edge-triggered” com “Set” e “Reset”: 74LS109, 74F109, 74LVC109 
		* 5.7.6. Seis “flip-flops” D: 74LS174, 74HC/HCT174 
	* 5.8. Análise e Síntese de Circuitos Seqüências Síncronos 
		* 5.8.1. Modelos de Máquinas Seqüenciais de Estado 
        * 5.8.2. Análise de uma FSM de Mealy com “Flip-flop” D 
        * 5.8.3. Análise de uma FSM de Moore com “Flip-flop” D 
        * 5.8.4. Análise de uma FSM de Mealy com “Flip-flop” JK 
        * 5.8.5. Síntese de FSM 