<details>

<summary><a href="https://cloud.hacktricks.xyz/pentesting-cloud/pentesting-cloud-methodology"><strong>‚òÅÔ∏è HackTricks Cloud ‚òÅÔ∏è</strong></a> -<a href="https://twitter.com/hacktricks_live"><strong>üê¶ Twitter üê¶</strong></a> - <a href="https://www.twitch.tv/hacktricks_live/schedule"><strong>üéôÔ∏è Twitch üéôÔ∏è</strong></a> - <a href="https://www.youtube.com/@hacktricks_LIVE"><strong>üé• Youtube üé•</strong></a></summary>

- ¬øTrabajas en una **empresa de ciberseguridad**? ¬øQuieres ver tu **empresa anunciada en HackTricks**? ¬øO quieres tener acceso a la **√∫ltima versi√≥n de PEASS o descargar HackTricks en PDF**? ¬°Consulta los [**PLANES DE SUSCRIPCI√ìN**](https://github.com/sponsors/carlospolop)!

- Descubre [**The PEASS Family**](https://opensea.io/collection/the-peass-family), nuestra colecci√≥n de exclusivos [**NFTs**](https://opensea.io/collection/the-peass-family)

- Obt√©n el [**oficial PEASS & HackTricks swag**](https://peass.creator-spring.com)

- **√önete al** [**üí¨**](https://emojipedia.org/speech-balloon/) **grupo de Discord** o al [**grupo de telegram**](https://t.me/peass) o **s√≠gueme en Twitter** [**üê¶**](https://github.com/carlospolop/hacktricks/tree/7af18b62b3bdc423e11444677a6a73d4043511e9/\[https:/emojipedia.org/bird/README.md)[**@carlospolopm**](https://twitter.com/hacktricks_live).

- **Comparte tus trucos de hacking enviando PRs al [repositorio de hacktricks](https://github.com/carlospolop/hacktricks) y al [repositorio de hacktricks-cloud](https://github.com/carlospolop/hacktricks-cloud)**.

</details>


#

# JTAG

JTAG permite realizar un escaneo de l√≠mites. El escaneo de l√≠mites analiza ciertos circuitos, incluyendo celdas y registros de escaneo de l√≠mites integrados para cada pin.

El est√°ndar JTAG define **comandos espec√≠ficos para realizar escaneos de l√≠mites**, incluyendo los siguientes:

* **BYPASS** permite probar un chip espec√≠fico sin la sobrecarga de pasar por otros chips.
* **SAMPLE/PRELOAD** toma una muestra de los datos que entran y salen del dispositivo cuando est√° en su modo de funcionamiento normal.
* **EXTEST** establece y lee los estados de los pines.

Tambi√©n puede admitir otros comandos como:

* **IDCODE** para identificar un dispositivo
* **INTEST** para la prueba interna del dispositivo

Es posible que se encuentre con estas instrucciones cuando se utiliza una herramienta como el JTAGulator.

## El puerto de acceso de prueba

Los escaneos de l√≠mites incluyen pruebas de los cuatro cables del **Puerto de Acceso de Prueba (TAP)**, un puerto de prop√≥sito general que proporciona **acceso al soporte de prueba JTAG** incorporado en un componente. TAP utiliza las siguientes cinco se√±ales:

* Entrada de reloj de prueba (**TCK**) El TCK es el **reloj** que define con qu√© frecuencia el controlador TAP tomar√° una sola acci√≥n (en otras palabras, saltar√° al siguiente estado en la m√°quina de estados).
* Selecci√≥n de modo de prueba (**TMS**) entrada TMS controla la **m√°quina de estados finitos**. En cada golpe del reloj, el controlador TAP JTAG del dispositivo verifica el voltaje en el pin TMS. Si el voltaje est√° por debajo de cierto umbral, la se√±al se considera baja e interpretada como 0, mientras que si el voltaje est√° por encima de cierto umbral, la se√±al se considera alta e interpretada como 1.
* Entrada de datos de prueba (**TDI**) TDI es el pin que env√≠a **datos al chip a trav√©s de las celdas de escaneo**. Cada proveedor es responsable de definir el protocolo de comunicaci√≥n sobre este pin, porque JTAG no lo define.
* Salida de datos de prueba (**TDO**) TDO es el pin que env√≠a **datos fuera del chip**.
* Restablecimiento de prueba (**TRST**) entrada El TRST opcional restablece la m√°quina de estados finitos **a un estado conocido bueno**. Alternativamente, si el TMS se mantiene en 1 durante cinco ciclos de reloj consecutivos, invoca un restablecimiento, de la misma manera que lo har√≠a el pin TRST, por lo que TRST es opcional.

A veces se podr√°n encontrar esos pines marcados en la PCB. En otras ocasiones, puede que necesite **encontrarlos**.

## Identificaci√≥n de pines JTAG

La forma m√°s r√°pida pero m√°s cara de detectar puertos JTAG es mediante el uso del **JTAGulator**, un dispositivo creado espec√≠ficamente para este prop√≥sito (aunque tambi√©n puede **detectar los pinouts UART**).

Tiene **24 canales** a los que se pueden conectar los pines de las placas. Luego realiza un **ataque BF** de todas las combinaciones posibles enviando comandos de escaneo de l√≠mites **IDCODE** y **BYPASS**. Si recibe una respuesta, muestra el canal correspondiente a cada se√±al JTAG.

Una forma m√°s barata pero mucho m√°s lenta de identificar los pinouts JTAG es mediante el uso de [**JTAGenum**](https://github.com/cyphunk/JTAGenum/) cargado en un microcontrolador compatible con Arduino.

Usando **JTAGenum**, primero **definir√≠a los pines de la sonda** del dispositivo que utilizar√° para la enumeraci√≥n. Tendr√≠a que hacer referencia al diagrama de asignaci√≥n de pines del dispositivo y luego conectar estos pines con los puntos de prueba en su dispositivo objetivo.

Una **tercera forma** de identificar los pines JTAG es **inspeccionando la PCB** en busca de uno de los pinouts. En algunos casos, las PCB pueden proporcionar convenientemente la **interfaz Tag-Connect**, que es una clara indicaci√≥n de que la placa tiene un conector JTAG. Puede ver c√≥mo se ve esa interfaz en [https://www.tag-connect.com/info/](https://www.tag-connect.com/info/). Adem√°s, la inspecci√≥n de las **hojas de datos de los conjuntos de chips en la PCB** puede revelar diagramas de asignaci√≥n de pines que apuntan a interfaces JTAG.

# SDW

SWD es un protocolo espec√≠fico de ARM dise√±ado para la depuraci√≥n.

La interfaz SWD requiere **dos pines**: una se√±al bidireccional **SWDIO**, que es el equivalente de los pines **TDI y TDO de JTAG y un reloj**, y **SWCLK**, que es el equivalente de **TCK en JTAG**. Muchos dispositivos admiten el **Puerto de depuraci√≥n de serie o JTAG (SWJ-DP)**, una interfaz combinada JTAG y SWD que le permite conectar una sonda SWD o JTAG al objetivo.
