---
layout: post
title: Implementando una Static RAM y un Program Counter - CS03
published: false
---

Hoy, el objetivo es implementar una RAM estatica **(SRAM)**, esta RAM no es la tipica tarjeta RAM que normalmente se compra para los computadores ya que una SRAM es mas cara que una Dynamic RAM (DRAM), por lo general las SRAM estan dentro de la CPU.

Para completar los objetivos de este capitulo vamos implementar los siguientes chips:
- Data Flip-Flop (primitive) (Ya implementado)
- 1-bit Register
- 16-bit Register
- 16-bit / 8-register memory	
- 16-bit / 64-register memory
- 16-bit / 512-register memory
- 16-bit / 4096-register memory
- 16-bit / 16384-register memory	
- 16-bit program counter (PC)

Para lograrlo tendremos a nuestra disposicion un Data Flip-Flop que ya ha sido implementado, es decir dicha complejidad se abstrae.

# Tabla de contenidos
- Conceptos importantes
  - La grafica de una señal de reloj (concepto1)
  - Diagramas de tiempo (concepto2)
    - Flip-Flop tipo D
    - Bit
    - Registro
    - Memoria RAM
  - Logica secuencial vs Logica combinacional (concepto3, concepto4)
  - En la RAM implementada, son las operaciones de escritura secuenciales y las de lectura combinacionales?
  - Dirección en memoria VS contenido de dicha direccion (concepto6)
  - Calculando en bits el tamaño de una memoria RAM (concepto8)
  - Importancia del flanco de bajada del reloj (concepto9)
  - Utilidad del program counter en un computador (concepto10)
  - Los retardos de propagacion (reto)
- Implementando el 1-bit register
- Implementando el 16-bit register
- Implementando el 16-bit / 8 register memory
- Implementando el 16-bit / 64 register memory
- Implementando el 16-bit / 512 register memory
- Implementando el 16-bit / 4096 register memory
- Implementando el 16-bit / 16384 register memory
- Implementando el 16-bit program counter
- Codigo fuente
- Lista de chequeo y auto evaluacion
- Fuentes
 
# Conceptos importantes
## La grafica de una señal de reloj (concepto1)
![](http://imgur.com/FD627fF.gif)

Como se puede ver en la imagen el tick es la parte de la señal de reloj que vale 0 y el tock es la parte que vale 1, por otra parte el flanco de subida es el momento en el que la señal pasa de 0 a 1, y el flanco de subida el momento en el que la señal pasa de 1 a 0.

En nuestra arquitectura con el flanco de bajada termina un ciclo y empieza el siguiente (Notese que en otras arquitecturas esto puede ser diferente).

Un ciclo tarda un tiempo desde que inicia en el tick hasta que finaliza el tock con un flanco de bajada, este tiempo se conoce como periodo.

> El periodo es el tiempo que tarda un ciclo en completarse.

La cantidad de ciclos que se pueden realizar en un segundo es entonces la frecuencia y estas dos magnitudes se relacionan de la siguiente forma:

![](https://latex.codecogs.com/gif.latex?f=\frac{1}{T})

 ## Diagramas de tiempo (concepto2)
 A continuación se analiza el estado de los pines a travez del tiempo.
 ### Flip-Flop tipo D
 ![](http://imgur.com/pTORB23.gif)
 
 ### Bit
 ![](http://imgur.com/O4BcWtT.gif)
 
 ### Registro
 ![](http://imgur.com/uuEagAO.gif)
 
 
 ### Memoria RAM
 ![](http://imgur.com/i6CAF0G.gif)
 
## Logica secuencial vs Logica combinacional (concepto3, concepto4)
![](http://imgur.com/7XvlsLQ.gif)
El diagrama anterior nos puede ayudar a entender claramente la diferencia entre lógica combinaciónal y lógica secuencial, como se puede ver, la salida de una función de lógica combinacional depende unicamente de su entrada, y esta entrada en ningún caso puede ser la salida puesto que entrariamos en un loop indeterminado.

Por otra parte en un chip de lógica secuencial sa salida en el tiempo t puede depender de in(t-1) o out(t-1), esto es posible debido a que cuando ocurre in(t)=out(t-1) se esta especificando claramente a cual salida nos referimos, cosa que no pasa si nuestro chip no puede ser *"consciente"* del tiempo.

Otro tema importante que se puede explicar con la imagen es que un circuito de logica combinacional se puede usar en conjunto con uno de lógica secuencial, por ejemplo en una RAM8 se puede usar un **demultiplexor** para seleccionar un registro determinado (lógica combinacional) y luego de que el dato ha sido procesado por el registro seleccionado (Register) (lógica secuencial), dicha salida debe ser procesada por un **Multiplexor** para determinar cual de los registros tiene el dato que la salida de la RAM requiere.

Dicho lo anterior podemos enumerar unas diferencias fundamentales entre un circuito lógico combinacional y un circuito lógico secuencial:
1. El circuito secuencial es capaz de memorizar datos pasados mientras el combinacional no.
2. El circuito secuencial es *"consciente"* del tiempo mientras el combinacional no.
3. El circuito secuencial puede ser funcion de in(t-1) o out(t-1) mientras el combinacional al no ser *"consciente"* del tiempo depende unicamente de in.


# Codigo fuente
- [("Código fuente") Cableado implementado para los chips del capítulo](https://github.com/jorovipe97/computer_science_code/tree/master/projects/03)

# Lista de chequeo y autoevaluacion
- Lista de chequeo
- Autoevaluación

# Fuentes
- [Periodo](https://es.wikipedia.org/wiki/Per%C3%ADodo_de_oscilaci%C3%B3n)
- [Frecuencia](https://es.wikipedia.org/wiki/Frecuencia)
- [Static RAM vs Dynamic RAM](https://www.quora.com/What-is-the-difference-between-DRAM-SRAM-and-SDRAM-Which-one-is-the-best-RAM-technology)
- [Nand2tetris chapter 3](http://nand2tetris.org/03.php)
