{
  "comments_id": "44696167",
  "rank": 1,
  "title": "Test Results for AMD Zen 5 by Agner Fog",
  "link": "https://www.agner.org/forum/viewtopic.php?t=287&start=10",
  "created_date": "2025-07-26T20:12:53.400280",
  "comments_summary": "これは、Zen5アーキテクチャに関する議論と、特にAIワークロードにおける性能についてです。\n\n## Zenアーキテクチャの変更点\n\neigenform氏は、Zen 3でメモリリネーミングが欠落していたのに、Zen 4とZen 5で復活した理由について疑問を投げかけています。\n\n## テスト結果の欠如\n\nalberth氏は、記事に実際の「テスト結果」がないため、タイトルがミスリーディングであると指摘しています。これに対し、ooopdddddd氏は、詳細な結果は記事の最後にあるリンクに記載されていると述べています。さらに、Someone氏は、Agnes Fog氏が公式ドキュメントに記載されていないコーナーケースを発見するために、CPUのブラックボックステストを実施していることを説明しています。\n\n## Zen5のベクトル演算とAI性能\n\nashvardanian氏は、Zen5の512ビットベクトル書き込みが2つの256ビット書き込みとして実行される設計選択に疑問を呈し、memcpyを多用するワークロードへの影響を懸念しています。また、Zen5の展開が予想以上に遅れていること、そしてAMDのAIに関するポジショニングがミスリーディングである可能性があることを指摘しています。AMDがZen5を「AIのための主要なCPU」と主張しているにもかかわらず、Xeon4のAMXと比較して、AVX-512サポートだけでは競争力がないと考えています。dragontamer氏は、AVX 512命令が1回の書き込みにつき2〜3回の読み込みを行うことを考慮すると、この設計にはある程度の意味があると述べています。特に、行列乗算のプリミティブであるFMAC（multiply and accumulate）を例に挙げ、3回の読み込みと1回の書き込みが必要であることを指摘しています。rpiguy氏は、メモリコントローラが1つの512ビットブロックを待つよりも、2つの狭い書き込みをスケジュールする方が容易である可能性や、メモリコントローラがZen 4から大幅に更新されていない可能性を示唆しています。\n\n## まとめ\n\n全体として、議論はZen5アーキテクチャの設計上の選択、テスト方法、そして特にAIワークロードにおけるその性能に焦点を当てています。参加者は、AMDのマーケティングの主張に対する疑問や、実際の性能に関する懸念を表明しています。"
}