第一次书写时序逻辑电路

不用板上时钟，因为频率太快；仿真时有warning的话把warning内容复制到xdc文件即可。

板上按钮按下，上升沿；按下又松开，下降沿；

阻塞赋值和非阻塞赋值：
  阻塞赋值--在执行时会阻塞后续语句的执行，直到当前语句执行完毕。使用“=”操作符进行赋值。当设计的模块只包含组合逻辑，没有时序逻辑时，阻塞赋值可以自由使用。
  非阻塞赋值--在执行时不会阻塞后续语句的执行，所有语句都在时钟边沿后同时更新。使用“<=”操作符进行赋值。这意味着它们不会相互阻塞，而是并行更新。

initial和always语句：
  initial块只执行一次，而always块在满足条件时会重复执行。
  initial块没有显式的触发条件（除非在内部使用等待语句），而always块通常有一个或多个触发条件（如时钟边沿、信号变化等）。
  initial块主要用于  初始化  或  测试  序列，而always块主要用于  建模时序逻辑  和  同步操作  。

testbench中的wait语句不可综合，不能在设计程序里用，只能在testbench中用。
时序逻辑控制要用@和#了


forever语句--clk赋初值，占空比%
always/repeat均要赋初值

更深刻地理解每一个initial块oralways块都是并行的