TimeQuest Timing Analyzer report for arch
Tue Mar 18 22:50:28 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'CLK'
 22. Fast Model Hold: 'CLK'
 23. Fast Model Minimum Pulse Width: 'CLK'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; arch                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C8Q208C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 32.81 MHz ; 32.81 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -14.740 ; -486.869      ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -2.277 ; -134.165              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                   ;
+---------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.740 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 15.188     ;
; -14.740 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 15.188     ;
; -14.740 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 15.188     ;
; -14.740 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 15.188     ;
; -14.740 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 15.188     ;
; -14.740 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 15.188     ;
; -14.740 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 15.188     ;
; -14.740 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 15.188     ;
; -14.603 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 15.043     ;
; -14.603 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 15.043     ;
; -14.603 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 15.043     ;
; -14.603 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 15.043     ;
; -14.603 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 15.043     ;
; -14.603 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 15.043     ;
; -14.603 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 15.043     ;
; -14.603 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 15.043     ;
; -14.492 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 14.913     ;
; -14.492 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 14.913     ;
; -14.492 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 14.913     ;
; -14.492 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 14.913     ;
; -14.492 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 14.913     ;
; -14.492 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 14.913     ;
; -14.492 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 14.913     ;
; -14.492 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 14.913     ;
; -14.443 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.891     ;
; -14.443 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.891     ;
; -14.443 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.891     ;
; -14.443 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.891     ;
; -14.443 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.891     ;
; -14.443 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.891     ;
; -14.443 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.891     ;
; -14.443 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.891     ;
; -14.390 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.837     ;
; -14.390 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.837     ;
; -14.390 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.837     ;
; -14.390 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.837     ;
; -14.390 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.837     ;
; -14.390 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.837     ;
; -14.390 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.837     ;
; -14.390 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.837     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.291 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.738     ;
; -14.230 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.677     ;
; -14.230 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.677     ;
; -14.230 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.677     ;
; -14.230 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.677     ;
; -14.230 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.677     ;
; -14.230 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.677     ;
; -14.230 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.677     ;
; -14.230 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.677     ;
; -14.197 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.645     ;
; -14.197 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.645     ;
; -14.197 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.645     ;
; -14.197 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.645     ;
; -14.197 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.645     ;
; -14.197 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.645     ;
; -14.197 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.645     ;
; -14.197 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.645     ;
; -14.192 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.640     ;
; -14.192 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.640     ;
; -14.192 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.640     ;
; -14.192 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.640     ;
; -14.192 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.640     ;
; -14.192 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.640     ;
; -14.192 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.640     ;
; -14.192 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.092     ; 14.640     ;
; -13.756 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.195     ;
; -13.756 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.195     ;
; -13.756 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.195     ;
; -13.756 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.195     ;
; -13.756 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.195     ;
; -13.756 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.195     ;
; -13.756 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.195     ;
; -13.756 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.195     ;
; -13.734 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.173     ;
; -13.734 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.173     ;
; -13.734 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.173     ;
; -13.734 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.173     ;
; -13.734 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.173     ;
; -13.734 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.173     ;
; -13.734 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.173     ;
; -13.734 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.101     ; 14.173     ;
; -13.708 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.155     ;
; -13.708 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.155     ;
; -13.708 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.155     ;
; -13.708 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.093     ; 14.155     ;
+---------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 1.338 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.644      ;
; 1.357 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.663      ;
; 1.488 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.794      ;
; 1.510 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.095      ; 1.372      ;
; 1.518 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.095      ; 1.380      ;
; 1.518 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.095      ; 1.380      ;
; 1.528 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.095      ; 1.390      ;
; 1.529 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.095      ; 1.391      ;
; 1.530 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.095      ; 1.392      ;
; 1.531 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.095      ; 1.393      ;
; 1.531 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.837      ;
; 1.749 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.055      ;
; 1.772 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.078      ;
; 1.794 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 1.798 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.104      ;
; 1.845 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 1.851 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.157      ;
; 1.883 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.189      ;
; 1.889 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.104      ; 1.760      ;
; 1.902 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.095      ; 1.764      ;
; 1.916 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.104      ; 1.787      ;
; 1.919 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.104      ; 1.790      ;
; 1.921 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.104      ; 1.792      ;
; 1.922 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.104      ; 1.793      ;
; 1.925 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.104      ; 1.796      ;
; 1.932 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.104      ; 1.803      ;
; 1.934 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.104      ; 1.805      ;
; 2.018 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.324      ;
; 2.129 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.435      ;
; 2.195 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.501      ;
; 2.217 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.523      ;
; 2.247 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.553      ;
; 2.255 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.561      ;
; 2.338 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.644      ;
; 2.495 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.801      ;
; 2.544 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.850      ;
; 2.559 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.865      ;
; 2.561 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.867      ;
; 2.801 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.107      ;
; 2.837 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.143      ;
; 2.838 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.144      ;
; 2.839 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.145      ;
; 2.853 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.159      ;
; 2.925 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.231      ;
; 2.994 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.300      ;
; 3.097 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 3.402      ;
; 3.125 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.431      ;
; 3.177 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.483      ;
; 3.177 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.483      ;
; 3.269 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.575      ;
; 3.407 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.713      ;
; 3.428 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.734      ;
; 3.429 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.735      ;
; 3.491 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.797      ;
; 3.513 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 3.820      ;
; 3.579 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.019     ; 3.866      ;
; 3.588 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.894      ;
; 3.592 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.898      ;
; 3.615 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.018      ; 3.939      ;
; 3.632 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.936      ;
; 3.658 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.009     ; 3.955      ;
; 3.660 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.966      ;
; 3.660 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.966      ;
; 3.688 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.994      ;
; 3.688 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.994      ;
; 3.715 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 4.023      ;
; 3.717 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.023      ;
; 3.780 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.003     ; 4.083      ;
; 3.780 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.003     ; 4.083      ;
; 3.835 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.141      ;
; 3.836 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]  ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 4.141      ;
; 3.842 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.148      ;
; 3.858 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.164      ;
; 3.877 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.183      ;
; 3.891 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 4.198      ;
; 3.896 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 4.203      ;
; 3.911 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.217      ;
; 3.914 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.220      ;
; 3.914 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.009     ; 4.211      ;
; 3.943 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]  ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.017     ; 4.232      ;
; 3.947 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.253      ;
; 3.954 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.260      ;
; 3.960 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.266      ;
; 3.968 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.027      ; 4.301      ;
; 3.998 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.304      ;
; 4.092 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 4.397      ;
; 4.111 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 4.418      ;
; 4.129 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.435      ;
; 4.145 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.451      ;
; 4.158 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.019     ; 4.445      ;
; 4.177 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.019     ; 4.464      ;
; 4.196 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.018      ; 4.520      ;
; 4.203 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.509      ;
; 4.210 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.516      ;
; 4.227 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 4.534      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uIR[*]    ; CLK        ; 12.526 ; 12.526 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 11.363 ; 11.363 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 11.912 ; 11.912 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 12.357 ; 12.357 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 12.226 ; 12.226 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 11.917 ; 11.917 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 12.241 ; 12.241 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 11.355 ; 11.355 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 12.490 ; 12.490 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 12.215 ; 12.215 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 12.526 ; 12.526 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 12.262 ; 12.262 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 11.747 ; 11.747 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 12.005 ; 12.005 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 11.796 ; 11.796 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 12.153 ; 12.153 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 12.152 ; 12.152 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 11.318 ; 11.318 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 12.173 ; 12.173 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 11.994 ; 11.994 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 11.769 ; 11.769 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 11.805 ; 11.805 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 11.784 ; 11.784 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 11.799 ; 11.799 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 12.000 ; 12.000 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 9.206  ; 9.206  ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 8.567  ; 8.567  ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 8.227  ; 8.227  ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 8.242  ; 8.242  ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 9.206  ; 9.206  ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 8.925  ; 8.925  ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 9.118  ; 9.118  ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 7.809  ; 7.809  ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 8.580  ; 8.580  ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 8.941  ; 8.941  ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 8.278  ; 8.278  ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 8.769  ; 8.769  ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 8.264  ; 8.264  ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 8.365  ; 8.365  ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 8.908  ; 8.908  ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 8.203  ; 8.203  ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 8.629  ; 8.629  ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 8.941  ; 8.941  ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 8.731  ; 8.731  ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 7.982  ; 7.982  ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 8.419  ; 8.419  ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 8.187  ; 8.187  ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 8.619  ; 8.619  ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 8.163  ; 8.163  ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 8.563  ; 8.563  ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 8.183  ; 8.183  ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 8.731  ; 8.731  ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 8.940  ; 8.940  ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 8.883  ; 8.883  ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 8.940  ; 8.940  ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 8.571  ; 8.571  ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 8.544  ; 8.544  ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 8.479  ; 8.479  ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 8.211  ; 8.211  ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 8.940  ; 8.940  ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 8.618  ; 8.618  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uIR[*]    ; CLK        ; 11.318 ; 11.318 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 11.363 ; 11.363 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 11.912 ; 11.912 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 12.357 ; 12.357 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 12.226 ; 12.226 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 11.917 ; 11.917 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 12.241 ; 12.241 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 11.355 ; 11.355 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 12.490 ; 12.490 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 12.215 ; 12.215 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 12.526 ; 12.526 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 12.262 ; 12.262 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 11.747 ; 11.747 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 12.005 ; 12.005 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 11.796 ; 11.796 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 12.153 ; 12.153 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 12.152 ; 12.152 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 11.318 ; 11.318 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 12.173 ; 12.173 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 11.994 ; 11.994 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 11.769 ; 11.769 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 11.805 ; 11.805 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 11.784 ; 11.784 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 11.799 ; 11.799 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 12.000 ; 12.000 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 7.809  ; 7.809  ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 8.567  ; 8.567  ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 8.227  ; 8.227  ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 8.242  ; 8.242  ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 9.206  ; 9.206  ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 8.925  ; 8.925  ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 9.118  ; 9.118  ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 7.809  ; 7.809  ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 8.580  ; 8.580  ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 8.203  ; 8.203  ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 8.278  ; 8.278  ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 8.769  ; 8.769  ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 8.264  ; 8.264  ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 8.365  ; 8.365  ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 8.908  ; 8.908  ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 8.203  ; 8.203  ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 8.629  ; 8.629  ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 8.941  ; 8.941  ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 7.982  ; 7.982  ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 7.982  ; 7.982  ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 8.419  ; 8.419  ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 8.187  ; 8.187  ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 8.619  ; 8.619  ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 8.163  ; 8.163  ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 8.563  ; 8.563  ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 8.183  ; 8.183  ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 8.731  ; 8.731  ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 8.211  ; 8.211  ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 8.883  ; 8.883  ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 8.940  ; 8.940  ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 8.571  ; 8.571  ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 8.544  ; 8.544  ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 8.479  ; 8.479  ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 8.211  ; 8.211  ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 8.940  ; 8.940  ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 8.618  ; 8.618  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -4.906 ; -160.601      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.423 ; -86.916               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.906 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.382      ;
; -4.906 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.382      ;
; -4.906 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.382      ;
; -4.906 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.382      ;
; -4.906 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.382      ;
; -4.906 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.382      ;
; -4.906 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.382      ;
; -4.906 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.382      ;
; -4.857 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.063     ; 5.326      ;
; -4.857 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.063     ; 5.326      ;
; -4.857 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.063     ; 5.326      ;
; -4.857 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.063     ; 5.326      ;
; -4.857 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.063     ; 5.326      ;
; -4.857 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.063     ; 5.326      ;
; -4.857 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.063     ; 5.326      ;
; -4.857 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.063     ; 5.326      ;
; -4.823 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.299      ;
; -4.823 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.299      ;
; -4.823 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.299      ;
; -4.823 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.299      ;
; -4.823 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.299      ;
; -4.823 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.299      ;
; -4.823 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.299      ;
; -4.823 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.299      ;
; -4.808 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.283      ;
; -4.808 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.283      ;
; -4.808 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.283      ;
; -4.808 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.283      ;
; -4.808 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.283      ;
; -4.808 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.283      ;
; -4.808 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.283      ;
; -4.808 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.283      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.082     ; 5.253      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.082     ; 5.253      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.082     ; 5.253      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.082     ; 5.253      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.082     ; 5.253      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.082     ; 5.253      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.082     ; 5.253      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.082     ; 5.253      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.057     ; 5.212      ;
; -4.727 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.203      ;
; -4.727 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.203      ;
; -4.727 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.203      ;
; -4.727 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.203      ;
; -4.727 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.203      ;
; -4.727 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.203      ;
; -4.727 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.203      ;
; -4.727 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]  ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.203      ;
; -4.722 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.198      ;
; -4.722 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.198      ;
; -4.722 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.198      ;
; -4.722 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.198      ;
; -4.722 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.198      ;
; -4.722 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.198      ;
; -4.722 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.198      ;
; -4.722 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.056     ; 5.198      ;
; -4.720 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 5.194      ;
; -4.720 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 5.194      ;
; -4.720 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 5.194      ;
; -4.720 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 5.194      ;
; -4.720 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 5.194      ;
; -4.720 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 5.194      ;
; -4.720 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 5.194      ;
; -4.720 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 5.194      ;
; -4.617 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.085      ;
; -4.617 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.085      ;
; -4.617 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.085      ;
; -4.617 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.085      ;
; -4.617 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.085      ;
; -4.617 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.085      ;
; -4.617 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.085      ;
; -4.617 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.085      ;
; -4.574 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.042      ;
; -4.574 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.042      ;
; -4.574 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.042      ;
; -4.574 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.042      ;
; -4.574 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.042      ;
; -4.574 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.042      ;
; -4.574 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.042      ;
; -4.574 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.042      ;
; -4.568 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.071     ; 5.029      ;
; -4.568 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.071     ; 5.029      ;
; -4.568 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.071     ; 5.029      ;
; -4.568 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.071     ; 5.029      ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.416 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.568      ;
; 0.425 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.577      ;
; 0.477 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.629      ;
; 0.483 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.635      ;
; 0.544 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.550 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.702      ;
; 0.557 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.709      ;
; 0.564 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.717      ;
; 0.589 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.741      ;
; 0.641 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.664 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.816      ;
; 0.676 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.828      ;
; 0.681 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.833      ;
; 0.684 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.836      ;
; 0.687 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.707 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.859      ;
; 0.754 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.778 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.930      ;
; 0.789 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.057      ; 0.484      ;
; 0.791 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.057      ; 0.486      ;
; 0.792 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.057      ; 0.487      ;
; 0.795 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.057      ; 0.490      ;
; 0.797 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.057      ; 0.492      ;
; 0.797 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.057      ; 0.492      ;
; 0.798 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.057      ; 0.493      ;
; 0.803 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.955      ;
; 0.809 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.961      ;
; 0.840 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.992      ;
; 0.841 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.993      ;
; 0.843 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.995      ;
; 0.853 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.005      ;
; 0.894 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.046      ;
; 0.900 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.065      ; 0.603      ;
; 0.910 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.057      ; 0.605      ;
; 0.910 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.065      ; 0.613      ;
; 0.913 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.065      ; 0.616      ;
; 0.913 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.065      ; 0.616      ;
; 0.913 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.065      ; 0.616      ;
; 0.914 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.065      ; 0.617      ;
; 0.917 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.065      ; 0.620      ;
; 0.920 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.071      ;
; 0.921 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.065      ; 0.624      ;
; 0.931 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.083      ;
; 0.934 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.086      ;
; 0.952 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.956 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.108      ;
; 0.972 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.124      ;
; 1.004 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.156      ;
; 1.013 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.165      ;
; 1.014 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.166      ;
; 1.022 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.174      ;
; 1.039 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.192      ;
; 1.054 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.224      ;
; 1.082 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.214      ;
; 1.088 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.243      ;
; 1.093 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.244      ;
; 1.094 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.246      ;
; 1.101 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.253      ;
; 1.107 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.259      ;
; 1.111 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.260      ;
; 1.111 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.263      ;
; 1.113 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.265      ;
; 1.117 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.269      ;
; 1.118 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.270      ;
; 1.131 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.279      ;
; 1.135 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.283      ;
; 1.146 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.298      ;
; 1.151 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.295      ;
; 1.156 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.308      ;
; 1.177 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.329      ;
; 1.178 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]  ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.329      ;
; 1.180 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.324      ;
; 1.181 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.333      ;
; 1.182 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]  ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.017     ; 1.317      ;
; 1.183 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.361      ;
; 1.185 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.338      ;
; 1.185 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.337      ;
; 1.190 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.343      ;
; 1.206 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.359      ;
; 1.208 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.360      ;
; 1.209 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.361      ;
; 1.209 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.361      ;
; 1.222 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.373      ;
; 1.224 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.394      ;
; 1.229 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.380      ;
; 1.238 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.390      ;
; 1.240 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.392      ;
; 1.247 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.399      ;
; 1.249 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.381      ;
; 1.250 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.382      ;
; 1.257 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.409      ;
; 1.266 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.417      ;
; 1.270 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]  ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.422      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uIR[*]    ; CLK        ; 5.872 ; 5.872 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 5.477 ; 5.477 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 5.730 ; 5.730 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 5.872 ; 5.872 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 5.784 ; 5.784 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 5.738 ; 5.738 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 5.797 ; 5.797 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 5.472 ; 5.472 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 5.807 ; 5.807 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 5.756 ; 5.756 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 5.831 ; 5.831 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 5.768 ; 5.768 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 5.582 ; 5.582 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 5.795 ; 5.795 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 5.638 ; 5.638 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 5.735 ; 5.735 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 5.739 ; 5.739 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 5.447 ; 5.447 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 5.750 ; 5.750 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 5.789 ; 5.789 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 5.615 ; 5.615 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 5.632 ; 5.632 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 5.620 ; 5.620 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 5.628 ; 5.628 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 5.791 ; 5.791 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 4.155 ; 4.155 ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 3.935 ; 3.935 ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 3.828 ; 3.828 ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 3.842 ; 3.842 ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 4.068 ; 4.068 ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 4.042 ; 4.042 ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 4.155 ; 4.155 ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 3.691 ; 3.691 ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 3.947 ; 3.947 ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 4.035 ; 4.035 ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 3.864 ; 3.864 ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 3.910 ; 3.910 ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 3.863 ; 3.863 ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 3.779 ; 3.779 ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 4.035 ; 4.035 ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 3.825 ; 3.825 ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 3.977 ; 3.977 ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 4.021 ; 4.021 ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 4.028 ; 4.028 ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 3.651 ; 3.651 ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 3.799 ; 3.799 ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 3.814 ; 3.814 ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 3.962 ; 3.962 ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 3.800 ; 3.800 ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 3.938 ; 3.938 ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 3.811 ; 3.811 ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 4.028 ; 4.028 ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 4.059 ; 4.059 ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 4.022 ; 4.022 ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 4.005 ; 4.005 ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 3.924 ; 3.924 ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 3.916 ; 3.916 ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 3.849 ; 3.849 ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 3.823 ; 3.823 ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 4.059 ; 4.059 ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 3.962 ; 3.962 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uIR[*]    ; CLK        ; 5.447 ; 5.447 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 5.477 ; 5.477 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 5.730 ; 5.730 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 5.872 ; 5.872 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 5.784 ; 5.784 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 5.738 ; 5.738 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 5.797 ; 5.797 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 5.472 ; 5.472 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 5.807 ; 5.807 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 5.756 ; 5.756 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 5.831 ; 5.831 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 5.768 ; 5.768 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 5.582 ; 5.582 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 5.795 ; 5.795 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 5.638 ; 5.638 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 5.735 ; 5.735 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 5.739 ; 5.739 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 5.447 ; 5.447 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 5.750 ; 5.750 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 5.789 ; 5.789 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 5.615 ; 5.615 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 5.632 ; 5.632 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 5.620 ; 5.620 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 5.628 ; 5.628 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 5.791 ; 5.791 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 3.691 ; 3.691 ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 3.935 ; 3.935 ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 3.828 ; 3.828 ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 3.842 ; 3.842 ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 4.068 ; 4.068 ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 4.042 ; 4.042 ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 4.155 ; 4.155 ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 3.691 ; 3.691 ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 3.947 ; 3.947 ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 3.779 ; 3.779 ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 3.864 ; 3.864 ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 3.910 ; 3.910 ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 3.863 ; 3.863 ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 3.779 ; 3.779 ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 4.035 ; 4.035 ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 3.825 ; 3.825 ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 3.977 ; 3.977 ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 4.021 ; 4.021 ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 3.651 ; 3.651 ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 3.651 ; 3.651 ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 3.799 ; 3.799 ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 3.814 ; 3.814 ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 3.962 ; 3.962 ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 3.800 ; 3.800 ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 3.938 ; 3.938 ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 3.811 ; 3.811 ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 4.028 ; 4.028 ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 3.823 ; 3.823 ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 4.022 ; 4.022 ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 4.005 ; 4.005 ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 3.924 ; 3.924 ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 3.916 ; 3.916 ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 3.849 ; 3.849 ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 3.823 ; 3.823 ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 4.059 ; 4.059 ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 3.962 ; 3.962 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.740  ; 0.215 ; N/A      ; N/A     ; -2.277              ;
;  CLK             ; -14.740  ; 0.215 ; N/A      ; N/A     ; -2.277              ;
; Design-wide TNS  ; -486.869 ; 0.0   ; 0.0      ; 0.0     ; -134.165            ;
;  CLK             ; -486.869 ; 0.000 ; N/A      ; N/A     ; -134.165            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uIR[*]    ; CLK        ; 12.526 ; 12.526 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 11.363 ; 11.363 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 11.912 ; 11.912 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 12.357 ; 12.357 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 12.226 ; 12.226 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 11.917 ; 11.917 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 12.241 ; 12.241 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 11.355 ; 11.355 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 12.490 ; 12.490 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 12.215 ; 12.215 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 12.526 ; 12.526 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 12.262 ; 12.262 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 11.747 ; 11.747 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 12.005 ; 12.005 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 11.796 ; 11.796 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 12.153 ; 12.153 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 12.152 ; 12.152 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 11.318 ; 11.318 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 12.173 ; 12.173 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 11.994 ; 11.994 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 11.769 ; 11.769 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 11.805 ; 11.805 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 11.784 ; 11.784 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 11.799 ; 11.799 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 12.000 ; 12.000 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 9.206  ; 9.206  ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 8.567  ; 8.567  ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 8.227  ; 8.227  ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 8.242  ; 8.242  ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 9.206  ; 9.206  ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 8.925  ; 8.925  ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 9.118  ; 9.118  ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 7.809  ; 7.809  ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 8.580  ; 8.580  ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 8.941  ; 8.941  ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 8.278  ; 8.278  ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 8.769  ; 8.769  ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 8.264  ; 8.264  ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 8.365  ; 8.365  ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 8.908  ; 8.908  ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 8.203  ; 8.203  ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 8.629  ; 8.629  ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 8.941  ; 8.941  ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 8.731  ; 8.731  ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 7.982  ; 7.982  ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 8.419  ; 8.419  ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 8.187  ; 8.187  ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 8.619  ; 8.619  ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 8.163  ; 8.163  ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 8.563  ; 8.563  ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 8.183  ; 8.183  ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 8.731  ; 8.731  ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 8.940  ; 8.940  ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 8.883  ; 8.883  ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 8.940  ; 8.940  ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 8.571  ; 8.571  ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 8.544  ; 8.544  ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 8.479  ; 8.479  ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 8.211  ; 8.211  ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 8.940  ; 8.940  ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 8.618  ; 8.618  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uIR[*]    ; CLK        ; 5.447 ; 5.447 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 5.477 ; 5.477 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 5.730 ; 5.730 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 5.872 ; 5.872 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 5.784 ; 5.784 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 5.738 ; 5.738 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 5.797 ; 5.797 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 5.472 ; 5.472 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 5.807 ; 5.807 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 5.756 ; 5.756 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 5.831 ; 5.831 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 5.768 ; 5.768 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 5.582 ; 5.582 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 5.795 ; 5.795 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 5.638 ; 5.638 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 5.735 ; 5.735 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 5.739 ; 5.739 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 5.447 ; 5.447 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 5.750 ; 5.750 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 5.789 ; 5.789 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 5.615 ; 5.615 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 5.632 ; 5.632 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 5.620 ; 5.620 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 5.628 ; 5.628 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 5.791 ; 5.791 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 3.691 ; 3.691 ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 3.935 ; 3.935 ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 3.828 ; 3.828 ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 3.842 ; 3.842 ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 4.068 ; 4.068 ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 4.042 ; 4.042 ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 4.155 ; 4.155 ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 3.691 ; 3.691 ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 3.947 ; 3.947 ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 3.779 ; 3.779 ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 3.864 ; 3.864 ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 3.910 ; 3.910 ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 3.863 ; 3.863 ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 3.779 ; 3.779 ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 4.035 ; 4.035 ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 3.825 ; 3.825 ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 3.977 ; 3.977 ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 4.021 ; 4.021 ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 3.651 ; 3.651 ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 3.651 ; 3.651 ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 3.799 ; 3.799 ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 3.814 ; 3.814 ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 3.962 ; 3.962 ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 3.800 ; 3.800 ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 3.938 ; 3.938 ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 3.811 ; 3.811 ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 4.028 ; 4.028 ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 3.823 ; 3.823 ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 4.022 ; 4.022 ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 4.005 ; 4.005 ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 3.924 ; 3.924 ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 3.916 ; 3.916 ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 3.849 ; 3.849 ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 3.823 ; 3.823 ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 4.059 ; 4.059 ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 3.962 ; 3.962 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 0        ; 16       ; 24656    ; 2084     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 0        ; 16       ; 24656    ; 2084     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 224   ; 224  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 18 22:50:27 2025
Info: Command: quartus_sta arch -c arch
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'arch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.740
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.740      -486.869 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277      -134.165 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.906
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.906      -160.601 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -86.916 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Tue Mar 18 22:50:28 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


