TimeQuest Timing Analyzer report for bcd_counter_and_encoder
Fri Jul 07 12:19:28 2017
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_50'
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Setup: 'INIT'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Hold: 'CLK_50'
 17. Slow 1200mV 85C Model Hold: 'INIT'
 18. Slow 1200mV 85C Model Recovery: 'CLK_50'
 19. Slow 1200mV 85C Model Recovery: 'CLK'
 20. Slow 1200mV 85C Model Removal: 'CLK'
 21. Slow 1200mV 85C Model Removal: 'CLK_50'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'INIT'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'CLK_50'
 37. Slow 1200mV 0C Model Setup: 'CLK'
 38. Slow 1200mV 0C Model Setup: 'INIT'
 39. Slow 1200mV 0C Model Hold: 'CLK'
 40. Slow 1200mV 0C Model Hold: 'CLK_50'
 41. Slow 1200mV 0C Model Hold: 'INIT'
 42. Slow 1200mV 0C Model Recovery: 'CLK_50'
 43. Slow 1200mV 0C Model Recovery: 'CLK'
 44. Slow 1200mV 0C Model Removal: 'CLK'
 45. Slow 1200mV 0C Model Removal: 'CLK_50'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'INIT'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'CLK_50'
 60. Fast 1200mV 0C Model Setup: 'CLK'
 61. Fast 1200mV 0C Model Setup: 'INIT'
 62. Fast 1200mV 0C Model Hold: 'CLK_50'
 63. Fast 1200mV 0C Model Hold: 'CLK'
 64. Fast 1200mV 0C Model Hold: 'INIT'
 65. Fast 1200mV 0C Model Recovery: 'CLK_50'
 66. Fast 1200mV 0C Model Recovery: 'CLK'
 67. Fast 1200mV 0C Model Removal: 'CLK'
 68. Fast 1200mV 0C Model Removal: 'CLK_50'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'INIT'
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Board Trace Model Assignments
 83. Input Transition Times
 84. Signal Integrity Metrics (Slow 1200mv 0c Model)
 85. Signal Integrity Metrics (Slow 1200mv 85c Model)
 86. Signal Integrity Metrics (Fast 1200mv 0c Model)
 87. Setup Transfers
 88. Hold Transfers
 89. Recovery Transfers
 90. Removal Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; bcd_counter_and_encoder                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C8                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }    ;
; CLK_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50 } ;
; INIT       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { INIT }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 135.91 MHz ; 135.91 MHz      ; CLK        ;      ;
; 210.35 MHz ; 210.35 MHz      ; CLK_50     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; CLK_50 ; -5.007 ; -233.388          ;
; CLK    ; -3.179 ; -14.831           ;
; INIT   ; -3.110 ; -12.019           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK    ; 0.376 ; 0.000             ;
; CLK_50 ; 0.444 ; 0.000             ;
; INIT   ; 2.055 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; CLK_50 ; -0.587 ; -16.165              ;
; CLK    ; 0.369  ; 0.000                ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; CLK    ; -0.292 ; -1.168              ;
; CLK_50 ; 0.509  ; 0.000               ;
+--------+--------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK_50 ; -3.000 ; -165.083                        ;
; CLK    ; -3.000 ; -20.844                         ;
; INIT   ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50'                                                                                                                                         ;
+--------+----------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.007 ; reg_nbit:pipo1|q_o[0]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.561     ; 4.937      ;
; -4.975 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.561     ; 4.905      ;
; -4.890 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.561     ; 4.820      ;
; -4.839 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.561     ; 4.769      ;
; -4.790 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.680     ; 5.101      ;
; -4.759 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.680     ; 5.070      ;
; -4.743 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.683      ;
; -4.742 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.682      ;
; -4.708 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.648      ;
; -4.705 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.645      ;
; -4.649 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 0.500        ; -0.552     ; 4.588      ;
; -4.648 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.680     ; 4.959      ;
; -4.608 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.929      ;
; -4.605 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.926      ;
; -4.534 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.474      ;
; -4.527 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.848      ;
; -4.526 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.847      ;
; -4.483 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.423      ;
; -4.481 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.421      ;
; -4.478 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.418      ;
; -4.465 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.405      ;
; -4.454 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 4.385      ;
; -4.449 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 0.500        ; -0.552     ; 4.388      ;
; -4.434 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.755      ;
; -4.433 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 1.000        ; -0.671     ; 4.753      ;
; -4.415 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.680     ; 4.726      ;
; -4.415 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 4.346      ;
; -4.391 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 4.322      ;
; -4.385 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.325      ;
; -4.365 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.686      ;
; -4.349 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 1.000        ; -0.671     ; 4.669      ;
; -4.341 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 4.272      ;
; -4.331 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.563     ; 4.259      ;
; -4.309 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.249      ;
; -4.304 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.564     ; 4.231      ;
; -4.295 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 0.500        ; -0.551     ; 4.235      ;
; -4.290 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.611      ;
; -4.289 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.610      ;
; -4.264 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 4.195      ;
; -4.262 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.583      ;
; -4.250 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 4.179      ;
; -4.224 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 0.500        ; -0.552     ; 4.163      ;
; -4.199 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 1.000        ; -0.679     ; 4.511      ;
; -4.188 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 4.117      ;
; -4.169 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.490      ;
; -4.167 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 4.098      ;
; -4.162 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.564     ; 4.089      ;
; -4.125 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.679     ; 4.437      ;
; -4.124 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.564     ; 4.051      ;
; -4.110 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 4.041      ;
; -4.102 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 4.033      ;
; -4.093 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.414      ;
; -4.088 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 1.000        ; -0.683     ; 4.396      ;
; -4.079 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 1.000        ; -0.670     ; 4.400      ;
; -4.067 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 1.000        ; -0.679     ; 4.379      ;
; -4.063 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.992      ;
; -4.062 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.991      ;
; -4.061 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.990      ;
; -4.059 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.988      ;
; -4.058 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.987      ;
; -4.048 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.679     ; 4.360      ;
; -4.024 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 1.000        ; -0.683     ; 4.332      ;
; -4.024 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.953      ;
; -4.022 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.951      ;
; -4.022 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.951      ;
; -4.021 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.950      ;
; -4.021 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.950      ;
; -4.020 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.949      ;
; -4.020 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.949      ;
; -4.019 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.948      ;
; -4.017 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.946      ;
; -4.013 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.942      ;
; -4.010 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.679     ; 4.322      ;
; -4.008 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 1.000        ; -0.671     ; 4.328      ;
; -4.004 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 3.935      ;
; -4.001 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.930      ;
; -3.999 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.928      ;
; -3.993 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.563     ; 3.921      ;
; -3.993 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.563     ; 3.921      ;
; -3.989 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.918      ;
; -3.989 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.918      ;
; -3.988 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.917      ;
; -3.988 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.917      ;
; -3.976 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.564     ; 3.903      ;
; -3.967 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.896      ;
; -3.962 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.891      ;
; -3.958 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 3.889      ;
; -3.957 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[7]                     ; CLK          ; CLK_50      ; 0.500        ; -0.552     ; 3.896      ;
; -3.924 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 1.000        ; -0.681     ; 4.234      ;
; -3.921 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 1.000        ; -0.681     ; 4.231      ;
; -3.917 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.846      ;
; -3.893 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo3|q_i[0]                     ; CLK          ; CLK_50      ; 1.000        ; -0.679     ; 4.205      ;
; -3.889 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 1.000        ; -0.681     ; 4.199      ;
; -3.888 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.681     ; 4.198      ;
; -3.878 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.560     ; 3.809      ;
; -3.869 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.798      ;
; -3.868 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.562     ; 3.797      ;
; -3.867 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 1.000        ; -0.681     ; 4.177      ;
; -3.862 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 1.000        ; -0.681     ; 4.172      ;
; -3.862 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 1.000        ; -0.679     ; 4.174      ;
+--------+----------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                     ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.179 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.745      ;
; -3.148 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.714      ;
; -3.116 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.682      ;
; -3.112 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.678      ;
; -3.023 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.589      ;
; -2.954 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.520      ;
; -2.951 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.517      ;
; -2.945 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.910      ;
; -2.934 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.500      ;
; -2.878 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.444      ;
; -2.859 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.824      ;
; -2.836 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.801      ;
; -2.835 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.401      ;
; -2.786 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.352      ;
; -2.717 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.682      ;
; -2.700 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.665      ;
; -2.644 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.609      ;
; -2.593 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.045      ; 3.159      ;
; -2.584 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.549      ;
; -2.552 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.517      ;
; -2.548 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.513      ;
; -2.459 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.424      ;
; -2.387 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.352      ;
; -2.384 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.349      ;
; -1.689 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.462      ; 3.642      ;
; -1.653 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.462      ; 3.606      ;
; -1.565 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.460      ; 3.516      ;
; -1.564 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.462      ; 3.517      ;
; -1.492 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.462      ; 3.445      ;
; -1.473 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.460      ; 3.424      ;
; -1.415 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.464      ; 3.370      ;
; -1.369 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.357      ; 3.217      ;
; -1.296 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.464      ; 3.251      ;
; -1.289 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.460      ; 3.240      ;
; -1.274 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.357      ; 3.122      ;
; -1.219 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.762      ; 5.472      ;
; -1.183 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.762      ; 5.436      ;
; -1.124 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.357      ; 2.972      ;
; -1.094 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.762      ; 5.347      ;
; -1.022 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.762      ; 5.275      ;
; -0.778 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.762      ; 5.531      ;
; -0.742 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.762      ; 5.495      ;
; -0.733 ; reg_nbit:pipo1|q_i[3]                              ; reg_nbit:pipo1|q_o[3]                              ; CLK          ; CLK         ; 0.500        ; -0.188     ; 1.066      ;
; -0.732 ; reg_nbit:pipo1|q_i[1]                              ; reg_nbit:pipo1|q_o[1]                              ; CLK          ; CLK         ; 0.500        ; -0.188     ; 1.065      ;
; -0.653 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.762      ; 5.406      ;
; -0.581 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.762      ; 5.334      ;
; -0.550 ; reg_nbit:pipo1|q_i[2]                              ; reg_nbit:pipo1|q_o[2]                              ; CLK          ; CLK         ; 0.500        ; -0.188     ; 0.883      ;
; -0.547 ; reg_nbit:pipo1|q_i[0]                              ; reg_nbit:pipo1|q_o[0]                              ; CLK          ; CLK         ; 0.500        ; -0.188     ; 0.880      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'INIT'                                                                                                                ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.110 ; reg_nbit:pipo1|q_o[1] ; bcd_counter:bcd_counter_instance|temp[1]~5  ; CLK          ; INIT        ; 1.000        ; -1.497     ; 1.176      ;
; -3.085 ; reg_nbit:pipo1|q_o[2] ; bcd_counter:bcd_counter_instance|temp[2]~9  ; CLK          ; INIT        ; 1.000        ; -1.568     ; 0.791      ;
; -2.940 ; reg_nbit:pipo1|q_o[3] ; bcd_counter:bcd_counter_instance|temp[3]~13 ; CLK          ; INIT        ; 1.000        ; -1.572     ; 0.791      ;
; -2.884 ; reg_nbit:pipo1|q_o[0] ; bcd_counter:bcd_counter_instance|temp[0]~1  ; CLK          ; INIT        ; 1.000        ; -1.570     ; 0.789      ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                     ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.376 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.616      ; 1.734      ;
; 0.376 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.691      ; 1.809      ;
; 0.376 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.687      ; 1.805      ;
; 0.435 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.689      ; 1.866      ;
; 0.442 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.916      ; 4.600      ;
; 0.462 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.916      ; 4.620      ;
; 0.554 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.916      ; 4.712      ;
; 0.723 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.916      ; 4.881      ;
; 0.899 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.916      ; 4.557      ;
; 0.926 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.916      ; 4.584      ;
; 0.940 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.916      ; 4.598      ;
; 1.127 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.916      ; 4.785      ;
; 1.127 ; reg_nbit:pipo1|q_i[0]                              ; reg_nbit:pipo1|q_o[0]                              ; CLK          ; CLK         ; -0.500       ; -0.045     ; 0.794      ;
; 1.129 ; reg_nbit:pipo1|q_i[2]                              ; reg_nbit:pipo1|q_o[2]                              ; CLK          ; CLK         ; -0.500       ; -0.045     ; 0.796      ;
; 1.181 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.616      ; 2.539      ;
; 1.267 ; reg_nbit:pipo1|q_i[1]                              ; reg_nbit:pipo1|q_o[1]                              ; CLK          ; CLK         ; -0.500       ; -0.045     ; 0.934      ;
; 1.268 ; reg_nbit:pipo1|q_i[3]                              ; reg_nbit:pipo1|q_o[3]                              ; CLK          ; CLK         ; -0.500       ; -0.045     ; 0.935      ;
; 1.421 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.691      ; 2.854      ;
; 1.426 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.616      ; 2.784      ;
; 1.467 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.687      ; 2.896      ;
; 1.470 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.687      ; 2.899      ;
; 1.573 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.689      ; 3.004      ;
; 1.633 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.689      ; 3.064      ;
; 1.705 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.689      ; 3.136      ;
; 2.704 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.972      ;
; 2.714 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.982      ;
; 2.774 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.042      ;
; 2.827 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.095      ;
; 2.843 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.111      ;
; 2.846 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.114      ;
; 2.870 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.138      ;
; 2.941 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.209      ;
; 2.968 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.236      ;
; 2.988 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.256      ;
; 3.052 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 2.952      ;
; 3.058 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 2.958      ;
; 3.065 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.333      ;
; 3.085 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 2.985      ;
; 3.124 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 3.024      ;
; 3.144 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 3.044      ;
; 3.186 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.056      ; 3.454      ;
; 3.220 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 3.120      ;
; 3.282 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 3.182      ;
; 3.292 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 3.192      ;
; 3.344 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 3.244      ;
; 3.352 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 3.252      ;
; 3.424 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 3.324      ;
; 3.465 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.188      ; 3.365      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50'                                                                                                                                                  ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.444 ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; lcd_controller:lcd_ctrl|next_command.mode_set      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; lcd_controller:lcd_ctrl|next_command.display_on    ; lcd_controller:lcd_ctrl|next_command.display_on    ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; lcd_controller:lcd_ctrl|next_command.display_clear ; lcd_controller:lcd_ctrl|next_command.display_clear ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; lcd_controller:lcd_ctrl|next_command.display_off   ; lcd_controller:lcd_ctrl|next_command.display_off   ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; lcd_controller:lcd_ctrl|next_command.func_set      ; lcd_controller:lcd_ctrl|next_command.func_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; lcd_controller:lcd_ctrl|next_command.reset3        ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; lcd_controller:lcd_ctrl|next_command.reset2        ; lcd_controller:lcd_ctrl|next_command.reset2        ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.746      ;
; 0.445 ; lcd_controller:lcd_ctrl|lcd_e                      ; lcd_controller:lcd_ctrl|lcd_e                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 0.746      ;
; 0.445 ; lcd_controller:lcd_ctrl|lcd_rs                     ; lcd_controller:lcd_ctrl|lcd_rs                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 0.746      ;
; 0.484 ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 0.785      ;
; 0.492 ; lcd_controller:lcd_ctrl|next_command.mode_set      ; lcd_controller:lcd_ctrl|state.mode_set             ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.794      ;
; 0.492 ; lcd_controller:lcd_ctrl|state.reset3               ; lcd_controller:lcd_ctrl|next_command.func_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.794      ;
; 0.519 ; lcd_controller:lcd_ctrl|state.display_clear        ; lcd_controller:lcd_ctrl|next_command.display_on    ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.821      ;
; 0.525 ; lcd_controller:lcd_ctrl|state.print_string         ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.827      ;
; 0.632 ; lcd_controller:lcd_ctrl|next_command.display_off   ; lcd_controller:lcd_ctrl|state.display_off          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.934      ;
; 0.633 ; lcd_controller:lcd_ctrl|next_command.func_set      ; lcd_controller:lcd_ctrl|state.func_set             ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.935      ;
; 0.642 ; lcd_controller:lcd_ctrl|next_command.line2         ; lcd_controller:lcd_ctrl|state.line2                ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 0.943      ;
; 0.652 ; lcd_controller:lcd_ctrl|state.display_on           ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 0.954      ;
; 0.693 ; lcd_controller:lcd_ctrl|lcd_rs                     ; reg_nbit:pipo4|q_i[0]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.088      ; 0.993      ;
; 0.701 ; lcd_controller:lcd_ctrl|next_command.display_clear ; lcd_controller:lcd_ctrl|state.display_clear        ; CLK_50       ; CLK_50      ; 0.000        ; 0.091      ; 1.004      ;
; 0.736 ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.037      ;
; 0.736 ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.037      ;
; 0.737 ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.038      ;
; 0.737 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.reset2        ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.039      ;
; 0.738 ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.039      ;
; 0.738 ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.039      ;
; 0.738 ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.039      ;
; 0.739 ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; reg_nbit:pipo4|q_i[9]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.088      ; 1.039      ;
; 0.739 ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.040      ;
; 0.739 ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.040      ;
; 0.739 ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.040      ;
; 0.739 ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.040      ;
; 0.739 ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.040      ;
; 0.739 ; lcd_controller:lcd_ctrl|state.display_off          ; lcd_controller:lcd_ctrl|next_command.display_clear ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.041      ;
; 0.740 ; lcd_controller:lcd_ctrl|state.reset2               ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.042      ;
; 0.742 ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.043      ;
; 0.745 ; lcd_controller:lcd_ctrl|state.mode_set             ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.046      ;
; 0.749 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[3]              ; INIT         ; CLK_50      ; 0.000        ; 3.360      ; 4.351      ;
; 0.749 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[2]              ; INIT         ; CLK_50      ; 0.000        ; 3.360      ; 4.351      ;
; 0.749 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[0]              ; INIT         ; CLK_50      ; 0.000        ; 3.360      ; 4.351      ;
; 0.749 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[1]              ; INIT         ; CLK_50      ; 0.000        ; 3.360      ; 4.351      ;
; 0.749 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[4]              ; INIT         ; CLK_50      ; 0.000        ; 3.360      ; 4.351      ;
; 0.754 ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.055      ;
; 0.754 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.mode_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.056      ;
; 0.765 ; lcd_controller:lcd_ctrl|state.display_on           ; lcd_controller:lcd_ctrl|next_command.mode_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.067      ;
; 0.767 ; lcd_controller:lcd_ctrl|state.reset1               ; lcd_controller:lcd_ctrl|next_command.reset2        ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.069      ;
; 0.771 ; lcd_controller:lcd_ctrl|char_count[3]              ; lcd_controller:lcd_ctrl|char_count[3]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.072      ;
; 0.780 ; lcd_controller:lcd_ctrl|char_count[1]              ; lcd_controller:lcd_ctrl|char_count[1]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.081      ;
; 0.788 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|next_command.display_clear ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.090      ;
; 0.788 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|next_command.display_off   ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.090      ;
; 0.789 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|state.display_off          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.091      ;
; 0.792 ; lcd_controller:lcd_ctrl|char_count[4]              ; lcd_controller:lcd_ctrl|char_count[4]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.093      ;
; 0.805 ; lcd_controller:lcd_ctrl|char_count[2]              ; lcd_controller:lcd_ctrl|char_count[2]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.106      ;
; 0.811 ; lcd_controller:lcd_ctrl|next_command.reset2        ; lcd_controller:lcd_ctrl|state.reset2               ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.113      ;
; 0.821 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.091      ; 1.124      ;
; 0.829 ; lcd_controller:lcd_ctrl|char_count[0]              ; lcd_controller:lcd_ctrl|char_count[0]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.130      ;
; 0.835 ; lcd_controller:lcd_ctrl|next_command.display_on    ; lcd_controller:lcd_ctrl|state.display_on           ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.137      ;
; 0.848 ; lcd_controller:lcd_ctrl|state.print_string         ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.150      ;
; 0.851 ; lcd_controller:lcd_ctrl|state.print_string         ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.153      ;
; 0.905 ; lcd_controller:lcd_ctrl|state.line2                ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.092      ; 1.209      ;
; 0.916 ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.218      ;
; 0.932 ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; reg_nbit:pipo4|q_i[10]                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.087      ; 1.231      ;
; 0.949 ; lcd_controller:lcd_ctrl|clk_count_400hz[9]         ; lcd_controller:lcd_ctrl|clk_count_400hz[9]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.250      ;
; 0.951 ; lcd_controller:lcd_ctrl|clk_count_400hz[7]         ; lcd_controller:lcd_ctrl|clk_count_400hz[7]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.252      ;
; 0.951 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_400hz_enable           ; INIT         ; CLK_50      ; 0.000        ; 3.356      ; 4.549      ;
; 0.957 ; lcd_controller:lcd_ctrl|clk_count_400hz[2]         ; lcd_controller:lcd_ctrl|clk_count_400hz[2]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.258      ;
; 0.958 ; lcd_controller:lcd_ctrl|clk_count_400hz[6]         ; lcd_controller:lcd_ctrl|clk_count_400hz[6]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.259      ;
; 0.959 ; lcd_controller:lcd_ctrl|clk_count_400hz[8]         ; lcd_controller:lcd_ctrl|clk_count_400hz[8]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.260      ;
; 0.963 ; reg_nbit:pipo3|q_i[6]                              ; reg_nbit:pipo3|q_o[6]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.793      ;
; 0.963 ; reg_nbit:pipo2|q_i[6]                              ; reg_nbit:pipo2|q_o[6]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.793      ;
; 0.963 ; reg_nbit:pipo2|q_i[2]                              ; reg_nbit:pipo2|q_o[2]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.793      ;
; 0.963 ; reg_nbit:pipo2|q_i[1]                              ; reg_nbit:pipo2|q_o[1]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.793      ;
; 0.964 ; reg_nbit:pipo4|q_i[11]                             ; reg_nbit:pipo4|q_o[11]                             ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.794      ;
; 0.964 ; reg_nbit:pipo3|q_i[5]                              ; reg_nbit:pipo3|q_o[5]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.794      ;
; 0.964 ; reg_nbit:pipo2|q_i[4]                              ; reg_nbit:pipo2|q_o[4]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.794      ;
; 0.964 ; reg_nbit:pipo2|q_i[3]                              ; reg_nbit:pipo2|q_o[3]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.794      ;
; 0.964 ; reg_nbit:pipo2|q_i[0]                              ; reg_nbit:pipo2|q_o[0]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.794      ;
; 0.965 ; reg_nbit:pipo4|q_i[10]                             ; reg_nbit:pipo4|q_o[10]                             ; CLK_50       ; CLK_50      ; -0.500       ; 0.097      ; 0.794      ;
; 0.965 ; reg_nbit:pipo4|q_i[0]                              ; reg_nbit:pipo4|q_o[0]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.097      ; 0.794      ;
; 0.965 ; reg_nbit:pipo3|q_i[1]                              ; reg_nbit:pipo3|q_o[1]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.097      ; 0.794      ;
; 0.965 ; reg_nbit:pipo2|q_i[5]                              ; reg_nbit:pipo2|q_o[5]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.795      ;
; 0.966 ; reg_nbit:pipo4|q_i[12]                             ; reg_nbit:pipo4|q_o[12]                             ; CLK_50       ; CLK_50      ; -0.500       ; 0.096      ; 0.794      ;
; 0.966 ; reg_nbit:pipo4|q_i[9]                              ; reg_nbit:pipo4|q_o[9]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.097      ; 0.795      ;
; 0.966 ; reg_nbit:pipo4|q_i[7]                              ; reg_nbit:pipo4|q_o[7]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.097      ; 0.795      ;
; 0.966 ; reg_nbit:pipo3|q_i[4]                              ; reg_nbit:pipo3|q_o[4]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.098      ; 0.796      ;
; 0.967 ; reg_nbit:pipo4|q_i[5]                              ; reg_nbit:pipo4|q_o[5]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.095      ; 0.794      ;
; 0.968 ; reg_nbit:pipo4|q_i[1]                              ; reg_nbit:pipo4|q_o[1]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.097      ; 0.797      ;
; 0.969 ; reg_nbit:pipo4|q_i[8]                              ; reg_nbit:pipo4|q_o[8]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.096      ; 0.797      ;
; 0.973 ; lcd_controller:lcd_ctrl|clk_count_400hz[0]         ; lcd_controller:lcd_ctrl|clk_count_400hz[0]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.274      ;
; 0.980 ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; reg_nbit:pipo4|q_i[7]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.087      ; 1.279      ;
; 0.993 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|state.hold                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.294      ;
; 0.998 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|lcd_e                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.087      ; 1.297      ;
; 1.004 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|lcd_rs                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.087      ; 1.303      ;
; 1.027 ; lcd_controller:lcd_ctrl|state.return_home          ; lcd_controller:lcd_ctrl|next_command.print_string  ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.328      ;
; 1.049 ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; reg_nbit:pipo4|q_i[5]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.076      ; 1.337      ;
; 1.050 ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ; lcd_controller:lcd_ctrl|clk_400hz_enable           ; CLK_50       ; CLK_50      ; 0.000        ; 0.089      ; 1.351      ;
; 1.062 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.func_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.090      ; 1.364      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'INIT'                                                                                                                ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.055 ; reg_nbit:pipo1|q_o[2] ; bcd_counter:bcd_counter_instance|temp[2]~9  ; CLK          ; INIT        ; 0.000        ; -1.346     ; 0.739      ;
; 2.056 ; reg_nbit:pipo1|q_o[0] ; bcd_counter:bcd_counter_instance|temp[0]~1  ; CLK          ; INIT        ; 0.000        ; -1.348     ; 0.738      ;
; 2.059 ; reg_nbit:pipo1|q_o[3] ; bcd_counter:bcd_counter_instance|temp[3]~13 ; CLK          ; INIT        ; 0.000        ; -1.350     ; 0.739      ;
; 2.186 ; reg_nbit:pipo1|q_o[1] ; bcd_counter:bcd_counter_instance|temp[1]~5  ; CLK          ; INIT        ; 0.000        ; -1.243     ; 0.973      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK_50'                                                                                                      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.587 ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; 0.500        ; 3.245      ; 4.323      ;
; -0.587 ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; 0.500        ; 3.245      ; 4.323      ;
; -0.587 ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; 0.500        ; 3.245      ; 4.323      ;
; -0.587 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; 0.500        ; 3.245      ; 4.323      ;
; -0.587 ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; 0.500        ; 3.245      ; 4.323      ;
; -0.587 ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; 0.500        ; 3.245      ; 4.323      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.508 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; 0.500        ; 3.247      ; 4.246      ;
; -0.445 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; 0.500        ; 3.236      ; 4.172      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.407 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; 0.500        ; 3.246      ; 4.144      ;
; -0.276 ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; 1.000        ; 3.245      ; 4.512      ;
; -0.276 ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; 1.000        ; 3.245      ; 4.512      ;
; -0.276 ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; 1.000        ; 3.245      ; 4.512      ;
; -0.276 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; 1.000        ; 3.245      ; 4.512      ;
; -0.276 ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; 1.000        ; 3.245      ; 4.512      ;
; -0.276 ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; 1.000        ; 3.245      ; 4.512      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.197 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; 1.000        ; 3.247      ; 4.435      ;
; -0.135 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; 1.000        ; 3.236      ; 4.362      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
; -0.040 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; 1.000        ; 3.246      ; 4.277      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK'                                                                                                        ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.369 ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.762      ; 3.884      ;
; 0.369 ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.762      ; 3.884      ;
; 0.369 ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.762      ; 3.884      ;
; 0.369 ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.762      ; 3.884      ;
; 0.742 ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.762      ; 4.011      ;
; 0.742 ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.762      ; 4.011      ;
; 0.742 ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.762      ; 4.011      ;
; 0.742 ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.762      ; 4.011      ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK'                                                                                                          ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.292 ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.916      ; 3.866      ;
; -0.292 ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.916      ; 3.866      ;
; -0.292 ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.916      ; 3.866      ;
; -0.292 ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.916      ; 3.866      ;
; 0.083  ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.916      ; 3.741      ;
; 0.083  ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.916      ; 3.741      ;
; 0.083  ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.916      ; 3.741      ;
; 0.083  ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.916      ; 3.741      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK_50'                                                                                                      ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.509 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; 0.000        ; 3.371      ; 4.122      ;
; 0.600 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; 0.000        ; 3.361      ; 4.203      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.659 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; 0.000        ; 3.372      ; 4.273      ;
; 0.736 ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; 0.000        ; 3.369      ; 4.347      ;
; 0.736 ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; 0.000        ; 3.369      ; 4.347      ;
; 0.736 ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; 0.000        ; 3.369      ; 4.347      ;
; 0.736 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; 0.000        ; 3.369      ; 4.347      ;
; 0.736 ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; 0.000        ; 3.369      ; 4.347      ;
; 0.736 ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; 0.000        ; 3.369      ; 4.347      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.879 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; -0.500       ; 3.371      ; 3.992      ;
; 0.915 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; -0.500       ; 3.361      ; 4.018      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 0.975 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; -0.500       ; 3.372      ; 4.089      ;
; 1.053 ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; -0.500       ; 3.369      ; 4.164      ;
; 1.053 ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; -0.500       ; 3.369      ; 4.164      ;
; 1.053 ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; -0.500       ; 3.369      ; 4.164      ;
; 1.053 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; -0.500       ; 3.369      ; 4.164      ;
; 1.053 ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; -0.500       ; 3.369      ; 4.164      ;
; 1.053 ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; -0.500       ; 3.369      ; 4.164      ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50'                                                                            ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_50 ; Rise       ; CLK_50                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_400hz_enable           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|lcd_e                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|lcd_rs                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.display_clear ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.display_off   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.display_on    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.func_set      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.line2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.mode_set      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.print_string  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.reset2        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.reset3        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.return_home   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.display_clear        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.display_off          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.display_on           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.func_set             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.hold                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.line2                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.mode_set             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.print_string         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.reset1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.reset2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.reset3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.return_home          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[10]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[11]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[12]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[8]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[9]                              ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[3]                              ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[0]                              ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[1]                              ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[2]                              ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[3]                              ;
; 0.222  ; 0.410        ; 0.188          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[0]                              ;
; 0.222  ; 0.410        ; 0.188          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[1]                              ;
; 0.222  ; 0.410        ; 0.188          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[2]                              ;
; 0.222  ; 0.410        ; 0.188          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[3]                              ;
; 0.366  ; 0.586        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[0]                              ;
; 0.366  ; 0.586        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[1]                              ;
; 0.366  ; 0.586        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[2]                              ;
; 0.366  ; 0.586        ; 0.220          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[3]                              ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[0]                              ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[1]                              ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[2]                              ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[3]                              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[0]|clk                                   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[1]|clk                                   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[2]|clk                                   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[3]|clk                                   ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[0]~_emulated|clk         ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[1]~_emulated|clk         ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[2]~_emulated|clk         ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[3]~_emulated|clk         ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[0]|clk                                   ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[1]|clk                                   ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[2]|clk                                   ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[3]|clk                                   ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                        ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[0]~_emulated|clk         ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[1]~_emulated|clk         ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[2]~_emulated|clk         ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[3]~_emulated|clk         ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[0]|clk                                   ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[1]|clk                                   ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[2]|clk                                   ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[3]|clk                                   ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[0]|clk                                   ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[1]|clk                                   ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[2]|clk                                   ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[3]|clk                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'INIT'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; INIT  ; Rise       ; INIT                                        ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[0]~1  ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[3]~13 ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[2]~9  ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; INIT~input|o                                ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[0]~1|datab        ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[1]~5|datab        ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[3]~13|datab       ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[2]~9|datab        ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; INIT~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; INIT~input|i                                ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[1]~5  ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[1]~5|datab        ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[2]~9|datab        ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[0]~1|datab        ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[3]~13|datab       ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; INIT~input|o                                ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[2]~9  ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[0]~1  ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[3]~13 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; CLK        ; 1.111 ; 1.314 ; Rise       ; CLK             ;
;  D[0]     ; CLK        ; 1.111 ; 1.314 ; Rise       ; CLK             ;
;  D[1]     ; CLK        ; 0.838 ; 1.083 ; Rise       ; CLK             ;
;  D[2]     ; CLK        ; 0.444 ; 0.727 ; Rise       ; CLK             ;
;  D[3]     ; CLK        ; 1.087 ; 1.283 ; Rise       ; CLK             ;
; INIT      ; CLK        ; 1.748 ; 1.689 ; Rise       ; CLK             ;
; INIT      ; CLK_50     ; 3.541 ; 3.397 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; CLK        ; 0.044  ; -0.225 ; Rise       ; CLK             ;
;  D[0]     ; CLK        ; -0.597 ; -0.788 ; Rise       ; CLK             ;
;  D[1]     ; CLK        ; -0.335 ; -0.567 ; Rise       ; CLK             ;
;  D[2]     ; CLK        ; 0.044  ; -0.225 ; Rise       ; CLK             ;
;  D[3]     ; CLK        ; -0.574 ; -0.759 ; Rise       ; CLK             ;
; INIT      ; CLK        ; -0.472 ; -0.429 ; Rise       ; CLK             ;
; INIT      ; CLK_50     ; -0.779 ; -0.692 ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OUT_7SEG[*]  ; CLK_50     ; 14.527 ; 14.062 ; Fall       ; CLK_50          ;
;  OUT_7SEG[0] ; CLK_50     ; 14.527 ; 14.062 ; Fall       ; CLK_50          ;
;  OUT_7SEG[1] ; CLK_50     ; 11.434 ; 11.429 ; Fall       ; CLK_50          ;
;  OUT_7SEG[2] ; CLK_50     ; 10.921 ; 10.893 ; Fall       ; CLK_50          ;
;  OUT_7SEG[3] ; CLK_50     ; 10.729 ; 10.424 ; Fall       ; CLK_50          ;
;  OUT_7SEG[4] ; CLK_50     ; 11.099 ; 10.774 ; Fall       ; CLK_50          ;
;  OUT_7SEG[5] ; CLK_50     ; 13.833 ; 13.538 ; Fall       ; CLK_50          ;
;  OUT_7SEG[6] ; CLK_50     ; 9.914  ; 9.825  ; Fall       ; CLK_50          ;
; OUT_LCD[*]   ; CLK_50     ; 16.383 ; 15.963 ; Fall       ; CLK_50          ;
;  OUT_LCD[0]  ; CLK_50     ; 12.232 ; 12.124 ; Fall       ; CLK_50          ;
;  OUT_LCD[1]  ; CLK_50     ; 16.383 ; 15.963 ; Fall       ; CLK_50          ;
;  OUT_LCD[5]  ; CLK_50     ; 11.070 ; 11.157 ; Fall       ; CLK_50          ;
;  OUT_LCD[6]  ; CLK_50     ; 14.770 ; 14.614 ; Fall       ; CLK_50          ;
;  OUT_LCD[7]  ; CLK_50     ; 12.305 ; 12.216 ; Fall       ; CLK_50          ;
;  OUT_LCD[8]  ; CLK_50     ; 14.895 ; 14.727 ; Fall       ; CLK_50          ;
;  OUT_LCD[9]  ; CLK_50     ; 11.178 ; 11.316 ; Fall       ; CLK_50          ;
;  OUT_LCD[10] ; CLK_50     ; 12.426 ; 12.546 ; Fall       ; CLK_50          ;
;  OUT_LCD[11] ; CLK_50     ; 14.017 ; 13.705 ; Fall       ; CLK_50          ;
;  OUT_LCD[12] ; CLK_50     ; 14.861 ; 14.867 ; Fall       ; CLK_50          ;
; OUT_LED[*]   ; CLK_50     ; 15.075 ; 14.614 ; Fall       ; CLK_50          ;
;  OUT_LED[0]  ; CLK_50     ; 15.075 ; 14.614 ; Fall       ; CLK_50          ;
;  OUT_LED[1]  ; CLK_50     ; 11.478 ; 11.340 ; Fall       ; CLK_50          ;
;  OUT_LED[2]  ; CLK_50     ; 11.370 ; 11.231 ; Fall       ; CLK_50          ;
;  OUT_LED[3]  ; CLK_50     ; 11.490 ; 11.422 ; Fall       ; CLK_50          ;
;  OUT_LED[4]  ; CLK_50     ; 10.259 ; 10.310 ; Fall       ; CLK_50          ;
;  OUT_LED[5]  ; CLK_50     ; 14.337 ; 13.764 ; Fall       ; CLK_50          ;
;  OUT_LED[6]  ; CLK_50     ; 10.454 ; 10.436 ; Fall       ; CLK_50          ;
;  OUT_LED[7]  ; CLK_50     ; 14.694 ; 14.118 ; Fall       ; CLK_50          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OUT_7SEG[*]  ; CLK_50     ; 9.554  ; 9.467  ; Fall       ; CLK_50          ;
;  OUT_7SEG[0] ; CLK_50     ; 13.989 ; 13.542 ; Fall       ; CLK_50          ;
;  OUT_7SEG[1] ; CLK_50     ; 11.077 ; 11.074 ; Fall       ; CLK_50          ;
;  OUT_7SEG[2] ; CLK_50     ; 10.526 ; 10.498 ; Fall       ; CLK_50          ;
;  OUT_7SEG[3] ; CLK_50     ; 10.337 ; 10.043 ; Fall       ; CLK_50          ;
;  OUT_7SEG[4] ; CLK_50     ; 10.692 ; 10.379 ; Fall       ; CLK_50          ;
;  OUT_7SEG[5] ; CLK_50     ; 13.374 ; 13.093 ; Fall       ; CLK_50          ;
;  OUT_7SEG[6] ; CLK_50     ; 9.554  ; 9.467  ; Fall       ; CLK_50          ;
; OUT_LCD[*]   ; CLK_50     ; 10.669 ; 10.751 ; Fall       ; CLK_50          ;
;  OUT_LCD[0]  ; CLK_50     ; 11.784 ; 11.680 ; Fall       ; CLK_50          ;
;  OUT_LCD[1]  ; CLK_50     ; 15.769 ; 15.365 ; Fall       ; CLK_50          ;
;  OUT_LCD[5]  ; CLK_50     ; 10.669 ; 10.751 ; Fall       ; CLK_50          ;
;  OUT_LCD[6]  ; CLK_50     ; 14.221 ; 14.071 ; Fall       ; CLK_50          ;
;  OUT_LCD[7]  ; CLK_50     ; 11.855 ; 11.769 ; Fall       ; CLK_50          ;
;  OUT_LCD[8]  ; CLK_50     ; 14.341 ; 14.178 ; Fall       ; CLK_50          ;
;  OUT_LCD[9]  ; CLK_50     ; 10.773 ; 10.905 ; Fall       ; CLK_50          ;
;  OUT_LCD[10] ; CLK_50     ; 11.971 ; 12.086 ; Fall       ; CLK_50          ;
;  OUT_LCD[11] ; CLK_50     ; 13.497 ; 13.197 ; Fall       ; CLK_50          ;
;  OUT_LCD[12] ; CLK_50     ; 14.362 ; 14.371 ; Fall       ; CLK_50          ;
; OUT_LED[*]   ; CLK_50     ; 9.892  ; 9.939  ; Fall       ; CLK_50          ;
;  OUT_LED[0]  ; CLK_50     ; 14.516 ; 14.072 ; Fall       ; CLK_50          ;
;  OUT_LED[1]  ; CLK_50     ; 11.061 ; 10.927 ; Fall       ; CLK_50          ;
;  OUT_LED[2]  ; CLK_50     ; 10.958 ; 10.822 ; Fall       ; CLK_50          ;
;  OUT_LED[3]  ; CLK_50     ; 11.072 ; 11.005 ; Fall       ; CLK_50          ;
;  OUT_LED[4]  ; CLK_50     ; 9.892  ; 9.939  ; Fall       ; CLK_50          ;
;  OUT_LED[5]  ; CLK_50     ; 13.808 ; 13.256 ; Fall       ; CLK_50          ;
;  OUT_LED[6]  ; CLK_50     ; 10.079 ; 10.060 ; Fall       ; CLK_50          ;
;  OUT_LED[7]  ; CLK_50     ; 14.151 ; 13.596 ; Fall       ; CLK_50          ;
+--------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 149.3 MHz  ; 149.3 MHz       ; CLK        ;      ;
; 222.02 MHz ; 222.02 MHz      ; CLK_50     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; CLK_50 ; -4.663 ; -216.454         ;
; CLK    ; -2.849 ; -13.785          ;
; INIT   ; -2.796 ; -10.781          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK    ; 0.164 ; 0.000            ;
; CLK_50 ; 0.393 ; 0.000            ;
; INIT   ; 1.883 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; CLK_50 ; -0.462 ; -12.436             ;
; CLK    ; 0.566  ; 0.000               ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+--------+--------------------+
; Clock  ; Slack  ; End Point TNS      ;
+--------+--------+--------------------+
; CLK    ; -0.283 ; -1.132             ;
; CLK_50 ; 0.651  ; 0.000              ;
+--------+--------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_50 ; -3.000 ; -165.083                       ;
; CLK    ; -3.000 ; -20.844                        ;
; INIT   ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50'                                                                                                                                          ;
+--------+----------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.663 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 4.655      ;
; -4.615 ; reg_nbit:pipo1|q_o[0]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 4.607      ;
; -4.609 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 4.814      ;
; -4.531 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 4.736      ;
; -4.497 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 4.489      ;
; -4.490 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 4.482      ;
; -4.448 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.660      ;
; -4.445 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.657      ;
; -4.445 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 4.650      ;
; -4.407 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.406      ;
; -4.404 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.403      ;
; -4.373 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.372      ;
; -4.371 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.370      ;
; -4.319 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.531      ;
; -4.317 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.529      ;
; -4.314 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.526      ;
; -4.284 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 0.500        ; -0.495     ; 4.281      ;
; -4.273 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.272      ;
; -4.249 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.461      ;
; -4.239 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 4.444      ;
; -4.230 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 1.000        ; -0.782     ; 4.440      ;
; -4.208 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.207      ;
; -4.199 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 1.000        ; -0.782     ; 4.409      ;
; -4.199 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.198      ;
; -4.179 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.178      ;
; -4.176 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.175      ;
; -4.165 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 4.157      ;
; -4.158 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 0.500        ; -0.495     ; 4.155      ;
; -4.145 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.357      ;
; -4.142 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.141      ;
; -4.127 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.339      ;
; -4.124 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.336      ;
; -4.123 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 4.115      ;
; -4.119 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 4.111      ;
; -4.117 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 4.107      ;
; -4.111 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 4.316      ;
; -4.099 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 4.091      ;
; -4.088 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.300      ;
; -4.064 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.504     ; 4.052      ;
; -4.045 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 4.250      ;
; -4.045 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.044      ;
; -4.038 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 4.028      ;
; -4.030 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 0.500        ; -0.493     ; 4.029      ;
; -4.010 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 1.000        ; -0.791     ; 4.211      ;
; -4.001 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 3.993      ;
; -3.993 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.205      ;
; -3.984 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.974      ;
; -3.979 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 4.184      ;
; -3.978 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 1.000        ; -0.780     ; 4.190      ;
; -3.949 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 4.154      ;
; -3.938 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 3.930      ;
; -3.932 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 1.000        ; -0.791     ; 4.133      ;
; -3.930 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 0.500        ; -0.495     ; 3.927      ;
; -3.917 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.504     ; 3.905      ;
; -3.909 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 4.114      ;
; -3.891 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.504     ; 3.879      ;
; -3.878 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 1.000        ; -0.782     ; 4.088      ;
; -3.868 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 3.860      ;
; -3.865 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.855      ;
; -3.865 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.855      ;
; -3.863 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.853      ;
; -3.860 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.850      ;
; -3.855 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.845      ;
; -3.849 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 3.841      ;
; -3.832 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 4.035      ;
; -3.829 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 4.032      ;
; -3.813 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.803      ;
; -3.812 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.802      ;
; -3.812 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.802      ;
; -3.811 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.801      ;
; -3.809 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.799      ;
; -3.808 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 4.011      ;
; -3.807 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 4.010      ;
; -3.795 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.785      ;
; -3.794 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.784      ;
; -3.791 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.781      ;
; -3.789 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo3|q_i[7]                     ; CLK          ; CLK_50      ; 1.000        ; -0.781     ; 4.000      ;
; -3.788 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.778      ;
; -3.787 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.777      ;
; -3.784 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 3.987      ;
; -3.784 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.500     ; 3.776      ;
; -3.780 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.770      ;
; -3.779 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.769      ;
; -3.778 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 3.981      ;
; -3.776 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.766      ;
; -3.775 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.765      ;
; -3.773 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.763      ;
; -3.770 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.760      ;
; -3.767 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.757      ;
; -3.766 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.502     ; 3.756      ;
; -3.764 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.504     ; 3.752      ;
; -3.759 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 3.962      ;
; -3.758 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 3.961      ;
; -3.758 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 3.961      ;
; -3.757 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 3.960      ;
; -3.755 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 3.958      ;
; -3.750 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 3.955      ;
; -3.748 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[7]                     ; CLK          ; CLK_50      ; 0.500        ; -0.494     ; 3.746      ;
; -3.743 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 1.000        ; -0.787     ; 3.948      ;
; -3.743 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 1.000        ; -0.789     ; 3.946      ;
+--------+----------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.849 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.585      ;
; -2.813 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.549      ;
; -2.787 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.523      ;
; -2.774 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.744      ;
; -2.740 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.476      ;
; -2.695 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.431      ;
; -2.671 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.641      ;
; -2.665 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.635      ;
; -2.651 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.387      ;
; -2.631 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.367      ;
; -2.626 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.362      ;
; -2.581 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.317      ;
; -2.557 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.527      ;
; -2.556 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.526      ;
; -2.537 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.273      ;
; -2.508 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.478      ;
; -2.485 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 3.221      ;
; -2.416 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.386      ;
; -2.412 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.382      ;
; -2.390 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.360      ;
; -2.298 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.268      ;
; -2.229 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.199      ;
; -2.186 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; 0.214      ; 2.922      ;
; -2.151 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.052     ; 3.121      ;
; -1.501 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.501      ; 3.494      ;
; -1.475 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.501      ; 3.468      ;
; -1.404 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.499      ; 3.395      ;
; -1.383 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.501      ; 3.376      ;
; -1.314 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.501      ; 3.307      ;
; -1.308 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.499      ; 3.299      ;
; -1.258 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.503      ; 3.253      ;
; -1.204 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.403      ; 3.099      ;
; -1.144 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.503      ; 3.139      ;
; -1.095 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.403      ; 2.990      ;
; -1.064 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.499      ; 3.055      ;
; -1.009 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.587      ; 5.088      ;
; -0.986 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.403      ; 2.881      ;
; -0.983 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.587      ; 5.062      ;
; -0.891 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.587      ; 4.970      ;
; -0.822 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.587      ; 4.901      ;
; -0.792 ; reg_nbit:pipo1|q_i[3]                              ; reg_nbit:pipo1|q_o[3]                              ; CLK          ; CLK         ; 0.500        ; -0.347     ; 0.967      ;
; -0.790 ; reg_nbit:pipo1|q_i[1]                              ; reg_nbit:pipo1|q_o[1]                              ; CLK          ; CLK         ; 0.500        ; -0.347     ; 0.965      ;
; -0.729 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.587      ; 5.308      ;
; -0.703 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.587      ; 5.282      ;
; -0.622 ; reg_nbit:pipo1|q_i[2]                              ; reg_nbit:pipo1|q_o[2]                              ; CLK          ; CLK         ; 0.500        ; -0.347     ; 0.797      ;
; -0.619 ; reg_nbit:pipo1|q_i[0]                              ; reg_nbit:pipo1|q_o[0]                              ; CLK          ; CLK         ; 0.500        ; -0.347     ; 0.794      ;
; -0.611 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.587      ; 5.190      ;
; -0.542 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.587      ; 5.121      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'INIT'                                                                                                                 ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.796 ; reg_nbit:pipo1|q_o[1] ; bcd_counter:bcd_counter_instance|temp[1]~5  ; CLK          ; INIT        ; 1.000        ; -1.357     ; 1.064      ;
; -2.777 ; reg_nbit:pipo1|q_o[2] ; bcd_counter:bcd_counter_instance|temp[2]~9  ; CLK          ; INIT        ; 1.000        ; -1.423     ; 0.716      ;
; -2.634 ; reg_nbit:pipo1|q_o[3] ; bcd_counter:bcd_counter_instance|temp[3]~13 ; CLK          ; INIT        ; 1.000        ; -1.427     ; 0.715      ;
; -2.574 ; reg_nbit:pipo1|q_o[0] ; bcd_counter:bcd_counter_instance|temp[0]~1  ; CLK          ; INIT        ; 1.000        ; -1.425     ; 0.714      ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.164 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.714      ; 1.603      ;
; 0.175 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.644      ; 1.544      ;
; 0.175 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.710      ; 1.610      ;
; 0.228 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.712      ; 1.665      ;
; 0.367 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.732      ; 4.324      ;
; 0.393 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.732      ; 4.350      ;
; 0.417 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.732      ; 4.374      ;
; 0.580 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.732      ; 4.537      ;
; 0.672 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.732      ; 4.129      ;
; 0.714 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.732      ; 4.171      ;
; 0.748 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.732      ; 4.205      ;
; 0.835 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.732      ; 4.292      ;
; 0.888 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.644      ; 2.257      ;
; 1.097 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.714      ; 2.536      ;
; 1.103 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.644      ; 2.472      ;
; 1.212 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.710      ; 2.647      ;
; 1.219 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.710      ; 2.654      ;
; 1.240 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.712      ; 2.677      ;
; 1.256 ; reg_nbit:pipo1|q_i[0]                              ; reg_nbit:pipo1|q_o[0]                              ; CLK          ; CLK         ; -0.500       ; -0.214     ; 0.737      ;
; 1.259 ; reg_nbit:pipo1|q_i[2]                              ; reg_nbit:pipo1|q_o[2]                              ; CLK          ; CLK         ; -0.500       ; -0.214     ; 0.740      ;
; 1.298 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.712      ; 2.735      ;
; 1.361 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.712      ; 2.798      ;
; 1.384 ; reg_nbit:pipo1|q_i[1]                              ; reg_nbit:pipo1|q_o[1]                              ; CLK          ; CLK         ; -0.500       ; -0.214     ; 0.865      ;
; 1.386 ; reg_nbit:pipo1|q_i[3]                              ; reg_nbit:pipo1|q_o[3]                              ; CLK          ; CLK         ; -0.500       ; -0.214     ; 0.867      ;
; 2.414 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.661      ;
; 2.423 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.670      ;
; 2.481 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.728      ;
; 2.544 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.791      ;
; 2.593 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.840      ;
; 2.594 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.841      ;
; 2.620 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.867      ;
; 2.627 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.874      ;
; 2.633 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.675      ;
; 2.646 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.893      ;
; 2.651 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.693      ;
; 2.672 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.919      ;
; 2.675 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.717      ;
; 2.677 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.719      ;
; 2.707 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.749      ;
; 2.744 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.786      ;
; 2.750 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 2.997      ;
; 2.806 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.848      ;
; 2.815 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.857      ;
; 2.842 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.052      ; 3.089      ;
; 2.867 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.909      ;
; 2.873 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.915      ;
; 2.936 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 2.978      ;
; 2.959 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; 0.347      ; 3.001      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50'                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.393 ; lcd_controller:lcd_ctrl|lcd_e                      ; lcd_controller:lcd_ctrl|lcd_e                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; lcd_controller:lcd_ctrl|lcd_rs                     ; lcd_controller:lcd_ctrl|lcd_rs                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|next_command.mode_set      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|next_command.display_on    ; lcd_controller:lcd_ctrl|next_command.display_on    ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|next_command.display_clear ; lcd_controller:lcd_ctrl|next_command.display_clear ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|next_command.display_off   ; lcd_controller:lcd_ctrl|next_command.display_off   ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|next_command.func_set      ; lcd_controller:lcd_ctrl|next_command.func_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|next_command.reset3        ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.394 ; lcd_controller:lcd_ctrl|next_command.reset2        ; lcd_controller:lcd_ctrl|next_command.reset2        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.449 ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.724      ;
; 0.463 ; lcd_controller:lcd_ctrl|next_command.mode_set      ; lcd_controller:lcd_ctrl|state.mode_set             ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.738      ;
; 0.463 ; lcd_controller:lcd_ctrl|state.reset3               ; lcd_controller:lcd_ctrl|next_command.func_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.738      ;
; 0.486 ; lcd_controller:lcd_ctrl|state.display_clear        ; lcd_controller:lcd_ctrl|next_command.display_on    ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.761      ;
; 0.488 ; lcd_controller:lcd_ctrl|state.print_string         ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.763      ;
; 0.591 ; lcd_controller:lcd_ctrl|next_command.display_off   ; lcd_controller:lcd_ctrl|state.display_off          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.866      ;
; 0.592 ; lcd_controller:lcd_ctrl|next_command.func_set      ; lcd_controller:lcd_ctrl|state.func_set             ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.867      ;
; 0.598 ; lcd_controller:lcd_ctrl|next_command.line2         ; lcd_controller:lcd_ctrl|state.line2                ; CLK_50       ; CLK_50      ; 0.000        ; 0.081      ; 0.874      ;
; 0.605 ; lcd_controller:lcd_ctrl|state.display_on           ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.880      ;
; 0.617 ; lcd_controller:lcd_ctrl|lcd_rs                     ; reg_nbit:pipo4|q_i[0]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.892      ;
; 0.620 ; lcd_controller:lcd_ctrl|next_command.display_clear ; lcd_controller:lcd_ctrl|state.display_clear        ; CLK_50       ; CLK_50      ; 0.000        ; 0.081      ; 0.896      ;
; 0.664 ; lcd_controller:lcd_ctrl|state.mode_set             ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.938      ;
; 0.683 ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.958      ;
; 0.684 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.mode_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.959      ;
; 0.685 ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.960      ;
; 0.686 ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; reg_nbit:pipo4|q_i[9]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.961      ;
; 0.686 ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.961      ;
; 0.686 ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.961      ;
; 0.687 ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.962      ;
; 0.689 ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.964      ;
; 0.689 ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.964      ;
; 0.689 ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.964      ;
; 0.689 ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.964      ;
; 0.689 ; lcd_controller:lcd_ctrl|state.display_off          ; lcd_controller:lcd_ctrl|next_command.display_clear ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.964      ;
; 0.690 ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.965      ;
; 0.690 ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.965      ;
; 0.690 ; lcd_controller:lcd_ctrl|state.reset2               ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.965      ;
; 0.691 ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.966      ;
; 0.700 ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.975      ;
; 0.703 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|next_command.display_clear ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.978      ;
; 0.703 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|next_command.display_off   ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.978      ;
; 0.705 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|state.display_off          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.980      ;
; 0.710 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.reset2        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.985      ;
; 0.710 ; lcd_controller:lcd_ctrl|state.display_on           ; lcd_controller:lcd_ctrl|next_command.mode_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.985      ;
; 0.713 ; lcd_controller:lcd_ctrl|state.reset1               ; lcd_controller:lcd_ctrl|next_command.reset2        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.988      ;
; 0.717 ; lcd_controller:lcd_ctrl|char_count[3]              ; lcd_controller:lcd_ctrl|char_count[3]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 0.992      ;
; 0.726 ; lcd_controller:lcd_ctrl|char_count[1]              ; lcd_controller:lcd_ctrl|char_count[1]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.001      ;
; 0.737 ; lcd_controller:lcd_ctrl|char_count[4]              ; lcd_controller:lcd_ctrl|char_count[4]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.012      ;
; 0.738 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.081      ; 1.014      ;
; 0.746 ; lcd_controller:lcd_ctrl|char_count[2]              ; lcd_controller:lcd_ctrl|char_count[2]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.021      ;
; 0.750 ; lcd_controller:lcd_ctrl|next_command.reset2        ; lcd_controller:lcd_ctrl|state.reset2               ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.025      ;
; 0.766 ; lcd_controller:lcd_ctrl|next_command.display_on    ; lcd_controller:lcd_ctrl|state.display_on           ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.041      ;
; 0.777 ; lcd_controller:lcd_ctrl|char_count[0]              ; lcd_controller:lcd_ctrl|char_count[0]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.052      ;
; 0.787 ; lcd_controller:lcd_ctrl|state.print_string         ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.062      ;
; 0.797 ; lcd_controller:lcd_ctrl|state.print_string         ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.072      ;
; 0.799 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[3]              ; INIT         ; CLK_50      ; 0.000        ; 3.054      ; 4.078      ;
; 0.799 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[2]              ; INIT         ; CLK_50      ; 0.000        ; 3.054      ; 4.078      ;
; 0.799 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[0]              ; INIT         ; CLK_50      ; 0.000        ; 3.054      ; 4.078      ;
; 0.799 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[1]              ; INIT         ; CLK_50      ; 0.000        ; 3.054      ; 4.078      ;
; 0.799 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[4]              ; INIT         ; CLK_50      ; 0.000        ; 3.054      ; 4.078      ;
; 0.807 ; lcd_controller:lcd_ctrl|state.line2                ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.083      ; 1.085      ;
; 0.831 ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; reg_nbit:pipo4|q_i[10]                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.104      ;
; 0.837 ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.112      ;
; 0.860 ; lcd_controller:lcd_ctrl|clk_count_400hz[7]         ; lcd_controller:lcd_ctrl|clk_count_400hz[7]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.135      ;
; 0.860 ; lcd_controller:lcd_ctrl|clk_count_400hz[2]         ; lcd_controller:lcd_ctrl|clk_count_400hz[2]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.135      ;
; 0.861 ; lcd_controller:lcd_ctrl|clk_count_400hz[6]         ; lcd_controller:lcd_ctrl|clk_count_400hz[6]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.136      ;
; 0.862 ; lcd_controller:lcd_ctrl|clk_count_400hz[8]         ; lcd_controller:lcd_ctrl|clk_count_400hz[8]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.137      ;
; 0.864 ; lcd_controller:lcd_ctrl|clk_count_400hz[9]         ; lcd_controller:lcd_ctrl|clk_count_400hz[9]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.139      ;
; 0.868 ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; reg_nbit:pipo4|q_i[7]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.077      ; 1.140      ;
; 0.877 ; lcd_controller:lcd_ctrl|clk_count_400hz[0]         ; lcd_controller:lcd_ctrl|clk_count_400hz[0]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.152      ;
; 0.884 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|lcd_e                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.157      ;
; 0.890 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|lcd_rs                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.163      ;
; 0.936 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|state.hold                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.210      ;
; 0.939 ; lcd_controller:lcd_ctrl|state.return_home          ; lcd_controller:lcd_ctrl|next_command.print_string  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.213      ;
; 0.940 ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; reg_nbit:pipo4|q_i[5]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.063      ; 1.198      ;
; 0.958 ; reg_nbit:pipo4|q_i[12]                             ; reg_nbit:pipo4|q_o[12]                             ; CLK_50       ; CLK_50      ; -0.500       ; 0.065      ; 0.738      ;
; 0.958 ; reg_nbit:pipo3|q_i[6]                              ; reg_nbit:pipo3|q_o[6]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.737      ;
; 0.958 ; reg_nbit:pipo2|q_i[6]                              ; reg_nbit:pipo2|q_o[6]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.737      ;
; 0.958 ; reg_nbit:pipo2|q_i[2]                              ; reg_nbit:pipo2|q_o[2]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.737      ;
; 0.958 ; reg_nbit:pipo2|q_i[1]                              ; reg_nbit:pipo2|q_o[1]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.737      ;
; 0.959 ; reg_nbit:pipo4|q_i[10]                             ; reg_nbit:pipo4|q_o[10]                             ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.738      ;
; 0.959 ; reg_nbit:pipo4|q_i[7]                              ; reg_nbit:pipo4|q_o[7]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.738      ;
; 0.959 ; reg_nbit:pipo4|q_i[5]                              ; reg_nbit:pipo4|q_o[5]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.738      ;
; 0.959 ; reg_nbit:pipo4|q_i[0]                              ; reg_nbit:pipo4|q_o[0]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.738      ;
; 0.959 ; reg_nbit:pipo2|q_i[5]                              ; reg_nbit:pipo2|q_o[5]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.738      ;
; 0.959 ; reg_nbit:pipo2|q_i[4]                              ; reg_nbit:pipo2|q_o[4]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.738      ;
; 0.959 ; reg_nbit:pipo2|q_i[3]                              ; reg_nbit:pipo2|q_o[3]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.738      ;
; 0.959 ; reg_nbit:pipo2|q_i[0]                              ; reg_nbit:pipo2|q_o[0]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.738      ;
; 0.960 ; reg_nbit:pipo4|q_i[11]                             ; reg_nbit:pipo4|q_o[11]                             ; CLK_50       ; CLK_50      ; -0.500       ; 0.063      ; 0.738      ;
; 0.960 ; reg_nbit:pipo4|q_i[9]                              ; reg_nbit:pipo4|q_o[9]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.739      ;
; 0.960 ; reg_nbit:pipo3|q_i[5]                              ; reg_nbit:pipo3|q_o[5]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.063      ; 0.738      ;
; 0.960 ; reg_nbit:pipo3|q_i[1]                              ; reg_nbit:pipo3|q_o[1]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.063      ; 0.738      ;
; 0.961 ; reg_nbit:pipo4|q_i[8]                              ; reg_nbit:pipo4|q_o[8]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.065      ; 0.741      ;
; 0.961 ; reg_nbit:pipo3|q_i[4]                              ; reg_nbit:pipo3|q_o[4]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.063      ; 0.739      ;
; 0.962 ; reg_nbit:pipo4|q_i[1]                              ; reg_nbit:pipo4|q_o[1]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.064      ; 0.741      ;
; 0.966 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.func_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.241      ;
; 0.968 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.243      ;
; 0.969 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.display_on    ; CLK_50       ; CLK_50      ; 0.000        ; 0.080      ; 1.244      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'INIT'                                                                                                                 ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.883 ; reg_nbit:pipo1|q_o[2] ; bcd_counter:bcd_counter_instance|temp[2]~9  ; CLK          ; INIT        ; 0.000        ; -1.225     ; 0.688      ;
; 1.884 ; reg_nbit:pipo1|q_o[0] ; bcd_counter:bcd_counter_instance|temp[0]~1  ; CLK          ; INIT        ; 0.000        ; -1.227     ; 0.687      ;
; 1.887 ; reg_nbit:pipo1|q_o[3] ; bcd_counter:bcd_counter_instance|temp[3]~13 ; CLK          ; INIT        ; 0.000        ; -1.229     ; 0.688      ;
; 2.000 ; reg_nbit:pipo1|q_o[1] ; bcd_counter:bcd_counter_instance|temp[1]~5  ; CLK          ; INIT        ; 0.000        ; -1.129     ; 0.901      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK_50'                                                                                                       ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.462 ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; 0.500        ; 2.950      ; 3.904      ;
; -0.462 ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; 0.500        ; 2.950      ; 3.904      ;
; -0.462 ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; 0.500        ; 2.950      ; 3.904      ;
; -0.462 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; 0.500        ; 2.950      ; 3.904      ;
; -0.462 ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; 0.500        ; 2.950      ; 3.904      ;
; -0.462 ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; 0.500        ; 2.950      ; 3.904      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.394 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; 0.500        ; 2.953      ; 3.839      ;
; -0.353 ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; 1.000        ; 2.950      ; 4.295      ;
; -0.353 ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; 1.000        ; 2.950      ; 4.295      ;
; -0.353 ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; 1.000        ; 2.950      ; 4.295      ;
; -0.353 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; 1.000        ; 2.950      ; 4.295      ;
; -0.353 ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; 1.000        ; 2.950      ; 4.295      ;
; -0.353 ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; 1.000        ; 2.950      ; 4.295      ;
; -0.330 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; 0.500        ; 2.945      ; 3.767      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; 0.500        ; 2.952      ; 3.747      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.268 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; 1.000        ; 2.953      ; 4.213      ;
; -0.229 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; 1.000        ; 2.945      ; 4.166      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
; -0.143 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; 1.000        ; 2.952      ; 4.087      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK'                                                                                                         ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.566 ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.587      ; 3.513      ;
; 0.566 ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.587      ; 3.513      ;
; 0.566 ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.587      ; 3.513      ;
; 0.566 ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 3.587      ; 3.513      ;
; 0.767 ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.587      ; 3.812      ;
; 0.767 ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.587      ; 3.812      ;
; 0.767 ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.587      ; 3.812      ;
; 0.767 ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 1.000        ; 3.587      ; 3.812      ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK'                                                                                                           ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.283 ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.732      ; 3.674      ;
; -0.283 ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.732      ; 3.674      ;
; -0.283 ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.732      ; 3.674      ;
; -0.283 ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.000        ; 3.732      ; 3.674      ;
; -0.071 ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.732      ; 3.386      ;
; -0.071 ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.732      ; 3.386      ;
; -0.071 ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.732      ; 3.386      ;
; -0.071 ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 3.732      ; 3.386      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK_50'                                                                                                       ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.651 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; 0.000        ; 3.062      ; 3.938      ;
; 0.734 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; 0.000        ; 3.055      ; 4.014      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.771 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; 0.000        ; 3.063      ; 4.059      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.824 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; -0.500       ; 3.062      ; 3.611      ;
; 0.850 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; -0.500       ; 3.055      ; 3.630      ;
; 0.852 ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; 0.000        ; 3.061      ; 4.138      ;
; 0.852 ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; 0.000        ; 3.061      ; 4.138      ;
; 0.852 ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; 0.000        ; 3.061      ; 4.138      ;
; 0.852 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; 0.000        ; 3.061      ; 4.138      ;
; 0.852 ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; 0.000        ; 3.061      ; 4.138      ;
; 0.852 ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; 0.000        ; 3.061      ; 4.138      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.912 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; -0.500       ; 3.063      ; 3.700      ;
; 0.976 ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; -0.500       ; 3.061      ; 3.762      ;
; 0.976 ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; -0.500       ; 3.061      ; 3.762      ;
; 0.976 ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; -0.500       ; 3.061      ; 3.762      ;
; 0.976 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; -0.500       ; 3.061      ; 3.762      ;
; 0.976 ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; -0.500       ; 3.061      ; 3.762      ;
; 0.976 ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; -0.500       ; 3.061      ; 3.762      ;
+-------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50'                                                                             ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_50 ; Rise       ; CLK_50                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_400hz_enable           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|lcd_e                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|lcd_rs                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.display_clear ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.display_off   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.display_on    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.func_set      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.line2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.mode_set      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.print_string  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.reset2        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.reset3        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.return_home   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.display_clear        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.display_off          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.display_on           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.func_set             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.hold                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.line2                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.mode_set             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.print_string         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.reset1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.reset2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.reset3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.return_home          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[10]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[11]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[12]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[8]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[9]                              ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[3]                              ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[0]                              ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[1]                              ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[2]                              ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[3]                              ;
; 0.055  ; 0.239        ; 0.184          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[0]                              ;
; 0.055  ; 0.239        ; 0.184          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[1]                              ;
; 0.055  ; 0.239        ; 0.184          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[2]                              ;
; 0.055  ; 0.239        ; 0.184          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[3]                              ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[0]~_emulated|clk         ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[1]~_emulated|clk         ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[2]~_emulated|clk         ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[3]~_emulated|clk         ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[0]|clk                                   ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[1]|clk                                   ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[2]|clk                                   ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[3]|clk                                   ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[0]|clk                                   ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[1]|clk                                   ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[2]|clk                                   ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[3]|clk                                   ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                        ;
; 0.533  ; 0.749        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[0]                              ;
; 0.533  ; 0.749        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[1]                              ;
; 0.533  ; 0.749        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[2]                              ;
; 0.533  ; 0.749        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[3]                              ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[0]                              ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[1]                              ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[2]                              ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[3]                              ;
; 0.712  ; 0.712        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[0]|clk                                   ;
; 0.712  ; 0.712        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[1]|clk                                   ;
; 0.712  ; 0.712        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[2]|clk                                   ;
; 0.712  ; 0.712        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[3]|clk                                   ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[0]~_emulated|clk         ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[1]~_emulated|clk         ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[2]~_emulated|clk         ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[3]~_emulated|clk         ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[0]|clk                                   ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[1]|clk                                   ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[2]|clk                                   ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[3]|clk                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'INIT'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; INIT  ; Rise       ; INIT                                        ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[0]~1  ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[2]~9  ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[3]~13 ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[1]~5  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[0]~1|datab        ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[2]~9|datab        ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[3]~13|datab       ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[1]~5|datab        ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; INIT~input|o                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; INIT~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; INIT~input|i                                ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; INIT~input|o                                ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[1]~5  ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[0]~1|datab        ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[1]~5|datab        ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[2]~9|datab        ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[3]~13|datab       ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[0]~1  ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[2]~9  ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[3]~13 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; CLK        ; 0.823 ; 0.885 ; Rise       ; CLK             ;
;  D[0]     ; CLK        ; 0.823 ; 0.885 ; Rise       ; CLK             ;
;  D[1]     ; CLK        ; 0.554 ; 0.676 ; Rise       ; CLK             ;
;  D[2]     ; CLK        ; 0.170 ; 0.362 ; Rise       ; CLK             ;
;  D[3]     ; CLK        ; 0.809 ; 0.852 ; Rise       ; CLK             ;
; INIT      ; CLK        ; 1.699 ; 1.479 ; Rise       ; CLK             ;
; INIT      ; CLK_50     ; 3.416 ; 3.182 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; CLK        ; 0.273  ; 0.091  ; Rise       ; CLK             ;
;  D[0]     ; CLK        ; -0.353 ; -0.410 ; Rise       ; CLK             ;
;  D[1]     ; CLK        ; -0.096 ; -0.210 ; Rise       ; CLK             ;
;  D[2]     ; CLK        ; 0.273  ; 0.091  ; Rise       ; CLK             ;
;  D[3]     ; CLK        ; -0.341 ; -0.379 ; Rise       ; CLK             ;
; INIT      ; CLK        ; -0.397 ; -0.202 ; Rise       ; CLK             ;
; INIT      ; CLK_50     ; -0.829 ; -0.599 ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OUT_7SEG[*]  ; CLK_50     ; 13.527 ; 12.644 ; Fall       ; CLK_50          ;
;  OUT_7SEG[0] ; CLK_50     ; 13.527 ; 12.644 ; Fall       ; CLK_50          ;
;  OUT_7SEG[1] ; CLK_50     ; 10.437 ; 10.177 ; Fall       ; CLK_50          ;
;  OUT_7SEG[2] ; CLK_50     ; 10.061 ; 9.769  ; Fall       ; CLK_50          ;
;  OUT_7SEG[3] ; CLK_50     ; 9.871  ; 9.359  ; Fall       ; CLK_50          ;
;  OUT_7SEG[4] ; CLK_50     ; 10.224 ; 9.678  ; Fall       ; CLK_50          ;
;  OUT_7SEG[5] ; CLK_50     ; 12.705 ; 12.098 ; Fall       ; CLK_50          ;
;  OUT_7SEG[6] ; CLK_50     ; 9.086  ; 8.806  ; Fall       ; CLK_50          ;
; OUT_LCD[*]   ; CLK_50     ; 15.388 ; 14.268 ; Fall       ; CLK_50          ;
;  OUT_LCD[0]  ; CLK_50     ; 11.389 ; 10.841 ; Fall       ; CLK_50          ;
;  OUT_LCD[1]  ; CLK_50     ; 15.388 ; 14.268 ; Fall       ; CLK_50          ;
;  OUT_LCD[5]  ; CLK_50     ; 10.239 ; 9.983  ; Fall       ; CLK_50          ;
;  OUT_LCD[6]  ; CLK_50     ; 13.805 ; 13.089 ; Fall       ; CLK_50          ;
;  OUT_LCD[7]  ; CLK_50     ; 11.443 ; 10.934 ; Fall       ; CLK_50          ;
;  OUT_LCD[8]  ; CLK_50     ; 13.934 ; 13.178 ; Fall       ; CLK_50          ;
;  OUT_LCD[9]  ; CLK_50     ; 10.347 ; 10.121 ; Fall       ; CLK_50          ;
;  OUT_LCD[10] ; CLK_50     ; 11.528 ; 11.221 ; Fall       ; CLK_50          ;
;  OUT_LCD[11] ; CLK_50     ; 13.092 ; 12.280 ; Fall       ; CLK_50          ;
;  OUT_LCD[12] ; CLK_50     ; 13.713 ; 13.268 ; Fall       ; CLK_50          ;
; OUT_LED[*]   ; CLK_50     ; 14.069 ; 13.099 ; Fall       ; CLK_50          ;
;  OUT_LED[0]  ; CLK_50     ; 14.069 ; 13.099 ; Fall       ; CLK_50          ;
;  OUT_LED[1]  ; CLK_50     ; 10.595 ; 10.160 ; Fall       ; CLK_50          ;
;  OUT_LED[2]  ; CLK_50     ; 10.538 ; 10.053 ; Fall       ; CLK_50          ;
;  OUT_LED[3]  ; CLK_50     ; 10.630 ; 10.215 ; Fall       ; CLK_50          ;
;  OUT_LED[4]  ; CLK_50     ; 9.431  ; 9.239  ; Fall       ; CLK_50          ;
;  OUT_LED[5]  ; CLK_50     ; 13.376 ; 12.358 ; Fall       ; CLK_50          ;
;  OUT_LED[6]  ; CLK_50     ; 9.628  ; 9.348  ; Fall       ; CLK_50          ;
;  OUT_LED[7]  ; CLK_50     ; 13.735 ; 12.685 ; Fall       ; CLK_50          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OUT_7SEG[*]  ; CLK_50     ; 8.740  ; 8.470  ; Fall       ; CLK_50          ;
;  OUT_7SEG[0] ; CLK_50     ; 13.007 ; 12.159 ; Fall       ; CLK_50          ;
;  OUT_7SEG[1] ; CLK_50     ; 10.091 ; 9.842  ; Fall       ; CLK_50          ;
;  OUT_7SEG[2] ; CLK_50     ; 9.679  ; 9.397  ; Fall       ; CLK_50          ;
;  OUT_7SEG[3] ; CLK_50     ; 9.493  ; 9.001  ; Fall       ; CLK_50          ;
;  OUT_7SEG[4] ; CLK_50     ; 9.832  ; 9.307  ; Fall       ; CLK_50          ;
;  OUT_7SEG[5] ; CLK_50     ; 12.264 ; 11.683 ; Fall       ; CLK_50          ;
;  OUT_7SEG[6] ; CLK_50     ; 8.740  ; 8.470  ; Fall       ; CLK_50          ;
; OUT_LCD[*]   ; CLK_50     ; 9.852  ; 9.604  ; Fall       ; CLK_50          ;
;  OUT_LCD[0]  ; CLK_50     ; 10.955 ; 10.428 ; Fall       ; CLK_50          ;
;  OUT_LCD[1]  ; CLK_50     ; 14.795 ; 13.718 ; Fall       ; CLK_50          ;
;  OUT_LCD[5]  ; CLK_50     ; 9.852  ; 9.604  ; Fall       ; CLK_50          ;
;  OUT_LCD[6]  ; CLK_50     ; 13.275 ; 12.586 ; Fall       ; CLK_50          ;
;  OUT_LCD[7]  ; CLK_50     ; 11.009 ; 10.518 ; Fall       ; CLK_50          ;
;  OUT_LCD[8]  ; CLK_50     ; 13.397 ; 12.670 ; Fall       ; CLK_50          ;
;  OUT_LCD[9]  ; CLK_50     ; 9.955  ; 9.737  ; Fall       ; CLK_50          ;
;  OUT_LCD[10] ; CLK_50     ; 11.090 ; 10.793 ; Fall       ; CLK_50          ;
;  OUT_LCD[11] ; CLK_50     ; 12.590 ; 11.809 ; Fall       ; CLK_50          ;
;  OUT_LCD[12] ; CLK_50     ; 13.232 ; 12.807 ; Fall       ; CLK_50          ;
; OUT_LED[*]   ; CLK_50     ; 9.075  ; 8.890  ; Fall       ; CLK_50          ;
;  OUT_LED[0]  ; CLK_50     ; 13.528 ; 12.596 ; Fall       ; CLK_50          ;
;  OUT_LED[1]  ; CLK_50     ; 10.191 ; 9.772  ; Fall       ; CLK_50          ;
;  OUT_LED[2]  ; CLK_50     ; 10.136 ; 9.669  ; Fall       ; CLK_50          ;
;  OUT_LED[3]  ; CLK_50     ; 10.225 ; 9.825  ; Fall       ; CLK_50          ;
;  OUT_LED[4]  ; CLK_50     ; 9.075  ; 8.890  ; Fall       ; CLK_50          ;
;  OUT_LED[5]  ; CLK_50     ; 12.863 ; 11.885 ; Fall       ; CLK_50          ;
;  OUT_LED[6]  ; CLK_50     ; 9.265  ; 8.994  ; Fall       ; CLK_50          ;
;  OUT_LED[7]  ; CLK_50     ; 13.209 ; 12.199 ; Fall       ; CLK_50          ;
+--------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; CLK_50 ; -2.260 ; -66.979          ;
; CLK    ; -1.657 ; -6.482           ;
; INIT   ; -0.903 ; -3.474           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_50 ; 0.105 ; 0.000            ;
; CLK    ; 0.120 ; 0.000            ;
; INIT   ; 0.977 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; CLK_50 ; -0.368 ; -10.679             ;
; CLK    ; -0.118 ; -0.472              ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+--------+--------------------+
; Clock  ; Slack  ; End Point TNS      ;
+--------+--------+--------------------+
; CLK    ; -0.152 ; -0.608             ;
; CLK_50 ; -0.003 ; -0.030             ;
+--------+--------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_50 ; -3.000 ; -119.690                       ;
; CLK    ; -3.000 ; -17.964                        ;
; INIT   ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50'                                                                                                                                          ;
+--------+----------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.260 ; reg_nbit:pipo1|q_o[0]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 2.104      ;
; -2.248 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 2.092      ;
; -2.196 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 2.040      ;
; -2.179 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 2.023      ;
; -2.175 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 2.026      ;
; -2.174 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 2.025      ;
; -2.127 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.978      ;
; -2.127 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.978      ;
; -2.126 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.970      ;
; -2.114 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.965      ;
; -2.091 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 0.500        ; -0.627     ; 1.941      ;
; -2.090 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.941      ;
; -2.089 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.940      ;
; -2.070 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.914      ;
; -2.062 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.906      ;
; -2.057 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.901      ;
; -2.051 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 0.500        ; -0.627     ; 1.901      ;
; -2.045 ; reg_nbit:pipo1|q_o[3]                              ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.896      ;
; -2.033 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.884      ;
; -2.029 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.880      ;
; -2.023 ; reg_nbit:pipo1|q_o[1]                              ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.874      ;
; -2.000 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.635     ; 1.842      ;
; -1.994 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.837      ;
; -1.994 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[1] ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.845      ;
; -1.979 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.822      ;
; -1.977 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.820      ;
; -1.977 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.635     ; 1.819      ;
; -1.976 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.819      ;
; -1.974 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.817      ;
; -1.971 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.815      ;
; -1.971 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.815      ;
; -1.970 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.813      ;
; -1.969 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.813      ;
; -1.966 ; reg_nbit:pipo1|q_o[2]                              ; lcd_controller:lcd_ctrl|data_bus_value[4] ; CLK          ; CLK_50      ; 0.500        ; -0.627     ; 1.816      ;
; -1.962 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.805      ;
; -1.955 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.798      ;
; -1.952 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.795      ;
; -1.952 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.795      ;
; -1.948 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.791      ;
; -1.948 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.791      ;
; -1.940 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.784      ;
; -1.937 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.780      ;
; -1.919 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.762      ;
; -1.913 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.756      ;
; -1.912 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.755      ;
; -1.910 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.635     ; 1.752      ;
; -1.910 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.753      ;
; -1.908 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.635     ; 1.750      ;
; -1.906 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.749      ;
; -1.897 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.740      ;
; -1.896 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.739      ;
; -1.895 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[3]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.738      ;
; -1.894 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.737      ;
; -1.892 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.735      ;
; -1.888 ; reg_nbit:pipo1|q_o[0]                              ; reg_nbit:pipo2|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.731      ;
; -1.873 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[7]                     ; CLK          ; CLK_50      ; 0.500        ; -0.626     ; 1.724      ;
; -1.868 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.635     ; 1.710      ;
; -1.868 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo3|q_i[4]                     ; CLK          ; CLK_50      ; 0.500        ; -0.635     ; 1.710      ;
; -1.865 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[2]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.709      ;
; -1.863 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.706      ;
; -1.862 ; reg_nbit:pipo1|q_o[1]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.705      ;
; -1.855 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.699      ;
; -1.841 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.685      ;
; -1.840 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[6]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.683      ;
; -1.839 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo2|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.634     ; 1.682      ;
; -1.836 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[5]                     ; CLK          ; CLK_50      ; 0.500        ; -0.635     ; 1.678      ;
; -1.814 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[1]                     ; CLK          ; CLK_50      ; 0.500        ; -0.635     ; 1.656      ;
; -1.804 ; reg_nbit:pipo1|q_o[3]                              ; reg_nbit:pipo3|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.648      ;
; -1.676 ; reg_nbit:pipo1|q_o[2]                              ; reg_nbit:pipo3|q_i[0]                     ; CLK          ; CLK_50      ; 0.500        ; -0.633     ; 1.520      ;
; -1.430 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; lcd_controller:lcd_ctrl|data_bus_value[0] ; INIT         ; CLK_50      ; 0.500        ; 0.153      ; 2.060      ;
; -1.421 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; lcd_controller:lcd_ctrl|data_bus_value[0] ; INIT         ; CLK_50      ; 0.500        ; 0.156      ; 2.054      ;
; -1.324 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; lcd_controller:lcd_ctrl|data_bus_value[6] ; INIT         ; CLK_50      ; 0.500        ; 0.160      ; 1.961      ;
; -1.323 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; lcd_controller:lcd_ctrl|data_bus_value[5] ; INIT         ; CLK_50      ; 0.500        ; 0.160      ; 1.960      ;
; -1.319 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; lcd_controller:lcd_ctrl|data_bus_value[0] ; INIT         ; CLK_50      ; 0.500        ; 0.158      ; 1.954      ;
; -1.315 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; lcd_controller:lcd_ctrl|data_bus_value[6] ; INIT         ; CLK_50      ; 0.500        ; 0.165      ; 1.957      ;
; -1.314 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; lcd_controller:lcd_ctrl|data_bus_value[5] ; INIT         ; CLK_50      ; 0.500        ; 0.165      ; 1.956      ;
; -1.296 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; reg_nbit:pipo3|q_i[3]                     ; INIT         ; CLK_50      ; 0.500        ; 0.153      ; 1.926      ;
; -1.292 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.112     ; 2.157      ;
; -1.289 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.112     ; 2.154      ;
; -1.288 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 1.000        ; -0.105     ; 2.160      ;
; -1.287 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 1.000        ; -0.105     ; 2.159      ;
; -1.287 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; reg_nbit:pipo3|q_i[3]                     ; INIT         ; CLK_50      ; 0.500        ; 0.156      ; 1.920      ;
; -1.269 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; lcd_controller:lcd_ctrl|data_bus_value[0] ; INIT         ; CLK_50      ; 0.500        ; 0.104      ; 1.850      ;
; -1.263 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; lcd_controller:lcd_ctrl|data_bus_value[2] ; INIT         ; CLK_50      ; 0.500        ; 0.160      ; 1.900      ;
; -1.254 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; lcd_controller:lcd_ctrl|data_bus_value[2] ; INIT         ; CLK_50      ; 0.500        ; 0.165      ; 1.896      ;
; -1.253 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[0] ; CLK          ; CLK_50      ; 1.000        ; -0.112     ; 2.118      ;
; -1.229 ; INIT                                               ; lcd_controller:lcd_ctrl|data_bus_value[0] ; INIT         ; CLK_50      ; 0.500        ; 1.537      ; 3.243      ;
; -1.228 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; lcd_controller:lcd_ctrl|data_bus_value[1] ; INIT         ; CLK_50      ; 0.500        ; 0.160      ; 1.865      ;
; -1.227 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[2] ; CLK          ; CLK_50      ; 1.000        ; -0.105     ; 2.099      ;
; -1.213 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; reg_nbit:pipo2|q_i[2]                     ; INIT         ; CLK_50      ; 0.500        ; 0.152      ; 1.842      ;
; -1.211 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; reg_nbit:pipo2|q_i[4]                     ; INIT         ; CLK_50      ; 0.500        ; 0.152      ; 1.840      ;
; -1.210 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; reg_nbit:pipo2|q_i[3]                     ; INIT         ; CLK_50      ; 0.500        ; 0.152      ; 1.839      ;
; -1.208 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; reg_nbit:pipo2|q_i[5]                     ; INIT         ; CLK_50      ; 0.500        ; 0.152      ; 1.837      ;
; -1.204 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; reg_nbit:pipo2|q_i[1]                     ; INIT         ; CLK_50      ; 0.500        ; 0.152      ; 1.833      ;
; -1.200 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; lcd_controller:lcd_ctrl|data_bus_value[4] ; INIT         ; CLK_50      ; 0.500        ; 0.159      ; 1.836      ;
; -1.191 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; lcd_controller:lcd_ctrl|data_bus_value[4] ; INIT         ; CLK_50      ; 0.500        ; 0.164      ; 1.832      ;
; -1.185 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; lcd_controller:lcd_ctrl|data_bus_value[1] ; INIT         ; CLK_50      ; 0.500        ; 0.165      ; 1.827      ;
; -1.169 ; INIT                                               ; lcd_controller:lcd_ctrl|data_bus_value[6] ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 3.190      ;
; -1.168 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[6] ; CLK          ; CLK_50      ; 1.000        ; -0.105     ; 2.040      ;
; -1.168 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; lcd_controller:lcd_ctrl|data_bus_value[5] ; CLK          ; CLK_50      ; 1.000        ; -0.105     ; 2.040      ;
+--------+----------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.657 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.615      ;
; -1.654 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.612      ;
; -1.618 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.576      ;
; -1.617 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.575      ;
; -1.616 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.574      ;
; -1.591 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.549      ;
; -1.565 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.523      ;
; -1.559 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.517      ;
; -1.515 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.473      ;
; -1.507 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.465      ;
; -1.467 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.425      ;
; -1.361 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.500        ; -0.549     ; 1.319      ;
; -0.885 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.200      ; 1.562      ;
; -0.848 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.200      ; 1.525      ;
; -0.847 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.200      ; 1.524      ;
; -0.822 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.200      ; 1.499      ;
; -0.819 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.197      ; 1.493      ;
; -0.811 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.197      ; 1.485      ;
; -0.775 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.202      ; 1.454      ;
; -0.748 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.148      ; 1.373      ;
; -0.709 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.148      ; 1.334      ;
; -0.693 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.677      ;
; -0.693 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.581      ; 2.751      ;
; -0.677 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.202      ; 1.356      ;
; -0.673 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.657      ;
; -0.665 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.197      ; 1.339      ;
; -0.656 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.581      ; 2.714      ;
; -0.655 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.581      ; 2.713      ;
; -0.654 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.638      ;
; -0.650 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 0.148      ; 1.275      ;
; -0.630 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.581      ; 2.688      ;
; -0.595 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.579      ;
; -0.575 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.559      ;
; -0.567 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.551      ;
; -0.559 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.543      ;
; -0.542 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.526      ;
; -0.505 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.489      ;
; -0.504 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.488      ;
; -0.479 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.463      ;
; -0.413 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 1.000        ; -0.023     ; 1.397      ;
; 0.238  ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 1.000        ; 1.581      ; 2.320      ;
; 0.275  ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 1.000        ; 1.581      ; 2.283      ;
; 0.276  ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 1.000        ; 1.581      ; 2.282      ;
; 0.301  ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 1.000        ; 1.581      ; 2.257      ;
; 0.548  ; reg_nbit:pipo1|q_i[3]                              ; reg_nbit:pipo1|q_o[3]                              ; CLK          ; CLK         ; 0.500        ; 0.487      ; 0.446      ;
; 0.549  ; reg_nbit:pipo1|q_i[1]                              ; reg_nbit:pipo1|q_o[1]                              ; CLK          ; CLK         ; 0.500        ; 0.487      ; 0.445      ;
; 0.618  ; reg_nbit:pipo1|q_i[2]                              ; reg_nbit:pipo1|q_o[2]                              ; CLK          ; CLK         ; 0.500        ; 0.487      ; 0.376      ;
; 0.621  ; reg_nbit:pipo1|q_i[0]                              ; reg_nbit:pipo1|q_o[0]                              ; CLK          ; CLK         ; 0.500        ; 0.487      ; 0.373      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'INIT'                                                                                                                 ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.903 ; reg_nbit:pipo1|q_o[2] ; bcd_counter:bcd_counter_instance|temp[2]~9  ; CLK          ; INIT        ; 1.000        ; -0.819     ; 0.336      ;
; -0.892 ; reg_nbit:pipo1|q_o[1] ; bcd_counter:bcd_counter_instance|temp[1]~5  ; CLK          ; INIT        ; 1.000        ; -0.783     ; 0.501      ;
; -0.849 ; reg_nbit:pipo1|q_o[3] ; bcd_counter:bcd_counter_instance|temp[3]~13 ; CLK          ; INIT        ; 1.000        ; -0.823     ; 0.336      ;
; -0.830 ; reg_nbit:pipo1|q_o[0] ; bcd_counter:bcd_counter_instance|temp[0]~1  ; CLK          ; INIT        ; 1.000        ; -0.821     ; 0.334      ;
+--------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50'                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.105 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[3]              ; INIT         ; CLK_50      ; 0.000        ; 1.596      ; 1.815      ;
; 0.105 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[2]              ; INIT         ; CLK_50      ; 0.000        ; 1.596      ; 1.815      ;
; 0.105 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[0]              ; INIT         ; CLK_50      ; 0.000        ; 1.596      ; 1.815      ;
; 0.105 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[1]              ; INIT         ; CLK_50      ; 0.000        ; 1.596      ; 1.815      ;
; 0.105 ; INIT                                               ; lcd_controller:lcd_ctrl|char_count[4]              ; INIT         ; CLK_50      ; 0.000        ; 1.596      ; 1.815      ;
; 0.130 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_400hz_enable           ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.834      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.152 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ; INIT         ; CLK_50      ; 0.000        ; 1.590      ; 1.856      ;
; 0.182 ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lcd_controller:lcd_ctrl|next_command.mode_set      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lcd_controller:lcd_ctrl|next_command.display_on    ; lcd_controller:lcd_ctrl|next_command.display_on    ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lcd_controller:lcd_ctrl|next_command.func_set      ; lcd_controller:lcd_ctrl|next_command.func_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lcd_controller:lcd_ctrl|next_command.reset3        ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lcd_controller:lcd_ctrl|next_command.reset2        ; lcd_controller:lcd_ctrl|next_command.reset2        ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; lcd_controller:lcd_ctrl|lcd_e                      ; lcd_controller:lcd_ctrl|lcd_e                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; lcd_controller:lcd_ctrl|lcd_rs                     ; lcd_controller:lcd_ctrl|lcd_rs                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; lcd_controller:lcd_ctrl|next_command.display_clear ; lcd_controller:lcd_ctrl|next_command.display_clear ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; lcd_controller:lcd_ctrl|next_command.display_off   ; lcd_controller:lcd_ctrl|next_command.display_off   ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.189 ; lcd_controller:lcd_ctrl|next_command.mode_set      ; lcd_controller:lcd_ctrl|state.mode_set             ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; lcd_controller:lcd_ctrl|state.reset3               ; lcd_controller:lcd_ctrl|next_command.func_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.314      ;
; 0.194 ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.318      ;
; 0.202 ; lcd_controller:lcd_ctrl|state.display_clear        ; lcd_controller:lcd_ctrl|next_command.display_on    ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.327      ;
; 0.221 ; lcd_controller:lcd_ctrl|state.print_string         ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.345      ;
; 0.248 ; lcd_controller:lcd_ctrl|next_command.func_set      ; lcd_controller:lcd_ctrl|state.func_set             ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.373      ;
; 0.249 ; lcd_controller:lcd_ctrl|next_command.display_off   ; lcd_controller:lcd_ctrl|state.display_off          ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.373      ;
; 0.255 ; lcd_controller:lcd_ctrl|next_command.line2         ; lcd_controller:lcd_ctrl|state.line2                ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.379      ;
; 0.260 ; lcd_controller:lcd_ctrl|lcd_rs                     ; reg_nbit:pipo4|q_i[0]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.384      ;
; 0.265 ; lcd_controller:lcd_ctrl|next_command.display_clear ; lcd_controller:lcd_ctrl|state.display_clear        ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.390      ;
; 0.267 ; lcd_controller:lcd_ctrl|state.display_on           ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.392      ;
; 0.273 ; reg_nbit:pipo4|q_i[11]                             ; reg_nbit:pipo4|q_o[11]                             ; CLK_50       ; CLK_50      ; -0.500       ; 0.437      ; 0.314      ;
; 0.273 ; reg_nbit:pipo3|q_i[6]                              ; reg_nbit:pipo3|q_o[6]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.313      ;
; 0.273 ; reg_nbit:pipo3|q_i[5]                              ; reg_nbit:pipo3|q_o[5]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.437      ; 0.314      ;
; 0.273 ; reg_nbit:pipo2|q_i[6]                              ; reg_nbit:pipo2|q_o[6]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.313      ;
; 0.274 ; reg_nbit:pipo4|q_i[12]                             ; reg_nbit:pipo4|q_o[12]                             ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.274 ; reg_nbit:pipo4|q_i[10]                             ; reg_nbit:pipo4|q_o[10]                             ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.274 ; reg_nbit:pipo4|q_i[0]                              ; reg_nbit:pipo4|q_o[0]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.274 ; reg_nbit:pipo3|q_i[4]                              ; reg_nbit:pipo3|q_o[4]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.437      ; 0.315      ;
; 0.274 ; reg_nbit:pipo3|q_i[1]                              ; reg_nbit:pipo3|q_o[1]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.274 ; reg_nbit:pipo2|q_i[5]                              ; reg_nbit:pipo2|q_o[5]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.274 ; reg_nbit:pipo2|q_i[4]                              ; reg_nbit:pipo2|q_o[4]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.274 ; reg_nbit:pipo2|q_i[3]                              ; reg_nbit:pipo2|q_o[3]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.274 ; reg_nbit:pipo2|q_i[2]                              ; reg_nbit:pipo2|q_o[2]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.274 ; reg_nbit:pipo2|q_i[1]                              ; reg_nbit:pipo2|q_o[1]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.274 ; reg_nbit:pipo2|q_i[0]                              ; reg_nbit:pipo2|q_o[0]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.314      ;
; 0.275 ; reg_nbit:pipo4|q_i[9]                              ; reg_nbit:pipo4|q_o[9]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.315      ;
; 0.275 ; reg_nbit:pipo4|q_i[7]                              ; reg_nbit:pipo4|q_o[7]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.435      ; 0.314      ;
; 0.276 ; reg_nbit:pipo4|q_i[5]                              ; reg_nbit:pipo4|q_o[5]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.434      ; 0.314      ;
; 0.277 ; reg_nbit:pipo4|q_i[8]                              ; reg_nbit:pipo4|q_o[8]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.436      ; 0.317      ;
; 0.278 ; reg_nbit:pipo4|q_i[1]                              ; reg_nbit:pipo4|q_o[1]                              ; CLK_50       ; CLK_50      ; -0.500       ; 0.435      ; 0.317      ;
; 0.279 ; lcd_controller:lcd_ctrl|state.mode_set             ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.403      ;
; 0.284 ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; reg_nbit:pipo4|q_i[9]                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.408      ;
; 0.290 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.mode_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.415      ;
; 0.293 ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; lcd_controller:lcd_ctrl|next_command.reset2        ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; lcd_controller:lcd_ctrl|state.reset2               ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; lcd_controller:lcd_ctrl|state.display_off          ; lcd_controller:lcd_ctrl|next_command.display_clear ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.419      ;
; 0.296 ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.039      ; 0.419      ;
; 0.297 ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ; CLK_50       ; CLK_50      ; 0.000        ; 0.039      ; 0.420      ;
; 0.301 ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|next_command.display_off   ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|next_command.display_clear ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.427      ;
; 0.304 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|state.display_off          ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.428      ;
; 0.307 ; lcd_controller:lcd_ctrl|state.display_on           ; lcd_controller:lcd_ctrl|next_command.mode_set      ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.432      ;
; 0.309 ; lcd_controller:lcd_ctrl|state.reset1               ; lcd_controller:lcd_ctrl|next_command.reset2        ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.434      ;
; 0.311 ; lcd_controller:lcd_ctrl|char_count[3]              ; lcd_controller:lcd_ctrl|char_count[3]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.435      ;
; 0.312 ; lcd_controller:lcd_ctrl|next_command.reset2        ; lcd_controller:lcd_ctrl|state.reset2               ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.437      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[0]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[2]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[6]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[7]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[8]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.313 ; INIT                                               ; lcd_controller:lcd_ctrl|clk_count_400hz[9]         ; INIT         ; CLK_50      ; 0.000        ; 1.582      ; 2.009      ;
; 0.316 ; lcd_controller:lcd_ctrl|next_command.display_on    ; lcd_controller:lcd_ctrl|state.display_on           ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.441      ;
; 0.317 ; lcd_controller:lcd_ctrl|char_count[1]              ; lcd_controller:lcd_ctrl|char_count[1]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.441      ;
; 0.320 ; lcd_controller:lcd_ctrl|char_count[4]              ; lcd_controller:lcd_ctrl|char_count[4]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.444      ;
; 0.320 ; lcd_controller:lcd_ctrl|state.hold                 ; lcd_controller:lcd_ctrl|next_command.reset3        ; CLK_50       ; CLK_50      ; 0.000        ; 0.041      ; 0.445      ;
; 0.327 ; lcd_controller:lcd_ctrl|char_count[2]              ; lcd_controller:lcd_ctrl|char_count[2]              ; CLK_50       ; CLK_50      ; 0.000        ; 0.040      ; 0.451      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.120 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.000        ; 1.649      ; 1.883      ;
; 0.129 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.000        ; 1.649      ; 1.892      ;
; 0.168 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.000        ; 1.649      ; 1.931      ;
; 0.181 ; reg_nbit:pipo1|q_i[0]                              ; reg_nbit:pipo1|q_o[0]                              ; CLK          ; CLK         ; -0.500       ; 0.549      ; 0.314      ;
; 0.183 ; reg_nbit:pipo1|q_i[2]                              ; reg_nbit:pipo1|q_o[2]                              ; CLK          ; CLK         ; -0.500       ; 0.549      ; 0.316      ;
; 0.230 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.000        ; 1.649      ; 1.993      ;
; 0.239 ; reg_nbit:pipo1|q_i[1]                              ; reg_nbit:pipo1|q_o[1]                              ; CLK          ; CLK         ; -0.500       ; 0.549      ; 0.372      ;
; 0.240 ; reg_nbit:pipo1|q_i[3]                              ; reg_nbit:pipo1|q_o[3]                              ; CLK          ; CLK         ; -0.500       ; 0.549      ; 0.373      ;
; 0.850 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.302      ; 0.766      ;
; 0.851 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.298      ; 0.763      ;
; 0.872 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.262      ; 0.748      ;
; 0.876 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.300      ; 0.790      ;
; 1.069 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.649      ; 2.332      ;
; 1.081 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.649      ; 2.344      ;
; 1.125 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.232      ;
; 1.126 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.233      ;
; 1.147 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.254      ;
; 1.149 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.256      ;
; 1.153 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.649      ; 2.416      ;
; 1.160 ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.267      ;
; 1.161 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.268      ;
; 1.198 ; INIT                                               ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.649      ; 2.461      ;
; 1.206 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.313      ;
; 1.207 ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.314      ;
; 1.218 ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.325      ;
; 1.220 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.262      ; 1.096      ;
; 1.252 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.359      ;
; 1.258 ; bcd_counter:bcd_counter_instance|temp[3]~13        ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.302      ; 1.174      ;
; 1.278 ; bcd_counter:bcd_counter_instance|temp[1]~5         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.262      ; 1.154      ;
; 1.285 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.298      ; 1.197      ;
; 1.297 ; bcd_counter:bcd_counter_instance|temp[2]~9         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.298      ; 1.209      ;
; 1.303 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.410      ;
; 1.310 ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; 0.000        ; 0.023      ; 1.417      ;
; 1.348 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.300      ; 1.262      ;
; 1.369 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.300      ; 1.283      ;
; 1.382 ; bcd_counter:bcd_counter_instance|temp[0]~1         ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 0.300      ; 1.296      ;
; 2.110 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.207      ;
; 2.119 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.216      ;
; 2.129 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.226      ;
; 2.141 ; reg_nbit:pipo1|q_o[3]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.238      ;
; 2.158 ; reg_nbit:pipo1|q_o[2]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.255      ;
; 2.207 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.304      ;
; 2.208 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.305      ;
; 2.209 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.306      ;
; 2.230 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.327      ;
; 2.243 ; reg_nbit:pipo1|q_o[0]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.340      ;
; 2.258 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.355      ;
; 2.265 ; reg_nbit:pipo1|q_o[1]                              ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; CLK          ; CLK         ; -0.500       ; -0.487     ; 1.362      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'INIT'                                                                                                                 ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.977 ; reg_nbit:pipo1|q_o[2] ; bcd_counter:bcd_counter_instance|temp[2]~9  ; CLK          ; INIT        ; 0.000        ; -0.712     ; 0.295      ;
; 0.979 ; reg_nbit:pipo1|q_o[0] ; bcd_counter:bcd_counter_instance|temp[0]~1  ; CLK          ; INIT        ; 0.000        ; -0.715     ; 0.294      ;
; 0.982 ; reg_nbit:pipo1|q_o[3] ; bcd_counter:bcd_counter_instance|temp[3]~13 ; CLK          ; INIT        ; 0.000        ; -0.717     ; 0.295      ;
; 1.025 ; reg_nbit:pipo1|q_o[1] ; bcd_counter:bcd_counter_instance|temp[1]~5  ; CLK          ; INIT        ; 0.000        ; -0.663     ; 0.392      ;
+-------+-----------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK_50'                                                                                                       ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.368 ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; 0.500        ; 1.543      ; 2.388      ;
; -0.368 ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; 0.500        ; 1.543      ; 2.388      ;
; -0.368 ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; 0.500        ; 1.543      ; 2.388      ;
; -0.368 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; 0.500        ; 1.543      ; 2.388      ;
; -0.368 ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; 0.500        ; 1.543      ; 2.388      ;
; -0.368 ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; 0.500        ; 1.543      ; 2.388      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.333 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.354      ;
; -0.303 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; 0.500        ; 1.537      ; 2.317      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; -0.284 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; 0.500        ; 1.544      ; 2.305      ;
; 0.666  ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; 1.000        ; 1.543      ; 1.854      ;
; 0.666  ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; 1.000        ; 1.543      ; 1.854      ;
; 0.666  ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; 1.000        ; 1.543      ; 1.854      ;
; 0.666  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; 1.000        ; 1.543      ; 1.854      ;
; 0.666  ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; 1.000        ; 1.543      ; 1.854      ;
; 0.666  ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; 1.000        ; 1.543      ; 1.854      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.684  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.837      ;
; 0.714  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; 1.000        ; 1.537      ; 1.800      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
; 0.737  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; 1.000        ; 1.544      ; 1.784      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK'                                                                                                          ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.118 ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.581      ; 2.176      ;
; -0.118 ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.581      ; 2.176      ;
; -0.118 ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.581      ; 2.176      ;
; -0.118 ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.500        ; 1.581      ; 2.176      ;
; 0.883  ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 1.000        ; 1.581      ; 1.675      ;
; 0.883  ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 1.000        ; 1.581      ; 1.675      ;
; 0.883  ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 1.000        ; 1.581      ; 1.675      ;
; 0.883  ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 1.000        ; 1.581      ; 1.675      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK'                                                                                                           ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.152 ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; 0.000        ; 1.649      ; 1.611      ;
; -0.152 ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; 0.000        ; 1.649      ; 1.611      ;
; -0.152 ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; 0.000        ; 1.649      ; 1.611      ;
; -0.152 ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; 0.000        ; 1.649      ; 1.611      ;
; 0.841  ; INIT      ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.649      ; 2.104      ;
; 0.841  ; INIT      ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.649      ; 2.104      ;
; 0.841  ; INIT      ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.649      ; 2.104      ;
; 0.841  ; INIT      ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ; INIT         ; CLK         ; -0.500       ; 1.649      ; 2.104      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK_50'                                                                                                        ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; -0.003 ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; 0.000        ; 1.604      ; 1.715      ;
; 0.020  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; 0.000        ; 1.596      ; 1.730      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.047  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; 0.000        ; 1.605      ; 1.766      ;
; 0.066  ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; 0.000        ; 1.603      ; 1.783      ;
; 0.066  ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; 0.000        ; 1.603      ; 1.783      ;
; 0.066  ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; 0.000        ; 1.603      ; 1.783      ;
; 0.066  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; 0.000        ; 1.603      ; 1.783      ;
; 0.066  ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; 0.000        ; 1.603      ; 1.783      ;
; 0.066  ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; 0.000        ; 1.603      ; 1.783      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|state.hold                 ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_off   ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|state.display_off          ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_clear ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|next_command.print_string  ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|state.print_string         ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[2]          ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[5]          ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[6]          ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.010  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[1]          ; INIT         ; CLK_50      ; -0.500       ; 1.604      ; 2.228      ;
; 1.029  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[0]          ; INIT         ; CLK_50      ; -0.500       ; 1.596      ; 2.239      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|state.reset1               ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|state.return_home          ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset2        ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|state.reset2               ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|next_command.reset3        ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|state.reset3               ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|next_command.func_set      ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|state.func_set             ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|state.display_clear        ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|next_command.display_on    ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|state.display_on           ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|next_command.mode_set      ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|state.mode_set             ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[3]          ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.056  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[7]          ; INIT         ; CLK_50      ; -0.500       ; 1.605      ; 2.275      ;
; 1.091  ; INIT      ; lcd_controller:lcd_ctrl|next_command.line2         ; INIT         ; CLK_50      ; -0.500       ; 1.603      ; 2.308      ;
; 1.091  ; INIT      ; lcd_controller:lcd_ctrl|state.line2                ; INIT         ; CLK_50      ; -0.500       ; 1.603      ; 2.308      ;
; 1.091  ; INIT      ; lcd_controller:lcd_ctrl|next_command.return_home   ; INIT         ; CLK_50      ; -0.500       ; 1.603      ; 2.308      ;
; 1.091  ; INIT      ; lcd_controller:lcd_ctrl|data_bus_value[4]          ; INIT         ; CLK_50      ; -0.500       ; 1.603      ; 2.308      ;
; 1.091  ; INIT      ; lcd_controller:lcd_ctrl|lcd_rs                     ; INIT         ; CLK_50      ; -0.500       ; 1.603      ; 2.308      ;
; 1.091  ; INIT      ; lcd_controller:lcd_ctrl|lcd_e                      ; INIT         ; CLK_50      ; -0.500       ; 1.603      ; 2.308      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50'                                                                             ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_50 ; Rise       ; CLK_50                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|char_count[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_400hz_enable           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|clk_count_400hz[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|data_bus_value[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|lcd_e                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|lcd_rs                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.display_clear ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.display_off   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.display_on    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.func_set      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.line2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.mode_set      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.print_string  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.reset2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.reset3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|next_command.return_home   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.display_clear        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.display_off          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.display_on           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.drop_lcd_e           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.func_set             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.hold                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.line2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.mode_set             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.print_string         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.reset1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.reset2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.reset3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; lcd_controller:lcd_ctrl|state.return_home          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo2|q_i[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo2|q_o[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo3|q_i[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Fall       ; reg_nbit:pipo3|q_o[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[10]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[11]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[12]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[8]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50 ; Rise       ; reg_nbit:pipo4|q_i[9]                              ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[3]                              ;
; -0.243 ; -0.027       ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[0]                              ;
; -0.243 ; -0.027       ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[1]                              ;
; -0.243 ; -0.027       ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[2]                              ;
; -0.243 ; -0.027       ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[3]                              ;
; -0.209 ; -0.025       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ;
; -0.209 ; -0.025       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ;
; -0.209 ; -0.025       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ;
; -0.209 ; -0.025       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ;
; -0.209 ; -0.025       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[0]                              ;
; -0.209 ; -0.025       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[1]                              ;
; -0.209 ; -0.025       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[2]                              ;
; -0.209 ; -0.025       ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[3]                              ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[0]~_emulated|clk         ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[1]~_emulated|clk         ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[2]~_emulated|clk         ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bcd_counter_instance|temp[3]~_emulated|clk         ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[0]|clk                                   ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[1]|clk                                   ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[2]|clk                                   ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_i[3]|clk                                   ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[0]|clk                                   ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[1]|clk                                   ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[2]|clk                                   ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; pipo1|q_o[3]|clk                                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                        ;
; 0.802  ; 1.018        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[0]~_emulated ;
; 0.802  ; 1.018        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[1]~_emulated ;
; 0.802  ; 1.018        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[2]~_emulated ;
; 0.802  ; 1.018        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter:bcd_counter_instance|temp[3]~_emulated ;
; 0.802  ; 1.018        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[0]                              ;
; 0.802  ; 1.018        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[1]                              ;
; 0.802  ; 1.018        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[2]                              ;
; 0.802  ; 1.018        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_nbit:pipo1|q_i[3]                              ;
; 0.840  ; 1.024        ; 0.184          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[0]                              ;
; 0.840  ; 1.024        ; 0.184          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[1]                              ;
; 0.840  ; 1.024        ; 0.184          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[2]                              ;
; 0.840  ; 1.024        ; 0.184          ; Low Pulse Width  ; CLK   ; Fall       ; reg_nbit:pipo1|q_o[3]                              ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                        ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[0]|clk                                   ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[1]|clk                                   ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[2]|clk                                   ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_o[3]|clk                                   ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[0]~_emulated|clk         ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[1]~_emulated|clk         ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[2]~_emulated|clk         ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bcd_counter_instance|temp[3]~_emulated|clk         ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[0]|clk                                   ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[1]|clk                                   ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[2]|clk                                   ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; pipo1|q_i[3]|clk                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'INIT'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; INIT  ; Rise       ; INIT                                        ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[1]~5  ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[1]~5|datab        ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[2]~9|datab        ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[0]~1|datab        ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; bcd_counter_instance|temp[3]~13|datab       ;
; 0.073  ; 0.073        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[2]~9  ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[0]~1  ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[3]~13 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; INIT~input|o                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; INIT~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INIT  ; Rise       ; INIT~input|i                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; INIT~input|o                                ;
; 0.925  ; 0.925        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[0]~1  ;
; 0.925  ; 0.925        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[2]~9  ;
; 0.925  ; 0.925        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[3]~13 ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[0]~1|datab        ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[1]~5|datab        ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[2]~9|datab        ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; INIT  ; Rise       ; bcd_counter_instance|temp[3]~13|datab       ;
; 0.946  ; 0.946        ; 0.000          ; Low Pulse Width  ; INIT  ; Fall       ; bcd_counter:bcd_counter_instance|temp[1]~5  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; CLK        ; 0.635 ; 1.209 ; Rise       ; CLK             ;
;  D[0]     ; CLK        ; 0.635 ; 1.209 ; Rise       ; CLK             ;
;  D[1]     ; CLK        ; 0.530 ; 1.096 ; Rise       ; CLK             ;
;  D[2]     ; CLK        ; 0.372 ; 0.916 ; Rise       ; CLK             ;
;  D[3]     ; CLK        ; 0.625 ; 1.194 ; Rise       ; CLK             ;
; INIT      ; CLK        ; 0.732 ; 1.163 ; Rise       ; CLK             ;
; INIT      ; CLK_50     ; 1.268 ; 1.699 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; CLK        ; -0.157 ; -0.696 ; Rise       ; CLK             ;
;  D[0]     ; CLK        ; -0.410 ; -0.977 ; Rise       ; CLK             ;
;  D[1]     ; CLK        ; -0.309 ; -0.868 ; Rise       ; CLK             ;
;  D[2]     ; CLK        ; -0.157 ; -0.696 ; Rise       ; CLK             ;
;  D[3]     ; CLK        ; -0.400 ; -0.963 ; Rise       ; CLK             ;
; INIT      ; CLK        ; -0.150 ; -0.599 ; Rise       ; CLK             ;
; INIT      ; CLK_50     ; -0.135 ; -0.573 ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT_7SEG[*]  ; CLK_50     ; 7.050 ; 7.515 ; Fall       ; CLK_50          ;
;  OUT_7SEG[0] ; CLK_50     ; 7.050 ; 7.515 ; Fall       ; CLK_50          ;
;  OUT_7SEG[1] ; CLK_50     ; 5.982 ; 6.259 ; Fall       ; CLK_50          ;
;  OUT_7SEG[2] ; CLK_50     ; 5.514 ; 5.817 ; Fall       ; CLK_50          ;
;  OUT_7SEG[3] ; CLK_50     ; 5.356 ; 5.588 ; Fall       ; CLK_50          ;
;  OUT_7SEG[4] ; CLK_50     ; 5.526 ; 5.770 ; Fall       ; CLK_50          ;
;  OUT_7SEG[5] ; CLK_50     ; 7.018 ; 7.389 ; Fall       ; CLK_50          ;
;  OUT_7SEG[6] ; CLK_50     ; 5.020 ; 5.247 ; Fall       ; CLK_50          ;
; OUT_LCD[*]   ; CLK_50     ; 7.814 ; 8.422 ; Fall       ; CLK_50          ;
;  OUT_LCD[0]  ; CLK_50     ; 6.054 ; 6.447 ; Fall       ; CLK_50          ;
;  OUT_LCD[1]  ; CLK_50     ; 7.814 ; 8.422 ; Fall       ; CLK_50          ;
;  OUT_LCD[5]  ; CLK_50     ; 5.606 ; 5.960 ; Fall       ; CLK_50          ;
;  OUT_LCD[6]  ; CLK_50     ; 7.205 ; 7.759 ; Fall       ; CLK_50          ;
;  OUT_LCD[7]  ; CLK_50     ; 6.130 ; 6.530 ; Fall       ; CLK_50          ;
;  OUT_LCD[8]  ; CLK_50     ; 7.238 ; 7.799 ; Fall       ; CLK_50          ;
;  OUT_LCD[9]  ; CLK_50     ; 5.684 ; 6.048 ; Fall       ; CLK_50          ;
;  OUT_LCD[10] ; CLK_50     ; 6.237 ; 6.687 ; Fall       ; CLK_50          ;
;  OUT_LCD[11] ; CLK_50     ; 6.828 ; 7.299 ; Fall       ; CLK_50          ;
;  OUT_LCD[12] ; CLK_50     ; 7.531 ; 8.065 ; Fall       ; CLK_50          ;
; OUT_LED[*]   ; CLK_50     ; 7.275 ; 7.767 ; Fall       ; CLK_50          ;
;  OUT_LED[0]  ; CLK_50     ; 7.275 ; 7.767 ; Fall       ; CLK_50          ;
;  OUT_LED[1]  ; CLK_50     ; 5.697 ; 6.022 ; Fall       ; CLK_50          ;
;  OUT_LED[2]  ; CLK_50     ; 5.617 ; 5.931 ; Fall       ; CLK_50          ;
;  OUT_LED[3]  ; CLK_50     ; 5.707 ; 6.037 ; Fall       ; CLK_50          ;
;  OUT_LED[4]  ; CLK_50     ; 5.232 ; 5.502 ; Fall       ; CLK_50          ;
;  OUT_LED[5]  ; CLK_50     ; 6.919 ; 7.348 ; Fall       ; CLK_50          ;
;  OUT_LED[6]  ; CLK_50     ; 5.295 ; 5.564 ; Fall       ; CLK_50          ;
;  OUT_LED[7]  ; CLK_50     ; 7.091 ; 7.535 ; Fall       ; CLK_50          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT_7SEG[*]  ; CLK_50     ; 4.861 ; 5.080 ; Fall       ; CLK_50          ;
;  OUT_7SEG[0] ; CLK_50     ; 6.811 ; 7.258 ; Fall       ; CLK_50          ;
;  OUT_7SEG[1] ; CLK_50     ; 5.822 ; 6.089 ; Fall       ; CLK_50          ;
;  OUT_7SEG[2] ; CLK_50     ; 5.335 ; 5.626 ; Fall       ; CLK_50          ;
;  OUT_7SEG[3] ; CLK_50     ; 5.184 ; 5.407 ; Fall       ; CLK_50          ;
;  OUT_7SEG[4] ; CLK_50     ; 5.348 ; 5.582 ; Fall       ; CLK_50          ;
;  OUT_7SEG[5] ; CLK_50     ; 6.816 ; 7.175 ; Fall       ; CLK_50          ;
;  OUT_7SEG[6] ; CLK_50     ; 4.861 ; 5.080 ; Fall       ; CLK_50          ;
; OUT_LCD[*]   ; CLK_50     ; 5.426 ; 5.767 ; Fall       ; CLK_50          ;
;  OUT_LCD[0]  ; CLK_50     ; 5.856 ; 6.235 ; Fall       ; CLK_50          ;
;  OUT_LCD[1]  ; CLK_50     ; 7.546 ; 8.131 ; Fall       ; CLK_50          ;
;  OUT_LCD[5]  ; CLK_50     ; 5.426 ; 5.767 ; Fall       ; CLK_50          ;
;  OUT_LCD[6]  ; CLK_50     ; 6.961 ; 7.495 ; Fall       ; CLK_50          ;
;  OUT_LCD[7]  ; CLK_50     ; 5.931 ; 6.316 ; Fall       ; CLK_50          ;
;  OUT_LCD[8]  ; CLK_50     ; 6.992 ; 7.532 ; Fall       ; CLK_50          ;
;  OUT_LCD[9]  ; CLK_50     ; 5.502 ; 5.853 ; Fall       ; CLK_50          ;
;  OUT_LCD[10] ; CLK_50     ; 6.032 ; 6.466 ; Fall       ; CLK_50          ;
;  OUT_LCD[11] ; CLK_50     ; 6.599 ; 7.052 ; Fall       ; CLK_50          ;
;  OUT_LCD[12] ; CLK_50     ; 7.308 ; 7.824 ; Fall       ; CLK_50          ;
; OUT_LED[*]   ; CLK_50     ; 5.064 ; 5.324 ; Fall       ; CLK_50          ;
;  OUT_LED[0]  ; CLK_50     ; 7.028 ; 7.500 ; Fall       ; CLK_50          ;
;  OUT_LED[1]  ; CLK_50     ; 5.510 ; 5.822 ; Fall       ; CLK_50          ;
;  OUT_LED[2]  ; CLK_50     ; 5.433 ; 5.734 ; Fall       ; CLK_50          ;
;  OUT_LED[3]  ; CLK_50     ; 5.519 ; 5.837 ; Fall       ; CLK_50          ;
;  OUT_LED[4]  ; CLK_50     ; 5.064 ; 5.324 ; Fall       ; CLK_50          ;
;  OUT_LED[5]  ; CLK_50     ; 6.684 ; 7.096 ; Fall       ; CLK_50          ;
;  OUT_LED[6]  ; CLK_50     ; 5.126 ; 5.384 ; Fall       ; CLK_50          ;
;  OUT_LED[7]  ; CLK_50     ; 6.851 ; 7.278 ; Fall       ; CLK_50          ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.007   ; 0.105 ; -0.587   ; -0.292  ; -3.000              ;
;  CLK             ; -3.179   ; 0.120 ; -0.118   ; -0.292  ; -3.000              ;
;  CLK_50          ; -5.007   ; 0.105 ; -0.587   ; -0.003  ; -3.000              ;
;  INIT            ; -3.110   ; 0.977 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -260.238 ; 0.0   ; -16.165  ; -1.168  ; -188.927            ;
;  CLK             ; -14.831  ; 0.000 ; -0.472   ; -1.168  ; -20.844             ;
;  CLK_50          ; -233.388 ; 0.000 ; -16.165  ; -0.030  ; -165.083            ;
;  INIT            ; -12.019  ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; CLK        ; 1.111 ; 1.314 ; Rise       ; CLK             ;
;  D[0]     ; CLK        ; 1.111 ; 1.314 ; Rise       ; CLK             ;
;  D[1]     ; CLK        ; 0.838 ; 1.096 ; Rise       ; CLK             ;
;  D[2]     ; CLK        ; 0.444 ; 0.916 ; Rise       ; CLK             ;
;  D[3]     ; CLK        ; 1.087 ; 1.283 ; Rise       ; CLK             ;
; INIT      ; CLK        ; 1.748 ; 1.689 ; Rise       ; CLK             ;
; INIT      ; CLK_50     ; 3.541 ; 3.397 ; Rise       ; CLK_50          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; CLK        ; 0.273  ; 0.091  ; Rise       ; CLK             ;
;  D[0]     ; CLK        ; -0.353 ; -0.410 ; Rise       ; CLK             ;
;  D[1]     ; CLK        ; -0.096 ; -0.210 ; Rise       ; CLK             ;
;  D[2]     ; CLK        ; 0.273  ; 0.091  ; Rise       ; CLK             ;
;  D[3]     ; CLK        ; -0.341 ; -0.379 ; Rise       ; CLK             ;
; INIT      ; CLK        ; -0.150 ; -0.202 ; Rise       ; CLK             ;
; INIT      ; CLK_50     ; -0.135 ; -0.573 ; Rise       ; CLK_50          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OUT_7SEG[*]  ; CLK_50     ; 14.527 ; 14.062 ; Fall       ; CLK_50          ;
;  OUT_7SEG[0] ; CLK_50     ; 14.527 ; 14.062 ; Fall       ; CLK_50          ;
;  OUT_7SEG[1] ; CLK_50     ; 11.434 ; 11.429 ; Fall       ; CLK_50          ;
;  OUT_7SEG[2] ; CLK_50     ; 10.921 ; 10.893 ; Fall       ; CLK_50          ;
;  OUT_7SEG[3] ; CLK_50     ; 10.729 ; 10.424 ; Fall       ; CLK_50          ;
;  OUT_7SEG[4] ; CLK_50     ; 11.099 ; 10.774 ; Fall       ; CLK_50          ;
;  OUT_7SEG[5] ; CLK_50     ; 13.833 ; 13.538 ; Fall       ; CLK_50          ;
;  OUT_7SEG[6] ; CLK_50     ; 9.914  ; 9.825  ; Fall       ; CLK_50          ;
; OUT_LCD[*]   ; CLK_50     ; 16.383 ; 15.963 ; Fall       ; CLK_50          ;
;  OUT_LCD[0]  ; CLK_50     ; 12.232 ; 12.124 ; Fall       ; CLK_50          ;
;  OUT_LCD[1]  ; CLK_50     ; 16.383 ; 15.963 ; Fall       ; CLK_50          ;
;  OUT_LCD[5]  ; CLK_50     ; 11.070 ; 11.157 ; Fall       ; CLK_50          ;
;  OUT_LCD[6]  ; CLK_50     ; 14.770 ; 14.614 ; Fall       ; CLK_50          ;
;  OUT_LCD[7]  ; CLK_50     ; 12.305 ; 12.216 ; Fall       ; CLK_50          ;
;  OUT_LCD[8]  ; CLK_50     ; 14.895 ; 14.727 ; Fall       ; CLK_50          ;
;  OUT_LCD[9]  ; CLK_50     ; 11.178 ; 11.316 ; Fall       ; CLK_50          ;
;  OUT_LCD[10] ; CLK_50     ; 12.426 ; 12.546 ; Fall       ; CLK_50          ;
;  OUT_LCD[11] ; CLK_50     ; 14.017 ; 13.705 ; Fall       ; CLK_50          ;
;  OUT_LCD[12] ; CLK_50     ; 14.861 ; 14.867 ; Fall       ; CLK_50          ;
; OUT_LED[*]   ; CLK_50     ; 15.075 ; 14.614 ; Fall       ; CLK_50          ;
;  OUT_LED[0]  ; CLK_50     ; 15.075 ; 14.614 ; Fall       ; CLK_50          ;
;  OUT_LED[1]  ; CLK_50     ; 11.478 ; 11.340 ; Fall       ; CLK_50          ;
;  OUT_LED[2]  ; CLK_50     ; 11.370 ; 11.231 ; Fall       ; CLK_50          ;
;  OUT_LED[3]  ; CLK_50     ; 11.490 ; 11.422 ; Fall       ; CLK_50          ;
;  OUT_LED[4]  ; CLK_50     ; 10.259 ; 10.310 ; Fall       ; CLK_50          ;
;  OUT_LED[5]  ; CLK_50     ; 14.337 ; 13.764 ; Fall       ; CLK_50          ;
;  OUT_LED[6]  ; CLK_50     ; 10.454 ; 10.436 ; Fall       ; CLK_50          ;
;  OUT_LED[7]  ; CLK_50     ; 14.694 ; 14.118 ; Fall       ; CLK_50          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT_7SEG[*]  ; CLK_50     ; 4.861 ; 5.080 ; Fall       ; CLK_50          ;
;  OUT_7SEG[0] ; CLK_50     ; 6.811 ; 7.258 ; Fall       ; CLK_50          ;
;  OUT_7SEG[1] ; CLK_50     ; 5.822 ; 6.089 ; Fall       ; CLK_50          ;
;  OUT_7SEG[2] ; CLK_50     ; 5.335 ; 5.626 ; Fall       ; CLK_50          ;
;  OUT_7SEG[3] ; CLK_50     ; 5.184 ; 5.407 ; Fall       ; CLK_50          ;
;  OUT_7SEG[4] ; CLK_50     ; 5.348 ; 5.582 ; Fall       ; CLK_50          ;
;  OUT_7SEG[5] ; CLK_50     ; 6.816 ; 7.175 ; Fall       ; CLK_50          ;
;  OUT_7SEG[6] ; CLK_50     ; 4.861 ; 5.080 ; Fall       ; CLK_50          ;
; OUT_LCD[*]   ; CLK_50     ; 5.426 ; 5.767 ; Fall       ; CLK_50          ;
;  OUT_LCD[0]  ; CLK_50     ; 5.856 ; 6.235 ; Fall       ; CLK_50          ;
;  OUT_LCD[1]  ; CLK_50     ; 7.546 ; 8.131 ; Fall       ; CLK_50          ;
;  OUT_LCD[5]  ; CLK_50     ; 5.426 ; 5.767 ; Fall       ; CLK_50          ;
;  OUT_LCD[6]  ; CLK_50     ; 6.961 ; 7.495 ; Fall       ; CLK_50          ;
;  OUT_LCD[7]  ; CLK_50     ; 5.931 ; 6.316 ; Fall       ; CLK_50          ;
;  OUT_LCD[8]  ; CLK_50     ; 6.992 ; 7.532 ; Fall       ; CLK_50          ;
;  OUT_LCD[9]  ; CLK_50     ; 5.502 ; 5.853 ; Fall       ; CLK_50          ;
;  OUT_LCD[10] ; CLK_50     ; 6.032 ; 6.466 ; Fall       ; CLK_50          ;
;  OUT_LCD[11] ; CLK_50     ; 6.599 ; 7.052 ; Fall       ; CLK_50          ;
;  OUT_LCD[12] ; CLK_50     ; 7.308 ; 7.824 ; Fall       ; CLK_50          ;
; OUT_LED[*]   ; CLK_50     ; 5.064 ; 5.324 ; Fall       ; CLK_50          ;
;  OUT_LED[0]  ; CLK_50     ; 7.028 ; 7.500 ; Fall       ; CLK_50          ;
;  OUT_LED[1]  ; CLK_50     ; 5.510 ; 5.822 ; Fall       ; CLK_50          ;
;  OUT_LED[2]  ; CLK_50     ; 5.433 ; 5.734 ; Fall       ; CLK_50          ;
;  OUT_LED[3]  ; CLK_50     ; 5.519 ; 5.837 ; Fall       ; CLK_50          ;
;  OUT_LED[4]  ; CLK_50     ; 5.064 ; 5.324 ; Fall       ; CLK_50          ;
;  OUT_LED[5]  ; CLK_50     ; 6.684 ; 7.096 ; Fall       ; CLK_50          ;
;  OUT_LED[6]  ; CLK_50     ; 5.126 ; 5.384 ; Fall       ; CLK_50          ;
;  OUT_LED[7]  ; CLK_50     ; 6.851 ; 7.278 ; Fall       ; CLK_50          ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUT_7SEG[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_7SEG[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_7SEG[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_7SEG[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_7SEG[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_7SEG[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_7SEG[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LED[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LED[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LED[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LED[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LED[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LED[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LED[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LED[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_LCD[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INIT                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_7SEG[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT_7SEG[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT_7SEG[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT_LED[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_7SEG[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; OUT_7SEG[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_7SEG[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; OUT_7SEG[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT_7SEG[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUT_7SEG[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LED[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_LCD[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUT_LCD[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_LCD[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 18       ; 18       ; 4        ; 0        ;
; INIT       ; CLK      ; 18       ; 40       ; 0        ; 0        ;
; CLK        ; CLK_50   ; 111      ; 111      ; 0        ; 0        ;
; CLK_50     ; CLK_50   ; 938      ; 0        ; 25       ; 0        ;
; INIT       ; CLK_50   ; 137      ; 248      ; 0        ; 0        ;
; CLK        ; INIT     ; 0        ; 0        ; 0        ; 4        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 18       ; 18       ; 4        ; 0        ;
; INIT       ; CLK      ; 18       ; 40       ; 0        ; 0        ;
; CLK        ; CLK_50   ; 111      ; 111      ; 0        ; 0        ;
; CLK_50     ; CLK_50   ; 938      ; 0        ; 25       ; 0        ;
; INIT       ; CLK_50   ; 137      ; 248      ; 0        ; 0        ;
; CLK        ; INIT     ; 0        ; 0        ; 0        ; 4        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; INIT       ; CLK      ; 4        ; 4        ; 0        ; 0        ;
; INIT       ; CLK_50   ; 33       ; 33       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; INIT       ; CLK      ; 4        ; 4        ; 0        ; 0        ;
; INIT       ; CLK_50   ; 33       ; 33       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Fri Jul 07 12:19:22 2017
Info: Command: quartus_sta bcd_counter_and_encoder -c bcd_counter_and_encoder
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bcd_counter_and_encoder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_50 CLK_50
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name INIT INIT
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.007
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.007            -233.388 CLK_50 
    Info (332119):    -3.179             -14.831 CLK 
    Info (332119):    -3.110             -12.019 INIT 
Info (332146): Worst-case hold slack is 0.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.376               0.000 CLK 
    Info (332119):     0.444               0.000 CLK_50 
    Info (332119):     2.055               0.000 INIT 
Info (332146): Worst-case recovery slack is -0.587
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.587             -16.165 CLK_50 
    Info (332119):     0.369               0.000 CLK 
Info (332146): Worst-case removal slack is -0.292
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.292              -1.168 CLK 
    Info (332119):     0.509               0.000 CLK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.083 CLK_50 
    Info (332119):    -3.000             -20.844 CLK 
    Info (332119):    -3.000              -3.000 INIT 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.663
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.663            -216.454 CLK_50 
    Info (332119):    -2.849             -13.785 CLK 
    Info (332119):    -2.796             -10.781 INIT 
Info (332146): Worst-case hold slack is 0.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.164               0.000 CLK 
    Info (332119):     0.393               0.000 CLK_50 
    Info (332119):     1.883               0.000 INIT 
Info (332146): Worst-case recovery slack is -0.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.462             -12.436 CLK_50 
    Info (332119):     0.566               0.000 CLK 
Info (332146): Worst-case removal slack is -0.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.283              -1.132 CLK 
    Info (332119):     0.651               0.000 CLK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.083 CLK_50 
    Info (332119):    -3.000             -20.844 CLK 
    Info (332119):    -3.000              -3.000 INIT 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.260
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.260             -66.979 CLK_50 
    Info (332119):    -1.657              -6.482 CLK 
    Info (332119):    -0.903              -3.474 INIT 
Info (332146): Worst-case hold slack is 0.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.105               0.000 CLK_50 
    Info (332119):     0.120               0.000 CLK 
    Info (332119):     0.977               0.000 INIT 
Info (332146): Worst-case recovery slack is -0.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.368             -10.679 CLK_50 
    Info (332119):    -0.118              -0.472 CLK 
Info (332146): Worst-case removal slack is -0.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.152              -0.608 CLK 
    Info (332119):    -0.003              -0.030 CLK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -119.690 CLK_50 
    Info (332119):    -3.000             -17.964 CLK 
    Info (332119):    -3.000              -3.000 INIT 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 687 megabytes
    Info: Processing ended: Fri Jul 07 12:19:28 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


