# Componente aritmetico y booleano ALU
 Este proyecto consistió en crear el componente aritmetico y booleano de la ALU (Arithmetic Logic Unit). Fue creado en Verilog por: Daniel Arce, Issac Villalobos, Brendan Ramírez y mi persona.
