index 2
DMU 10
input 2
output 2
instance 2
DMU   i1   i2   o1   o2   eff  err
  1   18   20   28   28    91   11
  2   33   36   26   26    72    1
  3   20   44   38   38    97    8
  4   49   37   50   50    86   13
  5   20   16   27   27    76   13
  6   45   16   33   32    78    8
  7   21   45   25   25    62    5
  8   21   43   31   32    85    5
  9   48   22   44   44    73   18
 10   15   15   26   26    83   14
