[Inputs]
clk
D
clear
Q
[Outputs]
[BiDir]
[ATTRIBUTES]
VeriModel REGs

