# 3.1 ノード縮小の歴史と寸法ルールの変遷

本節では、CMOS技術における「ノード縮小」とは何を意味していたのかを明確にし、  
0.5µm世代から90nm世代までの主要な変遷と、その背後にあったリソグラフィや寸法ルールの技術的現実をたどります。

「90nmプロセス」とは単なる線幅の話ではなく、  
**どこまで微細化し、どこまで設計可能であったか**の総合的な技術条件を意味していました。

---

## 📌 ムーアの法則の意味と誤解

- ムーアの法則（1965年）：集積回路上のトランジスタ数は18〜24か月ごとに倍増する
- しかし、これは**「物理寸法が2年ごとに半分になる」こととは異なる**
- 実際のプロセス世代では、**線幅だけでなく、設計ルール、リソグラフィ技術、歩留まり保証**を含んだ総合的な進化が必要だった

---

## 📏 技術ノードと設計ルールの変遷表（例）

| 世代 | 公称ノード | Lmin（物理ゲート長） | レイアウト寸法例 | 主な技術的特徴 |
|------|------------|----------------------|------------------|----------------|
| 0.5µm | 500nm | ~600nm | Metal1幅: 0.6µm | i線（g線）、LOCOS隔離 |
| 0.35µm | 350nm | ~400nm | Cont: 0.4µm | LDD開始、深拡散接合 |
| 0.25µm | 250nm | ~280nm | M1: 0.3µm | KrF露光導入、STI普及 |
| 0.18µm | 180nm | ~210nm | Gate: 0.2µm | サリサイド化、浅接合・OPC開始 |
| 0.13µm | 130nm | ~160nm | Cont: 0.22µm | Cu配線、Low-k前夜、OPC本格導入 |
| 90nm | 90nm | ~120nm | Gate: 0.13µm | ArF露光、ハーフトーンマスク |

※ 実際の寸法値はメーカーやPDKによって異なるが、設計ルールの進化傾向を示す目安として掲載。

---

## 🔬 リソグラフィ技術の推移

| 世代 | 露光波長 | 解像度向上手法 |
|------|----------|----------------|
| 0.5µm〜0.35µm | i線（365nm） | 単純縮小 |
| 0.25µm〜0.18µm | KrF（248nm） | ステッパー高NA化、STIでレイアウト自由度向上 |
| 0.13µm〜90nm | ArF（193nm） | OPC導入、ハーフトーンマスクで臨界寸法確保 |

- λ/NA の限界を超えた世代では、**レイアウト補正（OPC）やマスク工夫**が不可欠に
- 解像度だけでなく、**量産歩留まりを確保できるかどうか**が技術導入の鍵となった

---

## 📐 設計ルールは“論理寸法”ではない

- 多くの教科書では「ノード＝最小線幅」とされるが、これは現実とは異なる
- 実際には：
  - Gate長 < Contact寸法 < Metal幅 < Spacing（設計間隔）
  - これらが相互に制約し合い、**回路規模や密度、性能を決定づける**
- 設計ルールは、**プロセスの寸法限界 × 歩留まり要件 × ESD耐性 × 配線寄生**で決まる

---

## 🧭 本節のまとめと次節への接続

- CMOSノード縮小とは、「寸法だけでなくプロセス全体の進化」の指標であった
- リソグラフィの進化（i線→KrF→ArF）、OPCなどが寸法限界を支えた
- しかし縮小には限界があり、**構造そのものの見直し（STI、浅接合、LDD等）**が不可欠になった

👉 次節 3.2 では、そのような構造的転換点で導入された STI や LDD の詳細と、  
それらが寸法ルールにどう影響したかを掘り下げていきます。

---
