Timing Analyzer report for toolflow
Thu Dec 12 17:17:33 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'iCLK'
 14. Slow 1200mV 85C Model Hold: 'iCLK'
 15. Slow 1200mV 85C Model Recovery: 'iCLK'
 16. Slow 1200mV 85C Model Removal: 'iCLK'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'iCLK'
 25. Slow 1200mV 0C Model Hold: 'iCLK'
 26. Slow 1200mV 0C Model Recovery: 'iCLK'
 27. Slow 1200mV 0C Model Removal: 'iCLK'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'iCLK'
 35. Fast 1200mV 0C Model Hold: 'iCLK'
 36. Fast 1200mV 0C Model Recovery: 'iCLK'
 37. Fast 1200mV 0C Model Removal: 'iCLK'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; toolflow                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 2.07        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  29.6%      ;
;     Processor 3            ;  27.1%      ;
;     Processor 4            ;  20.9%      ;
;     Processors 5-12        ;   3.6%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; toolflow.sdc  ; OK     ; Thu Dec 12 17:17:23 2024 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; iCLK       ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.93 MHz ; 44.93 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; iCLK  ; -1.675 ; -25.512            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.334 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; iCLK  ; 3.420 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 2.993 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; iCLK  ; 9.622 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'iCLK'                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.675 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.949     ;
; -1.592 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.866     ;
; -1.558 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.856     ;
; -1.335 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.633     ;
; -1.323 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.597     ;
; -1.320 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.594     ;
; -1.319 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.617     ;
; -1.318 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.592     ;
; -1.310 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 21.601     ;
; -1.310 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.273      ; 21.581     ;
; -1.298 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.251      ; 21.547     ;
; -1.253 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.282      ; 21.533     ;
; -1.237 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.511     ;
; -1.235 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.509     ;
; -1.227 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.273      ; 21.498     ;
; -1.215 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.251      ; 21.464     ;
; -1.203 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.501     ;
; -1.201 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.499     ;
; -1.193 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.297      ; 21.488     ;
; -1.181 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.275      ; 21.454     ;
; -1.143 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.273      ; 21.414     ;
; -1.129 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 11.001     ;
; -1.127 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 10.999     ;
; -1.122 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 10.994     ;
; -1.060 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.273      ; 21.331     ;
; -1.050 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 10.931     ;
; -1.048 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 10.929     ;
; -1.043 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 10.924     ;
; -1.026 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.297      ; 21.321     ;
; -0.982 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.109     ; 10.871     ;
; -0.980 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.278     ;
; -0.978 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.276     ;
; -0.976 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.837     ;
; -0.974 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.835     ;
; -0.970 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.297      ; 21.265     ;
; -0.969 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.830     ;
; -0.968 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.242     ;
; -0.966 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.240     ;
; -0.964 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.262     ;
; -0.962 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.260     ;
; -0.962 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 10.843     ;
; -0.960 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 10.841     ;
; -0.958 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.273      ; 21.229     ;
; -0.958 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.275      ; 21.231     ;
; -0.957 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.231     ;
; -0.955 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 21.246     ;
; -0.955 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 10.836     ;
; -0.955 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 10.827     ;
; -0.954 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.297      ; 21.249     ;
; -0.953 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 21.244     ;
; -0.953 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 10.825     ;
; -0.948 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 10.820     ;
; -0.947 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:7:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.134     ; 10.811     ;
; -0.946 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.251      ; 21.195     ;
; -0.945 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.290      ; 21.233     ;
; -0.945 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:7:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.134     ; 10.809     ;
; -0.942 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.275      ; 21.215     ;
; -0.940 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:7:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.134     ; 10.804     ;
; -0.933 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.268      ; 21.199     ;
; -0.933 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.124     ; 10.807     ;
; -0.931 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.124     ; 10.805     ;
; -0.929 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.103     ; 10.824     ;
; -0.926 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.124     ; 10.800     ;
; -0.908 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 10.780     ;
; -0.906 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 10.778     ;
; -0.903 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 10.801     ;
; -0.901 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 10.773     ;
; -0.900 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 10.781     ;
; -0.898 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.282      ; 21.178     ;
; -0.898 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 10.779     ;
; -0.896 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.282      ; 21.176     ;
; -0.896 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 10.720     ;
; -0.894 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 10.718     ;
; -0.893 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 10.774     ;
; -0.890 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.738     ;
; -0.889 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 10.713     ;
; -0.888 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.279      ; 21.165     ;
; -0.888 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.736     ;
; -0.888 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 10.723     ;
; -0.886 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 10.721     ;
; -0.883 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.731     ;
; -0.881 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 10.716     ;
; -0.876 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q        ; iCLK         ; iCLK        ; 20.000       ; 0.257      ; 21.131     ;
; -0.876 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 10.753     ;
; -0.874 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.276      ; 21.148     ;
; -0.874 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 10.751     ;
; -0.872 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 10.724     ;
; -0.870 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 10.722     ;
; -0.869 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 10.746     ;
; -0.865 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 10.717     ;
; -0.861 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 10.702     ;
; -0.859 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 10.700     ;
; -0.857 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 10.709     ;
; -0.855 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 10.707     ;
; -0.854 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 10.695     ;
; -0.850 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.094     ; 10.754     ;
; -0.850 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 10.702     ;
; -0.840 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.138     ;
; -0.839 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 10.697     ;
; -0.839 ; regFile:g_REGFILE|reg_N:\G_N_Reg:21:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.134     ; 10.703     ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'iCLK'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.334 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.458      ; 1.014      ;
; 0.345 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.016      ;
; 0.358 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 1.019      ;
; 0.364 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.445      ; 1.031      ;
; 0.364 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 1.022      ;
; 0.367 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 1.025      ;
; 0.370 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 1.028      ;
; 0.386 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.042      ;
; 0.396 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 1.054      ;
; 0.410 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 1.071      ;
; 0.411 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:19:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.696      ;
; 0.428 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.696      ;
; 0.446 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.712      ;
; 0.546 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:30:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.220      ;
; 0.566 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:29:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.240      ;
; 0.576 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:27:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.250      ;
; 0.581 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.581 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.581 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.581 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.582 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.866      ;
; 0.582 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.867      ;
; 0.583 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 1.241      ;
; 0.583 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.867      ;
; 0.583 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.867      ;
; 0.583 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.868      ;
; 0.584 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.258      ;
; 0.589 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.855      ;
; 0.598 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.866      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.866      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.866      ;
; 0.601 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.867      ;
; 0.602 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.450      ; 1.274      ;
; 0.602 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.868      ;
; 0.606 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:26:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.873      ;
; 0.606 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:1:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.872      ;
; 0.607 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.874      ;
; 0.608 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.875      ;
; 0.608 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.875      ;
; 0.610 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.876      ;
; 0.612 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.879      ;
; 0.621 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.888      ;
; 0.637 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:19:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.903      ;
; 0.654 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:13:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 1.331      ;
; 0.655 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.431      ; 1.308      ;
; 0.658 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.320      ;
; 0.661 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.445      ; 1.328      ;
; 0.672 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:2:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.460      ; 1.354      ;
; 0.675 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.337      ;
; 0.695 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.351      ;
; 0.698 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.451      ; 1.371      ;
; 0.699 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.362      ;
; 0.709 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.372      ;
; 0.710 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.431      ; 1.363      ;
; 0.716 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.372      ;
; 0.725 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.387      ;
; 0.727 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.431      ; 1.380      ;
; 0.730 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.392      ;
; 0.742 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.398      ;
; 0.743 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.065      ; 1.030      ;
; 0.748 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.410      ;
; 0.757 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.431      ; 1.410      ;
; 0.765 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.031      ;
; 0.776 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                      ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                                                  ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 1.060      ;
; 0.791 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 1.075      ;
; 0.792 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.060      ;
; 0.792 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:MemToReg|s_Q                  ; reg_MEMWB:MEMWB|dffg:MemToReg|s_Q                                                             ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.057      ;
; 0.796 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:1:REGI|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.064      ;
; 0.802 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.068      ;
; 0.806 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:14:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 1.471      ;
; 0.825 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                          ; iCLK         ; iCLK        ; 0.000        ; 0.083      ; 1.094      ;
; 0.855 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.086      ; 1.127      ;
; 0.864 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.039      ; 1.089      ;
; 0.884 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.457      ; 1.563      ;
; 0.886 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.456      ; 1.564      ;
; 0.894 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.457      ; 1.573      ;
; 0.915 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.457      ; 1.594      ;
; 0.926 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 1.584      ;
; 0.926 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 1.617      ;
; 0.927 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.193      ;
; 0.927 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.464      ; 1.613      ;
; 0.937 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.204      ;
; 0.952 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:5:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.247      ;
; 0.952 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.445      ; 1.619      ;
; 0.953 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.616      ;
; 0.964 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 1.622      ;
; 0.975 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.270      ;
; 0.980 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 1.268      ;
; 0.987 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.474      ; 1.647      ;
; 0.989 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 1.654      ;
; 0.989 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.256      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'iCLK'                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.420 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.595     ; 5.983      ;
; 3.420 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.585     ; 5.993      ;
; 3.445 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.582     ; 5.971      ;
; 3.445 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.582     ; 5.971      ;
; 3.445 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.581     ; 5.972      ;
; 3.445 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.581     ; 5.972      ;
; 3.446 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.974      ;
; 3.446 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.974      ;
; 3.446 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.974      ;
; 3.446 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.974      ;
; 3.446 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.974      ;
; 3.448 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.597     ; 5.953      ;
; 3.448 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.597     ; 5.953      ;
; 3.451 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.602     ; 5.945      ;
; 3.451 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.602     ; 5.945      ;
; 3.461 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.577     ; 5.960      ;
; 3.461 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.582     ; 5.955      ;
; 3.461 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.582     ; 5.955      ;
; 3.464 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.607     ; 5.927      ;
; 3.464 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.607     ; 5.927      ;
; 3.471 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.574     ; 5.953      ;
; 3.743 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.562     ; 5.693      ;
; 3.743 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.562     ; 5.693      ;
; 3.753 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.595     ; 5.650      ;
; 3.753 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.585     ; 5.660      ;
; 3.773 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.582     ; 5.643      ;
; 3.773 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.582     ; 5.643      ;
; 3.773 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.581     ; 5.644      ;
; 3.773 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.581     ; 5.644      ;
; 3.774 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.646      ;
; 3.774 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.646      ;
; 3.774 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.646      ;
; 3.774 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.646      ;
; 3.774 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.646      ;
; 3.776 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.597     ; 5.625      ;
; 3.776 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.597     ; 5.625      ;
; 3.779 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.602     ; 5.617      ;
; 3.779 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.602     ; 5.617      ;
; 3.785 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.577     ; 5.636      ;
; 3.785 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.607     ; 5.606      ;
; 3.785 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.607     ; 5.606      ;
; 3.792 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.582     ; 5.624      ;
; 3.792 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.582     ; 5.624      ;
; 3.796 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.574     ; 5.628      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.575     ; 5.614      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.575     ; 5.614      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.575     ; 5.614      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.575     ; 5.614      ;
; 3.819 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.571     ; 5.608      ;
; 3.824 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.592     ; 5.582      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.600     ; 5.573      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.600     ; 5.573      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:8:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.594     ; 5.579      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.594     ; 5.579      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.610     ; 5.563      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.594     ; 5.579      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.598     ; 5.575      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.600     ; 5.573      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.594     ; 5.579      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.602     ; 5.571      ;
; 3.825 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.610     ; 5.563      ;
; 3.826 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.605     ; 5.567      ;
; 3.826 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.595     ; 5.577      ;
; 3.826 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.595     ; 5.577      ;
; 3.833 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.549     ; 5.616      ;
; 3.834 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.549     ; 5.615      ;
; 3.834 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.549     ; 5.615      ;
; 3.834 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.549     ; 5.615      ;
; 3.834 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.549     ; 5.615      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.586     ; 5.572      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.588     ; 5.570      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.584     ; 5.574      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.584     ; 5.574      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.580      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.580      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.580      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.586     ; 5.572      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.578     ; 5.580      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.579     ; 5.579      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.588     ; 5.570      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.588     ; 5.570      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.588     ; 5.570      ;
; 3.840 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.588     ; 5.570      ;
; 3.843 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.611     ; 5.544      ;
; 3.843 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.605     ; 5.550      ;
; 3.843 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.611     ; 5.544      ;
; 3.843 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.611     ; 5.544      ;
; 3.844 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.613     ; 5.541      ;
; 3.844 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.613     ; 5.541      ;
; 3.844 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.615     ; 5.539      ;
; 3.844 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:31:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.615     ; 5.539      ;
; 3.852 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.592     ; 5.554      ;
; 3.853 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.594     ; 5.551      ;
; 3.853 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.594     ; 5.551      ;
; 3.891 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                   ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 5.960      ;
; 3.891 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 5.960      ;
; 3.891 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 5.960      ;
; 3.891 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 5.960      ;
; 3.904 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.144     ; 5.950      ;
; 3.904 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.144     ; 5.950      ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'iCLK'                                                                                                                                                                         ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.993 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 3.259      ;
; 3.130 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 3.396      ;
; 3.143 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.612      ; 3.941      ;
; 3.143 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.612      ; 3.941      ;
; 3.143 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.612      ; 3.941      ;
; 3.143 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.612      ; 3.941      ;
; 3.195 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.538      ; 3.919      ;
; 3.195 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.538      ; 3.919      ;
; 3.262 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.546      ; 3.994      ;
; 3.262 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.546      ; 3.994      ;
; 3.280 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.612      ; 4.078      ;
; 3.280 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.612      ; 4.078      ;
; 3.280 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.612      ; 4.078      ;
; 3.280 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.612      ; 4.078      ;
; 3.328 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.587      ;
; 3.332 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.538      ; 4.056      ;
; 3.332 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.538      ; 4.056      ;
; 3.399 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.546      ; 4.131      ;
; 3.399 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.546      ; 4.131      ;
; 3.465 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.724      ;
; 3.472 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.198      ;
; 3.472 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.198      ;
; 3.472 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.198      ;
; 3.472 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.198      ;
; 3.495 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.547      ; 4.228      ;
; 3.501 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.544      ; 4.231      ;
; 3.545 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.592      ; 4.323      ;
; 3.602 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.850      ;
; 3.602 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.850      ;
; 3.609 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.335      ;
; 3.609 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.335      ;
; 3.609 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.335      ;
; 3.609 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.335      ;
; 3.632 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.547      ; 4.365      ;
; 3.638 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.544      ; 4.368      ;
; 3.648 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 3.984      ;
; 3.649 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 3.915      ;
; 3.649 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 3.915      ;
; 3.649 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 3.915      ;
; 3.669 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.580      ; 4.435      ;
; 3.682 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.592      ; 4.460      ;
; 3.693 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.115      ; 3.994      ;
; 3.693 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.115      ; 3.994      ;
; 3.739 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.987      ;
; 3.739 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.987      ;
; 3.785 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 4.121      ;
; 3.786 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 4.052      ;
; 3.786 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 4.052      ;
; 3.786 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 4.052      ;
; 3.805 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.628      ; 4.619      ;
; 3.805 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.628      ; 4.619      ;
; 3.805 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.628      ; 4.619      ;
; 3.806 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.580      ; 4.572      ;
; 3.821 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.596      ; 4.603      ;
; 3.830 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.115      ; 4.131      ;
; 3.830 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.115      ; 4.131      ;
; 3.890 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.575      ; 4.651      ;
; 3.890 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.575      ; 4.651      ;
; 3.902 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.118      ; 4.206      ;
; 3.902 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.118      ; 4.206      ;
; 3.926 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.116      ; 4.228      ;
; 3.932 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.231      ;
; 3.937 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.163      ; 4.286      ;
; 3.937 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.163      ; 4.286      ;
; 3.938 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.596      ; 4.720      ;
; 3.938 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.145      ; 4.269      ;
; 3.942 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.628      ; 4.756      ;
; 3.942 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.628      ; 4.756      ;
; 3.942 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.628      ; 4.756      ;
; 3.958 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.596      ; 4.740      ;
; 3.972 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.115      ; 4.273      ;
; 3.977 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.323      ;
; 3.977 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.323      ;
; 3.977 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.323      ;
; 3.977 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.323      ;
; 3.977 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.323      ;
; 3.977 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.323      ;
; 4.014 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.611      ; 4.811      ;
; 4.027 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.575      ; 4.788      ;
; 4.027 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.575      ; 4.788      ;
; 4.039 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.118      ; 4.343      ;
; 4.039 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.118      ; 4.343      ;
; 4.063 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.116      ; 4.365      ;
; 4.069 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.368      ;
; 4.074 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.163      ; 4.423      ;
; 4.074 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.163      ; 4.423      ;
; 4.075 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.596      ; 4.857      ;
; 4.075 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.145      ; 4.406      ;
; 4.100 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:20:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.149      ; 4.435      ;
; 4.109 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.115      ; 4.410      ;
; 4.114 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.460      ;
; 4.114 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.460      ;
; 4.114 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.460      ;
; 4.114 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.460      ;
; 4.114 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.460      ;
; 4.114 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.160      ; 4.460      ;
; 4.151 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.611      ; 4.948      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.583      ; 4.921      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.583      ; 4.921      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.583      ; 4.921      ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 19.494 ns




+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 48.92 MHz ; 48.92 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; iCLK  ; -0.220 ; -0.854            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.333 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 4.120 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 2.753 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.645 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.220 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.084     ; 10.135     ;
; -0.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.084     ; 10.134     ;
; -0.218 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.084     ; 10.133     ;
; -0.092 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.065     ; 10.026     ;
; -0.090 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 10.014     ;
; -0.089 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 10.013     ;
; -0.088 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 10.012     ;
; -0.067 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.257      ; 20.323     ;
; -0.050 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.098     ; 9.951      ;
; -0.049 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.098     ; 9.950      ;
; -0.048 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.098     ; 9.949      ;
; -0.038 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.061     ; 9.976      ;
; -0.032 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.082     ; 9.949      ;
; -0.031 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.082     ; 9.948      ;
; -0.030 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.082     ; 9.947      ;
; -0.021 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.084     ; 9.936      ;
; -0.020 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.084     ; 9.935      ;
; -0.019 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.084     ; 9.934      ;
; -0.013 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.874      ;
; -0.012 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.873      ;
; -0.011 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.872      ;
; -0.010 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.257      ; 20.266     ;
; 0.025  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.899      ;
; 0.026  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.898      ;
; 0.027  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.897      ;
; 0.038  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.056     ; 9.905      ;
; 0.056  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 9.843      ;
; 0.057  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 9.842      ;
; 0.058  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 9.841      ;
; 0.060  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.061     ; 9.878      ;
; 0.061  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.061     ; 9.877      ;
; 0.062  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.110     ; 9.827      ;
; 0.062  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.080     ; 9.857      ;
; 0.063  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.110     ; 9.826      ;
; 0.063  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.080     ; 9.856      ;
; 0.064  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.110     ; 9.825      ;
; 0.064  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.080     ; 9.855      ;
; 0.072  ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.110     ; 9.817      ;
; 0.073  ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.110     ; 9.816      ;
; 0.074  ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.110     ; 9.815      ;
; 0.078  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.079     ; 9.842      ;
; 0.085  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:20:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.839      ;
; 0.086  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:20:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.838      ;
; 0.087  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:20:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.837      ;
; 0.092  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.052     ; 9.855      ;
; 0.092  ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:7:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.097     ; 9.810      ;
; 0.093  ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:7:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.097     ; 9.809      ;
; 0.094  ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:7:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.097     ; 9.808      ;
; 0.096  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.063     ; 9.840      ;
; 0.098  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.281      ; 20.182     ;
; 0.100  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.123     ; 9.776      ;
; 0.101  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.123     ; 9.775      ;
; 0.102  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.123     ; 9.774      ;
; 0.107  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.065     ; 9.827      ;
; 0.107  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.076     ; 9.816      ;
; 0.108  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.076     ; 9.815      ;
; 0.109  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 9.769      ;
; 0.109  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.076     ; 9.814      ;
; 0.110  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 9.768      ;
; 0.111  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 9.767      ;
; 0.113  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.090     ; 9.796      ;
; 0.114  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.090     ; 9.795      ;
; 0.115  ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.119     ; 9.765      ;
; 0.115  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.090     ; 9.794      ;
; 0.129  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.795      ;
; 0.130  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.794      ;
; 0.131  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.793      ;
; 0.132  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.075     ; 9.792      ;
; 0.133  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.114     ; 9.752      ;
; 0.134  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 9.765      ;
; 0.134  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.114     ; 9.751      ;
; 0.135  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 9.764      ;
; 0.135  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.114     ; 9.750      ;
; 0.136  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 9.763      ;
; 0.140  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.115     ; 9.744      ;
; 0.141  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.115     ; 9.743      ;
; 0.142  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.115     ; 9.742      ;
; 0.144  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:24:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.080     ; 9.775      ;
; 0.145  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:24:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.080     ; 9.774      ;
; 0.145  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.114     ; 9.740      ;
; 0.146  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:24:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.080     ; 9.773      ;
; 0.146  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.114     ; 9.739      ;
; 0.147  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.114     ; 9.738      ;
; 0.150  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.059     ; 9.790      ;
; 0.153  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.056     ; 9.790      ;
; 0.154  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 9.745      ;
; 0.155  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.080     ; 9.764      ;
; 0.155  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 9.744      ;
; 0.156  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.080     ; 9.763      ;
; 0.156  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.100     ; 9.743      ;
; 0.157  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.080     ; 9.762      ;
; 0.161  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.061     ; 9.777      ;
; 0.165  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:20:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.077     ; 9.757      ;
; 0.166  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:20:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.077     ; 9.756      ;
; 0.167  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:20:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.077     ; 9.755      ;
; 0.169  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.115     ; 9.715      ;
; 0.169  ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.115     ; 9.715      ;
; 0.170  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.115     ; 9.714      ;
; 0.171  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.115     ; 9.713      ;
; 0.174  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.105     ; 9.720      ;
+--------+-------------------------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.408      ; 0.942      ;
; 0.352 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 0.955      ;
; 0.354 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.391      ; 0.946      ;
; 0.359 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.389      ; 0.949      ;
; 0.363 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.389      ; 0.953      ;
; 0.365 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.396      ; 0.962      ;
; 0.366 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.389      ; 0.956      ;
; 0.379 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 0.968      ;
; 0.380 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:19:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.640      ;
; 0.390 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.389      ; 0.980      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.406 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.391      ; 0.998      ;
; 0.411 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.653      ;
; 0.520 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:30:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.404      ; 1.125      ;
; 0.530 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.790      ;
; 0.530 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.790      ;
; 0.531 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.790      ;
; 0.531 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.791      ;
; 0.531 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.791      ;
; 0.531 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.791      ;
; 0.531 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.791      ;
; 0.532 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.791      ;
; 0.532 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.792      ;
; 0.540 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:29:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.404      ; 1.145      ;
; 0.543 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.785      ;
; 0.547 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.389      ; 1.137      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:27:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.404      ; 1.153      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.550 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.404      ; 1.155      ;
; 0.550 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.792      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.792      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.554 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.798      ;
; 0.554 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:1:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.796      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:26:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.557 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.800      ;
; 0.559 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.801      ;
; 0.560 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.403      ; 1.164      ;
; 0.560 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.804      ;
; 0.568 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.811      ;
; 0.583 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:19:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.826      ;
; 0.628 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:13:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.407      ; 1.236      ;
; 0.632 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.386      ; 1.219      ;
; 0.637 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.231      ;
; 0.639 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.396      ; 1.236      ;
; 0.648 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:2:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.411      ; 1.260      ;
; 0.651 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.245      ;
; 0.663 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.403      ; 1.267      ;
; 0.671 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 1.260      ;
; 0.672 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 1.265      ;
; 0.675 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 1.268      ;
; 0.684 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 1.273      ;
; 0.684 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.386      ; 1.271      ;
; 0.693 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.287      ;
; 0.694 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.386      ; 1.281      ;
; 0.698 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.292      ;
; 0.706 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.958      ;
; 0.709 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:14:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 1.316      ;
; 0.710 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 1.299      ;
; 0.711 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.954      ;
; 0.715 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.309      ;
; 0.717 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.959      ;
; 0.721 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                      ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                                                  ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.981      ;
; 0.723 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.386      ; 1.310      ;
; 0.736 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.995      ;
; 0.736 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 0.981      ;
; 0.737 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:1:REGI|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 0.982      ;
; 0.737 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:MemToReg|s_Q                  ; reg_MEMWB:MEMWB|dffg:MemToReg|s_Q                                                             ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 0.978      ;
; 0.763 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 1.012      ;
; 0.769 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.013      ;
; 0.808 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.030      ; 1.009      ;
; 0.821 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.407      ; 1.429      ;
; 0.826 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.408      ; 1.435      ;
; 0.828 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.071      ;
; 0.834 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.407      ; 1.442      ;
; 0.845 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.407      ; 1.453      ;
; 0.853 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.096      ;
; 0.860 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.416      ; 1.477      ;
; 0.867 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 1.473      ;
; 0.879 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.389      ; 1.469      ;
; 0.890 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:5:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.059      ; 1.150      ;
; 0.891 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.423      ; 1.515      ;
; 0.903 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:1:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.430      ; 1.504      ;
; 0.903 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.497      ;
; 0.907 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.396      ; 1.504      ;
; 0.908 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                  ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 1.514      ;
; 0.911 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.059      ; 1.171      ;
; 0.913 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.157      ;
; 0.914 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.389      ; 1.504      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.120 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.506     ; 5.373      ;
; 4.121 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.495     ; 5.383      ;
; 4.139 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.494     ; 5.366      ;
; 4.139 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.494     ; 5.366      ;
; 4.140 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.492     ; 5.367      ;
; 4.140 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.492     ; 5.367      ;
; 4.141 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.368      ;
; 4.141 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.368      ;
; 4.141 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.368      ;
; 4.141 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.368      ;
; 4.141 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.368      ;
; 4.141 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.511     ; 5.347      ;
; 4.141 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.511     ; 5.347      ;
; 4.147 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.512     ; 5.340      ;
; 4.147 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.512     ; 5.340      ;
; 4.149 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.489     ; 5.361      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.518     ; 5.329      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.518     ; 5.329      ;
; 4.156 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.495     ; 5.348      ;
; 4.156 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.495     ; 5.348      ;
; 4.160 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.486     ; 5.353      ;
; 4.287 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.469     ; 5.243      ;
; 4.287 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.469     ; 5.243      ;
; 4.323 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.482     ; 5.194      ;
; 4.323 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.482     ; 5.194      ;
; 4.323 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.482     ; 5.194      ;
; 4.323 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.482     ; 5.194      ;
; 4.357 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.506     ; 5.136      ;
; 4.358 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.495     ; 5.146      ;
; 4.376 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.494     ; 5.129      ;
; 4.376 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.494     ; 5.129      ;
; 4.377 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.492     ; 5.130      ;
; 4.377 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.492     ; 5.130      ;
; 4.378 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.131      ;
; 4.378 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.131      ;
; 4.378 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.131      ;
; 4.378 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.131      ;
; 4.378 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.490     ; 5.131      ;
; 4.378 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.511     ; 5.110      ;
; 4.378 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.511     ; 5.110      ;
; 4.384 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.512     ; 5.103      ;
; 4.384 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.512     ; 5.103      ;
; 4.386 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.489     ; 5.124      ;
; 4.389 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.518     ; 5.092      ;
; 4.389 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.518     ; 5.092      ;
; 4.393 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.495     ; 5.111      ;
; 4.393 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.495     ; 5.111      ;
; 4.397 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.486     ; 5.116      ;
; 4.499 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.480     ; 5.020      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.518     ; 4.981      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.512     ; 4.987      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.512     ; 4.987      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:8:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.506     ; 4.993      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.508     ; 4.991      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.508     ; 4.991      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.506     ; 4.993      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.522     ; 4.977      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.506     ; 4.993      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.510     ; 4.989      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.512     ; 4.987      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.506     ; 4.993      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.514     ; 4.985      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.522     ; 4.977      ;
; 4.500 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.504     ; 4.995      ;
; 4.509 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.027      ;
; 4.509 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.027      ;
; 4.509 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.028      ;
; 4.509 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.027      ;
; 4.509 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.027      ;
; 4.509 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.524     ; 4.966      ;
; 4.509 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.524     ; 4.966      ;
; 4.509 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.524     ; 4.966      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.499     ; 4.990      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.495     ; 4.994      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.495     ; 4.994      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.488     ; 5.001      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.488     ; 5.001      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.488     ; 5.001      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.488     ; 5.001      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.526     ; 4.963      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.526     ; 4.963      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.528     ; 4.961      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.489     ; 5.000      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:31:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.528     ; 4.961      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.499     ; 4.990      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.499     ; 4.990      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.499     ; 4.990      ;
; 4.510 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.499     ; 4.990      ;
; 4.511 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.496     ; 4.992      ;
; 4.511 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.496     ; 4.992      ;
; 4.512 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.516     ; 4.971      ;
; 4.521 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.507     ; 4.971      ;
; 4.521 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.507     ; 4.971      ;
; 4.521 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.505     ; 4.973      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                   ; iCLK         ; iCLK        ; 10.000       ; -0.095     ; 5.353      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.095     ; 5.353      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.095     ; 5.353      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.095     ; 5.353      ;
; 4.558 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.091     ; 5.350      ;
; 4.558 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.091     ; 5.350      ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                          ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.753 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 2.995      ;
; 2.850 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 3.092      ;
; 2.895 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 3.629      ;
; 2.895 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 3.629      ;
; 2.895 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 3.629      ;
; 2.895 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 3.629      ;
; 2.943 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.496      ; 3.610      ;
; 2.943 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.496      ; 3.610      ;
; 3.004 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 3.679      ;
; 3.004 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 3.679      ;
; 3.006 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 3.740      ;
; 3.006 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 3.740      ;
; 3.006 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 3.740      ;
; 3.006 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 3.740      ;
; 3.041 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 3.276      ;
; 3.049 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.496      ; 3.716      ;
; 3.049 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.496      ; 3.716      ;
; 3.114 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 3.789      ;
; 3.114 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 3.789      ;
; 3.138 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 3.373      ;
; 3.168 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.838      ;
; 3.168 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.838      ;
; 3.168 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.838      ;
; 3.168 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.838      ;
; 3.212 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 3.888      ;
; 3.227 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 3.900      ;
; 3.265 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.935      ;
; 3.265 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.935      ;
; 3.265 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.935      ;
; 3.265 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.935      ;
; 3.267 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.052      ; 3.490      ;
; 3.267 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.052      ; 3.490      ;
; 3.276 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.544      ; 3.991      ;
; 3.309 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 3.985      ;
; 3.324 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 3.997      ;
; 3.325 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.569      ;
; 3.325 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.569      ;
; 3.325 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.569      ;
; 3.332 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.533      ; 4.036      ;
; 3.362 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.139      ; 3.672      ;
; 3.364 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.052      ; 3.587      ;
; 3.364 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.052      ; 3.587      ;
; 3.399 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.544      ; 4.114      ;
; 3.400 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 3.679      ;
; 3.400 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 3.679      ;
; 3.422 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.666      ;
; 3.422 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.666      ;
; 3.422 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.666      ;
; 3.429 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.533      ; 4.133      ;
; 3.486 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.139      ; 3.796      ;
; 3.506 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.580      ; 4.257      ;
; 3.506 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.580      ; 4.257      ;
; 3.506 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.580      ; 4.257      ;
; 3.508 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.549      ; 4.228      ;
; 3.510 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 3.789      ;
; 3.510 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 3.789      ;
; 3.594 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.110      ; 3.875      ;
; 3.594 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.110      ; 3.875      ;
; 3.597 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 4.295      ;
; 3.597 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 4.295      ;
; 3.603 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.580      ; 4.354      ;
; 3.603 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.580      ; 4.354      ;
; 3.603 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.580      ; 4.354      ;
; 3.605 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.549      ; 4.325      ;
; 3.608 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.109      ; 3.888      ;
; 3.623 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 3.900      ;
; 3.632 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.152      ; 3.955      ;
; 3.632 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.152      ; 3.955      ;
; 3.638 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.129      ; 3.938      ;
; 3.643 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.547      ; 4.361      ;
; 3.660 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 3.938      ;
; 3.670 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 3.991      ;
; 3.670 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 3.991      ;
; 3.670 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 3.991      ;
; 3.670 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 3.991      ;
; 3.670 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 3.991      ;
; 3.670 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 3.991      ;
; 3.700 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.562      ; 4.433      ;
; 3.705 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.109      ; 3.985      ;
; 3.720 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 3.997      ;
; 3.723 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 4.421      ;
; 3.723 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 4.421      ;
; 3.725 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.110      ; 4.006      ;
; 3.725 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.110      ; 4.006      ;
; 3.727 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:20:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.138      ; 4.036      ;
; 3.738 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.129      ; 4.038      ;
; 3.742 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.152      ; 4.065      ;
; 3.742 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.152      ; 4.065      ;
; 3.757 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 4.035      ;
; 3.758 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.547      ; 4.476      ;
; 3.793 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 4.114      ;
; 3.793 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 4.114      ;
; 3.793 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 4.114      ;
; 3.793 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 4.114      ;
; 3.793 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 4.114      ;
; 3.793 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.150      ; 4.114      ;
; 3.799 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.562      ; 4.532      ;
; 3.816 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.107      ; 4.094      ;
; 3.822 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.536      ; 4.529      ;
; 3.822 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.536      ; 4.529      ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 20.949 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 3.911 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.127 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 6.168 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 1.405 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.371 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.911 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.377     ; 5.699      ;
; 3.913 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.377     ; 5.697      ;
; 3.918 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.377     ; 5.692      ;
; 3.960 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.592      ;
; 3.962 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.590      ;
; 3.967 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.585      ;
; 3.979 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.377     ; 5.631      ;
; 3.981 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.377     ; 5.629      ;
; 3.986 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.377     ; 5.624      ;
; 4.003 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.362     ; 5.622      ;
; 4.018 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.398     ; 5.571      ;
; 4.020 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.398     ; 5.569      ;
; 4.025 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.398     ; 5.564      ;
; 4.039 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.385     ; 5.563      ;
; 4.041 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.385     ; 5.561      ;
; 4.046 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.385     ; 5.556      ;
; 4.048 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.357     ; 5.582      ;
; 4.049 ; regFile:g_REGFILE|reg_N:\G_N_Reg:21:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.395     ; 5.543      ;
; 4.051 ; regFile:g_REGFILE|reg_N:\G_N_Reg:21:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.395     ; 5.541      ;
; 4.052 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.379     ; 5.556      ;
; 4.052 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.420     ; 5.515      ;
; 4.054 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.379     ; 5.554      ;
; 4.056 ; regFile:g_REGFILE|reg_N:\G_N_Reg:21:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.395     ; 5.536      ;
; 4.059 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.379     ; 5.549      ;
; 4.071 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.362     ; 5.554      ;
; 4.096 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.410     ; 5.481      ;
; 4.097 ; regFile:g_REGFILE|reg_N:\G_N_Reg:15:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.415     ; 5.475      ;
; 4.098 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.410     ; 5.479      ;
; 4.100 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.414     ; 5.473      ;
; 4.102 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.414     ; 5.471      ;
; 4.103 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.410     ; 5.474      ;
; 4.103 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.385     ; 5.499      ;
; 4.105 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.385     ; 5.497      ;
; 4.107 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.414     ; 5.466      ;
; 4.110 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.383     ; 5.494      ;
; 4.110 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.385     ; 5.492      ;
; 4.110 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.392     ; 5.485      ;
; 4.111 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.389     ; 5.487      ;
; 4.112 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.392     ; 5.483      ;
; 4.113 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.389     ; 5.485      ;
; 4.116 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.357     ; 5.514      ;
; 4.117 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.392     ; 5.478      ;
; 4.118 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.410     ; 5.459      ;
; 4.118 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.389     ; 5.480      ;
; 4.120 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.398     ; 5.469      ;
; 4.120 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.410     ; 5.457      ;
; 4.121 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.411     ; 5.455      ;
; 4.122 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.398     ; 5.467      ;
; 4.123 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.411     ; 5.453      ;
; 4.124 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:7:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.395     ; 5.468      ;
; 4.125 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.410     ; 5.452      ;
; 4.126 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:7:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.395     ; 5.466      ;
; 4.127 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.398     ; 5.462      ;
; 4.128 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.411     ; 5.448      ;
; 4.131 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:7:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.395     ; 5.461      ;
; 4.131 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.370     ; 5.486      ;
; 4.135 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.422     ; 5.430      ;
; 4.136 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.364     ; 5.487      ;
; 4.136 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 5.433      ;
; 4.137 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.422     ; 5.428      ;
; 4.138 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.364     ; 5.485      ;
; 4.138 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 5.431      ;
; 4.140 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.357     ; 5.490      ;
; 4.141 ; regFile:g_REGFILE|reg_N:\G_N_Reg:21:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.380     ; 5.466      ;
; 4.142 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.422     ; 5.423      ;
; 4.143 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.357     ; 5.487      ;
; 4.143 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.364     ; 5.480      ;
; 4.143 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 5.426      ;
; 4.144 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.364     ; 5.479      ;
; 4.144 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.411     ; 5.432      ;
; 4.146 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.383     ; 5.458      ;
; 4.146 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.411     ; 5.430      ;
; 4.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.383     ; 5.456      ;
; 4.151 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:24:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.381     ; 5.455      ;
; 4.151 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.411     ; 5.425      ;
; 4.153 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.383     ; 5.451      ;
; 4.153 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:24:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.381     ; 5.453      ;
; 4.154 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.381     ; 5.452      ;
; 4.155 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.378     ; 5.454      ;
; 4.156 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.381     ; 5.450      ;
; 4.158 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:20:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.372     ; 5.457      ;
; 4.158 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:24:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.381     ; 5.448      ;
; 4.160 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:20:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.372     ; 5.455      ;
; 4.161 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.381     ; 5.445      ;
; 4.162 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.398     ; 5.427      ;
; 4.164 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.398     ; 5.425      ;
; 4.165 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:20:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.372     ; 5.450      ;
; 4.168 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.412     ; 5.407      ;
; 4.168 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.404     ; 5.415      ;
; 4.169 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:12:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.398     ; 5.420      ;
; 4.170 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.412     ; 5.405      ;
; 4.170 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.404     ; 5.413      ;
; 4.170 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.414     ; 5.403      ;
; 4.171 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.381     ; 5.435      ;
; 4.172 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.414     ; 5.401      ;
; 4.173 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.414     ; 5.400      ;
; 4.173 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.381     ; 5.433      ;
; 4.175 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.414     ; 5.398      ;
; 4.175 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.412     ; 5.400      ;
; 4.175 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.404     ; 5.408      ;
+-------+-------------------------------------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.127 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 0.471      ;
; 0.135 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.235      ; 0.474      ;
; 0.149 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.481      ;
; 0.152 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.482      ;
; 0.154 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.482      ;
; 0.155 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.482      ;
; 0.158 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.485      ;
; 0.168 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.498      ;
; 0.168 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.221      ; 0.493      ;
; 0.169 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.496      ;
; 0.181 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:19:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.199 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.324      ;
; 0.224 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:30:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 0.568      ;
; 0.236 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:27:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 0.580      ;
; 0.236 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:29:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 0.580      ;
; 0.239 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 0.583      ;
; 0.247 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 0.587      ;
; 0.249 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.576      ;
; 0.253 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.386      ;
; 0.253 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.386      ;
; 0.253 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.386      ;
; 0.254 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.387      ;
; 0.254 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.387      ;
; 0.254 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.387      ;
; 0.254 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.387      ;
; 0.254 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.380      ;
; 0.255 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.388      ;
; 0.256 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.389      ;
; 0.259 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.386      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.387      ;
; 0.264 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.389      ;
; 0.265 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:1:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.391      ;
; 0.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.391      ;
; 0.267 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:26:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.392      ;
; 0.268 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.393      ;
; 0.268 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.394      ;
; 0.269 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.394      ;
; 0.270 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.395      ;
; 0.274 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.399      ;
; 0.285 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:13:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.626      ;
; 0.290 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:19:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.416      ;
; 0.293 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:2:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 0.644      ;
; 0.300 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.219      ; 0.623      ;
; 0.302 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.643      ;
; 0.305 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.637      ;
; 0.308 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.635      ;
; 0.314 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.646      ;
; 0.315 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.221      ; 0.640      ;
; 0.315 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.642      ;
; 0.320 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.652      ;
; 0.323 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 0.481      ;
; 0.327 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.221      ; 0.652      ;
; 0.327 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.219      ; 0.650      ;
; 0.330 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.455      ;
; 0.332 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                      ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                                                  ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.465      ;
; 0.337 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.221      ; 0.662      ;
; 0.338 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.219      ; 0.661      ;
; 0.340 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.667      ;
; 0.341 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:MemToReg|s_Q                  ; reg_MEMWB:MEMWB|dffg:MemToReg|s_Q                                                             ; iCLK         ; iCLK        ; 0.000        ; 0.039      ; 0.464      ;
; 0.343 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.670      ;
; 0.344 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.471      ;
; 0.345 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:1:REGI|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.472      ;
; 0.346 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.673      ;
; 0.349 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.474      ;
; 0.351 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.219      ; 0.674      ;
; 0.354 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.488      ;
; 0.357 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                          ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.484      ;
; 0.368 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.027      ; 0.479      ;
; 0.369 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:14:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.229      ; 0.682      ;
; 0.371 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.047      ; 0.502      ;
; 0.388 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 0.736      ;
; 0.393 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 0.741      ;
; 0.399 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 0.747      ;
; 0.402 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.239      ; 0.745      ;
; 0.403 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.257      ; 0.764      ;
; 0.412 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 0.763      ;
; 0.417 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.542      ;
; 0.418 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:5:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 0.584      ;
; 0.422 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.549      ;
; 0.427 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.057      ; 0.588      ;
; 0.427 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:21:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.057      ; 0.588      ;
; 0.431 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.558      ;
; 0.432 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.557      ;
; 0.433 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 0.599      ;
; 0.433 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 0.599      ;
; 0.436 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.764      ;
; 0.437 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.745      ;
; 0.437 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.230      ; 0.771      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.168 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.647     ; 3.172      ;
; 6.170 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.656     ; 3.161      ;
; 6.180 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 3.167      ;
; 6.180 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.644     ; 3.163      ;
; 6.180 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 3.167      ;
; 6.180 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.644     ; 3.163      ;
; 6.180 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 3.167      ;
; 6.180 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 3.167      ;
; 6.180 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.643     ; 3.164      ;
; 6.180 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.643     ; 3.164      ;
; 6.180 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 3.167      ;
; 6.182 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.660     ; 3.145      ;
; 6.182 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.660     ; 3.145      ;
; 6.183 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.664     ; 3.140      ;
; 6.183 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.664     ; 3.140      ;
; 6.187 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.639     ; 3.161      ;
; 6.189 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.670     ; 3.128      ;
; 6.189 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.670     ; 3.128      ;
; 6.191 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.648     ; 3.148      ;
; 6.191 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.648     ; 3.148      ;
; 6.196 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.639     ; 3.152      ;
; 6.334 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.621     ; 3.032      ;
; 6.334 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.621     ; 3.032      ;
; 6.338 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.647     ; 3.002      ;
; 6.340 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.656     ; 2.991      ;
; 6.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 2.997      ;
; 6.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.644     ; 2.993      ;
; 6.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 2.997      ;
; 6.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.644     ; 2.993      ;
; 6.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 2.997      ;
; 6.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 2.997      ;
; 6.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.643     ; 2.994      ;
; 6.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.643     ; 2.994      ;
; 6.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.640     ; 2.997      ;
; 6.352 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.660     ; 2.975      ;
; 6.352 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.660     ; 2.975      ;
; 6.353 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.664     ; 2.970      ;
; 6.353 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.664     ; 2.970      ;
; 6.357 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.639     ; 2.991      ;
; 6.359 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.670     ; 2.958      ;
; 6.359 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.670     ; 2.958      ;
; 6.361 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.648     ; 2.978      ;
; 6.361 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.648     ; 2.978      ;
; 6.363 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.629     ; 2.995      ;
; 6.363 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.629     ; 2.995      ;
; 6.363 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.629     ; 2.995      ;
; 6.363 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.629     ; 2.995      ;
; 6.366 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.639     ; 2.982      ;
; 6.377 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.626     ; 2.984      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.665     ; 2.943      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.662     ; 2.946      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.662     ; 2.946      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:8:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.656     ; 2.952      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.658     ; 2.950      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.658     ; 2.950      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.656     ; 2.952      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.656     ; 2.952      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.662     ; 2.946      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.656     ; 2.952      ;
; 6.379 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.654     ; 2.954      ;
; 6.380 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.669     ; 2.938      ;
; 6.380 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.660     ; 2.947      ;
; 6.380 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.664     ; 2.943      ;
; 6.380 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.669     ; 2.938      ;
; 6.383 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.615     ; 2.989      ;
; 6.383 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.615     ; 2.989      ;
; 6.383 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.615     ; 2.989      ;
; 6.383 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.615     ; 2.989      ;
; 6.383 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.615     ; 2.989      ;
; 6.385 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.639     ; 2.963      ;
; 6.385 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.639     ; 2.963      ;
; 6.385 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.639     ; 2.963      ;
; 6.385 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.639     ; 2.963      ;
; 6.385 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.638     ; 2.964      ;
; 6.386 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.647     ; 2.954      ;
; 6.386 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.649     ; 2.952      ;
; 6.386 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.645     ; 2.956      ;
; 6.386 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.645     ; 2.956      ;
; 6.386 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.647     ; 2.954      ;
; 6.386 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.649     ; 2.952      ;
; 6.386 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.649     ; 2.952      ;
; 6.386 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.649     ; 2.952      ;
; 6.386 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.649     ; 2.952      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                   ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 3.152      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.676     ; 2.924      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 3.152      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.676     ; 2.924      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 3.152      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.674     ; 2.926      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.668     ; 2.932      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 3.152      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.674     ; 2.926      ;
; 6.387 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.674     ; 2.926      ;
; 6.388 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.678     ; 2.921      ;
; 6.388 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:31:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.678     ; 2.921      ;
; 6.395 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.661     ; 2.931      ;
; 6.395 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 3.148      ;
; 6.395 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.661     ; 2.931      ;
; 6.395 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.658     ; 2.934      ;
; 6.395 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 3.148      ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                          ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.405 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 1.532      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 1.587      ;
; 1.483 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.313      ; 1.880      ;
; 1.483 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.313      ; 1.880      ;
; 1.483 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.313      ; 1.880      ;
; 1.483 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.313      ; 1.880      ;
; 1.500 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.277      ; 1.861      ;
; 1.500 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.277      ; 1.861      ;
; 1.533 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.281      ; 1.898      ;
; 1.533 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.281      ; 1.898      ;
; 1.538 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.313      ; 1.935      ;
; 1.538 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.313      ; 1.935      ;
; 1.538 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.313      ; 1.935      ;
; 1.538 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.313      ; 1.935      ;
; 1.555 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.277      ; 1.916      ;
; 1.555 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.277      ; 1.916      ;
; 1.556 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.035      ; 1.675      ;
; 1.588 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.281      ; 1.953      ;
; 1.588 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.281      ; 1.953      ;
; 1.611 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.035      ; 1.730      ;
; 1.623 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 1.985      ;
; 1.623 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 1.985      ;
; 1.623 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 1.985      ;
; 1.623 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 1.985      ;
; 1.639 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.003      ;
; 1.653 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.282      ; 2.019      ;
; 1.678 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 2.040      ;
; 1.678 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 2.040      ;
; 1.678 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 2.040      ;
; 1.678 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 2.040      ;
; 1.680 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.309      ; 2.073      ;
; 1.694 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.058      ;
; 1.702 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.024      ; 1.810      ;
; 1.702 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.024      ; 1.810      ;
; 1.708 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.282      ; 2.074      ;
; 1.713 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.301      ; 2.098      ;
; 1.718 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 1.844      ;
; 1.718 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 1.844      ;
; 1.718 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 1.844      ;
; 1.719 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 1.903      ;
; 1.735 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.898      ;
; 1.735 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.898      ;
; 1.735 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.309      ; 2.128      ;
; 1.757 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.024      ; 1.865      ;
; 1.757 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.024      ; 1.865      ;
; 1.768 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.301      ; 2.153      ;
; 1.773 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 1.899      ;
; 1.773 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 1.899      ;
; 1.773 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 1.899      ;
; 1.774 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 1.958      ;
; 1.790 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.953      ;
; 1.790 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.953      ;
; 1.805 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.312      ; 2.201      ;
; 1.809 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.324      ; 2.217      ;
; 1.809 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.324      ; 2.217      ;
; 1.809 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.324      ; 2.217      ;
; 1.842 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.077      ; 2.003      ;
; 1.856 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 2.019      ;
; 1.857 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 2.021      ;
; 1.857 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 2.021      ;
; 1.860 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 2.052      ;
; 1.860 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 2.052      ;
; 1.860 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.312      ; 2.256      ;
; 1.863 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.293      ; 2.240      ;
; 1.863 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.293      ; 2.240      ;
; 1.864 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.324      ; 2.272      ;
; 1.864 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.324      ; 2.272      ;
; 1.864 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.324      ; 2.272      ;
; 1.869 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 2.040      ;
; 1.873 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.312      ; 2.269      ;
; 1.876 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 2.038      ;
; 1.883 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.073      ;
; 1.883 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.073      ;
; 1.883 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.073      ;
; 1.883 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.073      ;
; 1.883 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.073      ;
; 1.883 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.073      ;
; 1.897 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.077      ; 2.058      ;
; 1.911 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 2.074      ;
; 1.912 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 2.076      ;
; 1.912 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 2.076      ;
; 1.915 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 2.107      ;
; 1.915 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 2.107      ;
; 1.916 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.320      ; 2.320      ;
; 1.916 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:20:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 2.098      ;
; 1.918 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.293      ; 2.295      ;
; 1.918 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.293      ; 2.295      ;
; 1.924 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 2.095      ;
; 1.928 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.312      ; 2.324      ;
; 1.931 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 2.093      ;
; 1.938 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.128      ;
; 1.938 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.128      ;
; 1.938 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.128      ;
; 1.938 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.128      ;
; 1.938 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.128      ;
; 1.938 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 2.128      ;
; 1.960 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 2.122      ;
; 1.971 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.320      ; 2.375      ;
; 1.971 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:20:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 2.153      ;
; 1.976 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 0.000        ; 0.304      ; 2.364      ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 25.676 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.675  ; 0.127 ; 3.420    ; 1.405   ; 9.371               ;
;  iCLK            ; -1.675  ; 0.127 ; 3.420    ; 1.405   ; 9.371               ;
; Design-wide TNS  ; -25.512 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  iCLK            ; -25.512 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oALUOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; iInstAddr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstLd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 34443927 ; 130832   ; 18194    ; 1995     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 34443927 ; 130832   ; 18194    ; 1995     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 404      ; 404      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 404      ; 404      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+---------------------------------------------------+
; Unconstrained Paths Summary                       ;
+---------------------------------+--------+--------+
; Property                        ; Setup  ; Hold   ;
+---------------------------------+--------+--------+
; Illegal Clocks                  ; 0      ; 0      ;
; Unconstrained Clocks            ; 0      ; 0      ;
; Unconstrained Input Ports       ; 44     ; 44     ;
; Unconstrained Input Port Paths  ; 395636 ; 395636 ;
; Unconstrained Output Ports      ; 32     ; 32     ;
; Unconstrained Output Port Paths ; 7375   ; 7375   ;
+---------------------------------+--------+--------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; iCLK   ; iCLK  ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Thu Dec 12 17:17:20 2024
Info: Command: quartus_sta --sdc=toolflow.sdc toolflow --do_report_timing
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 15 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'toolflow.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.675
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.675             -25.512 iCLK 
Info (332146): Worst-case hold slack is 0.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.334               0.000 iCLK 
Info (332146): Worst-case recovery slack is 3.420
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.420               0.000 iCLK 
Info (332146): Worst-case removal slack is 2.993
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.993               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.622
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.622               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 19.494 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -1.675
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -1.675 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.125      3.125  R        clock network delay
    Info (332115):      3.357      0.232     uTco  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115):      3.357      0.000 FF  CELL  g_NBITREG_PC|\G_NBit_Reg0:7:REGI|s_Q|q
    Info (332115):      3.705      0.348 FF    IC  s_IMemAddr[7]~4|datad
    Info (332115):      3.830      0.125 FF  CELL  s_IMemAddr[7]~4|combout
    Info (332115):      6.452      2.622 FF    IC  IMem|ram~36972|dataa
    Info (332115):      6.864      0.412 FR  CELL  IMem|ram~36972|combout
    Info (332115):      7.098      0.234 RR    IC  IMem|ram~36973|datab
    Info (332115):      7.516      0.418 RR  CELL  IMem|ram~36973|combout
    Info (332115):      8.910      1.394 RR    IC  IMem|ram~36974|dataa
    Info (332115):      9.249      0.339 RR  CELL  IMem|ram~36974|combout
    Info (332115):     10.224      0.975 RR    IC  IMem|ram~36975|datac
    Info (332115):     10.511      0.287 RR  CELL  IMem|ram~36975|combout
    Info (332115):     10.716      0.205 RR    IC  IMem|ram~36986|datad
    Info (332115):     10.871      0.155 RR  CELL  IMem|ram~36986|combout
    Info (332115):     11.074      0.203 RR    IC  IMem|ram~37029|datad
    Info (332115):     11.229      0.155 RR  CELL  IMem|ram~37029|combout
    Info (332115):     11.433      0.204 RR    IC  IMem|ram~37072|datad
    Info (332115):     11.588      0.155 RR  CELL  IMem|ram~37072|combout
    Info (332115):     13.214      1.626 RR    IC  IMem|ram~37584|datab
    Info (332115):     13.616      0.402 RR  CELL  IMem|ram~37584|combout
    Info (332115):     13.840      0.224 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:3:ADDERI|g_OR|o_F~0|datac
    Info (332115):     14.127      0.287 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:3:ADDERI|g_OR|o_F~0|combout
    Info (332115):     15.235      1.108 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~2|datac
    Info (332115):     15.520      0.285 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~2|combout
    Info (332115):     15.732      0.212 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:6:ADDERI|g_OR|o_F~0|datad
    Info (332115):     15.887      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:6:ADDERI|g_OR|o_F~0|combout
    Info (332115):     16.123      0.236 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:8:ADDERI|g_OR|o_F~2|datad
    Info (332115):     16.278      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:8:ADDERI|g_OR|o_F~2|combout
    Info (332115):     16.504      0.226 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:9:ADDERI|g_OR|o_F~0|datad
    Info (332115):     16.659      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:9:ADDERI|g_OR|o_F~0|combout
    Info (332115):     16.881      0.222 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:11:ADDERI|g_OR|o_F~2|datad
    Info (332115):     17.036      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:11:ADDERI|g_OR|o_F~2|combout
    Info (332115):     17.262      0.226 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:14:ADDERI|g_OR|o_F~2|datad
    Info (332115):     17.417      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:14:ADDERI|g_OR|o_F~2|combout
    Info (332115):     18.104      0.687 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:14:ADDERI|g_OR|o_F~3|datad
    Info (332115):     18.259      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:14:ADDERI|g_OR|o_F~3|combout
    Info (332115):     18.473      0.214 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:15:ADDERI|g_OR|o_F~0|datad
    Info (332115):     18.628      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:15:ADDERI|g_OR|o_F~0|combout
    Info (332115):     18.839      0.211 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:16:ADDERI|g_OR|o_F~0|datad
    Info (332115):     18.994      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:16:ADDERI|g_OR|o_F~0|combout
    Info (332115):     19.213      0.219 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:17:ADDERI|g_OR|o_F~0|datad
    Info (332115):     19.368      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:17:ADDERI|g_OR|o_F~0|combout
    Info (332115):     19.794      0.426 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:19:ADDERI|g_OR|o_F~0|datad
    Info (332115):     19.949      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:19:ADDERI|g_OR|o_F~0|combout
    Info (332115):     20.159      0.210 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:21:ADDERI|g_OR|o_F~0|datad
    Info (332115):     20.314      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:21:ADDERI|g_OR|o_F~0|combout
    Info (332115):     20.526      0.212 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:23:ADDERI|g_OR|o_F~0|datad
    Info (332115):     20.681      0.155 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:23:ADDERI|g_OR|o_F~0|combout
    Info (332115):     21.104      0.423 RR    IC  g_NBITMUX_BrnchCheckMUX|\G_NBit_MUX:24:MUXI|g_Or|o_F~0|datad
    Info (332115):     21.259      0.155 RR  CELL  g_NBITMUX_BrnchCheckMUX|\G_NBit_MUX:24:MUXI|g_Or|o_F~0|combout
    Info (332115):     21.972      0.713 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:25:ADDERI|g_ADD2|o_F|dataa
    Info (332115):     22.330      0.358 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:25:ADDERI|g_ADD2|o_F|combout
    Info (332115):     22.557      0.227 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:27:ADDERI|g_ADD2|o_F|datad
    Info (332115):     22.712      0.155 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:27:ADDERI|g_ADD2|o_F|combout
    Info (332115):     23.755      1.043 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:29:ADDERI|g_ADD2|o_F|datad
    Info (332115):     23.910      0.155 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:29:ADDERI|g_ADD2|o_F|combout
    Info (332115):     24.113      0.203 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F|datad
    Info (332115):     24.268      0.155 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F|combout
    Info (332115):     24.472      0.204 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|datad
    Info (332115):     24.627      0.155 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|combout
    Info (332115):     24.831      0.204 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~2|datad
    Info (332115):     24.970      0.139 RF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~2|combout
    Info (332115):     24.970      0.000 FF    IC  g_NBITREG_PC|\G_NBit_Reg2:31:REGI|s_Q|d
    Info (332115):     25.074      0.104 FF  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.393      3.393  R        clock network delay
    Info (332115):     23.401      0.008           clock pessimism removed
    Info (332115):     23.381     -0.020           clock uncertainty
    Info (332115):     23.399      0.018     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.074
    Info (332115): Data Required Time :    23.399
    Info (332115): Slack              :    -1.675 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.334
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.334 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.965      2.965  R        clock network delay
    Info (332115):      3.197      0.232     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q
    Info (332115):      3.197      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:12:REGI|s_Q|q
    Info (332115):      3.907      0.710 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a8|portadatain[4]
    Info (332115):      3.979      0.072 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.455      3.455  R        clock network delay
    Info (332115):      3.423     -0.032           clock pessimism removed
    Info (332115):      3.423      0.000           clock uncertainty
    Info (332115):      3.645      0.222      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.979
    Info (332115): Data Required Time :     3.645
    Info (332115): Slack              :     0.334 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 3.420
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 3.420 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Stall
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     13.579      3.579  F        clock network delay
    Info (332115):     13.811      0.232     uTco  hazardDetectionUnit:hazard_Detection|o_Stall
    Info (332115):     13.811      0.000 FF  CELL  hazard_Detection|o_Stall|q
    Info (332115):     14.221      0.410 FF    IC  comb~0|dataa
    Info (332115):     14.574      0.353 FF  CELL  comb~0|combout
    Info (332115):     14.802      0.228 FF    IC  comb~1|datad
    Info (332115):     14.927      0.125 FF  CELL  comb~1|combout
    Info (332115):     16.836      1.909 FF    IC  comb~1clkctrl|inclk[0]
    Info (332115):     16.836      0.000 FF  CELL  comb~1clkctrl|outclk
    Info (332115):     18.781      1.945 FF    IC  IDEX_Pipeline_Reg|\G_NBit_RegA:5:REGI|s_Q|clrn
    Info (332115):     19.562      0.781 FR  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.952      2.952  R        clock network delay
    Info (332115):     22.984      0.032           clock pessimism removed
    Info (332115):     22.964     -0.020           clock uncertainty
    Info (332115):     22.982      0.018     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.562
    Info (332115): Data Required Time :    22.982
    Info (332115): Slack              :     3.420 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.993
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.993 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.951      2.951  R        clock network delay
    Info (332115):      3.183      0.232     uTco  hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115):      3.183      0.000 RR  CELL  hazard_Detection|FlushIFIDwaitcycle|s_Q|q
    Info (332115):      3.478      0.295 RR    IC  comb~2|datab
    Info (332115):      3.809      0.331 RR  CELL  comb~2|combout
    Info (332115):      4.003      0.194 RR    IC  comb~4|datac
    Info (332115):      4.277      0.274 RR  CELL  comb~4|combout
    Info (332115):      5.481      1.204 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegInstr:21:REGI|s_Q|clrn
    Info (332115):      6.210      0.729 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.063      3.063  R        clock network delay
    Info (332115):      3.031     -0.032           clock pessimism removed
    Info (332115):      3.031      0.000           clock uncertainty
    Info (332115):      3.217      0.186      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.210
    Info (332115): Data Required Time :     3.217
    Info (332115): Slack              :     2.993 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.220
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.220              -0.854 iCLK 
Info (332146): Worst-case hold slack is 0.333
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.333               0.000 iCLK 
Info (332146): Worst-case recovery slack is 4.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.120               0.000 iCLK 
Info (332146): Worst-case removal slack is 2.753
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.753               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.645               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 20.949 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.220
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -0.220 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.806      2.806  F        clock network delay
    Info (332115):     13.019      0.213     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115):     13.019      0.000 RR  CELL  g_REGFILE|\G_N_Reg:5:REGI|\G_NBit_Reg:6:REGI|s_Q|q
    Info (332115):     13.427      0.408 RR    IC  g_REGFILE|g_MUX_RS|Mux25~12|datad
    Info (332115):     13.571      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~12|combout
    Info (332115):     13.923      0.352 RR    IC  g_REGFILE|g_MUX_RS|Mux25~13|datad
    Info (332115):     14.067      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~13|combout
    Info (332115):     14.953      0.886 RR    IC  g_REGFILE|g_MUX_RS|Mux25~14|datad
    Info (332115):     15.097      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~14|combout
    Info (332115):     15.285      0.188 RR    IC  g_REGFILE|g_MUX_RS|Mux25~15|datad
    Info (332115):     15.429      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~15|combout
    Info (332115):     16.107      0.678 RR    IC  g_REGFILE|g_MUX_RS|Mux25~16|datad
    Info (332115):     16.251      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~16|combout
    Info (332115):     16.436      0.185 RR    IC  g_REGFILE|g_MUX_RS|Mux25~19|datac
    Info (332115):     16.701      0.265 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~19|combout
    Info (332115):     16.890      0.189 RR    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~1|datad
    Info (332115):     17.034      0.144 RR  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~1|combout
    Info (332115):     17.241      0.207 RR    IC  e_equalityModule|Equal0~17|datac
    Info (332115):     17.506      0.265 RR  CELL  e_equalityModule|Equal0~17|combout
    Info (332115):     18.176      0.670 RR    IC  e_equalityModule|Equal0~19|dataa
    Info (332115):     18.568      0.392 RF  CELL  e_equalityModule|Equal0~19|combout
    Info (332115):     19.130      0.562 FF    IC  e_equalityModule|Equal0~31|datab
    Info (332115):     19.439      0.309 FF  CELL  e_equalityModule|Equal0~31|combout
    Info (332115):     19.662      0.223 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~2|datac
    Info (332115):     19.914      0.252 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~2|combout
    Info (332115):     20.144      0.230 FF    IC  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q~0|datad
    Info (332115):     20.278      0.134 FR  CELL  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q~0|combout
    Info (332115):     22.384      2.106 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:5:MUXI|g_Or|o_F~3|datad
    Info (332115):     22.528      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:5:MUXI|g_Or|o_F~3|combout
    Info (332115):     22.717      0.189 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:5:MUXI|g_Or|o_F~4|datad
    Info (332115):     22.861      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:5:MUXI|g_Or|o_F~4|combout
    Info (332115):     22.861      0.000 RR    IC  g_NBITREG_PC|\G_NBit_Reg0:5:REGI|s_Q|d
    Info (332115):     22.941      0.080 RR  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.715      2.715  R        clock network delay
    Info (332115):     22.722      0.007           clock pessimism removed
    Info (332115):     22.702     -0.020           clock uncertainty
    Info (332115):     22.721      0.019     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.941
    Info (332115): Data Required Time :    22.721
    Info (332115): Slack              :    -0.220 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.333
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.333 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.694      2.694  R        clock network delay
    Info (332115):      2.907      0.213     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q
    Info (332115):      2.907      0.000 FF  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:12:REGI|s_Q|q
    Info (332115):      3.557      0.650 FF    IC  DMem|ram_rtl_0|auto_generated|ram_block1a8|portadatain[4]
    Info (332115):      3.636      0.079 FF  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.130      3.130  R        clock network delay
    Info (332115):      3.102     -0.028           clock pessimism removed
    Info (332115):      3.102      0.000           clock uncertainty
    Info (332115):      3.303      0.201      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.636
    Info (332115): Data Required Time :     3.303
    Info (332115): Slack              :     0.333 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 4.120
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 4.120 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Stall
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     13.214      3.214  F        clock network delay
    Info (332115):     13.427      0.213     uTco  hazardDetectionUnit:hazard_Detection|o_Stall
    Info (332115):     13.427      0.000 RR  CELL  hazard_Detection|o_Stall|q
    Info (332115):     13.719      0.292 RR    IC  comb~0|dataa
    Info (332115):     14.026      0.307 RR  CELL  comb~0|combout
    Info (332115):     14.214      0.188 RR    IC  comb~1|datad
    Info (332115):     14.358      0.144 RR  CELL  comb~1|combout
    Info (332115):     16.168      1.810 RR    IC  comb~1clkctrl|inclk[0]
    Info (332115):     16.168      0.000 RR  CELL  comb~1clkctrl|outclk
    Info (332115):     17.897      1.729 RR    IC  IDEX_Pipeline_Reg|\G_NBit_RegA:5:REGI|s_Q|clrn
    Info (332115):     18.587      0.690 RF  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.680      2.680  R        clock network delay
    Info (332115):     22.708      0.028           clock pessimism removed
    Info (332115):     22.688     -0.020           clock uncertainty
    Info (332115):     22.707      0.019     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.587
    Info (332115): Data Required Time :    22.707
    Info (332115): Slack              :     4.120 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.753
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.753 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.679      2.679  R        clock network delay
    Info (332115):      2.892      0.213     uTco  hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115):      2.892      0.000 FF  CELL  hazard_Detection|FlushIFIDwaitcycle|s_Q|q
    Info (332115):      3.231      0.339 FF    IC  comb~2|datab
    Info (332115):      3.527      0.296 FF  CELL  comb~2|combout
    Info (332115):      3.731      0.204 FF    IC  comb~4|datac
    Info (332115):      3.972      0.241 FF  CELL  comb~4|combout
    Info (332115):      5.011      1.039 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegInstr:21:REGI|s_Q|clrn
    Info (332115):      5.674      0.663 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.778      2.778  R        clock network delay
    Info (332115):      2.750     -0.028           clock pessimism removed
    Info (332115):      2.750      0.000           clock uncertainty
    Info (332115):      2.921      0.171      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.674
    Info (332115): Data Required Time :     2.921
    Info (332115): Slack              :     2.753 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 3.911
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.911               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.127
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.127               0.000 iCLK 
Info (332146): Worst-case recovery slack is 6.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.168               0.000 iCLK 
Info (332146): Worst-case removal slack is 1.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.405               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.371               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 25.676 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.911
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.911 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     11.980      1.980  F        clock network delay
    Info (332115):     12.085      0.105     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q
    Info (332115):     12.085      0.000 FF  CELL  g_REGFILE|\G_N_Reg:5:REGI|\G_NBit_Reg:14:REGI|s_Q|q
    Info (332115):     12.241      0.156 FF    IC  g_REGFILE|g_MUX_RS|Mux17~12|datac
    Info (332115):     12.374      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux17~12|combout
    Info (332115):     12.737      0.363 FF    IC  g_REGFILE|g_MUX_RS|Mux17~13|datad
    Info (332115):     12.800      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux17~13|combout
    Info (332115):     12.908      0.108 FF    IC  g_REGFILE|g_MUX_RS|Mux17~14|datad
    Info (332115):     12.971      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux17~14|combout
    Info (332115):     13.481      0.510 FF    IC  g_REGFILE|g_MUX_RS|Mux17~15|datad
    Info (332115):     13.544      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux17~15|combout
    Info (332115):     14.057      0.513 FF    IC  g_REGFILE|g_MUX_RS|Mux17~16|datad
    Info (332115):     14.120      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux17~16|combout
    Info (332115):     14.227      0.107 FF    IC  g_REGFILE|g_MUX_RS|Mux17~19|datad
    Info (332115):     14.290      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux17~19|combout
    Info (332115):     14.809      0.519 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:14:MUXI|g_Or|o_F~1|datad
    Info (332115):     14.872      0.063 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:14:MUXI|g_Or|o_F~1|combout
    Info (332115):     14.993      0.121 FF    IC  e_equalityModule|Equal0~28|datad
    Info (332115):     15.065      0.072 FR  CELL  e_equalityModule|Equal0~28|combout
    Info (332115):     15.156      0.091 RR    IC  e_equalityModule|Equal0~30|datad
    Info (332115):     15.222      0.066 RF  CELL  e_equalityModule|Equal0~30|combout
    Info (332115):     15.463      0.241 FF    IC  e_equalityModule|Equal0~31|dataa
    Info (332115):     15.636      0.173 FF  CELL  e_equalityModule|Equal0~31|combout
    Info (332115):     15.756      0.120 FF    IC  BrnchMux|g_Or|o_F~0|datac
    Info (332115):     15.875      0.119 FR  CELL  BrnchMux|g_Or|o_F~0|combout
    Info (332115):     15.984      0.109 RR    IC  comb~6|datac
    Info (332115):     16.108      0.124 RF  CELL  comb~6|combout
    Info (332115):     17.496      1.388 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:3:MUXI|g_Or|o_F~4|datac
    Info (332115):     17.629      0.133 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:3:MUXI|g_Or|o_F~4|combout
    Info (332115):     17.629      0.000 FF    IC  g_NBITREG_PC|\G_NBit_Reg0:3:REGI|s_Q|d
    Info (332115):     17.679      0.050 FF  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.599      1.599  R        clock network delay
    Info (332115):     21.603      0.004           clock pessimism removed
    Info (332115):     21.583     -0.020           clock uncertainty
    Info (332115):     21.590      0.007     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.679
    Info (332115): Data Required Time :    21.590
    Info (332115): Slack              :     3.911 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.127
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.127 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.580      1.580  R        clock network delay
    Info (332115):      1.685      0.105     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q
    Info (332115):      1.685      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:12:REGI|s_Q|q
    Info (332115):      2.015      0.330 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a8|portadatain[4]
    Info (332115):      2.051      0.036 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.840      1.840  R        clock network delay
    Info (332115):      1.820     -0.020           clock pessimism removed
    Info (332115):      1.820      0.000           clock uncertainty
    Info (332115):      1.924      0.104      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.051
    Info (332115): Data Required Time :     1.924
    Info (332115): Slack              :     0.127 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.168
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.168 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Stall
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.242      2.242  F        clock network delay
    Info (332115):     12.347      0.105     uTco  hazardDetectionUnit:hazard_Detection|o_Stall
    Info (332115):     12.347      0.000 FF  CELL  hazard_Detection|o_Stall|q
    Info (332115):     12.548      0.201 FF    IC  comb~0|dataa
    Info (332115):     12.721      0.173 FF  CELL  comb~0|combout
    Info (332115):     12.829      0.108 FF    IC  comb~1|datad
    Info (332115):     12.892      0.063 FF  CELL  comb~1|combout
    Info (332115):     13.924      1.032 FF    IC  comb~1clkctrl|inclk[0]
    Info (332115):     13.924      0.000 FF  CELL  comb~1clkctrl|outclk
    Info (332115):     15.023      1.099 FF    IC  IDEX_Pipeline_Reg|\G_NBit_RegPC:28:REGI|s_Q|clrn
    Info (332115):     15.414      0.391 FR  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.576      1.576  R        clock network delay
    Info (332115):     21.595      0.019           clock pessimism removed
    Info (332115):     21.575     -0.020           clock uncertainty
    Info (332115):     21.582      0.007     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.414
    Info (332115): Data Required Time :    21.582
    Info (332115): Slack              :     6.168 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.405
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.405 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.566      1.566  R        clock network delay
    Info (332115):      1.671      0.105     uTco  hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115):      1.671      0.000 RR  CELL  hazard_Detection|FlushIFIDwaitcycle|s_Q|q
    Info (332115):      1.807      0.136 RR    IC  comb~2|datab
    Info (332115):      1.962      0.155 RR  CELL  comb~2|combout
    Info (332115):      2.048      0.086 RR    IC  comb~4|datac
    Info (332115):      2.173      0.125 RR  CELL  comb~4|combout
    Info (332115):      2.732      0.559 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegInstr:21:REGI|s_Q|clrn
    Info (332115):      3.098      0.366 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.629      1.629  R        clock network delay
    Info (332115):      1.609     -0.020           clock pessimism removed
    Info (332115):      1.609      0.000           clock uncertainty
    Info (332115):      1.693      0.084      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.098
    Info (332115): Data Required Time :     1.693
    Info (332115): Slack              :     1.405 
    Info (332115): ===================================================================
    Info (332115): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1415 megabytes
    Info: Processing ended: Thu Dec 12 17:17:33 2024
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:19


