<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:02.242</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0002691</applicationNumber><claimCount>14</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.07.15</openDate><openNumber>10-2025-0108201</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 상면과 저면을 포함하고, 상기 상면과 상기 저면을 관통하는 비아홀을 포함하는 코어층; 및 상기 비아홀에 배치되는 비아 전극;을 포함하고, 상기 비아 전극은 제1 금속부, 상기 제1 금속부의 적어도 일부를 둘러싸고 상기 제1 금속부와 다른 물질로 구비된 제2 금속부를 포함하고, 상기 제1 금속부는 상기 제2 금속부와 상기 비아홀의 내벽 사이에 배치된 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 상면과 저면을 포함하고, 상기 상면과 상기 저면을 관통하는 비아홀을 포함하는 코어층; 및상기 비아홀에 배치되는 비아 전극;을 포함하고,상기 비아 전극은 제1 금속부, 상기 제1 금속부의 적어도 일부를 둘러싸고 상기 제1 금속부와 다른 물질로 구비된 제2 금속부를 포함하고,상기 제1 금속부는 상기 제2 금속부와 상기 비아홀의 내벽 사이에 배치된 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 금속부는 상기 코어층의 상면에 인접한 상부 금속충, 상기 코어층의 하면에 인접한 하부 금속층을 포함한 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 상부 금속층과 상기 하부 금속층은 서로 이격된 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 금속부는 상기 비아홀의 내벽에 배치된 시드층을 포함하고,상기 시드층, 상기 상부 금속층, 상기 하부 금속층은 각각 상기 비아홀의 내벽과 수평 방향을 따라 중첩된 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 금속부는 상기 시드층 내측에 배치된 내측 전극부를 포함하고,상기 내측 전극부의 결정립의 크기는 상기 시드층의 결정립의 크기보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 비아홀은 중앙부에서 상기 코어층의 저면을 향해 폭이 증가하고, 상기 중앙부에서 상기 코어층의 상면을 향해 폭이 증가하는 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서,상기 시드층은 상기 코어층의 상면 또는 저면에서 노출된 링 형상의 노출면을 갖는 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제4항에 있어서,상기 시드층은 상기 코어층의 중앙부에서 상기 코어층의 상면 또는 하면을 향해 폭이 증가하는 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제4항에 있어서,상기 시드층은 상기 비아홀의 중앙부에서 상면을 향한 연장방향과 상기 비아홀의 중앙부에서 하면을 향한 연장 방향이 상이한 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제5항에 있어서,상기 시드층은 상기 내측 전극부 보다 산소 친화도(Oxygen Affinity)가 큰 재질을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제5항에 있어서,상기 제1 금속부 상에 배치되는 금속 절연층;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 금속 절연층은 상기 비아 전극의 상면 또는 저면에서 상기 제1 금속부의 내측에 위치하는 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제2 금속부는 상기 비아 전극의 상면 또는 저면에서 상기 금속 절연층의 내측에 위치하는 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제5항에 있어서,상기 시드층의 두께는 상기 내측 전극부의 두께보다 작은 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, Ji Chul</engName><name>정지철</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>HWANG, Deok Ki</engName><name>황덕기</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, Moo Seong</engName><name>김무성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.01.08</receiptDate><receiptNumber>1-1-2024-0023210-97</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240002691.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9366f162581ea5e2a35dea60ca3df1326e6677f894d30ea7ed4647f7e965edc7b829f6fd32ba7a1ea61611b9d1eda5947c6079d4d73eef1d6a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf10656c342785203de5b98f896ab8c27ac11079eaf33d555213e9d74a29426a5ca5f16b31804fbd98cd6ddc51ba04c35d7ffc713e5f0453a9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>