TimeQuest Timing Analyzer report for DuckHuntTop
Mon Apr 22 12:33:28 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK50'
 12. Slow Model Setup: 'SW17'
 13. Slow Model Hold: 'CLOCK50'
 14. Slow Model Hold: 'SW17'
 15. Slow Model Minimum Pulse Width: 'CLOCK50'
 16. Slow Model Minimum Pulse Width: 'SW17'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLOCK50'
 27. Fast Model Setup: 'SW17'
 28. Fast Model Hold: 'CLOCK50'
 29. Fast Model Hold: 'SW17'
 30. Fast Model Minimum Pulse Width: 'CLOCK50'
 31. Fast Model Minimum Pulse Width: 'SW17'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DuckHuntTop                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; CLOCK50    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK50 } ;
; SW17       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW17 }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 261.03 MHz ; 261.03 MHz      ; CLOCK50    ;      ;
; 358.94 MHz ; 358.94 MHz      ; SW17       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; CLOCK50 ; -2.831 ; -125.149      ;
; SW17    ; -1.786 ; -28.386       ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; CLOCK50 ; 0.391 ; 0.000         ;
; SW17    ; 0.662 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; -1.380 ; -51.380             ;
; SW17    ; -1.222 ; -34.222             ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK50'                                                                                                              ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.867      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.802 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.838      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.797 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.833      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.694 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.730      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.728      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.659 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.695      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.650 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 3.688      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.615 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.651      ;
; -2.569 ; clk_gen:inst|count_fast[22] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 3.605      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW17'                                                                                                                    ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.786 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 2.820      ;
; -1.717 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 2.751      ;
; -1.699 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.732      ;
; -1.699 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.732      ;
; -1.699 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.732      ;
; -1.698 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.731      ;
; -1.698 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.731      ;
; -1.696 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.729      ;
; -1.696 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.729      ;
; -1.694 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.727      ;
; -1.691 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.724      ;
; -1.691 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.724      ;
; -1.690 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.723      ;
; -1.690 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.723      ;
; -1.689 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.722      ;
; -1.689 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.722      ;
; -1.688 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.721      ;
; -1.660 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 2.694      ;
; -1.637 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 2.671      ;
; -1.630 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.663      ;
; -1.630 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.663      ;
; -1.630 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.663      ;
; -1.629 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.662      ;
; -1.629 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.662      ;
; -1.627 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.660      ;
; -1.627 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.660      ;
; -1.625 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.658      ;
; -1.622 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.655      ;
; -1.622 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.655      ;
; -1.621 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.654      ;
; -1.621 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.654      ;
; -1.620 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.653      ;
; -1.620 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.653      ;
; -1.619 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.652      ;
; -1.588 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 2.622      ;
; -1.574 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; 0.001      ; 2.611      ;
; -1.573 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.606      ;
; -1.573 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.606      ;
; -1.573 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.606      ;
; -1.572 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.605      ;
; -1.572 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.605      ;
; -1.570 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.603      ;
; -1.568 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.601      ;
; -1.565 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.598      ;
; -1.565 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.598      ;
; -1.564 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.597      ;
; -1.564 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.597      ;
; -1.563 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.596      ;
; -1.563 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.596      ;
; -1.562 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.595      ;
; -1.550 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.583      ;
; -1.550 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.583      ;
; -1.550 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.583      ;
; -1.549 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.582      ;
; -1.549 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.582      ;
; -1.547 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.580      ;
; -1.547 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.580      ;
; -1.545 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.578      ;
; -1.542 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.575      ;
; -1.542 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.575      ;
; -1.541 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.574      ;
; -1.541 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.574      ;
; -1.540 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.573      ;
; -1.540 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.573      ;
; -1.539 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.572      ;
; -1.507 ; duck_hunt:inst1|old_slide_sws[1]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 2.541      ;
; -1.506 ; duck_hunt:inst1|old_slide_sws[6]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 2.540      ;
; -1.501 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.534      ;
; -1.501 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.534      ;
; -1.501 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.534      ;
; -1.500 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.533      ;
; -1.500 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.533      ;
; -1.498 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.531      ;
; -1.498 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.531      ;
; -1.496 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.529      ;
; -1.493 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.526      ;
; -1.493 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.526      ;
; -1.492 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.525      ;
; -1.492 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.525      ;
; -1.491 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.524      ;
; -1.491 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.524      ;
; -1.490 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.523      ;
; -1.487 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.523      ;
; -1.487 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.523      ;
; -1.487 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.523      ;
; -1.486 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.522      ;
; -1.486 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.522      ;
; -1.484 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.520      ;
; -1.484 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.520      ;
; -1.482 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.518      ;
; -1.479 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.515      ;
; -1.479 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.515      ;
; -1.478 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.514      ;
; -1.478 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.514      ;
; -1.477 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.513      ;
; -1.477 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.513      ;
; -1.476 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 2.512      ;
; -1.475 ; duck_hunt:inst1|old_slide_sws[9]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; 0.001      ; 2.512      ;
; -1.420 ; duck_hunt:inst1|old_slide_sws[1]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 2.453      ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK50'                                                                                                              ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; clk_gen:inst|clock_fast_int ; clk_gen:inst|clock_fast_int ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_gen:inst|clock_10hz_int ; clk_gen:inst|clock_10hz_int ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.541 ; clk_gen:inst|count_10hz[22] ; clk_gen:inst|count_10hz[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; clk_gen:inst|count_fast[22] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.808      ;
; 0.788 ; clk_gen:inst|count_10hz[2]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.793 ; clk_gen:inst|count_10hz[4]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.059      ;
; 0.795 ; clk_gen:inst|count_fast[2]  ; clk_gen:inst|count_fast[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; clk_gen:inst|count_10hz[11] ; clk_gen:inst|count_10hz[11] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.806 ; clk_gen:inst|count_fast[9]  ; clk_gen:inst|count_fast[9]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; clk_gen:inst|count_fast[4]  ; clk_gen:inst|count_fast[4]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; clk_gen:inst|count_fast[6]  ; clk_gen:inst|count_fast[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; clk_gen:inst|count_fast[13] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; clk_gen:inst|count_fast[15] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; clk_gen:inst|count_10hz[13] ; clk_gen:inst|count_10hz[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; clk_gen:inst|count_fast[8]  ; clk_gen:inst|count_fast[8]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clk_gen:inst|count_fast[10] ; clk_gen:inst|count_fast[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clk_gen:inst|count_10hz[15] ; clk_gen:inst|count_10hz[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; clk_gen:inst|count_10hz[10] ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[12] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; clk_gen:inst|count_10hz[18] ; clk_gen:inst|count_10hz[18] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; clk_gen:inst|count_fast[12] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; clk_gen:inst|count_10hz[20] ; clk_gen:inst|count_10hz[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.082      ;
; 0.828 ; clk_gen:inst|count_10hz[0]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; clk_gen:inst|count_10hz[1]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.094      ;
; 0.834 ; clk_gen:inst|count_fast[3]  ; clk_gen:inst|count_fast[3]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; clk_gen:inst|count_10hz[3]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; clk_gen:inst|count_fast[0]  ; clk_gen:inst|count_fast[0]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; clk_gen:inst|count_fast[1]  ; clk_gen:inst|count_fast[1]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; clk_gen:inst|count_fast[5]  ; clk_gen:inst|count_fast[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; clk_gen:inst|count_fast[14] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; clk_gen:inst|count_fast[16] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_gen:inst|count_10hz[21] ; clk_gen:inst|count_10hz[21] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; clk_gen:inst|count_10hz[19] ; clk_gen:inst|count_10hz[19] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clk_gen:inst|count_10hz[14] ; clk_gen:inst|count_10hz[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; clk_gen:inst|count_10hz[16] ; clk_gen:inst|count_10hz[16] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; clk_gen:inst|count_10hz[17] ; clk_gen:inst|count_10hz[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.978 ; clk_gen:inst|count_fast[7]  ; clk_gen:inst|count_fast[7]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.245      ;
; 0.983 ; clk_gen:inst|count_fast[17] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.249      ;
; 1.013 ; clk_gen:inst|count_10hz[6]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.279      ;
; 1.176 ; clk_gen:inst|count_10hz[4]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.442      ;
; 1.178 ; clk_gen:inst|count_10hz[11] ; clk_gen:inst|count_10hz[12] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.189 ; clk_gen:inst|count_fast[9]  ; clk_gen:inst|count_fast[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; clk_gen:inst|count_fast[4]  ; clk_gen:inst|count_fast[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; clk_gen:inst|count_fast[13] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; clk_gen:inst|count_fast[15] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; clk_gen:inst|count_10hz[13] ; clk_gen:inst|count_10hz[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; clk_gen:inst|count_fast[6]  ; clk_gen:inst|count_fast[7]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; clk_gen:inst|count_fast[8]  ; clk_gen:inst|count_fast[9]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clk_gen:inst|count_10hz[15] ; clk_gen:inst|count_10hz[16] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.463      ;
; 1.198 ; clk_gen:inst|count_fast[12] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.464      ;
; 1.199 ; clk_gen:inst|count_10hz[20] ; clk_gen:inst|count_10hz[21] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.465      ;
; 1.214 ; clk_gen:inst|count_10hz[1]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; clk_gen:inst|count_10hz[0]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.480      ;
; 1.220 ; clk_gen:inst|count_10hz[3]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.486      ;
; 1.220 ; clk_gen:inst|count_fast[3]  ; clk_gen:inst|count_fast[4]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.486      ;
; 1.221 ; clk_gen:inst|count_fast[1]  ; clk_gen:inst|count_fast[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; clk_gen:inst|count_fast[0]  ; clk_gen:inst|count_fast[1]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.487      ;
; 1.223 ; clk_gen:inst|count_fast[5]  ; clk_gen:inst|count_fast[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.489      ;
; 1.223 ; clk_gen:inst|count_fast[14] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.489      ;
; 1.223 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; clk_gen:inst|count_10hz[15] ; clk_gen:inst|clock_10hz_int ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_gen:inst|count_10hz[21] ; clk_gen:inst|count_10hz[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_gen:inst|count_fast[16] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; clk_gen:inst|count_10hz[19] ; clk_gen:inst|count_10hz[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; clk_gen:inst|count_10hz[14] ; clk_gen:inst|count_10hz[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clk_gen:inst|count_10hz[16] ; clk_gen:inst|count_10hz[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; clk_gen:inst|count_10hz[17] ; clk_gen:inst|count_10hz[18] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.498      ;
; 1.247 ; clk_gen:inst|count_10hz[4]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.513      ;
; 1.249 ; clk_gen:inst|count_10hz[11] ; clk_gen:inst|count_10hz[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.515      ;
; 1.256 ; clk_gen:inst|count_10hz[16] ; clk_gen:inst|clock_10hz_int ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.522      ;
; 1.262 ; clk_gen:inst|count_fast[4]  ; clk_gen:inst|count_fast[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; clk_gen:inst|count_fast[6]  ; clk_gen:inst|count_fast[8]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; clk_gen:inst|count_10hz[2]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; clk_gen:inst|count_fast[13] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; clk_gen:inst|count_fast[15] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; clk_gen:inst|count_10hz[13] ; clk_gen:inst|count_10hz[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; clk_gen:inst|count_fast[8]  ; clk_gen:inst|count_fast[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; clk_gen:inst|count_10hz[15] ; clk_gen:inst|count_10hz[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.530      ;
; 1.266 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.532      ;
; 1.267 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.533      ;
; 1.269 ; clk_gen:inst|count_fast[12] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.535      ;
; 1.270 ; clk_gen:inst|count_fast[2]  ; clk_gen:inst|count_fast[3]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.536      ;
; 1.270 ; clk_gen:inst|count_10hz[20] ; clk_gen:inst|count_10hz[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.536      ;
; 1.285 ; clk_gen:inst|count_10hz[0]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.551      ;
; 1.288 ; clk_gen:inst|count_10hz[10] ; clk_gen:inst|count_10hz[11] ; CLOCK50      ; CLOCK50     ; 0.000        ; -0.002     ; 1.552      ;
; 1.289 ; clk_gen:inst|count_10hz[18] ; clk_gen:inst|count_10hz[19] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.555      ;
; 1.291 ; clk_gen:inst|count_10hz[3]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 1.557      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW17'                                                                                                                    ;
+-------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.662 ; duck_hunt:inst1|bits[11]          ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.928      ;
; 0.664 ; duck_hunt:inst1|bits[0]           ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.930      ;
; 0.797 ; duck_hunt:inst1|bits[1]           ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.063      ;
; 0.804 ; duck_hunt:inst1|bits[2]           ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.070      ;
; 0.810 ; duck_hunt:inst1|bits[13]          ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.076      ;
; 0.838 ; duck_hunt:inst1|bits[15]          ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; duck_hunt:inst1|bits[9]           ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.107      ;
; 0.852 ; duck_hunt:inst1|bits[6]           ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; -0.001     ; 1.117      ;
; 0.897 ; duck_hunt:inst1|bits[4]           ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.163      ;
; 0.995 ; duck_hunt:inst1|bits[14]          ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.261      ;
; 0.995 ; duck_hunt:inst1|bits[12]          ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.261      ;
; 1.010 ; duck_hunt:inst1|bits[7]           ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.277      ;
; 1.022 ; duck_hunt:inst1|bits[5]           ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.288      ;
; 1.061 ; duck_hunt:inst1|bits[6]           ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.327      ;
; 1.069 ; duck_hunt:inst1|bits[8]           ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.335      ;
; 1.247 ; duck_hunt:inst1|bits[10]          ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.513      ;
; 1.365 ; duck_hunt:inst1|bits[5]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.632      ;
; 1.422 ; duck_hunt:inst1|bits[1]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.689      ;
; 1.441 ; duck_hunt:inst1|bits[6]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.707      ;
; 1.460 ; duck_hunt:inst1|bits[1]           ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.726      ;
; 1.470 ; duck_hunt:inst1|bits[9]           ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.736      ;
; 1.532 ; duck_hunt:inst1|bits[2]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.799      ;
; 1.540 ; duck_hunt:inst1|bits[8]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.807      ;
; 1.542 ; duck_hunt:inst1|bits[3]           ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.808      ;
; 1.545 ; duck_hunt:inst1|bits[4]           ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.811      ;
; 1.597 ; duck_hunt:inst1|bits[7]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.864      ;
; 1.607 ; duck_hunt:inst1|bits[8]           ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.873      ;
; 1.609 ; duck_hunt:inst1|bits[12]          ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.875      ;
; 1.625 ; duck_hunt:inst1|bits[0]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.892      ;
; 1.630 ; duck_hunt:inst1|bits[5]           ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.896      ;
; 1.631 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.897      ;
; 1.632 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.898      ;
; 1.633 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.899      ;
; 1.633 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.899      ;
; 1.633 ; duck_hunt:inst1|bits[7]           ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.899      ;
; 1.634 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.900      ;
; 1.634 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.900      ;
; 1.637 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.903      ;
; 1.639 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.905      ;
; 1.639 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.905      ;
; 1.641 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.907      ;
; 1.641 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.907      ;
; 1.642 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.908      ;
; 1.643 ; duck_hunt:inst1|bits[12]          ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.910      ;
; 1.648 ; duck_hunt:inst1|bits[15]          ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.914      ;
; 1.648 ; duck_hunt:inst1|bits[0]           ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.914      ;
; 1.662 ; duck_hunt:inst1|bits[13]          ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.928      ;
; 1.666 ; duck_hunt:inst1|bits[3]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.933      ;
; 1.684 ; duck_hunt:inst1|bits[11]          ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.951      ;
; 1.706 ; duck_hunt:inst1|bits[4]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.973      ;
; 1.727 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.993      ;
; 1.728 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.994      ;
; 1.728 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.994      ;
; 1.729 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 0.000        ; 0.001      ; 1.996      ;
; 1.729 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.995      ;
; 1.729 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.995      ;
; 1.730 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.996      ;
; 1.730 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.996      ;
; 1.733 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.999      ;
; 1.735 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.001      ;
; 1.735 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.001      ;
; 1.737 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.003      ;
; 1.737 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.003      ;
; 1.738 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.004      ;
; 1.738 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.004      ;
; 1.738 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.004      ;
; 1.741 ; duck_hunt:inst1|bits[14]          ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.007      ;
; 1.772 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.038      ;
; 1.773 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.039      ;
; 1.773 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.039      ;
; 1.774 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.040      ;
; 1.774 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.040      ;
; 1.775 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.041      ;
; 1.775 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.041      ;
; 1.778 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.044      ;
; 1.780 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.046      ;
; 1.780 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.046      ;
; 1.782 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.048      ;
; 1.782 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.048      ;
; 1.782 ; duck_hunt:inst1|bits[14]          ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 2.049      ;
; 1.783 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.049      ;
; 1.783 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.049      ;
; 1.798 ; duck_hunt:inst1|bits[10]          ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.064      ;
; 1.812 ; duck_hunt:inst1|bits[9]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 2.079      ;
; 1.824 ; duck_hunt:inst1|bits[11]          ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.090      ;
; 1.825 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 0.000        ; 0.001      ; 2.092      ;
; 1.826 ; duck_hunt:inst1|bits[10]          ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 2.093      ;
; 1.870 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 0.000        ; 0.001      ; 2.137      ;
; 1.894 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.160      ;
; 1.895 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.161      ;
; 1.895 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.161      ;
; 1.896 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.162      ;
; 1.896 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.162      ;
; 1.897 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.163      ;
; 1.897 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.163      ;
; 1.900 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 2.166      ;
+-------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK50'                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK50 ; Rise       ; CLOCK50                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|clock_10hz_int ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|clock_10hz_int ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|clock_fast_int ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|clock_fast_int ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|fastclock      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|fastclock      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|slowclock      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW17'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW17  ; Rise       ; SW17                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|wc_int            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|wc_int            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; SW17|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; SW17|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[9]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW17       ; 4.326  ; 4.326  ; Rise       ; SW17            ;
;  KEY[0]   ; SW17       ; 4.326  ; 4.326  ; Rise       ; SW17            ;
; SW[*]     ; SW17       ; 4.795  ; 4.795  ; Rise       ; SW17            ;
;  SW[0]    ; SW17       ; 1.384  ; 1.384  ; Rise       ; SW17            ;
;  SW[1]    ; SW17       ; 1.535  ; 1.535  ; Rise       ; SW17            ;
;  SW[2]    ; SW17       ; 1.321  ; 1.321  ; Rise       ; SW17            ;
;  SW[3]    ; SW17       ; -0.087 ; -0.087 ; Rise       ; SW17            ;
;  SW[4]    ; SW17       ; -0.099 ; -0.099 ; Rise       ; SW17            ;
;  SW[5]    ; SW17       ; -0.151 ; -0.151 ; Rise       ; SW17            ;
;  SW[6]    ; SW17       ; -0.364 ; -0.364 ; Rise       ; SW17            ;
;  SW[7]    ; SW17       ; 1.117  ; 1.117  ; Rise       ; SW17            ;
;  SW[8]    ; SW17       ; 1.310  ; 1.310  ; Rise       ; SW17            ;
;  SW[9]    ; SW17       ; 0.921  ; 0.921  ; Rise       ; SW17            ;
;  SW[10]   ; SW17       ; 1.171  ; 1.171  ; Rise       ; SW17            ;
;  SW[11]   ; SW17       ; 0.686  ; 0.686  ; Rise       ; SW17            ;
;  SW[12]   ; SW17       ; 0.610  ; 0.610  ; Rise       ; SW17            ;
;  SW[13]   ; SW17       ; 4.795  ; 4.795  ; Rise       ; SW17            ;
;  SW[14]   ; SW17       ; 4.614  ; 4.614  ; Rise       ; SW17            ;
;  SW[15]   ; SW17       ; 4.465  ; 4.465  ; Rise       ; SW17            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW17       ; -3.374 ; -3.374 ; Rise       ; SW17            ;
;  KEY[0]   ; SW17       ; -3.374 ; -3.374 ; Rise       ; SW17            ;
; SW[*]     ; SW17       ; 2.603  ; 2.603  ; Rise       ; SW17            ;
;  SW[0]    ; SW17       ; 0.984  ; 0.984  ; Rise       ; SW17            ;
;  SW[1]    ; SW17       ; 0.750  ; 0.750  ; Rise       ; SW17            ;
;  SW[2]    ; SW17       ; 1.116  ; 1.116  ; Rise       ; SW17            ;
;  SW[3]    ; SW17       ; 2.569  ; 2.569  ; Rise       ; SW17            ;
;  SW[4]    ; SW17       ; 2.452  ; 2.452  ; Rise       ; SW17            ;
;  SW[5]    ; SW17       ; 2.596  ; 2.596  ; Rise       ; SW17            ;
;  SW[6]    ; SW17       ; 2.603  ; 2.603  ; Rise       ; SW17            ;
;  SW[7]    ; SW17       ; 1.036  ; 1.036  ; Rise       ; SW17            ;
;  SW[8]    ; SW17       ; 0.812  ; 0.812  ; Rise       ; SW17            ;
;  SW[9]    ; SW17       ; 1.147  ; 1.147  ; Rise       ; SW17            ;
;  SW[10]   ; SW17       ; 1.147  ; 1.147  ; Rise       ; SW17            ;
;  SW[11]   ; SW17       ; 1.021  ; 1.021  ; Rise       ; SW17            ;
;  SW[12]   ; SW17       ; 1.187  ; 1.187  ; Rise       ; SW17            ;
;  SW[13]   ; SW17       ; -2.904 ; -2.904 ; Rise       ; SW17            ;
;  SW[14]   ; SW17       ; -2.778 ; -2.778 ; Rise       ; SW17            ;
;  SW[15]   ; SW17       ; -2.625 ; -2.625 ; Rise       ; SW17            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDS[*]   ; SW17       ; 10.198 ; 10.198 ; Rise       ; SW17            ;
;  LEDS[0]  ; SW17       ; 9.051  ; 9.051  ; Rise       ; SW17            ;
;  LEDS[1]  ; SW17       ; 9.965  ; 9.965  ; Rise       ; SW17            ;
;  LEDS[2]  ; SW17       ; 9.674  ; 9.674  ; Rise       ; SW17            ;
;  LEDS[3]  ; SW17       ; 10.070 ; 10.070 ; Rise       ; SW17            ;
;  LEDS[4]  ; SW17       ; 10.198 ; 10.198 ; Rise       ; SW17            ;
;  LEDS[5]  ; SW17       ; 9.250  ; 9.250  ; Rise       ; SW17            ;
;  LEDS[6]  ; SW17       ; 8.820  ; 8.820  ; Rise       ; SW17            ;
;  LEDS[7]  ; SW17       ; 9.758  ; 9.758  ; Rise       ; SW17            ;
;  LEDS[8]  ; SW17       ; 8.303  ; 8.303  ; Rise       ; SW17            ;
;  LEDS[9]  ; SW17       ; 8.314  ; 8.314  ; Rise       ; SW17            ;
;  LEDS[10] ; SW17       ; 8.356  ; 8.356  ; Rise       ; SW17            ;
;  LEDS[11] ; SW17       ; 8.314  ; 8.314  ; Rise       ; SW17            ;
;  LEDS[12] ; SW17       ; 8.111  ; 8.111  ; Rise       ; SW17            ;
;  LEDS[13] ; SW17       ; 8.112  ; 8.112  ; Rise       ; SW17            ;
;  LEDS[14] ; SW17       ; 8.459  ; 8.459  ; Rise       ; SW17            ;
;  LEDS[15] ; SW17       ; 8.351  ; 8.351  ; Rise       ; SW17            ;
; SS0[*]    ; SW17       ; 10.970 ; 10.970 ; Rise       ; SW17            ;
;  SS0[0]   ; SW17       ; 10.955 ; 10.955 ; Rise       ; SW17            ;
;  SS0[2]   ; SW17       ; 10.970 ; 10.970 ; Rise       ; SW17            ;
;  SS0[3]   ; SW17       ; 10.673 ; 10.673 ; Rise       ; SW17            ;
;  SS0[5]   ; SW17       ; 10.663 ; 10.663 ; Rise       ; SW17            ;
;  SS0[6]   ; SW17       ; 10.663 ; 10.663 ; Rise       ; SW17            ;
; SS1[*]    ; SW17       ; 11.849 ; 11.849 ; Rise       ; SW17            ;
;  SS1[0]   ; SW17       ; 11.849 ; 11.849 ; Rise       ; SW17            ;
;  SS1[1]   ; SW17       ; 11.849 ; 11.849 ; Rise       ; SW17            ;
;  SS1[2]   ; SW17       ; 11.676 ; 11.676 ; Rise       ; SW17            ;
;  SS1[4]   ; SW17       ; 11.696 ; 11.696 ; Rise       ; SW17            ;
;  SS1[5]   ; SW17       ; 11.397 ; 11.397 ; Rise       ; SW17            ;
; SS2[*]    ; SW17       ; 11.431 ; 11.431 ; Rise       ; SW17            ;
;  SS2[0]   ; SW17       ; 11.417 ; 11.417 ; Rise       ; SW17            ;
;  SS2[3]   ; SW17       ; 11.431 ; 11.431 ; Rise       ; SW17            ;
;  SS2[4]   ; SW17       ; 11.361 ; 11.361 ; Rise       ; SW17            ;
;  SS2[5]   ; SW17       ; 11.361 ; 11.361 ; Rise       ; SW17            ;
;  SS2[6]   ; SW17       ; 11.351 ; 11.351 ; Rise       ; SW17            ;
; SS3[*]    ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[0]   ; SW17       ; 11.341 ; 11.341 ; Rise       ; SW17            ;
;  SS3[1]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[2]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[3]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[4]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[5]   ; SW17       ; 10.846 ; 10.846 ; Rise       ; SW17            ;
;  SS3[6]   ; SW17       ; 10.856 ; 10.856 ; Rise       ; SW17            ;
; SS4[*]    ; SW17       ; 11.835 ; 11.835 ; Rise       ; SW17            ;
;  SS4[0]   ; SW17       ; 11.825 ; 11.825 ; Rise       ; SW17            ;
;  SS4[1]   ; SW17       ; 11.835 ; 11.835 ; Rise       ; SW17            ;
;  SS4[2]   ; SW17       ; 11.835 ; 11.835 ; Rise       ; SW17            ;
;  SS4[4]   ; SW17       ; 11.830 ; 11.830 ; Rise       ; SW17            ;
;  SS4[5]   ; SW17       ; 11.830 ; 11.830 ; Rise       ; SW17            ;
;  SS4[6]   ; SW17       ; 11.819 ; 11.819 ; Rise       ; SW17            ;
; SS5[*]    ; SW17       ; 11.819 ; 11.819 ; Rise       ; SW17            ;
;  SS5[0]   ; SW17       ; 11.819 ; 11.819 ; Rise       ; SW17            ;
;  SS5[4]   ; SW17       ; 11.783 ; 11.783 ; Rise       ; SW17            ;
;  SS5[5]   ; SW17       ; 11.783 ; 11.783 ; Rise       ; SW17            ;
; SS6[*]    ; SW17       ; 11.846 ; 11.846 ; Rise       ; SW17            ;
;  SS6[0]   ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[1]   ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[2]   ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[4]   ; SW17       ; 11.846 ; 11.846 ; Rise       ; SW17            ;
;  SS6[5]   ; SW17       ; 11.826 ; 11.826 ; Rise       ; SW17            ;
;  SS6[6]   ; SW17       ; 11.826 ; 11.826 ; Rise       ; SW17            ;
; SS7[*]    ; SW17       ; 11.557 ; 11.557 ; Rise       ; SW17            ;
;  SS7[0]   ; SW17       ; 11.548 ; 11.548 ; Rise       ; SW17            ;
;  SS7[1]   ; SW17       ; 11.548 ; 11.548 ; Rise       ; SW17            ;
;  SS7[4]   ; SW17       ; 11.518 ; 11.518 ; Rise       ; SW17            ;
;  SS7[5]   ; SW17       ; 11.557 ; 11.557 ; Rise       ; SW17            ;
;  SS7[6]   ; SW17       ; 11.557 ; 11.557 ; Rise       ; SW17            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDS[*]   ; SW17       ; 8.111  ; 8.111  ; Rise       ; SW17            ;
;  LEDS[0]  ; SW17       ; 9.051  ; 9.051  ; Rise       ; SW17            ;
;  LEDS[1]  ; SW17       ; 9.965  ; 9.965  ; Rise       ; SW17            ;
;  LEDS[2]  ; SW17       ; 9.674  ; 9.674  ; Rise       ; SW17            ;
;  LEDS[3]  ; SW17       ; 10.070 ; 10.070 ; Rise       ; SW17            ;
;  LEDS[4]  ; SW17       ; 10.198 ; 10.198 ; Rise       ; SW17            ;
;  LEDS[5]  ; SW17       ; 9.250  ; 9.250  ; Rise       ; SW17            ;
;  LEDS[6]  ; SW17       ; 8.820  ; 8.820  ; Rise       ; SW17            ;
;  LEDS[7]  ; SW17       ; 9.758  ; 9.758  ; Rise       ; SW17            ;
;  LEDS[8]  ; SW17       ; 8.303  ; 8.303  ; Rise       ; SW17            ;
;  LEDS[9]  ; SW17       ; 8.314  ; 8.314  ; Rise       ; SW17            ;
;  LEDS[10] ; SW17       ; 8.356  ; 8.356  ; Rise       ; SW17            ;
;  LEDS[11] ; SW17       ; 8.314  ; 8.314  ; Rise       ; SW17            ;
;  LEDS[12] ; SW17       ; 8.111  ; 8.111  ; Rise       ; SW17            ;
;  LEDS[13] ; SW17       ; 8.112  ; 8.112  ; Rise       ; SW17            ;
;  LEDS[14] ; SW17       ; 8.459  ; 8.459  ; Rise       ; SW17            ;
;  LEDS[15] ; SW17       ; 8.351  ; 8.351  ; Rise       ; SW17            ;
; SS0[*]    ; SW17       ; 10.663 ; 10.663 ; Rise       ; SW17            ;
;  SS0[0]   ; SW17       ; 10.955 ; 10.955 ; Rise       ; SW17            ;
;  SS0[2]   ; SW17       ; 10.970 ; 10.970 ; Rise       ; SW17            ;
;  SS0[3]   ; SW17       ; 10.673 ; 10.673 ; Rise       ; SW17            ;
;  SS0[5]   ; SW17       ; 10.663 ; 10.663 ; Rise       ; SW17            ;
;  SS0[6]   ; SW17       ; 10.663 ; 10.663 ; Rise       ; SW17            ;
; SS1[*]    ; SW17       ; 11.397 ; 11.397 ; Rise       ; SW17            ;
;  SS1[0]   ; SW17       ; 11.849 ; 11.849 ; Rise       ; SW17            ;
;  SS1[1]   ; SW17       ; 11.849 ; 11.849 ; Rise       ; SW17            ;
;  SS1[2]   ; SW17       ; 11.676 ; 11.676 ; Rise       ; SW17            ;
;  SS1[4]   ; SW17       ; 11.696 ; 11.696 ; Rise       ; SW17            ;
;  SS1[5]   ; SW17       ; 11.397 ; 11.397 ; Rise       ; SW17            ;
; SS2[*]    ; SW17       ; 11.351 ; 11.351 ; Rise       ; SW17            ;
;  SS2[0]   ; SW17       ; 11.417 ; 11.417 ; Rise       ; SW17            ;
;  SS2[3]   ; SW17       ; 11.431 ; 11.431 ; Rise       ; SW17            ;
;  SS2[4]   ; SW17       ; 11.361 ; 11.361 ; Rise       ; SW17            ;
;  SS2[5]   ; SW17       ; 11.361 ; 11.361 ; Rise       ; SW17            ;
;  SS2[6]   ; SW17       ; 11.351 ; 11.351 ; Rise       ; SW17            ;
; SS3[*]    ; SW17       ; 10.846 ; 10.846 ; Rise       ; SW17            ;
;  SS3[0]   ; SW17       ; 11.341 ; 11.341 ; Rise       ; SW17            ;
;  SS3[1]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[2]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[3]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[4]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[5]   ; SW17       ; 10.846 ; 10.846 ; Rise       ; SW17            ;
;  SS3[6]   ; SW17       ; 10.856 ; 10.856 ; Rise       ; SW17            ;
; SS4[*]    ; SW17       ; 11.819 ; 11.819 ; Rise       ; SW17            ;
;  SS4[0]   ; SW17       ; 11.825 ; 11.825 ; Rise       ; SW17            ;
;  SS4[1]   ; SW17       ; 11.835 ; 11.835 ; Rise       ; SW17            ;
;  SS4[2]   ; SW17       ; 11.835 ; 11.835 ; Rise       ; SW17            ;
;  SS4[4]   ; SW17       ; 11.830 ; 11.830 ; Rise       ; SW17            ;
;  SS4[5]   ; SW17       ; 11.830 ; 11.830 ; Rise       ; SW17            ;
;  SS4[6]   ; SW17       ; 11.819 ; 11.819 ; Rise       ; SW17            ;
; SS5[*]    ; SW17       ; 11.783 ; 11.783 ; Rise       ; SW17            ;
;  SS5[0]   ; SW17       ; 11.819 ; 11.819 ; Rise       ; SW17            ;
;  SS5[4]   ; SW17       ; 11.783 ; 11.783 ; Rise       ; SW17            ;
;  SS5[5]   ; SW17       ; 11.783 ; 11.783 ; Rise       ; SW17            ;
; SS6[*]    ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[0]   ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[1]   ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[2]   ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[4]   ; SW17       ; 11.846 ; 11.846 ; Rise       ; SW17            ;
;  SS6[5]   ; SW17       ; 11.826 ; 11.826 ; Rise       ; SW17            ;
;  SS6[6]   ; SW17       ; 11.826 ; 11.826 ; Rise       ; SW17            ;
; SS7[*]    ; SW17       ; 11.518 ; 11.518 ; Rise       ; SW17            ;
;  SS7[0]   ; SW17       ; 11.548 ; 11.548 ; Rise       ; SW17            ;
;  SS7[1]   ; SW17       ; 11.548 ; 11.548 ; Rise       ; SW17            ;
;  SS7[4]   ; SW17       ; 11.518 ; 11.518 ; Rise       ; SW17            ;
;  SS7[5]   ; SW17       ; 11.557 ; 11.557 ; Rise       ; SW17            ;
;  SS7[6]   ; SW17       ; 11.557 ; 11.557 ; Rise       ; SW17            ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; CLOCK50 ; -0.750 ; -30.821       ;
; SW17    ; -0.241 ; -3.519        ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; CLOCK50 ; 0.215 ; 0.000         ;
; SW17    ; 0.295 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; -1.380 ; -51.380             ;
; SW17    ; -1.222 ; -34.222             ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK50'                                                                                                              ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.782      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.773      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.731 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.763      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.743      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.735      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.002      ; 1.720      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.708      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.693      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.652 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.684      ;
; -0.629 ; clk_gen:inst|count_fast[22] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 1.000        ; 0.000      ; 1.661      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW17'                                                                                                                    ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.241 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 1.271      ;
; -0.222 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.251      ;
; -0.222 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.251      ;
; -0.222 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.251      ;
; -0.221 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.250      ;
; -0.221 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.250      ;
; -0.220 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 1.250      ;
; -0.219 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.248      ;
; -0.219 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.248      ;
; -0.219 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 1.249      ;
; -0.217 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.246      ;
; -0.214 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.243      ;
; -0.214 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.243      ;
; -0.213 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.242      ;
; -0.213 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.242      ;
; -0.212 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.241      ;
; -0.212 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.241      ;
; -0.211 ; duck_hunt:inst1|old_slide_sws[3]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.240      ;
; -0.208 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; 0.001      ; 1.241      ;
; -0.201 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.230      ;
; -0.201 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.230      ;
; -0.201 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.230      ;
; -0.200 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.229      ;
; -0.200 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.229      ;
; -0.200 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.229      ;
; -0.200 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.229      ;
; -0.200 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.229      ;
; -0.199 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.228      ;
; -0.199 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.228      ;
; -0.198 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.227      ;
; -0.198 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.227      ;
; -0.197 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.226      ;
; -0.197 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.226      ;
; -0.196 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.225      ;
; -0.195 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 1.225      ;
; -0.195 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.224      ;
; -0.193 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.222      ;
; -0.193 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.222      ;
; -0.192 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.221      ;
; -0.192 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.221      ;
; -0.192 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.221      ;
; -0.192 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.221      ;
; -0.191 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.220      ;
; -0.191 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.220      ;
; -0.191 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.220      ;
; -0.191 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.220      ;
; -0.190 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.219      ;
; -0.190 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.219      ;
; -0.190 ; duck_hunt:inst1|old_slide_sws[5]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.219      ;
; -0.189 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; duck_hunt:inst1|old_slide_sws[2]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.218      ;
; -0.188 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.220      ;
; -0.186 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.218      ;
; -0.184 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.216      ;
; -0.182 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 1.212      ;
; -0.181 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.213      ;
; -0.181 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.213      ;
; -0.180 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.212      ;
; -0.180 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.212      ;
; -0.179 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.211      ;
; -0.179 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.211      ;
; -0.178 ; duck_hunt:inst1|old_slide_sws[10] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; 0.000      ; 1.210      ;
; -0.176 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.205      ;
; -0.175 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.204      ;
; -0.175 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.204      ;
; -0.173 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.202      ;
; -0.173 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.202      ;
; -0.171 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.200      ;
; -0.168 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.197      ;
; -0.168 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.197      ;
; -0.167 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.196      ;
; -0.167 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.196      ;
; -0.166 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.195      ;
; -0.166 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.195      ;
; -0.165 ; duck_hunt:inst1|old_slide_sws[4]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.194      ;
; -0.163 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.192      ;
; -0.163 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.192      ;
; -0.163 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.192      ;
; -0.162 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.191      ;
; -0.162 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.191      ;
; -0.160 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.189      ;
; -0.160 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.189      ;
; -0.158 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.187      ;
; -0.156 ; duck_hunt:inst1|old_slide_sws[1]  ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 1.000        ; -0.002     ; 1.186      ;
; -0.155 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.184      ;
; -0.155 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.184      ;
; -0.154 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.183      ;
; -0.154 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.183      ;
; -0.153 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.182      ;
; -0.153 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.182      ;
; -0.152 ; duck_hunt:inst1|old_slide_sws[0]  ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.181      ;
; -0.137 ; duck_hunt:inst1|old_slide_sws[1]  ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.166      ;
; -0.137 ; duck_hunt:inst1|old_slide_sws[1]  ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.166      ;
; -0.137 ; duck_hunt:inst1|old_slide_sws[1]  ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 1.000        ; -0.003     ; 1.166      ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK50'                                                                                                              ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; clk_gen:inst|clock_fast_int ; clk_gen:inst|clock_fast_int ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_gen:inst|clock_10hz_int ; clk_gen:inst|clock_10hz_int ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; clk_gen:inst|count_10hz[22] ; clk_gen:inst|count_10hz[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.401      ;
; 0.252 ; clk_gen:inst|count_fast[22] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.404      ;
; 0.354 ; clk_gen:inst|count_10hz[2]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.506      ;
; 0.355 ; clk_gen:inst|count_10hz[4]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; clk_gen:inst|count_10hz[11] ; clk_gen:inst|count_10hz[11] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; clk_gen:inst|count_fast[2]  ; clk_gen:inst|count_fast[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.508      ;
; 0.363 ; clk_gen:inst|count_fast[8]  ; clk_gen:inst|count_fast[8]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_gen:inst|count_fast[9]  ; clk_gen:inst|count_fast[9]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_gen:inst|count_fast[10] ; clk_gen:inst|count_fast[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_gen:inst|count_fast[4]  ; clk_gen:inst|count_fast[4]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[12] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_gen:inst|count_fast[6]  ; clk_gen:inst|count_fast[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clk_gen:inst|count_fast[12] ; clk_gen:inst|count_fast[12] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_gen:inst|count_fast[13] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_gen:inst|count_fast[15] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[8]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_gen:inst|count_10hz[10] ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_gen:inst|count_10hz[13] ; clk_gen:inst|count_10hz[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_gen:inst|count_10hz[15] ; clk_gen:inst|count_10hz[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; clk_gen:inst|count_10hz[18] ; clk_gen:inst|count_10hz[18] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; clk_gen:inst|count_10hz[20] ; clk_gen:inst|count_10hz[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; clk_gen:inst|count_10hz[0]  ; clk_gen:inst|count_10hz[0]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_gen:inst|count_10hz[1]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; clk_gen:inst|count_fast[3]  ; clk_gen:inst|count_fast[3]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_gen:inst|count_10hz[3]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_gen:inst|count_10hz[21] ; clk_gen:inst|count_10hz[21] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_gen:inst|count_fast[0]  ; clk_gen:inst|count_fast[0]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_gen:inst|count_fast[1]  ; clk_gen:inst|count_fast[1]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_gen:inst|count_fast[5]  ; clk_gen:inst|count_fast[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_gen:inst|count_fast[14] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_gen:inst|count_fast[16] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_gen:inst|count_10hz[19] ; clk_gen:inst|count_10hz[19] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; clk_gen:inst|count_10hz[14] ; clk_gen:inst|count_10hz[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clk_gen:inst|count_10hz[16] ; clk_gen:inst|count_10hz[16] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_gen:inst|count_10hz[17] ; clk_gen:inst|count_10hz[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.436 ; clk_gen:inst|count_fast[19] ; clk_gen:inst|count_fast[19] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; clk_gen:inst|count_fast[7]  ; clk_gen:inst|count_fast[7]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; clk_gen:inst|count_fast[21] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; clk_gen:inst|count_10hz[7]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; clk_gen:inst|count_fast[18] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.592      ;
; 0.443 ; clk_gen:inst|count_fast[17] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.595      ;
; 0.450 ; clk_gen:inst|count_10hz[6]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.602      ;
; 0.493 ; clk_gen:inst|count_10hz[11] ; clk_gen:inst|count_10hz[12] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; clk_gen:inst|count_10hz[4]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.501 ; clk_gen:inst|count_fast[8]  ; clk_gen:inst|count_fast[9]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clk_gen:inst|count_fast[9]  ; clk_gen:inst|count_fast[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clk_gen:inst|count_fast[4]  ; clk_gen:inst|count_fast[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; clk_gen:inst|count_fast[6]  ; clk_gen:inst|count_fast[7]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; clk_gen:inst|count_fast[12] ; clk_gen:inst|count_fast[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[9]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_gen:inst|count_10hz[9]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_gen:inst|count_fast[13] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_gen:inst|count_fast[15] ; clk_gen:inst|count_fast[16] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_gen:inst|count_10hz[13] ; clk_gen:inst|count_10hz[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_gen:inst|count_10hz[15] ; clk_gen:inst|count_10hz[16] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; clk_gen:inst|count_10hz[20] ; clk_gen:inst|count_10hz[21] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[21] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; clk_gen:inst|count_10hz[1]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; clk_gen:inst|count_10hz[0]  ; clk_gen:inst|count_10hz[1]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; clk_gen:inst|count_10hz[21] ; clk_gen:inst|count_10hz[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_gen:inst|count_10hz[3]  ; clk_gen:inst|count_10hz[4]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_gen:inst|count_fast[3]  ; clk_gen:inst|count_fast[4]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; clk_gen:inst|count_fast[1]  ; clk_gen:inst|count_fast[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_gen:inst|count_fast[0]  ; clk_gen:inst|count_fast[1]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; clk_gen:inst|count_fast[5]  ; clk_gen:inst|count_fast[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; clk_gen:inst|count_fast[14] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; clk_gen:inst|count_10hz[19] ; clk_gen:inst|count_10hz[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; clk_gen:inst|count_fast[16] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.665      ;
; 0.515 ; clk_gen:inst|count_10hz[14] ; clk_gen:inst|count_10hz[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; clk_gen:inst|count_10hz[17] ; clk_gen:inst|count_10hz[18] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; clk_gen:inst|count_10hz[16] ; clk_gen:inst|count_10hz[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.668      ;
; 0.528 ; clk_gen:inst|count_10hz[11] ; clk_gen:inst|count_10hz[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; clk_gen:inst|count_10hz[4]  ; clk_gen:inst|count_10hz[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.680      ;
; 0.536 ; clk_gen:inst|count_fast[8]  ; clk_gen:inst|count_fast[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clk_gen:inst|count_10hz[12] ; clk_gen:inst|count_10hz[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clk_gen:inst|count_fast[4]  ; clk_gen:inst|count_fast[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; clk_gen:inst|count_fast[6]  ; clk_gen:inst|count_fast[8]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; clk_gen:inst|count_10hz[8]  ; clk_gen:inst|count_10hz[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; clk_gen:inst|count_fast[12] ; clk_gen:inst|count_fast[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; clk_gen:inst|count_fast[13] ; clk_gen:inst|count_fast[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; clk_gen:inst|count_fast[15] ; clk_gen:inst|count_fast[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; clk_gen:inst|count_10hz[13] ; clk_gen:inst|count_10hz[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; clk_gen:inst|count_10hz[15] ; clk_gen:inst|count_10hz[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; clk_gen:inst|count_fast[20] ; clk_gen:inst|count_fast[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; clk_gen:inst|count_10hz[20] ; clk_gen:inst|count_10hz[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; clk_gen:inst|count_10hz[0]  ; clk_gen:inst|count_10hz[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; clk_gen:inst|count_10hz[15] ; clk_gen:inst|clock_10hz_int ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; clk_gen:inst|count_10hz[3]  ; clk_gen:inst|count_10hz[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; clk_gen:inst|count_fast[3]  ; clk_gen:inst|count_fast[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; clk_gen:inst|count_10hz[2]  ; clk_gen:inst|count_10hz[3]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; clk_gen:inst|count_fast[0]  ; clk_gen:inst|count_fast[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; clk_gen:inst|count_10hz[5]  ; clk_gen:inst|count_10hz[7]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; clk_gen:inst|count_fast[16] ; clk_gen:inst|count_fast[18] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.000      ; 0.700      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW17'                                                                                                                    ;
+-------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; duck_hunt:inst1|bits[11]          ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.447      ;
; 0.296 ; duck_hunt:inst1|bits[0]           ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.448      ;
; 0.362 ; duck_hunt:inst1|bits[1]           ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.514      ;
; 0.366 ; duck_hunt:inst1|bits[2]           ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; duck_hunt:inst1|bits[13]          ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; duck_hunt:inst1|bits[15]          ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; duck_hunt:inst1|bits[9]           ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.527      ;
; 0.382 ; duck_hunt:inst1|bits[6]           ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; -0.001     ; 0.533      ;
; 0.405 ; duck_hunt:inst1|bits[4]           ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.557      ;
; 0.452 ; duck_hunt:inst1|bits[14]          ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.604      ;
; 0.457 ; duck_hunt:inst1|bits[5]           ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; duck_hunt:inst1|bits[12]          ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.610      ;
; 0.460 ; duck_hunt:inst1|bits[6]           ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.612      ;
; 0.463 ; duck_hunt:inst1|bits[7]           ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.616      ;
; 0.477 ; duck_hunt:inst1|bits[8]           ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.629      ;
; 0.553 ; duck_hunt:inst1|bits[10]          ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.705      ;
; 0.616 ; duck_hunt:inst1|bits[5]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.769      ;
; 0.640 ; duck_hunt:inst1|bits[1]           ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.792      ;
; 0.645 ; duck_hunt:inst1|bits[9]           ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; duck_hunt:inst1|bits[1]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.799      ;
; 0.667 ; duck_hunt:inst1|bits[6]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.819      ;
; 0.683 ; duck_hunt:inst1|bits[8]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.836      ;
; 0.686 ; duck_hunt:inst1|bits[2]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.839      ;
; 0.688 ; duck_hunt:inst1|bits[3]           ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.840      ;
; 0.692 ; duck_hunt:inst1|bits[4]           ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.844      ;
; 0.715 ; duck_hunt:inst1|bits[8]           ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.867      ;
; 0.717 ; duck_hunt:inst1|bits[12]          ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.869      ;
; 0.718 ; duck_hunt:inst1|bits[5]           ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.870      ;
; 0.721 ; duck_hunt:inst1|bits[7]           ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.873      ;
; 0.727 ; duck_hunt:inst1|bits[0]           ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.879      ;
; 0.728 ; duck_hunt:inst1|bits[15]          ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.880      ;
; 0.742 ; duck_hunt:inst1|bits[13]          ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.894      ;
; 0.742 ; duck_hunt:inst1|bits[11]          ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.895      ;
; 0.745 ; duck_hunt:inst1|bits[7]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.898      ;
; 0.754 ; duck_hunt:inst1|bits[12]          ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.907      ;
; 0.755 ; duck_hunt:inst1|bits[0]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.908      ;
; 0.769 ; duck_hunt:inst1|bits[3]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.922      ;
; 0.779 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.931      ;
; 0.780 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.932      ;
; 0.780 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; duck_hunt:inst1|bits[14]          ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.934      ;
; 0.784 ; duck_hunt:inst1|bits[4]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.937      ;
; 0.785 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.937      ;
; 0.787 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.939      ;
; 0.787 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.939      ;
; 0.788 ; duck_hunt:inst1|bits[10]          ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.940      ;
; 0.789 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.941      ;
; 0.789 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.941      ;
; 0.790 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.942      ;
; 0.790 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.942      ;
; 0.790 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.942      ;
; 0.793 ; duck_hunt:inst1|bits[11]          ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.945      ;
; 0.803 ; duck_hunt:inst1|bits[9]           ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.956      ;
; 0.809 ; duck_hunt:inst1|old_slide_sws[11] ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.962      ;
; 0.815 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.967      ;
; 0.816 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.968      ;
; 0.817 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.969      ;
; 0.818 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.970      ;
; 0.821 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.973      ;
; 0.823 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.975      ;
; 0.823 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.975      ;
; 0.825 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.977      ;
; 0.825 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.977      ;
; 0.826 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.978      ;
; 0.826 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.978      ;
; 0.826 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.978      ;
; 0.829 ; duck_hunt:inst1|bits[10]          ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.982      ;
; 0.834 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.986      ;
; 0.835 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.987      ;
; 0.835 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.987      ;
; 0.835 ; duck_hunt:inst1|bits[2]           ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.987      ;
; 0.836 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.988      ;
; 0.836 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.988      ;
; 0.837 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.989      ;
; 0.837 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.989      ;
; 0.838 ; duck_hunt:inst1|bits[14]          ; duck_hunt:inst1|wc_int   ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.991      ;
; 0.840 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.992      ;
; 0.842 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[10] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.994      ;
; 0.842 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[7]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.994      ;
; 0.844 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[15] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.996      ;
; 0.844 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[1]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.996      ;
; 0.845 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[0]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.997      ;
; 0.845 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[5]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.997      ;
; 0.845 ; duck_hunt:inst1|old_slide_sws[15] ; duck_hunt:inst1|bits[9]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 0.997      ;
; 0.845 ; duck_hunt:inst1|old_slide_sws[13] ; duck_hunt:inst1|bits[6]  ; SW17         ; SW17        ; 0.000        ; 0.001      ; 0.998      ;
; 0.854 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[11] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.006      ;
; 0.855 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[8]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.007      ;
; 0.855 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[13] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.007      ;
; 0.856 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[2]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.008      ;
; 0.856 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[3]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.008      ;
; 0.857 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[14] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.009      ;
; 0.857 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[4]  ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.009      ;
; 0.860 ; duck_hunt:inst1|old_slide_sws[14] ; duck_hunt:inst1|bits[12] ; SW17         ; SW17        ; 0.000        ; 0.000      ; 1.012      ;
+-------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK50'                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK50 ; Rise       ; CLOCK50                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|clock_10hz_int ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|clock_10hz_int ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|clock_fast_int ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|clock_fast_int ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_10hz[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|count_fast[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|fastclock      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK50 ; Rise       ; clk_gen:inst|fastclock      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK50 ; Rise       ; clk_gen:inst|slowclock      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW17'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW17  ; Rise       ; SW17                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|bits[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|bits[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|old_slide_sws[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW17  ; Rise       ; duck_hunt:inst1|wc_int            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW17  ; Rise       ; duck_hunt:inst1|wc_int            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; SW17|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; SW17|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW17  ; Rise       ; inst1|bits[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW17  ; Rise       ; inst1|bits[9]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW17       ; 2.395  ; 2.395  ; Rise       ; SW17            ;
;  KEY[0]   ; SW17       ; 2.395  ; 2.395  ; Rise       ; SW17            ;
; SW[*]     ; SW17       ; 2.543  ; 2.543  ; Rise       ; SW17            ;
;  SW[0]    ; SW17       ; 0.333  ; 0.333  ; Rise       ; SW17            ;
;  SW[1]    ; SW17       ; 0.391  ; 0.391  ; Rise       ; SW17            ;
;  SW[2]    ; SW17       ; 0.263  ; 0.263  ; Rise       ; SW17            ;
;  SW[3]    ; SW17       ; -0.448 ; -0.448 ; Rise       ; SW17            ;
;  SW[4]    ; SW17       ; -0.479 ; -0.479 ; Rise       ; SW17            ;
;  SW[5]    ; SW17       ; -0.486 ; -0.486 ; Rise       ; SW17            ;
;  SW[6]    ; SW17       ; -0.602 ; -0.602 ; Rise       ; SW17            ;
;  SW[7]    ; SW17       ; 0.289  ; 0.289  ; Rise       ; SW17            ;
;  SW[8]    ; SW17       ; 0.401  ; 0.401  ; Rise       ; SW17            ;
;  SW[9]    ; SW17       ; 0.213  ; 0.213  ; Rise       ; SW17            ;
;  SW[10]   ; SW17       ; 0.232  ; 0.232  ; Rise       ; SW17            ;
;  SW[11]   ; SW17       ; 0.100  ; 0.100  ; Rise       ; SW17            ;
;  SW[12]   ; SW17       ; 0.025  ; 0.025  ; Rise       ; SW17            ;
;  SW[13]   ; SW17       ; 2.543  ; 2.543  ; Rise       ; SW17            ;
;  SW[14]   ; SW17       ; 2.434  ; 2.434  ; Rise       ; SW17            ;
;  SW[15]   ; SW17       ; 2.391  ; 2.391  ; Rise       ; SW17            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW17       ; -1.959 ; -1.959 ; Rise       ; SW17            ;
;  KEY[0]   ; SW17       ; -1.959 ; -1.959 ; Rise       ; SW17            ;
; SW[*]     ; SW17       ; 1.594  ; 1.594  ; Rise       ; SW17            ;
;  SW[0]    ; SW17       ; 0.733  ; 0.733  ; Rise       ; SW17            ;
;  SW[1]    ; SW17       ; 0.594  ; 0.594  ; Rise       ; SW17            ;
;  SW[2]    ; SW17       ; 0.785  ; 0.785  ; Rise       ; SW17            ;
;  SW[3]    ; SW17       ; 1.567  ; 1.567  ; Rise       ; SW17            ;
;  SW[4]    ; SW17       ; 1.498  ; 1.498  ; Rise       ; SW17            ;
;  SW[5]    ; SW17       ; 1.591  ; 1.591  ; Rise       ; SW17            ;
;  SW[6]    ; SW17       ; 1.594  ; 1.594  ; Rise       ; SW17            ;
;  SW[7]    ; SW17       ; 0.621  ; 0.621  ; Rise       ; SW17            ;
;  SW[8]    ; SW17       ; 0.517  ; 0.517  ; Rise       ; SW17            ;
;  SW[9]    ; SW17       ; 0.699  ; 0.699  ; Rise       ; SW17            ;
;  SW[10]   ; SW17       ; 0.794  ; 0.794  ; Rise       ; SW17            ;
;  SW[11]   ; SW17       ; 0.658  ; 0.658  ; Rise       ; SW17            ;
;  SW[12]   ; SW17       ; 0.770  ; 0.770  ; Rise       ; SW17            ;
;  SW[13]   ; SW17       ; -1.688 ; -1.688 ; Rise       ; SW17            ;
;  SW[14]   ; SW17       ; -1.624 ; -1.624 ; Rise       ; SW17            ;
;  SW[15]   ; SW17       ; -1.586 ; -1.586 ; Rise       ; SW17            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; SW17       ; 5.467 ; 5.467 ; Rise       ; SW17            ;
;  LEDS[0]  ; SW17       ; 4.958 ; 4.958 ; Rise       ; SW17            ;
;  LEDS[1]  ; SW17       ; 5.326 ; 5.326 ; Rise       ; SW17            ;
;  LEDS[2]  ; SW17       ; 5.200 ; 5.200 ; Rise       ; SW17            ;
;  LEDS[3]  ; SW17       ; 5.452 ; 5.452 ; Rise       ; SW17            ;
;  LEDS[4]  ; SW17       ; 5.467 ; 5.467 ; Rise       ; SW17            ;
;  LEDS[5]  ; SW17       ; 5.033 ; 5.033 ; Rise       ; SW17            ;
;  LEDS[6]  ; SW17       ; 4.845 ; 4.845 ; Rise       ; SW17            ;
;  LEDS[7]  ; SW17       ; 5.234 ; 5.234 ; Rise       ; SW17            ;
;  LEDS[8]  ; SW17       ; 4.553 ; 4.553 ; Rise       ; SW17            ;
;  LEDS[9]  ; SW17       ; 4.562 ; 4.562 ; Rise       ; SW17            ;
;  LEDS[10] ; SW17       ; 4.588 ; 4.588 ; Rise       ; SW17            ;
;  LEDS[11] ; SW17       ; 4.561 ; 4.561 ; Rise       ; SW17            ;
;  LEDS[12] ; SW17       ; 4.478 ; 4.478 ; Rise       ; SW17            ;
;  LEDS[13] ; SW17       ; 4.477 ; 4.477 ; Rise       ; SW17            ;
;  LEDS[14] ; SW17       ; 4.654 ; 4.654 ; Rise       ; SW17            ;
;  LEDS[15] ; SW17       ; 4.593 ; 4.593 ; Rise       ; SW17            ;
; SS0[*]    ; SW17       ; 5.918 ; 5.918 ; Rise       ; SW17            ;
;  SS0[0]   ; SW17       ; 5.918 ; 5.918 ; Rise       ; SW17            ;
;  SS0[2]   ; SW17       ; 5.890 ; 5.890 ; Rise       ; SW17            ;
;  SS0[3]   ; SW17       ; 5.762 ; 5.762 ; Rise       ; SW17            ;
;  SS0[5]   ; SW17       ; 5.752 ; 5.752 ; Rise       ; SW17            ;
;  SS0[6]   ; SW17       ; 5.752 ; 5.752 ; Rise       ; SW17            ;
; SS1[*]    ; SW17       ; 6.329 ; 6.329 ; Rise       ; SW17            ;
;  SS1[0]   ; SW17       ; 6.329 ; 6.329 ; Rise       ; SW17            ;
;  SS1[1]   ; SW17       ; 6.329 ; 6.329 ; Rise       ; SW17            ;
;  SS1[2]   ; SW17       ; 6.195 ; 6.195 ; Rise       ; SW17            ;
;  SS1[4]   ; SW17       ; 6.215 ; 6.215 ; Rise       ; SW17            ;
;  SS1[5]   ; SW17       ; 6.075 ; 6.075 ; Rise       ; SW17            ;
; SS2[*]    ; SW17       ; 6.109 ; 6.109 ; Rise       ; SW17            ;
;  SS2[0]   ; SW17       ; 6.095 ; 6.095 ; Rise       ; SW17            ;
;  SS2[3]   ; SW17       ; 6.109 ; 6.109 ; Rise       ; SW17            ;
;  SS2[4]   ; SW17       ; 6.052 ; 6.052 ; Rise       ; SW17            ;
;  SS2[5]   ; SW17       ; 6.052 ; 6.052 ; Rise       ; SW17            ;
;  SS2[6]   ; SW17       ; 6.042 ; 6.042 ; Rise       ; SW17            ;
; SS3[*]    ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[0]   ; SW17       ; 6.032 ; 6.032 ; Rise       ; SW17            ;
;  SS3[1]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[2]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[3]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[4]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[5]   ; SW17       ; 5.807 ; 5.807 ; Rise       ; SW17            ;
;  SS3[6]   ; SW17       ; 5.817 ; 5.817 ; Rise       ; SW17            ;
; SS4[*]    ; SW17       ; 6.305 ; 6.305 ; Rise       ; SW17            ;
;  SS4[0]   ; SW17       ; 6.295 ; 6.295 ; Rise       ; SW17            ;
;  SS4[1]   ; SW17       ; 6.305 ; 6.305 ; Rise       ; SW17            ;
;  SS4[2]   ; SW17       ; 6.305 ; 6.305 ; Rise       ; SW17            ;
;  SS4[4]   ; SW17       ; 6.299 ; 6.299 ; Rise       ; SW17            ;
;  SS4[5]   ; SW17       ; 6.299 ; 6.299 ; Rise       ; SW17            ;
;  SS4[6]   ; SW17       ; 6.290 ; 6.290 ; Rise       ; SW17            ;
; SS5[*]    ; SW17       ; 6.290 ; 6.290 ; Rise       ; SW17            ;
;  SS5[0]   ; SW17       ; 6.290 ; 6.290 ; Rise       ; SW17            ;
;  SS5[4]   ; SW17       ; 6.255 ; 6.255 ; Rise       ; SW17            ;
;  SS5[5]   ; SW17       ; 6.255 ; 6.255 ; Rise       ; SW17            ;
; SS6[*]    ; SW17       ; 6.321 ; 6.321 ; Rise       ; SW17            ;
;  SS6[0]   ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[1]   ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[2]   ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[4]   ; SW17       ; 6.321 ; 6.321 ; Rise       ; SW17            ;
;  SS6[5]   ; SW17       ; 6.301 ; 6.301 ; Rise       ; SW17            ;
;  SS6[6]   ; SW17       ; 6.301 ; 6.301 ; Rise       ; SW17            ;
; SS7[*]    ; SW17       ; 6.193 ; 6.193 ; Rise       ; SW17            ;
;  SS7[0]   ; SW17       ; 6.185 ; 6.185 ; Rise       ; SW17            ;
;  SS7[1]   ; SW17       ; 6.185 ; 6.185 ; Rise       ; SW17            ;
;  SS7[4]   ; SW17       ; 6.155 ; 6.155 ; Rise       ; SW17            ;
;  SS7[5]   ; SW17       ; 6.193 ; 6.193 ; Rise       ; SW17            ;
;  SS7[6]   ; SW17       ; 6.193 ; 6.193 ; Rise       ; SW17            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; SW17       ; 4.477 ; 4.477 ; Rise       ; SW17            ;
;  LEDS[0]  ; SW17       ; 4.958 ; 4.958 ; Rise       ; SW17            ;
;  LEDS[1]  ; SW17       ; 5.326 ; 5.326 ; Rise       ; SW17            ;
;  LEDS[2]  ; SW17       ; 5.200 ; 5.200 ; Rise       ; SW17            ;
;  LEDS[3]  ; SW17       ; 5.452 ; 5.452 ; Rise       ; SW17            ;
;  LEDS[4]  ; SW17       ; 5.467 ; 5.467 ; Rise       ; SW17            ;
;  LEDS[5]  ; SW17       ; 5.033 ; 5.033 ; Rise       ; SW17            ;
;  LEDS[6]  ; SW17       ; 4.845 ; 4.845 ; Rise       ; SW17            ;
;  LEDS[7]  ; SW17       ; 5.234 ; 5.234 ; Rise       ; SW17            ;
;  LEDS[8]  ; SW17       ; 4.553 ; 4.553 ; Rise       ; SW17            ;
;  LEDS[9]  ; SW17       ; 4.562 ; 4.562 ; Rise       ; SW17            ;
;  LEDS[10] ; SW17       ; 4.588 ; 4.588 ; Rise       ; SW17            ;
;  LEDS[11] ; SW17       ; 4.561 ; 4.561 ; Rise       ; SW17            ;
;  LEDS[12] ; SW17       ; 4.478 ; 4.478 ; Rise       ; SW17            ;
;  LEDS[13] ; SW17       ; 4.477 ; 4.477 ; Rise       ; SW17            ;
;  LEDS[14] ; SW17       ; 4.654 ; 4.654 ; Rise       ; SW17            ;
;  LEDS[15] ; SW17       ; 4.593 ; 4.593 ; Rise       ; SW17            ;
; SS0[*]    ; SW17       ; 5.752 ; 5.752 ; Rise       ; SW17            ;
;  SS0[0]   ; SW17       ; 5.918 ; 5.918 ; Rise       ; SW17            ;
;  SS0[2]   ; SW17       ; 5.890 ; 5.890 ; Rise       ; SW17            ;
;  SS0[3]   ; SW17       ; 5.762 ; 5.762 ; Rise       ; SW17            ;
;  SS0[5]   ; SW17       ; 5.752 ; 5.752 ; Rise       ; SW17            ;
;  SS0[6]   ; SW17       ; 5.752 ; 5.752 ; Rise       ; SW17            ;
; SS1[*]    ; SW17       ; 6.075 ; 6.075 ; Rise       ; SW17            ;
;  SS1[0]   ; SW17       ; 6.329 ; 6.329 ; Rise       ; SW17            ;
;  SS1[1]   ; SW17       ; 6.329 ; 6.329 ; Rise       ; SW17            ;
;  SS1[2]   ; SW17       ; 6.195 ; 6.195 ; Rise       ; SW17            ;
;  SS1[4]   ; SW17       ; 6.215 ; 6.215 ; Rise       ; SW17            ;
;  SS1[5]   ; SW17       ; 6.075 ; 6.075 ; Rise       ; SW17            ;
; SS2[*]    ; SW17       ; 6.042 ; 6.042 ; Rise       ; SW17            ;
;  SS2[0]   ; SW17       ; 6.095 ; 6.095 ; Rise       ; SW17            ;
;  SS2[3]   ; SW17       ; 6.109 ; 6.109 ; Rise       ; SW17            ;
;  SS2[4]   ; SW17       ; 6.052 ; 6.052 ; Rise       ; SW17            ;
;  SS2[5]   ; SW17       ; 6.052 ; 6.052 ; Rise       ; SW17            ;
;  SS2[6]   ; SW17       ; 6.042 ; 6.042 ; Rise       ; SW17            ;
; SS3[*]    ; SW17       ; 5.807 ; 5.807 ; Rise       ; SW17            ;
;  SS3[0]   ; SW17       ; 6.032 ; 6.032 ; Rise       ; SW17            ;
;  SS3[1]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[2]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[3]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[4]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[5]   ; SW17       ; 5.807 ; 5.807 ; Rise       ; SW17            ;
;  SS3[6]   ; SW17       ; 5.817 ; 5.817 ; Rise       ; SW17            ;
; SS4[*]    ; SW17       ; 6.290 ; 6.290 ; Rise       ; SW17            ;
;  SS4[0]   ; SW17       ; 6.295 ; 6.295 ; Rise       ; SW17            ;
;  SS4[1]   ; SW17       ; 6.305 ; 6.305 ; Rise       ; SW17            ;
;  SS4[2]   ; SW17       ; 6.305 ; 6.305 ; Rise       ; SW17            ;
;  SS4[4]   ; SW17       ; 6.299 ; 6.299 ; Rise       ; SW17            ;
;  SS4[5]   ; SW17       ; 6.299 ; 6.299 ; Rise       ; SW17            ;
;  SS4[6]   ; SW17       ; 6.290 ; 6.290 ; Rise       ; SW17            ;
; SS5[*]    ; SW17       ; 6.255 ; 6.255 ; Rise       ; SW17            ;
;  SS5[0]   ; SW17       ; 6.290 ; 6.290 ; Rise       ; SW17            ;
;  SS5[4]   ; SW17       ; 6.255 ; 6.255 ; Rise       ; SW17            ;
;  SS5[5]   ; SW17       ; 6.255 ; 6.255 ; Rise       ; SW17            ;
; SS6[*]    ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[0]   ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[1]   ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[2]   ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[4]   ; SW17       ; 6.321 ; 6.321 ; Rise       ; SW17            ;
;  SS6[5]   ; SW17       ; 6.301 ; 6.301 ; Rise       ; SW17            ;
;  SS6[6]   ; SW17       ; 6.301 ; 6.301 ; Rise       ; SW17            ;
; SS7[*]    ; SW17       ; 6.155 ; 6.155 ; Rise       ; SW17            ;
;  SS7[0]   ; SW17       ; 6.185 ; 6.185 ; Rise       ; SW17            ;
;  SS7[1]   ; SW17       ; 6.185 ; 6.185 ; Rise       ; SW17            ;
;  SS7[4]   ; SW17       ; 6.155 ; 6.155 ; Rise       ; SW17            ;
;  SS7[5]   ; SW17       ; 6.193 ; 6.193 ; Rise       ; SW17            ;
;  SS7[6]   ; SW17       ; 6.193 ; 6.193 ; Rise       ; SW17            ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.831   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK50         ; -2.831   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  SW17            ; -1.786   ; 0.295 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -153.535 ; 0.0   ; 0.0      ; 0.0     ; -85.602             ;
;  CLOCK50         ; -125.149 ; 0.000 ; N/A      ; N/A     ; -51.380             ;
;  SW17            ; -28.386  ; 0.000 ; N/A      ; N/A     ; -34.222             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW17       ; 4.326  ; 4.326  ; Rise       ; SW17            ;
;  KEY[0]   ; SW17       ; 4.326  ; 4.326  ; Rise       ; SW17            ;
; SW[*]     ; SW17       ; 4.795  ; 4.795  ; Rise       ; SW17            ;
;  SW[0]    ; SW17       ; 1.384  ; 1.384  ; Rise       ; SW17            ;
;  SW[1]    ; SW17       ; 1.535  ; 1.535  ; Rise       ; SW17            ;
;  SW[2]    ; SW17       ; 1.321  ; 1.321  ; Rise       ; SW17            ;
;  SW[3]    ; SW17       ; -0.087 ; -0.087 ; Rise       ; SW17            ;
;  SW[4]    ; SW17       ; -0.099 ; -0.099 ; Rise       ; SW17            ;
;  SW[5]    ; SW17       ; -0.151 ; -0.151 ; Rise       ; SW17            ;
;  SW[6]    ; SW17       ; -0.364 ; -0.364 ; Rise       ; SW17            ;
;  SW[7]    ; SW17       ; 1.117  ; 1.117  ; Rise       ; SW17            ;
;  SW[8]    ; SW17       ; 1.310  ; 1.310  ; Rise       ; SW17            ;
;  SW[9]    ; SW17       ; 0.921  ; 0.921  ; Rise       ; SW17            ;
;  SW[10]   ; SW17       ; 1.171  ; 1.171  ; Rise       ; SW17            ;
;  SW[11]   ; SW17       ; 0.686  ; 0.686  ; Rise       ; SW17            ;
;  SW[12]   ; SW17       ; 0.610  ; 0.610  ; Rise       ; SW17            ;
;  SW[13]   ; SW17       ; 4.795  ; 4.795  ; Rise       ; SW17            ;
;  SW[14]   ; SW17       ; 4.614  ; 4.614  ; Rise       ; SW17            ;
;  SW[15]   ; SW17       ; 4.465  ; 4.465  ; Rise       ; SW17            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; SW17       ; -1.959 ; -1.959 ; Rise       ; SW17            ;
;  KEY[0]   ; SW17       ; -1.959 ; -1.959 ; Rise       ; SW17            ;
; SW[*]     ; SW17       ; 2.603  ; 2.603  ; Rise       ; SW17            ;
;  SW[0]    ; SW17       ; 0.984  ; 0.984  ; Rise       ; SW17            ;
;  SW[1]    ; SW17       ; 0.750  ; 0.750  ; Rise       ; SW17            ;
;  SW[2]    ; SW17       ; 1.116  ; 1.116  ; Rise       ; SW17            ;
;  SW[3]    ; SW17       ; 2.569  ; 2.569  ; Rise       ; SW17            ;
;  SW[4]    ; SW17       ; 2.452  ; 2.452  ; Rise       ; SW17            ;
;  SW[5]    ; SW17       ; 2.596  ; 2.596  ; Rise       ; SW17            ;
;  SW[6]    ; SW17       ; 2.603  ; 2.603  ; Rise       ; SW17            ;
;  SW[7]    ; SW17       ; 1.036  ; 1.036  ; Rise       ; SW17            ;
;  SW[8]    ; SW17       ; 0.812  ; 0.812  ; Rise       ; SW17            ;
;  SW[9]    ; SW17       ; 1.147  ; 1.147  ; Rise       ; SW17            ;
;  SW[10]   ; SW17       ; 1.147  ; 1.147  ; Rise       ; SW17            ;
;  SW[11]   ; SW17       ; 1.021  ; 1.021  ; Rise       ; SW17            ;
;  SW[12]   ; SW17       ; 1.187  ; 1.187  ; Rise       ; SW17            ;
;  SW[13]   ; SW17       ; -1.688 ; -1.688 ; Rise       ; SW17            ;
;  SW[14]   ; SW17       ; -1.624 ; -1.624 ; Rise       ; SW17            ;
;  SW[15]   ; SW17       ; -1.586 ; -1.586 ; Rise       ; SW17            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDS[*]   ; SW17       ; 10.198 ; 10.198 ; Rise       ; SW17            ;
;  LEDS[0]  ; SW17       ; 9.051  ; 9.051  ; Rise       ; SW17            ;
;  LEDS[1]  ; SW17       ; 9.965  ; 9.965  ; Rise       ; SW17            ;
;  LEDS[2]  ; SW17       ; 9.674  ; 9.674  ; Rise       ; SW17            ;
;  LEDS[3]  ; SW17       ; 10.070 ; 10.070 ; Rise       ; SW17            ;
;  LEDS[4]  ; SW17       ; 10.198 ; 10.198 ; Rise       ; SW17            ;
;  LEDS[5]  ; SW17       ; 9.250  ; 9.250  ; Rise       ; SW17            ;
;  LEDS[6]  ; SW17       ; 8.820  ; 8.820  ; Rise       ; SW17            ;
;  LEDS[7]  ; SW17       ; 9.758  ; 9.758  ; Rise       ; SW17            ;
;  LEDS[8]  ; SW17       ; 8.303  ; 8.303  ; Rise       ; SW17            ;
;  LEDS[9]  ; SW17       ; 8.314  ; 8.314  ; Rise       ; SW17            ;
;  LEDS[10] ; SW17       ; 8.356  ; 8.356  ; Rise       ; SW17            ;
;  LEDS[11] ; SW17       ; 8.314  ; 8.314  ; Rise       ; SW17            ;
;  LEDS[12] ; SW17       ; 8.111  ; 8.111  ; Rise       ; SW17            ;
;  LEDS[13] ; SW17       ; 8.112  ; 8.112  ; Rise       ; SW17            ;
;  LEDS[14] ; SW17       ; 8.459  ; 8.459  ; Rise       ; SW17            ;
;  LEDS[15] ; SW17       ; 8.351  ; 8.351  ; Rise       ; SW17            ;
; SS0[*]    ; SW17       ; 10.970 ; 10.970 ; Rise       ; SW17            ;
;  SS0[0]   ; SW17       ; 10.955 ; 10.955 ; Rise       ; SW17            ;
;  SS0[2]   ; SW17       ; 10.970 ; 10.970 ; Rise       ; SW17            ;
;  SS0[3]   ; SW17       ; 10.673 ; 10.673 ; Rise       ; SW17            ;
;  SS0[5]   ; SW17       ; 10.663 ; 10.663 ; Rise       ; SW17            ;
;  SS0[6]   ; SW17       ; 10.663 ; 10.663 ; Rise       ; SW17            ;
; SS1[*]    ; SW17       ; 11.849 ; 11.849 ; Rise       ; SW17            ;
;  SS1[0]   ; SW17       ; 11.849 ; 11.849 ; Rise       ; SW17            ;
;  SS1[1]   ; SW17       ; 11.849 ; 11.849 ; Rise       ; SW17            ;
;  SS1[2]   ; SW17       ; 11.676 ; 11.676 ; Rise       ; SW17            ;
;  SS1[4]   ; SW17       ; 11.696 ; 11.696 ; Rise       ; SW17            ;
;  SS1[5]   ; SW17       ; 11.397 ; 11.397 ; Rise       ; SW17            ;
; SS2[*]    ; SW17       ; 11.431 ; 11.431 ; Rise       ; SW17            ;
;  SS2[0]   ; SW17       ; 11.417 ; 11.417 ; Rise       ; SW17            ;
;  SS2[3]   ; SW17       ; 11.431 ; 11.431 ; Rise       ; SW17            ;
;  SS2[4]   ; SW17       ; 11.361 ; 11.361 ; Rise       ; SW17            ;
;  SS2[5]   ; SW17       ; 11.361 ; 11.361 ; Rise       ; SW17            ;
;  SS2[6]   ; SW17       ; 11.351 ; 11.351 ; Rise       ; SW17            ;
; SS3[*]    ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[0]   ; SW17       ; 11.341 ; 11.341 ; Rise       ; SW17            ;
;  SS3[1]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[2]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[3]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[4]   ; SW17       ; 11.345 ; 11.345 ; Rise       ; SW17            ;
;  SS3[5]   ; SW17       ; 10.846 ; 10.846 ; Rise       ; SW17            ;
;  SS3[6]   ; SW17       ; 10.856 ; 10.856 ; Rise       ; SW17            ;
; SS4[*]    ; SW17       ; 11.835 ; 11.835 ; Rise       ; SW17            ;
;  SS4[0]   ; SW17       ; 11.825 ; 11.825 ; Rise       ; SW17            ;
;  SS4[1]   ; SW17       ; 11.835 ; 11.835 ; Rise       ; SW17            ;
;  SS4[2]   ; SW17       ; 11.835 ; 11.835 ; Rise       ; SW17            ;
;  SS4[4]   ; SW17       ; 11.830 ; 11.830 ; Rise       ; SW17            ;
;  SS4[5]   ; SW17       ; 11.830 ; 11.830 ; Rise       ; SW17            ;
;  SS4[6]   ; SW17       ; 11.819 ; 11.819 ; Rise       ; SW17            ;
; SS5[*]    ; SW17       ; 11.819 ; 11.819 ; Rise       ; SW17            ;
;  SS5[0]   ; SW17       ; 11.819 ; 11.819 ; Rise       ; SW17            ;
;  SS5[4]   ; SW17       ; 11.783 ; 11.783 ; Rise       ; SW17            ;
;  SS5[5]   ; SW17       ; 11.783 ; 11.783 ; Rise       ; SW17            ;
; SS6[*]    ; SW17       ; 11.846 ; 11.846 ; Rise       ; SW17            ;
;  SS6[0]   ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[1]   ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[2]   ; SW17       ; 11.491 ; 11.491 ; Rise       ; SW17            ;
;  SS6[4]   ; SW17       ; 11.846 ; 11.846 ; Rise       ; SW17            ;
;  SS6[5]   ; SW17       ; 11.826 ; 11.826 ; Rise       ; SW17            ;
;  SS6[6]   ; SW17       ; 11.826 ; 11.826 ; Rise       ; SW17            ;
; SS7[*]    ; SW17       ; 11.557 ; 11.557 ; Rise       ; SW17            ;
;  SS7[0]   ; SW17       ; 11.548 ; 11.548 ; Rise       ; SW17            ;
;  SS7[1]   ; SW17       ; 11.548 ; 11.548 ; Rise       ; SW17            ;
;  SS7[4]   ; SW17       ; 11.518 ; 11.518 ; Rise       ; SW17            ;
;  SS7[5]   ; SW17       ; 11.557 ; 11.557 ; Rise       ; SW17            ;
;  SS7[6]   ; SW17       ; 11.557 ; 11.557 ; Rise       ; SW17            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; SW17       ; 4.477 ; 4.477 ; Rise       ; SW17            ;
;  LEDS[0]  ; SW17       ; 4.958 ; 4.958 ; Rise       ; SW17            ;
;  LEDS[1]  ; SW17       ; 5.326 ; 5.326 ; Rise       ; SW17            ;
;  LEDS[2]  ; SW17       ; 5.200 ; 5.200 ; Rise       ; SW17            ;
;  LEDS[3]  ; SW17       ; 5.452 ; 5.452 ; Rise       ; SW17            ;
;  LEDS[4]  ; SW17       ; 5.467 ; 5.467 ; Rise       ; SW17            ;
;  LEDS[5]  ; SW17       ; 5.033 ; 5.033 ; Rise       ; SW17            ;
;  LEDS[6]  ; SW17       ; 4.845 ; 4.845 ; Rise       ; SW17            ;
;  LEDS[7]  ; SW17       ; 5.234 ; 5.234 ; Rise       ; SW17            ;
;  LEDS[8]  ; SW17       ; 4.553 ; 4.553 ; Rise       ; SW17            ;
;  LEDS[9]  ; SW17       ; 4.562 ; 4.562 ; Rise       ; SW17            ;
;  LEDS[10] ; SW17       ; 4.588 ; 4.588 ; Rise       ; SW17            ;
;  LEDS[11] ; SW17       ; 4.561 ; 4.561 ; Rise       ; SW17            ;
;  LEDS[12] ; SW17       ; 4.478 ; 4.478 ; Rise       ; SW17            ;
;  LEDS[13] ; SW17       ; 4.477 ; 4.477 ; Rise       ; SW17            ;
;  LEDS[14] ; SW17       ; 4.654 ; 4.654 ; Rise       ; SW17            ;
;  LEDS[15] ; SW17       ; 4.593 ; 4.593 ; Rise       ; SW17            ;
; SS0[*]    ; SW17       ; 5.752 ; 5.752 ; Rise       ; SW17            ;
;  SS0[0]   ; SW17       ; 5.918 ; 5.918 ; Rise       ; SW17            ;
;  SS0[2]   ; SW17       ; 5.890 ; 5.890 ; Rise       ; SW17            ;
;  SS0[3]   ; SW17       ; 5.762 ; 5.762 ; Rise       ; SW17            ;
;  SS0[5]   ; SW17       ; 5.752 ; 5.752 ; Rise       ; SW17            ;
;  SS0[6]   ; SW17       ; 5.752 ; 5.752 ; Rise       ; SW17            ;
; SS1[*]    ; SW17       ; 6.075 ; 6.075 ; Rise       ; SW17            ;
;  SS1[0]   ; SW17       ; 6.329 ; 6.329 ; Rise       ; SW17            ;
;  SS1[1]   ; SW17       ; 6.329 ; 6.329 ; Rise       ; SW17            ;
;  SS1[2]   ; SW17       ; 6.195 ; 6.195 ; Rise       ; SW17            ;
;  SS1[4]   ; SW17       ; 6.215 ; 6.215 ; Rise       ; SW17            ;
;  SS1[5]   ; SW17       ; 6.075 ; 6.075 ; Rise       ; SW17            ;
; SS2[*]    ; SW17       ; 6.042 ; 6.042 ; Rise       ; SW17            ;
;  SS2[0]   ; SW17       ; 6.095 ; 6.095 ; Rise       ; SW17            ;
;  SS2[3]   ; SW17       ; 6.109 ; 6.109 ; Rise       ; SW17            ;
;  SS2[4]   ; SW17       ; 6.052 ; 6.052 ; Rise       ; SW17            ;
;  SS2[5]   ; SW17       ; 6.052 ; 6.052 ; Rise       ; SW17            ;
;  SS2[6]   ; SW17       ; 6.042 ; 6.042 ; Rise       ; SW17            ;
; SS3[*]    ; SW17       ; 5.807 ; 5.807 ; Rise       ; SW17            ;
;  SS3[0]   ; SW17       ; 6.032 ; 6.032 ; Rise       ; SW17            ;
;  SS3[1]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[2]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[3]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[4]   ; SW17       ; 6.036 ; 6.036 ; Rise       ; SW17            ;
;  SS3[5]   ; SW17       ; 5.807 ; 5.807 ; Rise       ; SW17            ;
;  SS3[6]   ; SW17       ; 5.817 ; 5.817 ; Rise       ; SW17            ;
; SS4[*]    ; SW17       ; 6.290 ; 6.290 ; Rise       ; SW17            ;
;  SS4[0]   ; SW17       ; 6.295 ; 6.295 ; Rise       ; SW17            ;
;  SS4[1]   ; SW17       ; 6.305 ; 6.305 ; Rise       ; SW17            ;
;  SS4[2]   ; SW17       ; 6.305 ; 6.305 ; Rise       ; SW17            ;
;  SS4[4]   ; SW17       ; 6.299 ; 6.299 ; Rise       ; SW17            ;
;  SS4[5]   ; SW17       ; 6.299 ; 6.299 ; Rise       ; SW17            ;
;  SS4[6]   ; SW17       ; 6.290 ; 6.290 ; Rise       ; SW17            ;
; SS5[*]    ; SW17       ; 6.255 ; 6.255 ; Rise       ; SW17            ;
;  SS5[0]   ; SW17       ; 6.290 ; 6.290 ; Rise       ; SW17            ;
;  SS5[4]   ; SW17       ; 6.255 ; 6.255 ; Rise       ; SW17            ;
;  SS5[5]   ; SW17       ; 6.255 ; 6.255 ; Rise       ; SW17            ;
; SS6[*]    ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[0]   ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[1]   ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[2]   ; SW17       ; 6.130 ; 6.130 ; Rise       ; SW17            ;
;  SS6[4]   ; SW17       ; 6.321 ; 6.321 ; Rise       ; SW17            ;
;  SS6[5]   ; SW17       ; 6.301 ; 6.301 ; Rise       ; SW17            ;
;  SS6[6]   ; SW17       ; 6.301 ; 6.301 ; Rise       ; SW17            ;
; SS7[*]    ; SW17       ; 6.155 ; 6.155 ; Rise       ; SW17            ;
;  SS7[0]   ; SW17       ; 6.185 ; 6.185 ; Rise       ; SW17            ;
;  SS7[1]   ; SW17       ; 6.185 ; 6.185 ; Rise       ; SW17            ;
;  SS7[4]   ; SW17       ; 6.155 ; 6.155 ; Rise       ; SW17            ;
;  SS7[5]   ; SW17       ; 6.193 ; 6.193 ; Rise       ; SW17            ;
;  SS7[6]   ; SW17       ; 6.193 ; 6.193 ; Rise       ; SW17            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 1660     ; 0        ; 0        ; 0        ;
; SW17       ; SW17     ; 304      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 1660     ; 0        ; 0        ; 0        ;
; SW17       ; SW17     ; 304      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 289   ; 289  ;
; Unconstrained Output Ports      ; 58    ; 58   ;
; Unconstrained Output Port Paths ; 58    ; 58   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 22 12:33:24 2019
Info: Command: quartus_sta DuckHuntTop -c DuckHuntTop
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DuckHuntTop.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW17 SW17
    Info (332105): create_clock -period 1.000 -name CLOCK50 CLOCK50
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|clock  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.831
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.831      -125.149 CLOCK50 
    Info (332119):    -1.786       -28.386 SW17 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK50 
    Info (332119):     0.662         0.000 SW17 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -51.380 CLOCK50 
    Info (332119):    -1.222       -34.222 SW17 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|clock  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.750
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.750       -30.821 CLOCK50 
    Info (332119):    -0.241        -3.519 SW17 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK50 
    Info (332119):     0.295         0.000 SW17 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -51.380 CLOCK50 
    Info (332119):    -1.222       -34.222 SW17 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4571 megabytes
    Info: Processing ended: Mon Apr 22 12:33:28 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


