.model 010_opus.kiss2
.inputs I0 I1 I2 I3 I4 
.outputs O0 O1 O2 O3 O4 O5 
.clock clk
# wri0 1100
# init2 1010
# IOwait 1110
# RMACK 0100
# init1 0110
# init0 1000
# ad0 1001
# WMACK 0101
# init4 0010
# ad1 0000
.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_S0
1100--0-- 1
111000010 1
111000011 1
1110-0000 1
1110-10-- 1
01001-0-- 1
0110-10-- 1
1000--1-- 1
01011-0-- 1
0010-00-- 1
0000--0-- 1
.latch next_S0 S0 re clk 0


.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_S1
1100--0-- 1
111000011 1
111010010 1
111010011 1
1110-0000 1
1110-0001 1
01000-0-- 1
0110-00-- 1
1000--0-- 1
01010-0-- 1
01011-0-- 1
0010-00-- 1
0000--0-- 1
.latch next_S1 S1 re clk 0


.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_S2
1100--0-- 1
1010--0-- 1
1110-0000 1
1110-0001 1
1110-10-- 1
0110-00-- 1
0110-10-- 1
1000--0-- 1
0010-00-- 1
0010-10-- 1
0000--0-- 1
.latch next_S2 S2 re clk 0


.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_S3
111000010 1
111010011 1
01001-0-- 1
01010-0-- 1
.latch next_S3 S3 re clk 0


.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_O0
1110-10-- 1
0110-10-- 1
1001--0-- 1
.latch next_O0 O0 re clk 0


.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_O1
111000011 1
01011-0-- 1
.latch next_O1 O1 re clk 0


.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_O2
1010--0-- 1
0010-10-- 1
.latch next_O2 O2 re clk 0


.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_O3
111000010 1
01001-0-- 1
1001--0-- 1
.latch next_O3 O3 re clk 0


.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_O4
1010--0-- 1
1110-0001 1
1110-10-- 1
0110-00-- 1
0110-10-- 1
1000--1-- 1
1000--0-- 1
0010-10-- 1
.latch next_O4 O4 re clk 0


.names S0 S1 S2 S3 I0 I1 I2 I3 I4 next_O5
1010--0-- 1
111000010 1
111000011 1
111010010 1
111010011 1
1110-0001 1
1110-10-- 1
01000-0-- 1
01001-0-- 1
0110-00-- 1
0110-10-- 1
1000--1-- 1
1000--0-- 1
1001--0-- 1
01010-0-- 1
01011-0-- 1
0010-10-- 1
.latch next_O5 O5 re clk 0

