# =====================================================================
#  create_project.tcl —— 一键建立手势识别项目的 Vivado 工程
#
#  用法（在 vivado 的 Tcl Console 或命令行）：
#
#     cd <工程根>/vivado
#     vivado -mode batch -source create_project.tcl
#
#  只建工程 + BD，不跑综合（快很多，用于检查 BD 是否合法）：
#     vivado -mode batch -source create_project.tcl -tclargs --synth 0
#
#  可选参数：
#     --part   <器件>    默认 xc7z020clg400-1（Zynq-7020 / PYNQ-Z2）
#     --ip     <IP目录>  默认自动在 HLS 输出里找（含 GUI 流程产出的）
#     --synth  <0|1>     默认 1，是否跑综合与实现
#     --keep             工程目录已存在时不删除，就地复用
#                        （用 GUI 打开过工程后，防止重跑本脚本抹掉改动）
#
#  ─────────────────────────────────────────────────────────────────
#  与 另一个项目的 Sobel 工程（不在本交付包内） 的关系
#  ─────────────────────────────────────────────────────────────────
#  本脚本原先是 Sobel 工程的建工程脚本，已改造成手势识别项目的。
#  原 Sobel 工程完整保留在 **`另一个项目的 Sobel 工程（不在本交付包内）`**，需要时去那里参考。
#
#  本工程的 BD 是 **bd_video**（视频流水线 + 预处理链）。
#  ⚠ Sobel 的 `bd_sobel` / `sobel_hls` / `sobel_driver` 已从本项目
#    移除 —— 它们的唯一用途是"已验证可回滚的参照"，那个角色现在由
#    `另一个项目的 Sobel 工程（不在本交付包内）` 承担。
# =====================================================================

set PROJ_NAME   "gesture_system"
set PART_NAME   "xc7z020clg400-1"
set IP_DIR      ""
set RUN_SYNTH   1
set KEEP_EXIST  0
set BD_NAME     "bd_video"

# ---------------------------------------------------------------------
#  参数解析
# ---------------------------------------------------------------------
set args [list]
foreach a $argv { if {$a ne "--"} { lappend args $a } }
for {set i 0} {$i < [llength $args]} {incr i} {
    switch -- [lindex $args $i] {
        --part  { incr i; set PART_NAME [lindex $args $i] }
        --ip    { incr i; set IP_DIR    [lindex $args $i] }
        --synth { incr i; set RUN_SYNTH [lindex $args $i] }
        --keep  { set KEEP_EXIST 1 }
    }
}

set HERE      [file normalize [file dirname [info script]]]
# ⚠ 目录重排（2026-09-26）后本脚本从 <repo>/build/vivado/ 运行。
#   所以仓库根要上溯**两级**（原来是 .. 即仓库根，现在 .. / .. 才是）。
set PROJ_ROOT [file normalize [file join $HERE .. ..]]
set PROJ_DIR  [file join $HERE $PROJ_NAME]

puts "====================================================================="
puts " 建立手势识别工程"
puts "   工程名: $PROJ_NAME"
puts "   器件  : $PART_NAME"
puts "   目录  : $PROJ_DIR"
puts "   BD    : $BD_NAME"
puts "====================================================================="

# ---------------------------------------------------------------------
#  0. 清理与创建
# ---------------------------------------------------------------------
if {[file exists $PROJ_DIR]} {
    if {$KEEP_EXIST} {
        puts ">>> 工程目录已存在且指定了 --keep，就地复用"
    } else {
        puts ">>> 删除已存在的工程目录: $PROJ_DIR"
        file delete -force $PROJ_DIR
    }
}

if {![file exists $PROJ_DIR]} {
    file mkdir $PROJ_DIR
}

create_project $PROJ_NAME $PROJ_DIR -part $PART_NAME -force
set_property target_language Verilog [current_project]

# ---------------------------------------------------------------------
#  降噪：Netlist 29-160
#
#  现象：实现阶段刷 100 条 CRITICAL WARNING，全部指向 PS7 IP **自己生成**的
#        bd_video_ps7_0.xdc（set_property iostandard ... [get_ports "DDR_VRP"]）。
#
#  原因：那份 XDC 是 PS7 IP 生成的，用 `get_ports` 写的是**作用域约束**。
#        它在 OOC 综合时正常（bd_video_ps7_0_synth_1 里 0 报错），
#        只在顶层 link_design 读 .dcp 复现 PS7 时报 —— 因为顶层根本没有
#        DDR_* 端口，约束无处落地。DDR 引脚/电平约束同时内建在 ps7 的 .dcp 里，
#        仍然生效，所以这 100 条是重复告警，不是真问题。
#
#  ⚠ 必须在这里设 —— 属主每轮 create_project 都会重置成当前用户，
#    写进 .xpr 也留不住，所以放在建工程之后。
#     注意别改成 -new_severity Error，那是反向操作。
# ---------------------------------------------------------------------
set_msg_config -id {Netlist 29-160} -new_severity INFO
puts ">>> 已把 Netlist 29-160 降为 INFO（PS7 IP 自生成 XDC 的已知重复告警）"

# ---------------------------------------------------------------------
#  1. 加入 RTL 源（本项目手写的 Verilog）
#
#  ⚠ 五个都要加：
#      dvp_capture   采集
#      async_fifo    被 dvp_capture 例化（漏了会找不到依赖）
#      sccb_master   SCCB 配置
#      iobuf_wrap    SDA 双向缓冲（BD 不能直接例化 IOBUF 原语）
#      ov5640_regs   寄存器配置表 ROM
# ---------------------------------------------------------------------
set rtl_files [list \
    dvp_capture.v \
    async_fifo.v \
    sccb_master.v \
    iobuf_wrap.v \
    ov5640_regs.v \
]
set n_rtl 0
foreach f $rtl_files {
    # ⚠ 目录重排（2026-09-26）后 RTL 在 src/RTL/。
    #   保留旧位置作为回退，避免有人在旧结构下也跑得通（不报错即静默出错更糟）。
    set p ""
    foreach cand [list "$PROJ_ROOT/src/RTL/$f" "$PROJ_ROOT/rtl/$f"] {
        if {[file exists $cand]} { set p $cand; break }
    }
    if {$p ne ""} {
        add_files -norecurse $p
        incr n_rtl
    } else {
        puts "WARN: 找不到 RTL 源 $f（试过 src/RTL/ 与 rtl/）"
    }
}
puts ">>> 已加入 $n_rtl 个 RTL 源"

# ---------------------------------------------------------------------
#  2. 注册 HLS 导出的 IP 仓库
#
#  说明：export_design -format ip_catalog 产出的是一个 **IP 目录**
#  （含 component.xml / hdl / drivers），不是 .xci 文件。
#  在 Vivado 里的正确导入方式是把它注册为 IP 仓库，而不是 read_ip。
# ---------------------------------------------------------------------
if {$IP_DIR eq ""} {
    # 覆盖两种流程的产物：
    #   命令行（run_gesture.tcl）-> build/gesture_comp/solution*/impl/ip
    #   GUI（Vitis 组件）        -> <组件目录>/<work_dir>/hls/impl/ip
    # ⚠ 目录重排（2026-09-26）后，HLS 产物约定落在 <repo>/build/gesture_comp/。
    #   旧位置保留在列表末尾作回退。
    set patterns [list \
        "$PROJ_ROOT/build/gesture_comp/solution*/impl/ip" \
        "$PROJ_ROOT/build/gesture_comp/*/impl/ip" \
        "$PROJ_ROOT/gesture_comp/solution*/impl/ip" \
        "$PROJ_ROOT/gesture_comp/*/impl/ip" \
        "$PROJ_ROOT/src_hls/gesture_comp/solution*/impl/ip" \
        "$PROJ_ROOT/*/*/hls/impl/ip" \
        "$PROJ_ROOT/*/hls/impl/ip" \
        "$PROJ_ROOT/vitis_ws/*/hls/impl/ip" \
        "$PROJ_ROOT/vitis_ws/*/*/hls/impl/ip" \
    ]
    foreach pat $patterns {
        foreach c [lsort -decreasing [glob -nocomplain $pat]] {
            if {[file exists "$c/component.xml"]} {
                set IP_DIR $c
                break
            }
        }
        if {$IP_DIR ne ""} { break }
    }
}

if {$IP_DIR eq "" || ![file exists "$IP_DIR/component.xml"]} {
    puts "\n!!! 找不到 HLS 导出的 IP（component.xml）"
    puts "    请先执行："
    puts "      vitis-run --mode hls --tcl src/HLS/run_gesture.tcl"
    puts "    然后用 --ip <目录> 指定 component.xml 所在位置\n"
    close_project
    exit 1
}

puts ">>> 注册 IP 仓库: $IP_DIR"
set_property ip_repo_paths $IP_DIR [current_project]
update_ip_catalog -rebuild

set g_defs [get_ipdefs -quiet *gesture_preproc*]
if {[llength $g_defs] == 0} {
    puts "\n!!! IP 未能被 Vivado 识别，请检查 $IP_DIR"
    close_project
    exit 1
}
puts ">>> 识别到 IP: $g_defs"

# ---------------------------------------------------------------------
#  3. 建 Block Design
#
#  ⚠ bd_video.tcl 需要 IP_REPO 才能例化预处理链。
#    不传的话它会跳过 gesture_preproc + dma_in/dma_out，
#    于是 ic_ctrl 的 M02/M03/M04 与 ic_hp3 悬空，
#    脚本末尾的 AXI 检查会直接报错退出（那个检查是对的）。
# ---------------------------------------------------------------------
set ::IP_REPO $IP_DIR
source "$HERE/$BD_NAME.tcl"

# ---------------------------------------------------------------------
#  4. 顶层 wrapper
#
#  ⚠ 必须删干净已有的 wrapper 再重建 —— 工程里会有两份：
#      .gen/sources_1/bd/<bd>/hdl/    ← 每次 build BD 重新生成（新）
#      .srcs/sources_1/imports/hdl/   ← make_wrapper -import 时拷贝的（旧）
#    综合用的是 imports 那份。不删会导致它带着**上一轮 BD 的端口名**
#    去连新 BD，报 [Synth 8-11365] named port connection ... does not exist。
# ---------------------------------------------------------------------
foreach w [get_files -quiet *${BD_NAME}_wrapper.v] {
    remove_files $w
}
foreach wf [glob -nocomplain \
        "$PROJ_DIR/$PROJ_NAME.srcs/sources_1/imports/hdl/${BD_NAME}_wrapper.v" \
        "$PROJ_DIR/$PROJ_NAME.gen/sources_1/bd/$BD_NAME/hdl/${BD_NAME}_wrapper.v"] {
    file delete -force $wf
}

# ⚠ 顺序不能反：必须在 BD 已经 build 完（source bd_video.tcl 结尾）之后
set bdfile [get_files "${BD_NAME}.bd"]
make_wrapper -files $bdfile -top -import

set wrapper [glob -nocomplain \
    "$PROJ_DIR/$PROJ_NAME.gen/sources_1/bd/$BD_NAME/hdl/${BD_NAME}_wrapper.v"]
if {[llength $wrapper] > 0} {
    add_files -norecurse $wrapper
    set_property top "${BD_NAME}_wrapper" [current_fileset]
    puts ">>> 顶层设为 ${BD_NAME}_wrapper"
} else {
    error "未找到 wrapper：$PROJ_DIR/$PROJ_NAME.gen/sources_1/bd/$BD_NAME/hdl/${BD_NAME}_wrapper.v"
}

# ---- ⚠ 不要把 rtl/*.v 从工程移除！----
#
#  2026-09-17 的教训：曾经加过一段"把 RTL 外部副本从工程移除"的代码，
#  理由是"BD 里已有 RTL Module Reference，外部副本是多余的"。**那是错的**：
#
#      ERROR: [filemgmt 56-587] Failed to resolve reference.
#             Nothing was found in the project to match the name dvp_capture
#      ERROR: [Runs 36-346] File '.../bd_video_dvp_capture_0_0.xci'
#             needed for run contains invalid reference(s).
#
#  BD 为每个 RTL Module Reference 生成的 `.xci` **需要外部源文件才能展开**。
#  移除后综合连启动都启动不了。所以那 5 个 rtl/*.v **必须同时存在于 sources_1**。

# ---- 顶层断言：这是"顶层被静默设成子模块"事故的直接防线 ----
#
#  那个 bug 的后果是"top 悄悄变成了一个子模块"，
#  而 Vivado **不会为此报任何错**。所以必须自己回读确认。
set top_now [get_property top [current_fileset]]
if {$top_now ne "${BD_NAME}_wrapper"} {
    error "顶层设置失败：期望 ${BD_NAME}_wrapper，实际 '$top_now'"
}
if {[llength [get_files -quiet *${BD_NAME}_wrapper.v]] == 0} {
    error "wrapper 未登记进工程文件表（make_wrapper 成功了但 add_files 没生效）"
}
# 再确认 BD 依赖的 RTL 源确实还在（防止将来又被"优化"掉）
foreach f $rtl_files {
    set p ""
    foreach cand [list "$PROJ_ROOT/src/RTL/$f" "$PROJ_ROOT/rtl/$f"] {
        if {[file exists $cand]} { set p [file normalize $cand]; break }
    }
    if {$p eq "" || [llength [get_files -quiet $p]] == 0} {
        error "RTL 源 $f 不在工程里 —— BD 的 IP .xci 依赖它，综合会直接失败"
    }
}
puts ">>> 顶层断言通过 ($top_now)"

# 约束文件
set xdc "$HERE/constraints/video_io.xdc"
if {[file exists $xdc]} {
    add_files -fileset constrs_1 -norecurse $xdc
    puts ">>> 已加入约束: $xdc"
}

# HDMI 端口的临时豁免（方案 A）
#
# ⚠ 这个文件**不是**引脚约束，它只是把 bitgen 的两条 DRC 降级，
#   让比特流能生成。真正的 HDMI 引脚约束（TMDS）留到方案 B。
#   ⚠ **方案 B 做完后要把它和 hdmi_drc_hook.tcl 一起删掉。**
set xdc_hdmi "$HERE/constraints/video_io_hdmi_tmp.xdc"
if {[file exists $xdc_hdmi]} {
    add_files -fileset constrs_1 -norecurse $xdc_hdmi
    puts ">>> 已加入 HDMI 临时约束: $xdc_hdmi"
    puts "    ⚠ 22 个 hdmi_vid_out_* 端口在比特流里悬空 —— 上板时勿接 HDMI"
}

update_compile_order -fileset sources_1

# ---------------------------------------------------------------------
#  5. 综合与实现（可选）
# ---------------------------------------------------------------------
if {$RUN_SYNTH} {

    # ⚠⚠ 必须在 launch impl 之前设好 pre-hook
    #
    #  HDL 里导出的 22 个 `hdmi_vid_out_*` 端口目前**没有引脚约束**
    #  （TMDS 编码器还没做），bitgen 的 DRC 会拒绝：
    #      [DRC NSTD-1] Unspecified I/O Standard
    #      [DRC UCIO-1] Unconstrained Logical Port
    #      ERROR: [Vivado 12-1345] Error(s) found during DRC. Bitgen not run.
    #
    #  ⚠ Vivado 拦得**对** —— 不能把没指定的端口随便绑到 IO 上。
    #
    #  ⚠ 关键：用 `set_property SEVERITY {Warning}` 在工程里直接设**无效**，
    #    因为 run 是独立进程。报错信息里明确说了要用 **pre-hook**：
    #      "add this command to a .tcl file and add that file as a
    #       pre-hook for write_bitstream step"
    #
    #  pre-hook 的副作用（必须知道）：那 22 个端口在比特流里**悬空**，
    #  **上板时不要接 HDMI 线**。详见 constraints/video_io_hdmi_tmp.xdc。
    #
    #  ⚠⚠ 方案 B（TMDS 编码器）做完后，删掉这个 pre-hook 和
    #     video_io_hdmi_tmp.xdc，启用 video_io.xdc 第四层的真实引脚约束。
    set hook "$HERE/constraints/hdmi_drc_hook.tcl"
    if {[file exists $hook]} {
        set_property STEPS.WRITE_BITSTREAM.TCL.PRE $hook [get_runs impl_1]
        puts ">>> 已设置 write_bitstream pre-hook（HDMI 端口临时豁免）"
    } else {
        puts "WARN: 找不到 $hook —— bitgen 会因 HDMI 端口未约束而失败"
    }

    # ---- 带重试的 run 启动 ----
    #
    #  ⚠⚠ 为什么必须重试：OOC 综合子进程会**非确定性地**失败。
    #    本机实测（2026-09-17）：一次运行里 22 个 OOC run 有 3 个中招，
    #    另一次有 2 个。报错是：
    #        ERROR: [Common 17-354] Could not open 'C' for writing.
    #        ERROR: [Common 17-1257] Failed to create directory 'C'.
    #    这是**进程启动期的瞬时竞争**，重跑必然成功。
    #
    #  ⚠⚠ 但它对**流程**是有害的：
    #        ERROR: [Vivado 12-13638] Failed runs(s) : '<run 名>'
    #        ERROR: [Common 17-39] 'wait_on_runs' failed due to earlier errors.
    #     于是 wait_on_run **直接抛错返回**，脚本中断 ——
    #     XSA 导出和资源报告根本执行不到。
    #
    #  ⚠ 失败必须 reset_run 再重跑 —— 这是实测踩出来的：
    #    launch_runs 对**已经失败的 run 不做任何事**（它认为"跑过了"），
    #    光靠"再 launch 一次"重试是**假重试**。
    proc run_with_retry {run_name launch_args {max_attempts 3}} {
        for {set attempt 1} {$attempt <= $max_attempts} {incr attempt} {
            if {$attempt > 1} {
                catch {reset_run -quiet $run_name}
            }
            catch {launch_runs $run_name -jobs 8 {*}$launch_args}
            catch {wait_on_run $run_name}
            set prog [get_property PROGRESS [get_runs $run_name]]
            if {$prog eq "100%"} {
                if {$attempt > 1} {
                    puts ">>> $run_name 在第 $attempt 次尝试后完成"
                }
                return 1
            }
            puts ">>> $run_name 进度 $prog —— 第 $attempt 次未完成"
            set bad {}
            foreach sr [get_runs] {
                set sn [get_property NAME $sr]
                if {$sn eq $run_name} { continue }
                if {[string match "*_$run_name" $sn] &&
                    [get_property PROGRESS $sr] ne "100%"} {
                    lappend bad $sn
                }
            }
            if {[llength $bad] > 0} {
                puts "      未完成的子 run: [join $bad {, }]"
            }
            if {$attempt < $max_attempts} {
                puts ">>> 重试（reset_run 后重跑失败的那些）..."
            }
        }
        return 0
    }

    puts "\n>>> 开始综合..."
    if {![run_with_retry synth_1 {}]} {
        puts "\n!!! 综合失败（已重试 3 次）"
        close_project
        exit 1
    }
    puts ">>> 综合完成"

    puts "\n>>> 开始实现..."
    if {![run_with_retry impl_1 [list -to_step write_bitstream]]} {
        puts "\n!!! 实现失败（已重试 3 次）"
        close_project
        exit 1
    }
    puts ">>> 实现完成"

    # ⚠⚠ 顺序不能反：get_timing_paths 需要**已打开的设计**。
    open_run impl_1

    if {[catch {
        set wns [get_property SLACK [get_timing_paths -delay_type max]]
        puts ">>> 时序余量 WNS = $wns ns"
    } err]} {
        puts "WARN: 取时序余量失败（不影响产物）: $err"
    }

    report_utilization -file "$PROJ_DIR/utilization.rpt"
    puts ">>> 资源报告: $PROJ_DIR/utilization.rpt"
}

# ---------------------------------------------------------------------
#  6. 导出 XSA（给 Vitis / PYNQ 用）
# ---------------------------------------------------------------------
set xsa "$PROJ_DIR/gesture_system.xsa"
if {$RUN_SYNTH} {
    write_hw_platform -fixed -include_bit -force $xsa
    puts ">>> XSA 已导出: $xsa"
} else {
    puts ">>> 跳过了综合，未导出 XSA（加 --synth 1 可导出）"
}

close_project

puts "\n====================================================================="
puts "  完成"
if {$RUN_SYNTH} {
    puts "  下一步："
    puts "    * 上板前必读 docs/hardware-checklist.md §3.3（引脚万用表复核）"
    puts "    * 驱动源码在 sw/，主机自检：bash sw/build_preproc_sim.sh"
}
puts "  原 Sobel 参照工程不在本交付包内（属于另一个项目）"
puts "====================================================================="
