TimeQuest Timing Analyzer report for PMT_Timebin_Counts
Tue Jan 21 12:58:10 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'signal'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'signal'
 15. Slow Model Recovery: 'signal'
 16. Slow Model Removal: 'signal'
 17. Slow Model Minimum Pulse Width: 'signal'
 18. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 30. Fast Model Setup: 'signal'
 31. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 32. Fast Model Hold: 'signal'
 33. Fast Model Recovery: 'signal'
 34. Fast Model Removal: 'signal'
 35. Fast Model Minimum Pulse Width: 'signal'
 36. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'osc'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PMT_Timebin_Counts                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
; signal                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { signal }                           ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                         ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; 98.51 MHz  ; 98.51 MHz       ; inst|altpll_component|pll|clk[0] ;                                                               ;
; 454.96 MHz ; 405.02 MHz      ; signal                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -4.020 ; -30.343       ;
; signal                           ; -1.198 ; -5.791        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; signal                           ; 0.445 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; signal ; 3.105 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; signal ; -2.353 ; -18.824       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.469 ; -11.245       ;
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -4.020 ; count:inst2|out[4]           ; trigger_clock_hundreds:inst5|out[4] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.772     ; 1.286      ;
; -3.807 ; count:inst2|out[1]           ; trigger_clock_hundreds:inst5|out[1] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.772     ; 1.073      ;
; -3.806 ; count:inst2|out[6]           ; trigger_clock_hundreds:inst5|out[6] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.772     ; 1.072      ;
; -3.804 ; count:inst2|out[3]           ; trigger_clock_hundreds:inst5|out[3] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.772     ; 1.070      ;
; -3.800 ; count:inst2|out[7]           ; trigger_clock_hundreds:inst5|out[7] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.772     ; 1.066      ;
; -3.800 ; count:inst2|out[0]           ; trigger_clock_hundreds:inst5|out[0] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.772     ; 1.066      ;
; -3.653 ; count:inst2|out[5]           ; trigger_clock_hundreds:inst5|out[5] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.772     ; 0.919      ;
; -3.653 ; count:inst2|out[2]           ; trigger_clock_hundreds:inst5|out[2] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.772     ; 0.919      ;
; 9.849  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.190     ;
; 9.919  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.120     ;
; 9.942  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.096     ;
; 9.950  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.089     ;
; 10.010 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.029     ;
; 10.017 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 10.023     ;
; 10.017 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 10.023     ;
; 10.017 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 10.023     ;
; 10.017 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 10.023     ;
; 10.020 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.019     ;
; 10.043 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.995      ;
; 10.054 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.985      ;
; 10.079 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.959      ;
; 10.087 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.953      ;
; 10.087 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.953      ;
; 10.087 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.953      ;
; 10.087 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.953      ;
; 10.093 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.945      ;
; 10.110 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.929      ;
; 10.110 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.929      ;
; 10.110 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.929      ;
; 10.110 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.929      ;
; 10.111 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.928      ;
; 10.121 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.917      ;
; 10.121 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.917      ;
; 10.155 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.884      ;
; 10.165 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.873      ;
; 10.178 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.862      ;
; 10.178 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.862      ;
; 10.178 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.862      ;
; 10.178 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.862      ;
; 10.180 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.858      ;
; 10.194 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.844      ;
; 10.197 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.842      ;
; 10.198 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.841      ;
; 10.222 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.818      ;
; 10.222 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.818      ;
; 10.222 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.818      ;
; 10.222 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 9.818      ;
; 10.233 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.805      ;
; 10.233 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.805      ;
; 10.247 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.792      ;
; 10.247 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.792      ;
; 10.247 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.792      ;
; 10.247 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.792      ;
; 10.256 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.781      ;
; 10.256 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.781      ;
; 10.256 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.781      ;
; 10.256 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.781      ;
; 10.256 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.781      ;
; 10.261 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.778      ;
; 10.261 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.778      ;
; 10.261 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.778      ;
; 10.261 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.778      ;
; 10.267 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.772      ;
; 10.268 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.771      ;
; 10.277 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.761      ;
; 10.290 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.748      ;
; 10.291 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.747      ;
; 10.318 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.720      ;
; 10.318 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.720      ;
; 10.325 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.713      ;
; 10.351 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.687      ;
; 10.351 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.687      ;
; 10.358 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.681      ;
; 10.359 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.680      ;
; 10.362 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.676      ;
; 10.368 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.669      ;
; 10.368 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.669      ;
; 10.368 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.669      ;
; 10.368 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.669      ;
; 10.368 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.669      ;
; 10.395 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.643      ;
; 10.402 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.637      ;
; 10.403 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.636      ;
; 10.426 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.612      ;
; 10.427 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.611      ;
; 10.428 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.610      ;
; 10.441 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.597      ;
; 10.442 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.596      ;
; 10.453 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.584      ;
; 10.453 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.584      ;
; 10.453 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.584      ;
; 10.453 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.584      ;
; 10.453 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.584      ;
; 10.486 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.551      ;
; 10.486 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.551      ;
; 10.486 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.551      ;
; 10.486 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.551      ;
; 10.486 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.551      ;
; 10.493 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.546      ;
; 10.493 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 9.546      ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'signal'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.198 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.236      ;
; -1.158 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.196      ;
; -1.114 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.152      ;
; -1.024 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.062      ;
; -0.999 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.037      ;
; -0.984 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.022      ;
; -0.959 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.997      ;
; -0.944 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.982      ;
; -0.940 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.978      ;
; -0.904 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.942      ;
; -0.875 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.913      ;
; -0.864 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.902      ;
; -0.860 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.898      ;
; -0.825 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.863      ;
; -0.824 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.862      ;
; -0.785 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.823      ;
; -0.784 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.822      ;
; -0.780 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.818      ;
; -0.766 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.804      ;
; -0.745 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.783      ;
; -0.744 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.782      ;
; -0.705 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.743      ;
; -0.704 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.742      ;
; -0.701 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.739      ;
; -0.700 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.738      ;
; -0.665 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.703      ;
; -0.664 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.702      ;
; -0.273 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.311      ;
; -0.272 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.310      ;
; -0.269 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.307      ;
; -0.268 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.306      ;
; -0.267 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.305      ;
; -0.233 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.271      ;
; -0.233 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.271      ;
; -0.232 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.270      ;
; 0.307  ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[2]        ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[3]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx                          ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_DELAY_RESTART ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_out                      ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock_hundreds:inst5|LED       ; trigger_clock_hundreds:inst5|LED       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; test:inst1|tick                        ; test:inst1|tick                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; uart:inst4|Buffer[0]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; trigger_clock_hundreds:inst5|i[31]     ; trigger_clock_hundreds:inst5|i[31]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.640 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 0.647 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.933      ;
; 0.663 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.664 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.950      ;
; 0.666 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.952      ;
; 0.672 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.958      ;
; 0.672 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.958      ;
; 0.776 ; uart:inst4|Buffer[1]                   ; uart:inst4|Buffer[0]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.062      ;
; 0.804 ; uart:inst4|tx_data[2]                  ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.842 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.844 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.130      ;
; 0.853 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.139      ;
; 0.911 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.197      ;
; 0.921 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.207      ;
; 0.924 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_RECEIVED      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.210      ;
; 0.942 ; test:inst1|tx_clk_divider[9]           ; test:inst1|tx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.228      ;
; 0.960 ; test:inst1|tx_clk_divider[0]           ; test:inst1|tx_clk_divider[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[1]      ; trigger_clock_hundreds:inst5|i[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[16]     ; trigger_clock_hundreds:inst5|i[16]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[13]     ; trigger_clock_hundreds:inst5|i[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[15]     ; trigger_clock_hundreds:inst5|i[15]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[20]     ; trigger_clock_hundreds:inst5|i[20]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[23]     ; trigger_clock_hundreds:inst5|i[23]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; trigger_clock_hundreds:inst5|i[17]     ; trigger_clock_hundreds:inst5|i[17]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[2]      ; trigger_clock_hundreds:inst5|i[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[25]     ; trigger_clock_hundreds:inst5|i[25]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[4]      ; trigger_clock_hundreds:inst5|i[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[7]      ; trigger_clock_hundreds:inst5|i[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[27]     ; trigger_clock_hundreds:inst5|i[27]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[29]     ; trigger_clock_hundreds:inst5|i[29]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[30]     ; trigger_clock_hundreds:inst5|i[30]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; test:inst1|tx_clk_divider[3]           ; test:inst1|tx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.981 ; uart:inst4|tx_data[4]                  ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.267      ;
; 0.988 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.999 ; uart:inst4|tx_data[1]                  ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.286      ;
; 1.001 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.287      ;
; 1.001 ; uart:inst4|Buffer[2]                   ; uart:inst4|Buffer[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.287      ;
; 1.002 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.288      ;
; 1.005 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.291      ;
; 1.005 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.291      ;
; 1.007 ; trigger_clock_hundreds:inst5|i[21]     ; trigger_clock_hundreds:inst5|i[21]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.293      ;
; 1.011 ; trigger_clock_hundreds:inst5|i[10]     ; trigger_clock_hundreds:inst5|i[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; trigger_clock_hundreds:inst5|i[3]      ; trigger_clock_hundreds:inst5|i[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; trigger_clock_hundreds:inst5|i[5]      ; trigger_clock_hundreds:inst5|i[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; trigger_clock_hundreds:inst5|i[12]     ; trigger_clock_hundreds:inst5|i[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; trigger_clock_hundreds:inst5|i[24]     ; trigger_clock_hundreds:inst5|i[24]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[26]     ; trigger_clock_hundreds:inst5|i[26]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[28]     ; trigger_clock_hundreds:inst5|i[28]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.018 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.020 ; uart:inst4|Buffer[1]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.306      ;
; 1.032 ; uart:inst4|tx_data[3]                  ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.318      ;
; 1.040 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.326      ;
; 1.041 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.327      ;
; 1.047 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.333      ;
; 1.048 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.334      ;
; 1.052 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.337      ;
; 1.052 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.337      ;
; 1.085 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.371      ;
; 1.086 ; uart:inst4|rx_countdown[5]             ; uart:inst4|rx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.372      ;
; 1.089 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.375      ;
; 1.090 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.376      ;
; 1.092 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.378      ;
; 1.092 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.378      ;
; 1.132 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.418      ;
; 1.160 ; test:inst1|tx_clk_divider[5]           ; test:inst1|tx_clk_divider[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.446      ;
; 1.165 ; test:inst1|tx_clk_divider[7]           ; test:inst1|tx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.187 ; test:inst1|tx_clk_divider[6]           ; test:inst1|tx_clk_divider[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.188 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.473      ;
; 1.188 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.472      ;
; 1.188 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.472      ;
; 1.188 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.472      ;
; 1.189 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.474      ;
; 1.192 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.476      ;
; 1.192 ; uart:inst4|tx_data[6]                  ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.477      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.731      ;
; 0.984 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.271      ;
; 1.019 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.306      ;
; 1.021 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.307      ;
; 1.024 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.310      ;
; 1.025 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.311      ;
; 1.416 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.702      ;
; 1.417 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.703      ;
; 1.452 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.738      ;
; 1.453 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.739      ;
; 1.456 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.742      ;
; 1.457 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.743      ;
; 1.496 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.782      ;
; 1.497 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.783      ;
; 1.518 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.804      ;
; 1.532 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.818      ;
; 1.536 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.822      ;
; 1.537 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.823      ;
; 1.576 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.862      ;
; 1.577 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.863      ;
; 1.612 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.898      ;
; 1.616 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.902      ;
; 1.627 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.913      ;
; 1.656 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.942      ;
; 1.692 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.978      ;
; 1.696 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.982      ;
; 1.711 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.997      ;
; 1.736 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.022      ;
; 1.751 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.037      ;
; 1.776 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.062      ;
; 1.866 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.152      ;
; 1.910 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.196      ;
; 1.950 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.236      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 3.105 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.766      ; 1.699      ;
; 3.105 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.766      ; 1.699      ;
; 3.105 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.766      ; 1.699      ;
; 3.105 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.766      ; 1.699      ;
; 3.105 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.766      ; 1.699      ;
; 3.105 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.766      ; 1.699      ;
; 3.105 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.766      ; 1.699      ;
; 3.105 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.766      ; 1.699      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -2.353 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.766      ; 1.699      ;
; -2.353 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.766      ; 1.699      ;
; -2.353 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.766      ; 1.699      ;
; -2.353 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.766      ; 1.699      ;
; -2.353 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.766      ; 1.699      ;
; -2.353 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.766      ; 1.699      ;
; -2.353 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.766      ; 1.699      ;
; -2.353 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.766      ; 1.699      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tick                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tick                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[0]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[0]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[10]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[10]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[1]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[1]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[2]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[2]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[3]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[3]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[4]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[4]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[5]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[5]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[6]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[6]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[7]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[7]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[8]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[8]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[9]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[9]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4] ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; rx_line   ; osc        ; 6.361 ; 6.361 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; rx_line   ; osc        ; -6.113 ; -6.113 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.209  ; 4.209  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 8.451  ; 8.451  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 8.451  ; 8.451  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 6.668  ; 6.668  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 7.726  ; 7.726  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 8.125  ; 8.125  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 7.028  ; 7.028  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 6.996  ; 6.996  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 23.173 ; 23.173 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 23.003 ; 23.003 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 23.134 ; 23.134 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 22.813 ; 22.813 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 22.781 ; 22.781 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 23.054 ; 23.054 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 23.173 ; 23.173 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 23.162 ; 23.162 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 18.636 ; 18.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 18.636 ; 18.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 16.569 ; 16.569 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 14.900 ; 14.900 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 17.159 ; 17.159 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 17.460 ; 17.460 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 18.148 ; 18.148 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 18.529 ; 18.529 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.088  ; 6.088  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 7.229  ; 7.229  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 4.185  ; 4.185  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 4.209 ; 4.209 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 5.498 ; 5.498 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 6.942 ; 6.942 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 5.498 ; 5.498 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 5.758 ; 5.758 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 6.616 ; 6.616 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 6.236 ; 6.236 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 5.826 ; 5.826 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 5.348 ; 5.348 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 5.542 ; 5.542 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 5.659 ; 5.659 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 5.348 ; 5.348 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 5.350 ; 5.350 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 5.575 ; 5.575 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 5.694 ; 5.694 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 5.698 ; 5.698 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 6.393 ; 6.393 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 6.958 ; 6.958 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 7.859 ; 7.859 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 6.393 ; 6.393 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 7.482 ; 7.482 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 7.220 ; 7.220 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 7.317 ; 7.317 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 7.828 ; 7.828 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.088 ; 6.088 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 7.229 ; 7.229 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 4.185 ; 4.185 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -1.646 ; -12.476       ;
; signal                           ; 0.125  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; signal                           ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; signal ; 2.320 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; signal ; -1.440 ; -11.520       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.222 ; -9.222        ;
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.646 ; count:inst2|out[4]           ; trigger_clock_hundreds:inst5|out[4] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.116     ; 0.562      ;
; -1.575 ; count:inst2|out[1]           ; trigger_clock_hundreds:inst5|out[1] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.116     ; 0.491      ;
; -1.574 ; count:inst2|out[6]           ; trigger_clock_hundreds:inst5|out[6] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.116     ; 0.490      ;
; -1.572 ; count:inst2|out[3]           ; trigger_clock_hundreds:inst5|out[3] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.116     ; 0.488      ;
; -1.571 ; count:inst2|out[7]           ; trigger_clock_hundreds:inst5|out[7] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.116     ; 0.487      ;
; -1.571 ; count:inst2|out[0]           ; trigger_clock_hundreds:inst5|out[0] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.116     ; 0.487      ;
; -1.484 ; count:inst2|out[5]           ; trigger_clock_hundreds:inst5|out[5] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.116     ; 0.400      ;
; -1.483 ; count:inst2|out[2]           ; trigger_clock_hundreds:inst5|out[2] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.116     ; 0.399      ;
; 16.190 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.844      ;
; 16.190 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.844      ;
; 16.190 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.844      ;
; 16.190 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.844      ;
; 16.221 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.813      ;
; 16.221 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.813      ;
; 16.221 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.813      ;
; 16.221 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.813      ;
; 16.228 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.805      ;
; 16.230 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.803      ;
; 16.231 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.801      ;
; 16.231 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.801      ;
; 16.250 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.783      ;
; 16.250 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.783      ;
; 16.250 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.783      ;
; 16.250 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.783      ;
; 16.259 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.774      ;
; 16.261 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.773      ;
; 16.261 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.773      ;
; 16.261 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.773      ;
; 16.261 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.773      ;
; 16.261 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.772      ;
; 16.274 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.758      ;
; 16.274 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.758      ;
; 16.284 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.747      ;
; 16.284 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.747      ;
; 16.284 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.747      ;
; 16.284 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.747      ;
; 16.284 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.747      ;
; 16.285 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.749      ;
; 16.285 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.749      ;
; 16.285 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.749      ;
; 16.285 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.002      ; 3.749      ;
; 16.288 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.744      ;
; 16.290 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.742      ;
; 16.296 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.737      ;
; 16.296 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.737      ;
; 16.296 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.737      ;
; 16.296 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.737      ;
; 16.299 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.734      ;
; 16.301 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.732      ;
; 16.311 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.721      ;
; 16.311 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.721      ;
; 16.321 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.711      ;
; 16.323 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.710      ;
; 16.323 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.710      ;
; 16.323 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.710      ;
; 16.323 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.710      ;
; 16.323 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.710      ;
; 16.325 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.708      ;
; 16.327 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.704      ;
; 16.327 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.704      ;
; 16.327 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.704      ;
; 16.327 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.704      ;
; 16.327 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.704      ;
; 16.329 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.703      ;
; 16.329 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.703      ;
; 16.334 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.698      ;
; 16.336 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.696      ;
; 16.346 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.687      ;
; 16.347 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.686      ;
; 16.361 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.671      ;
; 16.363 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.669      ;
; 16.364 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.667      ;
; 16.364 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.667      ;
; 16.364 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.667      ;
; 16.364 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.667      ;
; 16.364 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.667      ;
; 16.364 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.668      ;
; 16.377 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.656      ;
; 16.378 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.655      ;
; 16.382 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.649      ;
; 16.382 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.649      ;
; 16.382 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.649      ;
; 16.382 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.649      ;
; 16.382 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.649      ;
; 16.401 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.631      ;
; 16.406 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.626      ;
; 16.407 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.625      ;
; 16.417 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.616      ;
; 16.418 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.615      ;
; 16.419 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.613      ;
; 16.420 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.613      ;
; 16.420 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.613      ;
; 16.420 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.613      ;
; 16.420 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.613      ;
; 16.441 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.592      ;
; 16.442 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.591      ;
; 16.452 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.580      ;
; 16.453 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.579      ;
; 16.456 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.575      ;
; 16.456 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.575      ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'signal'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.125 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.907      ;
; 0.140 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.892      ;
; 0.165 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.867      ;
; 0.210 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.822      ;
; 0.219 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.813      ;
; 0.234 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.798      ;
; 0.235 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.797      ;
; 0.254 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.778      ;
; 0.259 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.773      ;
; 0.269 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.763      ;
; 0.270 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.762      ;
; 0.289 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.743      ;
; 0.294 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.738      ;
; 0.304 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.728      ;
; 0.304 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.728      ;
; 0.319 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.713      ;
; 0.324 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.708      ;
; 0.329 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.703      ;
; 0.329 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.703      ;
; 0.339 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.693      ;
; 0.339 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.693      ;
; 0.359 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.673      ;
; 0.364 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.668      ;
; 0.364 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.668      ;
; 0.364 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.668      ;
; 0.374 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.658      ;
; 0.374 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.658      ;
; 0.499 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.533      ;
; 0.504 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.528      ;
; 0.504 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.528      ;
; 0.504 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.528      ;
; 0.505 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.527      ;
; 0.509 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.523      ;
; 0.512 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.520      ;
; 0.665 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[2]        ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[3]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx                          ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_DELAY_RESTART ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_out                      ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock_hundreds:inst5|LED       ; trigger_clock_hundreds:inst5|LED       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; test:inst1|tick                        ; test:inst1|tick                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; trigger_clock_hundreds:inst5|i[31]     ; trigger_clock_hundreds:inst5|i[31]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; uart:inst4|Buffer[0]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.254 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.259 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
; 0.263 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.269 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.421      ;
; 0.289 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.441      ;
; 0.314 ; uart:inst4|tx_data[2]                  ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.466      ;
; 0.324 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.332 ; uart:inst4|Buffer[1]                   ; uart:inst4|Buffer[0]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.488      ;
; 0.353 ; test:inst1|tx_clk_divider[0]           ; test:inst1|tx_clk_divider[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; trigger_clock_hundreds:inst5|i[1]      ; trigger_clock_hundreds:inst5|i[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; trigger_clock_hundreds:inst5|i[16]     ; trigger_clock_hundreds:inst5|i[16]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[13]     ; trigger_clock_hundreds:inst5|i[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[15]     ; trigger_clock_hundreds:inst5|i[15]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[20]     ; trigger_clock_hundreds:inst5|i[20]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[23]     ; trigger_clock_hundreds:inst5|i[23]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[17]     ; trigger_clock_hundreds:inst5|i[17]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.510      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[2]      ; trigger_clock_hundreds:inst5|i[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[25]     ; trigger_clock_hundreds:inst5|i[25]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[27]     ; trigger_clock_hundreds:inst5|i[27]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; test:inst1|tx_clk_divider[9]           ; test:inst1|tx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[4]      ; trigger_clock_hundreds:inst5|i[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[7]      ; trigger_clock_hundreds:inst5|i[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[29]     ; trigger_clock_hundreds:inst5|i[29]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[30]     ; trigger_clock_hundreds:inst5|i[30]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_RECEIVED      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.512      ;
; 0.364 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; trigger_clock_hundreds:inst5|i[21]     ; trigger_clock_hundreds:inst5|i[21]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; uart:inst4|tx_data[4]                  ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[3]      ; trigger_clock_hundreds:inst5|i[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[5]      ; trigger_clock_hundreds:inst5|i[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[10]     ; trigger_clock_hundreds:inst5|i[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[12]     ; trigger_clock_hundreds:inst5|i[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; test:inst1|tx_clk_divider[3]           ; test:inst1|tx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[24]     ; trigger_clock_hundreds:inst5|i[24]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[26]     ; trigger_clock_hundreds:inst5|i[26]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[28]     ; trigger_clock_hundreds:inst5|i[28]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; uart:inst4|tx_data[1]                  ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.526      ;
; 0.373 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; uart:inst4|Buffer[1]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.384 ; uart:inst4|tx_data[3]                  ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.388 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.392 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.394 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.546      ;
; 0.398 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.550      ;
; 0.400 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.552      ;
; 0.400 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.552      ;
; 0.400 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.552      ;
; 0.402 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.554      ;
; 0.402 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.554      ;
; 0.402 ; uart:inst4|rx_countdown[5]             ; uart:inst4|rx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.554      ;
; 0.403 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.555      ;
; 0.409 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.561      ;
; 0.411 ; uart:inst4|Buffer[2]                   ; uart:inst4|Buffer[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.564      ;
; 0.417 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.569      ;
; 0.420 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.572      ;
; 0.422 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.574      ;
; 0.424 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.576      ;
; 0.428 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.580      ;
; 0.436 ; test:inst1|tx_clk_divider[6]           ; test:inst1|tx_clk_divider[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.588      ;
; 0.438 ; test:inst1|tx_clk_divider[5]           ; test:inst1|tx_clk_divider[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.590      ;
; 0.441 ; uart:inst4|tx_data[6]                  ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.592      ;
; 0.442 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.594      ;
; 0.444 ; uart:inst4|Buffer[2]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.597      ;
; 0.446 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.599      ;
; 0.446 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.599      ;
; 0.448 ; test:inst1|tx_clk_divider[7]           ; test:inst1|tx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.600      ;
; 0.453 ; uart:inst4|tx_data[0]                  ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.605      ;
; 0.455 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.605      ;
; 0.457 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.607      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.367      ;
; 0.368 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.533      ;
; 0.506 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.658      ;
; 0.516 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.668      ;
; 0.521 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.673      ;
; 0.541 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.693      ;
; 0.551 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.703      ;
; 0.556 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.708      ;
; 0.561 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.713      ;
; 0.576 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.728      ;
; 0.576 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.728      ;
; 0.586 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.738      ;
; 0.591 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.743      ;
; 0.610 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.763      ;
; 0.621 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.773      ;
; 0.626 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.778      ;
; 0.645 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.798      ;
; 0.661 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.813      ;
; 0.670 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.822      ;
; 0.715 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.867      ;
; 0.740 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.892      ;
; 0.755 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.907      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 2.320 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.111      ; 0.823      ;
; 2.320 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.111      ; 0.823      ;
; 2.320 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.111      ; 0.823      ;
; 2.320 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.111      ; 0.823      ;
; 2.320 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.111      ; 0.823      ;
; 2.320 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.111      ; 0.823      ;
; 2.320 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.111      ; 0.823      ;
; 2.320 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.111      ; 0.823      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.440 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.111      ; 0.823      ;
; -1.440 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.111      ; 0.823      ;
; -1.440 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.111      ; 0.823      ;
; -1.440 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.111      ; 0.823      ;
; -1.440 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.111      ; 0.823      ;
; -1.440 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.111      ; 0.823      ;
; -1.440 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.111      ; 0.823      ;
; -1.440 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.111      ; 0.823      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tick                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tick                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4] ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; rx_line   ; osc        ; 3.716 ; 3.716 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; rx_line   ; osc        ; -3.596 ; -3.596 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.759 ; 1.759 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 3.253 ; 3.253 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.253 ; 3.253 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.586 ; 2.586 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.982 ; 2.982 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 3.138 ; 3.138 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.753 ; 2.753 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.705 ; 2.705 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 8.533 ; 8.533 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 8.431 ; 8.431 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 8.510 ; 8.510 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 8.399 ; 8.399 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 8.389 ; 8.389 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 8.481 ; 8.481 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 8.533 ; 8.533 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 8.525 ; 8.525 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 7.022 ; 7.022 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 7.022 ; 7.022 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 6.233 ; 6.233 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 5.544 ; 5.544 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 6.371 ; 6.371 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 6.554 ; 6.554 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 6.841 ; 6.841 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 7.005 ; 7.005 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.515 ; 2.515 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.886 ; 2.886 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 1.747 ; 1.747 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.759 ; 1.759 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.196 ; 2.196 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.712 ; 2.712 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.196 ; 2.196 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.312 ; 2.312 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.597 ; 2.597 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.445 ; 2.445 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.315 ; 2.315 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.104 ; 2.104 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.150 ; 2.150 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.216 ; 2.216 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.104 ; 2.104 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.107 ; 2.107 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.183 ; 2.183 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.234 ; 2.234 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.241 ; 2.241 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 2.461 ; 2.461 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 2.722 ; 2.722 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 2.974 ; 2.974 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 2.461 ; 2.461 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 2.873 ; 2.873 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 2.758 ; 2.758 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 2.859 ; 2.859 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.021 ; 3.021 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.515 ; 2.515 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.886 ; 2.886 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 1.747 ; 1.747 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -4.020  ; 0.215 ; 2.320    ; -2.353  ; -1.469              ;
;  inst|altpll_component|pll|clk[0] ; -4.020  ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  signal                           ; -1.198  ; 0.215 ; 2.320    ; -2.353  ; -1.469              ;
; Design-wide TNS                   ; -36.134 ; 0.0   ; 0.0      ; -18.824 ; -11.245             ;
;  inst|altpll_component|pll|clk[0] ; -30.343 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  signal                           ; -5.791  ; 0.000 ; 0.000    ; -18.824 ; -11.245             ;
+-----------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; rx_line   ; osc        ; 6.361 ; 6.361 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; rx_line   ; osc        ; -3.596 ; -3.596 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.209  ; 4.209  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 8.451  ; 8.451  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 8.451  ; 8.451  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 6.668  ; 6.668  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 7.726  ; 7.726  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 8.125  ; 8.125  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 7.028  ; 7.028  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 6.996  ; 6.996  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 23.173 ; 23.173 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 23.003 ; 23.003 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 23.134 ; 23.134 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 22.813 ; 22.813 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 22.781 ; 22.781 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 23.054 ; 23.054 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 23.173 ; 23.173 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 23.162 ; 23.162 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 18.636 ; 18.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 18.636 ; 18.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 16.569 ; 16.569 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 14.900 ; 14.900 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 17.159 ; 17.159 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 17.460 ; 17.460 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 18.148 ; 18.148 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 18.529 ; 18.529 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.088  ; 6.088  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 7.229  ; 7.229  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 4.185  ; 4.185  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.759 ; 1.759 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.196 ; 2.196 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.712 ; 2.712 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.196 ; 2.196 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.312 ; 2.312 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.597 ; 2.597 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.445 ; 2.445 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.315 ; 2.315 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.104 ; 2.104 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.150 ; 2.150 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.216 ; 2.216 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.104 ; 2.104 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.107 ; 2.107 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.183 ; 2.183 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.234 ; 2.234 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.241 ; 2.241 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 2.461 ; 2.461 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 2.722 ; 2.722 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 2.974 ; 2.974 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 2.461 ; 2.461 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 2.873 ; 2.873 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 2.758 ; 2.758 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 2.859 ; 2.859 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.021 ; 3.021 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.515 ; 2.515 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.886 ; 2.886 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 1.747 ; 1.747 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 77870    ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 77870    ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 151   ; 151  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 21 12:58:08 2014
Info: Command: quartus_sta PMT_Timebin_Counts -c PMT_Timebin_Counts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PMT_Timebin_Counts.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name signal signal
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.020
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.020       -30.343 inst|altpll_component|pll|clk[0] 
    Info (332119):    -1.198        -5.791 signal 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 signal 
Info (332146): Worst-case recovery slack is 3.105
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.105         0.000 signal 
Info (332146): Worst-case removal slack is -2.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.353       -18.824 signal 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -11.245 signal 
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.646
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.646       -12.476 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.125         0.000 signal 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 signal 
Info (332146): Worst-case recovery slack is 2.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.320         0.000 signal 
Info (332146): Worst-case removal slack is -1.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.440       -11.520 signal 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 signal 
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Tue Jan 21 12:58:10 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


