52
4 1 clock  3 cont_eql  0 eql  2 reset  
6 51 ackout  47 cc_mux_1_  46 cc_mux_2_  50 enable_count  49 uscite_1_  48 uscite_2_  
0 IN eql 0 6 10 O 15 O 16 O 31 O 37 O 41 O 
1 IN clock 0 9 43 O 44 O 45 O 46 O 47 O 48 O 49 O 50 O 51 O 
2 IN reset 0 9 43 O 44 O 45 O 46 O 47 O 48 O 49 O 50 O 51 O 
3 IN cont_eql 0 1 34 O 
4 AND U54 2 40 I0 39 I1 2 10 O 5 O 
5 NAND U55 2 4 I0 28 I1 1 45 O 
6 NAND4 U56 4 32 I0 31 I1 22 I2 16 I3 1 44 O 
7 NAND U57 2 30 I0 29 I1 1 43 O 
8 NAND4 U58 4 38 I0 19 I1 42 I2 41 I3 1 47 O 
9 NAND3 U59 3 36 I0 20 I1 35 I2 1 46 O 
10 NAND3 U60 3 0 I0 4 I2 26 I1 1 49 O 
11 NAND U61 2 22 I0 25 I1 1 48 O 
12 NAND U62 2 34 I0 33 I1 2 51 O 50 O 
13 AND3 U63 3 43 I0 45 I2 44 I1 1 34 O 
14 INV U64 1 44 I0 4 41 O 39 O 22 O 20 O 
15 INV U65 1 0 I0 4 33 O 29 O 28 O 22 O 
16 NAND U66 2 44 I1 0 I0 2 21 O 6 O 
17 INV U67 1 43 I0 2 31 O 20 O 
18 INV U68 1 45 I0 3 37 O 35 O 22 O 
19 OR U69 2 43 I0 45 I1 2 23 O 8 O 
20 NAND3 U70 3 45 I2 14 I0 17 I1 2 24 O 9 O 
21 INV U71 1 16 I0 2 35 O 25 O 
22 NAND4 U72 4 43 I0 14 I2 15 I3 18 I1 2 11 O 6 O 
23 INV U73 1 19 I0 3 39 O 33 O 32 O 
24 INV U74 1 20 I0 1 29 O 
25 NAND U75 2 43 I0 21 I1 1 11 O 
26 NAND U76 2 43 I0 44 I1 1 10 O 
27 OR U77 2 45 I1 44 I0 1 28 O 
28 NAND U78 2 15 I0 27 I1 3 36 O 30 O 5 O 
29 NAND U79 2 15 I1 24 I0 1 7 O 
30 NAND U80 2 43 I0 28 I1 1 7 O 
31 NAND3 U81 3 45 I2 0 I0 17 I1 1 6 O 
32 NAND U82 2 44 I1 23 I0 1 6 O 
33 NAND3 U83 3 44 I0 15 I1 23 I2 1 12 O 
34 OR U84 2 3 I0 13 I1 1 12 O 
35 NAND U85 2 18 I1 21 I0 1 9 O 
36 NAND U86 2 43 I0 28 I1 1 9 O 
37 NAND U87 2 0 I0 18 I1 1 42 O 
38 NAND U88 2 43 I1 45 I0 1 8 O 
39 NAND U89 2 14 I1 23 I0 1 4 O 
40 NAND U90 2 45 I0 44 I1 1 4 O 
41 NAND U91 2 0 I0 14 I1 1 8 O 
42 NAND U92 2 44 I0 37 I1 1 8 O 
43 FD state_reg_2_ 3 2 RESET 1 CK 7 D 9 13 Q 17 Q 19 Q 22 Q 25 Q 26 Q 30 Q 36 Q 38 Q 
44 FD state_reg_1_ 3 6 D 2 RESET 1 CK 9 13 Q 14 Q 16 Q 26 Q 27 Q 32 Q 33 Q 40 Q 42 Q 
45 FD state_reg_0_ 3 2 RESET 1 CK 5 D 8 13 Q 18 Q 19 Q 20 Q 27 Q 31 Q 38 Q 40 Q 
46 FD cc_mux_reg_2_ 3 2 RESET 9 D 1 CK 0 
47 FD cc_mux_reg_1_ 3 2 RESET 1 CK 8 D 0 
48 FD uscite_reg_2_ 3 2 RESET 1 CK 11 D 0 
49 FD uscite_reg_1_ 3 10 D 2 RESET 1 CK 0 
50 FD enable_count_reg 3 2 RESET 1 CK 12 D 0 
51 FD ackout_reg 3 2 RESET 1 CK 12 D 0 
