Library ieee;
Use ieee.std_logic_1164.all.

entity ejemplo is
Port (  
        e,s: bit_vector (0 to 3);
        F : out bit);
end ejemplo;
