行政院國家科學委員會專題研究計畫期末報告 
奈米 CMOS 之前瞻射頻類比電路設計 — 子計畫三(3/3)： 
奈米 CMOS 技術之 20-60GHz 射頻前端關鍵性積體電路之研究與設計 
計畫編號：NSC 96-2221-E-009-179 
執行期限：96 年 8 月 1 日至 97 年 7 月 31 日 
主持人：吳重雨    國立交通大學電子工程學系暨電子研究所 
 
摘要 
近年來，許多操作於2.4GHz 及5GHz 等
免付費頻段的無限區域網路系統已一一被實
現出來，資料的傳輸速度也提升至每秒54 百
萬位元或更高。由於應用上對更高速度傳輸的
需求，更高及更寬頻段的系統已開始被制訂以
及開發，例如操作於3.1GHz～10.6GHz 應用
之802.15.3a (UWB)，在528MHz 的頻寬下，可
使資料在10 公尺距離內傳輸達到480 百萬位
元。不久的將來，應用於傳遞高品質視訊影像
的家用無線網路將變的普及，如此將需要更高
資料量的傳送。因此，如何設計應用於更高操
作頻段的無線傳輸系統，如20GHz 或甚至高
至60GHz 以上，將會是一個重要的研究主題。 
隨 著 CMOS 製 程 由 深 次 微 米 (deep 
submicron)進步到奈米(nanometer)，電晶體的
最高操作頻率(ft)已超過100GHz，因而使用奈
米CMOS製程，設計操作頻率大於20GHz的射
頻電路已經可以實現。 
本計畫將以130nm ~ 90nm 之奈米CMOS 
技術來研究並設計操作頻率在20GHz ~60GHz 
的高頻段無線通訊收發器之前端主要電路元
件。首先將以130nm CMOS 製程技術，設計
操作頻率於24GHz 的收發器前端電路；延續
設計24GHz 前端電路元件的知識，並同時使
用由子計畫(一)所建立之運用於90nm 製程之
元件模型，設計操作頻率於60GHz 之射頻前
端電路。除此之外，本計畫也將針對所設計的
24GHz 及60GHz 電路做功率的改善，使電路
除了能在高頻下正確操作外，亦能具有低電壓
低功率消耗的特性。此外，亦將進行前瞻性研
究，以創新的觀念設計電路，期能將特性推至
極限。 
在實現及量測驗證過此計畫中之各元件
的功能後，將進一步與其他子計畫成果整合，
以應用於無線通訊之收發器系統，並同時改善
各電路元件的特性。 
Abstract 
The wireless local network systems 
operating in 2.4GHz or 5GHz have been realized 
recently. Data rates of these systems have been 
improved and approached to 54Mbps. Due to the 
requirement of higher data rate, the wireless 
system with higher and broader frequency band 
is establishing, such as the IEEE 802.15.3a 
(UWB), which operates from 3.1GHz to 
10.6GHz and can achieve 480Mbps with 
528MHz bandwidth within the distance of 10 
meters theoretically. In the future, for the 
application of home RF, wireless video 
transmission for example, much higher data rate 
will be demanded. Therefore, it will become a 
significant research topic to design a wireless 
system operating in much higher frequency, such 
as 24GHz or over 60GHz, so that high data rates 
can be achieved. 
With the development of the CMOS 
technology which moves from deep sub-micron 
to nanometer scale, the maximum operating 
frequency, ft, of the MOS transistor has gone 
 圖一 電流模式 24-GHz 接收器的電路圖 
 
二、電路設計 
1. 24GHz 電流模式接收機 
此電流操作之接收器前端電路包括低雜
訊放大器、降頻混波器。本電路使用一全新的
設計觀念，電流操作模式，來完成低雜訊放大
器與降頻混波器的設計。其中低雜訊放大器是
由兩級的電流鏡放大器所組合而成。降頻混波
器是經由一個電流相加與相乘電路的組合來
達到降頻的工作。 
圖一為電流模式 24-GHz 接收器的電路
圖。圖二為設計完成的接收器晶片照相圖。經
過量測後，接受器的 Conversion Gain 如圖三
所示，電路的線性度如圖四所示，接收器的特
性如表一所示。 
 
 
圖二電流模式 24-GHz 接收器的晶片照相圖 
 
 
 
 
 
 
 
 
 
圖三 電流模式 24-GHz 接收器的
Conversion Gain 量測結果 
 
 
圖四 電流模式 24-GHz 接收器的量測線性
度特性 
 
 
 
 
表三 CCMILFD 量測結果 
 CCMILFD 
Technology 0.13-um CMOS
Topology 
Current-mode 
LC divider 
VDD (V) 0.8 
Self-oscillation (GHz) 11.13 
Division 2 
Power(mW) (w/o buffer) 1.51 
Locking range (GHz) 19.3~23.4  
Phase noise @1-MHz -123 
Core chip area (mm2) 0.36 × 0.64 
 
 
表四 CICML 量測結果 
 CICML 
Technology 0.13-um CMOS
VDD (V) 0.8 
Self-oscillation (GHz) 5.5 
Division 2 
Power(mW) (w/o buffer) 1.89 
Locking range (GHz) 7.5~14.5 
Phase noise @1-MHz -104.33 
Core chip area (mm2) 0.1×0.15 
 
4. 24-GHz 鎖相迴路 
鎖相迴路是以負迴授系統為主要架構的
電路，其功能在於追蹤輸入訊號的頻率及相
位，使得內部時脈與外部參考時脈同相位，避
免因高頻或高速所產生的雜訊影響。其架構主
要包括五個部分：相頻偵測器（PFD , Phase 
Frequency Detector）、充電泵（Charge 
Pump）、迴路濾波器（Loop Filter）、壓控
振盪器(Voltage Controlled Oscillator)及
除頻器(Divider) 
圖七為此電路之晶片照像圖。接收器的特
性如表五所示。 
 
圖七 晶片照相圖 
 
表五 量測結果 
Vdd 0.8V 
Ref. freq. 750M 
Phase noise (dBc/Hz) -80 @ 10KHz 
 -122 @ 10MHz 
Current consumption 11.5mA 
Locking range 22.6-23.3 GHz 
Reference spur -54 dBc 
process 0.13 RF CMOS 
Power (mW) 9.2 
 
5. 24-GHz 電流模式發射機 
此電流操作之傳送器前端電路包括中頻
電流放大器、電壓控制震盪器、升頻混波器
等。本電路採用一全新的設計觀念，電流操作
模式，來完成升降頻混波器的設計。升頻混波
器是經由將相加後的LO與IF的電流訊號，透過
電流平方電路，來實現混頻的工作。 
圖八為電流模式 24-GHz 傳送器前端電路
的系統圖，採用直接移頻的架構。圖九為
24-GHz 電流模式升頻混波器。圖十分別為傳
統的電壓控制震盪器以及電控制震盪器之
 
6. 60-GHz 次諧波注入鎖住式頻率乘法器 
    電路工作原理主要分為兩部分(圖十三)，
第 一 級 稱 為 頻 率 先 行 產 生 器 (frequency 
pre-generator)，先產生所需要諧波的訊號，之
後將此諧波傳送至注入鎖住式振盪器
(injection-locked oscillator)，將所需要的訊號放
大，即可完成所需要的訊號產生。 
 
圖十三 次諧波注入鎖住式頻率乘法器工作方
塊圖 
電路的實踐如圖十四所示，利用電晶體
M1/M2 的非線性特性，實現出來頻率先行產
生器的電路，而注入鎖住式振盪器由 M3/M4
和 L1/L2 所組成，利用一個正回授的方法，產
生一個振盪器，而此振盪器的振盪頻率大約為
所需要輸出頻率的附近，即六百億赫滋。 
 
圖十四 次諧波注入鎖住式頻率乘法器電路圖 
此電路使用台灣積體電路 0.13 微米互補
式金氧半(CMOS)的製程設計，晶片照相圖如
圖十五所示。 
 
圖十五 次諧波注入鎖住式頻率乘法器晶片圖 
如圖十六(a)所示，在沒有輸入訊號的情況
下電路本身有自己的輸出訊號，圖十六(b)則為
當電路在鎖住的時候的情況，圖十七則為輸入
訊號大小和輸出頻率的關係，在 6-dBm 輸入
訊號號大小的情況下擁有 1422-MHz的鎖住範
圍(locking range)，圖十八則為輸入及輸出波形
的時域圖，其中兩者的相位差異並非電路上真
正的差異，因為訊號會經過一段傳輸纜線造成
相位移動。量測結果如表七所示。 
