Fitter report for vr
Fri Jun  2 10:39:50 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Jun  2 10:39:50 2017           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; vr                                              ;
; Top-level Entity Name              ; vr                                              ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,482 / 33,216 ( 7 % )                          ;
;     Total combinational functions  ; 2,361 / 33,216 ( 7 % )                          ;
;     Dedicated logic registers      ; 1,213 / 33,216 ( 4 % )                          ;
; Total registers                    ; 1279                                            ;
; Total pins                         ; 159 / 475 ( 33 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 87,040 / 483,840 ( 18 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6       ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Maximum processors allowed for parallel compilation                        ; 4                  ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Fitter Effort                                                              ; Auto Fit           ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                         ;
+----------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------+------------------+-----------------------+
; Node                       ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                  ; Destination Port ; Destination Port Name ;
+----------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------+------------------+-----------------------+
; sdram:ram|m_addr[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[0]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_addr[0]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_addr[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[1]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_addr[1]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_addr[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[2]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_addr[2]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_addr[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[3]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_addr[3]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_addr[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[6]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_addr[6]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_addr[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[7]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_addr[7]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_addr[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                      ; DATAIN           ;                       ;
; sdram:ram|m_addr[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                     ; DATAIN           ;                       ;
; sdram:ram|m_addr[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                     ; DATAIN           ;                       ;
; sdram:ram|m_bank[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                         ; DATAIN           ;                       ;
; sdram:ram|m_bank[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                         ; DATAIN           ;                       ;
; sdram:ram|m_cmd[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                         ; DATAIN           ;                       ;
; sdram:ram|m_cmd[0]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_cmd[0]~_Duplicate_1   ; REGOUT           ;                       ;
; sdram:ram|m_cmd[0]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                   ;                  ;                       ;
; sdram:ram|m_cmd[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                        ; DATAIN           ;                       ;
; sdram:ram|m_cmd[1]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_cmd[1]~_Duplicate_1   ; REGOUT           ;                       ;
; sdram:ram|m_cmd[1]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                   ;                  ;                       ;
; sdram:ram|m_cmd[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                        ; DATAIN           ;                       ;
; sdram:ram|m_cmd[2]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_cmd[2]~_Duplicate_1   ; REGOUT           ;                       ;
; sdram:ram|m_cmd[2]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                   ;                  ;                       ;
; sdram:ram|m_cmd[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                         ; DATAIN           ;                       ;
; sdram:ram|m_cmd[3]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                   ;                  ;                       ;
; sdram:ram|m_data[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[0]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[0]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[1]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[1]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[2]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[2]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[3]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[3]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[4]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[4]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[5]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[5]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[6]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[6]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[7]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[7]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[8]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[8]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                        ; DATAIN           ;                       ;
; sdram:ram|m_data[9]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[9]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram:ram|m_data[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                       ; DATAIN           ;                       ;
; sdram:ram|m_data[10]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[10]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram:ram|m_data[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                       ; DATAIN           ;                       ;
; sdram:ram|m_data[11]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[11]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram:ram|m_data[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                       ; DATAIN           ;                       ;
; sdram:ram|m_data[12]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[12]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram:ram|m_data[13]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                       ; DATAIN           ;                       ;
; sdram:ram|m_data[13]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[13]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram:ram|m_data[14]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                       ; DATAIN           ;                       ;
; sdram:ram|m_data[14]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[14]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram:ram|m_data[15]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                       ; DATAIN           ;                       ;
; sdram:ram|m_data[15]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram:ram|m_data[15]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram:ram|oe               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                        ; OE               ;                       ;
; sdram:ram|oe               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_1         ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_1  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                        ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_1  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_2         ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_2  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                        ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_2  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_3         ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_3  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                        ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_3  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_4         ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_4  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                        ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_4  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_5         ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_5  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                        ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_5  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_6         ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_6  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                        ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_6  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_7         ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_7  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                        ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_7  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_8         ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_8  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                        ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_8  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_9         ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_9  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                        ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_9  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_10        ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_10 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                       ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_10 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_11        ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_11 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                       ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_11 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_12        ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_12 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                       ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_12 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_13        ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_13 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                       ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_13 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_14        ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_14 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                       ; OE               ;                       ;
; sdram:ram|oe~_Duplicate_14 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram:ram|oe~_Duplicate_15        ; REGOUT           ;                       ;
; sdram:ram|oe~_Duplicate_15 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                       ; OE               ;                       ;
; sdram:ram|za_data[0]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[1]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[2]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[3]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[4]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[5]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[6]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[7]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[8]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[9]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                        ; COMBOUT          ;                       ;
; sdram:ram|za_data[10]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                       ; COMBOUT          ;                       ;
; sdram:ram|za_data[11]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                       ; COMBOUT          ;                       ;
; sdram:ram|za_data[12]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                       ; COMBOUT          ;                       ;
; sdram:ram|za_data[13]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                       ; COMBOUT          ;                       ;
; sdram:ram|za_data[14]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                       ; COMBOUT          ;                       ;
; sdram:ram|za_data[15]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                       ; COMBOUT          ;                       ;
+----------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                ;              ; CLOCK_27         ; PIN_D13       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_CLK         ; PIN_B24       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_CMD         ; PIN_A21       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_CS_N        ; PIN_A23       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[0]     ; PIN_D17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[10]    ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[11]    ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[12]    ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[13]    ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[14]    ; PIN_E18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[15]    ; PIN_D18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[1]     ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[2]     ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[3]     ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[4]     ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[5]     ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[6]     ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[7]     ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[8]     ; PIN_B20       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[9]     ; PIN_A20       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_INT         ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_RD_N        ; PIN_A22       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_RST_N       ; PIN_B23       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_WR_N        ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                ;              ; EXT_CLOCK        ; PIN_P26       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[0]       ; PIN_AC18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[10]      ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[11]      ; PIN_AF17      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[12]      ; PIN_W16       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[13]      ; PIN_W15       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[14]      ; PIN_AC16      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[15]      ; PIN_AD16      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[16]      ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[17]      ; PIN_AC15      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[18]      ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[19]      ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[1]       ; PIN_AB18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[20]      ; PIN_Y15       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[21]      ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[2]       ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[3]       ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[4]       ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[5]       ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[6]       ; PIN_Y16       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[7]       ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[8]       ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[9]       ; PIN_AC17      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_CE_N          ; PIN_V17       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[0]         ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[1]         ; PIN_AC19      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[2]         ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[3]         ; PIN_AE20      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[4]         ; PIN_AB20      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[5]         ; PIN_AC20      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[6]         ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[7]         ; PIN_AE21      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_OE_N          ; PIN_W17       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_RST_N         ; PIN_AA18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_WE_N          ; PIN_AA17      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[0]        ; PIN_D25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[10]       ; PIN_N18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[11]       ; PIN_P18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[12]       ; PIN_G23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[13]       ; PIN_G24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[14]       ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[15]       ; PIN_G25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[16]       ; PIN_H23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[17]       ; PIN_H24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[18]       ; PIN_J23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[19]       ; PIN_J24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[1]        ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[20]       ; PIN_H25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[21]       ; PIN_H26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[22]       ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[23]       ; PIN_K18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[24]       ; PIN_K19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[25]       ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[26]       ; PIN_K23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[27]       ; PIN_K24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[28]       ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[29]       ; PIN_L20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[2]        ; PIN_E26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[30]       ; PIN_J25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[31]       ; PIN_J26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[32]       ; PIN_L23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[33]       ; PIN_L24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[34]       ; PIN_L25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[35]       ; PIN_L19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[3]        ; PIN_E25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[4]        ; PIN_F24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[5]        ; PIN_F23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[6]        ; PIN_J21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[7]        ; PIN_J20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[8]        ; PIN_F25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[9]        ; PIN_F26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[0]        ; PIN_K25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[10]       ; PIN_N24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[11]       ; PIN_P24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[12]       ; PIN_R25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[13]       ; PIN_R24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[14]       ; PIN_R20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[15]       ; PIN_T22       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[16]       ; PIN_T23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[17]       ; PIN_T24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[18]       ; PIN_T25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[19]       ; PIN_T18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[1]        ; PIN_K26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[20]       ; PIN_T21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[21]       ; PIN_T20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[22]       ; PIN_U26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[23]       ; PIN_U25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[24]       ; PIN_U23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[25]       ; PIN_U24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[26]       ; PIN_R19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[27]       ; PIN_T19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[28]       ; PIN_U20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[29]       ; PIN_U21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[2]        ; PIN_M22       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[30]       ; PIN_V26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[31]       ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[32]       ; PIN_V24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[33]       ; PIN_V23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[34]       ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[35]       ; PIN_W23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[3]        ; PIN_M23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[4]        ; PIN_M19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[5]        ; PIN_M20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[6]        ; PIN_N20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[7]        ; PIN_M21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[8]        ; PIN_M24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[9]        ; PIN_M25       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[0]          ; PIN_U9        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[1]          ; PIN_U1        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[2]          ; PIN_U2        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[3]          ; PIN_T4        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[4]          ; PIN_R7        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[5]          ; PIN_R6        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[6]          ; PIN_T3        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[0]          ; PIN_T2        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[1]          ; PIN_P6        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[2]          ; PIN_P7        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[3]          ; PIN_T9        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[4]          ; PIN_R5        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[5]          ; PIN_R4        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[6]          ; PIN_R3        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[0]          ; PIN_R2        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[1]          ; PIN_P4        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[2]          ; PIN_P3        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[3]          ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[4]          ; PIN_M3        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[5]          ; PIN_M5        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[6]          ; PIN_M4        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[0]          ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[1]          ; PIN_L2        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[2]          ; PIN_L9        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[3]          ; PIN_L6        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[4]          ; PIN_L7        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[5]          ; PIN_P9        ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[6]          ; PIN_N9        ; QSF Assignment             ;
; Location                    ;                ;              ; IRDA_RXD         ; PIN_AE25      ; QSF Assignment             ;
; Location                    ;                ;              ; IRDA_TXD         ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_BLON         ; PIN_K2        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[0]      ; PIN_J1        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[1]      ; PIN_J2        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[2]      ; PIN_H1        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[3]      ; PIN_H2        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[4]      ; PIN_J4        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[5]      ; PIN_J3        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[6]      ; PIN_H4        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[7]      ; PIN_H3        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_EN           ; PIN_K3        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_ON           ; PIN_L4        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_RS           ; PIN_K1        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_RW           ; PIN_K4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_ADDR[0]      ; PIN_K7        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_ADDR[1]      ; PIN_F2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_CS_N         ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK0_N      ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK1_N      ; PIN_B2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[0]      ; PIN_F4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[10]     ; PIN_K6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[11]     ; PIN_K5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[12]     ; PIN_G4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[13]     ; PIN_G3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[14]     ; PIN_J6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[15]     ; PIN_K8        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[1]      ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[2]      ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[3]      ; PIN_F7        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[4]      ; PIN_J5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[5]      ; PIN_J8        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[8]      ; PIN_E2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[9]      ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DREQ0        ; PIN_F6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DREQ1        ; PIN_E5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_FSPEED       ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_INT0         ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_INT1         ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_LSPEED       ; PIN_G6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_RD_N         ; PIN_G2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_RST_N        ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_WR_N         ; PIN_G1        ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_CLK          ; PIN_D26       ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_DAT          ; PIN_C24       ; QSF Assignment             ;
; Location                    ;                ;              ; SD_CLK           ; PIN_AD25      ; QSF Assignment             ;
; Location                    ;                ;              ; SD_CMD           ; PIN_Y21       ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT           ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT3          ; PIN_AC23      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[0]     ; PIN_AE4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[10]    ; PIN_V10       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[11]    ; PIN_V9        ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[12]    ; PIN_AC7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[13]    ; PIN_W8        ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[14]    ; PIN_W10       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[15]    ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[16]    ; PIN_AB8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[17]    ; PIN_AC8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[1]     ; PIN_AF4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[2]     ; PIN_AC5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[3]     ; PIN_AC6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[4]     ; PIN_AD4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[5]     ; PIN_AD5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[6]     ; PIN_AE5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[7]     ; PIN_AF5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[8]     ; PIN_AD6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[9]     ; PIN_AD7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_CE_N        ; PIN_AC11      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[0]       ; PIN_AD8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[10]      ; PIN_AE8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[11]      ; PIN_AF8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[12]      ; PIN_W11       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[13]      ; PIN_W12       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[14]      ; PIN_AC9       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[15]      ; PIN_AC10      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[1]       ; PIN_AE6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[2]       ; PIN_AF6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[3]       ; PIN_AA9       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[4]       ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[5]       ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[6]       ; PIN_AA11      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[7]       ; PIN_Y11       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[8]       ; PIN_AE7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[9]       ; PIN_AF7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_LB_N        ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_OE_N        ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_UB_N        ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_WE_N        ; PIN_AE10      ; QSF Assignment             ;
; Location                    ;                ;              ; TCK              ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                ;              ; TCS              ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                ;              ; TDI              ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                ;              ; TDO              ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[0]       ; PIN_J9        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[1]       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[2]       ; PIN_H8        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[3]       ; PIN_H10       ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[4]       ; PIN_G9        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[5]       ; PIN_F9        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[6]       ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[7]       ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_HS            ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_RESET         ; PIN_C4        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_VS            ; PIN_K9        ; QSF Assignment             ;
; Location                    ;                ;              ; UART_RXD         ; PIN_C25       ; QSF Assignment             ;
; Location                    ;                ;              ; UART_TXD         ; PIN_B25       ; QSF Assignment             ;
; Fast Input Register         ; sdram          ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram          ;              ; m_dqm[0]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram          ;              ; m_dqm[1]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3840 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3840 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3833    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/nelson/Downloads/voice_recorder_demo/vr.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,482 / 33,216 ( 7 % )     ;
;     -- Combinational with no register       ; 1269                       ;
;     -- Register only                        ; 121                        ;
;     -- Combinational with a register        ; 1092                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 901                        ;
;     -- 3 input functions                    ; 978                        ;
;     -- <=2 input functions                  ; 482                        ;
;     -- Register only                        ; 121                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1362                       ;
;     -- arithmetic mode                      ; 999                        ;
;                                             ;                            ;
; Total registers*                            ; 1,279 / 34,593 ( 4 % )     ;
;     -- Dedicated logic registers            ; 1,213 / 33,216 ( 4 % )     ;
;     -- I/O registers                        ; 66 / 1,377 ( 5 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 186 / 2,076 ( 9 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 159 / 475 ( 33 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 3                          ;
; M4Ks                                        ; 22 / 105 ( 21 % )          ;
; Total block memory bits                     ; 87,040 / 483,840 ( 18 % )  ;
; Total block memory implementation bits      ; 101,376 / 483,840 ( 21 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 3 / 16 ( 19 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 2%               ;
; Peak interconnect usage (total/H/V)         ; 17% / 16% / 19%            ;
; Maximum fan-out                             ; 1249                       ;
; Highest non-global fan-out                  ; 452                        ;
; Total fan-out                               ; 11356                      ;
; Average fan-out                             ; 2.94                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2482 / 33216 ( 7 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1269                 ; 0                              ;
;     -- Register only                        ; 121                  ; 0                              ;
;     -- Combinational with a register        ; 1092                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 901                  ; 0                              ;
;     -- 3 input functions                    ; 978                  ; 0                              ;
;     -- <=2 input functions                  ; 482                  ; 0                              ;
;     -- Register only                        ; 121                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1362                 ; 0                              ;
;     -- arithmetic mode                      ; 999                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1279                 ; 0                              ;
;     -- Dedicated logic registers            ; 1213 / 33216 ( 4 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 66                   ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 186 / 2076 ( 9 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 159                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 87040                ; 0                              ;
; Total RAM block bits                        ; 101376               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 22 / 105 ( 20 % )    ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 58                   ; 1                              ;
;     -- Registered Input Connections         ; 55                   ; 0                              ;
;     -- Output Connections                   ; 1                    ; 58                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 11779                ; 62                             ;
;     -- Registered Connections               ; 3246                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 59                             ;
;     -- hard_block:auto_generated_inst       ; 59                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 24                   ; 1                              ;
;     -- Output Ports                         ; 115                  ; 3                              ;
;     -- Bidir Ports                          ; 20                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 452                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 40                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 40                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                           ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK ; C5    ; 3        ; 1            ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                              ; -                   ;
; AUD_BCLK    ; B4    ; 3        ; 1            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                              ; -                   ;
; AUD_DACLRCK ; C6    ; 3        ; 1            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                              ; -                   ;
; DRAM_DQ[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; DRAM_DQ[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:ram|always5~0                                                                                            ; -                   ;
; I2C_SDAT    ; B6    ; 3        ; 3            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|i2c_sdata~3 ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 45 / 64 ( 70 % ) ; 3.3V          ; --           ;
; 2        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 3        ; 44 / 56 ( 79 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 25 / 59 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 14 / 56 ( 25 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------+
; PLL Summary                                                                  ;
+----------------------------------+-------------------------------------------+
; Name                             ; SDRAM_PLL:pll|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------+
; SDC pin name                     ; pll|altpll_component|pll                  ;
; PLL mode                         ; Normal                                    ;
; Compensate clock                 ; clock0                                    ;
; Compensated input/output pins    ; --                                        ;
; Self reset on gated loss of lock ; Off                                       ;
; Gate lock counter                ; --                                        ;
; Input frequency 0                ; 50.0 MHz                                  ;
; Input frequency 1                ; --                                        ;
; Nominal PFD frequency            ; 50.0 MHz                                  ;
; Nominal VCO frequency            ; 300.0 MHz                                 ;
; VCO post scale K counter         ; 2                                         ;
; VCO multiply                     ; --                                        ;
; VCO divide                       ; --                                        ;
; Freq min lock                    ; 50.01 MHz                                 ;
; Freq max lock                    ; 83.33 MHz                                 ;
; M VCO Tap                        ; 7                                         ;
; M Initial                        ; 1                                         ;
; M value                          ; 6                                         ;
; N value                          ; 1                                         ;
; Preserve PLL counter order       ; Off                                       ;
; PLL location                     ; PLL_1                                     ;
; Inclk0 signal                    ; CLOCK_50                                  ;
; Inclk1 signal                    ; --                                        ;
; Inclk0 signal type               ; Dedicated Pin                             ;
; Inclk1 signal type               ; --                                        ;
+----------------------------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                             ;
+---------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                    ;
+---------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; SDRAM_PLL:pll|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -53 (-2917 ps) ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; pll|altpll_component|pll|clk[0] ;
; SDRAM_PLL:pll|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 12            ; 6/6 Even   ; 1       ; 7       ; pll|altpll_component|pll|clk[1] ;
; SDRAM_PLL:pll|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 4   ; 12.5 MHz         ; 0 (0 ps)       ; 50/50      ; C1      ; 24            ; 12/12 Even ; 1       ; 7       ; pll|altpll_component|pll|clk[2] ;
+---------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                 ; Library Name ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |vr                                                               ; 2482 (123)  ; 1213 (26)                 ; 66 (66)       ; 87040       ; 22   ; 0            ; 0       ; 0         ; 159  ; 0            ; 1269 (97)    ; 121 (0)           ; 1092 (26)        ; |vr                                                                                                                                                                                                                                 ; work         ;
;    |Audio_Controller:Audio_Controller|                            ; 513 (4)     ; 257 (4)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (0)      ; 0 (0)             ; 258 (4)          ; |vr|Audio_Controller:Audio_Controller                                                                                                                                                                                               ; work         ;
;       |Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|     ; 124 (41)    ; 87 (36)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (3)       ; 0 (0)             ; 90 (38)          ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer                                                                                                                                         ; work         ;
;          |Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter                                                                                       ; work         ;
;          |Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|         ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO                                                                                          ; work         ;
;             |scfifo:Sync_FIFO|                                    ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                         ; work         ;
;                |scfifo_5041:auto_generated|                       ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated                                              ; work         ;
;                   |a_dpfifo_on31:dpfifo|                          ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo                         ; work         ;
;                      |altsyncram_rc81:FIFOram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram ; work         ;
;                      |cntr_d5b:rd_ptr_msb|                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb     ; work         ;
;                      |cntr_e5b:wr_ptr|                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr         ; work         ;
;                      |cntr_q57:usedw_counter|                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter  ; work         ;
;          |Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|        ; 21 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 12 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO                                                                                         ; work         ;
;             |scfifo:Sync_FIFO|                                    ; 21 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 12 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                        ; work         ;
;                |scfifo_5041:auto_generated|                       ; 21 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 12 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated                                             ; work         ;
;                   |a_dpfifo_on31:dpfifo|                          ; 21 (13)     ; 12 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 12 (5)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo                        ; work         ;
;                      |cntr_q57:usedw_counter|                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter ; work         ;
;       |Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|       ; 190 (86)    ; 104 (38)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (45)      ; 0 (0)             ; 107 (41)         ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer                                                                                                                                           ; work         ;
;          |Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|        ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO                                                                                           ; work         ;
;             |scfifo:Sync_FIFO|                                    ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                          ; work         ;
;                |scfifo_5041:auto_generated|                       ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated                                               ; work         ;
;                   |a_dpfifo_on31:dpfifo|                          ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo                          ; work         ;
;                      |altsyncram_rc81:FIFOram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram  ; work         ;
;                      |cntr_d5b:rd_ptr_msb|                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb      ; work         ;
;                      |cntr_e5b:wr_ptr|                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr          ; work         ;
;                      |cntr_q57:usedw_counter|                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter   ; work         ;
;          |Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|       ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO                                                                                          ; work         ;
;             |scfifo:Sync_FIFO|                                    ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                         ; work         ;
;                |scfifo_5041:auto_generated|                       ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated                                              ; work         ;
;                   |a_dpfifo_on31:dpfifo|                          ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo                         ; work         ;
;                      |altsyncram_rc81:FIFOram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram ; work         ;
;                      |cntr_d5b:rd_ptr_msb|                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb     ; work         ;
;                      |cntr_e5b:wr_ptr|                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr         ; work         ;
;                      |cntr_q57:usedw_counter|                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter  ; work         ;
;       |Altera_UP_Clock_Edge:ADC_Left_Right_Clock_Edges|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:ADC_Left_Right_Clock_Edges                                                                                                                                               ; work         ;
;       |Altera_UP_Clock_Edge:Bit_Clock_Edges|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:Bit_Clock_Edges                                                                                                                                                          ; work         ;
;       |Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |vr|Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges                                                                                                                                               ; work         ;
;       |Audio_and_Video_Config:Audio_Config|                       ; 194 (10)    ; 56 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (1)      ; 0 (0)             ; 56 (9)           ; |vr|Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config                                                                                                                                                           ; work         ;
;          |Altera_UP_I2C:I2C_Controller|                           ; 43 (43)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 14 (14)          ; |vr|Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller                                                                                                                              ; work         ;
;          |Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|       ; 125 (125)   ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 20 (20)          ; |vr|Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize                                                                                                          ; work         ;
;          |Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|  ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |vr|Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz                                                                                                     ; work         ;
;    |SDRAM_PLL:pll|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vr|SDRAM_PLL:pll                                                                                                                                                                                                                   ; work         ;
;       |altpll:altpll_component|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vr|SDRAM_PLL:pll|altpll:altpll_component                                                                                                                                                                                           ; work         ;
;    |display:disp|                                                 ; 83 (83)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 1 (1)             ; 49 (49)          ; |vr|display:disp                                                                                                                                                                                                                    ; work         ;
;    |hex2seg:h0|                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |vr|hex2seg:h0                                                                                                                                                                                                                      ; work         ;
;    |hex2seg:h1|                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |vr|hex2seg:h1                                                                                                                                                                                                                      ; work         ;
;    |hex2seg:h3|                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |vr|hex2seg:h3                                                                                                                                                                                                                      ; work         ;
;    |hex2seg:h4|                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |vr|hex2seg:h4                                                                                                                                                                                                                      ; work         ;
;    |playrec:rc|                                                   ; 1157 (106)  ; 645 (25)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 495 (64)     ; 115 (0)           ; 547 (58)         ; |vr|playrec:rc                                                                                                                                                                                                                      ; work         ;
;       |filter1:filter|                                            ; 309 (158)   ; 168 (168)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (6)      ; 2 (2)             ; 166 (150)        ; |vr|playrec:rc|filter1:filter                                                                                                                                                                                                       ; work         ;
;          |lpm_mult:Mult0|                                         ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0                                                                                                                                                                                        ; work         ;
;             |multcore:mult_core|                                  ; 49 (9)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (9)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                     ; work         ;
;                |mpar_add:padder|                                  ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                ; work         ;
;                      |add_sub_05h:auto_generated|                 ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated                                                                                                     ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                ; work         ;
;                      |add_sub_qfh:auto_generated|                 ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_qfh:auto_generated                                                                                                     ; work         ;
;                   |mpar_add:sub_par_add|                          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                           ; work         ;
;                         |add_sub_ufh:auto_generated|              ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated                                                                                ; work         ;
;          |lpm_mult:Mult1|                                         ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1                                                                                                                                                                                        ; work         ;
;             |multcore:mult_core|                                  ; 61 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (24)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                     ; work         ;
;                |mpar_add:padder|                                  ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                ; work         ;
;                      |add_sub_v4h:auto_generated|                 ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated                                                                                                     ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                ; work         ;
;                      |add_sub_tfh:auto_generated|                 ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_tfh:auto_generated                                                                                                     ; work         ;
;                   |mpar_add:sub_par_add|                          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                           ; work         ;
;                         |add_sub_vfh:auto_generated|              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated                                                                                ; work         ;
;          |lpm_mult:Mult3|                                         ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 16 (0)           ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3                                                                                                                                                                                        ; work         ;
;             |multcore:mult_core|                                  ; 41 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (19)      ; 0 (0)             ; 16 (3)           ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                     ; work         ;
;                |mpar_add:padder|                                  ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 13 (0)           ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                ; work         ;
;                      |add_sub_j3h:auto_generated|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j3h:auto_generated                                                                                                     ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                ; work         ;
;                      |add_sub_deh:auto_generated|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_deh:auto_generated                                                                                                     ; work         ;
;                   |mpar_add:sub_par_add|                          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                           ; work         ;
;                         |add_sub_ofh:auto_generated|              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |vr|playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated                                                                                ; work         ;
;       |filter2:echo|                                              ; 121 (121)   ; 121 (121)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 105 (105)         ; 16 (16)          ; |vr|playrec:rc|filter2:echo                                                                                                                                                                                                         ; work         ;
;       |filter3:hc1|                                               ; 346 (165)   ; 173 (173)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (8)      ; 2 (2)             ; 171 (155)        ; |vr|playrec:rc|filter3:hc1                                                                                                                                                                                                          ; work         ;
;          |lpm_mult:Mult0|                                         ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0                                                                                                                                                                                           ; work         ;
;             |multcore:mult_core|                                  ; 60 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (23)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                        ; work         ;
;                |mpar_add:padder|                                  ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                   ; work         ;
;                      |add_sub_05h:auto_generated|                 ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated                                                                                                        ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                   ; work         ;
;                      |add_sub_qfh:auto_generated|                 ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_qfh:auto_generated                                                                                                        ; work         ;
;                   |mpar_add:sub_par_add|                          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                   ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                              ; work         ;
;                         |add_sub_ufh:auto_generated|              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated                                                                                   ; work         ;
;          |lpm_mult:Mult1|                                         ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1                                                                                                                                                                                           ; work         ;
;             |multcore:mult_core|                                  ; 61 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (24)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                        ; work         ;
;                |mpar_add:padder|                                  ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                   ; work         ;
;                      |add_sub_v4h:auto_generated|                 ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated                                                                                                        ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                   ; work         ;
;                      |add_sub_tfh:auto_generated|                 ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_tfh:auto_generated                                                                                                        ; work         ;
;                   |mpar_add:sub_par_add|                          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                   ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                              ; work         ;
;                         |add_sub_vfh:auto_generated|              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated                                                                                   ; work         ;
;          |lpm_mult:Mult2|                                         ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2                                                                                                                                                                                           ; work         ;
;             |multcore:mult_core|                                  ; 44 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (16)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                        ; work         ;
;                |mpar_add:padder|                                  ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                   ; work         ;
;                      |add_sub_l3h:auto_generated|                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l3h:auto_generated                                                                                                        ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                   ; work         ;
;                      |add_sub_feh:auto_generated|                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_feh:auto_generated                                                                                                        ; work         ;
;                   |mpar_add:sub_par_add|                          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                   ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                              ; work         ;
;                         |add_sub_qfh:auto_generated|              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated                                                                                   ; work         ;
;          |lpm_mult:Mult3|                                         ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult3                                                                                                                                                                                           ; work         ;
;             |multcore:mult_core|                                  ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                        ; work         ;
;                |lpm_add_sub:adder|                                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                      ; work         ;
;                   |add_sub_55h:auto_generated|                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |vr|playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated                                                                                                                           ; work         ;
;       |filter4:hc|                                                ; 275 (152)   ; 158 (158)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (7)      ; 6 (6)             ; 152 (139)        ; |vr|playrec:rc|filter4:hc                                                                                                                                                                                                           ; work         ;
;          |lpm_mult:Mult0|                                         ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0                                                                                                                                                                                            ; work         ;
;             |multcore:mult_core|                                  ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                         ; work         ;
;                |mpar_add:padder|                                  ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                         ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                    ; work         ;
;                      |add_sub_v4h:auto_generated|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated                                                                                                         ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                    ; work         ;
;                      |add_sub_tfh:auto_generated|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_tfh:auto_generated                                                                                                         ; work         ;
;                   |mpar_add:sub_par_add|                          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                    ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                               ; work         ;
;                         |add_sub_vfh:auto_generated|              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated                                                                                    ; work         ;
;          |lpm_mult:Mult1|                                         ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1                                                                                                                                                                                            ; work         ;
;             |multcore:mult_core|                                  ; 40 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (6)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                         ; work         ;
;                |mpar_add:padder|                                  ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                         ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                    ; work         ;
;                      |add_sub_v4h:auto_generated|                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated                                                                                                         ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                    ; work         ;
;                      |add_sub_tfh:auto_generated|                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_tfh:auto_generated                                                                                                         ; work         ;
;                   |mpar_add:sub_par_add|                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                    ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                               ; work         ;
;                         |add_sub_vfh:auto_generated|              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated                                                                                    ; work         ;
;          |lpm_mult:Mult2|                                         ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2                                                                                                                                                                                            ; work         ;
;             |multcore:mult_core|                                  ; 45 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (14)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                         ; work         ;
;                |mpar_add:padder|                                  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                         ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                    ; work         ;
;                      |add_sub_u4h:auto_generated|                 ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u4h:auto_generated                                                                                                         ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                    ; work         ;
;                      |add_sub_ofh:auto_generated|                 ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ofh:auto_generated                                                                                                         ; work         ;
;                   |mpar_add:sub_par_add|                          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                    ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                               ; work         ;
;                         |add_sub_sfh:auto_generated|              ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated                                                                                    ; work         ;
;          |lpm_mult:Mult3|                                         ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 13 (0)           ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3                                                                                                                                                                                            ; work         ;
;             |multcore:mult_core|                                  ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 13 (0)           ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                         ; work         ;
;                |mpar_add:padder|                                  ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 13 (0)           ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                                                                                         ; work         ;
;                   |lpm_add_sub:adder[0]|                          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                    ; work         ;
;                      |add_sub_k3h:auto_generated|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_k3h:auto_generated                                                                                                         ; work         ;
;                   |lpm_add_sub:adder[1]|                          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                    ; work         ;
;                      |add_sub_eeh:auto_generated|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_eeh:auto_generated                                                                                                         ; work         ;
;                   |mpar_add:sub_par_add|                          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                    ; work         ;
;                      |lpm_add_sub:adder[0]|                       ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                               ; work         ;
;                         |add_sub_tfh:auto_generated|              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |vr|playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated                                                                                    ; work         ;
;    |sdram:ram|                                                    ; 421 (334)   ; 199 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 222 (217)    ; 2 (2)             ; 197 (138)        ; |vr|sdram:ram                                                                                                                                                                                                                       ; work         ;
;       |sdram_0_input_efifo_module:the_sdram_0_input_efifo_module| ; 87 (87)     ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 82 (82)          ; |vr|sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module                                                                                                                                                             ; work         ;
;    |vga_adapter:VGA|                                              ; 179 (2)     ; 36 (0)                    ; 0 (0)         ; 76800       ; 19   ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (2)      ; 3 (0)             ; 33 (0)           ; |vr|vga_adapter:VGA                                                                                                                                                                                                                 ; work         ;
;       |altsyncram:VideoMemory|                                    ; 91 (0)      ; 10 (0)                    ; 0 (0)         ; 76800       ; 19   ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 0 (0)             ; 10 (0)           ; |vr|vga_adapter:VGA|altsyncram:VideoMemory                                                                                                                                                                                          ; work         ;
;          |altsyncram_9dg1:auto_generated|                         ; 91 (0)      ; 10 (0)                    ; 0 (0)         ; 76800       ; 19   ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 0 (0)             ; 10 (0)           ; |vr|vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated                                                                                                                                                           ; work         ;
;             |altsyncram_97r1:altsyncram1|                         ; 91 (10)     ; 10 (10)                   ; 0 (0)         ; 76800       ; 19   ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 0 (0)             ; 10 (5)           ; |vr|vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1                                                                                                                               ; work         ;
;                |decode_tpa:decode4|                               ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |vr|vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4                                                                                                            ; work         ;
;                |decode_tpa:decode_a|                              ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |vr|vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a                                                                                                           ; work         ;
;                |decode_tpa:decode_b|                              ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |vr|vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b                                                                                                           ; work         ;
;                |mux_6kb:mux5|                                     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |vr|vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|mux_6kb:mux5                                                                                                                  ; work         ;
;       |vga_address_translator:user_input_translator|              ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |vr|vga_adapter:VGA|vga_address_translator:user_input_translator                                                                                                                                                                    ; work         ;
;       |vga_controller:controller|                                 ; 71 (51)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (25)      ; 3 (3)             ; 28 (23)          ; |vr|vga_adapter:VGA|vga_controller:controller                                                                                                                                                                                       ; work         ;
;          |vga_address_translator:controller_translator|           ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |vr|vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator                                                                                                                                          ; work         ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; AUD_ADCLRCK   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; AUD_DACLRCK   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; AUD_BCLK      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; I2C_SDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; KEY[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[12]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[13]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[14]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[15]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[16]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[17]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --        ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; SW[8]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[10]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[9]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[11]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; AUD_ADCDAT    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                 ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                 ;                   ;         ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:ADC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                                       ; 0                 ; 6       ;
; AUD_DACLRCK                                                                                                                                                                                                                                                 ;                   ;         ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                                       ; 1                 ; 6       ;
; AUD_BCLK                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:Bit_Clock_Edges|cur_test_clk                                                                                                                                                                  ; 1                 ; 6       ;
; I2C_SDAT                                                                                                                                                                                                                                                    ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                                      ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                                      ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[12]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[13]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[14]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[15]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[16]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[17]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                                       ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                                       ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                                       ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                                       ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                                       ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                                       ;                   ;         ;
; SW[1]                                                                                                                                                                                                                                                       ;                   ;         ;
; SW[0]                                                                                                                                                                                                                                                       ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                                                                    ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                      ;                   ;         ;
;      - sdram:ram|f_pop                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - sdram:ram|init_done                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                                                                                                       ; 1                 ; 6       ;
;      - sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                                                                                                       ; 1                 ; 6       ;
;      - sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                                                                                       ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[6]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[5]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[4]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[3]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[2]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[1]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[0]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[6]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[5]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[4]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[3]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[2]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[1]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[0]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[5]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[4]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[3]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[2]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[1]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[0]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[6]          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[5]          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[4]          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[3]          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[2]          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[1]          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[0]          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[6]   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[5]   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[4]   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[3]   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[2]   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[1]   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[0]   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[5]      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[4]      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[3]      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[2]      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[1]      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[0]      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[6] ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[5] ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[4] ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[3] ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[2] ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[1] ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[0] ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[6]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[5]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[4]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[3]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[2]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[1]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[0]         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[6]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[5]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[4]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[3]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[2]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[1]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[0]  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[5]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[4]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[3]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[2]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[1]     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[0]     ; 1                 ; 6       ;
;      - sdram:ram|m_addr[1]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_addr[0]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_addr[7]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_addr[6]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_addr[3]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_addr[2]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|active_rnw                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|active_addr[20]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[19]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[18]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[17]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[16]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[15]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[14]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[13]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[12]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[11]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[10]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[9]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_addr[8]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_addr[21]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_addr[0]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|audio_in_available                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|audio_out_allowed                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|transfer_data                                                                                                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|send_stop_bit                                                                                                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|send_start_bit                                                                                                                ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|middle_of_high_level                                                                                                     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|middle_of_low_level                                                                                                      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_bit[2]                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_bit[0]                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_bit[1]                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|done_adc_channel_sync                                                                                                                                                                                              ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff                                     ; 1                 ; 6       ;
;      - display:disp|streg                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|num_bits_to_transfer[0]                                                                                                                                                        ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|counting                                                                                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_2_dff                               ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|done_dac_channel_sync                                                                                                                                                                                              ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff                                      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff                                     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_2_dff                                ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_2_dff                               ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[6]                                                                                                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[5]                                                                                                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[4]                                                                                                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[2]                                                                                                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_2_dff                              ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[1]                                                                                                                                          ; 1                 ; 6       ;
;      - sdram:ram|m_state~13                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|m_state~14                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|m_state~15                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|m_state~16                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|m_state~17                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|m_state~18                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|m_state~20                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|m_state~21                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - playrec:rc|streg~2                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - playrec:rc|streg~3                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - playrec:rc|streg~4                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_was_read                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver~2                                                                                                                               ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver~3                                                                                                                               ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver~4                                                                                                                               ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~2                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~3                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~4                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[10]                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[9]                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[6]                                                                                                                               ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|left_channel_fifo_write_space[7]                                                                                                                               ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[6]                                                                                                                              ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|right_channel_fifo_write_space[7]                                                                                                                              ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[0]                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[1]                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[2]                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[3]                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[4]                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[8]                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[1]                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[2]                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[3]                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[4]                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[5]                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[6]                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[7]                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[0]                                                                                                        ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[1]                                                                                                        ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[2]                                                                                                        ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[3]                                                                                                        ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[4]                                                                                                        ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[5]                                                                                                        ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[32]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[31]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[30]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[29]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[28]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[27]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[26]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[25]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[24]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[23]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[22]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[21]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[20]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[19]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[18]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[17]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[16]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[15]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[14]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[13]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[12]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[11]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[10]                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[9]                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[8]                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[7]                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[6]                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[5]                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[4]                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[3]                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[2]                                                                                                                                          ; 1                 ; 6       ;
;      - sdram:ram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - sdram:ram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - sdram:ram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - sdram:ram|i_addr[11]                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|active_addr[1]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_addr[2]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_addr[3]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_addr[4]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|m_state~19                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|active_addr[5]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_addr[6]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_addr[7]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|i_cmd[0]                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - sdram:ram|i_cmd[1]                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - sdram:ram|i_cmd[2]                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - sdram:ram|i_cmd[3]                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - sdram:ram|refresh_request                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|m_next~15                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - playrec:rc|ram_addr[15]~58                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - playrec:rc|ram_addr[15]~59                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|serial_audio_out_data~0                                                                                                                                        ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|new_clk~0                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[3]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[2]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[9]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[8]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - sdram:ram|m_count[1]                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|m_next~8                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - sdram:ram|i_state~16                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|i_state~15                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                                                                                                       ; 1                 ; 6       ;
;      - sdram:ram|active_cs_n~0                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - sdram:ram|m_next~11                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - sdram:ram|m_next~12                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - sdram:ram|i_state~14                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[12]                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[9]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[11]                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[10]                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[8]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[7]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[6]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[5]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[3]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[4]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[2]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[1]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|refresh_counter[0]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - sdram:ram|ack_refresh_request                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram:ram|za_valid                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~0                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[10]~1                                                                                                                                      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[0]~0                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~0                                  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_will_be_1~1                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~0                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~1                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[1]~1                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[2]~2                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[3]~3                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[4]~4                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[5]~5                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[6]~6                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~2                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~3                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~4                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~5                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~6                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~7                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~8                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~9                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~10                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~11                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~12                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~13                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~14                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~15                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~16                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[1]~30                                                                                                        ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|xCounter[0]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[9]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - vga_adapter:VGA|vga_controller:controller|yCounter[0]                                                                                                                                                                                                ; 1                 ; 6       ;
;      - display:disp|always3~0                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - display:disp|x[8]~27                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - display:disp|x[8]~28                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram:ram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram:ram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram:ram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram:ram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram:ram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram:ram|m_count[0]                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|i_next~4                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - sdram:ram|i_count[2]                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|i_count[1]                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|i_next~5                                                                                                                                                                                                                                   ; 1                 ; 6       ;
;      - sdram:ram|rd_valid[2]                                                                                                                                                                                                                                ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~0                                                                                                                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~1                                                                                                                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~0                                                                                                                                ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~1                                                                                                                                ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~17                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_will_be_1~1                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~1                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_will_be_1~1                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~1                                  ; 1                 ; 6       ;
;      - display:disp|delay_counter[9]~34                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram:ram|active_data[0]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[1]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[2]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[3]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[4]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[5]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[6]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[7]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[8]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[9]                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|active_data[10]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_data[11]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_data[12]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_data[13]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_data[14]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram:ram|active_data[15]                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte~0                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte[4]~1                                                                                                                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_bit[2]~1                                                                                                                                  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte~2                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte~3                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte~4                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte~5                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte~6                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte~7                                                                                                                                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte~8                                                                                                                                    ; 1                 ; 6       ;
;      - sdram:ram|i_refs[0]                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - sdram:ram|i_refs[2]                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - sdram:ram|i_refs[1]                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - sdram:ram|i_count[0]                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - sdram:ram|rd_valid[1]                                                                                                                                                                                                                                ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[2]~16                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0                  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~18                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[0]~0                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~0                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~1                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                      ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[1]~1                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[2]~2                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[3]~3                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[4]~4                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[5]~5                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[6]~6                            ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[0]~0                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~0                                  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~1                                  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                       ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[1]~1                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[2]~2                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[3]~3                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[4]~4                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[5]~5                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[6]~6                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~2                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~2                                  ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer~0                                                                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer[3]~1                                                                                                                                                          ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer~2                                                                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer~3                                                                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer~4                                                                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer~5                                                                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer~6                                                                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer~7                                                                                                                                                             ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer~8                                                                                                                                                             ; 1                 ; 6       ;
;      - sdram:ram|rd_valid[0]                                                                                                                                                                                                                                ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0                    ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~0                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_will_be_1~1                           ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~19                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[0]~2                                                                                                                 ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out~10                                                                                                                   ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~20                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[5]~10                                                                                                     ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~21                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~22                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~23                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~24                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~25                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~26                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~27                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~28                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~29                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~30                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~31                                                                                                                                         ; 1                 ; 6       ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~32                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_DQ[7]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_DQ[11]                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - DRAM_DQ[3]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_DQ[15]                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - DRAM_DQ[13]                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - DRAM_DQ[5]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_DQ[9]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_DQ[1]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_DQ[14]                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - DRAM_DQ[6]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_DQ[10]                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - DRAM_DQ[2]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_DQ[12]                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - DRAM_DQ[4]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_DQ[8]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_DQ[0]                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_ADDR[4]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[5]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[0]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[1]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[2]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[3]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[6]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[7]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[8]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[9]                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_ADDR[10]                                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_ADDR[11]                                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_WE_N                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - DRAM_CAS_N                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_RAS_N                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - DRAM_CS_N                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - DRAM_BA_0                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - DRAM_BA_1                                                                                                                                                                                                                                            ; 1                 ; 6       ;
; SW[2]                                                                                                                                                                                                                                                       ;                   ;         ;
; SW[10]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[9]                                                                                                                                                                                                                                                       ;                   ;         ;
; SW[11]                                                                                                                                                                                                                                                      ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                                                                  ;                   ;         ;
;      - Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~32                                                                                                                                         ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[2]~16                                                                         ; LCCOMB_X24_Y16_N28 ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[2]~17                                                                         ; LCCOMB_X25_Y17_N30 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~0     ; LCCOMB_X25_Y14_N2  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0         ; LCCOMB_X27_Y16_N0  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0  ; LCCOMB_X23_Y12_N6  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~1                ; LCCOMB_X24_Y12_N24 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0 ; LCCOMB_X24_Y14_N14 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|comb~0                                                                                                                                      ; LCCOMB_X24_Y16_N26 ; 16      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[10]~1                                                                                                                     ; LCCOMB_X24_Y16_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~0      ; LCCOMB_X29_Y15_N6  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0          ; LCCOMB_X27_Y16_N2  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0   ; LCCOMB_X25_Y13_N30 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~1                 ; LCCOMB_X29_Y15_N20 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~0     ; LCCOMB_X24_Y15_N10 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0         ; LCCOMB_X27_Y13_N24 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0  ; LCCOMB_X23_Y13_N8  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~1                ; LCCOMB_X24_Y15_N24 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|comb~1                                                                                                                                        ; LCCOMB_X19_Y13_N12 ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|comb~2                                                                                                                                        ; LCCOMB_X19_Y13_N6  ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg~63                                                                                                                         ; LCCOMB_X24_Y15_N22 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|read_left_channel                                                                                                                             ; LCCOMB_X28_Y14_N22 ; 56      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_bit[2]~1                                                                                                                 ; LCCOMB_X18_Y25_N10 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte[4]~1                                                                                                                ; LCCOMB_X18_Y25_N6  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|i2c_sdata~3                                                                                                                      ; LCCOMB_X18_Y25_N28 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[0]~2                                                                                                ; LCCOMB_X22_Y25_N20 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[5]~10                                                                                    ; LCCOMB_X20_Y25_N14 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[1]~30                                                                                       ; LCCOMB_X18_Y25_N30 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer[3]~1                                                                                                                                         ; LCCOMB_X23_Y25_N6  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                            ; PIN_N2             ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                            ; PIN_N2             ; 1233    ; Clock                                               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; KEY[0]                                                                                                                                                                                                                              ; PIN_G26            ; 452     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; SDRAM_PLL:pll|altpll:altpll_component|_clk1                                                                                                                                                                                         ; PLL_1              ; 56      ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; display:disp|always3~0                                                                                                                                                                                                              ; LCCOMB_X28_Y11_N28 ; 41      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; display:disp|delay_counter[9]~34                                                                                                                                                                                                    ; LCCOMB_X27_Y11_N6  ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; display:disp|x[8]~27                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N30 ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; display:disp|x[8]~28                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N26 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; display:disp|y[7]~20                                                                                                                                                                                                                ; LCCOMB_X28_Y11_N24 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; playrec:rc|ram_addr[15]~58                                                                                                                                                                                                          ; LCCOMB_X18_Y12_N18 ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; playrec:rc|ram_addr[15]~59                                                                                                                                                                                                          ; LCCOMB_X19_Y13_N18 ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; playrec:rc|streg.st_pl_ram_nextaddr~0                                                                                                                                                                                               ; LCCOMB_X19_Y13_N16 ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sdram:ram|WideOr16~0                                                                                                                                                                                                                ; LCCOMB_X12_Y11_N28 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:ram|always5~0                                                                                                                                                                                                                 ; LCCOMB_X16_Y12_N30 ; 18      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram:ram|m_addr[5]~0                                                                                                                                                                                                               ; LCCOMB_X14_Y10_N18 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~0                                                                                                                                                   ; LCCOMB_X19_Y13_N28 ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~0                                                                                                                                                   ; LCCOMB_X19_Y13_N14 ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode406w[3]                                                                                                 ; LCCOMB_X23_Y10_N30 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode423w[3]                                                                                                 ; LCCOMB_X23_Y10_N2  ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode433w[3]                                                                                                 ; LCCOMB_X23_Y10_N12 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode443w[3]                                                                                                 ; LCCOMB_X23_Y10_N8  ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode453w[3]                                                                                                 ; LCCOMB_X23_Y10_N14 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode463w[3]                                                                                                 ; LCCOMB_X23_Y10_N16 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode473w[3]                                                                                                 ; LCCOMB_X23_Y10_N10 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode483w[3]                                                                                                 ; LCCOMB_X23_Y10_N18 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode504w[3]                                                                                                 ; LCCOMB_X24_Y10_N18 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode515w[3]                                                                                                 ; LCCOMB_X24_Y10_N24 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode525w[3]                                                                                                 ; LCCOMB_X24_Y10_N22 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode535w[3]                                                                                                 ; LCCOMB_X24_Y10_N28 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode545w[3]                                                                                                 ; LCCOMB_X24_Y10_N2  ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode555w[3]                                                                                                 ; LCCOMB_X24_Y10_N0  ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode565w[3]                                                                                                 ; LCCOMB_X24_Y10_N6  ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode575w[3]                                                                                                 ; LCCOMB_X24_Y10_N20 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode595w[3]~0                                                                                               ; LCCOMB_X24_Y10_N12 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode595w[3]~1                                                                                               ; LCCOMB_X25_Y10_N10 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode606w[3]~1                                                                                               ; LCCOMB_X24_Y10_N16 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode606w[3]~2                                                                                               ; LCCOMB_X25_Y10_N30 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode616w[3]~1                                                                                               ; LCCOMB_X24_Y10_N10 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode616w[3]~2                                                                                               ; LCCOMB_X25_Y10_N16 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode406w[3]                                                                                                ; LCCOMB_X27_Y12_N2  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode423w[3]~0                                                                                              ; LCCOMB_X27_Y12_N6  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode433w[3]~0                                                                                              ; LCCOMB_X27_Y12_N0  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode443w[3]~0                                                                                              ; LCCOMB_X27_Y12_N28 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode453w[3]~1                                                                                              ; LCCOMB_X33_Y14_N0  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode463w[3]~0                                                                                              ; LCCOMB_X27_Y12_N4  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode473w[3]~0                                                                                              ; LCCOMB_X33_Y14_N6  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode483w[3]~0                                                                                              ; LCCOMB_X27_Y12_N30 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode504w[3]                                                                                                ; LCCOMB_X27_Y12_N18 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode515w[3]                                                                                                ; LCCOMB_X27_Y12_N16 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode525w[3]                                                                                                ; LCCOMB_X27_Y12_N22 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode535w[3]                                                                                                ; LCCOMB_X27_Y12_N12 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode545w[3]                                                                                                ; LCCOMB_X33_Y14_N2  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode555w[3]                                                                                                ; LCCOMB_X27_Y12_N26 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode565w[3]                                                                                                ; LCCOMB_X33_Y14_N8  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode575w[3]                                                                                                ; LCCOMB_X27_Y12_N14 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode595w[3]~0                                                                                              ; LCCOMB_X27_Y12_N10 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode606w[3]~0                                                                                              ; LCCOMB_X27_Y12_N20 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode616w[3]~0                                                                                              ; LCCOMB_X27_Y12_N24 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode406w[3]                                                                                                ; LCCOMB_X25_Y10_N4  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode423w[3]~0                                                                                              ; LCCOMB_X25_Y10_N24 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode433w[3]~0                                                                                              ; LCCOMB_X25_Y10_N2  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode443w[3]~0                                                                                              ; LCCOMB_X25_Y10_N6  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode453w[3]~0                                                                                              ; LCCOMB_X23_Y10_N24 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode463w[3]~0                                                                                              ; LCCOMB_X25_Y10_N12 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode473w[3]~0                                                                                              ; LCCOMB_X23_Y10_N28 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode483w[3]~0                                                                                              ; LCCOMB_X25_Y10_N14 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode504w[3]                                                                                                ; LCCOMB_X27_Y10_N2  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode515w[3]                                                                                                ; LCCOMB_X25_Y10_N18 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode525w[3]                                                                                                ; LCCOMB_X25_Y10_N8  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode535w[3]                                                                                                ; LCCOMB_X25_Y10_N22 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode545w[3]                                                                                                ; LCCOMB_X23_Y10_N22 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode555w[3]                                                                                                ; LCCOMB_X25_Y10_N20 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode565w[3]                                                                                                ; LCCOMB_X23_Y10_N20 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode575w[3]                                                                                                ; LCCOMB_X25_Y10_N26 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+---------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                        ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                    ; PIN_N2   ; 1233    ; Global Clock         ; GCLK0            ; --                        ;
; SDRAM_PLL:pll|altpll:altpll_component|_clk1 ; PLL_1    ; 56      ; Global Clock         ; GCLK3            ; --                        ;
; SDRAM_PLL:pll|altpll:altpll_component|_clk2 ; PLL_1    ; 1       ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]                                                                                                                                                                                                                                    ; 452     ;
; ~GND                                                                                                                                                                                                                                      ; 99      ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                                                                            ; 94      ;
; sdram:ram|m_state~17                                                                                                                                                                                                                      ; 61      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[16]   ; 59      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|read_left_channel                                                                                                                                   ; 56      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[20]   ; 55      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|read_right_channel~0                                                                                                                                ; 54      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[24]   ; 54      ;
; sdram:ram|WideOr9~0                                                                                                                                                                                                                       ; 53      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[17]   ; 52      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[21]   ; 49      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[25]   ; 48      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[1]                                                                                             ; 47      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[26]   ; 46      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[22]   ; 46      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[2]                                                                                             ; 45      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[18]   ; 45      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[27]   ; 44      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[31]   ; 44      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[23]   ; 44      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[0]                                                                                             ; 43      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[28]   ; 43      ;
; sdram:ram|m_state~22                                                                                                                                                                                                                      ; 42      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[19]   ; 42      ;
; display:disp|always3~0                                                                                                                                                                                                                    ; 41      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[3]                                                                                             ; 41      ;
; SW[9]                                                                                                                                                                                                                                     ; 40      ;
; SW[10]                                                                                                                                                                                                                                    ; 40      ;
; sdram:ram|Selector42~0                                                                                                                                                                                                                    ; 40      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[4]                                                                                             ; 40      ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~0                                                                                                                                                         ; 39      ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~0                                                                                                                                                         ; 39      ;
; sdram:ram|Selector42~2                                                                                                                                                                                                                    ; 39      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[13]~14                                                                                                                                                           ; 38      ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][5]~6                                                                                                                                                                ; 35      ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][5]~0                                                                                                                                                                ; 35      ;
; sdram:ram|m_state~14                                                                                                                                                                                                                      ; 35      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|always4~0                                                                                                                                           ; 34      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[29]   ; 34      ;
; SW[6]                                                                                                                                                                                                                                     ; 33      ;
; SW[7]                                                                                                                                                                                                                                     ; 33      ;
; SW[8]                                                                                                                                                                                                                                     ; 33      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_0_CHECK_STATUS~1                                                                        ; 33      ;
; Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:Bit_Clock_Edges|falling_edge                                                                                                                                                       ; 33      ;
; display:disp|delay_counter[9]~34                                                                                                                                                                                                          ; 32      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[10]~1                                                                                                                           ; 32      ;
; SW[5]                                                                                                                                                                                                                                     ; 30      ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|mux_6kb:mux5|result_node[0]~7                                                                                                           ; 30      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|q_b[30]   ; 30      ;
; SW[0]                                                                                                                                                                                                                                     ; 28      ;
; sdram:ram|pending~4                                                                                                                                                                                                                       ; 28      ;
; sdram:ram|m_state~13                                                                                                                                                                                                                      ; 26      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[5]                                                                                             ; 25      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|comb~1                                                                                                                                            ; 24      ;
; sdram:ram|refresh_request                                                                                                                                                                                                                 ; 23      ;
; sdram:ram|init_done                                                                                                                                                                                                                       ; 23      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[16]~20                                                                                                                                                           ; 23      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[15]~18                                                                                                                                                           ; 23      ;
; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                                                                                                                                                     ; 22      ;
; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                                                                                                                                                     ; 22      ;
; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                                                                                                                                                     ; 22      ;
; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                                                                                                                                                     ; 22      ;
; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                                                                                                                                                     ; 22      ;
; vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                                                                                                                                                     ; 22      ;
; playrec:rc|ram_addr[15]~59                                                                                                                                                                                                                ; 22      ;
; playrec:rc|streg.st_pl_ram_nextaddr~0                                                                                                                                                                                                     ; 22      ;
; playrec:rc|ram_addr[15]~58                                                                                                                                                                                                                ; 22      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[14]~16                                                                                                                                                           ; 22      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[12]~12                                                                                                                                                           ; 22      ;
; sdram:ram|i_state~15                                                                                                                                                                                                                      ; 21      ;
; display:disp|x[5]                                                                                                                                                                                                                         ; 21      ;
; display:disp|x[4]                                                                                                                                                                                                                         ; 21      ;
; display:disp|x[3]                                                                                                                                                                                                                         ; 21      ;
; display:disp|x[2]                                                                                                                                                                                                                         ; 21      ;
; display:disp|x[1]                                                                                                                                                                                                                         ; 21      ;
; display:disp|x[0]                                                                                                                                                                                                                         ; 21      ;
; sdram:ram|f_select                                                                                                                                                                                                                        ; 20      ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|Equal1~0                                                                                                                                                              ; 20      ;
; display:disp|Equal3~5                                                                                                                                                                                                                     ; 19      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~4                                                                                                  ; 19      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[11]~10                                                                                                                                 ; 19      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[10]~8                                                                                                                                  ; 19      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[9]~6                                                                                                                                   ; 19      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[8]~4                                                                                                                                   ; 19      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[7]~2                                                                                                                                   ; 19      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[6]~0                                                                                                                                   ; 19      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[11]~10                                                                                                                                                           ; 19      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[10]~8                                                                                                                                                            ; 19      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[9]~6                                                                                                                                                             ; 19      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[8]~4                                                                                                                                                             ; 19      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[7]~2                                                                                                                                                             ; 19      ;
; vga_adapter:VGA|vga_address_translator:user_input_translator|mem_address[6]~0                                                                                                                                                             ; 19      ;
; sdram:ram|always5~0                                                                                                                                                                                                                       ; 18      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver~3                                                                                                                    ; 18      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[16]~20                                                                                                                                 ; 18      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[15]~18                                                                                                                                 ; 18      ;
; display_data_scaled[15]~0                                                                                                                                                                                                                 ; 17      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~2                                                                                                  ; 17      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver~4                                                                                                                    ; 17      ;
; SW[11]                                                                                                                                                                                                                                    ; 16      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|comb~0                                                                                                                                            ; 16      ;
; sdram:ram|f_pop                                                                                                                                                                                                                           ; 16      ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                                                                                            ; 16      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|comb~2                                                                                                                                              ; 15      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|comb~1                                                                                                                                              ; 15      ;
; sdram:ram|i_state~14                                                                                                                                                                                                                      ; 15      ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                                                                                            ; 15      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver~2                                                                                                                    ; 15      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[14]~16                                                                                                                                 ; 15      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|comb~2                                                                                                                                            ; 14      ;
; vga_adapter:VGA|vga_controller:controller|Equal0~2                                                                                                                                                                                        ; 14      ;
; sdram:ram|i_state~16                                                                                                                                                                                                                      ; 14      ;
; sdram:ram|m_state~16                                                                                                                                                                                                                      ; 14      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~3                                                                                                  ; 14      ;
; sdram:ram|m_state~19                                                                                                                                                                                                                      ; 13      ;
; sdram:ram|m_state~15                                                                                                                                                                                                                      ; 13      ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[13]~14                                                                                                                                 ; 13      ;
; sdram:ram|m_state~21                                                                                                                                                                                                                      ; 12      ;
; playrec:rc|streg~2                                                                                                                                                                                                                        ; 12      ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[3][5]~8                                                                                                                                                                ; 11      ;
; sdram:ram|m_count[1]                                                                                                                                                                                                                      ; 11      ;
; playrec:rc|streg~4                                                                                                                                                                                                                        ; 11      ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][2]~3                                                                                                                                                                ; 10      ;
; vga_adapter:VGA|vga_controller:controller|yCounter[8]~0                                                                                                                                                                                   ; 10      ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[1]~30                                                                                             ; 10      ;
; sdram:ram|Equal0~3                                                                                                                                                                                                                        ; 10      ;
; sdram:ram|i_addr[11]                                                                                                                                                                                                                      ; 10      ;
; playrec:rc|streg~3                                                                                                                                                                                                                        ; 10      ;
; playrec:rc|ram_addr[18]                                                                                                                                                                                                                   ; 10      ;
; playrec:rc|ram_addr[19]                                                                                                                                                                                                                   ; 10      ;
; playrec:rc|ram_addr[20]                                                                                                                                                                                                                   ; 10      ;
; playrec:rc|ram_addr[21]                                                                                                                                                                                                                   ; 10      ;
; playrec:rc|ram_addr[14]                                                                                                                                                                                                                   ; 10      ;
; playrec:rc|ram_addr[15]                                                                                                                                                                                                                   ; 10      ;
; playrec:rc|ram_addr[16]                                                                                                                                                                                                                   ; 10      ;
; playrec:rc|ram_addr[17]                                                                                                                                                                                                                   ; 10      ;
; display:disp|x[8]~28                                                                                                                                                                                                                      ; 9       ;
; display:disp|x[8]~27                                                                                                                                                                                                                      ; 9       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|out_address_reg_a[0]                                                                                                                    ; 9       ;
; playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~8                                                                                                            ; 9       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~20                                                                                                          ; 9       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~22                                                                                                       ; 9       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~18                                                                                                           ; 9       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~20                                                                                                          ; 9       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~20                                                                                                       ; 9       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u4h:auto_generated|op_1~16                                                                                                           ; 9       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l3h:auto_generated|op_1~14                                                                                                          ; 9       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_k3h:auto_generated|op_1~8                                                                                                            ; 9       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~30                                                                                                                             ; 9       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j3h:auto_generated|op_1~8                                                                                                        ; 9       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|middle_of_low_level                                                                                           ; 9       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[0][2]~2                                                                                                                                                                   ; 8       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[0]~2                                                                                                      ; 8       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][3]                                                                                                                                                                  ; 8       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|data_to_transfer[3]~1                                                                                                                                               ; 8       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|comb~3                                                                                                                                            ; 8       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_byte[4]~1                                                                                                                      ; 8       ;
; display:disp|y[7]~20                                                                                                                                                                                                                      ; 8       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode495w[2]                                                                                                       ; 8       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode393w[2]                                                                                                       ; 8       ;
; sdram:ram|m_state~20                                                                                                                                                                                                                      ; 8       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|out_address_reg_a[1]                                                                                                                    ; 8       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated|op_1~16                                                                                  ; 8       ;
; vga_adapter:VGA|vga_controller:controller|vga_address_translator:controller_translator|mem_address[12]~12                                                                                                                                 ; 8       ;
; sdram:ram|za_data[15]                                                                                                                                                                                                                     ; 7       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][5]~4                                                                                                                                                                ; 7       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0         ; 7       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0        ; 7       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_1_SEND_START_BIT~0                                                                      ; 7       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0                ; 7       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0               ; 7       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0       ; 7       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~0        ; 7       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0               ; 7       ;
; playrec:rc|streg.st_rc_ram_wait~0                                                                                                                                                                                                         ; 7       ;
; sdram:ram|WideOr15~0                                                                                                                                                                                                                      ; 7       ;
; sdram:ram|m_state~18                                                                                                                                                                                                                      ; 7       ;
; display_data[14]~4                                                                                                                                                                                                                        ; 7       ;
; display_data[13]~2                                                                                                                                                                                                                        ; 7       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~22                                                                                     ; 7       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated|op_1~16                                                                                      ; 7       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_bit[1]                                                                                                                         ; 7       ;
; display:disp|y[4]                                                                                                                                                                                                                         ; 7       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[5]~10                                                                                          ; 6       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[3][2]~7                                                                                                                                                                ; 6       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][2]~5                                                                                                                                                                ; 6       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][2]~2                                                                                                                                                                ; 6       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~0            ; 6       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~0           ; 6       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[2]~16                                                                               ; 6       ;
; sdram:ram|i_count[1]                                                                                                                                                                                                                      ; 6       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~0           ; 6       ;
; sdram:ram|comb~0                                                                                                                                                                                                                          ; 6       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_b|w_anode504w[3]~0                                                                                                    ; 6       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode504w[3]~0                                                                                                    ; 6       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                                                                                                                                                     ; 6       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[2]                                                                                                                                                                                     ; 6       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[3]                                                                                                                                                                                     ; 6       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                                                                                                                                                     ; 6       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                                                                                                                                                     ; 6       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                                                                                                                                                     ; 6       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                                                                                                                                                     ; 6       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                                                                                                                                                     ; 6       ;
; Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:ADC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                            ; 6       ;
; sdram:ram|m_addr[5]~0                                                                                                                                                                                                                     ; 6       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_bit[0]                                                                                                                         ; 6       ;
; display:disp|y[6]                                                                                                                                                                                                                         ; 6       ;
; display:disp|y[7]                                                                                                                                                                                                                         ; 6       ;
; display:disp|y[5]                                                                                                                                                                                                                         ; 6       ;
; SW[4]                                                                                                                                                                                                                                     ; 5       ;
; SW[3]                                                                                                                                                                                                                                     ; 5       ;
; sdram:ram|za_data[12]                                                                                                                                                                                                                     ; 5       ;
; sdram:ram|za_data[11]                                                                                                                                                                                                                     ; 5       ;
; playrec:rc|filter4:hc|y[1][18]                                                                                                                                                                                                            ; 5       ;
; playrec:rc|filter3:hc1|y[0][16]                                                                                                                                                                                                           ; 5       ;
; playrec:rc|filter4:hc|y[2][1]                                                                                                                                                                                                             ; 5       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[3][4]~9                                                                                                                                                                ; 5       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[3][3]                                                                                                                                                                  ; 5       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][3]                                                                                                                                                                  ; 5       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][3]~1                                                                                                                                                                ; 5       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[2]~17                                                                               ; 5       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[9]                                                                                                                                                                                     ; 5       ;
; Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                            ; 5       ;
; sdram:ram|m_next~17                                                                                                                                                                                                                       ; 5       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode535w[3]~0                                                                                                     ; 5       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode555w[3]~0                                                                                                    ; 5       ;
; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                                                                                                                                                     ; 5       ;
; vga_adapter:VGA|vga_controller:controller|xCounter[8]                                                                                                                                                                                     ; 5       ;
; vga_adapter:VGA|vga_controller:controller|xCounter[9]                                                                                                                                                                                     ; 5       ;
; vga_adapter:VGA|writeEn~1                                                                                                                                                                                                                 ; 5       ;
; Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:ADC_Left_Right_Clock_Edges|last_test_clk                                                                                                                                           ; 5       ;
; sdram:ram|active_rnw                                                                                                                                                                                                                      ; 5       ;
; playrec:rc|filter1:filter|y[1][19]                                                                                                                                                                                                        ; 5       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~24                                                                                      ; 5       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|send_start_bit                                                                                                     ; 5       ;
; display:disp|streg                                                                                                                                                                                                                        ; 5       ;
; display:disp|y[0]                                                                                                                                                                                                                         ; 5       ;
; display:disp|y[1]                                                                                                                                                                                                                         ; 5       ;
; display:disp|y[2]                                                                                                                                                                                                                         ; 5       ;
; display:disp|y[3]                                                                                                                                                                                                                         ; 5       ;
; SW[1]                                                                                                                                                                                                                                     ; 4       ;
; sdram:ram|za_data[10]                                                                                                                                                                                                                     ; 4       ;
; sdram:ram|za_data[8]                                                                                                                                                                                                                      ; 4       ;
; sdram:ram|za_data[7]                                                                                                                                                                                                                      ; 4       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[3][3]                                                                                                                                                                  ; 4       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[2][4]                                                                                                                                                                  ; 4       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[0][3]                                                                                                                                                                     ; 4       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[0][3]                                                                                                                                                                  ; 4       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[0][4]                                                                                                                                                                  ; 4       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[1][4]                                                                                                                                                                  ; 4       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[3][2]~4                                                                                                                                                                   ; 4       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[2][2]~3                                                                                                                                                                   ; 4       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[0][3]                                                                                                                                                                     ; 4       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[1][2]~0                                                                                                                                                                   ; 4       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out~10                                                                                                        ; 4       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|Ram0~1                                                                                                             ; 4       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[3][4]                                                                                                                                                                  ; 4       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][4]                                                                                                                                                                  ; 4       ;
; sdram:ram|i_count[0]                                                                                                                                                                                                                      ; 4       ;
; sdram:ram|i_refs[0]                                                                                                                                                                                                                       ; 4       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver.I2C_STATE_0_IDLE~0                                                                                                   ; 4       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|Selector6~0                                                                                                                            ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb                         ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb                        ; 4       ;
; sdram:ram|i_count[2]                                                                                                                                                                                                                      ; 4       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[0]                                                                                                                                                                                     ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|last_test_clk                                                                                                                                           ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:Bit_Clock_Edges|cur_test_clk                                                                                                                                                       ; 4       ;
; sdram:ram|Selector29~0                                                                                                                                                                                                                    ; 4       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode453w[3]~0                                                                                                     ; 4       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode463w[3]~0                                                                                                     ; 4       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode575w[3]~0                                                                                                    ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb                        ; 4       ;
; sdram:ram|active_addr[20]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[19]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[18]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[17]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[16]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[15]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[14]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[13]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[12]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[11]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[10]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[21]                                                                                                                                                                                                                 ; 4       ;
; sdram:ram|active_addr[8]                                                                                                                                                                                                                  ; 4       ;
; sdram:ram|active_addr[9]                                                                                                                                                                                                                  ; 4       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|out_address_reg_a[2]                                                                                                                    ; 4       ;
; LEDR~18                                                                                                                                                                                                                                   ; 4       ;
; Mux13~35                                                                                                                                                                                                                                  ; 4       ;
; display_data[9]~3                                                                                                                                                                                                                         ; 4       ;
; playrec:rc|filter3:hc1|y[1][23]                                                                                                                                                                                                           ; 4       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~26                                                                                      ; 4       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~28                                                                                     ; 4       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~28                                                                                  ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[1]   ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[0]   ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[2]   ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[3]   ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[4]   ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[5]   ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[6]   ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[1]  ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[0]  ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[2]  ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[3]  ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[4]  ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[5]  ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[6]  ; 4       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|num_bits_to_transfer[0]                                                                                                                                             ; 4       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|send_stop_bit                                                                                                      ; 4       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|middle_of_high_level                                                                                          ; 4       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|transfer_data                                                                                                      ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[6] ; 4       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[6]  ; 4       ;
; display:disp|x[6]                                                                                                                                                                                                                         ; 4       ;
; display:disp|x[7]                                                                                                                                                                                                                         ; 4       ;
; display:disp|x[8]                                                                                                                                                                                                                         ; 4       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[10]                                                                                               ; 4       ;
; Audio_Controller:Audio_Controller|audio_in_available                                                                                                                                                                                      ; 4       ;
; sdram:ram|za_data[14]                                                                                                                                                                                                                     ; 3       ;
; sdram:ram|za_data[13]                                                                                                                                                                                                                     ; 3       ;
; sdram:ram|za_data[9]                                                                                                                                                                                                                      ; 3       ;
; sdram:ram|za_data[6]                                                                                                                                                                                                                      ; 3       ;
; sdram:ram|za_data[5]                                                                                                                                                                                                                      ; 3       ;
; sdram:ram|za_data[4]                                                                                                                                                                                                                      ; 3       ;
; sdram:ram|za_data[3]                                                                                                                                                                                                                      ; 3       ;
; sdram:ram|za_data[2]                                                                                                                                                                                                                      ; 3       ;
; sdram:ram|za_data[1]                                                                                                                                                                                                                      ; 3       ;
; sdram:ram|za_data[0]                                                                                                                                                                                                                      ; 3       ;
; playrec:rc|filter1:filter|y[0][17]                                                                                                                                                                                                        ; 3       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[3][5]~5                                                                                                                                                                   ; 3       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[3][4]~3                                                                                                                                                                   ; 3       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[3][3]~6                                                                                                                                                                   ; 3       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out~15                                                                                                        ; 3       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][4]                                                                                                                                                                  ; 3       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][4]                                                                                                                                                                  ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_1_dff                   ; 3       ;
; sdram:ram|i_refs[1]                                                                                                                                                                                                                       ; 3       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_bit[2]~1                                                                                                                       ; 3       ;
; sdram:ram|active_data[15]                                                                                                                                                                                                                 ; 3       ;
; sdram:ram|active_data[14]                                                                                                                                                                                                                 ; 3       ;
; sdram:ram|active_data[13]                                                                                                                                                                                                                 ; 3       ;
; sdram:ram|active_data[12]                                                                                                                                                                                                                 ; 3       ;
; sdram:ram|active_data[11]                                                                                                                                                                                                                 ; 3       ;
; sdram:ram|active_data[10]                                                                                                                                                                                                                 ; 3       ;
; sdram:ram|active_data[9]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_data[8]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_data[7]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_data[6]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_data[5]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_data[4]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_data[3]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_data[2]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_data[1]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_data[0]                                                                                                                                                                                                                  ; 3       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|always5~0                                                                                                                              ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_1_dff                    ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_1_dff                     ; 3       ;
; sdram:ram|i_state.011~0                                                                                                                                                                                                                   ; 3       ;
; sdram:ram|i_next~4                                                                                                                                                                                                                        ; 3       ;
; sdram:ram|m_count[0]                                                                                                                                                                                                                      ; 3       ;
; display:disp|Equal1~9                                                                                                                                                                                                                     ; 3       ;
; display:disp|Equal1~4                                                                                                                                                                                                                     ; 3       ;
; vga_adapter:VGA|vga_controller:controller|xCounter[0]                                                                                                                                                                                     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_1_dff                    ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Clock_Edge:Bit_Clock_Edges|last_test_clk                                                                                                                                                      ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|comb~0                                                                                                                                              ; 3       ;
; sdram:ram|WideOr13                                                                                                                                                                                                                        ; 3       ;
; sdram:ram|Selector38~0                                                                                                                                                                                                                    ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[40]~11                                                                                                                                                        ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                                                                                            ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|Equal0~0                                                                                                                                                              ; 3       ;
; sdram:ram|m_addr[5]~1                                                                                                                                                                                                                     ; 3       ;
; sdram:ram|m_next~15                                                                                                                                                                                                                       ; 3       ;
; sdram:ram|active_addr[7]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_addr[6]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_addr[5]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_addr[4]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_addr[3]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_addr[2]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_addr[1]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|active_addr[0]                                                                                                                                                                                                                  ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[38]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[38]                                                                                                                                                           ; 3       ;
; sdram:ram|active_cs_n                                                                                                                                                                                                                     ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[37]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[37]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[36]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[36]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[35]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[35]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[34]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[34]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[33]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[33]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[32]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[32]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[31]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[31]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[30]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[30]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[29]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[29]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[28]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[28]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[27]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[27]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[39]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[39]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[26]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[26]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]                                                                                                                                                           ; 3       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]                                                                                                                                                           ; 3       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|out_address_reg_a[3]                                                                                                                    ; 3       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|new_clk                                                                                                       ; 3       ;
; Mux13~31                                                                                                                                                                                                                                  ; 3       ;
; Mux10~2                                                                                                                                                                                                                                   ; 3       ;
; Mux13~27                                                                                                                                                                                                                                  ; 3       ;
; Mux13~26                                                                                                                                                                                                                                  ; 3       ;
; Mux13~21                                                                                                                                                                                                                                  ; 3       ;
; Mux13~15                                                                                                                                                                                                                                  ; 3       ;
; display_data[12]~5                                                                                                                                                                                                                        ; 3       ;
; Mux13~7                                                                                                                                                                                                                                   ; 3       ;
; Mux13~2                                                                                                                                                                                                                                   ; 3       ;
; display_data[11]~0                                                                                                                                                                                                                        ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[0] ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[1] ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[2] ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[3] ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[4] ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[5] ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[5]      ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[4]      ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[3]      ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[2]      ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[1]      ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[0]      ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff                           ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[5]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[4]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[3]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[2]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[1]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[0]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff                          ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff                         ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[4]                                                                                  ; 3       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|current_bit[2]                                                                                                                         ; 3       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|clk_counter[7]                                                                                                ; 3       ;
; Audio_Controller:Audio_Controller|done_dac_channel_sync                                                                                                                                                                                   ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[2]  ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[3]  ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[4]  ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[5]  ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[0]  ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|safe_q[1]  ; 3       ;
; Audio_Controller:Audio_Controller|audio_out_allowed                                                                                                                                                                                       ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[5]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[4]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[3]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[2]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[1]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|safe_q[0]     ; 3       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff                          ; 3       ;
; Audio_Controller:Audio_Controller|done_adc_channel_sync                                                                                                                                                                                   ; 3       ;
; playrec:rc|ram_addr[0]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[1]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[2]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[3]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[4]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[5]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[6]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[7]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[8]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[9]                                                                                                                                                                                                                    ; 3       ;
; playrec:rc|ram_addr[10]                                                                                                                                                                                                                   ; 3       ;
; playrec:rc|ram_addr[11]                                                                                                                                                                                                                   ; 3       ;
; playrec:rc|ram_addr[12]                                                                                                                                                                                                                   ; 3       ;
; playrec:rc|ram_addr[13]                                                                                                                                                                                                                   ; 3       ;
; SW[2]                                                                                                                                                                                                                                     ; 2       ;
; sdram:ram|Selector90~4                                                                                                                                                                                                                    ; 2       ;
; playrec:rc|filter1:filter|y[0][2]                                                                                                                                                                                                         ; 2       ;
; playrec:rc|filter1:filter|y[0][3]                                                                                                                                                                                                         ; 2       ;
; playrec:rc|filter1:filter|y[0][4]                                                                                                                                                                                                         ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|romout[3][5]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|romout[2][9]~4                                                                                                                                                                    ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|romout[3][4]~6                                                                                                                                                                   ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|romout[2][7]~3                                                                                                                                                                    ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|romout[2][5]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|romout[1][9]                                                                                                                                                                      ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|romout[1][7]~2                                                                                                                                                                    ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|romout[1][5]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|romout[0][9]~1                                                                                                                                                                    ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|romout[0][3]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|romout[0][4]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|romout[0][7]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|romout[0][7]~0                                                                                                                                                                    ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[3][3]~4                                                                                                                                                                   ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[3][3]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][7]~2                                                                                                                                                                ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[2][5]                                                                                                                                                                  ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[2][4]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[2][3]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[2][3]                                                                                                                                                                  ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~1                                                                                                                                                                ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[1][5]~2                                                                                                                                                                ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[0][4]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~0                                                                                                                                                                ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[1][3]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|romout[1][4]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[0][5]                                                                                                                                                                  ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|romout[1][3]                                                                                                                                                                  ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[3][5]~8                                                                                                                                                                   ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[3][4]~7                                                                                                                                                                   ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[2][3]                                                                                                                                                                     ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|romout[1][3]                                                                                                                                                                     ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out~6                                                                                                         ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|Ram0~7                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|Ram0~6                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|Ram0~2                                                                                                             ; 2       ;
; playrec:rc|filter2:echo|y[6][15]                                                                                                                                                                                                          ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init~9                                                                                                  ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|Equal0~0                                                                                                           ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|Ram0~0                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_0_CHECK_STATUS~0                                                                        ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|s_i2c_transceiver.I2C_STATE_6_COMPLETE~0                                                                                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_will_be_1~1                ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~1                      ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_0_dff                   ; 2       ;
; playrec:rc|Mux0~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux1~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux2~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux3~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux4~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux5~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux6~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux7~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux8~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux9~3                                                                                                                                                                                                                         ; 2       ;
; playrec:rc|Mux10~3                                                                                                                                                                                                                        ; 2       ;
; playrec:rc|Mux11~3                                                                                                                                                                                                                        ; 2       ;
; playrec:rc|Mux12~3                                                                                                                                                                                                                        ; 2       ;
; playrec:rc|Mux13~3                                                                                                                                                                                                                        ; 2       ;
; playrec:rc|Mux14~3                                                                                                                                                                                                                        ; 2       ;
; playrec:rc|Mux15~3                                                                                                                                                                                                                        ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|middle_of_high_level~1                                                                                        ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|middle_of_high_level~0                                                                                        ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~1                      ; 2       ;
; sdram:ram|i_count[1]~1                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|i_refs[2]                                                                                                                                                                                                                       ; 2       ;
; sdram:ram|Selector97~1                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[15]~38                                                                                                                                                        ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[15]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[15]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector98~1                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[14]~37                                                                                                                                                        ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[14]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[14]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector99~1                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[13]~36                                                                                                                                                        ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[13]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[13]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector100~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[12]~35                                                                                                                                                        ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[12]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[12]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector101~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[11]~34                                                                                                                                                        ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[11]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[11]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector102~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[10]~33                                                                                                                                                        ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[10]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[10]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector103~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[9]~32                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[9]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[9]                                                                                                                                                            ; 2       ;
; sdram:ram|Selector104~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[8]~31                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[8]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[8]                                                                                                                                                            ; 2       ;
; sdram:ram|Selector105~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[7]~30                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[7]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[7]                                                                                                                                                            ; 2       ;
; sdram:ram|Selector106~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[6]~29                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[6]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[6]                                                                                                                                                            ; 2       ;
; sdram:ram|Selector107~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[5]~28                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[5]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[5]                                                                                                                                                            ; 2       ;
; sdram:ram|Selector108~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[4]~27                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[4]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[4]                                                                                                                                                            ; 2       ;
; sdram:ram|Selector109~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[3]~26                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[3]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[3]                                                                                                                                                            ; 2       ;
; sdram:ram|Selector110~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[2]~25                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[2]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[2]                                                                                                                                                            ; 2       ;
; sdram:ram|Selector111~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[1]~24                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[1]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[1]                                                                                                                                                            ; 2       ;
; sdram:ram|Selector112~1                                                                                                                                                                                                                   ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[0]~23                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[0]                                                                                                                                                            ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[0]                                                                                                                                                            ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|Selector3~2                                                                                                                            ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|always1~0                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Audio_and_Video_Config:Audio_Config|Altera_UP_I2C:I2C_Controller|Selector6~3                                                                                                                            ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_will_be_1~1                 ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|_~0                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~0                       ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_0_dff                    ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_will_be_1~1                  ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|_~0                                ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~0                        ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_0_dff                     ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[6]                    ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[5]                    ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[4]                    ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[3]                    ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[2]                    ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[1]                    ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[0]                    ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[6]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[5]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[4]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[3]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[2]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[1]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[0]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[2]~5                                                                                ; 2       ;
; sdram:ram|Selector35~1                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|i_next~5                                                                                                                                                                                                                        ; 2       ;
; sdram:ram|i_count[1]~0                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|Selector39~0                                                                                                                                                                                                                    ; 2       ;
; display:disp|st~1                                                                                                                                                                                                                         ; 2       ;
; vga_adapter:VGA|vga_controller:controller|VGA_VS1~1                                                                                                                                                                                       ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_will_be_1~1                 ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|empty_dff~1                       ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_0_dff                    ; 2       ;
; playrec:rc|Selector0~1                                                                                                                                                                                                                    ; 2       ;
; playrec:rc|Selector0~0                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|ack_refresh_request                                                                                                                                                                                                             ; 2       ;
; sdram:ram|refresh_counter[0]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[1]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[2]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[4]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[3]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[5]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[6]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[7]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[8]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[10]                                                                                                                                                                                                             ; 2       ;
; sdram:ram|refresh_counter[11]                                                                                                                                                                                                             ; 2       ;
; sdram:ram|refresh_counter[9]                                                                                                                                                                                                              ; 2       ;
; sdram:ram|refresh_counter[12]                                                                                                                                                                                                             ; 2       ;
; sdram:ram|m_next~12                                                                                                                                                                                                                       ; 2       ;
; sdram:ram|m_next~11                                                                                                                                                                                                                       ; 2       ;
; sdram:ram|comb~1                                                                                                                                                                                                                          ; 2       ;
; sdram:ram|m_next~8                                                                                                                                                                                                                        ; 2       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode453w[3]~0                                                                                                    ; 2       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode_a|w_anode495w[2]                                                                                                      ; 2       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|decode_tpa:decode4|w_anode616w[3]~0                                                                                                     ; 2       ;
; display:disp|st~0                                                                                                                                                                                                                         ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[17]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[25]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[21]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[29]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[19]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[27]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[23]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[31]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[18]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[26]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[22]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[30]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[20]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[28]                                                                                                                             ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[6]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[5]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[4]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[3]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[2]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[1]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|low_addressa[0]                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[24]                                                                                                                             ; 2       ;
; blink_cnt[0]                                                                                                                                                                                                                              ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[39]~9                                                                                                                                                         ; 2       ;
; sdram:ram|WideOr16~0                                                                                                                                                                                                                      ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[26]~8                                                                                                                                                         ; 2       ;
; sdram:ram|i_cmd[3]                                                                                                                                                                                                                        ; 2       ;
; sdram:ram|Selector20~0                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|i_cmd[2]                                                                                                                                                                                                                        ; 2       ;
; sdram:ram|Selector21~1                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|i_cmd[1]                                                                                                                                                                                                                        ; 2       ;
; sdram:ram|Selector22~1                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|WideOr10~0                                                                                                                                                                                                                      ; 2       ;
; sdram:ram|i_cmd[0]                                                                                                                                                                                                                        ; 2       ;
; sdram:ram|Selector87~5                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[25]~7                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[25]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[25]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector88~5                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[24]~6                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[24]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[24]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[23]~5                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[23]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[23]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[22]~4                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[22]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[22]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector91~5                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[21]~3                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[21]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[21]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector92~5                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[20]~2                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[20]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[20]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector93~5                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[19]~1                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[19]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[19]                                                                                                                                                           ; 2       ;
; sdram:ram|Selector94~5                                                                                                                                                                                                                    ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[18]~0                                                                                                                                                         ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[18]                                                                                                                                                           ; 2       ;
; sdram:ram|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[18]                                                                                                                                                           ; 2       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|out_address_reg_a[4]                                                                                                                    ; 2       ;
; LEDR~14                                                                                                                                                                                                                                   ; 2       ;
; Mux13~45                                                                                                                                                                                                                                  ; 2       ;
; Mux13~43                                                                                                                                                                                                                                  ; 2       ;
; Mux13~41                                                                                                                                                                                                                                  ; 2       ;
; Mux13~39                                                                                                                                                                                                                                  ; 2       ;
; Mux13~38                                                                                                                                                                                                                                  ; 2       ;
; Mux7~0                                                                                                                                                                                                                                    ; 2       ;
; Mux13~37                                                                                                                                                                                                                                  ; 2       ;
; Mux13~36                                                                                                                                                                                                                                  ; 2       ;
; Mux13~33                                                                                                                                                                                                                                  ; 2       ;
; Mux13~32                                                                                                                                                                                                                                  ; 2       ;
; Mux9~2                                                                                                                                                                                                                                    ; 2       ;
; Mux11~2                                                                                                                                                                                                                                   ; 2       ;
; display_data[10]~7                                                                                                                                                                                                                        ; 2       ;
; Mux11~1                                                                                                                                                                                                                                   ; 2       ;
; Mux13~25                                                                                                                                                                                                                                  ; 2       ;
; Mux13~24                                                                                                                                                                                                                                  ; 2       ;
; Mux13~23                                                                                                                                                                                                                                  ; 2       ;
; Mux11~0                                                                                                                                                                                                                                   ; 2       ;
; Mux12~0                                                                                                                                                                                                                                   ; 2       ;
; Mux13~22                                                                                                                                                                                                                                  ; 2       ;
; Mux13~20                                                                                                                                                                                                                                  ; 2       ;
; Mux13~19                                                                                                                                                                                                                                  ; 2       ;
; display_data[8]~6                                                                                                                                                                                                                         ; 2       ;
; Mux13~11                                                                                                                                                                                                                                  ; 2       ;
; Mux13~10                                                                                                                                                                                                                                  ; 2       ;
; Mux13~9                                                                                                                                                                                                                                   ; 2       ;
; Mux13~8                                                                                                                                                                                                                                   ; 2       ;
; Mux13~3                                                                                                                                                                                                                                   ; 2       ;
; Mux13~0                                                                                                                                                                                                                                   ; 2       ;
; hex2seg:h3|Equal2~0                                                                                                                                                                                                                       ; 2       ;
; sdram:ram|m_addr[7]~_Duplicate_1                                                                                                                                                                                                          ; 2       ;
; sdram:ram|m_addr[6]~_Duplicate_1                                                                                                                                                                                                          ; 2       ;
; sdram:ram|m_addr[3]~_Duplicate_1                                                                                                                                                                                                          ; 2       ;
; sdram:ram|m_addr[2]~_Duplicate_1                                                                                                                                                                                                          ; 2       ;
; sdram:ram|m_addr[1]~_Duplicate_1                                                                                                                                                                                                          ; 2       ;
; sdram:ram|m_addr[0]~_Duplicate_1                                                                                                                                                                                                          ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[2]                                                                                                                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[3]                                                                                                                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[4]                                                                                                                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[5]                                                                                                                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[6]                                                                                                                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[7]                                                                                                                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[8]                                                                                                                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[9]                                                                                                                               ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[10]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[11]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[12]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[13]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[14]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[15]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[16]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[17]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[18]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[19]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[20]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[21]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[22]                                                                                                                              ; 2       ;
; playrec:rc|filter4:hc|y[2][22]                                                                                                                                                                                                            ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[23]                                                                                                                              ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~16                                                                                      ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[24]                                                                                                                              ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~28                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~30                                                                                  ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~26                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~28                                                                                  ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~24                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~26                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~24                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~22                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~24                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~22                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~20                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~22                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~20                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~18                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~20                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~18                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~16                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~18                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~16                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~14                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~16                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~14                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~12                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~14                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~12                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~10                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~12                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~10                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~8                                                                                      ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~10                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~8                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~6                                                                                      ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~8                                                                                   ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~6                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~4                                                                                      ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~6                                                                                   ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~4                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~2                                                                                      ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~4                                                                                   ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~2                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~0                                                                                      ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~2                                                                                   ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~0                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~6                                                                                                           ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~4                                                                                                           ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~2                                                                                                           ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~0                                                                                                           ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ufh:auto_generated|op_1~0                                                                                   ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~6                                                                                                        ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~4                                                                                                        ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~2                                                                                                        ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_05h:auto_generated|op_1~0                                                                                                        ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~6                                                                                                            ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~4                                                                                                            ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~2                                                                                                            ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~0                                                                                                            ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[25]                                                                                                                              ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~26                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~26                                                                                  ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~24                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~24                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~22                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~22                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~22                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~20                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~20                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~20                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~18                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~18                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~18                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~16                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~16                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~16                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~14                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~14                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~14                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~12                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~12                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~12                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~10                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~10                                                                                     ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~10                                                                                  ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~8                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~8                                                                                      ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~8                                                                                   ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~6                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~6                                                                                      ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~6                                                                                   ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~4                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~4                                                                                      ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~4                                                                                   ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~2                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~2                                                                                      ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~2                                                                                   ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sfh:auto_generated|op_1~0                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~0                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~6                                                                                                           ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~4                                                                                                           ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~2                                                                                                           ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~0                                                                                                           ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_vfh:auto_generated|op_1~0                                                                                   ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~6                                                                                                        ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~4                                                                                                        ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~2                                                                                                        ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_v4h:auto_generated|op_1~0                                                                                                        ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u4h:auto_generated|op_1~6                                                                                                            ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u4h:auto_generated|op_1~4                                                                                                            ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u4h:auto_generated|op_1~2                                                                                                            ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_u4h:auto_generated|op_1~0                                                                                                            ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[26]                                                                                                                              ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~20                                                                                     ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~18                                                                                     ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated|op_1~14                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~16                                                                                     ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated|op_1~12                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~14                                                                                     ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated|op_1~10                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~12                                                                                     ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated|op_1~8                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~10                                                                                     ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated|op_1~6                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~8                                                                                      ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated|op_1~4                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~6                                                                                      ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated|op_1~2                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~4                                                                                      ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_tfh:auto_generated|op_1~0                                                                                       ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~2                                                                                      ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_k3h:auto_generated|op_1~6                                                                                                            ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~0                                                                                      ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l3h:auto_generated|op_1~6                                                                                                           ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l3h:auto_generated|op_1~4                                                                                                           ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l3h:auto_generated|op_1~2                                                                                                           ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l3h:auto_generated|op_1~0                                                                                                           ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_k3h:auto_generated|op_1~4                                                                                                            ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_k3h:auto_generated|op_1~2                                                                                                            ; 2       ;
; playrec:rc|filter4:hc|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_k3h:auto_generated|op_1~0                                                                                                            ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[27]                                                                                                                              ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated|op_1~14                                                                                  ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~28                                                                                                                             ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated|op_1~12                                                                                  ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~26                                                                                                                             ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated|op_1~10                                                                                  ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~24                                                                                                                             ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated|op_1~8                                                                                   ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~22                                                                                                                             ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated|op_1~6                                                                                   ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~20                                                                                                                             ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated|op_1~4                                                                                   ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~18                                                                                                                             ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated|op_1~2                                                                                   ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~16                                                                                                                             ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ofh:auto_generated|op_1~0                                                                                   ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~14                                                                                                                             ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~12                                                                                                                             ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~10                                                                                                                             ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~8                                                                                                                              ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~6                                                                                                                              ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~4                                                                                                                              ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~2                                                                                                                              ; 2       ;
; playrec:rc|filter3:hc1|lpm_mult:Mult3|multcore:mult_core|lpm_add_sub:adder|add_sub_55h:auto_generated|op_1~0                                                                                                                              ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j3h:auto_generated|op_1~6                                                                                                        ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j3h:auto_generated|op_1~4                                                                                                        ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j3h:auto_generated|op_1~2                                                                                                        ; 2       ;
; playrec:rc|filter1:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j3h:auto_generated|op_1~0                                                                                                        ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[28]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_2_dff                   ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[29]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_2_dff                    ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|usedw_is_2_dff                     ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[6]          ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[5]          ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[4]          ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[3]          ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[2]          ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[1]          ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[0]          ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[6]         ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[5]         ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[4]         ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[3]         ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[2]         ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[1]         ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|safe_q[0]         ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[30]                                                                                                                              ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[3]                                                                                  ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[2]                                                                                  ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[1]                                                                                  ; 2       ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[0]                                                                                  ; 2       ;
; display:disp|delay_counter[31]                                                                                                                                                                                                            ; 2       ;
; display:disp|delay_counter[30]                                                                                                                                                                                                            ; 2       ;
; display:disp|delay_counter[29]                                                                                                                                                                                                            ; 2       ;
; display:disp|delay_counter[28]                                                                                                                                                                                                            ; 2       ;
; display:disp|delay_counter[27]                                                                                                                                                                                                            ; 2       ;
; display:disp|delay_counter[26]                                                                                                                                                                                                            ; 2       ;
; display:disp|delay_counter[25]                                                                                                                                                                                                            ; 2       ;
; display:disp|delay_counter[24]                                                                                                                                                                                                            ; 2       ;
; display:disp|delay_counter[23]                                                                                                                                                                                                            ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Audio_Controller:Audio_Controller|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None ; M4K_X26_Y17                                                                                                                                                                                                                                     ; Don't care           ; Don't care      ; Don't care      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None ; M4K_X26_Y16                                                                                                                                                                                                                                     ; Don't care           ; Don't care      ; Don't care      ;
; Audio_Controller:Audio_Controller|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None ; M4K_X26_Y15                                                                                                                                                                                                                                     ; Don't care           ; Don't care      ; Don't care      ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_9dg1:auto_generated|altsyncram_97r1:altsyncram1|ALTSYNCRAM                                                                                                                               ; AUTO ; True Dual Port   ; Dual Clocks  ; 76800        ; 1            ; 76800        ; 1            ; yes                    ; yes                     ; yes                    ; no                      ; 76800 ; 76800                       ; 1                           ; 76800                       ; 1                           ; 76800               ; 19   ; None ; M4K_X26_Y10, M4K_X13_Y11, M4K_X52_Y8, M4K_X26_Y12, M4K_X26_Y13, M4K_X26_Y8, M4K_X13_Y12, M4K_X52_Y9, M4K_X13_Y13, M4K_X52_Y11, M4K_X26_Y14, M4K_X13_Y8, M4K_X26_Y11, M4K_X13_Y10, M4K_X26_Y9, M4K_X13_Y9, M4K_X13_Y15, M4K_X13_Y14, M4K_X52_Y10 ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 3,553 / 94,460 ( 4 % ) ;
; C16 interconnects           ; 51 / 3,315 ( 2 % )     ;
; C4 interconnects            ; 1,703 / 60,840 ( 3 % ) ;
; Direct links                ; 611 / 94,460 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 1,083 / 33,216 ( 3 % ) ;
; R24 interconnects           ; 131 / 3,091 ( 4 % )    ;
; R4 interconnects            ; 2,379 / 81,294 ( 3 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.34) ; Number of LABs  (Total = 186) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 0                             ;
; 3                                           ; 1                             ;
; 4                                           ; 0                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 17                            ;
; 8                                           ; 0                             ;
; 9                                           ; 4                             ;
; 10                                          ; 2                             ;
; 11                                          ; 11                            ;
; 12                                          ; 25                            ;
; 13                                          ; 11                            ;
; 14                                          ; 11                            ;
; 15                                          ; 26                            ;
; 16                                          ; 74                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.16) ; Number of LABs  (Total = 186) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 15                            ;
; 1 Clock                            ; 138                           ;
; 1 Clock enable                     ; 24                            ;
; 1 Sync. clear                      ; 14                            ;
; 1 Sync. load                       ; 12                            ;
; 2 Clock enables                    ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.60) ; Number of LABs  (Total = 186) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 4                             ;
; 13                                           ; 9                             ;
; 14                                           ; 13                            ;
; 15                                           ; 8                             ;
; 16                                           ; 25                            ;
; 17                                           ; 1                             ;
; 18                                           ; 4                             ;
; 19                                           ; 6                             ;
; 20                                           ; 7                             ;
; 21                                           ; 16                            ;
; 22                                           ; 12                            ;
; 23                                           ; 8                             ;
; 24                                           ; 29                            ;
; 25                                           ; 9                             ;
; 26                                           ; 7                             ;
; 27                                           ; 4                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
; 30                                           ; 4                             ;
; 31                                           ; 0                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.16) ; Number of LABs  (Total = 186) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 23                            ;
; 2                                               ; 3                             ;
; 3                                               ; 6                             ;
; 4                                               ; 8                             ;
; 5                                               ; 10                            ;
; 6                                               ; 7                             ;
; 7                                               ; 9                             ;
; 8                                               ; 10                            ;
; 9                                               ; 11                            ;
; 10                                              ; 12                            ;
; 11                                              ; 18                            ;
; 12                                              ; 30                            ;
; 13                                              ; 7                             ;
; 14                                              ; 5                             ;
; 15                                              ; 7                             ;
; 16                                              ; 11                            ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.53) ; Number of LABs  (Total = 186) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 15                            ;
; 3                                            ; 6                             ;
; 4                                            ; 9                             ;
; 5                                            ; 7                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 9                             ;
; 9                                            ; 5                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 7                             ;
; 13                                           ; 7                             ;
; 14                                           ; 5                             ;
; 15                                           ; 4                             ;
; 16                                           ; 14                            ;
; 17                                           ; 7                             ;
; 18                                           ; 5                             ;
; 19                                           ; 10                            ;
; 20                                           ; 7                             ;
; 21                                           ; 5                             ;
; 22                                           ; 9                             ;
; 23                                           ; 9                             ;
; 24                                           ; 6                             ;
; 25                                           ; 14                            ;
; 26                                           ; 6                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "vr"
Warning (15536): Implemented PLL "SDRAM_PLL:pll|altpll:altpll_component|pll" as Cyclone II PLL type, but with warnings
    Warning (15559): Can't achieve requested value -54.0 degrees for clock output SDRAM_PLL:pll|altpll:altpll_component|_clk0 of parameter phase shift -- achieved value of -52.5 degrees
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -53 degrees (-2917 ps) for SDRAM_PLL:pll|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:pll|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 4, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:pll|altpll:altpll_component|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vr.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node SDRAM_PLL:pll|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node SDRAM_PLL:pll|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node SDRAM_PLL:pll|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 66 registers into blocks of type I/O
    Extra Info (176220): Created 40 register duplicates
Warning (15058): PLL "SDRAM_PLL:pll|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "SDRAM_PLL:pll|altpll:altpll_component|pll" output port clk[1] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "SDRAM_PLL:pll|altpll:altpll_component|pll" output port clk[2] feeds output pin "AUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X11_Y12 to location X21_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.45 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 135 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 3 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/nelson/Downloads/voice_recorder_demo/vr.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 280 warnings
    Info: Peak virtual memory: 502 megabytes
    Info: Processing ended: Fri Jun  2 10:39:52 2017
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/nelson/Downloads/voice_recorder_demo/vr.fit.smsg.


