Fitter report for bilinear
Sun Jan 15 16:07:10 2012
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing
 37. Advanced Data - General
 38. Advanced Data - Placement Preparation
 39. Advanced Data - Placement
 40. Advanced Data - Routing
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sun Jan 15 16:07:09 2012    ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Full Version ;
; Revision Name                      ; bilinear                                 ;
; Top-level Entity Name              ; top                                      ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C16F484C8                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,697 / 15,408 ( 11 % )                  ;
;     Total combinational functions  ; 1,326 / 15,408 ( 9 % )                   ;
;     Dedicated logic registers      ; 1,311 / 15,408 ( 9 % )                   ;
; Total registers                    ; 1311                                     ;
; Total pins                         ; 76 / 347 ( 22 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 90,162 / 516,096 ( 17 % )                ;
; Embedded Multiplier 9-bit elements ; 21 / 112 ( 19 % )                        ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP3C16F484C8        ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V               ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                      ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                       ; Normal compilation  ; Normal compilation                    ;
; Signal Integrity Optimization                                      ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                  ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Stop After Congestion Map Generation                               ; Off                 ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; Off                 ; Off                                   ;
; Maximum number of global clocks allowed                            ; -1                  ; -1                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; dclk     ; Missing drive strength ;
; dpen     ; Missing drive strength ;
; dhs      ; Missing drive strength ;
; dvs      ; Missing drive strength ;
; dre[0]   ; Missing drive strength ;
; dre[1]   ; Missing drive strength ;
; dre[2]   ; Missing drive strength ;
; dre[3]   ; Missing drive strength ;
; dre[4]   ; Missing drive strength ;
; dre[5]   ; Missing drive strength ;
; dre[6]   ; Missing drive strength ;
; dre[7]   ; Missing drive strength ;
; dge[0]   ; Missing drive strength ;
; dge[1]   ; Missing drive strength ;
; dge[2]   ; Missing drive strength ;
; dge[3]   ; Missing drive strength ;
; dge[4]   ; Missing drive strength ;
; dge[5]   ; Missing drive strength ;
; dge[6]   ; Missing drive strength ;
; dge[7]   ; Missing drive strength ;
; dbe[0]   ; Missing drive strength ;
; dbe[1]   ; Missing drive strength ;
; dbe[2]   ; Missing drive strength ;
; dbe[3]   ; Missing drive strength ;
; dbe[4]   ; Missing drive strength ;
; dbe[5]   ; Missing drive strength ;
; dbe[6]   ; Missing drive strength ;
; dbe[7]   ; Missing drive strength ;
; i2c_sclk ; Missing drive strength ;
; eclk     ; Missing drive strength ;
; i2c_sdat ; Missing drive strength ;
+----------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                             ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[2]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[2]                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[2]~_Duplicate_1                                               ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[2]~_Duplicate_1                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[3]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[3]                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[3]~_Duplicate_1                                               ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[3]~_Duplicate_1                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[4]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[4]                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[4]~_Duplicate_1                                               ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[4]~_Duplicate_1                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[5]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[5]                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[5]~_Duplicate_1                                               ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[5]~_Duplicate_1                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[6]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[6]                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[6]~_Duplicate_1                                               ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[6]~_Duplicate_1                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[7]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[7]                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[7]~_Duplicate_1                                               ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1[7]~_Duplicate_1                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[1]~_Duplicate_1                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[1]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[1]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[1]~_Duplicate_2                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[1]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1  ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[2]~_Duplicate_1                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[2]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[2]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[2]~_Duplicate_2                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[2]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1  ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[3]~_Duplicate_1                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[3]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[3]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[3]~_Duplicate_2                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[3]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1  ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[4]~_Duplicate_1                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[4]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[4]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[4]~_Duplicate_2                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[4]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1  ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[5]~_Duplicate_1                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[5]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[5]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[5]~_Duplicate_2                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[5]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1  ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[6]~_Duplicate_1                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[6]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[6]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[6]~_Duplicate_2                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[6]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1  ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[7]~_Duplicate_1                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[7]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ; DATAB            ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[7]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[7]~_Duplicate_2                          ; Q                ;                       ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Kremain1[7]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1  ; DATAB            ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[0]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[0]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[1]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[1]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[2]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[2]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[3]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[3]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[4]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[4]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[5]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[5]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[6]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[6]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[7]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[7]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[8]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[8]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[9]                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[9]                        ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[10]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[10]                       ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[11]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[11]                       ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[12]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[12]                       ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[13]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[13]                       ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[14]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[14]                       ; PORTBDATAOUT     ;                       ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_data[15]                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|q_b[15]                       ; PORTBDATAOUT     ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 2955 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 2955 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 2955    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/work/dm642/firmware/fpga/blinear2/project/bilinear.pin.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                             ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                       ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,697 / 15,408 ( 11 % )                                                                     ;
;     -- Combinational with no register       ; 386                                                                                         ;
;     -- Register only                        ; 371                                                                                         ;
;     -- Combinational with a register        ; 940                                                                                         ;
;                                             ;                                                                                             ;
; Logic element usage by number of LUT inputs ;                                                                                             ;
;     -- 4 input functions                    ; 356                                                                                         ;
;     -- 3 input functions                    ; 418                                                                                         ;
;     -- <=2 input functions                  ; 552                                                                                         ;
;     -- Register only                        ; 371                                                                                         ;
;                                             ;                                                                                             ;
; Logic elements by mode                      ;                                                                                             ;
;     -- normal mode                          ; 911                                                                                         ;
;     -- arithmetic mode                      ; 415                                                                                         ;
;                                             ;                                                                                             ;
; Total registers*                            ; 1,311 / 17,420 ( 8 % )                                                                      ;
;     -- Dedicated logic registers            ; 1,311 / 15,760 ( 8 % )                                                                      ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )                                                                           ;
;                                             ;                                                                                             ;
; Total LABs:  partially or completely used   ; 146 / 963 ( 15 % )                                                                          ;
; User inserted logic elements                ; 0                                                                                           ;
; Virtual pins                                ; 0                                                                                           ;
; I/O pins                                    ; 76 / 347 ( 22 % )                                                                           ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                              ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                               ;
; Global signals                              ; 7                                                                                           ;
; M9Ks                                        ; 12 / 56 ( 21 % )                                                                            ;
; Total block memory bits                     ; 90,162 / 516,096 ( 17 % )                                                                   ;
; Total block memory implementation bits      ; 110,592 / 516,096 ( 21 % )                                                                  ;
; Embedded Multiplier 9-bit elements          ; 21 / 112 ( 19 % )                                                                           ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                              ;
; Global clocks                               ; 7 / 20 ( 35 % )                                                                             ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                               ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%                                                                                ;
; Peak interconnect usage (total/H/V)         ; 15% / 14% / 16%                                                                             ;
; Maximum fan-out node                        ; video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[0]~clkctrl ;
; Maximum fan-out                             ; 982                                                                                         ;
; Highest non-global fan-out signal           ; key~input                                                                                   ;
; Highest non-global fan-out                  ; 311                                                                                         ;
; Total fan-out                               ; 8763                                                                                        ;
; Average fan-out                             ; 2.81                                                                                        ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; cosc      ; AB12  ; 4        ; 21           ; 0            ; 0            ; 19                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; key       ; T7    ; 2        ; 0            ; 2            ; 7            ; 1162                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; pixel_clk ; T21   ; 5        ; 41           ; 15           ; 14           ; 60                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; vda[0]    ; K17   ; 6        ; 41           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; vda[1]    ; K18   ; 6        ; 41           ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; vda[2]    ; J18   ; 6        ; 41           ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; vda[3]    ; H19   ; 6        ; 41           ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; vda[4]    ; H14   ; 7        ; 35           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; vda[5]    ; G13   ; 7        ; 30           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; vda[6]    ; F14   ; 7        ; 37           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; vda[7]    ; E16   ; 7        ; 39           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; SDRAM_A_o[0]   ; B3    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[10]  ; A4    ; 8        ; 5            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[11]  ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[1]   ; A3    ; 8        ; 3            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[2]   ; C3    ; 8        ; 3            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[3]   ; C4    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[4]   ; A20   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[5]   ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[6]   ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[7]   ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[8]   ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_A_o[9]   ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_BA_o[0]  ; A5    ; 8        ; 7            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_BA_o[1]  ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_CASn_o   ; A6    ; 8        ; 11           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_CLK_o[0] ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_RASn_o   ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDRAM_WEn_o    ; B6    ; 8        ; 11           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dbe[0]         ; R21   ; 5        ; 41           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dbe[1]         ; U22   ; 5        ; 41           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dbe[2]         ; U21   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dbe[3]         ; V22   ; 5        ; 41           ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dbe[4]         ; V21   ; 5        ; 41           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dbe[5]         ; W22   ; 5        ; 41           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dbe[6]         ; W21   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dbe[7]         ; Y22   ; 5        ; 41           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dclk           ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dge[0]         ; F21   ; 6        ; 41           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dge[1]         ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dge[2]         ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dge[3]         ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dge[4]         ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dge[5]         ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dge[6]         ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dge[7]         ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dhs            ; AA22  ; 5        ; 41           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dpen           ; R22   ; 5        ; 41           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dre[0]         ; B21   ; 6        ; 41           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dre[1]         ; C22   ; 6        ; 41           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dre[2]         ; C21   ; 6        ; 41           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dre[3]         ; D22   ; 6        ; 41           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dre[4]         ; D21   ; 6        ; 41           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dre[5]         ; E22   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dre[6]         ; E21   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dre[7]         ; F22   ; 6        ; 41           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; dvs            ; AA21  ; 5        ; 41           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; eclk           ; W17   ; 4        ; 35           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; i2c_sclk       ; R11   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; SDRAM_DQ_io[0]  ; F9    ; 8        ; 7            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[10] ; A15   ; 7        ; 26           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[11] ; B14   ; 7        ; 23           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[12] ; A14   ; 7        ; 23           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[13] ; B13   ; 7        ; 21           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[14] ; A13   ; 7        ; 21           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[15] ; C13   ; 7        ; 23           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[1]  ; H10   ; 8        ; 9            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[2]  ; C10   ; 8        ; 14           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[3]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[4]  ; G10   ; 8        ; 9            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[5]  ; H11   ; 8        ; 19           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[6]  ; G11   ; 8        ; 14           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[7]  ; H12   ; 7        ; 26           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[8]  ; A16   ; 7        ; 30           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SDRAM_DQ_io[9]  ; B15   ; 7        ; 26           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; i2c_sdat        ; V10   ; 3        ; 14           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 33 ( 12 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 46 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 13 / 46 ( 28 % ) ; 3.3V          ; --           ;
; 6        ; 21 / 43 ( 49 % ) ; 3.3V          ; --           ;
; 7        ; 20 / 47 ( 43 % ) ; 3.3V          ; --           ;
; 8        ; 18 / 43 ( 42 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; SDRAM_A_o[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; SDRAM_A_o[10]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; SDRAM_BA_o[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; SDRAM_CASn_o                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 332        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 328        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 326        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; SDRAM_DQ_io[14]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; SDRAM_DQ_io[12]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; SDRAM_DQ_io[10]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; SDRAM_DQ_io[8]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; SDRAM_A_o[11]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; SDRAM_A_o[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; SDRAM_A_o[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; SDRAM_A_o[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 179        ; 5        ; dvs                                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 178        ; 5        ; dhs                                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; cosc                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 355        ; 8        ; SDRAM_A_o[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; SDRAM_BA_o[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; SDRAM_RASn_o                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; SDRAM_WEn_o                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 333        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 329        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 327        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; SDRAM_DQ_io[13]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; SDRAM_DQ_io[11]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; SDRAM_DQ_io[9]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 297        ; 7        ; SDRAM_A_o[9]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; SDRAM_A_o[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; SDRAM_A_o[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 269        ; 6        ; dre[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 358        ; 8        ; SDRAM_A_o[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; SDRAM_A_o[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 340        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; SDRAM_DQ_io[2]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; SDRAM_DQ_io[15]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 267        ; 6        ; dre[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 266        ; 6        ; dre[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; SDRAM_DQ_io[3]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 261        ; 6        ; dre[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 260        ; 6        ; dre[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 362        ; 8        ; SDRAM_CLK_o[0]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 325        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 317        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 301        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 294        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 275        ; 7        ; vda[7]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; dre[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 255        ; 6        ; dre[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 16         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 352        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 347        ; 8        ; SDRAM_DQ_io[0]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 318        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 302        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 306        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 279        ; 7        ; vda[6]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 262        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 251        ; 6        ; dge[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 250        ; 6        ; dre[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 342        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 341        ; 8        ; SDRAM_DQ_io[4]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; SDRAM_DQ_io[6]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 305        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 295        ; 7        ; vda[5]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 280        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 278        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 264        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 343        ; 8        ; SDRAM_DQ_io[1]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; SDRAM_DQ_io[5]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 304        ; 7        ; SDRAM_DQ_io[7]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 288        ; 7        ; vda[4]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 259        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 254        ; 6        ; vda[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 246        ; 6        ; dge[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; dge[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 243        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 249        ; 6        ; vda[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; dge[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; dge[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 244        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 247        ; 6        ; vda[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; vda[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; dge[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 232        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; dge[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; dge[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 47         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 66         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 222        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 220        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 219        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 218        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 48         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 64         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 205        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 214        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 215        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 212        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 217        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 216        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 52         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 192        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 193        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 197        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 97         ; 3        ; i2c_sclk                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 175        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 203        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 200        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 207        ; 5        ; dbe[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 206        ; 5        ; dpen                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; key                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 148        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 161        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 182        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; pixel_clk                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 59         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 112        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 122        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 174        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 187        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 202        ; 5        ; dbe[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; dbe[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 61         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 105        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 113        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 120        ; 3        ; i2c_sdat                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; dbe[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 198        ; 5        ; dbe[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 159        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; eclk                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 183        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 191        ; 5        ; dbe[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 190        ; 5        ; dbe[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; dclk                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; dbe[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+--------------------------+-----------------------------------------------------------------------------------+
; Name                     ; video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|pll1 ;
+--------------------------+-----------------------------------------------------------------------------------+
; PLL mode                 ; Normal                                                                            ;
; Compensate clock         ; clock0                                                                            ;
; Switchover type          ; --                                                                                ;
; Input frequency 0        ; 50.0 MHz                                                                          ;
; Input frequency 1        ; --                                                                                ;
; Nominal PFD frequency    ; 50.0 MHz                                                                          ;
; Nominal VCO frequency    ; 400.0 MHz                                                                         ;
; VCO post scale           ; 2                                                                                 ;
; VCO frequency control    ; Auto                                                                              ;
; VCO phase shift step     ; 312 ps                                                                            ;
; VCO multiply             ; --                                                                                ;
; VCO divide               ; --                                                                                ;
; Freq min lock            ; 37.5 MHz                                                                          ;
; Freq max lock            ; 81.27 MHz                                                                         ;
; M VCO Tap                ; 0                                                                                 ;
; M Initial                ; 1                                                                                 ;
; M value                  ; 8                                                                                 ;
; N value                  ; 1                                                                                 ;
; Charge pump current      ; setting 1                                                                         ;
; Loop filter resistance   ; setting 27                                                                        ;
; Loop filter capacitance  ; setting 0                                                                         ;
; Bandwidth                ; 1.03 MHz to 1.97 MHz                                                              ;
; Real time reconfigurable ; Off                                                                               ;
; Scan chain MIF file      ; --                                                                                ;
; Preserve counter order   ; Off                                                                               ;
; PLL location             ; PLL_4                                                                             ;
; Inclk0 signal            ; cosc                                                                              ;
; Inclk1 signal            ; --                                                                                ;
; Inclk0 signal type       ; Dedicated Pin                                                                     ;
; Inclk1 signal type       ; --                                                                                ;
+--------------------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[0] ; clock0       ; 8    ; 5   ; 80.0 MHz         ; 0 (0 ps)    ; 9.00 (312 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ;
; video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[1] ; clock1       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)    ; 4.50 (312 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                   ; Library Name ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                                ; 1697 (0)    ; 1311 (0)                  ; 0 (0)         ; 90162       ; 12   ; 21           ; 9       ; 6         ; 76   ; 0            ; 386 (0)      ; 371 (0)           ; 940 (0)          ; |top                                                                                                                                                                                                  ; work         ;
;    |I2C_V_Config:I2C_AV_Config|                     ; 154 (112)   ; 65 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (70)      ; 9 (2)             ; 56 (40)          ; |top|I2C_V_Config:I2C_AV_Config                                                                                                                                                                       ; work         ;
;       |I2C_Controller:u0|                           ; 42 (42)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 7 (7)             ; 16 (16)          ; |top|I2C_V_Config:I2C_AV_Config|I2C_Controller:u0                                                                                                                                                     ; work         ;
;    |video_pro:UUT|                                  ; 1543 (0)    ; 1246 (0)                  ; 0 (0)         ; 90162       ; 12   ; 21           ; 9       ; 6         ; 0    ; 0            ; 297 (0)      ; 362 (0)           ; 884 (0)          ; |top|video_pro:UUT                                                                                                                                                                                    ; work         ;
;       |lf_decode:U_detect|                          ; 57 (57)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (3)             ; 46 (46)          ; |top|video_pro:UUT|lf_decode:U_detect                                                                                                                                                                 ; work         ;
;       |pll2:U_pll2|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|pll2:U_pll2                                                                                                                                                                        ; work         ;
;          |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|pll2:U_pll2|altpll:altpll_component                                                                                                                                                ; work         ;
;             |altpll_opl1:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated                                                                                                                     ; work         ;
;       |sdram2lcd_controler:U_sdram2lcd_controler|   ; 1160 (0)    ; 950 (0)                   ; 0 (0)         ; 73778       ; 10   ; 21           ; 9       ; 6         ; 0    ; 0            ; 209 (0)      ; 291 (0)           ; 660 (0)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler                                                                                                                                          ; work         ;
;          |bilin_insert:U0_bilin_insertY|            ; 59 (59)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 50 (50)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY                                                                                                            ; work         ;
;             |lpm_mult:Mult0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0                                                                                             ; work         ;
;                |mult_lv01:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated                                                                    ; work         ;
;          |bilin_insert:U1_bilin_insertC|            ; 65 (65)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 50 (50)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC                                                                                                            ; work         ;
;             |lpm_mult:Mult0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0                                                                                             ; work         ;
;                |mult_lv01:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0|mult_lv01:auto_generated                                                                    ; work         ;
;          |buf_flag:U_buf_flag|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|buf_flag:U_buf_flag                                                                                                                      ; work         ;
;          |dpram_1024x16b:U0_dpram_1024x16b|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|dpram_1024x16b:U0_dpram_1024x16b                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|dpram_1024x16b:U0_dpram_1024x16b|altsyncram:altsyncram_component                                                                         ; work         ;
;                |altsyncram_q8m1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|dpram_1024x16b:U0_dpram_1024x16b|altsyncram:altsyncram_component|altsyncram_q8m1:auto_generated                                          ; work         ;
;          |dpram_1024x16b:U1_dpram_1024x16b|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|dpram_1024x16b:U1_dpram_1024x16b                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|dpram_1024x16b:U1_dpram_1024x16b|altsyncram:altsyncram_component                                                                         ; work         ;
;                |altsyncram_q8m1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|dpram_1024x16b:U1_dpram_1024x16b|altsyncram:altsyncram_component|altsyncram_q8m1:auto_generated                                          ; work         ;
;          |fifo_asy_1024x16b:U_fifo_asy_1024x16b|    ; 119 (0)     ; 93 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 12 (0)            ; 82 (0)           ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b                                                                                                    ; work         ;
;             |dcfifo:dcfifo_component|               ; 119 (0)     ; 93 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 12 (0)            ; 82 (0)           ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component                                                                            ; work         ;
;                |dcfifo_9nn1:auto_generated|         ; 119 (39)    ; 93 (26)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (12)      ; 12 (1)            ; 82 (2)           ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated                                                 ; work         ;
;                   |a_gray2bin_ugb:wrptr_g_gray2bin| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                 ; work         ;
;                   |a_gray2bin_ugb:ws_dgrp_gray2bin| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                 ; work         ;
;                   |a_graycounter_ojc:wrptr_gp|      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|a_graycounter_ojc:wrptr_gp                      ; work         ;
;                   |a_graycounter_pjc:wrptr_g1p|     ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|a_graycounter_pjc:wrptr_g1p                     ; work         ;
;                   |a_graycounter_t57:rdptr_g1p|     ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (12)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|a_graycounter_t57:rdptr_g1p                     ; work         ;
;                   |alt_synch_pipe_0e8:ws_dgrp|      ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                      ; work         ;
;                      |dffpipe_re9:dffpipe4|         ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_re9:dffpipe4 ; work         ;
;                   |altsyncram_2h51:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|altsyncram_2h51:fifo_ram                        ; work         ;
;                   |cmpr_356:rdempty_eq_comp_lsb|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|cmpr_356:rdempty_eq_comp_lsb                    ; work         ;
;                   |cmpr_356:wrfull_eq_comp_lsb|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|cmpr_356:wrfull_eq_comp_lsb                     ; work         ;
;                   |dffpipe_pe9:ws_brp|              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|dffpipe_pe9:ws_brp                              ; work         ;
;                   |dffpipe_pe9:ws_bwp|              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|dffpipe_pe9:ws_bwp                              ; work         ;
;                   |mux_a18:rdemp_eq_comp_lsb_mux|   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                   ; work         ;
;                   |mux_a18:rdemp_eq_comp_msb_mux|   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                   ; work         ;
;                   |mux_a18:wrfull_eq_comp_lsb_mux|  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                  ; work         ;
;                   |mux_a18:wrfull_eq_comp_msb_mux|  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                  ; work         ;
;          |h_scaler:U_h_scaler|                      ; 404 (185)   ; 330 (143)                 ; 0 (0)         ; 24626       ; 4    ; 3            ; 3       ; 0         ; 0    ; 0            ; 74 (42)      ; 96 (69)           ; 234 (74)         ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler                                                                                                                      ; work         ;
;             |bilin_insert:U1_bilin_insertCb|        ; 59 (59)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 50 (50)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb                                                                                       ; work         ;
;                |lpm_mult:Mult0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0                                                                        ; work         ;
;                   |mult_lv01:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated                                               ; work         ;
;             |bilin_insert:U1_bilin_insertCr|        ; 59 (59)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 50 (50)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr                                                                                       ; work         ;
;                |lpm_mult:Mult0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0                                                                        ; work         ;
;                   |mult_lv01:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated                                               ; work         ;
;             |bilin_insert:U1_bilin_insertY|         ; 66 (66)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 57 (57)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY                                                                                        ; work         ;
;                |lpm_mult:Mult0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0                                                                         ; work         ;
;                   |mult_lv01:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated                                                ; work         ;
;             |dpram_1024x24b:U1_dpram_1024x24b|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|dpram_1024x24b:U1_dpram_1024x24b                                                                                     ; work         ;
;                |altsyncram:altsyncram_component|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|dpram_1024x24b:U1_dpram_1024x24b|altsyncram:altsyncram_component                                                     ; work         ;
;                   |altsyncram_rgm1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|dpram_1024x24b:U1_dpram_1024x24b|altsyncram:altsyncram_component|altsyncram_rgm1:auto_generated                      ; work         ;
;             |ndelay:delayK|                         ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 7 (7)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|ndelay:delayK                                                                                                        ; work         ;
;             |ndelay:delayWE|                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|ndelay:delayWE                                                                                                       ; work         ;
;             |ndelay:delayWPN|                       ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 50          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|ndelay:delayWPN                                                                                                      ; work         ;
;                |altshift_taps:relay_rtl_0|          ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 50          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|ndelay:delayWPN|altshift_taps:relay_rtl_0                                                                            ; work         ;
;                   |shift_taps_15m:auto_generated|   ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 50          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|ndelay:delayWPN|altshift_taps:relay_rtl_0|shift_taps_15m:auto_generated                                              ; work         ;
;                      |altsyncram_jc81:altsyncram2|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 50          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|ndelay:delayWPN|altshift_taps:relay_rtl_0|shift_taps_15m:auto_generated|altsyncram_jc81:altsyncram2                  ; work         ;
;                      |cntr_0of:cntr1|               ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|ndelay:delayWPN|altshift_taps:relay_rtl_0|shift_taps_15m:auto_generated|cntr_0of:cntr1                               ; work         ;
;          |sdram_rd2buf:U_sdram_rd2buf|              ; 147 (147)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 64 (64)           ; 43 (43)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf                                                                                                              ; work         ;
;          |vertical_scaler:U_vertical_scaler|        ; 95 (95)     ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 16 (16)           ; 66 (66)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler                                                                                                        ; work         ;
;          |vgatest:U_vgatest|                        ; 253 (105)   ; 220 (77)                  ; 0 (0)         ; 0           ; 0    ; 16           ; 4       ; 6         ; 0    ; 0            ; 33 (28)      ; 87 (25)           ; 133 (53)         ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest                                                                                                                        ; work         ;
;             |YCrCb2RGB:U_VtoRGB|                    ; 140 (140)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 4       ; 6         ; 0    ; 0            ; 5 (5)        ; 56 (56)           ; 79 (79)          ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB                                                                                                     ; work         ;
;                |lpm_mult:Mult0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult0                                                                                      ; work         ;
;                   |mult_h411:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult0|mult_h411:auto_generated                                                             ; work         ;
;                |lpm_mult:Mult1|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult1                                                                                      ; work         ;
;                   |mult_h411:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult1|mult_h411:auto_generated                                                             ; work         ;
;                |lpm_mult:Mult2|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult2                                                                                      ; work         ;
;                   |mult_o411:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult2|mult_o411:auto_generated                                                             ; work         ;
;                |lpm_mult:Mult3|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult3                                                                                      ; work         ;
;                   |mult_m411:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult3|mult_m411:auto_generated                                                             ; work         ;
;                |lpm_mult:Mult4|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult4                                                                                      ; work         ;
;                   |mult_q511:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult4|mult_q511:auto_generated                                                             ; work         ;
;             |ndelay:delayDE|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|ndelay:delayDE                                                                                                         ; work         ;
;          |wr_outfifo:wr_outfifo|                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 1 (1)            ; |top|video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|wr_outfifo:wr_outfifo                                                                                                                    ; work         ;
;       |sdram_200us:U_sdram_200us|                   ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |top|video_pro:UUT|sdram_200us:U_sdram_200us                                                                                                                                                          ; work         ;
;       |sdram_if:U_SDR|                              ; 193 (193)   ; 158 (158)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 51 (51)           ; 107 (107)        ; |top|video_pro:UUT|sdram_if:U_SDR                                                                                                                                                                     ; work         ;
;       |vin_pro:U_vin_pro|                           ; 119 (18)    ; 75 (14)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (4)       ; 17 (1)            ; 58 (13)          ; |top|video_pro:UUT|vin_pro:U_vin_pro                                                                                                                                                                  ; work         ;
;          |dpe_1r1w_2048x8_1024x16b:U_buf1|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1                                                                                                                                  ; work         ;
;             |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component                                                                                                  ; work         ;
;                |altsyncram_mbk1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated                                                                   ; work         ;
;          |wr_add_man:U_wr_add_man|                  ; 69 (69)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 3 (3)             ; 31 (31)          ; |top|video_pro:UUT|vin_pro:U_vin_pro|wr_add_man:U_wr_add_man                                                                                                                                          ; work         ;
;          |wr_burst_control:U_wr_burst_control|      ; 32 (32)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 13 (13)           ; 14 (14)          ; |top|video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control                                                                                                                              ; work         ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; dclk            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dpen            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dhs             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dvs             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dre[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dre[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dre[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dre[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dre[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dre[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dre[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dre[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dge[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dge[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dge[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dge[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dge[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dge[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dge[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dge[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dbe[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dbe[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dbe[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dbe[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dbe[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dbe[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dbe[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dbe[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i2c_sclk        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CLK_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_RASn_o    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_CASn_o    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_WEn_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BA_o[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_BA_o[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_A_o[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eclk            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i2c_sdat        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[0]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[1]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[2]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[3]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[4]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[5]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[6]  ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SDRAM_DQ_io[7]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[8]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[9]  ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[10] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[11] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[12] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[13] ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SDRAM_DQ_io[14] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SDRAM_DQ_io[15] ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; key             ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; cosc            ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; pixel_clk       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; vda[6]          ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; vda[4]          ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; vda[0]          ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; vda[1]          ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; vda[2]          ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; vda[3]          ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; vda[5]          ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; vda[7]          ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; i2c_sdat                                                                                                                      ;                   ;         ;
; SDRAM_DQ_io[0]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[0]                                                                                ; 0                 ; 6       ;
; SDRAM_DQ_io[1]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[1]~feeder                                                                         ; 0                 ; 6       ;
; SDRAM_DQ_io[2]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[2]                                                                                ; 0                 ; 6       ;
; SDRAM_DQ_io[3]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[3]~feeder                                                                         ; 0                 ; 6       ;
; SDRAM_DQ_io[4]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[4]~feeder                                                                         ; 0                 ; 6       ;
; SDRAM_DQ_io[5]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[5]~feeder                                                                         ; 0                 ; 6       ;
; SDRAM_DQ_io[6]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[6]~feeder                                                                         ; 1                 ; 6       ;
; SDRAM_DQ_io[7]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[7]~feeder                                                                         ; 0                 ; 6       ;
; SDRAM_DQ_io[8]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[8]                                                                                ; 0                 ; 6       ;
; SDRAM_DQ_io[9]                                                                                                                ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[9]~feeder                                                                         ; 0                 ; 6       ;
; SDRAM_DQ_io[10]                                                                                                               ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[10]~feeder                                                                        ; 0                 ; 6       ;
; SDRAM_DQ_io[11]                                                                                                               ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[11]~feeder                                                                        ; 0                 ; 6       ;
; SDRAM_DQ_io[12]                                                                                                               ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[12]                                                                               ; 0                 ; 6       ;
; SDRAM_DQ_io[13]                                                                                                               ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[13]~feeder                                                                        ; 1                 ; 6       ;
; SDRAM_DQ_io[14]                                                                                                               ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[14]                                                                               ; 0                 ; 6       ;
; SDRAM_DQ_io[15]                                                                                                               ;                   ;         ;
;      - video_pro:UUT|sdram_if:U_SDR|rd_data[15]~feeder                                                                        ; 0                 ; 6       ;
; key                                                                                                                           ;                   ;         ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[8]   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[9]   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[10]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[11]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[12]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[13]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[14]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[15]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[8]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[9]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[10] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[11] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[12] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[13] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[14] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[15] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|insertv[8]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|insertv[9]  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|insertv[10] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|insertv[11] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|insertv[12] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|insertv[13] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|insertv[14] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|insertv[15] ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|insertv[8]                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|insertv[9]                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|insertv[10]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|insertv[11]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|insertv[12]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|insertv[13]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|insertv[14]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|insertv[15]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|insertv[8]                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|insertv[9]                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|insertv[10]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|insertv[11]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|insertv[12]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|insertv[13]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|insertv[14]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|insertv[15]                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Dout1[0]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Dout1[1]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Dout1[2]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Dout1[3]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Dout1[4]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Dout1[5]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Dout1[6]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Dout1[7]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Dout1[0]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Dout1[1]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Dout1[2]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Dout1[3]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Dout1[4]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Dout1[5]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Dout1[6]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Dout1[7]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Dout1[0]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Dout1[1]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Dout1[2]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Dout1[3]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Dout1[4]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Dout1[5]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Dout1[6]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Dout1[7]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif0[8]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif0[7]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif1[7]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif0[6]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif1[6]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif0[5]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif1[5]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif0[4]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif1[4]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif0[3]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif1[3]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif0[2]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif1[2]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif0[1]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif1[1]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif0[0]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|vdif1[0]     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif0[8]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif0[7]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif1[7]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif0[6]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif1[6]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif0[5]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif1[5]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif0[4]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif1[4]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif0[3]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif1[3]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif0[2]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif1[2]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif0[1]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif1[1]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif0[0]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|vdif1[0]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif0[8]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif0[7]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif1[7]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif0[6]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif1[6]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif0[5]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif1[5]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif0[4]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif1[4]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif0[3]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif1[3]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif0[2]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif1[2]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif0[1]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif1[1]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif0[0]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|vdif1[0]    ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Dout1[7]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Dout1[6]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Dout1[5]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Dout1[4]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Dout1[3]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Dout1[2]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Dout1[1]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Dout1[0]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Dout1[7]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Dout1[6]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Dout1[5]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Dout1[4]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Dout1[3]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Dout1[2]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Dout1[1]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Dout1[0]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif0[8]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif0[7]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif1[7]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif0[6]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif1[6]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif0[5]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif1[5]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif0[4]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif1[4]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif0[3]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif1[3]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif0[2]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif1[2]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif0[1]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif1[1]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif0[0]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|vdif1[0]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif0[8]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif0[7]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif1[7]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif0[6]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif1[6]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif0[5]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif1[5]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif0[4]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif1[4]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif0[3]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif1[3]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif0[2]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif1[2]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif0[1]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif1[1]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif0[0]                         ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|vdif1[0]                         ; 1                 ; 6       ;
;      - I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[14]~193                                                                ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg2~98                                                                          ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|Vo~34                                                                                 ; 1                 ; 6       ;
;      - I2C_V_Config:I2C_AV_Config|mI2C_DATA[14]~293                                                                           ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|H_rg~122                                                                              ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|H_rg~123                                                                              ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|H_rg[1]~124                                                                           ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg5~106                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg5~107                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg5~108                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg5~109                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg5~110                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg5~111                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg5~112                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg5~113                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~106                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg2~99                                                                          ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg2~100                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg2~101                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg2~102                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg2~103                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg2~104                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg3~106                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg3~107                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg3~108                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg3~109                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg3~110                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg3~111                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg3~112                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg3~113                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg4~106                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg4~107                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg4~108                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg4~109                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg4~110                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg4~111                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg4~112                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg4~113                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~107                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|H_rg~125                                                                              ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~108                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~109                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~110                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~111                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~112                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~113                                                                         ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|H_rg~126                                                                              ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|sign~13     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din2_e~104  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din2_e~105  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|sign~13     ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din2_e~104  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din2_e~105  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din2_e~106  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|sign~13      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din2_e~104   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din2_e~105   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din2_e~107  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din2_e~108  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din2_e~109  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din2_e~110  ; 1                 ; 6       ;
;      - video_pro:UUT|lf_decode:U_detect|H_rg~127                                                                              ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din1_e~104  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din1_e~105  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din1_e~104  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din1_e~105  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din1_e~106  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din1_e~104   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din1_e~105   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din1_e~107  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din1_e~108  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din1_e~109  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din1_e~110  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din2_e~106   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din2_e~107   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din2_e~108   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din2_e~109   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din2_e~110   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din2_e~111   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din2_e~106  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din2_e~107  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din2_e~108  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din2_e~109  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din2_e~110  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din2_e~111  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din2_e~111  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din1_e~106   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din1_e~107   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din1_e~108   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din1_e~109   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din1_e~110   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Din1_e~111   ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din1_e~106  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din1_e~107  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din1_e~108  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din1_e~109  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din1_e~110  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|Din1_e~111  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Kremain1~86  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Kremain1~87  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Kremain1~88  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Kremain1~89  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Kremain1~90  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Kremain1~91  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|Kremain1~92  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|Din1_e~111  ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|sign~13                          ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din2_e~104                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din2_e~105                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din2_e~106                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din2_e~107                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din2_e~108                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din2_e~109                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din2_e~110                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din2_e~111                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din1_e~104                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din1_e~105                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din1_e~106                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din1_e~107                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din1_e~108                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din1_e~109                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din1_e~110                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Din1_e~111                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|sign~13                          ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din2_e~104                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din2_e~105                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din2_e~106                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din2_e~107                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din2_e~108                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din2_e~109                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din2_e~110                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din2_e~111                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din1_e~104                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din1_e~105                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din1_e~106                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din1_e~107                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din1_e~108                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din1_e~109                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din1_e~110                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|Din1_e~111                       ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1~82                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1~83                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1~84                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1~85                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1~86                      ; 1                 ; 6       ;
;      - video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|Kremain1~87                      ; 1                 ; 6       ;
;      - key~inputclkctrl                                                                                                       ; 0                 ; 0       ;
; cosc                                                                                                                          ;                   ;         ;
; pixel_clk                                                                                                                     ;                   ;         ;
; vda[6]                                                                                                                        ;                   ;         ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~106                                                                         ; 1                 ; 6       ;
; vda[4]                                                                                                                        ;                   ;         ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~107                                                                         ; 0                 ; 6       ;
; vda[0]                                                                                                                        ;                   ;         ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~108                                                                         ; 0                 ; 6       ;
; vda[1]                                                                                                                        ;                   ;         ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~109                                                                         ; 1                 ; 6       ;
; vda[2]                                                                                                                        ;                   ;         ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~110                                                                         ; 0                 ; 6       ;
; vda[3]                                                                                                                        ;                   ;         ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~111                                                                         ; 1                 ; 6       ;
; vda[5]                                                                                                                        ;                   ;         ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~112                                                                         ; 0                 ; 6       ;
; vda[7]                                                                                                                        ;                   ;         ;
;      - video_pro:UUT|lf_decode:U_detect|YCrCb_rg1~113                                                                         ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                            ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[14]~194                                                                                                         ; LCCOMB_X27_Y25_N22 ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[5]~149                                                                                                                     ; LCCOMB_X28_Y25_N0  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_V_Config:I2C_AV_Config|LessThan0~268                                                                                                                        ; LCCOMB_X26_Y25_N22 ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; I2C_V_Config:I2C_AV_Config|LessThan2~79                                                                                                                         ; LCCOMB_X29_Y25_N8  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_V_Config:I2C_AV_Config|Mux1~162                                                                                                                             ; LCCOMB_X27_Y26_N2  ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK                                                                                                                        ; FF_X26_Y25_N25     ; 42      ; Clock                                   ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK                                                                                                                        ; FF_X26_Y25_N25     ; 8       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; I2C_V_Config:I2C_AV_Config|mI2C_DATA[14]~293                                                                                                                    ; LCCOMB_X29_Y26_N20 ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_V_Config:I2C_AV_Config|mI2C_GO                                                                                                                              ; FF_X28_Y25_N9      ; 7       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; cosc                                                                                                                                                            ; PIN_AB12           ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; cosc                                                                                                                                                            ; PIN_AB12           ; 18      ; Clock                                   ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; key                                                                                                                                                             ; PIN_T7             ; 851     ; Async. clear                            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; key                                                                                                                                                             ; PIN_T7             ; 312     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pixel_clk                                                                                                                                                       ; PIN_T21            ; 60      ; Clock                                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; video_pro:UUT|lf_decode:U_detect|H_rg[1]~124                                                                                                                    ; LCCOMB_X31_Y21_N28 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|lf_decode:U_detect|Ho                                                                                                                             ; LCCOMB_X33_Y21_N0  ; 14      ; Clock enable, Sync. clear, Write enable ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|lf_decode:U_detect|Vo~34                                                                                                                          ; LCCOMB_X31_Y21_N2  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[0]                                                                             ; PLL_4              ; 976     ; Clock                                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[1]                                                                             ; PLL_4              ; 235     ; Clock                                   ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|valid_rdreq~48 ; LCCOMB_X26_Y14_N30 ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|valid_wrreq~22 ; LCCOMB_X24_Y17_N4  ; 11      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|Cb_in1[7]~180                                                                       ; LCCOMB_X27_Y15_N28 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|Cr_in1[7]~195                                                                       ; LCCOMB_X27_Y15_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|ndelay:delayWE|relay[5][0]                                                          ; FF_X27_Y15_N9      ; 3       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|read_pix_num[5]~929                                                                 ; LCCOMB_X26_Y19_N14 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|state_cur.IDLE                                                                      ; FF_X27_Y15_N7      ; 42      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|state_cur.READ                                                                      ; FF_X27_Y15_N1      ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|write_pix_num[2]~512                                                                ; LCCOMB_X26_Y19_N22 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|bufa_wdata[5]~183                                                           ; LCCOMB_X21_Y18_N28 ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|bufa_wren                                                                   ; FF_X23_Y18_N31     ; 3       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|bufb_wdata[7]~186                                                           ; LCCOMB_X21_Y18_N6  ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|bufb_wren                                                                   ; FF_X23_Y18_N17     ; 3       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|curr_state~196                                                              ; LCCOMB_X28_Y18_N20 ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|rd_addr_base[10]~178                                                        ; LCCOMB_X23_Y18_N18 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|rd_data_length[8]~418                                                       ; LCCOMB_X28_Y18_N6  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|v_synch_posedge                                                             ; FF_X27_Y14_N9      ; 122     ; Async. clear, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|Kremain[7]~143                                                        ; LCCOMB_X20_Y16_N22 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|Selector1~90                                                          ; LCCOMB_X23_Y16_N28 ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|alpha[2]~340                                                          ; LCCOMB_X20_Y16_N20 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|buf_rden                                                              ; FF_X23_Y16_N3      ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|curr_state.FSM_RD_BUF                                                 ; FF_X20_Y16_N3      ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|h_data_en~45                                                                          ; LCCOMB_X37_Y11_N14 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|out_fifo_rden                                                                         ; FF_X26_Y15_N31     ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram_200us:U_sdram_200us|init_cnt[15]                                                                                                            ; FF_X15_Y18_N1      ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram_if:U_SDR|rd_cnt_is_LEN~157                                                                                                                  ; LCCOMB_X21_Y18_N18 ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram_if:U_SDR|sdr_row_addr[0]~685                                                                                                                ; LCCOMB_X21_Y18_N0  ; 21      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram_if:U_SDR|sdr_state.S_RD_ACT                                                                                                                 ; FF_X20_Y18_N27     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram_if:U_SDR|sdr_state.S_WR_ACT                                                                                                                 ; FF_X20_Y18_N17     ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram_if:U_SDR|sdr_wr_en_d                                                                                                                        ; FF_X19_Y23_N17     ; 16      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|sdram_if:U_SDR|wr_cnt_is_LEN                                                                                                                      ; LCCOMB_X21_Y19_N0  ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_add_man:U_wr_add_man|data_address_pre[8]~388                                                                                 ; LCCOMB_X19_Y21_N14 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|burst_length[4]~230                                                                         ; LCCOMB_X19_Y21_N8  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|state_cur.IDLE                                                                              ; FF_X19_Y21_N19     ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; I2C_V_Config:I2C_AV_Config|Mux1~162                                                 ; LCCOMB_X27_Y26_N2 ; 14      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK                                            ; FF_X26_Y25_N25    ; 42      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; cosc                                                                                ; PIN_AB12          ; 18      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; key                                                                                 ; PIN_T7            ; 851     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pixel_clk                                                                           ; PIN_T21           ; 60      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[0] ; PLL_4             ; 976     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[1] ; PLL_4             ; 235     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; key~input                                                                                                                                                       ; 311     ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|v_synch_posedge                                                             ; 122     ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|state_cur.IDLE                                                                      ; 42      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|rd_ptr                                                                ; 35      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|buf_rden                                                              ; 33      ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[4]                                                                                                                         ; 30      ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[5]                                                                                                                         ; 29      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|bufb_wdata[7]~186                                                           ; 26      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|bufa_wdata[5]~183                                                           ; 26      ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|state_cur.IDLE                                                                              ; 26      ;
; video_pro:UUT|sdram_if:U_SDR|sdr_state.S_WR_ACT                                                                                                                 ; 26      ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[2]                                                                                                                         ; 26      ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[3]                                                                                                                         ; 25      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|Cb_reg[9]                                                          ; 24      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|Cr_reg[9]                                                          ; 24      ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                                                                                                                         ; 24      ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|state_cur.BURST                                                                             ; 24      ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[1]                                                                                                                         ; 24      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|v_synch_reg                                                           ; 21      ;
; video_pro:UUT|sdram_if:U_SDR|sdr_row_addr[0]~685                                                                                                                ; 21      ;
; video_pro:UUT|sdram_if:U_SDR|sdr_state_d2.S_WR_COL                                                                                                              ; 21      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|valid_rdreq~48 ; 20      ;
; video_pro:UUT|sdram_200us:U_sdram_200us|init_cnt[15]                                                                                                            ; 19      ;
; I2C_V_Config:I2C_AV_Config|LessThan0~268                                                                                                                        ; 18      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|Cb_in1[7]~180                                                                       ; 16      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|Cr_in1[7]~195                                                                       ; 16      ;
; video_pro:UUT|lf_decode:U_detect|Ho                                                                                                                             ; 16      ;
; video_pro:UUT|sdram_if:U_SDR|sdr_wr_en_d                                                                                                                        ; 16      ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|hold                                                                                        ; 16      ;
; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[0]                                                                                                      ; 16      ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|state_cur.REQ                                                                               ; 15      ;
; I2C_V_Config:I2C_AV_Config|mI2C_DATA[14]~293                                                                                                                    ; 14      ;
; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[14]~194                                                                                                         ; 14      ;
; video_pro:UUT|sdram_if:U_SDR|sdr_state_d2.S_MRS                                                                                                                 ; 14      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|valid_wrreq~22 ; 13      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|Selector1~90                                                          ; 12      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|always5~33                                                                          ; 12      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|curr_state.FSM_RD_BUF                                                 ; 12      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|out_fifo_rden                                                                         ; 12      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vertical_scaler:U_vertical_scaler|curr_state.FSM_IDLE                                                   ; 12      ;
; video_pro:UUT|sdram_if:U_SDR|rd_cnt_is_LEN~157                                                                                                                  ; 12      ;
; video_pro:UUT|sdram_if:U_SDR|wr_cnt_is_LEN                                                                                                                      ; 12      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|rd_addr_base[10]~178                                                        ; 12      ;
; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[3]                                                                                                      ; 12      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|always4~58                                                                          ; 11      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|Add0~165                                                           ; 11      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|sdram_rd2buf:U_sdram_rd2buf|curr_state~196                                                              ; 11      ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|state_cur.READ                                                                      ; 10      ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_add_man:U_wr_add_man|data_address_pre[8]~388                                                                                 ; 10      ;
; video_pro:UUT|vin_pro:U_vin_pro|wr_burst_control:U_wr_burst_control|Selector2~78                                                                                ; 10      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------+
; Name                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------+
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|dpram_1024x16b:U0_dpram_1024x16b|altsyncram:altsyncram_component|altsyncram_q8m1:auto_generated|ALTSYNCRAM                         ; M9K  ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X25_Y17_N0, M9K_X25_Y16_N0                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|dpram_1024x16b:U1_dpram_1024x16b|altsyncram:altsyncram_component|altsyncram_q8m1:auto_generated|ALTSYNCRAM                         ; M9K  ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X25_Y18_N0, M9K_X25_Y19_N0                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|fifo_asy_1024x16b:U_fifo_asy_1024x16b|dcfifo:dcfifo_component|dcfifo_9nn1:auto_generated|altsyncram_2h51:fifo_ram|ALTSYNCRAM       ; M9K  ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X25_Y11_N0, M9K_X25_Y12_N0                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|dpram_1024x24b:U1_dpram_1024x24b|altsyncram:altsyncram_component|altsyncram_rgm1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 24           ; 1024         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 24576 ; 1024                        ; 24                          ; 1024                        ; 24                          ; 24576               ; 3    ; None ; M9K_X25_Y13_N0, M9K_X25_Y14_N0, M9K_X25_Y15_N0 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|ndelay:delayWPN|altshift_taps:relay_rtl_0|shift_taps_15m:auto_generated|altsyncram_jc81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 10           ; 5            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 50    ; 5                           ; 10                          ; 5                           ; 10                          ; 50                  ; 1    ; None ; M9K_X25_Y20_N0                                 ;
; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 2048                        ; 8                           ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X25_Y22_N0, M9K_X25_Y21_N0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 9           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 12          ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 21          ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 15          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult0|mult_h411:auto_generated|mac_out4                   ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult0|mult_h411:auto_generated|mac_mult3               ;                            ; DSPMULT_X34_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult0|mult_h411:auto_generated|w144w[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult0|mult_h411:auto_generated|mac_mult1               ;                            ; DSPMULT_X34_Y14_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult1|mult_h411:auto_generated|mac_out4                   ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult1|mult_h411:auto_generated|mac_mult3               ;                            ; DSPMULT_X34_Y18_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult1|mult_h411:auto_generated|w144w[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult1|mult_h411:auto_generated|mac_mult1               ;                            ; DSPMULT_X34_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult2|mult_o411:auto_generated|mac_out4                   ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y18_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult2|mult_o411:auto_generated|mac_mult3               ;                            ; DSPMULT_X34_Y18_N1 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult2|mult_o411:auto_generated|w138w[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult2|mult_o411:auto_generated|mac_mult1               ;                            ; DSPMULT_X34_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult3|mult_m411:auto_generated|mac_out4                   ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult3|mult_m411:auto_generated|mac_mult3               ;                            ; DSPMULT_X34_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult3|mult_m411:auto_generated|w132w[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult3|mult_m411:auto_generated|mac_mult1               ;                            ; DSPMULT_X34_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult4|mult_q511:auto_generated|mac_out4                   ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult4|mult_q511:auto_generated|mac_mult3               ;                            ; DSPMULT_X34_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult4|mult_q511:auto_generated|w150w[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|vgatest:U_vgatest|YCrCb2RGB:U_VtoRGB|lpm_mult:Mult4|mult_q511:auto_generated|mac_mult1               ;                            ; DSPMULT_X34_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated|result[0]    ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y20_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y20_N1 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated|result[0]    ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCb|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y19_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|result[0]     ; Simple Multiplier (9-bit)  ; DSPOUT_X34_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1  ;                            ; DSPMULT_X34_Y20_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0|mult_lv01:auto_generated|result[0]                         ; Simple Multiplier (9-bit)  ; DSPOUT_X18_Y17_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U1_bilin_insertC|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ;                            ; DSPMULT_X18_Y17_N1 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|result[0]                         ; Simple Multiplier (9-bit)  ; DSPOUT_X18_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|bilin_insert:U0_bilin_insertY|lpm_mult:Mult0|mult_lv01:auto_generated|mac_mult1                      ;                            ; DSPMULT_X18_Y17_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,289 / 47,787 ( 5 % ) ;
; C16 interconnects          ; 37 / 1,804 ( 2 % )     ;
; C4 interconnects           ; 1,121 / 31,272 ( 4 % ) ;
; Direct links               ; 503 / 47,787 ( 1 % )   ;
; Global clocks              ; 7 / 20 ( 35 % )        ;
; Local interconnects        ; 865 / 15,408 ( 6 % )   ;
; R24 interconnects          ; 39 / 1,775 ( 2 % )     ;
; R4 interconnects           ; 1,526 / 41,310 ( 4 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.62) ; Number of LABs  (Total = 146) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 23                            ;
; 2                                           ; 6                             ;
; 3                                           ; 5                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 1                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 2                             ;
; 12                                          ; 0                             ;
; 13                                          ; 0                             ;
; 14                                          ; 0                             ;
; 15                                          ; 3                             ;
; 16                                          ; 93                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.27) ; Number of LABs  (Total = 146) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 117                           ;
; 1 Clock                            ; 138                           ;
; 1 Clock enable                     ; 45                            ;
; 1 Sync. clear                      ; 17                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 4                             ;
; 2 Clocks                           ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.57) ; Number of LABs  (Total = 146) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 15                            ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 3                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 0                             ;
; 16                                           ; 0                             ;
; 17                                           ; 0                             ;
; 18                                           ; 3                             ;
; 19                                           ; 5                             ;
; 20                                           ; 5                             ;
; 21                                           ; 4                             ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 6                             ;
; 25                                           ; 12                            ;
; 26                                           ; 5                             ;
; 27                                           ; 6                             ;
; 28                                           ; 6                             ;
; 29                                           ; 5                             ;
; 30                                           ; 11                            ;
; 31                                           ; 11                            ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.85) ; Number of LABs  (Total = 146) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 32                            ;
; 2                                               ; 2                             ;
; 3                                               ; 7                             ;
; 4                                               ; 5                             ;
; 5                                               ; 4                             ;
; 6                                               ; 9                             ;
; 7                                               ; 8                             ;
; 8                                               ; 8                             ;
; 9                                               ; 12                            ;
; 10                                              ; 8                             ;
; 11                                              ; 11                            ;
; 12                                              ; 12                            ;
; 13                                              ; 4                             ;
; 14                                              ; 5                             ;
; 15                                              ; 4                             ;
; 16                                              ; 15                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.89) ; Number of LABs  (Total = 146) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 30                            ;
; 4                                            ; 6                             ;
; 5                                            ; 8                             ;
; 6                                            ; 5                             ;
; 7                                            ; 5                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 8                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 8                             ;
; 15                                           ; 3                             ;
; 16                                           ; 3                             ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 6                             ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 4                             ;
; 24                                           ; 2                             ;
; 25                                           ; 10                            ;
; 26                                           ; 0                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                                                         ;
+--------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                        ; Destination Clock(s)                                                             ; Delay Added in ns ;
+--------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK,I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] ; 91.7151           ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0]                           ; 46.1855           ;
+--------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                 ;
+------------------------------------------------------------------+--------------------+
; Name                                                             ; Value              ;
+------------------------------------------------------------------+--------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                 ;
; Mid Wire Use - Fit Attempt 1                                     ; 6                  ;
; Mid Slack - Fit Attempt 1                                        ; -7288              ;
; Internal Atom Count - Fit Attempt 1                              ; 2637               ;
; LE/ALM Count - Fit Attempt 1                                     ; 1698               ;
; LAB Count - Fit Attempt 1                                        ; 147                ;
; Outputs per Lab - Fit Attempt 1                                  ; 7.905              ;
; Inputs per LAB - Fit Attempt 1                                   ; 10.279             ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.816              ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:146;1:1          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:61;1:66;2:20     ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:7;1:73;2:52;3:15 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:143;1:4          ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:2;1:23;2:118;3:4 ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:84;1:57;2:6      ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:63;1:77;2:7      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:2;1:90;2:55      ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:2;1:125;2:20     ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:95;1:52          ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:116;1:31         ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:143;1:4          ;
; LEs in Chains - Fit Attempt 1                                    ; 465                ;
; LEs in Long Chains - Fit Attempt 1                               ; 34                 ;
; LABs with Chains - Fit Attempt 1                                 ; 50                 ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                  ;
; Time - Fit Attempt 1                                             ; 1                  ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.250              ;
+------------------------------------------------------------------+--------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 2      ;
; Early Slack - Fit Attempt 1         ; -4380  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 3      ;
; Mid Slack - Fit Attempt 1           ; -4303  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 3      ;
; Mid Slack - Fit Attempt 1           ; -4646  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 3      ;
; Late Slack - Fit Attempt 1          ; -4315  ;
; Peak Regional Wire - Fit Attempt 1  ; 18.694 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 5      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.422  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Auto Fit Point 8 - Fit Attempt 1    ; f0          ;
; Early Slack - Fit Attempt 1         ; -4009       ;
; Early Wire Use - Fit Attempt 1      ; 4           ;
; Peak Regional Wire - Fit Attempt 1  ; 14          ;
; Mid Slack - Fit Attempt 1           ; -4042       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 4           ;
; Time - Fit Attempt 1                ; 9           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 4.828       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Sun Jan 15 16:06:23 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off bilinear -c bilinear
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP3C16F484C8 for design "bilinear"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 8, clock division of 5, and phase shift of 0 degrees (0 ps) for video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[1] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F484C8 is compatible
    Info: Device EP3C55F484C8 is compatible
    Info: Device EP3C80F484C8 is compatible
    Info: Device EP3C120F484C8 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "I2C_AV_Config|LUT_DATA[8]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[1]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[12]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[14]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[2]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[9]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[7]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[0]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[10]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[3]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[5]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[6]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[4]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[11]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'bilinear.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_9nn1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe4|dffe5a* 
Info: No user constrained generated clocks found in the design.
Info: No user constrained base clocks found in the design.
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From pixel_clk (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From cosc (Rise) to cosc (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to cosc (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to cosc (Rise) (setup and hold)
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Warning: From cosc (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From cosc (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From pixel_clk (Rise) to pixel_clk (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node cosc~input (placed in PIN AB12 (CLK12, DIFFCLK_7n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info: Automatically promoted node video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[0] (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node video_pro:UUT|pll2:U_pll2|altpll:altpll_component|altpll_opl1:auto_generated|clk[1] (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info: Automatically promoted node pixel_clk~input (placed in PIN T21 (CLK6, DIFFCLK_3p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_V_Config:I2C_AV_Config|LUT_INDEX[4]
        Info: Destination node I2C_V_Config:I2C_AV_Config|LUT_INDEX[5]
        Info: Destination node I2C_V_Config:I2C_AV_Config|LUT_INDEX[2]
        Info: Destination node I2C_V_Config:I2C_AV_Config|LUT_INDEX[3]
        Info: Destination node I2C_V_Config:I2C_AV_Config|LUT_INDEX[1]
        Info: Destination node I2C_V_Config:I2C_AV_Config|mI2C_CLKO~356
        Info: Destination node I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK~83
Info: Automatically promoted node I2C_V_Config:I2C_AV_Config|Mux1~162 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node key~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[8]
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[9]
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[10]
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[11]
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[12]
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[13]
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[14]
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertY|insertv[15]
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[8]
        Info: Destination node video_pro:UUT|sdram2lcd_controler:U_sdram2lcd_controler|h_scaler:U_h_scaler|bilin_insert:U1_bilin_insertCr|insertv[9]
        Info: Non-global destination nodes limited to 10 nodes
Info: Pin key~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 16 registers into blocks of type EC
    Extra Info: Packed 33 registers into blocks of type Embedded multiplier block
    Extra Info: Created 20 register duplicates
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "a12"
    Warning: Ignored I/O standard assignment to node "gclk"
    Warning: Ignored I/O standard assignment to node "gpen"
    Warning: Ignored I/O standard assignment to node "led1"
    Warning: Ignored I/O standard assignment to node "pixel_hs"
    Warning: Ignored I/O standard assignment to node "pixel_vs"
    Warning: Ignored I/O standard assignment to node "rst7180"
    Warning: Ignored I/O standard assignment to node "sync"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "a12" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:09
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Fitter routing operations beginning
Info: Average interconnect usage is 3% of the available device resources
    Info: Peak interconnect usage is 14% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 28 pins must meet Altera requirements for 3.3V, 3.0V, and 2.5V interfaces.
    Info: Pin i2c_sdat uses I/O standard 3.3-V LVTTL at V10
    Info: Pin SDRAM_DQ_io[0] uses I/O standard 3.3-V LVTTL at F9
    Info: Pin SDRAM_DQ_io[1] uses I/O standard 3.3-V LVTTL at H10
    Info: Pin SDRAM_DQ_io[2] uses I/O standard 3.3-V LVTTL at C10
    Info: Pin SDRAM_DQ_io[3] uses I/O standard 3.3-V LVTTL at D10
    Info: Pin SDRAM_DQ_io[4] uses I/O standard 3.3-V LVTTL at G10
    Info: Pin SDRAM_DQ_io[5] uses I/O standard 3.3-V LVTTL at H11
    Info: Pin SDRAM_DQ_io[6] uses I/O standard 3.3-V LVTTL at G11
    Info: Pin SDRAM_DQ_io[7] uses I/O standard 3.3-V LVTTL at H12
    Info: Pin SDRAM_DQ_io[8] uses I/O standard 3.3-V LVTTL at A16
    Info: Pin SDRAM_DQ_io[9] uses I/O standard 3.3-V LVTTL at B15
    Info: Pin SDRAM_DQ_io[10] uses I/O standard 3.3-V LVTTL at A15
    Info: Pin SDRAM_DQ_io[11] uses I/O standard 3.3-V LVTTL at B14
    Info: Pin SDRAM_DQ_io[12] uses I/O standard 3.3-V LVTTL at A14
    Info: Pin SDRAM_DQ_io[13] uses I/O standard 3.3-V LVTTL at B13
    Info: Pin SDRAM_DQ_io[14] uses I/O standard 3.3-V LVTTL at A13
    Info: Pin SDRAM_DQ_io[15] uses I/O standard 3.3-V LVTTL at C13
    Info: Pin key uses I/O standard 3.3-V LVTTL at T7
    Info: Pin cosc uses I/O standard 3.3-V LVCMOS at AB12
    Info: Pin pixel_clk uses I/O standard 3.3-V LVTTL at T21
    Info: Pin vda[6] uses I/O standard 3.3-V LVTTL at F14
    Info: Pin vda[4] uses I/O standard 3.3-V LVTTL at H14
    Info: Pin vda[0] uses I/O standard 3.3-V LVTTL at K17
    Info: Pin vda[1] uses I/O standard 3.3-V LVTTL at K18
    Info: Pin vda[2] uses I/O standard 3.3-V LVTTL at J18
    Info: Pin vda[3] uses I/O standard 3.3-V LVTTL at H19
    Info: Pin vda[5] uses I/O standard 3.3-V LVTTL at G13
    Info: Pin vda[7] uses I/O standard 3.3-V LVTTL at E16
Warning: Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin i2c_sdat has a permanently enabled output enable
Warning: Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin SDRAM_A_o[11] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: video_pro:UUT|sdram_if:U_SDR|sdr_wr_en_d (inverted)
        Info: Type bi-directional pin SDRAM_DQ_io[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SDRAM_DQ_io[14] uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file E:/work/dm642/firmware/fpga/blinear2/project/bilinear.fit.smsg
Info: Parallel compilation was enabled and used an average of 1.0 processors and a maximum of 2 processors out of 2 processors allowed
    Info: 2% of process time was spent using 2 processors
    Info: 98% of process time was spent using 1 processor
Info: Quartus II Fitter was successful. 0 errors, 54 warnings
    Info: Peak virtual memory: 276 megabytes
    Info: Processing ended: Sun Jan 15 16:07:14 2012
    Info: Elapsed time: 00:00:51
    Info: Total CPU time (on all processors): 00:00:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/work/dm642/firmware/fpga/blinear2/project/bilinear.fit.smsg.


