

================================================================
== Vitis HLS Report for 'top_kernel_Pipeline_VITIS_LOOP_33_4'
================================================================
* Date:           Sun Feb  1 20:05:07 2026

* Version:        2025.1.1 (Build 6214317 on Sep 11 2025)
* Project:        project_1
* Solution:       hls (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+-----------+------------+
    |  Clock |  Target  | Estimated | Uncertainty|
    +--------+----------+-----------+------------+
    |ap_clk  |  10.00 ns|  25.201 ns|     2.70 ns|
    +--------+----------+-----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+------------------------------------------------+
    |  Latency (cycles) |  Latency (absolute) |  Interval |                    Pipeline                    |
    |   min   |   max   |    min   |    max   | min | max |                      Type                      |
    +---------+---------+----------+----------+-----+-----+------------------------------------------------+
    |        7|        7|  0.176 us|  0.176 us|    5|    5|  loop auto-rewind stp (delay=0 clock cycles(s))|
    +---------+---------+----------+----------+-----+-----+------------------------------------------------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_33_4  |        5|        5|         3|          1|          1|     4|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   1888|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|    -|       -|      -|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       0|     45|    -|
|Register         |        -|    -|      71|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    0|      71|   1933|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      432|  360|  141120|  70560|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    0|      ~0|      2|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |add_ln33_fu_363_p2         |         +|   0|  0|  14|           7|           5|
    |add_ln36_10_fu_733_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln36_11_fu_739_p2      |         +|   0|  0|  32|          25|          25|
    |add_ln36_12_fu_803_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln36_13_fu_809_p2      |         +|   0|  0|  32|          25|          25|
    |add_ln36_14_fu_873_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln36_15_fu_879_p2      |         +|   0|  0|  32|          25|          25|
    |add_ln36_16_fu_943_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln36_17_fu_949_p2      |         +|   0|  0|  32|          25|          25|
    |add_ln36_18_fu_1013_p2     |         +|   0|  0|  31|          24|          24|
    |add_ln36_19_fu_1019_p2     |         +|   0|  0|  32|          25|          25|
    |add_ln36_1_fu_389_p2       |         +|   0|  0|  32|          25|          25|
    |add_ln36_20_fu_1083_p2     |         +|   0|  0|  31|          24|          24|
    |add_ln36_21_fu_1089_p2     |         +|   0|  0|  32|          25|          25|
    |add_ln36_22_fu_1153_p2     |         +|   0|  0|  31|          24|          24|
    |add_ln36_23_fu_1159_p2     |         +|   0|  0|  32|          25|          25|
    |add_ln36_24_fu_1223_p2     |         +|   0|  0|  31|          24|          24|
    |add_ln36_25_fu_1229_p2     |         +|   0|  0|  32|          25|          25|
    |add_ln36_26_fu_1293_p2     |         +|   0|  0|  31|          24|          24|
    |add_ln36_27_fu_1299_p2     |         +|   0|  0|  32|          25|          25|
    |add_ln36_28_fu_1363_p2     |         +|   0|  0|  31|          24|          24|
    |add_ln36_29_fu_1369_p2     |         +|   0|  0|  32|          25|          25|
    |add_ln36_2_fu_453_p2       |         +|   0|  0|  31|          24|          24|
    |add_ln36_30_fu_1433_p2     |         +|   0|  0|  31|          24|          24|
    |add_ln36_31_fu_1439_p2     |         +|   0|  0|  32|          25|          25|
    |add_ln36_3_fu_459_p2       |         +|   0|  0|  32|          25|          25|
    |add_ln36_4_fu_523_p2       |         +|   0|  0|  31|          24|          24|
    |add_ln36_5_fu_529_p2       |         +|   0|  0|  32|          25|          25|
    |add_ln36_6_fu_593_p2       |         +|   0|  0|  31|          24|          24|
    |add_ln36_7_fu_599_p2       |         +|   0|  0|  32|          25|          25|
    |add_ln36_8_fu_663_p2       |         +|   0|  0|  31|          24|          24|
    |add_ln36_9_fu_669_p2       |         +|   0|  0|  32|          25|          25|
    |add_ln36_fu_384_p2         |         +|   0|  0|  31|          24|          24|
    |and_ln36_10_fu_1117_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln36_11_fu_1187_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln36_12_fu_1257_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln36_13_fu_1327_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln36_14_fu_1397_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln36_15_fu_1467_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln36_1_fu_487_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln36_2_fu_557_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln36_3_fu_627_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln36_4_fu_697_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln36_5_fu_767_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln36_6_fu_837_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln36_7_fu_907_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln36_8_fu_977_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln36_9_fu_1047_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln36_fu_417_p2         |       and|   0|  0|   2|           1|           1|
    |select_ln36_10_fu_779_p3   |    select|   0|  0|  24|           1|          23|
    |select_ln36_11_fu_787_p3   |    select|   0|  0|  24|           1|          24|
    |select_ln36_12_fu_849_p3   |    select|   0|  0|  24|           1|          23|
    |select_ln36_13_fu_857_p3   |    select|   0|  0|  24|           1|          24|
    |select_ln36_14_fu_919_p3   |    select|   0|  0|  24|           1|          23|
    |select_ln36_15_fu_927_p3   |    select|   0|  0|  24|           1|          24|
    |select_ln36_16_fu_989_p3   |    select|   0|  0|  24|           1|          23|
    |select_ln36_17_fu_997_p3   |    select|   0|  0|  24|           1|          24|
    |select_ln36_18_fu_1059_p3  |    select|   0|  0|  24|           1|          23|
    |select_ln36_19_fu_1067_p3  |    select|   0|  0|  24|           1|          24|
    |select_ln36_1_fu_437_p3    |    select|   0|  0|  24|           1|          24|
    |select_ln36_20_fu_1129_p3  |    select|   0|  0|  24|           1|          23|
    |select_ln36_21_fu_1137_p3  |    select|   0|  0|  24|           1|          24|
    |select_ln36_22_fu_1199_p3  |    select|   0|  0|  24|           1|          23|
    |select_ln36_23_fu_1207_p3  |    select|   0|  0|  24|           1|          24|
    |select_ln36_24_fu_1269_p3  |    select|   0|  0|  24|           1|          23|
    |select_ln36_25_fu_1277_p3  |    select|   0|  0|  24|           1|          24|
    |select_ln36_26_fu_1339_p3  |    select|   0|  0|  24|           1|          23|
    |select_ln36_27_fu_1347_p3  |    select|   0|  0|  24|           1|          24|
    |select_ln36_28_fu_1409_p3  |    select|   0|  0|  24|           1|          23|
    |select_ln36_29_fu_1417_p3  |    select|   0|  0|  24|           1|          24|
    |select_ln36_2_fu_499_p3    |    select|   0|  0|  24|           1|          23|
    |select_ln36_30_fu_1479_p3  |    select|   0|  0|  24|           1|          23|
    |select_ln36_31_fu_1487_p3  |    select|   0|  0|  24|           1|          24|
    |select_ln36_3_fu_507_p3    |    select|   0|  0|  24|           1|          24|
    |select_ln36_4_fu_569_p3    |    select|   0|  0|  24|           1|          23|
    |select_ln36_5_fu_577_p3    |    select|   0|  0|  24|           1|          24|
    |select_ln36_6_fu_639_p3    |    select|   0|  0|  24|           1|          23|
    |select_ln36_7_fu_647_p3    |    select|   0|  0|  24|           1|          24|
    |select_ln36_8_fu_709_p3    |    select|   0|  0|  24|           1|          23|
    |select_ln36_9_fu_717_p3    |    select|   0|  0|  24|           1|          24|
    |select_ln36_fu_429_p3      |    select|   0|  0|  24|           1|          23|
    |ap_enable_pp0              |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_10_fu_761_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_11_fu_773_p2      |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_12_fu_831_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_13_fu_843_p2      |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_14_fu_901_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_15_fu_913_p2      |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_16_fu_971_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_17_fu_983_p2      |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_18_fu_1041_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_19_fu_1053_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_1_fu_423_p2       |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_20_fu_1111_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_21_fu_1123_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_22_fu_1181_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_23_fu_1193_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_24_fu_1251_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_25_fu_1263_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_26_fu_1321_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_27_fu_1333_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_28_fu_1391_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_29_fu_1403_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_2_fu_481_p2       |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_30_fu_1461_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_31_fu_1473_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_3_fu_493_p2       |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_4_fu_551_p2       |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_5_fu_563_p2       |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_6_fu_621_p2       |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_7_fu_633_p2       |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_8_fu_691_p2       |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_9_fu_703_p2       |       xor|   0|  0|   2|           1|           1|
    |xor_ln36_fu_411_p2         |       xor|   0|  0|   2|           1|           2|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0|1888|         872|        1607|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_done_int              |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1  |   9|          2|    1|          2|
    |ap_sig_allocacmp_j_2     |   9|          2|    7|         14|
    |empty_fu_90              |   9|          2|   24|         48|
    |j_fu_94                  |   9|          2|    7|         14|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    |  45|         10|   40|         80|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |A_1_load_reg_1622                 |  24|   0|   24|          0|
    |ap_CS_fsm                         |   1|   0|    1|          0|
    |ap_done_reg                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg  |   1|   0|    1|          0|
    |empty_fu_90                       |  24|   0|   24|          0|
    |j_fu_94                           |   7|   0|    7|          0|
    |tmp_reg_1519                      |   1|   0|    1|          0|
    |zext_ln36_reg_1523                |  10|   0|   64|         54|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |  71|   0|  125|         54|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------+-----+-----+------------+-------------------------------------+--------------+
|    RTL Ports    | Dir | Bits|  Protocol  |            Source Object            |    C Type    |
+-----------------+-----+-----+------------+-------------------------------------+--------------+
|ap_clk           |   in|    1|  ap_ctrl_hs|  top_kernel_Pipeline_VITIS_LOOP_33_4|  return value|
|ap_rst           |   in|    1|  ap_ctrl_hs|  top_kernel_Pipeline_VITIS_LOOP_33_4|  return value|
|ap_start         |   in|    1|  ap_ctrl_hs|  top_kernel_Pipeline_VITIS_LOOP_33_4|  return value|
|ap_done          |  out|    1|  ap_ctrl_hs|  top_kernel_Pipeline_VITIS_LOOP_33_4|  return value|
|ap_idle          |  out|    1|  ap_ctrl_hs|  top_kernel_Pipeline_VITIS_LOOP_33_4|  return value|
|ap_ready         |  out|    1|  ap_ctrl_hs|  top_kernel_Pipeline_VITIS_LOOP_33_4|  return value|
|i_1              |   in|    8|     ap_none|                                  i_1|        scalar|
|A_1_address0     |  out|   10|   ap_memory|                                  A_1|         array|
|A_1_ce0          |  out|    1|   ap_memory|                                  A_1|         array|
|A_1_q0           |   in|   24|   ap_memory|                                  A_1|         array|
|A_1_20_address0  |  out|   10|   ap_memory|                               A_1_20|         array|
|A_1_20_ce0       |  out|    1|   ap_memory|                               A_1_20|         array|
|A_1_20_q0        |   in|   24|   ap_memory|                               A_1_20|         array|
|A_2_address0     |  out|   10|   ap_memory|                                  A_2|         array|
|A_2_ce0          |  out|    1|   ap_memory|                                  A_2|         array|
|A_2_q0           |   in|   24|   ap_memory|                                  A_2|         array|
|A_3_address0     |  out|   10|   ap_memory|                                  A_3|         array|
|A_3_ce0          |  out|    1|   ap_memory|                                  A_3|         array|
|A_3_q0           |   in|   24|   ap_memory|                                  A_3|         array|
|A_4_address0     |  out|   10|   ap_memory|                                  A_4|         array|
|A_4_ce0          |  out|    1|   ap_memory|                                  A_4|         array|
|A_4_q0           |   in|   24|   ap_memory|                                  A_4|         array|
|A_5_address0     |  out|   10|   ap_memory|                                  A_5|         array|
|A_5_ce0          |  out|    1|   ap_memory|                                  A_5|         array|
|A_5_q0           |   in|   24|   ap_memory|                                  A_5|         array|
|A_6_address0     |  out|   10|   ap_memory|                                  A_6|         array|
|A_6_ce0          |  out|    1|   ap_memory|                                  A_6|         array|
|A_6_q0           |   in|   24|   ap_memory|                                  A_6|         array|
|A_7_address0     |  out|   10|   ap_memory|                                  A_7|         array|
|A_7_ce0          |  out|    1|   ap_memory|                                  A_7|         array|
|A_7_q0           |   in|   24|   ap_memory|                                  A_7|         array|
|A_8_address0     |  out|   10|   ap_memory|                                  A_8|         array|
|A_8_ce0          |  out|    1|   ap_memory|                                  A_8|         array|
|A_8_q0           |   in|   24|   ap_memory|                                  A_8|         array|
|A_9_address0     |  out|   10|   ap_memory|                                  A_9|         array|
|A_9_ce0          |  out|    1|   ap_memory|                                  A_9|         array|
|A_9_q0           |   in|   24|   ap_memory|                                  A_9|         array|
|A_10_address0    |  out|   10|   ap_memory|                                 A_10|         array|
|A_10_ce0         |  out|    1|   ap_memory|                                 A_10|         array|
|A_10_q0          |   in|   24|   ap_memory|                                 A_10|         array|
|A_11_address0    |  out|   10|   ap_memory|                                 A_11|         array|
|A_11_ce0         |  out|    1|   ap_memory|                                 A_11|         array|
|A_11_q0          |   in|   24|   ap_memory|                                 A_11|         array|
|A_12_address0    |  out|   10|   ap_memory|                                 A_12|         array|
|A_12_ce0         |  out|    1|   ap_memory|                                 A_12|         array|
|A_12_q0          |   in|   24|   ap_memory|                                 A_12|         array|
|A_13_address0    |  out|   10|   ap_memory|                                 A_13|         array|
|A_13_ce0         |  out|    1|   ap_memory|                                 A_13|         array|
|A_13_q0          |   in|   24|   ap_memory|                                 A_13|         array|
|A_14_address0    |  out|   10|   ap_memory|                                 A_14|         array|
|A_14_ce0         |  out|    1|   ap_memory|                                 A_14|         array|
|A_14_q0          |   in|   24|   ap_memory|                                 A_14|         array|
|A_15_address0    |  out|   10|   ap_memory|                                 A_15|         array|
|A_15_ce0         |  out|    1|   ap_memory|                                 A_15|         array|
|A_15_q0          |   in|   24|   ap_memory|                                 A_15|         array|
|p_out            |  out|   24|      ap_vld|                                p_out|       pointer|
|p_out_ap_vld     |  out|    1|      ap_vld|                                p_out|       pointer|
+-----------------+-----+-----+------------+-------------------------------------+--------------+

