# I/O设备和接口

输入输出设备，即I/O设备。如显示器、耳机、打印机、键盘、鼠标等等。

## I/O接口

不同的输入输出设备千差万别，有的设备要求很高的数据传输率（如显示器），有的设备要求较低（如键盘鼠标），有的是并行的，有的是串行的，有数字电路的，也有模拟电路的。

因此在现代计算机系统中，往往把输入输出设备分解为两部分：外设和I/O接口（I/O Interface），或称为设备和设备控制器，如显示器和显卡。也可以说I/O接口是输入输出设备和CPU之间的中转站。

> I/O接口好像也称为I/O控制器，设备控制器等。

CPU和I/O接口（设备控制器）相连并交互，从而屏蔽各种外设之间的差异，不用再关心具体的细节。

> 这种分解（中转站）是现代计算机系统发展的产物和具体实现，也许有点脱离冯诺依曼结构最初的设计，或者说不太能那么完美地一一对应冯诺依曼体系中的各个部分。

I/O接口可能是插在计算机主板上的一块插卡，也有可能是主板上的一块芯片。

### I/O接口的功能

I/O接口屏蔽了输入输出设备的差异，具体来说，就是提供了如下功能：

* 数据缓冲：解决CPU和外设的速度差距
* 提供联络信息：协同数据交换过程
* 信息与信息格式的转换：模/数、串/并、电平转换
* 设备选择
* 中断管理
* 可编程功能



### I/O接口类型

I/O接口主要有以下类型

* 并行接口
  * 可以是独立的芯片，如Intel 8155和Intel 8255A，也可以包含在多功能芯片中，如SuperIO
* 串行接口
  * 如Intel 8251
* 直接数据传送接口
  * 如Intel 8237，早期PC中采用的DMAC
* 中断控制接口
  * 如Intel 8259，为了对8085A和8086/8088进行中断控制而设计的芯片
  * 在总线控制器的控制下，8259A芯片可以处于编程状态和操作状态，编程状态是CPU使用IN或OUT指令对8259A芯片进行初始化编程的状态。
* 定时器/计数器接口
  * 如8253

> 从表面上看，并行完全就是串行的升级版啊。串行每次传输一个bit，而并行传输多个bit，这该如何抉择简直显而易见啊。
>
> 然而事实上，由于干扰等因素，串行可以更容易地达到更高的频率，比如并行可能是30MHz，而串行可以达到1GHz，即使并行可以同时传输更多比特，最终速率反而可能不如串行。



![image-20210325122618289](C:\Users\Five\Desktop\note\img\image-20210325122618289.png)

带握手信号的数据传输

![image-20210325123000631](C:\Users\Five\Desktop\note\img\image-20210325123000631.png)



### ICH和南桥

I/O Controller Hub，输入输出控制设备集中器，在个人计算机上，这块芯片就是所谓的南桥。

处理器通过局部总线连接到ICH内部的处理接口电路，然后，在ICH内部，又通过总线与各个I/O接口相连。



各种各样的I/O接口芯片被集成在南桥中：磁盘、键盘、鼠标、音频、网络和USB等。

部分性能要求高或者用途特殊的输入输出接口采用独立芯片或板卡的形式。



## I/O控制方式

### 程序控制方式

顾名思义，在程序的控制下传送数据。



#### 无条件传送方式

* CPU直接使用指令与外设传送数据
* 不查询外设的状态



#### 程序查询传送方式

* CPU通过执行一段程序，不断查询外设的工作状态
* 在确定外设已经准备就绪时，才进行数据传送



整个输出过程一共三方参与：CPU、接口、外设

![image-20210325142400051](C:\Users\Five\Desktop\note\img\image-20210325142400051.png)

1. 如有需要，CPU将控制字写入接口的控制寄存器，设置接口工作模式

2. CPU将数据写到接口的输出缓冲寄存器

3. 接口将数据发送到并行数据输出的信号线上，并将“输出准备好”信号置为有效（也可由CPU来置为有效）

4. 外设接受到数据后，将“输出回答”信号置为有效

5. 接口接收到“输出回答”信号，明白外设已经接收到了数据，于是将输出缓冲寄存器为空的状态位置为有效

   盲猜应该还有接口的“输出准备好”信号置为无效的过程，从而下一次再置为有效，外设就知道这是一次新的数据

6. CPU发现输出缓冲寄存器为空后，回到第一步，循环进行。



输入过程同理：

![image-20210325142423216](C:\Users\Five\Desktop\note\img\image-20210325142423216.png)

#### 特点

无论是无条件传送还是程序查询传送，对外设的要求都比较低，操作流程清晰

但需要CPU进行数据传送操作，占用了宝贵的运算资源。



如果要处理随机出现的外部信号（如键盘的输入），则会陷入尴尬的处境：要么无法及时作出反应，要么耗费大量资源等了个寂寞。

于是中断控制应运而生。

### 中断控制方式

在课程视频[^1]中举了一个点外卖的例子：我们不可能为了等一个外卖啥都不干，也不可能不要这个外卖了，通常的处理方法就是让外卖送到之后打个电话（或者敲门）。

在计算机中，这个电话就是一个中断信号。

![image-20210325144234780](C:\Users\Five\Desktop\note\img\image-20210325144234780.png)

最开始的部分和程序查询传送方式类似，而当数据抵达并行接口电路后，不是由CPU主动去问询，而是由并行接口电路主动触发中断控制逻辑，从而使得CPU接收到信号。



对于信号的输入很好理解，那信号的输出也需要中断控制吗？

还是一个和外卖类似的例子，现在快递一般都有上门取件的寄件服务，这个件就是你要传输的信息，但快递员并不总是在你家附近（如果不是跟踪狂的话），他可能需要很长一段时间才能到达你家来取快递，同样你希望在他来取快递这段时间内，你还能干点其他的事，此时，又需要电话联系了。

计算机也类似，一方面CPU的频率往往比并行接口电路快得多，而且并行接口电路也不一定总是处在准备就绪的状态，这段时间CPU不想干等，还有其他事情要处理，这就需要并行接口电路在完成输出操作后再自己主动联系CPU。



优势：

* CPU可以和外设并行工作，提高了工作效率
* 外围设备具有申请服务的主动权
* 一定程度上满足了I/O处理的实时性要求

劣势：

* 数据交换依旧由CPU承担
  * 使用数据传送指令，占用了宝贵的CPU运算资源
* 进入和退出中断服务程序，需要额外的指令



即使是相对于程序控制方式，也并不是中断控制全面占优的，在实时性要求极高的场合，中断控制可能会得不到理想的效果。

### 直接存储器访问方式

让“尊贵”的CPU来完成大量没有技术含量的数据转移任务，显然是很不划算的。

于是DMA（Direct Memory Access）技术应运而生，在数据的传输过程中，CPU仅需在开始和结束时做一些检查任务，而不用参与到具体的每一行数据的传输。

而切实负责这部分任务的硬件电路则称为DMA控制器（DMAC）。

> DMAC对于CPU而言也只是一个普通的I/O接口，但DMAC能通过和CPU相对少量的交互，完成相对大量的对其他I/O接口的控制管理任务。

和其他I/O接口类似，DMAC早期采取独立芯片（如Intel 8237A），后多集成在其他多功能芯片中，再后来I/O接口往往自带DMAC。

其数据输入流程大致如下：

1. CPU设置像操纵其他I/O接口一样设置DMAC内部配置寄存器

   包括源地址/目的地址初始值、地址增减方式、数据长度

   对于I/O端口，其地址没有增减，一直是那个位置

2. DMAC处于空闲等待状态

3. I/O接口向DMAC发出DMA传送请求

4. DMCC响应I/O接口的申请

5. DMAC向I/O接口发起总线读传输

   这本来只有CPU可以干这事，现在DMAC也能干了

6. DMAC向存储器发起总线写传输

   同样，本来只有CPU能干，现在多了个DMAC能干

7. 重复5、6至工作完成

8. 返回2，等待下一次传送申请



总而言之，DMAC接受CPU管辖，同时帮助CPU管理其他I/O接口——类似于丞相和君王？

DMA传输后，DMAC会通过中断信号通知CPU——欺君之罪是DMAC担不起的。



# 总线

总线（Bus）是计算机各种功能部件之间传送信息的公共通信干线。

> 总线和接口的区别？ - pansz的回答 - 知乎 https://www.zhihu.com/question/21229823/answer/17587159
>
> 总线是『回转寿司』，接口是『用菜单单点的寿司』。

> 个人更倾向于设备比作饮料，接口就类似于吸管，CPU就类似于胃，总线就类似于嘴巴。

为什么要使用总线结构？[^3]

早期的计算机大都采用以存储器为中心的分散连接方式，但随着外部设备的增多，分散连接方式不易实现随时增减外部设备，因此衍生出了总线的结构，

## 总线结构和特点

总线通常由一组控制线、一组数据线和一组地址线组成。（也有数据线和地址线的复用）

**分时**和**共享**是总线的两个特点。



总线大致可从内而外分为三级

* 内部总线
  * 也叫片内总线
* 系统总线
  * 好像是大多数时候提到“总线”默认讨论的对象
  * 主要连接CPU和I/O接口
* 设备总线
  * 也有I/O总线、外部总线、通信总线等叫法（？不是特别确定）
  * 主要连接I/O接口和设备



## 总线仲裁

天下没有免费的午餐，总线具有共享的特点和优势，自然也需要解决因此可能会面临的信息传递冲突。



总线上的设备可按有无对总线的控制功能分为主设备和从设备，由主设备发出请求信号。

多个主设备使用总线时，由总线控制器进行判优和仲裁。

* 集中仲裁
  * 链式查询方式
    * 有 BS-总线忙、BR-总线请求、BG-总线同意 三条控制线
    * 结构简单，易扩充
    * 故障敏感（前面的接口电路故障导致后续通信异常），优先级低的部件可能长期无法使用总线
  * 计数器查询方式
    * 相对于链式查询多了一组设备地址线，减少了总线同意线。
      * 需要的设备地址线数量为$\log_2N$，N为设备数（编码嘛，不赘述了）
    * 计数器收到请求后开始计数并将这组数通过这组设备地址线，当前计数值与请求总线设备的地址相同时，该设备获得总线控制权（计数器停止计数）
    * 初步解决了链式查询的痛点，相对更复杂一些，需要更多控制线
  * 独立请求方式
    * 每个设备均有一对总线请求信号BRi和总线同意信号BGi。
    * 响应时间很快，优先级控制更灵活
    * 套用算法里的说法，链式查询的控制线复杂度O（1），计数器查询复杂度O（logN），独立请求复杂度是O（N）
* 分布式仲裁 
  * 每个主模块有自己的仲裁号和仲裁器
  * 有一条仲裁总线，大家都发到仲裁总线上比试比试，优先级高者得
  * 将从仲裁总线上得到的仲裁号与自己的仲裁号比较
  * Philips公司开发的I2C总线（双向二线制同步串行）是采用分布式仲裁的





下图为集中式仲裁的链式查询方式（废了老大劲画的，效果也就马马虎虎）

![image-20210517153052303](C:\Users\Five\Desktop\note\img\image-20210517153052303.png)

下图为计数器查询方式网图（顺着网图找到一篇博客，https://blog.csdn.net/qq_42566274/article/details/106606748）

![](C:/Users/Five/Desktop/note/img/20200607223045673.png)

## 总线操作和定时

完成一次总线操作的事件称为总线周期，可分为以下四个阶段

* 申请分配阶段
* 寻址阶段
* 传送数据阶段
* 结束阶段

### 同步定时



传输速度快、传输速率高

总线上的模块存取速度差别很大时，会大大损失总线效率，不知道被访问的外部设备是否真正响应，可靠性较低

适合于总线长度短，总线所接部件存取时间都比较接近。

### 异步定时

采用应答的方式（或称握手方式）

* 不互锁：主模块的请求信号和从模块的回答信号没有互相的制约关系
* 半互锁：~有简单的制约关系
* 全互锁：~有完全的制约关系

## 系统总线

### 第一代总线[^2]

> 基本都是照搬知乎文章“深入PCI与PCIe之一：硬件篇 - 老狼的文章 - 知乎 https://zhuanlan.zhihu.com/p/26172972”的。
>
> 也许就这样粘个链接在这就够了，方便且合适，不会太冒犯人家辛辛苦苦的写作成果
>
> 但出于自私的考虑，后面还是把文章大部分内容复制到本文中了，万一哪天文章作者删了原文，不会太影响自己的文档结构。

ISA，Industry Standard Architecture

1981年，第一代ISA插槽出现在第一代IBM PC XT机型上，提供4.77MB/S的带宽



MCA，Micro Channel Architecture



EISA，Extended Industry Standard Architecture



VLB，VESA Local Bus

真正的高速总线始于VLB，它绑定自己的频率到了当时486 CPU内部总线频率：33MHz。但到了奔腾时代，内部总线提高到了66MHz，给VLB带来了严重的兼容问题。

> 接口是外围设备和CPU的中转站，帮助CPU屏蔽外设的各种差距，而为了能够适应外设吞吐速率的提高，接口的标准自然而然也会随之提升。



### 第二代总线[^2]

Intel在1992年提出PCI（Peripheral Component Interconnect）总线协议，并召集其它的小伙伴组成了名为 PCI-SIG (PCI Special Interest Group)（PCI 特殊兴趣组）的企业联盟。

PCI诞生之初就能提供133MB/s的带宽（33MHz，32bit）。

PCI架构如下图所示：

![](C:/Users/Five/Desktop/note/img/v2-4e65325c72f0a1c6c6164bdc0480ceeb_1440w.png)

下图中白色的部分就是PCI总线的插槽

![](C:/Users/Five/Desktop/note/img/VCG41N1317479143.jpg)

* PCI是一个并行总线
  * 一个时钟周期内传输32bit，后扩展到64bit
  * 地址和数据在一个时钟周期内按照协议，分别一次被传输。
*  PCI空间与处理器（存储器）空间隔离
  * 通过Host Bridge隔离，处理器通过Host Bridge访问PCI设备
  * 处理器访问PCI设备时，必须通过Host bridge进行地址转换
  * PCI设备访问主存储器时，也需要通过Host bridge进行地址转换。
* 扩展性强
  * PCI总线可以递归扩展，形成一棵PCI总线树
  * 隶属于同一颗PCI总线树上的PCI设备，也可以直接通信，但是需要通过PCI桥进行数据转发。



#### 总线树和设备树



![](C:/Users/Five/Desktop/note/img/v2-8019075041788ae2cc2810cb80be24aa_r.jpg)

* PCI总线
  * PCI 总线在系统中可以有多条，类似于树状结构进行扩展，每条 PCI 总线都可以连接多个 PCI 设备/桥。
  * 上图中有两条 PCI 总线
* PCI桥
  * 当一条 PCI 总线的承载量不够时，可以用新的 PCI 总线进行扩展，而 PCI 桥则是连接 PCI 总线之间的纽带。
* PCI设备
  * 符合 PCI 总线标准的设备就被称为 PCI 设备
  * PCI 设备同时也分为主设备和目标设备两种，主设备是一次访问操作的发起者，而目标设备则是被访问者。





固件和操作系统正是通过枚举设备树们才能发现绝大多数即插即用（PNP）设备的。



#### AGP和PCI-X

AGP，Accelerated Graphics Port，是在PCI总线基础上发展起来的，由英特尔于1996年7月正式推出，主要针对图形显示方面进行优化（专用于连接北桥和显卡）。

> 又有书上说AGP算是设备总线，给爷也整糊涂了，不太想深究了。

PCI-X为适应服务器连接高速设备而生。



PCI-x不断提高时钟频率，而AGP通过在一个时钟周期内传输多次数据来提速。

### 第三代总线

> PCI总线是一种33MHz@32bit或者66MHz@64bit的并行总线，总线带宽为133MB/s到最大533MB/s，连接在PCI总线上的所有设备共享133MB/s～533MB/s带宽。这种总线用来应付声卡、10/100M网卡以及USB 1.1等接口基本不成问题。
>
> 随着计算机和通信技术的进一步发展，新一代的I/O接口大量涌现，比如千兆（GE）、万兆（10GE）的以太网技术、4G/8G的FC技术，使得PCI总线的带宽已经无力应付计算系统内部大量高带宽并行读写的要求，PCI总线也成为系统性能提升的瓶颈，于是就出现了PCI Express总线。

PCI Express也简写为PCIe，是用于取代PCI总线的第三代I/O技术，Intel于2001年春季的IDF上正式公布。

PCI 属于并行传输方式，即使用多条信号线同时并行传输多位数据，但 PCI Express 采用的是每次 1 位的串行传输方式，其最高数据传输速度为 8Gbit / s ，最大电缆长度 3m 。

> PCI传输: 33MHz x 4B = 133MB/s
>
> PCIe 1.0 x1: 2.5GHz x 1b = 250MB/s

> PCIe 1.0和2.0采用了8b/10b编码方式，即每个字节（8b）都用10bit传输，所以之前的PCIe传输速率是250MB/s而不是312.5MB/s。
>
> PCIe 3.0和4.0采用128b/130b编码，减小了浪费（overhead），所以才能在8GHz时钟下带宽达到1000MB/s（而不是800MB/s）



![](C:/Users/Five/Desktop/note/img/v2-5154c841c8034b967b41aac42755c9f5_1440w.jpg)

* 串行
* 全双工：发送数据的同时也能够接收数据，两者同步进行
  * 打电话就类似全双工，早期对讲机就是半双工
* PCI是总线结构，而PCIe是点对点结构
* PCIe的连线是由不同的lane来连接的
  * 这些lane可以合在一起提供更高的带宽。
  * 譬如两个1lane可以合成2lane的连接，写作x2。两个x2可以变成x4，最大直到x16，往往给带宽需求最大的显卡使用。





![](C:/Users/Five/Desktop/note/img/v2-710e375e3faea0c7103ebf4e3f82b957_1440w.png)



## 外部总线

### USB

Universal Serial Bus，通用串行总线。是一个外部总线标准，用于规范电脑和外部设备的连接和通讯。



![](C:/Users/Five/Desktop/note/img/VCG41N1271007876.jpg)

### IDE、SATA、PATA

都是关于磁盘/硬盘的接口规范。

# I/O编程相关

## 端口和编址

I/O端口：每个I/O接口内包含的一组寄存器。

每个I/O端口都需要有自己的端口地址，以便CPU访问。

### 分开编址：端口访问

指I/O端口和存储器分开编址，x86体系结构采用该方式。

![image-20210325124252479](C:\Users\Five\Desktop\note\img\image-20210325124252479.png)

在这种方式下访问I/O端口需要特殊的指令，如`IN`和`OUT`分别将I/O端口内容输入到AL/AX、将AL/AX内容输出到I/O端口。

端口地址为0~255时，可以用直接寻址：

```assembly
IN AL, 80H
IN AX, 80H
OUT 80H, AL
OUT 80h, AX
```

直接寻址的指令占两个字节，操作码分别为0xE4和0xE5，对应8位和16位端口访问，操作码后再跟一字节的立即数表示端口号。

也可以用间接寻址，用寄存器DX指定端口地址

```assembly
MOV DX,233
IN AL,DX
IN AX,DX
OUT DX,AL
OUT DX,AX
```

间接寻址的指令只有一个字节（`in al,dx`机器码是0xEC，`in ax,dx`机器码是0xED，DX是默认的寄存器）。

**对于端口地址大于255的，只能用间接寻址。**如`in ax, 0x5fd`指令就是非法的，端口大于255.

> 既然间接寻址是最省的，为什么不只使用间接寻址，而要有直接寻址的方式？

#### M/IO信号

由于存储器和I/O端口分开编址，所以需要一个额外的信号，即M/IO信号，告诉系统总线此次访问的是存储器还是I/O端口。

M/IO信号为0时，访问I/O接口；M/IO信号为1时，访问存储器。



> `out`、`in`指令及端口的具体的操作，可以垂阅汇编部分的笔记。

### 统一编址：内存映射

指I/O端口和存储器的地址混杂在一起，ARM、MIPS、PowerPC等体系结构采用该方式。

此时端口（外设的寄存器）地址映射到了和存储器相同的一片地址空间，因此对端口的操作和和对普通内存单元的操作从表面上并无不同（至少上层程序员感受不到不同）。

![image-20210325130540004](C:\Users\Five\Desktop\note\img\image-20210325130540004.png)

#### 如何实现映射





#### 优缺点对比

对于统一编址，有如下优点

* 不需要M/IO信号，也不需要`IN`和`OUT`这样额外的指令。
* 可以直接用访问存储器的指令访问I/O端口，更灵活，指令也更齐全
* CPU只需一套控制逻辑，简化CPU内部结构，减少CPU引脚数目

有得必有失

* 存储地址空间相对减少（现在可忽略不计）
  * 在早期，硬件还不够发达的年代可能会有较大影响
  * 也算MIPS的后发优势
* 指令长度会比单独I/O指令要长，执行时间也较长
  * RISC指令固定长度，所以用统一编址顺理成章





# 查看自己的设备信息



在`System`系统->`Device Manager`设备管理器中可以查看自己的设备信息。

如键盘

![image-20210325154819634](C:\Users\Five\Desktop\note\img\image-20210325154819634.png)

[^1]:Coursera《计算机组成原理》北京大学

[^2]:深入PCI与PCIe之一：硬件篇 - 老狼的文章 - 知乎 https://zhuanlan.zhihu.com/p/26172972

[^3]:《2019版 计算机组成原理高分笔记》 周伟