{{multiple issues|
{{no footnotes|time=2012-09-09T06:04:30+00:00}}
{{orphan|time=2012-09-09T06:04:30+00:00}}
{{refimprove|time=2012-09-09T06:04:30+00:00}}
}}
'''延迟间隙'''是计算机体系结构中一个指令间隙，在前一条指令没有执行完毕的情况下，处理器内部指令流水线上该指令间隙的执行不会修改处理器的状态。这种技术常用于[[DSP|DSP]]与早期的[[RISC|RISC]]体系结构。最常见的是下文描述的分支延迟间隙。另外还有过存储延迟间隙，即在存储内存的指令之后跟一个延迟间隙，现在已经基本不用了。

当一个分支指令之后的延迟间隙指令，在[[指令流水线|指令流水线]]中被称作'''分支延迟间隙'''（branch delay slot）。常见于[[DSP|DSP]]体系结构与老式的[[RISC|RISC]]体系结构。[[MIPS|MIPS]]、[[PA-RISC|PA-RISC]]、[[ETRAX_CRIS|ETRAX CRIS]]、[[SuperH|SuperH]]、[[SPARC|SPARC]]等RISC体系结构在分支后有一个延迟间隙。[[PowerPC|PowerPC]]、[[ARM|ARM]]、[[DEC_Alpha|DEC Alpha]]没有采用分支延迟间隙。DSP具有单个分支延迟间隙的有[[VS_DSP|VS DSP]]、[[NEC_µPD77230|µPD77230]]、[[Texas_Instruments_TMS320|TMS320C3x]]。[[SHARC|SHARC]] DSP与[[MIPS-X|MIPS-X]]使用两个分支延迟间隙。 
 
采用[[指令流水线|指令流水线]]的处理器的目标是每个时钟周期完成一条指令。为此，在任何时刻流水线都应该充满了处于不同执行阶段的指令。分支指令会导致[[冒险_(计算机体系结构)#控制冒险（分支冒险）|分支冒险]]，也就是不到分支指令执行完毕被退休（retired），是不能确定哪些后继指令应该继续执行。一个简单办法是在分支指令后面插入流水线迟延（stall），直到新的分支目标地址被求出，并把新的指令地址装入[[程式计数器|IP寄存器]]。流水线延迟的每个周期都是分支延迟间隙。更为复杂的设计是在分支指令后面执行那些不依赖于分支结果的指令。这可以由[[编译器|编译器]]自动优化。
  
== 外部链接 ==
*[http://www.cs.iastate.edu/~prabhu/Tutorial/PIPELINE/branchPred.html Branch Prediction Schemes]

[[Category:电脑架构|Category:电脑架构]]