###############################################################################
# Created by write_sdc
# Thu Jul 21 10:01:50 2022
###############################################################################
current_design multiply_add_64x64
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name clk -period 500.0000 [get_ports {clk}]
set_propagated_clock [get_clocks {clk}]
set_output_delay 50.0000 -clock [get_clocks {clk}] -add_delay [get_ports {o[4]}]
###############################################################################
# Environment
###############################################################################
###############################################################################
# Design Rules
###############################################################################
