# ğŸš€ PrÃ¡ctica de ElectrÃ³nica: Sistema Secuencial SincrÃ³nico con Contadores ğŸ›ï¸

Â¡Bienvenidos a esta divertida prÃ¡ctica donde construiremos un Sistema Secuencial SincrÃ³nico basado en contadores! ğŸŒŸ Utilizaremos la placa Basys2 para llevar a cabo este emocionante proyecto. Â¡Vamos a ello!
**OJO:** La practica es el comprimido, solo es descomprimir y abrir el proyecto con el Xilinx (tu entiendes kkk).

## ğŸ“â¡ï¸ Orden de la prÃ¡ctica â¬…ï¸ğŸ“


El sistema tendrÃ¡ **3 bloques fundamentales**, cada uno con su propio rol especial:

### Bloque 1: Generador de Frecuencia de 1 Hz ğŸ”„

- **Objetivo:** Generar una seÃ±al de 1 Hz usando la seÃ±al del reloj de 50 MHz de la placa Basys2.
- **Detalles:** 
  - Utilizaremos contadores de 4 bits.
  - El diseÃ±o debe ser completamente sincrÃ³nico.

### Bloque 2: Contador de Segundos â±ï¸

- **Objetivo:** Contar segundos basÃ¡ndose en la seÃ±al generada por el Bloque 1.
- **Detalles:**
  - La salida serÃ¡ un nÃºmero entero de 0 a 9, interpretado a travÃ©s de 4 seÃ±ales de un bit.
  - El conteo serÃ¡ ascendente y se reiniciarÃ¡ a 0 despuÃ©s de alcanzar 9.
  - Este bloque tambiÃ©n debe ser sincrÃ³nico con el Bloque 1.

### Bloque 3: Display en Pantalla de 7 Segmentos ğŸ–¥ï¸

- **Objetivo:** Interpretar la salida del Bloque 2 y mostrar el conteo en una pantalla de 7 segmentos.
- **Hint:** Usa un decodificador de 4 entradas para cada bit del contador a 7 salidas.

## ğŸ› ï¸ Pasos para ImplementaciÃ³n

### Paso 1: Configurar el Reloj en la Placa Basys2 â°

Descomenta las siguientes lÃ­neas en el archivo de restricciones para utilizar el reloj del sistema:

```plaintext
NET "mclk" LOC = "B8"; # Bank = 0, Signal name = MCLK
NET "mclk" CLOCK_DEDICATED_ROUTE = FALSE;


