tst r0, #6 
addcc r1, r0, r1, asr #12 
addcs r1, r1, r0 
lsr r1, r1, #15 
