Simulator report for zadanie_qsim
Wed Jul 07 10:00:34 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 100.0 us     ;
; Simulation Netlist Size     ; 632 nodes    ;
; Simulation Coverage         ;      18.89 % ;
; Total Number of Transitions ; 135806       ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                ;
+--------------------------------------------------------------------------------------------+--------------------------------------+---------------+
; Option                                                                                     ; Setting                              ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                           ; Timing        ;
; Start time                                                                                 ; 0 ns                                 ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                  ;               ;
; Vector input source                                                                        ; D:/praktika/chastotomer/Waveform.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                   ; On            ;
; Check outputs                                                                              ; Off                                  ; Off           ;
; Report simulation coverage                                                                 ; On                                   ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                   ; On            ;
; Display missing 1-value coverage report                                                    ; On                                   ; On            ;
; Display missing 0-value coverage report                                                    ; On                                   ; On            ;
; Detect setup and hold time violations                                                      ; Off                                  ; Off           ;
; Detect glitches                                                                            ; Off                                  ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                  ; Off           ;
; Generate Signal Activity File                                                              ; Off                                  ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                  ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                  ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                   ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                           ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                  ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                  ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                 ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport                            ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport                            ; Transport     ;
+--------------------------------------------------------------------------------------------+--------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      18.89 % ;
; Total nodes checked                                 ; 632          ;
; Total output ports checked                          ; 630          ;
; Total output ports with complete 1/0-value coverage ; 119          ;
; Total output ports with no 1/0-value coverage       ; 504          ;
; Total output ports with no 1-value coverage         ; 505          ;
; Total output ports with no 0-value coverage         ; 510          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |zadanie|des_ext_clk~0     ; |zadanie|des_ext_clk~0     ; out              ;
; |zadanie|des_ext_clk~1     ; |zadanie|des_ext_clk~1     ; out              ;
; |zadanie|des_ext_clk~2     ; |zadanie|des_ext_clk~2     ; out              ;
; |zadanie|des_ext_clk~3     ; |zadanie|des_ext_clk~3     ; out              ;
; |zadanie|ed_ext_clk~0      ; |zadanie|ed_ext_clk~0      ; out              ;
; |zadanie|ed_ext_clk~1      ; |zadanie|ed_ext_clk~1      ; out              ;
; |zadanie|ed_ext_clk~2      ; |zadanie|ed_ext_clk~2      ; out              ;
; |zadanie|ed_ext_clk~3      ; |zadanie|ed_ext_clk~3      ; out              ;
; |zadanie|ed_ext_clk[3]     ; |zadanie|ed_ext_clk[3]     ; regout           ;
; |zadanie|ed_ext_clk[2]     ; |zadanie|ed_ext_clk[2]     ; regout           ;
; |zadanie|ed_ext_clk[1]     ; |zadanie|ed_ext_clk[1]     ; regout           ;
; |zadanie|ed_ext_clk[0]     ; |zadanie|ed_ext_clk[0]     ; regout           ;
; |zadanie|des_ext_clk[3]    ; |zadanie|des_ext_clk[3]    ; regout           ;
; |zadanie|des_ext_clk[2]    ; |zadanie|des_ext_clk[2]    ; regout           ;
; |zadanie|des_ext_clk[1]    ; |zadanie|des_ext_clk[1]    ; regout           ;
; |zadanie|des_ext_clk[0]    ; |zadanie|des_ext_clk[0]    ; regout           ;
; |zadanie|counter~12        ; |zadanie|counter~12        ; out              ;
; |zadanie|counter~13        ; |zadanie|counter~13        ; out              ;
; |zadanie|counter~14        ; |zadanie|counter~14        ; out              ;
; |zadanie|counter~15        ; |zadanie|counter~15        ; out              ;
; |zadanie|counter~16        ; |zadanie|counter~16        ; out              ;
; |zadanie|counter~17        ; |zadanie|counter~17        ; out              ;
; |zadanie|counter~18        ; |zadanie|counter~18        ; out              ;
; |zadanie|counter~19        ; |zadanie|counter~19        ; out              ;
; |zadanie|counter~20        ; |zadanie|counter~20        ; out              ;
; |zadanie|counter~21        ; |zadanie|counter~21        ; out              ;
; |zadanie|counter~22        ; |zadanie|counter~22        ; out              ;
; |zadanie|counter~23        ; |zadanie|counter~23        ; out              ;
; |zadanie|counter~24        ; |zadanie|counter~24        ; out              ;
; |zadanie|counter~25        ; |zadanie|counter~25        ; out              ;
; |zadanie|counter_tic[11]   ; |zadanie|counter_tic[11]   ; regout           ;
; |zadanie|counter_tic[10]   ; |zadanie|counter_tic[10]   ; regout           ;
; |zadanie|counter_tic[9]    ; |zadanie|counter_tic[9]    ; regout           ;
; |zadanie|counter_tic[8]    ; |zadanie|counter_tic[8]    ; regout           ;
; |zadanie|counter_tic[7]    ; |zadanie|counter_tic[7]    ; regout           ;
; |zadanie|counter_tic[6]    ; |zadanie|counter_tic[6]    ; regout           ;
; |zadanie|counter_tic[5]    ; |zadanie|counter_tic[5]    ; regout           ;
; |zadanie|counter_tic[4]    ; |zadanie|counter_tic[4]    ; regout           ;
; |zadanie|counter_tic[3]    ; |zadanie|counter_tic[3]    ; regout           ;
; |zadanie|counter_tic[2]    ; |zadanie|counter_tic[2]    ; regout           ;
; |zadanie|counter_tic[1]    ; |zadanie|counter_tic[1]    ; regout           ;
; |zadanie|counter[11]       ; |zadanie|counter[11]       ; regout           ;
; |zadanie|counter[10]       ; |zadanie|counter[10]       ; regout           ;
; |zadanie|counter[9]        ; |zadanie|counter[9]        ; regout           ;
; |zadanie|counter[8]        ; |zadanie|counter[8]        ; regout           ;
; |zadanie|counter[7]        ; |zadanie|counter[7]        ; regout           ;
; |zadanie|counter[6]        ; |zadanie|counter[6]        ; regout           ;
; |zadanie|counter[5]        ; |zadanie|counter[5]        ; regout           ;
; |zadanie|counter[4]        ; |zadanie|counter[4]        ; regout           ;
; |zadanie|counter[3]        ; |zadanie|counter[3]        ; regout           ;
; |zadanie|counter[2]        ; |zadanie|counter[2]        ; regout           ;
; |zadanie|counter[1]        ; |zadanie|counter[1]        ; regout           ;
; |zadanie|counter[0]        ; |zadanie|counter[0]        ; regout           ;
; |zadanie|clk               ; |zadanie|clk               ; out              ;
; |zadanie|input_clk         ; |zadanie|input_clk         ; out              ;
; |zadanie|discharge_flag~36 ; |zadanie|discharge_flag~36 ; out0             ;
; |zadanie|discharge_flag~52 ; |zadanie|discharge_flag~52 ; out0             ;
; |zadanie|Add0~0            ; |zadanie|Add0~0            ; out0             ;
; |zadanie|Add0~1            ; |zadanie|Add0~1            ; out0             ;
; |zadanie|Add0~2            ; |zadanie|Add0~2            ; out0             ;
; |zadanie|Add0~3            ; |zadanie|Add0~3            ; out0             ;
; |zadanie|Add0~4            ; |zadanie|Add0~4            ; out0             ;
; |zadanie|Add1~0            ; |zadanie|Add1~0            ; out0             ;
; |zadanie|Add1~1            ; |zadanie|Add1~1            ; out0             ;
; |zadanie|Add1~2            ; |zadanie|Add1~2            ; out0             ;
; |zadanie|Add1~3            ; |zadanie|Add1~3            ; out0             ;
; |zadanie|Add1~4            ; |zadanie|Add1~4            ; out0             ;
; |zadanie|Add6~0            ; |zadanie|Add6~0            ; out0             ;
; |zadanie|Add6~1            ; |zadanie|Add6~1            ; out0             ;
; |zadanie|Add6~2            ; |zadanie|Add6~2            ; out0             ;
; |zadanie|Add6~3            ; |zadanie|Add6~3            ; out0             ;
; |zadanie|Add6~4            ; |zadanie|Add6~4            ; out0             ;
; |zadanie|Add6~5            ; |zadanie|Add6~5            ; out0             ;
; |zadanie|Add6~6            ; |zadanie|Add6~6            ; out0             ;
; |zadanie|Add6~7            ; |zadanie|Add6~7            ; out0             ;
; |zadanie|Add6~8            ; |zadanie|Add6~8            ; out0             ;
; |zadanie|Add6~9            ; |zadanie|Add6~9            ; out0             ;
; |zadanie|Add6~10           ; |zadanie|Add6~10           ; out0             ;
; |zadanie|Add6~11           ; |zadanie|Add6~11           ; out0             ;
; |zadanie|Add6~12           ; |zadanie|Add6~12           ; out0             ;
; |zadanie|Add6~13           ; |zadanie|Add6~13           ; out0             ;
; |zadanie|Add6~14           ; |zadanie|Add6~14           ; out0             ;
; |zadanie|Add6~15           ; |zadanie|Add6~15           ; out0             ;
; |zadanie|Add6~16           ; |zadanie|Add6~16           ; out0             ;
; |zadanie|Add6~17           ; |zadanie|Add6~17           ; out0             ;
; |zadanie|Add6~18           ; |zadanie|Add6~18           ; out0             ;
; |zadanie|Add6~19           ; |zadanie|Add6~19           ; out0             ;
; |zadanie|Add6~20           ; |zadanie|Add6~20           ; out0             ;
; |zadanie|Add6~21           ; |zadanie|Add6~21           ; out0             ;
; |zadanie|Add6~22           ; |zadanie|Add6~22           ; out0             ;
; |zadanie|Add6~23           ; |zadanie|Add6~23           ; out0             ;
; |zadanie|Add6~24           ; |zadanie|Add6~24           ; out0             ;
; |zadanie|Add7~0            ; |zadanie|Add7~0            ; out0             ;
; |zadanie|Add7~1            ; |zadanie|Add7~1            ; out0             ;
; |zadanie|Add7~2            ; |zadanie|Add7~2            ; out0             ;
; |zadanie|Add7~3            ; |zadanie|Add7~3            ; out0             ;
; |zadanie|Add7~4            ; |zadanie|Add7~4            ; out0             ;
; |zadanie|Add7~5            ; |zadanie|Add7~5            ; out0             ;
; |zadanie|Add7~6            ; |zadanie|Add7~6            ; out0             ;
; |zadanie|Add7~7            ; |zadanie|Add7~7            ; out0             ;
; |zadanie|Add7~8            ; |zadanie|Add7~8            ; out0             ;
; |zadanie|Add7~9            ; |zadanie|Add7~9            ; out0             ;
; |zadanie|Add7~10           ; |zadanie|Add7~10           ; out0             ;
; |zadanie|Add7~11           ; |zadanie|Add7~11           ; out0             ;
; |zadanie|Add7~12           ; |zadanie|Add7~12           ; out0             ;
; |zadanie|Add7~13           ; |zadanie|Add7~13           ; out0             ;
; |zadanie|Add7~14           ; |zadanie|Add7~14           ; out0             ;
; |zadanie|Add7~15           ; |zadanie|Add7~15           ; out0             ;
; |zadanie|Add7~16           ; |zadanie|Add7~16           ; out0             ;
; |zadanie|Add7~17           ; |zadanie|Add7~17           ; out0             ;
; |zadanie|Add7~18           ; |zadanie|Add7~18           ; out0             ;
; |zadanie|Add7~19           ; |zadanie|Add7~19           ; out0             ;
; |zadanie|Add7~20           ; |zadanie|Add7~20           ; out0             ;
; |zadanie|Add7~21           ; |zadanie|Add7~21           ; out0             ;
; |zadanie|Add7~22           ; |zadanie|Add7~22           ; out0             ;
; |zadanie|Add7~23           ; |zadanie|Add7~23           ; out0             ;
; |zadanie|Add7~24           ; |zadanie|Add7~24           ; out0             ;
; |zadanie|Equal0~0          ; |zadanie|Equal0~0          ; out0             ;
; |zadanie|Equal1~0          ; |zadanie|Equal1~0          ; out0             ;
+----------------------------+----------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                         ;
+-------------------------------+-------------------------------+------------------+
; Node Name                     ; Output Port Name              ; Output Port Type ;
+-------------------------------+-------------------------------+------------------+
; |zadanie|stis_ext_clk~0       ; |zadanie|stis_ext_clk~0       ; out              ;
; |zadanie|stis_ext_clk~1       ; |zadanie|stis_ext_clk~1       ; out              ;
; |zadanie|stis_ext_clk~2       ; |zadanie|stis_ext_clk~2       ; out              ;
; |zadanie|stis_ext_clk~3       ; |zadanie|stis_ext_clk~3       ; out              ;
; |zadanie|dtis_ext_clk~0       ; |zadanie|dtis_ext_clk~0       ; out              ;
; |zadanie|dtis_ext_clk~1       ; |zadanie|dtis_ext_clk~1       ; out              ;
; |zadanie|dtis_ext_clk~2       ; |zadanie|dtis_ext_clk~2       ; out              ;
; |zadanie|dtis_ext_clk~3       ; |zadanie|dtis_ext_clk~3       ; out              ;
; |zadanie|stis_ext_clk~4       ; |zadanie|stis_ext_clk~4       ; out              ;
; |zadanie|stis_ext_clk~5       ; |zadanie|stis_ext_clk~5       ; out              ;
; |zadanie|stis_ext_clk~6       ; |zadanie|stis_ext_clk~6       ; out              ;
; |zadanie|stis_ext_clk~7       ; |zadanie|stis_ext_clk~7       ; out              ;
; |zadanie|tis_ext_clk~0        ; |zadanie|tis_ext_clk~0        ; out              ;
; |zadanie|tis_ext_clk~1        ; |zadanie|tis_ext_clk~1        ; out              ;
; |zadanie|tis_ext_clk~2        ; |zadanie|tis_ext_clk~2        ; out              ;
; |zadanie|tis_ext_clk~3        ; |zadanie|tis_ext_clk~3        ; out              ;
; |zadanie|dtis_ext_clk~4       ; |zadanie|dtis_ext_clk~4       ; out              ;
; |zadanie|dtis_ext_clk~5       ; |zadanie|dtis_ext_clk~5       ; out              ;
; |zadanie|dtis_ext_clk~6       ; |zadanie|dtis_ext_clk~6       ; out              ;
; |zadanie|dtis_ext_clk~7       ; |zadanie|dtis_ext_clk~7       ; out              ;
; |zadanie|stis_ext_clk~8       ; |zadanie|stis_ext_clk~8       ; out              ;
; |zadanie|stis_ext_clk~9       ; |zadanie|stis_ext_clk~9       ; out              ;
; |zadanie|stis_ext_clk~10      ; |zadanie|stis_ext_clk~10      ; out              ;
; |zadanie|stis_ext_clk~11      ; |zadanie|stis_ext_clk~11      ; out              ;
; |zadanie|sot_ext_clk~0        ; |zadanie|sot_ext_clk~0        ; out              ;
; |zadanie|sot_ext_clk~1        ; |zadanie|sot_ext_clk~1        ; out              ;
; |zadanie|sot_ext_clk~3        ; |zadanie|sot_ext_clk~3        ; out              ;
; |zadanie|tis_ext_clk~4        ; |zadanie|tis_ext_clk~4        ; out              ;
; |zadanie|tis_ext_clk~5        ; |zadanie|tis_ext_clk~5        ; out              ;
; |zadanie|tis_ext_clk~6        ; |zadanie|tis_ext_clk~6        ; out              ;
; |zadanie|tis_ext_clk~7        ; |zadanie|tis_ext_clk~7        ; out              ;
; |zadanie|dtis_ext_clk~8       ; |zadanie|dtis_ext_clk~8       ; out              ;
; |zadanie|dtis_ext_clk~9       ; |zadanie|dtis_ext_clk~9       ; out              ;
; |zadanie|dtis_ext_clk~10      ; |zadanie|dtis_ext_clk~10      ; out              ;
; |zadanie|dtis_ext_clk~11      ; |zadanie|dtis_ext_clk~11      ; out              ;
; |zadanie|stis_ext_clk~12      ; |zadanie|stis_ext_clk~12      ; out              ;
; |zadanie|stis_ext_clk~13      ; |zadanie|stis_ext_clk~13      ; out              ;
; |zadanie|stis_ext_clk~14      ; |zadanie|stis_ext_clk~14      ; out              ;
; |zadanie|stis_ext_clk~15      ; |zadanie|stis_ext_clk~15      ; out              ;
; |zadanie|sot_ext_clk~4        ; |zadanie|sot_ext_clk~4        ; out              ;
; |zadanie|sot_ext_clk~5        ; |zadanie|sot_ext_clk~5        ; out              ;
; |zadanie|sot_ext_clk~6        ; |zadanie|sot_ext_clk~6        ; out              ;
; |zadanie|tis_ext_clk~8        ; |zadanie|tis_ext_clk~8        ; out              ;
; |zadanie|tis_ext_clk~9        ; |zadanie|tis_ext_clk~9        ; out              ;
; |zadanie|tis_ext_clk~10       ; |zadanie|tis_ext_clk~10       ; out              ;
; |zadanie|tis_ext_clk~11       ; |zadanie|tis_ext_clk~11       ; out              ;
; |zadanie|dtis_ext_clk~12      ; |zadanie|dtis_ext_clk~12      ; out              ;
; |zadanie|dtis_ext_clk~13      ; |zadanie|dtis_ext_clk~13      ; out              ;
; |zadanie|dtis_ext_clk~14      ; |zadanie|dtis_ext_clk~14      ; out              ;
; |zadanie|dtis_ext_clk~15      ; |zadanie|dtis_ext_clk~15      ; out              ;
; |zadanie|stis_ext_clk~16      ; |zadanie|stis_ext_clk~16      ; out              ;
; |zadanie|stis_ext_clk~17      ; |zadanie|stis_ext_clk~17      ; out              ;
; |zadanie|stis_ext_clk~18      ; |zadanie|stis_ext_clk~18      ; out              ;
; |zadanie|stis_ext_clk~19      ; |zadanie|stis_ext_clk~19      ; out              ;
; |zadanie|sot_ext_clk[3]       ; |zadanie|sot_ext_clk[3]       ; regout           ;
; |zadanie|sot_ext_clk[2]       ; |zadanie|sot_ext_clk[2]       ; regout           ;
; |zadanie|sot_ext_clk[1]       ; |zadanie|sot_ext_clk[1]       ; regout           ;
; |zadanie|tis_ext_clk[3]       ; |zadanie|tis_ext_clk[3]       ; regout           ;
; |zadanie|tis_ext_clk[2]       ; |zadanie|tis_ext_clk[2]       ; regout           ;
; |zadanie|tis_ext_clk[1]       ; |zadanie|tis_ext_clk[1]       ; regout           ;
; |zadanie|tis_ext_clk[0]       ; |zadanie|tis_ext_clk[0]       ; regout           ;
; |zadanie|dtis_ext_clk[3]      ; |zadanie|dtis_ext_clk[3]      ; regout           ;
; |zadanie|dtis_ext_clk[2]      ; |zadanie|dtis_ext_clk[2]      ; regout           ;
; |zadanie|dtis_ext_clk[1]      ; |zadanie|dtis_ext_clk[1]      ; regout           ;
; |zadanie|dtis_ext_clk[0]      ; |zadanie|dtis_ext_clk[0]      ; regout           ;
; |zadanie|stis_ext_clk[3]      ; |zadanie|stis_ext_clk[3]      ; regout           ;
; |zadanie|stis_ext_clk[2]      ; |zadanie|stis_ext_clk[2]      ; regout           ;
; |zadanie|stis_ext_clk[1]      ; |zadanie|stis_ext_clk[1]      ; regout           ;
; |zadanie|segments_bit~0       ; |zadanie|segments_bit~0       ; out              ;
; |zadanie|segments_bit~1       ; |zadanie|segments_bit~1       ; out              ;
; |zadanie|segments_bit~2       ; |zadanie|segments_bit~2       ; out              ;
; |zadanie|segments_bit~3       ; |zadanie|segments_bit~3       ; out              ;
; |zadanie|segments_bit~4       ; |zadanie|segments_bit~4       ; out              ;
; |zadanie|segments_bit~5       ; |zadanie|segments_bit~5       ; out              ;
; |zadanie|segments_bit~6       ; |zadanie|segments_bit~6       ; out              ;
; |zadanie|segments_bit~7       ; |zadanie|segments_bit~7       ; out              ;
; |zadanie|discharge_flag~0     ; |zadanie|discharge_flag~0     ; out              ;
; |zadanie|discharge_flag~1     ; |zadanie|discharge_flag~1     ; out              ;
; |zadanie|discharge_flag~2     ; |zadanie|discharge_flag~2     ; out              ;
; |zadanie|discharge_flag~3     ; |zadanie|discharge_flag~3     ; out              ;
; |zadanie|discharge_flag~4     ; |zadanie|discharge_flag~4     ; out              ;
; |zadanie|discharge_flag~5     ; |zadanie|discharge_flag~5     ; out              ;
; |zadanie|stis_ext_clk[0]      ; |zadanie|stis_ext_clk[0]      ; regout           ;
; |zadanie|segments_bit~8       ; |zadanie|segments_bit~8       ; out              ;
; |zadanie|segments_bit~9       ; |zadanie|segments_bit~9       ; out              ;
; |zadanie|segments_bit~10      ; |zadanie|segments_bit~10      ; out              ;
; |zadanie|segments_bit~11      ; |zadanie|segments_bit~11      ; out              ;
; |zadanie|segments_bit~12      ; |zadanie|segments_bit~12      ; out              ;
; |zadanie|segments_bit~13      ; |zadanie|segments_bit~13      ; out              ;
; |zadanie|segments_bit~14      ; |zadanie|segments_bit~14      ; out              ;
; |zadanie|segments_bit~15      ; |zadanie|segments_bit~15      ; out              ;
; |zadanie|discharge_flag~6     ; |zadanie|discharge_flag~6     ; out              ;
; |zadanie|discharge_flag~7     ; |zadanie|discharge_flag~7     ; out              ;
; |zadanie|discharge_flag~8     ; |zadanie|discharge_flag~8     ; out              ;
; |zadanie|discharge_flag~9     ; |zadanie|discharge_flag~9     ; out              ;
; |zadanie|discharge_flag~10    ; |zadanie|discharge_flag~10    ; out              ;
; |zadanie|discharge_flag~11    ; |zadanie|discharge_flag~11    ; out              ;
; |zadanie|segments_bit~16      ; |zadanie|segments_bit~16      ; out              ;
; |zadanie|segments_bit~17      ; |zadanie|segments_bit~17      ; out              ;
; |zadanie|segments_bit~18      ; |zadanie|segments_bit~18      ; out              ;
; |zadanie|segments_bit~19      ; |zadanie|segments_bit~19      ; out              ;
; |zadanie|segments_bit~20      ; |zadanie|segments_bit~20      ; out              ;
; |zadanie|segments_bit~21      ; |zadanie|segments_bit~21      ; out              ;
; |zadanie|segments_bit~22      ; |zadanie|segments_bit~22      ; out              ;
; |zadanie|segments_bit~23      ; |zadanie|segments_bit~23      ; out              ;
; |zadanie|discharge_flag~12    ; |zadanie|discharge_flag~12    ; out              ;
; |zadanie|discharge_flag~13    ; |zadanie|discharge_flag~13    ; out              ;
; |zadanie|discharge_flag~14    ; |zadanie|discharge_flag~14    ; out              ;
; |zadanie|discharge_flag~15    ; |zadanie|discharge_flag~15    ; out              ;
; |zadanie|discharge_flag~16    ; |zadanie|discharge_flag~16    ; out              ;
; |zadanie|discharge_flag~17    ; |zadanie|discharge_flag~17    ; out              ;
; |zadanie|segments_bit[7]~reg0 ; |zadanie|segments_bit[7]~reg0 ; regout           ;
; |zadanie|segments_bit~24      ; |zadanie|segments_bit~24      ; out              ;
; |zadanie|segments_bit~25      ; |zadanie|segments_bit~25      ; out              ;
; |zadanie|segments_bit~26      ; |zadanie|segments_bit~26      ; out              ;
; |zadanie|segments_bit~27      ; |zadanie|segments_bit~27      ; out              ;
; |zadanie|segments_bit~28      ; |zadanie|segments_bit~28      ; out              ;
; |zadanie|segments_bit~29      ; |zadanie|segments_bit~29      ; out              ;
; |zadanie|segments_bit~30      ; |zadanie|segments_bit~30      ; out              ;
; |zadanie|segments_bit~31      ; |zadanie|segments_bit~31      ; out              ;
; |zadanie|discharge_flag~18    ; |zadanie|discharge_flag~18    ; out              ;
; |zadanie|discharge_flag~19    ; |zadanie|discharge_flag~19    ; out              ;
; |zadanie|discharge_flag~20    ; |zadanie|discharge_flag~20    ; out              ;
; |zadanie|discharge_flag~21    ; |zadanie|discharge_flag~21    ; out              ;
; |zadanie|discharge_flag~22    ; |zadanie|discharge_flag~22    ; out              ;
; |zadanie|discharge_flag~23    ; |zadanie|discharge_flag~23    ; out              ;
; |zadanie|segments_bit~32      ; |zadanie|segments_bit~32      ; out              ;
; |zadanie|segments_bit~33      ; |zadanie|segments_bit~33      ; out              ;
; |zadanie|segments_bit~34      ; |zadanie|segments_bit~34      ; out              ;
; |zadanie|segments_bit~35      ; |zadanie|segments_bit~35      ; out              ;
; |zadanie|segments_bit~36      ; |zadanie|segments_bit~36      ; out              ;
; |zadanie|segments_bit~37      ; |zadanie|segments_bit~37      ; out              ;
; |zadanie|segments_bit~38      ; |zadanie|segments_bit~38      ; out              ;
; |zadanie|segments_bit~39      ; |zadanie|segments_bit~39      ; out              ;
; |zadanie|discharge_flag~24    ; |zadanie|discharge_flag~24    ; out              ;
; |zadanie|discharge_flag~25    ; |zadanie|discharge_flag~25    ; out              ;
; |zadanie|discharge_flag~26    ; |zadanie|discharge_flag~26    ; out              ;
; |zadanie|discharge_flag~27    ; |zadanie|discharge_flag~27    ; out              ;
; |zadanie|discharge_flag~28    ; |zadanie|discharge_flag~28    ; out              ;
; |zadanie|discharge_flag~29    ; |zadanie|discharge_flag~29    ; out              ;
; |zadanie|segments_bit[6]~reg0 ; |zadanie|segments_bit[6]~reg0 ; regout           ;
; |zadanie|segments_bit[5]~reg0 ; |zadanie|segments_bit[5]~reg0 ; regout           ;
; |zadanie|segments_bit~40      ; |zadanie|segments_bit~40      ; out              ;
; |zadanie|segments_bit~41      ; |zadanie|segments_bit~41      ; out              ;
; |zadanie|segments_bit~42      ; |zadanie|segments_bit~42      ; out              ;
; |zadanie|segments_bit~43      ; |zadanie|segments_bit~43      ; out              ;
; |zadanie|segments_bit~44      ; |zadanie|segments_bit~44      ; out              ;
; |zadanie|segments_bit~45      ; |zadanie|segments_bit~45      ; out              ;
; |zadanie|segments_bit~46      ; |zadanie|segments_bit~46      ; out              ;
; |zadanie|segments_bit~47      ; |zadanie|segments_bit~47      ; out              ;
; |zadanie|discharge_flag~30    ; |zadanie|discharge_flag~30    ; out              ;
; |zadanie|discharge_flag~31    ; |zadanie|discharge_flag~31    ; out              ;
; |zadanie|discharge_flag~32    ; |zadanie|discharge_flag~32    ; out              ;
; |zadanie|discharge_flag~33    ; |zadanie|discharge_flag~33    ; out              ;
; |zadanie|discharge_flag~34    ; |zadanie|discharge_flag~34    ; out              ;
; |zadanie|discharge_flag~35    ; |zadanie|discharge_flag~35    ; out              ;
; |zadanie|segments[0]~0        ; |zadanie|segments[0]~0        ; out              ;
; |zadanie|segments_bit[4]~reg0 ; |zadanie|segments_bit[4]~reg0 ; regout           ;
; |zadanie|segments_bit[3]~reg0 ; |zadanie|segments_bit[3]~reg0 ; regout           ;
; |zadanie|segments_bit[2]~reg0 ; |zadanie|segments_bit[2]~reg0 ; regout           ;
; |zadanie|segments_bit[1]~reg0 ; |zadanie|segments_bit[1]~reg0 ; regout           ;
; |zadanie|segments_bit[0]~reg0 ; |zadanie|segments_bit[0]~reg0 ; regout           ;
; |zadanie|discharge_flag.000   ; |zadanie|discharge_flag.000   ; regout           ;
; |zadanie|counter~0            ; |zadanie|counter~0            ; out              ;
; |zadanie|counter~1            ; |zadanie|counter~1            ; out              ;
; |zadanie|counter~2            ; |zadanie|counter~2            ; out              ;
; |zadanie|counter~3            ; |zadanie|counter~3            ; out              ;
; |zadanie|counter~4            ; |zadanie|counter~4            ; out              ;
; |zadanie|counter~5            ; |zadanie|counter~5            ; out              ;
; |zadanie|counter~6            ; |zadanie|counter~6            ; out              ;
; |zadanie|counter~7            ; |zadanie|counter~7            ; out              ;
; |zadanie|counter~8            ; |zadanie|counter~8            ; out              ;
; |zadanie|counter~9            ; |zadanie|counter~9            ; out              ;
; |zadanie|counter~10           ; |zadanie|counter~10           ; out              ;
; |zadanie|counter~11           ; |zadanie|counter~11           ; out              ;
; |zadanie|discharge_flag.001   ; |zadanie|discharge_flag.001   ; regout           ;
; |zadanie|discharge_flag.010   ; |zadanie|discharge_flag.010   ; regout           ;
; |zadanie|discharge_flag.011   ; |zadanie|discharge_flag.011   ; regout           ;
; |zadanie|discharge_flag.100   ; |zadanie|discharge_flag.100   ; regout           ;
; |zadanie|discharge_flag.101   ; |zadanie|discharge_flag.101   ; regout           ;
; |zadanie|counter_tic[18]      ; |zadanie|counter_tic[18]      ; regout           ;
; |zadanie|counter_tic[17]      ; |zadanie|counter_tic[17]      ; regout           ;
; |zadanie|counter_tic[16]      ; |zadanie|counter_tic[16]      ; regout           ;
; |zadanie|counter_tic[15]      ; |zadanie|counter_tic[15]      ; regout           ;
; |zadanie|counter_tic[14]      ; |zadanie|counter_tic[14]      ; regout           ;
; |zadanie|counter_tic[13]      ; |zadanie|counter_tic[13]      ; regout           ;
; |zadanie|reset                ; |zadanie|reset                ; regout           ;
; |zadanie|counter[25]          ; |zadanie|counter[25]          ; regout           ;
; |zadanie|counter[24]          ; |zadanie|counter[24]          ; regout           ;
; |zadanie|counter[23]          ; |zadanie|counter[23]          ; regout           ;
; |zadanie|counter[22]          ; |zadanie|counter[22]          ; regout           ;
; |zadanie|counter[21]          ; |zadanie|counter[21]          ; regout           ;
; |zadanie|counter[20]          ; |zadanie|counter[20]          ; regout           ;
; |zadanie|counter[19]          ; |zadanie|counter[19]          ; regout           ;
; |zadanie|counter[18]          ; |zadanie|counter[18]          ; regout           ;
; |zadanie|counter[17]          ; |zadanie|counter[17]          ; regout           ;
; |zadanie|counter[16]          ; |zadanie|counter[16]          ; regout           ;
; |zadanie|counter[15]          ; |zadanie|counter[15]          ; regout           ;
; |zadanie|counter[14]          ; |zadanie|counter[14]          ; regout           ;
; |zadanie|counter[13]          ; |zadanie|counter[13]          ; regout           ;
; |zadanie|code[3]              ; |zadanie|code[3]              ; regout           ;
; |zadanie|code[2]              ; |zadanie|code[2]              ; regout           ;
; |zadanie|code[1]              ; |zadanie|code[1]              ; regout           ;
; |zadanie|code[0]              ; |zadanie|code[0]              ; regout           ;
; |zadanie|code1[3]             ; |zadanie|code1[3]             ; regout           ;
; |zadanie|code1[2]             ; |zadanie|code1[2]             ; regout           ;
; |zadanie|code1[1]             ; |zadanie|code1[1]             ; regout           ;
; |zadanie|code1[0]             ; |zadanie|code1[0]             ; regout           ;
; |zadanie|code2[3]             ; |zadanie|code2[3]             ; regout           ;
; |zadanie|code2[2]             ; |zadanie|code2[2]             ; regout           ;
; |zadanie|code2[1]             ; |zadanie|code2[1]             ; regout           ;
; |zadanie|code2[0]             ; |zadanie|code2[0]             ; regout           ;
; |zadanie|code3[3]             ; |zadanie|code3[3]             ; regout           ;
; |zadanie|code3[2]             ; |zadanie|code3[2]             ; regout           ;
; |zadanie|code3[1]             ; |zadanie|code3[1]             ; regout           ;
; |zadanie|code3[0]             ; |zadanie|code3[0]             ; regout           ;
; |zadanie|code4[3]             ; |zadanie|code4[3]             ; regout           ;
; |zadanie|code4[2]             ; |zadanie|code4[2]             ; regout           ;
; |zadanie|WideOr0              ; |zadanie|WideOr0              ; out0             ;
; |zadanie|WideOr1              ; |zadanie|WideOr1              ; out0             ;
; |zadanie|code4[1]             ; |zadanie|code4[1]             ; regout           ;
; |zadanie|WideOr2              ; |zadanie|WideOr2              ; out0             ;
; |zadanie|WideOr3              ; |zadanie|WideOr3              ; out0             ;
; |zadanie|WideOr4              ; |zadanie|WideOr4              ; out0             ;
; |zadanie|code4[0]             ; |zadanie|code4[0]             ; regout           ;
; |zadanie|WideOr5              ; |zadanie|WideOr5              ; out0             ;
; |zadanie|WideOr6              ; |zadanie|WideOr6              ; out0             ;
; |zadanie|WideOr7              ; |zadanie|WideOr7              ; out0             ;
; |zadanie|WideOr8              ; |zadanie|WideOr8              ; out0             ;
; |zadanie|code5[3]             ; |zadanie|code5[3]             ; regout           ;
; |zadanie|WideOr9              ; |zadanie|WideOr9              ; out0             ;
; |zadanie|WideOr10             ; |zadanie|WideOr10             ; out0             ;
; |zadanie|segments[6]$latch    ; |zadanie|segments[6]$latch    ; out              ;
; |zadanie|WideOr11             ; |zadanie|WideOr11             ; out0             ;
; |zadanie|segments[7]~1        ; |zadanie|segments[7]~1        ; out0             ;
; |zadanie|WideOr12             ; |zadanie|WideOr12             ; out0             ;
; |zadanie|segments[7]~2        ; |zadanie|segments[7]~2        ; out              ;
; |zadanie|WideOr13             ; |zadanie|WideOr13             ; out0             ;
; |zadanie|code5[0]             ; |zadanie|code5[0]             ; regout           ;
; |zadanie|segments[7]~3        ; |zadanie|segments[7]~3        ; out0             ;
; |zadanie|segments[5]$latch    ; |zadanie|segments[5]$latch    ; out              ;
; |zadanie|WideOr14             ; |zadanie|WideOr14             ; out0             ;
; |zadanie|WideOr15             ; |zadanie|WideOr15             ; out0             ;
; |zadanie|WideOr16             ; |zadanie|WideOr16             ; out0             ;
; |zadanie|segments[6]~4        ; |zadanie|segments[6]~4        ; out              ;
; |zadanie|WideOr17             ; |zadanie|WideOr17             ; out0             ;
; |zadanie|segments[4]$latch    ; |zadanie|segments[4]$latch    ; out              ;
; |zadanie|WideOr18             ; |zadanie|WideOr18             ; out0             ;
; |zadanie|WideOr19             ; |zadanie|WideOr19             ; out0             ;
; |zadanie|segments[5]~5        ; |zadanie|segments[5]~5        ; out              ;
; |zadanie|WideOr20             ; |zadanie|WideOr20             ; out0             ;
; |zadanie|segments[7]~6        ; |zadanie|segments[7]~6        ; out              ;
; |zadanie|segments[6]~7        ; |zadanie|segments[6]~7        ; out              ;
; |zadanie|segments[5]~8        ; |zadanie|segments[5]~8        ; out              ;
; |zadanie|segments[4]~9        ; |zadanie|segments[4]~9        ; out              ;
; |zadanie|segments[3]~10       ; |zadanie|segments[3]~10       ; out              ;
; |zadanie|segments[2]~11       ; |zadanie|segments[2]~11       ; out              ;
; |zadanie|segments[1]~12       ; |zadanie|segments[1]~12       ; out              ;
; |zadanie|segments[3]$latch    ; |zadanie|segments[3]$latch    ; out              ;
; |zadanie|WideOr21             ; |zadanie|WideOr21             ; out0             ;
; |zadanie|WideOr22             ; |zadanie|WideOr22             ; out0             ;
; |zadanie|WideOr23             ; |zadanie|WideOr23             ; out0             ;
; |zadanie|segments[4]~13       ; |zadanie|segments[4]~13       ; out              ;
; |zadanie|WideOr24             ; |zadanie|WideOr24             ; out0             ;
; |zadanie|segments[2]$latch    ; |zadanie|segments[2]$latch    ; out              ;
; |zadanie|WideOr25             ; |zadanie|WideOr25             ; out0             ;
; |zadanie|WideOr26             ; |zadanie|WideOr26             ; out0             ;
; |zadanie|segments[3]~14       ; |zadanie|segments[3]~14       ; out              ;
; |zadanie|WideOr27             ; |zadanie|WideOr27             ; out0             ;
; |zadanie|code5[1]             ; |zadanie|code5[1]             ; regout           ;
; |zadanie|segments[7]~15       ; |zadanie|segments[7]~15       ; out0             ;
; |zadanie|segments[7]~16       ; |zadanie|segments[7]~16       ; out              ;
; |zadanie|segments[6]~17       ; |zadanie|segments[6]~17       ; out              ;
; |zadanie|segments[5]~18       ; |zadanie|segments[5]~18       ; out              ;
; |zadanie|segments[4]~19       ; |zadanie|segments[4]~19       ; out              ;
; |zadanie|segments[3]~20       ; |zadanie|segments[3]~20       ; out              ;
; |zadanie|segments[2]~21       ; |zadanie|segments[2]~21       ; out              ;
; |zadanie|segments[1]~22       ; |zadanie|segments[1]~22       ; out              ;
; |zadanie|segments[1]$latch    ; |zadanie|segments[1]$latch    ; out              ;
; |zadanie|WideOr28             ; |zadanie|WideOr28             ; out0             ;
; |zadanie|WideOr29             ; |zadanie|WideOr29             ; out0             ;
; |zadanie|WideOr30             ; |zadanie|WideOr30             ; out0             ;
; |zadanie|segments[2]~23       ; |zadanie|segments[2]~23       ; out              ;
; |zadanie|WideOr31             ; |zadanie|WideOr31             ; out0             ;
; |zadanie|comb~0               ; |zadanie|comb~0               ; out0             ;
; |zadanie|WideOr32             ; |zadanie|WideOr32             ; out0             ;
; |zadanie|WideOr33             ; |zadanie|WideOr33             ; out0             ;
; |zadanie|segments[1]~24       ; |zadanie|segments[1]~24       ; out              ;
; |zadanie|WideOr34             ; |zadanie|WideOr34             ; out0             ;
; |zadanie|segments[7]~25       ; |zadanie|segments[7]~25       ; out0             ;
; |zadanie|segments[7]~26       ; |zadanie|segments[7]~26       ; out              ;
; |zadanie|segments[6]~27       ; |zadanie|segments[6]~27       ; out              ;
; |zadanie|segments[5]~28       ; |zadanie|segments[5]~28       ; out              ;
; |zadanie|segments[4]~29       ; |zadanie|segments[4]~29       ; out              ;
; |zadanie|segments[3]~30       ; |zadanie|segments[3]~30       ; out              ;
; |zadanie|segments[2]~31       ; |zadanie|segments[2]~31       ; out              ;
; |zadanie|segments[1]~32       ; |zadanie|segments[1]~32       ; out              ;
; |zadanie|WideOr35             ; |zadanie|WideOr35             ; out0             ;
; |zadanie|WideOr36             ; |zadanie|WideOr36             ; out0             ;
; |zadanie|WideOr37             ; |zadanie|WideOr37             ; out0             ;
; |zadanie|WideOr38             ; |zadanie|WideOr38             ; out0             ;
; |zadanie|segments[0]~33       ; |zadanie|segments[0]~33       ; out              ;
; |zadanie|WideOr39             ; |zadanie|WideOr39             ; out0             ;
; |zadanie|segments[0]~34       ; |zadanie|segments[0]~34       ; out              ;
; |zadanie|WideOr40             ; |zadanie|WideOr40             ; out0             ;
; |zadanie|WideOr41             ; |zadanie|WideOr41             ; out0             ;
; |zadanie|code5[2]             ; |zadanie|code5[2]             ; regout           ;
; |zadanie|segments[7]~35       ; |zadanie|segments[7]~35       ; out0             ;
; |zadanie|segments[7]~36       ; |zadanie|segments[7]~36       ; out              ;
; |zadanie|segments[6]~37       ; |zadanie|segments[6]~37       ; out              ;
; |zadanie|segments[5]~38       ; |zadanie|segments[5]~38       ; out              ;
; |zadanie|segments[4]~39       ; |zadanie|segments[4]~39       ; out              ;
; |zadanie|segments[3]~40       ; |zadanie|segments[3]~40       ; out              ;
; |zadanie|segments[2]~41       ; |zadanie|segments[2]~41       ; out              ;
; |zadanie|segments[1]~42       ; |zadanie|segments[1]~42       ; out              ;
; |zadanie|segments[0]$latch    ; |zadanie|segments[0]$latch    ; out              ;
; |zadanie|comb~1               ; |zadanie|comb~1               ; out0             ;
; |zadanie|segments[7]$latch    ; |zadanie|segments[7]$latch    ; out              ;
; |zadanie|led0                 ; |zadanie|led0                 ; pin_out          ;
; |zadanie|led1                 ; |zadanie|led1                 ; pin_out          ;
; |zadanie|segments[0]          ; |zadanie|segments[0]          ; pin_out          ;
; |zadanie|segments[1]          ; |zadanie|segments[1]          ; pin_out          ;
; |zadanie|segments[2]          ; |zadanie|segments[2]          ; pin_out          ;
; |zadanie|segments[3]          ; |zadanie|segments[3]          ; pin_out          ;
; |zadanie|segments[4]          ; |zadanie|segments[4]          ; pin_out          ;
; |zadanie|segments[5]          ; |zadanie|segments[5]          ; pin_out          ;
; |zadanie|segments[6]          ; |zadanie|segments[6]          ; pin_out          ;
; |zadanie|segments[7]          ; |zadanie|segments[7]          ; pin_out          ;
; |zadanie|segments_bit[0]      ; |zadanie|segments_bit[0]      ; pin_out          ;
; |zadanie|segments_bit[1]      ; |zadanie|segments_bit[1]      ; pin_out          ;
; |zadanie|segments_bit[2]      ; |zadanie|segments_bit[2]      ; pin_out          ;
; |zadanie|segments_bit[3]      ; |zadanie|segments_bit[3]      ; pin_out          ;
; |zadanie|segments_bit[4]      ; |zadanie|segments_bit[4]      ; pin_out          ;
; |zadanie|segments_bit[5]      ; |zadanie|segments_bit[5]      ; pin_out          ;
; |zadanie|segments_bit[6]      ; |zadanie|segments_bit[6]      ; pin_out          ;
; |zadanie|segments_bit[7]      ; |zadanie|segments_bit[7]      ; pin_out          ;
; |zadanie|discharge_flag.101~0 ; |zadanie|discharge_flag.101~0 ; out0             ;
; |zadanie|discharge_flag~38    ; |zadanie|discharge_flag~38    ; out0             ;
; |zadanie|discharge_flag.001~0 ; |zadanie|discharge_flag.001~0 ; out0             ;
; |zadanie|discharge_flag~40    ; |zadanie|discharge_flag~40    ; out0             ;
; |zadanie|discharge_flag.010~0 ; |zadanie|discharge_flag.010~0 ; out0             ;
; |zadanie|discharge_flag~42    ; |zadanie|discharge_flag~42    ; out0             ;
; |zadanie|discharge_flag.011~0 ; |zadanie|discharge_flag.011~0 ; out0             ;
; |zadanie|discharge_flag~44    ; |zadanie|discharge_flag~44    ; out0             ;
; |zadanie|discharge_flag.100~0 ; |zadanie|discharge_flag.100~0 ; out0             ;
; |zadanie|discharge_flag~46    ; |zadanie|discharge_flag~46    ; out0             ;
; |zadanie|discharge_flag.000~0 ; |zadanie|discharge_flag.000~0 ; out0             ;
; |zadanie|discharge_flag~48    ; |zadanie|discharge_flag~48    ; out0             ;
; |zadanie|Decoder0~0           ; |zadanie|Decoder0~0           ; out              ;
; |zadanie|Decoder0~1           ; |zadanie|Decoder0~1           ; out              ;
; |zadanie|Decoder0~2           ; |zadanie|Decoder0~2           ; out              ;
; |zadanie|Decoder0~3           ; |zadanie|Decoder0~3           ; out              ;
; |zadanie|Decoder0~4           ; |zadanie|Decoder0~4           ; out              ;
; |zadanie|Decoder0~5           ; |zadanie|Decoder0~5           ; out              ;
; |zadanie|Decoder0~6           ; |zadanie|Decoder0~6           ; out              ;
; |zadanie|Decoder0~7           ; |zadanie|Decoder0~7           ; out              ;
; |zadanie|Decoder0~8           ; |zadanie|Decoder0~8           ; out              ;
; |zadanie|Decoder0~9           ; |zadanie|Decoder0~9           ; out              ;
; |zadanie|Decoder0~10          ; |zadanie|Decoder0~10          ; out              ;
; |zadanie|Decoder0~11          ; |zadanie|Decoder0~11          ; out              ;
; |zadanie|Decoder0~12          ; |zadanie|Decoder0~12          ; out              ;
; |zadanie|Decoder0~13          ; |zadanie|Decoder0~13          ; out              ;
; |zadanie|Decoder0~14          ; |zadanie|Decoder0~14          ; out              ;
; |zadanie|Decoder1~0           ; |zadanie|Decoder1~0           ; out              ;
; |zadanie|Decoder1~1           ; |zadanie|Decoder1~1           ; out              ;
; |zadanie|Decoder1~2           ; |zadanie|Decoder1~2           ; out              ;
; |zadanie|Decoder1~3           ; |zadanie|Decoder1~3           ; out              ;
; |zadanie|Decoder1~4           ; |zadanie|Decoder1~4           ; out              ;
; |zadanie|Decoder1~5           ; |zadanie|Decoder1~5           ; out              ;
; |zadanie|Decoder1~6           ; |zadanie|Decoder1~6           ; out              ;
; |zadanie|Decoder1~7           ; |zadanie|Decoder1~7           ; out              ;
; |zadanie|Decoder1~8           ; |zadanie|Decoder1~8           ; out              ;
; |zadanie|Decoder1~9           ; |zadanie|Decoder1~9           ; out              ;
; |zadanie|Decoder1~10          ; |zadanie|Decoder1~10          ; out              ;
; |zadanie|Decoder1~11          ; |zadanie|Decoder1~11          ; out              ;
; |zadanie|Decoder1~12          ; |zadanie|Decoder1~12          ; out              ;
; |zadanie|Decoder1~13          ; |zadanie|Decoder1~13          ; out              ;
; |zadanie|Decoder1~14          ; |zadanie|Decoder1~14          ; out              ;
; |zadanie|Decoder2~0           ; |zadanie|Decoder2~0           ; out              ;
; |zadanie|Decoder2~1           ; |zadanie|Decoder2~1           ; out              ;
; |zadanie|Decoder2~2           ; |zadanie|Decoder2~2           ; out              ;
; |zadanie|Decoder2~3           ; |zadanie|Decoder2~3           ; out              ;
; |zadanie|Decoder2~4           ; |zadanie|Decoder2~4           ; out              ;
; |zadanie|Decoder2~5           ; |zadanie|Decoder2~5           ; out              ;
; |zadanie|Decoder2~6           ; |zadanie|Decoder2~6           ; out              ;
; |zadanie|Decoder2~7           ; |zadanie|Decoder2~7           ; out              ;
; |zadanie|Decoder2~8           ; |zadanie|Decoder2~8           ; out              ;
; |zadanie|Decoder2~9           ; |zadanie|Decoder2~9           ; out              ;
; |zadanie|Decoder2~10          ; |zadanie|Decoder2~10          ; out              ;
; |zadanie|Decoder2~11          ; |zadanie|Decoder2~11          ; out              ;
; |zadanie|Decoder2~12          ; |zadanie|Decoder2~12          ; out              ;
; |zadanie|Decoder2~13          ; |zadanie|Decoder2~13          ; out              ;
; |zadanie|Decoder2~14          ; |zadanie|Decoder2~14          ; out              ;
; |zadanie|Decoder3~0           ; |zadanie|Decoder3~0           ; out              ;
; |zadanie|Decoder3~1           ; |zadanie|Decoder3~1           ; out              ;
; |zadanie|Decoder3~2           ; |zadanie|Decoder3~2           ; out              ;
; |zadanie|Decoder3~3           ; |zadanie|Decoder3~3           ; out              ;
; |zadanie|Decoder3~4           ; |zadanie|Decoder3~4           ; out              ;
; |zadanie|Decoder3~5           ; |zadanie|Decoder3~5           ; out              ;
; |zadanie|Decoder3~6           ; |zadanie|Decoder3~6           ; out              ;
; |zadanie|Decoder3~7           ; |zadanie|Decoder3~7           ; out              ;
; |zadanie|Decoder3~8           ; |zadanie|Decoder3~8           ; out              ;
; |zadanie|Decoder3~9           ; |zadanie|Decoder3~9           ; out              ;
; |zadanie|Decoder3~10          ; |zadanie|Decoder3~10          ; out              ;
; |zadanie|Decoder3~11          ; |zadanie|Decoder3~11          ; out              ;
; |zadanie|Decoder3~12          ; |zadanie|Decoder3~12          ; out              ;
; |zadanie|Decoder3~13          ; |zadanie|Decoder3~13          ; out              ;
; |zadanie|Decoder3~14          ; |zadanie|Decoder3~14          ; out              ;
; |zadanie|Decoder4~0           ; |zadanie|Decoder4~0           ; out              ;
; |zadanie|Decoder4~1           ; |zadanie|Decoder4~1           ; out              ;
; |zadanie|Decoder4~2           ; |zadanie|Decoder4~2           ; out              ;
; |zadanie|Decoder4~3           ; |zadanie|Decoder4~3           ; out              ;
; |zadanie|Decoder4~4           ; |zadanie|Decoder4~4           ; out              ;
; |zadanie|Decoder4~5           ; |zadanie|Decoder4~5           ; out              ;
; |zadanie|Decoder4~6           ; |zadanie|Decoder4~6           ; out              ;
; |zadanie|Decoder4~7           ; |zadanie|Decoder4~7           ; out              ;
; |zadanie|Decoder4~8           ; |zadanie|Decoder4~8           ; out              ;
; |zadanie|Decoder4~9           ; |zadanie|Decoder4~9           ; out              ;
; |zadanie|Decoder4~10          ; |zadanie|Decoder4~10          ; out              ;
; |zadanie|Decoder4~11          ; |zadanie|Decoder4~11          ; out              ;
; |zadanie|Decoder4~12          ; |zadanie|Decoder4~12          ; out              ;
; |zadanie|Decoder4~13          ; |zadanie|Decoder4~13          ; out              ;
; |zadanie|Decoder4~14          ; |zadanie|Decoder4~14          ; out              ;
; |zadanie|Decoder5~0           ; |zadanie|Decoder5~0           ; out              ;
; |zadanie|Decoder5~1           ; |zadanie|Decoder5~1           ; out              ;
; |zadanie|Decoder5~2           ; |zadanie|Decoder5~2           ; out              ;
; |zadanie|Decoder5~3           ; |zadanie|Decoder5~3           ; out              ;
; |zadanie|Decoder5~4           ; |zadanie|Decoder5~4           ; out              ;
; |zadanie|Decoder5~5           ; |zadanie|Decoder5~5           ; out              ;
; |zadanie|Decoder5~6           ; |zadanie|Decoder5~6           ; out              ;
; |zadanie|Decoder5~7           ; |zadanie|Decoder5~7           ; out              ;
; |zadanie|Decoder5~8           ; |zadanie|Decoder5~8           ; out              ;
; |zadanie|Decoder5~9           ; |zadanie|Decoder5~9           ; out              ;
; |zadanie|Decoder5~10          ; |zadanie|Decoder5~10          ; out              ;
; |zadanie|Decoder5~11          ; |zadanie|Decoder5~11          ; out              ;
; |zadanie|Decoder5~12          ; |zadanie|Decoder5~12          ; out              ;
; |zadanie|Decoder5~13          ; |zadanie|Decoder5~13          ; out              ;
; |zadanie|Decoder5~14          ; |zadanie|Decoder5~14          ; out              ;
; |zadanie|LessThan0~0          ; |zadanie|LessThan0~0          ; out0             ;
; |zadanie|LessThan0~1          ; |zadanie|LessThan0~1          ; out0             ;
; |zadanie|LessThan0~2          ; |zadanie|LessThan0~2          ; out0             ;
; |zadanie|LessThan0~3          ; |zadanie|LessThan0~3          ; out0             ;
; |zadanie|Add2~1               ; |zadanie|Add2~1               ; out0             ;
; |zadanie|Add2~2               ; |zadanie|Add2~2               ; out0             ;
; |zadanie|Add2~3               ; |zadanie|Add2~3               ; out0             ;
; |zadanie|Add2~4               ; |zadanie|Add2~4               ; out0             ;
; |zadanie|Add3~0               ; |zadanie|Add3~0               ; out0             ;
; |zadanie|Add3~1               ; |zadanie|Add3~1               ; out0             ;
; |zadanie|Add3~2               ; |zadanie|Add3~2               ; out0             ;
; |zadanie|Add3~3               ; |zadanie|Add3~3               ; out0             ;
; |zadanie|Add3~4               ; |zadanie|Add3~4               ; out0             ;
; |zadanie|Add4~0               ; |zadanie|Add4~0               ; out0             ;
; |zadanie|Add4~1               ; |zadanie|Add4~1               ; out0             ;
; |zadanie|Add4~2               ; |zadanie|Add4~2               ; out0             ;
; |zadanie|Add4~3               ; |zadanie|Add4~3               ; out0             ;
; |zadanie|Add4~4               ; |zadanie|Add4~4               ; out0             ;
; |zadanie|Add5~0               ; |zadanie|Add5~0               ; out0             ;
; |zadanie|Add5~1               ; |zadanie|Add5~1               ; out0             ;
; |zadanie|Add5~2               ; |zadanie|Add5~2               ; out0             ;
; |zadanie|Add5~3               ; |zadanie|Add5~3               ; out0             ;
; |zadanie|Add5~4               ; |zadanie|Add5~4               ; out0             ;
; |zadanie|Add6~25              ; |zadanie|Add6~25              ; out0             ;
; |zadanie|Add6~26              ; |zadanie|Add6~26              ; out0             ;
; |zadanie|Add6~27              ; |zadanie|Add6~27              ; out0             ;
; |zadanie|Add6~28              ; |zadanie|Add6~28              ; out0             ;
; |zadanie|Add6~29              ; |zadanie|Add6~29              ; out0             ;
; |zadanie|Add6~30              ; |zadanie|Add6~30              ; out0             ;
; |zadanie|Add6~31              ; |zadanie|Add6~31              ; out0             ;
; |zadanie|Add6~32              ; |zadanie|Add6~32              ; out0             ;
; |zadanie|Add6~33              ; |zadanie|Add6~33              ; out0             ;
; |zadanie|Add6~34              ; |zadanie|Add6~34              ; out0             ;
; |zadanie|Add7~25              ; |zadanie|Add7~25              ; out0             ;
; |zadanie|Add7~26              ; |zadanie|Add7~26              ; out0             ;
; |zadanie|Add7~27              ; |zadanie|Add7~27              ; out0             ;
; |zadanie|Add7~28              ; |zadanie|Add7~28              ; out0             ;
; |zadanie|Add7~29              ; |zadanie|Add7~29              ; out0             ;
; |zadanie|Add7~30              ; |zadanie|Add7~30              ; out0             ;
; |zadanie|Add7~31              ; |zadanie|Add7~31              ; out0             ;
; |zadanie|Add7~32              ; |zadanie|Add7~32              ; out0             ;
; |zadanie|Add7~33              ; |zadanie|Add7~33              ; out0             ;
; |zadanie|Add7~34              ; |zadanie|Add7~34              ; out0             ;
; |zadanie|Add7~35              ; |zadanie|Add7~35              ; out0             ;
; |zadanie|Add7~36              ; |zadanie|Add7~36              ; out0             ;
; |zadanie|Add7~37              ; |zadanie|Add7~37              ; out0             ;
; |zadanie|Add7~38              ; |zadanie|Add7~38              ; out0             ;
; |zadanie|Add7~39              ; |zadanie|Add7~39              ; out0             ;
; |zadanie|Add7~40              ; |zadanie|Add7~40              ; out0             ;
; |zadanie|Add7~41              ; |zadanie|Add7~41              ; out0             ;
; |zadanie|Add7~42              ; |zadanie|Add7~42              ; out0             ;
; |zadanie|Add7~43              ; |zadanie|Add7~43              ; out0             ;
; |zadanie|Add7~44              ; |zadanie|Add7~44              ; out0             ;
; |zadanie|Add7~45              ; |zadanie|Add7~45              ; out0             ;
; |zadanie|Add7~46              ; |zadanie|Add7~46              ; out0             ;
; |zadanie|Add7~47              ; |zadanie|Add7~47              ; out0             ;
; |zadanie|Add7~48              ; |zadanie|Add7~48              ; out0             ;
; |zadanie|Equal2~0             ; |zadanie|Equal2~0             ; out0             ;
; |zadanie|Equal3~0             ; |zadanie|Equal3~0             ; out0             ;
; |zadanie|Equal4~0             ; |zadanie|Equal4~0             ; out0             ;
; |zadanie|Equal5~0             ; |zadanie|Equal5~0             ; out0             ;
; |zadanie|Equal6~0             ; |zadanie|Equal6~0             ; out0             ;
; |zadanie|Equal7~0             ; |zadanie|Equal7~0             ; out0             ;
; |zadanie|Equal8~0             ; |zadanie|Equal8~0             ; out0             ;
; |zadanie|Equal9~0             ; |zadanie|Equal9~0             ; out0             ;
; |zadanie|Equal10~0            ; |zadanie|Equal10~0            ; out0             ;
; |zadanie|Equal11~0            ; |zadanie|Equal11~0            ; out0             ;
+-------------------------------+-------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                         ;
+-------------------------------+-------------------------------+------------------+
; Node Name                     ; Output Port Name              ; Output Port Type ;
+-------------------------------+-------------------------------+------------------+
; |zadanie|stis_ext_clk~0       ; |zadanie|stis_ext_clk~0       ; out              ;
; |zadanie|stis_ext_clk~1       ; |zadanie|stis_ext_clk~1       ; out              ;
; |zadanie|stis_ext_clk~2       ; |zadanie|stis_ext_clk~2       ; out              ;
; |zadanie|stis_ext_clk~3       ; |zadanie|stis_ext_clk~3       ; out              ;
; |zadanie|dtis_ext_clk~0       ; |zadanie|dtis_ext_clk~0       ; out              ;
; |zadanie|dtis_ext_clk~1       ; |zadanie|dtis_ext_clk~1       ; out              ;
; |zadanie|dtis_ext_clk~2       ; |zadanie|dtis_ext_clk~2       ; out              ;
; |zadanie|dtis_ext_clk~3       ; |zadanie|dtis_ext_clk~3       ; out              ;
; |zadanie|stis_ext_clk~4       ; |zadanie|stis_ext_clk~4       ; out              ;
; |zadanie|stis_ext_clk~5       ; |zadanie|stis_ext_clk~5       ; out              ;
; |zadanie|stis_ext_clk~6       ; |zadanie|stis_ext_clk~6       ; out              ;
; |zadanie|stis_ext_clk~7       ; |zadanie|stis_ext_clk~7       ; out              ;
; |zadanie|tis_ext_clk~0        ; |zadanie|tis_ext_clk~0        ; out              ;
; |zadanie|tis_ext_clk~1        ; |zadanie|tis_ext_clk~1        ; out              ;
; |zadanie|tis_ext_clk~2        ; |zadanie|tis_ext_clk~2        ; out              ;
; |zadanie|tis_ext_clk~3        ; |zadanie|tis_ext_clk~3        ; out              ;
; |zadanie|dtis_ext_clk~4       ; |zadanie|dtis_ext_clk~4       ; out              ;
; |zadanie|dtis_ext_clk~5       ; |zadanie|dtis_ext_clk~5       ; out              ;
; |zadanie|dtis_ext_clk~6       ; |zadanie|dtis_ext_clk~6       ; out              ;
; |zadanie|dtis_ext_clk~7       ; |zadanie|dtis_ext_clk~7       ; out              ;
; |zadanie|stis_ext_clk~8       ; |zadanie|stis_ext_clk~8       ; out              ;
; |zadanie|stis_ext_clk~9       ; |zadanie|stis_ext_clk~9       ; out              ;
; |zadanie|stis_ext_clk~10      ; |zadanie|stis_ext_clk~10      ; out              ;
; |zadanie|stis_ext_clk~11      ; |zadanie|stis_ext_clk~11      ; out              ;
; |zadanie|sot_ext_clk~0        ; |zadanie|sot_ext_clk~0        ; out              ;
; |zadanie|sot_ext_clk~1        ; |zadanie|sot_ext_clk~1        ; out              ;
; |zadanie|sot_ext_clk~2        ; |zadanie|sot_ext_clk~2        ; out              ;
; |zadanie|tis_ext_clk~4        ; |zadanie|tis_ext_clk~4        ; out              ;
; |zadanie|tis_ext_clk~5        ; |zadanie|tis_ext_clk~5        ; out              ;
; |zadanie|tis_ext_clk~6        ; |zadanie|tis_ext_clk~6        ; out              ;
; |zadanie|tis_ext_clk~7        ; |zadanie|tis_ext_clk~7        ; out              ;
; |zadanie|dtis_ext_clk~8       ; |zadanie|dtis_ext_clk~8       ; out              ;
; |zadanie|dtis_ext_clk~9       ; |zadanie|dtis_ext_clk~9       ; out              ;
; |zadanie|dtis_ext_clk~10      ; |zadanie|dtis_ext_clk~10      ; out              ;
; |zadanie|dtis_ext_clk~11      ; |zadanie|dtis_ext_clk~11      ; out              ;
; |zadanie|stis_ext_clk~12      ; |zadanie|stis_ext_clk~12      ; out              ;
; |zadanie|stis_ext_clk~13      ; |zadanie|stis_ext_clk~13      ; out              ;
; |zadanie|stis_ext_clk~14      ; |zadanie|stis_ext_clk~14      ; out              ;
; |zadanie|stis_ext_clk~15      ; |zadanie|stis_ext_clk~15      ; out              ;
; |zadanie|sot_ext_clk~4        ; |zadanie|sot_ext_clk~4        ; out              ;
; |zadanie|sot_ext_clk~5        ; |zadanie|sot_ext_clk~5        ; out              ;
; |zadanie|sot_ext_clk~6        ; |zadanie|sot_ext_clk~6        ; out              ;
; |zadanie|sot_ext_clk~7        ; |zadanie|sot_ext_clk~7        ; out              ;
; |zadanie|tis_ext_clk~8        ; |zadanie|tis_ext_clk~8        ; out              ;
; |zadanie|tis_ext_clk~9        ; |zadanie|tis_ext_clk~9        ; out              ;
; |zadanie|tis_ext_clk~10       ; |zadanie|tis_ext_clk~10       ; out              ;
; |zadanie|tis_ext_clk~11       ; |zadanie|tis_ext_clk~11       ; out              ;
; |zadanie|dtis_ext_clk~12      ; |zadanie|dtis_ext_clk~12      ; out              ;
; |zadanie|dtis_ext_clk~13      ; |zadanie|dtis_ext_clk~13      ; out              ;
; |zadanie|dtis_ext_clk~14      ; |zadanie|dtis_ext_clk~14      ; out              ;
; |zadanie|dtis_ext_clk~15      ; |zadanie|dtis_ext_clk~15      ; out              ;
; |zadanie|stis_ext_clk~16      ; |zadanie|stis_ext_clk~16      ; out              ;
; |zadanie|stis_ext_clk~17      ; |zadanie|stis_ext_clk~17      ; out              ;
; |zadanie|stis_ext_clk~18      ; |zadanie|stis_ext_clk~18      ; out              ;
; |zadanie|stis_ext_clk~19      ; |zadanie|stis_ext_clk~19      ; out              ;
; |zadanie|sot_ext_clk[3]       ; |zadanie|sot_ext_clk[3]       ; regout           ;
; |zadanie|sot_ext_clk[2]       ; |zadanie|sot_ext_clk[2]       ; regout           ;
; |zadanie|sot_ext_clk[1]       ; |zadanie|sot_ext_clk[1]       ; regout           ;
; |zadanie|sot_ext_clk[0]       ; |zadanie|sot_ext_clk[0]       ; regout           ;
; |zadanie|tis_ext_clk[3]       ; |zadanie|tis_ext_clk[3]       ; regout           ;
; |zadanie|tis_ext_clk[2]       ; |zadanie|tis_ext_clk[2]       ; regout           ;
; |zadanie|tis_ext_clk[1]       ; |zadanie|tis_ext_clk[1]       ; regout           ;
; |zadanie|tis_ext_clk[0]       ; |zadanie|tis_ext_clk[0]       ; regout           ;
; |zadanie|dtis_ext_clk[3]      ; |zadanie|dtis_ext_clk[3]      ; regout           ;
; |zadanie|dtis_ext_clk[2]      ; |zadanie|dtis_ext_clk[2]      ; regout           ;
; |zadanie|dtis_ext_clk[1]      ; |zadanie|dtis_ext_clk[1]      ; regout           ;
; |zadanie|dtis_ext_clk[0]      ; |zadanie|dtis_ext_clk[0]      ; regout           ;
; |zadanie|stis_ext_clk[3]      ; |zadanie|stis_ext_clk[3]      ; regout           ;
; |zadanie|stis_ext_clk[2]      ; |zadanie|stis_ext_clk[2]      ; regout           ;
; |zadanie|stis_ext_clk[1]      ; |zadanie|stis_ext_clk[1]      ; regout           ;
; |zadanie|segments_bit~0       ; |zadanie|segments_bit~0       ; out              ;
; |zadanie|segments_bit~1       ; |zadanie|segments_bit~1       ; out              ;
; |zadanie|segments_bit~2       ; |zadanie|segments_bit~2       ; out              ;
; |zadanie|segments_bit~3       ; |zadanie|segments_bit~3       ; out              ;
; |zadanie|segments_bit~4       ; |zadanie|segments_bit~4       ; out              ;
; |zadanie|segments_bit~5       ; |zadanie|segments_bit~5       ; out              ;
; |zadanie|segments_bit~6       ; |zadanie|segments_bit~6       ; out              ;
; |zadanie|segments_bit~7       ; |zadanie|segments_bit~7       ; out              ;
; |zadanie|discharge_flag~0     ; |zadanie|discharge_flag~0     ; out              ;
; |zadanie|discharge_flag~1     ; |zadanie|discharge_flag~1     ; out              ;
; |zadanie|discharge_flag~2     ; |zadanie|discharge_flag~2     ; out              ;
; |zadanie|discharge_flag~3     ; |zadanie|discharge_flag~3     ; out              ;
; |zadanie|discharge_flag~4     ; |zadanie|discharge_flag~4     ; out              ;
; |zadanie|discharge_flag~5     ; |zadanie|discharge_flag~5     ; out              ;
; |zadanie|stis_ext_clk[0]      ; |zadanie|stis_ext_clk[0]      ; regout           ;
; |zadanie|segments_bit~8       ; |zadanie|segments_bit~8       ; out              ;
; |zadanie|segments_bit~9       ; |zadanie|segments_bit~9       ; out              ;
; |zadanie|segments_bit~10      ; |zadanie|segments_bit~10      ; out              ;
; |zadanie|segments_bit~11      ; |zadanie|segments_bit~11      ; out              ;
; |zadanie|segments_bit~12      ; |zadanie|segments_bit~12      ; out              ;
; |zadanie|segments_bit~13      ; |zadanie|segments_bit~13      ; out              ;
; |zadanie|segments_bit~14      ; |zadanie|segments_bit~14      ; out              ;
; |zadanie|segments_bit~15      ; |zadanie|segments_bit~15      ; out              ;
; |zadanie|discharge_flag~6     ; |zadanie|discharge_flag~6     ; out              ;
; |zadanie|discharge_flag~7     ; |zadanie|discharge_flag~7     ; out              ;
; |zadanie|discharge_flag~8     ; |zadanie|discharge_flag~8     ; out              ;
; |zadanie|discharge_flag~9     ; |zadanie|discharge_flag~9     ; out              ;
; |zadanie|discharge_flag~10    ; |zadanie|discharge_flag~10    ; out              ;
; |zadanie|discharge_flag~11    ; |zadanie|discharge_flag~11    ; out              ;
; |zadanie|segments_bit~16      ; |zadanie|segments_bit~16      ; out              ;
; |zadanie|segments_bit~17      ; |zadanie|segments_bit~17      ; out              ;
; |zadanie|segments_bit~18      ; |zadanie|segments_bit~18      ; out              ;
; |zadanie|segments_bit~19      ; |zadanie|segments_bit~19      ; out              ;
; |zadanie|segments_bit~20      ; |zadanie|segments_bit~20      ; out              ;
; |zadanie|segments_bit~21      ; |zadanie|segments_bit~21      ; out              ;
; |zadanie|segments_bit~22      ; |zadanie|segments_bit~22      ; out              ;
; |zadanie|segments_bit~23      ; |zadanie|segments_bit~23      ; out              ;
; |zadanie|discharge_flag~12    ; |zadanie|discharge_flag~12    ; out              ;
; |zadanie|discharge_flag~13    ; |zadanie|discharge_flag~13    ; out              ;
; |zadanie|discharge_flag~14    ; |zadanie|discharge_flag~14    ; out              ;
; |zadanie|discharge_flag~15    ; |zadanie|discharge_flag~15    ; out              ;
; |zadanie|discharge_flag~16    ; |zadanie|discharge_flag~16    ; out              ;
; |zadanie|discharge_flag~17    ; |zadanie|discharge_flag~17    ; out              ;
; |zadanie|segments_bit[7]~reg0 ; |zadanie|segments_bit[7]~reg0 ; regout           ;
; |zadanie|segments_bit~24      ; |zadanie|segments_bit~24      ; out              ;
; |zadanie|segments_bit~25      ; |zadanie|segments_bit~25      ; out              ;
; |zadanie|segments_bit~26      ; |zadanie|segments_bit~26      ; out              ;
; |zadanie|segments_bit~27      ; |zadanie|segments_bit~27      ; out              ;
; |zadanie|segments_bit~28      ; |zadanie|segments_bit~28      ; out              ;
; |zadanie|segments_bit~29      ; |zadanie|segments_bit~29      ; out              ;
; |zadanie|segments_bit~30      ; |zadanie|segments_bit~30      ; out              ;
; |zadanie|segments_bit~31      ; |zadanie|segments_bit~31      ; out              ;
; |zadanie|discharge_flag~18    ; |zadanie|discharge_flag~18    ; out              ;
; |zadanie|discharge_flag~19    ; |zadanie|discharge_flag~19    ; out              ;
; |zadanie|discharge_flag~20    ; |zadanie|discharge_flag~20    ; out              ;
; |zadanie|discharge_flag~21    ; |zadanie|discharge_flag~21    ; out              ;
; |zadanie|discharge_flag~22    ; |zadanie|discharge_flag~22    ; out              ;
; |zadanie|discharge_flag~23    ; |zadanie|discharge_flag~23    ; out              ;
; |zadanie|segments_bit~32      ; |zadanie|segments_bit~32      ; out              ;
; |zadanie|segments_bit~33      ; |zadanie|segments_bit~33      ; out              ;
; |zadanie|segments_bit~34      ; |zadanie|segments_bit~34      ; out              ;
; |zadanie|segments_bit~35      ; |zadanie|segments_bit~35      ; out              ;
; |zadanie|segments_bit~36      ; |zadanie|segments_bit~36      ; out              ;
; |zadanie|segments_bit~37      ; |zadanie|segments_bit~37      ; out              ;
; |zadanie|segments_bit~38      ; |zadanie|segments_bit~38      ; out              ;
; |zadanie|segments_bit~39      ; |zadanie|segments_bit~39      ; out              ;
; |zadanie|discharge_flag~24    ; |zadanie|discharge_flag~24    ; out              ;
; |zadanie|discharge_flag~25    ; |zadanie|discharge_flag~25    ; out              ;
; |zadanie|discharge_flag~26    ; |zadanie|discharge_flag~26    ; out              ;
; |zadanie|discharge_flag~27    ; |zadanie|discharge_flag~27    ; out              ;
; |zadanie|discharge_flag~28    ; |zadanie|discharge_flag~28    ; out              ;
; |zadanie|discharge_flag~29    ; |zadanie|discharge_flag~29    ; out              ;
; |zadanie|segments_bit[6]~reg0 ; |zadanie|segments_bit[6]~reg0 ; regout           ;
; |zadanie|segments_bit[5]~reg0 ; |zadanie|segments_bit[5]~reg0 ; regout           ;
; |zadanie|segments_bit~40      ; |zadanie|segments_bit~40      ; out              ;
; |zadanie|segments_bit~41      ; |zadanie|segments_bit~41      ; out              ;
; |zadanie|segments_bit~42      ; |zadanie|segments_bit~42      ; out              ;
; |zadanie|segments_bit~43      ; |zadanie|segments_bit~43      ; out              ;
; |zadanie|segments_bit~44      ; |zadanie|segments_bit~44      ; out              ;
; |zadanie|segments_bit~45      ; |zadanie|segments_bit~45      ; out              ;
; |zadanie|segments_bit~46      ; |zadanie|segments_bit~46      ; out              ;
; |zadanie|segments_bit~47      ; |zadanie|segments_bit~47      ; out              ;
; |zadanie|discharge_flag~30    ; |zadanie|discharge_flag~30    ; out              ;
; |zadanie|discharge_flag~31    ; |zadanie|discharge_flag~31    ; out              ;
; |zadanie|discharge_flag~32    ; |zadanie|discharge_flag~32    ; out              ;
; |zadanie|discharge_flag~33    ; |zadanie|discharge_flag~33    ; out              ;
; |zadanie|discharge_flag~34    ; |zadanie|discharge_flag~34    ; out              ;
; |zadanie|discharge_flag~35    ; |zadanie|discharge_flag~35    ; out              ;
; |zadanie|segments[0]~0        ; |zadanie|segments[0]~0        ; out              ;
; |zadanie|segments_bit[4]~reg0 ; |zadanie|segments_bit[4]~reg0 ; regout           ;
; |zadanie|segments_bit[3]~reg0 ; |zadanie|segments_bit[3]~reg0 ; regout           ;
; |zadanie|segments_bit[2]~reg0 ; |zadanie|segments_bit[2]~reg0 ; regout           ;
; |zadanie|segments_bit[1]~reg0 ; |zadanie|segments_bit[1]~reg0 ; regout           ;
; |zadanie|segments_bit[0]~reg0 ; |zadanie|segments_bit[0]~reg0 ; regout           ;
; |zadanie|discharge_flag.000   ; |zadanie|discharge_flag.000   ; regout           ;
; |zadanie|counter~0            ; |zadanie|counter~0            ; out              ;
; |zadanie|counter~1            ; |zadanie|counter~1            ; out              ;
; |zadanie|counter~2            ; |zadanie|counter~2            ; out              ;
; |zadanie|counter~3            ; |zadanie|counter~3            ; out              ;
; |zadanie|counter~4            ; |zadanie|counter~4            ; out              ;
; |zadanie|counter~5            ; |zadanie|counter~5            ; out              ;
; |zadanie|counter~6            ; |zadanie|counter~6            ; out              ;
; |zadanie|counter~7            ; |zadanie|counter~7            ; out              ;
; |zadanie|counter~8            ; |zadanie|counter~8            ; out              ;
; |zadanie|counter~9            ; |zadanie|counter~9            ; out              ;
; |zadanie|counter~10           ; |zadanie|counter~10           ; out              ;
; |zadanie|counter~11           ; |zadanie|counter~11           ; out              ;
; |zadanie|discharge_flag.001   ; |zadanie|discharge_flag.001   ; regout           ;
; |zadanie|discharge_flag.010   ; |zadanie|discharge_flag.010   ; regout           ;
; |zadanie|discharge_flag.011   ; |zadanie|discharge_flag.011   ; regout           ;
; |zadanie|discharge_flag.100   ; |zadanie|discharge_flag.100   ; regout           ;
; |zadanie|discharge_flag.101   ; |zadanie|discharge_flag.101   ; regout           ;
; |zadanie|counter_tic[18]      ; |zadanie|counter_tic[18]      ; regout           ;
; |zadanie|counter_tic[17]      ; |zadanie|counter_tic[17]      ; regout           ;
; |zadanie|counter_tic[16]      ; |zadanie|counter_tic[16]      ; regout           ;
; |zadanie|counter_tic[15]      ; |zadanie|counter_tic[15]      ; regout           ;
; |zadanie|counter_tic[14]      ; |zadanie|counter_tic[14]      ; regout           ;
; |zadanie|counter_tic[13]      ; |zadanie|counter_tic[13]      ; regout           ;
; |zadanie|counter_tic[12]      ; |zadanie|counter_tic[12]      ; regout           ;
; |zadanie|reset                ; |zadanie|reset                ; regout           ;
; |zadanie|counter[25]          ; |zadanie|counter[25]          ; regout           ;
; |zadanie|counter[24]          ; |zadanie|counter[24]          ; regout           ;
; |zadanie|counter[23]          ; |zadanie|counter[23]          ; regout           ;
; |zadanie|counter[22]          ; |zadanie|counter[22]          ; regout           ;
; |zadanie|counter[21]          ; |zadanie|counter[21]          ; regout           ;
; |zadanie|counter[20]          ; |zadanie|counter[20]          ; regout           ;
; |zadanie|counter[19]          ; |zadanie|counter[19]          ; regout           ;
; |zadanie|counter[18]          ; |zadanie|counter[18]          ; regout           ;
; |zadanie|counter[17]          ; |zadanie|counter[17]          ; regout           ;
; |zadanie|counter[16]          ; |zadanie|counter[16]          ; regout           ;
; |zadanie|counter[15]          ; |zadanie|counter[15]          ; regout           ;
; |zadanie|counter[14]          ; |zadanie|counter[14]          ; regout           ;
; |zadanie|counter[13]          ; |zadanie|counter[13]          ; regout           ;
; |zadanie|counter[12]          ; |zadanie|counter[12]          ; regout           ;
; |zadanie|code[3]              ; |zadanie|code[3]              ; regout           ;
; |zadanie|code[2]              ; |zadanie|code[2]              ; regout           ;
; |zadanie|code[1]              ; |zadanie|code[1]              ; regout           ;
; |zadanie|code[0]              ; |zadanie|code[0]              ; regout           ;
; |zadanie|code1[3]             ; |zadanie|code1[3]             ; regout           ;
; |zadanie|code1[2]             ; |zadanie|code1[2]             ; regout           ;
; |zadanie|code1[1]             ; |zadanie|code1[1]             ; regout           ;
; |zadanie|code1[0]             ; |zadanie|code1[0]             ; regout           ;
; |zadanie|code2[3]             ; |zadanie|code2[3]             ; regout           ;
; |zadanie|code2[2]             ; |zadanie|code2[2]             ; regout           ;
; |zadanie|code2[1]             ; |zadanie|code2[1]             ; regout           ;
; |zadanie|code2[0]             ; |zadanie|code2[0]             ; regout           ;
; |zadanie|code3[3]             ; |zadanie|code3[3]             ; regout           ;
; |zadanie|code3[2]             ; |zadanie|code3[2]             ; regout           ;
; |zadanie|code3[1]             ; |zadanie|code3[1]             ; regout           ;
; |zadanie|code3[0]             ; |zadanie|code3[0]             ; regout           ;
; |zadanie|code4[3]             ; |zadanie|code4[3]             ; regout           ;
; |zadanie|code4[2]             ; |zadanie|code4[2]             ; regout           ;
; |zadanie|WideOr0              ; |zadanie|WideOr0              ; out0             ;
; |zadanie|WideOr1              ; |zadanie|WideOr1              ; out0             ;
; |zadanie|code4[1]             ; |zadanie|code4[1]             ; regout           ;
; |zadanie|WideOr2              ; |zadanie|WideOr2              ; out0             ;
; |zadanie|WideOr3              ; |zadanie|WideOr3              ; out0             ;
; |zadanie|WideOr4              ; |zadanie|WideOr4              ; out0             ;
; |zadanie|code4[0]             ; |zadanie|code4[0]             ; regout           ;
; |zadanie|WideOr5              ; |zadanie|WideOr5              ; out0             ;
; |zadanie|WideOr6              ; |zadanie|WideOr6              ; out0             ;
; |zadanie|WideOr7              ; |zadanie|WideOr7              ; out0             ;
; |zadanie|WideOr8              ; |zadanie|WideOr8              ; out0             ;
; |zadanie|code5[3]             ; |zadanie|code5[3]             ; regout           ;
; |zadanie|WideOr9              ; |zadanie|WideOr9              ; out0             ;
; |zadanie|WideOr10             ; |zadanie|WideOr10             ; out0             ;
; |zadanie|segments[6]$latch    ; |zadanie|segments[6]$latch    ; out              ;
; |zadanie|WideOr11             ; |zadanie|WideOr11             ; out0             ;
; |zadanie|segments[7]~1        ; |zadanie|segments[7]~1        ; out0             ;
; |zadanie|WideOr12             ; |zadanie|WideOr12             ; out0             ;
; |zadanie|segments[7]~2        ; |zadanie|segments[7]~2        ; out              ;
; |zadanie|WideOr13             ; |zadanie|WideOr13             ; out0             ;
; |zadanie|code5[0]             ; |zadanie|code5[0]             ; regout           ;
; |zadanie|segments[7]~3        ; |zadanie|segments[7]~3        ; out0             ;
; |zadanie|segments[5]$latch    ; |zadanie|segments[5]$latch    ; out              ;
; |zadanie|WideOr14             ; |zadanie|WideOr14             ; out0             ;
; |zadanie|WideOr15             ; |zadanie|WideOr15             ; out0             ;
; |zadanie|WideOr16             ; |zadanie|WideOr16             ; out0             ;
; |zadanie|segments[6]~4        ; |zadanie|segments[6]~4        ; out              ;
; |zadanie|WideOr17             ; |zadanie|WideOr17             ; out0             ;
; |zadanie|segments[4]$latch    ; |zadanie|segments[4]$latch    ; out              ;
; |zadanie|WideOr18             ; |zadanie|WideOr18             ; out0             ;
; |zadanie|WideOr19             ; |zadanie|WideOr19             ; out0             ;
; |zadanie|segments[5]~5        ; |zadanie|segments[5]~5        ; out              ;
; |zadanie|WideOr20             ; |zadanie|WideOr20             ; out0             ;
; |zadanie|segments[7]~6        ; |zadanie|segments[7]~6        ; out              ;
; |zadanie|segments[6]~7        ; |zadanie|segments[6]~7        ; out              ;
; |zadanie|segments[5]~8        ; |zadanie|segments[5]~8        ; out              ;
; |zadanie|segments[4]~9        ; |zadanie|segments[4]~9        ; out              ;
; |zadanie|segments[3]~10       ; |zadanie|segments[3]~10       ; out              ;
; |zadanie|segments[2]~11       ; |zadanie|segments[2]~11       ; out              ;
; |zadanie|segments[1]~12       ; |zadanie|segments[1]~12       ; out              ;
; |zadanie|segments[3]$latch    ; |zadanie|segments[3]$latch    ; out              ;
; |zadanie|WideOr21             ; |zadanie|WideOr21             ; out0             ;
; |zadanie|WideOr22             ; |zadanie|WideOr22             ; out0             ;
; |zadanie|WideOr23             ; |zadanie|WideOr23             ; out0             ;
; |zadanie|segments[4]~13       ; |zadanie|segments[4]~13       ; out              ;
; |zadanie|WideOr24             ; |zadanie|WideOr24             ; out0             ;
; |zadanie|segments[2]$latch    ; |zadanie|segments[2]$latch    ; out              ;
; |zadanie|WideOr25             ; |zadanie|WideOr25             ; out0             ;
; |zadanie|WideOr26             ; |zadanie|WideOr26             ; out0             ;
; |zadanie|segments[3]~14       ; |zadanie|segments[3]~14       ; out              ;
; |zadanie|WideOr27             ; |zadanie|WideOr27             ; out0             ;
; |zadanie|code5[1]             ; |zadanie|code5[1]             ; regout           ;
; |zadanie|segments[7]~15       ; |zadanie|segments[7]~15       ; out0             ;
; |zadanie|segments[7]~16       ; |zadanie|segments[7]~16       ; out              ;
; |zadanie|segments[6]~17       ; |zadanie|segments[6]~17       ; out              ;
; |zadanie|segments[5]~18       ; |zadanie|segments[5]~18       ; out              ;
; |zadanie|segments[4]~19       ; |zadanie|segments[4]~19       ; out              ;
; |zadanie|segments[3]~20       ; |zadanie|segments[3]~20       ; out              ;
; |zadanie|segments[2]~21       ; |zadanie|segments[2]~21       ; out              ;
; |zadanie|segments[1]~22       ; |zadanie|segments[1]~22       ; out              ;
; |zadanie|segments[1]$latch    ; |zadanie|segments[1]$latch    ; out              ;
; |zadanie|WideOr28             ; |zadanie|WideOr28             ; out0             ;
; |zadanie|WideOr29             ; |zadanie|WideOr29             ; out0             ;
; |zadanie|WideOr30             ; |zadanie|WideOr30             ; out0             ;
; |zadanie|segments[2]~23       ; |zadanie|segments[2]~23       ; out              ;
; |zadanie|WideOr31             ; |zadanie|WideOr31             ; out0             ;
; |zadanie|comb~0               ; |zadanie|comb~0               ; out0             ;
; |zadanie|WideOr32             ; |zadanie|WideOr32             ; out0             ;
; |zadanie|WideOr33             ; |zadanie|WideOr33             ; out0             ;
; |zadanie|segments[1]~24       ; |zadanie|segments[1]~24       ; out              ;
; |zadanie|WideOr34             ; |zadanie|WideOr34             ; out0             ;
; |zadanie|segments[7]~25       ; |zadanie|segments[7]~25       ; out0             ;
; |zadanie|segments[7]~26       ; |zadanie|segments[7]~26       ; out              ;
; |zadanie|segments[6]~27       ; |zadanie|segments[6]~27       ; out              ;
; |zadanie|segments[5]~28       ; |zadanie|segments[5]~28       ; out              ;
; |zadanie|segments[4]~29       ; |zadanie|segments[4]~29       ; out              ;
; |zadanie|segments[3]~30       ; |zadanie|segments[3]~30       ; out              ;
; |zadanie|segments[2]~31       ; |zadanie|segments[2]~31       ; out              ;
; |zadanie|segments[1]~32       ; |zadanie|segments[1]~32       ; out              ;
; |zadanie|WideOr35             ; |zadanie|WideOr35             ; out0             ;
; |zadanie|WideOr36             ; |zadanie|WideOr36             ; out0             ;
; |zadanie|WideOr37             ; |zadanie|WideOr37             ; out0             ;
; |zadanie|WideOr38             ; |zadanie|WideOr38             ; out0             ;
; |zadanie|segments[0]~33       ; |zadanie|segments[0]~33       ; out              ;
; |zadanie|WideOr39             ; |zadanie|WideOr39             ; out0             ;
; |zadanie|segments[0]~34       ; |zadanie|segments[0]~34       ; out              ;
; |zadanie|WideOr40             ; |zadanie|WideOr40             ; out0             ;
; |zadanie|WideOr41             ; |zadanie|WideOr41             ; out0             ;
; |zadanie|code5[2]             ; |zadanie|code5[2]             ; regout           ;
; |zadanie|segments[7]~35       ; |zadanie|segments[7]~35       ; out0             ;
; |zadanie|segments[7]~36       ; |zadanie|segments[7]~36       ; out              ;
; |zadanie|segments[6]~37       ; |zadanie|segments[6]~37       ; out              ;
; |zadanie|segments[5]~38       ; |zadanie|segments[5]~38       ; out              ;
; |zadanie|segments[4]~39       ; |zadanie|segments[4]~39       ; out              ;
; |zadanie|segments[3]~40       ; |zadanie|segments[3]~40       ; out              ;
; |zadanie|segments[2]~41       ; |zadanie|segments[2]~41       ; out              ;
; |zadanie|segments[1]~42       ; |zadanie|segments[1]~42       ; out              ;
; |zadanie|segments[0]$latch    ; |zadanie|segments[0]$latch    ; out              ;
; |zadanie|comb~1               ; |zadanie|comb~1               ; out0             ;
; |zadanie|segments[7]$latch    ; |zadanie|segments[7]$latch    ; out              ;
; |zadanie|led0                 ; |zadanie|led0                 ; pin_out          ;
; |zadanie|led1                 ; |zadanie|led1                 ; pin_out          ;
; |zadanie|segments[0]          ; |zadanie|segments[0]          ; pin_out          ;
; |zadanie|segments[1]          ; |zadanie|segments[1]          ; pin_out          ;
; |zadanie|segments[2]          ; |zadanie|segments[2]          ; pin_out          ;
; |zadanie|segments[3]          ; |zadanie|segments[3]          ; pin_out          ;
; |zadanie|segments[4]          ; |zadanie|segments[4]          ; pin_out          ;
; |zadanie|segments[5]          ; |zadanie|segments[5]          ; pin_out          ;
; |zadanie|segments[6]          ; |zadanie|segments[6]          ; pin_out          ;
; |zadanie|segments[7]          ; |zadanie|segments[7]          ; pin_out          ;
; |zadanie|segments_bit[0]      ; |zadanie|segments_bit[0]      ; pin_out          ;
; |zadanie|segments_bit[1]      ; |zadanie|segments_bit[1]      ; pin_out          ;
; |zadanie|segments_bit[2]      ; |zadanie|segments_bit[2]      ; pin_out          ;
; |zadanie|segments_bit[3]      ; |zadanie|segments_bit[3]      ; pin_out          ;
; |zadanie|segments_bit[4]      ; |zadanie|segments_bit[4]      ; pin_out          ;
; |zadanie|segments_bit[5]      ; |zadanie|segments_bit[5]      ; pin_out          ;
; |zadanie|segments_bit[6]      ; |zadanie|segments_bit[6]      ; pin_out          ;
; |zadanie|segments_bit[7]      ; |zadanie|segments_bit[7]      ; pin_out          ;
; |zadanie|discharge_flag.101~0 ; |zadanie|discharge_flag.101~0 ; out0             ;
; |zadanie|discharge_flag~38    ; |zadanie|discharge_flag~38    ; out0             ;
; |zadanie|discharge_flag.001~0 ; |zadanie|discharge_flag.001~0 ; out0             ;
; |zadanie|discharge_flag~40    ; |zadanie|discharge_flag~40    ; out0             ;
; |zadanie|discharge_flag.010~0 ; |zadanie|discharge_flag.010~0 ; out0             ;
; |zadanie|discharge_flag~42    ; |zadanie|discharge_flag~42    ; out0             ;
; |zadanie|discharge_flag.011~0 ; |zadanie|discharge_flag.011~0 ; out0             ;
; |zadanie|discharge_flag~44    ; |zadanie|discharge_flag~44    ; out0             ;
; |zadanie|discharge_flag.100~0 ; |zadanie|discharge_flag.100~0 ; out0             ;
; |zadanie|discharge_flag~46    ; |zadanie|discharge_flag~46    ; out0             ;
; |zadanie|discharge_flag.000~0 ; |zadanie|discharge_flag.000~0 ; out0             ;
; |zadanie|discharge_flag~48    ; |zadanie|discharge_flag~48    ; out0             ;
; |zadanie|Decoder0~0           ; |zadanie|Decoder0~0           ; out              ;
; |zadanie|Decoder0~1           ; |zadanie|Decoder0~1           ; out              ;
; |zadanie|Decoder0~2           ; |zadanie|Decoder0~2           ; out              ;
; |zadanie|Decoder0~3           ; |zadanie|Decoder0~3           ; out              ;
; |zadanie|Decoder0~4           ; |zadanie|Decoder0~4           ; out              ;
; |zadanie|Decoder0~5           ; |zadanie|Decoder0~5           ; out              ;
; |zadanie|Decoder0~6           ; |zadanie|Decoder0~6           ; out              ;
; |zadanie|Decoder0~7           ; |zadanie|Decoder0~7           ; out              ;
; |zadanie|Decoder0~8           ; |zadanie|Decoder0~8           ; out              ;
; |zadanie|Decoder0~9           ; |zadanie|Decoder0~9           ; out              ;
; |zadanie|Decoder0~10          ; |zadanie|Decoder0~10          ; out              ;
; |zadanie|Decoder0~11          ; |zadanie|Decoder0~11          ; out              ;
; |zadanie|Decoder0~12          ; |zadanie|Decoder0~12          ; out              ;
; |zadanie|Decoder0~13          ; |zadanie|Decoder0~13          ; out              ;
; |zadanie|Decoder0~14          ; |zadanie|Decoder0~14          ; out              ;
; |zadanie|Decoder1~0           ; |zadanie|Decoder1~0           ; out              ;
; |zadanie|Decoder1~1           ; |zadanie|Decoder1~1           ; out              ;
; |zadanie|Decoder1~2           ; |zadanie|Decoder1~2           ; out              ;
; |zadanie|Decoder1~3           ; |zadanie|Decoder1~3           ; out              ;
; |zadanie|Decoder1~4           ; |zadanie|Decoder1~4           ; out              ;
; |zadanie|Decoder1~5           ; |zadanie|Decoder1~5           ; out              ;
; |zadanie|Decoder1~6           ; |zadanie|Decoder1~6           ; out              ;
; |zadanie|Decoder1~7           ; |zadanie|Decoder1~7           ; out              ;
; |zadanie|Decoder1~8           ; |zadanie|Decoder1~8           ; out              ;
; |zadanie|Decoder1~9           ; |zadanie|Decoder1~9           ; out              ;
; |zadanie|Decoder1~10          ; |zadanie|Decoder1~10          ; out              ;
; |zadanie|Decoder1~11          ; |zadanie|Decoder1~11          ; out              ;
; |zadanie|Decoder1~12          ; |zadanie|Decoder1~12          ; out              ;
; |zadanie|Decoder1~13          ; |zadanie|Decoder1~13          ; out              ;
; |zadanie|Decoder1~14          ; |zadanie|Decoder1~14          ; out              ;
; |zadanie|Decoder2~0           ; |zadanie|Decoder2~0           ; out              ;
; |zadanie|Decoder2~1           ; |zadanie|Decoder2~1           ; out              ;
; |zadanie|Decoder2~2           ; |zadanie|Decoder2~2           ; out              ;
; |zadanie|Decoder2~3           ; |zadanie|Decoder2~3           ; out              ;
; |zadanie|Decoder2~4           ; |zadanie|Decoder2~4           ; out              ;
; |zadanie|Decoder2~5           ; |zadanie|Decoder2~5           ; out              ;
; |zadanie|Decoder2~6           ; |zadanie|Decoder2~6           ; out              ;
; |zadanie|Decoder2~7           ; |zadanie|Decoder2~7           ; out              ;
; |zadanie|Decoder2~8           ; |zadanie|Decoder2~8           ; out              ;
; |zadanie|Decoder2~9           ; |zadanie|Decoder2~9           ; out              ;
; |zadanie|Decoder2~10          ; |zadanie|Decoder2~10          ; out              ;
; |zadanie|Decoder2~11          ; |zadanie|Decoder2~11          ; out              ;
; |zadanie|Decoder2~12          ; |zadanie|Decoder2~12          ; out              ;
; |zadanie|Decoder2~13          ; |zadanie|Decoder2~13          ; out              ;
; |zadanie|Decoder2~14          ; |zadanie|Decoder2~14          ; out              ;
; |zadanie|Decoder3~0           ; |zadanie|Decoder3~0           ; out              ;
; |zadanie|Decoder3~1           ; |zadanie|Decoder3~1           ; out              ;
; |zadanie|Decoder3~2           ; |zadanie|Decoder3~2           ; out              ;
; |zadanie|Decoder3~3           ; |zadanie|Decoder3~3           ; out              ;
; |zadanie|Decoder3~4           ; |zadanie|Decoder3~4           ; out              ;
; |zadanie|Decoder3~5           ; |zadanie|Decoder3~5           ; out              ;
; |zadanie|Decoder3~6           ; |zadanie|Decoder3~6           ; out              ;
; |zadanie|Decoder3~7           ; |zadanie|Decoder3~7           ; out              ;
; |zadanie|Decoder3~8           ; |zadanie|Decoder3~8           ; out              ;
; |zadanie|Decoder3~9           ; |zadanie|Decoder3~9           ; out              ;
; |zadanie|Decoder3~10          ; |zadanie|Decoder3~10          ; out              ;
; |zadanie|Decoder3~11          ; |zadanie|Decoder3~11          ; out              ;
; |zadanie|Decoder3~12          ; |zadanie|Decoder3~12          ; out              ;
; |zadanie|Decoder3~13          ; |zadanie|Decoder3~13          ; out              ;
; |zadanie|Decoder3~14          ; |zadanie|Decoder3~14          ; out              ;
; |zadanie|Decoder4~0           ; |zadanie|Decoder4~0           ; out              ;
; |zadanie|Decoder4~1           ; |zadanie|Decoder4~1           ; out              ;
; |zadanie|Decoder4~2           ; |zadanie|Decoder4~2           ; out              ;
; |zadanie|Decoder4~3           ; |zadanie|Decoder4~3           ; out              ;
; |zadanie|Decoder4~4           ; |zadanie|Decoder4~4           ; out              ;
; |zadanie|Decoder4~5           ; |zadanie|Decoder4~5           ; out              ;
; |zadanie|Decoder4~6           ; |zadanie|Decoder4~6           ; out              ;
; |zadanie|Decoder4~7           ; |zadanie|Decoder4~7           ; out              ;
; |zadanie|Decoder4~8           ; |zadanie|Decoder4~8           ; out              ;
; |zadanie|Decoder4~9           ; |zadanie|Decoder4~9           ; out              ;
; |zadanie|Decoder4~10          ; |zadanie|Decoder4~10          ; out              ;
; |zadanie|Decoder4~11          ; |zadanie|Decoder4~11          ; out              ;
; |zadanie|Decoder4~12          ; |zadanie|Decoder4~12          ; out              ;
; |zadanie|Decoder4~13          ; |zadanie|Decoder4~13          ; out              ;
; |zadanie|Decoder4~14          ; |zadanie|Decoder4~14          ; out              ;
; |zadanie|Decoder5~0           ; |zadanie|Decoder5~0           ; out              ;
; |zadanie|Decoder5~1           ; |zadanie|Decoder5~1           ; out              ;
; |zadanie|Decoder5~2           ; |zadanie|Decoder5~2           ; out              ;
; |zadanie|Decoder5~3           ; |zadanie|Decoder5~3           ; out              ;
; |zadanie|Decoder5~4           ; |zadanie|Decoder5~4           ; out              ;
; |zadanie|Decoder5~5           ; |zadanie|Decoder5~5           ; out              ;
; |zadanie|Decoder5~6           ; |zadanie|Decoder5~6           ; out              ;
; |zadanie|Decoder5~7           ; |zadanie|Decoder5~7           ; out              ;
; |zadanie|Decoder5~8           ; |zadanie|Decoder5~8           ; out              ;
; |zadanie|Decoder5~9           ; |zadanie|Decoder5~9           ; out              ;
; |zadanie|Decoder5~10          ; |zadanie|Decoder5~10          ; out              ;
; |zadanie|Decoder5~11          ; |zadanie|Decoder5~11          ; out              ;
; |zadanie|Decoder5~12          ; |zadanie|Decoder5~12          ; out              ;
; |zadanie|Decoder5~13          ; |zadanie|Decoder5~13          ; out              ;
; |zadanie|Decoder5~14          ; |zadanie|Decoder5~14          ; out              ;
; |zadanie|LessThan0~0          ; |zadanie|LessThan0~0          ; out0             ;
; |zadanie|LessThan0~1          ; |zadanie|LessThan0~1          ; out0             ;
; |zadanie|LessThan0~2          ; |zadanie|LessThan0~2          ; out0             ;
; |zadanie|LessThan0~3          ; |zadanie|LessThan0~3          ; out0             ;
; |zadanie|Add2~0               ; |zadanie|Add2~0               ; out0             ;
; |zadanie|Add2~1               ; |zadanie|Add2~1               ; out0             ;
; |zadanie|Add2~2               ; |zadanie|Add2~2               ; out0             ;
; |zadanie|Add2~3               ; |zadanie|Add2~3               ; out0             ;
; |zadanie|Add2~4               ; |zadanie|Add2~4               ; out0             ;
; |zadanie|Add3~0               ; |zadanie|Add3~0               ; out0             ;
; |zadanie|Add3~1               ; |zadanie|Add3~1               ; out0             ;
; |zadanie|Add3~2               ; |zadanie|Add3~2               ; out0             ;
; |zadanie|Add3~3               ; |zadanie|Add3~3               ; out0             ;
; |zadanie|Add3~4               ; |zadanie|Add3~4               ; out0             ;
; |zadanie|Add4~0               ; |zadanie|Add4~0               ; out0             ;
; |zadanie|Add4~1               ; |zadanie|Add4~1               ; out0             ;
; |zadanie|Add4~2               ; |zadanie|Add4~2               ; out0             ;
; |zadanie|Add4~3               ; |zadanie|Add4~3               ; out0             ;
; |zadanie|Add4~4               ; |zadanie|Add4~4               ; out0             ;
; |zadanie|Add5~0               ; |zadanie|Add5~0               ; out0             ;
; |zadanie|Add5~1               ; |zadanie|Add5~1               ; out0             ;
; |zadanie|Add5~2               ; |zadanie|Add5~2               ; out0             ;
; |zadanie|Add5~3               ; |zadanie|Add5~3               ; out0             ;
; |zadanie|Add5~4               ; |zadanie|Add5~4               ; out0             ;
; |zadanie|Add6~25              ; |zadanie|Add6~25              ; out0             ;
; |zadanie|Add6~26              ; |zadanie|Add6~26              ; out0             ;
; |zadanie|Add6~27              ; |zadanie|Add6~27              ; out0             ;
; |zadanie|Add6~28              ; |zadanie|Add6~28              ; out0             ;
; |zadanie|Add6~29              ; |zadanie|Add6~29              ; out0             ;
; |zadanie|Add6~30              ; |zadanie|Add6~30              ; out0             ;
; |zadanie|Add6~31              ; |zadanie|Add6~31              ; out0             ;
; |zadanie|Add6~32              ; |zadanie|Add6~32              ; out0             ;
; |zadanie|Add6~33              ; |zadanie|Add6~33              ; out0             ;
; |zadanie|Add6~34              ; |zadanie|Add6~34              ; out0             ;
; |zadanie|Add7~25              ; |zadanie|Add7~25              ; out0             ;
; |zadanie|Add7~26              ; |zadanie|Add7~26              ; out0             ;
; |zadanie|Add7~27              ; |zadanie|Add7~27              ; out0             ;
; |zadanie|Add7~28              ; |zadanie|Add7~28              ; out0             ;
; |zadanie|Add7~29              ; |zadanie|Add7~29              ; out0             ;
; |zadanie|Add7~30              ; |zadanie|Add7~30              ; out0             ;
; |zadanie|Add7~31              ; |zadanie|Add7~31              ; out0             ;
; |zadanie|Add7~32              ; |zadanie|Add7~32              ; out0             ;
; |zadanie|Add7~33              ; |zadanie|Add7~33              ; out0             ;
; |zadanie|Add7~34              ; |zadanie|Add7~34              ; out0             ;
; |zadanie|Add7~35              ; |zadanie|Add7~35              ; out0             ;
; |zadanie|Add7~36              ; |zadanie|Add7~36              ; out0             ;
; |zadanie|Add7~37              ; |zadanie|Add7~37              ; out0             ;
; |zadanie|Add7~38              ; |zadanie|Add7~38              ; out0             ;
; |zadanie|Add7~39              ; |zadanie|Add7~39              ; out0             ;
; |zadanie|Add7~40              ; |zadanie|Add7~40              ; out0             ;
; |zadanie|Add7~41              ; |zadanie|Add7~41              ; out0             ;
; |zadanie|Add7~42              ; |zadanie|Add7~42              ; out0             ;
; |zadanie|Add7~43              ; |zadanie|Add7~43              ; out0             ;
; |zadanie|Add7~44              ; |zadanie|Add7~44              ; out0             ;
; |zadanie|Add7~45              ; |zadanie|Add7~45              ; out0             ;
; |zadanie|Add7~46              ; |zadanie|Add7~46              ; out0             ;
; |zadanie|Add7~47              ; |zadanie|Add7~47              ; out0             ;
; |zadanie|Add7~48              ; |zadanie|Add7~48              ; out0             ;
; |zadanie|Equal2~0             ; |zadanie|Equal2~0             ; out0             ;
; |zadanie|Equal3~0             ; |zadanie|Equal3~0             ; out0             ;
; |zadanie|Equal4~0             ; |zadanie|Equal4~0             ; out0             ;
; |zadanie|Equal5~0             ; |zadanie|Equal5~0             ; out0             ;
; |zadanie|Equal6~0             ; |zadanie|Equal6~0             ; out0             ;
; |zadanie|Equal7~0             ; |zadanie|Equal7~0             ; out0             ;
; |zadanie|Equal8~0             ; |zadanie|Equal8~0             ; out0             ;
; |zadanie|Equal9~0             ; |zadanie|Equal9~0             ; out0             ;
; |zadanie|Equal10~0            ; |zadanie|Equal10~0            ; out0             ;
; |zadanie|Equal11~0            ; |zadanie|Equal11~0            ; out0             ;
+-------------------------------+-------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Jul 07 10:00:33 2021
Info: Command: quartus_sim --simulation_results_format=VWF zadanie -c zadanie_qsim
Info (324025): Using vector source file "D:/praktika/chastotomer/Waveform.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      18.89 %
Info (328052): Number of transitions in simulation is 135806
Info (324045): Vector file zadanie_qsim.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 339 megabytes
    Info: Processing ended: Wed Jul 07 10:00:34 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


