create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list system/clk_wiz_0/inst/clk_50M]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 4 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {system/S00_AXI_0_1_ARREGION[0]} {system/S00_AXI_0_1_ARREGION[1]} {system/S00_AXI_0_1_ARREGION[2]} {system/S00_AXI_0_1_ARREGION[3]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 4 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {system/S00_AXI_0_1_AWREGION[0]} {system/S00_AXI_0_1_AWREGION[1]} {system/S00_AXI_0_1_AWREGION[2]} {system/S00_AXI_0_1_AWREGION[3]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 64 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[39]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[40]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[41]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[42]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[43]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[44]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[45]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[46]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[47]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[48]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[49]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[50]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[51]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[52]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[53]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[54]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[55]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[56]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[57]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[58]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[59]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[60]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[61]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[62]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_cause[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
set_property port_width 32 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 2 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_mem_size[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_mem_size[1]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
set_property port_width 40 [get_debug_ports u_ila_0/probe5]
connect_debug_port u_ila_0/probe5 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe6]
set_property port_width 32 [get_debug_ports u_ila_0/probe6]
connect_debug_port u_ila_0/probe6 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_raw_inst[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe7]
set_property port_width 64 [get_debug_ports u_ila_0/probe7]
connect_debug_port u_ila_0/probe7 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[39]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[40]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[41]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[42]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[43]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[44]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[45]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[46]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[47]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[48]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[49]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[50]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[51]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[52]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[53]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[54]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[55]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[56]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[57]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[58]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[59]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[60]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[61]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[62]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_wdata[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
set_property port_width 64 [get_debug_ports u_ila_0/probe8]
connect_debug_port u_ila_0/probe8 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[39]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[40]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[41]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[42]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[43]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[44]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[45]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[46]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[47]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[48]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[49]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[50]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[51]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[52]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[53]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[54]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[55]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[56]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[57]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[58]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[59]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[60]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[61]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[62]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_cause[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
set_property port_width 32 [get_debug_ports u_ila_0/probe9]
connect_debug_port u_ila_0/probe9 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
set_property port_width 2 [get_debug_ports u_ila_0/probe10]
connect_debug_port u_ila_0/probe10 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_mem_size[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_mem_size[1]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe11]
set_property port_width 40 [get_debug_ports u_ila_0/probe11]
connect_debug_port u_ila_0/probe11 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe12]
set_property port_width 32 [get_debug_ports u_ila_0/probe12]
connect_debug_port u_ila_0/probe12 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_raw_inst[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe13]
set_property port_width 64 [get_debug_ports u_ila_0/probe13]
connect_debug_port u_ila_0/probe13 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[39]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[40]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[41]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[42]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[43]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[44]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[45]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[46]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[47]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[48]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[49]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[50]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[51]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[52]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[53]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[54]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[55]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[56]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[57]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[58]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[59]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[60]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[61]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[62]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_wdata[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe14]
set_property port_width 1 [get_debug_ports u_ila_0/probe14]
connect_debug_port u_ila_0/probe14 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_flush_pipe]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe15]
set_property port_width 1 [get_debug_ports u_ila_0/probe15]
connect_debug_port u_ila_0/probe15 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_flush_pipe]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe16]
set_property port_width 1 [get_debug_ports u_ila_0/probe16]
connect_debug_port u_ila_0/probe16 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_hls_or_dv]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe17]
set_property port_width 1 [get_debug_ports u_ila_0/probe17]
connect_debug_port u_ila_0/probe17 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_hls_or_dv]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe18]
set_property port_width 1 [get_debug_ports u_ila_0/probe18]
connect_debug_port u_ila_0/probe18 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_replay]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe19]
set_property port_width 1 [get_debug_ports u_ila_0/probe19]
connect_debug_port u_ila_0/probe19 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_replay]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe20]
set_property port_width 1 [get_debug_ports u_ila_0/probe20]
connect_debug_port u_ila_0/probe20 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_sfence]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe21]
set_property port_width 1 [get_debug_ports u_ila_0/probe21]
connect_debug_port u_ila_0/probe21 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_sfence]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe22]
set_property port_width 1 [get_debug_ports u_ila_0/probe22]
connect_debug_port u_ila_0/probe22 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe23]
set_property port_width 1 [get_debug_ports u_ila_0/probe23]
connect_debug_port u_ila_0/probe23 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe24]
set_property port_width 1 [get_debug_ports u_ila_0/probe24]
connect_debug_port u_ila_0/probe24 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_xcpt]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe25]
set_property port_width 1 [get_debug_ports u_ila_0/probe25]
connect_debug_port u_ila_0/probe25 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_xcpt]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets clock]
