[*]
[*] GTKWave Analyzer v3.4.0 (w)1999-2022 BSI
[*] Sat Jan  4 15:17:42 2025
[*]
[dumpfile] "/Users/salsamon/ASIC/Metody_Komunikacji_w_Systemach_Cyfrowych/lab2_uart/work/uart_freq_test.vcd"
[dumpfile_mtime] "Sat Jan  4 15:17:42 2025"
[dumpfile_size] 30877126656
[savefile] "/Users/salsamon/ASIC/Projektowanie_mikroprocesorow/windsurf/Salamander-4/freq_test.gtkw"
[timestart] 0
[size] 1904 942
[pos] 1687 7
*-26.000000 -1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
[treeopen] uart_freq_test_tb.
[treeopen] uart_freq_test_tb.dut.
[sst_width] 253
[signals_width] 202
[sst_expanded] 1
[sst_vpaned_height] 278
@200
-
-CONTROL UNIT \
@28
uart_freq_test_tb.dut.CU_inst.CLK
uart_freq_test_tb.dut.CU_inst.FRAME_ERROR
uart_freq_test_tb.dut.CU_inst.RST_N
uart_freq_test_tb.dut.CU_inst.RXD
uart_freq_test_tb.dut.CU_inst.RXEN
uart_freq_test_tb.dut.CU_inst.RX_READY
@420
uart_freq_test_tb.dut.CU_inst.SAMPLES_PER_BIT
@28
uart_freq_test_tb.dut.CU_inst.SAMPLE_TICK
@22
uart_freq_test_tb.dut.CU_inst.bit_counter[3:0]
@28
uart_freq_test_tb.dut.CU_inst.frame_error_reg
uart_freq_test_tb.dut.CU_inst.rx_ready_reg
uart_freq_test_tb.dut.CU_inst.rxen_reg
@22
uart_freq_test_tb.dut.CU_inst.sample_counter[7:0]
@420
uart_freq_test_tb.dut.CU_inst.state
@200
-DDS
@420
uart_freq_test_tb.dut.dds_inst.PHASE_WIDTH
@28
uart_freq_test_tb.dut.dds_inst.clk
uart_freq_test_tb.dut.dds_inst.dds_clk
uart_freq_test_tb.dut.dds_inst.dds_clk_reg
@22
uart_freq_test_tb.dut.dds_inst.phase_acc[31:0]
uart_freq_test_tb.dut.dds_inst.phase_increment[31:0]
@28
uart_freq_test_tb.dut.dds_inst.rst_n
@200
-Input filter 
@28
uart_freq_test_tb.dut.input_filter_inst.CLK
uart_freq_test_tb.dut.input_filter_inst.RST_N
uart_freq_test_tb.dut.input_filter_inst.RXD_IN
uart_freq_test_tb.dut.input_filter_inst.RXD_OUT
uart_freq_test_tb.dut.input_filter_inst.prev_rxd_out
uart_freq_test_tb.dut.input_filter_inst.rxd_out_reg
uart_freq_test_tb.dut.input_filter_inst.sync_reg[2:0]
uart_freq_test_tb.dut.input_filter_inst.voter_reg[2:0]
@201
-SHIFT_REG
@28
uart_freq_test_tb.dut.shift_reg_inst.CLK
@22
uart_freq_test_tb.dut.shift_reg_inst.DQ[7:0]
@28
uart_freq_test_tb.dut.shift_reg_inst.RST_N
uart_freq_test_tb.dut.shift_reg_inst.RXD
uart_freq_test_tb.dut.shift_reg_inst.RXEN
@420
uart_freq_test_tb.dut.shift_reg_inst.SIZE
@22
uart_freq_test_tb.dut.shift_reg_inst.bit_count[3:0]
uart_freq_test_tb.dut.shift_reg_inst.debug_bits[7:0]
uart_freq_test_tb.dut.shift_reg_inst.output_reg[7:0]
@28
uart_freq_test_tb.dut.shift_reg_inst.prev_rxen
@22
uart_freq_test_tb.dut.shift_reg_inst.shift_reg[7:0]
[pattern_trace] 1
[pattern_trace] 0
