TimeQuest Timing Analyzer report for TLC_Project
Wed Jan 08 19:45:07 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'clock_divider_1hz:comb_3|clk_out'
 14. Slow 1200mV 85C Model Setup: 'counter_divider:div|q[5]'
 15. Slow 1200mV 85C Model Setup: 'Control:controller|state[0]'
 16. Slow 1200mV 85C Model Hold: 'Control:controller|state[0]'
 17. Slow 1200mV 85C Model Hold: 'clock_divider_1hz:comb_3|clk_out'
 18. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 19. Slow 1200mV 85C Model Hold: 'counter_divider:div|q[5]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'counter_divider:div|q[5]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|state[0]'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 36. Slow 1200mV 0C Model Setup: 'counter_divider:div|q[5]'
 37. Slow 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'
 38. Slow 1200mV 0C Model Setup: 'Control:controller|state[0]'
 39. Slow 1200mV 0C Model Hold: 'Control:controller|state[0]'
 40. Slow 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'
 41. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 42. Slow 1200mV 0C Model Hold: 'counter_divider:div|q[5]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'
 58. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 59. Fast 1200mV 0C Model Setup: 'counter_divider:div|q[5]'
 60. Fast 1200mV 0C Model Setup: 'Control:controller|state[0]'
 61. Fast 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'
 62. Fast 1200mV 0C Model Hold: 'Control:controller|state[0]'
 63. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 64. Fast 1200mV 0C Model Hold: 'counter_divider:div|q[5]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Slow Corner Signal Integrity Metrics
 82. Fast Corner Signal Integrity Metrics
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TLC_Project                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C120F780C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLOCK_50                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                         ;
; clock_divider_1hz:comb_3|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_1hz:comb_3|clk_out } ;
; Control:controller|state[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control:controller|state[0] }      ;
; counter_divider:div|q[5]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_divider:div|q[5] }         ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                ;
+-------------+-----------------+----------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                       ; Note                                           ;
+-------------+-----------------+----------------------------------+------------------------------------------------+
; 239.18 MHz  ; 239.18 MHz      ; CLOCK_50                         ;                                                ;
; 250.56 MHz  ; 250.56 MHz      ; clock_divider_1hz:comb_3|clk_out ;                                                ;
; 520.02 MHz  ; 437.64 MHz      ; counter_divider:div|q[5]         ; limit due to minimum period restriction (tmin) ;
; 5494.51 MHz ; 329.6 MHz       ; Control:controller|state[0]      ; limit due to hold check                        ;
+-------------+-----------------+----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.181 ; -67.170       ;
; clock_divider_1hz:comb_3|clk_out ; -2.991 ; -20.699       ;
; counter_divider:div|q[5]         ; -2.989 ; -18.282       ;
; Control:controller|state[0]      ; 0.136  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Control:controller|state[0]      ; -1.518 ; -3.467        ;
; clock_divider_1hz:comb_3|clk_out ; -1.424 ; -8.151        ;
; CLOCK_50                         ; -0.139 ; -0.139        ;
; counter_divider:div|q[5]         ; 0.436  ; 0.000         ;
+----------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -45.405       ;
; counter_divider:div|q[5]         ; -1.285 ; -19.275       ;
; clock_divider_1hz:comb_3|clk_out ; -1.285 ; -11.565       ;
; Control:controller|state[0]      ; 0.390  ; 0.000         ;
+----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.181 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.098      ;
; -3.108 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.023      ;
; -3.040 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.955      ;
; -3.016 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.934      ;
; -3.011 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.927      ;
; -2.995 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.911      ;
; -2.973 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.889      ;
; -2.967 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.883      ;
; -2.949 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.866      ;
; -2.940 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.858      ;
; -2.884 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.802      ;
; -2.870 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.785      ;
; -2.848 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.764      ;
; -2.843 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.759      ;
; -2.837 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.752      ;
; -2.825 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.744      ;
; -2.825 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.744      ;
; -2.824 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.742      ;
; -2.821 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.736      ;
; -2.810 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.729      ;
; -2.807 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.725      ;
; -2.801 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.719      ;
; -2.791 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.710      ;
; -2.764 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.680      ;
; -2.756 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.672      ;
; -2.753 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.671      ;
; -2.728 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.643      ;
; -2.712 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.629      ;
; -2.712 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.629      ;
; -2.706 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.623      ;
; -2.701 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.620      ;
; -2.692 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.673 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.590      ;
; -2.671 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.590      ;
; -2.670 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.587      ;
; -2.668 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.586      ;
; -2.646 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.563      ;
; -2.635 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.553      ;
; -2.633 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.551      ;
; -2.633 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.551      ;
; -2.632 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.550      ;
; -2.632 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.550      ;
; -2.603 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.520      ;
; -2.603 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.520      ;
; -2.602 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.520      ;
; -2.602 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.520      ;
; -2.601 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.519      ;
; -2.600 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.515      ;
; -2.599 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.517      ;
; -2.599 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.518      ;
; -2.593 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.512      ;
; -2.593 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.512      ;
; -2.588 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.505      ;
; -2.574 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.492      ;
; -2.574 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.492      ;
; -2.573 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.488      ;
; -2.572 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.490      ;
; -2.561 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.479      ;
; -2.558 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.476      ;
; -2.558 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.476      ;
; -2.553 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.470      ;
; -2.544 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.462      ;
; -2.536 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.454      ;
; -2.536 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.454      ;
; -2.533 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.452      ;
; -2.533 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.450      ;
; -2.532 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.447      ;
; -2.530 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.448      ;
; -2.530 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.448      ;
; -2.522 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.438      ;
; -2.520 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.436      ;
; -2.520 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.436      ;
; -2.519 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.435      ;
; -2.519 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.435      ;
; -2.515 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.434      ;
; -2.514 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.431      ;
; -2.509 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.427      ;
; -2.505 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.420      ;
; -2.503 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.419      ;
; -2.489 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.406      ;
; -2.489 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.405      ;
; -2.489 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.405      ;
; -2.488 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.404      ;
; -2.487 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.403      ;
; -2.484 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.402      ;
; -2.482 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.399      ;
; -2.481 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.398      ;
; -2.481 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.398      ;
; -2.476 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.392      ;
; -2.470 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.387      ;
; -2.469 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.388      ;
; -2.467 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.385      ;
; -2.466 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.384      ;
; -2.465 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.381      ;
; -2.465 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.382      ;
; -2.465 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.382      ;
; -2.460 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.376      ;
; -2.459 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.375      ;
; -2.453 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.371      ;
; -2.442 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.358      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.991 ; Control:controller|counter[1] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 2.421      ;
; -2.824 ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 2.254      ;
; -2.709 ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 2.139      ;
; -2.702 ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 2.132      ;
; -2.645 ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 2.075      ;
; -2.599 ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 2.029      ;
; -2.586 ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 2.016      ;
; -2.505 ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 1.935      ;
; -2.505 ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 1.935      ;
; -2.448 ; Control:controller|counter[1] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.365      ;
; -2.360 ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.277      ;
; -2.360 ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.277      ;
; -2.360 ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.277      ;
; -2.360 ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.277      ;
; -2.360 ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.277      ;
; -2.346 ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.263      ;
; -2.346 ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.263      ;
; -2.346 ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.263      ;
; -2.346 ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.263      ;
; -2.346 ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.263      ;
; -2.346 ; Control:controller|counter[1] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.568     ; 1.776      ;
; -2.318 ; Control:controller|counter[1] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.235      ;
; -2.318 ; Control:controller|counter[1] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.235      ;
; -2.318 ; Control:controller|counter[1] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.235      ;
; -2.318 ; Control:controller|counter[1] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.235      ;
; -2.318 ; Control:controller|counter[1] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.235      ;
; -2.281 ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.198      ;
; -2.265 ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.182      ;
; -2.265 ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.182      ;
; -2.265 ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.182      ;
; -2.265 ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.182      ;
; -2.265 ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.182      ;
; -2.237 ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.567     ; 1.668      ;
; -2.236 ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.153      ;
; -2.178 ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.095      ;
; -2.115 ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 3.032      ;
; -2.050 ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.567     ; 1.481      ;
; -1.918 ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 2.835      ;
; -1.918 ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 2.835      ;
; -1.918 ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 2.835      ;
; -1.918 ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 2.835      ;
; -1.918 ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 2.835      ;
; -0.903 ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.048     ; 1.853      ;
; -0.815 ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.080     ; 1.733      ;
; -0.607 ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 1.562      ;
; -0.520 ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.793      ;
; -0.520 ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.793      ;
; -0.520 ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.793      ;
; -0.520 ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.793      ;
; -0.520 ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.793      ;
; -0.505 ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.778      ;
; -0.412 ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.685      ;
; -0.346 ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.048     ; 1.296      ;
; -0.335 ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.608      ;
; -0.335 ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.608      ;
; -0.335 ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.608      ;
; -0.335 ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.608      ;
; -0.335 ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.608      ;
; -0.333 ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.606      ;
; -0.287 ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.048     ; 1.237      ;
; -0.115 ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.275      ; 2.388      ;
; -0.063 ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.335      ; 3.128      ;
; 0.147  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.335      ; 2.918      ;
; 0.288  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.728      ; 4.170      ;
; 0.318  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.728      ; 4.140      ;
; 0.318  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.728      ; 4.140      ;
; 0.318  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.728      ; 4.140      ;
; 0.318  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.728      ; 4.140      ;
; 0.318  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.728      ; 4.140      ;
; 0.432  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.728      ; 4.026      ;
; 0.460  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.335      ; 3.105      ;
; 0.630  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.335      ; 2.935      ;
; 0.759  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.728      ; 4.199      ;
; 0.811  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.728      ; 4.147      ;
; 0.811  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.728      ; 4.147      ;
; 0.811  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.728      ; 4.147      ;
; 0.811  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.728      ; 4.147      ;
; 0.811  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.728      ; 4.147      ;
; 0.928  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.728      ; 4.030      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter_divider:div|q[5]'                                                                                                     ;
+--------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; -2.989 ; Control:controller|counter[1] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 3.373      ;
; -2.951 ; Control:controller|counter[3] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 3.335      ;
; -2.871 ; Control:controller|counter[1] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -1.028     ; 2.841      ;
; -2.833 ; Control:controller|counter[3] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -1.028     ; 2.803      ;
; -2.799 ; Control:controller|counter[2] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 3.183      ;
; -2.681 ; Control:controller|counter[2] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -1.028     ; 2.651      ;
; -2.670 ; Control:controller|counter[4] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 3.054      ;
; -2.552 ; Control:controller|counter[4] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -1.028     ; 2.522      ;
; -2.450 ; Control:controller|counter[1] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.834      ;
; -2.442 ; Control:controller|counter[1] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.826      ;
; -2.395 ; Control:controller|counter[3] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.779      ;
; -2.390 ; Control:controller|counter[1] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.774      ;
; -2.387 ; Control:controller|counter[3] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.771      ;
; -2.387 ; Control:controller|counter[3] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.771      ;
; -2.378 ; Control:controller|counter[0] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.762      ;
; -2.377 ; Control:controller|counter[1] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.761      ;
; -2.356 ; Control:controller|counter[3] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.740      ;
; -2.282 ; Control:controller|counter[2] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.666      ;
; -2.274 ; Control:controller|counter[2] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.658      ;
; -2.260 ; Control:controller|counter[0] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -1.028     ; 2.230      ;
; -2.249 ; Control:controller|counter[2] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.633      ;
; -2.218 ; Control:controller|counter[2] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.602      ;
; -2.139 ; Control:controller|counter[4] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.523      ;
; -2.131 ; Control:controller|counter[4] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.515      ;
; -2.120 ; Control:controller|counter[4] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.504      ;
; -2.089 ; Control:controller|counter[4] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.473      ;
; -2.050 ; Control:controller|counter[1] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.434      ;
; -1.990 ; Control:controller|counter[3] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.374      ;
; -1.882 ; Control:controller|counter[0] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.266      ;
; -1.881 ; Control:controller|counter[0] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.265      ;
; -1.866 ; Control:controller|counter[0] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.250      ;
; -1.860 ; Control:controller|counter[2] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.244      ;
; -1.850 ; Control:controller|counter[0] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.234      ;
; -1.718 ; Control:controller|counter[4] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 2.102      ;
; -1.319 ; Control:controller|counter[0] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.614     ; 1.703      ;
; -0.923 ; count.11                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 2.255      ;
; -0.805 ; count.11                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.723      ;
; -0.767 ; count.11                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 2.099      ;
; -0.756 ; count.11                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 2.088      ;
; -0.745 ; count.11                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 2.077      ;
; -0.743 ; count.11                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 2.075      ;
; -0.550 ; count.01                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 1.882      ;
; -0.432 ; count.01                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.350      ;
; -0.394 ; count.01                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 1.726      ;
; -0.383 ; count.01                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 1.715      ;
; -0.372 ; count.01                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 1.704      ;
; -0.370 ; count.01                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 1.702      ;
; -0.274 ; count.01                      ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.192      ;
; -0.271 ; count.01                      ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.189      ;
; -0.153 ; count.01                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 1.485      ;
; -0.078 ; count.11                      ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 0.996      ;
; -0.072 ; count.11                      ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 0.990      ;
; -0.010 ; count.00                      ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 0.928      ;
; -0.008 ; count.00                      ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 0.926      ;
; 0.045  ; count.11                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.334      ; 1.287      ;
; 0.117  ; count.10                      ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 0.801      ;
; 0.118  ; count.10                      ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 0.800      ;
+--------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Control:controller|state[0]'                                                                                                                     ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; 0.136 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.421      ; 2.280      ;
; 0.141 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.111      ; 2.254      ;
; 0.154 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.421      ; 2.262      ;
; 0.197 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.111      ; 2.198      ;
; 0.409 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.874      ; 4.192      ;
; 0.425 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.860      ; 4.172      ;
; 0.903 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.874      ; 4.198      ;
; 0.942 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.860      ; 4.155      ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Control:controller|state[0]'                                                                                                                       ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -1.518 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 5.210      ; 3.924      ;
; -1.473 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 5.221      ; 3.980      ;
; -1.017 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 5.221      ; 3.956      ;
; -1.003 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 5.210      ; 3.959      ;
; -0.919 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.886      ; 1.987      ;
; -0.908 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.886      ; 1.998      ;
; -0.476 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.500      ; 2.044      ;
; -0.402 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.500      ; 2.118      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.424 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.903      ; 2.917      ;
; -1.424 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.903      ; 2.917      ;
; -1.424 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.903      ; 2.917      ;
; -1.424 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.903      ; 2.917      ;
; -1.424 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.903      ; 2.917      ;
; -0.973 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.903      ; 2.868      ;
; -0.973 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.903      ; 2.868      ;
; -0.973 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.903      ; 2.868      ;
; -0.973 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.903      ; 2.868      ;
; -0.973 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.903      ; 2.868      ;
; -0.487 ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.902      ; 3.853      ;
; -0.392 ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.902      ; 3.948      ;
; -0.089 ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.453      ; 2.802      ;
; -0.063 ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.453      ; 2.828      ;
; 0.016  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.902      ; 3.856      ;
; 0.105  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.902      ; 3.945      ;
; 0.377  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.453      ; 2.768      ;
; 0.440  ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 0.669      ;
; 0.453  ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.567      ; 2.206      ;
; 0.476  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.453      ; 2.867      ;
; 0.482  ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.236      ;
; 0.482  ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.236      ;
; 0.482  ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.236      ;
; 0.482  ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.236      ;
; 0.482  ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.236      ;
; 0.485  ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.567      ; 2.238      ;
; 0.487  ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 0.754      ;
; 0.573  ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.327      ;
; 0.573  ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.327      ;
; 0.573  ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.327      ;
; 0.573  ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.327      ;
; 0.573  ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.568      ; 2.327      ;
; 0.675  ; Control:controller|counter[1] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 0.942      ;
; 0.755  ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.567      ; 2.508      ;
; 0.794  ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.567      ; 2.547      ;
; 0.816  ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.048      ; 1.050      ;
; 0.836  ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.103      ;
; 0.863  ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.130      ;
; 0.917  ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.048      ; 1.151      ;
; 0.993  ; Control:controller|counter[1] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.260      ;
; 1.038  ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.305      ;
; 1.106  ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.048      ; 1.340      ;
; 1.114  ; Control:controller|counter[1] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.381      ;
; 1.119  ; Control:controller|counter[1] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.386      ;
; 1.163  ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.430      ;
; 1.167  ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.434      ;
; 1.168  ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.435      ;
; 1.172  ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.439      ;
; 1.293  ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.560      ;
; 1.298  ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.565      ;
; 1.316  ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.080      ; 1.582      ;
; 1.356  ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 1.623      ;
; 1.910  ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.177      ;
; 1.910  ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.177      ;
; 1.910  ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.177      ;
; 1.910  ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.177      ;
; 2.251  ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.518      ;
; 2.251  ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.518      ;
; 2.251  ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.518      ;
; 2.284  ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.080      ; 2.550      ;
; 2.412  ; Control:controller|counter[1] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.080      ; 2.678      ;
; 2.428  ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 1.339      ;
; 2.475  ; Control:controller|counter[1] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.742      ;
; 2.523  ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.790      ;
; 2.523  ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.081      ; 2.790      ;
; 2.548  ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.080      ; 2.814      ;
; 2.551  ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.080      ; 2.817      ;
; 2.575  ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.080      ; 2.841      ;
; 2.600  ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 1.511      ;
; 2.717  ; Control:controller|counter[1] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 1.628      ;
; 2.846  ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 1.757      ;
; 2.919  ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 1.830      ;
; 2.951  ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 1.862      ;
; 2.970  ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 1.881      ;
; 2.986  ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 1.897      ;
; 3.025  ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 1.936      ;
; 3.120  ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 2.031      ;
; 3.170  ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 2.081      ;
; 3.291  ; Control:controller|counter[1] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.275     ; 2.202      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.139 ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; 0.000        ; 3.115      ; 3.424      ;
; 0.018  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; 0.000        ; 3.127      ; 3.593      ;
; 0.381  ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; -0.500       ; 3.115      ; 3.444      ;
; 0.389  ; counter_divider:div|q[0]             ; counter_divider:div|q[0]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.099      ; 0.674      ;
; 0.504  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; -0.500       ; 3.127      ; 3.579      ;
; 0.633  ; counter_divider:div|q[4]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.900      ;
; 0.634  ; counter_divider:div|q[2]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.901      ;
; 0.638  ; counter_divider:div|q[3]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.905      ;
; 0.651  ; counter_divider:div|q[1]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.918      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.951  ; counter_divider:div|q[4]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.218      ;
; 0.951  ; counter_divider:div|q[2]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.218      ;
; 0.964  ; counter_divider:div|q[1]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.231      ;
; 0.965  ; counter_divider:div|q[3]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.232      ;
; 0.969  ; counter_divider:div|q[1]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970  ; counter_divider:div|q[3]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.972  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.973  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.982  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.249      ;
; 0.982  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.249      ;
; 0.987  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 1.002  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.269      ;
; 1.003  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.270      ;
; 1.071  ; counter_divider:div|q[0]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.335     ; 0.922      ;
; 1.072  ; counter_divider:div|q[2]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.339      ;
; 1.077  ; counter_divider:div|q[2]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.344      ;
; 1.090  ; counter_divider:div|q[1]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.357      ;
; 1.093  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.094  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095  ; counter_divider:div|q[1]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.099  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.101  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.108  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.375      ;
; 1.113  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.116  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.118  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.129  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.397      ;
; 1.130  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.397      ;
; 1.131  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.398      ;
; 1.136  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.404      ;
; 1.148  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.416      ;
; 1.151  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.418      ;
; 1.156  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.423      ;
; 1.177  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.445      ;
; 1.220  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
; 1.221  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.488      ;
; 1.222  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.491      ;
; 1.226  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.237  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.506      ;
; 1.238  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.505      ;
; 1.239  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.506      ;
; 1.241  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.508      ;
; 1.243  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.510      ;
; 1.244  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.511      ;
; 1.244  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.511      ;
; 1.253  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.520      ;
; 1.257  ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.524      ;
; 1.264  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.531      ;
; 1.274  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.542      ;
; 1.277  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.544      ;
; 1.282  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.549      ;
; 1.296  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.563      ;
; 1.303  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.571      ;
; 1.306  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.574      ;
; 1.320  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.587      ;
; 1.324  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.591      ;
; 1.325  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.591      ;
; 1.330  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.597      ;
; 1.335  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.602      ;
; 1.347  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.614      ;
; 1.347  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.614      ;
; 1.348  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.617      ;
; 1.348  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.617      ;
; 1.352  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.619      ;
; 1.352  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.619      ;
; 1.358  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.624      ;
; 1.363  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.630      ;
; 1.363  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.632      ;
; 1.363  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.632      ;
; 1.364  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.631      ;
; 1.365  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.632      ;
; 1.366  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.633      ;
; 1.368  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.635      ;
; 1.369  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.636      ;
; 1.370  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.637      ;
; 1.381  ; counter_divider:div|q[0]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.335     ; 1.232      ;
; 1.381  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.649      ;
; 1.386  ; counter_divider:div|q[0]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.335     ; 1.237      ;
; 1.390  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.657      ;
; 1.393  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.660      ;
; 1.403  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.670      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter_divider:div|q[5]'                                                                                                     ;
+-------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; 0.436 ; count.10                      ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 0.702      ;
; 0.437 ; count.10                      ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 0.703      ;
; 0.482 ; count.11                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.511      ; 1.179      ;
; 0.550 ; count.00                      ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 0.816      ;
; 0.552 ; count.00                      ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 0.818      ;
; 0.635 ; count.11                      ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 0.901      ;
; 0.647 ; count.11                      ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 0.913      ;
; 0.680 ; count.01                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.511      ; 1.377      ;
; 0.782 ; count.01                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.480      ;
; 0.783 ; count.01                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.481      ;
; 0.783 ; count.01                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.481      ;
; 0.805 ; count.01                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.503      ;
; 0.852 ; count.01                      ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 1.118      ;
; 0.852 ; count.01                      ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 1.118      ;
; 0.943 ; count.01                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 1.209      ;
; 1.027 ; count.01                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.725      ;
; 1.056 ; count.11                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.754      ;
; 1.057 ; count.11                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.755      ;
; 1.057 ; count.11                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.755      ;
; 1.079 ; count.11                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.777      ;
; 1.217 ; count.11                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.080      ; 1.483      ;
; 1.301 ; count.11                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.512      ; 1.999      ;
; 1.530 ; Control:controller|counter[0] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.283     ; 1.453      ;
; 1.530 ; Control:controller|counter[1] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.283     ; 1.453      ;
; 1.570 ; Control:controller|counter[0] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.494      ;
; 1.574 ; Control:controller|counter[0] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.498      ;
; 1.576 ; Control:controller|counter[0] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.500      ;
; 1.577 ; Control:controller|counter[0] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.501      ;
; 1.681 ; Control:controller|counter[4] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.283     ; 1.604      ;
; 1.688 ; Control:controller|counter[1] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.612      ;
; 1.692 ; Control:controller|counter[1] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.616      ;
; 1.694 ; Control:controller|counter[1] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.618      ;
; 1.695 ; Control:controller|counter[1] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.619      ;
; 1.747 ; Control:controller|counter[3] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.283     ; 1.670      ;
; 1.784 ; Control:controller|counter[2] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.283     ; 1.707      ;
; 1.834 ; Control:controller|counter[4] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.758      ;
; 1.838 ; Control:controller|counter[4] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.762      ;
; 1.840 ; Control:controller|counter[4] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.764      ;
; 1.841 ; Control:controller|counter[4] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.765      ;
; 1.905 ; Control:controller|counter[3] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.829      ;
; 1.909 ; Control:controller|counter[3] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.833      ;
; 1.911 ; Control:controller|counter[3] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.835      ;
; 1.912 ; Control:controller|counter[3] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.836      ;
; 1.939 ; Control:controller|counter[2] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.863      ;
; 1.943 ; Control:controller|counter[2] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.867      ;
; 1.945 ; Control:controller|counter[2] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.869      ;
; 1.946 ; Control:controller|counter[2] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.870      ;
; 2.006 ; Control:controller|counter[0] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.714     ; 1.498      ;
; 2.107 ; Control:controller|counter[0] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 2.031      ;
; 2.124 ; Control:controller|counter[1] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.714     ; 1.616      ;
; 2.225 ; Control:controller|counter[1] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 2.149      ;
; 2.270 ; Control:controller|counter[4] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.714     ; 1.762      ;
; 2.341 ; Control:controller|counter[3] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.714     ; 1.833      ;
; 2.371 ; Control:controller|counter[4] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 2.295      ;
; 2.375 ; Control:controller|counter[2] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.714     ; 1.867      ;
; 2.442 ; Control:controller|counter[3] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 2.366      ;
; 2.476 ; Control:controller|counter[2] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 2.400      ;
+-------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'counter_divider:div|q[5]'                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'                                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.362  ; 0.550        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.362  ; 0.550        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|state[0]'                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datab       ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datab          ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|dataa           ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datab          ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datab       ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 5.815 ; 6.449 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 5.530 ; 6.114 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -4.638 ; -5.239 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -3.492 ; -4.050 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 11.023 ; 11.177 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 15.911 ; 16.004 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 17.139 ; 17.224 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 15.874 ; 15.938 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 10.988 ; 11.152 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 16.540 ; 16.607 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 6.042  ; 6.025  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 6.290  ; 6.246  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 6.306  ; 6.254  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 6.254  ; 6.212  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 9.193  ; 9.303  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 8.897  ; 8.967  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 6.504  ; 6.483  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 6.734  ; 6.678  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 6.714  ; 6.667  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 6.439  ; 6.376  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 6.712  ; 6.658  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 9.193  ; 9.303  ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 10.526 ; 10.673 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 15.283 ; 15.371 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 16.402 ; 16.482 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 15.249 ; 15.308 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 10.493 ; 10.649 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 15.827 ; 15.890 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 5.878  ; 5.861  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 6.116  ; 6.073  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 6.131  ; 6.080  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 6.082  ; 6.040  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 6.258  ; 6.197  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 8.618  ; 8.684  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 6.322  ; 6.300  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 6.541  ; 6.487  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 6.522  ; 6.476  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 6.258  ; 6.197  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 6.521  ; 6.468  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 8.903  ; 9.007  ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                ;
+-------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+-------------+-----------------+----------------------------------+---------------------------------------------------------------+
; 258.6 MHz   ; 250.0 MHz       ; CLOCK_50                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 283.69 MHz  ; 283.69 MHz      ; clock_divider_1hz:comb_3|clk_out ;                                                               ;
; 577.03 MHz  ; 437.64 MHz      ; counter_divider:div|q[5]         ; limit due to minimum period restriction (tmin)                ;
; 5882.35 MHz ; 352.61 MHz      ; Control:controller|state[0]      ; limit due to hold check                                       ;
+-------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -2.867 ; -58.214       ;
; counter_divider:div|q[5]         ; -2.641 ; -15.781       ;
; clock_divider_1hz:comb_3|clk_out ; -2.525 ; -18.015       ;
; Control:controller|state[0]      ; 0.100  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Control:controller|state[0]      ; -1.309 ; -2.988        ;
; clock_divider_1hz:comb_3|clk_out ; -1.231 ; -7.084        ;
; CLOCK_50                         ; -0.119 ; -0.119        ;
; counter_divider:div|q[5]         ; 0.401  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -45.405       ;
; counter_divider:div|q[5]         ; -1.285 ; -19.275       ;
; clock_divider_1hz:comb_3|clk_out ; -1.285 ; -11.565       ;
; Control:controller|state[0]      ; 0.435  ; 0.000         ;
+----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.867 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.793      ;
; -2.784 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.708      ;
; -2.682 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.606      ;
; -2.658 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.583      ;
; -2.644 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.570      ;
; -2.641 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.566      ;
; -2.623 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.550      ;
; -2.620 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.545      ;
; -2.615 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.540      ;
; -2.554 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.478      ;
; -2.543 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.470      ;
; -2.539 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.463      ;
; -2.535 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.459      ;
; -2.514 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.439      ;
; -2.511 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.439      ;
; -2.511 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.439      ;
; -2.510 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.435      ;
; -2.507 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.434      ;
; -2.444 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.372      ;
; -2.443 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.370      ;
; -2.438 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.362      ;
; -2.437 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.362      ;
; -2.431 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.356      ;
; -2.430 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.358      ;
; -2.428 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.355      ;
; -2.414 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.340      ;
; -2.414 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.340      ;
; -2.392 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.320      ;
; -2.392 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.319      ;
; -2.385 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.311      ;
; -2.383 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.309      ;
; -2.380 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.306      ;
; -2.368 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.295      ;
; -2.354 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.280      ;
; -2.343 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.270      ;
; -2.342 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.269      ;
; -2.341 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.268      ;
; -2.341 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.268      ;
; -2.341 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.268      ;
; -2.336 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.262      ;
; -2.336 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.262      ;
; -2.327 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.254      ;
; -2.298 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.297 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.221      ;
; -2.296 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.223      ;
; -2.296 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.223      ;
; -2.296 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.223      ;
; -2.295 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.221      ;
; -2.271 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.195      ;
; -2.264 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.192      ;
; -2.258 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.184      ;
; -2.255 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.183      ;
; -2.253 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.180      ;
; -2.250 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.177      ;
; -2.246 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.171      ;
; -2.245 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.170      ;
; -2.244 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.169      ;
; -2.244 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.169      ;
; -2.244 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.169      ;
; -2.242 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.169      ;
; -2.242 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.169      ;
; -2.240 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.167      ;
; -2.240 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.167      ;
; -2.230 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.156      ;
; -2.217 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.143      ;
; -2.212 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.139      ;
; -2.209 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.136      ;
; -2.208 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.134      ;
; -2.208 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.134      ;
; -2.205 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.131      ;
; -2.201 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.127      ;
; -2.199 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.124      ;
; -2.199 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.124      ;
; -2.199 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.124      ;
; -2.197 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.124      ;
; -2.196 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.123      ;
; -2.196 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.123      ;
; -2.195 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.119      ;
; -2.193 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.119      ;
; -2.193 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.119      ;
; -2.192 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.119      ;
; -2.192 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.119      ;
; -2.189 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.115      ;
; -2.189 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.115      ;
; -2.187 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.113      ;
; -2.179 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.107      ;
; -2.171 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.096      ;
; -2.170 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.097      ;
; -2.169 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.093      ;
; -2.168 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.093      ;
; -2.167 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.092      ;
; -2.166 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.091      ;
; -2.166 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.091      ;
; -2.166 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.091      ;
; -2.156 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.083      ;
; -2.154 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.079      ;
; -2.152 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.078      ;
; -2.145 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.070      ;
; -2.140 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.068      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter_divider:div|q[5]'                                                                                                      ;
+--------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; -2.641 ; Control:controller|counter[1] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 3.058      ;
; -2.588 ; Control:controller|counter[3] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 3.005      ;
; -2.530 ; Control:controller|counter[1] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.962     ; 2.567      ;
; -2.477 ; Control:controller|counter[3] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.962     ; 2.514      ;
; -2.473 ; Control:controller|counter[2] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.890      ;
; -2.362 ; Control:controller|counter[2] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.962     ; 2.399      ;
; -2.345 ; Control:controller|counter[4] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.762      ;
; -2.234 ; Control:controller|counter[4] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.962     ; 2.271      ;
; -2.152 ; Control:controller|counter[1] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.569      ;
; -2.149 ; Control:controller|counter[1] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.566      ;
; -2.105 ; Control:controller|counter[1] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.522      ;
; -2.095 ; Control:controller|counter[3] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.512      ;
; -2.093 ; Control:controller|counter[1] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.510      ;
; -2.092 ; Control:controller|counter[3] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.509      ;
; -2.073 ; Control:controller|counter[3] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.490      ;
; -2.059 ; Control:controller|counter[0] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.476      ;
; -2.045 ; Control:controller|counter[3] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.462      ;
; -2.002 ; Control:controller|counter[2] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.419      ;
; -1.999 ; Control:controller|counter[2] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.416      ;
; -1.955 ; Control:controller|counter[2] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.372      ;
; -1.948 ; Control:controller|counter[0] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.962     ; 1.985      ;
; -1.943 ; Control:controller|counter[2] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.360      ;
; -1.869 ; Control:controller|counter[4] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.286      ;
; -1.866 ; Control:controller|counter[4] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.283      ;
; -1.836 ; Control:controller|counter[4] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.253      ;
; -1.810 ; Control:controller|counter[4] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.227      ;
; -1.771 ; Control:controller|counter[1] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.583     ; 2.187      ;
; -1.733 ; Control:controller|counter[3] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.583     ; 2.149      ;
; -1.620 ; Control:controller|counter[0] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.037      ;
; -1.617 ; Control:controller|counter[0] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.034      ;
; -1.603 ; Control:controller|counter[2] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.583     ; 2.019      ;
; -1.599 ; Control:controller|counter[0] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 2.016      ;
; -1.571 ; Control:controller|counter[0] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.582     ; 1.988      ;
; -1.485 ; Control:controller|counter[4] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.583     ; 1.901      ;
; -1.121 ; Control:controller|counter[0] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.583     ; 1.537      ;
; -0.733 ; count.11                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 2.039      ;
; -0.622 ; count.11                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 1.548      ;
; -0.572 ; count.11                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.878      ;
; -0.569 ; count.11                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.875      ;
; -0.555 ; count.11                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.861      ;
; -0.553 ; count.11                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.859      ;
; -0.400 ; count.01                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.706      ;
; -0.289 ; count.01                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 1.215      ;
; -0.239 ; count.01                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.545      ;
; -0.236 ; count.01                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.542      ;
; -0.222 ; count.01                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.528      ;
; -0.220 ; count.01                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.526      ;
; -0.170 ; count.01                      ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 1.096      ;
; -0.170 ; count.01                      ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 1.096      ;
; -0.038 ; count.01                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.306      ; 1.343      ;
; 0.028  ; count.11                      ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 0.898      ;
; 0.040  ; count.11                      ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 0.886      ;
; 0.082  ; count.00                      ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 0.844      ;
; 0.083  ; count.00                      ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 0.843      ;
; 0.149  ; count.11                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.306      ; 1.156      ;
; 0.207  ; count.10                      ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 0.719      ;
; 0.210  ; count.10                      ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.073     ; 0.716      ;
+--------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.525 ; Control:controller|counter[1] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 2.177      ;
; -2.377 ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 2.029      ;
; -2.310 ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.962      ;
; -2.293 ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.945      ;
; -2.231 ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.883      ;
; -2.178 ; Control:controller|counter[1] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 3.104      ;
; -2.178 ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.830      ;
; -2.168 ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.820      ;
; -2.107 ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.759      ;
; -2.100 ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.752      ;
; -2.080 ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 3.006      ;
; -2.080 ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 3.006      ;
; -2.080 ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 3.006      ;
; -2.080 ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 3.006      ;
; -2.080 ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 3.006      ;
; -2.045 ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.971      ;
; -2.014 ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.940      ;
; -2.014 ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.940      ;
; -2.014 ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.940      ;
; -2.014 ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.940      ;
; -2.014 ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.940      ;
; -2.004 ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.930      ;
; -1.998 ; Control:controller|counter[1] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.924      ;
; -1.998 ; Control:controller|counter[1] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.924      ;
; -1.998 ; Control:controller|counter[1] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.924      ;
; -1.998 ; Control:controller|counter[1] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.924      ;
; -1.998 ; Control:controller|counter[1] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.924      ;
; -1.959 ; Control:controller|counter[1] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.611      ;
; -1.946 ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.872      ;
; -1.946 ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.872      ;
; -1.946 ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.872      ;
; -1.946 ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.872      ;
; -1.946 ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.872      ;
; -1.911 ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.837      ;
; -1.902 ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.828      ;
; -1.859 ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.511      ;
; -1.723 ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.649      ;
; -1.723 ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.649      ;
; -1.723 ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.649      ;
; -1.723 ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.649      ;
; -1.723 ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.649      ;
; -1.693 ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 1.345      ;
; -0.736 ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.693      ;
; -0.681 ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 1.607      ;
; -0.521 ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.598      ;
; -0.521 ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.598      ;
; -0.521 ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.598      ;
; -0.521 ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.598      ;
; -0.521 ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.598      ;
; -0.491 ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.568      ;
; -0.445 ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.039     ; 1.405      ;
; -0.377 ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.454      ;
; -0.330 ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.407      ;
; -0.330 ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.407      ;
; -0.330 ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.407      ;
; -0.330 ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.407      ;
; -0.330 ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.407      ;
; -0.316 ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.393      ;
; -0.206 ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.163      ;
; -0.157 ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.114      ;
; -0.108 ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.078      ; 2.185      ;
; 0.088  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.204      ; 2.828      ;
; 0.285  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.204      ; 2.631      ;
; 0.299  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.392      ; 3.805      ;
; 0.299  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.392      ; 3.805      ;
; 0.299  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.392      ; 3.805      ;
; 0.299  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.392      ; 3.805      ;
; 0.299  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.392      ; 3.805      ;
; 0.300  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.392      ; 3.804      ;
; 0.427  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.392      ; 3.677      ;
; 0.525  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.204      ; 2.891      ;
; 0.682  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.204      ; 2.734      ;
; 0.698  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.392      ; 3.906      ;
; 0.735  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.392      ; 3.869      ;
; 0.735  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.392      ; 3.869      ;
; 0.735  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.392      ; 3.869      ;
; 0.735  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.392      ; 3.869      ;
; 0.735  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.392      ; 3.869      ;
; 0.838  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.392      ; 3.766      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Control:controller|state[0]'                                                                                                                      ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; 0.100 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.853      ; 2.092      ;
; 0.137 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.136      ; 2.084      ;
; 0.146 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.853      ; 2.046      ;
; 0.150 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.136      ; 2.071      ;
; 0.433 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.441      ; 3.809      ;
; 0.449 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.450      ; 3.799      ;
; 0.830 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.450      ; 3.918      ;
; 0.860 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.441      ; 3.882      ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Control:controller|state[0]'                                                                                                                        ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -1.309 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.765      ; 3.669      ;
; -1.267 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.770      ; 3.716      ;
; -0.918 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.770      ; 3.585      ;
; -0.881 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.765      ; 3.617      ;
; -0.789 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.566      ; 1.797      ;
; -0.777 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.566      ; 1.809      ;
; -0.412 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.212      ; 1.820      ;
; -0.343 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.212      ; 1.889      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                         ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.231 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.551      ; 2.724      ;
; -1.231 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.551      ; 2.724      ;
; -1.231 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.551      ; 2.724      ;
; -1.231 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.551      ; 2.724      ;
; -1.231 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.551      ; 2.724      ;
; -0.875 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.551      ; 2.580      ;
; -0.875 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.551      ; 2.580      ;
; -0.875 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.551      ; 2.580      ;
; -0.875 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.551      ; 2.580      ;
; -0.875 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.551      ; 2.580      ;
; -0.406 ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.551      ; 3.549      ;
; -0.314 ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.551      ; 3.641      ;
; -0.107 ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.314      ; 2.611      ;
; -0.102 ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.314      ; 2.616      ;
; 0.038  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.551      ; 3.493      ;
; 0.093  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.551      ; 3.548      ;
; 0.282  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.314      ; 2.500      ;
; 0.387  ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.039      ; 0.597      ;
; 0.395  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.314      ; 2.613      ;
; 0.440  ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 0.684      ;
; 0.498  ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.016      ;
; 0.505  ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.023      ;
; 0.522  ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.040      ;
; 0.522  ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.040      ;
; 0.522  ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.040      ;
; 0.522  ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.040      ;
; 0.522  ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.040      ;
; 0.597  ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.115      ;
; 0.597  ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.115      ;
; 0.597  ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.115      ;
; 0.597  ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.115      ;
; 0.597  ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.115      ;
; 0.616  ; Control:controller|counter[1] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 0.860      ;
; 0.719  ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.237      ;
; 0.748  ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.042      ; 0.961      ;
; 0.775  ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.019      ;
; 0.789  ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.347      ; 2.307      ;
; 0.798  ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.042      ;
; 0.848  ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.042      ; 1.061      ;
; 0.902  ; Control:controller|counter[1] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.146      ;
; 0.957  ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.201      ;
; 1.001  ; Control:controller|counter[1] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.245      ;
; 1.012  ; Control:controller|counter[1] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.256      ;
; 1.016  ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.042      ; 1.229      ;
; 1.043  ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.287      ;
; 1.056  ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.300      ;
; 1.074  ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.318      ;
; 1.077  ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.321      ;
; 1.153  ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.397      ;
; 1.184  ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.428      ;
; 1.187  ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.431      ;
; 1.261  ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.505      ;
; 1.734  ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.978      ;
; 1.734  ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.978      ;
; 1.734  ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.978      ;
; 1.734  ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 1.978      ;
; 2.064  ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.308      ;
; 2.064  ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.308      ;
; 2.064  ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.308      ;
; 2.071  ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.315      ;
; 2.119  ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.212      ;
; 2.155  ; Control:controller|counter[1] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.399      ;
; 2.282  ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.375      ;
; 2.288  ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.532      ;
; 2.291  ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.535      ;
; 2.294  ; Control:controller|counter[1] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.538      ;
; 2.335  ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.579      ;
; 2.335  ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.579      ;
; 2.342  ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.586      ;
; 2.402  ; Control:controller|counter[1] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.495      ;
; 2.516  ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.609      ;
; 2.571  ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.664      ;
; 2.613  ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.706      ;
; 2.628  ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.721      ;
; 2.636  ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.729      ;
; 2.660  ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.753      ;
; 2.745  ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.838      ;
; 2.826  ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 1.919      ;
; 2.935  ; Control:controller|counter[1] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.078     ; 2.028      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.119 ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; 0.000        ; 2.854      ; 3.149      ;
; 0.060  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; 0.000        ; 2.867      ; 3.341      ;
; 0.317  ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; -0.500       ; 2.854      ; 3.085      ;
; 0.348  ; counter_divider:div|q[0]             ; counter_divider:div|q[0]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.089      ; 0.608      ;
; 0.480  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; -0.500       ; 2.867      ; 3.261      ;
; 0.578  ; counter_divider:div|q[4]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.822      ;
; 0.581  ; counter_divider:div|q[2]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.825      ;
; 0.583  ; counter_divider:div|q[3]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.827      ;
; 0.597  ; counter_divider:div|q[1]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.841      ;
; 0.597  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.841      ;
; 0.598  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.600  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.601  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.602  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.864  ; counter_divider:div|q[4]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.108      ;
; 0.868  ; counter_divider:div|q[2]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.112      ;
; 0.870  ; counter_divider:div|q[1]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.114      ;
; 0.871  ; counter_divider:div|q[3]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.115      ;
; 0.881  ; counter_divider:div|q[1]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.125      ;
; 0.882  ; counter_divider:div|q[3]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.126      ;
; 0.886  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.887  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.889  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.896  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.140      ;
; 0.898  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.898  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.919  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.163      ;
; 0.922  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.166      ;
; 0.967  ; counter_divider:div|q[2]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.211      ;
; 0.978  ; counter_divider:div|q[2]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.222      ;
; 0.980  ; counter_divider:div|q[1]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.224      ;
; 0.986  ; counter_divider:div|q[0]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.310     ; 0.847      ;
; 0.987  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.988  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.991  ; counter_divider:div|q[1]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.235      ;
; 0.997  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.999  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 1.001  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.009  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.253      ;
; 1.012  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.256      ;
; 1.027  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.271      ;
; 1.034  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.278      ;
; 1.036  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.280      ;
; 1.041  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.286      ;
; 1.048  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.293      ;
; 1.055  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.300      ;
; 1.064  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.308      ;
; 1.086  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.331      ;
; 1.097  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.341      ;
; 1.098  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.342      ;
; 1.105  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.351      ;
; 1.108  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.352      ;
; 1.110  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.354      ;
; 1.110  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.354      ;
; 1.111  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.355      ;
; 1.115  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.361      ;
; 1.117  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.361      ;
; 1.121  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.365      ;
; 1.122  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.366      ;
; 1.137  ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.381      ;
; 1.137  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.381      ;
; 1.146  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.390      ;
; 1.157  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.401      ;
; 1.165  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.410      ;
; 1.174  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.418      ;
; 1.180  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.424      ;
; 1.191  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.435      ;
; 1.196  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.441      ;
; 1.197  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.442      ;
; 1.200  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.444      ;
; 1.205  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.448      ;
; 1.207  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.451      ;
; 1.207  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.451      ;
; 1.208  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.452      ;
; 1.213  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.456      ;
; 1.215  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.461      ;
; 1.216  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.462      ;
; 1.218  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.462      ;
; 1.218  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.462      ;
; 1.218  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.462      ;
; 1.220  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.464      ;
; 1.220  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.464      ;
; 1.220  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.464      ;
; 1.221  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.465      ;
; 1.225  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.471      ;
; 1.226  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.470      ;
; 1.226  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.472      ;
; 1.231  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.475      ;
; 1.231  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.475      ;
; 1.247  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.491      ;
; 1.254  ; counter_divider:div|q[0]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.310     ; 1.115      ;
; 1.255  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.499      ;
; 1.261  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.506      ;
; 1.265  ; counter_divider:div|q[0]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.310     ; 1.126      ;
; 1.267  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.511      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter_divider:div|q[5]'                                                                                                      ;
+-------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; 0.401 ; count.10                      ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 0.645      ;
; 0.402 ; count.10                      ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 0.646      ;
; 0.450 ; count.11                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.467      ; 1.088      ;
; 0.498 ; count.00                      ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 0.742      ;
; 0.500 ; count.00                      ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 0.744      ;
; 0.583 ; count.11                      ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 0.827      ;
; 0.593 ; count.11                      ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 0.837      ;
; 0.620 ; count.01                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.467      ; 1.258      ;
; 0.734 ; count.01                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.373      ;
; 0.735 ; count.01                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.374      ;
; 0.735 ; count.01                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.374      ;
; 0.757 ; count.01                      ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.001      ;
; 0.757 ; count.01                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.396      ;
; 0.759 ; count.01                      ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.003      ;
; 0.868 ; count.01                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.112      ;
; 0.945 ; count.01                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.584      ;
; 0.978 ; count.11                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.617      ;
; 0.979 ; count.11                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.618      ;
; 0.979 ; count.11                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.618      ;
; 1.001 ; count.11                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.640      ;
; 1.112 ; count.11                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.356      ;
; 1.189 ; count.11                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.468      ; 1.828      ;
; 1.415 ; Control:controller|counter[1] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.324      ;
; 1.420 ; Control:controller|counter[0] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.329      ;
; 1.441 ; Control:controller|counter[0] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.351      ;
; 1.446 ; Control:controller|counter[0] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.356      ;
; 1.447 ; Control:controller|counter[0] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.357      ;
; 1.448 ; Control:controller|counter[0] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.358      ;
; 1.538 ; Control:controller|counter[1] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.448      ;
; 1.543 ; Control:controller|counter[1] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.453      ;
; 1.544 ; Control:controller|counter[1] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.454      ;
; 1.545 ; Control:controller|counter[1] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.455      ;
; 1.547 ; Control:controller|counter[4] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.456      ;
; 1.617 ; Control:controller|counter[3] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.526      ;
; 1.639 ; Control:controller|counter[2] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.282     ; 1.548      ;
; 1.681 ; Control:controller|counter[4] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.591      ;
; 1.686 ; Control:controller|counter[4] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.596      ;
; 1.687 ; Control:controller|counter[4] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.597      ;
; 1.688 ; Control:controller|counter[4] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.598      ;
; 1.743 ; Control:controller|counter[3] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.653      ;
; 1.748 ; Control:controller|counter[3] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.658      ;
; 1.749 ; Control:controller|counter[3] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.659      ;
; 1.750 ; Control:controller|counter[3] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.660      ;
; 1.776 ; Control:controller|counter[2] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.686      ;
; 1.781 ; Control:controller|counter[2] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.691      ;
; 1.782 ; Control:controller|counter[2] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.692      ;
; 1.783 ; Control:controller|counter[2] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.693      ;
; 1.841 ; Control:controller|counter[0] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.676     ; 1.356      ;
; 1.938 ; Control:controller|counter[0] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.848      ;
; 1.938 ; Control:controller|counter[1] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.676     ; 1.453      ;
; 2.035 ; Control:controller|counter[1] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 1.945      ;
; 2.081 ; Control:controller|counter[4] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.676     ; 1.596      ;
; 2.143 ; Control:controller|counter[3] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.676     ; 1.658      ;
; 2.176 ; Control:controller|counter[2] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.676     ; 1.691      ;
; 2.178 ; Control:controller|counter[4] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 2.088      ;
; 2.240 ; Control:controller|counter[3] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 2.150      ;
; 2.273 ; Control:controller|counter[2] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.281     ; 2.183      ;
+-------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.321  ; 0.539        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'                                                          ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.222  ; 0.440        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.372  ; 0.558        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.372  ; 0.558        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.372  ; 0.558        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.372  ; 0.558        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.372  ; 0.558        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.372  ; 0.558        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'                                                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.162  ; 0.380        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.162  ; 0.380        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.178  ; 0.396        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.178  ; 0.396        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.413  ; 0.599        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.414  ; 0.600        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.414  ; 0.600        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.428  ; 0.614        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.428  ; 0.614        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datab          ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datab       ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|dataa           ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|dataa           ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datab       ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datab          ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 5.290 ; 5.626 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 4.978 ; 5.331 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -4.283 ; -4.613 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -3.197 ; -3.542 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 10.377 ; 10.323 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 14.941 ; 14.807 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 16.084 ; 15.923 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 14.906 ; 14.754 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 10.342 ; 10.298 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 15.520 ; 15.373 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 5.687  ; 5.638  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 5.917  ; 5.829  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 5.931  ; 5.849  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 5.892  ; 5.812  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 8.651  ; 8.598  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 8.364  ; 8.299  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 6.113  ; 6.059  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 6.333  ; 6.236  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 6.317  ; 6.222  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 6.075  ; 5.946  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 6.309  ; 6.220  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 8.651  ; 8.598  ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 9.914  ; 9.861  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 14.357 ; 14.227 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 15.398 ; 15.242 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 14.324 ; 14.177 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 9.880  ; 9.838  ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 14.856 ; 14.715 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 5.537  ; 5.489  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 5.758  ; 5.672  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 5.771  ; 5.691  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 5.733  ; 5.655  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 5.909  ; 5.783  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 8.107  ; 8.043  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 5.947  ; 5.894  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 6.157  ; 6.063  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 6.142  ; 6.050  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 5.909  ; 5.783  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 6.135  ; 6.048  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 8.383  ; 8.331  ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clock_divider_1hz:comb_3|clk_out ; -1.090 ; -5.736        ;
; CLOCK_50                         ; -1.031 ; -16.161       ;
; counter_divider:div|q[5]         ; -0.950 ; -5.041        ;
; Control:controller|state[0]      ; 0.304  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clock_divider_1hz:comb_3|clk_out ; -0.904 ; -5.371        ;
; Control:controller|state[0]      ; -0.819 ; -2.040        ;
; CLOCK_50                         ; -0.261 ; -0.365        ;
; counter_divider:div|q[5]         ; 0.192  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -38.007       ;
; counter_divider:div|q[5]         ; -1.000 ; -15.000       ;
; clock_divider_1hz:comb_3|clk_out ; -1.000 ; -9.000        ;
; Control:controller|state[0]      ; 0.267  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.090 ; Control:controller|counter[1] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 1.168      ;
; -1.004 ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 1.082      ;
; -0.934 ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 1.012      ;
; -0.909 ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 0.987      ;
; -0.900 ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 0.978      ;
; -0.888 ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 0.966      ;
; -0.882 ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 0.960      ;
; -0.860 ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 0.938      ;
; -0.840 ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 0.918      ;
; -0.770 ; Control:controller|counter[1] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 0.848      ;
; -0.694 ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 0.772      ;
; -0.687 ; Control:controller|counter[1] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.632      ;
; -0.610 ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.556      ;
; -0.610 ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.556      ;
; -0.610 ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.556      ;
; -0.610 ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.556      ;
; -0.610 ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.556      ;
; -0.608 ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.909     ; 0.686      ;
; -0.601 ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.546      ;
; -0.590 ; Control:controller|counter[1] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.536      ;
; -0.590 ; Control:controller|counter[1] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.536      ;
; -0.590 ; Control:controller|counter[1] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.536      ;
; -0.590 ; Control:controller|counter[1] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.536      ;
; -0.590 ; Control:controller|counter[1] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.536      ;
; -0.585 ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.531      ;
; -0.585 ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.531      ;
; -0.585 ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.531      ;
; -0.585 ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.531      ;
; -0.585 ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.531      ;
; -0.568 ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.514      ;
; -0.568 ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.514      ;
; -0.568 ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.514      ;
; -0.568 ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.514      ;
; -0.568 ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.514      ;
; -0.524 ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.469      ;
; -0.519 ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.464      ;
; -0.494 ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.439      ;
; -0.405 ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.351      ;
; -0.405 ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.351      ;
; -0.405 ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.351      ;
; -0.405 ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.351      ;
; -0.405 ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.351      ;
; 0.043  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.102      ; 1.651      ;
; 0.092  ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 0.871      ;
; 0.134  ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 0.811      ;
; 0.153  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.102      ; 1.541      ;
; 0.220  ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.022     ; 0.745      ;
; 0.321  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.920      ; 2.191      ;
; 0.337  ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 0.626      ;
; 0.347  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.921      ; 2.166      ;
; 0.347  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.921      ; 2.166      ;
; 0.347  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.921      ; 2.166      ;
; 0.347  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.921      ; 2.166      ;
; 0.347  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.921      ; 2.166      ;
; 0.366  ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 0.597      ;
; 0.394  ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.355      ;
; 0.394  ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.355      ;
; 0.394  ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.355      ;
; 0.394  ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.355      ;
; 0.394  ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.355      ;
; 0.431  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.920      ; 2.081      ;
; 0.437  ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.761      ; 1.311      ;
; 0.463  ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.761      ; 1.285      ;
; 0.492  ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.257      ;
; 0.492  ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.257      ;
; 0.492  ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.257      ;
; 0.492  ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.257      ;
; 0.492  ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.762      ; 1.257      ;
; 0.534  ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.761      ; 1.214      ;
; 0.626  ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.761      ; 1.122      ;
; 0.726  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.102      ; 1.468      ;
; 0.806  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.102      ; 1.388      ;
; 1.005  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.920      ; 2.007      ;
; 1.032  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.921      ; 1.981      ;
; 1.032  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.921      ; 1.981      ;
; 1.032  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.921      ; 1.981      ;
; 1.032  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.921      ; 1.981      ;
; 1.032  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.921      ; 1.981      ;
; 1.104  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.920      ; 1.908      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.031 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.975      ;
; -0.994 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.936      ;
; -0.991 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.933      ;
; -0.984 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.927      ;
; -0.978 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.921      ;
; -0.974 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.920      ;
; -0.961 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.904      ;
; -0.961 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.904      ;
; -0.959 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.905      ;
; -0.925 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.869      ;
; -0.917 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.859      ;
; -0.906 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.852      ;
; -0.905 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.852      ;
; -0.898 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.844      ;
; -0.895 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.838      ;
; -0.895 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.838      ;
; -0.891 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.837      ;
; -0.883 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.829      ;
; -0.864 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.806      ;
; -0.855 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.798      ;
; -0.854 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.797      ;
; -0.853 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.795      ;
; -0.840 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.782      ;
; -0.836 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.783      ;
; -0.836 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.783      ;
; -0.830 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.776      ;
; -0.829 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.776      ;
; -0.824 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.771      ;
; -0.824 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.770      ;
; -0.815 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.761      ;
; -0.808 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.753      ;
; -0.808 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.753      ;
; -0.805 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.798 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.744      ;
; -0.798 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.744      ;
; -0.792 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.738      ;
; -0.792 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.738      ;
; -0.782 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.726      ;
; -0.780 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.726      ;
; -0.775 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.721      ;
; -0.775 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.721      ;
; -0.775 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.721      ;
; -0.775 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.721      ;
; -0.773 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.718      ;
; -0.769 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.715      ;
; -0.766 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.713      ;
; -0.765 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.711      ;
; -0.758 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.704      ;
; -0.758 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.704      ;
; -0.758 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.704      ;
; -0.758 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.704      ;
; -0.757 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.703      ;
; -0.751 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.696      ;
; -0.748 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.695      ;
; -0.748 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.694      ;
; -0.747 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.691      ;
; -0.747 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.694      ;
; -0.739 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.686      ;
; -0.739 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.683      ;
; -0.738 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.683      ;
; -0.735 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.680      ;
; -0.734 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.679      ;
; -0.731 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.676      ;
; -0.731 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.676      ;
; -0.730 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.674      ;
; -0.730 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.674      ;
; -0.730 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.674      ;
; -0.730 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.674      ;
; -0.730 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.674      ;
; -0.729 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.675      ;
; -0.729 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.673      ;
; -0.728 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.674      ;
; -0.728 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.674      ;
; -0.728 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.673      ;
; -0.728 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.674      ;
; -0.727 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.671      ;
; -0.727 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.671      ;
; -0.727 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.671      ;
; -0.727 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.671      ;
; -0.726 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.670      ;
; -0.722 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.668      ;
; -0.720 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.665      ;
; -0.720 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.665      ;
; -0.720 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.665      ;
; -0.720 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.665      ;
; -0.719 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.664      ;
; -0.714 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.659      ;
; -0.714 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.659      ;
; -0.714 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.659      ;
; -0.714 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.659      ;
; -0.713 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.658      ;
; -0.712 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.658      ;
; -0.711 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.658      ;
; -0.711 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.657      ;
; -0.710 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.657      ;
; -0.710 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.657      ;
; -0.709 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
; -0.709 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.655      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter_divider:div|q[5]'                                                                                                      ;
+--------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; -0.950 ; Control:controller|counter[1] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.621      ;
; -0.922 ; Control:controller|counter[3] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.593      ;
; -0.909 ; Control:controller|counter[1] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.511     ; 1.385      ;
; -0.881 ; Control:controller|counter[3] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.511     ; 1.357      ;
; -0.853 ; Control:controller|counter[2] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.524      ;
; -0.812 ; Control:controller|counter[2] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.511     ; 1.288      ;
; -0.791 ; Control:controller|counter[4] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.462      ;
; -0.750 ; Control:controller|counter[4] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.511     ; 1.226      ;
; -0.682 ; Control:controller|counter[1] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.353      ;
; -0.679 ; Control:controller|counter[1] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.350      ;
; -0.668 ; Control:controller|counter[3] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.339      ;
; -0.667 ; Control:controller|counter[3] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.338      ;
; -0.663 ; Control:controller|counter[0] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.334      ;
; -0.662 ; Control:controller|counter[3] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.333      ;
; -0.657 ; Control:controller|counter[1] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.328      ;
; -0.654 ; Control:controller|counter[3] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.325      ;
; -0.644 ; Control:controller|counter[1] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.315      ;
; -0.622 ; Control:controller|counter[0] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.511     ; 1.098      ;
; -0.617 ; Control:controller|counter[2] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.288      ;
; -0.616 ; Control:controller|counter[2] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.287      ;
; -0.611 ; Control:controller|counter[2] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.282      ;
; -0.603 ; Control:controller|counter[2] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.274      ;
; -0.536 ; Control:controller|counter[4] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.207      ;
; -0.535 ; Control:controller|counter[4] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.206      ;
; -0.530 ; Control:controller|counter[4] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.201      ;
; -0.522 ; Control:controller|counter[4] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.193      ;
; -0.500 ; Control:controller|counter[1] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.171      ;
; -0.469 ; Control:controller|counter[3] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.140      ;
; -0.445 ; Control:controller|counter[0] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.116      ;
; -0.444 ; Control:controller|counter[0] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.115      ;
; -0.439 ; Control:controller|counter[0] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.110      ;
; -0.431 ; Control:controller|counter[0] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.102      ;
; -0.403 ; Control:controller|counter[2] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.074      ;
; -0.341 ; Control:controller|counter[4] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 1.012      ;
; -0.145 ; Control:controller|counter[0] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; -0.316     ; 0.816      ;
; 0.081  ; count.11                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 1.060      ;
; 0.119  ; count.11                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 1.022      ;
; 0.121  ; count.11                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 1.020      ;
; 0.122  ; count.11                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.824      ;
; 0.129  ; count.11                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 1.012      ;
; 0.132  ; count.11                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 1.009      ;
; 0.263  ; count.01                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 0.878      ;
; 0.301  ; count.01                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 0.840      ;
; 0.303  ; count.01                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 0.838      ;
; 0.304  ; count.01                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.642      ;
; 0.311  ; count.01                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 0.830      ;
; 0.314  ; count.01                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 0.827      ;
; 0.363  ; count.01                      ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.583      ;
; 0.363  ; count.01                      ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.583      ;
; 0.419  ; count.01                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 0.722      ;
; 0.465  ; count.11                      ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.481      ;
; 0.472  ; count.11                      ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.474      ;
; 0.518  ; count.00                      ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.428      ;
; 0.520  ; count.11                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.154      ; 0.621      ;
; 0.521  ; count.00                      ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.425      ;
; 0.567  ; count.10                      ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.379      ;
; 0.570  ; count.10                      ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.376      ;
+--------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Control:controller|state[0]'                                                                                                                      ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; 0.304 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 2.445      ; 2.275      ;
; 0.337 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 2.455      ; 2.230      ;
; 0.705 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.157      ; 1.106      ;
; 0.731 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.157      ; 1.080      ;
; 0.738 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.296      ; 1.065      ;
; 0.749 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.296      ; 1.054      ;
; 1.033 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 2.445      ; 2.046      ;
; 1.052 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 2.455      ; 2.015      ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                         ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.904 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.011      ; 1.316      ;
; -0.904 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.011      ; 1.316      ;
; -0.904 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.011      ; 1.316      ;
; -0.904 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.011      ; 1.316      ;
; -0.904 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.011      ; 1.316      ;
; -0.419 ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.011      ; 1.801      ;
; -0.376 ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.011      ; 1.844      ;
; -0.288 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.011      ; 1.432      ;
; -0.288 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.011      ; 1.432      ;
; -0.288 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.011      ; 1.432      ;
; -0.288 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.011      ; 1.432      ;
; -0.288 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.011      ; 1.432      ;
; -0.043 ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.159      ; 1.325      ;
; -0.013 ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.159      ; 1.355      ;
; 0.019  ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.012      ;
; 0.019  ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.012      ;
; 0.019  ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.012      ;
; 0.019  ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.012      ;
; 0.019  ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.012      ;
; 0.031  ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.024      ;
; 0.034  ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.027      ;
; 0.093  ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.086      ;
; 0.093  ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.086      ;
; 0.093  ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.086      ;
; 0.093  ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.086      ;
; 0.093  ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.086      ;
; 0.117  ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.110      ;
; 0.183  ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.909      ; 1.176      ;
; 0.201  ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.022      ; 0.307      ;
; 0.223  ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.348      ;
; 0.228  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.011      ; 1.948      ;
; 0.268  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.011      ; 1.988      ;
; 0.312  ; Control:controller|counter[1] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.437      ;
; 0.374  ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.499      ;
; 0.382  ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.490      ;
; 0.387  ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.512      ;
; 0.415  ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.523      ;
; 0.461  ; Control:controller|counter[1] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.586      ;
; 0.468  ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.593      ;
; 0.514  ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.622      ;
; 0.524  ; Control:controller|counter[1] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.649      ;
; 0.527  ; Control:controller|counter[1] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.652      ;
; 0.532  ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.657      ;
; 0.534  ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.659      ;
; 0.535  ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.660      ;
; 0.537  ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.662      ;
; 0.587  ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.042      ; 0.713      ;
; 0.598  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.159      ; 1.466      ;
; 0.600  ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.725      ;
; 0.603  ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.728      ;
; 0.608  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.159      ; 1.476      ;
; 0.617  ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.742      ;
; 0.861  ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.986      ;
; 0.861  ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.986      ;
; 0.861  ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.986      ;
; 0.861  ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.986      ;
; 1.037  ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.162      ;
; 1.037  ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.162      ;
; 1.037  ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.162      ;
; 1.065  ; Control:controller|counter[1] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.190      ;
; 1.074  ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.199      ;
; 1.117  ; Control:controller|counter[1] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.242      ;
; 1.125  ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.250      ;
; 1.135  ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.260      ;
; 1.135  ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.260      ;
; 1.160  ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.285      ;
; 1.211  ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.336      ;
; 1.315  ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.761     ; 0.638      ;
; 1.377  ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.761     ; 0.700      ;
; 1.436  ; Control:controller|counter[1] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 0.758      ;
; 1.496  ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 0.818      ;
; 1.521  ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 0.843      ;
; 1.543  ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 0.865      ;
; 1.544  ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 0.866      ;
; 1.574  ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 0.896      ;
; 1.609  ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 0.931      ;
; 1.614  ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 0.936      ;
; 1.621  ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 0.943      ;
; 1.683  ; Control:controller|counter[1] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.762     ; 1.005      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Control:controller|state[0]'                                                                                                                        ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.819 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 2.625      ; 1.911      ;
; -0.780 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 2.612      ; 1.937      ;
; -0.605 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.523      ; 0.938      ;
; -0.600 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.523      ; 0.943      ;
; -0.441 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.346      ; 0.925      ;
; -0.413 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.346      ; 0.953      ;
; -0.138 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 2.625      ; 2.112      ;
; -0.076 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 2.612      ; 2.161      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.261 ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; 0.000        ; 1.637      ; 1.595      ;
; -0.104 ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; 0.000        ; 1.649      ; 1.764      ;
; 0.180  ; counter_divider:div|q[0]             ; counter_divider:div|q[0]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.050      ; 0.314      ;
; 0.288  ; counter_divider:div|q[4]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; counter_divider:div|q[2]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.414      ;
; 0.290  ; counter_divider:div|q[3]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.416      ;
; 0.294  ; counter_divider:div|q[1]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.298  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.365  ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; -0.500       ; 1.637      ; 1.721      ;
; 0.437  ; counter_divider:div|q[4]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.563      ;
; 0.437  ; counter_divider:div|q[2]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.563      ;
; 0.447  ; counter_divider:div|q[1]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448  ; counter_divider:div|q[3]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450  ; counter_divider:div|q[1]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451  ; counter_divider:div|q[3]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.456  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.582      ;
; 0.457  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.460  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.494  ; counter_divider:div|q[0]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.154     ; 0.424      ;
; 0.500  ; counter_divider:div|q[2]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.626      ;
; 0.503  ; counter_divider:div|q[2]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.629      ;
; 0.511  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.639      ;
; 0.513  ; counter_divider:div|q[1]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.641      ;
; 0.515  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.516  ; counter_divider:div|q[1]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.523  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.525  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.652      ;
; 0.525  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.653      ;
; 0.528  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.655      ;
; 0.528  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.528  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.529  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.656      ;
; 0.566  ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.692      ;
; 0.574  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.576  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.703      ;
; 0.578  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.578  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.578  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.706      ;
; 0.579  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.706      ;
; 0.581  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.584  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.710      ;
; 0.589  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.717      ;
; 0.590  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.591  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.718      ;
; 0.591  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.717      ;
; 0.591  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.717      ;
; 0.592  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.719      ;
; 0.593  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.594  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.594  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.721      ;
; 0.594  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.594  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.595  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.722      ;
; 0.597  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.724      ;
; 0.598  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.724      ;
; 0.602  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.728      ;
; 0.611  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.737      ;
; 0.612  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.738      ;
; 0.614  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.740      ;
; 0.621  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; -0.500       ; 1.649      ; 1.989      ;
; 0.642  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.769      ;
; 0.643  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.769      ;
; 0.644  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.772      ;
; 0.644  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.770      ;
; 0.644  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.770      ;
; 0.644  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.772      ;
; 0.644  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.771      ;
; 0.645  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.772      ;
; 0.646  ; counter_divider:div|q[0]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.154     ; 0.576      ;
; 0.647  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.773      ;
; 0.647  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.773      ;
; 0.649  ; counter_divider:div|q[0]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.154     ; 0.579      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.783      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.782      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.784      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.782      ;
; 0.657  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.783      ;
; 0.657  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.043      ; 0.784      ;
; 0.657  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.783      ;
; 0.657  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.783      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter_divider:div|q[5]'                                                                                                      ;
+-------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; 0.192 ; count.10                      ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.317      ;
; 0.192 ; count.10                      ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.317      ;
; 0.208 ; count.11                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.537      ;
; 0.251 ; count.00                      ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.376      ;
; 0.253 ; count.00                      ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.378      ;
; 0.285 ; count.11                      ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.410      ;
; 0.287 ; count.11                      ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.412      ;
; 0.298 ; count.01                      ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.627      ;
; 0.346 ; count.01                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.675      ;
; 0.346 ; count.01                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.675      ;
; 0.347 ; count.01                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.676      ;
; 0.359 ; count.01                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.688      ;
; 0.372 ; count.01                      ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.497      ;
; 0.372 ; count.01                      ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.497      ;
; 0.425 ; count.01                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.550      ;
; 0.446 ; count.01                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.775      ;
; 0.480 ; count.11                      ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.809      ;
; 0.480 ; count.11                      ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.809      ;
; 0.481 ; count.11                      ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.810      ;
; 0.493 ; count.11                      ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.822      ;
; 0.559 ; count.11                      ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.684      ;
; 0.580 ; count.11                      ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.245      ; 0.909      ;
; 0.704 ; Control:controller|counter[1] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.663      ;
; 0.716 ; Control:controller|counter[0] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.675      ;
; 0.728 ; Control:controller|counter[0] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.687      ;
; 0.730 ; Control:controller|counter[0] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.689      ;
; 0.731 ; Control:controller|counter[0] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.690      ;
; 0.733 ; Control:controller|counter[0] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.692      ;
; 0.778 ; Control:controller|counter[4] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.737      ;
; 0.778 ; Control:controller|counter[1] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.737      ;
; 0.780 ; Control:controller|counter[1] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.739      ;
; 0.781 ; Control:controller|counter[1] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.740      ;
; 0.783 ; Control:controller|counter[1] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.742      ;
; 0.810 ; Control:controller|counter[3] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.769      ;
; 0.824 ; Control:controller|counter[2] ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.783      ;
; 0.846 ; Control:controller|counter[4] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.805      ;
; 0.848 ; Control:controller|counter[4] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.807      ;
; 0.849 ; Control:controller|counter[4] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.808      ;
; 0.851 ; Control:controller|counter[4] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.810      ;
; 0.884 ; Control:controller|counter[3] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.843      ;
; 0.886 ; Control:controller|counter[3] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.845      ;
; 0.887 ; Control:controller|counter[3] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.846      ;
; 0.889 ; Control:controller|counter[3] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.848      ;
; 0.898 ; Control:controller|counter[2] ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.857      ;
; 0.900 ; Control:controller|counter[2] ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.859      ;
; 0.901 ; Control:controller|counter[2] ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.860      ;
; 0.903 ; Control:controller|counter[2] ; HEX[1]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.862      ;
; 0.936 ; Control:controller|counter[0] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.349     ; 0.691      ;
; 0.957 ; Control:controller|counter[0] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.916      ;
; 0.986 ; Control:controller|counter[1] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.349     ; 0.741      ;
; 1.007 ; Control:controller|counter[1] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 0.966      ;
; 1.054 ; Control:controller|counter[4] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.349     ; 0.809      ;
; 1.075 ; Control:controller|counter[4] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 1.034      ;
; 1.092 ; Control:controller|counter[3] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.349     ; 0.847      ;
; 1.106 ; Control:controller|counter[2] ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.349     ; 0.861      ;
; 1.113 ; Control:controller|counter[3] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 1.072      ;
; 1.127 ; Control:controller|counter[2] ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; -0.145     ; 1.086      ;
+-------+-------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[0]|clk                         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clk_out|clk                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[0]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[10]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[11]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[12]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[13]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[14]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[15]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[16]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[17]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[18]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[19]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[1]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[20]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[21]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[22]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[23]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[24]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[25]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[2]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[3]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[4]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[5]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[6]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[7]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[8]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[9]|clk                ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[1]|clk                         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[2]|clk                         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[3]|clk                         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[4]|clk                         ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'                                                          ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'                                                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datab          ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datab       ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.284 ; 0.284        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|dataa           ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.666 ; 0.666        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.666 ; 0.666        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.694 ; 0.694        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.699 ; 0.699        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datab          ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datab       ;
; 0.721 ; 0.721        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 3.062 ; 4.018 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 2.863 ; 3.728 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -2.296 ; -3.214 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -1.731 ; -2.542 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 5.725 ; 6.038 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 8.235 ; 8.802 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 8.858 ; 9.468 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 8.212 ; 8.766 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 5.705 ; 6.013 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 8.559 ; 9.123 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 3.227 ; 3.282 ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 3.329 ; 3.395 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 3.338 ; 3.402 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 3.328 ; 3.387 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 4.831 ; 5.114 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 4.674 ; 4.936 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 3.449 ; 3.504 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 3.539 ; 3.607 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 3.534 ; 3.600 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 3.390 ; 3.458 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 3.532 ; 3.592 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 4.831 ; 5.114 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 5.483 ; 5.784 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 7.921 ; 8.466 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 8.489 ; 9.075 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 7.900 ; 8.432 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 5.464 ; 5.760 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 8.202 ; 8.744 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 3.144 ; 3.197 ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 3.241 ; 3.305 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 3.249 ; 3.312 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 3.241 ; 3.298 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 3.299 ; 3.365 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 4.532 ; 4.784 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 3.357 ; 3.410 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 3.442 ; 3.508 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 3.438 ; 3.502 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 3.299 ; 3.365 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 3.436 ; 3.494 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 4.684 ; 4.955 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                  ; -3.181   ; -1.518  ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                         ; -3.181   ; -0.261  ; N/A      ; N/A     ; -3.000              ;
;  Control:controller|state[0]      ; 0.100    ; -1.518  ; N/A      ; N/A     ; 0.267               ;
;  clock_divider_1hz:comb_3|clk_out ; -2.991   ; -1.424  ; N/A      ; N/A     ; -1.285              ;
;  counter_divider:div|q[5]         ; -2.989   ; 0.192   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                   ; -106.151 ; -11.757 ; 0.0      ; 0.0     ; -76.245             ;
;  CLOCK_50                         ; -67.170  ; -0.365  ; N/A      ; N/A     ; -45.405             ;
;  Control:controller|state[0]      ; 0.000    ; -3.467  ; N/A      ; N/A     ; 0.000               ;
;  clock_divider_1hz:comb_3|clk_out ; -20.699  ; -8.151  ; N/A      ; N/A     ; -11.565             ;
;  counter_divider:div|q[5]         ; -18.282  ; 0.000   ; N/A      ; N/A     ; -19.275             ;
+-----------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 5.815 ; 6.449 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 5.530 ; 6.114 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -2.296 ; -3.214 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -1.731 ; -2.542 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 11.023 ; 11.177 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 15.911 ; 16.004 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 17.139 ; 17.224 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 15.874 ; 15.938 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 10.988 ; 11.152 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 16.540 ; 16.607 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 6.042  ; 6.025  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 6.290  ; 6.246  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 6.306  ; 6.254  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 6.254  ; 6.212  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 9.193  ; 9.303  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 8.897  ; 8.967  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 6.504  ; 6.483  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 6.734  ; 6.678  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 6.714  ; 6.667  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 6.439  ; 6.376  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 6.712  ; 6.658  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 9.193  ; 9.303  ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 5.483 ; 5.784 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 7.921 ; 8.466 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 8.489 ; 9.075 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 7.900 ; 8.432 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 5.464 ; 5.760 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 8.202 ; 8.744 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 3.144 ; 3.197 ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 3.241 ; 3.305 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 3.249 ; 3.312 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 3.241 ; 3.298 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 3.299 ; 3.365 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 4.532 ; 4.784 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 3.357 ; 3.410 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 3.442 ; 3.508 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 3.438 ; 3.502 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 3.299 ; 3.365 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 3.436 ; 3.494 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 4.684 ; 4.955 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; NorthRed      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NorthYellow   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NorthGreen    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EastRed       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EastYellow    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EastGreen     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN3           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN4           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; EastSensor              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; NorthSensor             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_PB0               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; NorthRed      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; NorthYellow   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; NorthGreen    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EastRed       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EastYellow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EastGreen     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN3           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN4           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-10 s                   ; 7.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-10 s                  ; 7.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; NorthRed      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; NorthYellow   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; NorthGreen    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EastRed       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EastYellow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EastGreen     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN3           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN4           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLOCK_50                         ; CLOCK_50                         ; 865      ; 0        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; counter_divider:div|q[5]         ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 123      ; 0        ; 0        ; 0        ;
; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 16       ; 16       ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0]      ; 4        ; 0        ; 0        ; 0        ;
; Control:controller|state[0]      ; Control:controller|state[0]      ; 2        ; 2        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5]         ; 260      ; 0        ; 0        ; 0        ;
; counter_divider:div|q[5]         ; counter_divider:div|q[5]         ; 22       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLOCK_50                         ; CLOCK_50                         ; 865      ; 0        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; counter_divider:div|q[5]         ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 123      ; 0        ; 0        ; 0        ;
; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 16       ; 16       ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0]      ; 4        ; 0        ; 0        ; 0        ;
; Control:controller|state[0]      ; Control:controller|state[0]      ; 2        ; 2        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5]         ; 260      ; 0        ; 0        ; 0        ;
; counter_divider:div|q[5]         ; counter_divider:div|q[5]         ; 22       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jan 08 19:45:06 2025
Info: Command: quartus_sta TLC_Project -c TLC_Project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TLC_Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider_1hz:comb_3|clk_out clock_divider_1hz:comb_3|clk_out
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name counter_divider:div|q[5] counter_divider:div|q[5]
    Info (332105): create_clock -period 1.000 -name Control:controller|state[0] Control:controller|state[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.181             -67.170 CLOCK_50 
    Info (332119):    -2.991             -20.699 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -2.989             -18.282 counter_divider:div|q[5] 
    Info (332119):     0.136               0.000 Control:controller|state[0] 
Info (332146): Worst-case hold slack is -1.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.518              -3.467 Control:controller|state[0] 
    Info (332119):    -1.424              -8.151 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.139              -0.139 CLOCK_50 
    Info (332119):     0.436               0.000 counter_divider:div|q[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.285             -19.275 counter_divider:div|q[5] 
    Info (332119):    -1.285             -11.565 clock_divider_1hz:comb_3|clk_out 
    Info (332119):     0.390               0.000 Control:controller|state[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.867             -58.214 CLOCK_50 
    Info (332119):    -2.641             -15.781 counter_divider:div|q[5] 
    Info (332119):    -2.525             -18.015 clock_divider_1hz:comb_3|clk_out 
    Info (332119):     0.100               0.000 Control:controller|state[0] 
Info (332146): Worst-case hold slack is -1.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.309              -2.988 Control:controller|state[0] 
    Info (332119):    -1.231              -7.084 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.119              -0.119 CLOCK_50 
    Info (332119):     0.401               0.000 counter_divider:div|q[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.285             -19.275 counter_divider:div|q[5] 
    Info (332119):    -1.285             -11.565 clock_divider_1hz:comb_3|clk_out 
    Info (332119):     0.435               0.000 Control:controller|state[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.090              -5.736 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -1.031             -16.161 CLOCK_50 
    Info (332119):    -0.950              -5.041 counter_divider:div|q[5] 
    Info (332119):     0.304               0.000 Control:controller|state[0] 
Info (332146): Worst-case hold slack is -0.904
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.904              -5.371 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.819              -2.040 Control:controller|state[0] 
    Info (332119):    -0.261              -0.365 CLOCK_50 
    Info (332119):     0.192               0.000 counter_divider:div|q[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.007 CLOCK_50 
    Info (332119):    -1.000             -15.000 counter_divider:div|q[5] 
    Info (332119):    -1.000              -9.000 clock_divider_1hz:comb_3|clk_out 
    Info (332119):     0.267               0.000 Control:controller|state[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4681 megabytes
    Info: Processing ended: Wed Jan 08 19:45:07 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


