module half_add(
	input logic A, B,
	output logic SUM, CARRY);
	
	xor XOR1 (SUM, A, B);
	and AND1 (CARRY, A, B);
	
endmodule
