标题title
一种半导体器件及其制造方法
摘要abst
本发明涉及一种半导体器件及其制造方法，属于半导体器件技术领域,包括由下到上依次设置的漏电极、n型半导体衬底、n型半导体层和非均匀掺杂p型半导体层，其中，非均匀掺杂p型半导体层表面外侧设置有p型半导体区域，内侧设置有n型半导体区域，非均匀掺杂p型半导体层中间位置设置有栅极沟槽，栅极沟槽底部设置有n型反掺杂区，栅极沟槽底部中心设置有局部氧化层，栅极沟槽其余位置设置有栅极绝缘层，栅极沟槽内设置有栅电极，p型半导体区域和n型半导体区域上侧设置有源电极，源电极与栅电极之间设置有绝缘电介质。本发明能够承受沟槽底部的角栅氧化物上的高电场应力，并通过氧化工艺减小了米勒电容。
权利要求书clms
1.一种半导体器件，其特征在于，包括由下到上依次设置的漏电极、n型半导体衬底、n型半导体层和非均匀掺杂p型半导体层，其中，非均匀掺杂p型半导体层表面外侧设置有p型半导体区域，内侧设置有n型半导体区域，非均匀掺杂p型半导体层中间位置设置有栅极沟槽，栅极沟槽底部设置有n型反掺杂区，n型反掺杂区穿透非均匀掺杂p型半导体层后连接有n型半导体层，栅极沟槽底部中心设置有局部氧化层，栅极沟槽其余位置设置有栅极绝缘层，栅极沟槽内设置有栅电极，p型半导体区域和n型半导体区域上侧设置有源电极，源电极与栅电极之间设置有绝缘电介质。2.如权利要求1所述的半导体器件，其特征在于，非均匀掺杂p型半导体层材质为碳化硅，厚度为0.1um-2um，掺杂源为硼或铝，掺杂浓度峰值处为栅极沟槽拐角，掺杂浓度峰值为5x1017cm-3，向上下两侧递减。3.如权利要求2所述的半导体器件，其特征在于，n型半导体衬底材质为碳化硅，厚度为300-350um，掺杂源为氮或磷，杂质浓度为1x1019cm-3；n型半导体层材质为碳化硅，掺杂源为氮或磷，工作电压为1200V时，厚度为10 um，掺杂浓度为5x1015cm-3；n型半导体区域材质为碳化硅，厚度为0.3-0.5um，掺杂源为氮或磷，掺杂浓度至少为1x1018cm-3；p型半导体区域材质为碳化硅，厚度为0.3um-0.5um，掺杂源为硼或铝，掺杂浓度至少为1x1018cm-3；n型反掺杂区材质为碳化硅，厚度为0.3um-0.5um，掺杂源为氮或磷，掺杂浓度为1x1017cm-3。4.如权利要求3所述的半导体器件，其特征在于，栅极绝缘层厚度为40-200nm，局部氧化层厚度大于栅极绝缘层。5.如权利要求4所述的半导体器件，其特征在于，栅极沟槽侧壁与垂直轴线的角度为0-30°。6.如权利要求4所述的半导体器件的制造方法，其特征在于，步骤如下：制备由碳化硅制成的n型半导体衬底，通过外延晶体生长在n型半导体衬底的观察表面上形成n型半导体层；通过外延晶体生长形成非均匀掺杂p型半导体层，掺杂浓度呈高斯分布；通过注入工艺形成p型半导体区域106，掺杂源为铝或硼, 然后改变掺杂源为氮或磷，形成n型半导体区域107；通过干法等离子体蚀刻形成栅极沟槽104，然后在栅极沟槽两侧置入氮化物垫片作为掩膜，通过离子注入进行反掺杂，形成n型反掺杂区105，n型反掺杂区与n型半导体层102相连，随后进行注入后退火，激活注入的杂质；进行Ar注入，破坏晶格结构，增加碳化硅的氧化速度，进行局部氧化，生成局部氧化层114，然后去除氮化物垫片，之后进行栅极氧化，形成栅极绝缘层108，并沉积多晶硅栅电极109，然后形成层间绝缘电介质112、源电极111和漏电极113，制备完成半导体器件。
说明书desc
技术领域本发明涉及一种半导体器件及其制造方法，属于半导体器件技术领域。背景技术SiC因其禁带宽度大，导热性好，临界击穿电场强度高，电子饱和漂移速度高等物理特性，特别适合制作高击穿电压、高温乃至高功率电子器件，在电力电子器件应用领域逐渐崭露头角。基于此，SiC金属-氧化物半导体场效应晶体管器件具有高击穿电压、高开关速度、低导通电阻及良好的高温抗辐照应用优势，在新一代的电力电子器件应用中，占据越来越重要的地位。市场上目前主要的高功率碳化硅 MOSFET以横向扩散 MOSFET和650V至2000V的垂直沟槽MOSFET为主。相比于横向扩散的MOSFET，垂直沟槽MOSFET由于其垂直侧壁沟道以及高电流密度和低寄生效应，具有独特的优势。传统沟槽MOSFET也称为UMOSFET，如图11所示，主要包括依次设置的n型半导体衬底、n型半导体层、p型半导体层和n型半导体层，栅沟槽通过蚀刻工艺形成，该工艺穿透n型半导体层和p型半导体层到达n型半导体层，栅极绝缘层沿着栅极沟槽的内表面形成，栅极电极填充绝缘的栅沟槽。栅极绝缘层使栅极电极与n型半导体层、p型半导体层和n型半导体层绝缘。p型半导体层包括一个沟道区域，栅极电极设置于沟道区域内，使得n型半导体层和n型半导体层之间形成连接。作为开关器件，其具有低导通状态电阻和高截止状态击穿电压，从而减少能量损失并可靠地支持所需的高电压应用。就承受高击穿电压而言，传统的沟槽MOSFET具有如下弱点，由于其缺乏结型场效应晶体管区域和暴露的栅极氧化层拐角，高电场发生在栅极绝缘层34的拐角处，即使在低得多的工作电压下也会导致可靠性低，图13显示了传统沟槽4H-SiC UMOSFET结构的TCAD仿真，显示了最大设计工作漏极电压下的栅绝缘层拐角的电场。图14显示了关键热点位置的电场与传统半导体器件的漏极电压扫描，由此可知，尽管该器件的结构设计有n型半导体层的厚度和掺杂浓度，可以承受1200V漏极电压，但低恒压应力预期会降低栅极绝缘层的完整性。MOSFET器件中常见的问题还有米勒效应，通常由过大的米勒电容，即栅漏电容产生。由于米勒效应，MOSFET栅极驱动过程中，会形成平台电压，引起开关时间变长，开关损耗增加，给MOS管的正常工作带来非常不利的影响。目前沟槽MOSFET器件结构的改进做法是在原有的结构的沟槽栅极氧化层下注入与衬底导电类型相反的P阱区域，从而创建JFET区域，保护两端的栅极氧化层角落免受高漏极电压的影响。图12显示了具有P阱注入的UMOS结构，但该种结构对器件的性能提升有限，为此，提出本发明。发明内容针对现有技术的不足，本发明提供了一种半导体器件，能够承受沟槽底部的角栅氧化物上的高电场应力，并通过氧化工艺减小了米勒电容。本发明还提供上述半导体器件的制造方法。本发明的技术方案如下：一种半导体器件，包括由下到上依次设置的漏电极、n型半导体衬底、n型半导体层和非均匀掺杂p型半导体层，其中，非均匀掺杂p型半导体层表面外侧设置有p型半导体区域，内侧设置有n型半导体区域，非均匀掺杂p型半导体层中间位置设置有栅极沟槽，栅极沟槽底部设置有n型反掺杂区，n型反掺杂区穿透非均匀掺杂p型半导体层后连接有n型半导体层，栅极沟槽底部中心设置有局部氧化层，栅极沟槽其余位置设置有栅极绝缘层，栅极沟槽内设置有栅电极，p型半导体区域和n型半导体区域上侧设置有源电极，源电极与栅电极之间设置有绝缘电介质。绝缘电介质覆盖栅电极并使其与源电极绝缘。根据本发明优选的，非均匀掺杂p型半导体层材质为碳化硅，厚度为0.1um-2um，掺杂源为硼或铝，掺杂浓度峰值处为栅极沟槽拐角，掺杂浓度峰值为5x1017cm-3，向上下两侧递减。根据本发明优选的，n型半导体衬底材质为碳化硅，厚度为300-350um，掺杂源为氮或磷，杂质浓度为1x1019cm-3；n型半导体层材质为碳化硅，掺杂源为氮或磷，工作电压为1200V时，厚度为10 um，掺杂浓度为5x1015cm-3，工作电压变化时，厚度和掺杂浓度相应调整；n型半导体区域材质为碳化硅，厚度为0.3-0.5um，掺杂源为氮或磷，掺杂浓度至少为1x1018cm-3；p型半导体区域材质为碳化硅，厚度为0.3um-0.5um，掺杂源为硼或铝，掺杂浓度至少为1x1018cm-3；n型反掺杂区材质为碳化硅，厚度为0.3um-0.5um，掺杂源为氮或磷，掺杂浓度为1x1017cm-3。根据本发明优选的，栅极绝缘层厚度为40-200nm，局部氧化层厚度大于栅极绝缘层。根据本发明优选的，栅极沟槽侧壁与垂直轴线的角度为0-30°。上述半导体器件的制造方法，步骤如下：制备由碳化硅制成的n型半导体衬底，通过外延晶体生长在n型半导体衬底的观察表面上形成n型半导体层；通过外延晶体生长形成非均匀掺杂p型半导体层，掺杂浓度呈高斯分布；通过注入工艺形成p型半导体区域106，掺杂源为铝或硼, 然后改变掺杂源为氮或磷，形成n型半导体区域107；通过干法等离子体蚀刻形成栅极沟槽104，然后在栅极沟槽两侧置入氮化物垫片作为掩膜，通过离子注入进行反掺杂，形成n型反掺杂区105，n型反掺杂区与n型半导体层102相连，随后进行注入后退火，激活注入的杂质；进行Ar注入，破坏晶格结构，增加碳化硅的氧化速度，进行局部氧化，生成局部氧化层114，然后去除氮化物垫片，之后进行栅极氧化，形成栅极绝缘层108，并沉积多晶硅栅电极109，然后形成层间绝缘电介质112、源电极111和漏电极113，制备完成半导体器件。本发明的有益效果在于：本发明使用非均匀掺杂p型半导体层，在保持高掺杂浓度对氧化层角落形成电场屏蔽的同时，降低反掺杂的难度和成本，对低浓度的区域进行离子注入所需的浓度更低。非均匀掺杂p型半导体层掺杂浓度的峰值在栅极沟槽拐角处，沿y方向朝上下两端逐渐减小，使拐角位置的电场显著降低，保证栅极绝缘层的完整性，提高器件性能。此外，由于较宽的栅极会导致栅漏电容有一定程度上的增加，生长氧化层的过程中，先在栅极沟槽底部生长一层厚的局部氧化层后再进行整体氧化，减少了栅漏电容，从而减弱了米勒效应，降低器件在开关过程中的损耗，并且由于局部氧化层所生长的位置为非沟道区域，因此不会大幅增加阈值电压，而且，采用的局部氧化工艺所形成的局部氧化层与SiC半导体材料有着光滑的连接处，不会产生较明显的电场集中现象。附图说明图1为本发明的n型半导体衬底示意图；图2为本发明形成非均匀掺杂p型半导体层后的截面示意图；图3为本发明形成n型半导体区域后的截面示意图；图4为本发明形成栅极沟槽后的截面示意图；图5为本发明形成n型反掺杂区后的截面示意图；图6为本发明进行Ar注入的截面示意图；图7为本发明形成局部氧化层后的截面示意图；图8为本发明形成栅极绝缘层后的截面示意图；图9为本发明形成栅电极后的截面示意图；图10为本发明的截面示意图；图11为传统半导体器件主要部分的截面图；图12为传统栅极下注入的半导体器件主要部分的截面图；图13为传统半导体器件栅氧化层拐角处的电场轮廓图，其中，横坐标X，纵坐标Y为坐标轴，表示相应位置；图14为关键热点位置的电场与传统半导体器件的漏极电压扫描图；图15为本发明实施例1的半导体器件的栅极绝缘层拐角处的电场轮廓图；图16为本发明背景技术记载的常规半导体器件和实施例1的半导体器件在关键热点位置的电场与漏极电压扫描的关系图；图17为本发明实施例2的半导体器件结构示意图。其中：101、n型半导体衬底；102、n型半导体层；103、非均匀掺杂p型半导体层；104、栅极沟槽；105、n型反掺杂区；106、p型半导体区域；107、n型半导体区域；108、栅极绝缘层；109、栅电极；110、源极接触；111、源电极；112、绝缘电介质；113、漏电极；114、局部氧化层；115、耐压n型半导体外延层。具体实施方式下面通过实施例并结合附图对本发明做进一步说明，但不限于此。实施例1：如图1-图10所示，本实施例提供一种半导体器件，包括由下到上依次设置的漏电极113、n型半导体衬底101、n型半导体层102和非均匀掺杂p型半导体层103，其中，非均匀掺杂p型半导体层103表面外侧设置有p型半导体区域106，内侧设置有n型半导体区域107，非均匀掺杂p型半导体层103中间位置设置有栅极沟槽104，栅极沟槽104底部设置有n型反掺杂区105，n型反掺杂区105穿透非均匀掺杂p型半导体层103后连接有n型半导体层102，栅极沟槽104底部中心设置有局部氧化层114，栅极沟槽104其余位置设置有栅极绝缘层108，栅极沟槽104内设置有栅电极109，p型半导体区域106和n型半导体区域107上侧通过源极接触110设置有源电极111，源电极111与栅电极109之间设置有绝缘电介质112。绝缘电介质覆盖栅电极109并使其与源电极111绝缘。非均匀掺杂p型半导体层103材质为碳化硅，厚度为0.1um-2um，掺杂源为硼或铝，掺杂浓度峰值处为栅极沟槽拐角，掺杂浓度峰值为5x1017cm-3，向上下两侧递减。n型半导体衬底101材质为碳化硅，厚度为300-350um，掺杂源为氮或磷，杂质浓度为1x1019cm-3；n型半导体层102材质为碳化硅，掺杂源为氮或磷，工作电压为1200V时，厚度为10um，掺杂浓度为5x1015cm-3，工作电压变化时，厚度和掺杂浓度相应调整；n型半导体区域107材质为碳化硅，厚度为0.3-0.5um，掺杂源为氮或磷，掺杂浓度至少为1x1018cm-3；通常为约1x1020cm-3。p型半导体区域106材质为碳化硅，厚度为0.3um-0.5um，掺杂源为硼或铝，掺杂浓度至少为1x1018cm-3；通常为约1x1020cm-3。n型反掺杂区105材质为碳化硅，厚度为0.3um-0.5um，掺杂源为氮或磷，掺杂浓度为1x1017cm-3。栅极绝缘层108厚度为40-200nm，局部氧化层厚度大于栅极绝缘层。栅极沟槽侧壁与垂直轴线的角度为0-30°上述半导体器件的制造方法，步骤如下：如图1所示，制备由碳化硅制成的n型半导体衬底，通过外延晶体生长在n型半导体衬底的观察表面上形成n型半导体层；如图2所示，通过外延晶体生长形成非均匀掺杂p型半导体层，掺杂浓度呈高斯分布；如图3所示，通过注入工艺形成p型半导体区域106，掺杂源为铝或硼, 然后改变掺杂源为氮或磷，形成n型半导体区域107；如图4所示，通过干法等离子体蚀刻形成栅极沟槽104，然后在栅极沟槽两侧置入氮化物垫片作为掩膜，通过离子注入进行反掺杂，形成n型反掺杂区105，n型反掺杂区与n型半导体层102相连，随后进行注入后退火，激活注入的杂质；进行Ar注入，破坏晶格结构，增加碳化硅的氧化速度，进行局部氧化，生成局部氧化层114，然后去除氮化物垫片，之后进行栅极氧化，形成栅极绝缘层108，并沉积多晶硅栅电极109，然后形成层间绝缘电介质112、源电极111和漏电极113，制备完成半导体器件。图15显示了本实施例的半导体器件的栅极绝缘层拐角处的电场轮廓图，图16显示了背景技术记载的常规半导体器件和本实施例的半导体器件在关键热点位置的电场与漏极电压扫描的关系，由此可见，在漏极电压扫描期间，在栅极沟槽拐角角处的电场显著降低。实施例2：一种半导体器件，其结构如实施例1所述，所不同的是，在n型半导体衬底上生长耐压n型半导体外延层115，在碳化硅材质的耐压n型半导体外延层115上生长硅材质外延层，所述非均匀掺杂p型半导体层、n型反掺杂区、p型半导体区域、n型半导体区域都为硅材质。以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
