# 54-CPU
同济大学计算机组成原理课程设计
一、	实验目标

本实验使用Verilog HDL实现了单周期54条MIPS指令的CPU的设计、前仿真、后仿真和下板调试运行。CPU可实现54条MIPS指令。（详细论述所设计作品的功能）

二、	总体设计

1.	作品功能设计及原理说明

（一）总体设计说明

设计流程：先画出各指令的数据通路，再将所有指令的数据通路合成一个总数据通路，设计控制信号并列控制信号表，最后编写各模块并测试。

（二）数据通路设计

图见报告文档
