
Prelab5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000276  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000202  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800100  00800100  00000276  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000276  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000002a8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000060  00000000  00000000  000002e8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000007f2  00000000  00000000  00000348  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000006f9  00000000  00000000  00000b3a  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000036e  00000000  00000000  00001233  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000d0  00000000  00000000  000015a4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000003bd  00000000  00000000  00001674  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000000ec  00000000  00000000  00001a31  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000040  00000000  00000000  00001b1d  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a3 30       	cpi	r26, 0x03	; 3
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 6b 00 	call	0xd6	; 0xd6 <main>
  88:	0c 94 ff 00 	jmp	0x1fe	; 0x1fe <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <initADC>:
	initPWM1();
	sei();
}

void initADC(){
	ADMUX = 0;
  90:	ec e7       	ldi	r30, 0x7C	; 124
  92:	f0 e0       	ldi	r31, 0x00	; 0
  94:	10 82       	st	Z, r1
	ADMUX |= (1<<REFS0)|(1<<ADLAR);	// 5V de referencia - Justificación a la izquierda
  96:	80 81       	ld	r24, Z
  98:	80 66       	ori	r24, 0x60	; 96
  9a:	80 83       	st	Z, r24
	
	ADCSRA = 0;
  9c:	ea e7       	ldi	r30, 0x7A	; 122
  9e:	f0 e0       	ldi	r31, 0x00	; 0
  a0:	10 82       	st	Z, r1
	ADCSRA |= (1<<ADEN)|(1<<ADIE)|(1<<ADPS1)|(1<<ADPS0); //Habilitación de ADC y interrupción - Prescaler para 125 Khz 
  a2:	80 81       	ld	r24, Z
  a4:	8b 68       	ori	r24, 0x8B	; 139
  a6:	80 83       	st	Z, r24
	ADCSRA |= (1<<ADSC); //Iniciar conversión
  a8:	80 81       	ld	r24, Z
  aa:	80 64       	ori	r24, 0x40	; 64
  ac:	80 83       	st	Z, r24
  ae:	08 95       	ret

000000b0 <setup>:
		OCR1A=1005;
    }
}
//************Funciones************
void setup(){
	cli();
  b0:	f8 94       	cli
	CLKPR = (1<< CLKPCE);
  b2:	e1 e6       	ldi	r30, 0x61	; 97
  b4:	f0 e0       	ldi	r31, 0x00	; 0
  b6:	80 e8       	ldi	r24, 0x80	; 128
  b8:	80 83       	st	Z, r24
	CLKPR |= (1<<CLKPS2);	//1Mhz
  ba:	80 81       	ld	r24, Z
  bc:	84 60       	ori	r24, 0x04	; 4
  be:	80 83       	st	Z, r24
	DDRB |= (1 << PORTB1);	//PB1 como salida
  c0:	84 b1       	in	r24, 0x04	; 4
  c2:	82 60       	ori	r24, 0x02	; 2
  c4:	84 b9       	out	0x04, r24	; 4
		
	
	UCSR0B = 0;				//Comunicación serial
  c6:	10 92 c1 00 	sts	0x00C1, r1	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
	initADC();
  ca:	0e 94 48 00 	call	0x90	; 0x90 <initADC>
	initPWM1();
  ce:	0e 94 b5 00 	call	0x16a	; 0x16a <initPWM1>
	sei();
  d2:	78 94       	sei
  d4:	08 95       	ret

000000d6 <main>:
uint8_t valorADC=0;
uint16_t DUT;

int main()
{
    setup();
  d6:	0e 94 58 00 	call	0xb0	; 0xb0 <setup>
	
    while (1) 
    {
		//OCR1A=4995;
		OCR1A=1005;
  da:	8d ee       	ldi	r24, 0xED	; 237
  dc:	93 e0       	ldi	r25, 0x03	; 3
  de:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
  e2:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
  e6:	f9 cf       	rjmp	.-14     	; 0xda <main+0x4>

000000e8 <__vector_21>:



//************Interrupciones************

ISR(ADC_vect){
  e8:	1f 92       	push	r1
  ea:	0f 92       	push	r0
  ec:	0f b6       	in	r0, 0x3f	; 63
  ee:	0f 92       	push	r0
  f0:	11 24       	eor	r1, r1
  f2:	2f 93       	push	r18
  f4:	3f 93       	push	r19
  f6:	4f 93       	push	r20
  f8:	5f 93       	push	r21
  fa:	6f 93       	push	r22
  fc:	7f 93       	push	r23
  fe:	8f 93       	push	r24
 100:	9f 93       	push	r25
 102:	af 93       	push	r26
 104:	bf 93       	push	r27
 106:	ef 93       	push	r30
 108:	ff 93       	push	r31
	valorADC = ADCH;
 10a:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 10e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	DUT=DutyCycle(valorADC);
 112:	0e 94 a5 00 	call	0x14a	; 0x14a <DutyCycle>
 116:	90 93 02 01 	sts	0x0102, r25	; 0x800102 <DUT+0x1>
 11a:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <DUT>
	//OCR1A=DUT;
	ADCSRA |= (1<<ADSC);
 11e:	ea e7       	ldi	r30, 0x7A	; 122
 120:	f0 e0       	ldi	r31, 0x00	; 0
 122:	80 81       	ld	r24, Z
 124:	80 64       	ori	r24, 0x40	; 64
 126:	80 83       	st	Z, r24
}
 128:	ff 91       	pop	r31
 12a:	ef 91       	pop	r30
 12c:	bf 91       	pop	r27
 12e:	af 91       	pop	r26
 130:	9f 91       	pop	r25
 132:	8f 91       	pop	r24
 134:	7f 91       	pop	r23
 136:	6f 91       	pop	r22
 138:	5f 91       	pop	r21
 13a:	4f 91       	pop	r20
 13c:	3f 91       	pop	r19
 13e:	2f 91       	pop	r18
 140:	0f 90       	pop	r0
 142:	0f be       	out	0x3f, r0	; 63
 144:	0f 90       	pop	r0
 146:	1f 90       	pop	r1
 148:	18 95       	reti

0000014a <DutyCycle>:
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

int DutyCycle(uint8_t lec_ADC){
	return (lec_ADC* 125UL /255UL + 125UL);
 14a:	28 2f       	mov	r18, r24
 14c:	30 e0       	ldi	r19, 0x00	; 0
 14e:	ad e7       	ldi	r26, 0x7D	; 125
 150:	b0 e0       	ldi	r27, 0x00	; 0
 152:	0e 94 f0 00 	call	0x1e0	; 0x1e0 <__umulhisi3>
 156:	2f ef       	ldi	r18, 0xFF	; 255
 158:	30 e0       	ldi	r19, 0x00	; 0
 15a:	40 e0       	ldi	r20, 0x00	; 0
 15c:	50 e0       	ldi	r21, 0x00	; 0
 15e:	0e 94 ce 00 	call	0x19c	; 0x19c <__udivmodsi4>
}
 162:	c9 01       	movw	r24, r18
 164:	83 58       	subi	r24, 0x83	; 131
 166:	9f 4f       	sbci	r25, 0xFF	; 255
 168:	08 95       	ret

0000016a <initPWM1>:

void initPWM1(){
	TCCR1A = 0;
 16a:	a0 e8       	ldi	r26, 0x80	; 128
 16c:	b0 e0       	ldi	r27, 0x00	; 0
 16e:	1c 92       	st	X, r1
	TCCR1B = 0;
 170:	e1 e8       	ldi	r30, 0x81	; 129
 172:	f0 e0       	ldi	r31, 0x00	; 0
 174:	10 82       	st	Z, r1
	TCCR1A |= (1<<COM1A1) ; //Modo non-invertido
 176:	8c 91       	ld	r24, X
 178:	80 68       	ori	r24, 0x80	; 128
 17a:	8c 93       	st	X, r24
	
	//Modo FAST PWM con TOP en ICR1
	TCCR1A |= (1<<WGM11);
 17c:	8c 91       	ld	r24, X
 17e:	82 60       	ori	r24, 0x02	; 2
 180:	8c 93       	st	X, r24
	TCCR1B |= (1<<WGM12)|(1<<WGM13);
 182:	80 81       	ld	r24, Z
 184:	88 61       	ori	r24, 0x18	; 24
 186:	80 83       	st	Z, r24
	
	TCCR1B |= (1<<CS11);	//Prescaler de 8
 188:	80 81       	ld	r24, Z
 18a:	82 60       	ori	r24, 0x02	; 2
 18c:	80 83       	st	Z, r24
	
	ICR1= 39999; //TOP
 18e:	8f e3       	ldi	r24, 0x3F	; 63
 190:	9c e9       	ldi	r25, 0x9C	; 156
 192:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 196:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 19a:	08 95       	ret

0000019c <__udivmodsi4>:
 19c:	a1 e2       	ldi	r26, 0x21	; 33
 19e:	1a 2e       	mov	r1, r26
 1a0:	aa 1b       	sub	r26, r26
 1a2:	bb 1b       	sub	r27, r27
 1a4:	fd 01       	movw	r30, r26
 1a6:	0d c0       	rjmp	.+26     	; 0x1c2 <__udivmodsi4_ep>

000001a8 <__udivmodsi4_loop>:
 1a8:	aa 1f       	adc	r26, r26
 1aa:	bb 1f       	adc	r27, r27
 1ac:	ee 1f       	adc	r30, r30
 1ae:	ff 1f       	adc	r31, r31
 1b0:	a2 17       	cp	r26, r18
 1b2:	b3 07       	cpc	r27, r19
 1b4:	e4 07       	cpc	r30, r20
 1b6:	f5 07       	cpc	r31, r21
 1b8:	20 f0       	brcs	.+8      	; 0x1c2 <__udivmodsi4_ep>
 1ba:	a2 1b       	sub	r26, r18
 1bc:	b3 0b       	sbc	r27, r19
 1be:	e4 0b       	sbc	r30, r20
 1c0:	f5 0b       	sbc	r31, r21

000001c2 <__udivmodsi4_ep>:
 1c2:	66 1f       	adc	r22, r22
 1c4:	77 1f       	adc	r23, r23
 1c6:	88 1f       	adc	r24, r24
 1c8:	99 1f       	adc	r25, r25
 1ca:	1a 94       	dec	r1
 1cc:	69 f7       	brne	.-38     	; 0x1a8 <__udivmodsi4_loop>
 1ce:	60 95       	com	r22
 1d0:	70 95       	com	r23
 1d2:	80 95       	com	r24
 1d4:	90 95       	com	r25
 1d6:	9b 01       	movw	r18, r22
 1d8:	ac 01       	movw	r20, r24
 1da:	bd 01       	movw	r22, r26
 1dc:	cf 01       	movw	r24, r30
 1de:	08 95       	ret

000001e0 <__umulhisi3>:
 1e0:	a2 9f       	mul	r26, r18
 1e2:	b0 01       	movw	r22, r0
 1e4:	b3 9f       	mul	r27, r19
 1e6:	c0 01       	movw	r24, r0
 1e8:	a3 9f       	mul	r26, r19
 1ea:	70 0d       	add	r23, r0
 1ec:	81 1d       	adc	r24, r1
 1ee:	11 24       	eor	r1, r1
 1f0:	91 1d       	adc	r25, r1
 1f2:	b2 9f       	mul	r27, r18
 1f4:	70 0d       	add	r23, r0
 1f6:	81 1d       	adc	r24, r1
 1f8:	11 24       	eor	r1, r1
 1fa:	91 1d       	adc	r25, r1
 1fc:	08 95       	ret

000001fe <_exit>:
 1fe:	f8 94       	cli

00000200 <__stop_program>:
 200:	ff cf       	rjmp	.-2      	; 0x200 <__stop_program>
