#Substrate Graph
# noVertices
40
# noArcs
114
# Vertices: id availableCpu routingCapacity isCenter
0 261 261 1
1 261 261 1
2 125 125 0
3 772 772 1
4 125 125 0
5 25 25 0
6 261 261 1
7 100 100 0
8 847 847 1
9 212 212 0
10 279 279 1
11 436 436 1
12 243 243 1
13 150 150 0
14 150 150 0
15 262 262 1
16 279 279 1
17 243 243 1
18 150 150 0
19 100 100 0
20 125 125 0
21 225 225 1
22 150 150 0
23 100 100 0
24 100 100 0
25 261 261 1
26 522 522 1
27 150 150 0
28 279 279 1
29 125 125 0
30 125 125 0
31 261 261 1
32 279 279 1
33 279 279 1
34 354 354 1
35 150 150 0
36 125 125 0
37 150 150 0
38 150 150 0
39 261 261 1
# Arcs: idS idT delay bandwidth
0 1 2 93
0 2 2 75
0 3 16 93
10 11 1 93
10 8 1 93
10 3 1 93
12 13 1 75
12 14 6 75
12 6 6 93
16 11 1 93
16 8 1 93
16 3 1 93
18 8 1 75
18 3 1 75
22 8 1 75
22 3 1 75
19 2 1 50
19 23 2 50
20 1 2 75
20 24 2 50
2 0 2 75
2 19 1 50
11 10 1 93
11 8 1 125
11 16 1 93
11 3 1 125
25 26 11 93
25 27 3 75
25 28 1 93
9 29 1 50
9 15 1 112
9 30 3 50
13 21 21 75
13 12 1 75
33 32 4 93
33 26 1 93
33 34 2 93
15 29 1 75
15 7 2 75
15 9 1 112
17 35 1 75
17 30 1 75
17 8 8 93
35 8 8 75
35 17 1 75
21 13 21 75
21 4 1 75
21 36 2 75
14 6 1 75
14 12 6 75
6 14 1 75
6 12 6 93
6 28 8 93
28 26 11 93
28 6 8 93
28 25 1 93
36 21 2 75
36 23 1 50
5 7 1 25
7 15 2 75
7 5 1 25
4 21 1 75
4 24 1 50
26 33 1 93
26 37 1 75
26 38 1 75
26 39 1 93
26 25 11 93
26 28 11 93
24 20 2 50
24 4 1 50
30 9 3 50
30 17 1 75
23 19 2 50
23 36 1 50
31 32 4 93
31 34 1 93
31 27 11 75
34 33 2 93
34 38 2 75
34 39 2 93
34 31 1 93
27 31 11 75
27 25 3 75
29 15 1 75
29 9 1 50
32 1 1 93
32 33 4 93
32 31 4 93
38 26 1 75
38 34 2 75
39 26 1 93
39 37 1 75
39 34 2 93
1 32 1 93
1 0 2 93
1 20 2 75
37 26 1 75
37 39 1 75
8 10 1 93
8 11 1 125
8 16 1 93
8 18 1 75
8 17 8 93
8 35 8 75
8 3 1 218
8 22 1 75
3 0 16 93
3 10 1 93
3 11 1 125
3 16 1 93
3 18 1 75
3 8 1 218
3 22 1 75
