	[00000000] <-- 341D7FFC
	[00000004] <-- 2021000A
	[00000008] <-- 34040020
	[0000000C] <-- 0C000089
	[00000010] <-- 27BDFFFC
	[00000014] <-- AFA10000
	[00000018] <-- 34040020
	[0000001C] <-- 0C00008F
	[00000020] <-- 00000000
	[00000200] <-- 341D7FF8
	[00000204] <-- 34040020
	[00000208] <-- 0C000089
	[0000020C] <-- 8FA10000
	[00000210] <-- 27BD0004
	[00000214] <-- 20210001
	[00000218] <-- 34040020
	[0000021C] <-- 0C00008F
	[00000220] <-- FFFFFFFF
	[00000224] <-- C0880000
	[00000228] <-- 1500FFFE
	[0000022C] <-- 25080001
	[00000230] <-- E0880000
	[00000234] <-- 1100FFFB
	[00000238] <-- 03E00008
	[0000023C] <-- AC800000
	[00000240] <-- 03E00008
26 words loaded from meminit.hex
Starting simulation...

	Core 1
	PC <-- 00000000
	Core 2
	PC <-- 00000200

00000000(Core 1): 341D7FFC ORI R29, R0, 32764
	PC <-- 00000004
	R29 <-- 00007FFC

00000004(Core 1): 2021000A ADDI R1, R1, 10
	PC <-- 00000008
	R1 <-- 0000000A

00000008(Core 1): 34040020 ORI R4, R0, 32
	PC <-- 0000000C
	R4 <-- 00000020

00000200(Core 2): 341D7FF8 ORI R29, R0, 32760
	PC <-- 00000204
	R29 <-- 00007FF8

00000204(Core 2): 34040020 ORI R4, R0, 32
	PC <-- 00000208
	R4 <-- 00000020

0000000C(Core 1): 0C000089 JAL 00000224
	PC <-- 00000224
	R31 <-- 00000010

00000208(Core 2): 0C000089 JAL 00000224
	PC <-- 00000224
	R31 <-- 0000020C

00000224(Core 2): C0880000 LL R8, 0(R4)
	PC <-- 00000228
	[word read from 00000020]
	R8 <-- 00000000
	RMW <-- 00000020

00000228(Core 2): 1500FFFE BNE R8, R0, 548
	PC <-- 0000022C

00000224(Core 1): C0880000 LL R8, 0(R4)
	PC <-- 00000228
	[word read from 00000020]
	R8 <-- 00000000
	RMW <-- 00000020

0000022C(Core 2): 25080001 ADDIU R8, R8, 1
	PC <-- 00000230
	R8 <-- 00000001

00000230(Core 2): E0880000 SC R8, 0(R4)
	PC <-- 00000234
	**Coherence Invalidation
	[00000020] <-- 00000001
	R8 <-- 00000001
	RMW <-- 00000021

00000234(Core 2): 1100FFFB BEQ R8, R0, 548
	PC <-- 00000238

00000228(Core 1): 1500FFFE BNE R8, R0, 548
	PC <-- 0000022C

0000022C(Core 1): 25080001 ADDIU R8, R8, 1
	PC <-- 00000230
	R8 <-- 00000001

00000238(Core 2): 03E00008 JR R31
	PC <-- 0000020C

00000230(Core 1): E0880000 SC R8, 0(R4)
	PC <-- 00000234
	**Coherence Invalidation
	R8 <-- 00000000

0000020C(Core 2): 8FA10000 LW R1, 0(R29)
	PC <-- 00000210
	[word read from 00007FF8]
	R1 <-- 00000000

00000234(Core 1): 1100FFFB BEQ R8, R0, 548
	PC <-- 00000224

00000224(Core 1): C0880000 LL R8, 0(R4)
	PC <-- 00000228
	[word read from 00000020]
	R8 <-- 00000001
	RMW <-- 00000020

00000210(Core 2): 27BD0004 ADDIU R29, R29, 4
	PC <-- 00000214
	R29 <-- 00007FFC

00000214(Core 2): 20210001 ADDI R1, R1, 1
	PC <-- 00000218
	R1 <-- 00000001

00000218(Core 2): 34040020 ORI R4, R0, 32
	PC <-- 0000021C
	R4 <-- 00000020

00000228(Core 1): 1500FFFE BNE R8, R0, 548
	PC <-- 00000224

00000224(Core 1): C0880000 LL R8, 0(R4)
	PC <-- 00000228
	[word read from 00000020]
	R8 <-- 00000001
	RMW <-- 00000020

0000021C(Core 2): 0C00008F JAL 0000023C
	PC <-- 0000023C
	R31 <-- 00000220

0000023C(Core 2): AC800000 SW R0, 0(R4)
	PC <-- 00000240
	**Coherence Invalidation
	[00000020] <-- 00000000

00000240(Core 2): 03E00008 JR R31
	PC <-- 00000220

00000228(Core 1): 1500FFFE BNE R8, R0, 548
	PC <-- 00000224

00000224(Core 1): C0880000 LL R8, 0(R4)
	PC <-- 00000228
	[word read from 00000020]
	R8 <-- 00000000
	RMW <-- 00000020

00000228(Core 1): 1500FFFE BNE R8, R0, 548
	PC <-- 0000022C

00000220(Core 2): FFFFFFFF HALT
	PC <-- 00000224
HALT executed(Core 2).

0000022C(Core 1): 25080001 ADDIU R8, R8, 1
	PC <-- 00000230
	R8 <-- 00000001

00000230(Core 1): E0880000 SC R8, 0(R4)
	PC <-- 00000234
	[00000020] <-- 00000001
	R8 <-- 00000001
	RMW <-- 00000021

00000234(Core 1): 1100FFFB BEQ R8, R0, 548
	PC <-- 00000238

00000238(Core 1): 03E00008 JR R31
	PC <-- 00000010

00000010(Core 1): 27BDFFFC ADDIU R29, R29, -4
	PC <-- 00000014
	R29 <-- 00007FF8

00000014(Core 1): AFA10000 SW R1, 0(R29)
	PC <-- 00000018
	[00007FF8] <-- 0000000A

00000018(Core 1): 34040020 ORI R4, R0, 32
	PC <-- 0000001C
	R4 <-- 00000020

0000001C(Core 1): 0C00008F JAL 0000023C
	PC <-- 0000023C
	R31 <-- 00000020

0000023C(Core 1): AC800000 SW R0, 0(R4)
	PC <-- 00000240
	[00000020] <-- 00000000

00000240(Core 1): 03E00008 JR R31
	PC <-- 00000020

00000020(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000024
	R0 <-- 00000000

00000024(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000028
	R0 <-- 00000000

00000028(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000002C
	R0 <-- 00000000

0000002C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000030
	R0 <-- 00000000

00000030(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000034
	R0 <-- 00000000

00000034(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000038
	R0 <-- 00000000

00000038(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000003C
	R0 <-- 00000000

0000003C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000040
	R0 <-- 00000000

00000040(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000044
	R0 <-- 00000000

00000044(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000048
	R0 <-- 00000000

00000048(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000004C
	R0 <-- 00000000

0000004C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000050
	R0 <-- 00000000

00000050(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000054
	R0 <-- 00000000

00000054(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000058
	R0 <-- 00000000

00000058(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000005C
	R0 <-- 00000000

0000005C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000060
	R0 <-- 00000000

00000060(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000064
	R0 <-- 00000000

00000064(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000068
	R0 <-- 00000000

00000068(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000006C
	R0 <-- 00000000

0000006C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000070
	R0 <-- 00000000

00000070(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000074
	R0 <-- 00000000

00000074(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000078
	R0 <-- 00000000

00000078(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000007C
	R0 <-- 00000000

0000007C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000080
	R0 <-- 00000000

00000080(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000084
	R0 <-- 00000000

00000084(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000088
	R0 <-- 00000000

00000088(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000008C
	R0 <-- 00000000

0000008C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000090
	R0 <-- 00000000

00000090(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000094
	R0 <-- 00000000

00000094(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000098
	R0 <-- 00000000

00000098(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000009C
	R0 <-- 00000000

0000009C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000A0
	R0 <-- 00000000

000000A0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000A4
	R0 <-- 00000000

000000A4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000A8
	R0 <-- 00000000

000000A8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000AC
	R0 <-- 00000000

000000AC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000B0
	R0 <-- 00000000

000000B0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000B4
	R0 <-- 00000000

000000B4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000B8
	R0 <-- 00000000

000000B8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000BC
	R0 <-- 00000000

000000BC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000C0
	R0 <-- 00000000

000000C0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000C4
	R0 <-- 00000000

000000C4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000C8
	R0 <-- 00000000

000000C8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000CC
	R0 <-- 00000000

000000CC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000D0
	R0 <-- 00000000

000000D0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000D4
	R0 <-- 00000000

000000D4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000D8
	R0 <-- 00000000

000000D8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000DC
	R0 <-- 00000000

000000DC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000E0
	R0 <-- 00000000

000000E0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000E4
	R0 <-- 00000000

000000E4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000E8
	R0 <-- 00000000

000000E8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000EC
	R0 <-- 00000000

000000EC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000F0
	R0 <-- 00000000

000000F0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000F4
	R0 <-- 00000000

000000F4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000F8
	R0 <-- 00000000

000000F8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000000FC
	R0 <-- 00000000

000000FC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000100
	R0 <-- 00000000

00000100(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000104
	R0 <-- 00000000

00000104(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000108
	R0 <-- 00000000

00000108(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000010C
	R0 <-- 00000000

0000010C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000110
	R0 <-- 00000000

00000110(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000114
	R0 <-- 00000000

00000114(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000118
	R0 <-- 00000000

00000118(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000011C
	R0 <-- 00000000

0000011C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000120
	R0 <-- 00000000

00000120(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000124
	R0 <-- 00000000

00000124(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000128
	R0 <-- 00000000

00000128(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000012C
	R0 <-- 00000000

0000012C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000130
	R0 <-- 00000000

00000130(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000134
	R0 <-- 00000000

00000134(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000138
	R0 <-- 00000000

00000138(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000013C
	R0 <-- 00000000

0000013C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000140
	R0 <-- 00000000

00000140(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000144
	R0 <-- 00000000

00000144(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000148
	R0 <-- 00000000

00000148(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000014C
	R0 <-- 00000000

0000014C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000150
	R0 <-- 00000000

00000150(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000154
	R0 <-- 00000000

00000154(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000158
	R0 <-- 00000000

00000158(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000015C
	R0 <-- 00000000

0000015C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000160
	R0 <-- 00000000

00000160(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000164
	R0 <-- 00000000

00000164(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000168
	R0 <-- 00000000

00000168(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000016C
	R0 <-- 00000000

0000016C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000170
	R0 <-- 00000000

00000170(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000174
	R0 <-- 00000000

00000174(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000178
	R0 <-- 00000000

00000178(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000017C
	R0 <-- 00000000

0000017C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000180
	R0 <-- 00000000

00000180(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000184
	R0 <-- 00000000

00000184(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000188
	R0 <-- 00000000

00000188(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000018C
	R0 <-- 00000000

0000018C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000190
	R0 <-- 00000000

00000190(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000194
	R0 <-- 00000000

00000194(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000198
	R0 <-- 00000000

00000198(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 0000019C
	R0 <-- 00000000

0000019C(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001A0
	R0 <-- 00000000

000001A0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001A4
	R0 <-- 00000000

000001A4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001A8
	R0 <-- 00000000

000001A8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001AC
	R0 <-- 00000000

000001AC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001B0
	R0 <-- 00000000

000001B0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001B4
	R0 <-- 00000000

000001B4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001B8
	R0 <-- 00000000

000001B8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001BC
	R0 <-- 00000000

000001BC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001C0
	R0 <-- 00000000

000001C0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001C4
	R0 <-- 00000000

000001C4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001C8
	R0 <-- 00000000

000001C8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001CC
	R0 <-- 00000000

000001CC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001D0
	R0 <-- 00000000

000001D0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001D4
	R0 <-- 00000000

000001D4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001D8
	R0 <-- 00000000

000001D8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001DC
	R0 <-- 00000000

000001DC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001E0
	R0 <-- 00000000

000001E0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001E4
	R0 <-- 00000000

000001E4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001E8
	R0 <-- 00000000

000001E8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001EC
	R0 <-- 00000000

000001EC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001F0
	R0 <-- 00000000

000001F0(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001F4
	R0 <-- 00000000

000001F4(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001F8
	R0 <-- 00000000

000001F8(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 000001FC
	R0 <-- 00000000

000001FC(Core 1): 00000000 SLL R0, R0, 0
	PC <-- 00000200
	R0 <-- 00000000

00000200(Core 1): 341D7FF8 ORI R29, R0, 32760
	PC <-- 00000204
	R29 <-- 00007FF8

00000204(Core 1): 34040020 ORI R4, R0, 32
	PC <-- 00000208
	R4 <-- 00000020

00000208(Core 1): 0C000089 JAL 00000224
	PC <-- 00000224
	R31 <-- 0000020C

00000224(Core 1): C0880000 LL R8, 0(R4)
	PC <-- 00000228
	[word read from 00000020]
	R8 <-- 00000000
	RMW <-- 00000020

00000228(Core 1): 1500FFFE BNE R8, R0, 548
	PC <-- 0000022C

0000022C(Core 1): 25080001 ADDIU R8, R8, 1
	PC <-- 00000230
	R8 <-- 00000001

00000230(Core 1): E0880000 SC R8, 0(R4)
	PC <-- 00000234
	[00000020] <-- 00000001
	R8 <-- 00000001
	RMW <-- 00000021

00000234(Core 1): 1100FFFB BEQ R8, R0, 548
	PC <-- 00000238

00000238(Core 1): 03E00008 JR R31
	PC <-- 0000020C

0000020C(Core 1): 8FA10000 LW R1, 0(R29)
	PC <-- 00000210
	[word read from 00007FF8]
	R1 <-- 0000000A

00000210(Core 1): 27BD0004 ADDIU R29, R29, 4
	PC <-- 00000214
	R29 <-- 00007FFC

00000214(Core 1): 20210001 ADDI R1, R1, 1
	PC <-- 00000218
	R1 <-- 0000000B

00000218(Core 1): 34040020 ORI R4, R0, 32
	PC <-- 0000021C
	R4 <-- 00000020

0000021C(Core 1): 0C00008F JAL 0000023C
	PC <-- 0000023C
	R31 <-- 00000220

0000023C(Core 1): AC800000 SW R0, 0(R4)
	PC <-- 00000240
	[00000020] <-- 00000000

00000240(Core 1): 03E00008 JR R31
	PC <-- 00000220

00000220(Core 1): FFFFFFFF HALT
	PC <-- 00000224
HALT executed(Core 1).
Done simulating...

Instruction Breakdown:

		Core 1
	  SLL:  120 (74.07%)
	  JAL:    4 (2.47%)
	  BEQ:    3 (1.85%)
	  BNE:    5 (3.09%)
	 ADDI:    2 (1.23%)
	 ADDIU:    5 (3.09%)
	  ORI:    6 (3.70%)
	   LW:    1 (0.62%)
	   SW:    3 (1.85%)
	   LL:    5 (3.09%)
	   SC:    3 (1.85%)
	 HALT:    1 (0.62%)
	   JR:    4 (2.47%)
	 TOTAL:  162

	PC: 00000224

General Purpose Registers:
	R 0: 00000000	R 1: 0000000B	R 2: 00000000	R 3: 00000000
	R 4: 00000020	R 5: 00000000	R 6: 00000000	R 7: 00000000
	R 8: 00000001	R 9: 00000000	R10: 00000000	R11: 00000000
	R12: 00000000	R13: 00000000	R14: 00000000	R15: 00000000
	R16: 00000000	R17: 00000000	R18: 00000000	R19: 00000000
	R20: 00000000	R21: 00000000	R22: 00000000	R23: 00000000
	R24: 00000000	R25: 00000000	R26: 00000000	R27: 00000000
	R28: 00000000	R29: 00007FFC	R30: 00000000	R31: 00000220


		Core 2
	  JAL:    2 (11.76%)
	  BEQ:    1 (5.88%)
	  BNE:    1 (5.88%)
	 ADDI:    1 (5.88%)
	 ADDIU:    2 (11.76%)
	  ORI:    3 (17.65%)
	   LW:    1 (5.88%)
	   SW:    1 (5.88%)
	   LL:    1 (5.88%)
	   SC:    1 (5.88%)
	 HALT:    1 (5.88%)
	   JR:    2 (11.76%)
	 TOTAL:   17

	PC: 00000224

General Purpose Registers:
	R 0: 00000000	R 1: 00000001	R 2: 00000000	R 3: 00000000
	R 4: 00000020	R 5: 00000000	R 6: 00000000	R 7: 00000000
	R 8: 00000001	R 9: 00000000	R10: 00000000	R11: 00000000
	R12: 00000000	R13: 00000000	R14: 00000000	R15: 00000000
	R16: 00000000	R17: 00000000	R18: 00000000	R19: 00000000
	R20: 00000000	R21: 00000000	R22: 00000000	R23: 00000000
	R24: 00000000	R25: 00000000	R26: 00000000	R27: 00000000
	R28: 00000000	R29: 00007FFC	R30: 00000000	R31: 00000220
