TimeQuest Timing Analyzer report for Uni_Projektas
Sat Jan 14 14:03:21 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                    ;
; Clock_divider:clock_divider1|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:clock_divider1|clock_out } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                      ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 35.51 MHz  ; 35.51 MHz       ; CLK                                    ;      ;
; 142.69 MHz ; 142.69 MHz      ; Clock_divider:clock_divider1|clock_out ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; CLK                                    ; -27.164 ; -16273.657    ;
; Clock_divider:clock_divider1|clock_out ; -6.008  ; -1976.986     ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.499 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.499 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.567 ; -2370.157     ;
; Clock_divider:clock_divider1|clock_out ; -2.269 ; -752.280      ;
+----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                      ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.164 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 28.193     ;
; -27.151 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 28.180     ;
; -26.987 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 28.017     ;
; -26.936 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.965     ;
; -26.921 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.017     ; 27.944     ;
; -26.914 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.940     ;
; -26.897 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.926     ;
; -26.897 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.923     ;
; -26.797 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 27.821     ;
; -26.713 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.017     ; 27.736     ;
; -26.689 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.722     ;
; -26.687 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.716     ;
; -26.674 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.703     ;
; -26.652 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.021     ; 27.671     ;
; -26.628 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.654     ;
; -26.618 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 27.639     ;
; -26.596 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.622     ;
; -26.579 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 27.600     ;
; -26.536 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 27.552     ;
; -26.510 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.536     ;
; -26.510 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.540     ;
; -26.500 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.526     ;
; -26.497 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.526     ;
; -26.488 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.537     ;
; -26.459 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.488     ;
; -26.458 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 27.512     ;
; -26.444 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.021     ; 27.463     ;
; -26.437 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.463     ;
; -26.429 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.462     ;
; -26.420 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.446     ;
; -26.420 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.449     ;
; -26.420 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.446     ;
; -26.410 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 27.431     ;
; -26.394 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 27.415     ;
; -26.371 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 27.392     ;
; -26.369 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 27.390     ;
; -26.367 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.396     ;
; -26.365 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.414     ;
; -26.354 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.383     ;
; -26.331 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 27.347     ;
; -26.322 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.351     ;
; -26.320 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 27.344     ;
; -26.314 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.351     ;
; -26.310 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.336     ;
; -26.297 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.330     ;
; -26.292 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.318     ;
; -26.292 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.321     ;
; -26.280 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.329     ;
; -26.272 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.301     ;
; -26.259 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.288     ;
; -26.250 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 27.304     ;
; -26.246 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.017     ; 27.269     ;
; -26.239 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.272     ;
; -26.227 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.257     ;
; -26.199 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.228     ;
; -26.196 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.225     ;
; -26.186 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 27.207     ;
; -26.164 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.193     ;
; -26.161 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 27.182     ;
; -26.157 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.206     ;
; -26.152 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.181     ;
; -26.151 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.180     ;
; -26.144 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.177     ;
; -26.132 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.162     ;
; -26.130 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.021     ; 27.149     ;
; -26.119 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.145     ;
; -26.111 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.144     ;
; -26.106 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.143     ;
; -26.104 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.133     ;
; -26.077 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 27.093     ;
; -26.059 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 27.075     ;
; -26.047 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 27.072     ;
; -26.036 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.069     ;
; -26.033 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 27.059     ;
; -26.024 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.054     ;
; -26.019 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.048     ;
; -26.011 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.017     ; 27.034     ;
; -26.008 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 27.033     ;
; -25.996 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 27.025     ;
; -25.977 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.021     ; 26.996     ;
; -25.971 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 26.995     ;
; -25.969 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 27.002     ;
; -25.962 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 26.991     ;
; -25.953 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 26.979     ;
; -25.943 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 26.964     ;
; -25.938 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 26.962     ;
; -25.928 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 26.957     ;
; -25.922 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.021     ; 26.941     ;
; -25.917 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 26.946     ;
; -25.904 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 26.925     ;
; -25.883 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 26.907     ;
; -25.867 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 26.896     ;
; -25.854 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 26.870     ;
; -25.846 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 26.900     ;
; -25.845 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 26.874     ;
; -25.840 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 26.866     ;
; -25.835 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 26.861     ;
; -25.833 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 26.859     ;
; -25.829 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 26.858     ;
; -25.825 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.014     ; 26.851     ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -6.008 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 7.050      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.838 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.889      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.827 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.875      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[1]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[2]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[3]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[0]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[4]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[5]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[6]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[7]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[8]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[9]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[10]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[11]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[12]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[13]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[15]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.647 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[14]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 6.675      ;
; -5.559 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 6.613      ;
; -5.533 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.575      ;
; -5.487 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 6.541      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.023      ; 6.452      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.378 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.020      ; 6.438      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.363 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.011      ; 6.414      ;
; -5.352 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.400      ;
; -5.352 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 6.400      ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                    ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|readDataFromRam             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|preambule_found             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; ADC_Manager:ADC_Manager1|c_preamb_func[4][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[4][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.041      ;
; 0.742 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; ADC_Manager:ADC_Manager1|c_1_func[1][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.049      ;
; 0.748 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][3]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.054      ;
; 0.750 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.056      ;
; 0.753 ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.758 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.763 ; Clock_divider:clock_divider1|counter[7]              ; Clock_divider:clock_divider1|counter[7]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.069      ;
; 0.791 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.097      ;
; 0.794 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.100      ;
; 0.880 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|clock_out               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.186      ;
; 0.898 ; ADC_Manager:ADC_Manager1|c_0_func[9][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.204      ;
; 0.903 ; ADC_Manager:ADC_Manager1|c_1_func[2][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[2][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.209      ;
; 0.906 ; ADC_Manager:ADC_Manager1|c_1_func[8][0]              ; ADC_Manager:ADC_Manager1|c_long_func_input[8][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ADC_Manager:ADC_Manager1|ram_counter[7]              ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|c_1_func[8][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[8][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.213      ;
; 0.913 ; ADC_Manager:ADC_Manager1|data_buffer[1]              ; ADC_Manager:ADC_Manager1|data_buffer[3]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; ADC_Manager:ADC_Manager1|data_buffer[0]              ; ADC_Manager:ADC_Manager1|data_buffer[2]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.220      ;
; 0.919 ; ADC_Manager:ADC_Manager1|c_0_func[7][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.225      ;
; 0.995 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[17][7]    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.302      ;
; 1.046 ; ADC_Manager:ADC_Manager1|data_buffer[3]              ; ADC_Manager:ADC_Manager1|data_buffer[5]              ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.351      ;
; 1.062 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]     ; CLK          ; CLK         ; 0.000        ; 0.013      ; 1.381      ;
; 1.066 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][1]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.370      ;
; 1.067 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]     ; CLK          ; CLK         ; 0.000        ; 0.013      ; 1.386      ;
; 1.074 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][3]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.380      ;
; 1.099 ; ADC_Manager:ADC_Manager1|c_1_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.405      ;
; 1.128 ; ADC_Manager:ADC_Manager1|c_0_func[7][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.434      ;
; 1.153 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][1]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.459      ;
; 1.157 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.463      ;
; 1.160 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[0][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.466      ;
; 1.163 ; ADC_Manager:ADC_Manager1|ram_counter[4]              ; ADC_Manager:ADC_Manager1|ram_counter[4]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.163 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][0]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.164 ; ADC_Manager:ADC_Manager1|c_1_func[4][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; ADC_Manager:ADC_Manager1|ram_counter[16]             ; ADC_Manager:ADC_Manager1|ram_counter[16]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; Clock_divider:clock_divider1|counter[4]              ; Clock_divider:clock_divider1|counter[4]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.474      ;
; 1.170 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.476      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[9]              ; ADC_Manager:ADC_Manager1|ram_counter[9]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[11]             ; ADC_Manager:ADC_Manager1|ram_counter[11]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; ADC_Manager:ADC_Manager1|ram_counter[17]             ; ADC_Manager:ADC_Manager1|ram_counter[17]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[18]             ; ADC_Manager:ADC_Manager1|ram_counter[18]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[25]             ; ADC_Manager:ADC_Manager1|ram_counter[25]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[13]             ; ADC_Manager:ADC_Manager1|ram_counter[13]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[14]             ; ADC_Manager:ADC_Manager1|ram_counter[14]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[15]             ; ADC_Manager:ADC_Manager1|ram_counter[15]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[20]             ; ADC_Manager:ADC_Manager1|ram_counter[20]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[23]             ; ADC_Manager:ADC_Manager1|ram_counter[23]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[27]             ; ADC_Manager:ADC_Manager1|ram_counter[27]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[29]             ; ADC_Manager:ADC_Manager1|ram_counter[29]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[30]             ; ADC_Manager:ADC_Manager1|ram_counter[30]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.181 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.185 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.187 ; Clock_divider:clock_divider1|counter[6]              ; Clock_divider:clock_divider1|counter[6]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.493      ;
; 1.188 ; ADC_Manager:ADC_Manager1|c_0_func[9][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.494      ;
; 1.190 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[2]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.496      ;
; 1.210 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.516      ;
; 1.213 ; ADC_Manager:ADC_Manager1|c_1_func[9][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.519      ;
; 1.214 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.520      ;
; 1.215 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.521      ;
; 1.217 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; ADC_Manager:ADC_Manager1|c_0_func[1][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[1][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.523      ;
; 1.220 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.224 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][1]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[3]              ; ADC_Manager:ADC_Manager1|ram_counter[3]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[8]              ; ADC_Manager:ADC_Manager1|ram_counter[8]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[10]             ; ADC_Manager:ADC_Manager1|ram_counter[10]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[19]             ; ADC_Manager:ADC_Manager1|ram_counter[19]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[24]             ; ADC_Manager:ADC_Manager1|ram_counter[24]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[26]             ; ADC_Manager:ADC_Manager1|ram_counter[26]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[5]              ; ADC_Manager:ADC_Manager1|ram_counter[5]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[6]              ; ADC_Manager:ADC_Manager1|ram_counter[6]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[12]             ; ADC_Manager:ADC_Manager1|ram_counter[12]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[21]             ; ADC_Manager:ADC_Manager1|ram_counter[21]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[22]             ; ADC_Manager:ADC_Manager1|ram_counter[22]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[28]             ; ADC_Manager:ADC_Manager1|ram_counter[28]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[29][6]    ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.533      ;
; 1.232 ; Clock_divider:clock_divider1|half_clock[1]           ; Clock_divider:clock_divider1|clock_out               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.538      ;
; 1.234 ; Clock_divider:clock_divider1|counter[1]              ; Clock_divider:clock_divider1|counter[1]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; Clock_divider:clock_divider1|counter[3]              ; Clock_divider:clock_divider1|counter[3]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; Clock_divider:clock_divider1|counter[5]              ; Clock_divider:clock_divider1|counter[5]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; ADC_Manager:ADC_Manager1|c_0_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.541      ;
; 1.281 ; ADC_Manager:ADC_Manager1|c_0_func[9][0]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.587      ;
; 1.401 ; ADC_Manager:ADC_Manager1|c_preamb_func[27][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]    ; CLK          ; CLK         ; 0.000        ; -0.011     ; 1.696      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                        ;
+-------+-----------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|data_counts[0]       ; ADC_Manager:ADC_Manager1|data_counts[0]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_done            ; ADC_Manager:ADC_Manager1|data_done            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_delay_done ; ADC_Manager:ADC_Manager1|preambule_delay_done ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; ADC_Manager:ADC_Manager1|adc_buffer[34][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[35][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[24][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[25][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[30][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[31][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[34][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[35][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.753 ; ADC_Manager:ADC_Manager1|counter[31]          ; ADC_Manager:ADC_Manager1|counter[31]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ADC_Manager:ADC_Manager1|data_counts[31]      ; ADC_Manager:ADC_Manager1|data_counts[31]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.792 ; ADC_Manager:ADC_Manager1|adc_buffer[28][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[29][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.098      ;
; 0.897 ; ADC_Manager:ADC_Manager1|adc_buffer[21][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[22][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.203      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[40][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[41][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[22][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[23][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[24][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[25][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[41][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[42][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[40][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[41][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; ADC_Manager:ADC_Manager1|adc_buffer[34][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; ADC_Manager:ADC_Manager1|adc_buffer[32][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[33][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.207      ;
; 0.901 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; ADC_Manager:ADC_Manager1|adc_buffer[44][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[45][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; ADC_Manager:ADC_Manager1|adc_buffer[39][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[40][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; ADC_Manager:ADC_Manager1|adc_buffer[42][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; ADC_Manager:ADC_Manager1|adc_buffer[39][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[40][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[30][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[31][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[30][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[31][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[40][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[44][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[47][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[48][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[47][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[48][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[22][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[23][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[32][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[33][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[34][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[35][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[33][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[34][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[47][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[48][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[45][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[46][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[47][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[48][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[22][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[23][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[35][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[36][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[46][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[47][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[36][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[37][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[39][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ADC_Manager:ADC_Manager1|adc_buffer[43][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[44][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.214      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[23][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[24][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[23][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[24][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 1.126 ; ADC_Manager:ADC_Manager1|adc_buffer[42][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[43][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.432      ;
; 1.133 ; ADC_Manager:ADC_Manager1|adc_buffer[37][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.439      ;
; 1.166 ; ADC_Manager:ADC_Manager1|counter[16]          ; ADC_Manager:ADC_Manager1|counter[16]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; ADC_Manager:ADC_Manager1|data_counts[16]      ; ADC_Manager:ADC_Manager1|data_counts[16]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.175 ; ADC_Manager:ADC_Manager1|counter[17]          ; ADC_Manager:ADC_Manager1|counter[17]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ADC_Manager:ADC_Manager1|data_counts[17]      ; ADC_Manager:ADC_Manager1|data_counts[17]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[2]           ; ADC_Manager:ADC_Manager1|counter[2]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[0]           ; ADC_Manager:ADC_Manager1|counter[0]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[9]           ; ADC_Manager:ADC_Manager1|counter[9]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[18]          ; ADC_Manager:ADC_Manager1|counter[18]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[25]          ; ADC_Manager:ADC_Manager1|counter[25]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[2]       ; ADC_Manager:ADC_Manager1|data_counts[2]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[18]      ; ADC_Manager:ADC_Manager1|data_counts[18]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[25]      ; ADC_Manager:ADC_Manager1|data_counts[25]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[4]           ; ADC_Manager:ADC_Manager1|counter[4]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[7]           ; ADC_Manager:ADC_Manager1|counter[7]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[11]          ; ADC_Manager:ADC_Manager1|counter[11]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[13]          ; ADC_Manager:ADC_Manager1|counter[13]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[15]          ; ADC_Manager:ADC_Manager1|counter[15]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[20]          ; ADC_Manager:ADC_Manager1|counter[20]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[23]          ; ADC_Manager:ADC_Manager1|counter[23]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[27]          ; ADC_Manager:ADC_Manager1|counter[27]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[29]          ; ADC_Manager:ADC_Manager1|counter[29]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[30]          ; ADC_Manager:ADC_Manager1|counter[30]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[4]       ; ADC_Manager:ADC_Manager1|data_counts[4]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[7]       ; ADC_Manager:ADC_Manager1|data_counts[7]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[13]      ; ADC_Manager:ADC_Manager1|data_counts[13]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[14]      ; ADC_Manager:ADC_Manager1|data_counts[14]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[15]      ; ADC_Manager:ADC_Manager1|data_counts[15]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[20]      ; ADC_Manager:ADC_Manager1|data_counts[20]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[23]      ; ADC_Manager:ADC_Manager1|data_counts[23]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[27]      ; ADC_Manager:ADC_Manager1|data_counts[27]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[29]      ; ADC_Manager:ADC_Manager1|data_counts[29]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[30]      ; ADC_Manager:ADC_Manager1|data_counts[30]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[14]          ; ADC_Manager:ADC_Manager1|counter[14]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.180 ; ADC_Manager:ADC_Manager1|data_counts[9]       ; ADC_Manager:ADC_Manager1|data_counts[9]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.486      ;
; 1.182 ; ADC_Manager:ADC_Manager1|data_counts[11]      ; ADC_Manager:ADC_Manager1|data_counts[11]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.488      ;
; 1.184 ; ADC_Manager:ADC_Manager1|counter[1]           ; ADC_Manager:ADC_Manager1|counter[1]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.186 ; ADC_Manager:ADC_Manager1|data_counts[1]       ; ADC_Manager:ADC_Manager1|data_counts[1]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.492      ;
; 1.210 ; ADC_Manager:ADC_Manager1|adc_buffer[32][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[33][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.516      ;
; 1.210 ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[39][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.516      ;
; 1.210 ; ADC_Manager:ADC_Manager1|adc_buffer[45][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[46][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.516      ;
; 1.212 ; ADC_Manager:ADC_Manager1|adc_buffer[44][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[45][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.518      ;
; 1.212 ; ADC_Manager:ADC_Manager1|adc_buffer[45][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[46][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.518      ;
; 1.213 ; ADC_Manager:ADC_Manager1|adc_buffer[21][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[22][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.519      ;
; 1.214 ; ADC_Manager:ADC_Manager1|adc_buffer[32][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[33][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.520      ;
; 1.217 ; ADC_Manager:ADC_Manager1|adc_buffer[41][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[42][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; ADC_Manager:ADC_Manager1|adc_buffer[45][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[46][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.220 ; ADC_Manager:ADC_Manager1|adc_buffer[24][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[25][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; ADC_Manager:ADC_Manager1|adc_buffer[40][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[41][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; ADC_Manager:ADC_Manager1|adc_buffer[42][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[43][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[8]           ; ADC_Manager:ADC_Manager1|counter[8]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[10]          ; ADC_Manager:ADC_Manager1|counter[10]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
+-------+-----------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 6.214 ; 6.214 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 5.366 ; 5.366 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 4.967 ; 4.967 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 4.760 ; 4.760 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 4.973 ; 4.973 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 5.190 ; 5.190 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 5.010 ; 5.010 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 6.214 ; 6.214 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 1.655 ; 1.655 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -1.389 ; -1.389 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -5.100 ; -5.100 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -4.701 ; -4.701 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -4.494 ; -4.494 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -4.707 ; -4.707 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -4.924 ; -4.924 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -4.744 ; -4.744 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -5.948 ; -5.948 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -1.389 ; -1.389 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.940 ; 7.940 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.279 ; 7.279 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.641 ; 7.641 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.648 ; 7.648 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.247 ; 7.247 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.603 ; 7.603 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.940 ; 7.940 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.176 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.176 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.247 ; 7.247 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.279 ; 7.279 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.641 ; 7.641 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.648 ; 7.648 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.247 ; 7.247 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.603 ; 7.603 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.940 ; 7.940 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.176 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.176 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -7.378 ; -4595.939     ;
; Clock_divider:clock_divider1|clock_out ; -1.219 ; -370.410      ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.215 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.215 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.000 ; -1610.676     ;
; Clock_divider:clock_divider1|clock_out ; -1.519 ; -506.608      ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                     ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.378 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.395      ;
; -7.366 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.383      ;
; -7.323 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.343      ;
; -7.302 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.322      ;
; -7.297 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.314      ;
; -7.260 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.277      ;
; -7.244 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.018     ; 8.258      ;
; -7.241 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.263      ;
; -7.240 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.260      ;
; -7.238 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.255      ;
; -7.234 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.254      ;
; -7.228 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 8.241      ;
; -7.226 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.243      ;
; -7.219 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.239      ;
; -7.211 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.231      ;
; -7.204 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.221      ;
; -7.190 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 8.198      ;
; -7.190 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.207      ;
; -7.189 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.205      ;
; -7.189 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.018     ; 8.203      ;
; -7.173 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 8.186      ;
; -7.171 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.196      ;
; -7.168 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 8.176      ;
; -7.164 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.184      ;
; -7.157 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.174      ;
; -7.150 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.172      ;
; -7.147 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.163      ;
; -7.147 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.167      ;
; -7.147 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.163      ;
; -7.146 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.166      ;
; -7.135 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.152      ;
; -7.130 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.155      ;
; -7.129 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.146      ;
; -7.128 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.148      ;
; -7.125 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.145      ;
; -7.122 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.138      ;
; -7.122 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 8.130      ;
; -7.120 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.137      ;
; -7.120 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.160      ;
; -7.111 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.131      ;
; -7.106 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.126      ;
; -7.101 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.117      ;
; -7.098 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 8.119      ;
; -7.097 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 8.118      ;
; -7.093 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.118      ;
; -7.093 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.109      ;
; -7.092 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.108      ;
; -7.092 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.108      ;
; -7.091 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.134      ;
; -7.090 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.110      ;
; -7.082 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 8.090      ;
; -7.082 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.098      ;
; -7.081 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.121      ;
; -7.074 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.091      ;
; -7.070 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.090      ;
; -7.067 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.087      ;
; -7.065 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.105      ;
; -7.064 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.081      ;
; -7.056 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.078      ;
; -7.051 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.076      ;
; -7.050 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 8.058      ;
; -7.048 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.065      ;
; -7.048 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.017     ; 8.063      ;
; -7.046 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.062      ;
; -7.046 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.066      ;
; -7.038 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.063      ;
; -7.038 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 8.051      ;
; -7.038 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.054      ;
; -7.036 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.079      ;
; -7.036 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 8.044      ;
; -7.036 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.061      ;
; -7.036 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.053      ;
; -7.035 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.055      ;
; -7.034 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.054      ;
; -7.030 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.059      ;
; -7.028 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 8.036      ;
; -7.026 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.066      ;
; -7.021 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.043      ;
; -7.018 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 8.039      ;
; -7.016 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.018     ; 8.030      ;
; -7.014 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.017     ; 8.029      ;
; -7.012 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.032      ;
; -7.010 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.035      ;
; -7.001 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.026      ;
; -7.000 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 8.013      ;
; -6.999 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.019      ;
; -6.993 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.024     ; 8.001      ;
; -6.993 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.017     ; 8.008      ;
; -6.991 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.011      ;
; -6.988 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.004      ;
; -6.983 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 7.996      ;
; -6.982 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 7.998      ;
; -6.979 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 7.996      ;
; -6.979 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 8.000      ;
; -6.977 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 7.999      ;
; -6.977 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 7.997      ;
; -6.975 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.004      ;
; -6.972 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 7.993      ;
; -6.971 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.011     ; 7.992      ;
; -6.967 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 7.984      ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.219 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.260      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.209 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.247      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[1]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[2]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[3]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[0]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[4]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[5]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[6]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[7]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[8]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[9]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[10]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[11]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[12]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[13]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[15]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.173      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[22] ; ADC_Manager:ADC_Manager1|counter[14]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.012     ; 2.160      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.115 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 2.168      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.105 ; ADC_Manager:ADC_Manager1|counter[11] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.018      ; 2.155      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.093 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 2.134      ;
; -1.083 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.121      ;
; -1.083 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.121      ;
; -1.083 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.121      ;
; -1.083 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.121      ;
; -1.083 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 2.121      ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|readDataFromRam                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; ADC_Manager:ADC_Manager1|c_preamb_func[4][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[4][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; ADC_Manager:ADC_Manager1|c_1_func[1][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][3]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; Clock_divider:clock_divider1|counter[7]              ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.264 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.416      ;
; 0.264 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.416      ;
; 0.294 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.446      ;
; 0.322 ; ADC_Manager:ADC_Manager1|data_buffer[3]              ; ADC_Manager:ADC_Manager1|data_buffer[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.475      ;
; 0.324 ; ADC_Manager:ADC_Manager1|c_0_func[9][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; ADC_Manager:ADC_Manager1|c_1_func[2][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[2][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[17][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; ADC_Manager:ADC_Manager1|c_1_func[8][0]              ; ADC_Manager:ADC_Manager1|c_long_func_input[8][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.013      ; 0.492      ;
; 0.328 ; ADC_Manager:ADC_Manager1|ram_counter[7]              ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[7]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|c_1_func[8][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[8][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.013      ; 0.495      ;
; 0.331 ; ADC_Manager:ADC_Manager1|data_buffer[1]              ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][1]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.482      ;
; 0.332 ; ADC_Manager:ADC_Manager1|data_buffer[0]              ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; ADC_Manager:ADC_Manager1|c_0_func[7][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.485      ;
; 0.338 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][3]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.490      ;
; 0.350 ; ADC_Manager:ADC_Manager1|c_1_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.501      ;
; 0.355 ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|ram_counter[16]             ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; ADC_Manager:ADC_Manager1|ram_counter[4]              ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[9]              ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[11]             ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Clock_divider:clock_divider1|counter[4]              ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ADC_Manager:ADC_Manager1|ram_counter[17]             ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][1]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][0]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[0][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[18]             ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[25]             ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[27]             ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[13]             ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[14]             ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[15]             ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[20]             ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[23]             ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[29]             ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[30]             ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|c_1_func[4][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Clock_divider:clock_divider1|counter[6]              ; Clock_divider:clock_divider1|counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; ADC_Manager:ADC_Manager1|c_0_func[1][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[1][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[3]              ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[8]              ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[10]             ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[19]             ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[24]             ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[26]             ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][1]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|c_0_func[9][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[5]              ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[6]              ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[12]             ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[21]             ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[22]             ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[28]             ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Clock_divider:clock_divider1|half_clock[1]           ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; ADC_Manager:ADC_Manager1|c_0_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Clock_divider:clock_divider1|counter[1]              ; Clock_divider:clock_divider1|counter[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Clock_divider:clock_divider1|counter[3]              ; Clock_divider:clock_divider1|counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; Clock_divider:clock_divider1|counter[5]              ; Clock_divider:clock_divider1|counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.538      ;
; 0.397 ; ADC_Manager:ADC_Manager1|c_0_func[9][0]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.549      ;
; 0.403 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[29][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.555      ;
; 0.403 ; ADC_Manager:ADC_Manager1|c_0_func[7][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.555      ;
; 0.414 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[5]          ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.613      ;
; 0.414 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[1]          ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.613      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                        ;
+-------+-----------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|data_counts[0]       ; ADC_Manager:ADC_Manager1|data_counts[0]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_done            ; ADC_Manager:ADC_Manager1|data_done            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_delay_done ; ADC_Manager:ADC_Manager1|preambule_delay_done ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; ADC_Manager:ADC_Manager1|adc_buffer[34][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[35][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[24][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[25][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[30][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[31][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[34][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[35][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; ADC_Manager:ADC_Manager1|counter[31]          ; ADC_Manager:ADC_Manager1|counter[31]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|data_counts[31]      ; ADC_Manager:ADC_Manager1|data_counts[31]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.265 ; ADC_Manager:ADC_Manager1|adc_buffer[28][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[29][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.417      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[22][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[23][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[21][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[22][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[41][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[42][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[40][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[41][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[34][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[24][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[25][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[32][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[33][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[40][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[41][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[22][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[23][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[30][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[31][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[44][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[45][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[47][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[48][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[39][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[40][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[47][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[48][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[42][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[39][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[40][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[32][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[33][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[34][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[35][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[30][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[31][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[47][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[48][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[45][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[46][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[46][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[47][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[40][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[47][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[48][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[44][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[22][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[23][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[33][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[34][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[35][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[36][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[36][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[37][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[39][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[43][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[44][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; ADC_Manager:ADC_Manager1|adc_buffer[23][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[24][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; ADC_Manager:ADC_Manager1|adc_buffer[23][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[24][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.484      ;
; 0.355 ; ADC_Manager:ADC_Manager1|counter[16]          ; ADC_Manager:ADC_Manager1|counter[16]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|data_counts[16]      ; ADC_Manager:ADC_Manager1|data_counts[16]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; ADC_Manager:ADC_Manager1|counter[0]           ; ADC_Manager:ADC_Manager1|counter[0]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ADC_Manager:ADC_Manager1|counter[17]          ; ADC_Manager:ADC_Manager1|counter[17]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|data_counts[17]      ; ADC_Manager:ADC_Manager1|data_counts[17]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[2]           ; ADC_Manager:ADC_Manager1|counter[2]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[9]           ; ADC_Manager:ADC_Manager1|counter[9]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[11]          ; ADC_Manager:ADC_Manager1|counter[11]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[18]          ; ADC_Manager:ADC_Manager1|counter[18]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[25]          ; ADC_Manager:ADC_Manager1|counter[25]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[27]          ; ADC_Manager:ADC_Manager1|counter[27]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[2]       ; ADC_Manager:ADC_Manager1|data_counts[2]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[18]      ; ADC_Manager:ADC_Manager1|data_counts[18]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[25]      ; ADC_Manager:ADC_Manager1|data_counts[25]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[27]      ; ADC_Manager:ADC_Manager1|data_counts[27]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[4]           ; ADC_Manager:ADC_Manager1|counter[4]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[7]           ; ADC_Manager:ADC_Manager1|counter[7]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[13]          ; ADC_Manager:ADC_Manager1|counter[13]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[15]          ; ADC_Manager:ADC_Manager1|counter[15]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[20]          ; ADC_Manager:ADC_Manager1|counter[20]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[23]          ; ADC_Manager:ADC_Manager1|counter[23]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[29]          ; ADC_Manager:ADC_Manager1|counter[29]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[30]          ; ADC_Manager:ADC_Manager1|counter[30]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[4]       ; ADC_Manager:ADC_Manager1|data_counts[4]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[7]       ; ADC_Manager:ADC_Manager1|data_counts[7]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[13]      ; ADC_Manager:ADC_Manager1|data_counts[13]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[14]      ; ADC_Manager:ADC_Manager1|data_counts[14]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[15]      ; ADC_Manager:ADC_Manager1|data_counts[15]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[20]      ; ADC_Manager:ADC_Manager1|data_counts[20]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[23]      ; ADC_Manager:ADC_Manager1|data_counts[23]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[29]      ; ADC_Manager:ADC_Manager1|data_counts[29]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[30]      ; ADC_Manager:ADC_Manager1|data_counts[30]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[14]          ; ADC_Manager:ADC_Manager1|counter[14]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; ADC_Manager:ADC_Manager1|counter[1]           ; ADC_Manager:ADC_Manager1|counter[1]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; ADC_Manager:ADC_Manager1|data_counts[9]       ; ADC_Manager:ADC_Manager1|data_counts[9]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; ADC_Manager:ADC_Manager1|data_counts[11]      ; ADC_Manager:ADC_Manager1|data_counts[11]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; ADC_Manager:ADC_Manager1|data_counts[1]       ; ADC_Manager:ADC_Manager1|data_counts[1]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[8]           ; ADC_Manager:ADC_Manager1|counter[8]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[10]          ; ADC_Manager:ADC_Manager1|counter[10]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[19]          ; ADC_Manager:ADC_Manager1|counter[19]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[24]          ; ADC_Manager:ADC_Manager1|counter[24]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[26]          ; ADC_Manager:ADC_Manager1|counter[26]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[3]       ; ADC_Manager:ADC_Manager1|data_counts[3]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[19]      ; ADC_Manager:ADC_Manager1|data_counts[19]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[24]      ; ADC_Manager:ADC_Manager1|data_counts[24]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[26]      ; ADC_Manager:ADC_Manager1|data_counts[26]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[5]           ; ADC_Manager:ADC_Manager1|counter[5]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[6]           ; ADC_Manager:ADC_Manager1|counter[6]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[12]          ; ADC_Manager:ADC_Manager1|counter[12]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[21]          ; ADC_Manager:ADC_Manager1|counter[21]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[22]          ; ADC_Manager:ADC_Manager1|counter[22]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[28]          ; ADC_Manager:ADC_Manager1|counter[28]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[5]       ; ADC_Manager:ADC_Manager1|data_counts[5]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
+-------+-----------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 2.956 ; 2.956 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 2.483 ; 2.483 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 2.416 ; 2.416 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 2.290 ; 2.290 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 2.424 ; 2.424 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 2.452 ; 2.452 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 2.460 ; 2.460 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 2.956 ; 2.956 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 0.399 ; 0.399 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.279 ; -0.279 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.363 ; -2.363 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.296 ; -2.296 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.170 ; -2.170 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.304 ; -2.304 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.332 ; -2.332 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.340 ; -2.340 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.836 ; -2.836 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.279 ; -0.279 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.717 ; 3.717 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.459 ; 3.459 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.569 ; 3.569 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.581 ; 3.581 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.435 ; 3.435 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.546 ; 3.546 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.717 ; 3.717 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.809 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.809 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.435 ; 3.435 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.459 ; 3.459 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.569 ; 3.569 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.581 ; 3.581 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.435 ; 3.435 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.546 ; 3.546 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.717 ; 3.717 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.809 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.809 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                   ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -27.164    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  CLK                                    ; -27.164    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  Clock_divider:clock_divider1|clock_out ; -6.008     ; 0.215 ; N/A      ; N/A     ; -2.269              ;
; Design-wide TNS                         ; -18250.643 ; 0.0   ; 0.0      ; 0.0     ; -3122.437           ;
;  CLK                                    ; -16273.657 ; 0.000 ; N/A      ; N/A     ; -2370.157           ;
;  Clock_divider:clock_divider1|clock_out ; -1976.986  ; 0.000 ; N/A      ; N/A     ; -752.280            ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 6.214 ; 6.214 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 5.366 ; 5.366 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 4.967 ; 4.967 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 4.760 ; 4.760 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 4.973 ; 4.973 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 5.190 ; 5.190 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 5.010 ; 5.010 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 6.214 ; 6.214 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 1.655 ; 1.655 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.279 ; -0.279 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.363 ; -2.363 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.296 ; -2.296 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.170 ; -2.170 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.304 ; -2.304 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.332 ; -2.332 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.340 ; -2.340 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.836 ; -2.836 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.279 ; -0.279 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.940 ; 7.940 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.279 ; 7.279 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.641 ; 7.641 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.648 ; 7.648 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.247 ; 7.247 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.603 ; 7.603 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.940 ; 7.940 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.176 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.176 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.435 ; 3.435 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.459 ; 3.459 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.569 ; 3.569 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.581 ; 3.581 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.435 ; 3.435 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.546 ; 3.546 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.717 ; 3.717 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.809 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.809 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 540          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 4204         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 540          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 4204         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jan 14 14:03:19 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Uni_Projektas.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Clock_divider:clock_divider1|clock_out Clock_divider:clock_divider1|clock_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -27.164
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.164    -16273.657 CLK 
    Info (332119):    -6.008     -1976.986 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
    Info (332119):     0.499         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2370.157 CLK 
    Info (332119):    -2.269      -752.280 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.378
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.378     -4595.939 CLK 
    Info (332119):    -1.219      -370.410 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
    Info (332119):     0.215         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1610.676 CLK 
    Info (332119):    -1.519      -506.608 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4596 megabytes
    Info: Processing ended: Sat Jan 14 14:03:21 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


