<!DOCTYPE html>
<html lang="en">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <meta http-equiv="X-UA-Compatible" content="ie=edge">

    <link href="https://fonts.googleapis.com/css?family=Fira+Code|Press+Start+2P|Bitter:wght@700&&family=Raleway&display=swap" rel="stylesheet">
    <link rel="stylesheet" href="/tag.css">
    <link rel="stylesheet" href="/base.css">
    <link rel="stylesheet" href="/native.css">
    <link rel="apple-touch-icon" href="../favicon/apple-touch-icon.png">
    <link rel="icon" type="image/png" sizes="512x512"  href="../favicon/android-chrome-512x512.png">
    <link rel="icon" type="image/png" sizes="192x192"  href="../favicon/android-chrome-192x192.png">
    <link rel="icon" type="image/png" sizes="32x32" href="../favicon/favicon-32x32.png">
    <link rel="icon" type="image/png" sizes="16x16" href="../favicon/favicon-16x16.png">
    <link rel="manifest" href="../favicon/site.webmanifest">

    <title>f4r4w4y</title>
</head>
<body>

    <div class="fullscreen-bg">
        <img src="/pictures/bg1.jpg" alt="full-bg">
    </div>

    <div class="small-left-top-term">
        <div class="container">
            <h3 class="fullname">Muhammad Fakhri Putra <br> Supriyadi</h3>

            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">tldr ./fpga-series-0x3-workflow.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        TL;DR <p>buat module -> buat testbench (yang akan menggunakan module nya) -> compile testbench -> buka dengan GTK Wave</p>

                    </li>
                </ul>
            </h5>
        </div>
    </div>

    <div class="small-left-bottom-term">
        <div class="container">
            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">tags ./fpga-series-0x3-workflow.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        <div class="tags-container">
                            
                            <span class="tag" id="embedded-system">
                                EMBEDDED-SYSTEM
                            </span>
                            
                            <span class="tag" id="series">
                                SERIES
                            </span>
                            
                        </div>
                    </li>
                </ul>
            </h5>

            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">timing ./fpga-series-0x3-workflow.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        Estimated <p>10 mins read + 10 more mins if you want to do it too</p>

                    </li>
                </ul>
            </h5>

            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">articlelastupdated ./fpga-series-0x3-workflow.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        Last updated on November 06, 2020 at 20:14:12
                    </li>
                </ul>
            </h5>
        </div>
    </div>

    <div class="full-term">
        <div class="container text">
            <h5 class="text">
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">cd <a class="link underline" href="/blogs.html">..</a></span>
            </h5>

            <h5 class="text">
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">fancyblogcat <span id="location" style="font-weight: normal"></span></span>
            </h5>

            <hr/>
            <center>
                <span style="font-weight: normal">Ø¨ÙØ³Ù’Ù…Ù Ù±Ù„Ù„ÙÙ‘Ù°Ù‡Ù Ù±Ù„Ø±ÙÙ‘Ø­Ù’Ù…ÙÙ°Ù†Ù Ù±Ù„Ø±ÙÙ‘Ø­ÙÙŠÙ…Ù</span>
            </center>
            <hr/>
            
            <div class="blog-content">
                <h1>FPGA Series: (0x3) Workflow</h1>

<p>Pada kali ini saya akan memberi penjelasan mengenai tahapan-tahapan yang bisa dilakukan untuk membuat, mengcompile, dan menjalankan programnya.</p>

<h3>The series</h3>

<p>Series nya ini saya bentuk secara berurut menggunakan penomoran dalam bentuk hexadecimal (bagi yang belum tau) maka dari itu pada series ketiga ini atau <code>series 0x3</code> saya membahas langkah-langkah untuk membuat, mengcompile, dan menjalankan program yang dibuat.</p>

<p><code>[Alur kerja]</code> -> berikut tertera ToC (Table of Content) dari artikel ini :  </p>

<table>
<thead>
<tr>
  <th>Pembahasan</th>
</tr>
</thead>
<tbody>
<tr>
  <td><a href="#verilog">Verilog</a></td>
</tr>
<tr>
  <td><a href="#iverilog">Iverilog</a></td>
</tr>
<tr>
  <td><a href="#bonus">Bonus Resource</a></td>
</tr>
<tr>
  <td><a href="#whats-next">What's next ?</a></td>
</tr>
</tbody>
</table>

<div id="verilog"></div>

<h3>Verilog</h3>

<p>Sebelum memasuki tahapan untuk pembuatan programnya, saya akan membahas terlebih dahulu kerangka dari program yang akan dibuat (dalam konteks ini) dengan menggunakan Verilog (sebagai bahasanya).</p>

<p>Verilog itu sendiri merupakan sebuah bahasa yang sering digunakan dalam pembuatan program pada FPGA.</p>

<p>Struktur umum untuk sebuah <code>modul</code> pada verilog bisa dibuat seperti berikut :  </p>

<div class="codehilite"><pre><span></span><code><span class="k">module</span> <span class="n">nama_modul</span><span class="p">(</span><span class="k">output</span> <span class="n">x</span><span class="p">,</span>
                  <span class="k">input</span>  <span class="n">y</span><span class="p">);</span>

    <span class="cm">/*******************************************************/</span>
    <span class="cm">/* Disini kita bisa memasukkan deklarasi port / sinyal */</span>
    <span class="cm">/* serta program yang akan dijalankan untuk modul nya  */</span>
    <span class="cm">/*******************************************************/</span>
    <span class="k">assign</span> <span class="n">x</span> <span class="o">=</span> <span class="n">y</span> <span class="o">^</span> <span class="n">y</span><span class="p">;</span>

<span class="k">endmodule</span>
</code></pre></div>

<p>Untuk penjelasan lengkap mengenai apa itu <code>modul</code> dan hal-hal yang lebih mendetail mengenai Verilog (karena saya tidak akan membahas nya disini), silahkan kunjungi beberapa tautan berikut : <br />
- <a target="_blank" href="https://www.chipverify.com/verilog">https://www.chipverify.com/verilog</a> <br />
- <a target="_blank" href="http://www.asic-world.com/verilog">http://www.asic-world.com/verilog</a> <br />
- <a target="_blank" href="https://github.com/fakhrip/LearningJourney_v1">https://github.com/fakhrip/LearningJourney_v1</a> <strong>[Work in Progress]</strong></p>

<div id="iverilog"></div>

<h3>Iverilog</h3>

<p>Tools ini yang akan menjadi tools utama dalam pembuatan program untuk FPGA nya.</p>

<h4>-> Module</h4>

<p>Pada artikel ini kita akan menggunakan program verilog berikut ini :  </p>

<div class="codehilite"><pre><span></span><code><span class="k">module</span> <span class="n">bus_mux</span> <span class="p">#(</span><span class="k">parameter</span> <span class="n">n</span> <span class="o">=</span> <span class="mh">2</span><span class="p">)</span>
                <span class="p">(</span><span class="k">input</span> <span class="p">[</span><span class="n">n</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">a</span><span class="p">,</span>
                 <span class="k">input</span> <span class="p">[</span><span class="n">n</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">b</span><span class="p">,</span>
                 <span class="k">input</span> <span class="n">sel</span><span class="p">,</span>
                 <span class="k">output</span> <span class="n">outp</span><span class="p">);</span>

    <span class="kt">wire</span> <span class="p">[</span><span class="n">n</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">sel_bus</span>
    <span class="k">assign</span> <span class="n">sel_bus</span> <span class="o">=</span> <span class="p">{</span><span class="n">n</span><span class="p">{</span><span class="n">sel</span><span class="p">}};</span>
    <span class="k">assign</span> <span class="n">outp</span> <span class="o">=</span> <span class="p">(</span><span class="o">~</span><span class="n">sel_bus</span> <span class="o">&amp;</span> <span class="n">a</span><span class="p">)</span> <span class="o">|</span> <span class="p">(</span><span class="n">sel_bus</span> <span class="o">&amp;</span> <span class="n">b</span><span class="p">)</span>

<span class="k">endmodule</span>
</code></pre></div>

<p>Nama file: <code>bus_mux.v</code></p>

<p>Secara sederhananya, modul diatas berjalan dengan cara memasukkan input <code>a dan b</code> yang besar bit nya menyesuaikan parameter <code>n</code> yang bisa dilihat dari deklarasi nya yaitu <code>[n-1:0]</code>, yang berarti pada saat <code>n = 2</code> maka akan menjadi <code>[1:0]</code> yaitu 2 bit.</p>

<p>Dan <code>sel_bus</code> akan di duplikat dengan menggunakan syntax <code>{}</code> sebesar parameter <code>n</code> yang diberikan juga, yang selanjutnya <code>sel_bus</code> akan mempengaruhi nilai pada variable <code>outp</code> berdasarkan operasinya.</p>

<p>Output yang telah dideklarasi sebagai <code>outp</code> akan menyimpan hasil dari operasi yang ada di bagian <code>assign</code> statement nya, yaitu <code>(~sel_bus &amp; a) | (sel_bus &amp; b)</code></p>

<p>Jika masih bingung maksudnya bagaimana, silahkan baca lagi tentang Verilog nya terlebih dahulu.</p>

<p>Untuk menkompilasi program nya kita akan menggunakan <code>iverilog</code>, akan tetapi sebelum kita mengkompilasi program kita harus membuat dulu yang namanya <code>testbench</code> atau sebuah program yang akan menggunakan program dari <code>modul</code> yang sudah kita buat dan men-<em>test</em> dengan berbagai input pada tiap clock cycle nya.</p>

<p>Sederhananya alur kerja nya bisa kita runtutkan seperti berikut: <br />
<code>buat module -&gt; buat testbench (yang akan menggunakan module nya) -&gt; compile testbench -&gt; buka dengan GTK Wave</code></p>

<h4>-> Testbench</h4>

<p>Kita akan menggunakan program verilog berikut ini untuk bagian testbench nya :  </p>

<div class="codehilite"><pre><span></span><code>
</code></pre></div>

<div id="bonus"></div>

<h3>Bonus Resource</h3>

<p>Dari sekian referensi yang saya ambil untuk membuat tulisan ini, yang paling penting dan berpegaruh merupakan video ini (sebagian besar tulisan saya berdasarkan penjelasan pada video nya), jadi sangat saya sarankan untuk tonton agar lebih mudah memahami tulisannya.</p>

<p><a target="_blank" href="https://www.youtube.com/watch?v=3Xm6fgKAO94&amp;ab_channel=DerekJohnston">Verilog HDL - Installing and Testing Icarus Verilog + GTKWave</a> (Youtube Video by Derek Johnston)</p>

<div id="whats-next"></div>

<h3>What's next ?</h3>

<p>Saya belum menentukan dengan pasti apa yang akan saya tulis selanjutnya wkwk, akan tetapi kemungkinan besar akan terjadi perubahan besar karena judul yang sudah nyangkut didalam otak saya untuk selanjutnya adalah <code>FPGA Series: (0x4) Next level</code>. </p>

<p><img src="https://media.giphy.com/media/a5viI92PAF89q/giphy.gif" alt="hmm" /></p>

<h3>Last word</h3>

<p>Semoga artikel nya mudah dipahami dan menyenangkan, jika memang dirasa bermanfaat silahkan sebarkan kepada yang lainnya agar ilmu nya tidak berhenti disini saja.</p>

<p>Terimakasih kepada Allah SWT dan juga para pembaca disini, semua yang buruk datangnya dari saya dan yang baik hanya datang dari-Nya, mohon maaf bila ada kesalahan ğŸ™.</p>

            </div>

            <br/>
            <hr/>
            <center>
                <span style="font-weight: normal">Comment(s)</span>
            </center>
            <hr/>

            <script src="https://utteranc.es/client.js"
                repo="fakhrip/fakhrip.github.io"
                issue-term="pathname"
                label="blog-post-comment"
                theme="photon-dark"
                crossorigin="anonymous"
                async>
            </script>
        </div>
    </div>
</body>
<script>
    document.getElementById("location").innerHTML = './' + window.location.pathname.substring(window.location.pathname.lastIndexOf('/') + 1);
</script>
</html>