#ifndef IP_DESIGN_1_AXI_SMC_0_H_
#define IP_DESIGN_1_AXI_SMC_0_H_

// (c) Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
// (c) Copyright 2022-2025 Advanced Micro Devices, Inc. All rights reserved.
// 
// This file contains confidential and proprietary information
// of AMD and is protected under U.S. and international copyright
// and other intellectual property laws.
// 
// DISCLAIMER
// This disclaimer is not a license and does not grant any
// rights to the materials distributed herewith. Except as
// otherwise provided in a valid license issued to you by
// AMD, and to the maximum extent permitted by applicable
// law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND
// WITH ALL FAULTS, AND AMD HEREBY DISCLAIMS ALL WARRANTIES
// AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING
// BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-
// INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and
// (2) AMD shall not be liable (whether in contract or tort,
// including negligence, or under any other theory of
// liability) for any loss or damage of any kind or nature
// related to, arising under or in connection with these
// materials, including for any direct, or any indirect,
// special, incidental, or consequential loss or damage
// (including loss of data, profits, goodwill, or any type of
// loss or damage suffered as a result of any action brought
// by a third party) even if such damage or loss was
// reasonably foreseeable or AMD had been advised of the
// possibility of the same.
// 
// CRITICAL APPLICATIONS
// AMD products are not designed or intended to be fail-
// safe, or for use in any application requiring fail-safe
// performance, such as life-support or safety devices or
// systems, Class III medical devices, nuclear facilities,
// applications related to the deployment of airbags, or any
// other applications that could lead to death, personal
// injury, or severe property or environmental damage
// (individually and collectively, "Critical
// Applications"). Customer assumes the sole risk and
// liability of any use of AMD products in Critical
// Applications, subject only to applicable laws and
// regulations governing limitations on product liability.
// 
// THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS
// PART OF THIS FILE AT ALL TIMES.
// 
// DO NOT MODIFY THIS FILE.


#ifndef XTLM
#include "xtlm.h"
#endif
#ifndef SYSTEMC_INCLUDED
#include <systemc>
#endif

#if defined(_MSC_VER)
#define DllExport __declspec(dllexport)
#elif defined(__GNUC__)
#define DllExport __attribute__ ((visibility("default")))
#else
#define DllExport
#endif

#include "design_1_axi_smc_0_sc.h"




#ifdef XILINX_SIMULATOR
class DllExport design_1_axi_smc_0 : public design_1_axi_smc_0_sc
{
public:

  design_1_axi_smc_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_axi_smc_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awuser;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_bid;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_arid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_aruser;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_rid;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_awuser;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_aruser;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_awuser;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_aruser;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_awuser;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_aruser;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_awuser;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_aruser;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_awuser;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_aruser;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_awuser;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_aruser;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_awuser;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_aruser;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_awuser;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_aruser;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_awuser;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_aruser;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_awuser;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_aruser;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_awuser;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_aruser;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_awuser;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_aruser;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_awprot;
  sc_core::sc_out< bool > M24_AXI_awvalid;
  sc_core::sc_in< bool > M24_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M24_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M24_AXI_wstrb;
  sc_core::sc_out< bool > M24_AXI_wvalid;
  sc_core::sc_in< bool > M24_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_bresp;
  sc_core::sc_in< bool > M24_AXI_bvalid;
  sc_core::sc_out< bool > M24_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_arprot;
  sc_core::sc_out< bool > M24_AXI_arvalid;
  sc_core::sc_in< bool > M24_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M24_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_rresp;
  sc_core::sc_in< bool > M24_AXI_rvalid;
  sc_core::sc_out< bool > M24_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_awprot;
  sc_core::sc_out< bool > M25_AXI_awvalid;
  sc_core::sc_in< bool > M25_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M25_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M25_AXI_wstrb;
  sc_core::sc_out< bool > M25_AXI_wvalid;
  sc_core::sc_in< bool > M25_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_bresp;
  sc_core::sc_in< bool > M25_AXI_bvalid;
  sc_core::sc_out< bool > M25_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_arprot;
  sc_core::sc_out< bool > M25_AXI_arvalid;
  sc_core::sc_in< bool > M25_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M25_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_rresp;
  sc_core::sc_in< bool > M25_AXI_rvalid;
  sc_core::sc_out< bool > M25_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_awprot;
  sc_core::sc_out< bool > M26_AXI_awvalid;
  sc_core::sc_in< bool > M26_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M26_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M26_AXI_wstrb;
  sc_core::sc_out< bool > M26_AXI_wvalid;
  sc_core::sc_in< bool > M26_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_bresp;
  sc_core::sc_in< bool > M26_AXI_bvalid;
  sc_core::sc_out< bool > M26_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_arprot;
  sc_core::sc_out< bool > M26_AXI_arvalid;
  sc_core::sc_in< bool > M26_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M26_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_rresp;
  sc_core::sc_in< bool > M26_AXI_rvalid;
  sc_core::sc_out< bool > M26_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_awprot;
  sc_core::sc_out< bool > M27_AXI_awvalid;
  sc_core::sc_in< bool > M27_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M27_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M27_AXI_wstrb;
  sc_core::sc_out< bool > M27_AXI_wvalid;
  sc_core::sc_in< bool > M27_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_bresp;
  sc_core::sc_in< bool > M27_AXI_bvalid;
  sc_core::sc_out< bool > M27_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_arprot;
  sc_core::sc_out< bool > M27_AXI_arvalid;
  sc_core::sc_in< bool > M27_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M27_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_rresp;
  sc_core::sc_in< bool > M27_AXI_rvalid;
  sc_core::sc_out< bool > M27_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_awprot;
  sc_core::sc_out< bool > M28_AXI_awvalid;
  sc_core::sc_in< bool > M28_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M28_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M28_AXI_wstrb;
  sc_core::sc_out< bool > M28_AXI_wvalid;
  sc_core::sc_in< bool > M28_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_bresp;
  sc_core::sc_in< bool > M28_AXI_bvalid;
  sc_core::sc_out< bool > M28_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_arprot;
  sc_core::sc_out< bool > M28_AXI_arvalid;
  sc_core::sc_in< bool > M28_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M28_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_rresp;
  sc_core::sc_in< bool > M28_AXI_rvalid;
  sc_core::sc_out< bool > M28_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_awprot;
  sc_core::sc_out< bool > M29_AXI_awvalid;
  sc_core::sc_in< bool > M29_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M29_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M29_AXI_wstrb;
  sc_core::sc_out< bool > M29_AXI_wvalid;
  sc_core::sc_in< bool > M29_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_bresp;
  sc_core::sc_in< bool > M29_AXI_bvalid;
  sc_core::sc_out< bool > M29_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_arprot;
  sc_core::sc_out< bool > M29_AXI_arvalid;
  sc_core::sc_in< bool > M29_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M29_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_rresp;
  sc_core::sc_in< bool > M29_AXI_rvalid;
  sc_core::sc_out< bool > M29_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_awprot;
  sc_core::sc_out< bool > M30_AXI_awvalid;
  sc_core::sc_in< bool > M30_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M30_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M30_AXI_wstrb;
  sc_core::sc_out< bool > M30_AXI_wvalid;
  sc_core::sc_in< bool > M30_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_bresp;
  sc_core::sc_in< bool > M30_AXI_bvalid;
  sc_core::sc_out< bool > M30_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_arprot;
  sc_core::sc_out< bool > M30_AXI_arvalid;
  sc_core::sc_in< bool > M30_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M30_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_rresp;
  sc_core::sc_in< bool > M30_AXI_rvalid;
  sc_core::sc_out< bool > M30_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_awprot;
  sc_core::sc_out< bool > M31_AXI_awvalid;
  sc_core::sc_in< bool > M31_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M31_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M31_AXI_wstrb;
  sc_core::sc_out< bool > M31_AXI_wvalid;
  sc_core::sc_in< bool > M31_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_bresp;
  sc_core::sc_in< bool > M31_AXI_bvalid;
  sc_core::sc_out< bool > M31_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_arprot;
  sc_core::sc_out< bool > M31_AXI_arvalid;
  sc_core::sc_in< bool > M31_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M31_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_rresp;
  sc_core::sc_in< bool > M31_AXI_rvalid;
  sc_core::sc_out< bool > M31_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_awprot;
  sc_core::sc_out< bool > M32_AXI_awvalid;
  sc_core::sc_in< bool > M32_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M32_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M32_AXI_wstrb;
  sc_core::sc_out< bool > M32_AXI_wvalid;
  sc_core::sc_in< bool > M32_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_bresp;
  sc_core::sc_in< bool > M32_AXI_bvalid;
  sc_core::sc_out< bool > M32_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_arprot;
  sc_core::sc_out< bool > M32_AXI_arvalid;
  sc_core::sc_in< bool > M32_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M32_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_rresp;
  sc_core::sc_in< bool > M32_AXI_rvalid;
  sc_core::sc_out< bool > M32_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_awprot;
  sc_core::sc_out< bool > M33_AXI_awvalid;
  sc_core::sc_in< bool > M33_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M33_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M33_AXI_wstrb;
  sc_core::sc_out< bool > M33_AXI_wvalid;
  sc_core::sc_in< bool > M33_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_bresp;
  sc_core::sc_in< bool > M33_AXI_bvalid;
  sc_core::sc_out< bool > M33_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_arprot;
  sc_core::sc_out< bool > M33_AXI_arvalid;
  sc_core::sc_in< bool > M33_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M33_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_rresp;
  sc_core::sc_in< bool > M33_AXI_rvalid;
  sc_core::sc_out< bool > M33_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_awprot;
  sc_core::sc_out< bool > M34_AXI_awvalid;
  sc_core::sc_in< bool > M34_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M34_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M34_AXI_wstrb;
  sc_core::sc_out< bool > M34_AXI_wvalid;
  sc_core::sc_in< bool > M34_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_bresp;
  sc_core::sc_in< bool > M34_AXI_bvalid;
  sc_core::sc_out< bool > M34_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_arprot;
  sc_core::sc_out< bool > M34_AXI_arvalid;
  sc_core::sc_in< bool > M34_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M34_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_rresp;
  sc_core::sc_in< bool > M34_AXI_rvalid;
  sc_core::sc_out< bool > M34_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_awprot;
  sc_core::sc_out< bool > M35_AXI_awvalid;
  sc_core::sc_in< bool > M35_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M35_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M35_AXI_wstrb;
  sc_core::sc_out< bool > M35_AXI_wvalid;
  sc_core::sc_in< bool > M35_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_bresp;
  sc_core::sc_in< bool > M35_AXI_bvalid;
  sc_core::sc_out< bool > M35_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_arprot;
  sc_core::sc_out< bool > M35_AXI_arvalid;
  sc_core::sc_in< bool > M35_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M35_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_rresp;
  sc_core::sc_in< bool > M35_AXI_rvalid;
  sc_core::sc_out< bool > M35_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_awprot;
  sc_core::sc_out< bool > M36_AXI_awvalid;
  sc_core::sc_in< bool > M36_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M36_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M36_AXI_wstrb;
  sc_core::sc_out< bool > M36_AXI_wvalid;
  sc_core::sc_in< bool > M36_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_bresp;
  sc_core::sc_in< bool > M36_AXI_bvalid;
  sc_core::sc_out< bool > M36_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_arprot;
  sc_core::sc_out< bool > M36_AXI_arvalid;
  sc_core::sc_in< bool > M36_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M36_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_rresp;
  sc_core::sc_in< bool > M36_AXI_rvalid;
  sc_core::sc_out< bool > M36_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_awprot;
  sc_core::sc_out< bool > M37_AXI_awvalid;
  sc_core::sc_in< bool > M37_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M37_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M37_AXI_wstrb;
  sc_core::sc_out< bool > M37_AXI_wvalid;
  sc_core::sc_in< bool > M37_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_bresp;
  sc_core::sc_in< bool > M37_AXI_bvalid;
  sc_core::sc_out< bool > M37_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_arprot;
  sc_core::sc_out< bool > M37_AXI_arvalid;
  sc_core::sc_in< bool > M37_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M37_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_rresp;
  sc_core::sc_in< bool > M37_AXI_rvalid;
  sc_core::sc_out< bool > M37_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_awprot;
  sc_core::sc_out< bool > M38_AXI_awvalid;
  sc_core::sc_in< bool > M38_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M38_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M38_AXI_wstrb;
  sc_core::sc_out< bool > M38_AXI_wvalid;
  sc_core::sc_in< bool > M38_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_bresp;
  sc_core::sc_in< bool > M38_AXI_bvalid;
  sc_core::sc_out< bool > M38_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_arprot;
  sc_core::sc_out< bool > M38_AXI_arvalid;
  sc_core::sc_in< bool > M38_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M38_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_rresp;
  sc_core::sc_in< bool > M38_AXI_rvalid;
  sc_core::sc_out< bool > M38_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_awprot;
  sc_core::sc_out< bool > M39_AXI_awvalid;
  sc_core::sc_in< bool > M39_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M39_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M39_AXI_wstrb;
  sc_core::sc_out< bool > M39_AXI_wvalid;
  sc_core::sc_in< bool > M39_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_bresp;
  sc_core::sc_in< bool > M39_AXI_bvalid;
  sc_core::sc_out< bool > M39_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_arprot;
  sc_core::sc_out< bool > M39_AXI_arvalid;
  sc_core::sc_in< bool > M39_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M39_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_rresp;
  sc_core::sc_in< bool > M39_AXI_rvalid;
  sc_core::sc_out< bool > M39_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_awprot;
  sc_core::sc_out< bool > M40_AXI_awvalid;
  sc_core::sc_in< bool > M40_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M40_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M40_AXI_wstrb;
  sc_core::sc_out< bool > M40_AXI_wvalid;
  sc_core::sc_in< bool > M40_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_bresp;
  sc_core::sc_in< bool > M40_AXI_bvalid;
  sc_core::sc_out< bool > M40_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_arprot;
  sc_core::sc_out< bool > M40_AXI_arvalid;
  sc_core::sc_in< bool > M40_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M40_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_rresp;
  sc_core::sc_in< bool > M40_AXI_rvalid;
  sc_core::sc_out< bool > M40_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_awprot;
  sc_core::sc_out< bool > M41_AXI_awvalid;
  sc_core::sc_in< bool > M41_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M41_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M41_AXI_wstrb;
  sc_core::sc_out< bool > M41_AXI_wvalid;
  sc_core::sc_in< bool > M41_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_bresp;
  sc_core::sc_in< bool > M41_AXI_bvalid;
  sc_core::sc_out< bool > M41_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_arprot;
  sc_core::sc_out< bool > M41_AXI_arvalid;
  sc_core::sc_in< bool > M41_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M41_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_rresp;
  sc_core::sc_in< bool > M41_AXI_rvalid;
  sc_core::sc_out< bool > M41_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_awprot;
  sc_core::sc_out< bool > M42_AXI_awvalid;
  sc_core::sc_in< bool > M42_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M42_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M42_AXI_wstrb;
  sc_core::sc_out< bool > M42_AXI_wvalid;
  sc_core::sc_in< bool > M42_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_bresp;
  sc_core::sc_in< bool > M42_AXI_bvalid;
  sc_core::sc_out< bool > M42_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_arprot;
  sc_core::sc_out< bool > M42_AXI_arvalid;
  sc_core::sc_in< bool > M42_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M42_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_rresp;
  sc_core::sc_in< bool > M42_AXI_rvalid;
  sc_core::sc_out< bool > M42_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_awprot;
  sc_core::sc_out< bool > M43_AXI_awvalid;
  sc_core::sc_in< bool > M43_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M43_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M43_AXI_wstrb;
  sc_core::sc_out< bool > M43_AXI_wvalid;
  sc_core::sc_in< bool > M43_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_bresp;
  sc_core::sc_in< bool > M43_AXI_bvalid;
  sc_core::sc_out< bool > M43_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_arprot;
  sc_core::sc_out< bool > M43_AXI_arvalid;
  sc_core::sc_in< bool > M43_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M43_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_rresp;
  sc_core::sc_in< bool > M43_AXI_rvalid;
  sc_core::sc_out< bool > M43_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_awprot;
  sc_core::sc_out< bool > M44_AXI_awvalid;
  sc_core::sc_in< bool > M44_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M44_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M44_AXI_wstrb;
  sc_core::sc_out< bool > M44_AXI_wvalid;
  sc_core::sc_in< bool > M44_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_bresp;
  sc_core::sc_in< bool > M44_AXI_bvalid;
  sc_core::sc_out< bool > M44_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_arprot;
  sc_core::sc_out< bool > M44_AXI_arvalid;
  sc_core::sc_in< bool > M44_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M44_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_rresp;
  sc_core::sc_in< bool > M44_AXI_rvalid;
  sc_core::sc_out< bool > M44_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_awprot;
  sc_core::sc_out< bool > M45_AXI_awvalid;
  sc_core::sc_in< bool > M45_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M45_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M45_AXI_wstrb;
  sc_core::sc_out< bool > M45_AXI_wvalid;
  sc_core::sc_in< bool > M45_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_bresp;
  sc_core::sc_in< bool > M45_AXI_bvalid;
  sc_core::sc_out< bool > M45_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_arprot;
  sc_core::sc_out< bool > M45_AXI_arvalid;
  sc_core::sc_in< bool > M45_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M45_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_rresp;
  sc_core::sc_in< bool > M45_AXI_rvalid;
  sc_core::sc_out< bool > M45_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_awprot;
  sc_core::sc_out< bool > M46_AXI_awvalid;
  sc_core::sc_in< bool > M46_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M46_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M46_AXI_wstrb;
  sc_core::sc_out< bool > M46_AXI_wvalid;
  sc_core::sc_in< bool > M46_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_bresp;
  sc_core::sc_in< bool > M46_AXI_bvalid;
  sc_core::sc_out< bool > M46_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_arprot;
  sc_core::sc_out< bool > M46_AXI_arvalid;
  sc_core::sc_in< bool > M46_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M46_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_rresp;
  sc_core::sc_in< bool > M46_AXI_rvalid;
  sc_core::sc_out< bool > M46_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_awprot;
  sc_core::sc_out< bool > M47_AXI_awvalid;
  sc_core::sc_in< bool > M47_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M47_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M47_AXI_wstrb;
  sc_core::sc_out< bool > M47_AXI_wvalid;
  sc_core::sc_in< bool > M47_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_bresp;
  sc_core::sc_in< bool > M47_AXI_bvalid;
  sc_core::sc_out< bool > M47_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_arprot;
  sc_core::sc_out< bool > M47_AXI_arvalid;
  sc_core::sc_in< bool > M47_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M47_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_rresp;
  sc_core::sc_in< bool > M47_AXI_rvalid;
  sc_core::sc_out< bool > M47_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_awprot;
  sc_core::sc_out< bool > M48_AXI_awvalid;
  sc_core::sc_in< bool > M48_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M48_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M48_AXI_wstrb;
  sc_core::sc_out< bool > M48_AXI_wvalid;
  sc_core::sc_in< bool > M48_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_bresp;
  sc_core::sc_in< bool > M48_AXI_bvalid;
  sc_core::sc_out< bool > M48_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_arprot;
  sc_core::sc_out< bool > M48_AXI_arvalid;
  sc_core::sc_in< bool > M48_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M48_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_rresp;
  sc_core::sc_in< bool > M48_AXI_rvalid;
  sc_core::sc_out< bool > M48_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_awprot;
  sc_core::sc_out< bool > M49_AXI_awvalid;
  sc_core::sc_in< bool > M49_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M49_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M49_AXI_wstrb;
  sc_core::sc_out< bool > M49_AXI_wvalid;
  sc_core::sc_in< bool > M49_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_bresp;
  sc_core::sc_in< bool > M49_AXI_bvalid;
  sc_core::sc_out< bool > M49_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_arprot;
  sc_core::sc_out< bool > M49_AXI_arvalid;
  sc_core::sc_in< bool > M49_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M49_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_rresp;
  sc_core::sc_in< bool > M49_AXI_rvalid;
  sc_core::sc_out< bool > M49_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_awprot;
  sc_core::sc_out< bool > M50_AXI_awvalid;
  sc_core::sc_in< bool > M50_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M50_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M50_AXI_wstrb;
  sc_core::sc_out< bool > M50_AXI_wvalid;
  sc_core::sc_in< bool > M50_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_bresp;
  sc_core::sc_in< bool > M50_AXI_bvalid;
  sc_core::sc_out< bool > M50_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_arprot;
  sc_core::sc_out< bool > M50_AXI_arvalid;
  sc_core::sc_in< bool > M50_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M50_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_rresp;
  sc_core::sc_in< bool > M50_AXI_rvalid;
  sc_core::sc_out< bool > M50_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,40,16,16,1,1,16,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M24_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M25_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M26_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M27_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M28_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M29_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M30_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M31_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M32_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M33_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M34_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M35_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M36_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M37_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M38_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M39_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M40_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M41_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M42_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M43_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M44_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M45_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M46_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M47_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M48_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M49_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M50_AXI_transactor;

};
#endif // XILINX_SIMULATOR




#ifdef XM_SYSTEMC
class DllExport design_1_axi_smc_0 : public design_1_axi_smc_0_sc
{
public:

  design_1_axi_smc_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_axi_smc_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awuser;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_bid;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_arid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_aruser;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_rid;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_awuser;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_aruser;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_awuser;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_aruser;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_awuser;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_aruser;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_awuser;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_aruser;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_awuser;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_aruser;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_awuser;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_aruser;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_awuser;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_aruser;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_awuser;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_aruser;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_awuser;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_aruser;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_awuser;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_aruser;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_awuser;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_aruser;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_awuser;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_aruser;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_awprot;
  sc_core::sc_out< bool > M24_AXI_awvalid;
  sc_core::sc_in< bool > M24_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M24_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M24_AXI_wstrb;
  sc_core::sc_out< bool > M24_AXI_wvalid;
  sc_core::sc_in< bool > M24_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_bresp;
  sc_core::sc_in< bool > M24_AXI_bvalid;
  sc_core::sc_out< bool > M24_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_arprot;
  sc_core::sc_out< bool > M24_AXI_arvalid;
  sc_core::sc_in< bool > M24_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M24_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_rresp;
  sc_core::sc_in< bool > M24_AXI_rvalid;
  sc_core::sc_out< bool > M24_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_awprot;
  sc_core::sc_out< bool > M25_AXI_awvalid;
  sc_core::sc_in< bool > M25_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M25_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M25_AXI_wstrb;
  sc_core::sc_out< bool > M25_AXI_wvalid;
  sc_core::sc_in< bool > M25_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_bresp;
  sc_core::sc_in< bool > M25_AXI_bvalid;
  sc_core::sc_out< bool > M25_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_arprot;
  sc_core::sc_out< bool > M25_AXI_arvalid;
  sc_core::sc_in< bool > M25_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M25_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_rresp;
  sc_core::sc_in< bool > M25_AXI_rvalid;
  sc_core::sc_out< bool > M25_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_awprot;
  sc_core::sc_out< bool > M26_AXI_awvalid;
  sc_core::sc_in< bool > M26_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M26_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M26_AXI_wstrb;
  sc_core::sc_out< bool > M26_AXI_wvalid;
  sc_core::sc_in< bool > M26_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_bresp;
  sc_core::sc_in< bool > M26_AXI_bvalid;
  sc_core::sc_out< bool > M26_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_arprot;
  sc_core::sc_out< bool > M26_AXI_arvalid;
  sc_core::sc_in< bool > M26_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M26_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_rresp;
  sc_core::sc_in< bool > M26_AXI_rvalid;
  sc_core::sc_out< bool > M26_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_awprot;
  sc_core::sc_out< bool > M27_AXI_awvalid;
  sc_core::sc_in< bool > M27_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M27_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M27_AXI_wstrb;
  sc_core::sc_out< bool > M27_AXI_wvalid;
  sc_core::sc_in< bool > M27_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_bresp;
  sc_core::sc_in< bool > M27_AXI_bvalid;
  sc_core::sc_out< bool > M27_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_arprot;
  sc_core::sc_out< bool > M27_AXI_arvalid;
  sc_core::sc_in< bool > M27_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M27_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_rresp;
  sc_core::sc_in< bool > M27_AXI_rvalid;
  sc_core::sc_out< bool > M27_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_awprot;
  sc_core::sc_out< bool > M28_AXI_awvalid;
  sc_core::sc_in< bool > M28_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M28_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M28_AXI_wstrb;
  sc_core::sc_out< bool > M28_AXI_wvalid;
  sc_core::sc_in< bool > M28_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_bresp;
  sc_core::sc_in< bool > M28_AXI_bvalid;
  sc_core::sc_out< bool > M28_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_arprot;
  sc_core::sc_out< bool > M28_AXI_arvalid;
  sc_core::sc_in< bool > M28_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M28_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_rresp;
  sc_core::sc_in< bool > M28_AXI_rvalid;
  sc_core::sc_out< bool > M28_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_awprot;
  sc_core::sc_out< bool > M29_AXI_awvalid;
  sc_core::sc_in< bool > M29_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M29_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M29_AXI_wstrb;
  sc_core::sc_out< bool > M29_AXI_wvalid;
  sc_core::sc_in< bool > M29_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_bresp;
  sc_core::sc_in< bool > M29_AXI_bvalid;
  sc_core::sc_out< bool > M29_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_arprot;
  sc_core::sc_out< bool > M29_AXI_arvalid;
  sc_core::sc_in< bool > M29_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M29_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_rresp;
  sc_core::sc_in< bool > M29_AXI_rvalid;
  sc_core::sc_out< bool > M29_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_awprot;
  sc_core::sc_out< bool > M30_AXI_awvalid;
  sc_core::sc_in< bool > M30_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M30_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M30_AXI_wstrb;
  sc_core::sc_out< bool > M30_AXI_wvalid;
  sc_core::sc_in< bool > M30_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_bresp;
  sc_core::sc_in< bool > M30_AXI_bvalid;
  sc_core::sc_out< bool > M30_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_arprot;
  sc_core::sc_out< bool > M30_AXI_arvalid;
  sc_core::sc_in< bool > M30_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M30_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_rresp;
  sc_core::sc_in< bool > M30_AXI_rvalid;
  sc_core::sc_out< bool > M30_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_awprot;
  sc_core::sc_out< bool > M31_AXI_awvalid;
  sc_core::sc_in< bool > M31_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M31_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M31_AXI_wstrb;
  sc_core::sc_out< bool > M31_AXI_wvalid;
  sc_core::sc_in< bool > M31_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_bresp;
  sc_core::sc_in< bool > M31_AXI_bvalid;
  sc_core::sc_out< bool > M31_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_arprot;
  sc_core::sc_out< bool > M31_AXI_arvalid;
  sc_core::sc_in< bool > M31_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M31_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_rresp;
  sc_core::sc_in< bool > M31_AXI_rvalid;
  sc_core::sc_out< bool > M31_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_awprot;
  sc_core::sc_out< bool > M32_AXI_awvalid;
  sc_core::sc_in< bool > M32_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M32_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M32_AXI_wstrb;
  sc_core::sc_out< bool > M32_AXI_wvalid;
  sc_core::sc_in< bool > M32_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_bresp;
  sc_core::sc_in< bool > M32_AXI_bvalid;
  sc_core::sc_out< bool > M32_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_arprot;
  sc_core::sc_out< bool > M32_AXI_arvalid;
  sc_core::sc_in< bool > M32_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M32_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_rresp;
  sc_core::sc_in< bool > M32_AXI_rvalid;
  sc_core::sc_out< bool > M32_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_awprot;
  sc_core::sc_out< bool > M33_AXI_awvalid;
  sc_core::sc_in< bool > M33_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M33_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M33_AXI_wstrb;
  sc_core::sc_out< bool > M33_AXI_wvalid;
  sc_core::sc_in< bool > M33_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_bresp;
  sc_core::sc_in< bool > M33_AXI_bvalid;
  sc_core::sc_out< bool > M33_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_arprot;
  sc_core::sc_out< bool > M33_AXI_arvalid;
  sc_core::sc_in< bool > M33_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M33_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_rresp;
  sc_core::sc_in< bool > M33_AXI_rvalid;
  sc_core::sc_out< bool > M33_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_awprot;
  sc_core::sc_out< bool > M34_AXI_awvalid;
  sc_core::sc_in< bool > M34_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M34_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M34_AXI_wstrb;
  sc_core::sc_out< bool > M34_AXI_wvalid;
  sc_core::sc_in< bool > M34_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_bresp;
  sc_core::sc_in< bool > M34_AXI_bvalid;
  sc_core::sc_out< bool > M34_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_arprot;
  sc_core::sc_out< bool > M34_AXI_arvalid;
  sc_core::sc_in< bool > M34_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M34_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_rresp;
  sc_core::sc_in< bool > M34_AXI_rvalid;
  sc_core::sc_out< bool > M34_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_awprot;
  sc_core::sc_out< bool > M35_AXI_awvalid;
  sc_core::sc_in< bool > M35_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M35_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M35_AXI_wstrb;
  sc_core::sc_out< bool > M35_AXI_wvalid;
  sc_core::sc_in< bool > M35_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_bresp;
  sc_core::sc_in< bool > M35_AXI_bvalid;
  sc_core::sc_out< bool > M35_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_arprot;
  sc_core::sc_out< bool > M35_AXI_arvalid;
  sc_core::sc_in< bool > M35_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M35_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_rresp;
  sc_core::sc_in< bool > M35_AXI_rvalid;
  sc_core::sc_out< bool > M35_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_awprot;
  sc_core::sc_out< bool > M36_AXI_awvalid;
  sc_core::sc_in< bool > M36_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M36_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M36_AXI_wstrb;
  sc_core::sc_out< bool > M36_AXI_wvalid;
  sc_core::sc_in< bool > M36_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_bresp;
  sc_core::sc_in< bool > M36_AXI_bvalid;
  sc_core::sc_out< bool > M36_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_arprot;
  sc_core::sc_out< bool > M36_AXI_arvalid;
  sc_core::sc_in< bool > M36_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M36_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_rresp;
  sc_core::sc_in< bool > M36_AXI_rvalid;
  sc_core::sc_out< bool > M36_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_awprot;
  sc_core::sc_out< bool > M37_AXI_awvalid;
  sc_core::sc_in< bool > M37_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M37_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M37_AXI_wstrb;
  sc_core::sc_out< bool > M37_AXI_wvalid;
  sc_core::sc_in< bool > M37_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_bresp;
  sc_core::sc_in< bool > M37_AXI_bvalid;
  sc_core::sc_out< bool > M37_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_arprot;
  sc_core::sc_out< bool > M37_AXI_arvalid;
  sc_core::sc_in< bool > M37_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M37_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_rresp;
  sc_core::sc_in< bool > M37_AXI_rvalid;
  sc_core::sc_out< bool > M37_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_awprot;
  sc_core::sc_out< bool > M38_AXI_awvalid;
  sc_core::sc_in< bool > M38_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M38_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M38_AXI_wstrb;
  sc_core::sc_out< bool > M38_AXI_wvalid;
  sc_core::sc_in< bool > M38_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_bresp;
  sc_core::sc_in< bool > M38_AXI_bvalid;
  sc_core::sc_out< bool > M38_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_arprot;
  sc_core::sc_out< bool > M38_AXI_arvalid;
  sc_core::sc_in< bool > M38_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M38_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_rresp;
  sc_core::sc_in< bool > M38_AXI_rvalid;
  sc_core::sc_out< bool > M38_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_awprot;
  sc_core::sc_out< bool > M39_AXI_awvalid;
  sc_core::sc_in< bool > M39_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M39_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M39_AXI_wstrb;
  sc_core::sc_out< bool > M39_AXI_wvalid;
  sc_core::sc_in< bool > M39_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_bresp;
  sc_core::sc_in< bool > M39_AXI_bvalid;
  sc_core::sc_out< bool > M39_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_arprot;
  sc_core::sc_out< bool > M39_AXI_arvalid;
  sc_core::sc_in< bool > M39_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M39_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_rresp;
  sc_core::sc_in< bool > M39_AXI_rvalid;
  sc_core::sc_out< bool > M39_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_awprot;
  sc_core::sc_out< bool > M40_AXI_awvalid;
  sc_core::sc_in< bool > M40_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M40_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M40_AXI_wstrb;
  sc_core::sc_out< bool > M40_AXI_wvalid;
  sc_core::sc_in< bool > M40_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_bresp;
  sc_core::sc_in< bool > M40_AXI_bvalid;
  sc_core::sc_out< bool > M40_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_arprot;
  sc_core::sc_out< bool > M40_AXI_arvalid;
  sc_core::sc_in< bool > M40_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M40_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_rresp;
  sc_core::sc_in< bool > M40_AXI_rvalid;
  sc_core::sc_out< bool > M40_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_awprot;
  sc_core::sc_out< bool > M41_AXI_awvalid;
  sc_core::sc_in< bool > M41_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M41_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M41_AXI_wstrb;
  sc_core::sc_out< bool > M41_AXI_wvalid;
  sc_core::sc_in< bool > M41_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_bresp;
  sc_core::sc_in< bool > M41_AXI_bvalid;
  sc_core::sc_out< bool > M41_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_arprot;
  sc_core::sc_out< bool > M41_AXI_arvalid;
  sc_core::sc_in< bool > M41_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M41_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_rresp;
  sc_core::sc_in< bool > M41_AXI_rvalid;
  sc_core::sc_out< bool > M41_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_awprot;
  sc_core::sc_out< bool > M42_AXI_awvalid;
  sc_core::sc_in< bool > M42_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M42_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M42_AXI_wstrb;
  sc_core::sc_out< bool > M42_AXI_wvalid;
  sc_core::sc_in< bool > M42_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_bresp;
  sc_core::sc_in< bool > M42_AXI_bvalid;
  sc_core::sc_out< bool > M42_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_arprot;
  sc_core::sc_out< bool > M42_AXI_arvalid;
  sc_core::sc_in< bool > M42_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M42_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_rresp;
  sc_core::sc_in< bool > M42_AXI_rvalid;
  sc_core::sc_out< bool > M42_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_awprot;
  sc_core::sc_out< bool > M43_AXI_awvalid;
  sc_core::sc_in< bool > M43_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M43_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M43_AXI_wstrb;
  sc_core::sc_out< bool > M43_AXI_wvalid;
  sc_core::sc_in< bool > M43_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_bresp;
  sc_core::sc_in< bool > M43_AXI_bvalid;
  sc_core::sc_out< bool > M43_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_arprot;
  sc_core::sc_out< bool > M43_AXI_arvalid;
  sc_core::sc_in< bool > M43_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M43_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_rresp;
  sc_core::sc_in< bool > M43_AXI_rvalid;
  sc_core::sc_out< bool > M43_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_awprot;
  sc_core::sc_out< bool > M44_AXI_awvalid;
  sc_core::sc_in< bool > M44_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M44_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M44_AXI_wstrb;
  sc_core::sc_out< bool > M44_AXI_wvalid;
  sc_core::sc_in< bool > M44_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_bresp;
  sc_core::sc_in< bool > M44_AXI_bvalid;
  sc_core::sc_out< bool > M44_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_arprot;
  sc_core::sc_out< bool > M44_AXI_arvalid;
  sc_core::sc_in< bool > M44_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M44_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_rresp;
  sc_core::sc_in< bool > M44_AXI_rvalid;
  sc_core::sc_out< bool > M44_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_awprot;
  sc_core::sc_out< bool > M45_AXI_awvalid;
  sc_core::sc_in< bool > M45_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M45_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M45_AXI_wstrb;
  sc_core::sc_out< bool > M45_AXI_wvalid;
  sc_core::sc_in< bool > M45_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_bresp;
  sc_core::sc_in< bool > M45_AXI_bvalid;
  sc_core::sc_out< bool > M45_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_arprot;
  sc_core::sc_out< bool > M45_AXI_arvalid;
  sc_core::sc_in< bool > M45_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M45_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_rresp;
  sc_core::sc_in< bool > M45_AXI_rvalid;
  sc_core::sc_out< bool > M45_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_awprot;
  sc_core::sc_out< bool > M46_AXI_awvalid;
  sc_core::sc_in< bool > M46_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M46_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M46_AXI_wstrb;
  sc_core::sc_out< bool > M46_AXI_wvalid;
  sc_core::sc_in< bool > M46_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_bresp;
  sc_core::sc_in< bool > M46_AXI_bvalid;
  sc_core::sc_out< bool > M46_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_arprot;
  sc_core::sc_out< bool > M46_AXI_arvalid;
  sc_core::sc_in< bool > M46_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M46_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_rresp;
  sc_core::sc_in< bool > M46_AXI_rvalid;
  sc_core::sc_out< bool > M46_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_awprot;
  sc_core::sc_out< bool > M47_AXI_awvalid;
  sc_core::sc_in< bool > M47_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M47_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M47_AXI_wstrb;
  sc_core::sc_out< bool > M47_AXI_wvalid;
  sc_core::sc_in< bool > M47_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_bresp;
  sc_core::sc_in< bool > M47_AXI_bvalid;
  sc_core::sc_out< bool > M47_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_arprot;
  sc_core::sc_out< bool > M47_AXI_arvalid;
  sc_core::sc_in< bool > M47_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M47_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_rresp;
  sc_core::sc_in< bool > M47_AXI_rvalid;
  sc_core::sc_out< bool > M47_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_awprot;
  sc_core::sc_out< bool > M48_AXI_awvalid;
  sc_core::sc_in< bool > M48_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M48_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M48_AXI_wstrb;
  sc_core::sc_out< bool > M48_AXI_wvalid;
  sc_core::sc_in< bool > M48_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_bresp;
  sc_core::sc_in< bool > M48_AXI_bvalid;
  sc_core::sc_out< bool > M48_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_arprot;
  sc_core::sc_out< bool > M48_AXI_arvalid;
  sc_core::sc_in< bool > M48_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M48_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_rresp;
  sc_core::sc_in< bool > M48_AXI_rvalid;
  sc_core::sc_out< bool > M48_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_awprot;
  sc_core::sc_out< bool > M49_AXI_awvalid;
  sc_core::sc_in< bool > M49_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M49_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M49_AXI_wstrb;
  sc_core::sc_out< bool > M49_AXI_wvalid;
  sc_core::sc_in< bool > M49_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_bresp;
  sc_core::sc_in< bool > M49_AXI_bvalid;
  sc_core::sc_out< bool > M49_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_arprot;
  sc_core::sc_out< bool > M49_AXI_arvalid;
  sc_core::sc_in< bool > M49_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M49_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_rresp;
  sc_core::sc_in< bool > M49_AXI_rvalid;
  sc_core::sc_out< bool > M49_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_awprot;
  sc_core::sc_out< bool > M50_AXI_awvalid;
  sc_core::sc_in< bool > M50_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M50_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M50_AXI_wstrb;
  sc_core::sc_out< bool > M50_AXI_wvalid;
  sc_core::sc_in< bool > M50_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_bresp;
  sc_core::sc_in< bool > M50_AXI_bvalid;
  sc_core::sc_out< bool > M50_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_arprot;
  sc_core::sc_out< bool > M50_AXI_arvalid;
  sc_core::sc_in< bool > M50_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M50_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_rresp;
  sc_core::sc_in< bool > M50_AXI_rvalid;
  sc_core::sc_out< bool > M50_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,40,16,16,1,1,16,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M24_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M25_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M26_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M27_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M28_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M29_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M30_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M31_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M32_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M33_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M34_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M35_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M36_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M37_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M38_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M39_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M40_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M41_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M42_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M43_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M44_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M45_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M46_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M47_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M48_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M49_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M50_AXI_transactor;

};
#endif // XM_SYSTEMC




#ifdef RIVIERA
class DllExport design_1_axi_smc_0 : public design_1_axi_smc_0_sc
{
public:

  design_1_axi_smc_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_axi_smc_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awuser;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_bid;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_arid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_aruser;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_rid;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_awuser;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_aruser;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_awuser;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_aruser;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_awuser;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_aruser;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_awuser;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_aruser;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_awuser;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_aruser;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_awuser;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_aruser;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_awuser;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_aruser;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_awuser;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_aruser;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_awuser;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_aruser;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_awuser;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_aruser;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_awuser;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_aruser;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_awuser;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_aruser;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_awprot;
  sc_core::sc_out< bool > M24_AXI_awvalid;
  sc_core::sc_in< bool > M24_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M24_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M24_AXI_wstrb;
  sc_core::sc_out< bool > M24_AXI_wvalid;
  sc_core::sc_in< bool > M24_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_bresp;
  sc_core::sc_in< bool > M24_AXI_bvalid;
  sc_core::sc_out< bool > M24_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_arprot;
  sc_core::sc_out< bool > M24_AXI_arvalid;
  sc_core::sc_in< bool > M24_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M24_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_rresp;
  sc_core::sc_in< bool > M24_AXI_rvalid;
  sc_core::sc_out< bool > M24_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_awprot;
  sc_core::sc_out< bool > M25_AXI_awvalid;
  sc_core::sc_in< bool > M25_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M25_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M25_AXI_wstrb;
  sc_core::sc_out< bool > M25_AXI_wvalid;
  sc_core::sc_in< bool > M25_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_bresp;
  sc_core::sc_in< bool > M25_AXI_bvalid;
  sc_core::sc_out< bool > M25_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_arprot;
  sc_core::sc_out< bool > M25_AXI_arvalid;
  sc_core::sc_in< bool > M25_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M25_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_rresp;
  sc_core::sc_in< bool > M25_AXI_rvalid;
  sc_core::sc_out< bool > M25_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_awprot;
  sc_core::sc_out< bool > M26_AXI_awvalid;
  sc_core::sc_in< bool > M26_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M26_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M26_AXI_wstrb;
  sc_core::sc_out< bool > M26_AXI_wvalid;
  sc_core::sc_in< bool > M26_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_bresp;
  sc_core::sc_in< bool > M26_AXI_bvalid;
  sc_core::sc_out< bool > M26_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_arprot;
  sc_core::sc_out< bool > M26_AXI_arvalid;
  sc_core::sc_in< bool > M26_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M26_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_rresp;
  sc_core::sc_in< bool > M26_AXI_rvalid;
  sc_core::sc_out< bool > M26_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_awprot;
  sc_core::sc_out< bool > M27_AXI_awvalid;
  sc_core::sc_in< bool > M27_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M27_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M27_AXI_wstrb;
  sc_core::sc_out< bool > M27_AXI_wvalid;
  sc_core::sc_in< bool > M27_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_bresp;
  sc_core::sc_in< bool > M27_AXI_bvalid;
  sc_core::sc_out< bool > M27_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_arprot;
  sc_core::sc_out< bool > M27_AXI_arvalid;
  sc_core::sc_in< bool > M27_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M27_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_rresp;
  sc_core::sc_in< bool > M27_AXI_rvalid;
  sc_core::sc_out< bool > M27_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_awprot;
  sc_core::sc_out< bool > M28_AXI_awvalid;
  sc_core::sc_in< bool > M28_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M28_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M28_AXI_wstrb;
  sc_core::sc_out< bool > M28_AXI_wvalid;
  sc_core::sc_in< bool > M28_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_bresp;
  sc_core::sc_in< bool > M28_AXI_bvalid;
  sc_core::sc_out< bool > M28_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_arprot;
  sc_core::sc_out< bool > M28_AXI_arvalid;
  sc_core::sc_in< bool > M28_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M28_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_rresp;
  sc_core::sc_in< bool > M28_AXI_rvalid;
  sc_core::sc_out< bool > M28_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_awprot;
  sc_core::sc_out< bool > M29_AXI_awvalid;
  sc_core::sc_in< bool > M29_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M29_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M29_AXI_wstrb;
  sc_core::sc_out< bool > M29_AXI_wvalid;
  sc_core::sc_in< bool > M29_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_bresp;
  sc_core::sc_in< bool > M29_AXI_bvalid;
  sc_core::sc_out< bool > M29_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_arprot;
  sc_core::sc_out< bool > M29_AXI_arvalid;
  sc_core::sc_in< bool > M29_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M29_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_rresp;
  sc_core::sc_in< bool > M29_AXI_rvalid;
  sc_core::sc_out< bool > M29_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_awprot;
  sc_core::sc_out< bool > M30_AXI_awvalid;
  sc_core::sc_in< bool > M30_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M30_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M30_AXI_wstrb;
  sc_core::sc_out< bool > M30_AXI_wvalid;
  sc_core::sc_in< bool > M30_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_bresp;
  sc_core::sc_in< bool > M30_AXI_bvalid;
  sc_core::sc_out< bool > M30_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_arprot;
  sc_core::sc_out< bool > M30_AXI_arvalid;
  sc_core::sc_in< bool > M30_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M30_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_rresp;
  sc_core::sc_in< bool > M30_AXI_rvalid;
  sc_core::sc_out< bool > M30_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_awprot;
  sc_core::sc_out< bool > M31_AXI_awvalid;
  sc_core::sc_in< bool > M31_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M31_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M31_AXI_wstrb;
  sc_core::sc_out< bool > M31_AXI_wvalid;
  sc_core::sc_in< bool > M31_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_bresp;
  sc_core::sc_in< bool > M31_AXI_bvalid;
  sc_core::sc_out< bool > M31_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_arprot;
  sc_core::sc_out< bool > M31_AXI_arvalid;
  sc_core::sc_in< bool > M31_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M31_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_rresp;
  sc_core::sc_in< bool > M31_AXI_rvalid;
  sc_core::sc_out< bool > M31_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_awprot;
  sc_core::sc_out< bool > M32_AXI_awvalid;
  sc_core::sc_in< bool > M32_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M32_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M32_AXI_wstrb;
  sc_core::sc_out< bool > M32_AXI_wvalid;
  sc_core::sc_in< bool > M32_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_bresp;
  sc_core::sc_in< bool > M32_AXI_bvalid;
  sc_core::sc_out< bool > M32_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_arprot;
  sc_core::sc_out< bool > M32_AXI_arvalid;
  sc_core::sc_in< bool > M32_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M32_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_rresp;
  sc_core::sc_in< bool > M32_AXI_rvalid;
  sc_core::sc_out< bool > M32_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_awprot;
  sc_core::sc_out< bool > M33_AXI_awvalid;
  sc_core::sc_in< bool > M33_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M33_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M33_AXI_wstrb;
  sc_core::sc_out< bool > M33_AXI_wvalid;
  sc_core::sc_in< bool > M33_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_bresp;
  sc_core::sc_in< bool > M33_AXI_bvalid;
  sc_core::sc_out< bool > M33_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_arprot;
  sc_core::sc_out< bool > M33_AXI_arvalid;
  sc_core::sc_in< bool > M33_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M33_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_rresp;
  sc_core::sc_in< bool > M33_AXI_rvalid;
  sc_core::sc_out< bool > M33_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_awprot;
  sc_core::sc_out< bool > M34_AXI_awvalid;
  sc_core::sc_in< bool > M34_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M34_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M34_AXI_wstrb;
  sc_core::sc_out< bool > M34_AXI_wvalid;
  sc_core::sc_in< bool > M34_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_bresp;
  sc_core::sc_in< bool > M34_AXI_bvalid;
  sc_core::sc_out< bool > M34_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_arprot;
  sc_core::sc_out< bool > M34_AXI_arvalid;
  sc_core::sc_in< bool > M34_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M34_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_rresp;
  sc_core::sc_in< bool > M34_AXI_rvalid;
  sc_core::sc_out< bool > M34_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_awprot;
  sc_core::sc_out< bool > M35_AXI_awvalid;
  sc_core::sc_in< bool > M35_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M35_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M35_AXI_wstrb;
  sc_core::sc_out< bool > M35_AXI_wvalid;
  sc_core::sc_in< bool > M35_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_bresp;
  sc_core::sc_in< bool > M35_AXI_bvalid;
  sc_core::sc_out< bool > M35_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_arprot;
  sc_core::sc_out< bool > M35_AXI_arvalid;
  sc_core::sc_in< bool > M35_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M35_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_rresp;
  sc_core::sc_in< bool > M35_AXI_rvalid;
  sc_core::sc_out< bool > M35_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_awprot;
  sc_core::sc_out< bool > M36_AXI_awvalid;
  sc_core::sc_in< bool > M36_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M36_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M36_AXI_wstrb;
  sc_core::sc_out< bool > M36_AXI_wvalid;
  sc_core::sc_in< bool > M36_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_bresp;
  sc_core::sc_in< bool > M36_AXI_bvalid;
  sc_core::sc_out< bool > M36_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_arprot;
  sc_core::sc_out< bool > M36_AXI_arvalid;
  sc_core::sc_in< bool > M36_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M36_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_rresp;
  sc_core::sc_in< bool > M36_AXI_rvalid;
  sc_core::sc_out< bool > M36_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_awprot;
  sc_core::sc_out< bool > M37_AXI_awvalid;
  sc_core::sc_in< bool > M37_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M37_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M37_AXI_wstrb;
  sc_core::sc_out< bool > M37_AXI_wvalid;
  sc_core::sc_in< bool > M37_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_bresp;
  sc_core::sc_in< bool > M37_AXI_bvalid;
  sc_core::sc_out< bool > M37_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_arprot;
  sc_core::sc_out< bool > M37_AXI_arvalid;
  sc_core::sc_in< bool > M37_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M37_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_rresp;
  sc_core::sc_in< bool > M37_AXI_rvalid;
  sc_core::sc_out< bool > M37_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_awprot;
  sc_core::sc_out< bool > M38_AXI_awvalid;
  sc_core::sc_in< bool > M38_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M38_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M38_AXI_wstrb;
  sc_core::sc_out< bool > M38_AXI_wvalid;
  sc_core::sc_in< bool > M38_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_bresp;
  sc_core::sc_in< bool > M38_AXI_bvalid;
  sc_core::sc_out< bool > M38_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_arprot;
  sc_core::sc_out< bool > M38_AXI_arvalid;
  sc_core::sc_in< bool > M38_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M38_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_rresp;
  sc_core::sc_in< bool > M38_AXI_rvalid;
  sc_core::sc_out< bool > M38_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_awprot;
  sc_core::sc_out< bool > M39_AXI_awvalid;
  sc_core::sc_in< bool > M39_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M39_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M39_AXI_wstrb;
  sc_core::sc_out< bool > M39_AXI_wvalid;
  sc_core::sc_in< bool > M39_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_bresp;
  sc_core::sc_in< bool > M39_AXI_bvalid;
  sc_core::sc_out< bool > M39_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_arprot;
  sc_core::sc_out< bool > M39_AXI_arvalid;
  sc_core::sc_in< bool > M39_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M39_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_rresp;
  sc_core::sc_in< bool > M39_AXI_rvalid;
  sc_core::sc_out< bool > M39_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_awprot;
  sc_core::sc_out< bool > M40_AXI_awvalid;
  sc_core::sc_in< bool > M40_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M40_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M40_AXI_wstrb;
  sc_core::sc_out< bool > M40_AXI_wvalid;
  sc_core::sc_in< bool > M40_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_bresp;
  sc_core::sc_in< bool > M40_AXI_bvalid;
  sc_core::sc_out< bool > M40_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_arprot;
  sc_core::sc_out< bool > M40_AXI_arvalid;
  sc_core::sc_in< bool > M40_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M40_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_rresp;
  sc_core::sc_in< bool > M40_AXI_rvalid;
  sc_core::sc_out< bool > M40_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_awprot;
  sc_core::sc_out< bool > M41_AXI_awvalid;
  sc_core::sc_in< bool > M41_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M41_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M41_AXI_wstrb;
  sc_core::sc_out< bool > M41_AXI_wvalid;
  sc_core::sc_in< bool > M41_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_bresp;
  sc_core::sc_in< bool > M41_AXI_bvalid;
  sc_core::sc_out< bool > M41_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_arprot;
  sc_core::sc_out< bool > M41_AXI_arvalid;
  sc_core::sc_in< bool > M41_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M41_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_rresp;
  sc_core::sc_in< bool > M41_AXI_rvalid;
  sc_core::sc_out< bool > M41_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_awprot;
  sc_core::sc_out< bool > M42_AXI_awvalid;
  sc_core::sc_in< bool > M42_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M42_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M42_AXI_wstrb;
  sc_core::sc_out< bool > M42_AXI_wvalid;
  sc_core::sc_in< bool > M42_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_bresp;
  sc_core::sc_in< bool > M42_AXI_bvalid;
  sc_core::sc_out< bool > M42_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_arprot;
  sc_core::sc_out< bool > M42_AXI_arvalid;
  sc_core::sc_in< bool > M42_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M42_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_rresp;
  sc_core::sc_in< bool > M42_AXI_rvalid;
  sc_core::sc_out< bool > M42_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_awprot;
  sc_core::sc_out< bool > M43_AXI_awvalid;
  sc_core::sc_in< bool > M43_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M43_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M43_AXI_wstrb;
  sc_core::sc_out< bool > M43_AXI_wvalid;
  sc_core::sc_in< bool > M43_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_bresp;
  sc_core::sc_in< bool > M43_AXI_bvalid;
  sc_core::sc_out< bool > M43_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_arprot;
  sc_core::sc_out< bool > M43_AXI_arvalid;
  sc_core::sc_in< bool > M43_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M43_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_rresp;
  sc_core::sc_in< bool > M43_AXI_rvalid;
  sc_core::sc_out< bool > M43_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_awprot;
  sc_core::sc_out< bool > M44_AXI_awvalid;
  sc_core::sc_in< bool > M44_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M44_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M44_AXI_wstrb;
  sc_core::sc_out< bool > M44_AXI_wvalid;
  sc_core::sc_in< bool > M44_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_bresp;
  sc_core::sc_in< bool > M44_AXI_bvalid;
  sc_core::sc_out< bool > M44_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_arprot;
  sc_core::sc_out< bool > M44_AXI_arvalid;
  sc_core::sc_in< bool > M44_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M44_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_rresp;
  sc_core::sc_in< bool > M44_AXI_rvalid;
  sc_core::sc_out< bool > M44_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_awprot;
  sc_core::sc_out< bool > M45_AXI_awvalid;
  sc_core::sc_in< bool > M45_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M45_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M45_AXI_wstrb;
  sc_core::sc_out< bool > M45_AXI_wvalid;
  sc_core::sc_in< bool > M45_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_bresp;
  sc_core::sc_in< bool > M45_AXI_bvalid;
  sc_core::sc_out< bool > M45_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_arprot;
  sc_core::sc_out< bool > M45_AXI_arvalid;
  sc_core::sc_in< bool > M45_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M45_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_rresp;
  sc_core::sc_in< bool > M45_AXI_rvalid;
  sc_core::sc_out< bool > M45_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_awprot;
  sc_core::sc_out< bool > M46_AXI_awvalid;
  sc_core::sc_in< bool > M46_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M46_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M46_AXI_wstrb;
  sc_core::sc_out< bool > M46_AXI_wvalid;
  sc_core::sc_in< bool > M46_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_bresp;
  sc_core::sc_in< bool > M46_AXI_bvalid;
  sc_core::sc_out< bool > M46_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_arprot;
  sc_core::sc_out< bool > M46_AXI_arvalid;
  sc_core::sc_in< bool > M46_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M46_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_rresp;
  sc_core::sc_in< bool > M46_AXI_rvalid;
  sc_core::sc_out< bool > M46_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_awprot;
  sc_core::sc_out< bool > M47_AXI_awvalid;
  sc_core::sc_in< bool > M47_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M47_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M47_AXI_wstrb;
  sc_core::sc_out< bool > M47_AXI_wvalid;
  sc_core::sc_in< bool > M47_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_bresp;
  sc_core::sc_in< bool > M47_AXI_bvalid;
  sc_core::sc_out< bool > M47_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_arprot;
  sc_core::sc_out< bool > M47_AXI_arvalid;
  sc_core::sc_in< bool > M47_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M47_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_rresp;
  sc_core::sc_in< bool > M47_AXI_rvalid;
  sc_core::sc_out< bool > M47_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_awprot;
  sc_core::sc_out< bool > M48_AXI_awvalid;
  sc_core::sc_in< bool > M48_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M48_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M48_AXI_wstrb;
  sc_core::sc_out< bool > M48_AXI_wvalid;
  sc_core::sc_in< bool > M48_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_bresp;
  sc_core::sc_in< bool > M48_AXI_bvalid;
  sc_core::sc_out< bool > M48_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_arprot;
  sc_core::sc_out< bool > M48_AXI_arvalid;
  sc_core::sc_in< bool > M48_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M48_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_rresp;
  sc_core::sc_in< bool > M48_AXI_rvalid;
  sc_core::sc_out< bool > M48_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_awprot;
  sc_core::sc_out< bool > M49_AXI_awvalid;
  sc_core::sc_in< bool > M49_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M49_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M49_AXI_wstrb;
  sc_core::sc_out< bool > M49_AXI_wvalid;
  sc_core::sc_in< bool > M49_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_bresp;
  sc_core::sc_in< bool > M49_AXI_bvalid;
  sc_core::sc_out< bool > M49_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_arprot;
  sc_core::sc_out< bool > M49_AXI_arvalid;
  sc_core::sc_in< bool > M49_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M49_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_rresp;
  sc_core::sc_in< bool > M49_AXI_rvalid;
  sc_core::sc_out< bool > M49_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_awprot;
  sc_core::sc_out< bool > M50_AXI_awvalid;
  sc_core::sc_in< bool > M50_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M50_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M50_AXI_wstrb;
  sc_core::sc_out< bool > M50_AXI_wvalid;
  sc_core::sc_in< bool > M50_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_bresp;
  sc_core::sc_in< bool > M50_AXI_bvalid;
  sc_core::sc_out< bool > M50_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_arprot;
  sc_core::sc_out< bool > M50_AXI_arvalid;
  sc_core::sc_in< bool > M50_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M50_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_rresp;
  sc_core::sc_in< bool > M50_AXI_rvalid;
  sc_core::sc_out< bool > M50_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,40,16,16,1,1,16,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M24_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M25_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M26_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M27_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M28_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M29_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M30_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M31_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M32_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M33_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M34_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M35_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M36_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M37_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M38_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M39_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M40_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M41_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M42_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M43_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M44_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M45_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M46_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M47_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M48_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M49_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M50_AXI_transactor;

};
#endif // RIVIERA




#ifdef VCSSYSTEMC
#include "utils/xtlm_aximm_initiator_stub.h"

#include "utils/xtlm_aximm_target_stub.h"

class DllExport design_1_axi_smc_0 : public design_1_axi_smc_0_sc
{
public:

  design_1_axi_smc_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_axi_smc_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awuser;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_bid;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_arid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_aruser;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_rid;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_awuser;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_aruser;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_awuser;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_aruser;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_awuser;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_aruser;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_awuser;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_aruser;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_awuser;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_aruser;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_awuser;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_aruser;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_awuser;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_aruser;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_awuser;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_aruser;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_awuser;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_aruser;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_awuser;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_aruser;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_awuser;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_aruser;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_awuser;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_aruser;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_awprot;
  sc_core::sc_out< bool > M24_AXI_awvalid;
  sc_core::sc_in< bool > M24_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M24_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M24_AXI_wstrb;
  sc_core::sc_out< bool > M24_AXI_wvalid;
  sc_core::sc_in< bool > M24_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_bresp;
  sc_core::sc_in< bool > M24_AXI_bvalid;
  sc_core::sc_out< bool > M24_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_arprot;
  sc_core::sc_out< bool > M24_AXI_arvalid;
  sc_core::sc_in< bool > M24_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M24_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_rresp;
  sc_core::sc_in< bool > M24_AXI_rvalid;
  sc_core::sc_out< bool > M24_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_awprot;
  sc_core::sc_out< bool > M25_AXI_awvalid;
  sc_core::sc_in< bool > M25_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M25_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M25_AXI_wstrb;
  sc_core::sc_out< bool > M25_AXI_wvalid;
  sc_core::sc_in< bool > M25_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_bresp;
  sc_core::sc_in< bool > M25_AXI_bvalid;
  sc_core::sc_out< bool > M25_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_arprot;
  sc_core::sc_out< bool > M25_AXI_arvalid;
  sc_core::sc_in< bool > M25_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M25_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_rresp;
  sc_core::sc_in< bool > M25_AXI_rvalid;
  sc_core::sc_out< bool > M25_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_awprot;
  sc_core::sc_out< bool > M26_AXI_awvalid;
  sc_core::sc_in< bool > M26_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M26_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M26_AXI_wstrb;
  sc_core::sc_out< bool > M26_AXI_wvalid;
  sc_core::sc_in< bool > M26_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_bresp;
  sc_core::sc_in< bool > M26_AXI_bvalid;
  sc_core::sc_out< bool > M26_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_arprot;
  sc_core::sc_out< bool > M26_AXI_arvalid;
  sc_core::sc_in< bool > M26_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M26_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_rresp;
  sc_core::sc_in< bool > M26_AXI_rvalid;
  sc_core::sc_out< bool > M26_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_awprot;
  sc_core::sc_out< bool > M27_AXI_awvalid;
  sc_core::sc_in< bool > M27_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M27_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M27_AXI_wstrb;
  sc_core::sc_out< bool > M27_AXI_wvalid;
  sc_core::sc_in< bool > M27_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_bresp;
  sc_core::sc_in< bool > M27_AXI_bvalid;
  sc_core::sc_out< bool > M27_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_arprot;
  sc_core::sc_out< bool > M27_AXI_arvalid;
  sc_core::sc_in< bool > M27_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M27_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_rresp;
  sc_core::sc_in< bool > M27_AXI_rvalid;
  sc_core::sc_out< bool > M27_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_awprot;
  sc_core::sc_out< bool > M28_AXI_awvalid;
  sc_core::sc_in< bool > M28_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M28_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M28_AXI_wstrb;
  sc_core::sc_out< bool > M28_AXI_wvalid;
  sc_core::sc_in< bool > M28_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_bresp;
  sc_core::sc_in< bool > M28_AXI_bvalid;
  sc_core::sc_out< bool > M28_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_arprot;
  sc_core::sc_out< bool > M28_AXI_arvalid;
  sc_core::sc_in< bool > M28_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M28_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_rresp;
  sc_core::sc_in< bool > M28_AXI_rvalid;
  sc_core::sc_out< bool > M28_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_awprot;
  sc_core::sc_out< bool > M29_AXI_awvalid;
  sc_core::sc_in< bool > M29_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M29_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M29_AXI_wstrb;
  sc_core::sc_out< bool > M29_AXI_wvalid;
  sc_core::sc_in< bool > M29_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_bresp;
  sc_core::sc_in< bool > M29_AXI_bvalid;
  sc_core::sc_out< bool > M29_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_arprot;
  sc_core::sc_out< bool > M29_AXI_arvalid;
  sc_core::sc_in< bool > M29_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M29_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_rresp;
  sc_core::sc_in< bool > M29_AXI_rvalid;
  sc_core::sc_out< bool > M29_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_awprot;
  sc_core::sc_out< bool > M30_AXI_awvalid;
  sc_core::sc_in< bool > M30_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M30_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M30_AXI_wstrb;
  sc_core::sc_out< bool > M30_AXI_wvalid;
  sc_core::sc_in< bool > M30_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_bresp;
  sc_core::sc_in< bool > M30_AXI_bvalid;
  sc_core::sc_out< bool > M30_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_arprot;
  sc_core::sc_out< bool > M30_AXI_arvalid;
  sc_core::sc_in< bool > M30_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M30_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_rresp;
  sc_core::sc_in< bool > M30_AXI_rvalid;
  sc_core::sc_out< bool > M30_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_awprot;
  sc_core::sc_out< bool > M31_AXI_awvalid;
  sc_core::sc_in< bool > M31_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M31_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M31_AXI_wstrb;
  sc_core::sc_out< bool > M31_AXI_wvalid;
  sc_core::sc_in< bool > M31_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_bresp;
  sc_core::sc_in< bool > M31_AXI_bvalid;
  sc_core::sc_out< bool > M31_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_arprot;
  sc_core::sc_out< bool > M31_AXI_arvalid;
  sc_core::sc_in< bool > M31_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M31_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_rresp;
  sc_core::sc_in< bool > M31_AXI_rvalid;
  sc_core::sc_out< bool > M31_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_awprot;
  sc_core::sc_out< bool > M32_AXI_awvalid;
  sc_core::sc_in< bool > M32_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M32_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M32_AXI_wstrb;
  sc_core::sc_out< bool > M32_AXI_wvalid;
  sc_core::sc_in< bool > M32_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_bresp;
  sc_core::sc_in< bool > M32_AXI_bvalid;
  sc_core::sc_out< bool > M32_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_arprot;
  sc_core::sc_out< bool > M32_AXI_arvalid;
  sc_core::sc_in< bool > M32_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M32_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_rresp;
  sc_core::sc_in< bool > M32_AXI_rvalid;
  sc_core::sc_out< bool > M32_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_awprot;
  sc_core::sc_out< bool > M33_AXI_awvalid;
  sc_core::sc_in< bool > M33_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M33_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M33_AXI_wstrb;
  sc_core::sc_out< bool > M33_AXI_wvalid;
  sc_core::sc_in< bool > M33_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_bresp;
  sc_core::sc_in< bool > M33_AXI_bvalid;
  sc_core::sc_out< bool > M33_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_arprot;
  sc_core::sc_out< bool > M33_AXI_arvalid;
  sc_core::sc_in< bool > M33_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M33_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_rresp;
  sc_core::sc_in< bool > M33_AXI_rvalid;
  sc_core::sc_out< bool > M33_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_awprot;
  sc_core::sc_out< bool > M34_AXI_awvalid;
  sc_core::sc_in< bool > M34_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M34_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M34_AXI_wstrb;
  sc_core::sc_out< bool > M34_AXI_wvalid;
  sc_core::sc_in< bool > M34_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_bresp;
  sc_core::sc_in< bool > M34_AXI_bvalid;
  sc_core::sc_out< bool > M34_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_arprot;
  sc_core::sc_out< bool > M34_AXI_arvalid;
  sc_core::sc_in< bool > M34_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M34_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_rresp;
  sc_core::sc_in< bool > M34_AXI_rvalid;
  sc_core::sc_out< bool > M34_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_awprot;
  sc_core::sc_out< bool > M35_AXI_awvalid;
  sc_core::sc_in< bool > M35_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M35_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M35_AXI_wstrb;
  sc_core::sc_out< bool > M35_AXI_wvalid;
  sc_core::sc_in< bool > M35_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_bresp;
  sc_core::sc_in< bool > M35_AXI_bvalid;
  sc_core::sc_out< bool > M35_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_arprot;
  sc_core::sc_out< bool > M35_AXI_arvalid;
  sc_core::sc_in< bool > M35_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M35_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_rresp;
  sc_core::sc_in< bool > M35_AXI_rvalid;
  sc_core::sc_out< bool > M35_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_awprot;
  sc_core::sc_out< bool > M36_AXI_awvalid;
  sc_core::sc_in< bool > M36_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M36_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M36_AXI_wstrb;
  sc_core::sc_out< bool > M36_AXI_wvalid;
  sc_core::sc_in< bool > M36_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_bresp;
  sc_core::sc_in< bool > M36_AXI_bvalid;
  sc_core::sc_out< bool > M36_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_arprot;
  sc_core::sc_out< bool > M36_AXI_arvalid;
  sc_core::sc_in< bool > M36_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M36_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_rresp;
  sc_core::sc_in< bool > M36_AXI_rvalid;
  sc_core::sc_out< bool > M36_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_awprot;
  sc_core::sc_out< bool > M37_AXI_awvalid;
  sc_core::sc_in< bool > M37_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M37_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M37_AXI_wstrb;
  sc_core::sc_out< bool > M37_AXI_wvalid;
  sc_core::sc_in< bool > M37_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_bresp;
  sc_core::sc_in< bool > M37_AXI_bvalid;
  sc_core::sc_out< bool > M37_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_arprot;
  sc_core::sc_out< bool > M37_AXI_arvalid;
  sc_core::sc_in< bool > M37_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M37_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_rresp;
  sc_core::sc_in< bool > M37_AXI_rvalid;
  sc_core::sc_out< bool > M37_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_awprot;
  sc_core::sc_out< bool > M38_AXI_awvalid;
  sc_core::sc_in< bool > M38_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M38_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M38_AXI_wstrb;
  sc_core::sc_out< bool > M38_AXI_wvalid;
  sc_core::sc_in< bool > M38_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_bresp;
  sc_core::sc_in< bool > M38_AXI_bvalid;
  sc_core::sc_out< bool > M38_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_arprot;
  sc_core::sc_out< bool > M38_AXI_arvalid;
  sc_core::sc_in< bool > M38_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M38_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_rresp;
  sc_core::sc_in< bool > M38_AXI_rvalid;
  sc_core::sc_out< bool > M38_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_awprot;
  sc_core::sc_out< bool > M39_AXI_awvalid;
  sc_core::sc_in< bool > M39_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M39_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M39_AXI_wstrb;
  sc_core::sc_out< bool > M39_AXI_wvalid;
  sc_core::sc_in< bool > M39_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_bresp;
  sc_core::sc_in< bool > M39_AXI_bvalid;
  sc_core::sc_out< bool > M39_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_arprot;
  sc_core::sc_out< bool > M39_AXI_arvalid;
  sc_core::sc_in< bool > M39_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M39_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_rresp;
  sc_core::sc_in< bool > M39_AXI_rvalid;
  sc_core::sc_out< bool > M39_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_awprot;
  sc_core::sc_out< bool > M40_AXI_awvalid;
  sc_core::sc_in< bool > M40_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M40_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M40_AXI_wstrb;
  sc_core::sc_out< bool > M40_AXI_wvalid;
  sc_core::sc_in< bool > M40_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_bresp;
  sc_core::sc_in< bool > M40_AXI_bvalid;
  sc_core::sc_out< bool > M40_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_arprot;
  sc_core::sc_out< bool > M40_AXI_arvalid;
  sc_core::sc_in< bool > M40_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M40_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_rresp;
  sc_core::sc_in< bool > M40_AXI_rvalid;
  sc_core::sc_out< bool > M40_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_awprot;
  sc_core::sc_out< bool > M41_AXI_awvalid;
  sc_core::sc_in< bool > M41_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M41_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M41_AXI_wstrb;
  sc_core::sc_out< bool > M41_AXI_wvalid;
  sc_core::sc_in< bool > M41_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_bresp;
  sc_core::sc_in< bool > M41_AXI_bvalid;
  sc_core::sc_out< bool > M41_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_arprot;
  sc_core::sc_out< bool > M41_AXI_arvalid;
  sc_core::sc_in< bool > M41_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M41_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_rresp;
  sc_core::sc_in< bool > M41_AXI_rvalid;
  sc_core::sc_out< bool > M41_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_awprot;
  sc_core::sc_out< bool > M42_AXI_awvalid;
  sc_core::sc_in< bool > M42_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M42_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M42_AXI_wstrb;
  sc_core::sc_out< bool > M42_AXI_wvalid;
  sc_core::sc_in< bool > M42_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_bresp;
  sc_core::sc_in< bool > M42_AXI_bvalid;
  sc_core::sc_out< bool > M42_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_arprot;
  sc_core::sc_out< bool > M42_AXI_arvalid;
  sc_core::sc_in< bool > M42_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M42_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_rresp;
  sc_core::sc_in< bool > M42_AXI_rvalid;
  sc_core::sc_out< bool > M42_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_awprot;
  sc_core::sc_out< bool > M43_AXI_awvalid;
  sc_core::sc_in< bool > M43_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M43_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M43_AXI_wstrb;
  sc_core::sc_out< bool > M43_AXI_wvalid;
  sc_core::sc_in< bool > M43_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_bresp;
  sc_core::sc_in< bool > M43_AXI_bvalid;
  sc_core::sc_out< bool > M43_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_arprot;
  sc_core::sc_out< bool > M43_AXI_arvalid;
  sc_core::sc_in< bool > M43_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M43_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_rresp;
  sc_core::sc_in< bool > M43_AXI_rvalid;
  sc_core::sc_out< bool > M43_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_awprot;
  sc_core::sc_out< bool > M44_AXI_awvalid;
  sc_core::sc_in< bool > M44_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M44_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M44_AXI_wstrb;
  sc_core::sc_out< bool > M44_AXI_wvalid;
  sc_core::sc_in< bool > M44_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_bresp;
  sc_core::sc_in< bool > M44_AXI_bvalid;
  sc_core::sc_out< bool > M44_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_arprot;
  sc_core::sc_out< bool > M44_AXI_arvalid;
  sc_core::sc_in< bool > M44_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M44_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_rresp;
  sc_core::sc_in< bool > M44_AXI_rvalid;
  sc_core::sc_out< bool > M44_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_awprot;
  sc_core::sc_out< bool > M45_AXI_awvalid;
  sc_core::sc_in< bool > M45_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M45_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M45_AXI_wstrb;
  sc_core::sc_out< bool > M45_AXI_wvalid;
  sc_core::sc_in< bool > M45_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_bresp;
  sc_core::sc_in< bool > M45_AXI_bvalid;
  sc_core::sc_out< bool > M45_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_arprot;
  sc_core::sc_out< bool > M45_AXI_arvalid;
  sc_core::sc_in< bool > M45_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M45_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_rresp;
  sc_core::sc_in< bool > M45_AXI_rvalid;
  sc_core::sc_out< bool > M45_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_awprot;
  sc_core::sc_out< bool > M46_AXI_awvalid;
  sc_core::sc_in< bool > M46_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M46_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M46_AXI_wstrb;
  sc_core::sc_out< bool > M46_AXI_wvalid;
  sc_core::sc_in< bool > M46_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_bresp;
  sc_core::sc_in< bool > M46_AXI_bvalid;
  sc_core::sc_out< bool > M46_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_arprot;
  sc_core::sc_out< bool > M46_AXI_arvalid;
  sc_core::sc_in< bool > M46_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M46_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_rresp;
  sc_core::sc_in< bool > M46_AXI_rvalid;
  sc_core::sc_out< bool > M46_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_awprot;
  sc_core::sc_out< bool > M47_AXI_awvalid;
  sc_core::sc_in< bool > M47_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M47_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M47_AXI_wstrb;
  sc_core::sc_out< bool > M47_AXI_wvalid;
  sc_core::sc_in< bool > M47_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_bresp;
  sc_core::sc_in< bool > M47_AXI_bvalid;
  sc_core::sc_out< bool > M47_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_arprot;
  sc_core::sc_out< bool > M47_AXI_arvalid;
  sc_core::sc_in< bool > M47_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M47_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_rresp;
  sc_core::sc_in< bool > M47_AXI_rvalid;
  sc_core::sc_out< bool > M47_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_awprot;
  sc_core::sc_out< bool > M48_AXI_awvalid;
  sc_core::sc_in< bool > M48_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M48_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M48_AXI_wstrb;
  sc_core::sc_out< bool > M48_AXI_wvalid;
  sc_core::sc_in< bool > M48_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_bresp;
  sc_core::sc_in< bool > M48_AXI_bvalid;
  sc_core::sc_out< bool > M48_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_arprot;
  sc_core::sc_out< bool > M48_AXI_arvalid;
  sc_core::sc_in< bool > M48_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M48_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_rresp;
  sc_core::sc_in< bool > M48_AXI_rvalid;
  sc_core::sc_out< bool > M48_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_awprot;
  sc_core::sc_out< bool > M49_AXI_awvalid;
  sc_core::sc_in< bool > M49_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M49_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M49_AXI_wstrb;
  sc_core::sc_out< bool > M49_AXI_wvalid;
  sc_core::sc_in< bool > M49_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_bresp;
  sc_core::sc_in< bool > M49_AXI_bvalid;
  sc_core::sc_out< bool > M49_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_arprot;
  sc_core::sc_out< bool > M49_AXI_arvalid;
  sc_core::sc_in< bool > M49_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M49_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_rresp;
  sc_core::sc_in< bool > M49_AXI_rvalid;
  sc_core::sc_out< bool > M49_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_awprot;
  sc_core::sc_out< bool > M50_AXI_awvalid;
  sc_core::sc_in< bool > M50_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M50_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M50_AXI_wstrb;
  sc_core::sc_out< bool > M50_AXI_wvalid;
  sc_core::sc_in< bool > M50_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_bresp;
  sc_core::sc_in< bool > M50_AXI_bvalid;
  sc_core::sc_out< bool > M50_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_arprot;
  sc_core::sc_out< bool > M50_AXI_arvalid;
  sc_core::sc_in< bool > M50_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M50_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_rresp;
  sc_core::sc_in< bool > M50_AXI_rvalid;
  sc_core::sc_out< bool > M50_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,40,16,16,1,1,16,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M24_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M25_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M26_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M27_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M28_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M29_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M30_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M31_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M32_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M33_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M34_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M35_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M36_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M37_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M38_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M39_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M40_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M41_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M42_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M43_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M44_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M45_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M46_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M47_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M48_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M49_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M50_AXI_transactor;

  // Transactor stubs
  xtlm::xtlm_aximm_initiator_stub * M00_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M00_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M01_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M01_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M02_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M02_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M03_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M03_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M04_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M04_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M05_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M05_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M06_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M06_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M07_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M07_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M08_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M08_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M09_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M09_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M10_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M10_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M11_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M11_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M12_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M12_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M13_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M13_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M14_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M14_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M15_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M15_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M16_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M16_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M17_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M17_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M18_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M18_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M19_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M19_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M20_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M20_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M21_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M21_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M22_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M22_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M23_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M23_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M24_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M24_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M25_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M25_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M26_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M26_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M27_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M27_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M28_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M28_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M29_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M29_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M30_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M30_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M31_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M31_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M32_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M32_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M33_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M33_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M34_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M34_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M35_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M35_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M36_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M36_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M37_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M37_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M38_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M38_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M39_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M39_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M40_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M40_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M41_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M41_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M42_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M42_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M43_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M43_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M44_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M44_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M45_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M45_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M46_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M46_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M47_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M47_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M48_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M48_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M49_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M49_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M50_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M50_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * S00_AXI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * S00_AXI_transactor_target_wr_socket_stub;

  // Socket stubs

};
#endif // VCSSYSTEMC




#ifdef MTI_SYSTEMC
#include "utils/xtlm_aximm_initiator_stub.h"

#include "utils/xtlm_aximm_target_stub.h"

class DllExport design_1_axi_smc_0 : public design_1_axi_smc_0_sc
{
public:

  design_1_axi_smc_0(const sc_core::sc_module_name& nm);
  virtual ~design_1_axi_smc_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_awuser;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_bid;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_arid;
  sc_core::sc_in< sc_dt::sc_bv<40> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< sc_dt::sc_bv<16> > S00_AXI_aruser;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<16> > S00_AXI_rid;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_awuser;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M00_AXI_aruser;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_awuser;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M01_AXI_aruser;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_awuser;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M02_AXI_aruser;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_awuser;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M03_AXI_aruser;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_awuser;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M04_AXI_aruser;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_awuser;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M05_AXI_aruser;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_awuser;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M06_AXI_aruser;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_awuser;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M07_AXI_aruser;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_awuser;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M08_AXI_aruser;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_awuser;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M09_AXI_aruser;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_awuser;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M10_AXI_aruser;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_awuser;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<13> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< sc_dt::sc_bv<16> > M11_AXI_aruser;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_awprot;
  sc_core::sc_out< bool > M24_AXI_awvalid;
  sc_core::sc_in< bool > M24_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M24_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M24_AXI_wstrb;
  sc_core::sc_out< bool > M24_AXI_wvalid;
  sc_core::sc_in< bool > M24_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_bresp;
  sc_core::sc_in< bool > M24_AXI_bvalid;
  sc_core::sc_out< bool > M24_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M24_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M24_AXI_arprot;
  sc_core::sc_out< bool > M24_AXI_arvalid;
  sc_core::sc_in< bool > M24_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M24_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M24_AXI_rresp;
  sc_core::sc_in< bool > M24_AXI_rvalid;
  sc_core::sc_out< bool > M24_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_awprot;
  sc_core::sc_out< bool > M25_AXI_awvalid;
  sc_core::sc_in< bool > M25_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M25_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M25_AXI_wstrb;
  sc_core::sc_out< bool > M25_AXI_wvalid;
  sc_core::sc_in< bool > M25_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_bresp;
  sc_core::sc_in< bool > M25_AXI_bvalid;
  sc_core::sc_out< bool > M25_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M25_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M25_AXI_arprot;
  sc_core::sc_out< bool > M25_AXI_arvalid;
  sc_core::sc_in< bool > M25_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M25_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M25_AXI_rresp;
  sc_core::sc_in< bool > M25_AXI_rvalid;
  sc_core::sc_out< bool > M25_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_awprot;
  sc_core::sc_out< bool > M26_AXI_awvalid;
  sc_core::sc_in< bool > M26_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M26_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M26_AXI_wstrb;
  sc_core::sc_out< bool > M26_AXI_wvalid;
  sc_core::sc_in< bool > M26_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_bresp;
  sc_core::sc_in< bool > M26_AXI_bvalid;
  sc_core::sc_out< bool > M26_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M26_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M26_AXI_arprot;
  sc_core::sc_out< bool > M26_AXI_arvalid;
  sc_core::sc_in< bool > M26_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M26_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M26_AXI_rresp;
  sc_core::sc_in< bool > M26_AXI_rvalid;
  sc_core::sc_out< bool > M26_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_awprot;
  sc_core::sc_out< bool > M27_AXI_awvalid;
  sc_core::sc_in< bool > M27_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M27_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M27_AXI_wstrb;
  sc_core::sc_out< bool > M27_AXI_wvalid;
  sc_core::sc_in< bool > M27_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_bresp;
  sc_core::sc_in< bool > M27_AXI_bvalid;
  sc_core::sc_out< bool > M27_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M27_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M27_AXI_arprot;
  sc_core::sc_out< bool > M27_AXI_arvalid;
  sc_core::sc_in< bool > M27_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M27_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M27_AXI_rresp;
  sc_core::sc_in< bool > M27_AXI_rvalid;
  sc_core::sc_out< bool > M27_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_awprot;
  sc_core::sc_out< bool > M28_AXI_awvalid;
  sc_core::sc_in< bool > M28_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M28_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M28_AXI_wstrb;
  sc_core::sc_out< bool > M28_AXI_wvalid;
  sc_core::sc_in< bool > M28_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_bresp;
  sc_core::sc_in< bool > M28_AXI_bvalid;
  sc_core::sc_out< bool > M28_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M28_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M28_AXI_arprot;
  sc_core::sc_out< bool > M28_AXI_arvalid;
  sc_core::sc_in< bool > M28_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M28_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M28_AXI_rresp;
  sc_core::sc_in< bool > M28_AXI_rvalid;
  sc_core::sc_out< bool > M28_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_awprot;
  sc_core::sc_out< bool > M29_AXI_awvalid;
  sc_core::sc_in< bool > M29_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M29_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M29_AXI_wstrb;
  sc_core::sc_out< bool > M29_AXI_wvalid;
  sc_core::sc_in< bool > M29_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_bresp;
  sc_core::sc_in< bool > M29_AXI_bvalid;
  sc_core::sc_out< bool > M29_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M29_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M29_AXI_arprot;
  sc_core::sc_out< bool > M29_AXI_arvalid;
  sc_core::sc_in< bool > M29_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M29_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M29_AXI_rresp;
  sc_core::sc_in< bool > M29_AXI_rvalid;
  sc_core::sc_out< bool > M29_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_awprot;
  sc_core::sc_out< bool > M30_AXI_awvalid;
  sc_core::sc_in< bool > M30_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M30_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M30_AXI_wstrb;
  sc_core::sc_out< bool > M30_AXI_wvalid;
  sc_core::sc_in< bool > M30_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_bresp;
  sc_core::sc_in< bool > M30_AXI_bvalid;
  sc_core::sc_out< bool > M30_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M30_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M30_AXI_arprot;
  sc_core::sc_out< bool > M30_AXI_arvalid;
  sc_core::sc_in< bool > M30_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M30_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M30_AXI_rresp;
  sc_core::sc_in< bool > M30_AXI_rvalid;
  sc_core::sc_out< bool > M30_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_awprot;
  sc_core::sc_out< bool > M31_AXI_awvalid;
  sc_core::sc_in< bool > M31_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M31_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M31_AXI_wstrb;
  sc_core::sc_out< bool > M31_AXI_wvalid;
  sc_core::sc_in< bool > M31_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_bresp;
  sc_core::sc_in< bool > M31_AXI_bvalid;
  sc_core::sc_out< bool > M31_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M31_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M31_AXI_arprot;
  sc_core::sc_out< bool > M31_AXI_arvalid;
  sc_core::sc_in< bool > M31_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M31_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M31_AXI_rresp;
  sc_core::sc_in< bool > M31_AXI_rvalid;
  sc_core::sc_out< bool > M31_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_awprot;
  sc_core::sc_out< bool > M32_AXI_awvalid;
  sc_core::sc_in< bool > M32_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M32_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M32_AXI_wstrb;
  sc_core::sc_out< bool > M32_AXI_wvalid;
  sc_core::sc_in< bool > M32_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_bresp;
  sc_core::sc_in< bool > M32_AXI_bvalid;
  sc_core::sc_out< bool > M32_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M32_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M32_AXI_arprot;
  sc_core::sc_out< bool > M32_AXI_arvalid;
  sc_core::sc_in< bool > M32_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M32_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M32_AXI_rresp;
  sc_core::sc_in< bool > M32_AXI_rvalid;
  sc_core::sc_out< bool > M32_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_awprot;
  sc_core::sc_out< bool > M33_AXI_awvalid;
  sc_core::sc_in< bool > M33_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M33_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M33_AXI_wstrb;
  sc_core::sc_out< bool > M33_AXI_wvalid;
  sc_core::sc_in< bool > M33_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_bresp;
  sc_core::sc_in< bool > M33_AXI_bvalid;
  sc_core::sc_out< bool > M33_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M33_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M33_AXI_arprot;
  sc_core::sc_out< bool > M33_AXI_arvalid;
  sc_core::sc_in< bool > M33_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M33_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M33_AXI_rresp;
  sc_core::sc_in< bool > M33_AXI_rvalid;
  sc_core::sc_out< bool > M33_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_awprot;
  sc_core::sc_out< bool > M34_AXI_awvalid;
  sc_core::sc_in< bool > M34_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M34_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M34_AXI_wstrb;
  sc_core::sc_out< bool > M34_AXI_wvalid;
  sc_core::sc_in< bool > M34_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_bresp;
  sc_core::sc_in< bool > M34_AXI_bvalid;
  sc_core::sc_out< bool > M34_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M34_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M34_AXI_arprot;
  sc_core::sc_out< bool > M34_AXI_arvalid;
  sc_core::sc_in< bool > M34_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M34_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M34_AXI_rresp;
  sc_core::sc_in< bool > M34_AXI_rvalid;
  sc_core::sc_out< bool > M34_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_awprot;
  sc_core::sc_out< bool > M35_AXI_awvalid;
  sc_core::sc_in< bool > M35_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M35_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M35_AXI_wstrb;
  sc_core::sc_out< bool > M35_AXI_wvalid;
  sc_core::sc_in< bool > M35_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_bresp;
  sc_core::sc_in< bool > M35_AXI_bvalid;
  sc_core::sc_out< bool > M35_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M35_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M35_AXI_arprot;
  sc_core::sc_out< bool > M35_AXI_arvalid;
  sc_core::sc_in< bool > M35_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M35_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M35_AXI_rresp;
  sc_core::sc_in< bool > M35_AXI_rvalid;
  sc_core::sc_out< bool > M35_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_awprot;
  sc_core::sc_out< bool > M36_AXI_awvalid;
  sc_core::sc_in< bool > M36_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M36_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M36_AXI_wstrb;
  sc_core::sc_out< bool > M36_AXI_wvalid;
  sc_core::sc_in< bool > M36_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_bresp;
  sc_core::sc_in< bool > M36_AXI_bvalid;
  sc_core::sc_out< bool > M36_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M36_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M36_AXI_arprot;
  sc_core::sc_out< bool > M36_AXI_arvalid;
  sc_core::sc_in< bool > M36_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M36_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M36_AXI_rresp;
  sc_core::sc_in< bool > M36_AXI_rvalid;
  sc_core::sc_out< bool > M36_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_awprot;
  sc_core::sc_out< bool > M37_AXI_awvalid;
  sc_core::sc_in< bool > M37_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M37_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M37_AXI_wstrb;
  sc_core::sc_out< bool > M37_AXI_wvalid;
  sc_core::sc_in< bool > M37_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_bresp;
  sc_core::sc_in< bool > M37_AXI_bvalid;
  sc_core::sc_out< bool > M37_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M37_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M37_AXI_arprot;
  sc_core::sc_out< bool > M37_AXI_arvalid;
  sc_core::sc_in< bool > M37_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M37_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M37_AXI_rresp;
  sc_core::sc_in< bool > M37_AXI_rvalid;
  sc_core::sc_out< bool > M37_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_awprot;
  sc_core::sc_out< bool > M38_AXI_awvalid;
  sc_core::sc_in< bool > M38_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M38_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M38_AXI_wstrb;
  sc_core::sc_out< bool > M38_AXI_wvalid;
  sc_core::sc_in< bool > M38_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_bresp;
  sc_core::sc_in< bool > M38_AXI_bvalid;
  sc_core::sc_out< bool > M38_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M38_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M38_AXI_arprot;
  sc_core::sc_out< bool > M38_AXI_arvalid;
  sc_core::sc_in< bool > M38_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M38_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M38_AXI_rresp;
  sc_core::sc_in< bool > M38_AXI_rvalid;
  sc_core::sc_out< bool > M38_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_awprot;
  sc_core::sc_out< bool > M39_AXI_awvalid;
  sc_core::sc_in< bool > M39_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M39_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M39_AXI_wstrb;
  sc_core::sc_out< bool > M39_AXI_wvalid;
  sc_core::sc_in< bool > M39_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_bresp;
  sc_core::sc_in< bool > M39_AXI_bvalid;
  sc_core::sc_out< bool > M39_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M39_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M39_AXI_arprot;
  sc_core::sc_out< bool > M39_AXI_arvalid;
  sc_core::sc_in< bool > M39_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M39_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M39_AXI_rresp;
  sc_core::sc_in< bool > M39_AXI_rvalid;
  sc_core::sc_out< bool > M39_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_awprot;
  sc_core::sc_out< bool > M40_AXI_awvalid;
  sc_core::sc_in< bool > M40_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M40_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M40_AXI_wstrb;
  sc_core::sc_out< bool > M40_AXI_wvalid;
  sc_core::sc_in< bool > M40_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_bresp;
  sc_core::sc_in< bool > M40_AXI_bvalid;
  sc_core::sc_out< bool > M40_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M40_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M40_AXI_arprot;
  sc_core::sc_out< bool > M40_AXI_arvalid;
  sc_core::sc_in< bool > M40_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M40_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M40_AXI_rresp;
  sc_core::sc_in< bool > M40_AXI_rvalid;
  sc_core::sc_out< bool > M40_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_awprot;
  sc_core::sc_out< bool > M41_AXI_awvalid;
  sc_core::sc_in< bool > M41_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M41_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M41_AXI_wstrb;
  sc_core::sc_out< bool > M41_AXI_wvalid;
  sc_core::sc_in< bool > M41_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_bresp;
  sc_core::sc_in< bool > M41_AXI_bvalid;
  sc_core::sc_out< bool > M41_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M41_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M41_AXI_arprot;
  sc_core::sc_out< bool > M41_AXI_arvalid;
  sc_core::sc_in< bool > M41_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M41_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M41_AXI_rresp;
  sc_core::sc_in< bool > M41_AXI_rvalid;
  sc_core::sc_out< bool > M41_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_awprot;
  sc_core::sc_out< bool > M42_AXI_awvalid;
  sc_core::sc_in< bool > M42_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M42_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M42_AXI_wstrb;
  sc_core::sc_out< bool > M42_AXI_wvalid;
  sc_core::sc_in< bool > M42_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_bresp;
  sc_core::sc_in< bool > M42_AXI_bvalid;
  sc_core::sc_out< bool > M42_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M42_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M42_AXI_arprot;
  sc_core::sc_out< bool > M42_AXI_arvalid;
  sc_core::sc_in< bool > M42_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M42_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M42_AXI_rresp;
  sc_core::sc_in< bool > M42_AXI_rvalid;
  sc_core::sc_out< bool > M42_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_awprot;
  sc_core::sc_out< bool > M43_AXI_awvalid;
  sc_core::sc_in< bool > M43_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M43_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M43_AXI_wstrb;
  sc_core::sc_out< bool > M43_AXI_wvalid;
  sc_core::sc_in< bool > M43_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_bresp;
  sc_core::sc_in< bool > M43_AXI_bvalid;
  sc_core::sc_out< bool > M43_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M43_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M43_AXI_arprot;
  sc_core::sc_out< bool > M43_AXI_arvalid;
  sc_core::sc_in< bool > M43_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M43_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M43_AXI_rresp;
  sc_core::sc_in< bool > M43_AXI_rvalid;
  sc_core::sc_out< bool > M43_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_awprot;
  sc_core::sc_out< bool > M44_AXI_awvalid;
  sc_core::sc_in< bool > M44_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M44_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M44_AXI_wstrb;
  sc_core::sc_out< bool > M44_AXI_wvalid;
  sc_core::sc_in< bool > M44_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_bresp;
  sc_core::sc_in< bool > M44_AXI_bvalid;
  sc_core::sc_out< bool > M44_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M44_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M44_AXI_arprot;
  sc_core::sc_out< bool > M44_AXI_arvalid;
  sc_core::sc_in< bool > M44_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M44_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M44_AXI_rresp;
  sc_core::sc_in< bool > M44_AXI_rvalid;
  sc_core::sc_out< bool > M44_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_awprot;
  sc_core::sc_out< bool > M45_AXI_awvalid;
  sc_core::sc_in< bool > M45_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M45_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M45_AXI_wstrb;
  sc_core::sc_out< bool > M45_AXI_wvalid;
  sc_core::sc_in< bool > M45_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_bresp;
  sc_core::sc_in< bool > M45_AXI_bvalid;
  sc_core::sc_out< bool > M45_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M45_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M45_AXI_arprot;
  sc_core::sc_out< bool > M45_AXI_arvalid;
  sc_core::sc_in< bool > M45_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M45_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M45_AXI_rresp;
  sc_core::sc_in< bool > M45_AXI_rvalid;
  sc_core::sc_out< bool > M45_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_awprot;
  sc_core::sc_out< bool > M46_AXI_awvalid;
  sc_core::sc_in< bool > M46_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M46_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M46_AXI_wstrb;
  sc_core::sc_out< bool > M46_AXI_wvalid;
  sc_core::sc_in< bool > M46_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_bresp;
  sc_core::sc_in< bool > M46_AXI_bvalid;
  sc_core::sc_out< bool > M46_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M46_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M46_AXI_arprot;
  sc_core::sc_out< bool > M46_AXI_arvalid;
  sc_core::sc_in< bool > M46_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M46_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M46_AXI_rresp;
  sc_core::sc_in< bool > M46_AXI_rvalid;
  sc_core::sc_out< bool > M46_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_awprot;
  sc_core::sc_out< bool > M47_AXI_awvalid;
  sc_core::sc_in< bool > M47_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M47_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M47_AXI_wstrb;
  sc_core::sc_out< bool > M47_AXI_wvalid;
  sc_core::sc_in< bool > M47_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_bresp;
  sc_core::sc_in< bool > M47_AXI_bvalid;
  sc_core::sc_out< bool > M47_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M47_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M47_AXI_arprot;
  sc_core::sc_out< bool > M47_AXI_arvalid;
  sc_core::sc_in< bool > M47_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M47_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M47_AXI_rresp;
  sc_core::sc_in< bool > M47_AXI_rvalid;
  sc_core::sc_out< bool > M47_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_awprot;
  sc_core::sc_out< bool > M48_AXI_awvalid;
  sc_core::sc_in< bool > M48_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M48_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M48_AXI_wstrb;
  sc_core::sc_out< bool > M48_AXI_wvalid;
  sc_core::sc_in< bool > M48_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_bresp;
  sc_core::sc_in< bool > M48_AXI_bvalid;
  sc_core::sc_out< bool > M48_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M48_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M48_AXI_arprot;
  sc_core::sc_out< bool > M48_AXI_arvalid;
  sc_core::sc_in< bool > M48_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M48_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M48_AXI_rresp;
  sc_core::sc_in< bool > M48_AXI_rvalid;
  sc_core::sc_out< bool > M48_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_awprot;
  sc_core::sc_out< bool > M49_AXI_awvalid;
  sc_core::sc_in< bool > M49_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M49_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M49_AXI_wstrb;
  sc_core::sc_out< bool > M49_AXI_wvalid;
  sc_core::sc_in< bool > M49_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_bresp;
  sc_core::sc_in< bool > M49_AXI_bvalid;
  sc_core::sc_out< bool > M49_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<10> > M49_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M49_AXI_arprot;
  sc_core::sc_out< bool > M49_AXI_arvalid;
  sc_core::sc_in< bool > M49_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M49_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M49_AXI_rresp;
  sc_core::sc_in< bool > M49_AXI_rvalid;
  sc_core::sc_out< bool > M49_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_awprot;
  sc_core::sc_out< bool > M50_AXI_awvalid;
  sc_core::sc_in< bool > M50_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M50_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M50_AXI_wstrb;
  sc_core::sc_out< bool > M50_AXI_wvalid;
  sc_core::sc_in< bool > M50_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_bresp;
  sc_core::sc_in< bool > M50_AXI_bvalid;
  sc_core::sc_out< bool > M50_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<5> > M50_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<3> > M50_AXI_arprot;
  sc_core::sc_out< bool > M50_AXI_arvalid;
  sc_core::sc_in< bool > M50_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M50_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M50_AXI_rresp;
  sc_core::sc_in< bool > M50_AXI_rvalid;
  sc_core::sc_out< bool > M50_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,40,16,16,1,1,16,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,13,1,16,1,1,16,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M24_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M25_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M26_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M27_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M28_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M29_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M30_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M31_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M32_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M33_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M34_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M35_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M36_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M37_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M38_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M39_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M40_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M41_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M42_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M43_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M44_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M45_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M46_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M47_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M48_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,10,1,1,1,1,1,1>* mp_M49_AXI_transactor;
  xtlm::xaximm_xtlm2pin_t<32,5,1,1,1,1,1,1>* mp_M50_AXI_transactor;

  // Transactor stubs
  xtlm::xtlm_aximm_initiator_stub * M00_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M00_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M01_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M01_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M02_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M02_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M03_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M03_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M04_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M04_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M05_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M05_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M06_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M06_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M07_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M07_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M08_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M08_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M09_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M09_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M10_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M10_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M11_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M11_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M12_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M12_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M13_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M13_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M14_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M14_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M15_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M15_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M16_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M16_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M17_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M17_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M18_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M18_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M19_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M19_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M20_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M20_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M21_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M21_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M22_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M22_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M23_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M23_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M24_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M24_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M25_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M25_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M26_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M26_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M27_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M27_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M28_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M28_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M29_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M29_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M30_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M30_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M31_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M31_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M32_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M32_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M33_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M33_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M34_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M34_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M35_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M35_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M36_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M36_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M37_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M37_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M38_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M38_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M39_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M39_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M40_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M40_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M41_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M41_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M42_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M42_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M43_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M43_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M44_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M44_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M45_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M45_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M46_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M46_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M47_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M47_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M48_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M48_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M49_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M49_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M50_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M50_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * S00_AXI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * S00_AXI_transactor_target_wr_socket_stub;

  // Socket stubs

};
#endif // MTI_SYSTEMC
#endif // IP_DESIGN_1_AXI_SMC_0_H_
