/**
 This file contains an 'Intel Peripheral Driver' and is
 licensed for Intel CPUs and chipsets under the terms of your
 license agreement with Intel or your vendor.  This file may
 be modified by the user, subject to additional terms of the
 license agreement
**/
/**
@copyright
Copyright (c) 1999 - 2020 Intel Corporation. All rights reserved
This software and associated documentation (if any) is furnished
under a license and may only be used or copied in accordance
with the terms of the license. Except as permitted by such
license, no part of this software or documentation may be
reproduced, stored in a retrieval system, or transmitted in any
form or by any means without the express written consent of
Intel Corporation.

Module Name:
  PlatformInfoPei.c

Abstract:
  Platform Info PEIM to initialize Platform info and create Hob for Dxe use.
**/

#include <PlatformInfoPei.h>
#include <Library/PcdLib.h>
#include <Library/IoLib.h>
#include <Library/DebugLib.h>
#include <Library/HobLib.h>
#include <IndustryStandard/Pci30.h>
#include <Library/BaseMemoryLib.h>
#include <Library/PostCodeLib.h>
#include <Library/TimerLib.h>
#include <Library/PchCycleDecodingLib.h>
#include <PchAccess.h>
#include "SysControllerCommunicationLib.h"
#include <Library/GpioLib.h>
#include <GpioPinsSklH.h>
//#include <SaAccess.h>
//#include <CpuRegs.h>
//#include <Library/CpuPlatformLib.h>
#include <Ppi/Smbus.h>
#include <Ppi/CpuIo.h>
#include "SimicsDebug.h"
#include <Library/BiosIdLib.h>
#include <Library/MeFiaMuxLib.h>
#include <Library/PlatformCmosLib.h>
#include "PchAccess.h"
#include <Library/PchInfoLib.h>
#include <Register/PchRegsGpio.h>

#undef PCIEX_BASE_ADDRESS
#define PCIEX_BASE_ADDRESS (UINTN)PcdGet64 (PcdPciExpressBaseAddress)

#include <Library/MmPciLib.h>
//
// Definitions
//
#define STALL_PERIOD                10      // 10 microseconds
#define STALL_TIME                  1000000 // 1,000,000 microseconds = 1 second

GLOBAL_REMOVE_IF_UNREFERENCED TRIDENT_INFO mTridentInfo[] =
  {
    {
      TRIDENT_A1A3,TRIDENT_B1,
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x8,
          PCI_BIF_CTRL_x8
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19)
          },

          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
          },

          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        },
      },
    },
    {
      TRIDENT_A2A8,
      TRIDENT_B2,
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x2,
          PCI_BIF_CTRL_x2
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE19)
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE19)
          },

          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED ,FIA_PCIE_ROOT_PORT_7) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1 ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1 ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1 ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1 ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1 ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1 ,FIA_PCIE_ROOT_PORT_7)
          }

        }
      },
    },
    ///


    {
      TRIDENT_A1A3,TRIDENT_B3,
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x8,
          PCI_BIF_CTRL_x2x4
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19)
          },

          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }
      }
    },

    {
      TRIDENT_A4,TRIDENT_B4,
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x2,
          PCI_BIF_CTRL_x2
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19)
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }
      }
    },

    {
      TRIDENT_A5, TRIDENT_B5B7,
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x2,
          PCI_BIF_CTRL_x2
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE19),
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }
      }
    },

    {
      TRIDENT_A6A9, TRIDENT_B6,
      // pcie [0-7] sata [8-15] usb [16-19]
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x4,
          PCI_BIF_CTRL_x2
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19),
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }
      }
    },

    {
      TRIDENT_A7, TRIDENT_B5B7,
      // pcie [0-7] sata [8-19]
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x2,
          PCI_BIF_CTRL_x8
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE19)
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }
      }
    },


    {
      TRIDENT_A2A8, TRIDENT_B8,
      // pcie [0-4] sata [5] pcie[6] sata[7] usb [16-19]
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x2,
          PCI_BIF_CTRL_x2
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19)
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }
      }
    },

    {
      TRIDENT_A1A3, TRIDENT_B5B7,
      // pcie [0-4] sata [5-19]
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x8,
          PCI_BIF_CTRL_x8
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE19)
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }
      }
    },

    {
      TRIDENT_A1A3, TRIDENT_B6,
      // pcie [0-7] sata [8-15] usb [16-19]
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x8,
          PCI_BIF_CTRL_x8
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19)
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }
      }
    },

    {
      TRIDENT_A7, TRIDENT_B3,
      // pcie [0-13] sata [14-17] usb [18-19]
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x2,
          PCI_BIF_CTRL_x2
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19)
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }

      }
    },


    {
      TRIDENT_A6A9, TRIDENT_B8,
      // pcie [0-7] pcie[8] sata [9-15] usb [16-19]
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x4,
          PCI_BIF_CTRL_x2
        },
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19)
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }

      },
    },


    {
      TRIDENT_SIMICS_A, TRIDENT_SIMICS_B,
      {
        SKU_HSIO_20,
        {
          PCI_BIF_CTRL_x2,
          PCI_BIF_CTRL_x2
        },  //PcieBifCtr
        {
          {
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE04) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE05) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE07) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE08) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE10) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE12) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE14) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE16) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE18) |
            FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE19)
          },
          {
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
            FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
          },
          {
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
            FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
          }
        }
      }
    }
  };


GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mAspenCoveHsioConfig6[] =
  {
    //GPIO LOW
    {
      SKU_HSIO_06,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },
    //GPIO HIGH
    {
      SKU_HSIO_06,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mAspenCoveHsioConfig8[] =
  {
    //GPIO LOW
    {
      SKU_HSIO_08,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },
    //GPIO HIGH
    {
      SKU_HSIO_08,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mAspenCoveHsioConfig10[] =
  {
    //GPIO LOW
    {
      SKU_HSIO_10, {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },
    //GPIO HIGH
    {
      SKU_HSIO_10,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mAspenCoveHsioConfig20[] =
  {
    // pcie [0-3] sata [4-15] usb [16-19] Gpio3 Low
    //GPIO LOW
    {
      SKU_HSIO_20,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },
    // pcie [0-7] sata [8-19]             Gpio3 High
    //GPIO HIGH
    {
      SKU_HSIO_20,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x4
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mAspenCoveHsioConfig12[] =
  {
    //GPIO LOW
    {
      SKU_HSIO_12,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },
    //GPIO HIGH
    {
      SKU_HSIO_12,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mHarcuvarHsioConfig[] =
  {
    {
      SKU_HSIO_20,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x4
      }, //SKU HSIO 20 (pcie [0-15] sata [16-18] usb [19])
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },

    {
      SKU_HSIO_12,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      }, //SKU HSIO 12 (pcie [0-3, 8-9, 12-13] sata [16-18] usb [19])
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },

    {
      SKU_HSIO_10,
      {
        PCI_BIF_CTRL_x4,
        PCI_BIF_CTRL_x2
      }, //SKU HSIO 10 (pcie [0-3, 8-9, 12] sata [16-17] usb [19])
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,          FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },

    {
      SKU_HSIO_08,
      {
        PCI_BIF_CTRL_x2,
        PCI_BIF_CTRL_x2
      }, //SKU HSIO 8 (pcie [0-1, 8-9, 12] sata [16-17] usb [19])
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,          FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },

    {
      SKU_HSIO_06,
      {
        PCI_BIF_CTRL_x2,
        PCI_BIF_CTRL_x2
      }, //SKU HSIO 6 (pcie [0-1, 8, 12] sata [16] usb [19])
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,          FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mCarCreekModuleHsioConfig[] =
  {
    {
      SKU_HSIO_12,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2x4
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE14) | //X1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mCarCreekModuleHsioConfig2[] =
  {
    {
      SKU_HSIO_08,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x4x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mDelphiModuleHsioConfig[] =
  {
    {
      SKU_HSIO_20,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2x4
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,     FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE14) | //X1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,     FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,     FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mBigBugCreekHsioConfig[] =
  {
    {
      SKU_HSIO_12,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2x4
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mCormorantLakeHsioConfig[] =
  {
    {
      SKU_HSIO_20, {PCI_BIF_CTRL_x2, PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI, FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },

    {
      SKU_HSIO_12,
      {
        PCI_BIF_CTRL_x2,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED      ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED     ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED     ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED     ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED     ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED     ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED     ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED     ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },

    {
      SKU_HSIO_10,
      {
        PCI_BIF_CTRL_x2,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },
    {
      SKU_HSIO_08,
      {
        PCI_BIF_CTRL_x2,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    },

    {
      SKU_HSIO_06,
      {
        PCI_BIF_CTRL_x2,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }

  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mPineLakeHsioConfig[] =
  {
    {
      SKU_HSIO_20,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2x4
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) | //x1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE14) | //x1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
    ,
    {
      SKU_HSIO_12,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2x4
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) | //x1 6
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE14) | //x1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
    ,
    {
      SKU_HSIO_06,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2x4
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |//x1 4
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE12) |//x1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE14) |//x1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED    ,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED  ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED   ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

GLOBAL_REMOVE_IF_UNREFERENCED HSIO_INFORMATION mNanoHsioConfig[] =
  {
    {
      SKU_HSIO_20,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) | // s1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
    ,
    {
      SKU_HSIO_12,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) | // s1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
    ,
    {
      SKU_HSIO_10,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) | // s1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
    ,
    {
      SKU_HSIO_08,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) | // s1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
    ,
    {
      SKU_HSIO_06,
      {
        PCI_BIF_CTRL_x8,
        PCI_BIF_CTRL_x2
      },
      {
        {
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE00) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE01) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE02) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE03) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE04) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE05) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE06) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE07) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_PCIE,         FIA_LANE08) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE09) | // s1
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE10) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE11) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_SATA,         FIA_LANE12) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE13) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE14) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE15) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE16) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE17) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_DISCONNECTED, FIA_LANE18) |
          FIA_LANE_CONFIG(ME_FIA_MUX_LANE_XHCI,         FIA_LANE19)
        },
        {
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE04) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE05) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE06) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE07) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE08) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE09) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE10) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE11) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,    FIA_SATA_LANE12) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE13) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE14) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE15) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE16) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE17) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE18) |
          FIA_SATA_LANE_CONFIG(ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,FIA_SATA_LANE19)
        },
        {
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_ENABLED  ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_STATE,ME_FIA_PCIE_ROOT_PORT_DISABLED ,FIA_PCIE_ROOT_PORT_7) |

          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_0) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_1) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_2) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_3) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_X1           ,FIA_PCIE_ROOT_PORT_4) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_5) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_6) |
          FIA_PCIE_ROOT_PORT_CONFIG(ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL ,FIA_PCIE_ROOT_PORT_7)
        }
      }
    }
  };

/**
Routine Description:

  This functions tries to read the board ID via GPIO

Arguments:

  PlatformInfoHob - Pointer to Platform Info Hob

Returns:

  EFI_SUCCESS  - Good read
**/
EFI_STATUS
DetectBoardViaGpio (
  IN  CONST EFI_PEI_SERVICES  **PeiServices,
  OUT PLATFORM_INFO_HOB       *PlatformInfoHob
  )
{
  typedef union {
    struct {
      UINT32 IdBit0  : 1;
      UINT32 IdBit1  : 1;
      UINT32 IdBit2  : 1;
      UINT32 IdBit3  : 1;
      UINT32 IdBit4  : 1;
      UINT32 IdBit5  : 1;
      UINT32 NotUsed : 26;
    } IdBitStruct;
    UINT32 IdBitsDword;
  } BOARD_ID_STRUCT;

  BOARD_ID_STRUCT BoardIdStruct;
  UINT32          GpioInputValue;

  //
  // Board ID bit 5
  //
  GpioGetInputValue (SOUTH_GROUP0_CX_PRDY_N, &GpioInputValue);
  BoardIdStruct.IdBitStruct.IdBit5 = GpioInputValue;

  //
  // Board ID bit 4
  //
  GpioGetInputValue (SOUTH_GROUP0_DFX_SPARE4, &GpioInputValue);
  BoardIdStruct.IdBitStruct.IdBit4 = GpioInputValue;

  //
  // Board ID bit 3
  //
  GpioGetInputValue (SOUTH_GROUP0_DFX_SPARE3, &GpioInputValue);
  BoardIdStruct.IdBitStruct.IdBit3 = GpioInputValue;

  //
  // Board ID bit 2
  //
  GpioGetInputValue (SOUTH_GROUP0_DFX_SPARE2, &GpioInputValue);
  BoardIdStruct.IdBitStruct.IdBit2 = GpioInputValue;

  //
  // Board ID bit 1
  //
  GpioGetInputValue (SOUTH_DFX_DFX_PORT10, &GpioInputValue);
  BoardIdStruct.IdBitStruct.IdBit1 = GpioInputValue;

  //
  // Board ID bit 0
  //
  GpioGetInputValue (SOUTH_DFX_DFX_PORT9, &GpioInputValue);
  BoardIdStruct.IdBitStruct.IdBit0 = GpioInputValue;

  BoardIdStruct.IdBitsDword &= (UINT32)BOARD_ID_MASK_6BIT;
  PlatformInfoHob->BoardId = (BOARD_ID_LIST)BoardIdStruct.IdBitsDword;

  return EFI_SUCCESS;
}

EFI_STATUS
Enable_SMBUS(
  IN     UINT32 SMBusBarAddr,
  OUT    UINT32* SMBusOldAddr
)
{
    UINTN         SMBUSPciRegBase;
    if(SMBusOldAddr == NULL)
    {
        return EFI_INVALID_PARAMETER;
    }
    SMBUSPciRegBase = MmPciBase (
                      DEFAULT_PCI_BUS_NUMBER_PCH,
                      PCI_DEVICE_NUMBER_PCH_SMBUS,
                      PCI_FUNCTION_NUMBER_PCH_SMBUS
                      );
    *SMBusOldAddr = MmioRead32(SMBUSPciRegBase + R_PCH_SMBUS_BASE);

    //
    // Initialize I/O BAR
    //
    MmioWrite32(SMBUSPciRegBase + R_PCH_SMBUS_BASE, SMBusBarAddr);

    //
    // Enable the Smbus I/O Enable
    //
    MmioOr8 (SMBUSPciRegBase + PCI_COMMAND_OFFSET, EFI_PCI_COMMAND_IO_SPACE);

    //
    // Enable the Smbus host controller
    //
    MmioAndThenOr8 (
      SMBUSPciRegBase + R_PCH_SMBUS_HOSTC,
      (UINT8) (~(B_PCH_SMBUS_HOSTC_SMI_EN | B_PCH_SMBUS_HOSTC_I2C_EN)),
      B_PCH_SMBUS_HOSTC_HST_EN
      );

    return EFI_SUCCESS;
}
EFI_STATUS
Restore_SMBUS(
  IN     UINT32 SMBusBarAddr
)
{
    UINTN         SMBUSPciRegBase;
    SMBUSPciRegBase = MmPciBase (
                      DEFAULT_PCI_BUS_NUMBER_PCH,
                      PCI_DEVICE_NUMBER_PCH_SMBUS,
                      PCI_FUNCTION_NUMBER_PCH_SMBUS
                      );
    //
    // Restore Smbus device config
    // Disable the Smbus I/O Enable
    //
    MmioAnd8 (SMBUSPciRegBase + PCI_COMMAND_OFFSET, (UINT8)~EFI_PCI_COMMAND_IO_SPACE);

    //
    // Restore I/O BAR
    //
    MmioWrite32(SMBUSPciRegBase + R_PCH_SMBUS_BASE, SMBusBarAddr);

    //
    // Disable the Smbus host controller
    //
    MmioAnd8 (SMBUSPciRegBase + R_PCH_SMBUS_HOSTC, (UINT8)~B_PCH_SMBUS_HOSTC_HST_EN);
    return EFI_SUCCESS;
}
EFI_STATUS
I2CRead(
  IN      UINT16 SmBusBarAddr,
  IN      UINT8  SlaveAddress,
  IN      UINT8  Offset,
  IN      UINT8  Length,
  IN OUT  UINT8 *Buffer
 )
{
  UINT8     Data8;
  UINT8     Index;
  UINTN     StallIndex;
  UINTN     StallTries;

  StallTries = STALL_TIME;

  //
  // Clear Host Data Registers
  //
  IoWrite8(SmBusBarAddr + R_PCH_SMBUS_HD0, 0);
  IoWrite8(SmBusBarAddr + R_PCH_SMBUS_HD1, 0);
  IoWrite8(SmBusBarAddr + R_PCH_SMBUS_HBD, 0);

  for (StallIndex = 0; StallIndex < StallTries; StallIndex++) {
    //
    //  Check for transaction errors
    //
    Data8 = IoRead8 (SmBusBarAddr + R_PCH_SMBUS_HSTS);
    if (Data8 & (B_PCH_SMBUS_DERR | B_PCH_SMBUS_BERR | B_PCH_SMBUS_INTR | B_PCH_SMBUS_HBSY)) {
      //
      // Clear Status Register
      //
      IoWrite8 (SmBusBarAddr + R_PCH_SMBUS_HSTS, B_PCH_SMBUS_HSTS_ALL);
      MicroSecondDelay (STALL_PERIOD);
     } else {
       break;
     }
   }

  //
  // Check if we timed out waiting to Status bits to clear
  //
  if(StallIndex == StallTries) {
   return EFI_TIMEOUT;
  }

  //
  // Set Auxiliary Control register
  //
  IoWrite8 (SmBusBarAddr + R_PCH_SMBUS_AUXC, 0);

  //
  // Reset the pointer of the internal buffer
  //
  IoRead8 (SmBusBarAddr + R_PCH_SMBUS_HCTL);

  //
  // Set SMBus slave address for the device to send/receive from
  // For I2c Read the value written into bit 0 of the Transmit Slave
  // SMB_Base + 04h[Bit 0 - Direction bit] should be a don't care.
  //But do to LPT PCH still interpreting this bit, even for I2C reads,
  //we need to ensure it is set to 1=read. Otherwise, all I2C Reads
  //will be blocked, if target address is Ax.
  //
  IoWrite8 (SmBusBarAddr + R_PCH_SMBUS_TSA, (SlaveAddress | B_PCH_SMBUS_READ));

  //
  // Set Host Data 1 Register
  // Provide offset address to read since FRU is an EEPROM.
  //
  IoWrite8 (SmBusBarAddr + R_PCH_SMBUS_HD1, Offset);

  //
  // Set Control Register (Initiate Operation, Interrupt disabled)
  //
  IoWrite8 (SmBusBarAddr + R_PCH_SMBUS_HCTL, (UINT8) (V_PCH_SMBUS_SMB_CMD_IIC_READ + B_PCH_SMBUS_START));

  //
  // Read data from HD0 since this FRU is an I2C device instead of SMBUS.
  //
  for (Index = 0; Index < Length; Index++) {
    for (StallIndex = 0; StallIndex < StallTries; StallIndex++) {
      //
      //  Check for transaction errors
      //
      Data8 = IoRead8 (SmBusBarAddr + R_PCH_SMBUS_HSTS);
      if (Data8 & (B_PCH_SMBUS_DERR | B_PCH_SMBUS_BERR)) {
        return EFI_DEVICE_ERROR;
      } else {
        //
        // Check for transaction completed
        //
        Data8 = IoRead8 (SmBusBarAddr + R_PCH_SMBUS_HSTS);
        if (Data8 & B_PCH_SMBUS_BYTE_DONE_STS) {
          //
          // Read one byte of Data from Host Block Data Register
          //
          *(Buffer)  = IoRead8 (SmBusBarAddr + R_PCH_SMBUS_HBD);
          break;
        } else {
          MicroSecondDelay (STALL_PERIOD);
        }
      }
    }

    //
    // Check this read is the n-1 byte or first byte is the last byte
    //
    if(Index == (Length - 1)) {
      //
      // Set the Last Byte Bit in the Host Control Register
      //
      Data8 = IoRead8(SmBusBarAddr + R_PCH_SMBUS_HCTL);
      Data8 |= B_PCH_SMBUS_LAST_BYTE;
      IoWrite8 (SmBusBarAddr + R_PCH_SMBUS_HCTL, Data8);
    }

    //
    // Clear the Byte Done Status bit in the Host Status Register
    //
    IoWrite8 (SmBusBarAddr + R_PCH_SMBUS_HSTS, B_PCH_SMBUS_BYTE_DONE_STS);
    Buffer++;
  }

  //
  // Clear Status Registers and exit
  //
  IoWrite8 (SmBusBarAddr + R_PCH_SMBUS_HSTS, B_PCH_SMBUS_HSTS_ALL);

  return EFI_SUCCESS;
}

/**
Routine Description:

  This function initializes the Smbus Registers to perform I2C transaction to read
  Board Product Name from the FRU EEPROM.

Arguments:

  Buffer - Board Product Name read from FRU EEPROM.

Returns:

  Status - Status of the I2C transaction.
**/
EFI_STATUS
ReadFruDevice (
  UINT8 *Buffer
  )
{
  EFI_STATUS    Status;
  UINT16        SmBusBarAddr;
  UINT32        OrigBarValue;
  UINT8         FruDeviceAddress;
  UINT8         Offset;
  UINT8         Length;
  UINTN         SMBUSPciRegBase;
  UINT32        checkSum;
  UINT8         index;
  SmBusBarAddr = 0xEFA0;
  FruDeviceAddress = 0xAC;

  //
  // Temporary initialize SMBUS
  // Save I/O Bar to be restored later
  //
  
  return EFI_SUCCESS;   //G160-001(21)
  
  DEBUG((DEBUG_INFO, "ReadFru Device"));
  SMBUSPciRegBase = MmPciBase (
                    DEFAULT_PCI_BUS_NUMBER_PCH,
                    PCI_DEVICE_NUMBER_PCH_SMBUS,
                    PCI_FUNCTION_NUMBER_PCH_SMBUS
                    );
  OrigBarValue = MmioRead32(SMBUSPciRegBase + R_PCH_SMBUS_BASE);

  //
  // Initialize I/O BAR
  //
  MmioWrite16(SMBUSPciRegBase + R_PCH_SMBUS_BASE, SmBusBarAddr);

  //
  // Enable the Smbus I/O Enable
  //
  MmioOr8 (SMBUSPciRegBase + PCI_COMMAND_OFFSET, EFI_PCI_COMMAND_IO_SPACE);

  //
  // Enable the Smbus host controller
  //
  MmioAndThenOr8 (
    SMBUSPciRegBase + R_PCH_SMBUS_HOSTC,
    (UINT8) (~(B_PCH_SMBUS_HOSTC_SMI_EN | B_PCH_SMBUS_HOSTC_I2C_EN)),
    B_PCH_SMBUS_HOSTC_HST_EN
    );
    //Step 0.
    //Validating Header of the FRU
    //Computing checksum of header and assert if it is wrong
    Offset = 0x00;
    Length = 0x08;
    Status = I2CRead(SmBusBarAddr,
                     FruDeviceAddress,
                     Offset,
                     Length,
                     Buffer);
    checkSum=0;
    for (index=0; index<7; index++) {
      checkSum+=Buffer[index];
    }
    if ((UINT8)((checkSum%256)+Buffer[7])!=0){
     DEBUG((DEBUG_INFO, "FRU format is invalid \n"));
     ASSERT(FALSE);
    }
  //
  // Step 1.
  // Read the Board Info Area Starting offset located at
  // offset 0x03 in the Common Header section as per FRU spec.
  //
  Offset = 0x03;
  Length = 0x01;

  //
  // Read one byte to find the board information area offset.
  //
  Status = I2CRead(SmBusBarAddr,
                   FruDeviceAddress,
                   Offset,
                   Length,
                   Buffer);

  if(EFI_ERROR(Status) || (*Buffer == 0x0)) {
    Status = EFI_NOT_FOUND;
    goto Error;
  }

  //
  // Board Area Starting Offset (in multiples of 8 bytes).
  //
  Offset = *Buffer * 0x08;

  //
  // Step 2.
  // Read Board Manufacturer Size from the Board Info Area.
  //
  Offset += 6;
  Length = 0x01;

  Status = I2CRead(SmBusBarAddr,
                   FruDeviceAddress,
                   Offset,
                   Length,
                   Buffer);
  if(EFI_ERROR(Status) || (*Buffer == 0x0)) {
    Status = EFI_NOT_FOUND;
    goto Error;
  }

  //
  // Step 3.
  // Read Board Product Name Size from the Board Info Area.
  //
  Offset += (*Buffer & 0x3F) + 1;
  Length = 0x01;

  Status = I2CRead(SmBusBarAddr,
                   FruDeviceAddress,
                   Offset,
                   Length,
                   Buffer);

  if(EFI_ERROR(Status) || (*Buffer == 0x0)) {
    Status = EFI_NOT_FOUND;
    goto Error;
  }

  //
  // Step 4.
  // Read Board Product Name from the Board Info Area.
  //
  Offset += 1;
  Length = (*Buffer & 0x3F);
  ZeroMem ((VOID*)Buffer, Length);

  Status = I2CRead(SmBusBarAddr,
                   FruDeviceAddress,
                   Offset,
                   Length,
                   Buffer);
  if(EFI_ERROR(Status) || (*Buffer == 0x0)) {
    Status = EFI_NOT_FOUND;
    goto Error;
  }

Error:
  //
  // Restore Smbus device config
  // Disable the Smbus I/O Enable
  //
  MmioAnd8 (SMBUSPciRegBase + PCI_COMMAND_OFFSET, (UINT8)~EFI_PCI_COMMAND_IO_SPACE);

  //
  // Restore I/O BAR
  //
  MmioWrite32(SMBUSPciRegBase + R_PCH_SMBUS_BASE, OrigBarValue);

  //
  // Disable the Smbus host controller
  //
  MmioAnd8 (SMBUSPciRegBase + R_PCH_SMBUS_HOSTC, (UINT8)~B_PCH_SMBUS_HOSTC_HST_EN);

  return Status;
}

/**
Routine Description:

  Updates PlatformInfo hob with SV platform Information

Arguments:
  BoardId                   - BoardId ID as determined through the FRU.
  PlatformInfoHob           - PlatformInfoHob pointer with PlatformFlavor specified.

Returns:

  None
**/
VOID
UpdateSvPlatformInfo (
  IN  UINT16                      BoardId,
  OUT PLATFORM_INFO_HOB           *PlatformInfoHob
  )
{
  PlatformInfoHob->BoardId            = BoardId;
  PlatformInfoHob->BoardRev           = 0;
  PlatformInfoHob->PlatformGeneration = 0;
  PlatformInfoHob->EcPresent          = FALSE;
  PlatformInfoHob->BoardType          = BoardTypeSv;
}

/**
Routine Description:

  Update CRB Board information.

Arguments:
  PlatformInfoHob           - PlatformInfoHob pointer with PlatformFlavor specified.

Returns:

  None
**/
VOID
UpdateCrbPlatformInfo (
  IN UINT16 BoardId,
  OUT PLATFORM_INFO_HOB     *PlatformInfoHob
  )
{
    PlatformInfoHob->BoardId = BoardId;
    PlatformInfoHob->BoardType = BoardTypeCrb;
    PlatformInfoHob->BoardRev           = 0;
    PlatformInfoHob->PlatformGeneration = 0;
}

/**
Routine Description:

  This functions reads the FRU Device and updates the Platform Info Hob accordingly

Arguments:

  PlatformInfoHob - Pointer to Platform Info Hob

Returns:

  TRUE  - Board ID Found
  FALSE - Board ID Not Found
**/
BOOLEAN
DetectBoard (
  IN  CONST EFI_PEI_SERVICES  **PeiServices,
  OUT PLATFORM_INFO_HOB       *PlatformInfoHob
  )
{
  EFI_STATUS          Status;
  CHAR8               BoardName[SIZE_BOARD_NAME] = {0};
  BOOLEAN             BoardIdFound;
  UINT32              Data32;
  UINT32              Pulses;

  DEBUG ((EFI_D_INFO, __FUNCTION__" : Entry\n"));
  BoardIdFound = FALSE;

  #if defined DELPHI_SUPPORT
  AsciiStrCatS(BoardName, SIZE_BOARD_NAME, (CHAR8 *)"");
  UpdateSvPlatformInfo(BOARD_ID_Delphi,PlatformInfoHob);
  BoardIdFound = TRUE;
  PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
  PlatformInfoHob->PlatformType   = TypeTrad;
  AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "Delphi");
  DEBUG ((DEBUG_INFO, "    Delphi\n"));
  Status = EFI_SUCCESS;

  #else // DELPHI_SUPPORT
  //
  // Check  board via FRU EEPROM
  //
  Status = ReadFruDevice(BoardName);
  if (Status) {
    //
    // Re-attempting to Check  board via FRU EEPROM in case first attempt fails
    //
    Status = ReadFruDevice(BoardName);
  }

  if (Status) {
    //
    // Applies recovering process if second attempts fails
    //
    Data32 = MmioRead32(PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_DATA));
    DEBUG ((EFI_D_INFO, "\tPAD_CFG_DW0_SMB0_LEG_DATA = 0x%08x\tValue = 0x%08x\n",
      PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_DATA),
      MmioRead32(PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_DATA))));
    DEBUG ((EFI_D_INFO, "\tGPIORXSTATE = 0\n"));

    // Pass pins control from SMBus controller to the GPIO controller if the bus is stuck
    //
    Data32 = MmioRead32(PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_CLK));
    MmioAndThenOr32(PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_CLK),(UINT32)~B_PCH_GPIO_PAD_MODE,V_PCH_GPIO_PAD_MODE_GPIO);
    DEBUG ((EFI_D_INFO, "\tPAD_CFG_DW0_SMB0_LEG_CLK = 0x%08x\tValue = 0x%08x\n",
      PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_CLK),
      MmioRead32(PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_CLK))));
    DEBUG ((EFI_D_INFO, "\tSMBus Stuck. Recovering...\n"));

    // Sending 10 clock pulses to release the stuck byte
    //
    for (Pulses = 0; Pulses < 10; Pulses++) {
      MmioAndThenOr32(PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_CLK),(UINT32)~B_PCH_GPIO_TX_STATE,V_PCH_GPIO_TX_STATE_LOW);
      MicroSecondDelay (10);
      MmioAndThenOr32(PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_CLK),(UINT32)~B_PCH_GPIO_TX_STATE,V_PCH_GPIO_TX_STATE_HIGH);
      MicroSecondDelay (10);
    }

    // Restoring pins control to SMBus controller
    //
    MmioAndThenOr32(PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_CLK),(UINT32)~B_PCH_GPIO_PAD_MODE,(Data32 & B_PCH_GPIO_PAD_MODE));
    DEBUG ((EFI_D_INFO, "\tPAD_CFG_DW0_SMB0_LEG_CLK = 0x%08x\tValue = 0x%08x\n",
      PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_CLK),
      MmioRead32(PCH_PCR_ADDRESS(PID_GPIOCOM1, R_PAD_CFG_DW0_SMB0_LEG_CLK))));

    //
    // Re-attempting to Check  board via FRU EEPROM after applying the recovering process
    //
    Status = ReadFruDevice(BoardName);
  }

  if (!EFI_ERROR(Status)) {
    AsciiStrCatS(BoardName, SIZE_BOARD_NAME, (CHAR8 *)"");
    DEBUG((DEBUG_INFO, "Detect board::ReadFruDevice returned \"%a\"\n", BoardName));

    if (AsciiStrnCmp(&BoardName[0], "OSTRICH BAY-S", AsciiStrLen("OSTRICH BAY-S")) == 0) {
      UpdateSvPlatformInfo(BOARD_ID_OstrichBay,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "Ostrich Bay");
      DEBUG ((DEBUG_INFO, "    Ostrich Bay\n"));
    } else if (AsciiStrnCmp(&BoardName[0], "Ostrich", AsciiStrLen("Ostrich")) == 0) {
      UpdateSvPlatformInfo(BOARD_ID_OstrichBay,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "Ostrich Bay");
      DEBUG ((DEBUG_INFO, "    Ostrich Bay\n"));
    } else if (AsciiStrnCmp(&BoardName[0], "ASPEN COVE", AsciiStrLen("Aspen Cove")) == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_AspenCove,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "AspenCove");
      DEBUG ((DEBUG_INFO, "    Aspen Cove\n"));
    } else if (AsciiStriCmp(&BoardName[0], "HARCUVAR") == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_Harcuvar,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "Harcuvar");
      DEBUG ((DEBUG_INFO, "    Harcuvar\n"));
    } else if (AsciiStriCmp(&BoardName[0], "CAR CREEK MODULE") == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_CarCreekModule,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "Car Creek Module");
      DEBUG ((DEBUG_INFO, "    CarCreekModule\n"));
    } else if (AsciiStriCmp(&BoardName[0], "CAR CREEK MODULE 2") == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_CarCreekModule2,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName , SIZE_BOARD_NAME, "Car Creek Module 2");
      DEBUG ((DEBUG_INFO, "    CarCreekModule 2\n"));
    } else if (AsciiStriCmp(&BoardName[0], "BIG BUG CREEK") == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_BigBugCreek,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "Big Bug Creek");
      DEBUG ((DEBUG_INFO, "    Big Bug Creek\n"));
    } else if (AsciiStrnCmp(&BoardName[0], "CORMORANTLAKE", AsciiStrLen("CormorantLake")) == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_CormorantLake,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "CormorantLake");
      DEBUG ((DEBUG_INFO, "    Cormorant Lake\n"));
    } else if (AsciiStrnCmp(&BoardName[0], "PINELAKE-B", AsciiStrLen("PINELAKE-B")) == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_PineLakeB,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "PineLake-B");
      DEBUG ((DEBUG_INFO, "   Pine Lake B\n"));
    } else if (AsciiStrnCmp(&BoardName[0], "MINNEHAHA", AsciiStrLen("MINNEHAHA")) == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_Minnehaha,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "Minnehaha");
      DEBUG ((DEBUG_INFO, "    Minnehaha\n"));
    } else if (AsciiStrnCmp(&BoardName[0], "PINELAKE", AsciiStrLen("PINELAKE")) == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_PineLake,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, BOARD_NAME_SIZE, "PineLake");
      DEBUG ((DEBUG_INFO, "   Pine Lake\n"));
    } else if (AsciiStrnCmp(&BoardName[0], "NANO", AsciiStrLen("NANO")) == 0) {
      UpdateCrbPlatformInfo(BOARD_ID_Nano,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, BOARD_NAME_SIZE, "Nano");
      DEBUG ((DEBUG_INFO, "   Nano\n"));
    } else {
      //
      // Invalid  Board
      //
      BoardIdFound = FALSE;
      ((**PeiServices).CpuIo->IoWrite16) ( PeiServices,(**PeiServices).CpuIo,0x80,ERROR_CODE_INVALID_SV_BOARD);
      DEBUG((DEBUG_ERROR, "Board ID not found in FRU\n"));
    }
  }
  #endif  // DELPHI_SUPPORT
  DEBUG ((EFI_D_INFO, __FUNCTION__" : Exit\n"));
//G160-001(21) - start
      UpdateCrbPlatformInfo(BOARD_ID_Harcuvar,PlatformInfoHob);
      BoardIdFound = TRUE;
      PlatformInfoHob->PlatformFlavor = FlavorMicroserver;
      PlatformInfoHob->PlatformType   = TypeTrad;
      AsciiStrCatS(PlatformInfoHob->BoardName, SIZE_BOARD_NAME, "Harcuvar");
      DEBUG ((DEBUG_INFO, "    Harcuvar\n"));
//G160-001(21) - end
  return BoardIdFound;
}

/**
Routine Description:

  Find the HSIO table entry for the SKU and updates the Platform Info Hob accordingly
  If there is not an entry for the SKU, set update Platform Info Hob with the first
  entry in the table and return EFI_UNSUPPORTED.

Arguments:

  SkuNumLanesSupported - Number of lanes supported by the SKU
  NumberOfEntries      - Number of entries in the HSIO table
  FiaHsioConfig        - Pointer to the HSIO table
  PlatformInfoHob      - Pointer to Platform Info Hob

Returns:

  EFI_SUCCESS     - Entry found
  EFI_UNSUPPORTED - Entry not found
**/
EFI_STATUS
GetFiaHsioInfo (
  IN  UINT16                    SkuNumLanesSupported,
  IN  UINT8                     NumberOfEntries,
  IN  HSIO_INFORMATION          *FiaHsioConfig,
  OUT PLATFORM_INFO_HOB         *PlatformInfoHob
  )
{
  UINT8             Entry;

  for(Entry = 0; Entry < NumberOfEntries; Entry++) {
    if(SkuNumLanesSupported == FiaHsioConfig[Entry].NumLanesSupported) {
      PlatformInfoHob->FiaHsioInfo = FiaHsioConfig[Entry];
      DEBUG ((DEBUG_INFO, "FiaHsioConfig found\n"));
        return EFI_SUCCESS;
      }
  }
  // No entry found for SkuNumLanesSupported
  // set to first entry HSIO_INFORMATION table
  DEBUG ((DEBUG_INFO, "FiaHsioConfig not found, setting to first entry\n"));
  PlatformInfoHob->FiaHsioInfo = FiaHsioConfig[0];
  return EFI_UNSUPPORTED;
}

/**
Routine Description:

  This routine detect platform info and create a GUID Hob storing it.
Arguments:

  FfsHeader    -  Pointer to Firmware File System file header.
  PeiServices  -  General purpose services available to every PEIM.

Returns:

  EFI_SUCCESS  -  PEIM has completed successfully, HOB is created.
  Others       -  All other error conditions encountered result in an ASSERT.
**/
EFI_STATUS
PlatformInfoPeiInit (
  IN EFI_PEI_FILE_HANDLE       FileHandle,
  IN CONST EFI_PEI_SERVICES    **PeiServices
  )
{
  EFI_STATUS          Status;
  PLATFORM_INFO_HOB   PlatformInfoHob;
  BOOLEAN             BoardIdFound;
  ME_FIA_CONFIG       MeFiaConfig;
  UINT16              LpcIoe;
  UINT16              LpcIoeOrg;
  UINTN               LpcBaseAddress;
  EFI_PEI_CPU_IO_PPI  *CpuIo;
  EFI_PEI_STALL_PPI   *StallPpi;
  VOID                *Hob;
  UINT32              Count;
  UINT8               ValidTridentConfig = 0;
  UINT32              Gpio0Value = 0;
  UINT32              SkuNumLanes = 0;
  UINT32              Data32;
  UINT32              PchPwrmBase;
  UINTN               PmcBaseAddress;
  DEBUG ((EFI_D_INFO, __FUNCTION__" : Entry\n"));
  Status = EFI_SUCCESS;

  ZeroMem (
    &PlatformInfoHob,
    sizeof (PlatformInfoHob)
    );

  //
  // Enable LPC IO decode temporarily for SIO access
  //
  LpcBaseAddress = MmPciBase (
                    DEFAULT_PCI_BUS_NUMBER_PCH,
                    PCI_DEVICE_NUMBER_PCH_LPC,
                    PCI_FUNCTION_NUMBER_PCH_LPC
                    );
  LpcIoeOrg = MmioRead16 (LpcBaseAddress + R_PCH_LPC_IOE);
  LpcIoe = LpcIoeOrg | B_PCH_LPC_IOE_ME2;
  PchLpcIoEnableDecodingSet (LpcIoe);

  IoWrite8 (PILOT3_CONFIG_INDEX, PILOT3_ENTERCFG_VALUE); // Enter Config
  if (IoRead8 (PILOT3_CONFIG_INDEX) != 0xFF) {
    //
    // Check ID for SIO PILOT3
    //
    IoWrite8 (PILOT3_CONFIG_INDEX, PILOT3_DEV_ID_REG);
    if (IoRead8 (PILOT3_CONFIG_DATA) == PILOT3_DEV_ID) {
      Status = TRUE;
    }
  }
  IoWrite8 (PILOT3_CONFIG_INDEX, PILOT3_EXITCFG_VALUE); // Exit Config
  //
  // This disables decoding on the LPC for the super I/O
  //
  PchLpcIoEnableDecodingSet (LpcIoeOrg);

  //
  // Get Platform Info and fill the Hob
  //
  PlatformInfoHob.RevisonId = PLATFORM_INFO_HOB_REVISION;
  PlatformInfoHob.BoardId   = BoardIdUnknown1;;
  PlatformInfoHob.BoardType = BoardTypeMax;
  PlatformInfoHob.EcPresent = FALSE;

  //
  // Check EC Presence
  //
  CpuIo  = (**PeiServices).CpuIo;
  Status = (*PeiServices)->LocatePpi (PeiServices, &gEfiPeiStallPpiGuid, 0, NULL, &StallPpi);
  ASSERT_EFI_ERROR ( Status);

  Count = 0;

  //
  // See if we can detect board ID by reading FRU
  //
  BoardIdFound = DetectBoard (PeiServices, &PlatformInfoHob);

  //
  // Else see if we can get the board ID via GPIO
  //
  if (BoardIdFound == FALSE) {
    Status = DetectBoardViaGpio (PeiServices, &PlatformInfoHob);

    if (!EFI_ERROR(Status)) {
      if (PlatformInfoHob.BoardId == BOARD_ID_BirdKey) {
        UpdateCrbPlatformInfo (BOARD_ID_BirdKey, &PlatformInfoHob);
        PlatformInfoHob.PlatformFlavor = FlavorMicroserver;
        PlatformInfoHob.PlatformType   = TypeTrad;
        AsciiStrCatS (PlatformInfoHob.BoardName, BOARD_NAME_SIZE, "Bird Key");
        BoardIdFound = TRUE;
      }
    }
  }

  PlatformInfoHob.EcPresent = FALSE;
  if (PchStepping() == PchHB0 && PlatformInfoHob.BoardId != BOARD_ID_AspenCove) {
    ///
    /// Check if PCH PWRM Base has been set
    ///
    Status = PchPwrmBaseGet (&PchPwrmBase);
    ASSERT (PchPwrmBase != 0);

    PmcBaseAddress = MmPciBase (
                         DEFAULT_PCI_BUS_NUMBER_PCH,
                         PCI_DEVICE_NUMBER_PCH_PMC,
                         PCI_FUNCTION_NUMBER_PCH_PMC
                         );
    Data32 = MmioRead32 (PmcBaseAddress + R_PCH_PMC_GEN_PMCON_B);
    DEBUG ((EFI_D_INFO, "\tGEN_PMCON_B = 0x%08x\tValue = 0x%08x\n",PmcBaseAddress + R_PCH_PMC_GEN_PMCON_B,MmioRead32 (PmcBaseAddress + R_PCH_PMC_GEN_PMCON_B)));

    if (!(Data32 & B_PCH_PMC_GEN_PMCON_B_RTC_PWR_STS)) {
      Data32 = MmioRead32(PchPwrmBase + R_PCH_PWRM_124);
      DEBUG ((EFI_D_INFO, "\tGBLRST_CAUSE0 = 0x%08x\tValue = 0x%08x\n",PchPwrmBase + R_PCH_PWRM_124,MmioRead32 (PchPwrmBase + R_PCH_PWRM_124)));
      if((Data32 & (BIT11 | BIT12)) > 0) {
        DEBUG ((EFI_D_INFO, "\tGBLRST_CAUSE1 = 0x%08x\tValue = 0x%08x\n",PchPwrmBase + R_PCH_PWRM_128,MmioRead32 (PchPwrmBase + R_PCH_PWRM_128)));
        DEBUG ((EFI_D_INFO, "\tSPD RTC Reset WA enabled\n"));
        DEBUG ((DEBUG_INFO, "\tRequesting Global Reset...\n"));
        //
        //Performs a global reset.
        //
        MmioOr32(MmPciBase (DEFAULT_PCI_BUS_NUMBER_PCH, PCI_DEVICE_NUMBER_PCH_PMC,
                  PCI_FUNCTION_NUMBER_PCH_PMC) + R_PCH_PMC_ETR3, (UINT32)B_PCH_PMC_ETR3_CF9GR);
        IoWrite8 ((UINTN) R_PCH_RST_CNT, V_PCH_RST_CNT_FULLRESET);
        ASSERT (0);
      }
    }
  }

  //
  // Default FIA MUX configuration
  // After first flash of IFWI Image,
  // this config comes from SoftStraps
  //
#if !defined(CAR_LAKE_SUPPORT)
  Status = MeFiaMuxConfigGet(&MeFiaConfig, &SkuNumLanes);
  if (EFI_ERROR(Status)) {
    DEBUG((DEBUG_INFO, "MeFiaMuxConfigGet failed to detect SKU\n"));
  }
#else
  SkuNumLanes = SKU_HSIO_20;
#endif //SV_HOOKS

  DEBUG ((DEBUG_INFO, "SKU HSIO Lanes %d\n", SkuNumLanes));
  if (PEI_IN_SIMICS) {
       PlatformInfoHob.TridentIdA = TRIDENT_SIMICS_A;
       PlatformInfoHob.TridentIdB = TRIDENT_SIMICS_B;
   }

  if (PlatformInfoHob.BoardId == BOARD_ID_OstrichBay && !PEI_IN_SIMICS) {
      DetectTridentIds(&PlatformInfoHob);
  } else if (PlatformInfoHob.BoardId == BOARD_ID_AspenCove) {
    GpioGetInputValue(NORTH_ALL_GPIO_0, &Gpio0Value);
    DEBUG((DEBUG_INFO, "Reading GPIO 0 to get AspenCove Configuration\n"));
     if (Gpio0Value == 0) {
         //SATA
         switch(SkuNumLanes)
         {
         case SKU_HSIO_06:
           PlatformInfoHob.FiaHsioInfo = mAspenCoveHsioConfig6[0];
           DEBUG ((DEBUG_INFO, "Aspen Cove SATA configured HSIO 6 lane SKU - SATA\n"));
           break;
         case SKU_HSIO_08:
           PlatformInfoHob.FiaHsioInfo = mAspenCoveHsioConfig8[0];
           DEBUG ((DEBUG_INFO, "Aspen Cove SATA configured HSIO 8 lane SKU - SATA\n"));
           break;
         case SKU_HSIO_10:
           PlatformInfoHob.FiaHsioInfo = mAspenCoveHsioConfig10[0];
           DEBUG ((DEBUG_INFO, "Aspen Cove SATA configured HSIO 10 lane SKU - SATA\n"));
           break;
         case SKU_HSIO_12:
           PlatformInfoHob.FiaHsioInfo = mAspenCoveHsioConfig12[0];
           DEBUG ((DEBUG_INFO, "Aspen Cove SATA configured HSIO 12 lane SKU - SATA\n"));
           break;
         case SKU_HSIO_20:
           PlatformInfoHob.FiaHsioInfo = mAspenCoveHsioConfig20[0];
           DEBUG ((DEBUG_INFO, "Aspen Cove SATA configured HSIO 20 lane SKU - SATA\n"));
           break;
         default:
           break;
         }
     } else {
         //PCIE
         switch(SkuNumLanes) {
         case SKU_HSIO_06:
           PlatformInfoHob.FiaHsioInfo = mAspenCoveHsioConfig6[1];
           DEBUG ((DEBUG_INFO, "Aspen Cove PCIE configured HSIO 6 lane SKU - SATA\n"));
           break;
         case SKU_HSIO_08:
           PlatformInfoHob.FiaHsioInfo = mAspenCoveHsioConfig8[1];
           DEBUG ((DEBUG_INFO, "Aspen Cove PCIE configured HSIO 8 lane SKU - SATA\n"));
           break;
         case SKU_HSIO_10:
           PlatformInfoHob.FiaHsioInfo = mAspenCoveHsioConfig10[1];
           DEBUG ((DEBUG_INFO, "Aspen Cove PCIE configured HSIO 10 lane SKU - SATA\n"));
           break;
         case SKU_HSIO_12:
           PlatformInfoHob.FiaHsioInfo = mAspenCoveHsioConfig12[1];
           DEBUG ((DEBUG_INFO, "Aspen Cove PCIE configured HSIO 12 lane SKU - PCIE\n"));
           break;
         case SKU_HSIO_20:
           PlatformInfoHob.FiaHsioInfo= mAspenCoveHsioConfig20[1];
           DEBUG ((DEBUG_INFO, "Aspen Cove PCIE configured HSIO 20 lane SKU - PCIE\n"));
           break;
         default:
           break;
         }
     }
  } else if (PlatformInfoHob.BoardId == BOARD_ID_Harcuvar) {
    Status = GetFiaHsioInfo(
        (UINT16)SkuNumLanes,
        (UINT8)(sizeof(mHarcuvarHsioConfig)/sizeof(HSIO_INFORMATION)),
        mHarcuvarHsioConfig,
        &PlatformInfoHob);
  } else if (PlatformInfoHob.BoardId == BOARD_ID_CormorantLake) {
    Status = GetFiaHsioInfo(
        (UINT16)SkuNumLanes,
        (UINT8)(sizeof(mCormorantLakeHsioConfig)/sizeof(HSIO_INFORMATION)),
        mCormorantLakeHsioConfig,
        &PlatformInfoHob);
  } else if ((PlatformInfoHob.BoardId == BOARD_ID_PineLake) || (PlatformInfoHob.BoardId == BOARD_ID_PineLakeB)) {
    Status = GetFiaHsioInfo(
        (UINT16)SkuNumLanes,
        (UINT8)(sizeof(mPineLakeHsioConfig)/sizeof(HSIO_INFORMATION)),
        mPineLakeHsioConfig,
        &PlatformInfoHob);
  } else if (PlatformInfoHob.BoardId == BOARD_ID_CarCreekModule) {
    Status = GetFiaHsioInfo(
        (UINT16)SkuNumLanes,
        (sizeof(mCarCreekModuleHsioConfig)/sizeof(HSIO_INFORMATION)),
        mCarCreekModuleHsioConfig,
        &PlatformInfoHob);
  }else if (PlatformInfoHob.BoardId == BOARD_ID_CarCreekModule2) {
    Status = GetFiaHsioInfo(
        (UINT16)SkuNumLanes,
        (sizeof(mCarCreekModuleHsioConfig2)/sizeof(HSIO_INFORMATION)),
        mCarCreekModuleHsioConfig2,
        &PlatformInfoHob);
  } else if (PlatformInfoHob.BoardId == BOARD_ID_Delphi) {
    Status = GetFiaHsioInfo(
        (UINT16)SkuNumLanes,
        (sizeof(mDelphiModuleHsioConfig)/sizeof(HSIO_INFORMATION)),
        mDelphiModuleHsioConfig,
        &PlatformInfoHob);
  } else if (PlatformInfoHob.BoardId == BOARD_ID_BigBugCreek) {
    Status = GetFiaHsioInfo(
        (UINT16)SkuNumLanes,
        (sizeof(mBigBugCreekHsioConfig)/sizeof(HSIO_INFORMATION)),
        mBigBugCreekHsioConfig,
        &PlatformInfoHob);
  } else if (PlatformInfoHob.BoardId == BOARD_ID_Nano) {
    Status = GetFiaHsioInfo(
        (UINT16)SkuNumLanes,
        (UINT8)(sizeof(mNanoHsioConfig)/sizeof(HSIO_INFORMATION)),
        mNanoHsioConfig,
        &PlatformInfoHob);
  }
  if (EFI_ERROR(Status)) {
    DEBUG ((DEBUG_INFO, "Unsupported SKU, use default FiaMuxConfig from SPS ME FW\n"));
    CopyMem(&PlatformInfoHob.FiaHsioInfo.FiaConfig, &MeFiaConfig, sizeof(ME_FIA_CONFIG));
  }
  CopyMem(&PlatformInfoHob.FiaHsioInfo.FiaConfig, &MeFiaConfig, sizeof(ME_FIA_CONFIG)); //G160-004(15)
  for (Count = 0; Count < sizeof(mTridentInfo) / sizeof(TRIDENT_INFO); Count++)
  {
      if(mTridentInfo[Count].TridentIdA == PlatformInfoHob.TridentIdA &&
         mTridentInfo[Count].TridentIdB == PlatformInfoHob.TridentIdB )
      {
          PlatformInfoHob.FiaHsioInfo = mTridentInfo[Count].HsioInfo;
          ValidTridentConfig = 1;
          break;
      }
  }
  //Only Ostrich Bay has Tridents
  if (PlatformInfoHob.BoardId == BOARD_ID_OstrichBay && ValidTridentConfig == 0)
  {
      DEBUG ((DEBUG_INFO, "Platform Trident/Configuration is invalid\n"));
      ASSERT(FALSE);
  }


  if(!PEI_IN_SIMICS)
  {
      DetectMfgMode(&PlatformInfoHob);
      DetectNvClear(&PlatformInfoHob);
      DetectDebugMode(&PlatformInfoHob);
  }


  if ( PlatformInfoHob.BoardType == BoardTypeCrb ) {
    DEBUG ((EFI_D_INFO, "Crb Board detected\n"));
  } else {
    DEBUG ((EFI_D_INFO, "SV Board detected\n"));
  }


  DEBUG ((DEBUG_INFO, "Platform Information:\n"));
  DEBUG ((DEBUG_INFO, "PlatformType: %x\n", PlatformInfoHob.PlatformType));
  DEBUG ((DEBUG_INFO, "PlatformFlavor: %x\n", PlatformInfoHob.PlatformFlavor));
  DEBUG ((DEBUG_INFO, "BoardID: 0x%x\n", PlatformInfoHob.BoardId));
  DEBUG ((DEBUG_INFO, "BoardRev: %x\n", PlatformInfoHob.BoardRev));
  DEBUG ((DEBUG_INFO, "BoardType: %x\n", PlatformInfoHob.BoardType));
  DEBUG ((DEBUG_INFO, "PlatformGeneration: %x\n", PlatformInfoHob.PlatformGeneration));
  DEBUG((DEBUG_INFO, "NV_CLEAR: %x\n", PlatformInfoHob.NvClear));
  DEBUG((DEBUG_INFO, "MFG_MODE: %x\n", PlatformInfoHob.MfgMode));
  DEBUG((DEBUG_INFO, "DfxAdvDebugJumper: %x\n", PlatformInfoHob.GpioExp44.ADV_DBG_DFX));
  DEBUG((DEBUG_INFO, "NumLanesSupported: %x\n", PlatformInfoHob.FiaHsioInfo.NumLanesSupported));
  DEBUG((DEBUG_INFO, "MuxConfiguration %lx\n", PlatformInfoHob.FiaHsioInfo.FiaConfig.MuxConfiguration.MeFiaMuxLaneConfig));
  DEBUG((DEBUG_INFO, "PcieRootPortsConfiguration %lx\n", PlatformInfoHob.FiaHsioInfo.FiaConfig.PcieRootPortsConfiguration.MeFiaPcieRootPortsConfig));
  DEBUG((DEBUG_INFO, "SataLaneConfiguration %lx\n", PlatformInfoHob.FiaHsioInfo.FiaConfig.SataLaneConfiguration.MeFiaSataLaneConfig));

  //
  //Check battery info
  //
  if (!CheckCmosBatteryStatus ()) {
    PlatformInfoHob.RtcWeak = 1;
  }else{
    PlatformInfoHob.RtcWeak = 0;
  }

  //
  //Ignore battery info for Aspencove
  //
  if((PlatformInfoHob.BoardId == BOARD_ID_AspenCove) || (PlatformInfoHob.BoardId == BOARD_ID_Nano) ||
    (PlatformInfoHob.BoardId == BOARD_ID_Delphi)){
    PlatformInfoHob.RtcWeak = 0;
  }

  //
  // Halt the system if BoardID unknown
  //
  if(PlatformInfoHob.BoardId == BoardIdUnknown1) {
    UINT32 code = 0;

    switch(PlatformInfoHob.BoardType) {
      case BoardTypeCrb:
        code = 0xBD10;
        break;
      case BoardTypeSv:
        code = 0xBD20;
        break;
      default:
        code = 0xBD30;
        break;
    }
    DEBUG ((DEBUG_ERROR, "Platform BoardID unknown, set PostCode=0x%x and halt the system !\n", code));

    PostCode (code);
    CpuDeadLoop ();
  }

  //
  // Build HOB for setup memory information
  //

  Hob = BuildGuidDataHob (
          &gPlatformInfoHobGuid,
          &(PlatformInfoHob),
          sizeof (PLATFORM_INFO_HOB)
        );
  if (Hob == NULL) {

    //
    // Cannot Build HOB
    //

    ASSERT_EFI_ERROR (EFI_INVALID_PARAMETER);
  }
  DEBUG ((EFI_D_INFO, __FUNCTION__" : Exit\n"));

  return EFI_SUCCESS;
}

EFI_STATUS
DetectTridentIds (
   IN OUT PLATFORM_INFO_HOB  *PlatformInfoHob
)
{
    UINT32 Data32;
    UINT32 SMBusBarAddr;
    UINT32 SMBusOrigAddr;
    SMBusBarAddr = 0xEFA0;
    
    return EFI_SUCCESS; //G160-001(21)
    
    Enable_SMBUS(SMBusBarAddr, &SMBusOrigAddr);
    DEBUG((DEBUG_INFO, "Reading Trident ID A\n"));
    SysCtrlReadDword(R_SYSCTRL_TRIDENT_ID_A,&Data32);
    PlatformInfoHob->TridentIdA = (UINT8)(Data32 & 0xFF);
    DEBUG((DEBUG_INFO, "    Trident ID A: 0x%x\n", Data32 & 0xFF));
    DEBUG((DEBUG_INFO, "Reading Trident ID B\n"));
    SysCtrlReadDword(R_SYSCTRL_TRIDENT_ID_B,&Data32);
    PlatformInfoHob->TridentIdB = (UINT8)(Data32 & 0xFF);
    DEBUG((DEBUG_INFO, "    Trident ID B: 0x%x\n", Data32 & 0xFF));
    Restore_SMBUS(SMBusOrigAddr);
    return EFI_SUCCESS;
}

EFI_STATUS
DetectDebugMode (
   IN OUT PLATFORM_INFO_HOB *PlatformInfoHob
)
{
    EFI_STATUS Status = EFI_SUCCESS;
    UINT32  GpioStatus;
    UINT32  Data32;
    UINT32  SMBusOrigAddr;
    UINT32  SMBusBarAddr;

    SMBusBarAddr = 0xEFA0;
    if(PlatformInfoHob->BoardId == BOARD_ID_OstrichBay)
    {
        //In OstrichBay GPIO Expander has inversed polarity
        Enable_SMBUS(SMBusBarAddr, &SMBusOrigAddr);
        SysCtrlReadDword(R_SYSCTRL_GPIO_EXP,&Data32);
    PlatformInfoHob->GpioExp44.ADV_DBG_DFX = (~Data32) & 0x8 ? 1 : 0;;
        DEBUG((DEBUG_INFO, "    R_SYSCTRL_GPIO_EXP: 0x%x\n", Data32 & 0xFF));

        Restore_SMBUS(SMBusOrigAddr);
    } else
    {
    Status = GpioGetInputValue(SOUTH_GROUP0_CTBTRIGOUT, &GpioStatus);
        PlatformInfoHob->GpioExp44.ADV_DBG_DFX = GpioStatus & 0x1;
    DEBUG((DEBUG_INFO, "    SOUTH_GROUP0_CTBTRIGOUT: 0x%x\n", GpioStatus));
    }
    return Status;
}

EFI_STATUS
DetectMfgMode (
   IN OUT PLATFORM_INFO_HOB *PlatformInfoHob
)
{
    EFI_STATUS Status = EFI_SUCCESS;
    UINT32  GpioStatus;
    UINT32  Data32;
    UINT32  SMBusOrigAddr;
    UINT32  SMBusBarAddr;

    SMBusBarAddr = 0xEFA0;
    if(PlatformInfoHob->BoardId == BOARD_ID_OstrichBay)
    {
        //In OstrichBay GPIO Expander has inversed polarity
        Enable_SMBUS(SMBusBarAddr, &SMBusOrigAddr);

        SysCtrlReadDword(R_SYSCTRL_GPIO_EXP,&Data32);
        PlatformInfoHob->MfgMode = (~Data32) & 0x10 ;
        DEBUG((DEBUG_INFO, "    MfgMode Read: 0x%x\n", Data32 & 0xFF));
        Restore_SMBUS(SMBusOrigAddr);
    } else if (PlatformInfoHob->BoardId == BOARD_ID_Delphi) {
    // Delphi board does not have a jumper to determine if
    // manufacturing settings need to be used
    PlatformInfoHob->MfgMode = (UINT8)0;
  } else
    {
        Status = GpioGetInputValue(SOUTH_GROUP1_GPIO_10, &GpioStatus);  //ESPI_CS1_N Pin
        DEBUG((DEBUG_INFO, "    MfgMode GPIO Read: 0x%x\n", GpioStatus));
        PlatformInfoHob->MfgMode = (UINT8)GpioStatus;
    }
    return Status;
}

EFI_STATUS
DetectNvClear(
   IN OUT PLATFORM_INFO_HOB *PlatformInfoHob
)
{
    EFI_STATUS Status = EFI_NOT_FOUND;
    UINT32        SMBusBarAddr;
    UINT32        SMBusOrigAddr;
    UINT8         IoExpanderAddr;
    UINT8         IoExpanderData;
    UINT32        GpioStatus;
    UINT32        Data32;

    SMBusBarAddr = 0xEFA0;
    IoExpanderAddr = 0x44;


    if(PlatformInfoHob->BoardId == BOARD_ID_AspenCove)
    {
        Status = GpioGetInputValue(NORTH_ALL_NCSI_TXD1, &GpioStatus);
        ASSERT_EFI_ERROR(Status);
        PlatformInfoHob->NvClear = !(UINT8)(GpioStatus & 0x1);
        DEBUG((DEBUG_INFO, "    NVCLEAR GPIO Read: 0x%x\n", GpioStatus));
        Status = EFI_SUCCESS;

    } else if (PlatformInfoHob->BoardId == BOARD_ID_OstrichBay)
    {
        //In OstrichBay GPIO Expander has inversed polarity
        Enable_SMBUS(SMBusBarAddr, &SMBusOrigAddr);
        SysCtrlReadDword(R_SYSCTRL_GPIO_EXP,&Data32);
    PlatformInfoHob->NvClear = (UINT8)((~Data32) & 0x1);
    DEBUG((DEBUG_INFO, "    NVCLEAR Read: 0x%x\n", Data32 & 0xFF));
        Status = EFI_SUCCESS;
        Restore_SMBUS(SMBusOrigAddr);

    } else if ((PlatformInfoHob->BoardId == BOARD_ID_CarCreekModule) || (PlatformInfoHob->BoardId == BOARD_ID_CarCreekModule2) || (PlatformInfoHob->BoardId == BOARD_ID_BigBugCreek)
        || (PlatformInfoHob->BoardId == BOARD_ID_PineLake) || (PlatformInfoHob->BoardId == BOARD_ID_PineLakeB) || (PlatformInfoHob->BoardId == BOARD_ID_Nano) ||
    (PlatformInfoHob->BoardId == BOARD_ID_Delphi) )
    {
        //Car Creek Module does not have any I/Os to clear the NVRAM
        PlatformInfoHob->NvClear = 0x00;

    } else //Harcuvar, Cormorant Lake
    {

        Enable_SMBUS(SMBusBarAddr, &SMBusOrigAddr);
        Status = I2CRead((UINT16)SMBusBarAddr,
                           IoExpanderAddr,
                           0x0,
                           0x1, //Byte Read
                           &IoExpanderData);
        //EFI_ERROR_AS(Status != EFI_SUCCESS)
        PlatformInfoHob->NvClear = (UINT8)((~IoExpanderData) & 0x1);
        Restore_SMBUS(SMBusOrigAddr);
        Status = EFI_SUCCESS;
    }
    return Status;
}

EFI_STATUS
ReadSysctrlCFIO(
  IN  UINT16   StartOffset,
  IN  UINT8   Length,
  OUT UINT32  *CFIOConfigRegisters
        )
{
    EFI_STATUS  Status = EFI_SUCCESS;

    UINT16      CurrentOffset;
    UINT8       Count;
    CurrentOffset = StartOffset;

    for(Count = 0; Count < Length; Count++)
    {
        Status = SysCtrlReadDword(CurrentOffset,&CFIOConfigRegisters[Count]);

        if(!EFI_ERROR(Status))
        {
            DEBUG((DEBUG_INFO, "SysCtrl CFIO FUNC Offset: %02X Value: %08X\n", CurrentOffset, CFIOConfigRegisters[Count]));
        }
        else
        {
            DEBUG((DEBUG_INFO, "SysCtrl CFIO FUNC Error Reading Offset: %02X\n", CurrentOffset));
            break;
        }
        CurrentOffset += 4;
    }
    return Status;
}

EFI_STATUS
BuildSiliconCFIO (
    OUT UINT32  *CFIOConfigRegisters
)
{
    EFI_STATUS Status = EFI_SUCCESS;
    GPIO_CONFIG GpioConfig;
    GPIO_PAD    GpioPad;
    UINT32      Index;
    for(Index = 0; Index < sizeof(mDenvertonGpioPads) / sizeof(GPIO_PAD); Index++)
    {
        GpioPad = mDenvertonGpioPads[Index];
        GpioGetPadConfig(GpioPad, &GpioConfig);
        if ((Index / 4)<(SYSCTL_CFIO_FUNC_LENGTH + 20))
        {
          CFIOConfigRegisters[ Index / 4 ] = GpioConfig.PadMode << (4 * (Index % 4));
        }
        else
        {
          DEBUG((DEBUG_ERROR,"ASSERT:Trying to access an invalid array position \n"));
          ASSERT (FALSE);
        }
    }
    return Status;
}
VOID SysControlConfigComunication()
{
    //
    // This should be done after BIOS complete flag is set
    //
    UINT32 CfioFunctionSel[SYSCTL_CFIO_FUNC_LENGTH + 20];
    UINT32 CfioSoCConfig[SYSCTL_CFIO_FUNC_LENGTH + 20];
    UINT32 Index;
    // SysCtrlWriteBiosID(); // Denverton AptioV override EIP#301282
    BuildSiliconCFIO(CfioSoCConfig);
    ReadSysctrlCFIO(R_SYSCTRL_CFIO_FUNC_SEL, SYSCTL_CFIO_FUNC_LENGTH, CfioFunctionSel);
    for(Index = 0; Index < SYSCTL_CFIO_FUNC_LENGTH; Index++)
    {
        if(CfioFunctionSel[Index] != CfioSoCConfig[Index])
        {
            DEBUG((DEBUG_INFO, "SysCtrl CFIO and SoC CFIO Configuration mistmach on Index %d SoC Val: %08x SysCtrl Val: %08x \n",
                                Index, CfioSoCConfig[Index], CfioFunctionSel[Index]));
        }
    }
    PrintSysCtrlVersion();
}

// Denverton AptioV override Start - EIP#301282
/*
VOID SysCtrlWriteBiosID()
{
    EFI_STATUS Status = EFI_NOT_FOUND;
    BIOS_ID_IMAGE BiosId;
    UINT8 i;
    UINT16 * p;

    //
    // Write BIOS id to Syscontroller
    //
    Status = GetBiosId(&BiosId);

    if (!EFI_ERROR(Status))
    {

        p = (UINT16*)&BiosId.BiosIdString;
        DEBUG((EFI_D_ERROR,"Writing %s to SysCtl\n",p));

        for (i = 0; i < (sizeof(BIOS_ID_STRING) / sizeof(CHAR16)); i++)
        {
            Status = SysCtrlWriteWord(R_SYSCTRL_BIOSVERSION + (i*2),
                                      *p);
            if (EFI_ERROR(Status))
            {
                DEBUG((EFI_D_ERROR,"ERROR: Writing BIOS ID to SysCtl:  Status:%x\n", Status));
            } else {
              DEBUG((EFI_D_ERROR,"SysCtrlWriteBiosID %x\n", *p));
            }
            p++;
        }
    }
    else
    {
        DEBUG((EFI_D_ERROR,"ERROR: Bios ID not found\n"));
    }

}
*/
// Denverton AptioV override End - EIP#301282

VOID
PrintSysCtrlVersion()
{
    UINT32 Data32;
    SysCtrlReadDword(R_SYSCTRL_FPGAVERSION_BUILD, &Data32);
    DEBUG ((EFI_D_INFO,"FPGA BUILD: 0x%x\n",Data32));
}
