((lp0
VisWord
p1
aVcase
p2
aVstops
p3
aVstem
p4
accopy_reg
_reconstructor
p5
(cnltk.probability
FreqDist
p6
c__builtin__
dict
p7
(dp8
S'side-band pin'
p9
I7
sS'chain'
p10
I2
sS'n clock'
p11
I1
sS'phase-shift'
p12
I2
sS'default clock'
p13
I1
sS'offset'
p14
I2
sS'flip-flop chain'
p15
I2
sS'margin window'
p16
I1
sS'logic gates hav'
p17
I1
sS'tco'
p18
I11
sS'multiplex'
p19
I4
sS'xxx101'
p20
I1
sS'implementation of a tco'
p21
I1
sS'of outputs of the flip-flop'
p22
I2
sS'the logic g'
p23
I1
sS'bus buff'
p24
I1
sS'maximum tco'
p25
I1
sS'en1-en6'
p26
I1
sS'delay'
p27
I3
sS'adaptive phase equ'
p28
I4
sS'front-side bus transmiss'
p29
I1
sS'interfer'
p30
I4
sS'bit pattern detector'
p31
I1
sS'gtl'
p32
I2
sS'inter-symbol interfer'
p33
I4
sS'window'
p34
I5
sS'deviat'
p35
I2
sS'of a tco'
p36
I1
sS'en0'
p37
I8
sS'of the buff'
p38
I2
sS'flip-flop'
p39
I9
sS'filter'
p40
I1
sS'store'
p41
I2
sS'dn'
p42
I1
sS'of the flip-flop'
p43
I4
sS'q outputs of'
p44
I1
sS'real-time duty-cycle mismatch'
p45
I1
sS'mismatch'
p46
I3
sS'q outputs of th'
p47
I1
sS'gtl pin'
p48
I1
sS'shift0'
p49
I1
sS'o buff'
p50
I1
sS'bit'
p51
I2
sS'isi build-up'
p52
I4
sS'of outputs of th'
p53
I1
sS'duti'
p54
I1
sS'default'
p55
I3
sS'model isi build-up'
p56
I1
sS'frequenc'
p57
I3
sS'detector filt'
p58
I2
sS'tco margin window'
p59
I1
sS'matrix of'
p60
I1
sS'q outputs of the flip-flop'
p61
I1
sS'en0-en6'
p62
I2
sS'shift'
p63
I2
sS'n clock cycl'
p64
I1
sS'implementation of'
p65
I2
sS'build-up'
p66
I4
sS'duty cycle mismatch'
p67
I1
sS'va'
p68
I1
sS'of en0'
p69
I2
sS'clock cycl'
p70
I1
sS'detect'
p71
I1
sS'pin'
p72
I8
sS'of the logic g'
p73
I2
sS'error check'
p74
I1
sS'duty-cycle mismatch'
p75
I1
sS'tco margin'
p76
I1
sS'front-sid'
p77
I1
sS'the buff'
p78
I1
sS'timothy d'
p79
I1
sS'transmiss'
p80
I3
sS'tco window'
p81
I4
sS'error detect'
p82
I1
sS'matrix'
p83
I2
sS'implementation of the side-band pin equ'
p84
I1
sS'clock'
p85
I6
sS'of th'
p86
I3
sS'bit pattern detector filt'
p87
I1
sS'en2'
p88
I1
sS'cell'
p89
I2
sS'waveform'
p90
I2
sS'pre-program'
p91
I2
sS'microprocessor'
p92
I2
sS'logical value of'
p93
I1
sS'gate'
p94
I6
sS'detector'
p95
I8
sS'model isi'
p96
I1
sS'hillsboro'
p97
I1
sS'flip-flops stor'
p98
I1
sS'transceiver log'
p99
I1
sS'model'
p100
I1
sS'clock timing optim'
p101
I1
sS'maximum tco clock'
p102
I1
sS'optim'
p103
I2
sS'clock selection log'
p104
I1
sS'error'
p105
I2
sS'cycle mismatch'
p106
I1
sS'tco clock'
p107
I1
sS'chart'
p108
I8
sS'bu'
p109
I7
sS'of the log'
p110
I1
sS'gunning transceiver log'
p111
I1
sS'buffer'
p112
I6
sS'b h'
p113
I3
sS'timothi'
p114
I1
sS'the flip-flop'
p115
I2
sS'external pin'
p116
I1
sS'logical value of en0'
p117
I1
sS'cycl'
p118
I1
sS'matrix of flip-flop'
p119
I1
sS'of'
p120
I4
sS'of flip-flop'
p121
I1
sS'front-side bu'
p122
I2
sS'equal'
p123
I9
sS'duty cycl'
p124
I1
sS'en1'
p125
I1
sS'isi'
p126
I8
sS'of outputs of'
p127
I1
sS'implementation of the side-band pin'
p128
I1
sS'logic'
p129
I12
sS'implement'
p130
I8
sS'side-band pin equ'
p131
I1
sS'logic g'
p132
I7
sS'implementation of th'
p133
I1
stp134
Rp135
(dp136
S'_N'
p137
I307
sS'_max_cache'
p138
NsS'_item_cache'
p139
NsS'_Nr_cache'
p140
Nsbtp141
.