# Lab 00 -  Introducci칩n a Verilog, Simulaci칩n y M치quinas de Estados Finitos (FSM)

En este repositorio se encuentran el dise침o, implementaci칩n en c칩digo Verilog y resultados de simulaci칩n de los tres ejercicios planteados de maquina de estado. El flujo de dise침o digital aplicado incluye el planteamiento de la arquitectura Control y Datapath, y la verificaci칩n con testbench en Verilog y GTKWave.


* `/src/`: Contiene los archivos fuente en Verilog (`.v`) de los dise침os.
* `/sim/`: Contiene los archivos *testbench* (`tb_*.v`) para la simulaci칩n.
* `/img/`: Contiene los diagramas de bloques y capturas de GTKWave.
* `README.md`: Este informe.

---

## Ejercicio 1: Sem치foro Simple

### 1.1 Planteamiento del Dise침o

El dise침o cuenta con un registro de estado de 2 bits y tiene de tres estados principales, los cuales generan la exclusi칩n mutua de las se침ales, es decir solo una luz encendida a la vez:

**S0 Luz Verde:** Es el estado por defecto al que retorna el sistema al aplicar la se침al de Reset, activa la salida green (01). El sistema permanece en este estado durante 5 ciclos de reloj utilizando un contador interno tras lo cual va autom치ticamente a S1.

**S1 Luz Amarilla:** Activa la salida yellow (01) y apaga las dem치s. La m치quina mantiene este estado de precauci칩n por 2 ciclos de reloj antes de transicionar.

**S2 Luz Roja:** Activa la salida red (01). El sistema mantiene la se침al de detenci칩n por 4 ciclos de reloj. Al finalizar este periodo, el ciclo se reinicia y la FSM retorna al estado S0.

### 1.2 Diagrama
<img width="892" height="575" alt="image" src="https://github.com/user-attachments/assets/cea9f85e-c723-439a-89d2-3abb5bb6dd54" />


### 1.3 Resultados de Simulaci칩n
<img width="1174" height="383" alt="image" src="https://github.com/user-attachments/assets/b8cdcb94-8335-44a9-8729-b2af25ae15a1" />


**An치lisis de la simulaci칩n:**
**Secuencia:** Se aprecia que la se침al green permanece en alto (1) durante exactamente 5 ciclos de reloj, cuando termina este tiempo, la m치quina pasa al estado S1, activando yellow por 2 ciclos, y despu칠s al estado S2, manteniendo red en alto por 4 ciclos, para luego reiniciar el patr칩n.

**Exclusi칩n entre colores:** Se confirma la regla de que solo una salida puede estar activa a la vez.

**Reset:** La gr치fica demuestra claramente el funcionamiento de la se침al de reinicio. Al principio de la simulaci칩n, y nuevamente a la mitad, se aplica un pulso de rst. En ambos casos, se observa c칩mo el sistema aborta inmediatamente su estado actual por medio de su patr칩n que se ve interrumpido y fuerza a la m치quina a regresar al estado inicial.

##  Ejercicio 2: Acumulador Secuencial

### 2.1 Planteamiento del Dise침o
La variante espec칤fica que implementamos fue la de sumar la entrada x exactamente 3 veces.

El funcionamiento lo dividimos en 4 estados muy f치ciles de seguir:

**IDLE:** Es el estado de reposo. El sistema se queda aqu칤 mientras la se침al Start sea 0. Apenas recibe un pulso de Start = 1, despierta y avanza.

**LOAD:** Es el paso de preparaci칩n, au칤 simplemente reseteamos el acumulador dej치ndolo en ceros (acc = 00000) para asegurar que no arrastremos basura de c치lculos anteriores.

**ADD:** El sistema le suma el valor de x a lo que ya tenga el acumulador (acc = acc + X). la m치quina se queda dando vueltas en este estado mientras el valor acumulado sea menor a 3X. En el momento en que alcanza esto (acc = 3X), sale de ah칤.

**DONE:** se hace Done = 1 por un instante para avisar que el c치lculo termin칩, y luego el sistema vuelve a la tranquilidad del estado IDLE, ya sea por el siguiente ciclo de reloj o si se activa el reset.

### 2.2 Diagrama
<img width="1042" height="601" alt="image" src="https://github.com/user-attachments/assets/72da10a7-b667-4efb-9607-b60ebc58917e" />


### 2.3 Resultados de Simulaci칩n
<img width="1165" height="338" alt="image" src="https://github.com/user-attachments/assets/a3ff8f3c-f08c-441f-a2da-29ed27f76c30" />


**An치lisis de la simulaci칩n:**
[游닇 Nota para ti: Explica c칩mo se ve el pulso de start, c칩mo el registro 'acc' va incrementando su valor en cada ciclo de reloj, y c칩mo se activa la se침al 'done'].

---

##  Ejercicio 3: Transmisor Serial S칤ncrono

### 3.1 Planteamiento del Dise침o (Descripci칩n de la ASM)
Se hizo un transmisor de 8 bits pensado en una m치quina de estado algor칤tmica ASM. El sistema est치 compuesto por una Unidad de Control que a su vez es una maquina de estados finita, de 5 estados: IDLE, LOAD, BIT_HOLD, SHIFT_NEXt, DONE y un Datapath que incluye un registro de desplazamiento shift_reg, un contador de temporizaci칩n tick_cnt y un contador de bits bit_count. 

El sistema recibe un byte de entrada lo carga en el registro y lo transmite bit a bit iniciando por el bit menos significativo por la l칤nea serial tx, controlando la duraci칩n de cada bit mediante el par치metro "CLKS_PER_BIT".

### 3.2 Diagrama de Bloques

![Carta ASM Transmisor](./img/asm_transmisor.png)
*(A침ade aqu칤 tu diagrama de bloques y/o dibujo de la m치quina de estados ASM)*

### 3.3 Resultados de Simulaci칩n y An치lisis en GTKWave
<img width="1106" height="355" alt="image" src="https://github.com/user-attachments/assets/d4e75110-e09f-42b7-8741-e391a5f19b47" />

<img width="1159" height="393" alt="image" src="https://github.com/user-attachments/assets/515ae851-23fd-4403-9a19-08d69910c630" />

**Explicaci칩n del funcionamiento:**
Se observa el correcto flujo de datos a trav칠s de los estados definidos, al recibir el pulso de start, el sistema sale de IDLE y pasa a transmitir. De acuerdo con los requerimientos t칠cnicos, se conf irma lo siguiente:

**Transmisi칩n correcta de los 8 bits:** Se verifica en la gr치fica que, tras cargar los datos de prueba 8'hA5 y 8'h3C, el registro de desplazamiento transfiere los valores correctamente a la l칤nea tx bit a bit.
**Duraci칩n exacta de cada bit:** Se observa que la se침al tx mantiene su valor durante CLKS_PER_BIT ciclos de reloj. Esto se logra gracias al contador interno tick_cnt, el cual se reinicia apropiadamente al cambiar de bit.
**Activaci칩n correcta de busy:** La se침al busy se eleva a 1 l칩gico en el estado LOAD y se mantiene activa sin interrupciones durante toda la transmisi칩n (estados BIT_HOLD y SHIFT_NEXT), regresando a 0 al terminar.
**Activaci칩n de done por un 칰nico ciclo:** Se comprueba que, al despachar el octavo bit, el sistema transiciona al estado DONE. En este punto, la se침al done se activa (1) durante un ciclo de reloj antes de que el sistema regrese autom치ticamente al estado IDLE.
