Fitter report for emsx_top
Thu Apr 18 20:45:12 2024
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Thu Apr 18 20:45:12 2024         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; emsx_top                                      ;
; Top-level Entity Name ; emsx_top                                      ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C12Q240C8                                  ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 9,563 / 12,060 ( 79 % )                       ;
; Total pins            ; 171 / 173 ( 99 % )                            ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 63,566 / 239,616 ( 27 % )                     ;
; Total PLLs            ; 1 / 2 ( 50 % )                                ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP1C12Q240C8       ;                                ;
; Maximum processors allowed for parallel compilation                        ; All                ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; LVTTL              ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; Slow Slew Rate                                                             ; Off                ; Off                            ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto               ; Auto                           ;
; Auto Register Duplication                                                  ; Auto               ; Auto                           ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.77        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  28.1%      ;
;     3-4 processors         ;  26.3%      ;
;     5-16 processors        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                              ;
+---------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+---------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; SdrAdr[0]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[0]       ; DATAIN           ;                       ;
; SdrAdr[1]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[1]       ; DATAIN           ;                       ;
; SdrAdr[2]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[2]       ; DATAIN           ;                       ;
; SdrAdr[3]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[3]       ; DATAIN           ;                       ;
; SdrAdr[4]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[4]       ; DATAIN           ;                       ;
; SdrAdr[5]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[5]       ; DATAIN           ;                       ;
; SdrAdr[6]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[6]       ; DATAIN           ;                       ;
; SdrAdr[7]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[7]       ; DATAIN           ;                       ;
; SdrAdr[8]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[8]       ; DATAIN           ;                       ;
; SdrAdr[8]~SLOAD_MUX ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SdrAdr[9]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[9]       ; DATAIN           ;                       ;
; SdrAdr[10]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[10]      ; DATAIN           ;                       ;
; SdrAdr[11]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemAdr[11]      ; DATAIN           ;                       ;
; SdrCmd[0]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemWe_n         ; DATAIN           ;                       ;
; SdrCmd[1]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemCas_n        ; DATAIN           ;                       ;
; SdrCmd[2]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemRas_n        ; DATAIN           ;                       ;
; SdrDat[0]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[0]       ; DATAIN           ;                       ;
; SdrDat[0]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[0]       ; OE               ;                       ;
; SdrDat[1]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[1]       ; DATAIN           ;                       ;
; SdrDat[1]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[1]       ; OE               ;                       ;
; SdrDat[2]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[2]       ; DATAIN           ;                       ;
; SdrDat[2]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[2]       ; OE               ;                       ;
; SdrDat[3]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[3]       ; DATAIN           ;                       ;
; SdrDat[3]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[3]       ; OE               ;                       ;
; SdrDat[4]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[4]       ; DATAIN           ;                       ;
; SdrDat[4]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[4]       ; OE               ;                       ;
; SdrDat[5]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[5]       ; DATAIN           ;                       ;
; SdrDat[5]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[5]       ; OE               ;                       ;
; SdrDat[6]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[6]       ; DATAIN           ;                       ;
; SdrDat[6]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[6]       ; OE               ;                       ;
; SdrDat[7]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[7]       ; DATAIN           ;                       ;
; SdrDat[7]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[7]       ; OE               ;                       ;
; SdrDat[8]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[8]       ; DATAIN           ;                       ;
; SdrDat[8]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[8]       ; OE               ;                       ;
; SdrDat[9]           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[9]       ; DATAIN           ;                       ;
; SdrDat[9]~en        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[9]       ; OE               ;                       ;
; SdrDat[10]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[10]      ; DATAIN           ;                       ;
; SdrDat[10]~en       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[10]      ; OE               ;                       ;
; SdrDat[11]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[11]      ; DATAIN           ;                       ;
; SdrDat[11]~en       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[11]      ; OE               ;                       ;
; SdrDat[12]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[12]      ; DATAIN           ;                       ;
; SdrDat[12]~en       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[12]      ; OE               ;                       ;
; SdrDat[13]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[13]      ; DATAIN           ;                       ;
; SdrDat[13]~en       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[13]      ; OE               ;                       ;
; SdrDat[14]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[14]      ; DATAIN           ;                       ;
; SdrDat[14]~en       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[14]      ; OE               ;                       ;
; SdrDat[15]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[15]      ; DATAIN           ;                       ;
; SdrDat[15]~en       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemDat[15]      ; OE               ;                       ;
; SdrLdq              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemLdq          ; DATAIN           ;                       ;
; SdrUdq              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pMemUdq          ; DATAIN           ;                       ;
+---------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Current Strength ; emsx_top       ;              ; pUsbP1     ; 4MA           ; QSF Assignment ;
+------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 9911 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 9911 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 9908    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Almacenaje/Mundo MSX/uMSX/Programas FPGA/uMSX_EdFJ_1_0/emsx_top.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+---------------------------------------------+-----------------------------------------+
; Resource                                    ; Usage                                   ;
+---------------------------------------------+-----------------------------------------+
; Total logic elements                        ; 9,563 / 12,060 ( 79 % )                 ;
;     -- Combinational with no register       ; 6308                                    ;
;     -- Register only                        ; 988                                     ;
;     -- Combinational with a register        ; 2267                                    ;
;                                             ;                                         ;
; Logic element usage by number of LUT inputs ;                                         ;
;     -- 4 input functions                    ; 4842                                    ;
;     -- 3 input functions                    ; 2273                                    ;
;     -- 2 input functions                    ; 1289                                    ;
;     -- 1 input functions                    ; 166                                     ;
;     -- 0 input functions                    ; 5                                       ;
;                                             ;                                         ;
; Logic elements by mode                      ;                                         ;
;     -- normal mode                          ; 8253                                    ;
;     -- arithmetic mode                      ; 1310                                    ;
;     -- qfbk mode                            ; 847                                     ;
;     -- register cascade mode                ; 0                                       ;
;     -- synchronous clear/load mode          ; 1713                                    ;
;     -- asynchronous clear/load mode         ; 1964                                    ;
;                                             ;                                         ;
; Total registers                             ; 3,304 / 12,567 ( 26 % )                 ;
; Total LABs                                  ; 1,077 / 1,206 ( 89 % )                  ;
; Logic elements in carry chains              ; 1457                                    ;
; User inserted logic elements                ; 0                                       ;
; Virtual pins                                ; 0                                       ;
; I/O pins                                    ; 171 / 173 ( 99 % )                      ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                         ;
; Number of I/O registers                     ; 49                                      ;
; Global signals                              ; 6                                       ;
; M4Ks                                        ; 32 / 52 ( 62 % )                        ;
; Total memory bits                           ; 63,566 / 239,616 ( 27 % )               ;
; Total RAM block bits                        ; 147,456 / 239,616 ( 62 % )              ;
; PLLs                                        ; 1 / 2 ( 50 % )                          ;
; Global clocks                               ; 6 / 8 ( 75 % )                          ;
; JTAGs                                       ; 0 / 1 ( 0 % )                           ;
; ASMI Blocks                                 ; 1 / 1 ( 100 % )                         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                           ;
; Average interconnect usage (total/H/V)      ; 29% / 28% / 30%                         ;
; Peak interconnect usage (total/H/V)         ; 35% / 34% / 37%                         ;
; Maximum fan-out node                        ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 2930                                    ;
; Highest non-global fan-out signal           ; T80a:U01|T80:u0|IR[1]                   ;
; Highest non-global fan-out                  ; 223                                     ;
; Total fan-out                               ; 39630                                   ;
; Average fan-out                             ; 4.06                                    ;
+---------------------------------------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 9563                 ; 0                              ;
;     -- Combinational with no register       ; 6308                 ; 0                              ;
;     -- Register only                        ; 988                  ; 0                              ;
;     -- Combinational with a register        ; 2267                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 0                    ; 0                              ;
;     -- 3 input functions                    ; 0                    ; 0                              ;
;     -- 2 input functions                    ; 0                    ; 0                              ;
;     -- 1 input functions                    ; 0                    ; 0                              ;
;     -- 0 input functions                    ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 0                    ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;     -- qfbk mode                            ; 0                    ; 0                              ;
;     -- register cascade mode                ; 0                    ; 0                              ;
;     -- synchronous clear/load mode          ; 0                    ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 3304 / 6030 ( 54 % ) ; 0 / 6030 ( 0 % )               ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 171                  ; 0                              ;
; DSP block 9-bit elements                    ; 0                    ; 0                              ;
; Total memory bits                           ; 63566                ; 0                              ;
; Total RAM block bits                        ; 147456               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 32 / 52 ( 61 % )     ; 0 / 52 ( 0 % )                 ;
; ASMI Block                                  ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 2930                 ; 1                              ;
;     -- Registered Input Connections         ; 2655                 ; 0                              ;
;     -- Output Connections                   ; 1                    ; 2930                           ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 40874                ; 2931                           ;
;     -- Registered Connections               ; 19506                ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 2931                           ;
;     -- hard_block:auto_generated_inst       ; 2931                 ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 21                   ; 1                              ;
;     -- Output Ports                         ; 47                   ; 3                              ;
;     -- Bidir Ports                          ; 103                  ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; pClk21m   ; 28    ; 1        ; 0            ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[0]   ; 53    ; 1        ; 0            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[1]   ; 54    ; 1        ; 0            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[2]   ; 55    ; 1        ; 0            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[3]   ; 56    ; 1        ; 0            ; 2            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[4]   ; 57    ; 1        ; 0            ; 2            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[5]   ; 58    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[6]   ; 59    ; 1        ; 0            ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[7]   ; 60    ; 1        ; 0            ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pExtClk   ; 29    ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pIopRsv14 ; 17    ; 1        ; 0            ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pIopRsv15 ; 18    ; 1        ; 0            ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pIopRsv16 ; 19    ; 1        ; 0            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pIopRsv17 ; 20    ; 1        ; 0            ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pIopRsv18 ; 21    ; 1        ; 0            ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pIopRsv19 ; 23    ; 1        ; 0            ; 16           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pIopRsv20 ; 41    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pIopRsv21 ; 42    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltClk   ; 152   ; 3        ; 53           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltRst_n ; 153   ; 3        ; 53           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pUsbP1    ; 237   ; 2        ; 4            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; pCpuClk     ; 144   ; 3        ; 53           ; 12           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pDac_SL[0]  ; 105   ; 4        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pDac_SL[1]  ; 106   ; 4        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pDac_SL[2]  ; 107   ; 4        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pDac_SL[3]  ; 108   ; 4        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pDac_SL[4]  ; 113   ; 4        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pDac_SL[5]  ; 114   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pLedPwr     ; 240   ; 2        ; 2            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pLed[0]     ; 43    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pLed[1]     ; 44    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pLed[2]     ; 45    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pLed[3]     ; 46    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pLed[4]     ; 47    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pLed[5]     ; 48    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pLed[6]     ; 49    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pLed[7]     ; 50    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[0]  ; 203   ; 2        ; 30           ; 27           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[10] ; 202   ; 2        ; 32           ; 27           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[11] ; 225   ; 2        ; 10           ; 27           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[12] ; 224   ; 2        ; 10           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[1]  ; 206   ; 2        ; 28           ; 27           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[2]  ; 207   ; 2        ; 28           ; 27           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[3]  ; 208   ; 2        ; 26           ; 27           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[4]  ; 235   ; 2        ; 6            ; 27           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[5]  ; 234   ; 2        ; 6            ; 27           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[6]  ; 233   ; 2        ; 6            ; 27           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[7]  ; 228   ; 2        ; 8            ; 27           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[8]  ; 227   ; 2        ; 8            ; 27           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemAdr[9]  ; 226   ; 2        ; 10           ; 27           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemBa0     ; 200   ; 2        ; 32           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemBa1     ; 201   ; 2        ; 32           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemCas_n   ; 195   ; 2        ; 44           ; 27           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemCke     ; 39    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemClk     ; 38    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemCs_n    ; 197   ; 2        ; 42           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemLdq     ; 193   ; 2        ; 46           ; 27           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemRas_n   ; 196   ; 2        ; 44           ; 27           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemUdq     ; 223   ; 2        ; 12           ; 27           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pMemWe_n    ; 194   ; 2        ; 46           ; 27           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pSd_Ck      ; 63    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pSd_Cm      ; 64    ; 4        ; 4            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pSltBdir_n  ; 133   ; 3        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pStrA       ; 6     ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pStrB       ; 15    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pUsbN1      ; 236   ; 2        ; 4            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pVideoClk   ; 76    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; pVideoDat   ; 73    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------------+---------------------+
; pDac_SR[0]  ; 115   ; 4        ; 48           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_SR[1]  ; 116   ; 4        ; 50           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; pDac_SR[1]~en              ; -                   ;
; pDac_SR[2]  ; 117   ; 4        ; 50           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; pDac_SR[2]~en              ; -                   ;
; pDac_SR[3]  ; 118   ; 4        ; 50           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; pDac_SR[3]~en              ; -                   ;
; pDac_SR[4]  ; 119   ; 4        ; 52           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_SR[5]  ; 120   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ; pDac_SR[5]~en              ; -                   ;
; pDac_VB[0]  ; 77    ; 4        ; 10           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VB[1]  ; 78    ; 4        ; 12           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VB[2]  ; 79    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VB[3]  ; 82    ; 4        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VB[4]  ; 83    ; 4        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VB[5]  ; 84    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VG[0]  ; 85    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VG[1]  ; 86    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VG[2]  ; 87    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VG[3]  ; 88    ; 4        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VG[4]  ; 93    ; 4        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VG[5]  ; 94    ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VR[0]  ; 95    ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VR[1]  ; 98    ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VR[2]  ; 99    ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VR[3]  ; 100   ; 4        ; 32           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VR[4]  ; 101   ; 4        ; 32           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pDac_VR[5]  ; 104   ; 4        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pJoyA[0]    ; 1     ; 1        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pJoyA[1]    ; 3     ; 1        ; 0            ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pJoyA[2]    ; 5     ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pJoyA[3]    ; 7     ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pJoyA[4]    ; 2     ; 1        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; psg:U30|joya[4]~en         ; -                   ;
; pJoyA[5]    ; 4     ; 1        ; 0            ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; psg:U30|joya[5]~en         ; -                   ;
; pJoyB[0]    ; 8     ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pJoyB[1]    ; 12    ; 1        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pJoyB[2]    ; 14    ; 1        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pJoyB[3]    ; 16    ; 1        ; 0            ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pJoyB[4]    ; 11    ; 1        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; psg:U30|joyb[4]~en         ; -                   ;
; pJoyB[5]    ; 13    ; 1        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; psg:U30|joyb[5]~en         ; -                   ;
; pMemDat[0]  ; 181   ; 2        ; 52           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[10] ; 218   ; 2        ; 14           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[11] ; 217   ; 2        ; 14           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[12] ; 216   ; 2        ; 16           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[13] ; 215   ; 2        ; 16           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[14] ; 214   ; 2        ; 16           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[15] ; 213   ; 2        ; 18           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[1]  ; 182   ; 2        ; 52           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[2]  ; 183   ; 2        ; 50           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[3]  ; 184   ; 2        ; 50           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[4]  ; 185   ; 2        ; 50           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[5]  ; 186   ; 2        ; 48           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[6]  ; 187   ; 2        ; 48           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[7]  ; 188   ; 2        ; 48           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[8]  ; 222   ; 2        ; 12           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pMemDat[9]  ; 219   ; 2        ; 14           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; SdrDat[15]~18              ; -                   ;
; pPs2Clk     ; 68    ; 4        ; 6            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; eseps2:U06|ff_ps2_clk~en   ; -                   ;
; pPs2Dat     ; 67    ; 4        ; 6            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; eseps2:U06|ff_ps2_dat~en   ; -                   ;
; pSd_Dt[0]   ; 62    ; 4        ; 2            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSd_Dt[1]   ; 61    ; 4        ; 2            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSd_Dt[2]   ; 66    ; 4        ; 6            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSd_Dt[3]   ; 65    ; 4        ; 4            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[0]  ; 164   ; 3        ; 53           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[10] ; 143   ; 3        ; 53           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[11] ; 141   ; 3        ; 53           ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[12] ; 159   ; 3        ; 53           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[13] ; 162   ; 3        ; 53           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[14] ; 161   ; 3        ; 53           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[15] ; 140   ; 3        ; 53           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[1]  ; 163   ; 3        ; 53           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[2]  ; 166   ; 3        ; 53           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[3]  ; 165   ; 3        ; 53           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[4]  ; 168   ; 3        ; 53           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[5]  ; 167   ; 3        ; 53           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[6]  ; 158   ; 3        ; 53           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[7]  ; 156   ; 3        ; 53           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[8]  ; 160   ; 3        ; 53           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltAdr[9]  ; 139   ; 3        ; 53           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltCs12_n  ; 124   ; 3        ; 53           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltCs1_n   ; 122   ; 3        ; 53           ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltCs2_n   ; 123   ; 3        ; 53           ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltDat[0]  ; 170   ; 3        ; 53           ; 23           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; pSltDat[0]~18              ; -                   ;
; pSltDat[1]  ; 169   ; 3        ; 53           ; 23           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; pSltDat[0]~18              ; -                   ;
; pSltDat[2]  ; 174   ; 3        ; 53           ; 24           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; pSltDat[0]~18              ; -                   ;
; pSltDat[3]  ; 173   ; 3        ; 53           ; 24           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; pSltDat[0]~18              ; -                   ;
; pSltDat[4]  ; 176   ; 3        ; 53           ; 25           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; pSltDat[0]~18              ; -                   ;
; pSltDat[5]  ; 175   ; 3        ; 53           ; 24           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; pSltDat[0]~18              ; -                   ;
; pSltDat[6]  ; 178   ; 3        ; 53           ; 25           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; pSltDat[0]~18              ; -                   ;
; pSltDat[7]  ; 177   ; 3        ; 53           ; 25           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; pSltDat[0]~18              ; -                   ;
; pSltInt_n   ; 131   ; 3        ; 53           ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; VDP:U20|INT_N~0 (inverted) ; -                   ;
; pSltIorq_n  ; 134   ; 3        ; 53           ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltM1_n    ; 132   ; 3        ; 53           ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltMerq_n  ; 135   ; 3        ; 53           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltRd_n    ; 137   ; 3        ; 53           ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltRfsh_n  ; 127   ; 3        ; 53           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltRsv16   ; 138   ; 3        ; 53           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltRsv5    ; 126   ; 3        ; 53           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltSlts2_n ; 121   ; 3        ; 53           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltSltsl_n ; 125   ; 3        ; 53           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltSw1     ; 179   ; 3        ; 53           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltSw2     ; 180   ; 3        ; 53           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltWait_n  ; 128   ; 3        ; 53           ; 3            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pSltWr_n    ; 136   ; 3        ; 53           ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pUsbN2      ; 238   ; 2        ; 4            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pUsbP2      ; 239   ; 2        ; 2            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
; pVideoHS_n  ; 75    ; 4        ; 10           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; pVideoHS_n~en              ; -                   ;
; pVideoVS_n  ; 74    ; 4        ; 8            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                          ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 44 / 44 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 42 / 42 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 45 / 45 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 42 / 42 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                      ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage          ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; pJoyA[0]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 2        ; 1          ; 1        ; pJoyA[4]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 3        ; 2          ; 1        ; pJoyA[1]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 4        ; 3          ; 1        ; pJoyA[5]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 5        ; 4          ; 1        ; pJoyA[2]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 6        ; 5          ; 1        ; pStrA                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 7        ; 6          ; 1        ; pJoyA[3]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 8        ; 7          ; 1        ; pJoyB[0]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 9        ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; pJoyB[4]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 12       ; 9          ; 1        ; pJoyB[1]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 13       ; 10         ; 1        ; pJoyB[5]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 14       ; 11         ; 1        ; pJoyB[2]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 15       ; 12         ; 1        ; pStrB                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 16       ; 13         ; 1        ; pJoyB[3]                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 17       ; 14         ; 1        ; pIopRsv14               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 18       ; 15         ; 1        ; pIopRsv15               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 19       ; 16         ; 1        ; pIopRsv16               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 20       ; 17         ; 1        ; pIopRsv17               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 21       ; 18         ; 1        ; pIopRsv18               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 22       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; pIopRsv19               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 24       ; 29         ; 1        ; ~nCSO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 30         ; 1        ; ^DATA0                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1               ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; pClk21m                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 33         ; 1        ; pExtClk                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ;            ;          ; GNDA_PLL1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK                   ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; ~ASDO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 38       ; 40         ; 1        ; pMemClk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 41         ; 1        ; pMemCke                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; pIopRsv20               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 42       ; 53         ; 1        ; pIopRsv21               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 43       ; 54         ; 1        ; pLed[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 44       ; 55         ; 1        ; pLed[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 45       ; 56         ; 1        ; pLed[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 46       ; 57         ; 1        ; pLed[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 47       ; 58         ; 1        ; pLed[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 48       ; 59         ; 1        ; pLed[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 49       ; 60         ; 1        ; pLed[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 50       ; 61         ; 1        ; pLed[7]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 51       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; pDip[0]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 54       ; 63         ; 1        ; pDip[1]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 55       ; 64         ; 1        ; pDip[2]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 56       ; 65         ; 1        ; pDip[3]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 57       ; 66         ; 1        ; pDip[4]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 58       ; 67         ; 1        ; pDip[5]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 59       ; 68         ; 1        ; pDip[6]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 60       ; 69         ; 1        ; pDip[7]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 61       ; 70         ; 4        ; pSd_Dt[1]               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 62       ; 71         ; 4        ; pSd_Dt[0]               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 63       ; 72         ; 4        ; pSd_Ck                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 64       ; 73         ; 4        ; pSd_Cm                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 65       ; 74         ; 4        ; pSd_Dt[3]               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 66       ; 75         ; 4        ; pSd_Dt[2]               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 67       ; 76         ; 4        ; pPs2Dat                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 68       ; 77         ; 4        ; pPs2Clk                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 69       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; pVideoDat               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 74       ; 79         ; 4        ; pVideoVS_n              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 75       ; 80         ; 4        ; pVideoHS_n              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 76       ; 81         ; 4        ; pVideoClk               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 77       ; 82         ; 4        ; pDac_VB[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ; 83         ; 4        ; pDac_VB[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 84         ; 4        ; pDac_VB[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; pDac_VB[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 87         ; 4        ; pDac_VB[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 88         ; 4        ; pDac_VB[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 89         ; 4        ; pDac_VG[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 90         ; 4        ; pDac_VG[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 91         ; 4        ; pDac_VG[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 92         ; 4        ; pDac_VG[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; pDac_VG[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 103        ; 4        ; pDac_VG[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 104        ; 4        ; pDac_VR[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; pDac_VR[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 107        ; 4        ; pDac_VR[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 108        ; 4        ; pDac_VR[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 109        ; 4        ; pDac_VR[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; pDac_VR[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 119        ; 4        ; pDac_SL[0]              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 106      ; 120        ; 4        ; pDac_SL[1]              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 121        ; 4        ; pDac_SL[2]              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 122        ; 4        ; pDac_SL[3]              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; pDac_SL[4]              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 124        ; 4        ; pDac_SL[5]              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 125        ; 4        ; pDac_SR[0]              ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ; 126        ; 4        ; pDac_SR[1]              ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 127        ; 4        ; pDac_SR[2]              ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 128        ; 4        ; pDac_SR[3]              ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 129        ; 4        ; pDac_SR[4]              ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 130        ; 4        ; pDac_SR[5]              ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 131        ; 3        ; pSltSlts2_n             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 122      ; 132        ; 3        ; pSltCs1_n               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 123      ; 133        ; 3        ; pSltCs2_n               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 124      ; 134        ; 3        ; pSltCs12_n              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 125      ; 135        ; 3        ; pSltSltsl_n             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 126      ; 136        ; 3        ; pSltRsv5                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 137        ; 3        ; pSltRfsh_n              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 128      ; 138        ; 3        ; pSltWait_n              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 129      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; pSltInt_n               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 132      ; 140        ; 3        ; pSltM1_n                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 133      ; 141        ; 3        ; pSltBdir_n              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 134      ; 142        ; 3        ; pSltIorq_n              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 135      ; 143        ; 3        ; pSltMerq_n              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 136      ; 144        ; 3        ; pSltWr_n                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 137      ; 145        ; 3        ; pSltRd_n                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 138      ; 146        ; 3        ; pSltRsv16               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 147        ; 3        ; pSltAdr[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 148        ; 3        ; pSltAdr[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 141      ; 149        ; 3        ; pSltAdr[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; pSltAdr[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 161        ; 3        ; pCpuClk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; #TCK                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 165        ; 3        ; #TMS                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 166        ; 3        ; #TDO                    ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; pSltClk                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ; 168        ; 3        ; pSltRst_n               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ;            ;          ; VCCA_PLL2               ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; #TDI                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 170        ; 3        ; pSltAdr[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; pSltAdr[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 159      ; 181        ; 3        ; pSltAdr[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 182        ; 3        ; pSltAdr[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 183        ; 3        ; pSltAdr[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 184        ; 3        ; pSltAdr[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ; 185        ; 3        ; pSltAdr[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 164      ; 186        ; 3        ; pSltAdr[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 187        ; 3        ; pSltAdr[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 188        ; 3        ; pSltAdr[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 189        ; 3        ; pSltAdr[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 190        ; 3        ; pSltAdr[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 191        ; 3        ; pSltDat[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 170      ; 192        ; 3        ; pSltDat[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 171      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; pSltDat[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 174      ; 194        ; 3        ; pSltDat[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 175      ; 195        ; 3        ; pSltDat[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 176      ; 196        ; 3        ; pSltDat[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 177      ; 197        ; 3        ; pSltDat[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 178      ; 198        ; 3        ; pSltDat[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 179      ; 199        ; 3        ; pSltSw1                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 180      ; 200        ; 3        ; pSltSw2                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 181      ; 201        ; 2        ; pMemDat[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 182      ; 202        ; 2        ; pMemDat[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 183      ; 203        ; 2        ; pMemDat[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 184      ; 204        ; 2        ; pMemDat[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 185      ; 205        ; 2        ; pMemDat[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 186      ; 206        ; 2        ; pMemDat[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 187      ; 207        ; 2        ; pMemDat[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 188      ; 208        ; 2        ; pMemDat[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 189      ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; pMemLdq                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ; 210        ; 2        ; pMemWe_n                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 211        ; 2        ; pMemCas_n               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 212        ; 2        ; pMemRas_n               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 213        ; 2        ; pMemCs_n                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; pMemBa0                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 223        ; 2        ; pMemBa1                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 224        ; 2        ; pMemAdr[10]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 225        ; 2        ; pMemAdr[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; pMemAdr[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 228        ; 2        ; pMemAdr[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 231        ; 2        ; pMemAdr[3]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; pMemDat[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 214      ; 240        ; 2        ; pMemDat[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 215      ; 241        ; 2        ; pMemDat[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 216      ; 242        ; 2        ; pMemDat[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 217      ; 243        ; 2        ; pMemDat[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 218      ; 244        ; 2        ; pMemDat[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 219      ; 245        ; 2        ; pMemDat[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 220      ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; pMemDat[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 223      ; 248        ; 2        ; pMemUdq                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 249        ; 2        ; pMemAdr[12]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ; 250        ; 2        ; pMemAdr[11]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 226      ; 251        ; 2        ; pMemAdr[9]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ; 252        ; 2        ; pMemAdr[8]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 228      ; 253        ; 2        ; pMemAdr[7]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; pMemAdr[6]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 255        ; 2        ; pMemAdr[5]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 256        ; 2        ; pMemAdr[4]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 257        ; 2        ; pUsbN1                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 237      ; 258        ; 2        ; pUsbP1                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 238      ; 259        ; 2        ; pUsbN2                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 260        ; 2        ; pUsbP2                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 261        ; 2        ; pLedPwr                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+-------------------------------+---------------------------------------+
; Name                          ; PLL4X:U00|altpll:altpll_component|pll ;
+-------------------------------+---------------------------------------+
; SDC pin name                  ; U00|altpll_component|pll              ;
; PLL type                      ; -                                     ;
; Scan chain                    ; None                                  ;
; PLL mode                      ; Normal                                ;
; Feedback source               ; --                                    ;
; Compensate clock              ; clock1                                ;
; Compensated input/output pins ; --                                    ;
; Switchover on loss of clock   ; --                                    ;
; Switchover counter            ; --                                    ;
; Primary clock                 ; --                                    ;
; Input frequency 0             ; 21.48 MHz                             ;
; Input frequency 1             ; --                                    ;
; Nominal PFD frequency         ; 21.5 MHz                              ;
; Nominal VCO frequency         ; 687.3 MHz                             ;
; Freq min lock                 ; 15.34 MHz                             ;
; Freq max lock                 ; 31.25 MHz                             ;
; Clock Offset                  ; 0 ps                                  ;
; M VCO Tap                     ; 0                                     ;
; M Initial                     ; 1                                     ;
; M value                       ; 32                                    ;
; N value                       ; 1                                     ;
; M counter delay               ; --                                    ;
; N counter delay               ; --                                    ;
; M2 value                      ; --                                    ;
; N2 value                      ; --                                    ;
; SS counter                    ; --                                    ;
; Downspread                    ; --                                    ;
; Spread frequency              ; --                                    ;
; enable0 counter               ; --                                    ;
; enable1 counter               ; --                                    ;
; Real time reconfigurable      ; --                                    ;
; Scan chain MIF file           ; --                                    ;
; Preserve PLL counter order    ; Off                                   ;
; PLL location                  ; PLL_1                                 ;
; Inclk0 signal                 ; pClk21m                               ;
; Inclk1 signal                 ; --                                    ;
; Inclk0 signal type            ; Dedicated Pin                         ;
; Inclk1 signal type            ; --                                    ;
+-------------------------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                       ;
+--------------------------------------------+-----------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------+
; Name                                       ; Output Clock    ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                       ;
+--------------------------------------------+-----------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------+
; PLL4X:U00|altpll:altpll_component|_clk0    ; clock0          ; 1    ; 1   ; 21.48 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 32            ; 16/16 Even ; 1       ; 0       ; U00|altpll_component|pll|clk[0]    ;
; PLL4X:U00|altpll:altpll_component|_clk1    ; clock1          ; 4    ; 1   ; 85.92 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G0      ; --            ; 8             ; 4/4 Even   ; 1       ; 0       ; U00|altpll_component|pll|clk[1]    ;
; PLL4X:U00|altpll:altpll_component|_extclk0 ; External clock0 ; 4    ; 1   ; 85.92 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E0      ; --            ; 8             ; 4/4 Even   ; 1       ; 0       ; U00|altpll_component|pll|extclk[0] ;
+--------------------------------------------+-----------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                         ; Library Name ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |emsx_top                                          ; 9563 (948)  ; 3255         ; 63566       ; 32   ; 171  ; 0            ; 6308 (577)   ; 988 (81)          ; 2267 (290)       ; 1457 (121)      ; 785 (69)   ; |emsx_top                                                                                                                                   ;              ;
;    |INTERPO:u_interpo|                             ; 152 (93)    ; 45           ; 0           ; 0    ; 0    ; 0            ; 107 (48)     ; 28 (28)           ; 17 (17)          ; 73 (48)         ; 0 (0)      ; |emsx_top|INTERPO:u_interpo                                                                                                                 ;              ;
;       |INTERPO_MUL:U_INTERPO_MUL|                  ; 59 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; 0 (0)      ; |emsx_top|INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL                                                                                       ;              ;
;          |lpm_mult:Mult0|                          ; 59 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; 0 (0)      ; |emsx_top|INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|lpm_mult:Mult0                                                                        ;              ;
;             |mult_gos:auto_generated|              ; 59 (59)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; 25 (25)         ; 0 (0)      ; |emsx_top|INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|lpm_mult:Mult0|mult_gos:auto_generated                                                ;              ;
;    |LPF2:u_lpf2|                                   ; 221 (221)   ; 126          ; 0           ; 0    ; 0    ; 0            ; 95 (95)      ; 112 (112)         ; 14 (14)          ; 109 (109)       ; 0 (0)      ; |emsx_top|LPF2:u_lpf2                                                                                                                       ;              ;
;    |PLL4X:U00|                                     ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|PLL4X:U00                                                                                                                         ;              ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|PLL4X:U00|altpll:altpll_component                                                                                                 ;              ;
;    |T80a:U01|                                      ; 2133 (28)   ; 381          ; 128         ; 2    ; 0    ; 0            ; 1752 (11)    ; 44 (0)            ; 337 (17)         ; 138 (0)         ; 168 (0)    ; |emsx_top|T80a:U01                                                                                                                          ;              ;
;       |T80:u0|                                     ; 2105 (827)  ; 364          ; 128         ; 2    ; 0    ; 0            ; 1741 (615)   ; 44 (44)           ; 320 (168)        ; 138 (103)       ; 168 (38)   ; |emsx_top|T80a:U01|T80:u0                                                                                                                   ;              ;
;          |T80_ALU:alu|                             ; 528 (528)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 528 (528)    ; 0 (0)             ; 0 (0)            ; 35 (35)         ; 0 (0)      ; |emsx_top|T80a:U01|T80:u0|T80_ALU:alu                                                                                                       ;              ;
;          |T80_MCode:mcode|                         ; 534 (534)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 534 (534)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|T80a:U01|T80:u0|T80_MCode:mcode                                                                                                   ;              ;
;          |T80_Reg:Regs|                            ; 216 (216)   ; 152          ; 128         ; 2    ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 152 (152)        ; 0 (0)           ; 130 (130)  ; |emsx_top|T80a:U01|T80:u0|T80_Reg:Regs                                                                                                      ;              ;
;             |altsyncram:RegsH_rtl_0|               ; 0 (0)       ; 0            ; 64          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|T80a:U01|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0                                                                               ;              ;
;                |altsyncram_iag1:auto_generated|    ; 0 (0)       ; 0            ; 64          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|T80a:U01|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_iag1:auto_generated                                                ;              ;
;             |altsyncram:RegsL_rtl_0|               ; 0 (0)       ; 0            ; 64          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|T80a:U01|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0                                                                               ;              ;
;                |altsyncram_iag1:auto_generated|    ; 0 (0)       ; 0            ; 64          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|T80a:U01|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_iag1:auto_generated                                                ;              ;
;    |VDP:U20|                                       ; 3010 (334)  ; 1281         ; 25736       ; 13   ; 0    ; 0            ; 1729 (260)   ; 397 (21)          ; 884 (53)         ; 444 (31)        ; 325 (57)   ; |emsx_top|VDP:U20                                                                                                                           ;              ;
;       |VDP_COLORDEC:U_VDP_COLORDEC|                ; 89 (89)     ; 52           ; 0           ; 0    ; 0    ; 0            ; 37 (37)      ; 12 (12)           ; 40 (40)          ; 0 (0)           ; 10 (10)    ; |emsx_top|VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC                                                                                               ;              ;
;       |VDP_COMMAND:U_VDP_COMMAND|                  ; 602 (602)   ; 180          ; 0           ; 0    ; 0    ; 0            ; 422 (422)    ; 18 (18)           ; 162 (162)        ; 92 (92)         ; 47 (47)    ; |emsx_top|VDP:U20|VDP_COMMAND:U_VDP_COMMAND                                                                                                 ;              ;
;       |VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|          ; 86 (86)     ; 61           ; 0           ; 0    ; 0    ; 0            ; 25 (25)      ; 26 (26)           ; 35 (35)          ; 5 (5)           ; 11 (11)    ; |emsx_top|VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M                                                                                         ;              ;
;       |VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|          ; 248 (248)   ; 153          ; 2048        ; 1    ; 0    ; 0            ; 95 (95)      ; 74 (74)           ; 79 (79)          ; 73 (73)         ; 38 (38)    ; |emsx_top|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567                                                                                         ;              ;
;          |ram:U_FIFOMEM|                           ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM                                                                           ;              ;
;             |altsyncram:blkram_rtl_0|              ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0                                                   ;              ;
;                |altsyncram_r141:auto_generated|    ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_r141:auto_generated                    ;              ;
;       |VDP_INTERRUPT:U_INTERRUPT|                  ; 5 (5)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 5 (5)      ; |emsx_top|VDP:U20|VDP_INTERRUPT:U_INTERRUPT                                                                                                 ;              ;
;       |VDP_NTSC_PAL:U_VDP_NTSC_PAL|                ; 35 (35)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 6 (6)      ; |emsx_top|VDP:U20|VDP_NTSC_PAL:U_VDP_NTSC_PAL                                                                                               ;              ;
;       |VDP_REGISTER:U_VDP_REGISTER|                ; 425 (425)   ; 241          ; 144         ; 1    ; 0    ; 0            ; 184 (184)    ; 120 (120)         ; 121 (121)        ; 10 (10)         ; 32 (32)    ; |emsx_top|VDP:U20|VDP_REGISTER:U_VDP_REGISTER                                                                                               ;              ;
;          |ram:U_PALETTEMEMG|                       ; 0 (0)       ; 0            ; 48          ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG                                                                             ;              ;
;             |altsyncram:blkram_rtl_0|              ; 0 (0)       ; 0            ; 48          ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0                                                     ;              ;
;                |altsyncram_sv31:auto_generated|    ; 0 (0)       ; 0            ; 48          ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_sv31:auto_generated                      ;              ;
;          |ram:U_PALETTEMEMRB|                      ; 0 (0)       ; 0            ; 96          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB                                                                            ;              ;
;             |altsyncram:blkram_rtl_0|              ; 0 (0)       ; 0            ; 96          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0                                                    ;              ;
;                |altsyncram_vv31:auto_generated|    ; 0 (0)       ; 0            ; 96          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_vv31:auto_generated                     ;              ;
;       |VDP_SPRITE:U_SPRITE|                        ; 462 (462)   ; 281          ; 4344        ; 3    ; 0    ; 0            ; 181 (181)    ; 67 (67)           ; 214 (214)        ; 59 (59)         ; 57 (57)    ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE                                                                                                       ;              ;
;          |VDP_SPINFORAM:ISPINFORAM|                ; 0 (0)       ; 0            ; 248         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM                                                                              ;              ;
;             |altsyncram:IMEM_rtl_0|                ; 0 (0)       ; 0            ; 248         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0                                                        ;              ;
;                |altsyncram_tv31:auto_generated|    ; 0 (0)       ; 0            ; 248         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_tv31:auto_generated                         ;              ;
;          |ram:U_EVEN_LINE_BUF|                     ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF                                                                                   ;              ;
;             |altsyncram:blkram_rtl_0|              ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0                                                           ;              ;
;                |altsyncram_r141:auto_generated|    ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_r141:auto_generated                            ;              ;
;          |ram:U_ODD_LINE_BUF|                      ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF                                                                                    ;              ;
;             |altsyncram:blkram_rtl_0|              ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0                                                            ;              ;
;                |altsyncram_r141:auto_generated|    ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_r141:auto_generated                             ;              ;
;       |VDP_SSG:U_SSG|                              ; 274 (163)   ; 104          ; 0           ; 0    ; 0    ; 0            ; 170 (96)     ; 1 (1)             ; 103 (66)         ; 115 (66)        ; 26 (23)    ; |emsx_top|VDP:U20|VDP_SSG:U_SSG                                                                                                             ;              ;
;          |VDP_HVCOUNTER:U_HVCOUNTER|               ; 111 (111)   ; 37           ; 0           ; 0    ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 37 (37)          ; 49 (49)         ; 3 (3)      ; |emsx_top|VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER                                                                                   ;              ;
;       |VDP_TEXT12:U_VDP_TEXT12|                    ; 166 (166)   ; 95           ; 0           ; 0    ; 0    ; 0            ; 71 (71)      ; 42 (42)           ; 53 (53)          ; 19 (19)         ; 13 (13)    ; |emsx_top|VDP:U20|VDP_TEXT12:U_VDP_TEXT12                                                                                                   ;              ;
;       |VDP_VGA:U_VDP_VGA|                          ; 100 (90)    ; 20           ; 19200       ; 8    ; 0    ; 0            ; 80 (70)      ; 2 (2)             ; 18 (18)          ; 26 (26)         ; 20 (10)    ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA                                                                                                         ;              ;
;          |VDP_DOUBLEBUF:DBUF|                      ; 10 (10)     ; 0            ; 19200       ; 8    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 10 (10)    ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF                                                                                      ;              ;
;             |VDP_LINEBUF:U_BUF_BE|                 ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE                                                                 ;              ;
;                |altsyncram:IMEM_rtl_0|             ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0                                           ;              ;
;                   |altsyncram_u241:auto_generated| ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated            ;              ;
;             |VDP_LINEBUF:U_BUF_BO|                 ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO                                                                 ;              ;
;                |altsyncram:IMEM_rtl_0|             ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0                                           ;              ;
;                   |altsyncram_u241:auto_generated| ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated            ;              ;
;             |VDP_LINEBUF:U_BUF_GE|                 ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE                                                                 ;              ;
;                |altsyncram:IMEM_rtl_0|             ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0                                           ;              ;
;                   |altsyncram_u241:auto_generated| ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated            ;              ;
;             |VDP_LINEBUF:U_BUF_GO|                 ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO                                                                 ;              ;
;                |altsyncram:IMEM_rtl_0|             ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0                                           ;              ;
;                   |altsyncram_u241:auto_generated| ; 0 (0)       ; 0            ; 3200        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated            ;              ;
;             |VDP_LINEBUF:U_BUF_RE|                 ; 0 (0)       ; 0            ; 3200        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RE                                                                 ;              ;
;                |altsyncram:IMEM_rtl_0|             ; 0 (0)       ; 0            ; 3200        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RE|altsyncram:IMEM_rtl_0                                           ;              ;
;                   |altsyncram_u241:auto_generated| ; 0 (0)       ; 0            ; 3200        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated            ;              ;
;             |VDP_LINEBUF:U_BUF_RO|                 ; 0 (0)       ; 0            ; 3200        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RO                                                                 ;              ;
;                |altsyncram:IMEM_rtl_0|             ; 0 (0)       ; 0            ; 3200        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RO|altsyncram:IMEM_rtl_0                                           ;              ;
;                   |altsyncram_u241:auto_generated| ; 0 (0)       ; 0            ; 3200        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated            ;              ;
;       |VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|        ; 184 (184)   ; 14           ; 0           ; 0    ; 0    ; 0            ; 170 (170)    ; 13 (13)           ; 1 (1)            ; 14 (14)         ; 3 (3)      ; |emsx_top|VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL                                                                                       ;              ;
;    |VENCODE:U21|                                   ; 343 (302)   ; 72           ; 128         ; 1    ; 0    ; 0            ; 271 (230)    ; 10 (10)           ; 62 (62)          ; 206 (177)       ; 34 (18)    ; |emsx_top|VENCODE:U21                                                                                                                       ;              ;
;       |altsyncram:Mux3_rtl_0|                      ; 0 (0)       ; 0            ; 128         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|altsyncram:Mux3_rtl_0                                                                                                 ;              ;
;          |altsyncram_agv:auto_generated|           ; 0 (0)       ; 0            ; 128         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_agv:auto_generated                                                                   ;              ;
;       |lpm_mult:Mult0|                             ; 14 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 2 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult0                                                                                                        ;              ;
;          |multcore:mult_core|                      ; 14 (6)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (6)       ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 2 (2)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult0|multcore:mult_core                                                                                     ;              ;
;             |mpar_add:padder|                      ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                     ;              ;
;                |lpm_add_sub:adder[0]|              ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ;              ;
;                   |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                  ;              ;
;                      |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node          ;              ;
;       |lpm_mult:Mult1|                             ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 5 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult1                                                                                                        ;              ;
;          |multcore:mult_core|                      ; 8 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 5 (5)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult1|multcore:mult_core                                                                                     ;              ;
;             |mpar_add:padder|                      ; 7 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                     ;              ;
;                |lpm_add_sub:adder[0]|              ; 7 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ;              ;
;                   |addcore:adder|                  ; 7 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                  ;              ;
;                      |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node          ;              ;
;       |lpm_mult:Mult2|                             ; 13 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 4 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult2                                                                                                        ;              ;
;          |multcore:mult_core|                      ; 13 (5)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (5)       ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 4 (4)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult2|multcore:mult_core                                                                                     ;              ;
;             |mpar_add:padder|                      ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                     ;              ;
;                |lpm_add_sub:adder[0]|              ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ;              ;
;                   |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                  ;              ;
;                      |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node          ;              ;
;       |lpm_mult:Mult3|                             ; 6 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 5 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult3                                                                                                        ;              ;
;          |multcore:mult_core|                      ; 6 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 5 (5)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult3|multcore:mult_core                                                                                     ;              ;
;             |mpar_add:padder|                      ; 6 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                     ;              ;
;                |lpm_add_sub:adder[0]|              ; 6 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                ;              ;
;                   |addcore:adder|                  ; 6 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                  ;              ;
;                      |a_csnbuffer:result_node|     ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |emsx_top|VENCODE:U21|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node          ;              ;
;    |eseps2:U06|                                    ; 297 (290)   ; 130          ; 16512       ; 5    ; 0    ; 0            ; 167 (162)    ; 31 (31)           ; 99 (97)          ; 20 (20)         ; 21 (21)    ; |emsx_top|eseps2:U06                                                                                                                        ;              ;
;       |keymap:u_keymap|                            ; 7 (7)       ; 2            ; 16384       ; 4    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |emsx_top|eseps2:U06|keymap:u_keymap                                                                                                        ;              ;
;          |altsyncram:Mux7_rtl_0|                   ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|eseps2:U06|keymap:u_keymap|altsyncram:Mux7_rtl_0                                                                                  ;              ;
;             |altsyncram_9mv:auto_generated|        ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|eseps2:U06|keymap:u_keymap|altsyncram:Mux7_rtl_0|altsyncram_9mv:auto_generated                                                    ;              ;
;       |ram:u_matrix_ram|                           ; 0 (0)       ; 0            ; 128         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|eseps2:U06|ram:u_matrix_ram                                                                                                       ;              ;
;          |altsyncram:blkram_rtl_0|                 ; 0 (0)       ; 0            ; 128         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|eseps2:U06|ram:u_matrix_ram|altsyncram:blkram_rtl_0                                                                               ;              ;
;             |altsyncram_1041:auto_generated|       ; 0 (0)       ; 0            ; 128         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|eseps2:U06|ram:u_matrix_ram|altsyncram:blkram_rtl_0|altsyncram_1041:auto_generated                                                ;              ;
;    |esepwm:U33|                                    ; 220 (15)    ; 61           ; 70          ; 1    ; 0    ; 0            ; 159 (0)      ; 22 (0)            ; 39 (15)          ; 96 (15)         ; 14 (0)     ; |emsx_top|esepwm:U33                                                                                                                        ;              ;
;       |esefir5:U1|                                 ; 205 (76)    ; 46           ; 70          ; 1    ; 0    ; 0            ; 159 (30)     ; 22 (22)           ; 24 (24)          ; 81 (22)         ; 14 (14)    ; |emsx_top|esepwm:U33|esefir5:U1                                                                                                             ;              ;
;          |lpm_mult:Mult0|                          ; 129 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 129 (0)      ; 0 (0)             ; 0 (0)            ; 59 (0)          ; 0 (0)      ; |emsx_top|esepwm:U33|esefir5:U1|lpm_mult:Mult0                                                                                              ;              ;
;             |mult_evs:auto_generated|              ; 129 (129)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 129 (129)    ; 0 (0)             ; 0 (0)            ; 59 (59)         ; 0 (0)      ; |emsx_top|esepwm:U33|esefir5:U1|lpm_mult:Mult0|mult_evs:auto_generated                                                                      ;              ;
;          |tapram:u0|                               ; 0 (0)       ; 0            ; 70          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|esepwm:U33|esefir5:U1|tapram:u0                                                                                                   ;              ;
;             |altsyncram:TapMem_rtl_0|              ; 0 (0)       ; 0            ; 70          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0                                                                           ;              ;
;                |altsyncram_6dg1:auto_generated|    ; 0 (0)       ; 0            ; 70          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated                                            ;              ;
;    |iplrom:U02|                                    ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|iplrom:U02                                                                                                                        ;              ;
;       |altsyncram:WideOr0_rtl_0|                   ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|iplrom:U02|altsyncram:WideOr0_rtl_0                                                                                               ;              ;
;          |altsyncram_4iv:auto_generated|           ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|iplrom:U02|altsyncram:WideOr0_rtl_0|altsyncram_4iv:auto_generated                                                                 ;              ;
;    |lpm_mult:Mult0|                                ; 45 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 1 (0)      ; |emsx_top|lpm_mult:Mult0                                                                                                                    ;              ;
;       |multcore:mult_core|                         ; 45 (25)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 45 (25)      ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 1 (1)      ; |emsx_top|lpm_mult:Mult0|multcore:mult_core                                                                                                 ;              ;
;          |mpar_add:padder|                         ; 20 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                 ;              ;
;             |lpm_add_sub:adder[0]|                 ; 10 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ;              ;
;                |addcore:adder|                     ; 10 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ;              ;
;                   |a_csnbuffer:result_node|        ; 10 (10)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |emsx_top|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ;              ;
;             |mpar_add:sub_par_add|                 ; 10 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ;              ;
;                |lpm_add_sub:adder[0]|              ; 10 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ;              ;
;                   |addcore:adder|                  ; 10 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ;              ;
;                      |a_csnbuffer:result_node|     ; 10 (10)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |emsx_top|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;              ;
;    |lpm_mult:Mult1|                                ; 37 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 5 (0)      ; |emsx_top|lpm_mult:Mult1                                                                                                                    ;              ;
;       |multcore:mult_core|                         ; 37 (19)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 37 (19)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 5 (5)      ; |emsx_top|lpm_mult:Mult1|multcore:mult_core                                                                                                 ;              ;
;          |mpar_add:padder|                         ; 18 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                 ;              ;
;             |lpm_add_sub:adder[0]|                 ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ;              ;
;                |addcore:adder|                     ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ;              ;
;                   |a_csnbuffer:result_node|        ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ;              ;
;             |mpar_add:sub_par_add|                 ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ;              ;
;                |lpm_add_sub:adder[0]|              ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ;              ;
;                   |addcore:adder|                  ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ;              ;
;                      |a_csnbuffer:result_node|     ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;              ;
;    |lpm_mult:Mult2|                                ; 17 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult2                                                                                                                    ;              ;
;       |multcore:mult_core|                         ; 17 (1)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (1)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult2|multcore:mult_core                                                                                                 ;              ;
;          |mpar_add:padder|                         ; 16 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |emsx_top|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                 ;              ;
;             |lpm_add_sub:adder[0]|                 ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ;              ;
;                |addcore:adder|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ;              ;
;                   |a_csnbuffer:result_node|        ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ;              ;
;             |mpar_add:sub_par_add|                 ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ;              ;
;                |lpm_add_sub:adder[0]|              ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ;              ;
;                   |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ;              ;
;                      |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |emsx_top|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;              ;
;    |mapper:U05|                                    ; 42 (42)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 25 (25)          ; 0 (0)           ; 19 (19)    ; |emsx_top|mapper:U05                                                                                                                        ;              ;
;    |megasd:U03|                                    ; 115 (115)   ; 74           ; 0           ; 0    ; 0    ; 0            ; 41 (41)      ; 39 (39)           ; 35 (35)          ; 10 (10)         ; 5 (5)      ; |emsx_top|megasd:U03                                                                                                                        ;              ;
;    |psg:U30|                                       ; 523 (74)    ; 221          ; 0           ; 0    ; 0    ; 0            ; 302 (51)     ; 103 (2)           ; 118 (21)         ; 77 (0)          ; 54 (20)    ; |emsx_top|psg:U30                                                                                                                           ;              ;
;       |psg_wave:u_psgch|                           ; 449 (449)   ; 198          ; 0           ; 0    ; 0    ; 0            ; 251 (251)    ; 101 (101)         ; 97 (97)          ; 77 (77)         ; 34 (34)    ; |emsx_top|psg:U30|psg_wave:u_psgch                                                                                                          ;              ;
;    |rtc:U07|                                       ; 261 (261)   ; 75           ; 256         ; 1    ; 0    ; 0            ; 186 (186)    ; 15 (15)           ; 60 (60)          ; 0 (0)           ; 9 (9)      ; |emsx_top|rtc:U07                                                                                                                           ;              ;
;       |ram:u_mem|                                  ; 0 (0)       ; 0            ; 256         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|rtc:U07|ram:u_mem                                                                                                                 ;              ;
;          |altsyncram:blkram_rtl_0|                 ; 0 (0)       ; 0            ; 256         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|rtc:U07|ram:u_mem|altsyncram:blkram_rtl_0                                                                                         ;              ;
;             |altsyncram_2041:auto_generated|       ; 0 (0)       ; 0            ; 256         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|rtc:U07|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_2041:auto_generated                                                          ;              ;
;    |switched_io_ports:U35|                         ; 691 (691)   ; 112          ; 0           ; 0    ; 0    ; 0            ; 579 (579)    ; 0 (0)             ; 112 (112)        ; 0 (0)           ; 13 (13)    ; |emsx_top|switched_io_ports:U35                                                                                                             ;              ;
;    |tr_pcm:U40|                                    ; 70 (70)     ; 50           ; 0           ; 0    ; 0    ; 0            ; 20 (20)      ; 22 (22)           ; 28 (28)          ; 8 (8)           ; 6 (6)      ; |emsx_top|tr_pcm:U40                                                                                                                        ;              ;
;    |wifi:uwifi|                                    ; 438 (110)   ; 224          ; 16640       ; 8    ; 0    ; 0            ; 214 (47)     ; 77 (33)           ; 147 (30)         ; 101 (0)         ; 42 (5)     ; |emsx_top|wifi:uwifi                                                                                                                        ;              ;
;       |FIFO:U2|                                    ; 119 (119)   ; 60           ; 16640       ; 8    ; 0    ; 0            ; 59 (59)      ; 16 (16)           ; 44 (44)          ; 37 (37)         ; 25 (25)    ; |emsx_top|wifi:uwifi|FIFO:U2                                                                                                                ;              ;
;          |altsyncram:memory_rtl_0|                 ; 0 (0)       ; 0            ; 16640       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0                                                                                        ;              ;
;             |altsyncram_mmg1:auto_generated|       ; 0 (0)       ; 0            ; 16640       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |emsx_top|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated                                                         ;              ;
;       |UART:U1|                                    ; 209 (209)   ; 101          ; 0           ; 0    ; 0    ; 0            ; 108 (108)    ; 28 (28)           ; 73 (73)          ; 64 (64)         ; 12 (12)    ; |emsx_top|wifi:uwifi|UART:U1                                                                                                                ;              ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; pSltBdir_n  ; Output   ; --            ; --            ; --                    ; --  ;
; pSd_Cm      ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; pVideoClk   ; Output   ; --            ; --            ; --                    ; --  ;
; pVideoDat   ; Output   ; --            ; --            ; --                    ; --  ;
; pSltSltsl_n ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltSlts2_n ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltIorq_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltRd_n    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltWr_n    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[6]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[7]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[8]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[9]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[10] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[11] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[12] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[13] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[14] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[15] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltDat[0]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltDat[1]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltDat[2]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltDat[3]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltDat[4]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltDat[5]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltDat[6]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltDat[7]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltCs1_n   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltCs2_n   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltCs12_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltRfsh_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltWait_n  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltInt_n   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSltM1_n    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltMerq_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltRsv5    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltRsv16   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltSw1     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltSw2     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pMemDat[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[6]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[7]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[8]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[9]  ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[10] ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[11] ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[12] ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[13] ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[14] ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pMemDat[15] ; Bidir    ; OFF           ; OFF           ; --                    ; ON  ;
; pPs2Clk     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pPs2Dat     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[0]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[1]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[2]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[3]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[4]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[5]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[0]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[1]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[2]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[3]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[4]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[5]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSd_Dt[0]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSd_Dt[1]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSd_Dt[2]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSd_Dt[3]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[5]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pVideoHS_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pVideoVS_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pUsbP2      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pUsbN2      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pExtClk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pCpuClk     ; Output   ; --            ; --            ; --                    ; --  ;
; pSltClk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pMemClk     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemCke     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemCs_n    ; Output   ; --            ; --            ; --                    ; --  ;
; pMemRas_n   ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemCas_n   ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemWe_n    ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemUdq     ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemLdq     ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemBa1     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemBa0     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[0]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[1]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[2]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[3]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[4]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[5]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[6]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[7]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[8]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[9]  ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[10] ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[11] ; Output   ; --            ; --            ; --                    ; ON  ;
; pMemAdr[12] ; Output   ; --            ; --            ; --                    ; --  ;
; pStrA       ; Output   ; --            ; --            ; --                    ; --  ;
; pStrB       ; Output   ; --            ; --            ; --                    ; --  ;
; pSd_Ck      ; Output   ; --            ; --            ; --                    ; --  ;
; pDip[5]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[6]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pLed[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLedPwr     ; Output   ; --            ; --            ; --                    ; --  ;
; pUsbN1      ; Output   ; --            ; --            ; --                    ; --  ;
; pIopRsv14   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pIopRsv15   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pIopRsv16   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pIopRsv17   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pIopRsv18   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pIopRsv19   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pIopRsv20   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pIopRsv21   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[3]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; pDip[4]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; pClk21m     ; Input    ; --            ; --            ; --                    ; --  ;
; pDip[0]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; pSltRst_n   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[1]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; pDip[2]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; pDip[7]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; pUsbP1      ; Input    ; ON            ; ON            ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; pSltSltsl_n                                 ;                   ;         ;
; pSltSlts2_n                                 ;                   ;         ;
; pSltIorq_n                                  ;                   ;         ;
; pSltRd_n                                    ;                   ;         ;
; pSltWr_n                                    ;                   ;         ;
; pSltAdr[0]                                  ;                   ;         ;
; pSltAdr[1]                                  ;                   ;         ;
; pSltAdr[2]                                  ;                   ;         ;
; pSltAdr[3]                                  ;                   ;         ;
; pSltAdr[4]                                  ;                   ;         ;
; pSltAdr[5]                                  ;                   ;         ;
; pSltAdr[6]                                  ;                   ;         ;
; pSltAdr[7]                                  ;                   ;         ;
; pSltAdr[8]                                  ;                   ;         ;
; pSltAdr[9]                                  ;                   ;         ;
; pSltAdr[10]                                 ;                   ;         ;
; pSltAdr[11]                                 ;                   ;         ;
; pSltAdr[12]                                 ;                   ;         ;
; pSltAdr[13]                                 ;                   ;         ;
; pSltAdr[14]                                 ;                   ;         ;
; pSltAdr[15]                                 ;                   ;         ;
; pSltDat[0]                                  ;                   ;         ;
;      - iSltDat[0]                           ; 1                 ; ON      ;
;      - T80a:U01|T80:u0|IR[0]                ; 1                 ; ON      ;
;      - T80a:U01|DI_Reg[0]                   ; 1                 ; ON      ;
; pSltDat[1]                                  ;                   ;         ;
;      - iSltDat[1]                           ; 1                 ; ON      ;
;      - T80a:U01|T80:u0|IR[1]                ; 1                 ; ON      ;
;      - T80a:U01|DI_Reg[1]                   ; 1                 ; ON      ;
; pSltDat[2]                                  ;                   ;         ;
;      - iSltDat[2]                           ; 1                 ; ON      ;
;      - T80a:U01|T80:u0|IR[2]                ; 1                 ; ON      ;
;      - T80a:U01|DI_Reg[2]                   ; 1                 ; ON      ;
; pSltDat[3]                                  ;                   ;         ;
;      - iSltDat[3]                           ; 0                 ; ON      ;
;      - T80a:U01|T80:u0|IR[3]                ; 0                 ; ON      ;
;      - T80a:U01|DI_Reg[3]                   ; 0                 ; ON      ;
; pSltDat[4]                                  ;                   ;         ;
;      - iSltDat[4]                           ; 0                 ; ON      ;
;      - T80a:U01|T80:u0|IR[4]                ; 0                 ; ON      ;
;      - T80a:U01|DI_Reg[4]                   ; 0                 ; ON      ;
; pSltDat[5]                                  ;                   ;         ;
;      - iSltDat[5]                           ; 0                 ; ON      ;
;      - T80a:U01|T80:u0|IR[5]                ; 0                 ; ON      ;
;      - T80a:U01|DI_Reg[5]                   ; 0                 ; ON      ;
; pSltDat[6]                                  ;                   ;         ;
;      - iSltDat[6]                           ; 1                 ; ON      ;
;      - T80a:U01|T80:u0|IR[6]                ; 1                 ; ON      ;
;      - T80a:U01|DI_Reg[6]                   ; 1                 ; ON      ;
; pSltDat[7]                                  ;                   ;         ;
;      - iSltDat[7]                           ; 1                 ; ON      ;
;      - T80a:U01|T80:u0|IR[7]                ; 1                 ; ON      ;
;      - T80a:U01|DI_Reg[7]                   ; 1                 ; ON      ;
; pSltCs1_n                                   ;                   ;         ;
; pSltCs2_n                                   ;                   ;         ;
; pSltCs12_n                                  ;                   ;         ;
; pSltRfsh_n                                  ;                   ;         ;
; pSltWait_n                                  ;                   ;         ;
;      - wait_n_s~0                           ; 0                 ; ON      ;
; pSltInt_n                                   ;                   ;         ;
;      - T80a:U01|T80:u0|INT_s                ; 0                 ; ON      ;
; pSltM1_n                                    ;                   ;         ;
; pSltMerq_n                                  ;                   ;         ;
; pSltRsv5                                    ;                   ;         ;
; pSltRsv16                                   ;                   ;         ;
; pSltSw1                                     ;                   ;         ;
; pSltSw2                                     ;                   ;         ;
; pMemDat[0]                                  ;                   ;         ;
;      - RamDbi[0]                            ; 0                 ; OFF     ;
;      - VrmDbi[0]                            ; 0                 ; OFF     ;
; pMemDat[1]                                  ;                   ;         ;
;      - RamDbi[1]                            ; 1                 ; OFF     ;
;      - VrmDbi[1]                            ; 1                 ; OFF     ;
; pMemDat[2]                                  ;                   ;         ;
;      - RamDbi[2]                            ; 0                 ; OFF     ;
;      - VrmDbi[2]                            ; 0                 ; OFF     ;
; pMemDat[3]                                  ;                   ;         ;
;      - RamDbi[3]                            ; 0                 ; OFF     ;
;      - VrmDbi[3]                            ; 0                 ; OFF     ;
; pMemDat[4]                                  ;                   ;         ;
;      - RamDbi[4]                            ; 1                 ; OFF     ;
;      - VrmDbi[4]                            ; 1                 ; OFF     ;
; pMemDat[5]                                  ;                   ;         ;
;      - RamDbi[5]                            ; 0                 ; OFF     ;
;      - VrmDbi[5]                            ; 0                 ; OFF     ;
; pMemDat[6]                                  ;                   ;         ;
;      - RamDbi[6]                            ; 0                 ; OFF     ;
;      - VrmDbi[6]                            ; 0                 ; OFF     ;
; pMemDat[7]                                  ;                   ;         ;
;      - RamDbi[7]                            ; 0                 ; OFF     ;
;      - VrmDbi[7]                            ; 0                 ; OFF     ;
; pMemDat[8]                                  ;                   ;         ;
;      - RamDbi[0]                            ; 1                 ; OFF     ;
;      - VrmDbi[8]                            ; 1                 ; OFF     ;
; pMemDat[9]                                  ;                   ;         ;
;      - RamDbi[1]                            ; 0                 ; OFF     ;
;      - VrmDbi[9]                            ; 0                 ; OFF     ;
; pMemDat[10]                                 ;                   ;         ;
;      - RamDbi[2]                            ; 1                 ; OFF     ;
;      - VrmDbi[10]                           ; 1                 ; OFF     ;
; pMemDat[11]                                 ;                   ;         ;
;      - RamDbi[3]                            ; 0                 ; OFF     ;
;      - VrmDbi[11]                           ; 0                 ; OFF     ;
; pMemDat[12]                                 ;                   ;         ;
;      - RamDbi[4]                            ; 1                 ; OFF     ;
;      - VrmDbi[12]                           ; 1                 ; OFF     ;
; pMemDat[13]                                 ;                   ;         ;
;      - RamDbi[5]                            ; 1                 ; OFF     ;
;      - VrmDbi[13]                           ; 1                 ; OFF     ;
; pMemDat[14]                                 ;                   ;         ;
;      - RamDbi[6]                            ; 1                 ; OFF     ;
;      - VrmDbi[14]                           ; 1                 ; OFF     ;
; pMemDat[15]                                 ;                   ;         ;
;      - RamDbi[7]                            ; 0                 ; OFF     ;
;      - VrmDbi[15]                           ; 0                 ; OFF     ;
; pPs2Clk                                     ;                   ;         ;
;      - eseps2:U06|ff_ps2_clk_delay[0]       ; 1                 ; ON      ;
; pPs2Dat                                     ;                   ;         ;
;      - eseps2:U06|ff_ps2_rcv_dat[7]         ; 0                 ; ON      ;
; pJoyA[0]                                    ;                   ;         ;
;      - psg:U30|rega[0]                      ; 1                 ; ON      ;
; pJoyA[1]                                    ;                   ;         ;
;      - psg:U30|rega[1]                      ; 1                 ; ON      ;
; pJoyA[2]                                    ;                   ;         ;
;      - psg:U30|rega[2]                      ; 0                 ; ON      ;
; pJoyA[3]                                    ;                   ;         ;
;      - psg:U30|rega[3]                      ; 1                 ; ON      ;
; pJoyA[4]                                    ;                   ;         ;
;      - psg:U30|rega[4]                      ; 1                 ; ON      ;
; pJoyA[5]                                    ;                   ;         ;
;      - psg:U30|rega[5]                      ; 1                 ; ON      ;
; pJoyB[0]                                    ;                   ;         ;
;      - psg:U30|rega[0]                      ; 0                 ; ON      ;
; pJoyB[1]                                    ;                   ;         ;
;      - psg:U30|rega[1]                      ; 1                 ; ON      ;
; pJoyB[2]                                    ;                   ;         ;
;      - psg:U30|rega[2]                      ; 1                 ; ON      ;
; pJoyB[3]                                    ;                   ;         ;
;      - psg:U30|rega[3]                      ; 0                 ; ON      ;
; pJoyB[4]                                    ;                   ;         ;
;      - psg:U30|rega[4]                      ; 0                 ; ON      ;
; pJoyB[5]                                    ;                   ;         ;
;      - psg:U30|rega[5]                      ; 0                 ; ON      ;
; pSd_Dt[0]                                   ;                   ;         ;
;      - megasd:U03|ff_recv_data[0]           ; 0                 ; ON      ;
; pSd_Dt[1]                                   ;                   ;         ;
; pSd_Dt[2]                                   ;                   ;         ;
; pSd_Dt[3]                                   ;                   ;         ;
; pDac_VR[0]                                  ;                   ;         ;
; pDac_VR[1]                                  ;                   ;         ;
; pDac_VR[2]                                  ;                   ;         ;
; pDac_VR[3]                                  ;                   ;         ;
; pDac_VR[4]                                  ;                   ;         ;
; pDac_VR[5]                                  ;                   ;         ;
; pDac_VG[0]                                  ;                   ;         ;
; pDac_VG[1]                                  ;                   ;         ;
; pDac_VG[2]                                  ;                   ;         ;
; pDac_VG[3]                                  ;                   ;         ;
; pDac_VG[4]                                  ;                   ;         ;
; pDac_VG[5]                                  ;                   ;         ;
; pDac_VB[0]                                  ;                   ;         ;
; pDac_VB[1]                                  ;                   ;         ;
; pDac_VB[2]                                  ;                   ;         ;
; pDac_VB[3]                                  ;                   ;         ;
; pDac_VB[4]                                  ;                   ;         ;
; pDac_VB[5]                                  ;                   ;         ;
; pDac_SR[0]                                  ;                   ;         ;
; pDac_SR[1]                                  ;                   ;         ;
; pDac_SR[2]                                  ;                   ;         ;
; pDac_SR[3]                                  ;                   ;         ;
; pDac_SR[4]                                  ;                   ;         ;
; pDac_SR[5]                                  ;                   ;         ;
;      - CmtIn                                ; 0                 ; ON      ;
; pVideoHS_n                                  ;                   ;         ;
;      - odd_line_s                           ; 1                 ; OFF     ;
; pVideoVS_n                                  ;                   ;         ;
; pUsbP2                                      ;                   ;         ;
; pUsbN2                                      ;                   ;         ;
; pExtClk                                     ;                   ;         ;
; pSltClk                                     ;                   ;         ;
; pDip[5]                                     ;                   ;         ;
; pDip[6]                                     ;                   ;         ;
; pIopRsv14                                   ;                   ;         ;
; pIopRsv15                                   ;                   ;         ;
; pIopRsv16                                   ;                   ;         ;
; pIopRsv17                                   ;                   ;         ;
; pIopRsv18                                   ;                   ;         ;
; pIopRsv19                                   ;                   ;         ;
; pIopRsv20                                   ;                   ;         ;
; pIopRsv21                                   ;                   ;         ;
; pDip[3]                                     ;                   ;         ;
;      - GreenLv[3]                           ; 0                 ; ON      ;
;      - Scanlines[1]                         ; 0                 ; ON      ;
; pDip[4]                                     ;                   ;         ;
;      - pLed~14                              ; 1                 ; ON      ;
;      - Mux96~4                              ; 1                 ; ON      ;
;      - Mux95~4                              ; 1                 ; ON      ;
;      - SdrAdr~22                            ; 1                 ; ON      ;
; pClk21m                                     ;                   ;         ;
; pDip[0]                                     ;                   ;         ;
;      - ff_dip_req[0]                        ; 0                 ; ON      ;
; pSltRst_n                                   ;                   ;         ;
; pDip[1]                                     ;                   ;         ;
;      - ff_dip_req[1]                        ; 1                 ; ON      ;
; pDip[2]                                     ;                   ;         ;
;      - ff_dip_req[2]                        ; 0                 ; ON      ;
; pDip[7]                                     ;                   ;         ;
;      - ff_dip_req[7]                        ; 1                 ; ON      ;
; pUsbP1                                      ;                   ;         ;
;      - wifi:uwifi|UART:U1|rx_data_delayed_s ; 0                 ; ON      ;
+---------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                         ;
+----------------------------------------------------------------------+---------------+---------+---------------------------------------------------------------------+--------+----------------------+------------------+
; Name                                                                 ; Location      ; Fan-Out ; Usage                                                               ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------+---------------+---------+---------------------------------------------------------------------+--------+----------------------+------------------+
; Add19~0                                                              ; LC_X29_Y15_N2 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; DisplayMode[1]                                                       ; LC_X17_Y11_N8 ; 15      ; Sync. load                                                          ; no     ; --                   ; --               ;
; Equal0~0                                                             ; LC_X43_Y13_N8 ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; Equal12~0                                                            ; LC_X45_Y13_N6 ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; Equal14~0                                                            ; LC_X27_Y24_N9 ; 15      ; Clock enable                                                        ; no     ; --                   ; --               ;
; Equal21~6                                                            ; LC_X49_Y4_N6  ; 29      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; Equal2~1                                                             ; LC_X50_Y12_N4 ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; ErmReq~0                                                             ; LC_X26_Y18_N9 ; 13      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; ExpSlot0[7]~2                                                        ; LC_X22_Y20_N0 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; ExpSlot3[7]~0                                                        ; LC_X22_Y20_N4 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; Kmap                                                                 ; LC_X17_Y15_N9 ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; LogoRstCnt[5]~1                                                      ; LC_X37_Y8_N2  ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; Mux101~0                                                             ; LC_X24_Y24_N7 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; Mux101~1                                                             ; LC_X24_Y24_N9 ; 12      ; Clock enable                                                        ; no     ; --                   ; --               ;
; Mux61~0                                                              ; LC_X30_Y14_N9 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; Mux62~3                                                              ; LC_X30_Y14_N6 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; Mux63~2                                                              ; LC_X29_Y16_N7 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; Mux82~0                                                              ; LC_X25_Y24_N9 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; PLL4X:U00|altpll:altpll_component|_clk0                              ; PLL_1         ; 2829    ; Clock                                                               ; yes    ; Global Clock         ; GCLK3            ;
; PLL4X:U00|altpll:altpll_component|_clk1                              ; PLL_1         ; 100     ; Clock                                                               ; yes    ; Global Clock         ; GCLK2            ;
; PpiPortA[7]~4                                                        ; LC_X18_Y18_N5 ; 9       ; Clock enable                                                        ; no     ; --                   ; --               ;
; PpiPortC[3]~13                                                       ; LC_X18_Y18_N8 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; RamDbi[0]~2                                                          ; LC_X24_Y24_N3 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; RamReq~3                                                             ; LC_X26_Y18_N8 ; 3       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; SdrDat[15]~17                                                        ; LC_X25_Y24_N1 ; 16      ; Clock enable                                                        ; no     ; --                   ; --               ;
; SdrDat[15]~18                                                        ; LC_X25_Y24_N8 ; 16      ; Output enable                                                       ; no     ; --                   ; --               ;
; SdrSta[2]                                                            ; LC_X25_Y23_N3 ; 18      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; SdrSta~5                                                             ; LC_X25_Y22_N4 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; SdrUdq~0                                                             ; LC_X24_Y24_N6 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|MREQ~2                                                      ; LC_X6_Y10_N2  ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|Reset_s                                                     ; LC_X45_Y14_N6 ; 179     ; Async. clear, Async. load                                           ; yes    ; Global Clock         ; GCLK7            ;
; T80a:U01|T80:u0|ACC[2]~16                                            ; LC_X2_Y16_N3  ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|A[12]~56                                             ; LC_X4_Y12_N1  ; 12      ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|A[12]~57                                             ; LC_X2_Y11_N8  ; 8       ; Sync. load                                                          ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|A[1]~15                                              ; LC_X4_Y16_N7  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|BusA[5]~10                                           ; LC_X5_Y17_N0  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|BusA[5]~8                                            ; LC_X5_Y17_N3  ; 8       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|BusB[6]~49                                           ; LC_X6_Y19_N3  ; 8       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|Equal0~2                                             ; LC_X4_Y12_N7  ; 24      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|Equal4~2                                             ; LC_X4_Y8_N4   ; 6       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|Equal5~1                                             ; LC_X1_Y7_N6   ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|Equal60~0                                            ; LC_X6_Y11_N0  ; 46      ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|F[5]~102                                             ; LC_X6_Y17_N6  ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|F~84                                                 ; LC_X5_Y12_N3  ; 16      ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|IR[1]~3                                              ; LC_X3_Y8_N8   ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|ISet[0]~2                                            ; LC_X1_Y8_N5   ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|ISet[0]~4                                            ; LC_X1_Y8_N6   ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|ISet[1]                                              ; LC_X1_Y8_N1   ; 77      ; Sync. load                                                          ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|I[7]~0                                               ; LC_X2_Y16_N0  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|No_BTR                                               ; LC_X3_Y9_N8   ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|PC[8]~21                                             ; LC_X1_Y12_N5  ; 9       ; Sync. load                                                          ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|PC[8]~29                                             ; LC_X1_Y12_N2  ; 15      ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|Pre_XY_F_M[1]~0                                      ; LC_X1_Y10_N7  ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|Pre_XY_F_M[2]~1                                      ; LC_X1_Y10_N9  ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|R[5]~15                                              ; LC_X2_Y17_N8  ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|R[7]~14                                              ; LC_X2_Y11_N5  ; 9       ; Sync. load                                                          ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|Read_To_Reg_r[3]~3                                   ; LC_X4_Y12_N8  ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|RegWEH~1                                             ; LC_X9_Y19_N1  ; 9       ; Write enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|RegWEL~2                                             ; LC_X9_Y19_N4  ; 9       ; Write enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|SP[5]~5                                              ; LC_X7_Y20_N0  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|SP[9]~22                                             ; LC_X7_Y20_N6  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux262~0                             ; LC_X3_Y8_N5   ; 34      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux307~2                             ; LC_X1_Y8_N3   ; 5       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[0][0]~6                           ; LC_X1_Y25_N6  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                           ; LC_X1_Y25_N2  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[2][0]~4                           ; LC_X2_Y25_N4  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                           ; LC_X2_Y25_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[4][0]~2                           ; LC_X1_Y26_N2  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[5][0]~0                           ; LC_X2_Y25_N7  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[6][0]~1                           ; LC_X1_Y26_N4  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                           ; LC_X1_Y25_N7  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                           ; LC_X8_Y25_N2  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                           ; LC_X8_Y25_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[2][0]~4                           ; LC_X5_Y25_N4  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                           ; LC_X5_Y25_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[4][0]~2                           ; LC_X5_Y26_N5  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                           ; LC_X5_Y25_N0  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[6][0]~1                           ; LC_X5_Y26_N2  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                           ; LC_X5_Y26_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|TmpAddr[13]~10                                       ; LC_X4_Y16_N9  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|TmpAddr[13]~9                                        ; LC_X4_Y16_N2  ; 8       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|TmpAddr[2]~0                                         ; LC_X4_Y16_N0  ; 5       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|TmpAddr[2]~2                                         ; LC_X4_Y16_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|XY_State[1]~0                                        ; LC_X1_Y8_N8   ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; T80a:U01|T80:u0|process_0~1                                          ; LC_X1_Y11_N1  ; 52      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|BWINDOW_Y                                                    ; LC_X40_Y3_N0  ; 3       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|Equal21~2                                                    ; LC_X40_Y13_N3 ; 17      ; Sync. clear, Sync. load                                             ; no     ; --                   ; --               ;
; VDP:U20|IRAMADR[13]~130                                              ; LC_X42_Y13_N5 ; 26      ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|IRAMADR[13]~17                                               ; LC_X40_Y11_N4 ; 17      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|PRAMDBO[7]~8                                                 ; LC_X38_Y12_N4 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDPCMDVRAMRDDATA[7]~0                                        ; LC_X41_Y14_N6 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDPVRAMACCESSADDR[16]~3                                      ; LC_X39_Y11_N6 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDPVRAMACCESSADDR[3]~1                                       ; LC_X38_Y12_N2 ; 15      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDPVRAMACCESSADDR~0                                          ; LC_X38_Y12_N0 ; 18      ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDPVRAMRDDATA[0]~0                                           ; LC_X41_Y14_N8 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_YJK_R[1]~5                    ; LC_X32_Y4_N4  ; 18      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|W_EVEN_DOTSTATE~0                ; LC_X40_Y13_N8 ; 36      ; Clock enable, Sync. clear, Sync. load                               ; no     ; --                   ; --               ;
; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|process_0~0                      ; LC_X30_Y4_N9  ; 18      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|process_4~0                      ; LC_X48_Y6_N0  ; 23      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CLR[1]~6                           ; LC_X52_Y20_N6 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CLR[3]~16                          ; LC_X46_Y20_N2 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CLR[7]~19                          ; LC_X46_Y20_N0 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMRWR~0                            ; LC_X49_Y19_N7 ; 13      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMR[0]~0                           ; LC_X50_Y18_N1 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DIY~2                              ; LC_X47_Y19_N4 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DXTMP[8]~2                         ; LC_X49_Y21_N6 ; 9       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DX[0]~3                            ; LC_X47_Y17_N2 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DY[4]~8                            ; LC_X48_Y19_N4 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DY[9]~7                            ; LC_X49_Y19_N2 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|Mux133~0                           ; LC_X52_Y17_N9 ; 7       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NXTMP[0]~11                        ; LC_X51_Y20_N7 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NXTMP[0]~12                        ; LC_X49_Y19_N6 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NXTMP[6]~6                         ; LC_X50_Y21_N2 ; 17      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NX[7]~5                            ; LC_X50_Y23_N1 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NX[9]~4                            ; LC_X47_Y19_N6 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[0]~16                           ; LC_X49_Y18_N7 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[8]~15                           ; LC_X49_Y18_N6 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STLINENEWPOS                 ; LC_X50_Y19_N8 ; 25      ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE~35                           ; LC_X50_Y18_N9 ; 3       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE~41                           ; LC_X50_Y18_N0 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE~47                           ; LC_X51_Y18_N4 ; 11      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SXTMP[8]~6                         ; LC_X49_Y21_N2 ; 9       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SX[7]~3                            ; LC_X47_Y17_N5 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SY[0]~2                            ; LC_X49_Y18_N4 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SY[9]~1                            ; LC_X49_Y18_N8 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VRAMRDREQ~0                        ; LC_X50_Y18_N5 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VRAMWRDATA[0]~14                   ; LC_X51_Y18_N7 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|process_0~1                        ; LC_X47_Y17_N4 ; 48      ; Sync. clear, Sync. load                                             ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_GEN[3]~16           ; LC_X40_Y12_N6 ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_REQ_ADDR[16]~0          ; LC_X42_Y9_N2  ; 4       ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_REQ_ADDR[16]~1          ; LC_X42_Y8_N4  ; 17      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_0~0                ; LC_X38_Y7_N4  ; 16      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_2~0                ; LC_X41_Y11_N9 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_3~4                ; LC_X40_Y13_N1 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_4~0                ; LC_X38_Y7_N6  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Add7~0                     ; LC_X35_Y2_N7  ; 6       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|COLORDATA[0]~2             ; LC_X38_Y5_N3  ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Equal14~0                  ; LC_X41_Y4_N3  ; 7       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_PERIOD_CNT[3]~0   ; LC_X42_Y4_N4  ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_FIFO0[0]~0              ; LC_X35_Y9_N1  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[3]~2           ; LC_X40_Y13_N7 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_OUT[1]~1          ; LC_X38_Y5_N1  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOIN                     ; LC_X40_Y13_N6 ; 12      ; Write enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LessThan0~3                ; LC_X42_Y4_N6  ; 5       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux14~1                    ; LC_X37_Y8_N1  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux14~2                    ; LC_X35_Y9_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux14~3                    ; LC_X37_Y8_N9  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PCOLORCODE[2]~1            ; LC_X38_Y5_N6  ; 4       ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PCOLORCODE[2]~2            ; LC_X36_Y6_N1  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PCOLORCODE[5]~3            ; LC_X38_Y5_N5  ; 4       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|W_BLINK_SYNC~3             ; LC_X44_Y5_N9  ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|W_G_YJK[6]~0               ; LC_X35_Y3_N7  ; 6       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|W_R_YJK[6]~0               ; LC_X35_Y4_N7  ; 6       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|process_1~0                ; LC_X36_Y6_N5  ; 32      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|process_3~0                ; LC_X42_Y13_N9 ; 15      ; Sync. clear, Sync. load                                             ; no     ; --                   ; --               ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|process_7~0                ; LC_X38_Y5_N4  ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|DBI[4]~7                         ; LC_X43_Y17_N5 ; 5       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_PALETTE_IN                    ; LC_X31_Y9_N2  ; 6       ; Write enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R0_DISP_MODE[3]~0             ; LC_X40_Y9_N9  ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R1_DISP_MODE[1]~0             ; LC_X40_Y9_N7  ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R26_H_SCROLL[7]~0             ; LC_X39_Y8_N0  ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R2_PT_NAM_ADDR[6]~0           ; LC_X39_Y8_N2  ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[0]~0            ; LC_X35_Y13_N6 ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEWRNUM[0]~0                ; LC_X35_Y13_N5 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R10R3_COL_ADDR[10]~0         ; LC_X40_Y9_N8  ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R10R3_COL_ADDR[5]~1          ; LC_X44_Y9_N9  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R11R5_SP_ATR_ADDR[5]~1       ; LC_X39_Y8_N1  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R11R5_SP_ATR_ADDR[9]~0       ; LC_X44_Y9_N8  ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R12_BLINK_MODE[0]~0          ; LC_X39_Y8_N9  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R13_BLINK_PERIOD[7]~0        ; LC_X39_Y8_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R18_VERT[0]~0                ; LC_X39_Y8_N3  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R19_HSYNC_INT_LINE[7]~0      ; LC_X39_Y8_N4  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R23_VSTART_LINE[7]~0         ; LC_X39_Y8_N6  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R25_CMD~0                    ; LC_X36_Y18_N2 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R26_H_SCROLL[7]~0            ; LC_X42_Y7_N8  ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R27_H_SCROLL[0]~0            ; LC_X39_Y8_N7  ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R4_PT_GEN_ADDR[5]~2          ; LC_X39_Y8_N5  ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R6_SP_GEN_ADDR[5]~0          ; LC_X40_Y9_N0  ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[0]~0            ; LC_X36_Y18_N8 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R8_COL0_ON~0                 ; LC_X40_Y9_N4  ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE~0                ; LC_X40_Y9_N5  ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|SPMODE2                          ; LC_X42_Y9_N4  ; 12      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGNUM[3]~0                ; LC_X36_Y18_N4 ; 13      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[1]~0                   ; LC_X35_Y18_N2 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR15STATUSREGNUM[3]~0          ; LC_X36_Y18_N6 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR16PALNUM[0]~8                ; LC_X35_Y13_N8 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR17REGNUM[5]~14               ; LC_X35_Y18_N8 ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR[5]~70                  ; LC_X35_Y18_N6 ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[16]~0       ; LC_X40_Y9_N2  ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMRDREQ~1                   ; LC_X35_Y17_N7 ; 15      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMWRREQ~0                   ; LC_X35_Y18_N4 ; 9       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|process_5~0                      ; LC_X32_Y19_N4 ; 16      ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|process_8~0                      ; LC_X35_Y17_N0 ; 14      ; Sync. clear, Sync. load                                             ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Decoder0~1                               ; LC_X47_Y11_N4 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Decoder0~2                               ; LC_X48_Y11_N9 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Decoder0~3                               ; LC_X48_Y11_N1 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Decoder0~4                               ; LC_X48_Y11_N2 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Decoder0~5                               ; LC_X48_Y11_N8 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Decoder0~6                               ; LC_X48_Y11_N4 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Decoder0~7                               ; LC_X48_Y11_N6 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Decoder0~8                               ; LC_X48_Y11_N5 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Equal11~0                                ; LC_X32_Y10_N6 ; 25      ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Equal11~1                                ; LC_X38_Y12_N9 ; 35      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Equal12~1                                ; LC_X40_Y6_N6  ; 31      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Equal24~1                                ; LC_X40_Y6_N4  ; 9       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[0]~1                   ; LC_X41_Y13_N6 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[0]~2               ; LC_X41_Y13_N8 ; 9       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|IRAMADRPREPARE[0]~1                      ; LC_X45_Y12_N5 ; 17      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|IRAMADRPREPARE[12]~0                     ; LC_X45_Y12_N0 ; 8       ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|IRAMADRPREPARE[8]~9                      ; LC_X43_Y14_N4 ; 5       ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Mux111~0                                 ; LC_X41_Y14_N7 ; 41      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPDRAWCOLOR[3]~0                         ; LC_X37_Y16_N1 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPDRAWPATTERN[15]~0                      ; LC_X42_Y15_N4 ; 15      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPDRAWX[8]~0                             ; LC_X37_Y16_N8 ; 9       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMIC_IN~2                         ; LC_X40_Y15_N1 ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[0]~5                 ; LC_X40_Y15_N0 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[7]~4                 ; LC_X42_Y14_N4 ; 8       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[8]~3                 ; LC_X40_Y15_N3 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMWE                              ; LC_X41_Y13_N4 ; 3       ; Write enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[0]~8                       ; LC_X40_Y15_N8 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[5]~3                       ; LC_X40_Y15_N6 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[5]~COMBOUT                 ; LC_X40_Y16_N4 ; 12      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWCOLOR[0]~1                  ; LC_X38_Y15_N6 ; 8       ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWCOLOR[7]~2                  ; LC_X38_Y15_N4 ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWWE~0                        ; LC_X39_Y15_N4 ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWX[0]~0                      ; LC_X37_Y16_N6 ; 9       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFWE_E~0                          ; LC_X38_Y13_N8 ; 1       ; Write enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFWE_O~0                          ; LC_X38_Y13_N2 ; 1       ; Write enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[0]~0              ; LC_X44_Y11_N6 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPARELINENUM[0]~2                    ; LC_X42_Y14_N1 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPAREPATTERNNUM[0]~0                 ; LC_X42_Y14_N9 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPAREPLANENUM[0]~29                  ; LC_X45_Y12_N3 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPSTATE.SPSTATE_PREPARE                  ; LC_X43_Y12_N9 ; 17      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPSTATE~9                                ; LC_X43_Y12_N9 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPWINDOWX                                ; LC_X38_Y13_N3 ; 7       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|process_0~2                              ; LC_X44_Y11_N0 ; 26      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SPRITE:U_SPRITE|process_10~3                             ; LC_X44_Y15_N2 ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|Equal0~0                                       ; LC_X29_Y3_N3  ; 17      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|Equal11~1                                      ; LC_X31_Y2_N5  ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|Equal13~0                                      ; LC_X40_Y5_N8  ; 4       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_DOTSTATE[0]                                 ; LC_X32_Y9_N5  ; 60      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_DOTSTATE[1]                                 ; LC_X32_Y10_N6 ; 88      ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_EIGHTDOTSTATE[1]                            ; LC_X41_Y11_N2 ; 71      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_EIGHTDOTSTATE[2]                            ; LC_X41_Y11_N6 ; 37      ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_Y_CNT[3]                                ; LC_X46_Y7_N3  ; 5       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_Y_CNT[4]                                ; LC_X46_Y7_N4  ; 5       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_Y_CNT[5]                                ; LC_X46_Y7_N5  ; 4       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_Y_CNT[6]                                ; LC_X46_Y7_N6  ; 6       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_Y_CNT[7]                                ; LC_X46_Y7_N7  ; 6       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|FF_X_CNT[8]~8                                  ; LC_X31_Y3_N4  ; 10      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|HSYNC                                          ; LC_X40_Y5_N0  ; 19      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|PREDOTCOUNTER_YP_V[8]~0                        ; LC_X48_Y6_N2  ; 10      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|Equal2~4             ; LC_X45_Y2_N2  ; 13      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|Equal3~0             ; LC_X31_Y2_N9  ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[1] ; LC_X39_Y2_N4  ; 55      ; Write enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|W_V_BLANKING_END~1   ; LC_X44_Y3_N3  ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|process_0~0          ; LC_X45_Y2_N3  ; 11      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|process_0~1          ; LC_X45_Y2_N0  ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|process_2~0          ; LC_X30_Y2_N3  ; 23      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|process_3~7                                    ; LC_X31_Y3_N1  ; 10      ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_SSG:U_SSG|process_7~5                                    ; LC_X37_Y3_N5  ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|BLINK[6]~0                           ; LC_X43_Y6_N2  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[2]~0                    ; LC_X43_Y5_N1  ; 3       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Equal14~1                            ; LC_X43_Y5_N5  ; 8       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Equal17~0                            ; LC_X44_Y1_N5  ; 7       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Equal1~0                             ; LC_X43_Y5_N8  ; 3       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Equal8~2                             ; LC_X40_Y6_N8  ; 14      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|FF_BLINK_PERIOD_CNT[3]~0             ; LC_X43_Y3_N2  ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|LessThan0~3                          ; LC_X43_Y2_N6  ; 6       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Mux119~0                             ; LC_X41_Y6_N2  ; 29      ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PATTERNNUM[7]~0                      ; LC_X44_Y6_N6  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PATTERN[5]~1                         ; LC_X41_Y6_N0  ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PRAMADR[14]~0                        ; LC_X43_Y7_N0  ; 17      ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PRAMADR[14]~1                        ; LC_X43_Y7_N6  ; 8       ; Sync. load                                                          ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PRAMADR[14]~2                        ; LC_X44_Y5_N6  ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PRAMADR[6]~4                         ; LC_X44_Y6_N2  ; 15      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PREBLINK[5]~0                        ; LC_X44_Y6_N0  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PREPATTERN[7]~1                      ; LC_X43_Y6_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|TXCHARCOUNTERSTARTOFLINE[5]~0        ; LC_X46_Y6_N1  ; 12      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|TXCHARCOUNTERX[0]~2                  ; LC_X44_Y5_N7  ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|W_BLINK_SYNC~0                       ; LC_X46_Y6_N2  ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; VDP:U20|VDP_VGA:U_VDP_VGA|process_0~3                                ; LC_X29_Y4_N8  ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_VGA:U_VDP_VGA|process_3~10                               ; LC_X29_Y3_N6  ; 10      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|FF_WAIT_CNT[2]~0         ; LC_X50_Y10_N4 ; 14      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VENCODE:U21|FF_IVIDEOB[0]~4                                          ; LC_X13_Y3_N4  ; 18      ; Clock enable                                                        ; no     ; --                   ; --               ;
; VENCODE:U21|FF_IVIDEOR[0]~0                                          ; LC_X22_Y4_N2  ; 3       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VENCODE:U21|FF_PAL_DET_CNT[8]                                        ; LC_X12_Y1_N9  ; 3       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VENCODE:U21|FF_VIDEOV[2]~10                                          ; LC_X14_Y1_N6  ; 7       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VENCODE:U21|FF_VIDEOY[3]~12                                          ; LC_X13_Y3_N9  ; 3       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VENCODE:U21|FF_WINDOW_C                                              ; LC_X12_Y2_N2  ; 6       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VENCODE:U21|process_11~0                                             ; LC_X11_Y2_N2  ; 11      ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; VENCODE:U21|process_1~0                                              ; LC_X12_Y5_N2  ; 15      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VENCODE:U21|process_6~1                                              ; LC_X12_Y4_N0  ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VENCODE:U21|process_9~1                                              ; LC_X13_Y3_N2  ; 10      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; VrmDbi[0]~0                                                          ; LC_X24_Y24_N1 ; 16      ; Clock enable                                                        ; no     ; --                   ; --               ;
; clkena                                                               ; LC_X42_Y17_N2 ; 175     ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; eseps2:U06|Equal6~1                                                  ; LC_X14_Y12_N6 ; 18      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; eseps2:U06|always2~2                                                 ; LC_X13_Y14_N9 ; 11      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; eseps2:U06|ff_key_bits[2]~1                                          ; LC_X16_Y16_N8 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_key_unpress~3                                          ; LC_X16_Y15_N4 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_key_x[0]~0                                             ; LC_X15_Y15_N4 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_keymap_index[0]~0                                      ; LC_X16_Y15_N2 ; 11      ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_led_caps_lock~0                                        ; LC_X13_Y13_N5 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_matupd_keys[0]~2                                       ; LC_X16_Y16_N7 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_matupd_rows[1]~0                                       ; LC_X15_Y16_N6 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_matupd_state.MATUPD_ST_RESET                           ; LC_X17_Y15_N6 ; 15      ; Sync. load                                                          ; no     ; --                   ; --               ;
; eseps2:U06|ff_matupd_state~32                                        ; LC_X15_Y16_N8 ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_matupd_state~39                                        ; LC_X15_Y16_N5 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; eseps2:U06|ff_matupd_we                                              ; LC_X17_Y16_N6 ; 1       ; Write enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_ps2_rcv_dat[7]~0                                       ; LC_X14_Y13_N4 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_ps2_snd_dat[0]~2                                       ; LC_X12_Y14_N2 ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_ps2_snd_dat~0                                          ; LC_X12_Y15_N4 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; eseps2:U06|ff_ps2_snd_dat~3                                          ; LC_X12_Y14_N6 ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; eseps2:U06|ff_ps2_state~39                                           ; LC_X13_Y14_N4 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; eseps2:U06|ff_ps2_sub_state[2]~8                                     ; LC_X14_Y12_N9 ; 5       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; eseps2:U06|ff_ps2_sub_state[4]~12                                    ; LC_X14_Y13_N3 ; 6       ; Clock enable, Sync. load                                            ; no     ; --                   ; --               ;
; eseps2:U06|w_clkena~0                                                ; LC_X14_Y17_N2 ; 25      ; Clock enable                                                        ; no     ; --                   ; --               ;
; esepwm:U33|esefir5:U1|Equal2~0                                       ; LC_X35_Y25_N4 ; 7       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; esepwm:U33|esefir5:U1|Equal3~0                                       ; LC_X37_Y26_N6 ; 40      ; Clock enable, Sync. clear, Write enable                             ; no     ; --                   ; --               ;
; ff_ldbios_n                                                          ; LC_X23_Y19_N4 ; 19      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; iCpuClk                                                              ; LC_X45_Y13_N2 ; 391     ; Clock                                                               ; yes    ; Global Clock         ; GCLK5            ;
; iSltAdr[1]                                                           ; LC_X22_Y16_N6 ; 80      ; Sync. load                                                          ; no     ; --                   ; --               ;
; iSltIorq_n                                                           ; LC_X14_Y11_N8 ; 65      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; logo_timeout[0]                                                      ; LC_X37_Y8_N8  ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; logo_timeout[1]~1                                                    ; LC_X37_Y8_N6  ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; mapper:U05|MapBank0[7]~0                                             ; LC_X21_Y21_N8 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; mapper:U05|MapBank1[7]~0                                             ; LC_X21_Y21_N3 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; mapper:U05|MapBank2[7]~0                                             ; LC_X21_Y21_N5 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; mapper:U05|MapBank3[7]~0                                             ; LC_X21_Y21_N7 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|Add1~11                                                   ; LC_X15_Y20_N5 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; megasd:U03|Add1~17                                                   ; LC_X14_Y20_N6 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; megasd:U03|Add1~5                                                    ; LC_X14_Y19_N4 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; megasd:U03|Decoder0~0                                                ; LC_X26_Y19_N0 ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|Decoder0~1                                                ; LC_X26_Y19_N8 ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|Decoder0~2                                                ; LC_X26_Y19_N9 ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|Decoder0~3                                                ; LC_X26_Y19_N2 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|Equal15~0                                                 ; LC_X15_Y19_N5 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|always10~0                                                ; LC_X15_Y19_N1 ; 11      ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|always11~1                                                ; LC_X15_Y19_N7 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|always2~0                                                 ; LC_X14_Y20_N5 ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; megasd:U03|always4~1                                                 ; LC_X25_Y18_N2 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|ff_epc_ck                                                 ; LC_X14_Y18_N2 ; 1       ; Clock                                                               ; no     ; --                   ; --               ;
; megasd:U03|ff_send_data[5]~1                                         ; LC_X15_Y19_N2 ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|mmc_di~2                                                  ; LC_X15_Y20_N6 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; megasd:U03|mmc_di~en                                                 ; LC_X15_Y20_N2 ; 1       ; Output enable                                                       ; no     ; --                   ; --               ;
; megasd:U03|w_clk_enable~0                                            ; LC_X15_Y18_N2 ; 11      ; Clock enable                                                        ; no     ; --                   ; --               ;
; pClk21m                                                              ; PIN_28        ; 1       ; Clock                                                               ; no     ; --                   ; --               ;
; pDac_SL~10                                                           ; LC_X48_Y8_N2  ; 2       ; Output enable                                                       ; no     ; --                   ; --               ;
; pDac_SL~11                                                           ; LC_X48_Y8_N9  ; 5       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; pDac_SR[2]~en                                                        ; LC_X48_Y8_N7  ; 1       ; Output enable                                                       ; no     ; --                   ; --               ;
; pDac_SR[3]~en                                                        ; LC_X48_Y8_N5  ; 1       ; Output enable                                                       ; no     ; --                   ; --               ;
; pDac_SR[5]~en                                                        ; LC_X48_Y8_N9  ; 1       ; Output enable                                                       ; no     ; --                   ; --               ;
; pDac_VG[2]~12                                                        ; LC_X15_Y4_N2  ; 21      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; pSltDat[0]~18                                                        ; LC_X25_Y19_N2 ; 8       ; Output enable                                                       ; no     ; --                   ; --               ;
; pVideoHS_n~0                                                         ; PIN_75        ; 1       ; Clock                                                               ; no     ; --                   ; --               ;
; pVideoHS_n~en                                                        ; LC_X11_Y1_N8  ; 1       ; Output enable                                                       ; no     ; --                   ; --               ;
; pVideoVS_n~reg0                                                      ; LC_X11_Y1_N6  ; 2       ; Async. clear                                                        ; no     ; --                   ; --               ;
; portF2[3]~1                                                          ; LC_X23_Y17_N6 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; power_on_reset                                                       ; LC_X45_Y13_N9 ; 279     ; Async. clear, Async. load, Clock enable, Sync. load                 ; yes    ; Global Clock         ; GCLK4            ;
; process_11~0                                                         ; LC_X44_Y13_N6 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; process_19~0                                                         ; LC_X29_Y19_N1 ; 6       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; process_35~1                                                         ; LC_X18_Y18_N4 ; 8       ; Sync. load                                                          ; no     ; --                   ; --               ;
; process_42~4                                                         ; LC_X27_Y13_N4 ; 13      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|Mux99~0                                     ; LC_X23_Y22_N6 ; 8       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgChanSel[0]~0                             ; LC_X18_Y22_N0 ; 6       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgFreqChA[0]~1                             ; LC_X18_Y25_N8 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgFreqChA[8]~0                             ; LC_X18_Y26_N2 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgFreqChB[0]~1                             ; LC_X18_Y25_N3 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgFreqChB[8]~0                             ; LC_X18_Y22_N8 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgFreqChC[0]~0                             ; LC_X18_Y26_N8 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgFreqChC[8]~1                             ; LC_X21_Y21_N4 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgFreqEnv[0]~1                             ; LC_X18_Y26_N6 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgFreqEnv[8]~0                             ; LC_X18_Y26_N1 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgFreqNoise[0]~0                           ; LC_X18_Y25_N2 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgGenNoise[17]~1                           ; LC_X15_Y26_N6 ; 18      ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgMix[1]~0                                 ; LC_X23_Y22_N9 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgShapeEnv[0]~0                            ; LC_X17_Y23_N4 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgVolChA[0]~0                              ; LC_X18_Y22_N5 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgVolChB[0]~0                              ; LC_X18_Y22_N2 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|PsgVolChC[0]~0                              ; LC_X17_Y23_N7 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|process_1~0                                 ; LC_X21_Y21_N6 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|process_2~0                                 ; LC_X14_Y22_N5 ; 10      ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|process_2~1                                 ; LC_X14_Y22_N6 ; 40      ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|process_3~0                                 ; LC_X14_Y22_N9 ; 32      ; Clock enable                                                        ; no     ; --                   ; --               ;
; psg:U30|psg_wave:u_psgch|process_4~2                                 ; LC_X13_Y22_N8 ; 4       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; psg:U30|regb[4]~0                                                    ; LC_X18_Y26_N4 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; req~0                                                                ; LC_X26_Y18_N5 ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; reset                                                                ; LC_X32_Y13_N2 ; 1722    ; Async. clear, Async. load, Clock enable, Output enable, Sync. clear ; yes    ; Global Clock         ; GCLK6            ;
; rtc:U07|always1~13                                                   ; LC_X31_Y20_N6 ; 9       ; Sync. load                                                          ; no     ; --                   ; --               ;
; rtc:U07|ff_1sec_cnt[11]~2                                            ; LC_X31_Y20_N4 ; 22      ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|ff_1sec_cnt[18]~0                                            ; LC_X31_Y20_N1 ; 22      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; rtc:U07|reg_day[0]~6                                                 ; LC_X31_Y24_N1 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_hou[0]~6                                                 ; LC_X31_Y23_N0 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_hou[3]~4                                                 ; LC_X30_Y23_N4 ; 4       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; rtc:U07|reg_hou[4]~3                                                 ; LC_X30_Y23_N6 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_leap[0]~1                                                ; LC_X28_Y23_N8 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_min[0]~6                                                 ; LC_X31_Y24_N6 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_min[2]~3                                                 ; LC_X31_Y25_N8 ; 4       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; rtc:U07|reg_min[4]~2                                                 ; LC_X31_Y23_N1 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_mode[0]~0                                                ; LC_X29_Y21_N4 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_mon[0]~6                                                 ; LC_X31_Y26_N8 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_sec[0]~4                                                 ; LC_X31_Y20_N8 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_sec[1]~2                                                 ; LC_X31_Y20_N5 ; 4       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; rtc:U07|reg_sec[4]~8                                                 ; LC_X31_Y21_N7 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_wee[0]~4                                                 ; LC_X31_Y24_N2 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_yea[0]~6                                                 ; LC_X28_Y26_N9 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_yea[3]~4                                                 ; LC_X28_Y25_N6 ; 4       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; rtc:U07|reg_yea[4]~10                                                ; LC_X28_Y25_N1 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; rtc:U07|reg_yea[4]~8                                                 ; LC_X28_Y23_N1 ; 4       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; rtc:U07|w_mem_we~2                                                   ; LC_X31_Y20_N9 ; 32      ; Sync. load, Write enable                                            ; no     ; --                   ; --               ;
; switched_io_ports:U35|Equal20~1                                      ; LC_X28_Y14_N1 ; 3       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; switched_io_ports:U35|GreenLvEna~0                                   ; LC_X23_Y14_N4 ; 22      ; Clock enable                                                        ; no     ; --                   ; --               ;
; switched_io_ports:U35|LevCtrl[2]~reg0                                ; LC_X26_Y11_N2 ; 11      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; switched_io_ports:U35|Mapper_ack~0                                   ; LC_X24_Y12_N1 ; 4       ; Clock enable                                                        ; no     ; --                   ; --               ;
; switched_io_ports:U35|OFFSET_Y[0]~8                                  ; LC_X26_Y7_N4  ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; switched_io_ports:U35|OFFSET_Y[3]~9                                  ; LC_X26_Y7_N8  ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; switched_io_ports:U35|OFFSET_Y~4                                     ; LC_X26_Y6_N6  ; 2       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; switched_io_ports:U35|Slot0Mode~reg0                                 ; LC_X23_Y14_N1 ; 14      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; switched_io_ports:U35|extclk3m~0                                     ; LC_X22_Y9_N9  ; 59      ; Sync. load                                                          ; no     ; --                   ; --               ;
; switched_io_ports:U35|io43_id212[2]~reg0                             ; LC_X18_Y8_N9  ; 23      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; switched_io_ports:U35|io44_id212[2]~2                                ; LC_X22_Y14_N3 ; 8       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; tr_pcm:U40|Equal0~3                                                  ; LC_X32_Y12_N6 ; 21      ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; tr_pcm:U40|always0~2                                                 ; LC_X26_Y17_N4 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; tr_pcm:U40|always4~2                                                 ; LC_X26_Y17_N2 ; 5       ; Clock enable                                                        ; no     ; --                   ; --               ;
; tr_pcm:U40|ff_smpl                                                   ; LC_X28_Y17_N2 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; tr_pcm:U40|w_sample_hold_in[7]~0                                     ; LC_X30_Y17_N6 ; 1       ; Sync. clear                                                         ; no     ; --                   ; --               ;
; vram_page[0]~0                                                       ; LC_X23_Y16_N5 ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|FIFO:U2|fifo_data_o[0]~0                                  ; LC_X29_Y7_N6  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|FIFO:U2|head_s[8]~0                                       ; LC_X29_Y6_N2  ; 12      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; wifi:uwifi|FIFO:U2|head_s[8]~1                                       ; LC_X29_Y7_N8  ; 12      ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|FIFO:U2|memory~37                                         ; LC_X29_Y7_N2  ; 9       ; Write enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|UART:U1|Selector79~0                                      ; LC_X14_Y8_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|UART:U1|tx_clock_counter_s[31]~0                          ; LC_X13_Y8_N3  ; 30      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; wifi:uwifi|UART:U1|tx_current_state_s.STATE_TX_FINISH                ; LC_X13_Y8_N4  ; 34      ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|db_o[0]~3                                                 ; LC_X29_Y16_N2 ; 7       ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|fifo_data_in[0]~0                                         ; LC_X27_Y5_N8  ; 8       ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|my_rx_state~15                                            ; LC_X26_Y16_N6 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|my_tx_state~8                                             ; LC_X27_Y15_N2 ; 2       ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|out_tx_data[7]~0                                          ; LC_X26_Y15_N5 ; 9       ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|out_uart_status[0]~2                                      ; LC_X28_Y15_N8 ; 3       ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|out_uart_status~0                                         ; LC_X26_Y16_N1 ; 24      ; Sync. clear                                                         ; no     ; --                   ; --               ;
; wifi:uwifi|qckbase_cnt[10]~1                                         ; LC_X26_Y16_N3 ; 20      ; Clock enable                                                        ; no     ; --                   ; --               ;
; wifi:uwifi|reset_fifo                                                ; LC_X27_Y15_N1 ; 21      ; Clock enable, Sync. clear                                           ; no     ; --                   ; --               ;
; xSltRst_n                                                            ; LC_X27_Y15_N9 ; 26      ; Sync. clear                                                         ; no     ; --                   ; --               ;
+----------------------------------------------------------------------+---------------+---------+---------------------------------------------------------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                 ;
+-----------------------------------------+---------------+---------+----------------------+------------------+
; Name                                    ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------------------+---------------+---------+----------------------+------------------+
; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL_1         ; 2829    ; Global Clock         ; GCLK3            ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL_1         ; 100     ; Global Clock         ; GCLK2            ;
; T80a:U01|Reset_s                        ; LC_X45_Y14_N6 ; 179     ; Global Clock         ; GCLK7            ;
; iCpuClk                                 ; LC_X45_Y13_N2 ; 391     ; Global Clock         ; GCLK5            ;
; power_on_reset                          ; LC_X45_Y13_N9 ; 279     ; Global Clock         ; GCLK4            ;
; reset                                   ; LC_X32_Y13_N2 ; 1722    ; Global Clock         ; GCLK6            ;
+-----------------------------------------+---------------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; T80a:U01|T80:u0|IR[1]                                                                                                  ; 223     ;
; T80a:U01|T80:u0|IR[0]                                                                                                  ; 200     ;
; T80a:U01|T80:u0|IR[2]                                                                                                  ; 187     ;
; clkena                                                                                                                 ; 175     ;
; T80a:U01|T80:u0|IR[3]                                                                                                  ; 169     ;
; iSltDat[1]                                                                                                             ; 161     ;
; iSltDat[0]                                                                                                             ; 161     ;
; T80a:U01|T80:u0|IR[6]                                                                                                  ; 157     ;
; iSltDat[2]                                                                                                             ; 155     ;
; iSltDat[3]                                                                                                             ; 144     ;
; T80a:U01|T80:u0|IR[4]                                                                                                  ; 141     ;
; iSltDat[7]                                                                                                             ; 140     ;
; T80a:U01|T80:u0|IR[7]                                                                                                  ; 130     ;
; T80a:U01|T80:u0|IR[5]                                                                                                  ; 130     ;
; iSltAdr[0]                                                                                                             ; 129     ;
; iSltDat[4]                                                                                                             ; 114     ;
; iSltDat[5]                                                                                                             ; 107     ;
; T80a:U01|T80:u0|MCycle[1]                                                                                              ; 103     ;
; T80a:U01|T80:u0|MCycle[2]                                                                                              ; 101     ;
; iSltDat[6]                                                                                                             ; 97      ;
; T80a:U01|T80:u0|MCycle[0]                                                                                              ; 94      ;
; VDP:U20|VDP_SSG:U_SSG|FF_DOTSTATE[1]                                                                                   ; 88      ;
; iSltAdr[1]                                                                                                             ; 80      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMR[7]                                                                               ; 78      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMR[6]                                                                               ; 77      ;
; T80a:U01|T80:u0|ISet[1]                                                                                                ; 77      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux147~3                                                                               ; 74      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMR[5]                                                                               ; 71      ;
; VDP:U20|VDP_SSG:U_SSG|FF_EIGHTDOTSTATE[1]                                                                              ; 71      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMR[4]                                                                               ; 69      ;
; T80a:U01|T80:u0|RegAddrA[0]~8                                                                                          ; 67      ;
; T80a:U01|T80:u0|RegAddrA[1]~10                                                                                         ; 66      ;
; iSltIorq_n                                                                                                             ; 65      ;
; VDP:U20|VDP_SSG:U_SSG|FF_DOTSTATE[0]                                                                                   ; 61      ;
; VDP:U20|VDP_SSG:U_SSG|FF_EIGHTDOTSTATE[0]                                                                              ; 61      ;
; switched_io_ports:U35|extclk3m~0                                                                                       ; 59      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[1]                                                   ; 55      ;
; VDP:U20|VDP_SSG:U_SSG|FF_MONITOR_LINE[0]                                                                               ; 53      ;
; switched_io_ports:U35|MstrVol[0]~reg0                                                                                  ; 53      ;
; T80a:U01|T80:u0|process_0~1                                                                                            ; 52      ;
; T80a:U01|T80:u0|ISet[0]                                                                                                ; 50      ;
; T80a:U01|T80:u0|RegAddrB[1]~3                                                                                          ; 48      ;
; T80a:U01|T80:u0|RegAddrB[0]~2                                                                                          ; 48      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|process_0~1                                                                          ; 48      ;
; VDP:U20|VDPR9PALMODE~0                                                                                                 ; 47      ;
; T80a:U01|T80:u0|ALU_Op_r[0]                                                                                            ; 46      ;
; T80a:U01|T80:u0|Equal60~0                                                                                              ; 46      ;
; psg:U30|psg_wave:u_psgch|PsgRegPtr[3]                                                                                  ; 44      ;
; switched_io_ports:U35|PsgVol[0]~reg0                                                                                   ; 43      ;
; psg:U30|psg_wave:u_psgch|PsgRegPtr[0]                                                                                  ; 42      ;
; psg:U30|psg_wave:u_psgch|PsgRegPtr[2]                                                                                  ; 42      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STWAITWRVRAM                                                                   ; 42      ;
; T80a:U01|T80:u0|ALU_Op_r[1]                                                                                            ; 42      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Mux111~0                                                                                   ; 41      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGWRREQ                                                                     ; 41      ;
; psg:U30|psg_wave:u_psgch|process_2~1                                                                                   ; 40      ;
; esepwm:U33|esefir5:U1|Equal3~0                                                                                         ; 40      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|REGWRACK                                                                             ; 40      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux147~1                                                                               ; 40      ;
; switched_io_ports:U35|process_0~3                                                                                      ; 40      ;
; VDP:U20|VDP_SSG:U_SSG|FF_VIDEO_DL_CLK                                                                                  ; 39      ;
; switched_io_ports:U35|warmRESET~reg0                                                                                   ; 39      ;
; psg:U30|psg_wave:u_psgch|PsgRegPtr[1]                                                                                  ; 38      ;
; iSltAdr[14]                                                                                                            ; 38      ;
; wrt                                                                                                                    ; 38      ;
; VDP:U20|VDP_SSG:U_SSG|FF_EIGHTDOTSTATE[2]                                                                              ; 37      ;
; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|W_EVEN_DOTSTATE~0                                                                  ; 36      ;
; T80a:U01|T80:u0|RegAddrA[2]~13                                                                                         ; 35      ;
; rtc:U07|reg_ptr[1]                                                                                                     ; 35      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Equal11~1                                                                                  ; 35      ;
; iSltAdr[15]                                                                                                            ; 35      ;
; switched_io_ports:U35|Equal1~0                                                                                         ; 35      ;
; iSltAdr[2]                                                                                                             ; 35      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_Y_DOTS                                                                      ; 34      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux262~0                                                                               ; 34      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux59~0                                                                                ; 34      ;
; wifi:uwifi|UART:U1|tx_current_state_s.STATE_TX_FINISH                                                                  ; 34      ;
; VDP:U20|IRAMADR[16]                                                                                                    ; 34      ;
; eseps2:U06|ff_shift_key                                                                                                ; 33      ;
; rtc:U07|w_wrt~4                                                                                                        ; 33      ;
; rtc:U07|w_mem_we~2                                                                                                     ; 32      ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|process_4~4                                                                  ; 32      ;
; psg:U30|psg_wave:u_psgch|process_3~0                                                                                   ; 32      ;
; wifi:uwifi|UART:U1|rx_clock_counter_s[2]~1                                                                             ; 32      ;
; wifi:uwifi|UART:U1|rx_current_state_s.STATE_RX_FINISH                                                                  ; 32      ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|process_1~0                                                                  ; 32      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux278~3                                                                               ; 32      ;
; VDP:U20|VRAMACCESSSWITCH~11                                                                                            ; 32      ;
; iSltAdr[3]                                                                                                             ; 32      ;
; rtc:U07|reg_ptr[3]                                                                                                     ; 31      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Equal12~1                                                                                  ; 31      ;
; switched_io_ports:U35|MstrVol[1]~reg0                                                                                  ; 31      ;
; switched_io_ports:U35|MstrVol[2]~reg0                                                                                  ; 31      ;
; rtc:U07|w_wrt                                                                                                          ; 30      ;
; wifi:uwifi|UART:U1|tx_clock_counter_s[31]~0                                                                            ; 30      ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Mux119~0                                                                               ; 29      ;
; Equal21~6                                                                                                              ; 29      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STCHKLOOP                                                                      ; 29      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux308~4                                                                               ; 28      ;
; tr_pcm:U40|ff_sel                                                                                                      ; 28      ;
; rtc:U07|reg_ptr[2]                                                                                                     ; 28      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR[3]                                                                       ; 28      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~9                                                                       ; 28      ;
; ff_sdr_seq[1]                                                                                                          ; 28      ;
; T80a:U01|T80:u0|A[1]~86                                                                                                ; 27      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPSTATE.SPSTATE_YTEST_DRAW                                                                 ; 27      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|process_0~2                                                                                ; 26      ;
; VDP:U20|IRAMADR[13]~131                                                                                                ; 26      ;
; Add27~3                                                                                                                ; 26      ;
; T80a:U01|T80:u0|ALU_Op_r[2]                                                                                            ; 26      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[1]                                                                       ; 26      ;
; VDP:U20|IRAMADR[13]~130                                                                                                ; 26      ;
; VDP:U20|Equal28~4                                                                                                      ; 26      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux132~0                                                                               ; 26      ;
; VDP:U20|IRAMADR[13]~6                                                                                                  ; 26      ;
; VDP:U20|IRAMADR[13]~5                                                                                                  ; 26      ;
; VDP:U20|IRAMADR[13]~2                                                                                                  ; 26      ;
; xSltRst_n                                                                                                              ; 26      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Equal18~1                                                                                  ; 25      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STIDLE                                                                         ; 25      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STLINENEWPOS                                                                   ; 25      ;
; rtc:U07|reg_ptr[0]                                                                                                     ; 25      ;
; PsgReq~0                                                                                                               ; 25      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Equal11~0                                                                                  ; 25      ;
; eseps2:U06|w_clkena~0                                                                                                  ; 25      ;
; T80a:U01|T80:u0|RegDIH[5]~20                                                                                           ; 24      ;
; wifi:uwifi|out_uart_status~0                                                                                           ; 24      ;
; T80a:U01|T80:u0|RegDIH[5]~3                                                                                            ; 24      ;
; T80a:U01|T80:u0|process_6~0                                                                                            ; 24      ;
; T80a:U01|T80:u0|Equal0~2                                                                                               ; 24      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux100~2                                                                               ; 24      ;
; switched_io_ports:U35|io43_id212[2]~reg0                                                                               ; 24      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STPRERDVRAM                                                                    ; 24      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_PAL_MODE                                                            ; 23      ;
; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|process_4~0                                                                        ; 23      ;
; wifi:uwifi|reset_fifo                                                                                                  ; 23      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|process_2~0                                                            ; 23      ;
; T80a:U01|T80:u0|Read_To_Reg_r[0]                                                                                       ; 23      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[0]                                                                       ; 23      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[2]                                                                       ; 23      ;
; switched_io_ports:U35|ntsc_pal_type~reg0                                                                               ; 23      ;
; switched_io_ports:U35|forced_v_mode~reg0                                                                               ; 23      ;
; switched_io_ports:U35|dbi~11                                                                                           ; 23      ;
; esepwm:U33|esefir5:U1|Mux0~0                                                                                           ; 22      ;
; rtc:U07|ff_1sec_cnt[11]~2                                                                                              ; 22      ;
; rtc:U07|ff_1sec_cnt[18]~0                                                                                              ; 22      ;
; T80a:U01|T80:u0|ACC[2]~2                                                                                               ; 22      ;
; Reso_v                                                                                                                 ; 22      ;
; RtcReq~2                                                                                                               ; 22      ;
; VDP:U20|IRAMADR[13]~14                                                                                                 ; 22      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R0_DISP_MODE[1]                                                                ; 22      ;
; switched_io_ports:U35|GreenLvEna~0                                                                                     ; 22      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STWRVRAM                                                                       ; 22      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DIY                                                                                  ; 21      ;
; tr_pcm:U40|Equal0~3                                                                                                    ; 21      ;
; pDac_VG[2]~12                                                                                                          ; 21      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[3]                                                                       ; 21      ;
; VdpReq~0                                                                                                               ; 21      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMADDRSETREQ                                                                  ; 21      ;
; VDP:U20|VDPVRAMADDRSETACK                                                                                              ; 21      ;
; wifi:uwifi|qckbase_cnt[10]~1                                                                                           ; 20      ;
; VENCODE:U21|process_9~0                                                                                                ; 20      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR15STATUSREGNUM[1]                                                              ; 20      ;
; eseps2:U06|ff_matupd_state.MATUPD_ST_IDLE                                                                              ; 20      ;
; T80a:U01|DI_Reg[7]                                                                                                     ; 20      ;
; T80a:U01|T80:u0|IntCycle                                                                                               ; 20      ;
; req~1                                                                                                                  ; 20      ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[0]                                                                        ; 20      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R8_SP_OFF                                                                      ; 19      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV~0                                                                     ; 19      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|process_0~14                                                                         ; 19      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR15STATUSREGNUM[0]                                                              ; 19      ;
; eseps2:U06|ff_ps2_send                                                                                                 ; 19      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSY~3                                                                     ; 19      ;
; VDP:U20|VDP_SSG:U_SSG|HSYNC                                                                                            ; 19      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux147~2                                                                               ; 19      ;
; ff_ldbios_n                                                                                                            ; 19      ;
; switched_io_ports:U35|process_0~2                                                                                      ; 19      ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[2]                                                                        ; 19      ;
; VENCODE:U21|FF_IVIDEOB[0]~4                                                                                            ; 18      ;
; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_YJK_R[1]~5                                                                      ; 18      ;
; psg:U30|psg_wave:u_psgch|PsgGenNoise[17]~1                                                                             ; 18      ;
; LessThan1~2                                                                                                            ; 18      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|process_17~3                                                                               ; 18      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|MM                                                                                   ; 18      ;
; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|process_0~0                                                                        ; 18      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[4]                                                                       ; 18      ;
; T80a:U01|T80:u0|SP[9]~1                                                                                                ; 18      ;
; pDac_VG[2]~13                                                                                                          ; 18      ;
; VDP:U20|PVIDEOR[1]~0                                                                                                   ; 18      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R0_DISP_MODE[3]                                                                ; 18      ;
; VDP:U20|VDPVRAMACCESSADDR~0                                                                                            ; 18      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|Equal9~0                                                                           ; 18      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE                                                                    ; 18      ;
; T80a:U01|T80:u0|Equal4~1                                                                                               ; 18      ;
; eseps2:U06|ff_ps2_state.PS2_ST_RESET                                                                                   ; 18      ;
; VDP:U20|IRAMADR[13]~12                                                                                                 ; 18      ;
; VDP:U20|IRAMADR[13]~11                                                                                                 ; 18      ;
; eseps2:U06|Equal6~1                                                                                                    ; 18      ;
; SdrSta[2]                                                                                                              ; 18      ;
; T80a:U01|T80:u0|BusA[5]                                                                                                ; 18      ;
; T80a:U01|T80:u0|ALU_Op_r[3]                                                                                            ; 18      ;
; T80a:U01|T80:u0|BusA[7]                                                                                                ; 18      ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[1]                                                                        ; 18      ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_X_CNT[2]                                                                                  ; 18      ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_X_CNT[8]                                                                                  ; 18      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux277~2                                                                               ; 17      ;
; psg:U30|psg_wave:u_psgch|Equal33~4                                                                                     ; 17      ;
; psg:U30|psg_wave:u_psgch|process_4~3                                                                                   ; 17      ;
; Add20~0                                                                                                                ; 17      ;
; INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|lpm_mult:Mult0|mult_gos:auto_generated|cs1a[0]                             ; 17      ;
; esepwm:U33|esefir5:U1|lpm_mult:Mult0|mult_evs:auto_generated|cs1a[1]~0                                                 ; 17      ;
; esepwm:U33|esefir5:U1|lpm_mult:Mult0|mult_evs:auto_generated|_~1                                                       ; 17      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DIX                                                                                  ; 17      ;
; VENCODE:U21|FF_WINDOW_V                                                                                                ; 17      ;
; VDP:U20|Equal21~2                                                                                                      ; 17      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NXTMP[6]~6                                                                           ; 17      ;
; T80a:U01|T80:u0|F[1]                                                                                                   ; 17      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[5]                                                                       ; 17      ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PRAMADR[14]~0                                                                          ; 17      ;
; VDP:U20|process_7~2                                                                                                    ; 17      ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_REQ_ADDR[16]~1                                                            ; 17      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPSTATE.SPSTATE_PREPARE                                                                    ; 17      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|IRAMADRPREPARE[0]~1                                                                        ; 17      ;
; T80a:U01|T80:u0|RegAddrA~2                                                                                             ; 17      ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~72                                                                                     ; 17      ;
; VDP:U20|VDP_SSG:U_SSG|Equal0~0                                                                                         ; 17      ;
; VDP:U20|IRAMADR[13]~17                                                                                                 ; 17      ;
; switched_io_ports:U35|portF4_mode~reg0                                                                                 ; 17      ;
; eseps2:U06|ff_ps2_sub_state[2]                                                                                         ; 17      ;
; iSltAdr[13]                                                                                                            ; 17      ;
; ff_sdr_seq[0]                                                                                                          ; 17      ;
; eseps2:U06|ff_ps2_sub_state[0]                                                                                         ; 17      ;
; psg:U30|psg_wave:u_psgch|process_4~5                                                                                   ; 16      ;
; INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|lpm_mult:Mult0|mult_gos:auto_generated|cs3a[0]                             ; 16      ;
; VrmDbi[0]~0                                                                                                            ; 16      ;
; T80a:U01|T80:u0|F~84                                                                                                   ; 16      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[4]                                                   ; 16      ;
; VENCODE:U21|FF_SEQ[1]                                                                                                  ; 16      ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_0~0                                                                  ; 16      ;
; T80a:U01|T80:u0|RegAddrB[2]~4                                                                                          ; 16      ;
; VDP:U20|BWINDOW                                                                                                        ; 16      ;
; SdrDat[15]~18                                                                                                          ; 16      ;
; SdrDat[15]~17                                                                                                          ; 16      ;
; T80a:U01|T80:u0|T80_ALU:alu|Mux9~1                                                                                     ; 16      ;
; esepwm:U33|esefir5:U1|Equal0~0                                                                                         ; 16      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|process_5~0                                                                        ; 16      ;
; wifi:uwifi|select_07r                                                                                                  ; 16      ;
; T80a:U01|T80:u0|F[0]                                                                                                   ; 16      ;
; T80a:U01|T80:u0|TState[2]                                                                                              ; 16      ;
; T80a:U01|T80:u0|T80_Reg:Regs|Mux47~1                                                                                   ; 16      ;
; T80a:U01|T80:u0|Equal3~0                                                                                               ; 16      ;
; switched_io_ports:U35|PsgVol[2]~reg0                                                                                   ; 16      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R0_DISP_MODE[2]                                                                ; 16      ;
; Mux100~0                                                                                                               ; 16      ;
; eseps2:U06|ff_ps2_sub_state[3]                                                                                         ; 16      ;
; esepwm:U33|esefir5:U1|lpm_mult:Mult0|mult_evs:auto_generated|cs2a[1]~1                                                 ; 15      ;
; esepwm:U33|esefir5:U1|lpm_mult:Mult0|mult_evs:auto_generated|cs2a[0]                                                   ; 15      ;
; esepwm:U33|esefir5:U1|lpm_mult:Mult0|mult_evs:auto_generated|_~2                                                       ; 15      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPDRAWPATTERN[15]~0                                                                        ; 15      ;
; VENCODE:U21|process_1~0                                                                                                ; 15      ;
; VENCODE:U21|FF_WINDOW_H                                                                                                ; 15      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGDATA[0]                                                                   ; 15      ;
; Equal14~0                                                                                                              ; 15      ;
; T80a:U01|T80:u0|PC[8]~29                                                                                               ; 15      ;
; T80a:U01|T80:u0|T80_ALU:alu|Mux9~0                                                                                     ; 15      ;
; eseps2:U06|ff_timer[14]~2                                                                                              ; 15      ;
; eseps2:U06|always4~2                                                                                                   ; 15      ;
; eseps2:U06|ff_matupd_state.MATUPD_ST_RESET                                                                             ; 15      ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PRAMADR[6]~4                                                                           ; 15      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R4_PT_GEN_ADDR[5]~1                                                            ; 15      ;
; VDP:U20|VDPVRAMACCESSADDR[3]~1                                                                                         ; 15      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMRDREQ~1                                                                     ; 15      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR[1]                                                                       ; 15      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR[0]                                                                       ; 15      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR[2]                                                                       ; 15      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR[4]                                                                       ; 15      ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|process_3~0                                                                  ; 15      ;
; T80a:U01|T80:u0|Equal60~1                                                                                              ; 15      ;
; T80a:U01|T80:u0|TState[1]                                                                                              ; 15      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux65~0                                                                                ; 15      ;
; switched_io_ports:U35|PsgVol[1]~reg0                                                                                   ; 15      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R1_DISP_ON                                                                     ; 15      ;
; DisplayMode[1]                                                                                                         ; 15      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPARELOCALPLANENUM[0]                                                                  ; 15      ;
; wifi:uwifi|my_rx_state.STATE_RX_FINISH                                                                                 ; 15      ;
; psg:U30|psg_wave:u_psgch|Equal24~3                                                                                     ; 14      ;
; psg:U30|psg_wave:u_psgch|Equal21~3                                                                                     ; 14      ;
; psg:U30|psg_wave:u_psgch|Equal18~3                                                                                     ; 14      ;
; INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|lpm_mult:Mult0|mult_gos:auto_generated|cs3a[1]~0                           ; 14      ;
; INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|lpm_mult:Mult0|mult_gos:auto_generated|_~0                                 ; 14      ;
; esepwm:U33|esefir5:U1|lpm_mult:Mult0|mult_evs:auto_generated|_~0                                                       ; 14      ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Equal8~2                                                                               ; 14      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGNUM[3]                                                                    ; 14      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGNUM[1]                                                                    ; 14      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGNUM[2]                                                                    ; 14      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[1]                                                            ; 14      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[4]                                                            ; 14      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGNUM[0]                                                                    ; 14      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|process_8~0                                                                        ; 14      ;
; eseps2:U06|ff_key_bits[0]                                                                                              ; 14      ;
; VDP:U20|process_7~4                                                                                                    ; 14      ;
; VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|FF_WAIT_CNT[2]~0                                                           ; 14      ;
; T80a:U01|T80:u0|TState[0]                                                                                              ; 14      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux294~1                                                                               ; 14      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux45~2                                                                                ; 14      ;
; eseps2:U06|Equal1~0                                                                                                    ; 14      ;
; switched_io_ports:U35|SccVol[0]~reg0                                                                                   ; 14      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[2]                                                            ; 14      ;
; ff_pre_dacin[15]                                                                                                       ; 14      ;
; INTERPO:u_interpo|W_OUT[14]~5                                                                                          ; 14      ;
; VENCODE:U21|FF_SEQ[0]                                                                                                  ; 14      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[7]~COMBOUT                                                                   ; 14      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPARELOCALPLANENUM[1]                                                                  ; 14      ;
; T80a:U01|T80:u0|BusA[3]                                                                                                ; 14      ;
; T80a:U01|T80:u0|BusA[1]                                                                                                ; 14      ;
; switched_io_ports:U35|Slot0Mode~reg0                                                                                   ; 14      ;
; process_42~4                                                                                                           ; 13      ;
; psg:U30|psg_wave:u_psgch|PsgCntChC~3                                                                                   ; 13      ;
; psg:U30|psg_wave:u_psgch|PsgCntChB~3                                                                                   ; 13      ;
; psg:U30|psg_wave:u_psgch|PsgCntChA~3                                                                                   ; 13      ;
; Add27~1                                                                                                                ; 13      ;
; esepwm:U33|esefir5:U1|lpm_mult:Mult0|mult_evs:auto_generated|cs2a[3]~0                                                 ; 13      ;
; VENCODE:U21|FF_IVIDEOG[3]                                                                                              ; 13      ;
; wifi:uwifi|UART:U1|rx_bit_index_s[0]                                                                                   ; 13      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR15STATUSREGNUM[2]                                                              ; 13      ;
; T80a:U01|T80:u0|BusA[5]~1                                                                                              ; 13      ;
; T80a:U01|T80:u0|BusA[5]~0                                                                                              ; 13      ;
; VDP:U20|PRAMDAT[2]~4                                                                                                   ; 13      ;
; VDP:U20|PRAMDAT[1]~3                                                                                                   ; 13      ;
; VDP:U20|PRAMDAT[0]~2                                                                                                   ; 13      ;
; VDP:U20|PRAMDAT[3]~0                                                                                                   ; 13      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|process_0~17                                                                         ; 13      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGDATA[1]                                                                   ; 13      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGNUM[3]~0                                                                  ; 13      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_INTERLACE_MODE                                                              ; 13      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|Equal2~4                                                               ; 13      ;
; tr_pcm:U40|ff_mute_off                                                                                                 ; 13      ;
; eseps2:U06|ff_timer[2]~0                                                                                               ; 13      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|Equal9~1                                                                           ; 13      ;
; T80a:U01|T80:u0|A[12]~51                                                                                               ; 13      ;
; T80a:U01|T80:u0|PC[8]~4                                                                                                ; 13      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMRWR~0                                                                              ; 13      ;
; VdpReq~1                                                                                                               ; 13      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[6]                                                                       ; 13      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R25_YJK                                                                        ; 13      ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~103                                                                                    ; 13      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux214~2                                                                               ; 13      ;
; T80a:U01|T80:u0|Equal3~1                                                                                               ; 13      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux203~0                                                                               ; 13      ;
; eseps2:U06|Equal4~4                                                                                                    ; 13      ;
; switched_io_ports:U35|Equal25~1                                                                                        ; 13      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|Equal7~1                                                                           ; 13      ;
; ErmReq~0                                                                                                               ; 13      ;
; eseps2:U06|ff_ps2_sub_state[1]                                                                                         ; 13      ;
; process_49~0                                                                                                           ; 13      ;
; Equal19~0                                                                                                              ; 13      ;
; iSltAdr[4]                                                                                                             ; 13      ;
; switched_io_ports:U35|Equal19~0                                                                                        ; 13      ;
; switched_io_ports:U35|LightsMode~reg0                                                                                  ; 13      ;
; ff_pre_dacin[13]                                                                                                       ; 13      ;
; ff_pre_dacin[14]                                                                                                       ; 13      ;
; wifi:uwifi|FIFO:U2|head_s[3]                                                                                           ; 13      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STWAITRDVRAM                                                                   ; 13      ;
; T80a:U01|T80:u0|BusA[6]                                                                                                ; 13      ;
; T80a:U01|T80:u0|BusA[2]                                                                                                ; 13      ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_X_CNT[4]                                                                                  ; 13      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMR[0]                                                                               ; 12      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMR[1]                                                                               ; 12      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NXTMP[6]~13                                                                          ; 12      ;
; T80a:U01|T80:u0|PC[8]~59                                                                                               ; 12      ;
; LessThan1~1                                                                                                            ; 12      ;
; LessThan2~0                                                                                                            ; 12      ;
; VENCODE:U21|FF_IVIDEOG[1]                                                                                              ; 12      ;
; VENCODE:U21|FF_IVIDEOG[0]                                                                                              ; 12      ;
; VENCODE:U21|FF_IVIDEOG[4]                                                                                              ; 12      ;
; VENCODE:U21|FF_IVIDEOG[2]                                                                                              ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[10]                                                                                          ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[8]                                                                                           ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[6]                                                                                           ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[4]                                                                                           ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[2]                                                                                           ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[0]                                                                                           ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[8]~1                                                                                         ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[8]~0                                                                                         ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[5]                                                                                           ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[1]                                                                                           ; 12      ;
; wifi:uwifi|FIFO:U2|fifo_data_o[0]~1                                                                                    ; 12      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[4]                                                                        ; 12      ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|TXCHARCOUNTERSTARTOFLINE[5]~0                                                          ; 12      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NXTMP[6]~10                                                                          ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[11]                                                                                          ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[9]                                                                                           ; 12      ;
; wifi:uwifi|FIFO:U2|head_s[7]                                                                                           ; 12      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[2]                                                   ; 12      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[6]                                                            ; 12      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[5]                                                            ; 12      ;
; T80a:U01|T80:u0|BusB[6]~8                                                                                              ; 12      ;
; T80a:U01|T80:u0|BusB[6]~2                                                                                              ; 12      ;
; VDP:U20|PRAMDAT[4]~1                                                                                                   ; 12      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[3]                                                   ; 12      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[0]                                                            ; 12      ;
; T80a:U01|T80:u0|T80_ALU:alu|process_0~0                                                                                ; 12      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux147~7                                                                               ; 12      ;
; T80a:U01|T80:u0|DO[0]~2                                                                                                ; 12      ;
; T80a:U01|T80:u0|DO[0]~0                                                                                                ; 12      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[7]                                                                       ; 12      ;
; T80a:U01|T80:u0|A[12]~56                                                                                               ; 12      ;
; T80a:U01|T80:u0|A[12]~50                                                                                               ; 12      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|SPMODE2                                                                            ; 12      ;
; VDP:U20|VDP_COMMAND_DRIVE                                                                                              ; 12      ;
; VDP:U20|VDP_SSG:U_SSG|W_V_BLANKING_END~7                                                                               ; 12      ;
; wifi:uwifi|my_rx_state.STATE_RX_IDLE                                                                                   ; 12      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux147~6                                                                               ; 12      ;
; T80a:U01|T80:u0|A[1]~9                                                                                                 ; 12      ;
; T80a:U01|T80:u0|A[1]~8                                                                                                 ; 12      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux301~0                                                                               ; 12      ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~64                                                                                     ; 12      ;
; switched_io_ports:U35|OpllVol[0]~reg0                                                                                  ; 12      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|Equal11~0                                                                          ; 12      ;
; VDP:U20|VRAMACCESSSWITCH~14                                                                                            ; 12      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR~16                                                                       ; 12      ;
; psg:U30|psg_wave:u_psgch|PsgClkEna[0]                                                                                  ; 12      ;
; Mux101~1                                                                                                               ; 12      ;
; PpiPortA[7]                                                                                                            ; 12      ;
; PpiPortA[6]                                                                                                            ; 12      ;
; ff_sdr_seq[2]                                                                                                          ; 12      ;
; psg:U30|psg_wave:u_psgch|PsgClkEna[1]                                                                                  ; 12      ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOIN                                                                       ; 12      ;
; esepwm:U33|esefir5:U1|ff_state[1]                                                                                      ; 12      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[5]~COMBOUT                                                                   ; 12      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[3]                                                                        ; 12      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[2]                                                                        ; 12      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[1]                                                                        ; 12      ;
; eseps2:U06|ff_ps2_sub_state[4]                                                                                         ; 12      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE~47                                                                             ; 11      ;
; VENCODE:U21|FF_IVIDEOG[5]                                                                                              ; 11      ;
; wifi:uwifi|UART:U1|rx_data_s                                                                                           ; 11      ;
; wifi:uwifi|UART:U1|rx_bit_index_s[2]                                                                                   ; 11      ;
; wifi:uwifi|UART:U1|rx_bit_index_s[1]                                                                                   ; 11      ;
; VENCODE:U21|process_11~0                                                                                               ; 11      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[2]                                                                   ; 11      ;
; eseps2:U06|ff_keymap_index[0]~0                                                                                        ; 11      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[0]                                                                        ; 11      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|WideOr3~0                                                                            ; 11      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[0]                                                   ; 11      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|process_0~0                                                            ; 11      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[9]                                                            ; 11      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~13                                                                      ; 11      ;
; T80a:U01|T80:u0|ACC[2]~11                                                                                              ; 11      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|RDXLOW[0]                                                                            ; 11      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SXTMP[4]~1                                                                           ; 11      ;
; T80a:U01|T80:u0|PC[3]~19                                                                                               ; 11      ;
; T80a:U01|T80:u0|process_0~5                                                                                            ; 11      ;
; T80a:U01|T80:u0|ACC[2]~3                                                                                               ; 11      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[3]                                                            ; 11      ;
; wifi:uwifi|select_07w                                                                                                  ; 11      ;
; T80a:U01|DI_Reg[4]                                                                                                     ; 11      ;
; T80a:U01|DI_Reg[5]                                                                                                     ; 11      ;
; T80a:U01|DI_Reg[6]                                                                                                     ; 11      ;
; T80a:U01|DI_Reg[3]                                                                                                     ; 11      ;
; T80a:U01|DI_Reg[2]                                                                                                     ; 11      ;
; T80a:U01|DI_Reg[1]                                                                                                     ; 11      ;
; T80a:U01|DI_Reg[0]                                                                                                     ; 11      ;
; T80a:U01|T80:u0|Equal3~3                                                                                               ; 11      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux44~0                                                                                ; 11      ;
; T80a:U01|T80:u0|F[6]                                                                                                   ; 11      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux269~5                                                                               ; 11      ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~90                                                                                     ; 11      ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~74                                                                                     ; 11      ;
; eseps2:U06|always2~2                                                                                                   ; 11      ;
; switched_io_ports:U35|Mux23~0                                                                                          ; 11      ;
; switched_io_ports:U35|process_0~7                                                                                      ; 11      ;
; switched_io_ports:U35|SccVol[1]~reg0                                                                                   ; 11      ;
; megasd:U03|always10~0                                                                                                  ; 11      ;
; megasd:U03|always3~0                                                                                                   ; 11      ;
; switched_io_ports:U35|LevCtrl[2]~reg0                                                                                  ; 11      ;
; megasd:U03|w_clk_enable~0                                                                                              ; 11      ;
; iSltAdr[6]                                                                                                             ; 11      ;
; FreeCounter[0]                                                                                                         ; 11      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPCOLOROUT                                                                                 ; 11      ;
; esepwm:U33|esefir5:U1|ff_state[0]                                                                                      ; 11      ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[6]~COMBOUT                                                                   ; 11      ;
; T80a:U01|T80:u0|BusA[4]                                                                                                ; 11      ;
; T80a:U01|T80:u0|BusB[7]                                                                                                ; 11      ;
; T80a:U01|T80:u0|BusB[3]                                                                                                ; 11      ;
; T80a:U01|T80:u0|Save_ALU_r                                                                                             ; 11      ;
; T80a:U01|T80:u0|BusA[0]                                                                                                ; 11      ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_X_CNT[3]                                                                                  ; 11      ;
; VDP:U20|VDP_SSG:U_SSG|FF_X_CNT[8]~8                                                                                    ; 10      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R1_DISP_MODE[1]                                                                ; 10      ;
; psg:U30|psg_wave:u_psgch|process_2~0                                                                                   ; 10      ;
; Add27~2                                                                                                                ; 10      ;
; wifi:uwifi|UART:U1|Decoder0~0                                                                                          ; 10      ;
; VENCODE:U21|FF_IVIDEOR[4]                                                                                              ; 10      ;
; VENCODE:U21|FF_IVIDEOR[3]                                                                                              ; 10      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|Add8~52                                                                              ; 10      ;
; VDP:U20|VDP_VGA:U_VDP_VGA|process_3~10                                                                                 ; 10      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STLINECHKLOOP                                                                  ; 10      ;
; VENCODE:U21|process_9~1                                                                                                ; 10      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR15STATUSREGNUM[3]                                                              ; 10      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~6                                                                       ; 10      ;
; T80a:U01|T80:u0|ACC[2]~10                                                                                              ; 10      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux272~3                                                                               ; 10      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[6]                                                   ; 10      ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[5]                                                   ; 10      ;
; T80a:U01|T80:u0|PC[3]~22                                                                                               ; 10      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux271~7                                                                               ; 10      ;
; T80a:U01|T80:u0|F~33                                                                                                   ; 10      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Special_LD[1]~1                                                                        ; 10      ;
; VENCODE:U21|FF_IVIDEOR[5]                                                                                              ; 10      ;
; VDP:U20|VDP_SSG:U_SSG|PREDOTCOUNTER_YP_V[8]~0                                                                          ; 10      ;
; process_31~11                                                                                                          ; 10      ;
; T80a:U01|T80:u0|T80_ALU:alu|Mux34~1                                                                                    ; 10      ;
; T80a:U01|T80:u0|T80_ALU:alu|Mux34~0                                                                                    ; 10      ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|Equal2~0                                                                           ; 10      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|process_0~2                                                                          ; 10      ;
; VDP:U20|VDP_SSG:U_SSG|process_3~7                                                                                      ; 10      ;
; VDP:U20|Equal18~2                                                                                                      ; 10      ;
; wifi:uwifi|select_06r~0                                                                                                ; 10      ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux221~0                                                                               ; 10      ;
; T80a:U01|T80:u0|Equal0~0                                                                                               ; 10      ;
; T80a:U01|T80:u0|XY_State[1]                                                                                            ; 10      ;
; switched_io_ports:U35|Equal25~0                                                                                        ; 10      ;
; switched_io_ports:U35|OpllVol[1]~reg0                                                                                  ; 10      ;
; megasd:U03|Equal18~0                                                                                                   ; 10      ;
; process_31~2                                                                                                           ; 10      ;
; VDP:U20|VRAMACCESSSWITCH~13                                                                                            ; 10      ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|process_0~0                                                                          ; 10      ;
; VDP:U20|VDPCMDVRAMWRACK                                                                                                ; 10      ;
; wifi:uwifi|UART:U1|tx_current_state_s.STATE_TX_IDLE                                                                    ; 10      ;
; wifi:uwifi|UART:U1|tx_current_state_s.STATE_TX_DATA                                                                    ; 10      ;
; switched_io_ports:U35|LevCtrl[1]~reg0                                                                                  ; 10      ;
; switched_io_ports:U35|Mux84~2                                                                                          ; 10      ;
; iSltErm~1                                                                                                              ; 10      ;
; iSltAdr[12]                                                                                                            ; 10      ;
; switched_io_ports:U35|Mux56~3                                                                                          ; 10      ;
; T80a:U01|T80:u0|BusB[5]                                                                                                ; 10      ;
; T80a:U01|T80:u0|BusB[1]                                                                                                ; 10      ;
; T80a:U01|T80:u0|BusB[0]                                                                                                ; 10      ;
; VDP:U20|VDP_SSG:U_SSG|FF_PRE_X_CNT[0]                                                                                  ; 10      ;
; pVideoHS_n~reg0COMBOUT                                                                                                 ; 10      ;
; megasd:U03|ff_data_seq[0]                                                                                              ; 10      ;
; T80a:U01|T80:u0|Equal0~5                                                                                               ; 9       ;
; Add22~2                                                                                                                ; 9       ;
; rtc:U07|always1~13                                                                                                     ; 9       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[0]~2                                                                 ; 9       ;
; PpiPortA[7]~4                                                                                                          ; 9       ;
; VENCODE:U21|FF_IVIDEOR[1]                                                                                              ; 9       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[1]                                                                   ; 9       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Equal24~1                                                                                  ; 9       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWX[0]~0                                                                        ; 9       ;
; VENCODE:U21|FF_IVIDEOB[4]                                                                                              ; 9       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPDRAWX[8]~0                                                                               ; 9       ;
; wifi:uwifi|FIFO:U2|memory~37                                                                                           ; 9       ;
; wifi:uwifi|FIFO:U2|tail_s~4                                                                                            ; 9       ;
; wifi:uwifi|FIFO:U2|tail_s~2                                                                                            ; 9       ;
; wifi:uwifi|FIFO:U2|tail_s~0                                                                                            ; 9       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_SPVDPS0RESETREQ                                                                 ; 9       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_VDPS0RESETACK                                                                           ; 9       ;
; eseps2:U06|ff_ps2_state.PS2_ST_SND_RESET                                                                               ; 9       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[0]                                                                   ; 9       ;
; T80a:U01|T80:u0|comb~8                                                                                                 ; 9       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|DBI[4]~2                                                                           ; 9       ;
; T80a:U01|T80:u0|BusA[5]~6                                                                                              ; 9       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux259~9                                                                               ; 9       ;
; T80a:U01|T80:u0|RegDIH[2]~19                                                                                           ; 9       ;
; T80a:U01|T80:u0|RegDIH[3]~17                                                                                           ; 9       ;
; T80a:U01|T80:u0|RegDIH[4]~15                                                                                           ; 9       ;
; T80a:U01|T80:u0|RegDIH[5]~13                                                                                           ; 9       ;
; T80a:U01|T80:u0|RegDIH[0]~11                                                                                           ; 9       ;
; T80a:U01|T80:u0|RegDIH[1]~9                                                                                            ; 9       ;
; T80a:U01|T80:u0|RegDIH[6]~7                                                                                            ; 9       ;
; T80a:U01|T80:u0|RegWEH~1                                                                                               ; 9       ;
; T80a:U01|T80:u0|RegDIH[7]~5                                                                                            ; 9       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SXTMP[8]~6                                                                           ; 9       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SXTMP[4]~3                                                                           ; 9       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SXTMP[4]~2                                                                           ; 9       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DXTMP[8]~2                                                                           ; 9       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMRWR                                                                                ; 9       ;
; T80a:U01|T80:u0|RegDIL[4]~15                                                                                           ; 9       ;
; T80a:U01|T80:u0|RegDIL[5]~13                                                                                           ; 9       ;
; T80a:U01|T80:u0|RegDIL[7]~11                                                                                           ; 9       ;
; T80a:U01|T80:u0|RegDIL[6]~9                                                                                            ; 9       ;
; T80a:U01|T80:u0|RegDIL[3]~7                                                                                            ; 9       ;
; T80a:U01|T80:u0|RegDIL[2]~5                                                                                            ; 9       ;
; T80a:U01|T80:u0|PC[8]~21                                                                                               ; 9       ;
; T80a:U01|T80:u0|PC[8]~20                                                                                               ; 9       ;
; T80a:U01|T80:u0|RegDIL[1]~3                                                                                            ; 9       ;
; T80a:U01|T80:u0|R[7]~14                                                                                                ; 9       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux300~0                                                                               ; 9       ;
; T80a:U01|T80:u0|RegWEL~2                                                                                               ; 9       ;
; T80a:U01|T80:u0|RegDIL[0]~1                                                                                            ; 9       ;
; VENCODE:U21|FF_IVIDEOB[5]                                                                                              ; 9       ;
; switched_io_ports:U35|RatioMode[0]~reg0                                                                                ; 9       ;
; rtc:U07|reg_mode[0]                                                                                                    ; 9       ;
; rtc:U07|reg_mode[1]                                                                                                    ; 9       ;
; rtc:U07|dbi[0]~8                                                                                                       ; 9       ;
; process_31~6                                                                                                           ; 9       ;
; process_31~5                                                                                                           ; 9       ;
; wifi:uwifi|out_tx_data[7]~0                                                                                            ; 9       ;
; eseps2:U06|keymap:u_keymap|ff_dbi[0]~0                                                                                 ; 9       ;
; T80a:U01|T80:u0|ACC[3]                                                                                                 ; 9       ;
; T80a:U01|T80:u0|ACC[5]                                                                                                 ; 9       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Equal13~0                                                                              ; 9       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R4_PT_GEN_ADDR[5]~0                                                            ; 9       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMWRREQ~0                                                                     ; 9       ;
; T80a:U01|T80:u0|Equal0~1                                                                                               ; 9       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux92~0                                                                                ; 9       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux147~5                                                                               ; 9       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Set_Addr_To[0]~6                                                                       ; 9       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux246~0                                                                               ; 9       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux102~0                                                                               ; 9       ;
; BusDir_o~2                                                                                                             ; 9       ;
; wifi:uwifi|UART:U1|tx_clock_counter_s[31]                                                                              ; 9       ;
; switched_io_ports:U35|Mux38~0                                                                                          ; 9       ;
; eseps2:U06|ff_e0_detect                                                                                                ; 9       ;
; switched_io_ports:U35|OpllVol[2]~reg0                                                                                  ; 9       ;
; process_31~3                                                                                                           ; 9       ;
; process_31~0                                                                                                           ; 9       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VRAMWRREQ                                                                            ; 9       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R1_DISP_MODE[0]                                                                ; 9       ;
; RstSeq[4]                                                                                                              ; 9       ;
; switched_io_ports:U35|process_0~6                                                                                      ; 9       ;
; switched_io_ports:U35|OFFSET_Y[1]~2                                                                                    ; 9       ;
; CpuAdr~4                                                                                                               ; 9       ;
; Mux16~1                                                                                                                ; 9       ;
; Mux17~1                                                                                                                ; 9       ;
; RstSeq[3]                                                                                                              ; 9       ;
; iSltAdr[5]                                                                                                             ; 9       ;
; pLed~3                                                                                                                 ; 9       ;
; switched_io_ports:U35|io41_id008_n~reg0                                                                                ; 9       ;
; Equal22~0                                                                                                              ; 9       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_tv31:auto_generated|ram_block1a1 ; 9       ;
; VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_agv:auto_generated|ram_block1a3                                           ; 9       ;
; eseps2:U06|ff_ps2_state.PS2_ST_SND_IDREAD                                                                              ; 9       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STWAITPRERDVRAM                                                                ; 9       ;
; T80a:U01|T80:u0|BusB[6]                                                                                                ; 9       ;
; T80a:U01|T80:u0|BusB[2]                                                                                                ; 9       ;
; rtc:U07|reg_mon[4]                                                                                                     ; 9       ;
; T80a:U01|T80:u0|BusB[4]                                                                                                ; 9       ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[3]~2                                                             ; 8       ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_3~4                                                                  ; 8       ;
; tr_pcm:U40|always0~2                                                                                                   ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SX[7]~3                                                                              ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DX[0]~3                                                                              ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NX[7]~5                                                                              ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[0]~16                                                                             ; 8       ;
; T80a:U01|T80:u0|BusB[6]~49                                                                                             ; 8       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPAREPLANENUM[0]~29                                                                    ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DY[4]~8                                                                              ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR~94                                                                       ; 8       ;
; VDP:U20|TEXT_MODE~2                                                                                                    ; 8       ;
; ff_prepsg[2]                                                                                                           ; 8       ;
; ff_prepsg[3]                                                                                                           ; 8       ;
; ff_prepsg[4]                                                                                                           ; 8       ;
; psg:U30|psg_wave:u_psgch|PsgEnvReq                                                                                     ; 8       ;
; psg:U30|psg_wave:u_psgch|PsgIndex~12                                                                                   ; 8       ;
; psg:U30|psg_wave:u_psgch|PsgIndex~9                                                                                    ; 8       ;
; psg:U30|psg_wave:u_psgch|PsgIndex~6                                                                                    ; 8       ;
; ff_prepsg[5]                                                                                                           ; 8       ;
; psg:U30|psg_wave:u_psgch|Mux99~0                                                                                       ; 8       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[0]~5                                                                   ; 8       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[7]~4                                                                   ; 8       ;
; tr_pcm:U40|ff_adda                                                                                                     ; 8       ;
; esepwm:U33|esefir5:U1|Mux1~2                                                                                           ; 8       ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_OUT[1]~1                                                            ; 8       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PREPATTERN[7]~1                                                                        ; 8       ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_4~0                                                                  ; 8       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Equal17~0                                                                              ; 8       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PREBLINK[5]~0                                                                          ; 8       ;
; VENCODE:U21|FF_IVIDEOR[2]                                                                                              ; 8       ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux14~3                                                                      ; 8       ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_FIFO0[0]~0                                                                ; 8       ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux14~2                                                                      ; 8       ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux14~1                                                                      ; 8       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[8]~3                                                                   ; 8       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|BLINK[6]~0                                                                             ; 8       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|Equal14~1                                                                              ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R12_BLINK_MODE[0]~0                                                            ; 8       ;
; VENCODE:U21|FF_IVIDEOR[0]                                                                                              ; 8       ;
; wifi:uwifi|fifo_data_in[0]~0                                                                                           ; 8       ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PCOLORCODE[2]~2                                                              ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEWRNUM[0]~0                                                                  ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[0]~0                                                              ; 8       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWCOLOR[0]~1                                                                    ; 8       ;
; eseps2:U06|ff_matupd_keys[0]~2                                                                                         ; 8       ;
; eseps2:U06|ff_matupd_keys[6]~0                                                                                         ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R18_VERT[0]~0                                                                  ; 8       ;
; wifi:uwifi|FIFO:U2|tail_s~13                                                                                           ; 8       ;
; wifi:uwifi|FIFO:U2|tail_s~11                                                                                           ; 8       ;
; wifi:uwifi|FIFO:U2|tail_s~10                                                                                           ; 8       ;
; wifi:uwifi|FIFO:U2|tail_s~9                                                                                            ; 8       ;
; wifi:uwifi|FIFO:U2|tail_s~8                                                                                            ; 8       ;
; wifi:uwifi|FIFO:U2|tail_s~7                                                                                            ; 8       ;
; wifi:uwifi|FIFO:U2|tail_s~6                                                                                            ; 8       ;
; wifi:uwifi|FIFO:U2|tail_s~3                                                                                            ; 8       ;
; wifi:uwifi|FIFO:U2|tail_s~1                                                                                            ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VRAMWRDATA[5]~26                                                                     ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VRAMWRDATA[0]~14                                                                     ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VRAMWRDATA[0]~6                                                                      ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|process_0~27                                                                         ; 8       ;
; VDP:U20|VDPVRAMRDDATA[0]~0                                                                                             ; 8       ;
; wifi:uwifi|FIFO:U2|fifo_data_o[0]~0                                                                                    ; 8       ;
; wifi:uwifi|FIFO:U2|memory~28                                                                                           ; 8       ;
; eseps2:U06|ff_ps2_rcv_dat[1]                                                                                           ; 8       ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Equal14~0                                                                    ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R13_BLINK_PERIOD[7]~0                                                          ; 8       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|Decoder0~0                                                                                 ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R11R5_SP_ATR_ADDR[5]~1                                                         ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R23_VSTART_LINE[7]~0                                                           ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[0][0]~6                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[2][0]~4                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[4][0]~2                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[6][0]~1                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH[5][0]~0                                                                             ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGDATA[3]                                                                   ; 8       ;
; VDP:U20|VDPCMDVRAMRDDATA[7]~0                                                                                          ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGDATA[2]                                                                   ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NXTMP[0]~11                                                                          ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|CMR[0]~0                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[2][0]~4                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[4][0]~2                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[6][0]~1                                                                             ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                                                                             ; 8       ;
; VENCODE:U21|process_7~0                                                                                                ; 8       ;
; VDP:U20|PRAMDBO[7]~8                                                                                                   ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R19_HSYNC_INT_LINE[7]~0                                                        ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|DBI[4]~4                                                                           ; 8       ;
; megasd:U03|Equal15~0                                                                                                   ; 8       ;
; psg:U30|psg_wave:u_psgch|PsgFreqEnv[0]~1                                                                               ; 8       ;
; psg:U30|psg_wave:u_psgch|PsgFreqChA[0]~1                                                                               ; 8       ;
; psg:U30|psg_wave:u_psgch|PsgFreqChC[0]~0                                                                               ; 8       ;
; psg:U30|psg_wave:u_psgch|PsgFreqChB[0]~1                                                                               ; 8       ;
; psg:U30|psg_wave:u_psgch|PsgFreqEnv[8]~0                                                                               ; 8       ;
; eseps2:U06|ff_key_x[0]~0                                                                                               ; 8       ;
; portF2[3]~1                                                                                                            ; 8       ;
; rtc:U07|always1~12                                                                                                     ; 8       ;
; T80a:U01|T80:u0|BusA[5]~10                                                                                             ; 8       ;
; T80a:U01|T80:u0|BusA[5]~8                                                                                              ; 8       ;
; T80a:U01|T80:u0|BusA[5]~4                                                                                              ; 8       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux258~19                                                                              ; 8       ;
; T80a:U01|T80:u0|BusB[6]~13                                                                                             ; 8       ;
; T80a:U01|T80:u0|BusB[6]~11                                                                                             ; 8       ;
; T80a:U01|T80:u0|BusB[6]~5                                                                                              ; 8       ;
; T80a:U01|T80:u0|BusB[6]~4                                                                                              ; 8       ;
; T80a:U01|T80:u0|BusB[6]~3                                                                                              ; 8       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PATTERNNUM[7]~0                                                                        ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGDATA[7]                                                                   ; 8       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPAREPATTERNNUM[0]~0                                                                   ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGDATA[6]                                                                   ; 8       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPAREPLANENUM[4]~4                                                                     ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGDATA[5]                                                                   ; 8       ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_2~0                                                                  ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGDATA[4]                                                                   ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SY[0]~2                                                                              ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R10R3_COL_ADDR[5]~1                                                            ; 8       ;
; T80a:U01|T80:u0|I[7]~0                                                                                                 ; 8       ;
; T80a:U01|T80:u0|SP[9]~22                                                                                               ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsH_rtl_0_bypass[0]                                                                     ; 8       ;
; T80a:U01|T80:u0|TmpAddr[13]~10                                                                                         ; 8       ;
; T80a:U01|T80:u0|TmpAddr[13]~9                                                                                          ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|TR                                                                                   ; 8       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|Mux15~5                                                                              ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[1]~0                                                                     ; 8       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[9]                                                   ; 8       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[7]                                                   ; 8       ;
; T80a:U01|T80:u0|SP[5]~5                                                                                                ; 8       ;
; T80a:U01|T80:u0|TmpAddr[2]~2                                                                                           ; 8       ;
; T80a:U01|T80:u0|T80_Reg:Regs|RegsL_rtl_0_bypass[0]                                                                     ; 8       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux258~2                                                                               ; 8       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FIELD[5]                                                   ; 8       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FIELD[2]                                                   ; 8       ;
; tr_pcm:U40|ff_smpl                                                                                                     ; 8       ;
; T80a:U01|T80:u0|T80_ALU:alu|Mux31~0                                                                                    ; 8       ;
; tr_pcm:U40|ff_filt                                                                                                     ; 8       ;
; T80a:U01|T80:u0|IR[1]~3                                                                                                ; 8       ;
; T80a:U01|T80:u0|IR[1]~1                                                                                                ; 8       ;
; T80a:U01|T80:u0|IR~0                                                                                                   ; 8       ;
; iSltBot~1                                                                                                              ; 8       ;
; process_31~12                                                                                                          ; 8       ;
; dlydbi~26                                                                                                              ; 8       ;
; MapReq~0                                                                                                               ; 8       ;
; rtc:U07|reg_day[0]                                                                                                     ; 8       ;
; switched_io_ports:U35|dbi~33                                                                                           ; 8       ;
; switched_io_ports:U35|dbi~32                                                                                           ; 8       ;
; switched_io_ports:U35|dbi~30                                                                                           ; 8       ;
; switched_io_ports:U35|dbi~29                                                                                           ; 8       ;
; switched_io_ports:U35|dbi~27                                                                                           ; 8       ;
; switched_io_ports:U35|dbi~24                                                                                           ; 8       ;
; switched_io_ports:U35|dbi~23                                                                                           ; 8       ;
; switched_io_ports:U35|dbi~19                                                                                           ; 8       ;
; switched_io_ports:U35|dbi~18                                                                                           ; 8       ;
; switched_io_ports:U35|dbi~12                                                                                           ; 8       ;
; dlydbi~20                                                                                                              ; 8       ;
; RamDbi[0]~2                                                                                                            ; 8       ;
; T80a:U01|T80:u0|DO[0]~7                                                                                                ; 8       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux256~1                                                                               ; 8       ;
; T80a:U01|T80:u0|T80_ALU:alu|Mux7~3                                                                                     ; 8       ;
; PpiPortC[3]~13                                                                                                         ; 8       ;
; process_35~1                                                                                                           ; 8       ;
; process_35~0                                                                                                           ; 8       ;
; eseps2:U06|ff_ps2_rcv_dat[4]                                                                                           ; 8       ;
; eseps2:U06|keymap:u_keymap|ff_dbi[0]~3                                                                                 ; 8       ;
; switched_io_ports:U35|process_0~10                                                                                     ; 8       ;
; switched_io_ports:U35|vram_slot_ids[2]~3                                                                               ; 8       ;
; T80a:U01|T80:u0|A[12]~57                                                                                               ; 8       ;
; T80a:U01|T80:u0|ACC[7]                                                                                                 ; 8       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PRAMADR[14]~1                                                                          ; 8       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FIELD[6]                                                   ; 8       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|IRAMADRPREPARE[12]~0                                                                       ; 8       ;
; T80a:U01|Req_Inhibit                                                                                                   ; 8       ;
; T80a:U01|T80:u0|A[1]~15                                                                                                ; 8       ;
; T80a:U01|T80:u0|F[2]                                                                                                   ; 8       ;
; pSltDat[0]~18                                                                                                          ; 8       ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~96                                                                                     ; 8       ;
; T80a:U01|T80:u0|Equal4~0                                                                                               ; 8       ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~65                                                                                     ; 8       ;
; wifi:uwifi|UART:U1|Selector79~0                                                                                        ; 8       ;
; wifi:uwifi|UART:U1|LessThan2~8                                                                                         ; 8       ;
; eseps2:U06|ff_ps2_rcv_dat[7]~0                                                                                         ; 8       ;
; eseps2:U06|ff_ps2_rcv_dat[0]                                                                                           ; 8       ;
; switched_io_ports:U35|SccVol[2]~reg0                                                                                   ; 8       ;
; megasd:U03|Equal5~0                                                                                                    ; 8       ;
; psg:U30|regb[4]~0                                                                                                      ; 8       ;
; vram_page[0]~0                                                                                                         ; 8       ;
; megasd:U03|Decoder0~3                                                                                                  ; 8       ;
; mapper:U05|MapBank3[7]~0                                                                                               ; 8       ;
; mapper:U05|MapBank0[7]~0                                                                                               ; 8       ;
; mapper:U05|MapBank2[7]~0                                                                                               ; 8       ;
; mapper:U05|MapBank1[7]~0                                                                                               ; 8       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[10]                                                           ; 8       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[7]                                                            ; 8       ;
; ExpSlot3[7]~0                                                                                                          ; 8       ;
; ExpSlot0[7]~2                                                                                                          ; 8       ;
; VDP:U20|VDPCMDVRAMRDACK                                                                                                ; 8       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR~14                                                                       ; 8       ;
; switched_io_ports:U35|LevCtrl[0]~reg0                                                                                  ; 8       ;
; switched_io_ports:U35|io44_id212[2]~2                                                                                  ; 8       ;
; switched_io_ports:U35|io44_id212[2]~1                                                                                  ; 8       ;
; megasd:U03|ff_data_seq[1]                                                                                              ; 8       ;
; Mux20~1                                                                                                                ; 8       ;
; ExpDec                                                                                                                 ; 8       ;
; iSltAdr[11]                                                                                                            ; 8       ;
; xSltWr_n                                                                                                               ; 8       ;
; switched_io_ports:U35|io40_n[2]~reg0                                                                                   ; 8       ;
; switched_io_ports:U35|io40_n[0]~reg0                                                                                   ; 8       ;
; switched_io_ports:U35|extclk3m~reg0                                                                                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a12                   ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a11                   ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a10                   ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a9                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a8                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a7                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a6                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a5                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a4                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a3                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a2                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a1                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a0                    ; 8       ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ram_block1a13                   ; 8       ;
; eseps2:U06|ff_ps2_state.PS2_ST_SND_SETMON                                                                              ; 8       ;
; switched_io_ports:U35|OFFSET_Y[0]                                                                                      ; 8       ;
; pVideoVS_n~reg0COMBOUT                                                                                                 ; 8       ;
; jSltMem                                                                                                                ; 8       ;
; switched_io_ports:U35|io42_id212[0]~reg0                                                                               ; 8       ;
; VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|Selector5~32                                                               ; 7       ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_GEN[3]~16                                                             ; 7       ;
; ff_prepsg[1]                                                                                                           ; 7       ;
; VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|Selector5~30                                                               ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|Equal0~5                                                                           ; 7       ;
; psg:U30|psg_wave:u_psgch|PsgIndex~15                                                                                   ; 7       ;
; psg:U30|psg_wave:u_psgch|Equal28~0                                                                                     ; 7       ;
; psg:U30|psg_wave:u_psgch|PsgEnvAck                                                                                     ; 7       ;
; ff_prepsg[6]                                                                                                           ; 7       ;
; VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|Selector0~22                                                               ; 7       ;
; VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|Selector0~17                                                               ; 7       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|PATTERN[5]~1                                                                           ; 7       ;
; wifi:uwifi|UART:U1|LessThan1~0                                                                                         ; 7       ;
; wifi:uwifi|UART:U1|rx_current_state_s.STATE_RX_DATA                                                                    ; 7       ;
; VENCODE:U21|FF_IVIDEOB[3]                                                                                              ; 7       ;
; VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|Selector5~21                                                               ; 7       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|FF_BLINK_STATE                                                                         ; 7       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPWINDOWX                                                                                  ; 7       ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux36~1                                                                      ; 7       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWCOLOR[7]~2                                                                    ; 7       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWWE~3                                                                          ; 7       ;
; wifi:uwifi|FIFO:U2|tail_s[11]                                                                                          ; 7       ;
; eseps2:U06|ff_ps2_rcv_dat[5]                                                                                           ; 7       ;
; VDP:U20|VDP_TEXT12:U_VDP_TEXT12|TXCHARCOUNTERX[0]~2                                                                    ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R2_PT_NAM_ADDR[6]~0                                                             ; 7       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|comb~2                                                                               ; 7       ;
; VENCODE:U21|FF_VIDEOV[2]~10                                                                                            ; 7       ;
; VENCODE:U21|FF_VIDEOV[2]~8                                                                                             ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|DBI[4]~5                                                                           ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|DBI[4]~3                                                                           ; 7       ;
; wifi:uwifi|db_o[0]~3                                                                                                   ; 7       ;
; rtc:U07|always1~4                                                                                                      ; 7       ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~242                                                                                    ; 7       ;
; esepwm:U33|esefir5:U1|Equal2~0                                                                                         ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R26_H_SCROLL[7]~0                                                              ; 7       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPAREPLANENUM[4]~5                                                                     ; 7       ;
; VDP:U20|Equal21~3                                                                                                      ; 7       ;
; T80a:U01|T80:u0|ACC[2]~16                                                                                              ; 7       ;
; T80a:U01|T80:u0|ACC[2]~14                                                                                              ; 7       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|STATE.STSRCHWAITRDVRAM                                                               ; 7       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[8]~2                                                                         ; 7       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SXTMP[10]                                                                            ; 7       ;
; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|Mux133~0                                                                             ; 7       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FRAME[8]                                                   ; 7       ;
; T80a:U01|T80:u0|R[5]~15                                                                                                ; 7       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux249~0                                                                               ; 7       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FIELD[4]                                                   ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R1_DISP_MODE[1]~0                                                               ; 7       ;
; T80a:U01|T80:u0|Save_Mux[7]~15                                                                                         ; 7       ;
; T80a:U01|T80:u0|Save_Mux[6]~13                                                                                         ; 7       ;
; T80a:U01|T80:u0|Save_Mux[5]~11                                                                                         ; 7       ;
; T80a:U01|T80:u0|Save_Mux[4]~9                                                                                          ; 7       ;
; T80a:U01|T80:u0|Save_Mux[3]~7                                                                                          ; 7       ;
; rtc:U07|reg_mon[3]                                                                                                     ; 7       ;
; T80a:U01|T80:u0|Save_Mux[2]~5                                                                                          ; 7       ;
; T80a:U01|T80:u0|Save_Mux[1]~3                                                                                          ; 7       ;
; psg:U30|psg_wave:u_psgch|PsgFreqNoise[0]                                                                               ; 7       ;
; rtc:U07|reg_min[4]                                                                                                     ; 7       ;
; rtc:U07|reg_sec[4]                                                                                                     ; 7       ;
; switched_io_ports:U35|dbi[0]~37                                                                                        ; 7       ;
; T80a:U01|T80:u0|Save_Mux[0]~1                                                                                          ; 7       ;
; switched_io_ports:U35|io43_id212[7]~reg0                                                                               ; 7       ;
; eseps2:U06|ff_ps2_rcv_dat[3]                                                                                           ; 7       ;
; switched_io_ports:U35|process_0~11                                                                                     ; 7       ;
; megasd:U03|ff_send_data[5]~1                                                                                           ; 7       ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_REQ_ADDR[9]~9                                                             ; 7       ;
; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_REQ_ADDR[4]~3                                                             ; 7       ;
; T80a:U01|T80:u0|ACC[2]                                                                                                 ; 7       ;
; T80a:U01|T80:u0|ACC[4]                                                                                                 ; 7       ;
; T80a:U01|T80:u0|ACC[0]                                                                                                 ; 7       ;
; T80a:U01|T80:u0|ACC[1]                                                                                                 ; 7       ;
; T80a:U01|T80:u0|ACC[6]                                                                                                 ; 7       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_V_CNT_IN_FIELD[3]                                                   ; 7       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_FIELD                                                               ; 7       ;
; VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_H_CNT[8]                                                            ; 7       ;
; wifi:uwifi|select_06w                                                                                                  ; 7       ;
; wifi:uwifi|Equal1~0                                                                                                    ; 7       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux305~4                                                                               ; 7       ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~166                                                                                    ; 7       ;
; T80a:U01|T80:u0|Equal4~3                                                                                               ; 7       ;
; T80a:U01|T80:u0|PC[0]                                                                                                  ; 7       ;
; T80a:U01|T80:u0|A[12]~2                                                                                                ; 7       ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~113                                                                                    ; 7       ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~101                                                                                    ; 7       ;
; T80a:U01|T80:u0|F[7]                                                                                                   ; 7       ;
; T80a:U01|T80:u0|T80_ALU:alu|Q_t~86                                                                                     ; 7       ;
; T80a:U01|T80:u0|T80_MCode:mcode|Mux147~0                                                                               ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR~28                                                                       ; 7       ;
; switched_io_ports:U35|io43_id212[1]~reg0                                                                               ; 7       ;
; eseps2:U06|ff_ps2_clk_delay[3]                                                                                         ; 7       ;
; eseps2:U06|always12~0                                                                                                  ; 7       ;
; switched_io_ports:U35|Equal26~3                                                                                        ; 7       ;
; megasd:U03|ff_bank0[7]                                                                                                 ; 7       ;
; megasd:U03|Decoder0~1                                                                                                  ; 7       ;
; megasd:U03|Decoder0~0                                                                                                  ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|Equal0~4                                                                           ; 7       ;
; process_30~2                                                                                                           ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR~20                                                                       ; 7       ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR~15                                                                       ; 7       ;
; switched_io_ports:U35|OFFSET_Y[1]~3                                                                                    ; 7       ;
; switched_io_ports:U35|Equal19~3                                                                                        ; 7       ;
; T80a:U01|T80:u0|A[1]                                                                                                   ; 7       ;
; wifi:uwifi|UART:U1|tx_bit_index_s[0]                                                                                   ; 7       ;
; eseps2:U06|ff_f0_detect                                                                                                ; 7       ;
; eseps2:U06|ff_ps2_rcv_dat[6]                                                                                           ; 7       ;
; switched_io_ports:U35|io43_id212[0]~reg0                                                                               ; 7       ;
; ff_dip_req[0]                                                                                                          ; 7       ;
; Mux94~0                                                                                                                ; 7       ;
; SdrAdr[4]~0                                                                                                            ; 7       ;
; Equal51~1                                                                                                              ; 7       ;
; SdrSta[0]                                                                                                              ; 7       ;
; switched_io_ports:U35|io40_n[3]~reg0                                                                                   ; 7       ;
; pLed~2                                                                                                                 ; 7       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPCOLORCODE[2]                                                                             ; 7       ;
; VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_agv:auto_generated|ram_block1a0                                           ; 7       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREPARELOCALPLANENUM[2]                                                                  ; 7       ;
; rtc:U07|reg_mon[0]                                                                                                     ; 7       ;
; switched_io_ports:U35|OFFSET_Y[2]                                                                                      ; 7       ;
; T80a:U01|T80:u0|XY_State[0]                                                                                            ; 7       ;
; eseps2:U06|ff_matupd_rows[0]                                                                                           ; 7       ;
; HardRst_cnt[0]                                                                                                         ; 7       ;
; switched_io_ports:U35|io42_id212[2]~reg0                                                                               ; 7       ;
; switched_io_ports:U35|io44_id212[1]~reg0                                                                               ; 7       ;
; VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|Selector2~16                                                               ; 6       ;
; VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMIC_IN~2                                                                           ; 6       ;
; VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|Selector5~28                                                               ; 6       ;
+------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+-------------------------------------------------------------------------------------------------+
; Name                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                         ; Location                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+-------------------------------------------------------------------------------------------------+
; T80a:U01|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_iag1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64    ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None                        ; M4K_X19_Y22                                                                                     ;
; T80a:U01|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_iag1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64    ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None                        ; M4K_X19_Y23                                                                                     ;
; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_r141:auto_generated|ALTSYNCRAM         ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                        ; M4K_X33_Y17                                                                                     ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_sv31:auto_generated|ALTSYNCRAM           ; AUTO ; Single Port      ; Single Clock ; 16           ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 16                          ; 3                           ; --                          ; --                          ; 48                  ; 1    ; None                        ; M4K_X33_Y11                                                                                     ;
; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_vv31:auto_generated|ALTSYNCRAM          ; AUTO ; Single Port      ; Single Clock ; 16           ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 96    ; 16                          ; 6                           ; --                          ; --                          ; 96                  ; 1    ; None                        ; M4K_X33_Y11                                                                                     ;
; VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_tv31:auto_generated|ALTSYNCRAM              ; AUTO ; Single Port      ; Single Clock ; 8            ; 31           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 248   ; 8                           ; 31                          ; --                          ; --                          ; 248                 ; 1    ; None                        ; M4K_X33_Y16                                                                                     ;
; VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_r141:auto_generated|ALTSYNCRAM                 ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                        ; M4K_X33_Y15                                                                                     ;
; VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_r141:auto_generated|ALTSYNCRAM                  ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                        ; M4K_X33_Y14                                                                                     ;
; VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200  ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2    ; None                        ; M4K_X19_Y8, M4K_X19_Y10                                                                         ;
; VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200  ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2    ; None                        ; M4K_X19_Y5, M4K_X19_Y7                                                                          ;
; VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200  ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2    ; None                        ; M4K_X19_Y9, M4K_X19_Y8                                                                          ;
; VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200  ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2    ; None                        ; M4K_X19_Y6, M4K_X19_Y5                                                                          ;
; VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200  ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2    ; None                        ; M4K_X19_Y4, M4K_X19_Y9                                                                          ;
; VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200  ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2    ; None                        ; M4K_X19_Y3, M4K_X19_Y6                                                                          ;
; VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_agv:auto_generated|ALTSYNCRAM                                                        ; AUTO ; ROM              ; Single Clock ; 32           ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128   ; 32                          ; 4                           ; --                          ; --                          ; 128                 ; 1    ; uMSX_EdFJ.emsx_top2.rtl.mif ; M4K_X19_Y2                                                                                      ;
; eseps2:U06|keymap:u_keymap|altsyncram:Mux7_rtl_0|altsyncram_9mv:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 1024                        ; 16                          ; --                          ; --                          ; 16384               ; 4    ; uMSX_EdFJ.emsx_top0.rtl.mif ; M4K_X19_Y14, M4K_X19_Y16, M4K_X19_Y13, M4K_X19_Y15                                              ;
; eseps2:U06|ram:u_matrix_ram|altsyncram:blkram_rtl_0|altsyncram_1041:auto_generated|ALTSYNCRAM                                     ; AUTO ; Single Port      ; Single Clock ; 16           ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128   ; 16                          ; 8                           ; --                          ; --                          ; 128                 ; 1    ; None                        ; M4K_X19_Y17                                                                                     ;
; esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_6dg1:auto_generated|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 14           ; 5            ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 70    ; 5                           ; 14                          ; 5                           ; 14                          ; 70                  ; 1    ; None                        ; M4K_X33_Y24                                                                                     ;
; iplrom:U02|altsyncram:WideOr0_rtl_0|altsyncram_4iv:auto_generated|ALTSYNCRAM                                                      ; AUTO ; ROM              ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; uMSX_EdFJ.emsx_top1.rtl.mif ; M4K_X19_Y18                                                                                     ;
; rtc:U07|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_2041:auto_generated|ALTSYNCRAM                                               ; AUTO ; Single Port      ; Single Clock ; 64           ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 256   ; 64                          ; 4                           ; --                          ; --                          ; 256                 ; 1    ; None                        ; M4K_X33_Y21                                                                                     ;
; wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 2080         ; 8            ; 2080         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16640 ; 2080                        ; 8                           ; 2080                        ; 8                           ; 16640               ; 8    ; None                        ; M4K_X33_Y5, M4K_X33_Y6, M4K_X33_Y8, M4K_X33_Y9, M4K_X33_Y3, M4K_X33_Y4, M4K_X33_Y7, M4K_X33_Y10 ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+-------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; C4s                        ; 8,550 / 30,600 ( 28 % )  ;
; Direct links               ; 1,782 / 43,552 ( 4 % )   ;
; Global clocks              ; 6 / 8 ( 75 % )           ;
; LAB clocks                 ; 168 / 312 ( 54 % )       ;
; LUT chains                 ; 429 / 10,854 ( 4 % )     ;
; Local interconnects        ; 15,015 / 43,552 ( 34 % ) ;
; M4K buffers                ; 172 / 1,872 ( 9 % )      ;
; R4s                        ; 7,811 / 28,560 ( 27 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 8.88) ; Number of LABs  (Total = 1077) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 9                              ;
; 2                                          ; 16                             ;
; 3                                          ; 9                              ;
; 4                                          ; 23                             ;
; 5                                          ; 22                             ;
; 6                                          ; 41                             ;
; 7                                          ; 61                             ;
; 8                                          ; 111                            ;
; 9                                          ; 118                            ;
; 10                                         ; 667                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 1077) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 401                            ;
; 1 Async. load                      ; 90                             ;
; 1 Clock                            ; 765                            ;
; 1 Clock enable                     ; 360                            ;
; 1 Sync. clear                      ; 190                            ;
; 1 Sync. load                       ; 61                             ;
; 2 Clock enables                    ; 112                            ;
; 2 Clocks                           ; 14                             ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 9.47) ; Number of LABs  (Total = 1077) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 0                              ;
; 1                                           ; 7                              ;
; 2                                           ; 17                             ;
; 3                                           ; 7                              ;
; 4                                           ; 22                             ;
; 5                                           ; 20                             ;
; 6                                           ; 32                             ;
; 7                                           ; 55                             ;
; 8                                           ; 90                             ;
; 9                                           ; 130                            ;
; 10                                          ; 513                            ;
; 11                                          ; 66                             ;
; 12                                          ; 44                             ;
; 13                                          ; 28                             ;
; 14                                          ; 16                             ;
; 15                                          ; 8                              ;
; 16                                          ; 6                              ;
; 17                                          ; 4                              ;
; 18                                          ; 6                              ;
; 19                                          ; 1                              ;
; 20                                          ; 5                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.46) ; Number of LABs  (Total = 1077) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 32                             ;
; 2                                               ; 41                             ;
; 3                                               ; 63                             ;
; 4                                               ; 123                            ;
; 5                                               ; 146                            ;
; 6                                               ; 161                            ;
; 7                                               ; 116                            ;
; 8                                               ; 140                            ;
; 9                                               ; 89                             ;
; 10                                              ; 130                            ;
; 11                                              ; 13                             ;
; 12                                              ; 10                             ;
; 13                                              ; 3                              ;
; 14                                              ; 3                              ;
; 15                                              ; 4                              ;
; 16                                              ; 1                              ;
; 17                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 13.69) ; Number of LABs  (Total = 1077) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 5                              ;
; 3                                            ; 6                              ;
; 4                                            ; 25                             ;
; 5                                            ; 27                             ;
; 6                                            ; 20                             ;
; 7                                            ; 33                             ;
; 8                                            ; 38                             ;
; 9                                            ; 42                             ;
; 10                                           ; 72                             ;
; 11                                           ; 78                             ;
; 12                                           ; 69                             ;
; 13                                           ; 88                             ;
; 14                                           ; 88                             ;
; 15                                           ; 81                             ;
; 16                                           ; 66                             ;
; 17                                           ; 78                             ;
; 18                                           ; 79                             ;
; 19                                           ; 54                             ;
; 20                                           ; 67                             ;
; 21                                           ; 42                             ;
; 22                                           ; 17                             ;
; 23                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 18 20:44:15 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off uMSX_EdFJ -c emsx_top
Info: Parallel compilation is enabled and will use 16 of the 16 processors detected
Info: Selected device EP1C12Q240C8 for design "emsx_top"
Info: Implementing parameter values for PLL "PLL4X:U00|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL4X:U00|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL4X:U00|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL4X:U00|altpll:altpll_component|_extclk0 port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'emsx_top_constrains.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {U00|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL4X:U00|altpll:altpll_component|_clk0} {U00|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {U00|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {PLL4X:U00|altpll:altpll_component|_clk1} {U00|altpll_component|pll|clk[1]}
    Info: create_generated_clock -source {U00|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {PLL4X:U00|altpll:altpll_component|_extclk0} {U00|altpll_component|pll|extclk[0]}
Warning: Node: clk4mhz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pVideoHS_n was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 4 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   46.554      pClk21m
    Info:   46.554 PLL4X:U00|altpll:altpll_component|_clk0
    Info:   11.638 PLL4X:U00|altpll:altpll_component|_clk1
    Info:   11.638 PLL4X:U00|altpll:altpll_component|_extclk0
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "pClk21m" to use global clock (user assigned)
    Info: Promoted signal "PLL4X:U00|altpll:altpll_component|_clk0" to use global clock (user assigned)
    Info: Promoted signal "PLL4X:U00|altpll:altpll_component|_clk1" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "iCpuClk" to use Global clock
Info: Automatically promoted some destinations of signal "reset" to use Global clock
    Info: Destination "U04" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|cbios_mode" may be non-global or may not use global clock
    Info: Destination "VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|FF_WAIT_CNT[15]" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|OFFSET_Y[2]" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|OFFSET_Y[3]" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|bios_reload_ack" may be non-global or may not use global clock
    Info: Destination "VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|FF_WAIT_CNT[7]" may be non-global or may not use global clock
    Info: Destination "VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|FF_WAIT_CNT[8]" may be non-global or may not use global clock
    Info: Destination "VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|FF_WAIT_CNT[9]" may be non-global or may not use global clock
    Info: Destination "VDP:U20|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|FF_WAIT_CNT[10]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "power_on_reset" to use Global clock
    Info: Destination "switched_io_ports:U35|cbios_mode" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|io44_id212[0]~reg0" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|io44_id212[1]~reg0" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|io44_id212[2]~reg0" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|io44_id212[3]~reg0" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|io44_id212[4]~reg0" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|io44_id212[5]~reg0" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|io44_id212[6]~reg0" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|bios_reload_ack" may be non-global or may not use global clock
    Info: Destination "switched_io_ports:U35|io44_id212[7]~reg0" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted signal "T80a:U01|Reset_s" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:08
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:20
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 27% of the available device resources
    Info: Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X21_Y14 to location X31_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:12
Info: Fitter merged 5 physical RAM blocks that contain multiple logical RAM block slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM block slices
        Info: Physical RAM block M4K_X19_Y9 contains the following RAM block slices
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a4"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a0"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a1"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X19_Y6 contains the following RAM block slices
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a4"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a0"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a1"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X19_Y8 contains the following RAM block slices
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a3"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a4"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a0"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a1"
        Info: Physical RAM block M4K_X19_Y5 contains the following RAM block slices
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a3"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a4"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a0"
            Info: RAM block slice "VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_u241:auto_generated|ram_block1a1"
        Info: Physical RAM block M4K_X33_Y11 contains the following RAM block slices
            Info: RAM block slice "VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_vv31:auto_generated|ram_block1a3"
            Info: RAM block slice "VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_vv31:auto_generated|ram_block1a4"
            Info: RAM block slice "VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_vv31:auto_generated|ram_block1a5"
            Info: RAM block slice "VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_sv31:auto_generated|ram_block1a0"
            Info: RAM block slice "VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_sv31:auto_generated|ram_block1a1"
            Info: RAM block slice "VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_sv31:auto_generated|ram_block1a2"
            Info: RAM block slice "VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_vv31:auto_generated|ram_block1a0"
            Info: RAM block slice "VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_vv31:auto_generated|ram_block1a1"
            Info: RAM block slice "VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_vv31:auto_generated|ram_block1a2"
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 67 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin pSltSltsl_n has a permanently enabled output enable
    Info: Pin pSltSlts2_n has a permanently enabled output enable
    Info: Pin pSltIorq_n has a permanently enabled output enable
    Info: Pin pSltRd_n has a permanently enabled output enable
    Info: Pin pSltWr_n has a permanently enabled output enable
    Info: Pin pSltAdr[0] has a permanently enabled output enable
    Info: Pin pSltAdr[1] has a permanently enabled output enable
    Info: Pin pSltAdr[2] has a permanently enabled output enable
    Info: Pin pSltAdr[3] has a permanently enabled output enable
    Info: Pin pSltAdr[4] has a permanently enabled output enable
    Info: Pin pSltAdr[5] has a permanently enabled output enable
    Info: Pin pSltAdr[6] has a permanently enabled output enable
    Info: Pin pSltAdr[7] has a permanently enabled output enable
    Info: Pin pSltAdr[8] has a permanently enabled output enable
    Info: Pin pSltAdr[9] has a permanently enabled output enable
    Info: Pin pSltAdr[10] has a permanently enabled output enable
    Info: Pin pSltAdr[11] has a permanently enabled output enable
    Info: Pin pSltAdr[12] has a permanently enabled output enable
    Info: Pin pSltAdr[13] has a permanently enabled output enable
    Info: Pin pSltAdr[14] has a permanently enabled output enable
    Info: Pin pSltAdr[15] has a permanently enabled output enable
    Info: Pin pSltCs1_n has a permanently enabled output enable
    Info: Pin pSltCs2_n has a permanently enabled output enable
    Info: Pin pSltCs12_n has a permanently enabled output enable
    Info: Pin pSltRfsh_n has a permanently enabled output enable
    Info: Pin pSltWait_n has a permanently disabled output enable
    Info: Pin pSltM1_n has a permanently enabled output enable
    Info: Pin pSltMerq_n has a permanently enabled output enable
    Info: Pin pSltRsv5 has a permanently disabled output enable
    Info: Pin pSltRsv16 has a permanently disabled output enable
    Info: Pin pSltSw1 has a permanently disabled output enable
    Info: Pin pSltSw2 has a permanently disabled output enable
    Info: Pin pJoyA[0] has a permanently disabled output enable
    Info: Pin pJoyA[1] has a permanently disabled output enable
    Info: Pin pJoyA[2] has a permanently disabled output enable
    Info: Pin pJoyA[3] has a permanently disabled output enable
    Info: Pin pJoyB[0] has a permanently disabled output enable
    Info: Pin pJoyB[1] has a permanently disabled output enable
    Info: Pin pJoyB[2] has a permanently disabled output enable
    Info: Pin pJoyB[3] has a permanently disabled output enable
    Info: Pin pSd_Dt[0] has a permanently disabled output enable
    Info: Pin pSd_Dt[1] has a permanently disabled output enable
    Info: Pin pSd_Dt[2] has a permanently disabled output enable
    Info: Pin pSd_Dt[3] has a permanently enabled output enable
    Info: Pin pDac_VR[0] has a permanently enabled output enable
    Info: Pin pDac_VR[1] has a permanently enabled output enable
    Info: Pin pDac_VR[2] has a permanently enabled output enable
    Info: Pin pDac_VR[3] has a permanently enabled output enable
    Info: Pin pDac_VR[4] has a permanently enabled output enable
    Info: Pin pDac_VR[5] has a permanently enabled output enable
    Info: Pin pDac_VG[0] has a permanently enabled output enable
    Info: Pin pDac_VG[1] has a permanently enabled output enable
    Info: Pin pDac_VG[2] has a permanently enabled output enable
    Info: Pin pDac_VG[3] has a permanently enabled output enable
    Info: Pin pDac_VG[4] has a permanently enabled output enable
    Info: Pin pDac_VG[5] has a permanently enabled output enable
    Info: Pin pDac_VB[0] has a permanently enabled output enable
    Info: Pin pDac_VB[1] has a permanently enabled output enable
    Info: Pin pDac_VB[2] has a permanently enabled output enable
    Info: Pin pDac_VB[3] has a permanently enabled output enable
    Info: Pin pDac_VB[4] has a permanently enabled output enable
    Info: Pin pDac_VB[5] has a permanently enabled output enable
    Info: Pin pDac_SR[0] has a permanently enabled output enable
    Info: Pin pDac_SR[4] has a permanently disabled output enable
    Info: Pin pVideoVS_n has a permanently enabled output enable
    Info: Pin pUsbP2 has a permanently disabled output enable
    Info: Pin pUsbN2 has a permanently disabled output enable
Info: Generated suppressed messages file E:/Almacenaje/Mundo MSX/uMSX/Programas FPGA/uMSX_EdFJ_1_0/emsx_top.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 461 megabytes
    Info: Processing ended: Thu Apr 18 20:45:14 2024
    Info: Elapsed time: 00:00:59
    Info: Total CPU time (on all processors): 00:01:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Almacenaje/Mundo MSX/uMSX/Programas FPGA/uMSX_EdFJ_1_0/emsx_top.fit.smsg.


