TimeQuest Timing Analyzer report for blinking_machine
Sun Feb 24 19:50:10 2019
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Setup: 'clk_divider:CD|l_clk'
 14. Slow 1200mV 85C Model Hold: 'clk_divider:CD|l_clk'
 15. Slow 1200mV 85C Model Hold: 'i_clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'i_clk'
 24. Slow 1200mV 0C Model Setup: 'clk_divider:CD|l_clk'
 25. Slow 1200mV 0C Model Hold: 'clk_divider:CD|l_clk'
 26. Slow 1200mV 0C Model Hold: 'i_clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'i_clk'
 34. Fast 1200mV 0C Model Setup: 'clk_divider:CD|l_clk'
 35. Fast 1200mV 0C Model Hold: 'clk_divider:CD|l_clk'
 36. Fast 1200mV 0C Model Hold: 'i_clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; blinking_machine                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; clk_divider:CD|l_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:CD|l_clk } ;
; i_clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }                ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                         ;
+------------+-----------------+----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note ;
+------------+-----------------+----------------------+------+
; 200.76 MHz ; 200.76 MHz      ; i_clk                ;      ;
; 353.73 MHz ; 353.73 MHz      ; clk_divider:CD|l_clk ;      ;
+------------+-----------------+----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary           ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; i_clk                ; -3.981 ; -50.182       ;
; clk_divider:CD|l_clk ; -1.827 ; -15.362       ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; clk_divider:CD|l_clk ; 0.405 ; 0.000         ;
; i_clk                ; 0.444 ; 0.000         ;
+----------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------------+--------+-------------------+
; Clock                ; Slack  ; End Point TNS     ;
+----------------------+--------+-------------------+
; i_clk                ; -3.000 ; -37.695           ;
; clk_divider:CD|l_clk ; -1.285 ; -12.850           ;
+----------------------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                   ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.981 ; clk_divider:CD|counter[1]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.896      ;
; -3.891 ; clk_divider:CD|counter[21] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 4.813      ;
; -3.848 ; clk_divider:CD|counter[0]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.763      ;
; -3.831 ; clk_divider:CD|counter[7]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.746      ;
; -3.829 ; clk_divider:CD|counter[8]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.744      ;
; -3.786 ; clk_divider:CD|counter[3]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.701      ;
; -3.781 ; clk_divider:CD|counter[12] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.701      ;
; -3.773 ; clk_divider:CD|counter[5]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.688      ;
; -3.771 ; clk_divider:CD|counter[19] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.691      ;
; -3.762 ; clk_divider:CD|counter[14] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.682      ;
; -3.750 ; clk_divider:CD|counter[13] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.670      ;
; -3.730 ; clk_divider:CD|counter[15] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 4.652      ;
; -3.722 ; clk_divider:CD|counter[2]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.637      ;
; -3.721 ; clk_divider:CD|counter[17] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 4.643      ;
; -3.700 ; clk_divider:CD|counter[16] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 4.622      ;
; -3.684 ; clk_divider:CD|counter[25] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 4.606      ;
; -3.656 ; clk_divider:CD|counter[22] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.576      ;
; -3.633 ; clk_divider:CD|counter[10] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.548      ;
; -3.622 ; clk_divider:CD|counter[4]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.537      ;
; -3.534 ; clk_divider:CD|counter[18] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 4.456      ;
; -3.507 ; clk_divider:CD|counter[9]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.422      ;
; -3.506 ; clk_divider:CD|counter[24] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.426      ;
; -3.492 ; clk_divider:CD|counter[20] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.412      ;
; -3.480 ; clk_divider:CD|counter[11] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.400      ;
; -3.423 ; clk_divider:CD|counter[6]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.338      ;
; -3.345 ; clk_divider:CD|counter[23] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 4.267      ;
; -2.811 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.726      ;
; -2.726 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.641      ;
; -2.682 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.597      ;
; -2.666 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.581      ;
; -2.597 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.512      ;
; -2.594 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.509      ;
; -2.549 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.464      ;
; -2.537 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.452      ;
; -2.537 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.452      ;
; -2.505 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.425      ;
; -2.465 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.380      ;
; -2.464 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.379      ;
; -2.454 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.369      ;
; -2.447 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.362      ;
; -2.446 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.361      ;
; -2.411 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.331      ;
; -2.408 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.323      ;
; -2.404 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.319      ;
; -2.404 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.319      ;
; -2.396 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.309      ;
; -2.392 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.307      ;
; -2.391 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.306      ;
; -2.381 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.296      ;
; -2.376 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.296      ;
; -2.364 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.277      ;
; -2.344 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.264      ;
; -2.332 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.247      ;
; -2.323 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.238      ;
; -2.317 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.232      ;
; -2.316 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.231      ;
; -2.314 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.229      ;
; -2.307 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.222      ;
; -2.300 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.213      ;
; -2.282 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.202      ;
; -2.275 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.190      ;
; -2.275 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.190      ;
; -2.274 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.187      ;
; -2.269 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.184      ;
; -2.265 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.178      ;
; -2.265 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.185      ;
; -2.259 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[18] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.172      ;
; -2.257 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.177      ;
; -2.254 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 3.181      ;
; -2.247 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.162      ;
; -2.246 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.161      ;
; -2.243 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.163      ;
; -2.236 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.151      ;
; -2.219 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.132      ;
; -2.212 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.132      ;
; -2.196 ; clk_divider:CD|counter[13] ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.116      ;
; -2.188 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[13] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.103      ;
; -2.187 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.102      ;
; -2.185 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.100      ;
; -2.184 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.099      ;
; -2.181 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.096      ;
; -2.179 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.099      ;
; -2.177 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[14] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.092      ;
; -2.175 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.090      ;
; -2.174 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.089      ;
; -2.174 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[18] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.087      ;
; -2.169 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.082      ;
; -2.168 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[23] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.081      ;
; -2.166 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[13] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.081      ;
; -2.149 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.069      ;
; -2.149 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.069      ;
; -2.146 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 3.073      ;
; -2.144 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 3.069      ;
; -2.142 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.057      ;
; -2.142 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[23] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.055      ;
; -2.140 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.055      ;
; -2.139 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 3.066      ;
; -2.136 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.056      ;
; -2.134 ; clk_divider:CD|counter[19] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 3.059      ;
; -2.129 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 3.042      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:CD|l_clk'                                                                                                     ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.827 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.747      ;
; -1.827 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.747      ;
; -1.827 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.747      ;
; -1.827 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.747      ;
; -1.827 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.747      ;
; -1.722 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.642      ;
; -1.722 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.642      ;
; -1.722 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.642      ;
; -1.722 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.642      ;
; -1.722 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.642      ;
; -1.699 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.619      ;
; -1.699 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.619      ;
; -1.699 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.619      ;
; -1.699 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.619      ;
; -1.699 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.619      ;
; -1.674 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.079     ; 2.593      ;
; -1.674 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.079     ; 2.593      ;
; -1.674 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.079     ; 2.593      ;
; -1.674 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.079     ; 2.593      ;
; -1.674 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.079     ; 2.593      ;
; -1.651 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.571      ;
; -1.651 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.571      ;
; -1.651 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.571      ;
; -1.651 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.571      ;
; -1.651 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.571      ;
; -1.546 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.466      ;
; -1.544 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.464      ;
; -1.544 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.464      ;
; -1.538 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.458      ;
; -1.538 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.458      ;
; -1.538 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.458      ;
; -1.515 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.435      ;
; -1.515 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.435      ;
; -1.515 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.435      ;
; -1.419 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.339      ;
; -1.419 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.339      ;
; -1.419 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.339      ;
; -1.419 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.339      ;
; -1.419 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.339      ;
; -1.414 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.334      ;
; -1.414 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.334      ;
; -1.414 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.334      ;
; -1.414 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.334      ;
; -1.414 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.334      ;
; -1.393 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.079     ; 2.312      ;
; -1.391 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.079     ; 2.310      ;
; -1.391 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.079     ; 2.310      ;
; -1.370 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.290      ;
; -1.368 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.288      ;
; -1.368 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.288      ;
; -1.230 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.150      ;
; -1.230 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.150      ;
; -1.230 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.150      ;
; -1.228 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.148      ;
; -1.228 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.148      ;
; -1.228 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.148      ;
; -1.228 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.148      ;
; -1.228 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.148      ;
; -1.138 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.058      ;
; -1.136 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.056      ;
; -1.136 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 2.056      ;
; -0.947 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.867      ;
; -0.945 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.865      ;
; -0.945 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.865      ;
; -0.888 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.808      ;
; -0.888 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.808      ;
; -0.888 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.808      ;
; -0.888 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.808      ;
; -0.888 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.808      ;
; -0.861 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.077     ; 1.782      ;
; -0.732 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.077     ; 1.653      ;
; -0.711 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.077     ; 1.632      ;
; -0.685 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.077     ; 1.606      ;
; -0.607 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.527      ;
; -0.605 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.525      ;
; -0.605 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.525      ;
; -0.593 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.513      ;
; -0.564 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.077     ; 1.485      ;
; -0.434 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.077     ; 1.355      ;
; -0.357 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.077     ; 1.278      ;
; -0.194 ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 1.114      ;
; 0.186  ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.078     ; 0.734      ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:CD|l_clk'                                                                                                     ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.405 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.674      ;
; 0.439 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.703      ;
; 0.442 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.706      ;
; 0.448 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.712      ;
; 0.616 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.880      ;
; 0.646 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.077      ; 0.909      ;
; 0.713 ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.977      ;
; 0.721 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 0.985      ;
; 0.900 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.164      ;
; 0.901 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.165      ;
; 0.921 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.079      ; 1.186      ;
; 0.979 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.079      ; 1.244      ;
; 1.059 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.079      ; 1.324      ;
; 1.103 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.367      ;
; 1.105 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.369      ;
; 1.165 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.429      ;
; 1.178 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.079      ; 1.443      ;
; 1.193 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.079      ; 1.458      ;
; 1.199 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.079      ; 1.464      ;
; 1.365 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.079      ; 1.630      ;
; 1.458 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.722      ;
; 1.536 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.800      ;
; 1.536 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.800      ;
; 1.536 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.800      ;
; 1.536 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.800      ;
; 1.536 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.800      ;
; 1.574 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.838      ;
; 1.574 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.838      ;
; 1.576 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.840      ;
; 1.618 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.077      ; 1.881      ;
; 1.618 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.077      ; 1.881      ;
; 1.618 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.077      ; 1.881      ;
; 1.687 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.951      ;
; 1.687 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.951      ;
; 1.687 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.951      ;
; 1.688 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.952      ;
; 1.688 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.952      ;
; 1.688 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 1.952      ;
; 1.854 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.118      ;
; 1.854 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.118      ;
; 1.854 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.118      ;
; 1.854 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.118      ;
; 1.856 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.120      ;
; 1.856 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.120      ;
; 1.891 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.155      ;
; 1.891 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.155      ;
; 1.891 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.155      ;
; 1.891 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.155      ;
; 1.891 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.155      ;
; 2.007 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.271      ;
; 2.007 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.271      ;
; 2.007 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.271      ;
; 2.007 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.271      ;
; 2.022 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.286      ;
; 2.022 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.286      ;
; 2.022 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.286      ;
; 2.022 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.286      ;
; 2.022 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.286      ;
; 2.130 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.394      ;
; 2.130 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.394      ;
; 2.130 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.394      ;
; 2.130 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.394      ;
; 2.202 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.077      ; 2.465      ;
; 2.202 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.077      ; 2.465      ;
; 2.202 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.077      ; 2.465      ;
; 2.202 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.077      ; 2.465      ;
; 2.269 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.533      ;
; 2.269 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.533      ;
; 2.269 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.533      ;
; 2.269 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.533      ;
; 2.287 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.551      ;
; 2.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.551      ;
; 2.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.551      ;
; 2.287 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.551      ;
; 2.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.551      ;
; 2.287 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.551      ;
; 2.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.551      ;
; 2.287 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.551      ;
; 2.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.078      ; 2.551      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; 0.444 ; clk_divider:CD|counter[25] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.708      ;
; 0.644 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.908      ;
; 0.644 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.908      ;
; 0.644 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.908      ;
; 0.645 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.909      ;
; 0.645 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.909      ;
; 0.646 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.910      ;
; 0.649 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.913      ;
; 0.659 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.923      ;
; 0.659 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[2]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.923      ;
; 0.659 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[1]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.923      ;
; 0.660 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.924      ;
; 0.661 ; clk_divider:CD|counter[23] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.925      ;
; 0.678 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[0]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 0.942      ;
; 0.961 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.225      ;
; 0.962 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.226      ;
; 0.962 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.226      ;
; 0.972 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.236      ;
; 0.976 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[2]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.240      ;
; 0.976 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.240      ;
; 0.977 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.241      ;
; 0.977 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.241      ;
; 0.982 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.246      ;
; 0.986 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.250      ;
; 0.986 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[1]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.250      ;
; 0.989 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.253      ;
; 0.991 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.255      ;
; 0.991 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[2]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.255      ;
; 0.997 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.261      ;
; 1.004 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[21] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.268      ;
; 1.009 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[16] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.273      ;
; 1.012 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.276      ;
; 1.076 ; clk_divider:CD|l_clk       ; clk_divider:CD|l_clk       ; clk_divider:CD|l_clk ; i_clk       ; 0.000        ; 3.005      ; 4.529      ;
; 1.083 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.347      ;
; 1.083 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.347      ;
; 1.084 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.348      ;
; 1.088 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.352      ;
; 1.089 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.353      ;
; 1.097 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.361      ;
; 1.097 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.361      ;
; 1.097 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.361      ;
; 1.099 ; clk_divider:CD|counter[23] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.363      ;
; 1.102 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.366      ;
; 1.102 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.366      ;
; 1.103 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.367      ;
; 1.107 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.371      ;
; 1.108 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.372      ;
; 1.112 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.376      ;
; 1.112 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.376      ;
; 1.117 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.381      ;
; 1.197 ; clk_divider:CD|counter[24] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.459      ;
; 1.199 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.461      ;
; 1.203 ; clk_divider:CD|counter[22] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.465      ;
; 1.209 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.473      ;
; 1.210 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.474      ;
; 1.214 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.478      ;
; 1.215 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.479      ;
; 1.223 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.487      ;
; 1.223 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.487      ;
; 1.228 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.492      ;
; 1.230 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.071      ; 1.487      ;
; 1.233 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.497      ;
; 1.238 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.502      ;
; 1.238 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.502      ;
; 1.243 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.507      ;
; 1.244 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.508      ;
; 1.289 ; clk_divider:CD|counter[20] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.551      ;
; 1.295 ; clk_divider:CD|counter[13] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.557      ;
; 1.310 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.574      ;
; 1.323 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[16] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.587      ;
; 1.324 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.588      ;
; 1.325 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.587      ;
; 1.328 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.592      ;
; 1.329 ; clk_divider:CD|counter[22] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.591      ;
; 1.334 ; clk_divider:CD|counter[20] ; clk_divider:CD|counter[20] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.598      ;
; 1.335 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.599      ;
; 1.340 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.604      ;
; 1.341 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.071      ; 1.598      ;
; 1.341 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.605      ;
; 1.349 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.613      ;
; 1.350 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.614      ;
; 1.354 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.618      ;
; 1.356 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.071      ; 1.613      ;
; 1.357 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.071      ; 1.614      ;
; 1.364 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.628      ;
; 1.364 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.628      ;
; 1.367 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.631      ;
; 1.369 ; clk_divider:CD|counter[24] ; clk_divider:CD|counter[24] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.633      ;
; 1.369 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.633      ;
; 1.369 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.633      ;
; 1.370 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.634      ;
; 1.377 ; clk_divider:CD|counter[22] ; clk_divider:CD|counter[22] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.641      ;
; 1.388 ; clk_divider:CD|counter[19] ; clk_divider:CD|counter[19] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.652      ;
; 1.392 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[14] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.656      ;
; 1.415 ; clk_divider:CD|counter[20] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.677      ;
; 1.419 ; clk_divider:CD|counter[19] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.681      ;
; 1.421 ; clk_divider:CD|counter[13] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.076      ; 1.683      ;
; 1.435 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.699      ;
; 1.449 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.713      ;
; 1.458 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[21] ; i_clk                ; i_clk       ; 0.000        ; 0.078      ; 1.722      ;
+-------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                          ;
+------------+-----------------+----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note ;
+------------+-----------------+----------------------+------+
; 222.37 MHz ; 222.37 MHz      ; i_clk                ;      ;
; 388.95 MHz ; 388.95 MHz      ; clk_divider:CD|l_clk ;      ;
+------------+-----------------+----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; i_clk                ; -3.497 ; -42.379       ;
; clk_divider:CD|l_clk ; -1.571 ; -13.033       ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; clk_divider:CD|l_clk ; 0.354 ; 0.000         ;
; i_clk                ; 0.402 ; 0.000         ;
+----------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; i_clk                ; -3.000 ; -37.695          ;
; clk_divider:CD|l_clk ; -1.285 ; -12.850          ;
+----------------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                    ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.497 ; clk_divider:CD|counter[1]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.421      ;
; -3.427 ; clk_divider:CD|counter[8]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.351      ;
; -3.421 ; clk_divider:CD|counter[21] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.352      ;
; -3.419 ; clk_divider:CD|counter[7]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.343      ;
; -3.401 ; clk_divider:CD|counter[0]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.325      ;
; -3.336 ; clk_divider:CD|counter[3]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.260      ;
; -3.326 ; clk_divider:CD|counter[12] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 4.255      ;
; -3.321 ; clk_divider:CD|counter[5]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.245      ;
; -3.317 ; clk_divider:CD|counter[19] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 4.246      ;
; -3.315 ; clk_divider:CD|counter[15] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.246      ;
; -3.309 ; clk_divider:CD|counter[14] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 4.238      ;
; -3.308 ; clk_divider:CD|counter[17] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.239      ;
; -3.298 ; clk_divider:CD|counter[13] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 4.227      ;
; -3.294 ; clk_divider:CD|counter[2]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.218      ;
; -3.273 ; clk_divider:CD|counter[25] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.204      ;
; -3.268 ; clk_divider:CD|counter[10] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.192      ;
; -3.260 ; clk_divider:CD|counter[16] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.191      ;
; -3.220 ; clk_divider:CD|counter[22] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 4.149      ;
; -3.191 ; clk_divider:CD|counter[4]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.115      ;
; -3.156 ; clk_divider:CD|counter[9]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.080      ;
; -3.109 ; clk_divider:CD|counter[18] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.040      ;
; -3.087 ; clk_divider:CD|counter[6]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.011      ;
; -3.084 ; clk_divider:CD|counter[24] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 4.013      ;
; -3.070 ; clk_divider:CD|counter[20] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 3.999      ;
; -3.059 ; clk_divider:CD|counter[11] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 3.988      ;
; -2.990 ; clk_divider:CD|counter[23] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 3.921      ;
; -2.415 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.339      ;
; -2.341 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.265      ;
; -2.302 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.226      ;
; -2.288 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.212      ;
; -2.228 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.152      ;
; -2.226 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.150      ;
; -2.184 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.108      ;
; -2.175 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.099      ;
; -2.174 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.098      ;
; -2.146 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 3.075      ;
; -2.144 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.068      ;
; -2.113 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.037      ;
; -2.110 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.034      ;
; -2.105 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.029      ;
; -2.094 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.018      ;
; -2.069 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.993      ;
; -2.067 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.991      ;
; -2.063 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.992      ;
; -2.063 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.992      ;
; -2.061 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.985      ;
; -2.057 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.981      ;
; -2.057 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.981      ;
; -2.043 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.965      ;
; -2.033 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.962      ;
; -2.030 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.954      ;
; -2.029 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.953      ;
; -2.001 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.930      ;
; -1.995 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.919      ;
; -1.993 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.917      ;
; -1.993 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.922      ;
; -1.990 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.914      ;
; -1.984 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.906      ;
; -1.981 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.905      ;
; -1.978 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.902      ;
; -1.975 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.904      ;
; -1.950 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.879      ;
; -1.944 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.868      ;
; -1.943 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.867      ;
; -1.942 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.864      ;
; -1.942 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.866      ;
; -1.940 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.864      ;
; -1.939 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.863      ;
; -1.928 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.850      ;
; -1.922 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.858      ;
; -1.915 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.844      ;
; -1.913 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[18] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.835      ;
; -1.906 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.835      ;
; -1.904 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.828      ;
; -1.903 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.827      ;
; -1.898 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.820      ;
; -1.885 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[13] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.809      ;
; -1.878 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.802      ;
; -1.877 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.813      ;
; -1.872 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.808      ;
; -1.871 ; clk_divider:CD|counter[13] ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.800      ;
; -1.869 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.793      ;
; -1.868 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.797      ;
; -1.865 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.789      ;
; -1.865 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.789      ;
; -1.863 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.787      ;
; -1.859 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[14] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.783      ;
; -1.857 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.779      ;
; -1.846 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.775      ;
; -1.846 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 2.780      ;
; -1.844 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.771      ;
; -1.843 ; clk_divider:CD|counter[25] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.779      ;
; -1.842 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.771      ;
; -1.842 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.771      ;
; -1.839 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[18] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.761      ;
; -1.832 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.761      ;
; -1.829 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[13] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.753      ;
; -1.828 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.752      ;
; -1.827 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.749      ;
; -1.826 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[23] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 2.748      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:CD|l_clk'                                                                                                      ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.571 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.498      ;
; -1.571 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.498      ;
; -1.571 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.498      ;
; -1.571 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.498      ;
; -1.571 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.498      ;
; -1.482 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.409      ;
; -1.482 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.409      ;
; -1.482 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.409      ;
; -1.482 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.409      ;
; -1.482 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.409      ;
; -1.464 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.391      ;
; -1.464 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.391      ;
; -1.464 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.391      ;
; -1.464 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.391      ;
; -1.464 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.391      ;
; -1.440 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.073     ; 2.366      ;
; -1.440 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.073     ; 2.366      ;
; -1.440 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.073     ; 2.366      ;
; -1.440 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.073     ; 2.366      ;
; -1.440 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.073     ; 2.366      ;
; -1.418 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.345      ;
; -1.418 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.345      ;
; -1.418 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.345      ;
; -1.418 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.345      ;
; -1.418 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.345      ;
; -1.308 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.235      ;
; -1.308 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.235      ;
; -1.308 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.235      ;
; -1.296 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.223      ;
; -1.295 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.222      ;
; -1.294 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.221      ;
; -1.290 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.217      ;
; -1.290 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.217      ;
; -1.290 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.217      ;
; -1.211 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.138      ;
; -1.211 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.138      ;
; -1.211 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.138      ;
; -1.211 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.138      ;
; -1.211 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.138      ;
; -1.205 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.132      ;
; -1.205 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.132      ;
; -1.205 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.132      ;
; -1.205 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.132      ;
; -1.205 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.132      ;
; -1.175 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.073     ; 2.101      ;
; -1.174 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.073     ; 2.100      ;
; -1.173 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.073     ; 2.099      ;
; -1.143 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.070      ;
; -1.142 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.069      ;
; -1.141 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 2.068      ;
; -1.042 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.969      ;
; -1.042 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.969      ;
; -1.042 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.969      ;
; -1.042 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.969      ;
; -1.042 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.969      ;
; -1.037 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.964      ;
; -1.037 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.964      ;
; -1.037 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.964      ;
; -0.930 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.857      ;
; -0.929 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.856      ;
; -0.928 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.855      ;
; -0.767 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.694      ;
; -0.766 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.693      ;
; -0.765 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.692      ;
; -0.724 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.651      ;
; -0.724 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.651      ;
; -0.724 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.651      ;
; -0.724 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.651      ;
; -0.724 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.651      ;
; -0.697 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.071     ; 1.625      ;
; -0.567 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.071     ; 1.495      ;
; -0.557 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.071     ; 1.485      ;
; -0.515 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.071     ; 1.443      ;
; -0.471 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.398      ;
; -0.449 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.376      ;
; -0.448 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.375      ;
; -0.447 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.374      ;
; -0.442 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.071     ; 1.370      ;
; -0.295 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.071     ; 1.223      ;
; -0.239 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.071     ; 1.167      ;
; -0.079 ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 1.006      ;
; 0.268  ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.072     ; 0.659      ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:CD|l_clk'                                                                                                      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.354 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.403 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.646      ;
; 0.407 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.650      ;
; 0.410 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.653      ;
; 0.561 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.804      ;
; 0.601 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.071      ; 0.843      ;
; 0.650 ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.893      ;
; 0.655 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 0.898      ;
; 0.819 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.073      ; 1.063      ;
; 0.831 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.074      ;
; 0.832 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.075      ;
; 0.904 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.073      ; 1.148      ;
; 0.949 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.073      ; 1.193      ;
; 1.016 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.259      ;
; 1.017 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.260      ;
; 1.038 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.281      ;
; 1.065 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.073      ; 1.309      ;
; 1.098 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.073      ; 1.342      ;
; 1.105 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.073      ; 1.349      ;
; 1.246 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.073      ; 1.490      ;
; 1.337 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.580      ;
; 1.407 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.650      ;
; 1.407 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.650      ;
; 1.407 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.650      ;
; 1.407 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.650      ;
; 1.407 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.650      ;
; 1.433 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.676      ;
; 1.433 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.676      ;
; 1.434 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.677      ;
; 1.485 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.071      ; 1.727      ;
; 1.485 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.071      ; 1.727      ;
; 1.485 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.071      ; 1.727      ;
; 1.549 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.792      ;
; 1.549 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.792      ;
; 1.549 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.792      ;
; 1.550 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.793      ;
; 1.550 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.793      ;
; 1.550 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.793      ;
; 1.694 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.937      ;
; 1.694 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.937      ;
; 1.695 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.938      ;
; 1.695 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.938      ;
; 1.695 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.938      ;
; 1.696 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.939      ;
; 1.728 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.971      ;
; 1.728 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.971      ;
; 1.728 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.971      ;
; 1.728 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.971      ;
; 1.728 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 1.971      ;
; 1.824 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.067      ;
; 1.824 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.067      ;
; 1.824 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.067      ;
; 1.824 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.067      ;
; 1.849 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.092      ;
; 1.849 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.092      ;
; 1.849 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.092      ;
; 1.849 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.092      ;
; 1.849 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.092      ;
; 1.958 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.201      ;
; 1.958 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.201      ;
; 1.958 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.201      ;
; 1.958 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.201      ;
; 2.038 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.071      ; 2.280      ;
; 2.038 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.071      ; 2.280      ;
; 2.038 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.071      ; 2.280      ;
; 2.038 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.071      ; 2.280      ;
; 2.081 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.324      ;
; 2.081 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.324      ;
; 2.081 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.324      ;
; 2.081 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.324      ;
; 2.085 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.328      ;
; 2.085 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.328      ;
; 2.085 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.328      ;
; 2.085 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.328      ;
; 2.085 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.328      ;
; 2.086 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.329      ;
; 2.086 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.329      ;
; 2.086 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.329      ;
; 2.086 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.072      ; 2.329      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; 0.402 ; clk_divider:CD|counter[25] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.643      ;
; 0.587 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.828      ;
; 0.589 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.830      ;
; 0.590 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.831      ;
; 0.591 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.832      ;
; 0.593 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.834      ;
; 0.601 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[2]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.842      ;
; 0.604 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[1]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.845      ;
; 0.605 ; clk_divider:CD|counter[23] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.846      ;
; 0.620 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[0]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 0.861      ;
; 0.875 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.116      ;
; 0.876 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.117      ;
; 0.877 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.118      ;
; 0.877 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.118      ;
; 0.881 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.122      ;
; 0.882 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.123      ;
; 0.888 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.129      ;
; 0.889 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.130      ;
; 0.889 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[1]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.130      ;
; 0.891 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[2]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.132      ;
; 0.892 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.133      ;
; 0.893 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.134      ;
; 0.900 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.141      ;
; 0.900 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[2]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.141      ;
; 0.916 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.157      ;
; 0.922 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[21] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.163      ;
; 0.926 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[16] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.167      ;
; 0.930 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.171      ;
; 0.974 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.215      ;
; 0.976 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.217      ;
; 0.977 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.218      ;
; 0.986 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.227      ;
; 0.987 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.228      ;
; 0.988 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.229      ;
; 0.990 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.231      ;
; 0.990 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.231      ;
; 0.991 ; clk_divider:CD|counter[23] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.232      ;
; 0.991 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.232      ;
; 0.992 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.233      ;
; 0.999 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.240      ;
; 0.999 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.240      ;
; 1.001 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.242      ;
; 1.002 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.243      ;
; 1.003 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.244      ;
; 1.010 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.251      ;
; 1.037 ; clk_divider:CD|l_clk       ; clk_divider:CD|l_clk       ; clk_divider:CD|l_clk ; i_clk       ; 0.000        ; 2.719      ; 4.170      ;
; 1.066 ; clk_divider:CD|counter[24] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.305      ;
; 1.068 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.307      ;
; 1.083 ; clk_divider:CD|counter[22] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.322      ;
; 1.084 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.325      ;
; 1.087 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.328      ;
; 1.095 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.336      ;
; 1.096 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.337      ;
; 1.098 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.339      ;
; 1.100 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.341      ;
; 1.101 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.342      ;
; 1.102 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.063      ; 1.336      ;
; 1.109 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.350      ;
; 1.109 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.350      ;
; 1.112 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.353      ;
; 1.116 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.357      ;
; 1.120 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.361      ;
; 1.153 ; clk_divider:CD|counter[13] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.392      ;
; 1.171 ; clk_divider:CD|counter[20] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.410      ;
; 1.178 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.417      ;
; 1.193 ; clk_divider:CD|counter[22] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.432      ;
; 1.194 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.435      ;
; 1.200 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.441      ;
; 1.202 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.063      ; 1.436      ;
; 1.205 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.446      ;
; 1.210 ; clk_divider:CD|counter[20] ; clk_divider:CD|counter[20] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.451      ;
; 1.210 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.451      ;
; 1.210 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.451      ;
; 1.212 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.063      ; 1.446      ;
; 1.213 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[16] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.454      ;
; 1.213 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.454      ;
; 1.214 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.455      ;
; 1.214 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.063      ; 1.448      ;
; 1.219 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.460      ;
; 1.219 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.460      ;
; 1.221 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.462      ;
; 1.222 ; clk_divider:CD|counter[24] ; clk_divider:CD|counter[24] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.463      ;
; 1.222 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.463      ;
; 1.225 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.466      ;
; 1.226 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.467      ;
; 1.230 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.471      ;
; 1.230 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.471      ;
; 1.235 ; clk_divider:CD|counter[22] ; clk_divider:CD|counter[22] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.476      ;
; 1.241 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[14] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.482      ;
; 1.243 ; clk_divider:CD|counter[19] ; clk_divider:CD|counter[19] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.484      ;
; 1.261 ; clk_divider:CD|counter[19] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.500      ;
; 1.263 ; clk_divider:CD|counter[13] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.502      ;
; 1.281 ; clk_divider:CD|counter[20] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.068      ; 1.520      ;
; 1.307 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.548      ;
; 1.311 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[21] ; i_clk                ; i_clk       ; 0.000        ; 0.070      ; 1.552      ;
; 1.312 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.063      ; 1.546      ;
+-------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; i_clk                ; -1.581 ; -12.088       ;
; clk_divider:CD|l_clk ; -0.364 ; -2.530        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; clk_divider:CD|l_clk ; 0.183 ; 0.000         ;
; i_clk                ; 0.203 ; 0.000         ;
+----------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; i_clk                ; -3.000 ; -31.652          ;
; clk_divider:CD|l_clk ; -1.000 ; -10.000          ;
+----------------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                    ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.581 ; clk_divider:CD|counter[1]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.524      ;
; -1.503 ; clk_divider:CD|counter[21] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.454      ;
; -1.496 ; clk_divider:CD|counter[0]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.439      ;
; -1.479 ; clk_divider:CD|counter[8]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.422      ;
; -1.479 ; clk_divider:CD|counter[7]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.422      ;
; -1.469 ; clk_divider:CD|counter[3]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.412      ;
; -1.466 ; clk_divider:CD|counter[5]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.409      ;
; -1.454 ; clk_divider:CD|counter[2]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.397      ;
; -1.445 ; clk_divider:CD|counter[12] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.394      ;
; -1.435 ; clk_divider:CD|counter[14] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.384      ;
; -1.434 ; clk_divider:CD|counter[19] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.383      ;
; -1.432 ; clk_divider:CD|counter[13] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.381      ;
; -1.393 ; clk_divider:CD|counter[16] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.344      ;
; -1.393 ; clk_divider:CD|counter[10] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.336      ;
; -1.384 ; clk_divider:CD|counter[4]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.327      ;
; -1.377 ; clk_divider:CD|counter[15] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.328      ;
; -1.374 ; clk_divider:CD|counter[22] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.323      ;
; -1.374 ; clk_divider:CD|counter[17] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.325      ;
; -1.357 ; clk_divider:CD|counter[25] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.308      ;
; -1.335 ; clk_divider:CD|counter[9]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.278      ;
; -1.316 ; clk_divider:CD|counter[18] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.267      ;
; -1.302 ; clk_divider:CD|counter[24] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.251      ;
; -1.297 ; clk_divider:CD|counter[20] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.246      ;
; -1.295 ; clk_divider:CD|counter[11] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.244      ;
; -1.273 ; clk_divider:CD|counter[6]  ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.216      ;
; -1.201 ; clk_divider:CD|counter[23] ; clk_divider:CD|l_clk       ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.152      ;
; -0.887 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.830      ;
; -0.838 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.781      ;
; -0.822 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.765      ;
; -0.810 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.753      ;
; -0.773 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.716      ;
; -0.770 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.713      ;
; -0.752 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.695      ;
; -0.746 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.689      ;
; -0.745 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.688      ;
; -0.734 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.683      ;
; -0.705 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.648      ;
; -0.705 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.648      ;
; -0.703 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.646      ;
; -0.699 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.642      ;
; -0.698 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.641      ;
; -0.694 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.643      ;
; -0.691 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.634      ;
; -0.690 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.638      ;
; -0.685 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.628      ;
; -0.682 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.623      ;
; -0.681 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.624      ;
; -0.677 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.620      ;
; -0.675 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.618      ;
; -0.669 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.612      ;
; -0.669 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.618      ;
; -0.668 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.609      ;
; -0.646 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.587      ;
; -0.635 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.578      ;
; -0.633 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.576      ;
; -0.632 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.573      ;
; -0.631 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.574      ;
; -0.629 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.578      ;
; -0.628 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.571      ;
; -0.623 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.566      ;
; -0.622 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.565      ;
; -0.620 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.563      ;
; -0.617 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.560      ;
; -0.612 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.555      ;
; -0.612 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.568      ;
; -0.611 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[18] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.552      ;
; -0.611 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.554      ;
; -0.608 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.551      ;
; -0.605 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.546      ;
; -0.605 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.553      ;
; -0.600 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[13] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.543      ;
; -0.600 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[21] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.541      ;
; -0.599 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.548      ;
; -0.592 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.535      ;
; -0.588 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.536      ;
; -0.588 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.536      ;
; -0.578 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[23] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.519      ;
; -0.578 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.526      ;
; -0.575 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.523      ;
; -0.570 ; clk_divider:CD|counter[13] ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.519      ;
; -0.569 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.510      ;
; -0.566 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.509      ;
; -0.564 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.507      ;
; -0.564 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[25] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.505      ;
; -0.564 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[23] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.505      ;
; -0.563 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.506      ;
; -0.563 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 1.511      ;
; -0.562 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[18] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.503      ;
; -0.561 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[24] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.504      ;
; -0.560 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[14] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.503      ;
; -0.559 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[20] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.508      ;
; -0.558 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.501      ;
; -0.556 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[13] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.499      ;
; -0.554 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[16] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 1.495      ;
; -0.554 ; clk_divider:CD|counter[12] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.033     ; 1.508      ;
; -0.552 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[12] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.495      ;
; -0.548 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[11] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.491      ;
; -0.546 ; clk_divider:CD|counter[11] ; clk_divider:CD|counter[19] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.495      ;
; -0.544 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[6]  ; i_clk        ; i_clk       ; 1.000        ; -0.033     ; 1.498      ;
; -0.543 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[22] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.486      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:CD|l_clk'                                                                                                      ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.364 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.311      ;
; -0.364 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.311      ;
; -0.364 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.311      ;
; -0.364 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.311      ;
; -0.364 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.311      ;
; -0.303 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.250      ;
; -0.303 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.250      ;
; -0.303 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.250      ;
; -0.303 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.250      ;
; -0.303 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.250      ;
; -0.300 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.247      ;
; -0.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.234      ;
; -0.287 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.234      ;
; -0.274 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.221      ;
; -0.238 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.185      ;
; -0.236 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.183      ;
; -0.236 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.183      ;
; -0.222 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.169      ;
; -0.222 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.169      ;
; -0.222 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.169      ;
; -0.206 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.153      ;
; -0.206 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.153      ;
; -0.206 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.153      ;
; -0.174 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.121      ;
; -0.172 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.119      ;
; -0.172 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.119      ;
; -0.170 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.117      ;
; -0.170 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.117      ;
; -0.170 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.117      ;
; -0.170 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.117      ;
; -0.170 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.117      ;
; -0.148 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.095      ;
; -0.147 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.094      ;
; -0.147 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.094      ;
; -0.147 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.094      ;
; -0.147 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.094      ;
; -0.147 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.094      ;
; -0.146 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.093      ;
; -0.146 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.093      ;
; -0.066 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.013      ;
; -0.066 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.013      ;
; -0.066 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.013      ;
; -0.062 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.009      ;
; -0.062 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.009      ;
; -0.062 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.009      ;
; -0.062 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.009      ;
; -0.062 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 1.009      ;
; -0.044 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.991      ;
; -0.042 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.989      ;
; -0.042 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.989      ;
; 0.064  ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.883      ;
; 0.066  ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.881      ;
; 0.066  ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.881      ;
; 0.092  ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.855      ;
; 0.092  ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.855      ;
; 0.092  ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.855      ;
; 0.092  ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.855      ;
; 0.092  ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.855      ;
; 0.115  ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.832      ;
; 0.149  ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.798      ;
; 0.175  ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.772      ;
; 0.194  ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.753      ;
; 0.203  ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.744      ;
; 0.218  ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.729      ;
; 0.220  ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.727      ;
; 0.220  ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.727      ;
; 0.279  ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.668      ;
; 0.297  ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.650      ;
; 0.340  ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.607      ;
; 0.415  ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.532      ;
; 0.597  ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 1.000        ; -0.040     ; 0.350      ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:CD|l_clk'                                                                                                      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.183 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.314      ;
; 0.194 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.318      ;
; 0.198 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.322      ;
; 0.199 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.323      ;
; 0.272 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.396      ;
; 0.282 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.406      ;
; 0.324 ; blinking_SM:SM|state.IDLE  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.448      ;
; 0.335 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.459      ;
; 0.409 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.533      ;
; 0.410 ; counter:COUNT|l_counter[0] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.534      ;
; 0.414 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.538      ;
; 0.438 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.562      ;
; 0.499 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.623      ;
; 0.501 ; counter:COUNT|l_counter[2] ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.625      ;
; 0.504 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.628      ;
; 0.509 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.633      ;
; 0.539 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.663      ;
; 0.545 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.IDLE  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.669      ;
; 0.565 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.689      ;
; 0.644 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_1  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.768      ;
; 0.674 ; counter:COUNT|l_counter[1] ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.798      ;
; 0.710 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.834      ;
; 0.710 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.834      ;
; 0.710 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.834      ;
; 0.710 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.834      ;
; 0.710 ; counter:COUNT|l_counter[2] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.834      ;
; 0.733 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.857      ;
; 0.733 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.857      ;
; 0.733 ; blinking_SM:SM|state.ON_1  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.857      ;
; 0.741 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.865      ;
; 0.742 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.866      ;
; 0.743 ; blinking_SM:SM|state.OFF_1 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.867      ;
; 0.779 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.903      ;
; 0.779 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.903      ;
; 0.779 ; blinking_SM:SM|state.ON_2  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.903      ;
; 0.782 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.906      ;
; 0.782 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.906      ;
; 0.782 ; blinking_SM:SM|state.ON_3  ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.906      ;
; 0.865 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.989      ;
; 0.866 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.990      ;
; 0.867 ; blinking_SM:SM|state.OFF_3 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.991      ;
; 0.869 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[0] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.993      ;
; 0.870 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[2] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.994      ;
; 0.871 ; blinking_SM:SM|state.OFF_2 ; counter:COUNT|l_counter[1] ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 0.995      ;
; 0.885 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.009      ;
; 0.885 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.009      ;
; 0.885 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.009      ;
; 0.885 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.009      ;
; 0.885 ; counter:COUNT|l_counter[1] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.009      ;
; 0.942 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.066      ;
; 0.942 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.066      ;
; 0.942 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.066      ;
; 0.942 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.066      ;
; 0.942 ; counter:COUNT|l_counter[0] ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.066      ;
; 0.952 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.076      ;
; 0.952 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.076      ;
; 0.952 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.076      ;
; 0.952 ; blinking_SM:SM|state.OFF_1 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.076      ;
; 0.993 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.117      ;
; 0.993 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.117      ;
; 0.993 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.117      ;
; 0.993 ; blinking_SM:SM|state.ON_3  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.117      ;
; 1.015 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.139      ;
; 1.015 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.139      ;
; 1.015 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.139      ;
; 1.015 ; blinking_SM:SM|state.ON_1  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.139      ;
; 1.062 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.186      ;
; 1.062 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.186      ;
; 1.062 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.186      ;
; 1.062 ; blinking_SM:SM|state.ON_2  ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.186      ;
; 1.076 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.200      ;
; 1.076 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_3  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.200      ;
; 1.076 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.200      ;
; 1.076 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.200      ;
; 1.076 ; blinking_SM:SM|state.OFF_3 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.200      ;
; 1.080 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_1 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.204      ;
; 1.080 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_2 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.204      ;
; 1.080 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.ON_2  ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.204      ;
; 1.080 ; blinking_SM:SM|state.OFF_2 ; blinking_SM:SM|state.OFF_3 ; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 0.000        ; 0.040      ; 1.204      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; 0.203 ; clk_divider:CD|counter[25] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.325      ;
; 0.295 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.418      ;
; 0.296 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.419      ;
; 0.297 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.420      ;
; 0.302 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[2]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[1]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.426      ;
; 0.304 ; clk_divider:CD|counter[23] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.426      ;
; 0.311 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[0]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.434      ;
; 0.372 ; clk_divider:CD|l_clk       ; clk_divider:CD|l_clk       ; clk_divider:CD|l_clk ; i_clk       ; 0.000        ; 1.570      ; 2.161      ;
; 0.444 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.567      ;
; 0.444 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.567      ;
; 0.445 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.568      ;
; 0.451 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.574      ;
; 0.452 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[2]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.575      ;
; 0.454 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.577      ;
; 0.455 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.578      ;
; 0.456 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.579      ;
; 0.457 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[21] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.579      ;
; 0.457 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.580      ;
; 0.459 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.582      ;
; 0.460 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[16] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.582      ;
; 0.460 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.583      ;
; 0.460 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[1]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.583      ;
; 0.461 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.583      ;
; 0.463 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.586      ;
; 0.463 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[2]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.586      ;
; 0.464 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.586      ;
; 0.507 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.630      ;
; 0.507 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.630      ;
; 0.508 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.631      ;
; 0.510 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.633      ;
; 0.511 ; clk_divider:CD|counter[7]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.634      ;
; 0.515 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.638      ;
; 0.515 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.637      ;
; 0.516 ; clk_divider:CD|counter[23] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.638      ;
; 0.516 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.638      ;
; 0.518 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.641      ;
; 0.521 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.644      ;
; 0.522 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.645      ;
; 0.524 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.647      ;
; 0.525 ; clk_divider:CD|counter[6]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.648      ;
; 0.526 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.649      ;
; 0.526 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[3]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.649      ;
; 0.529 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[4]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.652      ;
; 0.548 ; clk_divider:CD|counter[24] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.668      ;
; 0.550 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.670      ;
; 0.551 ; clk_divider:CD|counter[22] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.671      ;
; 0.573 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.696      ;
; 0.573 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.696      ;
; 0.576 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.699      ;
; 0.576 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.699      ;
; 0.581 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.704      ;
; 0.582 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.704      ;
; 0.587 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.710      ;
; 0.590 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.713      ;
; 0.592 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.715      ;
; 0.592 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[5]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.715      ;
; 0.593 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.031      ; 0.708      ;
; 0.595 ; clk_divider:CD|counter[20] ; clk_divider:CD|counter[20] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.717      ;
; 0.595 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.718      ;
; 0.597 ; clk_divider:CD|counter[5]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.720      ;
; 0.597 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.719      ;
; 0.602 ; clk_divider:CD|counter[13] ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.722      ;
; 0.603 ; clk_divider:CD|counter[20] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.723      ;
; 0.604 ; clk_divider:CD|counter[24] ; clk_divider:CD|counter[24] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.726      ;
; 0.606 ; clk_divider:CD|counter[15] ; clk_divider:CD|counter[16] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.728      ;
; 0.607 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.729      ;
; 0.609 ; clk_divider:CD|counter[22] ; clk_divider:CD|counter[22] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.731      ;
; 0.611 ; clk_divider:CD|counter[4]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.734      ;
; 0.613 ; clk_divider:CD|counter[19] ; clk_divider:CD|counter[19] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.735      ;
; 0.616 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[14] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.738      ;
; 0.616 ; clk_divider:CD|counter[14] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.736      ;
; 0.617 ; clk_divider:CD|counter[22] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.737      ;
; 0.621 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[18] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.743      ;
; 0.639 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.762      ;
; 0.642 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.765      ;
; 0.647 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.770      ;
; 0.647 ; clk_divider:CD|counter[9]  ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.031      ; 0.762      ;
; 0.648 ; clk_divider:CD|counter[17] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.770      ;
; 0.650 ; clk_divider:CD|counter[1]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.773      ;
; 0.658 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[9]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.781      ;
; 0.658 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[7]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.781      ;
; 0.659 ; clk_divider:CD|counter[10] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.031      ; 0.774      ;
; 0.660 ; clk_divider:CD|counter[8]  ; clk_divider:CD|counter[15] ; i_clk                ; i_clk       ; 0.000        ; 0.031      ; 0.775      ;
; 0.661 ; clk_divider:CD|counter[2]  ; clk_divider:CD|counter[10] ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.784      ;
; 0.661 ; clk_divider:CD|counter[0]  ; clk_divider:CD|counter[8]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.784      ;
; 0.662 ; clk_divider:CD|counter[16] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.784      ;
; 0.663 ; clk_divider:CD|counter[18] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.038      ; 0.785      ;
; 0.663 ; clk_divider:CD|counter[3]  ; clk_divider:CD|counter[6]  ; i_clk                ; i_clk       ; 0.000        ; 0.039      ; 0.786      ;
; 0.667 ; clk_divider:CD|counter[19] ; clk_divider:CD|counter[23] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.787      ;
; 0.667 ; clk_divider:CD|counter[23] ; clk_divider:CD|counter[24] ; i_clk                ; i_clk       ; 0.000        ; 0.040      ; 0.791      ;
; 0.668 ; clk_divider:CD|counter[13] ; clk_divider:CD|counter[17] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.788      ;
; 0.669 ; clk_divider:CD|counter[21] ; clk_divider:CD|counter[22] ; i_clk                ; i_clk       ; 0.000        ; 0.040      ; 0.793      ;
; 0.669 ; clk_divider:CD|counter[20] ; clk_divider:CD|counter[25] ; i_clk                ; i_clk       ; 0.000        ; 0.036      ; 0.789      ;
+-------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+-----------------------+---------+-------+----------+---------+---------------------+
; Clock                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack      ; -3.981  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:CD|l_clk ; -1.827  ; 0.183 ; N/A      ; N/A     ; -1.285              ;
;  i_clk                ; -3.981  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS       ; -65.544 ; 0.0   ; 0.0      ; 0.0     ; -50.545             ;
;  clk_divider:CD|l_clk ; -15.362 ; 0.000 ; N/A      ; N/A     ; -12.850             ;
;  i_clk                ; -50.182 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
+-----------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_out         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_clk_1hz     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_start                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_clk_1hz     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_clk_1hz     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_clk_1hz     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 135      ; 0        ; 0        ; 0        ;
; clk_divider:CD|l_clk ; i_clk                ; 1        ; 1        ; 0        ; 0        ;
; i_clk                ; i_clk                ; 689      ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; 135      ; 0        ; 0        ; 0        ;
; clk_divider:CD|l_clk ; i_clk                ; 1        ; 1        ; 0        ; 0        ;
; i_clk                ; i_clk                ; 689      ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+----------------------+----------------------+------+-------------+
; Target               ; Clock                ; Type ; Status      ;
+----------------------+----------------------+------+-------------+
; clk_divider:CD|l_clk ; clk_divider:CD|l_clk ; Base ; Constrained ;
; i_clk                ; i_clk                ; Base ; Constrained ;
+----------------------+----------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_rst      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_start    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_clk_1hz   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_out       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_rst      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_start    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_clk_1hz   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_out       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition
    Info: Processing started: Sun Feb 24 19:50:06 2019
Info: Command: quartus_sta blinking_machine -c blinking_machine
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'blinking_machine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name clk_divider:CD|l_clk clk_divider:CD|l_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.981             -50.182 i_clk 
    Info (332119):    -1.827             -15.362 clk_divider:CD|l_clk 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 clk_divider:CD|l_clk 
    Info (332119):     0.444               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 i_clk 
    Info (332119):    -1.285             -12.850 clk_divider:CD|l_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.497
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.497             -42.379 i_clk 
    Info (332119):    -1.571             -13.033 clk_divider:CD|l_clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk_divider:CD|l_clk 
    Info (332119):     0.402               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 i_clk 
    Info (332119):    -1.285             -12.850 clk_divider:CD|l_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.581             -12.088 i_clk 
    Info (332119):    -0.364              -2.530 clk_divider:CD|l_clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk_divider:CD|l_clk 
    Info (332119):     0.203               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.652 i_clk 
    Info (332119):    -1.000             -10.000 clk_divider:CD|l_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5000 megabytes
    Info: Processing ended: Sun Feb 24 19:50:10 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


