
Boostiny.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000218  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000002  00800060  00000218  000002ac  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000006  00800062  00800062  000002ae  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000002ae  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000002e0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000028  00000000  00000000  0000031c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000051a  00000000  00000000  00000344  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000049a  00000000  00000000  0000085e  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000224  00000000  00000000  00000cf8  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000008c  00000000  00000000  00000f1c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000002e4  00000000  00000000  00000fa8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000113  00000000  00000000  0000128c  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000018  00000000  00000000  0000139f  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0e c0       	rjmp	.+28     	; 0x1e <__ctors_end>
   2:	28 c0       	rjmp	.+80     	; 0x54 <__bad_interrupt>
   4:	27 c0       	rjmp	.+78     	; 0x54 <__bad_interrupt>
   6:	26 c0       	rjmp	.+76     	; 0x54 <__bad_interrupt>
   8:	25 c0       	rjmp	.+74     	; 0x54 <__bad_interrupt>
   a:	24 c0       	rjmp	.+72     	; 0x54 <__bad_interrupt>
   c:	23 c0       	rjmp	.+70     	; 0x54 <__bad_interrupt>
   e:	22 c0       	rjmp	.+68     	; 0x54 <__bad_interrupt>
  10:	22 c0       	rjmp	.+68     	; 0x56 <__vector_8>
  12:	20 c0       	rjmp	.+64     	; 0x54 <__bad_interrupt>
  14:	1f c0       	rjmp	.+62     	; 0x54 <__bad_interrupt>
  16:	1e c0       	rjmp	.+60     	; 0x54 <__bad_interrupt>
  18:	1d c0       	rjmp	.+58     	; 0x54 <__bad_interrupt>
  1a:	1c c0       	rjmp	.+56     	; 0x54 <__bad_interrupt>
  1c:	1b c0       	rjmp	.+54     	; 0x54 <__bad_interrupt>

0000001e <__ctors_end>:
  1e:	11 24       	eor	r1, r1
  20:	1f be       	out	0x3f, r1	; 63
  22:	cf e5       	ldi	r28, 0x5F	; 95
  24:	d2 e0       	ldi	r29, 0x02	; 2
  26:	de bf       	out	0x3e, r29	; 62
  28:	cd bf       	out	0x3d, r28	; 61

0000002a <__do_copy_data>:
  2a:	10 e0       	ldi	r17, 0x00	; 0
  2c:	a0 e6       	ldi	r26, 0x60	; 96
  2e:	b0 e0       	ldi	r27, 0x00	; 0
  30:	e8 e1       	ldi	r30, 0x18	; 24
  32:	f2 e0       	ldi	r31, 0x02	; 2
  34:	02 c0       	rjmp	.+4      	; 0x3a <__do_copy_data+0x10>
  36:	05 90       	lpm	r0, Z+
  38:	0d 92       	st	X+, r0
  3a:	a2 36       	cpi	r26, 0x62	; 98
  3c:	b1 07       	cpc	r27, r17
  3e:	d9 f7       	brne	.-10     	; 0x36 <__do_copy_data+0xc>

00000040 <__do_clear_bss>:
  40:	20 e0       	ldi	r18, 0x00	; 0
  42:	a2 e6       	ldi	r26, 0x62	; 98
  44:	b0 e0       	ldi	r27, 0x00	; 0
  46:	01 c0       	rjmp	.+2      	; 0x4a <.do_clear_bss_start>

00000048 <.do_clear_bss_loop>:
  48:	1d 92       	st	X+, r1

0000004a <.do_clear_bss_start>:
  4a:	a8 36       	cpi	r26, 0x68	; 104
  4c:	b2 07       	cpc	r27, r18
  4e:	e1 f7       	brne	.-8      	; 0x48 <.do_clear_bss_loop>
  50:	7d d0       	rcall	.+250    	; 0x14c <main>
  52:	e0 c0       	rjmp	.+448    	; 0x214 <_exit>

00000054 <__bad_interrupt>:
  54:	d5 cf       	rjmp	.-86     	; 0x0 <__vectors>

00000056 <__vector_8>:
int e[2];
int u = 0;
int integrative = -256000;


ISR(ADC_vect){
  56:	1f 92       	push	r1
  58:	0f 92       	push	r0
  5a:	0f b6       	in	r0, 0x3f	; 63
  5c:	0f 92       	push	r0
  5e:	11 24       	eor	r1, r1
  60:	2f 93       	push	r18
  62:	3f 93       	push	r19
  64:	4f 93       	push	r20
  66:	5f 93       	push	r21
  68:	6f 93       	push	r22
  6a:	7f 93       	push	r23
  6c:	8f 93       	push	r24
  6e:	9f 93       	push	r25
  70:	af 93       	push	r26
  72:	bf 93       	push	r27
  74:	ef 93       	push	r30
  76:	ff 93       	push	r31
	e[1] = e[0];
  78:	e4 e6       	ldi	r30, 0x64	; 100
  7a:	f0 e0       	ldi	r31, 0x00	; 0
  7c:	80 81       	ld	r24, Z
  7e:	91 81       	ldd	r25, Z+1	; 0x01
  80:	93 83       	std	Z+3, r25	; 0x03
  82:	82 83       	std	Z+2, r24	; 0x02
	e[0] = 191 - ADCH;
  84:	25 b1       	in	r18, 0x05	; 5
  86:	8f eb       	ldi	r24, 0xBF	; 191
  88:	90 e0       	ldi	r25, 0x00	; 0
  8a:	82 1b       	sub	r24, r18
  8c:	91 09       	sbc	r25, r1
  8e:	91 83       	std	Z+1, r25	; 0x01
  90:	80 83       	st	Z, r24
	
	integrative += e[0];
  92:	20 91 60 00 	lds	r18, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
  96:	30 91 61 00 	lds	r19, 0x0061	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
  9a:	28 0f       	add	r18, r24
  9c:	39 1f       	adc	r19, r25
  9e:	30 93 61 00 	sts	0x0061, r19	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
  a2:	20 93 60 00 	sts	0x0060, r18	; 0x800060 <__DATA_REGION_ORIGIN__>
	if(integrative > 0)
  a6:	12 16       	cp	r1, r18
  a8:	13 06       	cpc	r1, r19
  aa:	2c f4       	brge	.+10     	; 0xb6 <__vector_8+0x60>
		integrative = 0;
  ac:	10 92 61 00 	sts	0x0061, r1	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
  b0:	10 92 60 00 	sts	0x0060, r1	; 0x800060 <__DATA_REGION_ORIGIN__>
  b4:	09 c0       	rjmp	.+18     	; 0xc8 <__vector_8+0x72>
	if(integrative < -2560)
  b6:	21 15       	cp	r18, r1
  b8:	36 4f       	sbci	r19, 0xF6	; 246
  ba:	34 f4       	brge	.+12     	; 0xc8 <__vector_8+0x72>
		integrative = -2560;
  bc:	20 e0       	ldi	r18, 0x00	; 0
  be:	36 ef       	ldi	r19, 0xF6	; 246
  c0:	30 93 61 00 	sts	0x0061, r19	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
  c4:	20 93 60 00 	sts	0x0060, r18	; 0x800060 <__DATA_REGION_ORIGIN__>
	u =-( 5*e[0] + integrative/10);
  c8:	9c 01       	movw	r18, r24
  ca:	22 0f       	add	r18, r18
  cc:	33 1f       	adc	r19, r19
  ce:	22 0f       	add	r18, r18
  d0:	33 1f       	adc	r19, r19
  d2:	82 0f       	add	r24, r18
  d4:	93 1f       	adc	r25, r19
  d6:	22 27       	eor	r18, r18
  d8:	33 27       	eor	r19, r19
  da:	28 1b       	sub	r18, r24
  dc:	39 0b       	sbc	r19, r25
  de:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
  e2:	90 91 61 00 	lds	r25, 0x0061	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
  e6:	6a e0       	ldi	r22, 0x0A	; 10
  e8:	70 e0       	ldi	r23, 0x00	; 0
  ea:	6d d0       	rcall	.+218    	; 0x1c6 <__divmodhi4>
  ec:	c9 01       	movw	r24, r18
  ee:	86 1b       	sub	r24, r22
  f0:	97 0b       	sbc	r25, r23
	
	//u = -2*e[0];
	if(u<50) u = 50;
  f2:	82 33       	cpi	r24, 0x32	; 50
  f4:	91 05       	cpc	r25, r1
  f6:	3c f4       	brge	.+14     	; 0x106 <__vector_8+0xb0>
  f8:	82 e3       	ldi	r24, 0x32	; 50
  fa:	90 e0       	ldi	r25, 0x00	; 0
  fc:	90 93 63 00 	sts	0x0063, r25	; 0x800063 <__data_end+0x1>
 100:	80 93 62 00 	sts	0x0062, r24	; 0x800062 <__data_end>
 104:	0f c0       	rjmp	.+30     	; 0x124 <__vector_8+0xce>
	else if(u>255) u = 255;
 106:	8f 3f       	cpi	r24, 0xFF	; 255
 108:	91 05       	cpc	r25, r1
 10a:	09 f0       	breq	.+2      	; 0x10e <__vector_8+0xb8>
 10c:	2c f4       	brge	.+10     	; 0x118 <__vector_8+0xc2>
	integrative += e[0];
	if(integrative > 0)
		integrative = 0;
	if(integrative < -2560)
		integrative = -2560;
	u =-( 5*e[0] + integrative/10);
 10e:	90 93 63 00 	sts	0x0063, r25	; 0x800063 <__data_end+0x1>
 112:	80 93 62 00 	sts	0x0062, r24	; 0x800062 <__data_end>
 116:	06 c0       	rjmp	.+12     	; 0x124 <__vector_8+0xce>
	
	//u = -2*e[0];
	if(u<50) u = 50;
	else if(u>255) u = 255;
 118:	8f ef       	ldi	r24, 0xFF	; 255
 11a:	90 e0       	ldi	r25, 0x00	; 0
 11c:	90 93 63 00 	sts	0x0063, r25	; 0x800063 <__data_end+0x1>
 120:	80 93 62 00 	sts	0x0062, r24	; 0x800062 <__data_end>
	
	OCR1B = (unsigned char) u;
 124:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <__data_end>
 128:	8b bd       	out	0x2b, r24	; 43
	//else
	//	OCR1B = 255;
	//OCR1B = TCNT0;
	//OCR1B = ADCH;
	//OCR1B++;
}
 12a:	ff 91       	pop	r31
 12c:	ef 91       	pop	r30
 12e:	bf 91       	pop	r27
 130:	af 91       	pop	r26
 132:	9f 91       	pop	r25
 134:	8f 91       	pop	r24
 136:	7f 91       	pop	r23
 138:	6f 91       	pop	r22
 13a:	5f 91       	pop	r21
 13c:	4f 91       	pop	r20
 13e:	3f 91       	pop	r19
 140:	2f 91       	pop	r18
 142:	0f 90       	pop	r0
 144:	0f be       	out	0x3f, r0	; 63
 146:	0f 90       	pop	r0
 148:	1f 90       	pop	r1
 14a:	18 95       	reti

0000014c <main>:

int main(void)
{
 14c:	cf 93       	push	r28
 14e:	df 93       	push	r29
 150:	00 d0       	rcall	.+0      	; 0x152 <main+0x6>
 152:	cd b7       	in	r28, 0x3d	; 61
 154:	de b7       	in	r29, 0x3e	; 62
	for(volatile unsigned int j=0; j<60000; j++); //aguarda alguns milissegundos
 156:	1a 82       	std	Y+2, r1	; 0x02
 158:	19 82       	std	Y+1, r1	; 0x01
 15a:	89 81       	ldd	r24, Y+1	; 0x01
 15c:	9a 81       	ldd	r25, Y+2	; 0x02
 15e:	80 36       	cpi	r24, 0x60	; 96
 160:	9a 4e       	sbci	r25, 0xEA	; 234
 162:	50 f4       	brcc	.+20     	; 0x178 <main+0x2c>
 164:	89 81       	ldd	r24, Y+1	; 0x01
 166:	9a 81       	ldd	r25, Y+2	; 0x02
 168:	01 96       	adiw	r24, 0x01	; 1
 16a:	9a 83       	std	Y+2, r25	; 0x02
 16c:	89 83       	std	Y+1, r24	; 0x01
 16e:	89 81       	ldd	r24, Y+1	; 0x01
 170:	9a 81       	ldd	r25, Y+2	; 0x02
 172:	80 36       	cpi	r24, 0x60	; 96
 174:	9a 4e       	sbci	r25, 0xEA	; 234
 176:	b0 f3       	brcs	.-20     	; 0x164 <main+0x18>
    /* Replace with your application code */
	
	PLLCSR |= 1<<1; //PLLE: PLL Enable
 178:	87 b5       	in	r24, 0x27	; 39
 17a:	82 60       	ori	r24, 0x02	; 2
 17c:	87 bd       	out	0x27, r24	; 39
	while(!(PLLCSR & 1)); //Wait PLOCK
 17e:	07 b4       	in	r0, 0x27	; 39
 180:	00 fe       	sbrs	r0, 0
 182:	fd cf       	rjmp	.-6      	; 0x17e <main+0x32>
	PLLCSR |= 1<<2; //PCK Enable
 184:	87 b5       	in	r24, 0x27	; 39
 186:	84 60       	ori	r24, 0x04	; 4
 188:	87 bd       	out	0x27, r24	; 39
	
	//TCCR1 |= (1<<6) | (1<<4);// 01010001//CTC1=0, PWM1A=1(bit 6), COM1A=01(bit 5 e 4)=pwmHighLow, CS1 = 1(PCK)
	
	GTCCR |= (1<<4)|(1<<6);
 18a:	8c b5       	in	r24, 0x2c	; 44
 18c:	80 65       	ori	r24, 0x50	; 80
 18e:	8c bd       	out	0x2c, r24	; 44
	//GTCCR |= ; //PWM na COM1B
	DDRB |= (1<<4); //Liga saida COM1B não negada PB4
 190:	bc 9a       	sbi	0x17, 4	; 23
		PORTB |= (1<<4); //Saída ficará em HIGH (mosfet cortado)
 192:	c4 9a       	sbi	0x18, 4	; 24

	TCCR1 |=  (1<<0); //ativa clock, com alta velocidade PCK
 194:	80 b7       	in	r24, 0x30	; 48
 196:	81 60       	ori	r24, 0x01	; 1
 198:	80 bf       	out	0x30, r24	; 48
	OCR1B =255;
 19a:	8f ef       	ldi	r24, 0xFF	; 255
 19c:	8b bd       	out	0x2b, r24	; 43
	
	////////////////////////////////////////////////////////////////
	////CONFIGURA ADC
	ADMUX |= (2<<6) | (1<<4); //REFS110 internal 2,56V reference
 19e:	87 b1       	in	r24, 0x07	; 7
 1a0:	80 69       	ori	r24, 0x90	; 144
 1a2:	87 b9       	out	0x07, r24	; 7
	ADMUX |= (1<<5); //ADLAR
 1a4:	3d 9a       	sbi	0x07, 5	; 7
	ADMUX |= 3; //0011 = ADC3(PB3) channel
 1a6:	87 b1       	in	r24, 0x07	; 7
 1a8:	83 60       	ori	r24, 0x03	; 3
 1aa:	87 b9       	out	0x07, r24	; 7
	ADCSRA |= (1<<3); //ADC Interrupt Enable
	ADCSRA |= (6<<0); //ADC Prescaller x64 -> 16MHz / 64 = 250kHz
	*/
	//ADCSRB |= 4; //COM0A trigger
	//freerunning
	ADCSRA = 0B10101110;
 1ac:	8e ea       	ldi	r24, 0xAE	; 174
 1ae:	86 b9       	out	0x06, r24	; 6
	ADCSRB = 0;
 1b0:	13 b8       	out	0x03, r1	; 3

	
	GTCCR |= 0;
 1b2:	8c b5       	in	r24, 0x2c	; 44
 1b4:	8c bd       	out	0x2c, r24	; 44
	TCCR0A = 0; //CTC=2
 1b6:	1a bc       	out	0x2a, r1	; 42
	OCR0A = 255-1;
 1b8:	8e ef       	ldi	r24, 0xFE	; 254
 1ba:	89 bd       	out	0x29, r24	; 41
	TCCR0B = 5; //prescaller 16MHz/1024/255 = 61Hz
 1bc:	85 e0       	ldi	r24, 0x05	; 5
 1be:	83 bf       	out	0x33, r24	; 51
	
	sei();
 1c0:	78 94       	sei
	
	//ADCH
	//ADCL
	
	//DDRB |= (1<<4);
	ADCSRA |= (1<<6); //ADSC Start Conv
 1c2:	36 9a       	sbi	0x06, 6	; 6
 1c4:	ff cf       	rjmp	.-2      	; 0x1c4 <main+0x78>

000001c6 <__divmodhi4>:
 1c6:	97 fb       	bst	r25, 7
 1c8:	07 2e       	mov	r0, r23
 1ca:	16 f4       	brtc	.+4      	; 0x1d0 <__divmodhi4+0xa>
 1cc:	00 94       	com	r0
 1ce:	06 d0       	rcall	.+12     	; 0x1dc <__divmodhi4_neg1>
 1d0:	77 fd       	sbrc	r23, 7
 1d2:	08 d0       	rcall	.+16     	; 0x1e4 <__divmodhi4_neg2>
 1d4:	0b d0       	rcall	.+22     	; 0x1ec <__udivmodhi4>
 1d6:	07 fc       	sbrc	r0, 7
 1d8:	05 d0       	rcall	.+10     	; 0x1e4 <__divmodhi4_neg2>
 1da:	3e f4       	brtc	.+14     	; 0x1ea <__divmodhi4_exit>

000001dc <__divmodhi4_neg1>:
 1dc:	90 95       	com	r25
 1de:	81 95       	neg	r24
 1e0:	9f 4f       	sbci	r25, 0xFF	; 255
 1e2:	08 95       	ret

000001e4 <__divmodhi4_neg2>:
 1e4:	70 95       	com	r23
 1e6:	61 95       	neg	r22
 1e8:	7f 4f       	sbci	r23, 0xFF	; 255

000001ea <__divmodhi4_exit>:
 1ea:	08 95       	ret

000001ec <__udivmodhi4>:
 1ec:	aa 1b       	sub	r26, r26
 1ee:	bb 1b       	sub	r27, r27
 1f0:	51 e1       	ldi	r21, 0x11	; 17
 1f2:	07 c0       	rjmp	.+14     	; 0x202 <__udivmodhi4_ep>

000001f4 <__udivmodhi4_loop>:
 1f4:	aa 1f       	adc	r26, r26
 1f6:	bb 1f       	adc	r27, r27
 1f8:	a6 17       	cp	r26, r22
 1fa:	b7 07       	cpc	r27, r23
 1fc:	10 f0       	brcs	.+4      	; 0x202 <__udivmodhi4_ep>
 1fe:	a6 1b       	sub	r26, r22
 200:	b7 0b       	sbc	r27, r23

00000202 <__udivmodhi4_ep>:
 202:	88 1f       	adc	r24, r24
 204:	99 1f       	adc	r25, r25
 206:	5a 95       	dec	r21
 208:	a9 f7       	brne	.-22     	; 0x1f4 <__udivmodhi4_loop>
 20a:	80 95       	com	r24
 20c:	90 95       	com	r25
 20e:	bc 01       	movw	r22, r24
 210:	cd 01       	movw	r24, r26
 212:	08 95       	ret

00000214 <_exit>:
 214:	f8 94       	cli

00000216 <__stop_program>:
 216:	ff cf       	rjmp	.-2      	; 0x216 <__stop_program>
