# Processador Multiciclo

Projeto desenvolvido em VDHL para simular o comportamento de um processador com arquitetura multiciclo, o qual recebe intruções de 13 bits e realiza operações de armazenamento e leitura em registradores, operações lógicas e aritiméticas na ULA, e comparações.

## Arquitetura

<img src="https://raw.githubusercontent.com/marcelodib/processador-multiciclo/master/assets/arquitetura.png" alt="arquitetura multiciclo" align="left" />


## Máquina de estados

<img src="https://raw.githubusercontent.com/marcelodib/processador-multiciclo/master/assets/maquina-de-estados.png" alt="maquina de estados" align="left" />
