# TP2-OrgaCompus-2020


Simulacion de memoria cache implementada en el lenguaje C

Especificaciones de la memoria a simular:
Memoria Cache asociativa por conjuntos de cuatro vı́as, de 4KB de capacidad, bloques de 128 bytes, polı́tica de reemplazo LRU y polı́tica de escritura WT/~WA.
Se asume que el espacio de direcciones esde 16 bits, y hay entonces una memoria principal a simular con un tamaño de
64KB.
