# SPI UVM Agent Documentation

## üìå Overview
O `spi_agent` √© o componente central do ambiente UVM, respons√°vel por:
- Gerenciar a comunica√ß√£o entre sequenciador, driver e monitor
- Configurar o modo de opera√ß√£o (Master/Slave)
- Atuar como interface entre o ambiente de teste e o DUT

## üß© Componentes do Agent
| Componente     | Descri√ß√£o                                  | Modo Ativo | Modo Passivo |
|----------------|-------------------------------------------|------------|--------------|
| `driver`       | Dirige transa√ß√µes para a interface SPI    | ‚úì          | ‚úó            |
| `monitor`      | Captura transa√ß√µes da interface SPI       | ‚úì          | ‚úì            |
| `sequencer`    | Gera sequ√™ncias de transa√ß√µes             | ‚úì          | ‚úó            |
| `analysis_port`| Sa√≠da para scoreboard e cobertura         | ‚úì          | ‚úì            |

## ‚öôÔ∏è Configura√ß√£o
### Par√¢metros de Configura√ß√£o
| Par√¢metro    | Tipo | Valores         | Descri√ß√£o                          |
|-------------|------|-----------------|-----------------------------------|
| `is_active` | bit  | UVM_ACTIVE(1)   | Habilita driver e sequenciador    |
|             |      | UVM_PASSIVE(0)  | Modo somente monitora√ß√£o          |
| `mode`      | bit  | 0 (Slave)       | Modo de opera√ß√£o do dispositivo   |
|             |      | 1 (Master)      |                                   |

### Exemplo de Configura√ß√£o
```systemverilog
// No ambiente de teste
function void my_test::build_phase(uvm_phase phase);
    super.build_phase(phase);
    uvm_config_db#(bit)::set(this, "env.agent", "is_active", UVM_ACTIVE);
    uvm_config_db#(bit)::set(this, "env.agent", "mode", 1);
endfunction
```
## üìã C√≥digo Principal
### Estrutura do Agent
```systemverilog
class spi_agent extends uvm_agent;
    // Componentes
    spi_driver    driver;     // Inst√¢ncia do driver
    spi_monitor   monitor;    // Inst√¢ncia do monitor
    uvm_sequencer #(spi_transaction) sequencer; // Sequenciador
    
    // Interface de an√°lise
    uvm_analysis_port #(spi_transaction) analysis_port;
    
    // Configura√ß√µes
    bit is_active = UVM_ACTIVE;
    bit mode;  // 0: Slave, 1: Master
endclass
```
### Fases UVM
#### 1. Build Phase
```systemverilog
virtual function void build_phase(uvm_phase phase);
    // Cria componentes ativos se necess√°rio
    if(is_active) begin
        sequencer = uvm_sequencer#(spi_transaction)::type_id::create("sequencer", this);
        driver = spi_driver::type_id::create("driver", this);
    end
    
    // Monitor sempre √© criado
    monitor = spi_monitor::type_id::create("monitor", this);
endfunction
```
#### 2. Connect Phase
```systemverilog
virtual function void connect_phase(uvm_phase phase);
    // Conecta driver ao sequenciador
    if(is_active) begin
        driver.seq_item_port.connect(sequencer.seq_item_export);
    end
    
    // Conecta monitor ao analysis port
    monitor.mon_ap.connect(analysis_port);
endfunction
```
## üîÑ Fluxo de Opera√ß√£o
```mermaid
sequenceDiagram
    participant Test
    participant Agent
    participant Sequencer
    participant Driver
    participant Monitor
    participant DUT

    Test->>Agent: Configura par√¢metros
    activate Agent
    Agent->>Sequencer: Cria se ativo
    Agent->>Driver: Cria e configura
    Agent->>Monitor: Cria e configura
    Test->>Sequencer: Inicia sequ√™ncia
    Sequencer->>Driver: Envia transa√ß√£o
    Driver->>DUT: Dirige sinais
    DUT-->>Monitor: Responde sinais
    Monitor->>Agent: Reporta transa√ß√£o
    Agent->>Test: Disponibiliza resultados
    deactivate Agent
```
## üí° Melhores Pr√°ticas
### 1. Modo de Opera√ß√£o:
```systemverilog
// Para configura√ß√£o como Slave
uvm_config_db#(bit)::set(this, "agent", "mode", 0);
```
### 2. Controle de Atividade:
```systemverilog
// Para modo passivo (somente monitora√ß√£o)
agent.set_active(UVM_PASSIVE);
```
### 3. Conex√£o de An√°lise:
```systemverilog
// No ambiente
function void connect_phase(uvm_phase phase);
    agent.analysis_port.connect(scoreboard.analysis_export);
    agent.analysis_port.connect(coverage.analysis_export);
endfunction
```
## üö® Debug Comum
| Sintoma    | Causa Prov√°vel | Solu√ß√£o                         |
|-------------|------|-----------------------------------|
| Transa√ß√µes n√£o geradas	 | Agent em modo PASSIVE	  | Verificar is_active    |
|  Dados invertidos	  |  Modo Master/Slave incorreto	    | Checar configura√ß√£o mode          |
| Sem comunica√ß√£o	     | Interface n√£o conectada	  | Verificar uvm_config_db |
