

# ğŸš€ ders-dÄ±ÅŸÄ±-lab â€“ RISCâ€‘V Core Design

**NiÅŸ mÃ¼hendisliÄŸin laboratuvarÄ±: FPGA ile RISCâ€‘V CPU tasarÄ±mÄ±**

Merhaba! BurasÄ±, ders dÄ±ÅŸÄ±nda kendi kendime Ã¶ÄŸrendiÄŸim, deneyip bozduÄŸum ve tekrar denediÄŸim **RISCâ€‘V iÅŸlemci tasarÄ±m notlarÄ±** ve projelerimi paylaÅŸtÄ±ÄŸÄ±m repo. FPGA ile baÅŸlÄ±yor, RISCâ€‘Vâ€™nin derinliklerine iniyor, gerÃ§ek bir CPU tasarlamanÄ±n heyecanÄ±nÄ± sunuyor.

Bu repo hem **Ã¶ÄŸrenme gÃ¼nlÃ¼ÄŸÃ¼**, hem de **niÅŸ mÃ¼hendislik deneyimi** arayanlar iÃ§in kaynak.

---

## ğŸ”¥ Bu Repo Neden Var?

* RISCâ€‘V ve CPU tasarÄ±mÄ± Ã§oÄŸu mÃ¼hendislik dersinde yok.
* â€œÃ–ÄŸrenmek iÃ§in yapmak lazÄ±mâ€ mantÄ±ÄŸÄ±yla deneyimlerimi burada topluyorum.
* FPGA ve RISCâ€‘V kombinasyonu, niÅŸ ve deÄŸerli bir yetenek seti oluÅŸturuyor.

---

## ğŸ§  Hedeflerim

* FPGA Ã¼zerinde basit ve orta seviye bir RISCâ€‘V core tasarlamak
* Instruction set mimarisini anlamak ve uygulamak
* Pipeline tasarÄ±mÄ± ve optimizasyonunu deneyimlemek
* CPU tasarÄ±mÄ±nda debug, simÃ¼lasyon ve timing analizi yapmak
* Ders dÄ±ÅŸÄ± Ã¶ÄŸrenmenin gerÃ§ek bir mÃ¼hendislik portfÃ¶yÃ¼ne dÃ¶nÃ¼ÅŸmesini saÄŸlamak

---

## ğŸ§© Ä°Ã§erik

### ğŸ”¹ 1) RISCâ€‘V Instruction Set & Architecture

* RV32I ve RV32E temelleri
* Register file yÃ¶netimi
* ALU ve control unit tasarÄ±mÄ±
* Branch, jump ve load/store komutlarÄ±

### ğŸ”¹ 2) Pipeline TasarÄ±mÄ±

* 5-stage pipeline: IF, ID, EX, MEM, WB
* HazÄ±rlÄ±k: forwarding, hazard detection
* Pipeline optimizasyon teknikleri
* Basit ve orta seviye Ã¶rnekler

### ğŸ”¹ 3) FPGA Implementation

* Basit RISCâ€‘V coreâ€™u FPGA Ã¼zerinde Ã§alÄ±ÅŸtÄ±rmak
* ModÃ¼ler HDL tasarÄ±m ve testbench
* Clock ve reset yÃ¶netimi
* Timing analysis ve synthesis deneyleri

### ğŸ”¹ 4) Debug ve SimÃ¼lasyon

* Waveform analizleri
* Instruction trace ve debug loglarÄ±
* Hata ayÄ±klama notlarÄ± ve Ã§Ã¶zÃ¼mler

### ğŸ”¹ 5) Deneyler & Projeler

* Mini RISCâ€‘V CPU Ã¶rnekleri
* Pipeline ile basit hesaplama modÃ¼lleri
* GPIO/LED output testleri
* KÃ¼Ã§Ã¼k I/O modÃ¼lleri ile FPGA-RISCâ€‘V entegrasyonu

---

## ğŸ“š YapÄ±landÄ±rma Ã–nerisi

```
/riscv
    /instruction-set
    /pipeline
    /alu
    /control-unit
    /register-file
/fpga
    /projects
    /testbench
    /synthesis
/debug
    /waveforms
    /logs
```

---

## ğŸŒ± Bu Repo SÃ¼rekli BÃ¼yÃ¼yor

Her deney bir sonraki deney iÃ§in temel oluÅŸturur.
BugÃ¼n bir modÃ¼l eklerim, yarÄ±n pipelineâ€™Ä± optimize ederim, ertesi gÃ¼n FPGA Ã¼zerinde test ederim.

BurasÄ± **sÃ¼rekli gÃ¼ncellenen bir Ã¶ÄŸrenme ve deney laboratuvarÄ±**dÄ±r.

---

## âœ¨ Son SÃ¶z

RISCâ€‘V tasarÄ±mÄ±, ders dÄ±ÅŸÄ± mÃ¼hendislik merakÄ±nÄ±n en niÅŸ ve prestijli alanlarÄ±ndan biri.
Bu repo, benim Ã¶ÄŸrenme yolculuÄŸumun kaydÄ± ve diÄŸer meraklÄ± mÃ¼hendisler iÃ§in bir kaynak.

Takip etmek istersen yÄ±ldÄ±z bÄ±rakabilirsin â­
PRâ€™lar ve katkÄ±lar her zaman aÃ§Ä±k ğŸ’¡

