TimeQuest Timing Analyzer report for DSP
Thu May 17 12:11:17 2018
Quartus II 64-Bit Version 15.0.1 Build 150 06/03/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.1 Build 150 06/03/2015 SJ Web Edition ;
; Revision Name      ; DSP                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DSP.sdc       ; OK     ; Thu May 17 12:11:09 2018 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; CLOCK_50                                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 488.281 ; 2.05 MHz  ; 0.000 ; 244.140 ; 50.00      ; 3125      ; 128         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+-----------+-----------------+--------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note ;
+-----------+-----------------+--------------------------------------------------+------+
; 55.52 MHz ; 55.52 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 470.268 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.357 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.747   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.803 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 470.268 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 17.950     ;
; 470.282 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 17.936     ;
; 470.312 ; BP_v1:inst7|s1_16[4]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 17.897     ;
; 470.399 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 17.819     ;
; 470.523 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 17.695     ;
; 470.573 ; BP_v1:inst7|s1_16[7]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 17.636     ;
; 470.716 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 17.493     ;
; 470.769 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 17.440     ;
; 470.905 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 17.318     ;
; 470.913 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 17.310     ;
; 471.096 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 17.127     ;
; 471.765 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 16.444     ;
; 471.848 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 16.351     ;
; 471.858 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 16.351     ;
; 471.909 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.314     ;
; 471.946 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.277     ;
; 471.969 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 16.240     ;
; 472.046 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 16.163     ;
; 472.074 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 16.138     ;
; 472.075 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 16.134     ;
; 472.092 ; BP_v1:inst5|s1_16[5]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 16.119     ;
; 472.092 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 16.117     ;
; 472.182 ; BP_v1:inst5|s1_16[12]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 16.032     ;
; 472.192 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 16.020     ;
; 472.193 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 16.018     ;
; 472.214 ; BP_v1:inst3|s1_16[6]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 15.998     ;
; 472.218 ; BP_v1:inst3|s1_16[4]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 15.994     ;
; 472.224 ; BP_v1:inst5|s1_16[13]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 15.990     ;
; 472.240 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 15.969     ;
; 472.272 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.092     ; 15.912     ;
; 472.273 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 15.938     ;
; 472.295 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 15.904     ;
; 472.337 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 15.875     ;
; 472.340 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.089     ; 15.847     ;
; 472.370 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 15.842     ;
; 472.401 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 15.810     ;
; 472.403 ; BP_v1:inst5|s1_16[15]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 15.811     ;
; 472.409 ; BP_v1:inst3|s1_16[9]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 15.816     ;
; 472.421 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.092     ; 15.763     ;
; 472.446 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.089     ; 15.741     ;
; 472.472 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 15.740     ;
; 472.478 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.746     ;
; 472.488 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.089     ; 15.699     ;
; 472.509 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 15.703     ;
; 472.556 ; BP_v1:inst3|s1_16[0]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.659     ;
; 472.559 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.089     ; 15.628     ;
; 472.560 ; BP_v1:inst5|s1_16[14]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 15.654     ;
; 472.619 ; BP_v1:inst3|s1_16[10]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 15.606     ;
; 472.623 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.092     ; 15.561     ;
; 472.632 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 15.567     ;
; 472.643 ; BP_v1:inst4|s1_16[2]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 15.570     ;
; 472.674 ; BP_v1:inst3|s1_16[12]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.550     ;
; 472.688 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.527     ;
; 472.689 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 15.510     ;
; 472.690 ; BP_v1:inst3|s1_16[15]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.534     ;
; 472.726 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 15.487     ;
; 472.781 ; BP_v1:inst3|s1_16[11]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 15.444     ;
; 472.812 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.090     ; 15.374     ;
; 472.821 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.090     ; 15.365     ;
; 472.821 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 15.392     ;
; 472.826 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.389     ;
; 472.833 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.082     ; 15.361     ;
; 472.838 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 15.375     ;
; 472.854 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.361     ;
; 472.881 ; BP_v1:inst3|s1_16[13]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.343     ;
; 472.908 ; BP_v1:inst3|s1_16[8]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 15.317     ;
; 472.941 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.082     ; 15.253     ;
; 472.947 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 15.275     ;
; 472.959 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.090     ; 15.227     ;
; 472.990 ; BP_v1:inst3|s1_16[14]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.234     ;
; 473.096 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.082     ; 15.098     ;
; 473.150 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 15.072     ;
; 473.162 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.090     ; 15.024     ;
; 473.164 ; BP_v1:inst4|s1_16[8]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 15.048     ;
; 473.233 ; BP_v1:inst4|s1_16[11]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 14.979     ;
; 473.244 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 14.964     ;
; 473.245 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.964     ;
; 473.260 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.082     ; 14.934     ;
; 473.269 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.940     ;
; 473.270 ; BP_v1:inst6|s1_16[8]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 14.938     ;
; 473.270 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.952     ;
; 473.280 ; BP_v1:inst4|s1_16[9]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 14.932     ;
; 473.311 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.894     ;
; 473.321 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 14.887     ;
; 473.325 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.880     ;
; 473.326 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.090     ; 14.860     ;
; 473.377 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.845     ;
; 473.384 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 14.830     ;
; 473.411 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.814     ;
; 473.419 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 14.804     ;
; 473.421 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.788     ;
; 473.469 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 14.743     ;
; 473.482 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.743     ;
; 473.486 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.719     ;
; 473.493 ; BP_v1:inst4|s1_16[4]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 14.720     ;
; 473.493 ; BP_v1:inst4|s1_16[5]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 14.720     ;
; 473.503 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 14.704     ;
; 473.506 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 14.701     ;
; 473.509 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.715     ;
; 473.522 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 14.702     ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.357 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; BP_v1:inst3|enable12   ; BP_v1:inst3|enable12                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; capa3:inst13|enable3M  ; capa3:inst13|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.382 ; capa2:inst12|s_c2[3]   ; capa3:inst13|caracter[3]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; capa2:inst12|s_c2[0]   ; capa3:inst13|caracter[0]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.601      ;
; 0.394 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.396 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.616      ;
; 0.407 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.626      ;
; 0.413 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.631      ;
; 0.414 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.633      ;
; 0.421 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.640      ;
; 0.429 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.648      ;
; 0.435 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.654      ;
; 0.438 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.657      ;
; 0.442 ; BP_v1:inst3|s1_16[4]   ; BP_v1:inst3|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.661      ;
; 0.446 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.665      ;
; 0.451 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.670      ;
; 0.451 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.670      ;
; 0.453 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.672      ;
; 0.453 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.672      ;
; 0.454 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.673      ;
; 0.455 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.674      ;
; 0.459 ; BP_v1:inst6|s1_16[10]  ; BP_v1:inst6|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.678      ;
; 0.459 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.678      ;
; 0.461 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.680      ;
; 0.465 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.684      ;
; 0.469 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.689      ;
; 0.473 ; BP_v1:inst3|s1_16[12]  ; BP_v1:inst3|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.692      ;
; 0.496 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.715      ;
; 0.503 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.723      ;
; 0.520 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.739      ;
; 0.521 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.740      ;
; 0.524 ; capa2:inst12|s_c2[2]   ; capa3:inst13|caracter[2]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.742      ;
; 0.525 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.744      ;
; 0.528 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.747      ;
; 0.535 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.754      ;
; 0.543 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.762      ;
; 0.544 ; ADC:inst2|shftreg[4]   ; ADC:inst2|shftreg[5]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.763      ;
; 0.545 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.764      ;
; 0.550 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.768      ;
; 0.556 ; BP_v1:inst9|s1_16[13]  ; BP_v1:inst9|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.776      ;
; 0.561 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.781      ;
; 0.562 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.781      ;
; 0.565 ; capa2:inst12|enable23  ; capa3:inst13|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.784      ;
; 0.567 ; BP_v1:inst3|s1_16[13]  ; BP_v1:inst3|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.786      ;
; 0.570 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; BP_v1:inst10|n[1]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.792      ;
; 0.576 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.796      ;
; 0.576 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.795      ;
; 0.577 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.797      ;
; 0.577 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.797      ;
; 0.578 ; BP_v1:inst4|s1_16[7]   ; BP_v1:inst4|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.797      ;
; 0.579 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.799      ;
; 0.579 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.799      ;
; 0.580 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.800      ;
; 0.580 ; BP_v1:inst9|s1_16[15]  ; BP_v1:inst9|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.800      ;
; 0.587 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.806      ;
; 0.592 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.811      ;
; 0.592 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.811      ;
; 0.598 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.817      ;
; 0.600 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.820      ;
; 0.601 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.820      ;
; 0.604 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.823      ;
; 0.608 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.827      ;
; 0.609 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.828      ;
; 0.625 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.844      ;
; 0.625 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.843      ;
; 0.628 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.848      ;
; 0.628 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.846      ;
; 0.631 ; BP_v1:inst4|s1_16[2]   ; BP_v1:inst4|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.850      ;
; 0.632 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.851      ;
; 0.632 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.851      ;
; 0.632 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.851      ;
; 0.638 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.857      ;
; 0.646 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.866      ;
; 0.648 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.868      ;
; 0.672 ; ADC:inst2|shftreg[5]   ; ADC:inst2|shftreg[6]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.891      ;
; 0.676 ; ADC:inst2|shftreg[1]   ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.895      ;
; 0.687 ; BP_v1:inst10|n[7]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.906      ;
; 0.688 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.908      ;
; 0.726 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.944      ;
; 0.731 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.950      ;
; 0.752 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.971      ;
; 0.754 ; ADC:inst2|cnt[1]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.972      ;
; 0.769 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.987      ;
; 0.779 ; capa2:inst12|s_c2[4]   ; capa3:inst13|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.993      ;
; 0.787 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.006      ;
; 0.789 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.008      ;
; 0.793 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.013      ;
; 0.810 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.029      ;
; 0.811 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 1.027      ;
; 0.817 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.051      ;
; 0.822 ; BP_v1:inst5|s1_16[13]  ; BP_v1:inst5|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.840 ; BP_v1:inst3|s1_16[14]  ; BP_v1:inst3|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.058      ;
; 0.841 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.061      ;
; 0.842 ; BP_v1:inst3|s1_16[15]  ; BP_v1:inst3|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.060      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.771  ; 9.771        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.228 ; 10.228       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.253 ; 10.253       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                              ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[0]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[10]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[11]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[12]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[13]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[14]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[15]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[1]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[2]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[3]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[4]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[5]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[6]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[7]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[8]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[9]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]               ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]~_Duplicate_1  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]               ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]~_Duplicate_1  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[12]               ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[12]~_Duplicate_1  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[13]               ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[13]~_Duplicate_1  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[14]               ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[14]~_Duplicate_1  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[15]               ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[15]~_Duplicate_1  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[2]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[2]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[3]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[3]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[4]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[4]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[6]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[6]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[7]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[7]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[8]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[8]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[9]                ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[9]~_Duplicate_1   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[0]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[10]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[11]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[12]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[13]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[14]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[15]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[1]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[2]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[3]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[4]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[5]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[6]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[7]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[8]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[9]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[0]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[10]~_Duplicate_2  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[11]~_Duplicate_2  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[12]~_Duplicate_2  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[13]~_Duplicate_2  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[14]~_Duplicate_2  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[15]~_Duplicate_2  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[1]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[2]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[3]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[4]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[5]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[6]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[7]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[8]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[9]~_Duplicate_2   ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]               ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]~_Duplicate_1  ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]              ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]~_Duplicate_1 ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]               ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]~_Duplicate_1  ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]               ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]~_Duplicate_1  ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]               ;
; 243.805 ; 244.099      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]~_Duplicate_1  ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.365 ; 2.506 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.749 ; -1.894 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.577 ; 3.528 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.073 ; 4.034 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 4.345 ; 4.383 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 4.158 ; 4.174 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 4.078 ; 4.094 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 4.115 ; 4.137 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 4.193 ; 4.303 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.100 ; 4.022 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.976 ; 4.935 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.075 ; 3.024 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.552 ; 3.512 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 3.816 ; 3.852 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 3.637 ; 3.651 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 3.560 ; 3.574 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 3.596 ; 3.615 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 3.667 ; 3.773 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.576 ; 3.498 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.108 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.422 ; 4.380 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.008 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+-----------+-----------------+--------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note ;
+-----------+-----------------+--------------------------------------------------+------+
; 62.42 MHz ; 62.42 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 472.261 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.709   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.827 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 472.261 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.963     ;
; 472.272 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.952     ;
; 472.334 ; BP_v1:inst7|s1_16[4]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.881     ;
; 472.373 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.851     ;
; 472.486 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 15.738     ;
; 472.508 ; BP_v1:inst7|s1_16[7]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.707     ;
; 472.639 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.576     ;
; 472.715 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 15.500     ;
; 472.850 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 15.378     ;
; 472.864 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 15.364     ;
; 473.023 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 15.205     ;
; 473.584 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.631     ;
; 473.680 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.535     ;
; 473.714 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 14.494     ;
; 473.745 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.483     ;
; 473.791 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.424     ;
; 473.807 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.421     ;
; 473.847 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 14.372     ;
; 473.862 ; BP_v1:inst5|s1_16[5]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.355     ;
; 473.890 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.325     ;
; 473.892 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.323     ;
; 473.939 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.276     ;
; 473.939 ; BP_v1:inst5|s1_16[12]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 14.282     ;
; 473.956 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 14.263     ;
; 473.961 ; BP_v1:inst5|s1_16[13]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 14.260     ;
; 473.986 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.231     ;
; 474.008 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.061     ; 14.207     ;
; 474.046 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.171     ;
; 474.071 ; BP_v1:inst3|s1_16[6]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.151     ;
; 474.072 ; BP_v1:inst3|s1_16[4]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.150     ;
; 474.086 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 14.133     ;
; 474.093 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 14.103     ;
; 474.094 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 14.114     ;
; 474.131 ; BP_v1:inst5|s1_16[15]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 14.090     ;
; 474.157 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 14.060     ;
; 474.167 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 14.032     ;
; 474.172 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.050     ;
; 474.200 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 14.032     ;
; 474.204 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 14.015     ;
; 474.230 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 13.966     ;
; 474.249 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 13.950     ;
; 474.259 ; BP_v1:inst3|s1_16[9]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 13.973     ;
; 474.267 ; BP_v1:inst5|s1_16[14]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.954     ;
; 474.295 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 13.904     ;
; 474.309 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.913     ;
; 474.352 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 13.847     ;
; 474.357 ; BP_v1:inst4|s1_16[2]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.864     ;
; 474.365 ; BP_v1:inst3|s1_16[0]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.859     ;
; 474.370 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 13.838     ;
; 474.400 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 13.808     ;
; 474.431 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 13.765     ;
; 474.435 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.786     ;
; 474.440 ; BP_v1:inst3|s1_16[10]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 13.792     ;
; 474.463 ; BP_v1:inst3|s1_16[12]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 13.768     ;
; 474.468 ; BP_v1:inst3|s1_16[15]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 13.763     ;
; 474.486 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.738     ;
; 474.520 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.701     ;
; 474.531 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.667     ;
; 474.548 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 13.673     ;
; 474.551 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.647     ;
; 474.584 ; BP_v1:inst3|s1_16[11]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 13.648     ;
; 474.610 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.614     ;
; 474.623 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 13.581     ;
; 474.637 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 13.587     ;
; 474.646 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.552     ;
; 474.646 ; BP_v1:inst3|s1_16[13]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 13.585     ;
; 474.698 ; BP_v1:inst3|s1_16[8]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 13.534     ;
; 474.700 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 13.504     ;
; 474.705 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 13.524     ;
; 474.741 ; BP_v1:inst3|s1_16[14]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 13.490     ;
; 474.816 ; BP_v1:inst4|s1_16[8]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 13.403     ;
; 474.830 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 13.374     ;
; 474.850 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.348     ;
; 474.867 ; BP_v1:inst4|s1_16[11]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 13.352     ;
; 474.876 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 13.353     ;
; 474.888 ; BP_v1:inst4|s1_16[9]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 13.331     ;
; 474.906 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.311     ;
; 474.928 ; BP_v1:inst6|s1_16[8]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.289     ;
; 474.955 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 13.263     ;
; 474.963 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 13.241     ;
; 474.983 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 13.235     ;
; 474.986 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.059     ; 13.231     ;
; 474.991 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.231     ;
; 474.992 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 13.237     ;
; 474.997 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.078     ; 13.201     ;
; 475.005 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 13.209     ;
; 475.022 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 13.192     ;
; 475.038 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 13.194     ;
; 475.040 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 13.192     ;
; 475.083 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 13.136     ;
; 475.087 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 13.142     ;
; 475.088 ; BP_v1:inst4|s1_16[4]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 13.132     ;
; 475.096 ; BP_v1:inst4|s1_16[5]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 13.124     ;
; 475.111 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 13.121     ;
; 475.119 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 13.099     ;
; 475.130 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 13.102     ;
; 475.133 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 13.089     ;
; 475.140 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.076     ;
; 475.143 ; BP_v1:inst6|s1_16[12]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.073     ;
; 475.143 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 13.089     ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.312 ; BP_v1:inst3|enable12   ; BP_v1:inst3|enable12                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; capa3:inst13|enable3M  ; capa3:inst13|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.344 ; capa2:inst12|s_c2[3]   ; capa3:inst13|caracter[3]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.543      ;
; 0.348 ; capa2:inst12|s_c2[0]   ; capa3:inst13|caracter[0]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.547      ;
; 0.357 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.557      ;
; 0.366 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.565      ;
; 0.373 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.572      ;
; 0.376 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.575      ;
; 0.381 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.581      ;
; 0.387 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.587      ;
; 0.389 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.589      ;
; 0.398 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.597      ;
; 0.398 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.597      ;
; 0.398 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.597      ;
; 0.402 ; BP_v1:inst3|s1_16[4]   ; BP_v1:inst3|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.601      ;
; 0.404 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.603      ;
; 0.410 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.609      ;
; 0.413 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.612      ;
; 0.413 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.612      ;
; 0.414 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.613      ;
; 0.415 ; BP_v1:inst3|s1_16[12]  ; BP_v1:inst3|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.614      ;
; 0.417 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.616      ;
; 0.418 ; BP_v1:inst6|s1_16[10]  ; BP_v1:inst6|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.617      ;
; 0.418 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.617      ;
; 0.424 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.623      ;
; 0.424 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.624      ;
; 0.447 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.646      ;
; 0.455 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.654      ;
; 0.465 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.665      ;
; 0.470 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.669      ;
; 0.470 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.670      ;
; 0.471 ; capa2:inst12|s_c2[2]   ; capa3:inst13|caracter[2]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.670      ;
; 0.488 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.687      ;
; 0.489 ; ADC:inst2|shftreg[4]   ; ADC:inst2|shftreg[5]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.688      ;
; 0.489 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.688      ;
; 0.497 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.698      ;
; 0.499 ; BP_v1:inst9|s1_16[13]  ; BP_v1:inst9|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.699      ;
; 0.500 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.504 ; BP_v1:inst3|s1_16[13]  ; BP_v1:inst3|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.704      ;
; 0.507 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.706      ;
; 0.510 ; capa2:inst12|enable23  ; capa3:inst13|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.709      ;
; 0.512 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; BP_v1:inst10|n[1]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.518 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; BP_v1:inst4|s1_16[7]   ; BP_v1:inst4|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.720      ;
; 0.523 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.722      ;
; 0.530 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.729      ;
; 0.534 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.733      ;
; 0.534 ; BP_v1:inst9|s1_16[15]  ; BP_v1:inst9|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.733      ;
; 0.537 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.736      ;
; 0.537 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.736      ;
; 0.538 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.737      ;
; 0.538 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.737      ;
; 0.539 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.738      ;
; 0.540 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.739      ;
; 0.543 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.742      ;
; 0.546 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.745      ;
; 0.554 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.753      ;
; 0.555 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.754      ;
; 0.560 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.759      ;
; 0.561 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.760      ;
; 0.562 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.761      ;
; 0.563 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.762      ;
; 0.563 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.762      ;
; 0.565 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.764      ;
; 0.571 ; BP_v1:inst4|s1_16[2]   ; BP_v1:inst4|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.770      ;
; 0.572 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.772      ;
; 0.584 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.784      ;
; 0.612 ; ADC:inst2|shftreg[5]   ; ADC:inst2|shftreg[6]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.811      ;
; 0.614 ; BP_v1:inst10|n[7]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.813      ;
; 0.616 ; ADC:inst2|shftreg[1]   ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.815      ;
; 0.621 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.820      ;
; 0.658 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.855      ;
; 0.662 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.861      ;
; 0.690 ; ADC:inst2|cnt[1]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.887      ;
; 0.692 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.891      ;
; 0.698 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.895      ;
; 0.710 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.909      ;
; 0.712 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.911      ;
; 0.718 ; capa2:inst12|s_c2[4]   ; capa3:inst13|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.911      ;
; 0.718 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.917      ;
; 0.722 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.921      ;
; 0.745 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.941      ;
; 0.754 ; BP_v1:inst5|s1_16[13]  ; BP_v1:inst5|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.970      ;
; 0.759 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.970      ;
; 0.759 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.961      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.774  ; 9.774        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.225 ; 10.225       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                             ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+------------------------------------+
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[0]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[10]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[11]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[12]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[13]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[14]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[15]~_Duplicate_2 ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[1]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[2]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[3]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[4]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[5]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[6]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[7]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[8]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[9]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[0]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[10]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[11]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[12]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[13]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[14]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[15]~_Duplicate_2 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[1]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[2]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[3]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[4]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[5]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[6]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[7]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[8]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[9]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[12]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[12]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[13]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[13]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[14]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[14]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[15]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[15]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[2]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[2]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[3]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[3]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[4]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[4]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[6]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[6]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[7]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[7]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[8]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[8]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[9]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[9]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[0]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[10]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[11]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[12]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[13]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[14]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[15]~_Duplicate_2 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[1]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[2]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[3]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[4]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[5]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[6]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[7]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[8]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[9]~_Duplicate_2  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[0]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[0]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[10]              ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[10]~_Duplicate_1 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[11]              ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[11]~_Duplicate_1 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[12]              ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[12]~_Duplicate_1 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[13]              ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[13]~_Duplicate_1 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[14]              ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[14]~_Duplicate_1 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[15]              ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[15]~_Duplicate_1 ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[1]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[1]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[2]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[2]~_Duplicate_1  ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[3]               ;
; 243.829 ; 244.100      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[3]~_Duplicate_1  ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.088 ; 2.274 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.538 ; -1.726 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.271 ; 3.220 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.725 ; 3.646 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 3.942 ; 3.939 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 3.773 ; 3.755 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 3.691 ; 3.694 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 3.735 ; 3.734 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 3.806 ; 3.869 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.766 ; 3.655 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.346 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.538 ; 4.430 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.236 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.814 ; 2.762 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.250 ; 3.170 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 3.458 ; 3.454 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 3.296 ; 3.278 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 3.217 ; 3.220 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 3.259 ; 3.258 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 3.326 ; 3.386 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.287 ; 3.178 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.933 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.032 ; 3.924 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.825 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 477.852 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.416   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.921 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 477.852 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 10.383     ;
; 477.865 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 10.370     ;
; 477.912 ; BP_v1:inst7|s1_16[4]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 10.316     ;
; 477.937 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 10.298     ;
; 478.004 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 10.231     ;
; 478.075 ; BP_v1:inst7|s1_16[7]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 10.153     ;
; 478.165 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 10.063     ;
; 478.207 ; BP_v1:inst7|s1_16[5]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 10.021     ;
; 478.325 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 9.912      ;
; 478.331 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 9.906      ;
; 478.445 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 9.792      ;
; 478.781 ; BP_v1:inst5|s1_16[1]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 9.444      ;
; 478.805 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 9.419      ;
; 478.870 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 9.355      ;
; 478.880 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 9.357      ;
; 478.888 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 9.337      ;
; 478.893 ; BP_v1:inst7|s1_16[12]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.031     ; 9.344      ;
; 478.929 ; BP_v1:inst7|s1_16[13]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 9.299      ;
; 478.979 ; BP_v1:inst3|s1_16[6]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 9.254      ;
; 478.985 ; BP_v1:inst5|s1_16[5]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 9.242      ;
; 478.987 ; BP_v1:inst3|s1_16[4]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 9.246      ;
; 478.992 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 9.238      ;
; 479.009 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 9.219      ;
; 479.021 ; BP_v1:inst3|s1_16[9]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 9.220      ;
; 479.031 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 9.197      ;
; 479.050 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 9.175      ;
; 479.053 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 9.174      ;
; 479.063 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 9.170      ;
; 479.065 ; BP_v1:inst5|s1_16[12]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 9.167      ;
; 479.068 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 9.162      ;
; 479.071 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 9.144      ;
; 479.079 ; BP_v1:inst5|s1_16[13]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 9.153      ;
; 479.111 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 9.116      ;
; 479.134 ; BP_v1:inst3|s1_16[7]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 9.099      ;
; 479.137 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.081      ;
; 479.138 ; BP_v1:inst10|s1_16[12] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 9.086      ;
; 479.152 ; BP_v1:inst3|s1_16[10]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 9.089      ;
; 479.153 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 9.077      ;
; 479.156 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 9.059      ;
; 479.164 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 9.063      ;
; 479.177 ; BP_v1:inst5|s1_16[15]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 9.055      ;
; 479.185 ; BP_v1:inst8|s1_16[2]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 9.057      ;
; 479.195 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 9.023      ;
; 479.220 ; BP_v1:inst3|s1_16[0]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.016      ;
; 479.226 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 8.992      ;
; 479.229 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 9.001      ;
; 479.243 ; BP_v1:inst3|s1_16[11]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.998      ;
; 479.243 ; BP_v1:inst3|s1_16[12]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.996      ;
; 479.253 ; BP_v1:inst3|s1_16[15]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.986      ;
; 479.265 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 8.953      ;
; 479.266 ; BP_v1:inst5|s1_16[14]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.966      ;
; 479.268 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 8.947      ;
; 479.278 ; BP_v1:inst4|s1_16[2]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.953      ;
; 479.298 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.938      ;
; 479.315 ; BP_v1:inst3|s1_16[8]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.027     ; 8.926      ;
; 479.323 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.908      ;
; 479.361 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.863      ;
; 479.367 ; BP_v1:inst3|s1_16[13]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.872      ;
; 479.375 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.861      ;
; 479.379 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.845      ;
; 479.382 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.849      ;
; 479.388 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.848      ;
; 479.389 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.842      ;
; 479.395 ; BP_v1:inst9|s1_16[4]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 8.823      ;
; 479.411 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 8.805      ;
; 479.430 ; BP_v1:inst3|s1_16[14]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.809      ;
; 479.454 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 8.764      ;
; 479.463 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 8.753      ;
; 479.536 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 8.680      ;
; 479.539 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.697      ;
; 479.546 ; BP_v1:inst4|s1_16[8]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.684      ;
; 479.547 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 8.671      ;
; 479.591 ; BP_v1:inst4|s1_16[11]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.639      ;
; 479.628 ; BP_v1:inst4|s1_16[9]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.602      ;
; 479.631 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 8.587      ;
; 479.642 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.594      ;
; 479.693 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.539      ;
; 479.694 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.534      ;
; 479.698 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 8.518      ;
; 479.708 ; BP_v1:inst6|s1_16[8]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.519      ;
; 479.708 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.520      ;
; 479.720 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.516      ;
; 479.727 ; BP_v1:inst4|s1_16[10]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.503      ;
; 479.729 ; BP_v1:inst6|s1_16[1]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.496      ;
; 479.737 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.488      ;
; 479.738 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.489      ;
; 479.738 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.489      ;
; 479.751 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.492      ;
; 479.769 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.025     ; 8.474      ;
; 479.785 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.052     ; 8.431      ;
; 479.786 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.454      ;
; 479.789 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.036     ; 8.443      ;
; 479.792 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.444      ;
; 479.794 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.040     ; 8.434      ;
; 479.799 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.443      ;
; 479.802 ; BP_v1:inst4|s1_16[5]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.429      ;
; 479.805 ; BP_v1:inst4|s1_16[4]   ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.426      ;
; 479.806 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.026     ; 8.436      ;
; 479.828 ; BP_v1:inst6|s1_16[3]   ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.397      ;
; 479.828 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.030     ; 8.410      ;
+---------+------------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.186 ; BP_v1:inst3|enable12   ; BP_v1:inst3|enable12                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; capa3:inst13|enable3M  ; capa3:inst13|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; capa2:inst12|s_c2[3]   ; capa3:inst13|caracter[3]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.200 ; capa2:inst12|s_c2[0]   ; capa3:inst13|caracter[0]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.320      ;
; 0.207 ; BP_v1:inst10|s1_16[9]  ; BP_v1:inst10|s2_16[9]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.213 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.333      ;
; 0.216 ; BP_v1:inst10|s1_16[8]  ; BP_v1:inst10|s2_16[8]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.337      ;
; 0.226 ; BP_v1:inst7|s1_16[1]   ; BP_v1:inst7|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.346      ;
; 0.227 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.347      ;
; 0.230 ; BP_v1:inst3|s1_16[4]   ; BP_v1:inst3|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.351      ;
; 0.230 ; BP_v1:inst7|s1_16[0]   ; BP_v1:inst7|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.350      ;
; 0.235 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.355      ;
; 0.236 ; BP_v1:inst3|s1_16[5]   ; BP_v1:inst3|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.357      ;
; 0.237 ; BP_v1:inst6|s1_16[7]   ; BP_v1:inst6|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.358      ;
; 0.239 ; BP_v1:inst8|s1_16[6]   ; BP_v1:inst8|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.359      ;
; 0.239 ; BP_v1:inst8|s1_16[7]   ; BP_v1:inst8|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.359      ;
; 0.242 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.363      ;
; 0.243 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.363      ;
; 0.244 ; BP_v1:inst6|s1_16[10]  ; BP_v1:inst6|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.364      ;
; 0.247 ; BP_v1:inst6|s1_16[13]  ; BP_v1:inst6|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.367      ;
; 0.249 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.369      ;
; 0.250 ; BP_v1:inst6|s1_16[6]   ; BP_v1:inst6|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.371      ;
; 0.253 ; BP_v1:inst6|s1_16[11]  ; BP_v1:inst6|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.374      ;
; 0.255 ; BP_v1:inst3|s1_16[12]  ; BP_v1:inst3|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.263 ; BP_v1:inst7|s1_16[15]  ; BP_v1:inst7|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.384      ;
; 0.269 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; capa2:inst12|s_c2[2]   ; capa3:inst13|caracter[2]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.390      ;
; 0.277 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.397      ;
; 0.278 ; BP_v1:inst10|s1_16[2]  ; BP_v1:inst10|s2_16[2]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; BP_v1:inst10|s1_16[11] ; BP_v1:inst10|s2_16[11]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.398      ;
; 0.280 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.401      ;
; 0.280 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; BP_v1:inst10|s1_16[1]  ; BP_v1:inst10|s2_16[1]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.401      ;
; 0.281 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.402      ;
; 0.282 ; ADC:inst2|shftreg[4]   ; ADC:inst2|shftreg[5]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.403      ;
; 0.298 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; BP_v1:inst3|s1_16[1]   ; BP_v1:inst3|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; capa2:inst12|enable23  ; capa3:inst13|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; BP_v1:inst9|s1_16[15]  ; BP_v1:inst9|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.305 ; BP_v1:inst3|s1_16[3]   ; BP_v1:inst3|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; BP_v1:inst4|s1_16[0]   ; BP_v1:inst4|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; BP_v1:inst9|s1_16[13]  ; BP_v1:inst9|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; BP_v1:inst10|n[1]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; BP_v1:inst3|s1_16[13]  ; BP_v1:inst3|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; BP_v1:inst5|s1_16[6]   ; BP_v1:inst5|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; BP_v1:inst4|s1_16[7]   ; BP_v1:inst4|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.319 ; BP_v1:inst10|s1_16[3]  ; BP_v1:inst10|s2_16[3]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.440      ;
; 0.322 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.443      ;
; 0.323 ; BP_v1:inst10|s1_16[15] ; BP_v1:inst10|s2_16[15]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.443      ;
; 0.327 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.448      ;
; 0.328 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.448      ;
; 0.329 ; BP_v1:inst8|s1_16[14]  ; BP_v1:inst8|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.449      ;
; 0.336 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.457      ;
; 0.339 ; BP_v1:inst6|s1_16[2]   ; BP_v1:inst6|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.460      ;
; 0.339 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.459      ;
; 0.341 ; BP_v1:inst4|s1_16[3]   ; BP_v1:inst4|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.462      ;
; 0.341 ; BP_v1:inst9|s1_16[2]   ; BP_v1:inst9|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.461      ;
; 0.344 ; BP_v1:inst10|s1_16[0]  ; BP_v1:inst10|s2_16[0]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.464      ;
; 0.345 ; ADC:inst2|shftreg[5]   ; ADC:inst2|shftreg[6]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; ADC:inst2|shftreg[1]   ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.467      ;
; 0.346 ; BP_v1:inst4|s1_16[1]   ; BP_v1:inst4|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.467      ;
; 0.346 ; BP_v1:inst8|s1_16[15]  ; BP_v1:inst8|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.466      ;
; 0.349 ; BP_v1:inst4|s1_16[2]   ; BP_v1:inst4|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.470      ;
; 0.349 ; BP_v1:inst9|s1_16[12]  ; BP_v1:inst9|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.469      ;
; 0.353 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.473      ;
; 0.357 ; BP_v1:inst10|n[7]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.477      ;
; 0.365 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.486      ;
; 0.384 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.504      ;
; 0.386 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.507      ;
; 0.394 ; BP_v1:inst8|s1_16[5]   ; BP_v1:inst8|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.513      ;
; 0.397 ; ADC:inst2|cnt[1]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.517      ;
; 0.410 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.530      ;
; 0.420 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.540      ;
; 0.424 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.545      ;
; 0.428 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.549      ;
; 0.431 ; capa2:inst12|s_c2[4]   ; capa3:inst13|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.546      ;
; 0.432 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.561      ;
; 0.436 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.556      ;
; 0.438 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.556      ;
; 0.439 ; BP_v1:inst5|s1_16[13]  ; BP_v1:inst5|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.571      ;
; 0.443 ; BP_v1:inst7|s1_16[6]   ; BP_v1:inst7|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.451 ; BP_v1:inst3|s1_16[14]  ; BP_v1:inst3|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.569      ;
; 0.452 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.459  ; 9.459        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.541 ; 10.541       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                             ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[12]              ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[13]              ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[14]              ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[15]              ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]~_Duplicate_3 ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[13]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_sclk                 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|smpl_rdy                 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|n[0]                  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|n[1]                  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|n[2]                  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|n[3]                  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|n[4]                  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|n[5]                  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|n[6]                  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|n[7]                  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s1_16[12]             ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s1_16[13]             ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s1_16[14]             ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s1_16[6]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|test                  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[14]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[15]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[6]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[9]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[12]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[13]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[14]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[15]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[12]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[13]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[14]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[15]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[3]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[4]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[5]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[6]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[9]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|test                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|test                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[12]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[13]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[3]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[4]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[9]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|test                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[3]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[4]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[5]~_Duplicate_3  ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.446 ; 1.870 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.081 ; -1.511 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.097 ; 2.096 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.369 ; 2.400 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 2.424 ; 2.538 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 2.327 ; 2.426 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 2.298 ; 2.379 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 2.316 ; 2.405 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 2.374 ; 2.508 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.353 ; 2.390 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.524 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.897 ; 2.961 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.494 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 1.794 ; 1.791 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.056 ; 2.084 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 2.107 ; 2.216 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 2.013 ; 2.108 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 1.986 ; 2.064 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 2.003 ; 2.089 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 2.060 ; 2.189 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.040 ; 2.074 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.567 ; 2.626 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; 470.268 ; 0.186 ; N/A      ; N/A     ; 9.416               ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 9.416               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 470.268 ; 0.186 ; N/A      ; N/A     ; 243.803             ;
; Design-wide TNS                                   ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.365 ; 2.506 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.081 ; -1.511 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.577 ; 3.528 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.073 ; 4.034 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 4.345 ; 4.383 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 4.158 ; 4.174 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 4.078 ; 4.094 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 4.115 ; 4.137 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 4.193 ; 4.303 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.100 ; 4.022 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.976 ; 4.935 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 1.794 ; 1.791 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.056 ; 2.084 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 2.107 ; 2.216 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 2.013 ; 2.108 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 1.986 ; 2.064 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 2.003 ; 2.089 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 2.060 ; 2.189 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.040 ; 2.074 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.567 ; 2.626 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_21   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_23   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_25   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_27   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_29   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_SDAT ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; GPIO_21   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_23   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_25   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_27   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_29   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; GPIO_21   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_23   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_25   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_27   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_29   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; GPIO_21   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_23   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_25   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_27   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_29   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 41622269 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 41622269 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.1 Build 150 06/03/2015 SJ Web Edition
    Info: Processing started: Thu May 17 12:11:06 2018
Info: Command: quartus_sta DTMF -c DSP
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DSP.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3125 -multiply_by 128 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 470.268
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   470.268               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.747               0.000 CLOCK_50 
    Info (332119):   243.803               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 472.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   472.261               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.709               0.000 CLOCK_50 
    Info (332119):   243.827               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 477.852
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   477.852               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.416               0.000 CLOCK_50 
    Info (332119):   243.921               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 902 megabytes
    Info: Processing ended: Thu May 17 12:11:17 2018
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:06


