TimeQuest Timing Analyzer report for M6800_MIKBUG
Fri Jun 25 16:53:57 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClock'
 12. Slow Model Setup: 'i_CLOCK_50'
 13. Slow Model Hold: 'w_cpuClock'
 14. Slow Model Hold: 'i_CLOCK_50'
 15. Slow Model Recovery: 'i_CLOCK_50'
 16. Slow Model Recovery: 'w_cpuClock'
 17. Slow Model Removal: 'w_cpuClock'
 18. Slow Model Removal: 'i_CLOCK_50'
 19. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 20. Slow Model Minimum Pulse Width: 'w_cpuClock'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'w_cpuClock'
 35. Fast Model Setup: 'i_CLOCK_50'
 36. Fast Model Hold: 'i_CLOCK_50'
 37. Fast Model Hold: 'w_cpuClock'
 38. Fast Model Recovery: 'i_CLOCK_50'
 39. Fast Model Recovery: 'w_cpuClock'
 40. Fast Model Removal: 'w_cpuClock'
 41. Fast Model Removal: 'i_CLOCK_50'
 42. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'w_cpuClock'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; i_CLOCK_50 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 } ;
; w_cpuClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 42.9 MHz  ; 42.9 MHz        ; w_cpuClock ;      ;
; 53.54 MHz ; 53.54 MHz       ; i_CLOCK_50 ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; w_cpuClock ; -18.522 ; -2395.466     ;
; i_CLOCK_50 ; -17.677 ; -7477.565     ;
+------------+---------+---------------+


+-------------------------------------+
; Slow Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; -2.183 ; -20.767       ;
; i_CLOCK_50 ; -0.026 ; -0.026        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -3.669 ; -160.923      ;
; w_cpuClock ; 0.791  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Removal Summary          ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; -0.177 ; -1.050        ;
; i_CLOCK_50 ; 2.377  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; i_CLOCK_50 ; -2.567 ; -2789.777        ;
; w_cpuClock ; -0.742 ; -360.612         ;
+------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClock'                                                                                                         ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -18.522 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.005     ; 19.557     ;
; -18.519 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.005     ; 19.554     ;
; -18.459 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.005     ; 19.494     ;
; -18.416 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.930     ; 17.526     ;
; -18.413 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.930     ; 17.523     ;
; -18.353 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.930     ; 17.463     ;
; -18.303 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.952     ; 17.391     ;
; -18.300 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.952     ; 17.388     ;
; -18.268 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.005     ; 19.303     ;
; -18.240 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.952     ; 17.328     ;
; -18.183 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.947      ; 21.170     ;
; -18.162 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.930     ; 17.272     ;
; -18.077 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 19.139     ;
; -18.049 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.952     ; 17.137     ;
; -18.020 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.947      ; 21.007     ;
; -17.988 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.560      ; 20.588     ;
; -17.964 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.000      ; 19.004     ;
; -17.946 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.560      ; 20.546     ;
; -17.928 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.005      ; 18.973     ;
; -17.914 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 18.976     ;
; -17.882 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.365     ; 18.557     ;
; -17.840 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.365     ; 18.515     ;
; -17.822 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.387     ; 16.475     ;
; -17.822 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.920     ; 16.942     ;
; -17.810 ; cpu68:cpu1|state.mul0_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.560      ; 20.410     ;
; -17.801 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.000      ; 18.841     ;
; -17.790 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.387     ; 16.443     ;
; -17.788 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.027     ; 18.801     ;
; -17.777 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.942     ; 16.875     ;
; -17.769 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.387     ; 18.422     ;
; -17.739 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.009     ; 18.770     ;
; -17.727 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.387     ; 18.380     ;
; -17.718 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.387     ; 16.371     ;
; -17.706 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.003     ; 18.743     ;
; -17.704 ; cpu68:cpu1|state.mul0_state        ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.365     ; 18.379     ;
; -17.703 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.005      ; 18.748     ;
; -17.703 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.003     ; 18.740     ;
; -17.702 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.027     ; 18.715     ;
; -17.699 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.005      ; 18.744     ;
; -17.685 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.931     ; 16.794     ;
; -17.653 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.931     ; 16.762     ;
; -17.653 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.009     ; 18.684     ;
; -17.643 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.003     ; 18.680     ;
; -17.640 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.377     ; 16.303     ;
; -17.633 ; cpu68:cpu1|state.mul2_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.560      ; 20.233     ;
; -17.631 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.001      ; 18.672     ;
; -17.616 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.027     ; 18.629     ;
; -17.597 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.920     ; 16.717     ;
; -17.593 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.920     ; 16.713     ;
; -17.591 ; cpu68:cpu1|state.mul0_state        ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.387     ; 18.244     ;
; -17.582 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.021     ; 18.601     ;
; -17.581 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.931     ; 16.690     ;
; -17.580 ; cpu68:cpu1|state.reset_state       ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.592      ; 20.212     ;
; -17.567 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.009     ; 18.598     ;
; -17.556 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.620     ; 16.976     ;
; -17.552 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.942     ; 16.650     ;
; -17.548 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.942     ; 16.646     ;
; -17.530 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.027     ; 18.543     ;
; -17.527 ; cpu68:cpu1|state.mul2_state        ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.365     ; 18.202     ;
; -17.525 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.924     ; 16.641     ;
; -17.524 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.620     ; 16.944     ;
; -17.503 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.921     ; 16.622     ;
; -17.496 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.021     ; 18.515     ;
; -17.481 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.009     ; 18.512     ;
; -17.480 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.946     ; 16.574     ;
; -17.474 ; cpu68:cpu1|state.reset_state       ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.333     ; 18.181     ;
; -17.466 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.387     ; 16.119     ;
; -17.457 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.387     ; 16.110     ;
; -17.454 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.435     ; 18.059     ;
; -17.452 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.620     ; 16.872     ;
; -17.452 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.003     ; 18.489     ;
; -17.444 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.027     ; 18.457     ;
; -17.436 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.027     ; 18.449     ;
; -17.431 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.930     ; 16.541     ;
; -17.415 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.377     ; 16.078     ;
; -17.414 ; cpu68:cpu1|state.mul2_state        ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.387     ; 18.067     ;
; -17.411 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.377     ; 16.074     ;
; -17.410 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.021     ; 18.429     ;
; -17.399 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.930     ; 16.509     ;
; -17.397 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.435     ; 18.002     ;
; -17.395 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.009     ; 18.426     ;
; -17.394 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.387     ; 16.047     ;
; -17.375 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.387     ; 16.028     ;
; -17.374 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.610     ; 16.804     ;
; -17.367 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.949      ; 20.356     ;
; -17.365 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.822     ; 17.583     ;
; -17.363 ; cpu68:cpu1|state.write16_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.011     ; 18.392     ;
; -17.361 ; cpu68:cpu1|state.reset_state       ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.355     ; 18.046     ;
; -17.358 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.027     ; 18.371     ;
; -17.357 ; cpu68:cpu1|state.int_accb_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.004      ; 18.401     ;
; -17.355 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.009     ; 18.386     ;
; -17.350 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.282      ; 18.672     ;
; -17.350 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.027     ; 18.363     ;
; -17.346 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.931     ; 16.455     ;
; -17.343 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.381     ; 16.002     ;
; -17.332 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.931     ; 16.441     ;
; -17.330 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.021     ; 18.349     ;
; -17.327 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.930     ; 16.437     ;
; -17.324 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.021     ; 18.343     ;
; -17.323 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.822     ; 17.541     ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.677 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.766     ;
; -17.641 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.748     ;
; -17.536 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.625     ;
; -17.525 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.600     ;
; -17.519 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.608     ;
; -17.489 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.582     ;
; -17.488 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.527     ;
; -17.483 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.590     ;
; -17.478 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.585     ;
; -17.474 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.513     ;
; -17.470 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.509     ;
; -17.467 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.506     ;
; -17.442 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.549     ;
; -17.415 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 18.510     ;
; -17.388 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.477     ;
; -17.384 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.459     ;
; -17.381 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.422     ;
; -17.378 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.467     ;
; -17.367 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.408     ;
; -17.363 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.404     ;
; -17.360 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.401     ;
; -17.352 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.459     ;
; -17.345 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.384     ;
; -17.334 ; SBCTextDisplayRGB:vdu|startAddr[8]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.373     ;
; -17.331 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.370     ;
; -17.327 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.402     ;
; -17.327 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.366     ;
; -17.326 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.419     ;
; -17.324 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.363     ;
; -17.320 ; SBCTextDisplayRGB:vdu|startAddr[8]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.359     ;
; -17.320 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.427     ;
; -17.316 ; SBCTextDisplayRGB:vdu|startAddr[8]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.355     ;
; -17.313 ; SBCTextDisplayRGB:vdu|startAddr[8]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.352     ;
; -17.299 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.340     ;
; -17.291 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.372     ;
; -17.291 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.384     ;
; -17.290 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.383     ;
; -17.287 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.394     ;
; -17.285 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.326     ;
; -17.284 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.391     ;
; -17.281 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.322     ;
; -17.278 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.319     ;
; -17.270 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 18.373     ;
; -17.269 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 18.374     ;
; -17.263 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.344     ;
; -17.262 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.143      ; 18.359     ;
; -17.259 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.298     ;
; -17.257 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.350     ;
; -17.257 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 18.352     ;
; -17.255 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.145      ; 18.354     ;
; -17.251 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.326     ;
; -17.247 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.336     ;
; -17.245 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.334     ;
; -17.245 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.320     ;
; -17.245 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.284     ;
; -17.243 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.332     ;
; -17.241 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.280     ;
; -17.238 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 18.277     ;
; -17.234 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.167      ; 18.355     ;
; -17.233 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.169      ; 18.356     ;
; -17.229 ; SBCTextDisplayRGB:vdu|cursorVert[4]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.336     ;
; -17.226 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.161      ; 18.341     ;
; -17.221 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.157      ; 18.332     ;
; -17.215 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.308     ;
; -17.209 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.316     ;
; -17.209 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.302     ;
; -17.207 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.314     ;
; -17.201 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.290     ;
; -17.197 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 18.302     ;
; -17.189 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.296     ;
; -17.186 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.261     ;
; -17.178 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.253     ;
; -17.165 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.272     ;
; -17.161 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.169      ; 18.284     ;
; -17.153 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.260     ;
; -17.150 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.231     ;
; -17.145 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.186     ;
; -17.142 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.235     ;
; -17.135 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.228     ;
; -17.131 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.172     ;
; -17.129 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.236     ;
; -17.129 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 18.232     ;
; -17.128 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 18.233     ;
; -17.128 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.221     ;
; -17.127 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.168     ;
; -17.126 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 18.221     ;
; -17.124 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.087      ; 18.165     ;
; -17.121 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.143      ; 18.218     ;
; -17.116 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.197     ;
; -17.116 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.209     ;
; -17.112 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.143      ; 18.209     ;
; -17.110 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.185     ;
; -17.105 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.198     ;
; -17.104 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.193     ;
; -17.104 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.179     ;
; -17.102 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.135      ; 18.191     ;
; -17.092 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 18.185     ;
; -17.092 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.145      ; 18.191     ;
; -17.091 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 18.116     ;
; -17.090 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 18.115     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClock'                                                                                                                                ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.183 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.740      ; 1.363      ;
; -1.997 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.763      ; 1.572      ;
; -1.624 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.987      ; 1.669      ;
; -1.375 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.987      ; 1.918      ;
; -1.225 ; SBCTextDisplayRGB:vdu|kbBuffer~49    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.051      ;
; -1.213 ; SBCTextDisplayRGB:vdu|kbBuffer~52    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.063      ;
; -1.205 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.072      ;
; -1.196 ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.080      ;
; -1.192 ; SBCTextDisplayRGB:vdu|kbBuffer~47    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.084      ;
; -1.189 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.087      ;
; -1.098 ; SBCTextDisplayRGB:vdu|kbBuffer~35    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.179      ;
; -1.077 ; SBCTextDisplayRGB:vdu|kbBuffer~48    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.986      ; 2.215      ;
; -1.025 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.252      ;
; -0.945 ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.331      ;
; -0.862 ; SBCTextDisplayRGB:vdu|kbBuffer~28    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.415      ;
; -0.831 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.986      ; 2.461      ;
; -0.757 ; SBCTextDisplayRGB:vdu|kbBuffer~37    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.520      ;
; -0.751 ; bufferedUART:acia|rxBuffer~135       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.892      ; 2.447      ;
; -0.741 ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.536      ;
; -0.734 ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.543      ;
; -0.729 ; SBCTextDisplayRGB:vdu|kbBuffer~46    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.547      ;
; -0.615 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.962      ; 2.653      ;
; -0.533 ; SBCTextDisplayRGB:vdu|kbBuffer~25    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.744      ;
; -0.525 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.890      ; 2.671      ;
; -0.525 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.890      ; 2.671      ;
; -0.525 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.890      ; 2.671      ;
; -0.525 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.890      ; 2.671      ;
; -0.525 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.890      ; 2.671      ;
; -0.525 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.890      ; 2.671      ;
; -0.525 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.890      ; 2.671      ;
; -0.516 ; bufferedUART:acia|rxBuffer~133       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.892      ; 2.682      ;
; -0.504 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.973      ; 2.775      ;
; -0.502 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.973      ; 2.777      ;
; -0.501 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.775      ;
; -0.474 ; SBCTextDisplayRGB:vdu|kbBuffer~51    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.802      ;
; -0.471 ; SBCTextDisplayRGB:vdu|kbBuffer~61    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.805      ;
; -0.409 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.973      ; 2.870      ;
; -0.359 ; SBCTextDisplayRGB:vdu|kbBuffer~29    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.918      ;
; -0.357 ; SBCTextDisplayRGB:vdu|kbBuffer~56    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.919      ;
; -0.347 ; SBCTextDisplayRGB:vdu|kbBuffer~20    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.987      ; 2.946      ;
; -0.327 ; SBCTextDisplayRGB:vdu|kbBuffer~58    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.949      ;
; -0.321 ; SBCTextDisplayRGB:vdu|kbBuffer~54    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.955      ;
; -0.319 ; SBCTextDisplayRGB:vdu|kbBuffer~18    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 2.958      ;
; -0.318 ; bufferedUART:acia|rxBuffer~74        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.886      ; 2.874      ;
; -0.310 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 2.966      ;
; -0.278 ; bufferedUART:acia|rxBuffer~108       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.886      ; 2.914      ;
; -0.229 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.976      ; 3.053      ;
; -0.219 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.957      ; 3.044      ;
; -0.185 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.758      ; 3.379      ;
; -0.185 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.758      ; 3.379      ;
; -0.185 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.758      ; 3.379      ;
; -0.185 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.758      ; 3.379      ;
; -0.185 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.758      ; 3.379      ;
; -0.185 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.758      ; 3.379      ;
; -0.185 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.758      ; 3.379      ;
; -0.185 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.758      ; 3.379      ;
; -0.145 ; SBCTextDisplayRGB:vdu|kbBuffer~22    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 3.132      ;
; -0.129 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.661      ; 4.838      ;
; -0.118 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.908      ; 3.096      ;
; -0.112 ; bufferedUART:acia|rxBuffer~124       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.876      ; 3.070      ;
; -0.111 ; SBCTextDisplayRGB:vdu|kbBuffer~42    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 3.165      ;
; -0.104 ; bufferedUART:acia|rxBuffer~70        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.904      ; 3.106      ;
; -0.104 ; SBCTextDisplayRGB:vdu|kbBuffer~13    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.987      ; 3.189      ;
; -0.090 ; SBCTextDisplayRGB:vdu|kbBuffer~30    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 3.187      ;
; -0.086 ; SBCTextDisplayRGB:vdu|kbBuffer~44    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 3.190      ;
; -0.085 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.973      ; 3.194      ;
; -0.081 ; bufferedUART:acia|rxBuffer~104       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.886      ; 3.111      ;
; -0.072 ; SBCTextDisplayRGB:vdu|kbBuffer~11    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 3.205      ;
; -0.071 ; SBCTextDisplayRGB:vdu|kbBuffer~38    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 3.206      ;
; -0.070 ; SBCTextDisplayRGB:vdu|kbBuffer~40    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 3.206      ;
; -0.067 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 3.210      ;
; -0.061 ; SBCTextDisplayRGB:vdu|kbBuffer~60    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 3.215      ;
; -0.040 ; bufferedUART:acia|rxBuffer~44        ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.890      ; 3.156      ;
; -0.023 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.957      ; 3.240      ;
; -0.020 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.957      ; 3.243      ;
; 0.047  ; bufferedUART:acia|rxBuffer~102       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.904      ; 3.257      ;
; 0.049  ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[5]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.946      ; 2.301      ;
; 0.055  ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.661      ; 5.022      ;
; 0.064  ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.661      ; 5.031      ;
; 0.070  ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.661      ; 5.037      ;
; 0.074  ; SBCTextDisplayRGB:vdu|kbBuffer~59    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 3.350      ;
; 0.099  ; SBCTextDisplayRGB:vdu|kbBuffer~15    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 3.376      ;
; 0.110  ; SBCTextDisplayRGB:vdu|kbBuffer~57    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 3.386      ;
; 0.127  ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.661      ; 5.094      ;
; 0.131  ; SBCTextDisplayRGB:vdu|kbBuffer~23    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 3.408      ;
; 0.138  ; bufferedUART:acia|rxBuffer~126       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.891      ; 3.335      ;
; 0.139  ; cpu68:cpu1|state.read8_state         ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.664      ; 5.109      ;
; 0.141  ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.960      ; 3.407      ;
; 0.141  ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.960      ; 3.407      ;
; 0.141  ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.960      ; 3.407      ;
; 0.141  ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.960      ; 3.407      ;
; 0.141  ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.960      ; 3.407      ;
; 0.141  ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.960      ; 3.407      ;
; 0.142  ; SBCTextDisplayRGB:vdu|kbBuffer~19    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.971      ; 3.419      ;
; 0.142  ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.661      ; 5.109      ;
; 0.145  ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.661      ; 5.112      ;
; 0.152  ; SBCTextDisplayRGB:vdu|kbBuffer~53    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.970      ; 3.428      ;
; 0.153  ; bufferedUART:acia|rxBuffer~77        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.890      ; 3.349      ;
; 0.163  ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[7]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.942      ; 2.411      ;
; 0.163  ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[6]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.942      ; 2.411      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                        ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.026 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.749      ; 3.333      ;
; 0.366  ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.724      ;
; 0.372  ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.730      ;
; 0.474  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.749      ; 3.333      ;
; 0.499  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|pixelCount[0]       ; SBCTextDisplayRGB:vdu|pixelCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.615  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.973      ;
; 0.618  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.755      ; 3.983      ;
; 0.618  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.755      ; 3.983      ;
; 0.618  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.755      ; 3.983      ;
; 0.626  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.751      ; 3.987      ;
; 0.626  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.751      ; 3.987      ;
; 0.626  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.751      ; 3.987      ;
; 0.626  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.751      ; 3.987      ;
; 0.627  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.754      ; 3.991      ;
; 0.646  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.755      ; 4.011      ;
; 0.646  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.755      ; 4.011      ;
; 0.646  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.755      ; 4.011      ;
; 0.646  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.755      ; 4.011      ;
; 0.646  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.755      ; 4.011      ;
; 0.672  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.756      ; 4.038      ;
; 0.691  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.745      ; 4.046      ;
; 0.746  ; bufferedUART:acia|txBuffer[6]             ; bufferedUART:acia|txBuffer[5]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.052      ;
; 0.746  ; bufferedUART:acia|txBuffer[5]             ; bufferedUART:acia|txBuffer[4]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.052      ;
; 0.749  ; bufferedUART:acia|rxInPointer[5]          ; bufferedUART:acia|rxInPointer[5]          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.055      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.669 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.039     ; 3.670      ;
; -3.556 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.040     ; 3.556      ;
; -3.419 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.026     ; 3.433      ;
; -3.401 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.034     ; 3.407      ;
; -3.390 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.024     ; 3.406      ;
; -3.385 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.026     ; 3.399      ;
; -3.382 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.032     ; 3.390      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.033     ; 3.381      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.033     ; 3.381      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.033     ; 3.381      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.057     ; 3.357      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.057     ; 3.357      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.033     ; 3.381      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.033     ; 3.381      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.033     ; 3.381      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.033     ; 3.381      ;
; -3.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.033     ; 3.381      ;
; -3.369 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.037     ; 3.372      ;
; -3.369 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.037     ; 3.372      ;
; -3.369 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.037     ; 3.372      ;
; -3.369 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.037     ; 3.372      ;
; -3.311 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.025     ; 3.326      ;
; -3.311 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.025     ; 3.326      ;
; -3.293 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.043     ; 3.290      ;
; -3.238 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.070     ; 3.208      ;
; -3.238 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.070     ; 3.208      ;
; -3.201 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.053     ; 3.188      ;
; -3.201 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.053     ; 3.188      ;
; -2.442 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.071     ; 2.411      ;
; -2.442 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.071     ; 2.411      ;
; -2.442 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.071     ; 2.411      ;
; -2.442 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.071     ; 2.411      ;
; -1.957 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 3.006      ;
; -1.957 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 3.006      ;
; -1.957 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 3.006      ;
; -1.957 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 3.006      ;
; -1.744 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.798      ;
; -1.744 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.798      ;
; -1.744 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.798      ;
; -1.744 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.798      ;
; -1.744 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.798      ;
; -1.744 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.798      ;
; -1.721 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 2.753      ;
; -1.721 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 2.753      ;
; -1.721 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 2.753      ;
; -1.721 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 2.753      ;
; -1.721 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 2.753      ;
; -1.721 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 2.753      ;
; -1.696 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.731      ;
; -1.696 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.731      ;
; -1.696 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.731      ;
; -1.696 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.731      ;
; -1.696 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.731      ;
; -1.696 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.731      ;
; -1.696 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.731      ;
; -1.649 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.698      ;
; -1.649 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.698      ;
; -1.649 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.698      ;
; -1.649 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.698      ;
; -1.643 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.692      ;
; -1.643 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.692      ;
; -1.643 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.692      ;
; -1.643 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.692      ;
; -1.643 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.692      ;
; -1.643 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 2.692      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.791 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.903      ; 3.152      ;
; 0.791 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.903      ; 3.152      ;
; 0.791 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.903      ; 3.152      ;
; 0.791 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.903      ; 3.152      ;
; 0.791 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.903      ; 3.152      ;
; 0.791 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.903      ; 3.152      ;
; 0.911 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.976      ; 3.105      ;
; 0.911 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.976      ; 3.105      ;
; 0.911 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.976      ; 3.105      ;
; 0.911 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.976      ; 3.105      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClock'                                                                                                                         ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.177 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.976      ; 3.105      ;
; -0.177 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.976      ; 3.105      ;
; -0.177 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.976      ; 3.105      ;
; -0.177 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.976      ; 3.105      ;
; -0.057 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.903      ; 3.152      ;
; -0.057 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.903      ; 3.152      ;
; -0.057 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.903      ; 3.152      ;
; -0.057 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.903      ; 3.152      ;
; -0.057 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.903      ; 3.152      ;
; -0.057 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.903      ; 3.152      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.377 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.692      ;
; 2.377 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.692      ;
; 2.377 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.692      ;
; 2.377 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.692      ;
; 2.377 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.692      ;
; 2.377 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.692      ;
; 2.383 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.698      ;
; 2.383 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.698      ;
; 2.383 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.698      ;
; 2.383 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 2.698      ;
; 2.430 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.731      ;
; 2.430 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.731      ;
; 2.430 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.731      ;
; 2.430 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.731      ;
; 2.430 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.731      ;
; 2.430 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.731      ;
; 2.430 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.731      ;
; 2.455 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 2.753      ;
; 2.455 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 2.753      ;
; 2.455 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 2.753      ;
; 2.455 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 2.753      ;
; 2.455 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 2.753      ;
; 2.455 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 2.753      ;
; 2.478 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.798      ;
; 2.478 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.798      ;
; 2.478 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.798      ;
; 2.478 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.798      ;
; 2.478 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.798      ;
; 2.478 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.798      ;
; 2.691 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 3.006      ;
; 2.691 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 3.006      ;
; 2.691 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 3.006      ;
; 2.691 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 3.006      ;
; 3.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.071     ; 2.411      ;
; 3.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.071     ; 2.411      ;
; 3.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.071     ; 2.411      ;
; 3.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.071     ; 2.411      ;
; 3.935 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.053     ; 3.188      ;
; 3.935 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.053     ; 3.188      ;
; 3.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.070     ; 3.208      ;
; 3.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.070     ; 3.208      ;
; 4.027 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.043     ; 3.290      ;
; 4.045 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.025     ; 3.326      ;
; 4.045 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.025     ; 3.326      ;
; 4.103 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.037     ; 3.372      ;
; 4.103 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.037     ; 3.372      ;
; 4.103 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.037     ; 3.372      ;
; 4.103 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.037     ; 3.372      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.033     ; 3.381      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.033     ; 3.381      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.033     ; 3.381      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.057     ; 3.357      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.057     ; 3.357      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.033     ; 3.381      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.033     ; 3.381      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.033     ; 3.381      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.033     ; 3.381      ;
; 4.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.033     ; 3.381      ;
; 4.116 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.032     ; 3.390      ;
; 4.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.026     ; 3.399      ;
; 4.124 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.024     ; 3.406      ;
; 4.135 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.034     ; 3.407      ;
; 4.153 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.026     ; 3.433      ;
; 4.290 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.040     ; 3.556      ;
; 4.403 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.039     ; 3.670      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClock'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 8.259  ; 8.259  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 8.259  ; 8.259  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 7.527  ; 7.527  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.230  ; 7.230  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 4.090  ; 4.090  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 3.127  ; 3.127  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 17.962 ; 17.962 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 17.962 ; 17.962 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.407 ; 11.407 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 10.615 ; 10.615 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 11.407 ; 11.407 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.143 ; 11.143 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.613 ; 10.613 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.321 ; 11.321 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 9.812  ; 9.812  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 9.984  ; 9.984  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 9.537  ; 9.537  ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -7.519 ; -7.519 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -7.519 ; -7.519 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -5.039 ; -5.039 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -4.623 ; -4.623 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -3.824 ; -3.824 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -2.861 ; -2.861 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -9.637 ; -9.637 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -9.637 ; -9.637 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -4.579 ; -4.579 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -5.088 ; -5.088 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -6.759 ; -6.759 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -5.805 ; -5.805 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -5.829 ; -5.829 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -5.617 ; -5.617 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -4.872 ; -4.872 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -5.847 ; -5.847 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -4.579 ; -4.579 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 10.837 ; 10.837 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 9.463  ; 9.463  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 10.503 ; 10.503 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 10.084 ; 10.084 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 9.418  ; 9.418  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 9.619  ; 9.619  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 10.359 ; 10.359 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 9.613  ; 9.613  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 10.837 ; 10.837 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 7.528  ; 7.528  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 7.603  ; 7.603  ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 8.603  ; 8.603  ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 9.825  ; 9.825  ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 9.397  ; 9.397  ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 9.300  ; 9.300  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.750  ; 8.750  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.825  ; 8.825  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 7.684  ; 7.684  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 8.282  ; 8.282  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.358  ; 8.358  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.073  ; 8.073  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 8.757  ; 8.757  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 8.351  ; 8.351  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 9.087  ; 9.087  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 8.717  ; 8.717  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 9.541  ; 9.541  ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 6.139  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 9.002  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 7.101  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 9.541  ; 9.541  ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 10.198 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 10.146 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 14.695 ; 14.695 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;        ; 6.139  ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 14.695 ; 14.695 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 13.754 ; 13.754 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 12.543 ; 12.543 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 13.650 ; 13.650 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 15.018 ; 15.018 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 14.320 ; 14.320 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 15.018 ; 15.018 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 14.728 ; 14.728 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 14.733 ; 14.733 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 14.535 ; 14.535 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 14.002 ; 14.002 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 14.402 ; 14.402 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 13.587 ; 13.587 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 13.661 ; 13.661 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 12.882 ; 12.882 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 11.697 ; 11.697 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 12.520 ; 12.520 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 12.894 ; 12.894 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 13.661 ; 13.661 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 12.880 ; 12.880 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 12.228 ; 12.228 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 12.223 ; 12.223 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 12.820 ; 12.820 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 12.805 ; 12.805 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 12.446 ; 12.446 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 12.611 ; 12.611 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 12.888 ; 12.888 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 12.781 ; 12.781 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 13.115 ; 13.115 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 13.296 ; 13.296 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 16.851 ; 16.851 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 15.839 ; 15.839 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 9.418  ; 9.418  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 9.463  ; 9.463  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 10.503 ; 10.503 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 10.084 ; 10.084 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 9.418  ; 9.418  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 9.619  ; 9.619  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 10.359 ; 10.359 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 9.613  ; 9.613  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 10.837 ; 10.837 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 7.528  ; 7.528  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 7.603  ; 7.603  ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 8.603  ; 8.603  ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 9.825  ; 9.825  ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 9.397  ; 9.397  ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 9.300  ; 9.300  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.750  ; 8.750  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.825  ; 8.825  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 7.684  ; 7.684  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 8.282  ; 8.282  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.358  ; 8.358  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.073  ; 8.073  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 8.757  ; 8.757  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 8.351  ; 8.351  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 9.087  ; 9.087  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 8.717  ; 8.717  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 6.139  ; 9.541  ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 6.139  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 9.002  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 7.101  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 9.541  ; 9.541  ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 10.198 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 10.146 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 9.198  ; 6.139  ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;        ; 6.139  ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 11.187 ; 9.002  ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 9.347  ; 7.101  ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 9.198  ; 9.198  ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 9.505  ; 9.505  ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 9.249  ; 9.249  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 9.982  ; 9.982  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 10.680 ; 10.680 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 10.390 ; 10.390 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 10.395 ; 10.395 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 10.197 ; 10.197 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 9.617  ; 9.617  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 10.064 ; 10.064 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 9.249  ; 9.249  ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 8.522  ; 8.522  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 9.279  ; 9.279  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 8.913  ; 8.913  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 9.724  ; 9.724  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 8.522  ; 8.522  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 9.521  ; 9.521  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 9.980  ; 9.980  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 10.130 ; 10.130 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 9.615  ; 9.615  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 10.071 ; 10.071 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 10.274 ; 10.274 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 9.044  ; 9.044  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 9.875  ; 9.875  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 9.823  ; 9.823  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 9.535  ; 9.535  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 9.696  ; 9.696  ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 9.151  ; 9.151  ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 10.198 ; 11.956 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 10.146 ; 12.331 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 13.506 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 14.231 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 14.591 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 14.618 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 14.618 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 14.618 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 14.221 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 13.853 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 13.506 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 7.683 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 8.408 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 8.768 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 8.795 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 8.795 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 8.795 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 8.398 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 8.030 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 7.683 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 13.506    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 14.231    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 14.591    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 14.618    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 14.618    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 14.618    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 14.221    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 13.853    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 13.506    ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 7.683     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 8.408     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 8.768     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 8.795     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 8.795     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 8.795     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 8.398     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 8.030     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 7.683     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; -5.337 ; -619.271      ;
; i_CLOCK_50 ; -4.883 ; -1826.432     ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.509 ; -7.787        ;
; w_cpuClock ; -0.377 ; -5.892        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.600 ; -17.003       ;
; w_cpuClock ; 0.535  ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast Model Removal Summary         ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; w_cpuClock ; 0.290 ; 0.000         ;
; i_CLOCK_50 ; 0.889 ; 0.000         ;
+------------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; i_CLOCK_50 ; -2.000 ; -1982.820        ;
; w_cpuClock ; -0.500 ; -243.000         ;
+------------+--------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClock'                                                                                                        ;
+--------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.337 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.946     ; 5.423      ;
; -5.333 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 5.438      ;
; -5.323 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.946     ; 5.409      ;
; -5.319 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 5.424      ;
; -5.310 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.946     ; 5.396      ;
; -5.306 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 5.411      ;
; -5.291 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.938     ; 5.385      ;
; -5.288 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.946     ; 5.374      ;
; -5.284 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 5.389      ;
; -5.243 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.919     ; 5.356      ;
; -5.230 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.861     ; 5.401      ;
; -5.222 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.853     ; 5.401      ;
; -5.221 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.938     ; 5.315      ;
; -5.217 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.861     ; 5.388      ;
; -5.210 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.861     ; 5.381      ;
; -5.173 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.940     ; 5.265      ;
; -5.173 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.919     ; 5.286      ;
; -5.170 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.938     ; 5.264      ;
; -5.164 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.094     ; 5.102      ;
; -5.160 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 5.265      ;
; -5.156 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.086     ; 5.102      ;
; -5.152 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.853     ; 5.331      ;
; -5.152 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.919     ; 5.265      ;
; -5.151 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.094     ; 5.089      ;
; -5.147 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 5.252      ;
; -5.144 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.094     ; 5.082      ;
; -5.140 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 5.245      ;
; -5.125 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.921     ; 5.236      ;
; -5.122 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.919     ; 5.235      ;
; -5.116 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.218      ;
; -5.108 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.922     ; 5.218      ;
; -5.106 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.861     ; 5.277      ;
; -5.104 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.855     ; 5.281      ;
; -5.103 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.205      ;
; -5.101 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.853     ; 5.280      ;
; -5.096 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.198      ;
; -5.091 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.193      ;
; -5.086 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.086     ; 5.032      ;
; -5.083 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.922     ; 5.193      ;
; -5.082 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.919     ; 5.195      ;
; -5.078 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.180      ;
; -5.071 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.173      ;
; -5.040 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.094     ; 4.978      ;
; -5.038 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.088     ; 4.982      ;
; -5.038 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.922     ; 5.148      ;
; -5.036 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 5.141      ;
; -5.035 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.086     ; 4.981      ;
; -5.034 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.921     ; 5.145      ;
; -5.031 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.919     ; 5.144      ;
; -5.026 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.002     ; 6.056      ;
; -5.019 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.121      ;
; -5.013 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.922     ; 5.123      ;
; -5.012 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.002     ; 6.042      ;
; -5.011 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.922     ; 5.121      ;
; -5.007 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.109      ;
; -5.006 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.108      ;
; -5.002 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.006      ; 6.040      ;
; -4.999 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.002     ; 6.029      ;
; -4.999 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.101      ;
; -4.996 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.094     ; 4.934      ;
; -4.990 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.924     ; 5.098      ;
; -4.987 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.922     ; 5.097      ;
; -4.980 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.094     ; 4.918      ;
; -4.977 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.002     ; 6.007      ;
; -4.967 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.069      ;
; -4.965 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.924     ; 5.073      ;
; -4.965 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.086     ; 4.911      ;
; -4.962 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.922     ; 5.072      ;
; -4.960 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.094     ; 4.898      ;
; -4.952 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.000      ; 5.984      ;
; -4.948 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.019      ; 5.999      ;
; -4.947 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.094     ; 4.885      ;
; -4.941 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.922     ; 5.051      ;
; -4.932 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.006      ; 5.970      ;
; -4.916 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 5.018      ;
; -4.909 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[5]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.954     ; 4.987      ;
; -4.901 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[5]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.946     ; 4.987      ;
; -4.896 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[5]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.954     ; 4.974      ;
; -4.895 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.086     ; 4.841      ;
; -4.893 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.924     ; 5.001      ;
; -4.890 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.922     ; 5.000      ;
; -4.889 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[5]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.954     ; 4.967      ;
; -4.884 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.004      ; 5.920      ;
; -4.883 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.000      ; 5.915      ;
; -4.881 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.006      ; 5.919      ;
; -4.879 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.019      ; 5.930      ;
; -4.860 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.127     ; 5.765      ;
; -4.856 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[7]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 4.961      ;
; -4.856 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.108     ; 5.780      ;
; -4.855 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[7]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 4.960      ;
; -4.852 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.085      ; 5.969      ;
; -4.847 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.088     ; 4.791      ;
; -4.847 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[7]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.919     ; 4.960      ;
; -4.844 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[4]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.086     ; 4.790      ;
; -4.842 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[7]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.927     ; 4.947      ;
; -4.839 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.127     ; 5.744      ;
; -4.835 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|sp[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.108     ; 5.759      ;
; -4.831 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[5]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.946     ; 4.917      ;
; -4.821 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.017     ; 5.836      ;
; -4.813 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[1]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.930     ; 4.915      ;
+--------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.883 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.941      ;
; -4.849 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.893      ;
; -4.841 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.899      ;
; -4.815 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.873      ;
; -4.810 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.885      ;
; -4.795 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.853      ;
; -4.795 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.844      ;
; -4.792 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.841      ;
; -4.789 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.839      ;
; -4.788 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.837      ;
; -4.787 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.831      ;
; -4.786 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.836      ;
; -4.784 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.833      ;
; -4.783 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.832      ;
; -4.782 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.832      ;
; -4.781 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.825      ;
; -4.781 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.830      ;
; -4.780 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.824      ;
; -4.780 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.824      ;
; -4.778 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.836      ;
; -4.777 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.827      ;
; -4.777 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.826      ;
; -4.776 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.837      ;
; -4.773 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.831      ;
; -4.772 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.830      ;
; -4.772 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.821      ;
; -4.770 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.845      ;
; -4.768 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.843      ;
; -4.763 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.049      ; 5.811      ;
; -4.763 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.838      ;
; -4.756 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.819      ;
; -4.754 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.804      ;
; -4.751 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.801      ;
; -4.750 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.808      ;
; -4.749 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.798      ;
; -4.747 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.797      ;
; -4.746 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.795      ;
; -4.742 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.791      ;
; -4.742 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.792      ;
; -4.739 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.799      ;
; -4.739 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 5.804      ;
; -4.739 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.783      ;
; -4.737 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.786      ;
; -4.736 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.797      ;
; -4.735 ; SBCTextDisplayRGB:vdu|startAddr[8]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.784      ;
; -4.732 ; SBCTextDisplayRGB:vdu|startAddr[8]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.781      ;
; -4.729 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.790      ;
; -4.728 ; SBCTextDisplayRGB:vdu|startAddr[8]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.777      ;
; -4.728 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.803      ;
; -4.727 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.785      ;
; -4.723 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.072      ; 5.794      ;
; -4.723 ; SBCTextDisplayRGB:vdu|startAddr[8]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.772      ;
; -4.722 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.797      ;
; -4.722 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.771      ;
; -4.721 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.796      ;
; -4.719 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.763      ;
; -4.716 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.766      ;
; -4.715 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.785      ;
; -4.715 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.049      ; 5.763      ;
; -4.714 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.775      ;
; -4.714 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.777      ;
; -4.713 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.763      ;
; -4.712 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.787      ;
; -4.712 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.756      ;
; -4.712 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.756      ;
; -4.710 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.768      ;
; -4.709 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.759      ;
; -4.707 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.768      ;
; -4.707 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.768      ;
; -4.705 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.780      ;
; -4.704 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.754      ;
; -4.704 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.762      ;
; -4.699 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.774      ;
; -4.698 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.758      ;
; -4.698 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.072      ; 5.769      ;
; -4.697 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.741      ;
; -4.695 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.049      ; 5.743      ;
; -4.694 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 5.759      ;
; -4.694 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.752      ;
; -4.692 ; SBCTextDisplayRGB:vdu|cursorVert[4]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.767      ;
; -4.690 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 5.755      ;
; -4.688 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.732      ;
; -4.682 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.740      ;
; -4.682 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.757      ;
; -4.679 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.728      ;
; -4.678 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.036      ; 5.713      ;
; -4.678 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.739      ;
; -4.677 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.752      ;
; -4.676 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.725      ;
; -4.675 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.719      ;
; -4.675 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.036      ; 5.710      ;
; -4.675 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.750      ;
; -4.674 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.735      ;
; -4.672 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.740      ;
; -4.672 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.036      ; 5.707      ;
; -4.672 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.050      ; 5.721      ;
; -4.672 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.037      ; 5.708      ;
; -4.671 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.731      ;
; -4.671 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 5.736      ;
; -4.671 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.715      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                        ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.509 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.431      ; 1.215      ;
; -0.508 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.431      ; 1.216      ;
; -0.496 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.432      ; 1.229      ;
; -0.315 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.431      ; 1.409      ;
; -0.315 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.414      ;
; -0.315 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.414      ;
; -0.315 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.414      ;
; -0.312 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.414      ;
; -0.312 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.414      ;
; -0.312 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.414      ;
; -0.312 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.414      ;
; -0.308 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.435      ; 1.420      ;
; -0.302 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.427      ;
; -0.302 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.427      ;
; -0.302 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.427      ;
; -0.302 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.427      ;
; -0.302 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.427      ;
; -0.290 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.437      ; 1.440      ;
; -0.277 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.428      ; 1.444      ;
; -0.231 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.413      ; 1.475      ;
; -0.231 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.413      ; 1.475      ;
; -0.187 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.444      ; 1.550      ;
; -0.185 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.445      ; 1.553      ;
; -0.184 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.445      ; 1.554      ;
; -0.183 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.445      ; 1.555      ;
; -0.180 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.444      ; 1.557      ;
; -0.009 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.431      ; 1.215      ;
; -0.008 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.431      ; 1.216      ;
; 0.004  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.432      ; 1.229      ;
; 0.185  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.431      ; 1.409      ;
; 0.185  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.414      ;
; 0.185  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.414      ;
; 0.185  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.414      ;
; 0.188  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.414      ;
; 0.188  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.414      ;
; 0.188  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.414      ;
; 0.188  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.414      ;
; 0.192  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.435      ; 1.420      ;
; 0.198  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.427      ;
; 0.198  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.427      ;
; 0.198  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.427      ;
; 0.198  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.427      ;
; 0.198  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.436      ; 1.427      ;
; 0.210  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.437      ; 1.440      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClock'                                                                                                                                ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.377 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.513      ;
; -0.318 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.572      ;
; -0.312 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.578      ;
; -0.311 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.579      ;
; -0.299 ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.591      ;
; -0.288 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.748      ; 0.612      ;
; -0.270 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[5]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.940      ; 0.822      ;
; -0.260 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.748      ; 0.640      ;
; -0.244 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.646      ;
; -0.240 ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.650      ;
; -0.235 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.737      ; 1.654      ;
; -0.234 ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.656      ;
; -0.233 ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.657      ;
; -0.232 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.658      ;
; -0.230 ; cpu68:cpu1|state.read8_state         ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.729      ; 1.651      ;
; -0.209 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.782      ; 1.725      ;
; -0.194 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[4]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.938      ; 0.896      ;
; -0.192 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[7]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.938      ; 0.898      ;
; -0.192 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[6]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.938      ; 0.898      ;
; -0.191 ; cpu68:cpu1|state.read16_state        ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.699      ;
; -0.182 ; cpu68:cpu1|state.pulx_hi_state       ; cpu68:cpu1|xreg[13]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.955      ; 0.925      ;
; -0.182 ; cpu68:cpu1|state.pulx_hi_state       ; cpu68:cpu1|xreg[15]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.955      ; 0.925      ;
; -0.175 ; cpu68:cpu1|state.rts_lo_state        ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.782      ; 1.759      ;
; -0.166 ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.724      ;
; -0.159 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 1.007      ; 0.500      ;
; -0.157 ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.737      ; 1.732      ;
; -0.154 ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.736      ;
; -0.152 ; cpu68:cpu1|state.rti_acca_state      ; cpu68:cpu1|acca[0]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.936      ; 0.936      ;
; -0.152 ; cpu68:cpu1|state.write8_state        ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.729      ; 1.729      ;
; -0.151 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.739      ;
; -0.149 ; SBCTextDisplayRGB:vdu|kbBuffer~49    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.732      ;
; -0.149 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.741      ;
; -0.145 ; SBCTextDisplayRGB:vdu|kbBuffer~52    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.736      ;
; -0.138 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.743      ;
; -0.134 ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.747      ;
; -0.132 ; cpu68:cpu1|state.read16_state        ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.758      ;
; -0.131 ; SBCTextDisplayRGB:vdu|kbBuffer~47    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.750      ;
; -0.131 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.750      ;
; -0.130 ; cpu68:cpu1|state.rti_ixh_state       ; cpu68:cpu1|xreg[13]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.955      ; 0.977      ;
; -0.130 ; cpu68:cpu1|state.rti_ixh_state       ; cpu68:cpu1|xreg[15]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.955      ; 0.977      ;
; -0.129 ; SBCTextDisplayRGB:vdu|kbBuffer~48    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.748      ; 0.771      ;
; -0.126 ; cpu68:cpu1|state.read16_state        ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.764      ;
; -0.125 ; cpu68:cpu1|state.read16_state        ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.765      ;
; -0.119 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 1.013      ; 0.546      ;
; -0.107 ; cpu68:cpu1|state.pula_state          ; cpu68:cpu1|acca[4]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.962      ; 1.007      ;
; -0.105 ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.776      ;
; -0.102 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.748      ; 0.798      ;
; -0.092 ; SBCTextDisplayRGB:vdu|kbBuffer~35    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.789      ;
; -0.092 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.782      ; 1.842      ;
; -0.091 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.730      ; 1.791      ;
; -0.084 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.797      ;
; -0.078 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|controlReg[7]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.730      ; 1.804      ;
; -0.074 ; cpu68:cpu1|state.rti_acca_state      ; cpu68:cpu1|acca[1]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.936      ; 1.014      ;
; -0.074 ; cpu68:cpu1|state.rti_acca_state      ; cpu68:cpu1|acca[3]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.936      ; 1.014      ;
; -0.071 ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.819      ;
; -0.070 ; SBCTextDisplayRGB:vdu|kbBuffer~28    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.811      ;
; -0.059 ; cpu68:cpu1|state.read8_state         ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.729      ; 1.822      ;
; -0.058 ; cpu68:cpu1|state.read16_state        ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.832      ;
; -0.058 ; cpu68:cpu1|state.rts_lo_state        ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.782      ; 1.876      ;
; -0.054 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.774      ; 1.872      ;
; -0.054 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|controlReg[7]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.774      ; 1.872      ;
; -0.054 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|controlReg[6]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.774      ; 1.872      ;
; -0.053 ; cpu68:cpu1|state.read8_state         ; bufferedUART:acia|controlReg[6]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.730      ; 1.829      ;
; -0.049 ; cpu68:cpu1|state.read16_state        ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.737      ; 1.840      ;
; -0.046 ; cpu68:cpu1|state.read16_state        ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.738      ; 1.844      ;
; -0.044 ; cpu68:cpu1|state.read16_state        ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.729      ; 1.837      ;
; -0.042 ; cpu68:cpu1|state.jmp_state           ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.763      ; 1.873      ;
; -0.040 ; cpu68:cpu1|state.jmp_state           ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.755      ; 1.867      ;
; -0.040 ; cpu68:cpu1|state.jmp_state           ; bufferedUART:acia|controlReg[7]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.755      ; 1.867      ;
; -0.040 ; cpu68:cpu1|state.jmp_state           ; bufferedUART:acia|controlReg[6]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.755      ; 1.867      ;
; -0.031 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.773      ; 1.894      ;
; -0.031 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.773      ; 1.894      ;
; -0.031 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.773      ; 1.894      ;
; -0.031 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[1]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.946      ; 1.067      ;
; -0.029 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[3]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.946      ; 1.069      ;
; -0.028 ; cpu68:cpu1|pc[2]                     ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.625      ; 1.749      ;
; -0.025 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[2]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.946      ; 1.073      ;
; -0.018 ; cpu68:cpu1|state.pula_state          ; cpu68:cpu1|acca[6]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.962      ; 1.096      ;
; -0.018 ; cpu68:cpu1|state.pula_state          ; cpu68:cpu1|acca[2]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.962      ; 1.096      ;
; -0.017 ; cpu68:cpu1|state.pula_state          ; cpu68:cpu1|acca[5]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.962      ; 1.097      ;
; -0.017 ; cpu68:cpu1|state.int_acca_state      ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.718      ; 1.853      ;
; -0.017 ; cpu68:cpu1|state.jmp_state           ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.754      ; 1.889      ;
; -0.017 ; cpu68:cpu1|state.jmp_state           ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.754      ; 1.889      ;
; -0.017 ; cpu68:cpu1|state.jmp_state           ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.754      ; 1.889      ;
; -0.015 ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.866      ;
; -0.015 ; cpu68:cpu1|state.int_acca_state      ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.709      ; 1.846      ;
; -0.014 ; bufferedUART:acia|rxBuffer~135       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.709      ; 0.847      ;
; -0.013 ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.730      ; 1.869      ;
; -0.012 ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.869      ;
; -0.009 ; SBCTextDisplayRGB:vdu|kbBuffer~46    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.872      ;
; -0.006 ; cpu68:cpu1|state.fetch_state         ; cpu68:cpu1|op_code[0]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.946      ; 1.092      ;
; 0.000  ; cpu68:cpu1|pc[12]                    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.625      ; 1.777      ;
; 0.000  ; cpu68:cpu1|state.write8_state        ; bufferedUART:acia|controlReg[7]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.730      ; 1.882      ;
; 0.006  ; SBCTextDisplayRGB:vdu|kbBuffer~25    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.887      ;
; 0.008  ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.889      ;
; 0.009  ; SBCTextDisplayRGB:vdu|kbBuffer~37    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.890      ;
; 0.017  ; cpu68:cpu1|state.jmp_state           ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.763      ; 1.932      ;
; 0.019  ; cpu68:cpu1|state.write8_state        ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.729      ; 1.900      ;
; 0.020  ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.733      ; 0.905      ;
; 0.021  ; SBCTextDisplayRGB:vdu|kbBuffer~51    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.729      ; 0.902      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.600 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.240     ; 1.392      ;
; -0.558 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.228     ; 1.362      ;
; -0.550 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.241     ; 1.341      ;
; -0.545 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.227     ; 1.350      ;
; -0.543 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.237     ; 1.338      ;
; -0.542 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.228     ; 1.346      ;
; -0.537 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.259     ; 1.310      ;
; -0.537 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.259     ; 1.310      ;
; -0.537 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.235     ; 1.334      ;
; -0.534 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.227     ; 1.339      ;
; -0.534 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.227     ; 1.339      ;
; -0.527 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.236     ; 1.323      ;
; -0.527 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.236     ; 1.323      ;
; -0.527 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.236     ; 1.323      ;
; -0.527 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.236     ; 1.323      ;
; -0.527 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.236     ; 1.323      ;
; -0.527 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.236     ; 1.323      ;
; -0.527 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.236     ; 1.323      ;
; -0.527 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.236     ; 1.323      ;
; -0.525 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.239     ; 1.318      ;
; -0.525 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.239     ; 1.318      ;
; -0.525 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.239     ; 1.318      ;
; -0.525 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.239     ; 1.318      ;
; -0.519 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.244     ; 1.307      ;
; -0.478 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.265     ; 1.245      ;
; -0.478 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.265     ; 1.245      ;
; -0.450 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.249     ; 1.233      ;
; -0.450 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.249     ; 1.233      ;
; -0.211 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.266     ; 0.977      ;
; -0.211 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.266     ; 0.977      ;
; -0.211 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.266     ; 0.977      ;
; -0.211 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.266     ; 0.977      ;
; -0.093 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.133      ;
; -0.093 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.133      ;
; -0.093 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.133      ;
; -0.093 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.133      ;
; -0.062 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 1.108      ;
; -0.062 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 1.108      ;
; -0.062 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 1.108      ;
; -0.062 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 1.108      ;
; -0.062 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 1.108      ;
; -0.062 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 1.108      ;
; -0.057 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.087      ;
; -0.057 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.087      ;
; -0.057 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.087      ;
; -0.057 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.087      ;
; -0.057 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.087      ;
; -0.057 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 1.087      ;
; -0.037 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.069      ;
; -0.013 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 1.054      ;
; -0.013 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 1.054      ;
; -0.013 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 1.054      ;
; -0.013 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.009      ; 1.054      ;
; -0.009 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.049      ;
; -0.009 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.049      ;
; -0.009 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.049      ;
; -0.009 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.049      ;
; -0.009 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.049      ;
; -0.009 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.049      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.535 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.721      ; 1.218      ;
; 0.535 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.721      ; 1.218      ;
; 0.535 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.721      ; 1.218      ;
; 0.535 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.721      ; 1.218      ;
; 0.535 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.721      ; 1.218      ;
; 0.535 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.721      ; 1.218      ;
; 0.590 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.736      ; 1.178      ;
; 0.590 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.736      ; 1.178      ;
; 0.590 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.736      ; 1.178      ;
; 0.590 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.736      ; 1.178      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClock'                                                                                                                        ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.290 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.736      ; 1.178      ;
; 0.290 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.736      ; 1.178      ;
; 0.290 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.736      ; 1.178      ;
; 0.290 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.736      ; 1.178      ;
; 0.345 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.721      ; 1.218      ;
; 0.345 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.721      ; 1.218      ;
; 0.345 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.721      ; 1.218      ;
; 0.345 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.721      ; 1.218      ;
; 0.345 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.721      ; 1.218      ;
; 0.345 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.721      ; 1.218      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.889 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.049      ;
; 0.889 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.049      ;
; 0.889 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.049      ;
; 0.889 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.049      ;
; 0.889 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.049      ;
; 0.889 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.049      ;
; 0.893 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 1.054      ;
; 0.893 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 1.054      ;
; 0.893 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 1.054      ;
; 0.893 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.009      ; 1.054      ;
; 0.917 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.069      ;
; 0.937 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.087      ;
; 0.937 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.087      ;
; 0.937 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.087      ;
; 0.937 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.087      ;
; 0.937 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.087      ;
; 0.937 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 1.087      ;
; 0.942 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 1.108      ;
; 0.942 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 1.108      ;
; 0.942 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 1.108      ;
; 0.942 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 1.108      ;
; 0.942 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 1.108      ;
; 0.942 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 1.108      ;
; 0.973 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.133      ;
; 0.973 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.133      ;
; 0.973 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.133      ;
; 0.973 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.133      ;
; 1.091 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.266     ; 0.977      ;
; 1.091 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.266     ; 0.977      ;
; 1.091 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.266     ; 0.977      ;
; 1.091 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.266     ; 0.977      ;
; 1.330 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.249     ; 1.233      ;
; 1.330 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.249     ; 1.233      ;
; 1.358 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.265     ; 1.245      ;
; 1.358 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.265     ; 1.245      ;
; 1.399 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.244     ; 1.307      ;
; 1.405 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.239     ; 1.318      ;
; 1.405 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.239     ; 1.318      ;
; 1.405 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.239     ; 1.318      ;
; 1.405 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.239     ; 1.318      ;
; 1.407 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.236     ; 1.323      ;
; 1.407 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.236     ; 1.323      ;
; 1.407 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.236     ; 1.323      ;
; 1.407 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.236     ; 1.323      ;
; 1.407 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.236     ; 1.323      ;
; 1.407 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.236     ; 1.323      ;
; 1.407 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.236     ; 1.323      ;
; 1.407 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.236     ; 1.323      ;
; 1.414 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.227     ; 1.339      ;
; 1.414 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.227     ; 1.339      ;
; 1.417 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.259     ; 1.310      ;
; 1.417 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.259     ; 1.310      ;
; 1.417 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.235     ; 1.334      ;
; 1.422 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.228     ; 1.346      ;
; 1.423 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.237     ; 1.338      ;
; 1.425 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.227     ; 1.350      ;
; 1.430 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.241     ; 1.341      ;
; 1.438 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.228     ; 1.362      ;
; 1.480 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.240     ; 1.392      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClock'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 3.182 ; 3.182 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 3.182 ; 3.182 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 3.147 ; 3.147 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 2.879 ; 2.879 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 1.929 ; 1.929 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 1.719 ; 1.719 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 6.635 ; 6.635 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 6.635 ; 6.635 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 4.680 ; 4.680 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 4.433 ; 4.433 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.680 ; 4.680 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.653 ; 4.653 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.407 ; 4.407 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.630 ; 4.630 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.148 ; 4.148 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.216 ; 4.216 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.060 ; 4.060 ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -2.936 ; -2.936 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -2.936 ; -2.936 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.246 ; -2.246 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.057 ; -2.057 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -1.809 ; -1.809 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -1.599 ; -1.599 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -3.612 ; -3.612 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -3.612 ; -3.612 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.121 ; -2.121 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.265 ; -2.265 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.790 ; -2.790 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.498 ; -2.498 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.514 ; -2.514 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.417 ; -2.417 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.183 ; -2.183 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.515 ; -2.515 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.121 ; -2.121 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 4.628 ; 4.628 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 4.085 ; 4.085 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 4.514 ; 4.514 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 4.445 ; 4.445 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 4.172 ; 4.172 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 4.240 ; 4.240 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 4.452 ; 4.452 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 4.218 ; 4.218 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 4.628 ; 4.628 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 3.457 ; 3.457 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.499 ; 3.499 ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 3.864 ; 3.864 ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 4.181 ; 4.181 ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 4.041 ; 4.041 ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 4.136 ; 4.136 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.924 ; 3.924 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.931 ; 3.931 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.576 ; 3.576 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.745 ; 3.745 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.786 ; 3.786 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.722 ; 3.722 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.910 ; 3.910 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.781 ; 3.781 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 4.007 ; 4.007 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.894 ; 3.894 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 4.096 ; 4.096 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 2.561 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 3.375 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 2.826 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 4.096 ; 4.096 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 3.773 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.621 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 5.323 ; 5.323 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;       ; 2.561 ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 5.323 ; 5.323 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 5.149 ; 5.149 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 4.731 ; 4.731 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 5.020 ; 5.020 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 5.651 ; 5.651 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 5.246 ; 5.246 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 5.651 ; 5.651 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 5.384 ; 5.384 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 5.415 ; 5.415 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 5.322 ; 5.322 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 5.272 ; 5.272 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 5.290 ; 5.290 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 5.120 ; 5.120 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 4.971 ; 4.971 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 4.787 ; 4.787 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 4.383 ; 4.383 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 4.655 ; 4.655 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 4.755 ; 4.755 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 4.971 ; 4.971 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 4.767 ; 4.767 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.550 ; 4.550 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.552 ; 4.552 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 4.731 ; 4.731 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 4.718 ; 4.718 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 4.672 ; 4.672 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.694 ; 4.694 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 4.735 ; 4.735 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 4.683 ; 4.683 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 4.838 ; 4.838 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 4.924 ; 4.924 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 6.096 ; 6.096 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 5.569 ; 5.569 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 4.085 ; 4.085 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 4.085 ; 4.085 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 4.514 ; 4.514 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 4.445 ; 4.445 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 4.172 ; 4.172 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 4.240 ; 4.240 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 4.452 ; 4.452 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 4.218 ; 4.218 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 4.628 ; 4.628 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 3.457 ; 3.457 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.499 ; 3.499 ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 3.864 ; 3.864 ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 4.181 ; 4.181 ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 4.041 ; 4.041 ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 4.136 ; 4.136 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.924 ; 3.924 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.931 ; 3.931 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.576 ; 3.576 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.745 ; 3.745 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.786 ; 3.786 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.722 ; 3.722 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.910 ; 3.910 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.781 ; 3.781 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 4.007 ; 4.007 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.894 ; 3.894 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 2.561 ; 4.096 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 2.561 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 3.375 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 2.826 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 4.096 ; 4.096 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 3.773 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.621 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 3.657 ; 2.561 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;       ; 2.561 ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 4.241 ; 3.375 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 3.732 ; 2.826 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 3.657 ; 3.657 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 3.723 ; 3.723 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 3.625 ; 3.625 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 3.805 ; 3.805 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.008 ; 4.008 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 3.943 ; 3.943 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 3.947 ; 3.947 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 3.881 ; 3.881 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 3.729 ; 3.729 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 3.849 ; 3.849 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 3.625 ; 3.625 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.386 ; 3.386 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 3.644 ; 3.644 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.523 ; 3.523 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.787 ; 3.787 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 3.386 ; 3.386 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 3.688 ; 3.688 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 3.837 ; 3.837 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 3.869 ; 3.869 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 3.783 ; 3.783 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 3.898 ; 3.898 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.918 ; 3.918 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 3.644 ; 3.644 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 3.867 ; 3.867 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 3.768 ; 3.768 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.648 ; 3.648 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 3.797 ; 3.797 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 3.627 ; 3.627 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 3.773 ; 4.511 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 3.621 ; 4.487 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 4.922 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 5.136 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 5.247 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 5.263 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 5.263 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 5.263 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 5.126 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 5.022 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.922 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 3.133 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 3.347 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 3.458 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 3.474 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 3.474 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 3.474 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 3.337 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 3.233 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 3.133 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 4.922     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 5.136     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 5.247     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 5.263     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 5.263     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 5.263     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 5.126     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 5.022     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.922     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 3.133     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 3.347     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 3.458     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 3.474     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 3.474     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 3.474     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 3.337     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 3.233     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 3.133     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -18.522   ; -2.183  ; -3.669   ; -0.177  ; -2.567              ;
;  i_CLOCK_50      ; -17.677   ; -0.509  ; -3.669   ; 0.889   ; -2.567              ;
;  w_cpuClock      ; -18.522   ; -2.183  ; 0.535    ; -0.177  ; -0.742              ;
; Design-wide TNS  ; -9873.031 ; -20.793 ; -160.923 ; -1.05   ; -3150.389           ;
;  i_CLOCK_50      ; -7477.565 ; -7.787  ; -160.923 ; 0.000   ; -2789.777           ;
;  w_cpuClock      ; -2395.466 ; -20.767 ; 0.000    ; -1.050  ; -360.612            ;
+------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 8.259  ; 8.259  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 8.259  ; 8.259  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 7.527  ; 7.527  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.230  ; 7.230  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 4.090  ; 4.090  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 3.127  ; 3.127  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 17.962 ; 17.962 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 17.962 ; 17.962 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.407 ; 11.407 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 10.615 ; 10.615 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 11.407 ; 11.407 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.143 ; 11.143 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.613 ; 10.613 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.321 ; 11.321 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 9.812  ; 9.812  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 9.984  ; 9.984  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 9.537  ; 9.537  ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -2.936 ; -2.936 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -2.936 ; -2.936 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.246 ; -2.246 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.057 ; -2.057 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -1.809 ; -1.809 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -1.599 ; -1.599 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -3.612 ; -3.612 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -3.612 ; -3.612 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.121 ; -2.121 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.265 ; -2.265 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.790 ; -2.790 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.498 ; -2.498 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.514 ; -2.514 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.417 ; -2.417 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.183 ; -2.183 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.515 ; -2.515 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.121 ; -2.121 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 10.837 ; 10.837 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 9.463  ; 9.463  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 10.503 ; 10.503 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 10.084 ; 10.084 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 9.418  ; 9.418  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 9.619  ; 9.619  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 10.359 ; 10.359 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 9.613  ; 9.613  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 10.837 ; 10.837 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 7.528  ; 7.528  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 7.603  ; 7.603  ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 8.603  ; 8.603  ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 9.825  ; 9.825  ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 9.397  ; 9.397  ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 9.300  ; 9.300  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.750  ; 8.750  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.825  ; 8.825  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 7.684  ; 7.684  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 8.282  ; 8.282  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.358  ; 8.358  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.073  ; 8.073  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 8.757  ; 8.757  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 8.351  ; 8.351  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 9.087  ; 9.087  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 8.717  ; 8.717  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 9.541  ; 9.541  ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 6.139  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 9.002  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 7.101  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 9.541  ; 9.541  ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 10.198 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 10.146 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 14.695 ; 14.695 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;        ; 6.139  ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 14.695 ; 14.695 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 13.754 ; 13.754 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 12.543 ; 12.543 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 13.650 ; 13.650 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 15.018 ; 15.018 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 14.320 ; 14.320 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 15.018 ; 15.018 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 14.728 ; 14.728 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 14.733 ; 14.733 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 14.535 ; 14.535 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 14.002 ; 14.002 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 14.402 ; 14.402 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 13.587 ; 13.587 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 13.661 ; 13.661 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 12.882 ; 12.882 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 11.697 ; 11.697 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 12.520 ; 12.520 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 12.894 ; 12.894 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 13.661 ; 13.661 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 12.880 ; 12.880 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 12.228 ; 12.228 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 12.223 ; 12.223 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 12.820 ; 12.820 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 12.805 ; 12.805 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 12.446 ; 12.446 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 12.611 ; 12.611 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 12.888 ; 12.888 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 12.781 ; 12.781 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 13.115 ; 13.115 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 13.296 ; 13.296 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 16.851 ; 16.851 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 15.839 ; 15.839 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 4.085 ; 4.085 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 4.085 ; 4.085 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 4.514 ; 4.514 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 4.445 ; 4.445 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 4.172 ; 4.172 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 4.240 ; 4.240 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 4.452 ; 4.452 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 4.218 ; 4.218 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 4.628 ; 4.628 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 3.457 ; 3.457 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.499 ; 3.499 ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 3.864 ; 3.864 ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 4.181 ; 4.181 ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 4.041 ; 4.041 ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 4.136 ; 4.136 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.924 ; 3.924 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.931 ; 3.931 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.576 ; 3.576 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.745 ; 3.745 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.786 ; 3.786 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.722 ; 3.722 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.910 ; 3.910 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.781 ; 3.781 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 4.007 ; 4.007 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.894 ; 3.894 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 2.561 ; 4.096 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 2.561 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 3.375 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 2.826 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 4.096 ; 4.096 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 3.773 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.621 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 3.657 ; 2.561 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;       ; 2.561 ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 4.241 ; 3.375 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 3.732 ; 2.826 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 3.657 ; 3.657 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 3.723 ; 3.723 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 3.625 ; 3.625 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 3.805 ; 3.805 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.008 ; 4.008 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 3.943 ; 3.943 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 3.947 ; 3.947 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 3.881 ; 3.881 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 3.729 ; 3.729 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 3.849 ; 3.849 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 3.625 ; 3.625 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.386 ; 3.386 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 3.644 ; 3.644 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.523 ; 3.523 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.787 ; 3.787 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 3.386 ; 3.386 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 3.688 ; 3.688 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 3.837 ; 3.837 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 3.869 ; 3.869 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 3.783 ; 3.783 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 3.898 ; 3.898 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.918 ; 3.918 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 3.644 ; 3.644 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 3.867 ; 3.867 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 3.768 ; 3.768 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.648 ; 3.648 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 3.797 ; 3.797 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 3.627 ; 3.627 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 3.773 ; 4.511 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 3.621 ; 4.487 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141704 ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36681    ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; w_cpuClock ; w_cpuClock ; 511      ; 1576     ; 640      ; 3086373  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141704 ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36681    ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; w_cpuClock ; w_cpuClock ; 511      ; 1576     ; 640      ; 3086373  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 362   ; 362  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 1496  ; 1496 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 25 16:53:54 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name w_cpuClock w_cpuClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.522     -2395.466 w_cpuClock 
    Info (332119):   -17.677     -7477.565 i_CLOCK_50 
Info (332146): Worst-case hold slack is -2.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.183       -20.767 w_cpuClock 
    Info (332119):    -0.026        -0.026 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -3.669
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.669      -160.923 i_CLOCK_50 
    Info (332119):     0.791         0.000 w_cpuClock 
Info (332146): Worst-case removal slack is -0.177
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.177        -1.050 w_cpuClock 
    Info (332119):     2.377         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2789.777 i_CLOCK_50 
    Info (332119):    -0.742      -360.612 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.337      -619.271 w_cpuClock 
    Info (332119):    -4.883     -1826.432 i_CLOCK_50 
Info (332146): Worst-case hold slack is -0.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.509        -7.787 i_CLOCK_50 
    Info (332119):    -0.377        -5.892 w_cpuClock 
Info (332146): Worst-case recovery slack is -0.600
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.600       -17.003 i_CLOCK_50 
    Info (332119):     0.535         0.000 w_cpuClock 
Info (332146): Worst-case removal slack is 0.290
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.290         0.000 w_cpuClock 
    Info (332119):     0.889         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1982.820 i_CLOCK_50 
    Info (332119):    -0.500      -243.000 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4571 megabytes
    Info: Processing ended: Fri Jun 25 16:53:57 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


