
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ip_rstmgr_0.1/rtl/rstmgr_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module rstmgr_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output rstmgr_reg_pkg::rstmgr_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  rstmgr_reg_pkg::rstmgr_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   import rstmgr_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int AW = 5;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  66:   );</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  72:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  73:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic [4:0] reset_info_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic [4:0] reset_info_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic reset_info_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic reset_info_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic spi_device_regen_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic spi_device_regen_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic spi_device_regen_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic usb_regen_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic usb_regen_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic usb_regen_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic rst_spi_device_n_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic rst_spi_device_n_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic rst_spi_device_n_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic rst_usb_n_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic rst_usb_n_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic rst_usb_n_we;</pre>
<pre style="margin:0; padding:0 ">  90: </pre>
<pre style="margin:0; padding:0 ">  91:   // Register instances</pre>
<pre style="margin:0; padding:0 ">  92:   // R[reset_info]: V(True)</pre>
<pre style="margin:0; padding:0 ">  93: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:     .DW    (5)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   ) u_reset_info (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:     .re     (reset_info_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:     .we     (reset_info_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:     .wd     (reset_info_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:     .d      (hw2reg.reset_info.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:     .qe     (reg2hw.reset_info.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:     .q      (reg2hw.reset_info.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:     .qs     (reset_info_qs)</pre>
<pre style="margin:0; padding:0 "> 105:   );</pre>
<pre style="margin:0; padding:0 "> 106: </pre>
<pre style="margin:0; padding:0 "> 107: </pre>
<pre style="margin:0; padding:0 "> 108:   // R[spi_device_regen]: V(False)</pre>
<pre style="margin:0; padding:0 "> 109: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   ) u_spi_device_regen (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 117: </pre>
<pre style="margin:0; padding:0 "> 118:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:     .we     (spi_device_regen_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:     .wd     (spi_device_regen_wd),</pre>
<pre style="margin:0; padding:0 "> 121: </pre>
<pre style="margin:0; padding:0 "> 122:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 125: </pre>
<pre style="margin:0; padding:0 "> 126:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 129: </pre>
<pre style="margin:0; padding:0 "> 130:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:     .qs     (spi_device_regen_qs)</pre>
<pre style="margin:0; padding:0 "> 132:   );</pre>
<pre style="margin:0; padding:0 "> 133: </pre>
<pre style="margin:0; padding:0 "> 134: </pre>
<pre style="margin:0; padding:0 "> 135:   // R[usb_regen]: V(False)</pre>
<pre style="margin:0; padding:0 "> 136: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   ) u_usb_regen (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 144: </pre>
<pre style="margin:0; padding:0 "> 145:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     .we     (usb_regen_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     .wd     (usb_regen_wd),</pre>
<pre style="margin:0; padding:0 "> 148: </pre>
<pre style="margin:0; padding:0 "> 149:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 152: </pre>
<pre style="margin:0; padding:0 "> 153:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 156: </pre>
<pre style="margin:0; padding:0 "> 157:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:     .qs     (usb_regen_qs)</pre>
<pre style="margin:0; padding:0 "> 159:   );</pre>
<pre style="margin:0; padding:0 "> 160: </pre>
<pre style="margin:0; padding:0 "> 161: </pre>
<pre style="margin:0; padding:0 "> 162:   // R[rst_spi_device_n]: V(False)</pre>
<pre style="margin:0; padding:0 "> 163: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:   ) u_rst_spi_device_n (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 171: </pre>
<pre style="margin:0; padding:0 "> 172:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:     .we     (rst_spi_device_n_we & spi_device_regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:     .wd     (rst_spi_device_n_wd),</pre>
<pre style="margin:0; padding:0 "> 175: </pre>
<pre style="margin:0; padding:0 "> 176:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 179: </pre>
<pre style="margin:0; padding:0 "> 180:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:     .q      (reg2hw.rst_spi_device_n.q ),</pre>
<pre style="margin:0; padding:0 "> 183: </pre>
<pre style="margin:0; padding:0 "> 184:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:     .qs     (rst_spi_device_n_qs)</pre>
<pre style="margin:0; padding:0 "> 186:   );</pre>
<pre style="margin:0; padding:0 "> 187: </pre>
<pre style="margin:0; padding:0 "> 188: </pre>
<pre style="margin:0; padding:0 "> 189:   // R[rst_usb_n]: V(False)</pre>
<pre style="margin:0; padding:0 "> 190: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:   ) u_rst_usb_n (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 198: </pre>
<pre style="margin:0; padding:0 "> 199:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:     .we     (rst_usb_n_we & usb_regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:     .wd     (rst_usb_n_wd),</pre>
<pre style="margin:0; padding:0 "> 202: </pre>
<pre style="margin:0; padding:0 "> 203:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 206: </pre>
<pre style="margin:0; padding:0 "> 207:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .q      (reg2hw.rst_usb_n.q ),</pre>
<pre style="margin:0; padding:0 "> 210: </pre>
<pre style="margin:0; padding:0 "> 211:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:     .qs     (rst_usb_n_qs)</pre>
<pre style="margin:0; padding:0 "> 213:   );</pre>
<pre style="margin:0; padding:0 "> 214: </pre>
<pre style="margin:0; padding:0 "> 215: </pre>
<pre style="margin:0; padding:0 "> 216: </pre>
<pre style="margin:0; padding:0 "> 217: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   logic [4:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:     addr_hit[0] = (reg_addr == RSTMGR_RESET_INFO_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:     addr_hit[1] = (reg_addr == RSTMGR_SPI_DEVICE_REGEN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:     addr_hit[2] = (reg_addr == RSTMGR_USB_REGEN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:     addr_hit[3] = (reg_addr == RSTMGR_RST_SPI_DEVICE_N_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:     addr_hit[4] = (reg_addr == RSTMGR_RST_USB_N_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 226:   end</pre>
<pre style="margin:0; padding:0 "> 227: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 229: </pre>
<pre style="margin:0; padding:0 "> 230:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:     if (addr_hit[0] && reg_we && (RSTMGR_PERMIT[0] != (RSTMGR_PERMIT[0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:     if (addr_hit[1] && reg_we && (RSTMGR_PERMIT[1] != (RSTMGR_PERMIT[1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     if (addr_hit[2] && reg_we && (RSTMGR_PERMIT[2] != (RSTMGR_PERMIT[2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:     if (addr_hit[3] && reg_we && (RSTMGR_PERMIT[3] != (RSTMGR_PERMIT[3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:     if (addr_hit[4] && reg_we && (RSTMGR_PERMIT[4] != (RSTMGR_PERMIT[4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 238:   end</pre>
<pre style="margin:0; padding:0 "> 239: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:   assign reset_info_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:   assign reset_info_wd = reg_wdata[4:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:   assign reset_info_re = addr_hit[0] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 243: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:   assign spi_device_regen_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:   assign spi_device_regen_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 246: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:   assign usb_regen_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:   assign usb_regen_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 249: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:   assign rst_spi_device_n_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:   assign rst_spi_device_n_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 252: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:   assign rst_usb_n_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:   assign rst_usb_n_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 255: </pre>
<pre style="margin:0; padding:0 "> 256:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:         reg_rdata_next[4:0] = reset_info_qs;</pre>
<pre style="margin:0; padding:0 "> 262:       end</pre>
<pre style="margin:0; padding:0 "> 263: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:         reg_rdata_next[0] = spi_device_regen_qs;</pre>
<pre style="margin:0; padding:0 "> 266:       end</pre>
<pre style="margin:0; padding:0 "> 267: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:         reg_rdata_next[0] = usb_regen_qs;</pre>
<pre style="margin:0; padding:0 "> 270:       end</pre>
<pre style="margin:0; padding:0 "> 271: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:         reg_rdata_next[0] = rst_spi_device_n_qs;</pre>
<pre style="margin:0; padding:0 "> 274:       end</pre>
<pre style="margin:0; padding:0 "> 275: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:         reg_rdata_next[0] = rst_usb_n_qs;</pre>
<pre style="margin:0; padding:0 "> 278:       end</pre>
<pre style="margin:0; padding:0 "> 279: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 282:       end</pre>
<pre style="margin:0; padding:0 "> 283:     endcase</pre>
<pre style="margin:0; padding:0 "> 284:   end</pre>
<pre style="margin:0; padding:0 "> 285: </pre>
<pre style="margin:0; padding:0 "> 286:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 287:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 "> 288:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 "> 289: </pre>
<pre style="margin:0; padding:0 "> 290:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 "> 291: </pre>
<pre style="margin:0; padding:0 "> 292:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 "> 293: </pre>
<pre style="margin:0; padding:0 "> 294:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 295:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 296:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 "> 297: </pre>
<pre style="margin:0; padding:0 "> 298: endmodule</pre>
<pre style="margin:0; padding:0 "> 299: </pre>
</body>
</html>
