TimeQuest Timing Analyzer report for Microcomputer
Sun Jan 22 21:55:36 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'cpuClock'
 14. Slow Model Hold: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'cpuClock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'cpuClock'
 31. Fast Model Setup: 'clk'
 32. Fast Model Hold: 'cpuClock'
 33. Fast Model Hold: 'clk'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'cpuClock'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; cpuClock   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 26.56 MHz ; 26.56 MHz       ; clk        ;      ;
; 48.12 MHz ; 48.12 MHz       ; cpuClock   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; cpuClock ; -19.448 ; -3722.650     ;
; clk      ; -18.328 ; -6231.972     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -2.836 ; -38.064       ;
; clk      ; 0.499  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.567 ; -2150.117          ;
; cpuClock ; -0.742 ; -507.528           ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                           ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -19.448 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.057     ; 18.431     ;
; -19.325 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.057     ; 18.308     ;
; -19.288 ; cpu09:cpu1|fic                     ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.057     ; 18.271     ;
; -19.228 ; cpu09:cpu1|md[6]                   ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.046     ; 18.222     ;
; -19.203 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.057     ; 18.186     ;
; -19.189 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.988     ; 18.241     ;
; -19.158 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 20.196     ;
; -19.135 ; cpu09:cpu1|op_code[0]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.059     ; 18.116     ;
; -19.122 ; cpu09:cpu1|md[4]                   ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.044     ; 18.118     ;
; -19.102 ; cpu09:cpu1|op_code[3]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.059     ; 18.083     ;
; -19.085 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.988     ; 18.137     ;
; -19.080 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.057     ; 18.063     ;
; -19.073 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 20.111     ;
; -19.055 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.980     ; 18.115     ;
; -19.054 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 20.092     ;
; -19.051 ; cpu09:cpu1|md[5]                   ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.046     ; 18.045     ;
; -19.043 ; cpu09:cpu1|fic                     ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.057     ; 18.026     ;
; -19.036 ; cpu09:cpu1|op_code[6]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.057     ; 18.019     ;
; -19.029 ; cpu09:cpu1|md[6]                   ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.977     ; 18.092     ;
; -19.029 ; cpu09:cpu1|fic                     ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.988     ; 18.081     ;
; -19.029 ; cpu09:cpu1|state.int_cc_state      ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.054     ; 20.015     ;
; -18.999 ; cpu09:cpu1|op_code[2]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.059     ; 17.980     ;
; -18.998 ; cpu09:cpu1|md[6]                   ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 20.047     ;
; -18.998 ; cpu09:cpu1|fic                     ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 20.036     ;
; -18.982 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.454     ;
; -18.981 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.453     ;
; -18.950 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.988     ;
; -18.932 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.980     ; 17.992     ;
; -18.923 ; cpu09:cpu1|md[4]                   ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.975     ; 17.988     ;
; -18.922 ; cpu09:cpu1|state.int_swimask_state ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.163     ; 18.799     ;
; -18.913 ; cpu09:cpu1|fic                     ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.951     ;
; -18.899 ; cpu09:cpu1|md[6]                   ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.046     ; 17.893     ;
; -18.895 ; cpu09:cpu1|op_code[0]              ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.990     ; 17.945     ;
; -18.895 ; cpu09:cpu1|fic                     ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.980     ; 17.955     ;
; -18.892 ; cpu09:cpu1|md[4]                   ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 19.943     ;
; -18.890 ; cpu09:cpu1|op_code[0]              ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.059     ; 17.871     ;
; -18.882 ; cpu09:cpu1|op_code[3]              ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.990     ; 17.932     ;
; -18.864 ; cpu09:cpu1|op_code[0]              ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.900     ;
; -18.859 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.331     ;
; -18.859 ; cpu09:cpu1|state.mulea_state       ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.178     ; 18.721     ;
; -18.858 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.330     ;
; -18.852 ; cpu09:cpu1|md[5]                   ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.977     ; 17.915     ;
; -18.851 ; cpu09:cpu1|op_code[3]              ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.887     ;
; -18.843 ; cpu09:cpu1|md[2]                   ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.480     ; 19.403     ;
; -18.822 ; cpu09:cpu1|fic                     ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.294     ;
; -18.821 ; cpu09:cpu1|md[5]                   ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 19.870     ;
; -18.821 ; cpu09:cpu1|fic                     ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.293     ;
; -18.817 ; cpu09:cpu1|op_code[5]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.057     ; 17.800     ;
; -18.816 ; cpu09:cpu1|op_code[3]              ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.059     ; 17.797     ;
; -18.809 ; cpu09:cpu1|state.int_cc_state      ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 19.864     ;
; -18.796 ; cpu09:cpu1|op_code[6]              ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.988     ; 17.848     ;
; -18.791 ; cpu09:cpu1|op_code[6]              ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.057     ; 17.774     ;
; -18.786 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.258     ;
; -18.785 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.257     ;
; -18.778 ; cpu09:cpu1|state.int_cc_state      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 2.001      ; 21.819     ;
; -18.777 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|md[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 19.811     ;
; -18.769 ; cpu09:cpu1|md[6]                   ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 19.818     ;
; -18.765 ; cpu09:cpu1|op_code[6]              ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.803     ;
; -18.760 ; cpu09:cpu1|op_code[0]              ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.796     ;
; -18.754 ; cpu09:cpu1|op_code[2]              ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.059     ; 17.735     ;
; -18.751 ; cpu09:cpu1|md[6]                   ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.969     ; 17.822     ;
; -18.747 ; cpu09:cpu1|md[5]                   ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.046     ; 17.741     ;
; -18.743 ; cpu09:cpu1|state.int_cc_state      ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.054     ; 19.729     ;
; -18.742 ; cpu09:cpu1|op_code[0]              ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.982     ; 17.800     ;
; -18.740 ; cpu09:cpu1|op_code[2]              ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.990     ; 17.790     ;
; -18.736 ; cpu09:cpu1|md[4]                   ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.044     ; 17.732     ;
; -18.735 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.587     ; 18.188     ;
; -18.729 ; cpu09:cpu1|md[3]                   ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 19.146     ;
; -18.713 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.185     ;
; -18.709 ; cpu09:cpu1|op_code[2]              ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.745     ;
; -18.702 ; cpu09:cpu1|state.int_swimask_state ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.094     ; 18.648     ;
; -18.694 ; cpu09:cpu1|state.pulu_ixl_state    ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.471     ; 19.263     ;
; -18.692 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.575     ; 18.157     ;
; -18.686 ; cpu09:cpu1|op_code[3]              ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.722     ;
; -18.680 ; cpu09:cpu1|op_code[1]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.059     ; 17.661     ;
; -18.678 ; cpu09:cpu1|md[6]                   ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.557     ; 18.161     ;
; -18.677 ; cpu09:cpu1|pre_code[2]             ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.054     ; 17.663     ;
; -18.677 ; cpu09:cpu1|md[6]                   ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.557     ; 18.160     ;
; -18.671 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|md[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 19.705     ;
; -18.671 ; cpu09:cpu1|state.int_swimask_state ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.892      ; 20.603     ;
; -18.669 ; cpu09:cpu1|op_code[0]              ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.570     ; 18.139     ;
; -18.668 ; cpu09:cpu1|op_code[0]              ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.570     ; 18.138     ;
; -18.668 ; cpu09:cpu1|op_code[3]              ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.982     ; 17.726     ;
; -18.664 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|ea[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.602     ; 18.102     ;
; -18.663 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.135     ;
; -18.662 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.134     ;
; -18.661 ; cpu09:cpu1|op_code[6]              ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.699     ;
; -18.654 ; cpu09:cpu1|op_code[4]              ; cpu09:cpu1|md[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 19.688     ;
; -18.644 ; cpu09:cpu1|pre_code[1]             ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.054     ; 17.630     ;
; -18.643 ; cpu09:cpu1|op_code[6]              ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.980     ; 17.703     ;
; -18.641 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|md[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 19.675     ;
; -18.639 ; cpu09:cpu1|state.mulea_state       ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.109     ; 18.570     ;
; -18.633 ; cpu09:cpu1|op_code[7]              ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.105     ;
; -18.626 ; cpu09:cpu1|fic                     ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.098     ;
; -18.625 ; cpu09:cpu1|fic                     ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.568     ; 18.097     ;
; -18.624 ; cpu09:cpu1|op_code[2]              ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.660     ;
; -18.623 ; cpu09:cpu1|md[2]                   ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.411     ; 19.252     ;
; -18.623 ; cpu09:cpu1|state.pulu_acca_state   ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.404     ; 19.259     ;
; -18.617 ; cpu09:cpu1|fic                     ; cpu09:cpu1|md[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 19.651     ;
; -18.617 ; cpu09:cpu1|md[5]                   ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 19.666     ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.328 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.928     ;
; -18.327 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.927     ;
; -18.325 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.929     ;
; -18.316 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.916     ;
; -18.314 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.911     ;
; -18.310 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.914     ;
; -18.300 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.904     ;
; -18.295 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.892     ;
; -18.291 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.891     ;
; -18.290 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.890     ;
; -18.288 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.892     ;
; -18.287 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.884     ;
; -18.279 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.879     ;
; -18.277 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.874     ;
; -18.273 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.877     ;
; -18.263 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.867     ;
; -18.258 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.855     ;
; -18.250 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.847     ;
; -18.240 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.840     ;
; -18.239 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.839     ;
; -18.237 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.841     ;
; -18.228 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.828     ;
; -18.226 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.823     ;
; -18.222 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.826     ;
; -18.212 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.816     ;
; -18.207 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.804     ;
; -18.199 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.796     ;
; -18.182 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.127      ; 18.763     ;
; -18.159 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.740     ;
; -18.157 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.757     ;
; -18.156 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.756     ;
; -18.154 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.758     ;
; -18.147 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.077      ; 18.678     ;
; -18.145 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.745     ;
; -18.145 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.127      ; 18.726     ;
; -18.143 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.740     ;
; -18.140 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.721     ;
; -18.139 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.743     ;
; -18.129 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.733     ;
; -18.124 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.721     ;
; -18.122 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.703     ;
; -18.117 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.698     ;
; -18.117 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.717     ;
; -18.116 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.716     ;
; -18.116 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.713     ;
; -18.114 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.718     ;
; -18.110 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.077      ; 18.641     ;
; -18.105 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.093      ; 18.652     ;
; -18.105 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.705     ;
; -18.103 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.700     ;
; -18.103 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.684     ;
; -18.099 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.703     ;
; -18.095 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.093      ; 18.642     ;
; -18.094 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.127      ; 18.675     ;
; -18.089 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.693     ;
; -18.086 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.690     ;
; -18.085 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.685     ;
; -18.084 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.096      ; 18.634     ;
; -18.084 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.681     ;
; -18.083 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.147      ; 18.684     ;
; -18.082 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.147      ; 18.683     ;
; -18.080 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.685     ;
; -18.080 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.661     ;
; -18.076 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.673     ;
; -18.071 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.147      ; 18.672     ;
; -18.071 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.652     ;
; -18.069 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.667     ;
; -18.065 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.670     ;
; -18.055 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.660     ;
; -18.052 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.633     ;
; -18.050 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.648     ;
; -18.049 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.653     ;
; -18.048 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.648     ;
; -18.042 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.640     ;
; -18.029 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.610     ;
; -18.011 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.127      ; 18.592     ;
; -17.998 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.602     ;
; -17.997 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.597     ;
; -17.988 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.569     ;
; -17.971 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.127      ; 18.552     ;
; -17.969 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.550     ;
; -17.948 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.529     ;
; -17.946 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.527     ;
; -17.937 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.128      ; 18.519     ;
; -17.929 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.510     ;
; -17.923 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.077      ; 18.454     ;
; -17.920 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.501     ;
; -17.915 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.150      ; 18.519     ;
; -17.914 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.128      ; 18.496     ;
; -17.914 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.514     ;
; -17.911 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.147      ; 18.512     ;
; -17.910 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.147      ; 18.511     ;
; -17.908 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.513     ;
; -17.906 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.487     ;
; -17.906 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.487     ;
; -17.899 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.147      ; 18.500     ;
; -17.898 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.077      ; 18.429     ;
; -17.897 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.495     ;
; -17.895 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.128      ; 18.477     ;
; -17.893 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.498     ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.836 ; SBCTextDisplayRGB:io1|kbInPointer[2]  ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 1.862      ;
; -2.628 ; SBCTextDisplayRGB:io1|kbBuffer~28     ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.394      ; 2.072      ;
; -2.621 ; SBCTextDisplayRGB:io1|kbBuffer~60     ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.387      ; 2.072      ;
; -2.610 ; SBCTextDisplayRGB:io1|kbBuffer~25     ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.389      ; 2.085      ;
; -2.593 ; SBCTextDisplayRGB:io1|kbBuffer~66     ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.381      ; 2.094      ;
; -2.572 ; SBCTextDisplayRGB:io1|kbInPointer[2]  ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 2.126      ;
; -2.567 ; SBCTextDisplayRGB:io1|kbInPointer[2]  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 2.131      ;
; -2.428 ; SBCTextDisplayRGB:io1|kbBuffer~38     ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.379      ; 2.257      ;
; -2.408 ; SBCTextDisplayRGB:io1|kbBuffer~29     ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.369      ; 2.267      ;
; -2.252 ; SBCTextDisplayRGB:io1|kbBuffer~48     ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.389      ; 2.443      ;
; -2.240 ; SBCTextDisplayRGB:io1|kbBuffer~51     ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.389      ; 2.455      ;
; -2.226 ; SBCTextDisplayRGB:io1|kbInPointer[2]  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 2.472      ;
; -2.226 ; SBCTextDisplayRGB:io1|kbInPointer[2]  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 2.472      ;
; -2.195 ; SBCTextDisplayRGB:io1|kbBuffer~27     ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.390      ; 2.501      ;
; -2.156 ; SBCTextDisplayRGB:io1|kbBuffer~42     ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.390      ; 2.540      ;
; -2.110 ; SBCTextDisplayRGB:io1|kbBuffer~30     ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.390      ; 2.586      ;
; -2.083 ; SBCTextDisplayRGB:io1|kbInPointer[1]  ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 2.615      ;
; -1.981 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.403      ; 2.728      ;
; -1.972 ; SBCTextDisplayRGB:io1|kbBuffer~43     ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.365      ; 2.699      ;
; -1.964 ; SBCTextDisplayRGB:io1|kbBuffer~63     ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 2.734      ;
; -1.890 ; SBCTextDisplayRGB:io1|kbInPointer[0]  ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 2.808      ;
; -1.832 ; SBCTextDisplayRGB:io1|kbBuffer~39     ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.385      ; 2.859      ;
; -1.819 ; SBCTextDisplayRGB:io1|kbInPointer[1]  ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 2.879      ;
; -1.814 ; SBCTextDisplayRGB:io1|kbInPointer[1]  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 2.884      ;
; -1.716 ; SBCTextDisplayRGB:io1|kbBuffer~59     ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.382      ; 2.972      ;
; -1.689 ; SBCTextDisplayRGB:io1|kbBuffer~55     ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.389      ; 3.006      ;
; -1.674 ; SBCTextDisplayRGB:io1|kbBuffer~58     ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.389      ; 3.021      ;
; -1.663 ; SBCTextDisplayRGB:io1|kbBuffer~49     ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.393      ; 3.036      ;
; -1.656 ; SBCTextDisplayRGB:io1|kbBuffer~32     ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.385      ; 3.035      ;
; -1.651 ; SBCTextDisplayRGB:io1|kbBuffer~46     ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.388      ; 3.043      ;
; -1.626 ; SBCTextDisplayRGB:io1|kbInPointer[0]  ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 3.072      ;
; -1.621 ; SBCTextDisplayRGB:io1|kbInPointer[0]  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 3.077      ;
; -1.604 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dispByteWritten  ; clk          ; cpuClock    ; -0.500       ; 3.572      ; 1.774      ;
; -1.572 ; SBCTextDisplayRGB:io1|kbBuffer~52     ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.382      ; 3.116      ;
; -1.540 ; SBCTextDisplayRGB:io1|kbBuffer~22     ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.370      ; 3.136      ;
; -1.506 ; SBCTextDisplayRGB:io1|kbBuffer~26     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.393      ; 3.193      ;
; -1.473 ; SBCTextDisplayRGB:io1|kbInPointer[1]  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 3.225      ;
; -1.473 ; SBCTextDisplayRGB:io1|kbInPointer[1]  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 3.225      ;
; -1.461 ; SBCTextDisplayRGB:io1|kbBuffer~50     ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.368      ; 3.213      ;
; -1.396 ; SBCTextDisplayRGB:io1|kbBuffer~21     ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.395      ; 3.305      ;
; -1.290 ; SBCTextDisplayRGB:io1|kbBuffer~15     ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.370      ; 3.386      ;
; -1.280 ; SBCTextDisplayRGB:io1|kbInPointer[0]  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 3.418      ;
; -1.280 ; SBCTextDisplayRGB:io1|kbInPointer[0]  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 3.418      ;
; -1.277 ; SBCTextDisplayRGB:io1|kbBuffer~56     ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.393      ; 3.422      ;
; -1.265 ; SBCTextDisplayRGB:io1|kbBuffer~18     ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.390      ; 3.431      ;
; -1.244 ; SBCTextDisplayRGB:io1|kbBuffer~34     ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.386      ; 3.448      ;
; -1.211 ; SBCTextDisplayRGB:io1|kbBuffer~64     ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.367      ; 3.462      ;
; -1.209 ; SBCTextDisplayRGB:io1|kbBuffer~65     ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.388      ; 3.485      ;
; -1.187 ; SBCTextDisplayRGB:io1|kbBuffer~35     ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.390      ; 3.509      ;
; -1.178 ; SBCTextDisplayRGB:io1|kbBuffer~17     ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.384      ; 3.512      ;
; -1.165 ; SBCTextDisplayRGB:io1|kbBuffer~45     ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.381      ; 3.522      ;
; -1.160 ; SBCTextDisplayRGB:io1|kbBuffer~37     ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.386      ; 3.532      ;
; -1.148 ; SBCTextDisplayRGB:io1|kbBuffer~14     ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.395      ; 3.553      ;
; -1.135 ; SBCTextDisplayRGB:io1|kbBuffer~41     ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.388      ; 3.559      ;
; -1.109 ; SBCTextDisplayRGB:io1|kbInPointer[2]  ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 4.386      ; 3.583      ;
; -1.054 ; SBCTextDisplayRGB:io1|kbBuffer~47     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 3.644      ;
; -1.032 ; SBCTextDisplayRGB:io1|kbBuffer~31     ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.383      ; 3.657      ;
; -1.028 ; SBCTextDisplayRGB:io1|kbBuffer~57     ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.368      ; 3.646      ;
; -1.013 ; SBCTextDisplayRGB:io1|kbBuffer~11     ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.390      ; 3.683      ;
; -0.973 ; SBCTextDisplayRGB:io1|kbBuffer~36     ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.364      ; 3.697      ;
; -0.937 ; SBCTextDisplayRGB:io1|kbBuffer~24     ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.384      ; 3.753      ;
; -0.907 ; SBCTextDisplayRGB:io1|kbBuffer~53     ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.388      ; 3.787      ;
; -0.882 ; SBCTextDisplayRGB:io1|kbBuffer~62     ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.388      ; 3.812      ;
; -0.853 ; SBCTextDisplayRGB:io1|kbBuffer~20     ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.391      ; 3.844      ;
; -0.761 ; SBCTextDisplayRGB:io1|kbBuffer~44     ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.386      ; 3.931      ;
; -0.758 ; SBCTextDisplayRGB:io1|kbBuffer~23     ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.391      ; 3.939      ;
; -0.753 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pre_code[7]                 ; cpuClock     ; cpuClock    ; 0.000        ; 2.026      ; 1.579      ;
; -0.752 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pre_code[3]                 ; cpuClock     ; cpuClock    ; 0.000        ; 2.026      ; 1.580      ;
; -0.752 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pre_code[6]                 ; cpuClock     ; cpuClock    ; 0.000        ; 2.026      ; 1.580      ;
; -0.750 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pre_code[5]                 ; cpuClock     ; cpuClock    ; 0.000        ; 2.026      ; 1.582      ;
; -0.719 ; SBCTextDisplayRGB:io1|kbBuffer~12     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.394      ; 3.981      ;
; -0.653 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 4.393      ; 4.046      ;
; -0.602 ; SBCTextDisplayRGB:io1|kbBuffer~13     ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.391      ; 4.095      ;
; -0.542 ; SBCTextDisplayRGB:io1|kbBuffer~33     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.389      ; 4.153      ;
; -0.515 ; SBCTextDisplayRGB:io1|kbBuffer~16     ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.391      ; 4.182      ;
; -0.490 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; clk          ; cpuClock    ; -0.500       ; 3.575      ; 2.891      ;
; -0.490 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; clk          ; cpuClock    ; -0.500       ; 3.575      ; 2.891      ;
; -0.490 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; clk          ; cpuClock    ; -0.500       ; 3.575      ; 2.891      ;
; -0.490 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; clk          ; cpuClock    ; -0.500       ; 3.575      ; 2.891      ;
; -0.490 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; clk          ; cpuClock    ; -0.500       ; 3.575      ; 2.891      ;
; -0.488 ; SBCTextDisplayRGB:io1|kbBuffer~54     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.392      ; 4.210      ;
; -0.484 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; clk          ; cpuClock    ; -0.500       ; 3.574      ; 2.896      ;
; -0.484 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; clk          ; cpuClock    ; -0.500       ; 3.574      ; 2.896      ;
; -0.484 ; SBCTextDisplayRGB:io1|dispByteSent    ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; clk          ; cpuClock    ; -0.500       ; 3.574      ; 2.896      ;
; -0.472 ; SBCTextDisplayRGB:io1|kbBuffer~19     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.394      ; 4.228      ;
; -0.447 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pre_code[0]                 ; cpuClock     ; cpuClock    ; 0.000        ; 2.026      ; 1.885      ;
; -0.445 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pre_code[2]                 ; cpuClock     ; cpuClock    ; 0.000        ; 2.026      ; 1.887      ;
; -0.444 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pre_code[4]                 ; cpuClock     ; cpuClock    ; 0.000        ; 2.026      ; 1.888      ;
; -0.444 ; cpu09:cpu1|state.fetch_state          ; cpu09:cpu1|pre_code[1]                 ; cpuClock     ; cpuClock    ; 0.000        ; 2.026      ; 1.888      ;
; -0.356 ; SBCTextDisplayRGB:io1|kbInPointer[1]  ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 4.386      ; 4.336      ;
; -0.163 ; SBCTextDisplayRGB:io1|kbInPointer[0]  ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 4.386      ; 4.529      ;
; -0.133 ; cpu09:cpu1|sp[15]                     ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 4.008      ; 4.181      ;
; -0.074 ; SBCTextDisplayRGB:io1|kbBuffer~61     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.391      ; 4.623      ;
; -0.017 ; SBCTextDisplayRGB:io1|kbBuffer~40     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.391      ; 4.680      ;
; 0.188  ; cpu09:cpu1|state.puls_iyh_state       ; cpu09:cpu1|yreg[13]                    ; cpuClock     ; cpuClock    ; 0.000        ; 1.980      ; 2.474      ;
; 0.406  ; cpu09:cpu1|state.jsr_state            ; cpu09:cpu1|saved_state.jmp_state       ; cpuClock     ; cpuClock    ; 0.000        ; 2.793      ; 3.505      ;
; 0.499  ; SBCTextDisplayRGB:io1|dispByteWritten ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|controlReg[6]   ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|controlReg[5]   ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[1]                      ; cpu09:cpu1|iv[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                ;
+-------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]     ; SBCTextDisplayRGB:io1|kbWriteTimer[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]     ; SBCTextDisplayRGB:io1|kbWriteTimer[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]     ; SBCTextDisplayRGB:io1|kbWriteTimer[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]     ; SBCTextDisplayRGB:io1|kbWriteTimer[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]     ; SBCTextDisplayRGB:io1|kbWriteTimer[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]     ; SBCTextDisplayRGB:io1|kbWriteTimer[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]     ; SBCTextDisplayRGB:io1|kbWriteTimer[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]     ; SBCTextDisplayRGB:io1|kbWriteTimer[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]     ; SBCTextDisplayRGB:io1|kbWriteTimer[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]     ; SBCTextDisplayRGB:io1|kbWriteTimer[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]    ; SBCTextDisplayRGB:io1|kbWriteTimer[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]    ; SBCTextDisplayRGB:io1|kbWriteTimer[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[12]    ; SBCTextDisplayRGB:io1|kbWriteTimer[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]    ; SBCTextDisplayRGB:io1|kbWriteTimer[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]    ; SBCTextDisplayRGB:io1|kbWriteTimer[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]    ; SBCTextDisplayRGB:io1|kbWriteTimer[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[16]    ; SBCTextDisplayRGB:io1|kbWriteTimer[16]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]    ; SBCTextDisplayRGB:io1|kbWriteTimer[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]    ; SBCTextDisplayRGB:io1|kbWriteTimer[18]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]    ; SBCTextDisplayRGB:io1|kbWriteTimer[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]    ; SBCTextDisplayRGB:io1|kbWriteTimer[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]    ; SBCTextDisplayRGB:io1|kbWriteTimer[21]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]    ; SBCTextDisplayRGB:io1|kbWriteTimer[22]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]    ; SBCTextDisplayRGB:io1|kbWriteTimer[23]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]    ; SBCTextDisplayRGB:io1|kbWriteTimer[24]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[2]      ; SBCTextDisplayRGB:io1|ps2ClkCount[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Shift            ; SBCTextDisplayRGB:io1|ps2Shift              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Num              ; SBCTextDisplayRGB:io1|ps2Num                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Caps             ; SBCTextDisplayRGB:io1|ps2Caps               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Scroll           ; SBCTextDisplayRGB:io1|ps2Scroll             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWRParity          ; SBCTextDisplayRGB:io1|kbWRParity            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|n_kbWR              ; SBCTextDisplayRGB:io1|n_kbWR                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]    ; SBCTextDisplayRGB:io1|kbWriteTimer[25]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkOut           ; SBCTextDisplayRGB:io1|ps2ClkOut             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkFiltered      ; SBCTextDisplayRGB:io1|ps2ClkFiltered        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[0]      ; SBCTextDisplayRGB:io1|kbInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[1]      ; SBCTextDisplayRGB:io1|kbInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[2]      ; SBCTextDisplayRGB:io1|kbInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Ctrl             ; SBCTextDisplayRGB:io1|ps2Ctrl               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[1]       ; SBCTextDisplayRGB:io1|paramCount[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param4[0]           ; SBCTextDisplayRGB:io1|param4[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param3[0]           ; SBCTextDisplayRGB:io1|param3[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param2[0]           ; SBCTextDisplayRGB:io1|param2[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param1[0]           ; SBCTextDisplayRGB:io1|param1[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[0]       ; SBCTextDisplayRGB:io1|paramCount[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[2]       ; SBCTextDisplayRGB:io1|paramCount[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|vActive             ; SBCTextDisplayRGB:io1|vActive               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|hActive             ; SBCTextDisplayRGB:io1|hActive               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelClockCount[0]  ; SBCTextDisplayRGB:io1|pixelClockCount[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelCount[0]       ; SBCTextDisplayRGB:io1|pixelCount[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelCount[1]       ; SBCTextDisplayRGB:io1|pixelCount[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelCount[2]       ; SBCTextDisplayRGB:io1|pixelCount[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[0]     ; SBCTextDisplayRGB:io1|charScanLine[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[1]     ; SBCTextDisplayRGB:io1|charScanLine[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[2]     ; SBCTextDisplayRGB:io1|charScanLine[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[3]     ; SBCTextDisplayRGB:io1|charScanLine[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[3]       ; SBCTextDisplayRGB:io1|cursorVert[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[2]       ; SBCTextDisplayRGB:io1|cursorVert[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[4]       ; SBCTextDisplayRGB:io1|cursorVert[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispState.idle      ; SBCTextDisplayRGB:io1|dispState.idle        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispByteSent        ; SBCTextDisplayRGB:io1|dispByteSent          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|attInverse          ; SBCTextDisplayRGB:io1|attInverse            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|attBold             ; SBCTextDisplayRGB:io1|attBold               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; SBCTextDisplayRGB:io1|horizCount[11]      ; SBCTextDisplayRGB:io1|horizCount[11]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SBCTextDisplayRGB:io1|ps2ClkCount[0]      ; SBCTextDisplayRGB:io1|ps2ClkCount[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.759 ; cpuClkCount[5]                            ; cpuClkCount[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.761 ; SBCTextDisplayRGB:io1|ps2WriteClkCount[4] ; SBCTextDisplayRGB:io1|ps2WriteClkCount[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.764 ; SBCTextDisplayRGB:io1|ps2ClkFilter[5]     ; SBCTextDisplayRGB:io1|ps2ClkFilter[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.770 ; SBCTextDisplayRGB:io1|attInverse          ; SBCTextDisplayRGB:io1|dispAttWRData[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.772 ; SBCTextDisplayRGB:io1|vertLineCount[9]    ; SBCTextDisplayRGB:io1|vertLineCount[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.925 ; SBCTextDisplayRGB:io1|cursorHoriz[5]      ; SBCTextDisplayRGB:io1|savedCursorHoriz[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.231      ;
; 0.925 ; SBCTextDisplayRGB:io1|dispAttWRData[0]    ; SBCTextDisplayRGB:io1|dispAttWRData[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.231      ;
; 0.957 ; SBCTextDisplayRGB:io1|ps2Byte[7]          ; SBCTextDisplayRGB:io1|ps2Byte[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.962 ; SBCTextDisplayRGB:io1|hActive             ; SBCTextDisplayRGB:io1|video                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 0.963 ; SBCTextDisplayRGB:io1|pixelClockCount[0]  ; SBCTextDisplayRGB:io1|pixelCount[0]         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.268      ;
; 1.105 ; SBCTextDisplayRGB:io1|horizCount[11]      ; SBCTextDisplayRGB:io1|hSync                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.412      ;
; 1.109 ; SBCTextDisplayRGB:io1|dispState.dispWrite ; SBCTextDisplayRGB:io1|dispState.clearScreen ; clk          ; clk         ; 0.000        ; 0.000      ; 1.415      ;
; 1.121 ; SBCTextDisplayRGB:io1|ps2PrevClk          ; SBCTextDisplayRGB:io1|ps2WriteByte[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.427      ;
; 1.123 ; SBCTextDisplayRGB:io1|ps2PrevClk          ; SBCTextDisplayRGB:io1|ps2WriteByte[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.429      ;
; 1.123 ; SBCTextDisplayRGB:io1|ps2PrevClk          ; SBCTextDisplayRGB:io1|ps2WriteByte[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.429      ;
; 1.135 ; SBCTextDisplayRGB:io1|param3[4]           ; SBCTextDisplayRGB:io1|param2[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.441      ;
; 1.155 ; SBCTextDisplayRGB:io1|param2[1]           ; SBCTextDisplayRGB:io1|param1[1]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.460      ;
; 1.164 ; SBCTextDisplayRGB:io1|param1[1]           ; SBCTextDisplayRGB:io1|param1[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; SBCTextDisplayRGB:io1|cursBlinkCount[13]  ; SBCTextDisplayRGB:io1|cursBlinkCount[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]      ; SBCTextDisplayRGB:io1|ps2ClkCount[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; cpuClkCount[1]                            ; cpuClkCount[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; cpuClkCount[1]                            ; cpuClock                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; SBCTextDisplayRGB:io1|dispAttWRData[4]    ; SBCTextDisplayRGB:io1|dispAttWRData[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; SBCTextDisplayRGB:io1|kbWatchdogTimer[13] ; SBCTextDisplayRGB:io1|kbWatchdogTimer[13]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; SBCTextDisplayRGB:io1|pixelCount[1]       ; SBCTextDisplayRGB:io1|pixelCount[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; SBCTextDisplayRGB:io1|kbWatchdogTimer[4]  ; SBCTextDisplayRGB:io1|kbWatchdogTimer[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SBCTextDisplayRGB:io1|param4[1]           ; SBCTextDisplayRGB:io1|param4[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.177 ; SBCTextDisplayRGB:io1|cursBlinkCount[1]   ; SBCTextDisplayRGB:io1|cursBlinkCount[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SBCTextDisplayRGB:io1|cursBlinkCount[10]  ; SBCTextDisplayRGB:io1|cursBlinkCount[10]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SBCTextDisplayRGB:io1|cursBlinkCount[20]  ; SBCTextDisplayRGB:io1|cursBlinkCount[20]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SBCTextDisplayRGB:io1|kbWatchdogTimer[6]  ; SBCTextDisplayRGB:io1|kbWatchdogTimer[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SBCTextDisplayRGB:io1|kbWatchdogTimer[8]  ; SBCTextDisplayRGB:io1|kbWatchdogTimer[8]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SBCTextDisplayRGB:io1|kbWatchdogTimer[10] ; SBCTextDisplayRGB:io1|kbWatchdogTimer[10]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SBCTextDisplayRGB:io1|kbWatchdogTimer[11] ; SBCTextDisplayRGB:io1|kbWatchdogTimer[11]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
+-------+-------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.720 ; 10.720 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 8.885  ; 8.885  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 5.766  ; 5.766  ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 13.822 ; 13.822 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 10.048 ; 10.048 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.752  ; 9.752  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.748  ; 9.748  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.048 ; 10.048 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.703  ; 9.703  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.033  ; 9.033  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.398  ; 9.398  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.396  ; 9.396  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.976  ; 9.976  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.723 ; -5.723 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -6.181 ; -6.181 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -5.500 ; -5.500 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -5.700 ; -5.700 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -6.737 ; -6.737 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -7.319 ; -7.319 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -7.741 ; -7.741 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -7.264 ; -7.264 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.914 ; -6.914 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -7.231 ; -7.231 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -7.155 ; -7.155 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.737 ; -6.737 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.990 ; -6.990 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 8.944  ; 8.944  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 9.795  ; 9.795  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 8.976  ; 8.976  ; Fall       ; clk             ;
; vSync            ; clk        ; 8.505  ; 8.505  ; Fall       ; clk             ;
; video            ; clk        ; 8.411  ; 8.411  ; Fall       ; clk             ;
; videoB0          ; clk        ; 7.728  ; 7.728  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.029  ; 8.029  ; Fall       ; clk             ;
; videoG0          ; clk        ; 8.058  ; 8.058  ; Fall       ; clk             ;
; videoG1          ; clk        ; 7.692  ; 7.692  ; Fall       ; clk             ;
; videoR0          ; clk        ; 8.086  ; 8.086  ; Fall       ; clk             ;
; videoR1          ; clk        ; 8.402  ; 8.402  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.094 ; 10.094 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 19.132 ; 19.132 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 19.132 ; 19.132 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 16.482 ; 16.482 ; Rise       ; cpuClock        ;
; J6_9             ; cpuClock   ; 16.652 ; 16.652 ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 20.749 ; 20.749 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 11.401 ; 11.401 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 12.514 ; 12.514 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 20.012 ; 20.012 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 15.109 ; 15.109 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 15.340 ; 15.340 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 15.121 ; 15.121 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 16.890 ; 16.890 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 17.256 ; 17.256 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 17.478 ; 17.478 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.569 ; 17.569 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.354 ; 17.354 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.766 ; 17.766 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 18.287 ; 18.287 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.144 ; 16.144 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 17.311 ; 17.311 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 17.371 ; 17.371 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 18.638 ; 18.638 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 20.012 ; 20.012 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 19.347 ; 19.347 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 26.186 ; 26.186 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 24.260 ; 24.260 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 25.699 ; 25.699 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 22.655 ; 22.655 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 25.649 ; 25.649 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 24.263 ; 24.263 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 22.043 ; 22.043 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 26.186 ; 26.186 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 23.573 ; 23.573 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 5.886  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 5.984  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 8.944  ; 8.944  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 9.795  ; 9.795  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 8.976  ; 8.976  ; Fall       ; clk             ;
; vSync            ; clk        ; 8.505  ; 8.505  ; Fall       ; clk             ;
; video            ; clk        ; 8.411  ; 8.411  ; Fall       ; clk             ;
; videoB0          ; clk        ; 7.728  ; 7.728  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.029  ; 8.029  ; Fall       ; clk             ;
; videoG0          ; clk        ; 8.058  ; 8.058  ; Fall       ; clk             ;
; videoG1          ; clk        ; 7.692  ; 7.692  ; Fall       ; clk             ;
; videoR0          ; clk        ; 8.086  ; 8.086  ; Fall       ; clk             ;
; videoR1          ; clk        ; 8.402  ; 8.402  ; Fall       ; clk             ;
; videoSync        ; clk        ; 9.404  ; 9.404  ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 10.492 ; 10.492 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 10.492 ; 10.492 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 11.358 ; 11.358 ; Rise       ; cpuClock        ;
; J6_9             ; cpuClock   ; 9.918  ; 9.918  ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 12.109 ; 12.109 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 5.886  ; 7.701  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 5.984  ; 8.196  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 7.960  ; 7.960  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 9.985  ; 9.985  ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 8.606  ; 8.606  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 7.960  ; 7.960  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 8.944  ; 8.944  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 8.982  ; 8.982  ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 9.617  ; 9.617  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 9.371  ; 9.371  ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 9.782  ; 9.782  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 9.416  ; 9.416  ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 9.691  ; 9.691  ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 9.863  ; 9.863  ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 10.327 ; 10.327 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 10.447 ; 10.447 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 9.553  ; 9.553  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 9.010  ; 9.010  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 9.545  ; 9.545  ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 10.770 ; 10.770 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 12.561 ; 12.561 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 14.021 ; 14.021 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 11.473 ; 11.473 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 13.040 ; 13.040 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 13.338 ; 13.338 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 11.654 ; 11.654 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 13.065 ; 13.065 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 10.770 ; 10.770 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 5.886  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 5.984  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 13.104 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 13.114 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.125 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 13.136 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 13.136 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 13.136 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 13.104 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.832 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.841 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.493  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.503  ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.514  ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.525  ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.525  ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.525  ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.493  ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.221 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.230 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 13.104    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 13.114    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.125    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 13.136    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 13.136    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 13.136    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 13.104    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.832    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.841    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.493     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.503     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.514     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.525     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.525     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.525     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.493     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.221    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.230    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -5.911 ; -983.077      ;
; clk      ; -5.424 ; -1525.880     ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -0.680 ; -10.973       ;
; clk      ; 0.035  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.000 ; -1468.732          ;
; cpuClock ; -0.500 ; -342.000           ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                     ;
+--------+-------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.911 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 6.007      ;
; -5.857 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.926     ; 5.963      ;
; -5.842 ; cpu09:cpu1|fic                ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 5.938      ;
; -5.817 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.925      ;
; -5.801 ; cpu09:cpu1|md[5]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.926     ; 5.907      ;
; -5.760 ; cpu09:cpu1|op_code[4]         ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 5.856      ;
; -5.749 ; cpu09:cpu1|op_code[3]         ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.937     ; 5.844      ;
; -5.739 ; cpu09:cpu1|op_code[0]         ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.937     ; 5.834      ;
; -5.732 ; cpu09:cpu1|op_code[2]         ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.937     ; 5.827      ;
; -5.696 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 5.792      ;
; -5.688 ; cpu09:cpu1|op_code[6]         ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 5.784      ;
; -5.650 ; cpu09:cpu1|op_code[5]         ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 5.746      ;
; -5.631 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.926     ; 5.737      ;
; -5.627 ; cpu09:cpu1|fic                ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 5.723      ;
; -5.626 ; cpu09:cpu1|op_code[1]         ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.937     ; 5.721      ;
; -5.620 ; cpu09:cpu1|pre_code[2]        ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.719      ;
; -5.612 ; cpu09:cpu1|pre_code[1]        ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.711      ;
; -5.609 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.891     ; 5.750      ;
; -5.607 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.894     ; 5.745      ;
; -5.591 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.699      ;
; -5.582 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.860      ;
; -5.582 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.860      ;
; -5.575 ; cpu09:cpu1|md[5]              ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.926     ; 5.681      ;
; -5.560 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.884     ; 5.708      ;
; -5.556 ; cpu09:cpu1|op_code[3]         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.937     ; 5.651      ;
; -5.555 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.920     ; 5.667      ;
; -5.546 ; cpu09:cpu1|op_code[0]         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.937     ; 5.641      ;
; -5.544 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.822      ;
; -5.544 ; cpu09:cpu1|op_code[4]         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 5.640      ;
; -5.543 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.821      ;
; -5.541 ; cpu09:cpu1|pre_code[3]        ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.640      ;
; -5.540 ; cpu09:cpu1|fic                ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.891     ; 5.681      ;
; -5.538 ; cpu09:cpu1|fic                ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.894     ; 5.676      ;
; -5.520 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.882     ; 5.670      ;
; -5.517 ; cpu09:cpu1|op_code[2]         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.937     ; 5.612      ;
; -5.517 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.744     ; 5.805      ;
; -5.517 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.744     ; 5.805      ;
; -5.513 ; cpu09:cpu1|fic                ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.791      ;
; -5.513 ; cpu09:cpu1|fic                ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.791      ;
; -5.508 ; cpu09:cpu1|ea[0]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.607      ;
; -5.504 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.782      ;
; -5.504 ; cpu09:cpu1|md[5]              ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.884     ; 5.652      ;
; -5.503 ; cpu09:cpu1|md[3]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.256     ; 6.279      ;
; -5.501 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.767     ; 5.766      ;
; -5.501 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.910     ; 5.623      ;
; -5.500 ; cpu09:cpu1|pre_code[7]        ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.599      ;
; -5.495 ; cpu09:cpu1|op_code[6]         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 5.591      ;
; -5.494 ; cpu09:cpu1|pre_code[4]        ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.593      ;
; -5.493 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.881     ; 5.644      ;
; -5.489 ; cpu09:cpu1|pre_code[0]        ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.588      ;
; -5.487 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.744     ; 5.775      ;
; -5.486 ; cpu09:cpu1|fic                ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.920     ; 5.598      ;
; -5.486 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.744     ; 5.774      ;
; -5.477 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.742     ; 5.767      ;
; -5.477 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.742     ; 5.767      ;
; -5.475 ; cpu09:cpu1|fic                ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.753      ;
; -5.474 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.759     ; 5.747      ;
; -5.474 ; cpu09:cpu1|fic                ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.752      ;
; -5.463 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|ea[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.785     ; 5.710      ;
; -5.462 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.740      ;
; -5.461 ; cpu09:cpu1|md[5]              ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.744     ; 5.749      ;
; -5.461 ; cpu09:cpu1|md[5]              ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.744     ; 5.749      ;
; -5.461 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.908     ; 5.585      ;
; -5.457 ; cpu09:cpu1|op_code[4]         ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.891     ; 5.598      ;
; -5.457 ; cpu09:cpu1|op_code[5]         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.936     ; 5.553      ;
; -5.456 ; cpu09:cpu1|op_code[4]         ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.894     ; 5.594      ;
; -5.452 ; cpu09:cpu1|pre_code[6]        ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.551      ;
; -5.451 ; cpu09:cpu1|state.int_cc_state ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 6.458      ;
; -5.450 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.744     ; 5.738      ;
; -5.447 ; cpu09:cpu1|md[2]              ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.178     ; 6.301      ;
; -5.447 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.742     ; 5.737      ;
; -5.446 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.742     ; 5.736      ;
; -5.445 ; cpu09:cpu1|op_code[3]         ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.895     ; 5.582      ;
; -5.445 ; cpu09:cpu1|md[5]              ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.910     ; 5.567      ;
; -5.443 ; cpu09:cpu1|md[5]              ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.881     ; 5.594      ;
; -5.442 ; cpu09:cpu1|op_code[3]         ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.755     ; 5.719      ;
; -5.442 ; cpu09:cpu1|op_code[3]         ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.755     ; 5.719      ;
; -5.437 ; cpu09:cpu1|op_code[3]         ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.892     ; 5.577      ;
; -5.435 ; cpu09:cpu1|fic                ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.713      ;
; -5.435 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.879     ; 5.588      ;
; -5.435 ; cpu09:cpu1|op_code[0]         ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.895     ; 5.572      ;
; -5.433 ; cpu09:cpu1|op_code[1]         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.937     ; 5.528      ;
; -5.432 ; cpu09:cpu1|fic                ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.767     ; 5.697      ;
; -5.432 ; cpu09:cpu1|op_code[0]         ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.755     ; 5.709      ;
; -5.432 ; cpu09:cpu1|op_code[0]         ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.755     ; 5.709      ;
; -5.431 ; cpu09:cpu1|md[5]              ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.744     ; 5.719      ;
; -5.430 ; cpu09:cpu1|op_code[2]         ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.892     ; 5.570      ;
; -5.430 ; cpu09:cpu1|op_code[4]         ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.708      ;
; -5.430 ; cpu09:cpu1|op_code[4]         ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.754     ; 5.708      ;
; -5.430 ; cpu09:cpu1|md[5]              ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.744     ; 5.718      ;
; -5.428 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.602     ; 5.858      ;
; -5.428 ; cpu09:cpu1|op_code[2]         ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.895     ; 5.565      ;
; -5.427 ; cpu09:cpu1|op_code[0]         ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.892     ; 5.567      ;
; -5.421 ; cpu09:cpu1|pre_code[5]        ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.520      ;
; -5.418 ; cpu09:cpu1|pre_code[2]        ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.933     ; 5.517      ;
; -5.416 ; cpu09:cpu1|md[6]              ; cpu09:cpu1|ea[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.775     ; 5.673      ;
; -5.412 ; cpu09:cpu1|op_code[3]         ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.755     ; 5.689      ;
; -5.411 ; cpu09:cpu1|op_code[7]         ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.738     ; 5.705      ;
; -5.411 ; cpu09:cpu1|op_code[3]         ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.755     ; 5.688      ;
; -5.410 ; cpu09:cpu1|md[4]              ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.742     ; 5.700      ;
+--------+-------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.424 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.994      ;
; -5.423 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.995      ;
; -5.420 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.990      ;
; -5.417 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.983      ;
; -5.416 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.988      ;
; -5.415 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.985      ;
; -5.411 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.983      ;
; -5.403 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.969      ;
; -5.399 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.965      ;
; -5.391 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.050      ; 5.940      ;
; -5.390 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.939      ;
; -5.387 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.957      ;
; -5.386 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.958      ;
; -5.383 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.953      ;
; -5.380 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.946      ;
; -5.379 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.951      ;
; -5.378 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.948      ;
; -5.374 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.946      ;
; -5.372 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.942      ;
; -5.371 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.943      ;
; -5.368 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.938      ;
; -5.366 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.932      ;
; -5.365 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.931      ;
; -5.364 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.913      ;
; -5.364 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.936      ;
; -5.364 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.936      ;
; -5.363 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.933      ;
; -5.362 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.928      ;
; -5.361 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.910      ;
; -5.359 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.929      ;
; -5.359 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.931      ;
; -5.354 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.050      ; 5.903      ;
; -5.353 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.902      ;
; -5.352 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.039      ; 5.890      ;
; -5.351 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.917      ;
; -5.347 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.913      ;
; -5.345 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.915      ;
; -5.344 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.916      ;
; -5.341 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.911      ;
; -5.340 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.910      ;
; -5.339 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.911      ;
; -5.339 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.050      ; 5.888      ;
; -5.338 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.904      ;
; -5.338 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.887      ;
; -5.337 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.909      ;
; -5.336 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.906      ;
; -5.336 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.906      ;
; -5.333 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.899      ;
; -5.332 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.904      ;
; -5.332 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.902      ;
; -5.332 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.904      ;
; -5.331 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.039      ; 5.869      ;
; -5.331 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.903      ;
; -5.331 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.901      ;
; -5.328 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.898      ;
; -5.327 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.899      ;
; -5.327 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.876      ;
; -5.327 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.899      ;
; -5.325 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.891      ;
; -5.324 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.890      ;
; -5.324 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.896      ;
; -5.324 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.873      ;
; -5.323 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.893      ;
; -5.322 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.892      ;
; -5.320 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.886      ;
; -5.319 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.891      ;
; -5.319 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.885      ;
; -5.317 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.056      ; 5.872      ;
; -5.315 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.881      ;
; -5.312 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.884      ;
; -5.312 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.050      ; 5.861      ;
; -5.312 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.861      ;
; -5.312 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.884      ;
; -5.311 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.860      ;
; -5.311 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.877      ;
; -5.310 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.071      ; 5.880      ;
; -5.309 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.879      ;
; -5.309 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.073      ; 5.881      ;
; -5.309 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.858      ;
; -5.307 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.056      ; 5.862      ;
; -5.307 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.873      ;
; -5.307 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.050      ; 5.856      ;
; -5.307 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.877      ;
; -5.306 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.878      ;
; -5.306 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.855      ;
; -5.299 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.067      ; 5.865      ;
; -5.299 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.848      ;
; -5.299 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.050      ; 5.848      ;
; -5.298 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.039      ; 5.836      ;
; -5.298 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.847      ;
; -5.297 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.863      ;
; -5.296 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.855      ;
; -5.296 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.868      ;
; -5.294 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.864      ;
; -5.293 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.859      ;
; -5.292 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.073      ; 5.864      ;
; -5.291 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.861      ;
; -5.289 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.855      ;
; -5.289 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.859      ;
; -5.288 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.837      ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                       ;
+--------+--------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.680 ; SBCTextDisplayRGB:io1|kbInPointer[2] ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.686      ;
; -0.653 ; SBCTextDisplayRGB:io1|kbInPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[3]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.713      ;
; -0.648 ; SBCTextDisplayRGB:io1|kbInPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[0]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.718      ;
; -0.633 ; SBCTextDisplayRGB:io1|kbBuffer~28    ; SBCTextDisplayRGB:io1|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.733      ;
; -0.633 ; SBCTextDisplayRGB:io1|kbBuffer~25    ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 0.730      ;
; -0.620 ; SBCTextDisplayRGB:io1|kbBuffer~60    ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 0.742      ;
; -0.601 ; SBCTextDisplayRGB:io1|kbBuffer~66    ; SBCTextDisplayRGB:io1|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 1.205      ; 0.756      ;
; -0.556 ; SBCTextDisplayRGB:io1|kbBuffer~38    ; SBCTextDisplayRGB:io1|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 1.204      ; 0.800      ;
; -0.538 ; SBCTextDisplayRGB:io1|kbBuffer~29    ; SBCTextDisplayRGB:io1|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 1.193      ; 0.807      ;
; -0.517 ; SBCTextDisplayRGB:io1|kbInPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[2]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.849      ;
; -0.516 ; SBCTextDisplayRGB:io1|kbInPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[1]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.850      ;
; -0.510 ; SBCTextDisplayRGB:io1|kbBuffer~48    ; SBCTextDisplayRGB:io1|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 0.853      ;
; -0.505 ; SBCTextDisplayRGB:io1|kbBuffer~42    ; SBCTextDisplayRGB:io1|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 1.212      ; 0.859      ;
; -0.503 ; SBCTextDisplayRGB:io1|kbBuffer~51    ; SBCTextDisplayRGB:io1|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 0.860      ;
; -0.493 ; SBCTextDisplayRGB:io1|kbBuffer~63    ; SBCTextDisplayRGB:io1|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 1.213      ; 0.872      ;
; -0.492 ; SBCTextDisplayRGB:io1|kbBuffer~27    ; SBCTextDisplayRGB:io1|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 0.871      ;
; -0.479 ; SBCTextDisplayRGB:io1|kbBuffer~30    ; SBCTextDisplayRGB:io1|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 0.884      ;
; -0.456 ; SBCTextDisplayRGB:io1|kbInPointer[1] ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.910      ;
; -0.451 ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[5]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.917      ; 0.618      ;
; -0.450 ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[7]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.917      ; 0.619      ;
; -0.449 ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[3]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.917      ; 0.620      ;
; -0.448 ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[6]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.917      ; 0.621      ;
; -0.431 ; SBCTextDisplayRGB:io1|dispByteSent   ; SBCTextDisplayRGB:io1|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 1.223      ; 0.944      ;
; -0.429 ; SBCTextDisplayRGB:io1|kbInPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[3]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.937      ;
; -0.424 ; SBCTextDisplayRGB:io1|kbInPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[0]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.942      ;
; -0.419 ; SBCTextDisplayRGB:io1|kbBuffer~49    ; SBCTextDisplayRGB:io1|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.947      ;
; -0.398 ; SBCTextDisplayRGB:io1|kbBuffer~32    ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.209      ; 0.963      ;
; -0.397 ; SBCTextDisplayRGB:io1|kbBuffer~43    ; SBCTextDisplayRGB:io1|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 1.191      ; 0.946      ;
; -0.397 ; SBCTextDisplayRGB:io1|kbInPointer[0] ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.969      ;
; -0.396 ; SBCTextDisplayRGB:io1|kbBuffer~46    ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 0.967      ;
; -0.390 ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[0]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.917      ; 0.679      ;
; -0.389 ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[2]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.917      ; 0.680      ;
; -0.388 ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[4]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.917      ; 0.681      ;
; -0.388 ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[1]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.917      ; 0.681      ;
; -0.382 ; SBCTextDisplayRGB:io1|kbBuffer~39    ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.209      ; 0.979      ;
; -0.370 ; SBCTextDisplayRGB:io1|kbInPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[3]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.996      ;
; -0.365 ; SBCTextDisplayRGB:io1|kbBuffer~52    ; SBCTextDisplayRGB:io1|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 1.206      ; 0.993      ;
; -0.365 ; SBCTextDisplayRGB:io1|kbInPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[0]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 1.001      ;
; -0.352 ; SBCTextDisplayRGB:io1|kbBuffer~59    ; SBCTextDisplayRGB:io1|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 1.206      ; 1.006      ;
; -0.347 ; SBCTextDisplayRGB:io1|kbBuffer~55    ; SBCTextDisplayRGB:io1|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 1.016      ;
; -0.345 ; cpu09:cpu1|sp[15]                    ; SBCTextDisplayRGB:io1|controlReg[7]         ; cpuClock     ; cpuClock    ; 0.000        ; 1.515      ; 1.322      ;
; -0.340 ; SBCTextDisplayRGB:io1|kbBuffer~58    ; SBCTextDisplayRGB:io1|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 1.023      ;
; -0.305 ; SBCTextDisplayRGB:io1|kbBuffer~56    ; SBCTextDisplayRGB:io1|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 1.061      ;
; -0.303 ; SBCTextDisplayRGB:io1|kbBuffer~50    ; SBCTextDisplayRGB:io1|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 1.193      ; 1.042      ;
; -0.293 ; SBCTextDisplayRGB:io1|kbInPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[2]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 1.073      ;
; -0.292 ; SBCTextDisplayRGB:io1|kbBuffer~22    ; SBCTextDisplayRGB:io1|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 1.194      ; 1.054      ;
; -0.292 ; SBCTextDisplayRGB:io1|kbInPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[1]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 1.074      ;
; -0.279 ; SBCTextDisplayRGB:io1|kbBuffer~21    ; SBCTextDisplayRGB:io1|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.088      ;
; -0.264 ; SBCTextDisplayRGB:io1|kbBuffer~15    ; SBCTextDisplayRGB:io1|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 1.194      ; 1.082      ;
; -0.261 ; SBCTextDisplayRGB:io1|kbBuffer~35    ; SBCTextDisplayRGB:io1|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 1.212      ; 1.103      ;
; -0.261 ; SBCTextDisplayRGB:io1|kbBuffer~65    ; SBCTextDisplayRGB:io1|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 1.101      ;
; -0.260 ; SBCTextDisplayRGB:io1|kbBuffer~18    ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.212      ; 1.104      ;
; -0.259 ; SBCTextDisplayRGB:io1|kbBuffer~34    ; SBCTextDisplayRGB:io1|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 1.209      ; 1.102      ;
; -0.253 ; SBCTextDisplayRGB:io1|kbBuffer~14    ; SBCTextDisplayRGB:io1|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.114      ;
; -0.246 ; SBCTextDisplayRGB:io1|kbBuffer~37    ; SBCTextDisplayRGB:io1|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 1.209      ; 1.115      ;
; -0.243 ; SBCTextDisplayRGB:io1|kbBuffer~45    ; SBCTextDisplayRGB:io1|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 1.205      ; 1.114      ;
; -0.236 ; SBCTextDisplayRGB:io1|kbBuffer~41    ; SBCTextDisplayRGB:io1|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 1.126      ;
; -0.234 ; SBCTextDisplayRGB:io1|kbInPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[2]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 1.132      ;
; -0.233 ; SBCTextDisplayRGB:io1|kbBuffer~64    ; SBCTextDisplayRGB:io1|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 1.192      ; 1.111      ;
; -0.233 ; SBCTextDisplayRGB:io1|kbInPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[1]      ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 1.133      ;
; -0.229 ; SBCTextDisplayRGB:io1|kbBuffer~11    ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.212      ; 1.135      ;
; -0.207 ; SBCTextDisplayRGB:io1|kbBuffer~31    ; SBCTextDisplayRGB:io1|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 1.206      ; 1.151      ;
; -0.196 ; SBCTextDisplayRGB:io1|kbBuffer~17    ; SBCTextDisplayRGB:io1|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.163      ;
; -0.195 ; SBCTextDisplayRGB:io1|kbBuffer~26    ; SBCTextDisplayRGB:io1|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 1.168      ;
; -0.187 ; cpu09:cpu1|state.puls_iyh_state      ; cpu09:cpu1|yreg[13]                         ; cpuClock     ; cpuClock    ; 0.000        ; 0.888      ; 0.853      ;
; -0.176 ; SBCTextDisplayRGB:io1|kbInPointer[2] ; SBCTextDisplayRGB:io1|dataOut[7]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 1.187      ;
; -0.173 ; SBCTextDisplayRGB:io1|kbBuffer~24    ; SBCTextDisplayRGB:io1|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.186      ;
; -0.172 ; SBCTextDisplayRGB:io1|kbBuffer~62    ; SBCTextDisplayRGB:io1|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 1.190      ;
; -0.169 ; SBCTextDisplayRGB:io1|kbBuffer~36    ; SBCTextDisplayRGB:io1|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 1.190      ; 1.173      ;
; -0.163 ; cpu09:cpu1|state.jsr_state           ; cpu09:cpu1|saved_state.jmp_state            ; cpuClock     ; cpuClock    ; 0.000        ; 1.172      ; 1.161      ;
; -0.163 ; SBCTextDisplayRGB:io1|kbBuffer~57    ; SBCTextDisplayRGB:io1|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 1.193      ; 1.182      ;
; -0.161 ; SBCTextDisplayRGB:io1|kbBuffer~53    ; SBCTextDisplayRGB:io1|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 1.202      ;
; -0.121 ; SBCTextDisplayRGB:io1|kbBuffer~44    ; SBCTextDisplayRGB:io1|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 1.209      ; 1.240      ;
; -0.120 ; SBCTextDisplayRGB:io1|kbBuffer~20    ; SBCTextDisplayRGB:io1|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 1.212      ; 1.244      ;
; -0.109 ; cpu09:cpu1|state.lbranch_state       ; cpu09:cpu1|saved_state.sbranch_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.946      ; 0.989      ;
; -0.102 ; SBCTextDisplayRGB:io1|kbBuffer~23    ; SBCTextDisplayRGB:io1|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 1.212      ; 1.262      ;
; -0.091 ; SBCTextDisplayRGB:io1|kbBuffer~13    ; SBCTextDisplayRGB:io1|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 1.212      ; 1.273      ;
; -0.088 ; cpu09:cpu1|md[7]                     ; cpu09:cpu1|md[8]                            ; cpuClock     ; cpuClock    ; 0.000        ; 0.920      ; 0.984      ;
; -0.084 ; cpu09:cpu1|md[7]                     ; cpu09:cpu1|md[15]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.920      ; 0.988      ;
; -0.078 ; SBCTextDisplayRGB:io1|kbBuffer~16    ; SBCTextDisplayRGB:io1|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 1.212      ; 1.286      ;
; -0.069 ; cpu09:cpu1|state.puls_iyh_state      ; cpu09:cpu1|yreg[12]                         ; cpuClock     ; cpuClock    ; 0.000        ; 0.888      ; 0.971      ;
; -0.068 ; cpu09:cpu1|state.puls_iyh_state      ; cpu09:cpu1|yreg[15]                         ; cpuClock     ; cpuClock    ; 0.000        ; 0.888      ; 0.972      ;
; -0.066 ; cpu09:cpu1|state.puls_iyh_state      ; cpu09:cpu1|yreg[9]                          ; cpuClock     ; cpuClock    ; 0.000        ; 0.888      ; 0.974      ;
; -0.056 ; SBCTextDisplayRGB:io1|dispByteSent   ; SBCTextDisplayRGB:io1|dataOut[7]            ; clk          ; cpuClock    ; 0.000        ; 1.220      ; 1.316      ;
; -0.054 ; SBCTextDisplayRGB:io1|kbBuffer~47    ; SBCTextDisplayRGB:io1|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 1.211      ; 1.309      ;
; -0.025 ; SBCTextDisplayRGB:io1|dispByteSent   ; SBCTextDisplayRGB:io1|dispByteWritten       ; clk          ; cpuClock    ; -0.500       ; 0.986      ; 0.613      ;
; -0.007 ; cpu09:cpu1|state.reset_state         ; cpu09:cpu1|saved_state.vect_hi_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.791      ; 0.936      ;
; -0.002 ; cpu09:cpu1|state.reset_state         ; cpu09:cpu1|saved_state.single_op_read_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.791      ; 0.941      ;
; -0.001 ; cpu09:cpu1|state.reset_state         ; cpu09:cpu1|saved_state.int_cwai_state       ; cpuClock     ; cpuClock    ; 0.000        ; 0.791      ; 0.942      ;
; -0.001 ; cpu09:cpu1|state.reset_state         ; cpu09:cpu1|saved_state.sbranch_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.791      ; 0.942      ;
; 0.005  ; cpu09:cpu1|state.rti_iyh_state       ; cpu09:cpu1|yreg[13]                         ; cpuClock     ; cpuClock    ; 0.000        ; 0.905      ; 1.062      ;
; 0.012  ; cpu09:cpu1|state.jsr_state           ; cpu09:cpu1|saved_state.vect_hi_state        ; cpuClock     ; cpuClock    ; 0.000        ; 1.163      ; 1.327      ;
; 0.016  ; cpu09:cpu1|state.reset_state         ; cpu09:cpu1|saved_state.reset_state          ; cpuClock     ; cpuClock    ; 0.000        ; 0.791      ; 0.959      ;
; 0.017  ; cpu09:cpu1|state.jsr_state           ; cpu09:cpu1|saved_state.single_op_read_state ; cpuClock     ; cpuClock    ; 0.000        ; 1.163      ; 1.332      ;
; 0.018  ; cpu09:cpu1|state.jsr_state           ; cpu09:cpu1|saved_state.int_cwai_state       ; cpuClock     ; cpuClock    ; 0.000        ; 1.163      ; 1.333      ;
; 0.018  ; cpu09:cpu1|state.jsr_state           ; cpu09:cpu1|saved_state.sbranch_state        ; cpuClock     ; cpuClock    ; 0.000        ; 1.163      ; 1.333      ;
; 0.025  ; cpu09:cpu1|state.cwai_state          ; cpu09:cpu1|saved_state.int_cwai_state       ; cpuClock     ; cpuClock    ; 0.000        ; 0.672      ; 0.849      ;
; 0.027  ; SBCTextDisplayRGB:io1|kbBuffer~33    ; SBCTextDisplayRGB:io1|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 1.209      ; 1.388      ;
; 0.035  ; cpu09:cpu1|state.jsr_state           ; cpu09:cpu1|saved_state.reset_state          ; cpuClock     ; cpuClock    ; 0.000        ; 1.163      ; 1.350      ;
; 0.037  ; cpu09:cpu1|state.decode1_state       ; cpu09:cpu1|saved_state.lea_state            ; cpuClock     ; cpuClock    ; 0.000        ; 0.680      ; 0.869      ;
+--------+--------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.035 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.618      ; 0.791      ;
; 0.036 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                 ; cpuClock     ; clk         ; 0.000        ; 0.557      ; 0.745      ;
; 0.045 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.618      ; 0.801      ;
; 0.048 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.618      ; 0.804      ;
; 0.056 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.618      ; 0.812      ;
; 0.057 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.618      ; 0.813      ;
; 0.133 ; cpu09:cpu1|sp[3]                         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 0.644      ; 0.915      ;
; 0.159 ; cpu09:cpu1|iv[1]                         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 0.803      ; 1.100      ;
; 0.191 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.628      ; 0.957      ;
; 0.194 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.604      ; 0.936      ;
; 0.195 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a8~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.624      ; 0.957      ;
; 0.196 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.628      ; 0.962      ;
; 0.205 ; cpu09:cpu1|state.vect_lo_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                 ; cpuClock     ; clk         ; 0.000        ; 0.583      ; 0.940      ;
; 0.210 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.608      ; 0.956      ;
; 0.210 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.620      ; 0.968      ;
; 0.211 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.604      ; 0.953      ;
; 0.212 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.625      ; 0.975      ;
; 0.212 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg8 ; cpuClock     ; clk         ; 0.000        ; 0.608      ; 0.958      ;
; 0.213 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.625      ; 0.976      ;
; 0.214 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.604      ; 0.956      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]    ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]    ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]    ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]    ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]    ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]    ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]    ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]    ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]    ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]    ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]   ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]   ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[12]   ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]   ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]   ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]   ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[16]   ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]   ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]   ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]   ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]   ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]   ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]   ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]   ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]   ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[2]     ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Shift           ; SBCTextDisplayRGB:io1|ps2Shift                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Num             ; SBCTextDisplayRGB:io1|ps2Num                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Caps            ; SBCTextDisplayRGB:io1|ps2Caps                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Scroll          ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]   ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWRParity         ; SBCTextDisplayRGB:io1|kbWRParity                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|n_kbWR             ; SBCTextDisplayRGB:io1|n_kbWR                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]   ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkOut          ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkFiltered     ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbInPointer[0]     ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbInPointer[1]     ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbInPointer[2]     ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Ctrl            ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|paramCount[1]      ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param4[0]          ; SBCTextDisplayRGB:io1|param4[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param3[0]          ; SBCTextDisplayRGB:io1|param3[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param2[0]          ; SBCTextDisplayRGB:io1|param2[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param1[0]          ; SBCTextDisplayRGB:io1|param1[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|paramCount[0]      ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|paramCount[2]      ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|vActive            ; SBCTextDisplayRGB:io1|vActive                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|hActive            ; SBCTextDisplayRGB:io1|hActive                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|pixelClockCount[0] ; SBCTextDisplayRGB:io1|pixelClockCount[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|pixelCount[0]      ; SBCTextDisplayRGB:io1|pixelCount[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|pixelCount[1]      ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|pixelCount[2]      ; SBCTextDisplayRGB:io1|pixelCount[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[0]    ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[1]    ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[2]    ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[3]    ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[3]      ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[2]      ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[4]      ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|dispState.idle     ; SBCTextDisplayRGB:io1|dispState.idle                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|dispByteSent       ; SBCTextDisplayRGB:io1|dispByteSent                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|attInverse         ; SBCTextDisplayRGB:io1|attInverse                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|attBold            ; SBCTextDisplayRGB:io1|attBold                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.216 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.608      ; 0.962      ;
; 0.216 ; cpu09:cpu1|state.vect_lo_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.644      ; 0.998      ;
; 0.217 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a15~porta_address_reg8 ; cpuClock     ; clk         ; 0.000        ; 0.628      ; 0.983      ;
; 0.219 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.620      ; 0.977      ;
; 0.225 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg8 ; cpuClock     ; clk         ; 0.000        ; 0.639      ; 1.002      ;
; 0.225 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.636      ; 0.999      ;
; 0.225 ; cpu09:cpu1|ea[12]                        ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                 ; cpuClock     ; clk         ; 0.000        ; 0.546      ; 0.923      ;
; 0.227 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.608      ; 0.973      ;
; 0.229 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.625      ; 0.992      ;
; 0.232 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.620      ; 0.990      ;
; 0.233 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.620      ; 0.991      ;
; 0.234 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.625      ; 0.997      ;
; 0.234 ; cpu09:cpu1|state.vect_lo_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.644      ; 1.016      ;
; 0.236 ; cpu09:cpu1|sp[2]                         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 0.656      ; 1.030      ;
; 0.240 ; cpu09:cpu1|state.vect_hi_state           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.608      ; 0.986      ;
; 0.243 ; SBCTextDisplayRGB:io1|horizCount[11]     ; SBCTextDisplayRGB:io1|horizCount[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.304 ; 4.304 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 3.581 ; 3.581 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 2.539 ; 2.539 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 5.493 ; 5.493 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 4.258 ; 4.258 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.063 ; 4.063 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.088 ; 4.088 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.258 ; 4.258 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.120 ; 4.120 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.990 ; 3.990 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.048 ; 4.048 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.012 ; 4.012 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.175 ; 4.175 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.629 ; -2.629 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.616 ; -2.616 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.419 ; -2.419 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -2.804 ; -2.804 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.846 ; -2.846 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -3.025 ; -3.025 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.185 ; -3.185 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.047 ; -3.047 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.940 ; -2.940 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -3.119 ; -3.119 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -3.021 ; -3.021 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.846 ; -2.846 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.886 ; -2.886 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.049 ; 4.049 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 4.171 ; 4.171 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.975 ; 3.975 ; Fall       ; clk             ;
; vSync            ; clk        ; 3.883 ; 3.883 ; Fall       ; clk             ;
; video            ; clk        ; 3.790 ; 3.790 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.617 ; 3.617 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.690 ; 3.690 ; Fall       ; clk             ;
; videoG0          ; clk        ; 3.700 ; 3.700 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.595 ; 3.595 ; Fall       ; clk             ;
; videoR0          ; clk        ; 3.726 ; 3.726 ; Fall       ; clk             ;
; videoR1          ; clk        ; 3.806 ; 3.806 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.308 ; 4.308 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 6.685 ; 6.685 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 6.685 ; 6.685 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 5.921 ; 5.921 ; Rise       ; cpuClock        ;
; J6_9             ; cpuClock   ; 5.963 ; 5.963 ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 7.172 ; 7.172 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 4.273 ; 4.273 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 4.528 ; 4.528 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 6.944 ; 6.944 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 5.413 ; 5.413 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 5.495 ; 5.495 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 5.412 ; 5.412 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 5.980 ; 5.980 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 6.105 ; 6.105 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 6.209 ; 6.209 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 6.195 ; 6.195 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 6.165 ; 6.165 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 6.260 ; 6.260 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 6.442 ; 6.442 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 5.809 ; 5.809 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 6.131 ; 6.131 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 6.114 ; 6.114 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 6.457 ; 6.457 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 6.944 ; 6.944 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 6.651 ; 6.651 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 9.354 ; 9.354 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 8.684 ; 8.684 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 9.263 ; 9.263 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 8.242 ; 8.242 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 9.189 ; 9.189 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 8.752 ; 8.752 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 7.917 ; 7.917 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 9.354 ; 9.354 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 8.481 ; 8.481 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.410 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.345 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.049 ; 4.049 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 4.171 ; 4.171 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.975 ; 3.975 ; Fall       ; clk             ;
; vSync            ; clk        ; 3.883 ; 3.883 ; Fall       ; clk             ;
; video            ; clk        ; 3.790 ; 3.790 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.617 ; 3.617 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.690 ; 3.690 ; Fall       ; clk             ;
; videoG0          ; clk        ; 3.700 ; 3.700 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.595 ; 3.595 ; Fall       ; clk             ;
; videoR0          ; clk        ; 3.726 ; 3.726 ; Fall       ; clk             ;
; videoR1          ; clk        ; 3.806 ; 3.806 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.121 ; 4.121 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 4.059 ; 4.059 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 4.059 ; 4.059 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 4.351 ; 4.351 ; Rise       ; cpuClock        ;
; J6_9             ; cpuClock   ; 3.920 ; 3.920 ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 4.546 ; 4.546 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.410 ; 3.164 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.345 ; 3.205 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.200 ; 3.200 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 3.843 ; 3.843 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.452 ; 3.452 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.200 ; 3.200 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.535 ; 3.535 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.584 ; 3.584 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.790 ; 3.790 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.680 ; 3.680 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.817 ; 3.817 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 3.715 ; 3.715 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 3.800 ; 3.800 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 3.873 ; 3.873 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.986 ; 3.986 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.978 ; 3.978 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.646 ; 3.646 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.569 ; 3.569 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.650 ; 3.650 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.112 ; 4.112 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.889 ; 4.889 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 5.303 ; 5.303 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.371 ; 4.371 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 4.890 ; 4.890 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 5.096 ; 5.096 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.459 ; 4.459 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.868 ; 4.868 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.112 ; 4.112 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.410 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.345 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.828 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.838 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.848 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.855 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.855 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.855 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.828 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.042 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.048 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.713 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.723 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.733 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.740 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.740 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.740 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.713 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.927 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.933 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.828     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.838     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.848     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.855     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.855     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.855     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.828     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.042     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.048     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.713     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.723     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.733     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.740     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.740     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.740     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.713     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.927     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.933     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -19.448   ; -2.836  ; N/A      ; N/A     ; -2.567              ;
;  clk             ; -18.328   ; 0.035   ; N/A      ; N/A     ; -2.567              ;
;  cpuClock        ; -19.448   ; -2.836  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -9954.622 ; -38.064 ; 0.0      ; 0.0     ; -2657.645           ;
;  clk             ; -6231.972 ; 0.000   ; N/A      ; N/A     ; -2150.117           ;
;  cpuClock        ; -3722.650 ; -38.064 ; N/A      ; N/A     ; -507.528            ;
+------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.720 ; 10.720 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 8.885  ; 8.885  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 5.766  ; 5.766  ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 13.822 ; 13.822 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 10.048 ; 10.048 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.752  ; 9.752  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.748  ; 9.748  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.048 ; 10.048 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.703  ; 9.703  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.033  ; 9.033  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.398  ; 9.398  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.396  ; 9.396  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.976  ; 9.976  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.629 ; -2.629 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.616 ; -2.616 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.419 ; -2.419 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -2.804 ; -2.804 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.846 ; -2.846 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -3.025 ; -3.025 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.185 ; -3.185 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.047 ; -3.047 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.940 ; -2.940 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -3.119 ; -3.119 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -3.021 ; -3.021 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.846 ; -2.846 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.886 ; -2.886 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 8.944  ; 8.944  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 9.795  ; 9.795  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 8.976  ; 8.976  ; Fall       ; clk             ;
; vSync            ; clk        ; 8.505  ; 8.505  ; Fall       ; clk             ;
; video            ; clk        ; 8.411  ; 8.411  ; Fall       ; clk             ;
; videoB0          ; clk        ; 7.728  ; 7.728  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.029  ; 8.029  ; Fall       ; clk             ;
; videoG0          ; clk        ; 8.058  ; 8.058  ; Fall       ; clk             ;
; videoG1          ; clk        ; 7.692  ; 7.692  ; Fall       ; clk             ;
; videoR0          ; clk        ; 8.086  ; 8.086  ; Fall       ; clk             ;
; videoR1          ; clk        ; 8.402  ; 8.402  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.094 ; 10.094 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 19.132 ; 19.132 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 19.132 ; 19.132 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 16.482 ; 16.482 ; Rise       ; cpuClock        ;
; J6_9             ; cpuClock   ; 16.652 ; 16.652 ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 20.749 ; 20.749 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 11.401 ; 11.401 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 12.514 ; 12.514 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 20.012 ; 20.012 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 15.109 ; 15.109 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 15.340 ; 15.340 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 15.121 ; 15.121 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 16.890 ; 16.890 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 17.256 ; 17.256 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 17.478 ; 17.478 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.569 ; 17.569 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.354 ; 17.354 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.766 ; 17.766 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 18.287 ; 18.287 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.144 ; 16.144 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 17.311 ; 17.311 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 17.371 ; 17.371 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 18.638 ; 18.638 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 20.012 ; 20.012 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 19.347 ; 19.347 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 26.186 ; 26.186 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 24.260 ; 24.260 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 25.699 ; 25.699 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 22.655 ; 22.655 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 25.649 ; 25.649 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 24.263 ; 24.263 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 22.043 ; 22.043 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 26.186 ; 26.186 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 23.573 ; 23.573 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 5.886  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 5.984  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.049 ; 4.049 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 4.171 ; 4.171 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.975 ; 3.975 ; Fall       ; clk             ;
; vSync            ; clk        ; 3.883 ; 3.883 ; Fall       ; clk             ;
; video            ; clk        ; 3.790 ; 3.790 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.617 ; 3.617 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.690 ; 3.690 ; Fall       ; clk             ;
; videoG0          ; clk        ; 3.700 ; 3.700 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.595 ; 3.595 ; Fall       ; clk             ;
; videoR0          ; clk        ; 3.726 ; 3.726 ; Fall       ; clk             ;
; videoR1          ; clk        ; 3.806 ; 3.806 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.121 ; 4.121 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 4.059 ; 4.059 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 4.059 ; 4.059 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 4.351 ; 4.351 ; Rise       ; cpuClock        ;
; J6_9             ; cpuClock   ; 3.920 ; 3.920 ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 4.546 ; 4.546 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.410 ; 3.164 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.345 ; 3.205 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.200 ; 3.200 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 3.843 ; 3.843 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.452 ; 3.452 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.200 ; 3.200 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.535 ; 3.535 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.584 ; 3.584 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.790 ; 3.790 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.680 ; 3.680 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.817 ; 3.817 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 3.715 ; 3.715 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 3.800 ; 3.800 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 3.873 ; 3.873 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.986 ; 3.986 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.978 ; 3.978 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.646 ; 3.646 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.569 ; 3.569 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.650 ; 3.650 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.112 ; 4.112 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.889 ; 4.889 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 5.303 ; 5.303 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.371 ; 4.371 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 4.890 ; 4.890 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 5.096 ; 5.096 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.459 ; 4.459 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.868 ; 4.868 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.112 ; 4.112 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.410 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.345 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1267     ; 20544794 ; 1389     ; 47242    ;
; cpuClock   ; clk      ; 108827   ; 0        ; 13126    ; 0        ;
; clk        ; cpuClock ; 3800     ; 9        ; 0        ; 82       ;
; cpuClock   ; cpuClock ; 11161274 ; 152      ; 2175     ; 98       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1267     ; 20544794 ; 1389     ; 47242    ;
; cpuClock   ; clk      ; 108827   ; 0        ; 13126    ; 0        ;
; clk        ; cpuClock ; 3800     ; 9        ; 0        ; 82       ;
; cpuClock   ; cpuClock ; 11161274 ; 152      ; 2175     ; 98       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 411   ; 411  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 3509  ; 3509 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 22 21:55:28 2017
Info: Command: quartus_sta M6809_VGA_ExtRAM -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.448
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.448     -3722.650 cpuClock 
    Info (332119):   -18.328     -6231.972 clk 
Info (332146): Worst-case hold slack is -2.836
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.836       -38.064 cpuClock 
    Info (332119):     0.499         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2150.117 clk 
    Info (332119):    -0.742      -507.528 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.911
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.911      -983.077 cpuClock 
    Info (332119):    -5.424     -1525.880 clk 
Info (332146): Worst-case hold slack is -0.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.680       -10.973 cpuClock 
    Info (332119):     0.035         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1468.732 clk 
    Info (332119):    -0.500      -342.000 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 477 megabytes
    Info: Processing ended: Sun Jan 22 21:55:36 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:04


