---
title: "LAB1 - Logic Simulation"
collection: labs
type: "University course"
permalink: /labs/lab1-logic-simulator
venue: "IC Design Lab, SCDC HCM"
date: 2023-02-02
location: "HCMC, Vietnam"
---

Tìm hiểu mô phỏng thiết kế RTL và mức cổng (gate level) với công cụ VCS.

Mục tiêu
======

Giới thiệu
======

VCS được sử dụng để biên dịch các tệp đầu vào và mô phỏng thiết kế. Sử dụng công cụ DVE (Discovery Visual Environment) để gỡ lỗi. VCS là một công cụ biên dịch dòng lệnh các nguồn đầu vào. Bằng các sử dụng DVE, có thể kéo thả tín hiệu trong nhiều chế độ xem khác nhau hoặc sử dụng các cửa sổ tùy chọn để xem nguồn tín hiệu, theo dõi trình điều khiển, so sánh dạng sóng và xem sơ đồ . Sử dụng DVE để tìm lỗi trong RTL hoặc cổng, xác nhận, testbench và độ phủ nhanh chóng.


Hướng dẫn thực hành
======
Tải tài liệu
======
* Hướng dẫn sử dụng công cụ thực hành [doc 📥](https://link.uit.edu.vn/ic-101-guide)
* Mãu báo cáo thực hành [doc 📥](https://link.uit.edu.vn/ic-101-lab-template)
* Hướng dẫn thực hành lab1  [doc 📥](https://link.uit.edu.vn/ic101-lab1)
Bài tập
======
