- 2 -
N 型金氧半及埋藏矽控整流器靜電防護元件電路之發展(I)
Development of NMOS and Buried-SCR ESD Portection Devices and Circuits
計畫編號：NSC98-2221-E-231-030
執行期間：98 年 8 月 1 日 至 99 年 7 月 31 日
主持人：黃至堯 清雲科技大學電子工程系所
一、中文摘要
在奈米製程的世代中，金氧半場效電
晶體遭遇了遍佈在通道寬度上多指狀並聯
以及單指狀閘極結構的不均勻靜電電流分
佈問題。本計劃在金氧半場效電晶體方面針
對深次微米及奈米製程中不均勻電流分佈
現象，探討基座電阻之佈局樣態、結構尺寸
參數的影響趨勢，分析設計等議題詳加研究
探討。並採用元件晶格溫度的熱電模擬，混
合元件電路模式以整合元件本身和其週邊
等效電路進行深入分析研討。然後基於模擬
分析結果設計元件電路佈局，製作測試鍵晶
片以進行實驗測量、分析故障原因，並輔以
模擬分析，評估各式各樣條件之優劣勝敗，
最終發展出良好靜電防護效果的元件電路。
二、英文摘要
In nanometer technology era, MOSFETs
suffer from nonuniform ESD current distribution
problem all over their channel width in both parallel
multi-finger and single finger gate structures. In the part
of MOSFETs, this project plans to aim at the
nonuniform current distribution phenomena in the deep
submicron and nanometer processes and study impact
tendencies of the substrate resistance in terms of the
layout style and structural dimension parameters,
analysis and design This study intends to mainly utilize
electrothermal simulation with lattice temperature in
technology computer- aided design. It also adopts mixed
device-circuit mode to integrate device structures
themselves and their peripheral circuits for detail
analysis and investigation. Afterward, based on the
simulation results, device/circuit testkey layout will be
designed and foundried for measurement and failure
analysis. The measurement results will be accompanied
with the prior simulation to analyze and evaluate the
various split conditions of the layout design. At last
robust ESD protection devices and circuits will be
developed according to the above research activities.
三、計畫的緣由與目的
靜電放電 (ESD) 近年來已經成為重要
的可靠性議題而 N 型金氧半場效電晶體更
是常見的主要 ESD 防護元件，然而這種元
件還是存在一些缺點值得更進一步的探
討，例如多指狀型態的 NMOS 電晶體在 ESD
電壓來臨時通常會發生不均勻啟動的狀況
[1]。靜電放電防護 NMOS 電晶體通常會因
為此不均勻電流分佈的問題而更糟，其有關
的 ESD 防護設計已發表於[2]。同時也提出
過許多相關的佈局設計改良方法[3]-[5]，並
且相關的研究都已獲得模擬的佐證[6]。在接
觸點佈局樣態方面，多指狀金氧半電晶體中
的基底/井區接觸點以短路 (Butting)或置入
(Inserted) 方式與源極端接觸的佈局方法經
常運用在次微米製程中用來節省佈局面積[7]
或增強元件本身的性能。此外在互補金氧半
(CMOS) 積體電路中短路基底接觸點與電
晶體源極端也可以減少栓鎖效應 (latch-up)
的敏感性[8] [9]。
可是在0.18μm CMOS製程中，源極端
短路/置入基底接觸點佈局方式會導致 ESD
防護能力嚴重下降。一般 0.18μm設計規範
中註明在 ESD N/P 型電晶體元件中使用短
路或置入基底/井區接觸點是嚴格禁止的，而
且在 0.18μm之前的製程世代中並沒有這樣
的限制問題。N 型 ESD 防護電晶體的短路/
置入基底/井區接觸點造成防護能力下降的
情況已經過電熱模擬縝密的探討[10]。這是
肇因於相當小的有效基底電阻值，因此使得
在 NMOS 底下寄生的橫向 NPN BJT 結構幾
乎不能啟動，而這個問題在目前生產技術上
仍然迫切需要解決。
基於以上所述議題，本研究目標鎖定在
基底/井區接觸點的型態所造成的影響，並且
以佈局最佳化的方式獲得更好的 ESD 防護
表現。本文主要考量為多指狀 ESD NMOS
防護元件的佈局結構，並且嘗試不同的佈局
方式調整基底電阻進而獲得 ESD 防護能力
的改善，並用元件模擬進行詳細的分析與討
論。
四、研究方法及成果
本研究目標是0.18μm CMOS 製程標準
閘極接地 NMOS (GGNMOS)元件，如圖 1
所示。閘極接地 NMOS 元件佈局的通道寬
度為360μm以及通道長度為 0.18μm，汲極
接點到閘極距離(DP)與源極接點到閘極距
離(SP)分別為3μm 與0.75μm並採用金屬矽
- 4 -
於 1.8V與 3.3V元件分別提升了 1.7 倍與 4.1
倍的改善。整體觀察實驗數據證明 ESD 防
護能力在 1.8V 元件中提高 11~13V/μm，而
3.3V 元件中提高 20V/μm。
TLP I-V 量測曲線結果顯示於圖 7與圖
8中。原始對照組佈局型態的 1.8V 元件中表
現出負電阻現象。而置入接觸點結構表現出
非常不穩定及脆弱的現象。它的 I-V 曲線在
整個曲線圖中的斜率呈現出負電阻狀態。這
是 NMOS 導通到驟回的狀態之後，元件基底
的溫度快速上升驅使大量的電子電洞對產
生，因此驟回電流就不需要繼續由汲極電壓
支撐，正回饋的熱效應即足夠維持電流持續
的增加。因此可在 I-V 曲線上發現元件的跨
壓將降低並造成負電阻現象。變化外部電阻
的結構中顯示二次崩潰電壓 Vt2 5V 稍低於
單一 1KΩ 電阻結構的 6.5V。與一般狀態下
的 Vt1 6V 相比，單一 1KΩ電阻結構也必須
限制在6V以下才可維持並聯的正常NMOS元
件獲得安全的保護，這顯然限制它可以保護
ESD 的範圍。在另一方面，兩種外接電阻結
構顯示在 3.3V 元件中直到二次崩潰點時都
小於 Vt1 8V。因此這兩種方法在 3.3V 操作
中可以完整利用整個驟回區域做保護的功
能。而在圖中顯示崩潰之前的漏電電流則是
因為TLP儀器在量測時設定的最小解析度單
位限制的緣故，在整個量測過程中都呈現約
100mA 左右的漏電流。
五、結論與討論
為了更精確的分析元件行為，MEDICI
[11]電熱數值模擬軟體也用於研究置入接觸
點結構的行為分析，模擬分析在 GGNMOS
整個驟回期間的電流分佈。模擬的元件結構
如圖 9 表示標準的 0.18μmNMOS 結構。它
的基底接觸點電極配置在元件結構左邊的
底部，並且在基底接觸點與地之間並聯調整
電阻 Rsub 200Ω，因為模擬結構的尺寸受限
於軟體格點分配的限制，無法完整的實現配
置一個真實的大尺寸實驗元件，通常基底電
極應環繞配置在模擬結構的底部且調整電
阻是為了配合基底尺寸在真實元件與模擬
結構之間的差別做調整。而其模擬產生的曲
線與實際元件的數據是非常吻合的。模擬結
果顯示 GGNMOS 二次崩潰點的二維電流向
量分佈，它的基底電流 Isub 是 4.1mA，以及
圖 10 所示短路/置入接觸點結構在二次崩潰
點的結果。將接觸點電極使用短路/置入接觸
0.18μm NMOS 源極端。這使得 Isub 變成
323.4mA。比較以上二種狀態明顯發現短路
或置入接觸點的條件將會比正常結構吸收
更多的電流高達 78 倍，這導致更大量的 Isub
才能驅使 NMOS 進入驟回狀態。射極/基極
接面將更難產生順向偏壓，所以在 NMOS
底下寄生的 NPN BJT 結構非常不易啟動。
因此大量的 ESD 電流直接流竄到基底使得
元件本體的溫度快速上升，提早到達二次崩
潰點，最後這將導致 ESD 的 It2 損壞點發生
在很低的狀態。當電流注入正常元件、短路
/置入結構、以及單一 1KΩ條件，其最高的
元件溫度分別是 880、1167、以及 841K。
三種條件相對的 Isub 分別為 4.1、323、以
及 0.86mA。模擬結果明顯呈現嵌入電阻結
構可以把置入接觸點佈局造成防護能力降
低的問題恢復到正常元件的等級。
本文中佈局技術的發表是為了克服
基底電阻短路的議題。在這些修改佈局的結
果 中 只 能 把 損 壞 的 等 級 恢 復 到 標 準
GGNMOS 的狀態。改良佈局的電性行為與
標準的 GGNMOS 非常類似。而外部電阻並
聯條件也曾應用於短路接觸點結構。然而實
驗結果並沒有獲得較大的改善，只有在部分
3.3V 元件的 TLP 量測數據中顯示有些許的
提升，但並沒有全面改善的趨勢。這表示在
短路接觸點的佈局型態導致嚴重基底電阻
短路的缺點並無法用目前的方法來改善。
本文提出在0.18μm CMOS製程中之源
極端置入基底接點的改良佈局結構方法已
由量測結果獲得證實。連接置入接觸點與外
部電阻可以解決其內部基底電阻傾向短路
的問題。這個方法可以有效的改善 ESD 保
護能力。在實驗數據中顯示 1.8V 元件在
ESD/人體靜電放電模式強健度至少提升 2
倍，而 3.3V 元件更是獲得 8 倍的提升。
本研究群的相關研究結果，過去 5 年內於一
般期刊發表 6 篇論文，會議論文 8 篇，並有
1 篇期刊論文投稿中。
六、參考文獻
[1] D. Scot, J. Hal and G. Giles, “A lumped element 
model for simulation of ESD failures in silicided
devices, ” EOS/ESD Symp. Proc., pp. 41 –47,
1986.
[2] T. Polgreen and A. Chaterjee, “Improving the 
ESD failure threshold of silicided n-MOS output
transistors by ensuring uniform current flow,” 
IEEE TED. Vol. 39, no. 2, pp. 379–388, 1992.
[3] Ming-Dou Ker, Che-Hao Chuang, and Wen-Yu
Lo,“Layout Design On Multi- Finger MOSFET
for On-Chip ESD Protection Circuit in a 0.18-um
Salicide CMOS Process,” IEEE ICECS, pp.
361-364, Sept. 2001
[4] Ming-Dou Ker, Tung-Yang Chen, and Chung-Yu
Wu, “ESD protection design in a 0.18um salicide 
CMOS technology by using substrate-triggered
technique,” IEEE ISCAS, pp. 754-757, May 2001.
[5] Ming-Dou Ker and Che-Hao Chung,“ESD 
Implantations In 0.18um Salicide CMOS
Technology for On-Chip ESD Protection With
Layout Consideration,”IEEE IPFA. pp. 85 –90,
July 2001
- 6 -
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
0.0 1.0 2.0 3.0 4.0 5.0 6.0 7.0
I_
T
L
P
(A
)
V_TLP (V)
1.8V_comparison
1.8V_variableres.
1.8V_1KΩ res.
圖 4 (b) 並聯外部單一1KΩ電阻結構佈局圖
圖 5 人體放電模式 (ESD HBM) 靜電打擊量測結果
圖 6 TLP It2 量測結果
圖 7 1.8V NMOS TLP 電流-電壓曲線(I-V curve)
量測結果
圖 8 3.3V NMOS TLP 電流-電壓曲線(I-V curve)量
測結果
圖 9 標準 NMOS 結構在二次崩潰點之 2 維電流分佈
圖
0
5
10
15
20
25
comparison variableres. 1KΩ res.
pe
r μ
m
 ch
an
ne
l w
id
th
 E
SD
vo
lta
ge
(V
/u
m
)
1.8V_Inserted 3.3V_Inserted
0.00
0.20
0.40
0.60
0.80
1.00
1.20
1.40
1.60
comparison variableres. 1KΩ res.
T
LP
cu
rr
en
t
(A
)
1.8V_Inserted 3.3V_Inserted
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
0.0 2.0 4.0 6.0 8.0 10.0
I_
T
L
P
(A
)
V_TLP (V)
3.3V_comparison
3.3V_variable res.
3.3V_1KΩ res.
substrate
pickup
source gate drain
Rsub=200Ω

98年度專題研究計畫研究成果彙整表 
計畫主持人：黃至堯 計畫編號：98-2221-E-231-030- 
計畫名稱：N型金氧半及埋藏矽控整流器靜電防護元件電路之發展(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 2 2 100%  
研究報告/技術報告 1 1 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 4 4 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
