-- Comparador de 8 bits em VHDL
-- Entradas: Xx, Yy
-- Sa√≠das: A_igual_B, AA_maior_BB, AA_menor_BB
--
-- 
-- 
-- 
-- 
--
-- Estudante: Kaike C. 
-- 24/02/2020
 
 
 -- X_igual_Y = eq_comparador
 -- X_maior_Y = grt_comparador
 -- X_menor_Y = It_comparador
 
 
library ieee;
use ieee.std_logic_1164.all;

entity comparador8bit is
  
  port(X_CMP, Y_CMP : in std_logic_vector(7 downto 0);
      eq_comparador: out std_logic_vector(7 downto 0));
end;
    
architecture ckt_comparador8bits of comparador8bit is
  
signal out_xnor: std_logic_vector(7 downto 0);
 signal f1,f2,f3,f4,f5,f6,f7,f8: std_logic;

begin
  
out_xnor(0) <= Y_CMP(0) xnor X_CMP(0);
out_xnor(1) <= X_CMP(1) xnor X_CMP(1);
out_xnor(2) <= Y_CMP(2) xnor X_CMP(2);
out_xnor(3) <= Y_CMP(3) xnor X_CMP(3);
out_xnor(4) <= Y_CMP(4) xnor X_CMP(4);
out_xnor(5) <= Y_CMP(5) xnor X_CMP(5);
out_xnor(6) <= Y_CMP(6) xnor X_CMP(6);
out_xnor(7) <= Y_CMP(7) xnor X_CMP(7);

eq_comparador(0) <= (Y_CMP(0) xnor X_CMP(0)) and (X_CMP(1) xnor X_CMP(1)) and (Y_CMP(2) xnor X_CMP(2)) and (Y_CMP(3) xnor X_CMP(3)) and (Y_CMP(4) xnor X_CMP(4)) and (Y_CMP(5)xnor X_CMP(5)) and (Y_CMP(6) xnor X_CMP(6)) and (Y_CMP(7) xnor X_CMP(7));
eq_comparador(6) <= '0';
eq_comparador(5) <= '0';
eq_comparador(4) <= '0';
eq_comparador(3) <= '1';
eq_comparador(2) <= '0';
eq_comparador(1) <= '0';
eq_comparador(7) <= '1';


end ckt_comparador8bits; 