<!DOCTYPE html>
<html lang="ja">
<head>
<meta charset="utf-8">
<title>東京大学 情報理工学系研究科 コンピュータ科学専攻 2007年度 専門科目Ⅰ</title>
<!--#include virtual="/common/header.html" -->
</head>
<body>
<!--#include virtual="/common/navbar.html" -->	

	<div class="container well well-lg" style="background: red well">
		<h3>東京大学 情報理工学系研究科 コンピュータ科学専攻 2007年度 専門科目Ⅰ</h3>
		<hr />

		<div class="panel panel-default">
			<div class="panel-heading">
				<h3 class="panel-title">問題5</h3>
			</div>
			<div class="panel-body">
				<h2>(1)</h2>
				<p>T1~Tnの中で最大の遅延となるものをTxとすると、上限は(Tx+Tp)/クロックとなる。</p>
				<p>パイプライン上で最もボトルネックとなる組み合わせ論理回路遅延よりクロック周波数を早くしてしまうと、Txの処理中に後続のパイプラインレジスタから入力されてしまうため誤作動に繋がることは明らかである。</p>
				<br> <br>

				<h2>(2)</h2>
				<p>・構造ハザード</p>
				<p>パイプラインアーキテクチャにおいては同時に複数の命令をたらい回しの要領で実行するため、命令間でハードウェア資源の競合が発生する。ハードウェア資源の多重化によって解消可能。</p>
				<br>
				<p></p>
				<p>・制御ハザード</p>
				<p>分岐ハザードとも呼び、分岐命令の後続の命令が分岐命令の処理によって変わるために発生するハザード。分岐予測によって予測が成功すればストールを防ぐことが可能。簡単なものに２bit予測器がある。</p>
				<br> <br>

				<h2>(3)</h2>
				<p>・フロー依存(Write After Read)</p>
				<p>アウトオブオーダーでなくても発生するデータハザード。前の書き込み命令処理が完了するまで、後続の命令がその値を読み込むことが出来ない。</p>
				<p>・逆依存(Read After Write)</p>
				<p>前のリード命令が完了するまで、後続の命令がその値に書き込むことが出来ない。アウトオブオーダー特有のハザード。</p>
				<p>・出力依存(Write After Write)</p>
				<p>前の書き込み命令が完了するまで、後続の命令がその値に書き込むことが出来ない。アウトオブオーダー特有のハザード。</p>
				<br> <br>

				<h2>(4)</h2>
				<p>レジスタに余裕があるのであれば、レジスタリネーミングによって書き込む値を依存関係のあるレジスタの代わりに別の余ったレジスタを利用する。これにより逆依存と出力依存については考慮する必要が無くなる。</p>
				<br> <br>

				<h2>(5)</h2>
				<p>割り込み時には追い越し実行されたものを無かったことにする必要がある。つまりレジスタを巻き戻す必要があるため、ロールバック機構が必要となる。一定時間毎にレジスタの値を保持するチェックポイントを実装し、割り込み時には直前のチェックポイントまで戻ることで解決可能。</p>

			</div>
		</div>
	</div>

</body>
</html>

