# -FIFO
기본적인 FIFO(First-In-First-Out) 버퍼를 구현한 Verilog HDL 설계입니다. FIFO는 데이터를 순차적으로 쓰고 읽을 수 있는 메모리 구조로, 데이터의 저장 순서대로 꺼내는 것이 특징입니다.
