### FPGA-三段式-状态机：  
  - 实现对顺序逻辑的检测；  
  - 状态机模型：（抽象出来的逻辑结构）  
    - mealy状态机：时序逻辑的输出不仅取决于当前状态，还取决于输入状态；  
      - 状态空间定义：
      - 状态跳转：
      - 下个状态判断（组合逻辑）：
      - 各个状态下的动作：
    - moore状态机：时序逻辑的输出只取决于当前状态；  
    
## 举个栗子：  
### eeprom读写时序（AT24C64）IIC  
  - 空闲态：  SCL=1,SDA=1；  
  - 起始信号：SCL=1,SDA=1->0;  
  - 停止信号：SCL=1，SDA=0->1;  
  - 数据有效性：数据在SCL的上升沿到来之前就需准备好，并在下降沿到来之前必须稳定；  
  - 应答信号ACK：发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号；    
  - 
