Classic Timing Analyzer report for ULA_project
Fri Nov 02 17:08:12 2018
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                      ;
+------------------------------+-------+---------------+-------------+------+-----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To        ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+-----------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 10.858 ns   ; B[1] ; Digit0[1] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;           ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+-----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------+
; tpd                                                            ;
+-------+-------------------+-----------------+------+-----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To        ;
+-------+-------------------+-----------------+------+-----------+
; N/A   ; None              ; 10.858 ns       ; B[1] ; Digit0[1] ;
; N/A   ; None              ; 10.819 ns       ; A[3] ; Digit0[1] ;
; N/A   ; None              ; 10.451 ns       ; B[0] ; Digit0[1] ;
; N/A   ; None              ; 10.391 ns       ; B[3] ; Digit0[1] ;
; N/A   ; None              ; 10.343 ns       ; A[2] ; Digit0[1] ;
; N/A   ; None              ; 10.262 ns       ; A[1] ; Digit0[1] ;
; N/A   ; None              ; 10.151 ns       ; A[0] ; Digit0[1] ;
; N/A   ; None              ; 9.936 ns        ; B[2] ; Digit0[1] ;
; N/A   ; None              ; 9.732 ns        ; B[1] ; Digit0[2] ;
; N/A   ; None              ; 9.693 ns        ; A[3] ; Digit0[2] ;
; N/A   ; None              ; 9.693 ns        ; B[1] ; Digit0[4] ;
; N/A   ; None              ; 9.654 ns        ; A[3] ; Digit0[4] ;
; N/A   ; None              ; 9.522 ns        ; B[1] ; Digit0[5] ;
; N/A   ; None              ; 9.483 ns        ; A[3] ; Digit0[5] ;
; N/A   ; None              ; 9.456 ns        ; B[1] ; Digit0[0] ;
; N/A   ; None              ; 9.417 ns        ; A[3] ; Digit0[0] ;
; N/A   ; None              ; 9.357 ns        ; B[1] ; Digit0[6] ;
; N/A   ; None              ; 9.347 ns        ; B[1] ; Digit0[3] ;
; N/A   ; None              ; 9.325 ns        ; B[0] ; Digit0[2] ;
; N/A   ; None              ; 9.318 ns        ; A[3] ; Digit0[6] ;
; N/A   ; None              ; 9.308 ns        ; A[3] ; Digit0[3] ;
; N/A   ; None              ; 9.286 ns        ; B[0] ; Digit0[4] ;
; N/A   ; None              ; 9.265 ns        ; B[3] ; Digit0[2] ;
; N/A   ; None              ; 9.259 ns        ; B[1] ; Digit1[6] ;
; N/A   ; None              ; 9.226 ns        ; B[3] ; Digit0[4] ;
; N/A   ; None              ; 9.220 ns        ; A[3] ; Digit1[6] ;
; N/A   ; None              ; 9.217 ns        ; A[2] ; Digit0[2] ;
; N/A   ; None              ; 9.178 ns        ; A[2] ; Digit0[4] ;
; N/A   ; None              ; 9.136 ns        ; A[1] ; Digit0[2] ;
; N/A   ; None              ; 9.115 ns        ; B[0] ; Digit0[5] ;
; N/A   ; None              ; 9.097 ns        ; A[1] ; Digit0[4] ;
; N/A   ; None              ; 9.063 ns        ; B[1] ; Digit1[2] ;
; N/A   ; None              ; 9.063 ns        ; B[1] ; Digit1[3] ;
; N/A   ; None              ; 9.055 ns        ; B[3] ; Digit0[5] ;
; N/A   ; None              ; 9.049 ns        ; B[0] ; Digit0[0] ;
; N/A   ; None              ; 9.025 ns        ; A[0] ; Digit0[2] ;
; N/A   ; None              ; 9.024 ns        ; A[3] ; Digit1[2] ;
; N/A   ; None              ; 9.024 ns        ; A[3] ; Digit1[3] ;
; N/A   ; None              ; 9.007 ns        ; A[2] ; Digit0[5] ;
; N/A   ; None              ; 8.989 ns        ; B[3] ; Digit0[0] ;
; N/A   ; None              ; 8.986 ns        ; A[0] ; Digit0[4] ;
; N/A   ; None              ; 8.950 ns        ; B[0] ; Digit0[6] ;
; N/A   ; None              ; 8.941 ns        ; A[2] ; Digit0[0] ;
; N/A   ; None              ; 8.940 ns        ; B[0] ; Digit0[3] ;
; N/A   ; None              ; 8.926 ns        ; A[1] ; Digit0[5] ;
; N/A   ; None              ; 8.890 ns        ; B[3] ; Digit0[6] ;
; N/A   ; None              ; 8.880 ns        ; B[3] ; Digit0[3] ;
; N/A   ; None              ; 8.860 ns        ; A[1] ; Digit0[0] ;
; N/A   ; None              ; 8.852 ns        ; B[0] ; Digit1[6] ;
; N/A   ; None              ; 8.842 ns        ; A[2] ; Digit0[6] ;
; N/A   ; None              ; 8.832 ns        ; A[2] ; Digit0[3] ;
; N/A   ; None              ; 8.815 ns        ; A[0] ; Digit0[5] ;
; N/A   ; None              ; 8.810 ns        ; B[2] ; Digit0[4] ;
; N/A   ; None              ; 8.802 ns        ; B[1] ; Digit1[1] ;
; N/A   ; None              ; 8.792 ns        ; B[3] ; Digit1[6] ;
; N/A   ; None              ; 8.763 ns        ; A[3] ; Digit1[1] ;
; N/A   ; None              ; 8.761 ns        ; A[1] ; Digit0[6] ;
; N/A   ; None              ; 8.751 ns        ; A[1] ; Digit0[3] ;
; N/A   ; None              ; 8.749 ns        ; A[0] ; Digit0[0] ;
; N/A   ; None              ; 8.744 ns        ; A[2] ; Digit1[6] ;
; N/A   ; None              ; 8.663 ns        ; A[1] ; Digit1[6] ;
; N/A   ; None              ; 8.656 ns        ; B[0] ; Digit1[2] ;
; N/A   ; None              ; 8.656 ns        ; B[0] ; Digit1[3] ;
; N/A   ; None              ; 8.650 ns        ; A[0] ; Digit0[6] ;
; N/A   ; None              ; 8.648 ns        ; B[2] ; Digit0[2] ;
; N/A   ; None              ; 8.640 ns        ; A[0] ; Digit0[3] ;
; N/A   ; None              ; 8.639 ns        ; B[2] ; Digit0[5] ;
; N/A   ; None              ; 8.596 ns        ; B[3] ; Digit1[2] ;
; N/A   ; None              ; 8.596 ns        ; B[3] ; Digit1[3] ;
; N/A   ; None              ; 8.569 ns        ; B[2] ; Digit0[0] ;
; N/A   ; None              ; 8.552 ns        ; A[0] ; Digit1[6] ;
; N/A   ; None              ; 8.548 ns        ; A[2] ; Digit1[2] ;
; N/A   ; None              ; 8.548 ns        ; A[2] ; Digit1[3] ;
; N/A   ; None              ; 8.467 ns        ; A[1] ; Digit1[2] ;
; N/A   ; None              ; 8.467 ns        ; A[1] ; Digit1[3] ;
; N/A   ; None              ; 8.439 ns        ; B[2] ; Digit0[6] ;
; N/A   ; None              ; 8.429 ns        ; B[2] ; Digit0[3] ;
; N/A   ; None              ; 8.395 ns        ; B[0] ; Digit1[1] ;
; N/A   ; None              ; 8.356 ns        ; A[0] ; Digit1[2] ;
; N/A   ; None              ; 8.356 ns        ; A[0] ; Digit1[3] ;
; N/A   ; None              ; 8.335 ns        ; B[3] ; Digit1[1] ;
; N/A   ; None              ; 8.287 ns        ; A[2] ; Digit1[1] ;
; N/A   ; None              ; 8.206 ns        ; A[1] ; Digit1[1] ;
; N/A   ; None              ; 8.095 ns        ; A[0] ; Digit1[1] ;
; N/A   ; None              ; 8.022 ns        ; B[2] ; Digit1[6] ;
; N/A   ; None              ; 7.826 ns        ; B[2] ; Digit1[2] ;
; N/A   ; None              ; 7.826 ns        ; B[2] ; Digit1[3] ;
; N/A   ; None              ; 7.565 ns        ; B[2] ; Digit1[1] ;
+-------+-------------------+-----------------+------+-----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Nov 02 17:08:12 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ULA_project -c ULA_project --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Longest tpd from source pin "B[1]" to destination pin "Digit0[1]" is 10.858 ns
    Info: 1: + IC(0.000 ns) + CELL(0.809 ns) = 0.809 ns; Loc. = PIN_B12; Fanout = 3; PIN Node = 'B[1]'
    Info: 2: + IC(4.626 ns) + CELL(0.228 ns) = 5.663 ns; Loc. = LCCOMB_X23_Y4_N16; Fanout = 2; COMB Node = 'BCD:inst|FullAdder:inst2|CarryOut:inst2|inst4~0'
    Info: 3: + IC(0.257 ns) + CELL(0.272 ns) = 6.192 ns; Loc. = LCCOMB_X23_Y4_N12; Fanout = 11; COMB Node = 'BCD:inst|inst10~0'
    Info: 4: + IC(0.323 ns) + CELL(0.228 ns) = 6.743 ns; Loc. = LCCOMB_X23_Y4_N28; Fanout = 1; COMB Node = 'BCDSegments:inst1|inst28~0'
    Info: 5: + IC(2.117 ns) + CELL(1.998 ns) = 10.858 ns; Loc. = PIN_C11; Fanout = 0; PIN Node = 'Digit0[1]'
    Info: Total cell delay = 3.535 ns ( 32.56 % )
    Info: Total interconnect delay = 7.323 ns ( 67.44 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 291 megabytes
    Info: Processing ended: Fri Nov 02 17:08:12 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


