<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ü§Ωüèæ ‚ôêÔ∏è ‚úçüèø Hardwarekomponenten des Bord-MPS des Unified Strike Fighter F-35 ‚ôíÔ∏è üìâ üëö</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Die Priorit√§ten der modernen milit√§rischen Luftfahrt konzentrieren sich auf ein qualitativ hochwertiges Situationsbewusstsein. Der moderne J√§ger ist d...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Hardwarekomponenten des Bord-MPS des Unified Strike Fighter F-35</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/453538/"><p> Die Priorit√§ten der modernen milit√§rischen Luftfahrt konzentrieren sich auf ein qualitativ hochwertiges Situationsbewusstsein. Der moderne J√§ger ist daher ein fliegender Schwarm von High-Tech-Sensoren.  Die Informationen dieser Sensoren werden von einem integrierten Mikroprozessorsystem (MPS) gesammelt, verarbeitet und dem Benutzer pr√§sentiert.  Gestern wurden HPEC-Hybride (einschlie√ülich CPU, GPU und FPGA) zur Implementierung verwendet.  F√ºr die Implementierung werden heute Single-Chip-SoC-Systeme verwendet, die neben dem Zusammenbau aller Komponenten auf einem Chipsatz auch ein Intra-Chip-Netzwerk (NoC) als Alternative zum herk√∂mmlichen Daten√ºbertragungs-Backbone organisieren.  Morgen, wenn SoC-Systeme noch ausgereifter werden, wird die Ankunft der polymorphen Nanoelektronik erwartet, was zu einer signifikanten Steigerung der Produktivit√§t und einer Verringerung der Veralterungsrate f√ºhren wird. </p><br><p><img src="https://habrastorage.org/webt/ta/s5/kp/tas5kpr3zp5rfqyobt6jftnfmac.jpeg"></p><a name="habracut"></a><br><h2 id="vvedenie">  Einf√ºhrung </h2><br><p>  Wenn in der √Ñra der K√§mpfer der 4. Generation die Indikatoren f√ºr die Kampf√ºberlegenheit hohe Geschwindigkeit und wirtschaftlicher Energieverbrauch waren, dann wird in der √Ñra der K√§mpfer der 5. Generation die Kampf√ºberlegenheit zun√§chst an der Qualit√§t des Situationsbewusstseins gemessen.  [6] Daher ist ein moderner K√§mpfer ein fliegender Schwarm aller Arten von High-Tech-Sensoren, der ein "360-Grad-Situationsbewusstsein" bietet.  [5] Das Sammeln von Informationen von diesen Sensoren, ihre Verarbeitung und die f√ºr den Piloten verdauliche Leistung erfordern eine enorme Rechenleistung. </p><br><p>  Alle diese Berechnungen m√ºssen an Bord durchgef√ºhrt werden, da die Gesamtintensit√§t des Eingangsdatenstroms aus dem gesamten Schwarm von Sensoren (Videokameras, Radarger√§te, Ultraviolett- und Infrarotsensoren, Lidar, Sonar usw.) die Bandbreite externer <em>Hochgeschwindigkeitskommunikationskan√§le</em> um mindestens das 1000-fache √ºberschreitet.  [2] Die Signalverarbeitung an Bord ist ebenfalls attraktiv, da der Pilot relevante Informationen in Echtzeit empfangen kann. </p><br><p>  Mit ‚ÄûVerdaulichkeit der Pr√§sentation‚Äú ist gemeint, dass alle Informationen, egal wie heterogen sie auch sein m√∂gen, zu einem einzigen ‚ÄûTheaterbild der Feindseligkeiten‚Äú zusammengefasst werden sollten [9], dessen Interpretation sich nicht in eine r√§tselhafte analytische Aufgabe verwandeln sollte (wie es in der alten war) Kampfmodelle, bei denen der Pilot gleichzeitig ein Dutzend Displays √ºberwachen musste). </p><br><p><img src="https://habrastorage.org/webt/rq/xs/i-/rqxsi-lsxfmne0ezskgy8vftidy.jpeg"></p><br><h2 id="vysokoproizvoditelnaya-integrirovannaya-sistema">  Hochleistungsintegriertes System </h2><br><p>  Die Verantwortung f√ºr diese Theaterproduktion oder, formeller ausgedr√ºckt, die Verantwortung f√ºr die L√∂sung dieser komplexen schwierigen Aufgabe liegt beim integrierten MPS, das neben hoher Leistung auch einen ausreichend niedrigen SWaP-Wert (Gr√∂√üe, Gewicht und Stromverbrauch) liefern sollte, was an sich ein ‚Äûimmergr√ºnes Problem‚Äú ist. ".  [8] Eine beliebte (aber nicht die fortschrittlichste) L√∂sung in dieser Hinsicht ist heute die Verwendung von drei verschiedenen Prozessoren in einem Paket: CPU, GPU und FPGA.  Der etablierte Name f√ºr diesen Hybrid ist HPEC (High Performance Integrated System).  [2] Der Schl√ºssel zu einer hybriden, erfolgreichen Implementierung ist die durchdachte Architektur des MPS, die die besten Eigenschaften jedes Prozessors nutzt und deren Schw√§chen umgeht.  Ziel der HPEC-Architektur ist es, den Synergieeffekt zu erzielen - wenn die Leistung des endg√ºltigen Hybridsystems die Gesamtleistung seiner Bestandteile erheblich √ºbersteigt.  T.O.  Die Hybridarchitektur kombiniert mehrere verschiedene Prozessortypen in einem Paket.  Die Idee ist, dass Sie, wenn Sie die St√§rken jeder einzelnen Komponente nutzen, ein fortschrittliches HPEC-System bauen k√∂nnen, das zu einer beeindruckenden Leistung f√ºhrt, und dass das Baby ein Baby-SWaP ist.  [10] Lassen Sie uns jede der drei Komponenten der HPEC-Architektur genauer betrachten. </p><br><p><img src="https://habrastorage.org/webt/3u/yp/mt/3uypmt1jusk3wfuohmp_ajhfm0q.jpeg">  <em>HPEC Hybrid Beispiel</em> </p><br><div class="spoiler">  <b class="spoiler_title">Seitenleiste: Ein Live-Beispiel eines HPEC-Hybrids</b> <div class="spoiler_text"><p>  Als Live-Illustration des HPEC-Hybrids k√∂nnen Sie die tragbare AdLink NEON-1040 x86-Kamera (4 Megapixel, 60 Bilder pro Sekunde) verwenden, die f√ºr raue Umgebungen ausgelegt ist.  Es ist mit FPGAs und GPUs ausgestattet, die fortschrittliche Bildverarbeitungstechnologien sowie eine Quad-Core-CPU (Intel Atom, 1,9 GHz) bereitstellen, sodass die Verarbeitungsalgorithmen als x86-kompatible Programme implementiert werden k√∂nnen.  Dar√ºber hinaus verf√ºgt die Kamera √ºber 32 GB Festplattenspeicher an Bord, auf dem Sie Videos, Programme und Archivdaten speichern k√∂nnen.  [13] <img src="https://habrastorage.org/webt/m_/2l/rf/m_2lrfpbbsxc5rc-5ywaprign0g.jpeg">  <em>AdLink-Kamera</em> </p></div></div><br><p>  Der Vorteil von FPGA besteht darin, dass Algorithmen in Hardware implementiert sind und eine solche Implementierung, wie Sie wissen, immer schneller ist.  Dar√ºber hinaus k√∂nnen FPGAs bei relativ niedrigen Taktraten in der Gr√∂√üenordnung von Hunderten von MHz Zehntausende von Berechnungen pro Taktzyklus durchf√ºhren und verbrauchen immer noch viel weniger Strom als GPUs.  FPGA ist auch in Bezug auf die Reaktionszeit schwierig zu konkurrieren (Hunderte von Nanosekunden gegen√ºber einem Dutzend Mikrosekunden, die die GPU bereitstellen kann).  Es ist auch erw√§hnenswert, dass moderne FPGAs die F√§higkeit haben, sich dynamisch neu zu konfigurieren: Sie k√∂nnen im laufenden Betrieb neu programmiert werden (ohne neu zu starten und anzuhalten) - um die Algorithmen an sich √§ndernde Betriebsbedingungen anzupassen.  Daher eignet sich FPGA (z. B. Xilinx) gut f√ºr die prim√§re Verarbeitung von Daten, die von Sensoren empfangen werden.  Es durchsucht die von den Sensoren kommenden Rohdaten und leitet einen st√§rker komprimierten Nutzstrom weiter.  FPGA ist hier unverzichtbar, denn ein homogener Datenstrom, dessen Verarbeitung auch leicht zu parallelisieren ist, ist genau die Aufgabe, bei der FPGA f√ºhrend im Genre ist. </p><br><div class="spoiler">  <b class="spoiler_title">Seitenleiste: Entwerfen eines DSP auf FPGA</b> <div class="spoiler_text"><p>  Traditionell werden FPGAs in der Low-Level-VHDL-Sprache programmiert.  Xilinx konnte den Entwicklungsprozess jedoch in eine so leistungsstarke Toolumgebung wie MathWorks Simulink integrieren.  Eine der sch√∂nen Eigenschaften von Simulink ist die Integration in MatLab, das wiederum das beliebteste Algorithmus-Modellierungswerkzeug f√ºr die milit√§rische und kommerzielle Signalverarbeitung ist.  F√ºr das Design von DSP-Komponenten ist MatLab hier im Allgemeinen der De-facto-Standard.  Durch diese Integration kann der Entwickler in MatLab entwickelte Softwarecodes und Dienstprogramme verwenden.  Dies erleichtert und beschleunigt den Entwurfszyklus.  Insbesondere, weil der Hauptteil des Testens des endg√ºltigen Systems in die MatLab-Umgebung verlagert wird, wo dies viel bequemer ist als bei der Arbeit mit herk√∂mmlichen FPGA-Tools.  [1] </p></div></div><br><p>  <strong>FPGAs</strong> sind derzeit der Kern der kritischsten Subsysteme des Bord-MPS der milit√§rischen Luftfahrt: ein Bordsteuerungscomputer, ein Navigationssystem, Kabinendisplays, Bremssysteme, Kabinentemperatur- und -druckregler, Beleuchtungsger√§te und Steuerger√§te f√ºr Flugzeugtriebwerke.  [14] FPGAs sind auch der Kern der integrierten Netzwerkkommunikation, der elektrooptischen Leitsysteme und anderer Arten intensiven ressourcenintensiven Rechnens f√ºr ‚Äûintegrierte Avionikmodule‚Äú (IMA) an Bord eines ‚ÄûUnified Strike Fighter‚Äú (JSF) wie der F-35.  [5] </p><br><p>  <strong>GPU</strong> (zum Beispiel Nvidia Tesla) - gut f√ºr die parallele Verarbeitung von Algorithmen mit intensiver Mathematik und Gleitkomma.  Es macht es besser als FPGA und CPU.  Das massive parallele Design der GPU - bestehend aus mehreren hundert Kernen - erm√∂glicht es Ihnen, parallele Algorithmen viel schneller als die CPU zu verarbeiten.  FPGA kann nat√ºrlich auch gut parallel verarbeitet werden, aber nicht, wenn es um Gleitkommaoperationen geht.  FPGA allein wei√ü nicht, wie man das macht, w√§hrend die moderne GPU eine Billion Gleitkommaoperationen pro Sekunde bietet - was beispielsweise f√ºr Aufgaben wie das Zusammenf√ºgen mehrerer Gigapixel-Videostreams sehr n√ºtzlich ist. </p><br><p>  <strong>Eine Multi-Core-CPU</strong> (z. B. Intel Core i7) eignet sich f√ºr die kognitive Verarbeitung. </p><br><p>  Wenn Sie also die besten Eigenschaften aller Prozessoren nutzen und ihre Schw√§chen umgehen, k√∂nnen Sie eine au√üergew√∂hnliche Rechenleistung erzielen.  Dar√ºber hinaus k√∂nnen andere spezialisierte Prozessoren in HPEC integriert werden, um eine noch h√∂here Leistung zu erzielen.  Zur L√∂sung der Probleme eines Bordnavigationssystems kann beispielsweise die PPU (Physics Processing Unit) verwendet werden - ein Hardwarebeschleuniger f√ºr physikalische Berechnungen, der f√ºr die Arbeit mit der Dynamik von Festk√∂rpern, Fl√ºssigkeiten und Weichk√∂rpern, f√ºr die Kollisionserkennung, f√ºr die Finite-Elemente-Analyse, f√ºr die Analyse von Objektfehlern und optimiert ist usw.  [11] Andere Beispiele f√ºr spezialisierte Prozessoren sind ein Hardwarebeschleuniger f√ºr die Radarsignalverarbeitung [1] und ein Hardwarebeschleuniger f√ºr die Graphanalyse [12], die f√ºr die Verarbeitung von "Big Data" unverzichtbar sind.  In absehbarer Zukunft wird - aufgrund der Reduzierung der Hardwarekosten und der Vereinfachung des Entwicklungsprozesses - das Auftreten einer Vielzahl von Hardwarebeschleunigern erwartet, die das "periodische System rechnerischer Prim√§relemente" [10] wieder auff√ºllen werden, wodurch der alchemistische Prozess des Konstruktionsentwurfs noch effektiver wird. </p><br><div class="spoiler">  <b class="spoiler_title">Seitenleiste: HPEC auf einem einzelnen Chipsatz</b> <div class="spoiler_text"><p>  Entwickler der Hochleistungselemente der Milit√§rindustrie (HPEC) verwenden h√§ufig ein Duett eines Top-Prozessors von Intel und eines FPGA von Altera.  Als Reaktion auf die Anforderungen der Entwickler integriert Intel <em>heute</em> Altera-FPGAs (die k√ºrzlich Teil von Intel wurden) in seine Top-End-Prozessoren.  <em>Morgen</em> plant Intel, Entwicklern die M√∂glichkeit zu geben, die Prozessoren mit ihren eigenen ASIC-Komponenten anzupassen, f√ºr die sie mit eASIC zusammenarbeiten.  [4] Das Interesse an ASIC-Komponenten beruht auf der Tatsache, dass ASIC-Lieferanten unabh√§ngig von der Geschwindigkeit und Energieeffizienz von FPGA-Komponenten eine Verdoppelung der Leistung bei einer Reduzierung des Stromverbrauchs um 80 Prozent versprechen.  [3] </p></div></div><br><h2 id="usadka-mps-na-odin-chipset">  Schrumpfen Sie MPS auf einem Chipsatz </h2><br><p>  Daher haben wir uns die HPEC-Architektur angesehen, die eine hohe Leistung bei relativ geringem SWaP-Wert bietet.  In dieser Hinsicht gibt es jedoch eine fortschrittlichere L√∂sung: das SoC-Konzept, dessen Kern darin besteht, <em>das gesamte Mikroprozessorsystem auf einem Chipsatz zu platzieren</em> .  SoC kombiniert Prozessorprogrammierbarkeit mit FPGA-Hardwarekonfigurierbarkeit und bietet ein un√ºbertroffenes Ma√ü an Systemleistung, Flexibilit√§t und Skalierbarkeit. </p><br><p>  Eine signifikante Verschiebung in dieser Hinsicht hin zur Softwarekomponente erm√∂glicht es, multifunktionale Systeme mit immer gr√∂√üeren F√§higkeiten und immer geringeren Gr√∂√üen und Kosten zu schaffen.  Die Verwendung umprogrammierbarer Komponenten erm√∂glicht auch billigere und schnellere Updates f√ºr Legacy-Systeme - ohne dass Hardware-Updates bei jeder schrittweisen Verbesserung ihrer Architektur erforderlich sind, was besonders f√ºr die Milit√§rindustrie wichtig ist. </p><br><p><img src="https://habrastorage.org/webt/qz/qa/ty/qzqatytbp3f9_aerpdve-gs1lqy.jpeg"></p><br><p>  Ein typisches SoC-System umfasst: </p><br><ul><li>  Mikrocontroller, Multi-Core-CPU oder DSP-Core; </li><li>  Speicherbl√∂cke mit einer Auswahl von: ROM, RAM, EEPROM und Flash; </li><li>  Zeitgeber - einschlie√ülich Generatoren und Phasenregelkreisen; </li><li>  Peripherieger√§te, einschlie√ülich Z√§hler-Timer, Echtzeit-Timer, Ein- und R√ºcksetzgeneratoren; </li><li>  externe Schnittstellen, einschlie√ülich g√§ngiger: USB, FireWire, Ethernet, USART und SPI; </li><li>  analoge Schnittstellen, einschlie√ülich DAC- und ADC-Bl√∂cke; </li><li>  Spannungsregler und Energieverwaltungsschaltungen; </li><li>  Daten√ºbertragungsbusse, √ºber die alle oben genannten Bl√∂cke Informationen austauschen; </li><li>  DMA-Controller zwischen externen Schnittstellen und Speicher erm√∂glichen den Datenaustausch unter Umgehung des Prozessorkerns und erh√∂hen so den Durchsatz von SoC. </li></ul><br><p>  Der neue Trend bei einer derart gro√ü angelegten SoC-Integration, dessen letzter Strohhalm die wachsende Beliebtheit von Acht-Kern-Prozessoren war, ist das ‚ÄûIntra-Chip-Netzwerk‚Äú (NoC).  Dieses Konzept schl√§gt vor <em>, herk√∂mmliche Daten√ºbertragungsbusse aufzugeben und durch ein Intra-Chip-Netzwerk zu ersetzen</em> .  Beispielsweise verwendet Arteris Inc das NoC-Konzept, um den Intra-Chip-Verkehr zu verwalten und Steuersignale auszutauschen, was zu einer signifikanten Steigerung des Durchsatzes f√ºhrt.  [7] </p><br><p><img src="https://habrastorage.org/webt/we/f-/h-/wef-h-upv8tjyyvczkgzgvfdgjq.jpeg">  <em>SoC-Systemarchitektur von Arteris Inc.</em> </p><br><div class="spoiler">  <b class="spoiler_title">Box: Ein Live-Beispiel eines SoC-Systems</b> <div class="spoiler_text"><p>  Ein lebendiges Beispiel f√ºr ein SoC-System ist Xilinx 'Zynq Ultrascale + MPSoC.  Dies ist ein wahrer All-Inclusive-SoC.  Auf seiner Karte befinden sich: 1) programmierbare Logik, 2) 64-Bit-Vierkern-ARM-A53-Prozessorsysteme, 3) Speicher, 4) Sicherheitsfunktionen, 5) vier Gigabit-Empf√§nger.  Und das alles auf einem Chipsatz!  Die SoC-Architektur verspricht Endbenutzern viele Vorteile: viel h√∂here Leistung, schnellere Entwicklung und Markteinf√ºhrung, die F√§higkeit, die Erfahrung langj√§hriger Entwicklung algorithmischer Softwarel√∂sungen beim Entwurf von Hardwarekomponenten zu nutzen.  [7] <img src="https://habrastorage.org/webt/ed/gp/_q/edgp_q8fynuuksjvhrp7bu_lywc.jpeg">  <em>Xilinx 'Zynq Ultrascale + MPSoC</em> </p></div></div><br><h2 id="zaklyuchenie">  Fazit </h2><br><p>  Zusammenfassend l√§sst sich sagen, dass die Entwicklung des kleinen Formfaktors eingebetteter Computersysteme so schnell stattgefunden hat und die Auswirkungen auf die Architektur und die Systemf√§higkeiten so gro√ü sind Es kann Jahre dauern, bis Konstrukteure dieses innovative Single-Chip-Konzept in ihre L√∂sungen integriert haben.  Da die Bem√ºhungen zur Entwicklung von SoC-Systemen weitgehend darauf abzielen, Hardware so langsam wie m√∂glich veralten zu lassen, dominieren sie tendenziell reprogrammierbare Komponenten.  Es besteht daher Grund zu der Annahme, dass die Nanoelektronik von morgen vollst√§ndig angepasst werden kann, wodurch die Grenze zwischen Hardware- und Software-Design vollst√§ndig aufgehoben wird.  [7] Tats√§chlich markiert ein solches Ereignis den Beginn einer neuen √Ñra - der polymorphen Nanoelektronik, die widerspr√ºchliche Eigenschaften wie Flexibilit√§t auf Softwareebene und Hochleistungs-Hardwarebeschleunigung kombiniert.  Auf diese Weise k√∂nnen Entwickler aus ihren vorhandenen Software- und Hardwarearchitekturen nur die besten Eigenschaften herausholen, und ihre Schw√§chen k√∂nnen nicht ignoriert werden (wie dies beim Entwerfen einer HPEC-Architektur der Fall ist) und werden im Prinzip nicht in das endg√ºltige Design des Ger√§ts einbezogen.  Gleichzeitig wird die Wahrscheinlichkeit, den Synergieeffekt zu erzielen (der in der Diskussion der HPEC-Architektur diskutiert wurde), signifikant erh√∂ht.  Dies wird zweifellos eine Schl√ºsselrolle bei der Verbesserung der Qualit√§t des Situationsbewusstseins spielen, das, wie zu Beginn des Artikels gesagt wurde, heute der Schl√ºssel zur milit√§rischen √úberlegenheit ist.  Nicht nur im Luftraum, sondern auch im Rest des "Operationssaals". </p><br><p><img src="https://habrastorage.org/webt/fp/fb/fg/fpfbfgmcrkug9eau31yknuo8ufs.jpeg"></p><br><div class="spoiler">  <b class="spoiler_title">Bibliographie</b> <div class="spoiler_text"><ol><li>  <em>David Leas.</em>  Rapid Prototyping der Radarsignalverarbeitung // Vorreiter: Sensoren.  7 (2), 2012. pp.  76-79. </li><li>  <em>Courtney E. Howard.</em>  HPEC erm√∂glicht die integrierte Datenverarbeitung f√ºr eine dauerhafte √úberwachung. // Milit√§r- und Luftfahrtelektronik: Hochleistungs-Embedded-Computing.  27 (7), 2016. pp.  16-21. </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Zellbasierter ASIC-Migrationspfad</a> . </li><li>  <em>John Keller</em>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Intel will mit der √úbernahme von Altera das Angebot an integrierten Mikroprozessoren und FPGAs verbessern</a> . </li><li>  <em>Courtney E. Howard.</em>  Video- und Bildverarbeitung am Rande // Milit√§r- und Luftfahrtelektronik: Progressive Avionik.  22 (8), 2011. </li><li>  <em>Stephanie Anne Fraioli.</em>  Intelligenzunterst√ºtzung f√ºr das F-35A Lightning II // Air &amp; Space Power Journal.  30 (2), 2016. pp.  106-109. </li><li>  <em>JR Wilson.</em>  Schrumpfen von Platinen in Systeme auf dem Chip // Milit√§r- und Luftfahrtelektronik: Einkaufsf√ºhrer.  27 (3), 2016. pp.  19-25. </li><li>  <em>Courtney Howard</em>  Gefragte Daten: Beantwortung des Kommunikationsaufrufs // Milit√§r- und Luftfahrtelektronik: Wearable Electronics.  27 (9), 2016. </li><li>  <em>Prelipcean G., Boscoianu M., Moisescu F.</em> Neue Ideen zur Unterst√ºtzung k√ºnstlicher Intelligenz in milit√§rischen Anwendungen, in den j√ºngsten Fortschritten in den Bereichen k√ºnstliche Intelligenz, Knowledge Engineering und Datenbanken, AIKED'10, 2010. <br>  10. <em>John Keller.</em>  Hybridprozessorarchitekturen erf√ºllen die Anforderungen an SWaP // Milit√§r- und Luftfahrtelektronik: Avionik-Upgrades.  26 (2), 2015. pp.  18-24. </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">ASUS PhysX P1 (basierend auf PPU Ageia PhysX)</a> . </li><li>  Broad Agency Announcement: Hierarchical Identify Verify Exploit (HIVE) B√ºro f√ºr Mikrosystemtechnik DARPA-BAA-16-52 10. August 2016. </li><li>  Robuste Smart-Kamera f√ºr Industrieumgebungen eingef√ºhrt von ADLINK // Milit√§r- und Luftfahrtelektronik: Hochleistungs-Embedded-Computing.  27 (7), 2016.p.  27. </li><li>  <em>Courtney Howard</em>  Avionik: Vor der Kurve // ‚Äã‚ÄãMilit√§r- und Luftfahrtelektronik: Avionik-Innovationen.  24 (6), 2013. pp.  10-17. </li></ol><br><p>  <strong>PS.</strong>  Der Artikel wurde urspr√ºnglich in <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Components and Technologies ver√∂ffentlicht</a> . </p></div></div></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de453538/">https://habr.com/ru/post/de453538/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de453526/index.html">ITSM - was ist das und wo soll mit der Implementierung begonnen werden?</a></li>
<li><a href="../de453528/index.html">Psion SIBO - PDAs, die nicht einmal emuliert werden m√ºssen</a></li>
<li><a href="../de453532/index.html">Xamarin-API-Dokumente: Open Sourced und jetzt verf√ºgbar</a></li>
<li><a href="../de453534/index.html">Physiklehrer erobert Big Data in Schottland</a></li>
<li><a href="../de453536/index.html">Exam Tracking: ExamCookie</a></li>
<li><a href="../de453540/index.html">Wie 5G unsere Herangehensweise an Shopping und soziale Netzwerke ver√§ndern wird</a></li>
<li><a href="../de453542/index.html">Der vierbeinige Roboter konnte ein 3,3 Tonnen schweres Flugzeug ziehen</a></li>
<li><a href="../de453544/index.html">Sieben-Segment-Decoder, der sowohl direkte als auch inverse Ausg√§nge eines BCD-Z√§hlers verwendet</a></li>
<li><a href="../de453546/index.html">Ben√∂tigen Sie eine kleine Tastatur - machen Sie es selbst</a></li>
<li><a href="../de453548/index.html">Wir beleben das bremsende Samsung Galaxy TAB 2 WiFi</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>