// Generated by msm-qcom-clk-dtsi-wrapper-generator

#ifndef _DTS_MSM8937_CLK_WRAPPER_H
#define _DTS_MSM8937_CLK_WRAPPER_H

#ifdef CONFIG_COMMON_CLK_MSM
#define apsscc clock_cpu
#define debugcc clock_debug
#define gcc clock_gcc
#define gcc_mdss clock_gcc_mdss
#define rpmcc clock_gcc
#endif

#ifdef CONFIG_COMMON_CLK_MSM

#define GPLL0_CLK_SRC_8952 clk_gpll0_clk_src_8952 // 1
#define GPLL0_AO_CLK_SRC_8952 clk_gpll0_ao_clk_src_8952 // 2
#define GPLL0_CLK_SRC_8937 clk_gpll0_clk_src_8937 // 3
#define GPLL0_AO_CLK_SRC_8937 clk_gpll0_ao_clk_src_8937 // 4
#define GPLL0_CLK_SRC clk_gpll0_clk_src // 5
#define GPLL0_AO_CLK_SRC clk_gpll0_ao_clk_src // 6
#define GPLL0_SLEEP_CLK_SRC clk_gpll0_sleep_clk_src // 7
#define GPLL0_OUT_MAIN clk_gpll0_out_main // 8
#define GPLL0_OUT_AUX clk_gpll0_out_aux // 9
#define GPLL0_MISC clk_gpll0_misc // 10
#define GPLL3_CLK_SRC clk_gpll3_clk_src // 11
#define GPLL3_OUT_MAIN clk_gpll3_out_main // 12
#define GPLL3_OUT_AUX clk_gpll3_out_aux // 13
#define GPLL4_CLK_SRC clk_gpll4_clk_src // 14
#define GPLL4_OUT_MAIN clk_gpll4_out_main // 15
#define GPLL6_CLK_SRC clk_gpll6_clk_src // 16
#define GPLL6_OUT_MAIN clk_gpll6_out_main // 17
#define A53SS_C0_PLL clk_a53ss_c0_pll // 18
#define A53SS_C1_PLL clk_a53ss_c1_pll // 19
#define A53SS_CCI_PLL clk_a53ss_cci_pll // 20
#define APSS_AHB_CLK_SRC clk_apss_ahb_clk_src // 21
#define BLSP1_QUP1_I2C_APPS_CLK_SRC clk_blsp1_qup1_i2c_apps_clk_src // 22
#define BLSP1_QUP1_SPI_APPS_CLK_SRC clk_blsp1_qup1_spi_apps_clk_src // 23
#define BLSP1_QUP2_I2C_APPS_CLK_SRC clk_blsp1_qup2_i2c_apps_clk_src // 24
#define BLSP1_QUP2_SPI_APPS_CLK_SRC clk_blsp1_qup2_spi_apps_clk_src // 25
#define BLSP1_QUP3_I2C_APPS_CLK_SRC clk_blsp1_qup3_i2c_apps_clk_src // 26
#define BLSP1_QUP3_SPI_APPS_CLK_SRC clk_blsp1_qup3_spi_apps_clk_src // 27
#define BLSP1_QUP4_I2C_APPS_CLK_SRC clk_blsp1_qup4_i2c_apps_clk_src // 28
#define GCC_BLSP2_AHB_CLK clk_gcc_blsp2_ahb_clk // 29
#define GCC_BLSP2_SLEEP_CLK clk_gcc_blsp2_sleep_clk // 30
#define GCC_BLSP2_QUP1_SPI_APPS_CLK clk_gcc_blsp2_qup1_spi_apps_clk // 31
#define GCC_BLSP2_QUP1_I2C_APPS_CLK clk_gcc_blsp2_qup1_i2c_apps_clk // 32
#define BLSP2_QUP1_SPI_APPS_CLK_SRC clk_blsp2_qup1_spi_apps_clk_src // 33
#define BLSP2_QUP1_I2C_APPS_CLK_SRC clk_blsp2_qup1_i2c_apps_clk_src // 34
#define GCC_BLSP2_UART1_APPS_CLK clk_gcc_blsp2_uart1_apps_clk // 35
#define GCC_BLSP2_UART1_SIM_CLK clk_gcc_blsp2_uart1_sim_clk // 36
#define BLSP2_UART1_APPS_CLK_SRC clk_blsp2_uart1_apps_clk_src // 37
#define GCC_BLSP2_QUP2_SPI_APPS_CLK clk_gcc_blsp2_qup2_spi_apps_clk // 38
#define GCC_BLSP2_QUP2_I2C_APPS_CLK clk_gcc_blsp2_qup2_i2c_apps_clk // 39
#define BLSP2_QUP2_SPI_APPS_CLK_SRC clk_blsp2_qup2_spi_apps_clk_src // 40
#define BLSP2_QUP2_I2C_APPS_CLK_SRC clk_blsp2_qup2_i2c_apps_clk_src // 41
#define GCC_BLSP2_UART2_APPS_CLK clk_gcc_blsp2_uart2_apps_clk // 42
#define GCC_BLSP2_UART2_SIM_CLK clk_gcc_blsp2_uart2_sim_clk // 43
#define BLSP2_UART2_APPS_CLK_SRC clk_blsp2_uart2_apps_clk_src // 44
#define GCC_BLSP2_QUP3_SPI_APPS_CLK clk_gcc_blsp2_qup3_spi_apps_clk // 45
#define GCC_BLSP2_QUP3_I2C_APPS_CLK clk_gcc_blsp2_qup3_i2c_apps_clk // 46
#define BLSP2_QUP3_SPI_APPS_CLK_SRC clk_blsp2_qup3_spi_apps_clk_src // 47
#define BLSP2_QUP3_I2C_APPS_CLK_SRC clk_blsp2_qup3_i2c_apps_clk_src // 48
#define GCC_BLSP2_QUP4_SPI_APPS_CLK clk_gcc_blsp2_qup4_spi_apps_clk // 49
#define GCC_BLSP2_QUP4_I2C_APPS_CLK clk_gcc_blsp2_qup4_i2c_apps_clk // 50
#define BLSP2_QUP4_SPI_APPS_CLK_SRC clk_blsp2_qup4_spi_apps_clk_src // 51
#define BLSP2_QUP4_I2C_APPS_CLK_SRC clk_blsp2_qup4_i2c_apps_clk_src // 52
#define BLSP1_QUP4_SPI_APPS_CLK_SRC clk_blsp1_qup4_spi_apps_clk_src // 53
#define BLSP1_UART1_APPS_CLK_SRC clk_blsp1_uart1_apps_clk_src // 54
#define BLSP1_UART2_APPS_CLK_SRC clk_blsp1_uart2_apps_clk_src // 55
#define BYTE0_CLK_SRC clk_byte0_clk_src // 56
#define CCI_CLK_SRC clk_cci_clk_src // 57
#define CAMSS_TOP_AHB_CLK_SRC clk_camss_top_ahb_clk_src // 58
#define CAMSS_GP0_CLK_SRC clk_camss_gp0_clk_src // 59
#define CAMSS_GP1_CLK_SRC clk_camss_gp1_clk_src // 60
#define CRYPTO_CLK_SRC clk_crypto_clk_src // 61
#define CSI0_CLK_SRC clk_csi0_clk_src // 62
#define CSI1_CLK_SRC clk_csi1_clk_src // 63
#define CSI2_CLK_SRC clk_csi2_clk_src // 64
#define CSI0PHYTIMER_CLK_SRC clk_csi0phytimer_clk_src // 65
#define CSI1PHYTIMER_CLK_SRC clk_csi1phytimer_clk_src // 66
#define ESC0_CLK_SRC clk_esc0_clk_src // 67
#define GFX3D_CLK_SRC clk_gfx3d_clk_src // 68
#define GP1_CLK_SRC clk_gp1_clk_src // 69
#define GP2_CLK_SRC clk_gp2_clk_src // 70
#define GP3_CLK_SRC clk_gp3_clk_src // 71
#define JPEG0_CLK_SRC clk_jpeg0_clk_src // 72
#define MDP_CLK_SRC clk_mdp_clk_src // 73
#define MCLK0_CLK_SRC clk_mclk0_clk_src // 74
#define MCLK1_CLK_SRC clk_mclk1_clk_src // 75
#define MCLK2_CLK_SRC clk_mclk2_clk_src // 76
#define PCLK0_CLK_SRC clk_pclk0_clk_src // 77
#define PDM2_CLK_SRC clk_pdm2_clk_src // 78
#define SDCC1_APPS_CLK_SRC clk_sdcc1_apps_clk_src // 79
#define SDCC1_ICE_CORE_CLK_SRC clk_sdcc1_ice_core_clk_src // 80
#define SDCC2_APPS_CLK_SRC clk_sdcc2_apps_clk_src // 81
#define USB_HS_SYSTEM_CLK_SRC clk_usb_hs_system_clk_src // 82
#define USB_FS_SYSTEM_CLK_SRC clk_usb_fs_system_clk_src // 83
#define USB_FS_IC_CLK_SRC clk_usb_fs_ic_clk_src // 84
#define USB_FS_IC_CLK_SRC clk_usb_fs_ic_clk_src // 85
#define GCC_QUSB2_PHY_CLK clk_gcc_qusb2_phy_clk // 86
#define GCC_USB2_HS_PHY_ONLY_CLK clk_gcc_usb2_hs_phy_only_clk // 87
#define VSYNC_CLK_SRC clk_vsync_clk_src // 88
#define VFE0_CLK_SRC clk_vfe0_clk_src // 89
#define VCODEC0_CLK_SRC clk_vcodec0_clk_src // 90
#define GCC_BLSP1_AHB_CLK clk_gcc_blsp1_ahb_clk // 91
#define GCC_BOOT_ROM_AHB_CLK clk_gcc_boot_rom_ahb_clk // 92
#define GCC_CRYPTO_AHB_CLK clk_gcc_crypto_ahb_clk // 93
#define GCC_CRYPTO_AXI_CLK clk_gcc_crypto_axi_clk // 94
#define GCC_CRYPTO_CLK clk_gcc_crypto_clk // 95
#define GCC_PRNG_AHB_CLK clk_gcc_prng_ahb_clk // 96
#define GCC_QDSS_DAP_CLK clk_gcc_qdss_dap_clk // 97
#define GCC_APSS_TCU_CLK clk_gcc_apss_tcu_clk // 98
#define GCC_IPA_TBU_CLK clk_gcc_ipa_tbu_clk // 99
#define GCC_GFX_TBU_CLK clk_gcc_gfx_tbu_clk // 100
#define GCC_GTCU_AHB_CLK clk_gcc_gtcu_ahb_clk // 101
#define GCC_JPEG_TBU_CLK clk_gcc_jpeg_tbu_clk // 102
#define GCC_MDP_TBU_CLK clk_gcc_mdp_tbu_clk // 103
#define GCC_SMMU_CFG_CLK clk_gcc_smmu_cfg_clk // 104
#define GCC_VENUS_TBU_CLK clk_gcc_venus_tbu_clk // 105
#define GCC_VFE_TBU_CLK clk_gcc_vfe_tbu_clk // 106
#define GCC_VFE1_TBU_CLK clk_gcc_vfe1_tbu_clk // 107
#define GCC_CPP_TBU_CLK clk_gcc_cpp_tbu_clk // 108
#define GCC_BLSP1_QUP1_I2C_APPS_CLK clk_gcc_blsp1_qup1_i2c_apps_clk // 109
#define GCC_BLSP1_QUP1_SPI_APPS_CLK clk_gcc_blsp1_qup1_spi_apps_clk // 110
#define GCC_BLSP1_QUP2_I2C_APPS_CLK clk_gcc_blsp1_qup2_i2c_apps_clk // 111
#define GCC_BLSP1_QUP2_SPI_APPS_CLK clk_gcc_blsp1_qup2_spi_apps_clk // 112
#define GCC_BLSP1_QUP3_I2C_APPS_CLK clk_gcc_blsp1_qup3_i2c_apps_clk // 113
#define GCC_BLSP1_QUP3_SPI_APPS_CLK clk_gcc_blsp1_qup3_spi_apps_clk // 114
#define GCC_BLSP1_QUP4_I2C_APPS_CLK clk_gcc_blsp1_qup4_i2c_apps_clk // 115
#define GCC_BLSP1_QUP4_SPI_APPS_CLK clk_gcc_blsp1_qup4_spi_apps_clk // 116
#define GCC_BLSP1_UART1_APPS_CLK clk_gcc_blsp1_uart1_apps_clk // 117
#define GCC_BLSP1_UART2_APPS_CLK clk_gcc_blsp1_uart2_apps_clk // 118
#define GCC_CAMSS_CCI_AHB_CLK clk_gcc_camss_cci_ahb_clk // 119
#define GCC_CAMSS_CCI_CLK clk_gcc_camss_cci_clk // 120
#define GCC_CAMSS_CSI0_AHB_CLK clk_gcc_camss_csi0_ahb_clk // 121
#define GCC_CAMSS_CSI0_CLK clk_gcc_camss_csi0_clk // 122
#define GCC_CAMSS_CSI0PHY_CLK clk_gcc_camss_csi0phy_clk // 123
#define GCC_CAMSS_CSI0PIX_CLK clk_gcc_camss_csi0pix_clk // 124
#define GCC_CAMSS_CSI0RDI_CLK clk_gcc_camss_csi0rdi_clk // 125
#define GCC_CAMSS_CSI1_AHB_CLK clk_gcc_camss_csi1_ahb_clk // 126
#define GCC_CAMSS_CSI1_CLK clk_gcc_camss_csi1_clk // 127
#define GCC_CAMSS_CSI1PHY_CLK clk_gcc_camss_csi1phy_clk // 128
#define GCC_CAMSS_CSI1PIX_CLK clk_gcc_camss_csi1pix_clk // 129
#define GCC_CAMSS_CSI1RDI_CLK clk_gcc_camss_csi1rdi_clk // 130
#define GCC_CAMSS_CSI2_AHB_CLK clk_gcc_camss_csi2_ahb_clk // 131
#define GCC_CAMSS_CSI2_CLK clk_gcc_camss_csi2_clk // 132
#define GCC_CAMSS_CSI2PHY_CLK clk_gcc_camss_csi2phy_clk // 133
#define GCC_CAMSS_CSI2PIX_CLK clk_gcc_camss_csi2pix_clk // 134
#define GCC_CAMSS_CSI2RDI_CLK clk_gcc_camss_csi2rdi_clk // 135
#define VFE1_CLK_SRC clk_vfe1_clk_src // 136
#define GCC_CAMSS_VFE1_CLK clk_gcc_camss_vfe1_clk // 137
#define GCC_CAMSS_VFE1_AHB_CLK clk_gcc_camss_vfe1_ahb_clk // 138
#define GCC_CAMSS_VFE1_AXI_CLK clk_gcc_camss_vfe1_axi_clk // 139
#define GCC_VFE1_QDSS_AT_CLK clk_gcc_vfe1_qdss_at_clk // 140
#define CPP_CLK_SRC clk_cpp_clk_src // 141
#define GCC_CAMSS_CPP_CLK clk_gcc_camss_cpp_clk // 142
#define GCC_CAMSS_CPP_AHB_CLK clk_gcc_camss_cpp_ahb_clk // 143
#define GCC_CAMSS_CPP_AXI_CLK clk_gcc_camss_cpp_axi_clk // 144
#define GCC_CPP_QDSS_AT_CLK clk_gcc_cpp_qdss_at_clk // 145
#define GCC_CPP_QDSS_TSCTR_DIV8_CLK clk_gcc_cpp_qdss_tsctr_div8_clk // 146
#define GCC_CAMSS_CSI_VFE0_CLK clk_gcc_camss_csi_vfe0_clk // 147
#define GCC_CAMSS_CSI_VFE1_CLK clk_gcc_camss_csi_vfe1_clk // 148
#define GCC_CAMSS_GP0_CLK clk_gcc_camss_gp0_clk // 149
#define GCC_CAMSS_GP1_CLK clk_gcc_camss_gp1_clk // 150
#define GCC_CAMSS_ISPIF_AHB_CLK clk_gcc_camss_ispif_ahb_clk // 151
#define GCC_CAMSS_JPEG0_CLK clk_gcc_camss_jpeg0_clk // 152
#define GCC_CAMSS_JPEG_AHB_CLK clk_gcc_camss_jpeg_ahb_clk // 153
#define GCC_CAMSS_JPEG_AXI_CLK clk_gcc_camss_jpeg_axi_clk // 154
#define GCC_CAMSS_MCLK0_CLK clk_gcc_camss_mclk0_clk // 155
#define GCC_CAMSS_MCLK1_CLK clk_gcc_camss_mclk1_clk // 156
#define GCC_CAMSS_MCLK2_CLK clk_gcc_camss_mclk2_clk // 157
#define GCC_CAMSS_MICRO_AHB_CLK clk_gcc_camss_micro_ahb_clk // 158
#define GCC_CAMSS_CSI0PHYTIMER_CLK clk_gcc_camss_csi0phytimer_clk // 159
#define GCC_CAMSS_CSI1PHYTIMER_CLK clk_gcc_camss_csi1phytimer_clk // 160
#define GCC_CAMSS_AHB_CLK clk_gcc_camss_ahb_clk // 161
#define GCC_CAMSS_TOP_AHB_CLK clk_gcc_camss_top_ahb_clk // 162
#define GCC_CAMSS_VFE0_CLK clk_gcc_camss_vfe0_clk // 163
#define GCC_CAMSS_VFE_AHB_CLK clk_gcc_camss_vfe_ahb_clk // 164
#define GCC_CAMSS_VFE_AXI_CLK clk_gcc_camss_vfe_axi_clk // 165
#define GCC_SYS_MM_NOC_AXI_CLK clk_gcc_sys_mm_noc_axi_clk // 166
#define GCC_OXILI_GMEM_CLK clk_gcc_oxili_gmem_clk // 167
#define GCC_GP1_CLK clk_gcc_gp1_clk // 168
#define GCC_GP2_CLK clk_gcc_gp2_clk // 169
#define GCC_GP3_CLK clk_gcc_gp3_clk // 170
#define GCC_MDSS_AHB_CLK clk_gcc_mdss_ahb_clk // 171
#define GCC_MDSS_AXI_CLK clk_gcc_mdss_axi_clk // 172
#define GCC_MDSS_BYTE0_CLK clk_gcc_mdss_byte0_clk // 173
#define GCC_MDSS_ESC0_CLK clk_gcc_mdss_esc0_clk // 174
#define GCC_MDSS_MDP_CLK clk_gcc_mdss_mdp_clk // 175
#define GCC_MDSS_PCLK0_CLK clk_gcc_mdss_pclk0_clk // 176
#define GCC_MDSS_VSYNC_CLK clk_gcc_mdss_vsync_clk // 177
#define GCC_MSS_CFG_AHB_CLK clk_gcc_mss_cfg_ahb_clk // 178
#define GCC_MSS_Q6_BIMC_AXI_CLK clk_gcc_mss_q6_bimc_axi_clk // 179
#define GCC_OXILI_AHB_CLK clk_gcc_oxili_ahb_clk // 180
#define GCC_OXILI_GFX3D_CLK clk_gcc_oxili_gfx3d_clk // 181
#define GCC_OXILI_TIMER_CLK clk_gcc_oxili_timer_clk // 182
#define GCC_OXILI_AON_CLK clk_gcc_oxili_aon_clk // 183
#define GCC_PDM2_CLK clk_gcc_pdm2_clk // 184
#define GCC_PDM_AHB_CLK clk_gcc_pdm_ahb_clk // 185
#define GCC_SDCC1_AHB_CLK clk_gcc_sdcc1_ahb_clk // 186
#define GCC_SDCC1_APPS_CLK clk_gcc_sdcc1_apps_clk // 187
#define GCC_SDCC1_ICE_CORE_CLK clk_gcc_sdcc1_ice_core_clk // 188
#define GCC_SDCC2_AHB_CLK clk_gcc_sdcc2_ahb_clk // 189
#define GCC_SDCC2_APPS_CLK clk_gcc_sdcc2_apps_clk // 190
#define GCC_USB2A_PHY_SLEEP_CLK clk_gcc_usb2a_phy_sleep_clk // 191
#define GCC_USB_HS_PHY_CFG_AHB_CLK clk_gcc_usb_hs_phy_cfg_ahb_clk // 192
#define GCC_USB_HS_AHB_CLK clk_gcc_usb_hs_ahb_clk // 193
#define GCC_USB_FS_AHB_CLK clk_gcc_usb_fs_ahb_clk // 194
#define GCC_USB_FS_IC_CLK clk_gcc_usb_fs_ic_clk // 195
#define GCC_USB_HS_SYSTEM_CLK clk_gcc_usb_hs_system_clk // 196
#define GCC_USB_FS_SYSTEM_CLK clk_gcc_usb_fs_system_clk // 197
#define GCC_VENUS0_AHB_CLK clk_gcc_venus0_ahb_clk // 198
#define GCC_VENUS0_AXI_CLK clk_gcc_venus0_axi_clk // 199
#define GCC_VENUS0_VCODEC0_CLK clk_gcc_venus0_vcodec0_clk // 200
#define GCC_VENUS0_CORE0_VCODEC0_CLK clk_gcc_venus0_core0_vcodec0_clk // 201
#define GCC_VENUS0_CORE1_VCODEC0_CLK clk_gcc_venus0_core1_vcodec0_clk // 202
#define GCC_GFX_TCU_CLK clk_gcc_gfx_tcu_clk // 203
#define GCC_GTCU_AHB_BRIDGE_CLK clk_gcc_gtcu_ahb_bridge_clk // 204
#define GCC_BIMC_GPU_CLK clk_gcc_bimc_gpu_clk // 205
#define GCC_BIMC_GFX_CLK clk_gcc_bimc_gfx_clk // 206
#define RPM_SMD_IPA_CLK clk_ipa_clk // 207
#define RPM_SMD_IPA_A_CLK clk_ipa_a_clk // 208
#define MDSS_MDP_VOTE_CLK clk_mdss_mdp_vote_clk // 209
#define MDSS_ROTATOR_VOTE_CLK clk_mdss_rotator_vote_clk // 210
#define PIXEL_CLK_SRC clk_pixel_clk_src // 211
#define BYTE_CLK_SRC clk_byte_clk_src // 212
#define EXT_PCLK0_CLK_SRC clk_ext_pclk0_clk_src // 213
#define EXT_BYTE0_CLK_SRC clk_ext_byte0_clk_src // 214
// 215 clk_dsi0pll_byte_clk_src
// 216 clk_dsi0pll_pixel_clk_src
// 217 clk_dsi0pll_vco_clk
// 218 clk_dsi1pll_byte_clk_src
// 219 clk_dsi1pll_pixel_clk_src
// 220 clk_dsi1pll_vco_clk
// 221 clk_dsi_pll0_byte_clk_src
// 222 clk_dsi_pll0_pixel_clk_src
// 223 clk_dsi_pll1_byte_clk_src
// 224 clk_dsi_pll1_pixel_clk_src
#define EXT_PCLK1_CLK_SRC clk_ext_pclk1_clk_src // 225
#define EXT_BYTE1_CLK_SRC clk_ext_byte1_clk_src // 226
#define BYTE1_CLK_SRC clk_byte1_clk_src // 227
#define ESC1_CLK_SRC clk_esc1_clk_src // 228
#define PCLK1_CLK_SRC clk_pclk1_clk_src // 229
#define GCC_MDSS_PCLK1_CLK clk_gcc_mdss_pclk1_clk // 230
#define GCC_MDSS_BYTE1_CLK clk_gcc_mdss_byte1_clk // 231
#define GCC_MDSS_ESC1_CLK clk_gcc_mdss_esc1_clk // 232
#define GCC_DCC_CLK clk_gcc_dcc_clk // 233
#define GCC_DEBUG_MUX_8937 clk_gcc_debug_mux_8937 // 234
#define RPM_SMD_PNOC_CLK clk_pnoc_clk // 235
#define RPM_SMD_PNOC_A_CLK clk_pnoc_a_clk // 236
#define PNOC_MSMBUS_CLK clk_pnoc_msmbus_clk // 237
#define PNOC_MSMBUS_A_CLK clk_pnoc_msmbus_a_clk // 238
#define PNOC_KEEPALIVE_A_CLK clk_pnoc_keepalive_a_clk // 239
#define PNOC_SPS_CLK clk_pnoc_sps_clk // 240
#define PNOC_USB_A_CLK clk_pnoc_usb_a_clk // 241
#define PNOC_USB_CLK clk_pnoc_usb_clk // 242
#define RPM_SMD_SNOC_CLK clk_snoc_clk // 243
#define RPM_SMD_SNOC_A_CLK clk_snoc_a_clk // 244
#define SNOC_USB_A_CLK clk_snoc_usb_a_clk // 245
#define SNOC_WCNSS_A_CLK clk_snoc_wcnss_a_clk // 246
#define SNOC_USB_CLK clk_snoc_usb_clk // 247
#define SNOC_MSMBUS_CLK clk_snoc_msmbus_clk // 248
#define SNOC_MSMBUS_A_CLK clk_snoc_msmbus_a_clk // 249
#define SNOC_MMNOC_AXI_CLK clk_snoc_mmnoc_axi_clk // 250
#define SNOC_MMNOC_AHB_CLK clk_snoc_mmnoc_ahb_clk // 251
#define RPM_SMD_SYSMMNOC_CLK clk_sysmmnoc_clk // 252
#define RPM_SMD_SYSMMNOC_A_CLK clk_sysmmnoc_a_clk // 253
#define SYSMMNOC_MSMBUS_CLK clk_sysmmnoc_msmbus_clk // 254
#define SYSMMNOC_MSMBUS_A_CLK clk_sysmmnoc_msmbus_a_clk // 255
#define RPM_SMD_BIMC_CLK clk_bimc_clk // 256
#define RPM_SMD_BIMC_A_CLK clk_bimc_a_clk // 257
#define BIMC_ACPU_A_CLK clk_bimc_acpu_a_clk // 258
#define BIMC_MSMBUS_CLK clk_bimc_msmbus_clk // 259
#define BIMC_MSMBUS_A_CLK clk_bimc_msmbus_a_clk // 260
#define BIMC_USB_A_CLK clk_bimc_usb_a_clk // 261
#define BIMC_WCNSS_A_CLK clk_bimc_wcnss_a_clk // 262
#define BIMC_USB_CLK clk_bimc_usb_clk // 263
#define RPM_SMD_BIMC_GPU_CLK clk_bimc_gpu_clk // 264
#define RPM_SMD_BIMC_GPU_A_CLK clk_bimc_gpu_a_clk // 265
#define RPM_SMD_QDSS_CLK clk_qdss_clk // 266
#define RPM_SMD_QDSS_A_CLK clk_qdss_a_clk // 267
#define RPM_SMD_XO_CLK_SRC clk_xo_clk_src // 268
#define RPM_SMD_XO_A_CLK_SRC clk_xo_a_clk_src // 269
#define CXO_SMD_OTG_CLK clk_xo_otg_clk // 270
#define CXO_SMD_A2 clk_xo_a2 // 271
#define CXO_SMD_DWC3_CLK clk_xo_dwc3_clk // 272
#define CXO_SMD_EHCI_HOST_CLK clk_xo_ehci_host_clk // 273
#define CXO_SMD_LPM_CLK clk_xo_lpm_clk // 274
#define CXO_SMD_PIL_MSS_CLK clk_xo_pil_mss_clk // 275
#define CXO_SMD_PIL_PRONTO_CLK clk_xo_pil_pronto_clk // 276
#define CXO_SMD_WLAN_CLK clk_xo_wlan_clk // 277
#define CXO_SMD_PIL_LPASS_CLK clk_xo_pil_lpass_clk // 278
#define RPM_SMD_BB_CLK1 clk_bb_clk1 // 279
#define RPM_SMD_BB_CLK1_A clk_bb_clk1_a // 280
#define RPM_SMD_BB_CLK1_PIN clk_bb_clk1_pin // 281
#define RPM_SMD_BB_CLK1_A_PIN clk_bb_clk1_a_pin // 282
#define RPM_SMD_BB_CLK2 clk_bb_clk2 // 283
#define RPM_SMD_BB_CLK2_A clk_bb_clk2_a // 284
#define RPM_SMD_BB_CLK2_PIN clk_bb_clk2_pin // 285
#define RPM_SMD_BB_CLK2_A_PIN clk_bb_clk2_a_pin // 286
#define RPM_SMD_BB_CLK3 clk_bb_clk3 // 287
#define RPM_SMD_BB_CLK3_PIN clk_bb_clk3_pin // 288
#define RPM_SMD_RF_CLK1 clk_rf_clk1 // 289
#define RPM_SMD_RF_CLK1_A clk_rf_clk1_a // 290
#define RPM_SMD_RF_CLK1_PIN clk_rf_clk1_pin // 291
#define RPM_SMD_RF_CLK1_A_PIN clk_rf_clk1_a_pin // 292
#define RPM_SMD_RF_CLK2 clk_rf_clk2 // 293
#define RPM_SMD_RF_CLK2_A clk_rf_clk2_a // 294
#define RPM_SMD_RF_CLK2_PIN clk_rf_clk2_pin // 295
#define RPM_SMD_RF_CLK2_A_PIN clk_rf_clk2_a_pin // 296
#define RPM_SMD_DIV_CLK1 clk_div_clk1 // 297
#define RPM_SMD_DIV_A_CLK1 clk_div_clk1_a // 298
#define RPM_SMD_DIV_CLK2 clk_div_clk2 // 299
#define RPM_SMD_DIV_A_CLK2 clk_div_clk2_a // 300
#define LN_BB_CLK clk_ln_bb_clk // 301
#define LN_BB_A_CLK clk_ln_bb_a_clk // 302
#define GCC_DEBUG_MUX clk_gcc_debug_mux // 303
#define RPM_DEBUG_MUX clk_rpm_debug_mux // 304
#define WCNSS_M_CLK clk_wcnss_m_clk // 305
#define APSS_DEBUG_PRI_MUX clk_apss_debug_pri_mux // 306
#define APSS_DEBUG_SEC_MUX clk_apss_debug_sec_mux // 307
#define APSS_DEBUG_TER_MUX clk_apss_debug_ter_mux // 308
#define APC0_M_CLK clk_apc0_m_clk // 309
#define APC1_M_CLK clk_apc1_m_clk // 310
#define CCI_M_CLK clk_cci_m_clk // 311
#define A53SSMUX_LC clk_a53ssmux_lc // 312
#define A53SSMUX_BC clk_a53ssmux_bc // 313
#define A53SSMUX_CCI clk_a53ssmux_cci // 314
#define APCS_MUX_C0_CLK clk_a53_lc_clk // 315
#define APCS_MUX_C1_CLK clk_a53_bc_clk // 316
#define APCS_MUX_CCI_CLK clk_cci_clk // 317
#define AUDIO_AP_CLK clk_audio_ap_clk // 318
#define AUDIO_PMI_CLK clk_audio_pmi_clk // 319
#define AUDIO_AP_CLK2 clk_audio_ap_clk2 // 320
#define AUDIO_LPASS_MCLK clk_audio_lpass_mclk // 321

#else // !CONFIG_COMMON_CLK_MSM

#define clk_gpll0_clk_src_8952 GPLL0_CLK_SRC_8952 // 1
#define clk_gpll0_ao_clk_src_8952 GPLL0_AO_CLK_SRC_8952 // 2
#define clk_gpll0_clk_src_8937 GPLL0_CLK_SRC_8937 // 3
#define clk_gpll0_ao_clk_src_8937 GPLL0_AO_CLK_SRC_8937 // 4
#define clk_gpll0_clk_src GPLL0_CLK_SRC // 5
#define clk_gpll0_ao_clk_src GPLL0_AO_CLK_SRC // 6
#define clk_gpll0_sleep_clk_src GPLL0_SLEEP_CLK_SRC // 7
#define clk_gpll0_out_main GPLL0_OUT_MAIN // 8
#define clk_gpll0_out_aux GPLL0_OUT_AUX // 9
#define clk_gpll0_misc GPLL0_MISC // 10
#define clk_gpll3_clk_src GPLL3_CLK_SRC // 11
#define clk_gpll3_out_main GPLL3_OUT_MAIN // 12
#define clk_gpll3_out_aux GPLL3_OUT_AUX // 13
#define clk_gpll4_clk_src GPLL4_CLK_SRC // 14
#define clk_gpll4_out_main GPLL4_OUT_MAIN // 15
#define clk_gpll6_clk_src GPLL6_CLK_SRC // 16
#define clk_gpll6_out_main GPLL6_OUT_MAIN // 17
#define clk_a53ss_c0_pll A53SS_C0_PLL // 18
#define clk_a53ss_c1_pll A53SS_C1_PLL // 19
#define clk_a53ss_cci_pll A53SS_CCI_PLL // 20
#define clk_apss_ahb_clk_src APSS_AHB_CLK_SRC // 21
#define clk_blsp1_qup1_i2c_apps_clk_src BLSP1_QUP1_I2C_APPS_CLK_SRC // 22
#define clk_blsp1_qup1_spi_apps_clk_src BLSP1_QUP1_SPI_APPS_CLK_SRC // 23
#define clk_blsp1_qup2_i2c_apps_clk_src BLSP1_QUP2_I2C_APPS_CLK_SRC // 24
#define clk_blsp1_qup2_spi_apps_clk_src BLSP1_QUP2_SPI_APPS_CLK_SRC // 25
#define clk_blsp1_qup3_i2c_apps_clk_src BLSP1_QUP3_I2C_APPS_CLK_SRC // 26
#define clk_blsp1_qup3_spi_apps_clk_src BLSP1_QUP3_SPI_APPS_CLK_SRC // 27
#define clk_blsp1_qup4_i2c_apps_clk_src BLSP1_QUP4_I2C_APPS_CLK_SRC // 28
#define clk_gcc_blsp2_ahb_clk GCC_BLSP2_AHB_CLK // 29
#define clk_gcc_blsp2_sleep_clk GCC_BLSP2_SLEEP_CLK // 30
#define clk_gcc_blsp2_qup1_spi_apps_clk GCC_BLSP2_QUP1_SPI_APPS_CLK // 31
#define clk_gcc_blsp2_qup1_i2c_apps_clk GCC_BLSP2_QUP1_I2C_APPS_CLK // 32
#define clk_blsp2_qup1_spi_apps_clk_src BLSP2_QUP1_SPI_APPS_CLK_SRC // 33
#define clk_blsp2_qup1_i2c_apps_clk_src BLSP2_QUP1_I2C_APPS_CLK_SRC // 34
#define clk_gcc_blsp2_uart1_apps_clk GCC_BLSP2_UART1_APPS_CLK // 35
#define clk_gcc_blsp2_uart1_sim_clk GCC_BLSP2_UART1_SIM_CLK // 36
#define clk_blsp2_uart1_apps_clk_src BLSP2_UART1_APPS_CLK_SRC // 37
#define clk_gcc_blsp2_qup2_spi_apps_clk GCC_BLSP2_QUP2_SPI_APPS_CLK // 38
#define clk_gcc_blsp2_qup2_i2c_apps_clk GCC_BLSP2_QUP2_I2C_APPS_CLK // 39
#define clk_blsp2_qup2_spi_apps_clk_src BLSP2_QUP2_SPI_APPS_CLK_SRC // 40
#define clk_blsp2_qup2_i2c_apps_clk_src BLSP2_QUP2_I2C_APPS_CLK_SRC // 41
#define clk_gcc_blsp2_uart2_apps_clk GCC_BLSP2_UART2_APPS_CLK // 42
#define clk_gcc_blsp2_uart2_sim_clk GCC_BLSP2_UART2_SIM_CLK // 43
#define clk_blsp2_uart2_apps_clk_src BLSP2_UART2_APPS_CLK_SRC // 44
#define clk_gcc_blsp2_qup3_spi_apps_clk GCC_BLSP2_QUP3_SPI_APPS_CLK // 45
#define clk_gcc_blsp2_qup3_i2c_apps_clk GCC_BLSP2_QUP3_I2C_APPS_CLK // 46
#define clk_blsp2_qup3_spi_apps_clk_src BLSP2_QUP3_SPI_APPS_CLK_SRC // 47
#define clk_blsp2_qup3_i2c_apps_clk_src BLSP2_QUP3_I2C_APPS_CLK_SRC // 48
#define clk_gcc_blsp2_qup4_spi_apps_clk GCC_BLSP2_QUP4_SPI_APPS_CLK // 49
#define clk_gcc_blsp2_qup4_i2c_apps_clk GCC_BLSP2_QUP4_I2C_APPS_CLK // 50
#define clk_blsp2_qup4_spi_apps_clk_src BLSP2_QUP4_SPI_APPS_CLK_SRC // 51
#define clk_blsp2_qup4_i2c_apps_clk_src BLSP2_QUP4_I2C_APPS_CLK_SRC // 52
#define clk_blsp1_qup4_spi_apps_clk_src BLSP1_QUP4_SPI_APPS_CLK_SRC // 53
#define clk_blsp1_uart1_apps_clk_src BLSP1_UART1_APPS_CLK_SRC // 54
#define clk_blsp1_uart2_apps_clk_src BLSP1_UART2_APPS_CLK_SRC // 55
#define clk_byte0_clk_src BYTE0_CLK_SRC // 56
#define clk_cci_clk_src CCI_CLK_SRC // 57
#define clk_camss_top_ahb_clk_src CAMSS_TOP_AHB_CLK_SRC // 58
#define clk_camss_gp0_clk_src CAMSS_GP0_CLK_SRC // 59
#define clk_camss_gp1_clk_src CAMSS_GP1_CLK_SRC // 60
#define clk_crypto_clk_src CRYPTO_CLK_SRC // 61
#define clk_csi0_clk_src CSI0_CLK_SRC // 62
#define clk_csi1_clk_src CSI1_CLK_SRC // 63
#define clk_csi2_clk_src CSI2_CLK_SRC // 64
#define clk_csi0phytimer_clk_src CSI0PHYTIMER_CLK_SRC // 65
#define clk_csi1phytimer_clk_src CSI1PHYTIMER_CLK_SRC // 66
#define clk_esc0_clk_src ESC0_CLK_SRC // 67
#define clk_gfx3d_clk_src GFX3D_CLK_SRC // 68
#define clk_gp1_clk_src GP1_CLK_SRC // 69
#define clk_gp2_clk_src GP2_CLK_SRC // 70
#define clk_gp3_clk_src GP3_CLK_SRC // 71
#define clk_jpeg0_clk_src JPEG0_CLK_SRC // 72
#define clk_mdp_clk_src MDP_CLK_SRC // 73
#define clk_mclk0_clk_src MCLK0_CLK_SRC // 74
#define clk_mclk1_clk_src MCLK1_CLK_SRC // 75
#define clk_mclk2_clk_src MCLK2_CLK_SRC // 76
#define clk_pclk0_clk_src PCLK0_CLK_SRC // 77
#define clk_pdm2_clk_src PDM2_CLK_SRC // 78
#define clk_sdcc1_apps_clk_src SDCC1_APPS_CLK_SRC // 79
#define clk_sdcc1_ice_core_clk_src SDCC1_ICE_CORE_CLK_SRC // 80
#define clk_sdcc2_apps_clk_src SDCC2_APPS_CLK_SRC // 81
#define clk_usb_hs_system_clk_src USB_HS_SYSTEM_CLK_SRC // 82
#define clk_usb_fs_system_clk_src USB_FS_SYSTEM_CLK_SRC // 83
#define clk_usb_fs_ic_clk_src USB_FS_IC_CLK_SRC // 84
#define clk_usb_fs_ic_clk_src USB_FS_IC_CLK_SRC // 85
#define clk_gcc_qusb2_phy_clk GCC_QUSB2_PHY_CLK // 86
#define clk_gcc_usb2_hs_phy_only_clk GCC_USB2_HS_PHY_ONLY_CLK // 87
#define clk_vsync_clk_src VSYNC_CLK_SRC // 88
#define clk_vfe0_clk_src VFE0_CLK_SRC // 89
#define clk_vcodec0_clk_src VCODEC0_CLK_SRC // 90
#define clk_gcc_blsp1_ahb_clk GCC_BLSP1_AHB_CLK // 91
#define clk_gcc_boot_rom_ahb_clk GCC_BOOT_ROM_AHB_CLK // 92
#define clk_gcc_crypto_ahb_clk GCC_CRYPTO_AHB_CLK // 93
#define clk_gcc_crypto_axi_clk GCC_CRYPTO_AXI_CLK // 94
#define clk_gcc_crypto_clk GCC_CRYPTO_CLK // 95
#define clk_gcc_prng_ahb_clk GCC_PRNG_AHB_CLK // 96
#define clk_gcc_qdss_dap_clk GCC_QDSS_DAP_CLK // 97
#define clk_gcc_apss_tcu_clk GCC_APSS_TCU_CLK // 98
#define clk_gcc_ipa_tbu_clk GCC_IPA_TBU_CLK // 99
#define clk_gcc_gfx_tbu_clk GCC_GFX_TBU_CLK // 100
#define clk_gcc_gtcu_ahb_clk GCC_GTCU_AHB_CLK // 101
#define clk_gcc_jpeg_tbu_clk GCC_JPEG_TBU_CLK // 102
#define clk_gcc_mdp_tbu_clk GCC_MDP_TBU_CLK // 103
#define clk_gcc_smmu_cfg_clk GCC_SMMU_CFG_CLK // 104
#define clk_gcc_venus_tbu_clk GCC_VENUS_TBU_CLK // 105
#define clk_gcc_vfe_tbu_clk GCC_VFE_TBU_CLK // 106
#define clk_gcc_vfe1_tbu_clk GCC_VFE1_TBU_CLK // 107
#define clk_gcc_cpp_tbu_clk GCC_CPP_TBU_CLK // 108
#define clk_gcc_blsp1_qup1_i2c_apps_clk GCC_BLSP1_QUP1_I2C_APPS_CLK // 109
#define clk_gcc_blsp1_qup1_spi_apps_clk GCC_BLSP1_QUP1_SPI_APPS_CLK // 110
#define clk_gcc_blsp1_qup2_i2c_apps_clk GCC_BLSP1_QUP2_I2C_APPS_CLK // 111
#define clk_gcc_blsp1_qup2_spi_apps_clk GCC_BLSP1_QUP2_SPI_APPS_CLK // 112
#define clk_gcc_blsp1_qup3_i2c_apps_clk GCC_BLSP1_QUP3_I2C_APPS_CLK // 113
#define clk_gcc_blsp1_qup3_spi_apps_clk GCC_BLSP1_QUP3_SPI_APPS_CLK // 114
#define clk_gcc_blsp1_qup4_i2c_apps_clk GCC_BLSP1_QUP4_I2C_APPS_CLK // 115
#define clk_gcc_blsp1_qup4_spi_apps_clk GCC_BLSP1_QUP4_SPI_APPS_CLK // 116
#define clk_gcc_blsp1_uart1_apps_clk GCC_BLSP1_UART1_APPS_CLK // 117
#define clk_gcc_blsp1_uart2_apps_clk GCC_BLSP1_UART2_APPS_CLK // 118
#define clk_gcc_camss_cci_ahb_clk GCC_CAMSS_CCI_AHB_CLK // 119
#define clk_gcc_camss_cci_clk GCC_CAMSS_CCI_CLK // 120
#define clk_gcc_camss_csi0_ahb_clk GCC_CAMSS_CSI0_AHB_CLK // 121
#define clk_gcc_camss_csi0_clk GCC_CAMSS_CSI0_CLK // 122
#define clk_gcc_camss_csi0phy_clk GCC_CAMSS_CSI0PHY_CLK // 123
#define clk_gcc_camss_csi0pix_clk GCC_CAMSS_CSI0PIX_CLK // 124
#define clk_gcc_camss_csi0rdi_clk GCC_CAMSS_CSI0RDI_CLK // 125
#define clk_gcc_camss_csi1_ahb_clk GCC_CAMSS_CSI1_AHB_CLK // 126
#define clk_gcc_camss_csi1_clk GCC_CAMSS_CSI1_CLK // 127
#define clk_gcc_camss_csi1phy_clk GCC_CAMSS_CSI1PHY_CLK // 128
#define clk_gcc_camss_csi1pix_clk GCC_CAMSS_CSI1PIX_CLK // 129
#define clk_gcc_camss_csi1rdi_clk GCC_CAMSS_CSI1RDI_CLK // 130
#define clk_gcc_camss_csi2_ahb_clk GCC_CAMSS_CSI2_AHB_CLK // 131
#define clk_gcc_camss_csi2_clk GCC_CAMSS_CSI2_CLK // 132
#define clk_gcc_camss_csi2phy_clk GCC_CAMSS_CSI2PHY_CLK // 133
#define clk_gcc_camss_csi2pix_clk GCC_CAMSS_CSI2PIX_CLK // 134
#define clk_gcc_camss_csi2rdi_clk GCC_CAMSS_CSI2RDI_CLK // 135
#define clk_vfe1_clk_src VFE1_CLK_SRC // 136
#define clk_gcc_camss_vfe1_clk GCC_CAMSS_VFE1_CLK // 137
#define clk_gcc_camss_vfe1_ahb_clk GCC_CAMSS_VFE1_AHB_CLK // 138
#define clk_gcc_camss_vfe1_axi_clk GCC_CAMSS_VFE1_AXI_CLK // 139
#define clk_gcc_vfe1_qdss_at_clk GCC_VFE1_QDSS_AT_CLK // 140
#define clk_cpp_clk_src CPP_CLK_SRC // 141
#define clk_gcc_camss_cpp_clk GCC_CAMSS_CPP_CLK // 142
#define clk_gcc_camss_cpp_ahb_clk GCC_CAMSS_CPP_AHB_CLK // 143
#define clk_gcc_camss_cpp_axi_clk GCC_CAMSS_CPP_AXI_CLK // 144
#define clk_gcc_cpp_qdss_at_clk GCC_CPP_QDSS_AT_CLK // 145
#define clk_gcc_cpp_qdss_tsctr_div8_clk GCC_CPP_QDSS_TSCTR_DIV8_CLK // 146
#define clk_gcc_camss_csi_vfe0_clk GCC_CAMSS_CSI_VFE0_CLK // 147
#define clk_gcc_camss_csi_vfe1_clk GCC_CAMSS_CSI_VFE1_CLK // 148
#define clk_gcc_camss_gp0_clk GCC_CAMSS_GP0_CLK // 149
#define clk_gcc_camss_gp1_clk GCC_CAMSS_GP1_CLK // 150
#define clk_gcc_camss_ispif_ahb_clk GCC_CAMSS_ISPIF_AHB_CLK // 151
#define clk_gcc_camss_jpeg0_clk GCC_CAMSS_JPEG0_CLK // 152
#define clk_gcc_camss_jpeg_ahb_clk GCC_CAMSS_JPEG_AHB_CLK // 153
#define clk_gcc_camss_jpeg_axi_clk GCC_CAMSS_JPEG_AXI_CLK // 154
#define clk_gcc_camss_mclk0_clk GCC_CAMSS_MCLK0_CLK // 155
#define clk_gcc_camss_mclk1_clk GCC_CAMSS_MCLK1_CLK // 156
#define clk_gcc_camss_mclk2_clk GCC_CAMSS_MCLK2_CLK // 157
#define clk_gcc_camss_micro_ahb_clk GCC_CAMSS_MICRO_AHB_CLK // 158
#define clk_gcc_camss_csi0phytimer_clk GCC_CAMSS_CSI0PHYTIMER_CLK // 159
#define clk_gcc_camss_csi1phytimer_clk GCC_CAMSS_CSI1PHYTIMER_CLK // 160
#define clk_gcc_camss_ahb_clk GCC_CAMSS_AHB_CLK // 161
#define clk_gcc_camss_top_ahb_clk GCC_CAMSS_TOP_AHB_CLK // 162
#define clk_gcc_camss_vfe0_clk GCC_CAMSS_VFE0_CLK // 163
#define clk_gcc_camss_vfe_ahb_clk GCC_CAMSS_VFE_AHB_CLK // 164
#define clk_gcc_camss_vfe_axi_clk GCC_CAMSS_VFE_AXI_CLK // 165
#define clk_gcc_sys_mm_noc_axi_clk GCC_SYS_MM_NOC_AXI_CLK // 166
#define clk_gcc_oxili_gmem_clk GCC_OXILI_GMEM_CLK // 167
#define clk_gcc_gp1_clk GCC_GP1_CLK // 168
#define clk_gcc_gp2_clk GCC_GP2_CLK // 169
#define clk_gcc_gp3_clk GCC_GP3_CLK // 170
#define clk_gcc_mdss_ahb_clk GCC_MDSS_AHB_CLK // 171
#define clk_gcc_mdss_axi_clk GCC_MDSS_AXI_CLK // 172
#define clk_gcc_mdss_byte0_clk GCC_MDSS_BYTE0_CLK // 173
#define clk_gcc_mdss_esc0_clk GCC_MDSS_ESC0_CLK // 174
#define clk_gcc_mdss_mdp_clk GCC_MDSS_MDP_CLK // 175
#define clk_gcc_mdss_pclk0_clk GCC_MDSS_PCLK0_CLK // 176
#define clk_gcc_mdss_vsync_clk GCC_MDSS_VSYNC_CLK // 177
#define clk_gcc_mss_cfg_ahb_clk GCC_MSS_CFG_AHB_CLK // 178
#define clk_gcc_mss_q6_bimc_axi_clk GCC_MSS_Q6_BIMC_AXI_CLK // 179
#define clk_gcc_oxili_ahb_clk GCC_OXILI_AHB_CLK // 180
#define clk_gcc_oxili_gfx3d_clk GCC_OXILI_GFX3D_CLK // 181
#define clk_gcc_oxili_timer_clk GCC_OXILI_TIMER_CLK // 182
#define clk_gcc_oxili_aon_clk GCC_OXILI_AON_CLK // 183
#define clk_gcc_pdm2_clk GCC_PDM2_CLK // 184
#define clk_gcc_pdm_ahb_clk GCC_PDM_AHB_CLK // 185
#define clk_gcc_sdcc1_ahb_clk GCC_SDCC1_AHB_CLK // 186
#define clk_gcc_sdcc1_apps_clk GCC_SDCC1_APPS_CLK // 187
#define clk_gcc_sdcc1_ice_core_clk GCC_SDCC1_ICE_CORE_CLK // 188
#define clk_gcc_sdcc2_ahb_clk GCC_SDCC2_AHB_CLK // 189
#define clk_gcc_sdcc2_apps_clk GCC_SDCC2_APPS_CLK // 190
#define clk_gcc_usb2a_phy_sleep_clk GCC_USB2A_PHY_SLEEP_CLK // 191
#define clk_gcc_usb_hs_phy_cfg_ahb_clk GCC_USB_HS_PHY_CFG_AHB_CLK // 192
#define clk_gcc_usb_hs_ahb_clk GCC_USB_HS_AHB_CLK // 193
#define clk_gcc_usb_fs_ahb_clk GCC_USB_FS_AHB_CLK // 194
#define clk_gcc_usb_fs_ic_clk GCC_USB_FS_IC_CLK // 195
#define clk_gcc_usb_hs_system_clk GCC_USB_HS_SYSTEM_CLK // 196
#define clk_gcc_usb_fs_system_clk GCC_USB_FS_SYSTEM_CLK // 197
#define clk_gcc_venus0_ahb_clk GCC_VENUS0_AHB_CLK // 198
#define clk_gcc_venus0_axi_clk GCC_VENUS0_AXI_CLK // 199
#define clk_gcc_venus0_vcodec0_clk GCC_VENUS0_VCODEC0_CLK // 200
#define clk_gcc_venus0_core0_vcodec0_clk GCC_VENUS0_CORE0_VCODEC0_CLK // 201
#define clk_gcc_venus0_core1_vcodec0_clk GCC_VENUS0_CORE1_VCODEC0_CLK // 202
#define clk_gcc_gfx_tcu_clk GCC_GFX_TCU_CLK // 203
#define clk_gcc_gtcu_ahb_bridge_clk GCC_GTCU_AHB_BRIDGE_CLK // 204
#define clk_gcc_bimc_gpu_clk GCC_BIMC_GPU_CLK // 205
#define clk_gcc_bimc_gfx_clk GCC_BIMC_GFX_CLK // 206
#define clk_ipa_clk RPM_SMD_IPA_CLK // 207
#define clk_ipa_a_clk RPM_SMD_IPA_A_CLK // 208
#define clk_mdss_mdp_vote_clk MDSS_MDP_VOTE_CLK // 209
#define clk_mdss_rotator_vote_clk MDSS_ROTATOR_VOTE_CLK // 210
#define clk_pixel_clk_src PIXEL_CLK_SRC // 211
#define clk_byte_clk_src BYTE_CLK_SRC // 212
#define clk_ext_pclk0_clk_src EXT_PCLK0_CLK_SRC // 213
#define clk_ext_byte0_clk_src EXT_BYTE0_CLK_SRC // 214
// 215 clk_dsi0pll_byte_clk_src
// 216 clk_dsi0pll_pixel_clk_src
// 217 clk_dsi0pll_vco_clk
// 218 clk_dsi1pll_byte_clk_src
// 219 clk_dsi1pll_pixel_clk_src
// 220 clk_dsi1pll_vco_clk
// 221 clk_dsi_pll0_byte_clk_src
// 222 clk_dsi_pll0_pixel_clk_src
// 223 clk_dsi_pll1_byte_clk_src
// 224 clk_dsi_pll1_pixel_clk_src
#define clk_ext_pclk1_clk_src EXT_PCLK1_CLK_SRC // 225
#define clk_ext_byte1_clk_src EXT_BYTE1_CLK_SRC // 226
#define clk_byte1_clk_src BYTE1_CLK_SRC // 227
#define clk_esc1_clk_src ESC1_CLK_SRC // 228
#define clk_pclk1_clk_src PCLK1_CLK_SRC // 229
#define clk_gcc_mdss_pclk1_clk GCC_MDSS_PCLK1_CLK // 230
#define clk_gcc_mdss_byte1_clk GCC_MDSS_BYTE1_CLK // 231
#define clk_gcc_mdss_esc1_clk GCC_MDSS_ESC1_CLK // 232
#define clk_gcc_dcc_clk GCC_DCC_CLK // 233
#define clk_gcc_debug_mux_8937 GCC_DEBUG_MUX_8937 // 234
#define clk_pnoc_clk RPM_SMD_PNOC_CLK // 235
#define clk_pnoc_a_clk RPM_SMD_PNOC_A_CLK // 236
#define clk_pnoc_msmbus_clk PNOC_MSMBUS_CLK // 237
#define clk_pnoc_msmbus_a_clk PNOC_MSMBUS_A_CLK // 238
#define clk_pnoc_keepalive_a_clk PNOC_KEEPALIVE_A_CLK // 239
#define clk_pnoc_sps_clk PNOC_SPS_CLK // 240
#define clk_pnoc_usb_a_clk PNOC_USB_A_CLK // 241
#define clk_pnoc_usb_clk PNOC_USB_CLK // 242
#define clk_snoc_clk RPM_SMD_SNOC_CLK // 243
#define clk_snoc_a_clk RPM_SMD_SNOC_A_CLK // 244
#define clk_snoc_usb_a_clk SNOC_USB_A_CLK // 245
#define clk_snoc_wcnss_a_clk SNOC_WCNSS_A_CLK // 246
#define clk_snoc_usb_clk SNOC_USB_CLK // 247
#define clk_snoc_msmbus_clk SNOC_MSMBUS_CLK // 248
#define clk_snoc_msmbus_a_clk SNOC_MSMBUS_A_CLK // 249
#define clk_snoc_mmnoc_axi_clk SNOC_MMNOC_AXI_CLK // 250
#define clk_snoc_mmnoc_ahb_clk SNOC_MMNOC_AHB_CLK // 251
#define clk_sysmmnoc_clk RPM_SMD_SYSMMNOC_CLK // 252
#define clk_sysmmnoc_a_clk RPM_SMD_SYSMMNOC_A_CLK // 253
#define clk_sysmmnoc_msmbus_clk SYSMMNOC_MSMBUS_CLK // 254
#define clk_sysmmnoc_msmbus_a_clk SYSMMNOC_MSMBUS_A_CLK // 255
#define clk_bimc_clk RPM_SMD_BIMC_CLK // 256
#define clk_bimc_a_clk RPM_SMD_BIMC_A_CLK // 257
#define clk_bimc_acpu_a_clk BIMC_ACPU_A_CLK // 258
#define clk_bimc_msmbus_clk BIMC_MSMBUS_CLK // 259
#define clk_bimc_msmbus_a_clk BIMC_MSMBUS_A_CLK // 260
#define clk_bimc_usb_a_clk BIMC_USB_A_CLK // 261
#define clk_bimc_wcnss_a_clk BIMC_WCNSS_A_CLK // 262
#define clk_bimc_usb_clk BIMC_USB_CLK // 263
#define clk_bimc_gpu_clk RPM_SMD_BIMC_GPU_CLK // 264
#define clk_bimc_gpu_a_clk RPM_SMD_BIMC_GPU_A_CLK // 265
#define clk_qdss_clk RPM_SMD_QDSS_CLK // 266
#define clk_qdss_a_clk RPM_SMD_QDSS_A_CLK // 267
#define clk_xo_clk_src RPM_SMD_XO_CLK_SRC // 268
#define clk_xo_a_clk_src RPM_SMD_XO_A_CLK_SRC // 269
#define clk_xo_otg_clk CXO_SMD_OTG_CLK // 270
#define clk_xo_a2 CXO_SMD_A2 // 271
#define clk_xo_dwc3_clk CXO_SMD_DWC3_CLK // 272
#define clk_xo_ehci_host_clk CXO_SMD_EHCI_HOST_CLK // 273
#define clk_xo_lpm_clk CXO_SMD_LPM_CLK // 274
#define clk_xo_pil_mss_clk CXO_SMD_PIL_MSS_CLK // 275
#define clk_xo_pil_pronto_clk CXO_SMD_PIL_PRONTO_CLK // 276
#define clk_xo_wlan_clk CXO_SMD_WLAN_CLK // 277
#define clk_xo_pil_lpass_clk CXO_SMD_PIL_LPASS_CLK // 278
#define clk_bb_clk1 RPM_SMD_BB_CLK1 // 279
#define clk_bb_clk1_a RPM_SMD_BB_CLK1_A // 280
#define clk_bb_clk1_pin RPM_SMD_BB_CLK1_PIN // 281
#define clk_bb_clk1_a_pin RPM_SMD_BB_CLK1_A_PIN // 282
#define clk_bb_clk2 RPM_SMD_BB_CLK2 // 283
#define clk_bb_clk2_a RPM_SMD_BB_CLK2_A // 284
#define clk_bb_clk2_pin RPM_SMD_BB_CLK2_PIN // 285
#define clk_bb_clk2_a_pin RPM_SMD_BB_CLK2_A_PIN // 286
#define clk_bb_clk3 RPM_SMD_BB_CLK3 // 287
#define clk_bb_clk3_pin RPM_SMD_BB_CLK3_PIN // 288
#define clk_rf_clk1 RPM_SMD_RF_CLK1 // 289
#define clk_rf_clk1_a RPM_SMD_RF_CLK1_A // 290
#define clk_rf_clk1_pin RPM_SMD_RF_CLK1_PIN // 291
#define clk_rf_clk1_a_pin RPM_SMD_RF_CLK1_A_PIN // 292
#define clk_rf_clk2 RPM_SMD_RF_CLK2 // 293
#define clk_rf_clk2_a RPM_SMD_RF_CLK2_A // 294
#define clk_rf_clk2_pin RPM_SMD_RF_CLK2_PIN // 295
#define clk_rf_clk2_a_pin RPM_SMD_RF_CLK2_A_PIN // 296
#define clk_div_clk1 RPM_SMD_DIV_CLK1 // 297
#define clk_div_clk1_a RPM_SMD_DIV_A_CLK1 // 298
#define clk_div_clk2 RPM_SMD_DIV_CLK2 // 299
#define clk_div_clk2_a RPM_SMD_DIV_A_CLK2 // 300
#define clk_ln_bb_clk LN_BB_CLK // 301
#define clk_ln_bb_a_clk LN_BB_A_CLK // 302
#define clk_gcc_debug_mux GCC_DEBUG_MUX // 303
#define clk_rpm_debug_mux RPM_DEBUG_MUX // 304
#define clk_wcnss_m_clk WCNSS_M_CLK // 305
#define clk_apss_debug_pri_mux APSS_DEBUG_PRI_MUX // 306
#define clk_apss_debug_sec_mux APSS_DEBUG_SEC_MUX // 307
#define clk_apss_debug_ter_mux APSS_DEBUG_TER_MUX // 308
#define clk_apc0_m_clk APC0_M_CLK // 309
#define clk_apc1_m_clk APC1_M_CLK // 310
#define clk_cci_m_clk CCI_M_CLK // 311
#define clk_a53ssmux_lc A53SSMUX_LC // 312
#define clk_a53ssmux_bc A53SSMUX_BC // 313
#define clk_a53ssmux_cci A53SSMUX_CCI // 314
#define clk_a53_lc_clk APCS_MUX_C0_CLK // 315
#define clk_a53_bc_clk APCS_MUX_C1_CLK // 316
#define clk_cci_clk APCS_MUX_CCI_CLK // 317
#define clk_audio_ap_clk AUDIO_AP_CLK // 318
#define clk_audio_pmi_clk AUDIO_PMI_CLK // 319
#define clk_audio_ap_clk2 AUDIO_AP_CLK2 // 320
#define clk_audio_lpass_mclk AUDIO_LPASS_MCLK // 321

#endif // !CONFIG_COMMON_CLK_MSM

#endif // _DTS_MSM8937_CLK_WRAPPER_H
