Fitter report for Projeto-RiscV-Arq
Fri Sep 13 16:37:56 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. Other Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Fri Sep 13 16:37:55 2024           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; Projeto-RiscV-Arq                               ;
; Top-level Entity Name               ; BlocoPlaca                                      ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CEBA4F23C7                                     ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 2,040 / 18,480 ( 11 % )                         ;
; Total registers                     ; 3209                                            ;
; Total pins                          ; 8 / 224 ( 4 % )                                 ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 4,096 / 3,153,920 ( < 1 % )                     ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 1 / 4 ( 25 % )                                  ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; VGA_RED   ; Incomplete set of assignments ;
; VGA_GREEN ; Incomplete set of assignments ;
; VGA_BLUE  ; Incomplete set of assignments ;
; VS        ; Incomplete set of assignments ;
; HSync     ; Incomplete set of assignments ;
; CLOCK_50  ; Incomplete set of assignments ;
; RESET     ; Incomplete set of assignments ;
; KEY[0]    ; Incomplete set of assignments ;
+-----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                          ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                      ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|clk[0]~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                       ;                  ;                       ;
; onepulse:inst|PB_single_pulse~CLKENA0                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                       ;                  ;                       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[1]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[1]~DUPLICATE              ;                  ;                       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[5]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[5]~DUPLICATE              ;                  ;                       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[7]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[7]~DUPLICATE              ;                  ;                       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[8]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[8]~DUPLICATE              ;                  ;                       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[4]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[4]~DUPLICATE         ;                  ;                       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[6]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[6]~DUPLICATE         ;                  ;                       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[7]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[7]~DUPLICATE         ;                  ;                       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[8]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[8]~DUPLICATE         ;                  ;                       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[9]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[9]~DUPLICATE         ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]~DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]~DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]~DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]~DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]~DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]~DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2DUPLICATE   ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~6                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~6DUPLICATE   ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~12                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~12DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~33                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~33DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~34                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~34DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~36                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~36DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~43                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~43DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~47                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~47DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~57                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~57DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~67                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~67DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~74                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~74DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~76                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~76DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~78                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~78DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~79                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~79DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~89                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~89DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~97                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~97DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~98                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~98DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~99                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~99DUPLICATE  ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~108                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~108DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~110                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~110DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~121                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~121DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~122                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~122DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~143                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~143DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~154                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~154DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~156                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~156DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~160                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~160DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~177                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~177DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~180                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~180DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~183                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~183DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~184                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~184DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~188                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~188DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~189                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~189DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~198                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~198DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~205                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~205DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~208                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~208DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~218                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~218DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~222                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~222DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~230                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~230DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~233                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~233DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~235                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~235DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~249                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~249DUPLICATE ;                  ;                       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~253                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~253DUPLICATE ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5121 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5121 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5114    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/yara_/OneDrive/Área de Trabalho/RISC-V-Completo/output_files/Projeto-RiscV-Arq.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,040 / 18,480     ; 11 %  ;
; ALMs needed [=A-B+C]                                        ; 2,040              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,412 / 18,480     ; 13 %  ;
;         [a] ALMs used for LUT logic and registers           ; 409                ;       ;
;         [b] ALMs used for LUT logic                         ; 994                ;       ;
;         [c] ALMs used for registers                         ; 1,009              ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 500 / 18,480       ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 128 / 18,480       ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 94                 ;       ;
;         [c] Due to LAB input limits                         ; 34                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 309 / 1,848        ; 17 %  ;
;     -- Logic LABs                                           ; 309                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 1,939              ;       ;
;     -- 7 input functions                                    ; 329                ;       ;
;     -- 6 input functions                                    ; 1,018              ;       ;
;     -- 5 input functions                                    ; 180                ;       ;
;     -- 4 input functions                                    ; 159                ;       ;
;     -- <=3 input functions                                  ; 253                ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,079              ;       ;
; Dedicated logic registers                                   ; 3,209              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 2,834 / 36,960     ; 8 %   ;
;         -- Secondary logic registers                        ; 375 / 36,960       ; 1 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 3,152              ;       ;
;         -- Routing optimization registers                   ; 57                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 8 / 224            ; 4 %   ;
;     -- Clock pins                                           ; 1 / 9              ; 11 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 3                  ;       ;
; M10K blocks                                                 ; 1 / 308            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 4,096 / 3,153,920  ; < 1 % ;
; Total block memory implementation bits                      ; 10,240 / 3,153,920 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
; Fractional PLLs                                             ; 1 / 4              ; 25 %  ;
; Global clocks                                               ; 2 / 16             ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7% / 6% / 8%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 42% / 42% / 44%    ;       ;
; Maximum fan-out                                             ; 3152               ;       ;
; Highest non-global fan-out                                  ; 293                ;       ;
; Total fan-out                                               ; 21369              ;       ;
; Average fan-out                                             ; 3.42               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2040 / 18480 ( 11 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2040                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2412 / 18480 ( 13 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 409                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 994                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1009                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 500 / 18480 ( 3 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 128 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 94                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 34                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 309 / 1848 ( 17 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 309                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1939                  ; 0                              ;
;     -- 7 input functions                                    ; 329                   ; 0                              ;
;     -- 6 input functions                                    ; 1018                  ; 0                              ;
;     -- 5 input functions                                    ; 180                   ; 0                              ;
;     -- 4 input functions                                    ; 159                   ; 0                              ;
;     -- <=3 input functions                                  ; 253                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1079                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2834 / 36960 ( 8 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 375 / 36960 ( 1 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3152                  ; 0                              ;
;         -- Routing optimization registers                   ; 57                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 7                     ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 4096                  ; 0                              ;
; Total block memory implementation bits                      ; 10240                 ; 0                              ;
; M10K block                                                  ; 1 / 308 ( < 1 % )     ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 1 / 104 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 58                    ; 0                              ;
;     -- Registered Input Connections                         ; 57                    ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 58                             ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 21397                 ; 90                             ;
;     -- Registered Connections                               ; 4133                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 58                             ;
;     -- hard_block:auto_generated_inst                       ; 58                    ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 1                              ;
;     -- Output Ports                                         ; 5                     ; 2                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[0]   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RESET    ; P22   ; 5A       ; 54           ; 16           ; 54           ; 38                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HSync     ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLUE  ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_GREEN ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_RED   ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VS        ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 5 / 32 ( 16 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; VGA_RED                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; VGA_BLUE                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; VS                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; HSync                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; VGA_GREEN                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                                                           ;                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                                                           ; Integer PLL               ;
;     -- PLL Location                                                                                                                                       ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                            ; Global Clock              ;
;     -- PLL Bandwidth                                                                                                                                      ; AUTO                      ;
;     -- Reference Clock Frequency                                                                                                                          ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                                         ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                                                  ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                                                                 ; Normal                    ;
;     -- PLL Freq Min Lock                                                                                                                                  ; N/A                       ;
;     -- PLL Freq Max Lock                                                                                                                                  ; N/A                       ;
;     -- PLL Enable                                                                                                                                         ; On                        ;
;     -- PLL Fractional Division                                                                                                                            ; N/A                       ;
;     -- M Counter                                                                                                                                          ; 6                         ;
;     -- N Counter                                                                                                                                          ; 1                         ;
;     -- PLL Refclk Select                                                                                                                                  ;                           ;
;             -- PLL Refclk Select Location                                                                                                                 ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                         ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                                                         ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                                                            ; N/A                       ;
;             -- CORECLKIN source                                                                                                                           ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                                                         ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                                                          ; N/A                       ;
;             -- RXIQCLKIN source                                                                                                                           ; N/A                       ;
;             -- CLKIN(0) source                                                                                                                            ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                                                                            ; N/A                       ;
;             -- CLKIN(2) source                                                                                                                            ; N/A                       ;
;             -- CLKIN(3) source                                                                                                                            ; N/A                       ;
;     -- PLL Output Counter                                                                                                                                 ;                           ;
;         -- VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                     ; 25.0 MHz                  ;
;             -- Output Clock Location                                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y3_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                     ; Off                       ;
;             -- Duty Cycle                                                                                                                                 ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                  ; 12                        ;
;             -- C Counter PH Mux PRST                                                                                                                      ; 0                         ;
;             -- C Counter PRST                                                                                                                             ; 1                         ;
;                                                                                                                                                           ;                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |BlocoPlaca                                        ; 2040.0 (0.5)         ; 2411.0 (0.5)                     ; 498.0 (0.0)                                       ; 127.0 (0.0)                      ; 0.0 (0.0)            ; 1939 (1)            ; 3209 (0)                  ; 0 (0)         ; 4096              ; 1     ; 0          ; 8    ; 0            ; |BlocoPlaca                                                                                                                             ; work         ;
;    |VGA_CHARACTER2:inst2|                          ; 78.8 (0.0)           ; 89.0 (0.0)                       ; 10.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 124 (0)             ; 55 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2                                                                                                        ; work         ;
;       |Char_ROM:b2v_inst|                          ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|Char_ROM:b2v_inst                                                                                      ; work         ;
;          |lpm_rom:char_gen_rom|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom                                                                 ; work         ;
;             |altrom:srom|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom                                                     ; work         ;
;                |altsyncram:rom_block|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block                                ; work         ;
;                   |altsyncram_8f61:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated ; work         ;
;       |VGA_SYNC:b2v_1|                             ; 24.5 (24.5)          ; 31.5 (31.5)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1                                                                                         ; work         ;
;          |video_PLL:video_PLL_inst|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst                                                                ; work         ;
;             |altpll:altpll_component|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component                                        ; work         ;
;                |altpll_80u:auto_generated|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated              ; work         ;
;       |riscv_output:saida|                         ; 53.0 (53.0)          ; 55.8 (55.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|VGA_CHARACTER2:inst2|riscv_output:saida                                                                                     ; work         ;
;    |onepulse:inst|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|onepulse:inst                                                                                                               ; work         ;
;    |top:inst3|                                     ; 1959.7 (0.0)         ; 2320.5 (0.0)                     ; 487.8 (0.0)                                       ; 127.0 (0.0)                      ; 0.0 (0.0)            ; 1813 (0)            ; 3152 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3                                                                                                                   ; work         ;
;       |dmem:dmem|                                  ; 956.4 (956.4)        ; 1215.2 (1215.2)                  ; 313.1 (313.1)                                     ; 54.3 (54.3)                      ; 0.0 (0.0)            ; 799 (799)           ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|dmem:dmem                                                                                                         ; work         ;
;       |imem:imem|                                  ; 26.8 (26.8)          ; 26.8 (26.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|imem:imem                                                                                                         ; work         ;
;       |riscvsingle:rvsingle|                       ; 976.1 (0.0)          ; 1078.5 (0.0)                     ; 175.1 (0.0)                                       ; 72.6 (0.0)                       ; 0.0 (0.0)            ; 974 (0)             ; 1104 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle                                                                                              ; work         ;
;          |controller:c|                            ; 19.2 (11.4)          ; 18.1 (10.7)                      ; 0.0 (0.2)                                         ; 1.1 (0.9)                        ; 0.0 (0.0)            ; 25 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|controller:c                                                                                 ; work         ;
;             |aludec:ad|                            ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|controller:c|aludec:ad                                                                       ; work         ;
;             |maindec:md|                           ; 5.5 (5.5)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|controller:c|maindec:md                                                                      ; work         ;
;          |datapath:dp|                             ; 955.5 (0.0)          ; 1060.4 (0.0)                     ; 176.5 (0.0)                                       ; 71.5 (0.0)                       ; 0.0 (0.0)            ; 949 (0)             ; 1104 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|datapath:dp                                                                                  ; work         ;
;             |adder:pcadd4|                         ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4                                                                     ; work         ;
;             |adder:pcaddbranch|                    ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcaddbranch                                                                ; work         ;
;             |alu:alu|                              ; 268.2 (268.2)        ; 259.2 (259.2)                    ; 0.0 (0.0)                                         ; 9.0 (9.0)                        ; 0.0 (0.0)            ; 365 (365)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu                                                                          ; work         ;
;             |extend:ext|                           ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|datapath:dp|extend:ext                                                                       ; work         ;
;             |flopr:pcreg|                          ; 7.8 (7.8)            ; 8.5 (8.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg                                                                      ; work         ;
;             |mux2:srcbmux|                         ; 20.0 (20.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux                                                                     ; work         ;
;             |mux3:resultmux|                       ; 19.3 (19.3)          ; 22.5 (22.5)                      ; 3.5 (3.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux                                                                   ; work         ;
;             |regfile:rf|                           ; 603.2 (603.2)        ; 725.5 (725.5)                    ; 183.6 (183.6)                                     ; 61.2 (61.2)                      ; 0.0 (0.0)            ; 446 (446)           ; 1066 (1066)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BlocoPlaca|top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf                                                                       ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                      ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name      ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_RED   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_GREEN ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLUE  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSync     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                     ;                   ;         ;
;      - onepulse:inst|PB_single_pulse                                         ; 0                 ; 0       ;
;      - onepulse:inst|PB_debounced_delay                                      ; 0                 ; 0       ;
; RESET                                                                        ;                   ;         ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[0]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[1]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[18]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[13]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[9]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[14]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[10]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[15]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[11]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[23]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[30]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[29]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[28]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[27]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[26]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[25]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[24]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[16]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[22]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[21]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[20]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[19]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[17]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[12]          ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[8]           ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]~DUPLICATE ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]~DUPLICATE ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]~DUPLICATE ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]~DUPLICATE ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]~DUPLICATE ; 1                 ; 0       ;
;      - top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]~DUPLICATE ; 1                 ; 0       ;
; KEY[0]                                                                       ;                   ;         ;
;      - onepulse:inst|process_0~0                                             ; 1                 ; 0       ;
;      - onepulse:inst|PB_debounced_delay~feeder                               ; 0                 ; 0       ;
+------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location                  ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                              ; PIN_M9                    ; 3       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; RESET                                                                                                                 ; PIN_P22                   ; 38      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|Equal0~1                                                                          ; LABCELL_X16_Y14_N9        ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|LessThan5~0                                                                       ; LABCELL_X16_Y15_N18       ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|LessThan6~2                                                                       ; LABCELL_X17_Y13_N45       ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|process_0~6                                                                       ; LABCELL_X16_Y15_N48       ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[8]~0                                                                      ; LABCELL_X16_Y15_N12       ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|clk[0] ; PLLOUTPUTCOUNTER_X0_Y3_N1 ; 56      ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux0~0                                                                        ; LABCELL_X24_Y14_N15       ; 6       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; onepulse:inst|PB_single_pulse                                                                                         ; FF_X7_Y9_N59              ; 3152    ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; top:inst3|dmem:dmem|RAM~2720                                                                                          ; LABCELL_X12_Y29_N54       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2722                                                                                          ; LABCELL_X14_Y27_N3        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2724                                                                                          ; MLABCELL_X28_Y30_N6       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2726                                                                                          ; LABCELL_X26_Y30_N45       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2728                                                                                          ; MLABCELL_X13_Y25_N12      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2730                                                                                          ; LABCELL_X29_Y27_N3        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2732                                                                                          ; MLABCELL_X23_Y26_N33      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2734                                                                                          ; LABCELL_X16_Y28_N48       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2736                                                                                          ; MLABCELL_X13_Y29_N57      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2738                                                                                          ; LABCELL_X10_Y25_N33       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2740                                                                                          ; LABCELL_X16_Y27_N48       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2742                                                                                          ; MLABCELL_X23_Y26_N15      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2744                                                                                          ; LABCELL_X32_Y27_N57       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2746                                                                                          ; LABCELL_X20_Y28_N6        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2748                                                                                          ; LABCELL_X16_Y27_N6        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2750                                                                                          ; MLABCELL_X23_Y26_N27      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2752                                                                                          ; LABCELL_X17_Y26_N42       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2754                                                                                          ; LABCELL_X19_Y28_N15       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2756                                                                                          ; MLABCELL_X23_Y29_N51      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2758                                                                                          ; LABCELL_X25_Y27_N45       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2760                                                                                          ; LABCELL_X31_Y25_N48       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2762                                                                                          ; LABCELL_X29_Y28_N15       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2764                                                                                          ; MLABCELL_X28_Y27_N12      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2766                                                                                          ; LABCELL_X31_Y24_N21       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2768                                                                                          ; LABCELL_X26_Y31_N39       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2770                                                                                          ; MLABCELL_X34_Y27_N9       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2772                                                                                          ; LABCELL_X21_Y28_N54       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2774                                                                                          ; LABCELL_X25_Y27_N54       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2776                                                                                          ; LABCELL_X26_Y28_N12       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2778                                                                                          ; LABCELL_X20_Y32_N12       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2780                                                                                          ; LABCELL_X25_Y29_N48       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2782                                                                                          ; LABCELL_X24_Y29_N12       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2784                                                                                          ; MLABCELL_X13_Y28_N21      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2786                                                                                          ; MLABCELL_X9_Y25_N57       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2788                                                                                          ; LABCELL_X12_Y23_N27       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2790                                                                                          ; LABCELL_X17_Y26_N24       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2792                                                                                          ; LABCELL_X14_Y30_N18       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2794                                                                                          ; LABCELL_X21_Y31_N0        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2796                                                                                          ; LABCELL_X19_Y28_N12       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2798                                                                                          ; LABCELL_X26_Y24_N21       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2800                                                                                          ; LABCELL_X20_Y31_N9        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2802                                                                                          ; LABCELL_X10_Y26_N57       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2804                                                                                          ; MLABCELL_X18_Y28_N6       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2806                                                                                          ; LABCELL_X17_Y24_N51       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2808                                                                                          ; MLABCELL_X23_Y31_N0       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2810                                                                                          ; LABCELL_X20_Y27_N6        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2812                                                                                          ; LABCELL_X20_Y27_N45       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2814                                                                                          ; LABCELL_X20_Y27_N42       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2816                                                                                          ; MLABCELL_X13_Y27_N30      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2818                                                                                          ; LABCELL_X16_Y30_N9        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2820                                                                                          ; LABCELL_X20_Y30_N54       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2822                                                                                          ; LABCELL_X19_Y29_N15       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2824                                                                                          ; LABCELL_X21_Y30_N27       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2826                                                                                          ; MLABCELL_X18_Y29_N42      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2828                                                                                          ; LABCELL_X16_Y29_N0        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2830                                                                                          ; MLABCELL_X18_Y29_N18      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2832                                                                                          ; LABCELL_X19_Y30_N39       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2834                                                                                          ; LABCELL_X19_Y28_N42       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2836                                                                                          ; LABCELL_X25_Y26_N42       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2838                                                                                          ; LABCELL_X19_Y29_N27       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2840                                                                                          ; LABCELL_X17_Y26_N30       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2842                                                                                          ; MLABCELL_X34_Y25_N3       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2844                                                                                          ; LABCELL_X21_Y28_N36       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|dmem:dmem|RAM~2846                                                                                          ; LABCELL_X20_Y18_N21       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|controller:c|PCSrc                                                                     ; LABCELL_X19_Y19_N6        ; 38      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2338                                                         ; LABCELL_X21_Y15_N3        ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2341                                                         ; LABCELL_X26_Y17_N45       ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2343                                                         ; LABCELL_X26_Y18_N24       ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2344                                                         ; LABCELL_X20_Y22_N36       ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2345                                                         ; LABCELL_X21_Y15_N42       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2347                                                         ; LABCELL_X26_Y17_N54       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2348                                                         ; LABCELL_X26_Y18_N33       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2349                                                         ; LABCELL_X26_Y17_N57       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2351                                                         ; MLABCELL_X28_Y17_N42      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2352                                                         ; LABCELL_X20_Y22_N9        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2354                                                         ; MLABCELL_X28_Y17_N48      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2355                                                         ; LABCELL_X20_Y22_N39       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2356                                                         ; LABCELL_X26_Y16_N33       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2357                                                         ; LABCELL_X26_Y17_N3        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2358                                                         ; MLABCELL_X28_Y17_N39      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2359                                                         ; LABCELL_X26_Y17_N18       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2360                                                         ; LABCELL_X21_Y15_N45       ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2362                                                         ; LABCELL_X20_Y22_N27       ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2363                                                         ; MLABCELL_X28_Y17_N30      ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2364                                                         ; LABCELL_X20_Y22_N54       ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2365                                                         ; LABCELL_X21_Y15_N51       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2367                                                         ; LABCELL_X26_Y17_N30       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2368                                                         ; MLABCELL_X28_Y17_N0       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2369                                                         ; LABCELL_X26_Y17_N33       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2370                                                         ; MLABCELL_X28_Y17_N57      ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2371                                                         ; LABCELL_X20_Y22_N24       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2372                                                         ; LABCELL_X21_Y15_N6        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2373                                                         ; LABCELL_X20_Y22_N57       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2374                                                         ; LABCELL_X26_Y16_N36       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2375                                                         ; LABCELL_X26_Y17_N27       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2376                                                         ; LABCELL_X21_Y15_N21       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2377                                                         ; LABCELL_X26_Y17_N42       ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|clk[0]   ; PLLOUTPUTCOUNTER_X0_Y3_N1 ; 56      ; Global Clock         ; GCLK3            ; --                        ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|fb_clkin ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; onepulse:inst|PB_single_pulse                                                                                           ; FF_X7_Y9_N59              ; 3152    ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                         ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux25~2                                                                                                   ; 293     ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux24~2                                                                                                   ; 293     ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux26~2                                                                                                   ; 290     ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux27~2                                                                                                   ; 290     ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux28~4                                                                                                   ; 287     ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux29~6                                                                                                   ; 287     ;
; top:inst3|imem:imem|RAM~14                                                                                                                                   ; 257     ;
; top:inst3|imem:imem|RAM~35                                                                                                                                   ; 256     ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|Equal0~0                                                                                               ; 161     ;
; top:inst3|imem:imem|RAM~5                                                                                                                                    ; 129     ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[1]~8                                                                                               ; 99      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|Equal1~0                                                                                               ; 98      ;
; top:inst3|imem:imem|RAM~4                                                                                                                                    ; 93      ;
; top:inst3|riscvsingle:rvsingle|controller:c|maindec:md|WideOr3~1                                                                                             ; 71      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[3]~12                                                                                              ; 68      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[0]~6                                                                                               ; 67      ;
; top:inst3|imem:imem|RAM~15                                                                                                                                   ; 65      ;
; top:inst3|imem:imem|RAM~6                                                                                                                                    ; 65      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[3]~31                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[2]~30                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[1]~29                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[0]~28                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[7]~27                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[8]~26                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[18]~25                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[28]~24                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[5]~23                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[9]~22                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[10]~21                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[19]~20                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[6]~19                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[22]~18                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[30]~17                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[21]~16                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[26]~15                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[31]~14                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[27]~13                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[17]~12                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[20]~11                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[16]~10                                                                                             ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[24]~9                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[15]~8                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[29]~7                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[14]~6                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[23]~5                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[13]~4                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[11]~3                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[12]~2                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[25]~1                                                                                              ; 64      ;
; top:inst3|riscvsingle:rvsingle|controller:c|maindec:md|Decoder0~1                                                                                            ; 64      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[4]~0                                                                                               ; 64      ;
; top:inst3|riscvsingle:rvsingle|controller:c|aludec:ad|Selector0~0                                                                                            ; 56      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]~DUPLICATE                                                                                        ; 52      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[2]~11                                                                                              ; 45      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]                                                                                                  ; 45      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~0                                                                                                   ; 43      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[5]                                                                                                          ; 43      ;
; top:inst3|riscvsingle:rvsingle|controller:c|aludec:ad|ALUControl[1]~1                                                                                        ; 40      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]                                                                                                  ; 40      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2362                                                                                                ; 39      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2338                                                                                                ; 39      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~1                                                                                                   ; 39      ;
; RESET~input                                                                                                                                                  ; 38      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2364                                                                                                ; 38      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2360                                                                                                ; 38      ;
; top:inst3|riscvsingle:rvsingle|controller:c|PCSrc                                                                                                            ; 38      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2344                                                                                                ; 37      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2341                                                                                                ; 37      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]                                                                                                  ; 37      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[25]~1                                                                                            ; 36      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2363                                                                                                ; 35      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[2]~29                                                                                            ; 35      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[6]~19                                                                                            ; 35      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[26]~15                                                                                           ; 35      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[15]~8                                                                                            ; 35      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[12]~2                                                                                            ; 35      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2343                                                                                                ; 35      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[3]~30                                                                                            ; 34      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[1]~28                                                                                            ; 34      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[28]~24                                                                                           ; 34      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[29]~7                                                                                            ; 34      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[14]~6                                                                                            ; 34      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[11]~3                                                                                            ; 34      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]~DUPLICATE                                                                                        ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[9]~22                                                                                            ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[10]~21                                                                                           ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[30]~17                                                                                           ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[17]~12                                                                                           ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[20]~11                                                                                           ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[16]~10                                                                                           ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[24]~9                                                                                            ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[23]~5                                                                                            ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[13]~4                                                                                            ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[4]~0                                                                                             ; 33      ;
; top:inst3|riscvsingle:rvsingle|controller:c|maindec:md|Decoder0~0                                                                                            ; 33      ;
; top:inst3|riscvsingle:rvsingle|controller:c|maindec:md|WideOr5~0                                                                                             ; 33      ;
; top:inst3|imem:imem|RAM~28                                                                                                                                   ; 33      ;
; top:inst3|imem:imem|RAM~27                                                                                                                                   ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[0]~33                                                                                            ; 33      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2377                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2376                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2375                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2374                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2373                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2372                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2371                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2370                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2369                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2368                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2367                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2365                                                                                                ; 32      ;
; top:inst3|dmem:dmem|RAM~2846                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2844                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2842                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2840                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2838                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2836                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2834                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2832                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2830                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2828                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2826                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2824                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2822                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2820                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2818                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2816                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2814                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2812                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2810                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2808                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2806                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2804                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2802                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2800                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2798                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2796                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2794                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2792                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2790                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2788                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2786                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2784                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2782                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2780                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2778                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2776                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2774                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2772                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2770                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2768                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2766                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2764                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2762                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2760                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2758                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2756                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2754                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2752                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2750                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2748                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2746                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2744                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2742                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2740                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2738                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2736                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2734                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2732                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2730                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2728                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2726                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2724                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2722                                                                                                                                 ; 32      ;
; top:inst3|dmem:dmem|RAM~2720                                                                                                                                 ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[7]~27                                                                                            ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[8]~26                                                                                            ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[18]~25                                                                                           ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[5]~23                                                                                            ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[19]~20                                                                                           ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[22]~18                                                                                           ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[21]~16                                                                                           ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[31]~14                                                                                           ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[27]~13                                                                                           ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2359                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2358                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2357                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2356                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2355                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2354                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2352                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2351                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2349                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2348                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2347                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2345                                                                                                ; 32      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]~DUPLICATE                                                                                        ; 30      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[8]~DUPLICATE                                                                                                ; 25      ;
; top:inst3|imem:imem|RAM~37                                                                                                                                   ; 25      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1520                                                                                                ; 24      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[4]                                                                                                          ; 24      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[0]~5                                                                                               ; 23      ;
; top:inst3|imem:imem|RAM~20                                                                                                                                   ; 22      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~11                                                                                             ; 21      ;
; top:inst3|imem:imem|RAM~31                                                                                                                                   ; 21      ;
; top:inst3|imem:imem|RAM~11                                                                                                                                   ; 21      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[6]~DUPLICATE                                                                                                ; 20      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[7]~DUPLICATE                                                                                                ; 20      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[4]~DUPLICATE                                                                                                ; 19      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[4]~0                                                                                               ; 19      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[6]                                                                                                             ; 19      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[6]                                                                                                          ; 19      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]                                                                                                  ; 19      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~9                                                                                              ; 17      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~6                                                                                              ; 17      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[5]                                                                                                             ; 17      ;
; top:inst3|riscvsingle:rvsingle|controller:c|aludec:ad|ALUControl[2]~0                                                                                        ; 16      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[7]                                                                                                          ; 16      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]                                                                                                  ; 16      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~2                                                                                                   ; 15      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux8~1                                                                                                    ; 15      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux8~0                                                                                                    ; 15      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|LessThan5~0                                                                                                              ; 15      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~5                                                                                                   ; 14      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~4                                                                                                   ; 14      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux9~0                                                                                                    ; 14      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|Equal0~1                                                                                                                 ; 14      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]                                                                                                  ; 14      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[7]                                                                                                             ; 13      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1664                                                                                                ; 13      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1660                                                                                                ; 13      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1644                                                                                                ; 13      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1600                                                                                                ; 13      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~3                                                                                                   ; 12      ;
; top:inst3|imem:imem|RAM~18                                                                                                                                   ; 12      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1596                                                                                                ; 12      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1592                                                                                                ; 12      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1500                                                                                                ; 12      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[9]                                                                                                          ; 11      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1684                                                                                                ; 11      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]~DUPLICATE                                                                                        ; 10      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux8~2                                                                                                    ; 10      ;
; top:inst3|imem:imem|RAM~29                                                                                                                                   ; 10      ;
; top:inst3|imem:imem|RAM~3                                                                                                                                    ; 10      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[8]~0                                                                                                             ; 10      ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|process_0~6                                                                                                              ; 10      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1692                                                                                                ; 10      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1680                                                                                                ; 10      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1672                                                                                                ; 10      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1648                                                                                                ; 10      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1620                                                                                                ; 10      ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1604                                                                                                ; 10      ;
; top:inst3|imem:imem|RAM~0                                                                                                                                    ; 9       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|LessThan6~2                                                                                                              ; 9       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1676                                                                                                ; 9       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1624                                                                                                ; 9       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1608                                                                                                ; 9       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1588                                                                                                ; 9       ;
; top:inst3|riscvsingle:rvsingle|controller:c|maindec:md|WideOr1~1                                                                                             ; 8       ;
; top:inst3|imem:imem|RAM~9                                                                                                                                    ; 8       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1688                                                                                                ; 8       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1668                                                                                                ; 8       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1656                                                                                                ; 8       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1636                                                                                                ; 8       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1632                                                                                                ; 8       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1616                                                                                                ; 8       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1612                                                                                                ; 8       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]~DUPLICATE                                                                                        ; 7       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1652                                                                                                ; 7       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1580                                                                                                ; 7       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[4]                                                                                                               ; 7       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[8]                                                                                                               ; 7       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[9]                                                                                                               ; 7       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[9]~DUPLICATE                                                                                                ; 6       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[7]~DUPLICATE                                                                                                     ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2336                                                                                                ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux2~0                                                                                                    ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~1                                                                                                   ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~0                                                                                                   ; 6       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux0~0                                                                                                               ; 6       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[8]                                                                                                          ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1640                                                                                                ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1628                                                                                                ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1584                                                                                                ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1576                                                                                                ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1572                                                                                                ; 6       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[6]                                                                                                               ; 6       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[3]                                                                                                               ; 6       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~58                                                                                             ; 5       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~46                                                                                             ; 5       ;
; top:inst3|riscvsingle:rvsingle|controller:c|aludec:ad|Mux1~0                                                                                                 ; 5       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~0                                                                                             ; 5       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[19]~2                                                                                              ; 5       ;
; top:inst3|riscvsingle:rvsingle|controller:c|maindec:md|WideOr3~0                                                                                             ; 5       ;
; top:inst3|imem:imem|RAM~7                                                                                                                                    ; 5       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[3]                                                                                                               ; 5       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[4]                                                                                                               ; 5       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[2]                                                                                                               ; 5       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[1]                                                                                                               ; 5       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[5]~DUPLICATE                                                                                                     ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2366                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2361                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2353                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2350                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2346                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2340                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2339                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2337                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|extend:ext|Decoder0~0                                                                                             ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux29~1                                                                                                   ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~5                                                                                                   ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~51                                                                                            ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[23]~22                                                                                             ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~42                                                                                            ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~34                                                                                            ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~29                                                                                            ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~25                                                                                            ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~21                                                                                            ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~26                                                                                             ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~18                                                                                            ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~21                                                                                             ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~8                                                                                             ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~7                                                                                             ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~6                                                                                             ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~3                                                                                             ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~1                                                                                             ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1554                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1537                                                                                                ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[9]~4                                                                                               ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[10]~3                                                                                              ; 4       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[6]~1                                                                                               ; 4       ;
; top:inst3|imem:imem|RAM~30                                                                                                                                   ; 4       ;
; top:inst3|imem:imem|RAM~26                                                                                                                                   ; 4       ;
; top:inst3|imem:imem|RAM~25                                                                                                                                   ; 4       ;
; top:inst3|imem:imem|RAM~8                                                                                                                                    ; 4       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[2]                                                                                                               ; 4       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[9]                                                                                                               ; 4       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[7]                                                                                                               ; 4       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[8]                                                                                                               ; 4       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[6]                                                                                                               ; 4       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[5]                                                                                                               ; 4       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[0]                                                                                                               ; 4       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFT             ; 3       ;
; CLOCK_50~input                                                                                                                                               ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[16]~34                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~73                                                                                            ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~4                                                                                                   ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[29]~33                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[30]~32                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux2~1                                                                                                    ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[28]~31                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[5]~30                                                                                              ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[15]~29                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~90                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[14]~28                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~87                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[13]~27                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[11]~26                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[12]~25                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~57                                                                                            ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[8]~24                                                                                              ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[7]~23                                                                                              ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~44                                                                                            ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~72                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~40                                                                                            ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~69                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~36                                                                                            ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~33                                                                                            ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[19]~0                                                                                              ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~30                                                                                            ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~60                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~59                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~54                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~53                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~52                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~50                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~48                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~47                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~40                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~38                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~37                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~25                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~23                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[31]~13                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~13                                                                                            ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~10                                                                                            ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~9                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~4                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~2                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1571                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[2]~9                                                                                               ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[1]~7                                                                                               ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1499                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1482                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1465                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1448                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1431                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1346                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1329                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1312                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1295                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1278                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1261                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1244                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1227                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1210                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1193                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1176                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1159                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1142                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1125                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1108                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1091                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1074                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1057                                                                                                ; 3       ;
; top:inst3|riscvsingle:rvsingle|controller:c|maindec:md|WideOr1~0                                                                                             ; 3       ;
; top:inst3|riscvsingle:rvsingle|controller:c|maindec:md|ALUOp[1]~0                                                                                            ; 3       ;
; top:inst3|imem:imem|RAM~24                                                                                                                                   ; 3       ;
; top:inst3|imem:imem|RAM~21                                                                                                                                   ; 3       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~15                                                                                                              ; 3       ;
; top:inst3|imem:imem|RAM~16                                                                                                                                   ; 3       ;
; top:inst3|imem:imem|RAM~13                                                                                                                                   ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[1]                                                                                                  ; 3       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Selector7~0                                                                                                          ; 3       ;
; top:inst3|imem:imem|RAM~2                                                                                                                                    ; 3       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~0                                                                                                               ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[0]                                                                                                  ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~25                                                                                              ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~21                                                                                              ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~17                                                                                              ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~13                                                                                              ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~9                                                                                               ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~5                                                                                               ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|_~1                                                                                                       ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[11]                                                                                                 ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[15]                                                                                                 ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[10]                                                                                                 ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[14]                                                                                                 ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[9]                                                                                                  ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[13]                                                                                                 ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[8]                                                                                                  ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[12]                                                                                                 ; 3       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[0]                                                                                                               ; 3       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[1]                                                                                                               ; 3       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]~DUPLICATE                                                                                        ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~PLL_RECONFIG_O_UP                ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_CNTNEN          ; 2       ;
; KEY[0]~input                                                                                                                                                 ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[5]                                                                                                  ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[4]                                                                                                  ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[3]                                                                                                  ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[2]                                                                                                  ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[1]                                                                                                  ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[0]                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~3                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~35                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~66                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~65                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~64                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~0                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~96                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~32                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~71                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~7                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~103                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~39                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~72                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~8                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~104                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~40                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~82                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~18                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~114                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~50                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~92                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~28                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~124                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~60                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~69                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~5                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~101                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~37                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~73                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~9                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~105                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~41                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~10                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~106                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~42                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~83                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~19                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~115                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~51                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~70                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~102                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~38                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~86                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~22                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~118                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~54                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~94                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~30                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~126                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~62                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~85                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~21                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~117                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~53                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~90                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~26                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~58                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~95                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~31                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~127                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~63                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~91                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~27                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~123                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~59                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~81                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~17                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~113                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~49                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~84                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~20                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~116                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~52                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~80                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~16                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~112                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~48                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~88                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~24                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~120                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~56                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~15                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~111                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~93                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~29                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~125                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~61                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~14                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~46                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~87                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~23                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~119                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~55                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~77                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~13                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~109                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~45                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~75                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~11                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~107                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~44                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~25                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~68                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~4                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~100                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2342                                                                                                ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|extend:ext|immext~0                                                                                               ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~195                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~131                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~227                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~163                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~194                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~130                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~226                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~162                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~193                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~129                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~225                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~161                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~192                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~128                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~224                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~199                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~135                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~231                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~167                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~200                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~136                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~232                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~168                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~210                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~146                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~242                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~178                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~220                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~252                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~197                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~133                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~229                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~165                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~201                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~137                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~169                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~202                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~138                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~234                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~170                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~211                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~147                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~243                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~179                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~134                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~166                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~214                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~150                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~246                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~182                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~158                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~254                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~190                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~213                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~149                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~245                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~181                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~250                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~186                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~223                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~159                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~255                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~191                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~219                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~155                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~251                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~187                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~209                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~145                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~241                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~212                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~148                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~244                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~144                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~240                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~176                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~216                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~152                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~248                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~207                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~239                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~175                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~221                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~157                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~206                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~142                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~238                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~174                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~215                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~151                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~247                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~141                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~237                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~173                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~203                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~139                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~171                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~204                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~140                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~236                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~172                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~217                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~153                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~185                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~196                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~132                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~228                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~164                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux14~0                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[17]~35                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux15~2                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[16]~16                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux0~5                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[3]~15                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~102                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~10                                                                                                  ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~3                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~101                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|controller:c|maindec:md|controls~0                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux2~6                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~8                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[10]~14                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux1~4                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~97                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux3~4                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~94                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~71                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~69                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[6]~13                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~68                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~93                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~92                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[5]~12                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[4]~11                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux16~3                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~91                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux16~0                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[15]~10                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux17~4                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~89                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~67                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[14]~9                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux18~4                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~88                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~65                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~64                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[13]~8                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux20~2                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~63                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[11]~7                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux19~4                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~86                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~85                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[12]~6                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux22~2                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~61                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~59                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[9]~5                                                                                               ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux23~2                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~56                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~54                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[8]~4                                                                                               ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~53                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~50                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~82                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~81                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[7]~3                                                                                               ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux8~4                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~80                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~49                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[23]~2                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux9~1                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~47                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~79                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[22]~21                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux10~0                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~46                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~78                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~76                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[21]~20                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux11~0                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~43                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~75                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~73                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[20]~19                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux13~1                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~39                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux29~0                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~71                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[18]~18                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux12~2                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~38                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~35                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~68                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~67                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~32                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~65                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~31                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~28                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~64                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~62                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~61                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~57                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[25]~17                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~27                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~26                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~24                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~56                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~55                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~51                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~49                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~45                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~43                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[27]~16                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~23                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~22                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~42                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~39                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~36                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~34                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~33                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~32                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~31                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~30                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~29                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[26]~15                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux7~0                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~20                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~19                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~28                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~24                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~17                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~20                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~17                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~16                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[24]~14                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux31~1                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux31~0                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~14                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~12                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~15                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~14                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~12                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~11                                                                                            ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~5                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[3]~10                                                                                              ; 2       ;
; top:inst3|imem:imem|RAM~32                                                                                                                                   ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~10                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1414                                                                                                ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1397                                                                                                ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1380                                                                                                ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1363                                                                                                ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1040                                                                                                ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|WideOr19~0                                                                                                           ; 2       ;
; top:inst3|imem:imem|RAM~23                                                                                                                                   ; 2       ;
; top:inst3|imem:imem|RAM~22                                                                                                                                   ; 2       ;
; top:inst3|imem:imem|RAM~19                                                                                                                                   ; 2       ;
; top:inst3|imem:imem|RAM~17                                                                                                                                   ; 2       ;
; top:inst3|imem:imem|RAM~10                                                                                                                                   ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Decoder0~1                                                                                                           ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~11                                                                                                              ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~10                                                                                                              ; 2       ;
; top:inst3|imem:imem|RAM~1                                                                                                                                    ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~7                                                                                                               ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~6                                                                                                               ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~5                                                                                                               ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~4                                                                                                               ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~2                                                                                                               ; 2       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~1                                                                                                               ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|Equal0~0                                                                                                                 ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|LessThan1~1                                                                                                              ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|LessThan1~0                                                                                                              ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|process_0~5                                                                                                              ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|process_0~4                                                                                                              ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[2]                                                                                                          ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[3]                                                                                                          ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|LessThan6~1                                                                                                              ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|green_out~0                                                                                                              ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on                                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux5~2                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~2                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux6~2                                                                                                    ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[18]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[28]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[19]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[22]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[30]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[21]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[26]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[27]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[17]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[20]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[16]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[24]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[29]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[23]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[25]                                                                                                 ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~117                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~113                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~109                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~105                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~101                                                                                             ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~97                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~93                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~89                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~85                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~81                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~77                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~73                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~69                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~65                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~61                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~57                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~53                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~49                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~45                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~41                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~37                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~33                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~29                                                                                              ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcaddbranch|Add0~29                                                                                         ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcaddbranch|Add0~25                                                                                         ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcaddbranch|Add0~21                                                                                         ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcaddbranch|Add0~17                                                                                         ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcaddbranch|Add0~13                                                                                         ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcaddbranch|Add0~9                                                                                          ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~1                                                                                               ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|_~45                                                                                                      ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|_~25                                                                                                      ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|Add0~37                                                                                                                  ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|Add0~13                                                                                                                  ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|Add0~9                                                                                                                   ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|Add0~5                                                                                                                   ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[5]                                                                                                               ; 2       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[7]                                                                                                               ; 2       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~67DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~99DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2DUPLICATE                                                                                          ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~98DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~34DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~97DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~33DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~74DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~6DUPLICATE                                                                                          ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~122DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~79DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~47DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~78DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~110DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~43DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~76DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~12DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~108DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~89DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~121DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~57DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~36DUPLICATE                                                                                         ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~160DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~156DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~188DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~233DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~198DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~230DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~222DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~218DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~154DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~177DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~180DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~208DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~184DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~143DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~253DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~189DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~183DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~205DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~235DUPLICATE                                                                                        ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~249DUPLICATE                                                                                        ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[1]~DUPLICATE                                                                                                     ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[8]~DUPLICATE                                                                                                     ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~PLL_RECONFIGO_SHIFTEN3           ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFTENM          ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~PLL_REFCLK_SELECT_O_EXTSWITCHBUF ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~PLL_REFCLK_SELECT_O_CLKOUT       ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH7          ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH6          ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH5          ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH4          ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH3          ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH2          ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH1          ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH0          ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI7            ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI6            ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI5            ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI4            ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI3            ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI2            ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI1            ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI0            ; 1       ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL_O_TCLK            ; 1       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~18                                                                                                              ; 1       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~17                                                                                                              ; 1       ;
; VGA_CHARACTER2:inst2|riscv_output:saida|Mux6~16                                                                                                              ; 1       ;
; top:inst3|riscvsingle:rvsingle|controller:c|sinalbeq~10                                                                                                      ; 1       ;
; top:inst3|riscvsingle:rvsingle|controller:c|sinalbeq~9                                                                                                       ; 1       ;
; top:inst3|riscvsingle:rvsingle|controller:c|sinalbeq~8                                                                                                       ; 1       ;
; top:inst3|riscvsingle:rvsingle|controller:c|sinalbeq~7                                                                                                       ; 1       ;
; top:inst3|riscvsingle:rvsingle|controller:c|sinalbeq~6                                                                                                       ; 1       ;
; top:inst3|riscvsingle:rvsingle|controller:c|sinalbeq~5                                                                                                       ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[31]~32                                                                                           ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[31]~31                                                                                           ; 1       ;
; top:inst3|riscvsingle:rvsingle|controller:c|sinalbeq~4                                                                                                       ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux15~4                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux15~3                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux31~2                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux14~3                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux14~2                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux14~1                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux7~3                                                                                                    ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux7~2                                                                                                    ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux7~1                                                                                                    ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux5~1                                                                                                    ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux5~0                                                                                                    ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~1                                                                                                    ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~0                                                                                                    ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux6~1                                                                                                    ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux6~0                                                                                                    ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux13~4                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux13~3                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux13~2                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux11~3                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux11~2                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux11~1                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux10~3                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux10~2                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux10~1                                                                                                   ; 1       ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|alu:alu|Mux9~4                                                                                                    ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------+-----------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                   ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF        ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------+-----------------+----------------------+-----------------+-----------------+
; VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0          ; tcgrom.mif ; M10K_X22_Y21_N0 ; Don't care           ; New data        ; New data        ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------+-----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 9,107 / 140,056 ( 7 % ) ;
; C12 interconnects          ; 461 / 6,048 ( 8 % )     ;
; C2 interconnects           ; 4,028 / 54,648 ( 7 % )  ;
; C4 interconnects           ; 2,200 / 25,920 ( 8 % )  ;
; Local interconnects        ; 1,256 / 36,960 ( 3 % )  ;
; R14 interconnects          ; 513 / 5,984 ( 9 % )     ;
; R3 interconnects           ; 4,481 / 60,192 ( 7 % )  ;
; R6 interconnects           ; 7,533 / 127,072 ( 6 % ) ;
+----------------------------+-------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 293 / 140,056 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 892 / 9,504 ( 9 % )     ;
; Spine clocks                 ; 7 / 120 ( 6 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 8         ; 0            ; 8         ; 0            ; 0            ; 8         ; 8         ; 0            ; 8         ; 8         ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 8            ; 0         ; 8            ; 8            ; 0         ; 0         ; 8            ; 0         ; 0         ; 8            ; 3            ; 8            ; 8            ; 8            ; 8            ; 3            ; 8            ; 8            ; 8            ; 8            ; 3            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_RED            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_GREEN          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLUE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VS                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                   ; Destination Clock(s)                                                                              ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; onepulse:inst|PB_single_pulse                                                                     ; onepulse:inst|PB_single_pulse                                                                     ; 7.3               ;
; inst2|b2v_1|video_PLL_inst|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; inst2|b2v_1|video_PLL_inst|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 5.7               ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                             ; Destination Register                                         ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[5]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on_v               ; 0.938             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[8]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on_v               ; 0.892             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[6]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on_v               ; 0.890             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]                                                                                                 ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.848             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]                                                                                                 ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.838             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]                                                                                                 ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.819             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]                                                                                                 ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.710             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]                                                                                                 ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.710             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]                                                                                                 ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.710             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[7]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on_v               ; 0.644             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[2]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|vert_sync                ; 0.502             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[4]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on_v               ; 0.363             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[3]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on_v               ; 0.363             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[4]                                                                                                            ; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[5]  ; 0.328             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[5]                                                                                                            ; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[5]  ; 0.328             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[6]                                                                                                            ; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[5]  ; 0.328             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[7]                                                                                                            ; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[5]  ; 0.328             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[8]                                                                                                            ; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[5]  ; 0.328             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|horiz_sync                                                                                                              ; HSync                                                        ; 0.328             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|vert_sync                                                                                                               ; VS                                                           ; 0.320             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[2]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[2]          ; 0.310             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[9]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|vert_sync                ; 0.310             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[1]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|vert_sync                ; 0.291             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|v_count[0]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on_v               ; 0.290             ;
; onepulse:inst|PB_debounced_delay                                                                                                                            ; top:inst3|riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.267             ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[5]                                                                                                 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.266             ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[0]                                                                                                 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.239             ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[4]                                                                                                 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.209             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on_v                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_on_h                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated|ram_block1a2~porta_address_reg0 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated|ram_block1a1~porta_address_reg0 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated|ram_block1a6~porta_address_reg0 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated|ram_block1a4~porta_address_reg0 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated|ram_block1a5~porta_address_reg0 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[1]                                                                                                         ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[2]                                                                                                         ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_column[3]                                                                                                         ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated|ram_block1a7~porta_address_reg0 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; VGA_CHARACTER2:inst2|Char_ROM:b2v_inst|lpm_rom:char_gen_rom|altrom:srom|altsyncram:rom_block|altsyncram_8f61:auto_generated|ram_block1a3~porta_address_reg0 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.160             ;
; top:inst3|dmem:dmem|RAM~489                                                                                                                                 ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~169 ; 0.136             ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[3]                                                                                                 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.131             ;
; VGA_CHARACTER2:inst2|riscv_output:saida|characterAddress[1]                                                                                                 ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.122             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[1]                                                                                                            ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.092             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|pixel_row[3]                                                                                                            ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|blue_out                 ; 0.092             ;
; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|h_count[6]                                                                                                              ; VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|horiz_sync               ; 0.088             ;
; top:inst3|dmem:dmem|RAM~881                                                                                                                                 ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.041             ;
; top:inst3|dmem:dmem|RAM~1753                                                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~185 ; 0.019             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~416                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~480                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~448                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~288                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~352                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~320                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~256                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~384                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~672                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~736                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~704                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~544                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~608                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~576                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~512                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~640                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~928                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~992                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~960                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~800                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~864                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~832                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~768                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~417                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~481                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~449                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~289                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~353                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~321                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~257                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~385                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~673                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~737                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~705                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~545                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~609                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~577                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~513                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~641                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~929                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~993                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~961                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~801                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~865                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~833                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~769                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~434                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~498                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~466                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~306                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~370                                                                                                ; top:inst3|riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~753 ; 0.018             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "Projeto-RiscV-Arq"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|clk[0]~CLKENA0 with 54 fanout uses global clock CLKCTRL_G3
    Info (11162): onepulse:inst|PB_single_pulse~CLKENA0 with 3104 fanout uses global clock CLKCTRL_G2
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL VGA_CHARACTER2:inst2|VGA_SYNC:b2v_1|video_PLL:video_PLL_inst|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Projeto-RiscV-Arq.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst2|b2v_1|video_PLL_inst|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst2|b2v_1|video_PLL_inst|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst2|b2v_1|video_PLL_inst|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: inst2|saida|Mux0~0  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X11_Y23 to location X21_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:00:55
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 8.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:18
Info (144001): Generated suppressed messages file C:/Users/yara_/OneDrive/Área de Trabalho/RISC-V-Completo/output_files/Projeto-RiscV-Arq.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 5683 megabytes
    Info: Processing ended: Fri Sep 13 16:37:57 2024
    Info: Elapsed time: 00:01:49
    Info: Total CPU time (on all processors): 00:01:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/yara_/OneDrive/Área de Trabalho/RISC-V-Completo/output_files/Projeto-RiscV-Arq.fit.smsg.


