# üî®Un Makefile en d√©tails

## 0 - Contexte
Admettons un projet simple en `C`, architectur√© comme suit. L'objectif est de cr√©er un fichier binaire `my_str` .

```
.
‚îú‚îÄ‚îÄ Makefile
‚îú‚îÄ‚îÄ main.c
‚îú‚îÄ‚îÄ strcpy.c
‚îú‚îÄ‚îÄ strlen.c
‚îú‚îÄ‚îÄ strlower.c
‚îî‚îÄ‚îÄ strupper.c
```


## 1 - Compilation
Super on a plein de fichiers `.c` , on veut faire un fichier `my_str`, bah c'est pas tr√®s compliqu√©, il suffit de faire la commande suivante :

``` bash
gcc -o my_str main.c strcpy.c strlen.c strlower.c strupper.c
```

> Super, mais c'est assez p√©nible √† utiliser, car il faut toujours taper la commande avec tous les noms de fichier ! De plus si simplement un fichier est modifi√©, il faut quand m√™me tout recompiler (sur quelques fichiers ce n'est pas probl√©matique, mais sur un gros projet...).
>   
>  Bref, ce n'est pas la meilleure fa√ßon ! Utilisons un Makefile.


## 2 - Cr√©ation du Makefile
Le Makefile doit donc compiler dans un premier temps tout les fichiers `.c` pour produire des fichiers `.o`. Enfin il compilera tous ces fichiers en un seul fichier binaire appel√© `my_str`. Voici un exemple de Makefile pour ce faire:

``` Makefile
.PHONY: all
.DEFAULT_GOAL := all

all: my_str

my_str: strcpy.o strlen.o strlower.o strupper.o main.o
¬† ¬† gcc -o my_str strcpy.o strlen.o strlower.o strupper.o main.o

strcpy.o: strcpy.c
¬† ¬† gcc -o strcpy.o -c strcpy.c

strlen.o: strlen.c
¬† ¬† gcc -o strlen.o -c strlen.c

strlower.o: strlower.c
¬† ¬† gcc -o strlower.o -c strlower.c

strupper.o: strupper.c
¬† ¬† gcc -o strupper.o -c strupper.c

main.o: main.c
¬† ¬† gcc -o main.o -c main.c
```

Super, √ßa marche ! Voici le d√©tail de l'enchainement :
1. `make`     > appelle la r√®gle `my_str`
2. `my_str`  > v√©rifie que les fichiers `strcpy.o strlen.o strlower.o strupper.o main.o` existent (ce n'est pas le cas, donc appelle toutes les r√®gles n√©cessaires)
3. `strcpy.o`, `[...].o` , `main.o` > compile chaque fichier s√©par√©ment
4. Enfin retour √† la r√®gle `my_str` > compile le fichier final !
5. **Fin**

> C'est bien notre Makefile ne recompile pas inutilement et est correctement construit ! Seul b√©mol √©crire une r√®gle pour chaque fichier c'est assez p√©nible...
>
> Voyons donc comment faire un Makefile faisant exactement la m√™me chose mais beaucoup plus simplement et qui ne r√©p√®te pas des lignes pour chaque fichier √† construire.


## 3 - Makefile v2
Super, mais comment faire pour compiler tous les `.o` correspondant aux fichiers `.c` ? 

> **Non ! Nous allons utiliser une r√®gle implicite , c'est-√†-dire qui est d√©j√† fournie par `make`. Cette r√®gle permet de transformer n'importe quel `n.c` en `n.o`**. 

Sous le capot la r√®gle appelle la commande suivante:
``` Makefile
$(CC) -c $(CFLAGS) $(CPPFLAGS) -o $@ $<
```

Les variables que vous voyez sont √©galement implicites, vous pouvez trouver [leur utilit√© ici](https://www.gnu.org/software/make/manual/html_node/Implicit-Variables.html)

En bref, la r√®gle produit le m√™me comportement que:
``` Makefile
gcc -c -o fichier.o fichier.c
```

Voici donc notre nouveau Makefile apr√®s refactorisation:

``` Makefile
my_str: strcpy.o strlen.o strlower.o strupper.o main.o
¬† ¬† gcc -o my_str strcpy.o strlen.o strlower.o strupper.o main.o

all: my_str
```

> Il fonctionne exactement comme le pr√©c√©dent, mais il est beaucoup plus court n'est-ce pas ?

## 4 - Makefile v3
Parfait, mais c'est p√©nible d'avoir √† saisir tous les `.o` √† utiliser √† la suite de `gcc`, comment on peut faire ?

> Nous allons √©tablir une liste de fichiers `.c` du projet puis nous cr√©erons la m√™me liste mais o√π tous l'extension `.c` sera remplac√©e par l'extension `.o`.  Nous stockerons ces liste dans des variables.

Cr√©ons d'abord une variable appel√©e `SRC` qui va recevoir le noms de tous les fichiers `.c`. D√©finissons l√† comme suit :
```
SRC = strcpy.c \
	  strlen.c \
	  strlower.c \
	  strupper.c \
	  main.c

# SRC sera √©gale √† : strcpy.c strlen.c strlower.c strupper.c main.c
```

Maintenant cr√©ons la seconde liste `OBJ` pour recevoir le nom de fichiers `.o`. Cette seconde variable sera bas√©e sur la variable `SRC`. 

Voici donc comment faire pour cr√©er cette variable :
``` Makefile
OBJ = $(SRC:.c=.o) 

# OBJ sera √©gale √† : strcpy.o strlen.o strlower.o strupper.o main.o
```

D√©sormais nous pouvons r√©√©crire notre Makefile comme suit:
``` Makefile
SRC = strcpy.c \
	  strlen.c \
	  strlower.c \
	  strupper.c \
	  main.c

OBJ = $(SRC:.c=.o)

# En applant $(OBJ) la r√®gle implicte vue pr√©cedemment est appel√©e
my_str: $(OBJ)
¬† ¬† gcc -o my_str $(OBJ)

all: my_str
```

> D√©sormais, pour ajouter un fichier, il nous suffit d'ajouter un fichier √† notre liste `SRC` et tout fonctionne ! Mais par contre si le nom du binaire change, il faut changer le nom de la r√®gle ?
> 
> La r√©ponse est oui, mais il y a un autre moyen de faire √ßa plus simplement !

## 5 - Makefile v4
> On va utiliser ce truc, l√†... Vous savez ce truc...  pour stocker des valeurs qu'on peut changer facilement ...

Effectivement, nous allons √† nouveau utiliser des variables et dans un contexte encore diff√©rent.

On va d√©finir le nom du binaire √† cr√©er dans la variable `NAME` comme suit:
```
NAME = my_str
```

D√©sormais notre r√®gle `my_str` peut √™tre modifi√©e pour devenir:
```
$(NAME): $(OBJ)
¬† ¬† gcc -o my_str $(OBJ)

all: $(NAME)
```
