Timing Analyzer report for SDRAM_IS42S16160B_DRIVER
Mon Aug 15 21:07:07 2022
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'DRAM_CLK_SHIFT~reg0'
 13. Slow 1200mV 85C Model Setup: 'SDRAM_CLK_IN'
 14. Slow 1200mV 85C Model Hold: 'DRAM_CLK_SHIFT~reg0'
 15. Slow 1200mV 85C Model Hold: 'SDRAM_CLK_IN'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'DRAM_CLK_SHIFT~reg0'
 24. Slow 1200mV 0C Model Setup: 'SDRAM_CLK_IN'
 25. Slow 1200mV 0C Model Hold: 'DRAM_CLK_SHIFT~reg0'
 26. Slow 1200mV 0C Model Hold: 'SDRAM_CLK_IN'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'DRAM_CLK_SHIFT~reg0'
 34. Fast 1200mV 0C Model Setup: 'SDRAM_CLK_IN'
 35. Fast 1200mV 0C Model Hold: 'DRAM_CLK_SHIFT~reg0'
 36. Fast 1200mV 0C Model Hold: 'SDRAM_CLK_IN'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SDRAM_IS42S16160B_DRIVER                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; DRAM_CLK_SHIFT~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DRAM_CLK_SHIFT~reg0 } ;
; SDRAM_CLK_IN        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SDRAM_CLK_IN }        ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+-------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+-------------+-----------------+---------------------+---------------------------------------------------------------+
; 344.23 MHz  ; 344.23 MHz      ; DRAM_CLK_SHIFT~reg0 ;                                                               ;
; 1377.41 MHz ; 250.0 MHz       ; SDRAM_CLK_IN        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; DRAM_CLK_SHIFT~reg0 ; -1.905 ; -65.997       ;
; SDRAM_CLK_IN        ; -1.360 ; -1.360        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; DRAM_CLK_SHIFT~reg0 ; 0.281 ; 0.000         ;
; SDRAM_CLK_IN        ; 0.361 ; 0.000         ;
+---------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; SDRAM_CLK_IN        ; -3.000 ; -5.000             ;
; DRAM_CLK_SHIFT~reg0 ; -1.000 ; -49.000            ;
+---------------------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'DRAM_CLK_SHIFT~reg0'                                                                                   ;
+--------+---------------------+------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node          ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------+---------------------+---------------------+--------------+------------+------------+
; -1.905 ; cnt_timer[3]        ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.425     ; 2.475      ;
; -1.821 ; cnt_timer[10]       ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.755      ;
; -1.814 ; cnt_timer[11]       ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.425     ; 2.384      ;
; -1.793 ; cnt_timer[9]        ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.727      ;
; -1.734 ; cnt_timer[1]        ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.425     ; 2.304      ;
; -1.732 ; cnt_timer[8]        ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.664      ;
; -1.732 ; cnt_timer[8]        ; cnt_timer[9]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.664      ;
; -1.732 ; cnt_timer[8]        ; cnt_timer[2]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.664      ;
; -1.732 ; cnt_timer[8]        ; cnt_timer[4]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.664      ;
; -1.732 ; cnt_timer[8]        ; cnt_timer[5]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.664      ;
; -1.732 ; cnt_timer[8]        ; cnt_timer[6]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.664      ;
; -1.732 ; cnt_timer[8]        ; cnt_timer[7]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.664      ;
; -1.732 ; cnt_timer[8]        ; cnt_timer[8]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.664      ;
; -1.697 ; cnt_timer[5]        ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.631      ;
; -1.683 ; cnt_timer[11]       ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.251      ;
; -1.683 ; cnt_timer[11]       ; cnt_timer[9]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.251      ;
; -1.683 ; cnt_timer[11]       ; cnt_timer[2]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.251      ;
; -1.683 ; cnt_timer[11]       ; cnt_timer[4]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.251      ;
; -1.683 ; cnt_timer[11]       ; cnt_timer[5]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.251      ;
; -1.683 ; cnt_timer[11]       ; cnt_timer[6]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.251      ;
; -1.683 ; cnt_timer[11]       ; cnt_timer[7]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.251      ;
; -1.683 ; cnt_timer[11]       ; cnt_timer[8]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.251      ;
; -1.667 ; cnt_timer[12]       ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.425     ; 2.237      ;
; -1.662 ; cnt_timer[2]        ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.596      ;
; -1.641 ; cnt_timer[6]        ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.575      ;
; -1.618 ; cnt_timer[7]        ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.550      ;
; -1.618 ; cnt_timer[7]        ; cnt_timer[9]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.550      ;
; -1.618 ; cnt_timer[7]        ; cnt_timer[2]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.550      ;
; -1.618 ; cnt_timer[7]        ; cnt_timer[4]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.550      ;
; -1.618 ; cnt_timer[7]        ; cnt_timer[5]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.550      ;
; -1.618 ; cnt_timer[7]        ; cnt_timer[6]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.550      ;
; -1.618 ; cnt_timer[7]        ; cnt_timer[7]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.550      ;
; -1.618 ; cnt_timer[7]        ; cnt_timer[8]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.550      ;
; -1.588 ; cnt_timer[3]        ; state.PRECHARGE  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.425     ; 2.158      ;
; -1.553 ; cnt_timer[8]        ; self_refresh     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.487      ;
; -1.541 ; cnt_timer[12]       ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.109      ;
; -1.541 ; cnt_timer[12]       ; cnt_timer[9]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.109      ;
; -1.541 ; cnt_timer[12]       ; cnt_timer[2]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.109      ;
; -1.541 ; cnt_timer[12]       ; cnt_timer[4]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.109      ;
; -1.541 ; cnt_timer[12]       ; cnt_timer[5]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.109      ;
; -1.541 ; cnt_timer[12]       ; cnt_timer[6]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.109      ;
; -1.541 ; cnt_timer[12]       ; cnt_timer[7]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.109      ;
; -1.541 ; cnt_timer[12]       ; cnt_timer[8]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.109      ;
; -1.534 ; cnt_timer[8]        ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.468      ;
; -1.527 ; cnt_timer[4]        ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.461      ;
; -1.525 ; cnt_timer[3]        ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.093      ;
; -1.525 ; cnt_timer[3]        ; cnt_timer[9]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.093      ;
; -1.525 ; cnt_timer[3]        ; cnt_timer[2]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.093      ;
; -1.525 ; cnt_timer[3]        ; cnt_timer[4]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.093      ;
; -1.525 ; cnt_timer[3]        ; cnt_timer[5]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.093      ;
; -1.525 ; cnt_timer[3]        ; cnt_timer[6]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.093      ;
; -1.525 ; cnt_timer[3]        ; cnt_timer[7]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.093      ;
; -1.525 ; cnt_timer[3]        ; cnt_timer[8]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 2.093      ;
; -1.524 ; cnt_timer[5]        ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.456      ;
; -1.524 ; cnt_timer[5]        ; cnt_timer[9]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.456      ;
; -1.524 ; cnt_timer[5]        ; cnt_timer[2]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.456      ;
; -1.524 ; cnt_timer[5]        ; cnt_timer[4]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.456      ;
; -1.524 ; cnt_timer[5]        ; cnt_timer[5]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.456      ;
; -1.524 ; cnt_timer[5]        ; cnt_timer[6]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.456      ;
; -1.524 ; cnt_timer[5]        ; cnt_timer[7]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.456      ;
; -1.524 ; cnt_timer[5]        ; cnt_timer[8]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.456      ;
; -1.520 ; cnt_timer[10]       ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.452      ;
; -1.520 ; cnt_timer[10]       ; cnt_timer[9]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.452      ;
; -1.520 ; cnt_timer[10]       ; cnt_timer[2]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.452      ;
; -1.520 ; cnt_timer[10]       ; cnt_timer[4]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.452      ;
; -1.520 ; cnt_timer[10]       ; cnt_timer[5]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.452      ;
; -1.520 ; cnt_timer[10]       ; cnt_timer[6]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.452      ;
; -1.520 ; cnt_timer[10]       ; cnt_timer[7]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.452      ;
; -1.520 ; cnt_timer[10]       ; cnt_timer[8]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.452      ;
; -1.504 ; cnt_timer[10]       ; state.PRECHARGE  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.438      ;
; -1.504 ; cnt_timer[11]       ; self_refresh     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.425     ; 2.074      ;
; -1.497 ; cnt_timer[11]       ; state.PRECHARGE  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.425     ; 2.067      ;
; -1.476 ; cnt_timer[9]        ; state.PRECHARGE  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.410      ;
; -1.466 ; flg_init            ; state.IDLE       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.062     ; 2.399      ;
; -1.456 ; cnt_autorefresh[13] ; state.REFRESH    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.388      ;
; -1.446 ; state.MRS           ; DRAM_CMD[0]~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.064     ; 2.377      ;
; -1.446 ; state.MRS           ; DRAM_CMD[1]~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.064     ; 2.377      ;
; -1.446 ; state.MRS           ; DRAM_CMD[2]~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.064     ; 2.377      ;
; -1.444 ; cnt_autorefresh[16] ; state.REFRESH    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.376      ;
; -1.439 ; cnt_timer[7]        ; self_refresh     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.061     ; 2.373      ;
; -1.436 ; cnt_timer[4]        ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.368      ;
; -1.436 ; cnt_timer[4]        ; cnt_timer[9]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.368      ;
; -1.436 ; cnt_timer[4]        ; cnt_timer[2]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.368      ;
; -1.436 ; cnt_timer[4]        ; cnt_timer[4]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.368      ;
; -1.436 ; cnt_timer[4]        ; cnt_timer[5]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.368      ;
; -1.436 ; cnt_timer[4]        ; cnt_timer[6]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.368      ;
; -1.436 ; cnt_timer[4]        ; cnt_timer[7]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.368      ;
; -1.436 ; cnt_timer[4]        ; cnt_timer[8]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.368      ;
; -1.427 ; state.PRECHARGE     ; DRAM_CMD[0]~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.359      ;
; -1.427 ; state.PRECHARGE     ; DRAM_CMD[1]~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.359      ;
; -1.427 ; state.PRECHARGE     ; DRAM_CMD[2]~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.359      ;
; -1.417 ; cnt_timer[1]        ; state.PRECHARGE  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.425     ; 1.987      ;
; -1.414 ; cnt_timer[1]        ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.427     ; 1.982      ;
; -1.410 ; cnt_autorefresh[9]  ; state.MRS        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.342      ;
; -1.406 ; cnt_autorefresh[9]  ; state.REFRESH    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.338      ;
; -1.402 ; cnt_timer[2]        ; cnt_timer[10]    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.334      ;
; -1.402 ; cnt_timer[2]        ; cnt_timer[9]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.334      ;
; -1.402 ; cnt_timer[2]        ; cnt_timer[2]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.334      ;
; -1.402 ; cnt_timer[2]        ; cnt_timer[4]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.334      ;
; -1.402 ; cnt_timer[2]        ; cnt_timer[5]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.063     ; 2.334      ;
+--------+---------------------+------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SDRAM_CLK_IN'                                                                                      ;
+--------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; -1.360 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; 0.500        ; 2.283      ; 4.327      ;
; -0.899 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; 1.000        ; 2.283      ; 4.366      ;
; 0.274  ; DRAM_CLK~reg0       ; DRAM_CLK~reg0       ; SDRAM_CLK_IN        ; SDRAM_CLK_IN ; 1.000        ; -0.062     ; 0.659      ;
+--------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'DRAM_CLK_SHIFT~reg0'                                                                                      ;
+-------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+
; 0.281 ; state.IDLE          ; state.ACTIVATE_ROW  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.426      ; 0.864      ;
; 0.358 ; flg_init            ; flg_init            ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state.NOP           ; state.NOP           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.577      ;
; 0.377 ; cnt_autorefresh[16] ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.597      ;
; 0.384 ; Trc[4]              ; Trc[4]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.604      ;
; 0.493 ; cnt_timer[2]        ; cnt_timer[3]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.077      ;
; 0.511 ; state.IDLE          ; state.PRECHARGE     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.730      ;
; 0.529 ; state.PRECHARGE     ; DRAM_CMD[0]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.748      ;
; 0.551 ; cnt_autorefresh[1]  ; cnt_autorefresh[1]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.771      ;
; 0.553 ; cnt_autorefresh[2]  ; cnt_autorefresh[2]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.773      ;
; 0.556 ; cnt_timer[1]        ; cnt_timer[1]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.077      ; 0.790      ;
; 0.557 ; cnt_autorefresh[13] ; cnt_autorefresh[13] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; cnt_timer[3]        ; cnt_timer[3]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.077      ; 0.791      ;
; 0.558 ; cnt_autorefresh[14] ; cnt_autorefresh[14] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.778      ;
; 0.560 ; cnt_autorefresh[15] ; cnt_autorefresh[15] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.780      ;
; 0.565 ; cnt_timer[12]       ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.077      ; 0.799      ;
; 0.565 ; cnt_timer[11]       ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.077      ; 0.799      ;
; 0.565 ; Trc[3]              ; Trc[3]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.785      ;
; 0.565 ; Trc[1]              ; Trc[1]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.785      ;
; 0.567 ; Trc[2]              ; Trc[2]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; cnt_autorefresh[5]  ; cnt_autorefresh[5]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; cnt_autorefresh[7]  ; cnt_autorefresh[7]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.787      ;
; 0.568 ; cnt_autorefresh[3]  ; cnt_autorefresh[3]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; cnt_autorefresh[11] ; cnt_autorefresh[11] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; cnt_timer[2]        ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; cnt_autorefresh[9]  ; cnt_autorefresh[9]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; cnt_timer[4]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; cnt_autorefresh[6]  ; cnt_autorefresh[6]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; cnt_autorefresh[8]  ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; cnt_autorefresh[4]  ; cnt_autorefresh[4]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; cnt_autorefresh[10] ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; cnt_autorefresh[12] ; cnt_autorefresh[12] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; cnt_autorefresh[0]  ; cnt_autorefresh[0]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.793      ;
; 0.577 ; cnt_timer[0]        ; cnt_timer[0]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.077      ; 0.811      ;
; 0.581 ; cnt_timer[8]        ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.801      ;
; 0.588 ; cnt_timer[5]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.808      ;
; 0.602 ; Trc[0]              ; Trc[0]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.822      ;
; 0.616 ; cnt_timer[8]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.200      ;
; 0.618 ; cnt_timer[8]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.202      ;
; 0.632 ; flg_init            ; self_refresh        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.851      ;
; 0.654 ; flg_init            ; state.ACTIVATE_ROW  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.426      ; 1.237      ;
; 0.683 ; cnt_timer[10]       ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.267      ;
; 0.685 ; cnt_timer[10]       ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.269      ;
; 0.703 ; flg_init            ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.922      ;
; 0.709 ; Trc[0]              ; self_refresh        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.928      ;
; 0.741 ; cnt_timer[9]        ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.961      ;
; 0.746 ; state.REFRESH       ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.965      ;
; 0.747 ; state.REFRESH       ; DRAM_CMD[1]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.966      ;
; 0.753 ; state.IDLE          ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.426      ; 1.336      ;
; 0.756 ; state.PRECHARGE     ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 0.975      ;
; 0.757 ; flg_init            ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.426      ; 1.340      ;
; 0.760 ; cnt_timer[10]       ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.980      ;
; 0.760 ; cnt_timer[7]        ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.980      ;
; 0.762 ; cnt_timer[9]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.346      ;
; 0.764 ; cnt_timer[9]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.348      ;
; 0.765 ; cnt_timer[6]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.985      ;
; 0.768 ; state.NOP           ; state.MRS           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.988      ;
; 0.778 ; flg_init            ; state.REFRESH       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.998      ;
; 0.779 ; flg_init            ; state.MRS           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 0.999      ;
; 0.812 ; self_refresh        ; state.ACTIVATE_ROW  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.426      ; 1.395      ;
; 0.821 ; state.PRECHARGE     ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.426      ; 1.404      ;
; 0.822 ; self_refresh        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 1.041      ;
; 0.825 ; cnt_autorefresh[1]  ; cnt_autorefresh[2]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.045      ;
; 0.830 ; cnt_timer[4]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.414      ;
; 0.831 ; state.MRS           ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; state.MRS           ; DRAM_CMD[1]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 1.050      ;
; 0.832 ; state.MRS           ; DRAM_CMD[0]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; cnt_autorefresh[13] ; cnt_autorefresh[14] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.052      ;
; 0.832 ; cnt_timer[4]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.416      ;
; 0.833 ; cnt_timer[5]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.417      ;
; 0.834 ; cnt_autorefresh[15] ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.054      ;
; 0.835 ; cnt_timer[5]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.427      ; 1.419      ;
; 0.839 ; cnt_timer[11]       ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.077      ; 1.073      ;
; 0.840 ; Trc[3]              ; Trc[4]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; Trc[1]              ; Trc[2]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; cnt_autorefresh[0]  ; cnt_autorefresh[1]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; cnt_autorefresh[2]  ; cnt_autorefresh[3]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.060      ;
; 0.841 ; cnt_autorefresh[7]  ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.064      ; 1.062      ;
; 0.842 ; cnt_autorefresh[5]  ; cnt_autorefresh[6]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.062      ;
; 0.842 ; cnt_autorefresh[2]  ; cnt_autorefresh[4]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.062      ;
; 0.842 ; cnt_autorefresh[0]  ; cnt_autorefresh[2]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.062      ;
; 0.843 ; cnt_autorefresh[9]  ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; cnt_autorefresh[11] ; cnt_autorefresh[12] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; cnt_autorefresh[3]  ; cnt_autorefresh[4]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.063      ;
; 0.844 ; cnt_timer[0]        ; cnt_timer[1]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.077      ; 1.078      ;
; 0.846 ; cnt_autorefresh[14] ; cnt_autorefresh[15] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.066      ;
; 0.848 ; cnt_autorefresh[14] ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.068      ;
; 0.854 ; Trc[2]              ; Trc[3]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.074      ;
; 0.856 ; Trc[2]              ; Trc[4]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.076      ;
; 0.858 ; cnt_autorefresh[6]  ; cnt_autorefresh[7]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.078      ;
; 0.858 ; cnt_autorefresh[8]  ; cnt_autorefresh[9]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.078      ;
; 0.858 ; cnt_timer[4]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.078      ;
; 0.859 ; cnt_timer[2]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.079      ;
; 0.859 ; cnt_autorefresh[4]  ; cnt_autorefresh[5]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.079      ;
; 0.859 ; cnt_autorefresh[10] ; cnt_autorefresh[11] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.079      ;
; 0.859 ; cnt_autorefresh[6]  ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.064      ; 1.080      ;
; 0.860 ; cnt_autorefresh[12] ; cnt_autorefresh[13] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; cnt_timer[4]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; cnt_autorefresh[8]  ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.080      ;
; 0.861 ; cnt_autorefresh[4]  ; cnt_autorefresh[6]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.063      ; 1.081      ;
+-------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SDRAM_CLK_IN'                                                                                      ;
+-------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock        ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; 0.361 ; DRAM_CLK~reg0       ; DRAM_CLK~reg0       ; SDRAM_CLK_IN        ; SDRAM_CLK_IN ; 0.000        ; 0.062      ; 0.580      ;
; 1.433 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; 0.000        ; 2.369      ; 4.188      ;
; 1.885 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; -0.500       ; 2.369      ; 4.140      ;
+-------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+-------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+-------------+-----------------+---------------------+---------------------------------------------------------------+
; 385.51 MHz  ; 385.51 MHz      ; DRAM_CLK_SHIFT~reg0 ;                                                               ;
; 1555.21 MHz ; 250.0 MHz       ; SDRAM_CLK_IN        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; DRAM_CLK_SHIFT~reg0 ; -1.594 ; -54.482       ;
; SDRAM_CLK_IN        ; -1.214 ; -1.214        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; DRAM_CLK_SHIFT~reg0 ; 0.252 ; 0.000         ;
; SDRAM_CLK_IN        ; 0.320 ; 0.000         ;
+---------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; SDRAM_CLK_IN        ; -3.000 ; -5.000            ;
; DRAM_CLK_SHIFT~reg0 ; -1.000 ; -49.000           ;
+---------------------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'DRAM_CLK_SHIFT~reg0'                                                                                     ;
+--------+---------------------+-------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------+---------------------+---------------------+--------------+------------+------------+
; -1.594 ; cnt_timer[3]        ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.380     ; 2.209      ;
; -1.548 ; cnt_timer[10]       ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.490      ;
; -1.536 ; cnt_timer[11]       ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.380     ; 2.151      ;
; -1.524 ; cnt_timer[9]        ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.466      ;
; -1.457 ; cnt_timer[8]        ; cnt_timer[10]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.398      ;
; -1.457 ; cnt_timer[8]        ; cnt_timer[9]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.398      ;
; -1.457 ; cnt_timer[8]        ; cnt_timer[2]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.398      ;
; -1.457 ; cnt_timer[8]        ; cnt_timer[4]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.398      ;
; -1.457 ; cnt_timer[8]        ; cnt_timer[5]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.398      ;
; -1.457 ; cnt_timer[8]        ; cnt_timer[6]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.398      ;
; -1.457 ; cnt_timer[8]        ; cnt_timer[7]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.398      ;
; -1.457 ; cnt_timer[8]        ; cnt_timer[8]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.398      ;
; -1.439 ; cnt_timer[1]        ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.380     ; 2.054      ;
; -1.417 ; cnt_timer[5]        ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.359      ;
; -1.414 ; cnt_timer[12]       ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.380     ; 2.029      ;
; -1.406 ; cnt_timer[11]       ; cnt_timer[10]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 2.020      ;
; -1.406 ; cnt_timer[11]       ; cnt_timer[9]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 2.020      ;
; -1.406 ; cnt_timer[11]       ; cnt_timer[2]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 2.020      ;
; -1.406 ; cnt_timer[11]       ; cnt_timer[4]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 2.020      ;
; -1.406 ; cnt_timer[11]       ; cnt_timer[5]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 2.020      ;
; -1.406 ; cnt_timer[11]       ; cnt_timer[6]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 2.020      ;
; -1.406 ; cnt_timer[11]       ; cnt_timer[7]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 2.020      ;
; -1.406 ; cnt_timer[11]       ; cnt_timer[8]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 2.020      ;
; -1.396 ; cnt_timer[6]        ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.338      ;
; -1.371 ; cnt_timer[2]        ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.313      ;
; -1.349 ; cnt_timer[7]        ; cnt_timer[10]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.290      ;
; -1.349 ; cnt_timer[7]        ; cnt_timer[9]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.290      ;
; -1.349 ; cnt_timer[7]        ; cnt_timer[2]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.290      ;
; -1.349 ; cnt_timer[7]        ; cnt_timer[4]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.290      ;
; -1.349 ; cnt_timer[7]        ; cnt_timer[5]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.290      ;
; -1.349 ; cnt_timer[7]        ; cnt_timer[6]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.290      ;
; -1.349 ; cnt_timer[7]        ; cnt_timer[7]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.290      ;
; -1.349 ; cnt_timer[7]        ; cnt_timer[8]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.290      ;
; -1.305 ; cnt_timer[3]        ; state.PRECHARGE   ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.380     ; 1.920      ;
; -1.297 ; cnt_timer[8]        ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.239      ;
; -1.285 ; cnt_timer[12]       ; cnt_timer[10]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.899      ;
; -1.285 ; cnt_timer[12]       ; cnt_timer[9]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.899      ;
; -1.285 ; cnt_timer[12]       ; cnt_timer[2]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.899      ;
; -1.285 ; cnt_timer[12]       ; cnt_timer[4]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.899      ;
; -1.285 ; cnt_timer[12]       ; cnt_timer[5]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.899      ;
; -1.285 ; cnt_timer[12]       ; cnt_timer[6]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.899      ;
; -1.285 ; cnt_timer[12]       ; cnt_timer[7]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.899      ;
; -1.285 ; cnt_timer[12]       ; cnt_timer[8]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.899      ;
; -1.275 ; cnt_timer[8]        ; self_refresh      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.217      ;
; -1.273 ; cnt_timer[5]        ; cnt_timer[10]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.214      ;
; -1.273 ; cnt_timer[5]        ; cnt_timer[9]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.214      ;
; -1.273 ; cnt_timer[5]        ; cnt_timer[2]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.214      ;
; -1.273 ; cnt_timer[5]        ; cnt_timer[4]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.214      ;
; -1.273 ; cnt_timer[5]        ; cnt_timer[5]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.214      ;
; -1.273 ; cnt_timer[5]        ; cnt_timer[6]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.214      ;
; -1.273 ; cnt_timer[5]        ; cnt_timer[7]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.214      ;
; -1.273 ; cnt_timer[5]        ; cnt_timer[8]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.214      ;
; -1.270 ; cnt_timer[3]        ; cnt_timer[10]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.884      ;
; -1.270 ; cnt_timer[3]        ; cnt_timer[9]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.884      ;
; -1.270 ; cnt_timer[3]        ; cnt_timer[2]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.884      ;
; -1.270 ; cnt_timer[3]        ; cnt_timer[4]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.884      ;
; -1.270 ; cnt_timer[3]        ; cnt_timer[5]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.884      ;
; -1.270 ; cnt_timer[3]        ; cnt_timer[6]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.884      ;
; -1.270 ; cnt_timer[3]        ; cnt_timer[7]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.884      ;
; -1.270 ; cnt_timer[3]        ; cnt_timer[8]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.381     ; 1.884      ;
; -1.266 ; cnt_timer[10]       ; cnt_timer[10]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.207      ;
; -1.266 ; cnt_timer[10]       ; cnt_timer[9]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.207      ;
; -1.266 ; cnt_timer[10]       ; cnt_timer[2]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.207      ;
; -1.266 ; cnt_timer[10]       ; cnt_timer[4]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.207      ;
; -1.266 ; cnt_timer[10]       ; cnt_timer[5]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.207      ;
; -1.266 ; cnt_timer[10]       ; cnt_timer[6]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.207      ;
; -1.266 ; cnt_timer[10]       ; cnt_timer[7]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.207      ;
; -1.266 ; cnt_timer[10]       ; cnt_timer[8]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.207      ;
; -1.259 ; cnt_timer[10]       ; state.PRECHARGE   ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.201      ;
; -1.255 ; cnt_timer[4]        ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.197      ;
; -1.247 ; cnt_timer[11]       ; state.PRECHARGE   ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.380     ; 1.862      ;
; -1.235 ; cnt_timer[11]       ; self_refresh      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.380     ; 1.850      ;
; -1.235 ; cnt_timer[9]        ; state.PRECHARGE   ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.177      ;
; -1.226 ; cnt_autorefresh[13] ; state.REFRESH     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.167      ;
; -1.221 ; flg_init            ; state.IDLE        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.055     ; 2.161      ;
; -1.214 ; cnt_autorefresh[16] ; state.REFRESH     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.155      ;
; -1.202 ; state.MRS           ; DRAM_CMD[0]~reg0  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.056     ; 2.141      ;
; -1.202 ; state.MRS           ; DRAM_CMD[1]~reg0  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.056     ; 2.141      ;
; -1.202 ; state.MRS           ; DRAM_CMD[2]~reg0  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.056     ; 2.141      ;
; -1.184 ; cnt_timer[4]        ; cnt_timer[10]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.125      ;
; -1.184 ; cnt_timer[4]        ; cnt_timer[9]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.125      ;
; -1.184 ; cnt_timer[4]        ; cnt_timer[2]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.125      ;
; -1.184 ; cnt_timer[4]        ; cnt_timer[4]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.125      ;
; -1.184 ; cnt_timer[4]        ; cnt_timer[5]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.125      ;
; -1.184 ; cnt_timer[4]        ; cnt_timer[6]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.125      ;
; -1.184 ; cnt_timer[4]        ; cnt_timer[7]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.125      ;
; -1.184 ; cnt_timer[4]        ; cnt_timer[8]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.125      ;
; -1.178 ; cnt_timer[7]        ; self_refresh      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.053     ; 2.120      ;
; -1.177 ; state.PRECHARGE     ; DRAM_CMD[0]~reg0  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.056     ; 2.116      ;
; -1.177 ; state.PRECHARGE     ; DRAM_CMD[1]~reg0  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.056     ; 2.116      ;
; -1.177 ; state.PRECHARGE     ; DRAM_CMD[2]~reg0  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.056     ; 2.116      ;
; -1.157 ; state.MRS           ; DRAM_ADDR[3]~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.055     ; 2.097      ;
; -1.157 ; state.MRS           ; DRAM_ADDR[9]~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.055     ; 2.097      ;
; -1.155 ; cnt_timer[2]        ; cnt_timer[10]     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.096      ;
; -1.155 ; cnt_timer[2]        ; cnt_timer[9]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.096      ;
; -1.155 ; cnt_timer[2]        ; cnt_timer[2]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.096      ;
; -1.155 ; cnt_timer[2]        ; cnt_timer[4]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.096      ;
; -1.155 ; cnt_timer[2]        ; cnt_timer[5]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.096      ;
; -1.155 ; cnt_timer[2]        ; cnt_timer[6]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.096      ;
; -1.155 ; cnt_timer[2]        ; cnt_timer[7]      ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.054     ; 2.096      ;
+--------+---------------------+-------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SDRAM_CLK_IN'                                                                                       ;
+--------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; -1.214 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; 0.500        ; 2.058      ; 3.937      ;
; -0.763 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; 1.000        ; 2.058      ; 3.986      ;
; 0.357  ; DRAM_CLK~reg0       ; DRAM_CLK~reg0       ; SDRAM_CLK_IN        ; SDRAM_CLK_IN ; 1.000        ; -0.055     ; 0.583      ;
+--------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'DRAM_CLK_SHIFT~reg0'                                                                                       ;
+-------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+
; 0.252 ; state.IDLE          ; state.ACTIVATE_ROW  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 0.777      ;
; 0.312 ; flg_init            ; flg_init            ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.NOP           ; state.NOP           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.511      ;
; 0.336 ; cnt_autorefresh[16] ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.535      ;
; 0.341 ; Trc[4]              ; Trc[4]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.539      ;
; 0.435 ; cnt_timer[2]        ; cnt_timer[3]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 0.960      ;
; 0.455 ; state.IDLE          ; state.PRECHARGE     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.654      ;
; 0.490 ; state.PRECHARGE     ; DRAM_CMD[0]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.688      ;
; 0.497 ; cnt_autorefresh[1]  ; cnt_autorefresh[1]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.696      ;
; 0.499 ; cnt_autorefresh[2]  ; cnt_autorefresh[2]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; cnt_timer[1]        ; cnt_timer[1]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.068      ; 0.712      ;
; 0.501 ; cnt_timer[3]        ; cnt_timer[3]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.068      ; 0.713      ;
; 0.502 ; cnt_autorefresh[14] ; cnt_autorefresh[14] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; cnt_autorefresh[13] ; cnt_autorefresh[13] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.701      ;
; 0.504 ; cnt_autorefresh[15] ; cnt_autorefresh[15] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.703      ;
; 0.507 ; cnt_timer[12]       ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.068      ; 0.719      ;
; 0.507 ; cnt_timer[11]       ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.068      ; 0.719      ;
; 0.508 ; Trc[1]              ; Trc[1]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.706      ;
; 0.510 ; Trc[3]              ; Trc[3]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.708      ;
; 0.510 ; cnt_autorefresh[5]  ; cnt_autorefresh[5]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; cnt_autorefresh[7]  ; cnt_autorefresh[7]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; cnt_autorefresh[3]  ; cnt_autorefresh[3]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; cnt_autorefresh[11] ; cnt_autorefresh[11] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.710      ;
; 0.513 ; cnt_timer[2]        ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; Trc[2]              ; Trc[2]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; cnt_autorefresh[9]  ; cnt_autorefresh[9]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; cnt_timer[4]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; cnt_autorefresh[8]  ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; cnt_autorefresh[0]  ; cnt_autorefresh[0]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; cnt_autorefresh[6]  ; cnt_autorefresh[6]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; cnt_autorefresh[10] ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; cnt_autorefresh[4]  ; cnt_autorefresh[4]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; cnt_timer[0]        ; cnt_timer[0]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.068      ; 0.729      ;
; 0.517 ; cnt_autorefresh[12] ; cnt_autorefresh[12] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.716      ;
; 0.524 ; cnt_timer[8]        ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.722      ;
; 0.530 ; cnt_timer[5]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.728      ;
; 0.540 ; Trc[0]              ; Trc[0]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.738      ;
; 0.542 ; cnt_timer[8]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.067      ;
; 0.549 ; cnt_timer[8]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.074      ;
; 0.564 ; flg_init            ; self_refresh        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.763      ;
; 0.585 ; flg_init            ; state.ACTIVATE_ROW  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.110      ;
; 0.611 ; cnt_timer[10]       ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.136      ;
; 0.618 ; cnt_timer[10]       ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.143      ;
; 0.623 ; flg_init            ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.822      ;
; 0.649 ; Trc[0]              ; self_refresh        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.847      ;
; 0.677 ; cnt_timer[9]        ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.875      ;
; 0.683 ; cnt_timer[9]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.208      ;
; 0.688 ; state.PRECHARGE     ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.886      ;
; 0.689 ; cnt_timer[10]       ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.887      ;
; 0.690 ; cnt_timer[9]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.215      ;
; 0.691 ; flg_init            ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.216      ;
; 0.692 ; cnt_timer[7]        ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.890      ;
; 0.692 ; state.REFRESH       ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.053      ; 0.889      ;
; 0.695 ; state.IDLE          ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.220      ;
; 0.695 ; state.REFRESH       ; DRAM_CMD[1]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.053      ; 0.892      ;
; 0.696 ; cnt_timer[6]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.894      ;
; 0.703 ; state.NOP           ; state.MRS           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.902      ;
; 0.705 ; flg_init            ; state.REFRESH       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.904      ;
; 0.706 ; flg_init            ; state.MRS           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.905      ;
; 0.724 ; cnt_timer[4]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.249      ;
; 0.728 ; cnt_timer[5]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.253      ;
; 0.731 ; cnt_timer[4]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.256      ;
; 0.734 ; self_refresh        ; state.ACTIVATE_ROW  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.259      ;
; 0.735 ; cnt_timer[5]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.260      ;
; 0.742 ; cnt_autorefresh[1]  ; cnt_autorefresh[2]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.941      ;
; 0.744 ; self_refresh        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.943      ;
; 0.746 ; cnt_autorefresh[13] ; cnt_autorefresh[14] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.945      ;
; 0.748 ; cnt_autorefresh[0]  ; cnt_autorefresh[1]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; cnt_autorefresh[2]  ; cnt_autorefresh[3]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.947      ;
; 0.749 ; cnt_autorefresh[15] ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; cnt_timer[0]        ; cnt_timer[1]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.068      ; 0.962      ;
; 0.751 ; cnt_autorefresh[14] ; cnt_autorefresh[15] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; Trc[1]              ; Trc[2]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.950      ;
; 0.752 ; cnt_timer[11]       ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.068      ; 0.964      ;
; 0.752 ; state.PRECHARGE     ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.381      ; 1.277      ;
; 0.753 ; cnt_autorefresh[7]  ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.056      ; 0.953      ;
; 0.754 ; Trc[3]              ; Trc[4]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.952      ;
; 0.754 ; cnt_autorefresh[5]  ; cnt_autorefresh[6]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; cnt_autorefresh[3]  ; cnt_autorefresh[4]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; cnt_autorefresh[11] ; cnt_autorefresh[12] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; cnt_autorefresh[0]  ; cnt_autorefresh[2]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; cnt_autorefresh[2]  ; cnt_autorefresh[4]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.954      ;
; 0.758 ; cnt_autorefresh[9]  ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.957      ;
; 0.758 ; cnt_autorefresh[14] ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.957      ;
; 0.762 ; Trc[2]              ; Trc[3]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; cnt_autorefresh[8]  ; cnt_autorefresh[9]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; cnt_timer[4]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; cnt_autorefresh[6]  ; cnt_autorefresh[7]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; cnt_autorefresh[10] ; cnt_autorefresh[11] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; cnt_autorefresh[4]  ; cnt_autorefresh[5]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; cnt_autorefresh[12] ; cnt_autorefresh[13] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; cnt_timer[2]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.967      ;
; 0.769 ; Trc[2]              ; Trc[4]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.967      ;
; 0.770 ; state.MRS           ; DRAM_CMD[1]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.053      ; 0.967      ;
; 0.770 ; cnt_timer[4]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.968      ;
; 0.770 ; cnt_autorefresh[6]  ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.056      ; 0.970      ;
; 0.770 ; cnt_autorefresh[8]  ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; Trc[2]              ; state.NOP           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.054      ; 0.969      ;
; 0.771 ; state.MRS           ; DRAM_CMD[0]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.053      ; 0.968      ;
; 0.771 ; state.MRS           ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.053      ; 0.968      ;
+-------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SDRAM_CLK_IN'                                                                                       ;
+-------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock        ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; 0.320 ; DRAM_CLK~reg0       ; DRAM_CLK~reg0       ; SDRAM_CLK_IN        ; SDRAM_CLK_IN ; 0.000        ; 0.055      ; 0.519      ;
; 1.335 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; 0.000        ; 2.132      ; 3.821      ;
; 1.783 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; -0.500       ; 2.132      ; 3.769      ;
+-------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; DRAM_CLK_SHIFT~reg0 ; -0.615 ; -15.657       ;
; SDRAM_CLK_IN        ; -0.450 ; -0.450        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; DRAM_CLK_SHIFT~reg0 ; 0.150 ; 0.000         ;
; SDRAM_CLK_IN        ; 0.194 ; 0.000         ;
+---------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; SDRAM_CLK_IN        ; -3.000 ; -5.156            ;
; DRAM_CLK_SHIFT~reg0 ; -1.000 ; -49.000           ;
+---------------------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'DRAM_CLK_SHIFT~reg0'                                                                                       ;
+--------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+
; -0.615 ; cnt_timer[3]        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.232     ; 1.370      ;
; -0.541 ; cnt_timer[10]       ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.493      ;
; -0.540 ; cnt_timer[11]       ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.232     ; 1.295      ;
; -0.522 ; cnt_timer[9]        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.474      ;
; -0.520 ; cnt_timer[1]        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.232     ; 1.275      ;
; -0.519 ; cnt_timer[8]        ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; cnt_timer[8]        ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; cnt_timer[8]        ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; cnt_timer[8]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; cnt_timer[8]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; cnt_timer[8]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; cnt_timer[8]        ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; cnt_timer[8]        ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.470      ;
; -0.504 ; cnt_timer[5]        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.456      ;
; -0.486 ; cnt_timer[2]        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.438      ;
; -0.476 ; cnt_timer[11]       ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.230      ;
; -0.476 ; cnt_timer[11]       ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.230      ;
; -0.476 ; cnt_timer[11]       ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.230      ;
; -0.476 ; cnt_timer[11]       ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.230      ;
; -0.476 ; cnt_timer[11]       ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.230      ;
; -0.476 ; cnt_timer[11]       ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.230      ;
; -0.476 ; cnt_timer[11]       ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.230      ;
; -0.476 ; cnt_timer[11]       ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.230      ;
; -0.448 ; cnt_timer[7]        ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; cnt_timer[7]        ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; cnt_timer[7]        ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; cnt_timer[7]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; cnt_timer[7]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; cnt_timer[7]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; cnt_timer[7]        ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; cnt_timer[7]        ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.399      ;
; -0.446 ; cnt_timer[3]        ; state.PRECHARGE     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.232     ; 1.201      ;
; -0.446 ; cnt_timer[12]       ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.232     ; 1.201      ;
; -0.441 ; cnt_timer[8]        ; self_refresh        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.393      ;
; -0.429 ; cnt_timer[6]        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.381      ;
; -0.409 ; cnt_timer[4]        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.361      ;
; -0.398 ; cnt_timer[11]       ; self_refresh        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.232     ; 1.153      ;
; -0.397 ; cnt_timer[12]       ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.151      ;
; -0.397 ; cnt_timer[12]       ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.151      ;
; -0.397 ; cnt_timer[12]       ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.151      ;
; -0.397 ; cnt_timer[12]       ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.151      ;
; -0.397 ; cnt_timer[12]       ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.151      ;
; -0.397 ; cnt_timer[12]       ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.151      ;
; -0.397 ; cnt_timer[12]       ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.151      ;
; -0.397 ; cnt_timer[12]       ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.151      ;
; -0.393 ; cnt_timer[5]        ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; cnt_timer[5]        ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; cnt_timer[5]        ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; cnt_timer[5]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; cnt_timer[5]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; cnt_timer[5]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; cnt_timer[5]        ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; cnt_timer[5]        ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.344      ;
; -0.389 ; cnt_timer[10]       ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.340      ;
; -0.389 ; cnt_timer[10]       ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.340      ;
; -0.389 ; cnt_timer[10]       ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.340      ;
; -0.389 ; cnt_timer[10]       ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.340      ;
; -0.389 ; cnt_timer[10]       ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.340      ;
; -0.389 ; cnt_timer[10]       ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.340      ;
; -0.389 ; cnt_timer[10]       ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.340      ;
; -0.389 ; cnt_timer[10]       ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.340      ;
; -0.387 ; cnt_timer[3]        ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.141      ;
; -0.387 ; cnt_timer[3]        ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.141      ;
; -0.387 ; cnt_timer[3]        ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.141      ;
; -0.387 ; cnt_timer[3]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.141      ;
; -0.387 ; cnt_timer[3]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.141      ;
; -0.387 ; cnt_timer[3]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.141      ;
; -0.387 ; cnt_timer[3]        ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.141      ;
; -0.387 ; cnt_timer[3]        ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.141      ;
; -0.377 ; state.MRS           ; DRAM_ADDR[3]~reg0   ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; state.MRS           ; DRAM_ADDR[9]~reg0   ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.327      ;
; -0.375 ; cnt_timer[8]        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.327      ;
; -0.374 ; cnt_autorefresh[13] ; state.REFRESH       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.325      ;
; -0.374 ; state.MRS           ; DRAM_CMD[0]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.038     ; 1.323      ;
; -0.374 ; state.MRS           ; DRAM_CMD[1]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.038     ; 1.323      ;
; -0.374 ; state.MRS           ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.038     ; 1.323      ;
; -0.372 ; cnt_timer[10]       ; state.PRECHARGE     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.324      ;
; -0.372 ; cnt_autorefresh[16] ; state.REFRESH       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.323      ;
; -0.371 ; cnt_timer[11]       ; state.PRECHARGE     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.232     ; 1.126      ;
; -0.370 ; cnt_timer[7]        ; self_refresh        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.322      ;
; -0.364 ; cnt_autorefresh[9]  ; state.MRS           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.315      ;
; -0.359 ; cnt_autorefresh[7]  ; state.MRS           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.311      ;
; -0.358 ; state.MRS           ; cnt_autorefresh[12] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; state.MRS           ; cnt_autorefresh[14] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; state.MRS           ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; state.MRS           ; cnt_autorefresh[9]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; state.MRS           ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; state.MRS           ; cnt_autorefresh[11] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; state.MRS           ; cnt_autorefresh[13] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; state.MRS           ; cnt_autorefresh[15] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; state.MRS           ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.308      ;
; -0.357 ; flg_init            ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.307      ;
; -0.354 ; cnt_timer[1]        ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.233     ; 1.108      ;
; -0.354 ; state.PRECHARGE     ; DRAM_CMD[0]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; state.PRECHARGE     ; DRAM_CMD[1]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; state.PRECHARGE     ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.037     ; 1.304      ;
; -0.353 ; cnt_timer[9]        ; state.PRECHARGE     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.035     ; 1.305      ;
; -0.351 ; cnt_timer[1]        ; state.PRECHARGE     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.232     ; 1.106      ;
; -0.349 ; cnt_autorefresh[9]  ; state.REFRESH       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; -0.036     ; 1.300      ;
; -0.348 ; cnt_timer[8]        ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 1.000        ; 0.154      ; 1.489      ;
+--------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SDRAM_CLK_IN'                                                                                       ;
+--------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; -0.450 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; 0.500        ; 1.591      ; 2.623      ;
; 0.022  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; 1.000        ; 1.591      ; 2.651      ;
; 0.592  ; DRAM_CLK~reg0       ; DRAM_CLK~reg0       ; SDRAM_CLK_IN        ; SDRAM_CLK_IN ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'DRAM_CLK_SHIFT~reg0'                                                                                       ;
+-------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+
; 0.150 ; state.IDLE          ; state.ACTIVATE_ROW  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.234      ; 0.468      ;
; 0.186 ; flg_init            ; flg_init            ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.NOP           ; state.NOP           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.307      ;
; 0.198 ; cnt_autorefresh[16] ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.318      ;
; 0.201 ; Trc[4]              ; Trc[4]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.322      ;
; 0.267 ; cnt_timer[2]        ; cnt_timer[3]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.584      ;
; 0.273 ; state.PRECHARGE     ; DRAM_CMD[0]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.393      ;
; 0.276 ; state.IDLE          ; state.PRECHARGE     ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.397      ;
; 0.295 ; cnt_autorefresh[1]  ; cnt_autorefresh[1]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; cnt_autorefresh[2]  ; cnt_autorefresh[2]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; cnt_timer[1]        ; cnt_timer[1]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; cnt_timer[3]        ; cnt_timer[3]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; cnt_autorefresh[14] ; cnt_autorefresh[14] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_autorefresh[13] ; cnt_autorefresh[13] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_autorefresh[15] ; cnt_autorefresh[15] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.419      ;
; 0.303 ; cnt_timer[12]       ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.044      ; 0.431      ;
; 0.303 ; Trc[3]              ; Trc[3]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; Trc[1]              ; Trc[1]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; cnt_timer[11]       ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.044      ; 0.432      ;
; 0.304 ; Trc[2]              ; Trc[2]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; cnt_autorefresh[5]  ; cnt_autorefresh[5]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; cnt_autorefresh[7]  ; cnt_autorefresh[7]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; cnt_autorefresh[3]  ; cnt_autorefresh[3]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; cnt_autorefresh[9]  ; cnt_autorefresh[9]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; cnt_autorefresh[11] ; cnt_autorefresh[11] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; cnt_timer[2]        ; cnt_timer[2]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt_timer[4]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt_autorefresh[0]  ; cnt_autorefresh[0]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt_autorefresh[6]  ; cnt_autorefresh[6]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt_autorefresh[8]  ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; cnt_autorefresh[4]  ; cnt_autorefresh[4]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; cnt_autorefresh[10] ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; cnt_autorefresh[12] ; cnt_autorefresh[12] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; cnt_timer[0]        ; cnt_timer[0]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.044      ; 0.437      ;
; 0.311 ; cnt_timer[8]        ; cnt_timer[8]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.431      ;
; 0.317 ; cnt_timer[5]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.437      ;
; 0.322 ; Trc[0]              ; Trc[0]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.443      ;
; 0.338 ; cnt_timer[8]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.655      ;
; 0.339 ; flg_init            ; self_refresh        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.460      ;
; 0.341 ; cnt_timer[8]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.658      ;
; 0.351 ; flg_init            ; state.ACTIVATE_ROW  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.234      ; 0.669      ;
; 0.371 ; cnt_timer[10]       ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.688      ;
; 0.374 ; cnt_timer[10]       ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.691      ;
; 0.375 ; Trc[0]              ; self_refresh        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.495      ;
; 0.380 ; flg_init            ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.501      ;
; 0.385 ; state.IDLE          ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.234      ; 0.703      ;
; 0.389 ; state.REFRESH       ; DRAM_CMD[1]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.035      ; 0.508      ;
; 0.389 ; state.REFRESH       ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.035      ; 0.508      ;
; 0.398 ; cnt_timer[9]        ; cnt_timer[9]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.518      ;
; 0.402 ; state.PRECHARGE     ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.522      ;
; 0.403 ; state.NOP           ; state.MRS           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.038      ; 0.525      ;
; 0.408 ; cnt_timer[7]        ; cnt_timer[7]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.528      ;
; 0.410 ; cnt_timer[10]       ; cnt_timer[10]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.530      ;
; 0.412 ; cnt_timer[6]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.532      ;
; 0.413 ; flg_init            ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.234      ; 0.731      ;
; 0.413 ; flg_init            ; state.REFRESH       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.038      ; 0.535      ;
; 0.413 ; flg_init            ; state.MRS           ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.038      ; 0.535      ;
; 0.413 ; cnt_timer[9]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.730      ;
; 0.416 ; cnt_timer[9]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.733      ;
; 0.429 ; state.PRECHARGE     ; process_flg~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.234      ; 0.747      ;
; 0.430 ; self_refresh        ; state.ACTIVATE_ROW  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.234      ; 0.748      ;
; 0.436 ; self_refresh        ; state.IDLE          ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.557      ;
; 0.439 ; state.MRS           ; DRAM_CMD[1]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.035      ; 0.558      ;
; 0.440 ; state.MRS           ; DRAM_CMD[0]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.035      ; 0.559      ;
; 0.440 ; state.MRS           ; DRAM_CMD[2]~reg0    ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.035      ; 0.559      ;
; 0.444 ; cnt_autorefresh[1]  ; cnt_autorefresh[2]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.564      ;
; 0.448 ; cnt_autorefresh[15] ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; cnt_autorefresh[13] ; cnt_autorefresh[14] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.568      ;
; 0.452 ; Trc[3]              ; Trc[4]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; Trc[1]              ; Trc[2]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; cnt_autorefresh[7]  ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; cnt_autorefresh[0]  ; cnt_autorefresh[1]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; cnt_autorefresh[5]  ; cnt_autorefresh[6]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; cnt_timer[11]       ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.044      ; 0.581      ;
; 0.454 ; cnt_autorefresh[2]  ; cnt_autorefresh[3]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; cnt_autorefresh[3]  ; cnt_autorefresh[4]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; cnt_autorefresh[9]  ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; cnt_autorefresh[11] ; cnt_autorefresh[12] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; cnt_timer[0]        ; cnt_timer[1]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.044      ; 0.584      ;
; 0.456 ; cnt_autorefresh[0]  ; cnt_autorefresh[2]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; cnt_autorefresh[14] ; cnt_autorefresh[15] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; cnt_autorefresh[2]  ; cnt_autorefresh[4]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; cnt_autorefresh[14] ; cnt_autorefresh[16] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; Trc[2]              ; Trc[3]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.583      ;
; 0.464 ; cnt_autorefresh[6]  ; cnt_autorefresh[7]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; cnt_autorefresh[8]  ; cnt_autorefresh[9]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; cnt_timer[4]        ; cnt_timer[5]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; cnt_timer[5]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.781      ;
; 0.465 ; cnt_autorefresh[4]  ; cnt_autorefresh[5]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; cnt_autorefresh[10] ; cnt_autorefresh[11] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Trc[2]              ; Trc[4]              ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; cnt_timer[4]        ; cnt_timer[11]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.782      ;
; 0.466 ; cnt_autorefresh[12] ; cnt_autorefresh[13] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; cnt_timer[5]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; cnt_autorefresh[6]  ; cnt_autorefresh[8]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; cnt_timer[2]        ; cnt_timer[4]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; cnt_timer[5]        ; cnt_timer[12]       ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.233      ; 0.784      ;
; 0.467 ; cnt_autorefresh[8]  ; cnt_autorefresh[10] ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; cnt_timer[4]        ; cnt_timer[6]        ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; cnt_autorefresh[4]  ; cnt_autorefresh[6]  ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 0.000        ; 0.036      ; 0.588      ;
+-------+---------------------+---------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SDRAM_CLK_IN'                                                                                       ;
+-------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock        ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+
; 0.194 ; DRAM_CLK~reg0       ; DRAM_CLK~reg0       ; SDRAM_CLK_IN        ; SDRAM_CLK_IN ; 0.000        ; 0.036      ; 0.314      ;
; 0.682 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; 0.000        ; 1.643      ; 2.544      ;
; 1.148 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN ; -0.500       ; 1.643      ; 2.510      ;
+-------+---------------------+---------------------+---------------------+--------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+----------------------+---------+-------+----------+---------+---------------------+
; Clock                ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack     ; -1.905  ; 0.150 ; N/A      ; N/A     ; -3.000              ;
;  DRAM_CLK_SHIFT~reg0 ; -1.905  ; 0.150 ; N/A      ; N/A     ; -1.000              ;
;  SDRAM_CLK_IN        ; -1.360  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS      ; -67.357 ; 0.0   ; 0.0      ; 0.0     ; -54.156             ;
;  DRAM_CLK_SHIFT~reg0 ; -65.997 ; 0.000 ; N/A      ; N/A     ; -49.000             ;
;  SDRAM_CLK_IN        ; -1.360  ; 0.000 ; N/A      ; N/A     ; -5.156              ;
+----------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DRAM_ADDR[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CLK_SHIFT ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CMD[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CMD[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CMD[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CMD[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; process_flg    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ADDR[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[12]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BANK[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BANK[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDRAM_CLK_IN            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start_write             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start_read              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_ADDR[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_BA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CKE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CLK_SHIFT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CMD[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CMD[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_CMD[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CMD[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; process_flg    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_DQ[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_ADDR[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_BA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CLK_SHIFT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CMD[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CMD[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_CMD[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CMD[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; process_flg    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_ADDR[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CLK_SHIFT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CMD[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CMD[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_CMD[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CMD[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; process_flg    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; DRAM_DQ[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 713      ; 0        ; 0        ; 0        ;
; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN        ; 0        ; 0        ; 1        ; 1        ;
; SDRAM_CLK_IN        ; SDRAM_CLK_IN        ; 1        ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; 713      ; 0        ; 0        ; 0        ;
; DRAM_CLK_SHIFT~reg0 ; SDRAM_CLK_IN        ; 0        ; 0        ; 1        ; 1        ;
; SDRAM_CLK_IN        ; SDRAM_CLK_IN        ; 1        ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------+
; Clock Status Summary                                           ;
+---------------------+---------------------+------+-------------+
; Target              ; Clock               ; Type ; Status      ;
+---------------------+---------------------+------+-------------+
; DRAM_CLK_SHIFT~reg0 ; DRAM_CLK_SHIFT~reg0 ; Base ; Constrained ;
; SDRAM_CLK_IN        ; SDRAM_CLK_IN        ; Base ; Constrained ;
+---------------------+---------------------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_read  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_write ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; DRAM_ADDR[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CLK       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CLK_SHIFT ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CMD[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CMD[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CMD[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; process_flg    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_read  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_write ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; DRAM_ADDR[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_ADDR[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CLK       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CLK_SHIFT ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CMD[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CMD[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DRAM_CMD[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; process_flg    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Aug 15 21:07:06 2022
Info: Command: quartus_sta SDRAM_IS42S16160B_DRIVER -c SDRAM_IS42S16160B_DRIVER
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDRAM_IS42S16160B_DRIVER.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name DRAM_CLK_SHIFT~reg0 DRAM_CLK_SHIFT~reg0
    Info (332105): create_clock -period 1.000 -name SDRAM_CLK_IN SDRAM_CLK_IN
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.905
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.905             -65.997 DRAM_CLK_SHIFT~reg0 
    Info (332119):    -1.360              -1.360 SDRAM_CLK_IN 
Info (332146): Worst-case hold slack is 0.281
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.281               0.000 DRAM_CLK_SHIFT~reg0 
    Info (332119):     0.361               0.000 SDRAM_CLK_IN 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.000 SDRAM_CLK_IN 
    Info (332119):    -1.000             -49.000 DRAM_CLK_SHIFT~reg0 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.594
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.594             -54.482 DRAM_CLK_SHIFT~reg0 
    Info (332119):    -1.214              -1.214 SDRAM_CLK_IN 
Info (332146): Worst-case hold slack is 0.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.252               0.000 DRAM_CLK_SHIFT~reg0 
    Info (332119):     0.320               0.000 SDRAM_CLK_IN 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.000 SDRAM_CLK_IN 
    Info (332119):    -1.000             -49.000 DRAM_CLK_SHIFT~reg0 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.615
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.615             -15.657 DRAM_CLK_SHIFT~reg0 
    Info (332119):    -0.450              -0.450 SDRAM_CLK_IN 
Info (332146): Worst-case hold slack is 0.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.150               0.000 DRAM_CLK_SHIFT~reg0 
    Info (332119):     0.194               0.000 SDRAM_CLK_IN 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.156 SDRAM_CLK_IN 
    Info (332119):    -1.000             -49.000 DRAM_CLK_SHIFT~reg0 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4784 megabytes
    Info: Processing ended: Mon Aug 15 21:07:07 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


