bin/*
output/*
verilog/work
verilog/transcript
verilog/vsim.wlf
verilog/wave.vcd
out_summary.txt