Command Line: ./PCIECVApp -bdf 111:0.0 -td 1.16 -r all 
PCIECVApp.exe version: 5.0.195.0 -rwxr-xr-x 1 root root 1373512 3æœˆ  12 18:23 PCIECVApp

Motherboard: sd-h3c-uniserver-r4900-g6
    description: Rack Mount Chassis
    product: H3C UniServer R4900 G6 (0)
    vendor: New H3C Technologies Co., Ltd.
    version: N/A
    serial: 210235A4HDH244000026
    width: 64 bits
    capabilities: smbios-3.6.0 dmi-3.6.0 smp vsyscall32

Operating System: Linux sd-H3C-UniServer-R4900-G6 5.4.0-208-generic #228-Ubuntu SMP Fri Feb 7 19:41:33 UTC 2025 x86_64 x86_64 x86_64 GNU/Linux

Using Segment 0 with Max Bus 255 from ACPI MCFG Table.

	DUTs   B: D:F VenID DevID   ClassCode	DeviceType	Device Class
------------------------------------------------------------------------------------------
NEW:	  1)   0:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	  2)   0:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	  3)   0:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	  4)   0:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	  5)   0:14:0  8086  1BBE   0x060400	Root Port	PCI-to-PCI Bridge
	       0:20:0  8086  1BCD   0x0C        Type 0 Hdr	Serial Bus Controller
	       0:20:2  8086  1BCE   0x05        Type 0 Hdr	Memory Controller
NEW:	  6)   0:20:4  8086  1BFE   0x060000	RC IntEP	Host Bridge
NEW:	  7)   0:21:0  8086  1BFF   0x088000	RC IntEP	Other Base System Component
	       0:22:0  8086  1BE0   0x07        Type 0 Hdr	Communications Controller
	       0:22:1  8086  1BE1   0x07        Type 0 Hdr	Communications Controller
	       0:22:4  8086  1BE4   0x07        Type 0 Hdr	Communications Controller
	       0:23:0  8086  1BA2   0x01        Type 0 Hdr	Mass Storage Controller
	       0:24:0  8086  1BF2   0x01        Type 0 Hdr	Mass Storage Controller
	       0:25:0  8086  1BD2   0x01        Type 0 Hdr	Mass Storage Controller
	       0:31:0  8086  1B81   0x06        Type 0 Hdr	Bridge
	       0:31:4  8086  1BC9   0x0C        Type 0 Hdr	Serial Bus Controller
	       0:31:5  8086  1BCA   0x0C        Type 0 Hdr	Serial Bus Controller
NEW:	  8)   1:00:0  1A03  1150   0x060400	PCIe->PCI
	       2:00:0  1A03  2000   0x03        Type 0 Hdr	Display Controller
NEW:	  9)  22:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 10)  22:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 11)  22:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 12)  22:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 13)  22:01:0  8086  352A   0x060400	Root Port	PCI-to-PCI Bridge
NEW:	 14)  66:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 15)  66:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 16)  66:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 17)  66:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 18)  66:01:0  8086  352A   0x060400	Root Port	PCI-to-PCI Bridge
NEW:	 19)  67:00:0  1000  0016   0x010400	EndPoint	RAID Mass Storage Controller
NEW:	 20) 110:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 21) 110:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 22) 110:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 23) 110:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 24) 110:01:0  8086  352A   0x060400	Root Port	PCI-to-PCI Bridge
NEW:	 25) 111:00:0  1EB6  6011   0x060400	Switch Up	PCI-to-PCI Bridge
NEW:	 26) 112:00:0  1EB6  6011   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 27) 112:01:0  1EB6  6011   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 28) 112:02:0  1EB6  6011   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 29) 112:03:0  1EB6  6011   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 30) 112:04:0  1EB6  6011   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 31) 112:05:0  1EB6  6011   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 32) 112:26:0  1EB6  6011   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 33) 112:27:0  1EB6  6011   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 34) 113:00:0  8088  2001   0x020000	EndPoint	Ethernet Network Controller
NEW:	 35) 113:00:1  8088  2001   0x020000	EndPoint	Ethernet Network Controller
NEW:	 36) 114:00:0  1C5F  003F   0x010802	EndPoint	NVMe Mass Storage Controller
NEW:	 37) 115:00:0  144D  A824   0x010802	EndPoint	NVMe Mass Storage Controller
NEW:	 38) 116:00:0  10DE  1EB8   0x030200	EndPoint	3D Display Controller
NEW:	 39) 117:00:0  10DE  1EB8   0x030200	EndPoint	3D Display Controller
NEW:	 40) 119:00:0  1EB6  6011   0x010700	EndPoint	SAS Mass Storage Controller
NEW:	 41) 120:00:0  1EB6  6011   0x088000	EndPoint	Other Base System Component
NEW:	 42) 154:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 43) 154:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 44) 154:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 45) 154:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 46) 198:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 47) 198:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 48) 198:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 49) 198:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 50) 242:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 51) 242:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 52) 242:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 53) 242:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 54) 242:01:0  8086  0B25   0x088000	RC IntEP	Other Base System Component
NEW:	 55) 242:03:0  8086  09A6   0x088000	RC IntEP	Other Base System Component
NEW:	 56) 242:03:1  8086  09A7   0x088000	RC IntEP	Other Base System Component
NEW:	 57) 254:00:0  8086  3250   0x088000	RC IntEP	Other Base System Component
NEW:	 58) 254:00:1  8086  3251   0x088000	RC IntEP	Other Base System Component
NEW:	 59) 254:00:2  8086  3252   0x088000	RC IntEP	Other Base System Component
NEW:	 60) 254:00:3  8086  0998   0x060000	RC IntEP	Host Bridge
NEW:	 61) 254:00:5  8086  3255   0x088000	RC IntEP	Other Base System Component
NEW:	 62) 254:01:0  8086  3240   0x088000	RC IntEP	Other Base System Component
NEW:	 63) 254:01:1  8086  3241   0x088000	RC IntEP	Other Base System Component
NEW:	 64) 254:01:2  8086  3242   0x088000	RC IntEP	Other Base System Component
NEW:	 65) 254:02:0  8086  3240   0x088000	RC IntEP	Other Base System Component
NEW:	 66) 254:02:1  8086  3241   0x088000	RC IntEP	Other Base System Component
NEW:	 67) 254:02:2  8086  3242   0x088000	RC IntEP	Other Base System Component
NEW:	 68) 254:03:0  8086  3240   0x088000	RC IntEP	Other Base System Component
NEW:	 69) 254:03:1  8086  3241   0x088000	RC IntEP	Other Base System Component
NEW:	 70) 254:03:2  8086  3242   0x088000	RC IntEP	Other Base System Component
NEW:	 71) 254:05:0  8086  3245   0x088000	RC IntEP	Other Base System Component
NEW:	 72) 254:05:1  8086  3246   0x088000	RC IntEP	Other Base System Component
NEW:	 73) 254:05:2  8086  3247   0x088000	RC IntEP	Other Base System Component
NEW:	 74) 254:06:0  8086  3245   0x088000	RC IntEP	Other Base System Component
NEW:	 75) 254:06:1  8086  3246   0x088000	RC IntEP	Other Base System Component
NEW:	 76) 254:06:2  8086  3247   0x088000	RC IntEP	Other Base System Component
NEW:	 77) 254:07:0  8086  3245   0x088000	RC IntEP	Other Base System Component
NEW:	 78) 254:07:1  8086  3246   0x088000	RC IntEP	Other Base System Component
NEW:	 79) 254:07:2  8086  3247   0x088000	RC IntEP	Other Base System Component
NEW:	 80) 254:12:0  8086  324A   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 81) 254:13:0  8086  324A   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 82) 254:14:0  8086  324A   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 83) 254:15:0  8086  324A   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 84) 254:26:0  8086  2880   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 85) 254:27:0  8086  2880   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 86) 254:28:0  8086  2880   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 87) 254:29:0  8086  2880   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 88) 255:00:0  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 89) 255:00:1  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 90) 255:00:2  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 91) 255:00:3  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 92) 255:00:4  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 93) 255:00:5  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 94) 255:00:6  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 95) 255:00:7  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 96) 255:01:0  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 97) 255:01:1  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 98) 255:01:2  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 99) 255:01:3  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	100) 255:01:4  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	101) 255:01:5  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	102) 255:01:6  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	103) 255:01:7  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	104) 255:02:0  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	105) 255:02:1  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	106) 255:02:2  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	107) 255:02:3  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	108) 255:02:4  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	109) 255:02:5  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	110) 255:02:6  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	111) 255:02:7  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	112) 255:10:0  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	113) 255:10:1  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	114) 255:10:2  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	115) 255:10:3  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	116) 255:10:4  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	117) 255:10:5  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	118) 255:10:6  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	119) 255:10:7  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	120) 255:11:0  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	121) 255:11:1  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	122) 255:11:2  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	123) 255:11:3  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	124) 255:11:4  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	125) 255:11:5  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	126) 255:11:6  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	127) 255:11:7  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	128) 255:12:0  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	129) 255:12:1  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	130) 255:12:2  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	131) 255:12:3  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	132) 255:12:4  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	133) 255:12:5  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	134) 255:12:6  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	135) 255:12:7  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	136) 255:29:0  8086  344F   0x088000	RC IntEP	Other Base System Component
NEW:	137) 255:29:1  8086  3457   0x088000	RC IntEP	Other Base System Component
	     255:30:0  8086  3258   0x08        Type 0 Hdr	Base System Component
	     255:30:1  8086  3259   0x08        Type 0 Hdr	Base System Component
	     255:30:2  8086  325A   0x08        Type 0 Hdr	Base System Component
	     255:30:3  8086  325B   0x08        Type 0 Hdr	Base System Component
	     255:30:4  8086  325C   0x08        Type 0 Hdr	Base System Component
	     255:30:5  8086  325D   0x08        Type 0 Hdr	Base System Component
	     255:30:6  8086  325E   0x08        Type 0 Hdr	Base System Component
	     255:30:7  8086  325F   0x08        Type 0 Hdr	Base System Component

65379 Bus:Device:Functions scanned with invalid Vendor ID(s) 
   20 non-PCI(e) devices (or Header only) found.
Max Bus Number to scan: 255
Begin PCIECV Test at: 2025/03/12 20:33:32
Spec Rev: Test against 5.0 spec only
Device Type:  Switch Upstream Port
           Selected DUT:  111:00:0 VenID= 1EB6 DevID= 6011 [Wuxi Stars Microsystem Technology Co., Ltd]	PCI-to-PCI Bridge
  Upstream Link Partner:  110:01:0 VenID= 8086 DevID= 352A <Intel Corporation>	PCI-to-PCI Bridge
Number of Retimers in Link:  0
Maximum timeout from reset de-assertion to first allowed Cfg command:      10000ms. (1000ms max for IL)
Minimum delay from reset de-assertion (and DL_Up when applicable) to first Type 0 Cfg access attempt:  1000ms. ( 100ms max for IL)
Minimum delay from reset de-assertion (and DL_Up when applicable) to first Type 1 Cfg access attempt:  1000ms. ( 100ms max for IL)
Stop On Fail iteration 8000 from beginning of execution (0 value means testing will not stop on any failure)
Reset Mechanism:  ALL
Link Width chosen: x8.
Test Selection: Individual Test Case(s)
Reset LinkSpeed


   Starting Test: TD_1_16 PCI Power Management Cap Struct
Rst = SBR
*RTT=1120
 bdf=111:0:0 vRTT=1120
LS = 32.0 GT/s	LW = 8
This is a Basic Function.
Multi-Function Bit=0x0

PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x8.
PME Clock = 0x0


INI path = /home/sd/cv/PCIeCV-5.0.195.0/linux/hwa/amd64/cv5/ini/1_16.ini


[Power Management Capability Header Register : Capability ID] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x1, Actual=0x1	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x50FE
Actual Rd=0x1.	Wr 1's     =0x50FF
Actual Rd=0x1.	*RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x1, Actual=0x1	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xFE
Actual Rd=0x1.	Wr 1's     =0xFF
Actual Rd=0x1.	

[Power Management Capability Header Register : Next Capability Pointer] 
 RO 2 byte(s)
Initl  Rd=0x50	Wr 1's Comp=0xAF01
Actual Rd=0x50.	Wr 1's     =0xFF01
Actual Rd=0x50.	
 RO 1 byte(s)
Initl  Rd=0x50	Wr 1's Comp=0xAF
Actual Rd=0x50.	Wr 1's     =0xFF
Actual Rd=0x50.	

[Power Management Capabilities Register : Version] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x3, Actual=0x3	
 RO 2 byte(s)
Initl  Rd=0x3	Wr 1's Comp=0x4804
Actual Rd=0x3.	Wr 1's     =0x4807
Actual Rd=0x3.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x3, Actual=0x3	
 RO 1 byte(s)
Initl  Rd=0x3	Wr 1's Comp=0x4
Actual Rd=0x3.	Wr 1's     =0x7
Actual Rd=0x3.	

[Power Management Capabilities Register : PME Clock] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x480B
Actual Rd=0x0.	Wr 1's     =0x480B
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xB
Actual Rd=0x0.	Wr 1's     =0xB
Actual Rd=0x0.	

[Power Management Capabilities Register : Immediate_Readiness_on_Return_to_D0] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4813
Actual Rd=0x0.	Wr 1's     =0x4813
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x13
Actual Rd=0x0.	Wr 1's     =0x13
Actual Rd=0x0.	

[Power Management Capabilities Register : Device Specific Initialization] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4823
Actual Rd=0x0.	Wr 1's     =0x4823
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x23
Actual Rd=0x0.	Wr 1's     =0x23
Actual Rd=0x0.	

[Power Management Capabilities Register : AUX Current] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x49C3
Actual Rd=0x0.	Wr 1's     =0x49C3
Actual Rd=0x0.	

[Power Management Capabilities Register : D1_Support] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4A03
Actual Rd=0x0.	Wr 1's     =0x4A03
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4A
Actual Rd=0x0.	Wr 1's     =0x4A
Actual Rd=0x0.	

[Power Management Capabilities Register : D2_Support] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4C03
Actual Rd=0x0.	Wr 1's     =0x4C03
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4C
Actual Rd=0x0.	Wr 1's     =0x4C
Actual Rd=0x0.	

[Power Management Capabilities Register : PME_Support] 
 RO 2 byte(s)
Initl  Rd=0x9	Wr 1's Comp=0xB003
Actual Rd=0x9.	Wr 1's     =0xF803
Actual Rd=0x9.	
 RO 1 byte(s)
Initl  Rd=0x9	Wr 1's Comp=0xB0
Actual Rd=0x9.	Wr 1's     =0xF8
Actual Rd=0x9.	

[Power Management Control/Status Register : Data_Select] 
 RWRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E08
Actual Rd=0x0.	Wr 1's     =0x1E08
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RWRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E08
Actual Rd=0x0.	Wr 1's     =0x1E08
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RWRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E
Actual Rd=0x0.	Wr 1's     =0x1E
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RWRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E
Actual Rd=0x0.	Wr 1's     =0x1E
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.


INI path = /home/sd/cv/PCIeCV-5.0.195.0/linux/hwa/amd64/cv5/ini/1_16_PMSCR.ini
WR: Power Management Control/Status Reg=0x4800
D0 transition was achieved in under 25 msec(s).

WR: Power Management Control/Status Reg=0x4803
D0 -> D3 transition was achieved in under 25 msec(s).

WR: Power Management Control/Status Reg=0x4800
D3 -> D0 transition was achieved in under 25 msec(s).

RD[Power Management Control / Status Reg @ 0x4]=0x8; read
WR[Power Management Control / Status Reg @ 0x4]=0x108; invert field and write
RD[Power Management Control / Status Reg @ 0x4]=0x108; same or different?
Field is RW
PME_En attribute(s) modified from ini default;  PME_En is RW; Test=RW
------------------------------------------
WR[PMSCR:Data Select Reg]=0


[Power Management Control/Status Register : PowerState] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x0.
------------------------------------------
WR[PMSCR:Data Select Reg]=1


[Power Management Control/Status Register : PowerState] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x200.
------------------------------------------
WR[PMSCR:Data Select Reg]=2


[Power Management Control/Status Register : PowerState] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x400.
------------------------------------------
WR[PMSCR:Data Select Reg]=4


[Power Management Control/Status Register : PowerState] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x800.
------------------------------------------
WR[PMSCR:Data Select Reg]=8


[Power Management Control/Status Register : PowerState] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x1000.
------------------------------------------
WR[PMSCR:Data Select Reg]=5


[Power Management Control/Status Register : PowerState] *RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0xA00.
------------------------------------------
WR[PMSCR:Data Select Reg]=10


[Power Management Control/Status Register : PowerState] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x1400.
------------------------------------------
WR[PMSCR:Data Select Reg]=15


[Power Management Control/Status Register : PowerState] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x1E00.

Elapsed time: 576 secs.

     Stopping Test: TD_1_16 PCI Power Management Cap Struct
     Number of: Fails (0); Aborts (0); Warnings (0); Alerts (0); Errors (0)



   Starting Test: TD_1_16 PCI Power Management Cap Struct
Rst = LDE
*RTT=1120
 bdf=111:0:0 vRTT=1120
LS = 32.0 GT/s	LW = 8
This is a Basic Function.
Multi-Function Bit=0x0

PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x8.
PME Clock = 0x0


INI path = /home/sd/cv/PCIeCV-5.0.195.0/linux/hwa/amd64/cv5/ini/1_16.ini


[Power Management Capability Header Register : Capability ID] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x1, Actual=0x1	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x50FE
Actual Rd=0x1.	Wr 1's     =0x50FF
Actual Rd=0x1.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x1, Actual=0x1	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xFE
Actual Rd=0x1.	Wr 1's     =0xFF
Actual Rd=0x1.	

[Power Management Capability Header Register : Next Capability Pointer] 
 RO 2 byte(s)
Initl  Rd=0x50	Wr 1's Comp=0xAF01
Actual Rd=0x50.	Wr 1's     =0xFF01
Actual Rd=0x50.	
 RO 1 byte(s)
Initl  Rd=0x50	Wr 1's Comp=0xAF
Actual Rd=0x50.	Wr 1's     =0xFF
Actual Rd=0x50.	

[Power Management Capabilities Register : Version] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x3, Actual=0x3	
 RO 2 byte(s)
Initl  Rd=0x3	Wr 1's Comp=0x4804
Actual Rd=0x3.	Wr 1's     =0x4807
Actual Rd=0x3.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x3, Actual=0x3	
 RO 1 byte(s)
Initl  Rd=0x3	Wr 1's Comp=0x4
Actual Rd=0x3.	Wr 1's     =0x7
Actual Rd=0x3.	

[Power Management Capabilities Register : PME Clock] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x480B
Actual Rd=0x0.	Wr 1's     =0x480B
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xB
Actual Rd=0x0.	Wr 1's     =0xB
Actual Rd=0x0.	

[Power Management Capabilities Register : Immediate_Readiness_on_Return_to_D0] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4813
Actual Rd=0x0.	Wr 1's     =0x4813
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x13
Actual Rd=0x0.	Wr 1's     =0x13
Actual Rd=0x0.	

[Power Management Capabilities Register : Device Specific Initialization] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4823
Actual Rd=0x0.	Wr 1's     =0x4823
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x23
Actual Rd=0x0.	Wr 1's     =0x23
Actual Rd=0x0.	

[Power Management Capabilities Register : AUX Current] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x49C3
Actual Rd=0x0.	Wr 1's     =0x49C3
Actual Rd=0x0.	

[Power Management Capabilities Register : D1_Support] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4A03
Actual Rd=0x0.	Wr 1's     =0x4A03
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4A
Actual Rd=0x0.	Wr 1's     =0x4A
Actual Rd=0x0.	

[Power Management Capabilities Register : D2_Support] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4C03
Actual Rd=0x0.	Wr 1's     =0x4C03
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4C
Actual Rd=0x0.	Wr 1's     =0x4C
Actual Rd=0x0.	

[Power Management Capabilities Register : PME_Support] 
 RO 2 byte(s)
Initl  Rd=0x9	Wr 1's Comp=0xB003
Actual Rd=0x9.	Wr 1's     =0xF803
Actual Rd=0x9.	
 RO 1 byte(s)
Initl  Rd=0x9	Wr 1's Comp=0xB0
Actual Rd=0x9.	Wr 1's     =0xF8
Actual Rd=0x9.	

[Power Management Control/Status Register : Data_Select] 
 RWRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E08
Actual Rd=0x0.	Wr 1's     =0x1E08
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RWRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E08
Actual Rd=0x0.	Wr 1's     =0x1E08
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RWRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E
Actual Rd=0x0.	Wr 1's     =0x1E
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RWRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E
Actual Rd=0x0.	Wr 1's     =0x1E
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.


INI path = /home/sd/cv/PCIeCV-5.0.195.0/linux/hwa/amd64/cv5/ini/1_16_PMSCR.ini
WR: Power Management Control/Status Reg=0x4800
D0 transition was achieved in under 25 msec(s).

WR: Power Management Control/Status Reg=0x4803
D0 -> D3 transition was achieved in under 25 msec(s).

WR: Power Management Control/Status Reg=0x4800
D3 -> D0 transition was achieved in under 25 msec(s).

RD[Power Management Control / Status Reg @ 0x4]=0x8; read
WR[Power Management Control / Status Reg @ 0x4]=0x108; invert field and write
RD[Power Management Control / Status Reg @ 0x4]=0x108; same or different?
Field is RW
PME_En attribute(s) modified from ini default;  PME_En is RW; Test=RW
------------------------------------------
WR[PMSCR:Data Select Reg]=0


[Power Management Control/Status Register : PowerState] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x0.
------------------------------------------
WR[PMSCR:Data Select Reg]=1


[Power Management Control/Status Register : PowerState] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1130
 bdf=111:0:0 vRTT=1130

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x200.
------------------------------------------
WR[PMSCR:Data Select Reg]=2


[Power Management Control/Status Register : PowerState] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1130
 bdf=111:0:0 vRTT=1130

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1130
 bdf=111:0:0 vRTT=1130

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x400.
------------------------------------------
WR[PMSCR:Data Select Reg]=4


[Power Management Control/Status Register : PowerState] *RTT=1130
 bdf=111:0:0 vRTT=1130

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1130
 bdf=111:0:0 vRTT=1130

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x800.
------------------------------------------
WR[PMSCR:Data Select Reg]=8


[Power Management Control/Status Register : PowerState] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1130
 bdf=111:0:0 vRTT=1130

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1130
 bdf=111:0:0 vRTT=1130

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1130
 bdf=111:0:0 vRTT=1130

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x1000.
------------------------------------------
WR[PMSCR:Data Select Reg]=5


[Power Management Control/Status Register : PowerState] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0xA00.
------------------------------------------
WR[PMSCR:Data Select Reg]=10


[Power Management Control/Status Register : PowerState] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1135
 bdf=111:0:0 vRTT=1135

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x1400.
------------------------------------------
WR[PMSCR:Data Select Reg]=15


[Power Management Control/Status Register : PowerState] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.
*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Dly=200ms, Actual=0x0	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] *RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	*RTT=1115
 bdf=111:0:0 vRTT=1115

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	*RTT=1120
 bdf=111:0:0 vRTT=1120

Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	*RTT=1130
 bdf=111:0:0 vRTT=1130

Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x1E00.

Elapsed time: 575 secs.

     Stopping Test: TD_1_16 PCI Power Management Cap Struct
     Number of: Fails (0); Aborts (0); Warnings (0); Alerts (0); Errors (0)



   Starting Test: TD_1_16 PCI Power Management Cap Struct
Rst = NOT
LS = 32.0 GT/s	LW = 8
This is a Basic Function.
Multi-Function Bit=0x0

PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x8.
PME Clock = 0x0


INI path = /home/sd/cv/PCIeCV-5.0.195.0/linux/hwa/amd64/cv5/ini/1_16.ini


[Power Management Capability Header Register : Capability ID] 
Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x50FE
Actual Rd=0x1.	Wr 1's     =0x50FF
Actual Rd=0x1.	
Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xFE
Actual Rd=0x1.	Wr 1's     =0xFF
Actual Rd=0x1.	

[Power Management Capability Header Register : Next Capability Pointer] 
 RO 2 byte(s)
Initl  Rd=0x50	Wr 1's Comp=0xAF01
Actual Rd=0x50.	Wr 1's     =0xFF01
Actual Rd=0x50.	
 RO 1 byte(s)
Initl  Rd=0x50	Wr 1's Comp=0xAF
Actual Rd=0x50.	Wr 1's     =0xFF
Actual Rd=0x50.	

[Power Management Capabilities Register : Version] 
Default: Expected=0x3, Actual=0x3 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x3	Wr 1's Comp=0x4804
Actual Rd=0x3.	Wr 1's     =0x4807
Actual Rd=0x3.	
Default: Expected=0x3, Actual=0x3 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x3	Wr 1's Comp=0x4
Actual Rd=0x3.	Wr 1's     =0x7
Actual Rd=0x3.	

[Power Management Capabilities Register : PME Clock] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x480B
Actual Rd=0x0.	Wr 1's     =0x480B
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xB
Actual Rd=0x0.	Wr 1's     =0xB
Actual Rd=0x0.	

[Power Management Capabilities Register : Immediate_Readiness_on_Return_to_D0] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4813
Actual Rd=0x0.	Wr 1's     =0x4813
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x13
Actual Rd=0x0.	Wr 1's     =0x13
Actual Rd=0x0.	

[Power Management Capabilities Register : Device Specific Initialization] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4823
Actual Rd=0x0.	Wr 1's     =0x4823
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x23
Actual Rd=0x0.	Wr 1's     =0x23
Actual Rd=0x0.	

[Power Management Capabilities Register : AUX Current] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x49C3
Actual Rd=0x0.	Wr 1's     =0x49C3
Actual Rd=0x0.	

[Power Management Capabilities Register : D1_Support] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4A03
Actual Rd=0x0.	Wr 1's     =0x4A03
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4A
Actual Rd=0x0.	Wr 1's     =0x4A
Actual Rd=0x0.	

[Power Management Capabilities Register : D2_Support] 
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4C03
Actual Rd=0x0.	Wr 1's     =0x4C03
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4C
Actual Rd=0x0.	Wr 1's     =0x4C
Actual Rd=0x0.	

[Power Management Capabilities Register : PME_Support] 
 RO 2 byte(s)
Initl  Rd=0x9	Wr 1's Comp=0xB003
Actual Rd=0x9.	Wr 1's     =0xF803
Actual Rd=0x9.	
 RO 1 byte(s)
Initl  Rd=0x9	Wr 1's Comp=0xB0
Actual Rd=0x9.	Wr 1's     =0xF8
Actual Rd=0x9.	

[Power Management Control/Status Register : Data_Select] 
 RWRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E08
Actual Rd=0x0.	Wr 1's     =0x1E08
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RWRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E08
Actual Rd=0x0.	Wr 1's     =0x1E08
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RWRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E
Actual Rd=0x0.	Wr 1's     =0x1E
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RWRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x2
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x3
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x4
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x5
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x6
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x7
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x8
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x9
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xA
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xB
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xC
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xD
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xE
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0xF
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x0	Wr 1's Comp=0x1E
Actual Rd=0x0.	Wr 1's     =0x1E
Actual Rd=0x0.	Data_Select - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.


INI path = /home/sd/cv/PCIeCV-5.0.195.0/linux/hwa/amd64/cv5/ini/1_16_PMSCR.ini
WR: Power Management Control/Status Reg=0x4800
D0 transition was achieved in under 25 msec(s).

WR: Power Management Control/Status Reg=0x4803
D0 -> D3 transition was achieved in under 25 msec(s).

WR: Power Management Control/Status Reg=0x4800
D3 -> D0 transition was achieved in under 25 msec(s).

RD[Power Management Control / Status Reg @ 0x4]=0x8; read
WR[Power Management Control / Status Reg @ 0x4]=0x108; invert field and write
RD[Power Management Control / Status Reg @ 0x4]=0x108; same or different?
Field is RW
PME_En attribute(s) modified from ini default;  PME_En is RW; Test=RW
------------------------------------------
WR[PMSCR:Data Select Reg]=0


[Power Management Control/Status Register : PowerState] 
Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x0.
------------------------------------------
WR[PMSCR:Data Select Reg]=1


[Power Management Control/Status Register : PowerState] 
Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x200.
------------------------------------------
WR[PMSCR:Data Select Reg]=2


[Power Management Control/Status Register : PowerState] 
Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x400.
------------------------------------------
WR[PMSCR:Data Select Reg]=4


[Power Management Control/Status Register : PowerState] 
Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x800.
------------------------------------------
WR[PMSCR:Data Select Reg]=8


[Power Management Control/Status Register : PowerState] 
Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x1000.
------------------------------------------
WR[PMSCR:Data Select Reg]=5


[Power Management Control/Status Register : PowerState] 
Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0xA00.
------------------------------------------
WR[PMSCR:Data Select Reg]=10


[Power Management Control/Status Register : PowerState] 
Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x1400.
------------------------------------------
WR[PMSCR:Data Select Reg]=15


[Power Management Control/Status Register : PowerState] 
Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.

Default: Expected=0x3, Dly=200ms, Actual=0x3 using Type=RWS	
 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x3
 Dly=200ms. 
Actual Rd=0x3.	Initl  Rd=0x0	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	Wr=0x0
 Dly=200ms. 
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : RsvdP_2] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC
Actual Rd=0x0.	Wr 1's     =0xC
Actual Rd=0x0.	

[Power Management Control/Status Register : No_Soft_Reset] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Actual Rd=0x1.	Wr 1's     =0x8
Actual Rd=0x1.	

[Power Management Control/Status Register : RsvdP_7-4] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_En] 
 RW 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.

 RW 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Power Management Control/Status Register : Data_Scale] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x6008
Actual Rd=0x0.	Wr 1's     =0x6008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x60
Actual Rd=0x0.	Wr 1's     =0x60
Actual Rd=0x0.	

[Power Management Control/Status Register : PME_Status] 
 RW1C 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	
 RW1C 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	
 RW1C 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : RsvdP_21-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F0008
Actual Rd=0x0.	Wr 1's     =0x3F0008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F00
Actual Rd=0x0.	Wr 1's     =0x3F00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3F
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400008
Actual Rd=0x0.	Wr 1's     =0x400008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000
Actual Rd=0x0.	Wr 1's     =0x4000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x40
Actual Rd=0x0.	Wr 1's     =0x40
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_22 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Undefined_23 (Non-PCIE-PCI BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800008
Actual Rd=0x0.	Wr 1's     =0x800008
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Power Management Control/Status Register : Undefined_23 (PCIE-PCI BRs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Power Management Control/Status Register : Data] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF000008
Actual Rd=0x0.	Wr 1's     =0xFF000008
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF00
Actual Rd=0x0.	Wr 1's     =0xFF00
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFF
Actual Rd=0x0.	Wr 1's     =0xFF
Actual Rd=0x0.	
PMC=04803	 Data=0x0	 PMCSR_BS=0x0	 PMCSR=0x1E00.

Elapsed time: 19 secs.

     Stopping Test: TD_1_16 PCI Power Management Cap Struct
     Number of: Fails (0); Aborts (0); Warnings (0); Alerts (0); Errors (0)

Passed:    SBR  32.0 GT/s  TD_1_16 PCI Power Management Cap Struct
Passed:    LDE  32.0 GT/s  TD_1_16 PCI Power Management Cap Struct
Passed:    NOT  32.0 GT/s  TD_1_16 PCI Power Management Cap Struct
           Cumulative Test Summary
       Number of Tests SKIPPED:       0
       Number of Tests PASSED:        3
       Number of Tests FAILED:        0
 Total Number of Tests RUN:           3

Elapsed time: 19:30
Test(s) completed at 2025/03/12 20:53:05
End of PCIECV Testing.
Total Log Summary [ Fails (0); Aborts (0); Warnings (0); Alerts (0); Errors (0) ]
