# TUM-GERMAN-ERA-Projekt-Logarithmierer-VHDL-2016

Am 25.07.2016 schloss ich mit meiner Gruppe erfolgreich das Rechnerarchitektur Projekt mit einer finalen Abschlusspräsentation, die sehr gut Bewertet wurde.
Wir entschlossen uns unsere Arbeit im VHDL Teil auf Github zuveröffentlichen um späteren Gruppen eine Hilfestellung zu geben.

