Timing Analyzer report for FinalYearProject
Mon May 25 23:13:53 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; FinalYearProject                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 154.92 MHz ; 154.92 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -5.455 ; -445.637           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -141.000                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -5.455 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.391      ;
; -5.449 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.385      ;
; -5.420 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.353      ;
; -5.414 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.347      ;
; -5.407 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.340      ;
; -5.401 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.334      ;
; -5.378 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.311      ;
; -5.372 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.305      ;
; -5.339 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.275      ;
; -5.336 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 6.623      ;
; -5.335 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.903      ;
; -5.333 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.269      ;
; -5.332 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.265      ;
; -5.326 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.259      ;
; -5.311 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.879      ;
; -5.306 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.239      ;
; -5.304 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.237      ;
; -5.301 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.234      ;
; -5.301 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.585      ;
; -5.300 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.233      ;
; -5.298 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.231      ;
; -5.295 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.228      ;
; -5.291 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.224      ;
; -5.288 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.572      ;
; -5.285 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.218      ;
; -5.262 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.195      ;
; -5.259 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.543      ;
; -5.256 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.189      ;
; -5.248 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.181      ;
; -5.244 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.180      ;
; -5.242 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.178      ;
; -5.242 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.175      ;
; -5.238 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.174      ;
; -5.238 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.174      ;
; -5.237 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.173      ;
; -5.236 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.172      ;
; -5.232 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.168      ;
; -5.231 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.167      ;
; -5.223 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.159      ;
; -5.223 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.159      ;
; -5.220 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 6.507      ;
; -5.219 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.787      ;
; -5.217 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.153      ;
; -5.217 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.153      ;
; -5.216 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.149      ;
; -5.214 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 6.501      ;
; -5.213 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.497      ;
; -5.210 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.143      ;
; -5.195 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.763      ;
; -5.192 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 6.111      ;
; -5.190 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.123      ;
; -5.188 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.121      ;
; -5.187 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.471      ;
; -5.186 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.119      ;
; -5.185 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.118      ;
; -5.185 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.469      ;
; -5.184 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.117      ;
; -5.182 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.466      ;
; -5.182 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.115      ;
; -5.179 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.112      ;
; -5.179 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.463      ;
; -5.177 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.110      ;
; -5.175 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.108      ;
; -5.172 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.105      ;
; -5.172 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.456      ;
; -5.169 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.102      ;
; -5.166 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.450      ;
; -5.158 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.091      ;
; -5.156 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.092      ;
; -5.150 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.086      ;
; -5.146 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.079      ;
; -5.143 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.427      ;
; -5.141 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.074      ;
; -5.140 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.073      ;
; -5.137 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.421      ;
; -5.135 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.068      ;
; -5.132 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.065      ;
; -5.129 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 6.413      ;
; -5.128 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.064      ;
; -5.127 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.060      ;
; -5.127 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.060      ;
; -5.126 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.062      ;
; -5.126 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.059      ;
; -5.125 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 6.412      ;
; -5.123 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 6.410      ;
; -5.122 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.058      ;
; -5.122 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.058      ;
; -5.121 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.057      ;
; -5.120 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.056      ;
; -5.119 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 6.406      ;
; -5.118 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 6.405      ;
; -5.116 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.052      ;
; -5.115 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.051      ;
; -5.107 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.043      ;
; -5.107 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.043      ;
; -5.104 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 6.391      ;
; -5.103 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.427     ; 5.671      ;
; -5.101 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.037      ;
; -5.101 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 6.037      ;
; -5.100 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 6.033      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; WriteData~reg0                    ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; \Output_Controller:State_Count[0] ; \Output_Controller:State_Count[0] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; \Output_Controller:State_Count[1] ; \Output_Controller:State_Count[1] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.374 ; \Output_Controller:InReg[7]       ; DataOut[7]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; \Output_Controller:InReg[6]       ; DataOut[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.594      ;
; 0.376 ; \Output_Controller:InReg[5]       ; DataOut[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.594      ;
; 0.496 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.080      ;
; 0.557 ; \State_Controller:Clock_Count[31] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.790      ;
; 0.569 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[14] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; \Output_Controller:Data_V[1]      ; Address_V[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[9]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.793      ;
; 0.588 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.807      ;
; 0.589 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.808      ;
; 0.595 ; \Output_Controller:Data_V[9]      ; Address_V[9]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.813      ;
; 0.606 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.190      ;
; 0.608 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.192      ;
; 0.610 ; \Output_Controller:Data_V[8]      ; Address_V[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.828      ;
; 0.612 ; \Output_Controller:Data_V[3]      ; Address_V[3]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.830      ;
; 0.617 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.201      ;
; 0.619 ; \Output_Controller:Data_V[7]      ; Address_V[7]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.837      ;
; 0.621 ; \Output_Controller:Data_V[5]      ; Address_V[5]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.839      ;
; 0.621 ; \Output_Controller:Data_V[6]      ; Address_V[6]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.839      ;
; 0.621 ; \Output_Controller:Data_V[2]      ; Address_V[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.839      ;
; 0.623 ; \Output_Controller:Data_V[0]      ; Address_V[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.841      ;
; 0.627 ; \Output_Controller:State_Count[0] ; \Output_Controller:State_Count[2] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.845      ;
; 0.635 ; \Output_Controller:Data_V[4]      ; Address_V[4]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.853      ;
; 0.651 ; \Output_Controller:State_Count[1] ; \Output_Controller:State_Count[2] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.869      ;
; 0.680 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.913      ;
; 0.687 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.920      ;
; 0.691 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.910      ;
; 0.693 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.912      ;
; 0.693 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.912      ;
; 0.706 ; \State_Controller:Clock_Count[4]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.925      ;
; 0.707 ; \Output_Controller:Data_H[6]      ; Address_H[6]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.925      ;
; 0.707 ; \Output_Controller:Data_H[1]      ; Address_H[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.925      ;
; 0.707 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.926      ;
; 0.709 ; \Output_Controller:Data_H[5]      ; Address_H[5]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.927      ;
; 0.713 ; \State_Controller:Clock_Count[7]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.932      ;
; 0.715 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.299      ;
; 0.716 ; \State_Controller:Clock_Count[2]  ; \State_Controller:Clock_Count[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.935      ;
; 0.722 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.306      ;
; 0.727 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.311      ;
; 0.729 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.313      ;
; 0.743 ; \Output_Controller:Data_H[8]      ; Address_H[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.961      ;
; 0.744 ; \Output_Controller:Data_H[2]      ; Address_H[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.962      ;
; 0.746 ; \Output_Controller:Data_H[4]      ; Address_H[4]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.964      ;
; 0.748 ; \Output_Controller:Data_H[3]      ; Address_H[3]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.966      ;
; 0.799 ; \State_Controller:Clock_Count[2]  ; State.Dummy                       ; CLK          ; CLK         ; 0.000        ; 0.464      ; 1.420      ;
; 0.825 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.409      ;
; 0.827 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.411      ;
; 0.830 ; \State_Controller:Clock_Count[2]  ; State.Alternate                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.049      ;
; 0.832 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.416      ;
; 0.834 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.418      ;
; 0.843 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.062      ;
; 0.844 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.065      ;
; 0.858 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.082      ;
; 0.876 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.095      ;
; 0.877 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.096      ;
; 0.878 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.097      ;
; 0.879 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.098      ;
; 0.879 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.098      ;
; 0.891 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.110      ;
; 0.902 ; \State_Controller:Clock_Count[3]  ; State.Data                        ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.488      ;
; 0.909 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.128      ;
; 0.919 ; \Output_Controller:State_Count[1] ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.137      ;
; 0.929 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.513      ;
; 0.936 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.520      ;
; 0.937 ; \Output_Controller:State_Count[2] ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.155      ;
; 0.943 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.527      ;
; 0.944 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.163      ;
; 0.949 ; \State_Controller:Clock_Count[0]  ; \State_Controller:Clock_Count[0]  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.182      ;
; 0.951 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.173      ;
; 0.953 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.175      ;
; 0.953 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.172      ;
; 0.954 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[14] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.174      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.61 MHz ; 174.61 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.727 ; -383.434          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.313 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -141.000                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.727 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.670      ;
; -4.725 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.665      ;
; -4.723 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.666      ;
; -4.711 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.651      ;
; -4.706 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.646      ;
; -4.697 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.637      ;
; -4.689 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.629      ;
; -4.688 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 5.300      ;
; -4.666 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.606      ;
; -4.638 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.578      ;
; -4.636 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.576      ;
; -4.633 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.573      ;
; -4.627 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.570      ;
; -4.625 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.565      ;
; -4.623 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.566      ;
; -4.619 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.559      ;
; -4.612 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.263      ; 5.870      ;
; -4.611 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.551      ;
; -4.606 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.546      ;
; -4.603 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 5.215      ;
; -4.600 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.540      ;
; -4.597 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.537      ;
; -4.594 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.534      ;
; -4.591 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.846      ;
; -4.589 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.529      ;
; -4.588 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 5.200      ;
; -4.583 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.523      ;
; -4.582 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.837      ;
; -4.566 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.506      ;
; -4.551 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.806      ;
; -4.550 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.493      ;
; -4.544 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.484      ;
; -4.543 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.483      ;
; -4.538 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.478      ;
; -4.538 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.478      ;
; -4.537 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.480      ;
; -4.537 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.480      ;
; -4.537 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.480      ;
; -4.536 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.476      ;
; -4.535 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.478      ;
; -4.533 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.473      ;
; -4.532 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.475      ;
; -4.532 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.475      ;
; -4.530 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.473      ;
; -4.527 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.470      ;
; -4.525 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.465      ;
; -4.523 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.466      ;
; -4.521 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.464      ;
; -4.519 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.459      ;
; -4.513 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.456      ;
; -4.512 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.263      ; 5.770      ;
; -4.511 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.451      ;
; -4.510 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.765      ;
; -4.508 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.263      ; 5.766      ;
; -4.506 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.446      ;
; -4.504 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.759      ;
; -4.503 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 5.115      ;
; -4.500 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.440      ;
; -4.497 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.437      ;
; -4.496 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.751      ;
; -4.494 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.434      ;
; -4.494 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.434      ;
; -4.491 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.746      ;
; -4.489 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.429      ;
; -4.488 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.415      ;
; -4.488 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.383     ; 5.100      ;
; -4.485 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.740      ;
; -4.483 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.423      ;
; -4.482 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.737      ;
; -4.479 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.734      ;
; -4.474 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.414      ;
; -4.474 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.729      ;
; -4.473 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.400      ;
; -4.471 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.411      ;
; -4.471 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.414      ;
; -4.466 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.406      ;
; -4.466 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.406      ;
; -4.460 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.403      ;
; -4.454 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.394      ;
; -4.451 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.706      ;
; -4.450 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.393      ;
; -4.447 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.387      ;
; -4.444 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.384      ;
; -4.443 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.383      ;
; -4.438 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.378      ;
; -4.438 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.378      ;
; -4.437 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.380      ;
; -4.437 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.380      ;
; -4.437 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.380      ;
; -4.436 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.376      ;
; -4.435 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.378      ;
; -4.433 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.373      ;
; -4.433 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.373      ;
; -4.432 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.375      ;
; -4.432 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.375      ;
; -4.430 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.373      ;
; -4.428 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.683      ;
; -4.427 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.370      ;
; -4.425 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.365      ;
; -4.423 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.678      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; WriteData~reg0                    ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; \Output_Controller:State_Count[0] ; \Output_Controller:State_Count[0] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; \Output_Controller:State_Count[1] ; \Output_Controller:State_Count[1] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.340 ; \Output_Controller:InReg[7]       ; DataOut[7]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; \Output_Controller:InReg[6]       ; DataOut[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; \Output_Controller:InReg[5]       ; DataOut[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.539      ;
; 0.441 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 0.968      ;
; 0.500 ; \State_Controller:Clock_Count[31] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.712      ;
; 0.512 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[14] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; \Output_Controller:Data_V[1]      ; Address_V[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.713      ;
; 0.517 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.715      ;
; 0.529 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.727      ;
; 0.530 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.057      ;
; 0.530 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.728      ;
; 0.537 ; \Output_Controller:Data_V[9]      ; Address_V[9]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.735      ;
; 0.537 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.064      ;
; 0.545 ; \Output_Controller:Data_V[8]      ; Address_V[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.744      ;
; 0.550 ; \Output_Controller:Data_V[3]      ; Address_V[3]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.748      ;
; 0.554 ; \Output_Controller:Data_V[7]      ; Address_V[7]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.753      ;
; 0.556 ; \Output_Controller:Data_V[6]      ; Address_V[6]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.755      ;
; 0.556 ; \Output_Controller:Data_V[2]      ; Address_V[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.755      ;
; 0.557 ; \Output_Controller:Data_V[5]      ; Address_V[5]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.756      ;
; 0.559 ; \Output_Controller:Data_V[0]      ; Address_V[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.758      ;
; 0.561 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.088      ;
; 0.567 ; \Output_Controller:State_Count[0] ; \Output_Controller:State_Count[2] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.765      ;
; 0.582 ; \Output_Controller:Data_V[4]      ; Address_V[4]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.780      ;
; 0.596 ; \Output_Controller:State_Count[1] ; \Output_Controller:State_Count[2] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.794      ;
; 0.624 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.836      ;
; 0.624 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.836      ;
; 0.629 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.827      ;
; 0.631 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.830      ;
; 0.634 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.833      ;
; 0.637 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.164      ;
; 0.643 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.170      ;
; 0.644 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.171      ;
; 0.645 ; \Output_Controller:Data_H[6]      ; Address_H[6]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.844      ;
; 0.645 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.844      ;
; 0.646 ; \Output_Controller:Data_H[1]      ; Address_H[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.845      ;
; 0.648 ; \Output_Controller:Data_H[5]      ; Address_H[5]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.847      ;
; 0.648 ; \State_Controller:Clock_Count[4]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.846      ;
; 0.652 ; \State_Controller:Clock_Count[7]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.850      ;
; 0.656 ; \State_Controller:Clock_Count[2]  ; \State_Controller:Clock_Count[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.854      ;
; 0.657 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.184      ;
; 0.680 ; \Output_Controller:Data_H[8]      ; Address_H[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.879      ;
; 0.682 ; \Output_Controller:Data_H[2]      ; Address_H[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.881      ;
; 0.684 ; \Output_Controller:Data_H[4]      ; Address_H[4]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.883      ;
; 0.685 ; \Output_Controller:Data_H[3]      ; Address_H[3]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.884      ;
; 0.717 ; \State_Controller:Clock_Count[2]  ; State.Dummy                       ; CLK          ; CLK         ; 0.000        ; 0.416      ; 1.277      ;
; 0.726 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.253      ;
; 0.731 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.258      ;
; 0.733 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.260      ;
; 0.739 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.266      ;
; 0.756 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.956      ;
; 0.758 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.957      ;
; 0.758 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; \State_Controller:Clock_Count[2]  ; State.Alternate                   ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.962      ;
; 0.766 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.964      ;
; 0.768 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.967      ;
; 0.770 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.969      ;
; 0.773 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.971      ;
; 0.778 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.976      ;
; 0.779 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.977      ;
; 0.785 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.983      ;
; 0.786 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.984      ;
; 0.808 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.007      ;
; 0.815 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.342      ;
; 0.818 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.017      ;
; 0.822 ; \Output_Controller:State_Count[1] ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.020      ;
; 0.824 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.351      ;
; 0.831 ; \State_Controller:Clock_Count[3]  ; State.Data                        ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.358      ;
; 0.837 ; \Output_Controller:State_Count[2] ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.035      ;
; 0.838 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.036      ;
; 0.839 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.366      ;
; 0.844 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.045      ;
; 0.845 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.045      ;
; 0.847 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.046      ;
; 0.848 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[14] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; \State_Controller:Clock_Count[0]  ; \State_Controller:Clock_Count[0]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.061      ;
; 0.849 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.047      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.630 ; -193.388          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -149.031                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.630 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.583      ;
; -2.626 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.579      ;
; -2.615 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.565      ;
; -2.611 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.561      ;
; -2.611 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.561      ;
; -2.607 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.557      ;
; -2.594 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.544      ;
; -2.590 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.540      ;
; -2.585 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 3.338      ;
; -2.581 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 3.334      ;
; -2.579 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.529      ;
; -2.575 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.525      ;
; -2.572 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.715      ;
; -2.562 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.515      ;
; -2.558 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.511      ;
; -2.557 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.697      ;
; -2.553 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.503      ;
; -2.553 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.693      ;
; -2.551 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.501      ;
; -2.549 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.499      ;
; -2.547 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.497      ;
; -2.547 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.497      ;
; -2.543 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.493      ;
; -2.543 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.493      ;
; -2.539 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.489      ;
; -2.536 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.676      ;
; -2.527 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.470      ;
; -2.526 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.476      ;
; -2.524 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.474      ;
; -2.522 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.472      ;
; -2.521 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.474      ;
; -2.521 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.661      ;
; -2.520 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.473      ;
; -2.520 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.470      ;
; -2.519 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.472      ;
; -2.517 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.470      ;
; -2.517 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 3.270      ;
; -2.516 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.469      ;
; -2.516 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.469      ;
; -2.515 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.468      ;
; -2.513 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 3.266      ;
; -2.512 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.465      ;
; -2.511 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.461      ;
; -2.511 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.464      ;
; -2.508 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.651      ;
; -2.507 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.457      ;
; -2.507 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.460      ;
; -2.504 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.647      ;
; -2.499 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.449      ;
; -2.497 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.447      ;
; -2.495 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.445      ;
; -2.495 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.635      ;
; -2.494 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.447      ;
; -2.493 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.443      ;
; -2.493 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.633      ;
; -2.493 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.633      ;
; -2.490 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.443      ;
; -2.489 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.629      ;
; -2.489 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.629      ;
; -2.485 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.435      ;
; -2.485 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.625      ;
; -2.483 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.433      ;
; -2.481 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.431      ;
; -2.479 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.429      ;
; -2.479 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.429      ;
; -2.475 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.425      ;
; -2.475 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.425      ;
; -2.473 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.426      ;
; -2.472 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.612      ;
; -2.471 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.421      ;
; -2.470 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.420      ;
; -2.469 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.422      ;
; -2.468 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.608      ;
; -2.466 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.416      ;
; -2.466 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.606      ;
; -2.463 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.606      ;
; -2.463 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.406      ;
; -2.462 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.605      ;
; -2.461 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.604      ;
; -2.459 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.402      ;
; -2.458 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.601      ;
; -2.458 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.408      ;
; -2.457 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.407      ;
; -2.457 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.597      ;
; -2.456 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.406      ;
; -2.454 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.404      ;
; -2.453 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.403      ;
; -2.453 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.406      ;
; -2.453 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.593      ;
; -2.453 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.596      ;
; -2.452 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.405      ;
; -2.452 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.402      ;
; -2.451 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.404      ;
; -2.449 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.402      ;
; -2.449 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 3.202      ;
; -2.448 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.401      ;
; -2.448 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.401      ;
; -2.447 ; \State_Controller:Clock_Count[13] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.400      ;
; -2.445 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 3.198      ;
; -2.444 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.397      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; WriteData~reg0                    ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; \Output_Controller:State_Count[0] ; \Output_Controller:State_Count[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; \Output_Controller:State_Count[1] ; \Output_Controller:State_Count[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; \Output_Controller:InReg[7]       ; DataOut[7]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; \Output_Controller:InReg[6]       ; DataOut[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; \Output_Controller:InReg[5]       ; DataOut[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.269 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.587      ;
; 0.297 ; \State_Controller:Clock_Count[31] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.304 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[14] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; \Output_Controller:Data_V[1]      ; Address_V[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.317 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.437      ;
; 0.319 ; \Output_Controller:Data_V[9]      ; Address_V[9]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.439      ;
; 0.324 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.642      ;
; 0.327 ; \Output_Controller:Data_V[8]      ; Address_V[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.447      ;
; 0.327 ; \Output_Controller:Data_V[3]      ; Address_V[3]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.447      ;
; 0.331 ; \Output_Controller:Data_V[4]      ; Address_V[4]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.650      ;
; 0.333 ; \Output_Controller:Data_V[6]      ; Address_V[6]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.453      ;
; 0.333 ; \Output_Controller:Data_V[7]      ; Address_V[7]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.453      ;
; 0.333 ; \Output_Controller:Data_V[2]      ; Address_V[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.453      ;
; 0.334 ; \Output_Controller:Data_V[5]      ; Address_V[5]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; \Output_Controller:Data_V[0]      ; Address_V[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.455      ;
; 0.335 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.653      ;
; 0.340 ; \Output_Controller:State_Count[0] ; \Output_Controller:State_Count[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.460      ;
; 0.341 ; \Output_Controller:State_Count[1] ; \Output_Controller:State_Count[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.461      ;
; 0.358 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.486      ;
; 0.361 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.489      ;
; 0.364 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[26] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.485      ;
; 0.365 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[22] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.486      ;
; 0.366 ; \State_Controller:Clock_Count[15] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.486      ;
; 0.372 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.493      ;
; 0.373 ; \Output_Controller:Data_H[1]      ; Address_H[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.493      ;
; 0.373 ; \State_Controller:Clock_Count[4]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; \Output_Controller:Data_H[6]      ; Address_H[6]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; \Output_Controller:Data_H[5]      ; Address_H[5]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.494      ;
; 0.377 ; \State_Controller:Clock_Count[7]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.497      ;
; 0.379 ; \State_Controller:Clock_Count[2]  ; \State_Controller:Clock_Count[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.499      ;
; 0.382 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.700      ;
; 0.387 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.705      ;
; 0.389 ; \Output_Controller:Data_H[8]      ; Address_H[8]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.509      ;
; 0.389 ; \Output_Controller:Data_H[2]      ; Address_H[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.509      ;
; 0.390 ; \State_Controller:Clock_Count[28] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.708      ;
; 0.391 ; \Output_Controller:Data_H[4]      ; Address_H[4]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.511      ;
; 0.393 ; \Output_Controller:Data_H[3]      ; Address_H[3]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.513      ;
; 0.402 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.720      ;
; 0.440 ; \State_Controller:Clock_Count[2]  ; State.Alternate                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.560      ;
; 0.442 ; \State_Controller:Clock_Count[2]  ; State.Dummy                       ; CLK          ; CLK         ; 0.000        ; 0.251      ; 0.777      ;
; 0.445 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.763      ;
; 0.448 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.766      ;
; 0.453 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[17] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; \State_Controller:Clock_Count[20] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; \State_Controller:Clock_Count[18] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[15] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; \State_Controller:Clock_Count[12] ; \State_Controller:Clock_Count[13] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; \State_Controller:Clock_Count[10] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.463 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[20] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; \State_Controller:Clock_Count[27] ; \State_Controller:Clock_Count[28] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.783      ;
; 0.466 ; \State_Controller:Clock_Count[21] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; \State_Controller:Clock_Count[19] ; \State_Controller:Clock_Count[21] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; \State_Controller:Clock_Count[17] ; \State_Controller:Clock_Count[19] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; \State_Controller:Clock_Count[24] ; \State_Controller:Clock_Count[24] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[25] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; \State_Controller:Clock_Count[23] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.786      ;
; 0.468 ; \State_Controller:Clock_Count[9]  ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.472 ; \State_Controller:Clock_Count[3]  ; State.Data                        ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.791      ;
; 0.475 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.595      ;
; 0.475 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.595      ;
; 0.478 ; \State_Controller:Clock_Count[3]  ; \State_Controller:Clock_Count[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.598      ;
; 0.478 ; \State_Controller:Clock_Count[5]  ; \State_Controller:Clock_Count[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.598      ;
; 0.479 ; \State_Controller:Clock_Count[11] ; \State_Controller:Clock_Count[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.599      ;
; 0.495 ; \State_Controller:Clock_Count[8]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.615      ;
; 0.498 ; \Output_Controller:State_Count[1] ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.618      ;
; 0.502 ; \Output_Controller:State_Count[0] ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.622      ;
; 0.510 ; \State_Controller:Clock_Count[0]  ; \State_Controller:Clock_Count[0]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.638      ;
; 0.510 ; \State_Controller:Clock_Count[30] ; \State_Controller:Clock_Count[31] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.638      ;
; 0.510 ; \Output_Controller:State_Count[2] ; WriteData~reg0                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.630      ;
; 0.513 ; \State_Controller:Clock_Count[26] ; \State_Controller:Clock_Count[27] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; \State_Controller:Clock_Count[14] ; \State_Controller:Clock_Count[16] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.637      ;
; 0.514 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[23] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; \State_Controller:Clock_Count[22] ; \State_Controller:Clock_Count[29] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.833      ;
; 0.516 ; \State_Controller:Clock_Count[29] ; \State_Controller:Clock_Count[30] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.644      ;
; 0.516 ; \State_Controller:Clock_Count[16] ; \State_Controller:Clock_Count[18] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; \State_Controller:Clock_Count[6]  ; \State_Controller:Clock_Count[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.636      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 4
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.190 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.455   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -5.455   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -445.637 ; 0.0   ; 0.0      ; 0.0     ; -149.031            ;
;  CLK             ; -445.637 ; 0.000 ; N/A      ; N/A     ; -149.031            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DataOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_H[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address_V[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WriteData     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; IO[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IO[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CS_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_H[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; Address_V[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Address_V[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; WriteData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Address_H[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Address_H[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Address_H[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Address_H[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Address_H[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; Address_V[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Address_V[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; WriteData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Address_H[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Address_H[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Address_H[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Address_H[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Address_H[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_H[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Address_V[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address_V[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Address_V[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; WriteData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 82202    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 82202    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; CS_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; Address_H[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WriteData    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; CS_n       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IO[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; Address_H[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_H[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[8] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address_V[9] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WriteData    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon May 25 23:13:50 2020
Info: Command: quartus_sta FinalYearProject -c FinalYearProject
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FinalYearProject.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.455            -445.637 CLK 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -141.000 CLK 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.727
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.727            -383.434 CLK 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -141.000 CLK 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.630
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.630            -193.388 CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -149.031 CLK 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 4
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.190 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4762 megabytes
    Info: Processing ended: Mon May 25 23:13:53 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


