TimeQuest Timing Analyzer report for mp0
Mon Sep  4 14:37:57 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Legal Notice
  3. TimeQuest Timing Analyzer Summary
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Slow 1100mV 85C Model Fmax Summary
  8. Timing Closure Recommendations
  9. Slow 1100mV 85C Model Setup Summary
 10. Slow 1100mV 85C Model Hold Summary
 11. Slow 1100mV 85C Model Recovery Summary
 12. Slow 1100mV 85C Model Removal Summary
 13. Slow 1100mV 85C Model Minimum Pulse Width Summary
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1100mV 85C Model Metastability Report
 19. Slow 1100mV 0C Model Fmax Summary
 20. Slow 1100mV 0C Model Setup Summary
 21. Slow 1100mV 0C Model Hold Summary
 22. Slow 1100mV 0C Model Recovery Summary
 23. Slow 1100mV 0C Model Removal Summary
 24. Slow 1100mV 0C Model Minimum Pulse Width Summary
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1100mV 0C Model Metastability Report
 30. Fast 1100mV 0C Model Setup Summary
 31. Fast 1100mV 0C Model Hold Summary
 32. Fast 1100mV 0C Model Recovery Summary
 33. Fast 1100mV 0C Model Removal Summary
 34. Fast 1100mV 0C Model Minimum Pulse Width Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast 1100mV 0C Model Metastability Report
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Slow Corner Signal Integrity Metrics
 48. Fast Corner Signal Integrity Metrics
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ; < 0.1%      ;
;     Processors 4-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Mon Sep  4 14:36:30 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 117.84 MHz ; 117.84 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.514 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.303 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.624 ; 3.450 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.201 ; 3.027 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.624 ; 3.450 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.359 ; 3.193 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.984 ; 2.830 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.657 ; 2.512 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.095 ; 2.989 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.187 ; 3.025 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.809 ; 2.670 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.082 ; 2.921 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.661 ; 2.523 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.835 ; 2.701 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.135 ; 2.982 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.489 ; 3.293 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.138 ; 2.974 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.112 ; 2.993 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.872 ; 2.698 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.935 ; 2.782 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.143 ; -1.989 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.645 ; -2.447 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -3.046 ; -2.849 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.812 ; -2.638 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.434 ; -2.256 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.143 ; -1.989 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.560 ; -2.443 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.629 ; -2.443 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.290 ; -2.142 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.544 ; -2.375 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.146 ; -2.000 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.315 ; -2.172 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.576 ; -2.398 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.917 ; -2.700 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.602 ; -2.431 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.577 ; -2.448 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.349 ; -2.169 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.137 ; -2.019 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 8.278 ; 8.094 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.692 ; 5.670 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.033 ; 6.024 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.865 ; 5.868 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.396 ; 6.390 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 7.018 ; 6.985 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.304 ; 6.232 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.955 ; 5.907 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.236 ; 6.232 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.978 ; 5.926 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.220 ; 6.199 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.232 ; 6.160 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.876 ; 6.752 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 8.278 ; 8.094 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.236 ; 6.154 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.420 ; 6.417 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.980 ; 5.939 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.661 ; 6.681 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 8.466 ; 8.271 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.943 ; 5.923 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.988 ; 6.024 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.967 ; 5.948 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.623 ; 5.610 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.570 ; 6.498 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.936 ; 6.794 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 8.466 ; 8.271 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.605 ; 5.591 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.276 ; 6.299 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.770 ; 5.751 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.781 ; 5.815 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.250 ; 6.178 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.589 ; 5.575 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.274 ; 6.226 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.013 ; 6.032 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.798 ; 5.756 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.593 ; 5.550 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.426 ; 5.402 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.426 ; 5.402 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.748 ; 5.737 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.589 ; 5.589 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.096 ; 6.088 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.666 ; 6.633 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.992 ; 5.921 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.656 ; 5.607 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.923 ; 5.916 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.679 ; 5.627 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.927 ; 5.903 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.920 ; 5.849 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.534 ; 6.413 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 7.882 ; 7.704 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.946 ; 5.864 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.120 ; 6.115 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.681 ; 5.639 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.195 ; 6.229 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.330 ; 5.313 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.646 ; 5.624 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.707 ; 5.739 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.688 ; 5.668 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.363 ; 5.347 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.244 ; 6.172 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.590 ; 6.452 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 8.062 ; 7.875 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.344 ; 5.329 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.983 ; 6.002 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.501 ; 5.481 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.510 ; 5.540 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.940 ; 5.868 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.330 ; 5.313 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.979 ; 5.931 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.732 ; 5.748 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.527 ; 5.484 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.331 ; 5.288 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 124.16 MHz ; 124.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.946 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.278 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.376 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.367 ; 3.185 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.967 ; 2.822 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.367 ; 3.185 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.160 ; 3.001 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.766 ; 2.639 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.478 ; 2.346 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.897 ; 2.797 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.949 ; 2.810 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.627 ; 2.502 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.868 ; 2.741 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.483 ; 2.359 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.651 ; 2.528 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.906 ; 2.777 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.234 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.927 ; 2.788 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.912 ; 2.810 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.679 ; 2.525 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.744 ; 2.587 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.039 ; -1.896 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.491 ; -2.321 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.871 ; -2.665 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.690 ; -2.522 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.295 ; -2.141 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.039 ; -1.896 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.439 ; -2.327 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.471 ; -2.306 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.184 ; -2.048 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.408 ; -2.270 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.044 ; -1.910 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.207 ; -2.073 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.427 ; -2.272 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.744 ; -2.544 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.470 ; -2.322 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.454 ; -2.341 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.234 ; -2.070 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.037 ; -1.902 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.848 ; 7.694 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.378 ; 5.372 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.714 ; 5.714 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.547 ; 5.563 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.042 ; 6.024 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.603 ; 6.537 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.959 ; 5.880 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.617 ; 5.562 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.897 ; 5.878 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.638 ; 5.597 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.894 ; 5.875 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.880 ; 5.814 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.478 ; 6.382 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 7.848 ; 7.694 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.864 ; 5.794 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.080 ; 6.070 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.643 ; 5.601 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.249 ; 6.286 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 8.034 ; 7.885 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.608 ; 5.575 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.682 ; 5.690 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.658 ; 5.635 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.334 ; 5.314 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.211 ; 6.127 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.555 ; 6.421 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 8.034 ; 7.885 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.316 ; 5.295 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.932 ; 5.945 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.455 ; 5.448 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.475 ; 5.509 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.898 ; 5.841 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.283 ; 5.282 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.947 ; 5.900 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.688 ; 5.718 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.492 ; 5.452 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.277 ; 5.248 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.136 ; 5.131 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.136 ; 5.131 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.455 ; 5.455 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.297 ; 5.313 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.770 ; 5.753 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.282 ; 6.219 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.673 ; 5.598 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.344 ; 5.292 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.610 ; 5.592 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.365 ; 5.326 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.626 ; 5.609 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.595 ; 5.533 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.165 ; 6.074 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 7.483 ; 7.337 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.602 ; 5.535 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.807 ; 5.797 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.370 ; 5.330 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.823 ; 5.874 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.048 ; 5.047 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.336 ; 5.306 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.425 ; 5.434 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.404 ; 5.382 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.096 ; 5.078 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.912 ; 5.831 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.237 ; 6.109 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 7.661 ; 7.520 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.079 ; 5.059 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.666 ; 5.678 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.211 ; 5.205 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.228 ; 5.261 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.615 ; 5.560 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.048 ; 5.047 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.677 ; 5.633 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.432 ; 5.461 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.245 ; 5.208 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.040 ; 5.013 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 3.870 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.336 ; 2.343 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.030 ; 2.027 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.336 ; 2.343 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.275 ; 2.294 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 1.884 ; 1.900 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.704 ; 1.698 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.071 ; 2.102 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.021 ; 2.011 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.841 ; 1.848 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.015 ; 2.032 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.719 ; 1.716 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 1.869 ; 1.873 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 1.985 ; 2.001 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.245 ; 2.232 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.053 ; 2.054 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.077 ; 2.108 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 1.863 ; 1.857 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 1.874 ; 1.871 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.408 ; -1.401 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.709 ; -1.693 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.000 ; -1.993 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.954 ; -1.971 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.566 ; -1.568 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.408 ; -1.401 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.758 ; -1.787 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.699 ; -1.676 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.540 ; -1.546 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.701 ; -1.717 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.422 ; -1.418 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.568 ; -1.570 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.660 ; -1.663 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.913 ; -1.887 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.765 ; -1.793 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.562 ; -1.555 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.429 ; -1.435 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.846 ; 5.932 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 3.956 ; 3.968 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.209 ; 4.249 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.107 ; 4.148 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.478 ; 4.528 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.847 ; 4.885 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.354 ; 4.356 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.122 ; 4.123 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.336 ; 4.361 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.142 ; 4.136 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.329 ; 4.375 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.312 ; 4.315 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.761 ; 4.756 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.846 ; 5.932 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.318 ; 4.307 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.503 ; 4.551 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.161 ; 4.162 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.667 ; 4.620 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.001 ; 6.110 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.125 ; 4.134 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.209 ; 4.224 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.202 ; 4.199 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 3.926 ; 3.937 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.538 ; 4.568 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.823 ; 4.810 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.001 ; 6.110 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 3.909 ; 3.917 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.390 ; 4.435 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.029 ; 4.048 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.056 ; 4.082 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.318 ; 4.292 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 3.905 ; 3.915 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.441 ; 4.427 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.222 ; 4.257 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.038 ; 4.035 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.873 ; 3.861 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.774 ; 3.785 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 3.774 ; 3.785 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.014 ; 4.051 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 3.917 ; 3.956 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.273 ; 4.319 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.607 ; 4.643 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.138 ; 4.140 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.917 ; 3.916 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.120 ; 4.142 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.937 ; 3.930 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.129 ; 4.171 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.099 ; 4.100 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.525 ; 4.520 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.574 ; 5.654 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.121 ; 4.109 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.297 ; 4.341 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.955 ; 3.954 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.359 ; 4.325 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.727 ; 3.736 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 3.921 ; 3.929 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.017 ; 4.029 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.011 ; 4.007 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 3.748 ; 3.757 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.314 ; 4.342 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.586 ; 4.572 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.722 ; 5.825 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 3.731 ; 3.738 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.189 ; 4.231 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 3.846 ; 3.862 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 3.870 ; 3.894 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.104 ; 4.078 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 3.727 ; 3.736 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.236 ; 4.222 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.030 ; 4.062 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 3.852 ; 3.848 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.695 ; 3.683 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.514 ; 0.181 ; N/A      ; N/A     ; 4.376               ;
;  clk             ; 1.514 ; 0.181 ; N/A      ; N/A     ; 4.376               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.624 ; 3.450 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.201 ; 3.027 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.624 ; 3.450 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.359 ; 3.193 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.984 ; 2.830 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.657 ; 2.512 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.095 ; 2.989 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.187 ; 3.025 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.809 ; 2.670 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.082 ; 2.921 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.661 ; 2.523 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.835 ; 2.701 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.135 ; 2.982 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.489 ; 3.293 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.138 ; 2.974 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.112 ; 2.993 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.872 ; 2.698 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.935 ; 2.782 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.408 ; -1.401 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.709 ; -1.693 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.000 ; -1.993 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.954 ; -1.971 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.566 ; -1.568 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.408 ; -1.401 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.758 ; -1.787 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.699 ; -1.676 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.540 ; -1.546 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.701 ; -1.717 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.422 ; -1.418 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.568 ; -1.570 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.660 ; -1.663 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.913 ; -1.887 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.765 ; -1.793 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.562 ; -1.555 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.429 ; -1.435 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 8.278 ; 8.094 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.692 ; 5.670 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.033 ; 6.024 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.865 ; 5.868 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.396 ; 6.390 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 7.018 ; 6.985 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.304 ; 6.232 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.955 ; 5.907 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.236 ; 6.232 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.978 ; 5.926 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.220 ; 6.199 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.232 ; 6.160 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.876 ; 6.752 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 8.278 ; 8.094 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.236 ; 6.154 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.420 ; 6.417 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.980 ; 5.939 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.661 ; 6.681 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 8.466 ; 8.271 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.943 ; 5.923 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.988 ; 6.024 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.967 ; 5.948 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.623 ; 5.610 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.570 ; 6.498 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.936 ; 6.794 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 8.466 ; 8.271 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.605 ; 5.591 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.276 ; 6.299 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.770 ; 5.751 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.781 ; 5.815 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.250 ; 6.178 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.589 ; 5.575 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.274 ; 6.226 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.013 ; 6.032 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.798 ; 5.756 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.593 ; 5.550 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.774 ; 3.785 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 3.774 ; 3.785 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.014 ; 4.051 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 3.917 ; 3.956 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.273 ; 4.319 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.607 ; 4.643 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.138 ; 4.140 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.917 ; 3.916 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.120 ; 4.142 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.937 ; 3.930 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.129 ; 4.171 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.099 ; 4.100 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.525 ; 4.520 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.574 ; 5.654 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.121 ; 4.109 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.297 ; 4.341 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.955 ; 3.954 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.359 ; 4.325 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.727 ; 3.736 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 3.921 ; 3.929 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.017 ; 4.029 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.011 ; 4.007 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 3.748 ; 3.757 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.314 ; 4.342 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.586 ; 4.572 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.722 ; 5.825 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 3.731 ; 3.738 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.189 ; 4.231 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 3.846 ; 3.862 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 3.870 ; 3.894 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.104 ; 4.078 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 3.727 ; 3.736 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.236 ; 4.222 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.030 ; 4.062 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 3.852 ; 3.848 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.695 ; 3.683 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 54608    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 54608    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Mon Sep  4 14:36:27 2017
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (293032): Detected changes in source files.
    Info (293027): Source file: /home/atsmith3/ece411/mp0/mp0.out.sdc has changed.
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.514
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.514               0.000 clk 
Info (332146): Worst-case hold slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (332146): Worst-case setup slack is 1.946
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.946               0.000 clk 
Info (332146): Worst-case hold slack is 0.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.278               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 3.870
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.870               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 474 megabytes
    Info: Processing ended: Mon Sep  4 14:36:31 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


