================================
Clock Cycle #: 1
--------------------------------
IF             : 0000 add R43 #9 #9
================================
Clock Cycle #: 2
--------------------------------
ID             : 0000 add R43 #9 #9
IF             : 0004 ld R13 #6364
================================
Clock Cycle #: 3
--------------------------------
IA             : 0000 add R43 #9 #9
ID             : 0004 ld R13 #6364
IF             : 0008 add R0 #182 #159
================================
Clock Cycle #: 4
--------------------------------
RR             : 0000 add R43 #9 #9
IA             : 0004 ld R13 #6364
ID             : 0008 add R0 #182 #159
IF             : 0012 div R49 #185 #133
================================
Clock Cycle #: 5
--------------------------------
ADD            : 0000 add R43 #9 #9
RR             : 0004 ld R13 #6364
IA             : 0008 add R0 #182 #159
ID             : 0012 div R49 #185 #133
IF             : 0016 div R33 #251 #85
================================
Clock Cycle #: 6
--------------------------------
MUL            : 0000 add R43 #9 #9
ADD            : 0004 ld R13 #6364
RR             : 0008 add R0 #182 #159
IA             : 0012 div R49 #185 #133
ID             : 0016 div R33 #251 #85
IF             : 0020 set R7 #250
================================
Clock Cycle #: 7
--------------------------------
DIV            : 0000 add R43 #9 #9
MUL            : 0004 ld R13 #6364
ADD            : 0008 add R0 #182 #159
RR             : 0012 div R49 #185 #133
IA             : 0016 div R33 #251 #85
ID             : 0020 set R7 #250
IF             : 0024 div R1 #95 #51
================================
Clock Cycle #: 8
--------------------------------
BR             : 0000 add R43 #9 #9
DIV            : 0004 ld R13 #6364
MUL            : 0008 add R0 #182 #159
ADD            : 0012 div R49 #185 #133
RR             : 0016 div R33 #251 #85
IA             : 0020 set R7 #250
ID             : 0024 div R1 #95 #51
IF             : 0028 div R55 #222 #187
================================
Clock Cycle #: 9
--------------------------------
Mem1           : 0000 add R43 #9 #9
BR             : 0004 ld R13 #6364
DIV            : 0008 add R0 #182 #159
MUL            : 0012 div R49 #185 #133
ADD            : 0016 div R33 #251 #85
RR             : 0020 set R7 #250
IA             : 0024 div R1 #95 #51
ID             : 0028 div R55 #222 #187
IF             : 0032 mul R44 #181 #60
================================
Clock Cycle #: 10
--------------------------------
Mem2           : 0000 add R43 #9 #9
Mem1           : 0004 ld R13 #6364
BR             : 0008 add R0 #182 #159
DIV            : 0012 div R49 #185 #133
MUL            : 0016 div R33 #251 #85
ADD            : 0020 set R7 #250
RR             : 0024 div R1 #95 #51
IA             : 0028 div R55 #222 #187
ID             : 0032 mul R44 #181 #60
IF             : 0036 set R47 #66
================================
Clock Cycle #: 11
--------------------------------
WB             : 0000 add R43 #9 #9
Mem2           : 0004 ld R13 #6364
Mem1           : 0008 add R0 #182 #159
BR             : 0012 div R49 #185 #133
DIV            : 0016 div R33 #251 #85
MUL            : 0020 set R7 #250
ADD            : 0024 div R1 #95 #51
RR             : 0028 div R55 #222 #187
IA             : 0032 mul R44 #181 #60
ID             : 0036 set R47 #66
================================
Clock Cycle #: 12
--------------------------------
WB             : 0004 ld R13 #6364
Mem2           : 0008 add R0 #182 #159
Mem1           : 0012 div R49 #185 #133
BR             : 0016 div R33 #251 #85
DIV            : 0020 set R7 #250
MUL            : 0024 div R1 #95 #51
ADD            : 0028 div R55 #222 #187
RR             : 0032 mul R44 #181 #60
IA             : 0036 set R47 #66
IF             : 0040 sub R17 #97 #205
================================
Clock Cycle #: 13
--------------------------------
WB             : 0008 add R0 #182 #159
Mem2           : 0012 div R49 #185 #133
Mem1           : 0016 div R33 #251 #85
BR             : 0020 set R7 #250
DIV            : 0024 div R1 #95 #51
MUL            : 0028 div R55 #222 #187
ADD            : 0032 mul R44 #181 #60
RR             : 0036 set R47 #66
ID             : 0040 sub R17 #97 #205
IF             : 0044 add R46 R13 #30
================================
Clock Cycle #: 14
--------------------------------
WB             : 0012 div R49 #185 #133
Mem2           : 0016 div R33 #251 #85
Mem1           : 0020 set R7 #250
BR             : 0024 div R1 #95 #51
DIV            : 0028 div R55 #222 #187
MUL            : 0032 mul R44 #181 #60
ADD            : 0036 set R47 #66
IA             : 0040 sub R17 #97 #205
ID             : 0044 add R46 R13 #30
IF             : 0048 mul R63 #213 #63
================================
Clock Cycle #: 15
--------------------------------
WB             : 0016 div R33 #251 #85
Mem2           : 0020 set R7 #250
Mem1           : 0024 div R1 #95 #51
BR             : 0028 div R55 #222 #187
DIV            : 0032 mul R44 #181 #60
MUL            : 0036 set R47 #66
RR             : 0040 sub R17 #97 #205
IA             : 0044 add R46 R13 #30
ID             : 0048 mul R63 #213 #63
IF             : 0052 add R21 #75 #66
================================
Clock Cycle #: 16
--------------------------------
WB             : 0020 set R7 #250
Mem2           : 0024 div R1 #95 #51
Mem1           : 0028 div R55 #222 #187
BR             : 0032 mul R44 #181 #60
DIV            : 0036 set R47 #66
ADD            : 0040 sub R17 #97 #205
RR             : 0044 add R46 R13 #30
IA             : 0048 mul R63 #213 #63
ID             : 0052 add R21 #75 #66
IF             : 0056 sub R6 #111 #45
================================
Clock Cycle #: 17
--------------------------------
WB             : 0024 div R1 #95 #51
Mem2           : 0028 div R55 #222 #187
Mem1           : 0032 mul R44 #181 #60
BR             : 0036 set R47 #66
MUL            : 0040 sub R17 #97 #205
ADD            : 0044 add R46 R13 #30
RR             : 0048 mul R63 #213 #63
IA             : 0052 add R21 #75 #66
ID             : 0056 sub R6 #111 #45
IF             : 0060 sub R81 #130 #4
================================
Clock Cycle #: 18
--------------------------------
WB             : 0028 div R55 #222 #187
Mem2           : 0032 mul R44 #181 #60
Mem1           : 0036 set R47 #66
DIV            : 0040 sub R17 #97 #205
MUL            : 0044 add R46 R13 #30
ADD            : 0048 mul R63 #213 #63
RR             : 0052 add R21 #75 #66
IA             : 0056 sub R6 #111 #45
ID             : 0060 sub R81 #130 #4
IF             : 0064 add R16 #76 #85
================================
Clock Cycle #: 19
--------------------------------
WB             : 0032 mul R44 #181 #60
Mem2           : 0036 set R47 #66
BR             : 0040 sub R17 #97 #205
DIV            : 0044 add R46 R13 #30
MUL            : 0048 mul R63 #213 #63
ADD            : 0052 add R21 #75 #66
RR             : 0056 sub R6 #111 #45
IA             : 0060 sub R81 #130 #4
ID             : 0064 add R16 #76 #85
IF             : 0068 sub R14 #155 #80
================================
Clock Cycle #: 20
--------------------------------
WB             : 0036 set R47 #66
Mem1           : 0040 sub R17 #97 #205
BR             : 0044 add R46 R13 #30
DIV            : 0048 mul R63 #213 #63
MUL            : 0052 add R21 #75 #66
ADD            : 0056 sub R6 #111 #45
RR             : 0060 sub R81 #130 #4
IA             : 0064 add R16 #76 #85
ID             : 0068 sub R14 #155 #80
IF             : 0072 ld R104 #10500
================================
Clock Cycle #: 21
--------------------------------
Mem2           : 0040 sub R17 #97 #205
Mem1           : 0044 add R46 R13 #30
BR             : 0048 mul R63 #213 #63
DIV            : 0052 add R21 #75 #66
MUL            : 0056 sub R6 #111 #45
ADD            : 0060 sub R81 #130 #4
RR             : 0064 add R16 #76 #85
IA             : 0068 sub R14 #155 #80
ID             : 0072 ld R104 #10500
IF             : 0076 mul R22 #106 #204
================================
Clock Cycle #: 22
--------------------------------
WB             : 0040 sub R17 #97 #205
Mem2           : 0044 add R46 R13 #30
Mem1           : 0048 mul R63 #213 #63
BR             : 0052 add R21 #75 #66
DIV            : 0056 sub R6 #111 #45
MUL            : 0060 sub R81 #130 #4
ADD            : 0064 add R16 #76 #85
RR             : 0068 sub R14 #155 #80
IA             : 0072 ld R104 #10500
ID             : 0076 mul R22 #106 #204
IF             : 0080 div R41 #161 #54
================================
Clock Cycle #: 23
--------------------------------
WB             : 0044 add R46 R13 #30
Mem2           : 0048 mul R63 #213 #63
Mem1           : 0052 add R21 #75 #66
BR             : 0056 sub R6 #111 #45
DIV            : 0060 sub R81 #130 #4
MUL            : 0064 add R16 #76 #85
ADD            : 0068 sub R14 #155 #80
RR             : 0072 ld R104 #10500
IA             : 0076 mul R22 #106 #204
ID             : 0080 div R41 #161 #54
IF             : 0084 mul R54 R47 #230
================================
Clock Cycle #: 24
--------------------------------
WB             : 0048 mul R63 #213 #63
Mem2           : 0052 add R21 #75 #66
Mem1           : 0056 sub R6 #111 #45
BR             : 0060 sub R81 #130 #4
DIV            : 0064 add R16 #76 #85
MUL            : 0068 sub R14 #155 #80
ADD            : 0072 ld R104 #10500
RR             : 0076 mul R22 #106 #204
IA             : 0080 div R41 #161 #54
ID             : 0084 mul R54 R47 #230
IF             : 0088 ld R7 #6368 
================================
Clock Cycle #: 25
--------------------------------
WB             : 0052 add R21 #75 #66
Mem2           : 0056 sub R6 #111 #45
Mem1           : 0060 sub R81 #130 #4
BR             : 0064 add R16 #76 #85
DIV            : 0068 sub R14 #155 #80
MUL            : 0072 ld R104 #10500
ADD            : 0076 mul R22 #106 #204
RR             : 0080 div R41 #161 #54
IA             : 0084 mul R54 R47 #230
ID             : 0088 ld R7 #6368 
IF             : 0092 ld R74 #10504
================================
Clock Cycle #: 26
--------------------------------
WB             : 0056 sub R6 #111 #45
Mem2           : 0060 sub R81 #130 #4
Mem1           : 0064 add R16 #76 #85
BR             : 0068 sub R14 #155 #80
DIV            : 0072 ld R104 #10500
MUL            : 0076 mul R22 #106 #204
ADD            : 0080 div R41 #161 #54
RR             : 0084 mul R54 R47 #230
IA             : 0088 ld R7 #6368 
ID             : 0092 ld R74 #10504
IF             : 0096 sub R125 #254 #152
================================
Clock Cycle #: 27
--------------------------------
WB             : 0060 sub R81 #130 #4
Mem2           : 0064 add R16 #76 #85
Mem1           : 0068 sub R14 #155 #80
BR             : 0072 ld R104 #10500
DIV            : 0076 mul R22 #106 #204
MUL            : 0080 div R41 #161 #54
ADD            : 0084 mul R54 R47 #230
RR             : 0088 ld R7 #6368 
IA             : 0092 ld R74 #10504
ID             : 0096 sub R125 #254 #152
IF             : 0100 add R90 #70 #251
================================
Clock Cycle #: 28
--------------------------------
WB             : 0064 add R16 #76 #85
Mem2           : 0068 sub R14 #155 #80
Mem1           : 0072 ld R104 #10500
BR             : 0076 mul R22 #106 #204
DIV            : 0080 div R41 #161 #54
MUL            : 0084 mul R54 R47 #230
ADD            : 0088 ld R7 #6368 
RR             : 0092 ld R74 #10504
IA             : 0096 sub R125 #254 #152
ID             : 0100 add R90 #70 #251
IF             : 0104 set R18 #242
================================
Clock Cycle #: 29
--------------------------------
WB             : 0068 sub R14 #155 #80
Mem2           : 0072 ld R104 #10500
Mem1           : 0076 mul R22 #106 #204
BR             : 0080 div R41 #161 #54
DIV            : 0084 mul R54 R47 #230
MUL            : 0088 ld R7 #6368 
ADD            : 0092 ld R74 #10504
RR             : 0096 sub R125 #254 #152
IA             : 0100 add R90 #70 #251
ID             : 0104 set R18 #242
================================
Clock Cycle #: 30
--------------------------------
WB             : 0072 ld R104 #10500
Mem2           : 0076 mul R22 #106 #204
Mem1           : 0080 div R41 #161 #54
BR             : 0084 mul R54 R47 #230
DIV            : 0088 ld R7 #6368 
MUL            : 0092 ld R74 #10504
ADD            : 0096 sub R125 #254 #152
RR             : 0100 add R90 #70 #251
IA             : 0104 set R18 #242
IF             : 0108 sub R51 #40 #146
================================
Clock Cycle #: 31
--------------------------------
WB             : 0076 mul R22 #106 #204
Mem2           : 0080 div R41 #161 #54
Mem1           : 0084 mul R54 R47 #230
BR             : 0088 ld R7 #6368 
DIV            : 0092 ld R74 #10504
MUL            : 0096 sub R125 #254 #152
ADD            : 0100 add R90 #70 #251
RR             : 0104 set R18 #242
ID             : 0108 sub R51 #40 #146
IF             : 0112 div R120 #153 #48
================================
Clock Cycle #: 32
--------------------------------
WB             : 0080 div R41 #161 #54
Mem2           : 0084 mul R54 R47 #230
Mem1           : 0088 ld R7 #6368 
BR             : 0092 ld R74 #10504
DIV            : 0096 sub R125 #254 #152
MUL            : 0100 add R90 #70 #251
ADD            : 0104 set R18 #242
IA             : 0108 sub R51 #40 #146
ID             : 0112 div R120 #153 #48
IF             : 0116 set R117 #250
================================
Clock Cycle #: 33
--------------------------------
WB             : 0084 mul R54 R47 #230
Mem2           : 0088 ld R7 #6368 
Mem1           : 0092 ld R74 #10504
BR             : 0096 sub R125 #254 #152
DIV            : 0100 add R90 #70 #251
MUL            : 0104 set R18 #242
RR             : 0108 sub R51 #40 #146
IA             : 0112 div R120 #153 #48
ID             : 0116 set R117 #250
================================
Clock Cycle #: 34
--------------------------------
WB             : 0088 ld R7 #6368 
Mem2           : 0092 ld R74 #10504
Mem1           : 0096 sub R125 #254 #152
BR             : 0100 add R90 #70 #251
DIV            : 0104 set R18 #242
ADD            : 0108 sub R51 #40 #146
RR             : 0112 div R120 #153 #48
IA             : 0116 set R117 #250
================================
Clock Cycle #: 35
--------------------------------
WB             : 0092 ld R74 #10504
Mem2           : 0096 sub R125 #254 #152
Mem1           : 0100 add R90 #70 #251
BR             : 0104 set R18 #242
MUL            : 0108 sub R51 #40 #146
ADD            : 0112 div R120 #153 #48
RR             : 0116 set R117 #250
IF             : 0120 mul R84 R17 #129
================================
Clock Cycle #: 36
--------------------------------
WB             : 0096 sub R125 #254 #152
Mem2           : 0100 add R90 #70 #251
Mem1           : 0104 set R18 #242
DIV            : 0108 sub R51 #40 #146
MUL            : 0112 div R120 #153 #48
ADD            : 0116 set R117 #250
ID             : 0120 mul R84 R17 #129
IF             : 0124 ld R99 #1200 
================================
Clock Cycle #: 37
--------------------------------
WB             : 0100 add R90 #70 #251
Mem2           : 0104 set R18 #242
BR             : 0108 sub R51 #40 #146
DIV            : 0112 div R120 #153 #48
MUL            : 0116 set R117 #250
IA             : 0120 mul R84 R17 #129
ID             : 0124 ld R99 #1200 
IF             : 0128 set R12 #224
================================
Clock Cycle #: 38
--------------------------------
WB             : 0104 set R18 #242
Mem1           : 0108 sub R51 #40 #146
BR             : 0112 div R120 #153 #48
DIV            : 0116 set R117 #250
RR             : 0120 mul R84 R17 #129
IA             : 0124 ld R99 #1200 
ID             : 0128 set R12 #224
IF             : 0132 mul R37 R54 #72
================================
Clock Cycle #: 39
--------------------------------
Mem2           : 0108 sub R51 #40 #146
Mem1           : 0112 div R120 #153 #48
BR             : 0116 set R117 #250
ADD            : 0120 mul R84 R17 #129
RR             : 0124 ld R99 #1200 
IA             : 0128 set R12 #224
ID             : 0132 mul R37 R54 #72
IF             : 0136 set R64 #141
================================
Clock Cycle #: 40
--------------------------------
WB             : 0108 sub R51 #40 #146
Mem2           : 0112 div R120 #153 #48
Mem1           : 0116 set R117 #250
MUL            : 0120 mul R84 R17 #129
ADD            : 0124 ld R99 #1200 
RR             : 0128 set R12 #224
IA             : 0132 mul R37 R54 #72
ID             : 0136 set R64 #141
IF             : 0140 mul R50 #123 #49
================================
Clock Cycle #: 41
--------------------------------
WB             : 0112 div R120 #153 #48
Mem2           : 0116 set R117 #250
DIV            : 0120 mul R84 R17 #129
MUL            : 0124 ld R99 #1200 
ADD            : 0128 set R12 #224
RR             : 0132 mul R37 R54 #72
IA             : 0136 set R64 #141
ID             : 0140 mul R50 #123 #49
IF             : 0144 ld R13 #45116
================================
Clock Cycle #: 42
--------------------------------
WB             : 0116 set R117 #250
BR             : 0120 mul R84 R17 #129
DIV            : 0124 ld R99 #1200 
MUL            : 0128 set R12 #224
ADD            : 0132 mul R37 R54 #72
RR             : 0136 set R64 #141
IA             : 0140 mul R50 #123 #49
ID             : 0144 ld R13 #45116
IF             : 0148 ld R83 #47656
================================
Clock Cycle #: 43
--------------------------------
Mem1           : 0120 mul R84 R17 #129
BR             : 0124 ld R99 #1200 
DIV            : 0128 set R12 #224
MUL            : 0132 mul R37 R54 #72
ADD            : 0136 set R64 #141
RR             : 0140 mul R50 #123 #49
IA             : 0144 ld R13 #45116
ID             : 0148 ld R83 #47656
IF             : 0152 add R126 #247 #74
================================
Clock Cycle #: 44
--------------------------------
Mem2           : 0120 mul R84 R17 #129
Mem1           : 0124 ld R99 #1200 
BR             : 0128 set R12 #224
DIV            : 0132 mul R37 R54 #72
MUL            : 0136 set R64 #141
ADD            : 0140 mul R50 #123 #49
RR             : 0144 ld R13 #45116
IA             : 0148 ld R83 #47656
ID             : 0152 add R126 #247 #74
IF             : 0156 ld R91 #51344
================================
Clock Cycle #: 45
--------------------------------
WB             : 0120 mul R84 R17 #129
Mem2           : 0124 ld R99 #1200 
Mem1           : 0128 set R12 #224
BR             : 0132 mul R37 R54 #72
DIV            : 0136 set R64 #141
MUL            : 0140 mul R50 #123 #49
ADD            : 0144 ld R13 #45116
RR             : 0148 ld R83 #47656
IA             : 0152 add R126 #247 #74
ID             : 0156 ld R91 #51344
================================
Clock Cycle #: 46
--------------------------------
WB             : 0124 ld R99 #1200 
Mem2           : 0128 set R12 #224
Mem1           : 0132 mul R37 R54 #72
BR             : 0136 set R64 #141
DIV            : 0140 mul R50 #123 #49
MUL            : 0144 ld R13 #45116
ADD            : 0148 ld R83 #47656
RR             : 0152 add R126 #247 #74
IA             : 0156 ld R91 #51344
IF             : 0160 mul R103 #248 #148
================================
Clock Cycle #: 47
--------------------------------
WB             : 0128 set R12 #224
Mem2           : 0132 mul R37 R54 #72
Mem1           : 0136 set R64 #141
BR             : 0140 mul R50 #123 #49
DIV            : 0144 ld R13 #45116
MUL            : 0148 ld R83 #47656
ADD            : 0152 add R126 #247 #74
RR             : 0156 ld R91 #51344
ID             : 0160 mul R103 #248 #148
IF             : 0164 ld R118 #7568
================================
Clock Cycle #: 48
--------------------------------
WB             : 0132 mul R37 R54 #72
Mem2           : 0136 set R64 #141
Mem1           : 0140 mul R50 #123 #49
BR             : 0144 ld R13 #45116
DIV            : 0148 ld R83 #47656
MUL            : 0152 add R126 #247 #74
ADD            : 0156 ld R91 #51344
IA             : 0160 mul R103 #248 #148
ID             : 0164 ld R118 #7568
IF             : 0168 mul R39 R46 #252
================================
Clock Cycle #: 49
--------------------------------
WB             : 0136 set R64 #141
Mem2           : 0140 mul R50 #123 #49
Mem1           : 0144 ld R13 #45116
BR             : 0148 ld R83 #47656
DIV            : 0152 add R126 #247 #74
MUL            : 0156 ld R91 #51344
RR             : 0160 mul R103 #248 #148
IA             : 0164 ld R118 #7568
ID             : 0168 mul R39 R46 #252
IF             : 0172 div R36 #129 #119
================================
Clock Cycle #: 50
--------------------------------
WB             : 0140 mul R50 #123 #49
Mem2           : 0144 ld R13 #45116
Mem1           : 0148 ld R83 #47656
BR             : 0152 add R126 #247 #74
DIV            : 0156 ld R91 #51344
ADD            : 0160 mul R103 #248 #148
RR             : 0164 ld R118 #7568
IA             : 0168 mul R39 R46 #252
ID             : 0172 div R36 #129 #119
================================
Clock Cycle #: 51
--------------------------------
WB             : 0144 ld R13 #45116
Mem2           : 0148 ld R83 #47656
Mem1           : 0152 add R126 #247 #74
BR             : 0156 ld R91 #51344
MUL            : 0160 mul R103 #248 #148
ADD            : 0164 ld R118 #7568
RR             : 0168 mul R39 R46 #252
IA             : 0172 div R36 #129 #119
================================
Clock Cycle #: 52
--------------------------------
WB             : 0148 ld R83 #47656
Mem2           : 0152 add R126 #247 #74
Mem1           : 0156 ld R91 #51344
DIV            : 0160 mul R103 #248 #148
MUL            : 0164 ld R118 #7568
ADD            : 0168 mul R39 R46 #252
RR             : 0172 div R36 #129 #119
IF             : 0176 mul R85 #161 #135
================================
Clock Cycle #: 53
--------------------------------
WB             : 0152 add R126 #247 #74
Mem2           : 0156 ld R91 #51344
BR             : 0160 mul R103 #248 #148
DIV            : 0164 ld R118 #7568
MUL            : 0168 mul R39 R46 #252
ADD            : 0172 div R36 #129 #119
ID             : 0176 mul R85 #161 #135
================================
Clock Cycle #: 54
--------------------------------
WB             : 0156 ld R91 #51344
Mem1           : 0160 mul R103 #248 #148
BR             : 0164 ld R118 #7568
DIV            : 0168 mul R39 R46 #252
MUL            : 0172 div R36 #129 #119
IA             : 0176 mul R85 #161 #135
IF             : 0180 ld #24024 
================================
Clock Cycle #: 55
--------------------------------
Mem2           : 0160 mul R103 #248 #148
Mem1           : 0164 ld R118 #7568
BR             : 0168 mul R39 R46 #252
DIV            : 0172 div R36 #129 #119
RR             : 0176 mul R85 #161 #135
ID             : 0180 ld #24024 
IF             : 0184 add R96 #89 #21
================================
Clock Cycle #: 56
--------------------------------
WB             : 0160 mul R103 #248 #148
Mem2           : 0164 ld R118 #7568
Mem1           : 0168 mul R39 R46 #252
BR             : 0172 div R36 #129 #119
ADD            : 0176 mul R85 #161 #135
IA             : 0180 ld #24024 
ID             : 0184 add R96 #89 #21
================================
Clock Cycle #: 57
--------------------------------
WB             : 0164 ld R118 #7568
Mem2           : 0168 mul R39 R46 #252
Mem1           : 0172 div R36 #129 #119
MUL            : 0176 mul R85 #161 #135
RR             : 0180 ld #24024 
IA             : 0184 add R96 #89 #21
IF             : 0188 mul R65 #35 #47
================================
Clock Cycle #: 58
--------------------------------
WB             : 0168 mul R39 R46 #252
Mem2           : 0172 div R36 #129 #119
DIV            : 0176 mul R85 #161 #135
ADD            : 0180 ld #24024 
RR             : 0184 add R96 #89 #21
ID             : 0188 mul R65 #35 #47
IF             : 0192 sub R22 R22 #10
================================
Clock Cycle #: 59
--------------------------------
WB             : 0172 div R36 #129 #119
BR             : 0176 mul R85 #161 #135
MUL            : 0180 ld #24024 
ADD            : 0184 add R96 #89 #21
IA             : 0188 mul R65 #35 #47
ID             : 0192 sub R22 R22 #10
IF             : 0196 add R59 #209 #121
================================
Clock Cycle #: 60
--------------------------------
Mem1           : 0176 mul R85 #161 #135
DIV            : 0180 ld #24024 
MUL            : 0184 add R96 #89 #21
RR             : 0188 mul R65 #35 #47
IA             : 0192 sub R22 R22 #10
ID             : 0196 add R59 #209 #121
IF             : 0200 sub R114 R41 #38
================================
Clock Cycle #: 61
--------------------------------
Mem2           : 0176 mul R85 #161 #135
BR             : 0180 ld #24024 
DIV            : 0184 add R96 #89 #21
ADD            : 0188 mul R65 #35 #47
RR             : 0192 sub R22 R22 #10
IA             : 0196 add R59 #209 #121
ID             : 0200 sub R114 R41 #38
IF             : 0204 div R118 R74 #111
================================
Clock Cycle #: 62
--------------------------------
WB             : 0176 mul R85 #161 #135
Mem1           : 0180 ld #24024 
BR             : 0184 add R96 #89 #21
MUL            : 0188 mul R65 #35 #47
ADD            : 0192 sub R22 R22 #10
RR             : 0196 add R59 #209 #121
IA             : 0200 sub R114 R41 #38
ID             : 0204 div R118 R74 #111
IF             : 0208 mul R63 #246 #105
================================
Clock Cycle #: 63
--------------------------------
Mem2           : 0180 ld #24024 
Mem1           : 0184 add R96 #89 #21
DIV            : 0188 mul R65 #35 #47
MUL            : 0192 sub R22 R22 #10
ADD            : 0196 add R59 #209 #121
RR             : 0200 sub R114 R41 #38
IA             : 0204 div R118 R74 #111
ID             : 0208 mul R63 #246 #105
================================
Clock Cycle #: 64
--------------------------------
WB             : 0180 ld #24024 
Mem2           : 0184 add R96 #89 #21
BR             : 0188 mul R65 #35 #47
DIV            : 0192 sub R22 R22 #10
MUL            : 0196 add R59 #209 #121
ADD            : 0200 sub R114 R41 #38
RR             : 0204 div R118 R74 #111
IA             : 0208 mul R63 #246 #105
IF             : 0212 set R116 #80
================================
Clock Cycle #: 65
--------------------------------
WB             : 0184 add R96 #89 #21
Mem1           : 0188 mul R65 #35 #47
BR             : 0192 sub R22 R22 #10
DIV            : 0196 add R59 #209 #121
MUL            : 0200 sub R114 R41 #38
ADD            : 0204 div R118 R74 #111
RR             : 0208 mul R63 #246 #105
ID             : 0212 set R116 #80
IF             : 0216 sub R78 R51 #207
================================
Clock Cycle #: 66
--------------------------------
Mem2           : 0188 mul R65 #35 #47
Mem1           : 0192 sub R22 R22 #10
BR             : 0196 add R59 #209 #121
DIV            : 0200 sub R114 R41 #38
MUL            : 0204 div R118 R74 #111
ADD            : 0208 mul R63 #246 #105
IA             : 0212 set R116 #80
ID             : 0216 sub R78 R51 #207
IF             : 0220 div R8 R33 #220
================================
Clock Cycle #: 67
--------------------------------
WB             : 0188 mul R65 #35 #47
Mem2           : 0192 sub R22 R22 #10
Mem1           : 0196 add R59 #209 #121
BR             : 0200 sub R114 R41 #38
DIV            : 0204 div R118 R74 #111
MUL            : 0208 mul R63 #246 #105
RR             : 0212 set R116 #80
IA             : 0216 sub R78 R51 #207
ID             : 0220 div R8 R33 #220
IF             : 0224 add R20 #34 #9
================================
Clock Cycle #: 68
--------------------------------
WB             : 0192 sub R22 R22 #10
Mem2           : 0196 add R59 #209 #121
Mem1           : 0200 sub R114 R41 #38
BR             : 0204 div R118 R74 #111
DIV            : 0208 mul R63 #246 #105
ADD            : 0212 set R116 #80
RR             : 0216 sub R78 R51 #207
IA             : 0220 div R8 R33 #220
ID             : 0224 add R20 #34 #9
IF             : 0228 set R93 #218
================================
Clock Cycle #: 69
--------------------------------
WB             : 0196 add R59 #209 #121
Mem2           : 0200 sub R114 R41 #38
Mem1           : 0204 div R118 R74 #111
BR             : 0208 mul R63 #246 #105
MUL            : 0212 set R116 #80
ADD            : 0216 sub R78 R51 #207
RR             : 0220 div R8 R33 #220
IA             : 0224 add R20 #34 #9
ID             : 0228 set R93 #218
IF             : 0232 div R64 #204 #140
================================
Clock Cycle #: 70
--------------------------------
WB             : 0200 sub R114 R41 #38
Mem2           : 0204 div R118 R74 #111
Mem1           : 0208 mul R63 #246 #105
DIV            : 0212 set R116 #80
MUL            : 0216 sub R78 R51 #207
ADD            : 0220 div R8 R33 #220
RR             : 0224 add R20 #34 #9
IA             : 0228 set R93 #218
ID             : 0232 div R64 #204 #140
IF             : 0236 ld R99 #24208
================================
Clock Cycle #: 71
--------------------------------
WB             : 0204 div R118 R74 #111
Mem2           : 0208 mul R63 #246 #105
BR             : 0212 set R116 #80
DIV            : 0216 sub R78 R51 #207
MUL            : 0220 div R8 R33 #220
ADD            : 0224 add R20 #34 #9
RR             : 0228 set R93 #218
IA             : 0232 div R64 #204 #140
ID             : 0236 ld R99 #24208
IF             : 0240 set R55 #33
================================
Clock Cycle #: 72
--------------------------------
WB             : 0208 mul R63 #246 #105
Mem1           : 0212 set R116 #80
BR             : 0216 sub R78 R51 #207
DIV            : 0220 div R8 R33 #220
MUL            : 0224 add R20 #34 #9
ADD            : 0228 set R93 #218
RR             : 0232 div R64 #204 #140
IA             : 0236 ld R99 #24208
ID             : 0240 set R55 #33
IF             : 0244 set R7 #96
================================
Clock Cycle #: 73
--------------------------------
Mem2           : 0212 set R116 #80
Mem1           : 0216 sub R78 R51 #207
BR             : 0220 div R8 R33 #220
DIV            : 0224 add R20 #34 #9
MUL            : 0228 set R93 #218
ADD            : 0232 div R64 #204 #140
RR             : 0236 ld R99 #24208
IA             : 0240 set R55 #33
ID             : 0244 set R7 #96
IF             : 0248 ld R109 #8250 
================================
Clock Cycle #: 74
--------------------------------
WB             : 0212 set R116 #80
Mem2           : 0216 sub R78 R51 #207
Mem1           : 0220 div R8 R33 #220
BR             : 0224 add R20 #34 #9
DIV            : 0228 set R93 #218
MUL            : 0232 div R64 #204 #140
ADD            : 0236 ld R99 #24208
RR             : 0240 set R55 #33
IA             : 0244 set R7 #96
ID             : 0248 ld R109 #8250 
IF             : 0252 ld R117 #34296
================================
Clock Cycle #: 75
--------------------------------
WB             : 0216 sub R78 R51 #207
Mem2           : 0220 div R8 R33 #220
Mem1           : 0224 add R20 #34 #9
BR             : 0228 set R93 #218
DIV            : 0232 div R64 #204 #140
MUL            : 0236 ld R99 #24208
ADD            : 0240 set R55 #33
RR             : 0244 set R7 #96
IA             : 0248 ld R109 #8250 
ID             : 0252 ld R117 #34296
IF             : 0256 ld R24 #2572 
================================
Clock Cycle #: 76
--------------------------------
WB             : 0220 div R8 R33 #220
Mem2           : 0224 add R20 #34 #9
Mem1           : 0228 set R93 #218
BR             : 0232 div R64 #204 #140
DIV            : 0236 ld R99 #24208
MUL            : 0240 set R55 #33
ADD            : 0244 set R7 #96
RR             : 0248 ld R109 #8250 
IA             : 0252 ld R117 #34296
ID             : 0256 ld R24 #2572 
IF             : 0260 ld R88 #6612 
================================
Clock Cycle #: 77
--------------------------------
WB             : 0224 add R20 #34 #9
Mem2           : 0228 set R93 #218
Mem1           : 0232 div R64 #204 #140
BR             : 0236 ld R99 #24208
DIV            : 0240 set R55 #33
MUL            : 0244 set R7 #96
ADD            : 0248 ld R109 #8250 
RR             : 0252 ld R117 #34296
IA             : 0256 ld R24 #2572 
ID             : 0260 ld R88 #6612 
IF             : 0264 sub R37 R83 #156
================================
Clock Cycle #: 78
--------------------------------
WB             : 0228 set R93 #218
Mem2           : 0232 div R64 #204 #140
Mem1           : 0236 ld R99 #24208
BR             : 0240 set R55 #33
DIV            : 0244 set R7 #96
MUL            : 0248 ld R109 #8250 
ADD            : 0252 ld R117 #34296
RR             : 0256 ld R24 #2572 
IA             : 0260 ld R88 #6612 
ID             : 0264 sub R37 R83 #156
IF             : 0268 add R4 #160 #218
================================
Clock Cycle #: 79
--------------------------------
WB             : 0232 div R64 #204 #140
Mem2           : 0236 ld R99 #24208
Mem1           : 0240 set R55 #33
BR             : 0244 set R7 #96
DIV            : 0248 ld R109 #8250 
MUL            : 0252 ld R117 #34296
ADD            : 0256 ld R24 #2572 
RR             : 0260 ld R88 #6612 
IA             : 0264 sub R37 R83 #156
ID             : 0268 add R4 #160 #218
================================
Clock Cycle #: 80
--------------------------------
WB             : 0236 ld R99 #24208
Mem2           : 0240 set R55 #33
Mem1           : 0244 set R7 #96
BR             : 0248 ld R109 #8250 
DIV            : 0252 ld R117 #34296
MUL            : 0256 ld R24 #2572 
ADD            : 0260 ld R88 #6612 
RR             : 0264 sub R37 R83 #156
IA             : 0268 add R4 #160 #218
IF             : 0272 mul R34 #9 #5
================================
Clock Cycle #: 81
--------------------------------
WB             : 0240 set R55 #33
Mem2           : 0244 set R7 #96
Mem1           : 0248 ld R109 #8250 
BR             : 0252 ld R117 #34296
DIV            : 0256 ld R24 #2572 
MUL            : 0260 ld R88 #6612 
ADD            : 0264 sub R37 R83 #156
RR             : 0268 add R4 #160 #218
ID             : 0272 mul R34 #9 #5
IF             : 0276 sub R17 #101 #105
================================
Clock Cycle #: 82
--------------------------------
WB             : 0244 set R7 #96
Mem2           : 0248 ld R109 #8250 
Mem1           : 0252 ld R117 #34296
BR             : 0256 ld R24 #2572 
DIV            : 0260 ld R88 #6612 
MUL            : 0264 sub R37 R83 #156
ADD            : 0268 add R4 #160 #218
IA             : 0272 mul R34 #9 #5
ID             : 0276 sub R17 #101 #105
================================
Clock Cycle #: 83
--------------------------------
WB             : 0248 ld R109 #8250 
Mem2           : 0252 ld R117 #34296
Mem1           : 0256 ld R24 #2572 
BR             : 0260 ld R88 #6612 
DIV            : 0264 sub R37 R83 #156
MUL            : 0268 add R4 #160 #218
RR             : 0272 mul R34 #9 #5
IA             : 0276 sub R17 #101 #105
================================
Clock Cycle #: 84
--------------------------------
WB             : 0252 ld R117 #34296
Mem2           : 0256 ld R24 #2572 
Mem1           : 0260 ld R88 #6612 
BR             : 0264 sub R37 R83 #156
DIV            : 0268 add R4 #160 #218
ADD            : 0272 mul R34 #9 #5
RR             : 0276 sub R17 #101 #105
================================
Clock Cycle #: 85
--------------------------------
WB             : 0256 ld R24 #2572 
Mem2           : 0260 ld R88 #6612 
Mem1           : 0264 sub R37 R83 #156
BR             : 0268 add R4 #160 #218
MUL            : 0272 mul R34 #9 #5
ADD            : 0276 sub R17 #101 #105
================================
Clock Cycle #: 86
--------------------------------
WB             : 0260 ld R88 #6612 
Mem2           : 0264 sub R37 R83 #156
Mem1           : 0268 add R4 #160 #218
DIV            : 0272 mul R34 #9 #5
MUL            : 0276 sub R17 #101 #105
IF             : 0280 ret
================================
Clock Cycle #: 87
--------------------------------
WB             : 0264 sub R37 R83 #156
Mem2           : 0268 add R4 #160 #218
BR             : 0272 mul R34 #9 #5
DIV            : 0276 sub R17 #101 #105
ID             : 0280 ret
================================
Clock Cycle #: 88
--------------------------------
WB             : 0268 add R4 #160 #218
Mem1           : 0272 mul R34 #9 #5
BR             : 0276 sub R17 #101 #105
IA             : 0280 ret
================================
Clock Cycle #: 89
--------------------------------
Mem2           : 0272 mul R34 #9 #5
Mem1           : 0276 sub R17 #101 #105
RR             : 0280 ret
================================
Clock Cycle #: 90
--------------------------------
WB             : 0272 mul R34 #9 #5
Mem2           : 0276 sub R17 #101 #105
ADD            : 0280 ret
================================
Clock Cycle #: 91
--------------------------------
WB             : 0276 sub R17 #101 #105
MUL            : 0280 ret
================================
Clock Cycle #: 92
--------------------------------
DIV            : 0280 ret
================================
Clock Cycle #: 93
--------------------------------
BR             : 0280 ret
================================
Clock Cycle #: 94
--------------------------------
Mem1           : 0280 ret
================================
Clock Cycle #: 95
--------------------------------
Mem2           : 0280 ret
================================
Clock Cycle #: 96
--------------------------------
WB             : 0280 ret
================================