<!-- _coverpage.md -->

![logo](/introduce/duck.png)

# Verilog Hdl Format  <small>1.9</small>

## VSCODE 平台上的 FPGA-verilog 开发扩展

[GitHub](https://github.com/1391074994/Verilog-Hdl-Format)
[Get Started](/README.md)