module detector (
  input r_0,
  input r_1,
  input r_2,
  input r_3,
  input r_4,
  input r_5,
  input r_6,
  input r_7,
  input r_8,
  input r_9,
  input r_10,
  input r_11,
  input r_12,
  input r_13,
  input r_14,
  input r_15,
  input r_16,
  input r_17,
  input r_18,
  input r_19,
  input r_20,
  input r_21,
  input r_22,
  input r_23,
  input r_24,
  input r_25,
  input r_26,
  input r_27,
  input r_28,
  input r_29,
  input r_30,
  input r_31,
  output reg g
);
  reg l0;
  reg l1;
  reg l2;
  reg l3;
  reg l4;
  reg l5;
  initial begin
    l0 = 0;
    l1 = 0;
    l2 = 0;
    l3 = 0;
    l4 = 0;
    l5 = 0;
  end
  assign g = (!l5) & (!((!((((!l0) & (l1)) & ((!l3) & (!l2))) & ((!l4) & (r_1)))) & (!(((!l1) & ((!l3) & (!l2))) & ((!l4) & (!l0))))));
  always @(posedge $global_clock) begin
    l0 <= (!(((!l5) & (!(((!((!((!((!((!l3) & (!((!((l4) & (!r_22))) & (!((!l4) & (!r_6))))))) & (!((!((l4) & (r_30))) & ((l3) & (!((!l4) & (r_14)))))))) & (l2))) & ((!((!((!((!l3) & (!((!((!l4) & (!r_2))) & (!((l4) & (!r_18))))))) & (!((l3) & (!((!((l4) & (!r_26))) & (!((!l4) & (!r_10))))))))) & (!l2))) & (l0)))) & (l1)) & (!((!l0) & (!((!((l2) & (!((!((l3) & (!((!((l4) & (!r_29))) & (!((!l4) & (!r_13))))))) & (!((!l3) & (!((!((!l4) & (!r_5))) & (!((l4) & (!r_21))))))))))) & (!((!((!((!((l4) & (r_17))) & ((!l3) & (!((!l4) & (r_1)))))) & (!((l3) & (!((!((l4) & (!r_25))) & (!((!l4) & (!r_9))))))))) & (!l2)))))))))) & (!((!((!((!((!((!((!(((!l3) & (!((r_0) & (!l4)))) & (!((!r_15) & (l4))))) & (!((l3) & (!((!((r_7) & (!l4))) & (!((r_23) & (l4))))))))) & (!l2))) & (!((!((!((l3) & (!((!((r_11) & (!l4))) & (!((r_27) & (l4))))))) & (!((!l3) & (!((!((r_19) & (l4))) & (!((r_3) & (!l4))))))))) & (l2))))) & (!l0))) & (!((!((!((!((!((!l3) & (!((!((l4) & (!r_20))) & (!((!l4) & (!r_4))))))) & (!((l3) & (!((!((!l4) & (!r_12))) & (!((l4) & (!r_28))))))))) & (l2))) & (!((!((!(((!l3) & (!((r_0) & (!l4)))) & (!((r_16) & (l4))))) & (!((l3) & (!((!((!l4) & (!r_8))) & (!((l4) & (!r_24))))))))) & (!l2))))) & (l0))))) & (!l1))))) & (!((!((r_31) & (((!l1) & ((!l3) & (!l2))) & ((!l4) & (!l0))))) & (l5)));
    l1 <= (!l5) & (!((!((!((!((!((!((!l3) & (!((!((l4) & (!r_22))) & (!((!l4) & (!r_6))))))) & (!((!((l4) & (r_30))) & ((l3) & (!((!l4) & (r_14)))))))) & (l2))) & ((!((!((!((!l3) & (!((!((!l4) & (!r_2))) & (!((l4) & (!r_18))))))) & (!((l3) & (!((!((l4) & (!r_26))) & (!((!l4) & (!r_10))))))))) & (!l2))) & (l0)))) & (l1))) & (!((!((!(((!l1) & ((!l3) & (!l2))) & ((r_0) & (!l4)))) & (!((l0) & (!l1))))) & (!((!((!((!((!((!l3) & (!((!((l4) & (!r_20))) & (!((!l4) & (!r_4))))))) & (!((l3) & (!((!((!l4) & (!r_12))) & (!((l4) & (!r_28))))))))) & (l2))) & (!((!((!(((!l3) & (!((r_0) & (!l4)))) & (!((r_16) & (l4))))) & (!((l3) & (!((!((!l4) & (!r_8))) & (!((l4) & (!r_24))))))))) & (!l2))))) & (l0)))))));
    l2 <= (!((!((!((!((!l3) & (!((!((l4) & (!r_22))) & (!((!l4) & (!r_6))))))) & (!((!((l4) & (r_30))) & ((l3) & (!((!l4) & (r_14)))))))) & (l2))) & (!((!((!((!((!l3) & (!((!((!l4) & (!r_2))) & (!((l4) & (!r_18))))))) & (!((l3) & (!((!((l4) & (!r_26))) & (!((!l4) & (!r_10))))))))) & (!l2))) & (!(((l0) & (l1)) & (l2))))))) & ((!((!((l0) & (l1))) & (!l2))) & (!l5));
    l3 <= ((!l5) & (!((!l3) & (!(((l0) & (l1)) & (l2)))))) & (!((!((!((l4) & (r_30))) & ((l3) & (!((!l4) & (r_14)))))) & (!((!((!l3) & (!((!((l4) & (!r_22))) & (!((!l4) & (!r_6))))))) & (!((l3) & (((l0) & (l1)) & (l2))))))));
    l4 <= ((!(((l3) & (((l0) & (l1)) & (l2))) & ((l4) & (r_30)))) & (!l5)) & (!((!l4) & (!(((l3) & (((l0) & (l1)) & (l2))) & (r_14)))));
    l5 <= (!((l5) & (!((!r_31) & (((!l1) & ((!l3) & (!l2))) & ((!l4) & (!l0))))))) & (!((!(((l3) & (((l0) & (l1)) & (l2))) & ((l4) & (r_30)))) & (!l5)));
  end
endmodule