TimeQuest Timing Analyzer report for MIPS32
Sat Sep 06 19:14:14 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Sat Sep 06 19:14:14 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.03 MHz ; 58.03 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 33.402 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.745 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 33.402 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.102      ; 6.654      ;
; 33.417 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 6.635      ;
; 33.434 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.096      ; 6.616      ;
; 33.794 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.092      ; 6.252      ;
; 33.820 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.092      ; 6.226      ;
; 33.829 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.096      ; 6.221      ;
; 33.849 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 6.197      ;
; 33.858 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 6.188      ;
; 33.859 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg6  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 6.187      ;
; 33.884 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg6  ; Clock        ; Clock       ; 40.000       ; 0.096      ; 6.166      ;
; 34.027 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.094      ; 6.021      ;
; 34.065 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.987      ;
; 34.143 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ; Clock        ; Clock       ; 40.000       ; 0.094      ; 5.905      ;
; 34.182 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.092      ; 5.864      ;
; 34.187 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.865      ;
; 34.208 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.096      ; 5.842      ;
; 34.212 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.096      ; 5.838      ;
; 34.214 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.096      ; 5.836      ;
; 34.215 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.096      ; 5.835      ;
; 34.316 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.092      ; 5.730      ;
; 34.397 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[30]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.088      ; 5.645      ;
; 34.416 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 5.630      ;
; 34.466 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.094      ; 5.582      ;
; 34.468 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 5.578      ;
; 34.487 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.094      ; 5.561      ;
; 34.504 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.096      ; 5.546      ;
; 34.508 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.096      ; 5.542      ;
; 34.686 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.088      ; 5.356      ;
; 34.789 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.091      ; 5.256      ;
; 34.817 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[30]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.092      ; 5.229      ;
; 34.839 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.096      ; 5.211      ;
; 34.896 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.156      ;
; 34.905 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.147      ;
; 34.917 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.094      ; 5.131      ;
; 35.011 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[2]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.053      ;
; 35.012 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 5.034      ;
; 35.078 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.092      ; 4.968      ;
; 35.080 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.091      ; 4.965      ;
; 35.098 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.954      ;
; 35.163 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.094      ; 4.885      ;
; 35.165 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.091      ; 4.880      ;
; 35.205 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.095      ; 4.844      ;
; 35.306 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 4.740      ;
; 35.326 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ; Clock        ; Clock       ; 40.000       ; 0.094      ; 4.722      ;
; 35.337 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.715      ;
; 35.357 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 4.707      ;
; 35.366 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.686      ;
; 35.378 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.095      ; 4.671      ;
; 35.398 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.091      ; 4.647      ;
; 35.406 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 4.640      ;
; 35.441 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[2]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.114      ; 4.627      ;
; 35.462 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.115      ; 4.607      ;
; 35.484 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.113      ; 4.583      ;
; 35.496 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.119      ; 4.577      ;
; 35.503 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.095      ; 4.546      ;
; 35.506 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.546      ;
; 35.517 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.535      ;
; 35.521 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.094      ; 4.527      ;
; 35.525 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.120      ; 4.549      ;
; 35.548 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.094      ; 4.500      ;
; 35.562 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.490      ;
; 35.591 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.087      ; 4.450      ;
; 35.656 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.396      ;
; 35.731 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 4.315      ;
; 35.775 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.277      ;
; 35.780 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.114      ; 4.288      ;
; 35.784 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.092      ; 4.262      ;
; 35.809 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.096      ; 4.241      ;
; 35.810 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.096      ; 4.240      ;
; 35.810 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 4.236      ;
; 35.811 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg9  ; Clock        ; Clock       ; 40.000       ; 0.092      ; 4.235      ;
; 35.816 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.094      ; 4.232      ;
; 35.847 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.088      ; 4.195      ;
; 35.862 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.088      ; 4.180      ;
; 35.892 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.088      ; 4.150      ;
; 35.931 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.107      ; 4.130      ;
; 35.950 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.109      ; 4.113      ;
; 35.954 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.115      ; 4.115      ;
; 35.971 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.081      ;
; 35.972 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.080      ;
; 35.972 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.114      ; 4.096      ;
; 35.974 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.078      ;
; 35.975 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.094      ; 4.073      ;
; 35.991 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.116      ; 4.079      ;
; 36.029 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ; Clock        ; Clock       ; 40.000       ; 0.094      ; 4.019      ;
; 36.033 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ; Clock        ; Clock       ; 40.000       ; 0.094      ; 4.015      ;
; 36.069 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.089      ; 3.974      ;
; 36.084 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 3.968      ;
; 36.107 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.093      ; 3.940      ;
; 36.115 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 3.937      ;
; 36.120 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ; Clock        ; Clock       ; 40.000       ; 0.102      ; 3.936      ;
; 36.120 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 3.932      ;
; 36.126 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.098      ; 3.926      ;
; 36.135 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.112      ; 3.931      ;
; 36.155 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.088      ; 3.887      ;
; 36.168 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.116      ; 3.902      ;
; 36.208 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]    ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.091      ; 3.837      ;
; 36.230 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ; Clock        ; Clock       ; 40.000       ; 0.102      ; 3.826      ;
; 36.255 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg9  ; Clock        ; Clock       ; 40.000       ; 0.096      ; 3.795      ;
; 36.261 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 3.791      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.745 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.749 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.759 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[1]       ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.760 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.761 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.761 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.764 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.765 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.765 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.769 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.770 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.779 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[29]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.085      ;
; 0.800 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.106      ;
; 0.891 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemWrite_MEM                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.197      ;
; 0.894 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.200      ;
; 0.903 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.209      ;
; 0.906 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.911 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.221      ;
; 0.916 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.222      ;
; 0.921 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.227      ;
; 0.924 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.230      ;
; 0.931 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.237      ;
; 0.932 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.238      ;
; 1.036 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.344      ;
; 1.055 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4 ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.399      ;
; 1.058 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                              ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.366      ;
; 1.066 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                              ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.370      ;
; 1.086 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[29]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.392      ;
; 1.140 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[16]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.449      ;
; 1.168 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[29]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.474      ;
; 1.172 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.180 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.489      ;
; 1.184 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.185 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.213 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.519      ;
; 1.215 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]       ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.521      ;
; 1.217 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[19]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.526      ;
; 1.219 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.224 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[11]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.533      ;
; 1.224 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[27]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.533      ;
; 1.224 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.229 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.535      ;
; 1.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.537      ;
; 1.232 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]                                                              ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.542      ;
; 1.234 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.540      ;
; 1.237 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.237 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.543      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg5 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg5 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 13.871 ; 13.871 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 12.799 ; 12.799 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 13.871 ; 13.871 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 16.736 ; 16.736 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 14.039 ; 14.039 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 13.160 ; 13.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 16.415 ; 16.415 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 13.112 ; 13.112 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 14.487 ; 14.487 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 15.922 ; 15.922 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 15.937 ; 15.937 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 13.382 ; 13.382 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 14.246 ; 14.246 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 12.825 ; 12.825 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 16.131 ; 16.131 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 14.082 ; 14.082 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 14.408 ; 14.408 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 16.736 ; 16.736 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 14.811 ; 14.811 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 14.666 ; 14.666 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 14.651 ; 14.651 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 13.804 ; 13.804 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.563 ; 16.563 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 15.439 ; 15.439 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 14.359 ; 14.359 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 14.046 ; 14.046 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 14.072 ; 14.072 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 13.705 ; 13.705 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 13.185 ; 13.185 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 13.742 ; 13.742 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 11.935 ; 11.935 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 15.246 ; 15.246 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 14.342 ; 14.342 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 14.730 ; 14.730 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 13.154 ; 13.154 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 15.577 ; 15.577 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 25.999 ; 25.999 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 22.119 ; 22.119 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 18.399 ; 18.399 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 17.421 ; 17.421 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 18.979 ; 18.979 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 20.415 ; 20.415 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 19.720 ; 19.720 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 21.934 ; 21.934 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 20.111 ; 20.111 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 20.820 ; 20.820 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 23.723 ; 23.723 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 22.656 ; 22.656 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 24.303 ; 24.303 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 21.942 ; 21.942 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 22.299 ; 22.299 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 23.664 ; 23.664 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 22.738 ; 22.738 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 24.888 ; 24.888 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 22.414 ; 22.414 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 23.058 ; 23.058 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 22.892 ; 22.892 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 25.777 ; 25.777 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 23.683 ; 23.683 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.528 ; 25.528 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 24.167 ; 24.167 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 24.362 ; 24.362 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 25.999 ; 25.999 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 25.241 ; 25.241 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 24.797 ; 24.797 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 22.756 ; 22.756 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 22.296 ; 22.296 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 22.986 ; 22.986 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 22.967 ; 22.967 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 15.201 ; 15.201 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.747 ; 10.747 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.940 ; 11.940 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.586 ; 10.586 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 10.590 ; 10.590 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 10.763 ; 10.763 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 11.158 ; 11.158 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.763 ; 11.763 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.670 ; 11.670 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.566 ; 10.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 9.793  ; 9.793  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.151 ; 10.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 15.201 ; 15.201 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 11.637 ; 11.637 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.988 ; 11.988 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.218 ; 12.218 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 12.666 ; 12.666 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 12.109 ; 12.109 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.752 ; 11.752 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 12.074 ; 12.074 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 11.897 ; 11.897 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.105 ; 10.105 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 10.040 ; 10.040 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 10.343 ; 10.343 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.367 ; 10.367 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 10.744 ; 10.744 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.866 ; 11.866 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.615 ; 12.615 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 12.148 ; 12.148 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 12.131 ; 12.131 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 13.236 ; 13.236 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.868 ; 10.868 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.226 ; 13.226 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.876 ; 12.876 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.091 ; 11.091 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 9.882  ; 9.882  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 12.059 ; 12.059 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 12.476 ; 12.476 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.782 ; 10.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 11.801 ; 11.801 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 11.488 ; 11.488 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.921 ; 12.921 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 11.938 ; 11.938 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.591 ; 11.591 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 10.952 ; 10.952 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.977 ; 10.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.291 ; 10.291 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 10.573 ; 10.573 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 12.774 ; 12.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.711 ; 12.711 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 10.024 ; 10.024 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.706 ; 10.706 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 12.908 ; 12.908 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 13.226 ; 13.226 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 10.374 ; 10.374 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.198 ; 12.198 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 12.456 ; 12.456 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.087 ; 10.087 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.667 ; 19.667 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 8.514  ; 8.514  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 9.001  ; 9.001  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 13.284 ; 13.284 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 14.234 ; 14.234 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 13.868 ; 13.868 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 16.061 ; 16.061 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.743 ; 15.743 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.297 ; 16.297 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 16.402 ; 16.402 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 16.848 ; 16.848 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 16.759 ; 16.759 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 16.660 ; 16.660 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 17.595 ; 17.595 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 17.669 ; 17.669 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.857 ; 16.857 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 17.113 ; 17.113 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 17.271 ; 17.271 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 17.316 ; 17.316 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 18.886 ; 18.886 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.915 ; 17.915 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 17.997 ; 17.997 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.664 ; 17.664 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.763 ; 17.763 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 18.335 ; 18.335 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 18.006 ; 18.006 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 17.984 ; 17.984 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 17.761 ; 17.761 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 18.415 ; 18.415 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 17.945 ; 17.945 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 19.667 ; 19.667 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 13.455 ; 13.455 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 13.392 ; 13.392 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.455 ; 13.455 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 16.645 ; 16.645 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 14.020 ; 14.020 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 16.645 ; 16.645 ; Rise       ; Clock           ;
; Forward_Mem_to_Mem              ; Clock      ; 16.463 ; 16.463 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 11.213 ; 11.213 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.497 ; 11.497 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 11.496 ; 11.496 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 8.692  ; 8.692  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 10.931 ; 10.931 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 11.179 ; 11.179 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.240 ; 11.240 ; Rise       ; Clock           ;
;  Instruction_ID[29]             ; Clock      ; 9.476  ; 9.476  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 10.735 ; 10.735 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 16.985 ; 16.985 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 15.543 ; 15.543 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 16.196 ; 16.196 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 16.985 ; 16.985 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 15.449 ; 15.449 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 16.955 ; 16.955 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 14.643 ; 14.643 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 15.533 ; 15.533 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 15.456 ; 15.456 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 15.497 ; 15.497 ; Rise       ; Clock           ;
;  Instruction_IF[29]             ; Clock      ; 14.084 ; 14.084 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 15.487 ; 15.487 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 9.503  ; 9.503  ; Rise       ; Clock           ;
; MemWrite_ID                     ; Clock      ; 9.286  ; 9.286  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 9.453  ; 9.453  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 15.086 ; 15.086 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 11.320 ; 11.320 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 11.190 ; 11.190 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 11.846 ; 11.846 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 12.151 ; 12.151 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 10.721 ; 10.721 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 11.271 ; 11.271 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 11.746 ; 11.746 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 11.436 ; 11.436 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 11.424 ; 11.424 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 11.258 ; 11.258 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 12.509 ; 12.509 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 11.988 ; 11.988 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 13.759 ; 13.759 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 12.171 ; 12.171 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 12.112 ; 12.112 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 12.248 ; 12.248 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 13.450 ; 13.450 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 13.358 ; 13.358 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 12.701 ; 12.701 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 12.973 ; 12.973 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 12.238 ; 12.238 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 13.010 ; 13.010 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 13.092 ; 13.092 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 14.101 ; 14.101 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 13.263 ; 13.263 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 13.233 ; 13.233 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.086 ; 15.086 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 13.522 ; 13.522 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 13.477 ; 13.477 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 15.136 ; 15.136 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 11.330 ; 11.330 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 11.200 ; 11.200 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.866 ; 11.866 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 10.570 ; 10.570 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.141 ; 12.141 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 10.741 ; 10.741 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 11.291 ; 11.291 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 12.181 ; 12.181 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 11.436 ; 11.436 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 11.824 ; 11.824 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 11.258 ; 11.258 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 12.459 ; 12.459 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 11.948 ; 11.948 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.420 ; 14.420 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 12.171 ; 12.171 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.112 ; 12.112 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 12.665 ; 12.665 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 14.121 ; 14.121 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 13.338 ; 13.338 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 12.691 ; 12.691 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 13.451 ; 13.451 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 12.600 ; 12.600 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 12.589 ; 12.589 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 13.532 ; 13.532 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 14.071 ; 14.071 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 13.253 ; 13.253 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 13.208 ; 13.208 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 15.136 ; 15.136 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 13.522 ; 13.522 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 13.487 ; 13.487 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 11.273 ; 11.273 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 8.692  ; 8.692  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 11.273 ; 11.273 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 11.496 ; 11.496 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.193 ; 11.193 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 11.496 ; 11.496 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 19.023 ; 19.023 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.192 ; 17.192 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 18.380 ; 18.380 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 18.462 ; 18.462 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 16.687 ; 16.687 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 18.304 ; 18.304 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 17.279 ; 17.279 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 15.968 ; 15.968 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 16.522 ; 16.522 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 18.914 ; 18.914 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 16.062 ; 16.062 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 18.544 ; 18.544 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 15.850 ; 15.850 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 16.895 ; 16.895 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 16.449 ; 16.449 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 17.069 ; 17.069 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 17.635 ; 17.635 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 16.744 ; 16.744 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 18.144 ; 18.144 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 16.059 ; 16.059 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 16.323 ; 16.323 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 19.023 ; 19.023 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 17.437 ; 17.437 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 17.539 ; 17.539 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 16.907 ; 16.907 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 17.715 ; 17.715 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 17.322 ; 17.322 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.675 ; 17.675 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 16.830 ; 16.830 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 16.166 ; 16.166 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 16.461 ; 16.461 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 16.334 ; 16.334 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 16.139 ; 16.139 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 18.826 ; 18.826 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 18.193 ; 18.193 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 17.863 ; 17.863 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 16.135 ; 16.135 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 16.382 ; 16.382 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 17.146 ; 17.146 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 16.317 ; 16.317 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 17.898 ; 17.898 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 16.204 ; 16.204 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 15.002 ; 15.002 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.147 ; 17.147 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.307 ; 18.307 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 16.090 ; 16.090 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 16.984 ; 16.984 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 15.464 ; 15.464 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 17.169 ; 17.169 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 15.580 ; 15.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 16.315 ; 16.315 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 16.964 ; 16.964 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 17.760 ; 17.760 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 17.987 ; 17.987 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 18.826 ; 18.826 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 17.959 ; 17.959 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 16.610 ; 16.610 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 17.146 ; 17.146 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 17.966 ; 17.966 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 16.667 ; 16.667 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.104 ; 18.104 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 17.901 ; 17.901 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 18.379 ; 18.379 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 17.747 ; 17.747 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.281 ; 17.281 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.478 ; 18.478 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.431 ; 13.431 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 13.431 ; 13.431 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 12.258 ; 12.258 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.307 ; 12.307 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 12.103 ; 12.103 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 12.797 ; 12.797 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.804 ; 11.804 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 10.081 ; 10.081 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 10.165 ; 10.165 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.322 ; 12.322 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 10.439 ; 10.439 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.766 ; 10.766 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.354 ; 10.354 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 11.163 ; 11.163 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.835 ; 12.835 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 12.739 ; 12.739 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.441 ; 11.441 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.104 ; 11.104 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 12.592 ; 12.592 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.086 ; 10.086 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.370 ; 11.370 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.816 ; 10.816 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.805 ; 11.805 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 12.936 ; 12.936 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 12.360 ; 12.360 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.302 ; 12.302 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 10.639 ; 10.639 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 11.126 ; 11.126 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 9.871  ; 9.871  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 12.257 ; 12.257 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.723 ; 12.723 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 9.916  ; 9.916  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 9.919  ; 9.919  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.661 ; 10.661 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.516 ; 11.516 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 13.322 ; 13.322 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 13.122 ; 13.122 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.113 ; 12.113 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 10.252 ; 10.252 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 10.948 ; 10.948 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 13.075 ; 13.075 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.451 ; 12.451 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 10.151 ; 10.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.891 ; 12.891 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.712 ; 12.712 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 13.322 ; 13.322 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.537 ; 12.537 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.495 ; 12.495 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 11.358 ; 11.358 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 9.685  ; 9.685  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 9.673  ; 9.673  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 12.850 ; 12.850 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 11.655 ; 11.655 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 11.110 ; 11.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 10.158 ; 10.158 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 9.549  ; 9.549  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.552 ; 11.552 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 11.124 ; 11.124 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 10.779 ; 10.779 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 11.144 ; 11.144 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 11.088 ; 11.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 11.070 ; 11.070 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.110 ; 11.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 27.713 ; 27.713 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 25.492 ; 25.492 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 25.336 ; 25.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 24.440 ; 24.440 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 26.606 ; 26.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 24.364 ; 24.364 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 23.674 ; 23.674 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 25.466 ; 25.466 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 24.875 ; 24.875 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 25.834 ; 25.834 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 24.906 ; 24.906 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 25.562 ; 25.562 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 26.634 ; 26.634 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 26.865 ; 26.865 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 25.662 ; 25.662 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 25.958 ; 25.958 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 24.721 ; 24.721 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 23.914 ; 23.914 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 24.893 ; 24.893 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 25.158 ; 25.158 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 25.385 ; 25.385 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 27.012 ; 27.012 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 24.234 ; 24.234 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 27.007 ; 27.007 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 25.190 ; 25.190 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 26.586 ; 26.586 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 24.559 ; 24.559 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 26.366 ; 26.366 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 24.970 ; 24.970 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 26.055 ; 26.055 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 24.612 ; 24.612 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 25.585 ; 25.585 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 27.713 ; 27.713 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 17.917 ; 17.917 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.146 ; 13.146 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.950 ; 12.950 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.808 ; 13.808 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 13.059 ; 13.059 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.744 ; 13.744 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 14.439 ; 14.439 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.807 ; 12.807 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 17.050 ; 17.050 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.789 ; 13.789 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 13.905 ; 13.905 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 15.172 ; 15.172 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 13.153 ; 13.153 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.120 ; 13.120 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.037 ; 13.037 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 13.828 ; 13.828 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 14.092 ; 14.092 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 12.979 ; 12.979 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.886 ; 12.886 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.476 ; 12.476 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.980 ; 13.980 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 17.917 ; 17.917 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 15.834 ; 15.834 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 14.248 ; 14.248 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.832 ; 13.832 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.479 ; 11.479 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 13.551 ; 13.551 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.226 ; 14.226 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 13.742 ; 13.742 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 15.157 ; 15.157 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 15.485 ; 15.485 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 15.485 ; 15.485 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 12.012 ; 12.012 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.960 ; 10.960 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 10.960 ; 10.960 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 9.361  ; 9.361  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 29.386 ; 29.386 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 9.500  ; 9.500  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 9.500  ; 9.500  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 12.447 ; 12.447 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 12.447 ; 12.447 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 13.418 ; 13.418 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 10.187 ; 10.187 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 12.168 ; 12.168 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 10.602 ; 10.602 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 13.044 ; 13.044 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 11.442 ; 11.442 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 12.020 ; 12.020 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 14.170 ; 14.170 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 13.045 ; 13.045 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 10.795 ; 10.795 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 12.394 ; 12.394 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 10.187 ; 10.187 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 13.062 ; 13.062 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 12.336 ; 12.336 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 13.495 ; 13.495 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 14.531 ; 14.531 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 12.035 ; 12.035 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 11.214 ; 11.214 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 12.056 ; 12.056 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 11.169 ; 11.169 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 13.491 ; 13.491 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 12.806 ; 12.806 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 12.192 ; 12.192 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 13.686 ; 13.686 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 13.294 ; 13.294 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 12.831 ; 12.831 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 10.996 ; 10.996 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 12.118 ; 12.118 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 11.081 ; 11.081 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 12.939 ; 12.939 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 12.853 ; 12.853 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 12.351 ; 12.351 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 11.169 ; 11.169 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 12.231 ; 12.231 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 11.627 ; 11.627 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 13.685 ; 13.685 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 13.381 ; 13.381 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 12.123 ; 12.123 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 12.543 ; 12.543 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 14.461 ; 14.461 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 13.389 ; 13.389 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 13.956 ; 13.956 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 11.746 ; 11.746 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 12.149 ; 12.149 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 14.643 ; 14.643 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 13.831 ; 13.831 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 15.045 ; 15.045 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 12.029 ; 12.029 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 12.405 ; 12.405 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 12.845 ; 12.845 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 12.639 ; 12.639 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 15.084 ; 15.084 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 12.435 ; 12.435 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 12.344 ; 12.344 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 12.282 ; 12.282 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 14.756 ; 14.756 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 13.799 ; 13.799 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 15.149 ; 15.149 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 14.215 ; 14.215 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 13.779 ; 13.779 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 14.347 ; 14.347 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 14.161 ; 14.161 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 13.047 ; 13.047 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 11.627 ; 11.627 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 12.004 ; 12.004 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 12.655 ; 12.655 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 12.147 ; 12.147 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.793  ; 9.793  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.747 ; 10.747 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.940 ; 11.940 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.586 ; 10.586 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 10.590 ; 10.590 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 10.763 ; 10.763 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 11.158 ; 11.158 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.763 ; 11.763 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.670 ; 11.670 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.566 ; 10.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 9.793  ; 9.793  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.151 ; 10.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 15.201 ; 15.201 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 11.637 ; 11.637 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.988 ; 11.988 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.218 ; 12.218 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 12.666 ; 12.666 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 12.109 ; 12.109 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.752 ; 11.752 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 12.074 ; 12.074 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 11.897 ; 11.897 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.105 ; 10.105 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 10.040 ; 10.040 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 10.343 ; 10.343 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.367 ; 10.367 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 10.744 ; 10.744 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.866 ; 11.866 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.615 ; 12.615 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 12.148 ; 12.148 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 12.131 ; 12.131 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 13.236 ; 13.236 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.868 ; 10.868 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 9.882  ; 9.882  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.876 ; 12.876 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.091 ; 11.091 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 9.882  ; 9.882  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 12.059 ; 12.059 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 12.476 ; 12.476 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.782 ; 10.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 11.801 ; 11.801 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 11.488 ; 11.488 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.921 ; 12.921 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 11.938 ; 11.938 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.591 ; 11.591 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 10.952 ; 10.952 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.977 ; 10.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.291 ; 10.291 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 10.573 ; 10.573 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 12.774 ; 12.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.711 ; 12.711 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 10.024 ; 10.024 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.706 ; 10.706 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 12.908 ; 12.908 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 13.226 ; 13.226 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 10.374 ; 10.374 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.198 ; 12.198 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 12.456 ; 12.456 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.087 ; 10.087 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 8.514  ; 8.514  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 8.514  ; 8.514  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 9.001  ; 9.001  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 9.915  ; 9.915  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 10.090 ; 10.090 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 9.585  ; 9.585  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 9.972  ; 9.972  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 9.167  ; 9.167  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 9.581  ; 9.581  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 9.549  ; 9.549  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 9.856  ; 9.856  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 9.734  ; 9.734  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 9.488  ; 9.488  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 10.399 ; 10.399 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 10.338 ; 10.338 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 9.440  ; 9.440  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 9.610  ; 9.610  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 9.580  ; 9.580  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 9.548  ; 9.548  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 11.033 ; 11.033 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 10.025 ; 10.025 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 9.973  ; 9.973  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 9.603  ; 9.603  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 9.616  ; 9.616  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 10.053 ; 10.053 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 9.582  ; 9.582  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 9.425  ; 9.425  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 9.165  ; 9.165  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 9.685  ; 9.685  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 9.178  ; 9.178  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 10.329 ; 10.329 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 11.587 ; 11.587 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 11.587 ; 11.587 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 12.459 ; 12.459 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 11.824 ; 11.824 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 11.824 ; 11.824 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 13.274 ; 13.274 ; Rise       ; Clock           ;
; Forward_Mem_to_Mem              ; Clock      ; 8.767  ; 8.767  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 8.692  ; 8.692  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 11.213 ; 11.213 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.497 ; 11.497 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 11.496 ; 11.496 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 8.692  ; 8.692  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 10.931 ; 10.931 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 11.179 ; 11.179 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.240 ; 11.240 ; Rise       ; Clock           ;
;  Instruction_ID[29]             ; Clock      ; 9.476  ; 9.476  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 10.735 ; 10.735 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 9.752  ; 9.752  ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 10.780 ; 10.780 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 11.866 ; 11.866 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 12.655 ; 12.655 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 10.686 ; 10.686 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 12.625 ; 12.625 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 11.335 ; 11.335 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 10.770 ; 10.770 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 10.693 ; 10.693 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 10.734 ; 10.734 ; Rise       ; Clock           ;
;  Instruction_IF[29]             ; Clock      ; 9.752  ; 9.752  ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 10.724 ; 10.724 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 9.186  ; 9.186  ; Rise       ; Clock           ;
; MemWrite_ID                     ; Clock      ; 8.888  ; 8.888  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 9.136  ; 9.136  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 11.320 ; 11.320 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 10.707 ; 10.707 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 11.326 ; 11.326 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 9.951  ; 9.951  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 11.460 ; 11.460 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 9.944  ; 9.944  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 10.359 ; 10.359 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 10.700 ; 10.700 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 10.251 ; 10.251 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 10.210 ; 10.210 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 9.905  ; 9.905  ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 11.123 ; 11.123 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 10.464 ; 10.464 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 12.146 ; 12.146 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 10.229 ; 10.229 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 10.287 ; 10.287 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 11.396 ; 11.396 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 11.267 ; 11.267 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 10.476 ; 10.476 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 10.711 ; 10.711 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 9.890  ; 9.890  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 10.527 ; 10.527 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 10.467 ; 10.467 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 11.346 ; 11.346 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 10.466 ; 10.466 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 10.306 ; 10.306 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 12.118 ; 12.118 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 10.414 ; 10.414 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 9.870  ; 9.870  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 11.330 ; 11.330 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 10.717 ; 10.717 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.346 ; 11.346 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 9.916  ; 9.916  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 11.450 ; 11.450 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 9.964  ; 9.964  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 10.379 ; 10.379 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 11.135 ; 11.135 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 10.251 ; 10.251 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 10.610 ; 10.610 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 9.905  ; 9.905  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 10.424 ; 10.424 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 12.807 ; 12.807 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 10.229 ; 10.229 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 10.704 ; 10.704 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 12.067 ; 12.067 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 11.247 ; 11.247 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 10.466 ; 10.466 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 11.189 ; 11.189 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 10.252 ; 10.252 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 10.106 ; 10.106 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 10.907 ; 10.907 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 11.316 ; 11.316 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 10.456 ; 10.456 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 10.281 ; 10.281 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 12.168 ; 12.168 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 10.414 ; 10.414 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 9.870  ; 9.870  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 8.692  ; 8.692  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 8.692  ; 8.692  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 11.273 ; 11.273 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 11.193 ; 11.193 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.193 ; 11.193 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 11.496 ; 11.496 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 14.164 ; 14.164 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 14.863 ; 14.863 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 15.482 ; 15.482 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 16.493 ; 16.493 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 16.012 ; 16.012 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 17.173 ; 17.173 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 15.646 ; 15.646 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 14.164 ; 14.164 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 15.372 ; 15.372 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 17.721 ; 17.721 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 15.022 ; 15.022 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 17.351 ; 17.351 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 14.810 ; 14.810 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 15.765 ; 15.765 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 14.449 ; 14.449 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 16.017 ; 16.017 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 16.577 ; 16.577 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 16.031 ; 16.031 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 17.228 ; 17.228 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 14.505 ; 14.505 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 15.224 ; 15.224 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 17.775 ; 17.775 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 14.683 ; 14.683 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 16.300 ; 16.300 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 15.686 ; 15.686 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 16.399 ; 16.399 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 15.358 ; 15.358 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 15.789 ; 15.789 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 15.053 ; 15.053 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 14.881 ; 14.881 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 15.194 ; 15.194 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 15.068 ; 15.068 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 14.900 ; 14.900 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 14.162 ; 14.162 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 16.752 ; 16.752 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 16.747 ; 16.747 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 15.157 ; 15.157 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 14.740 ; 14.740 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 15.580 ; 15.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 15.337 ; 15.337 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 16.920 ; 16.920 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 14.683 ; 14.683 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 14.162 ; 14.162 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 16.209 ; 16.209 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 16.801 ; 16.801 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 14.852 ; 14.852 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 15.749 ; 15.749 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 14.244 ; 14.244 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 15.648 ; 15.648 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 14.354 ; 14.354 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 15.090 ; 15.090 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 16.144 ; 16.144 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 16.527 ; 16.527 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 17.151 ; 17.151 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 17.351 ; 17.351 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 16.711 ; 16.711 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 14.415 ; 14.415 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 15.898 ; 15.898 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 16.677 ; 16.677 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 15.092 ; 15.092 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 16.964 ; 16.964 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 16.251 ; 16.251 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 17.254 ; 17.254 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 16.107 ; 16.107 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 16.158 ; 16.158 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 17.347 ; 17.347 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.871  ; 9.871  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 13.431 ; 13.431 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 12.258 ; 12.258 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.307 ; 12.307 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 12.103 ; 12.103 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 12.797 ; 12.797 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.804 ; 11.804 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 10.081 ; 10.081 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 10.165 ; 10.165 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.322 ; 12.322 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 10.439 ; 10.439 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.766 ; 10.766 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.354 ; 10.354 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 11.163 ; 11.163 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.835 ; 12.835 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 12.739 ; 12.739 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.441 ; 11.441 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.104 ; 11.104 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 12.592 ; 12.592 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.086 ; 10.086 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.370 ; 11.370 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.816 ; 10.816 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.805 ; 11.805 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 12.936 ; 12.936 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 12.360 ; 12.360 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.302 ; 12.302 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 10.639 ; 10.639 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 11.126 ; 11.126 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 9.871  ; 9.871  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 12.257 ; 12.257 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.723 ; 12.723 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 9.480  ; 9.480  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 9.919  ; 9.919  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 10.661 ; 10.661 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.661 ; 10.661 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.516 ; 11.516 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 9.549  ; 9.549  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 13.122 ; 13.122 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.113 ; 12.113 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 10.252 ; 10.252 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 10.948 ; 10.948 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 13.075 ; 13.075 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.451 ; 12.451 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 10.151 ; 10.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.891 ; 12.891 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.712 ; 12.712 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 13.322 ; 13.322 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.537 ; 12.537 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.495 ; 12.495 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 11.358 ; 11.358 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 9.685  ; 9.685  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 9.673  ; 9.673  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 12.850 ; 12.850 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 11.655 ; 11.655 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 11.110 ; 11.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 10.158 ; 10.158 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 9.549  ; 9.549  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.552 ; 11.552 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 11.124 ; 11.124 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 10.779 ; 10.779 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 11.144 ; 11.144 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 11.088 ; 11.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 11.070 ; 11.070 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.110 ; 11.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 12.312 ; 12.312 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.736 ; 11.736 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.308 ; 11.308 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.346 ; 12.346 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.063 ; 11.063 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 10.797 ; 10.797 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 12.079 ; 12.079 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 11.075 ; 11.075 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.938 ; 12.938 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.709 ; 11.709 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 13.039 ; 13.039 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.430 ; 12.430 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.863 ; 12.863 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.874 ; 11.874 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.947 ; 12.947 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 11.339 ; 11.339 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 10.716 ; 10.716 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 11.214 ; 11.214 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 12.231 ; 12.231 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 11.238 ; 11.238 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 13.204 ; 13.204 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.413 ; 10.413 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.823 ; 13.823 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 10.797 ; 10.797 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.641 ; 12.641 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.967 ; 11.967 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 11.796 ; 11.796 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 12.577 ; 12.577 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 11.138 ; 11.138 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.103 ; 12.103 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 14.787 ; 14.787 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 9.742  ; 9.742  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 10.944 ; 10.944 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 11.026 ; 11.026 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 11.881 ; 11.881 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 10.298 ; 10.298 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 10.608 ; 10.608 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 10.634 ; 10.634 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 10.369 ; 10.369 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 12.432 ; 12.432 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 10.381 ; 10.381 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 12.484 ; 12.484 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 10.123 ; 10.123 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 12.022 ; 12.022 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 12.501 ; 12.501 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 13.389 ; 13.389 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 11.172 ; 11.172 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 11.140 ; 11.140 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 11.057 ; 11.057 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 10.804 ; 10.804 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.371 ; 12.371 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 11.275 ; 11.275 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 10.654 ; 10.654 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 10.645 ; 10.645 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.581 ; 14.581 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 12.497 ; 12.497 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 11.494 ; 11.494 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 11.079 ; 11.079 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 9.742  ; 9.742  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 10.971 ; 10.971 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 10.845 ; 10.845 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 10.362 ; 10.362 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 11.784 ; 11.784 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.185 ; 14.185 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.784 ; 11.784 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 9.361  ; 9.361  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 10.960 ; 10.960 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 9.361  ; 9.361  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 15.659 ; 15.659 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 37.924 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.226 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.620 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 37.924 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.048      ; 2.123      ;
; 37.932 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.045      ; 2.112      ;
; 38.030 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 2.014      ;
; 38.133 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.907      ;
; 38.142 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.898      ;
; 38.162 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.882      ;
; 38.162 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg6  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.878      ;
; 38.164 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.876      ;
; 38.164 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.876      ;
; 38.182 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg6  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.862      ;
; 38.192 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.850      ;
; 38.220 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.822      ;
; 38.228 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.817      ;
; 38.241 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.799      ;
; 38.260 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.785      ;
; 38.263 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.781      ;
; 38.264 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.780      ;
; 38.273 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.771      ;
; 38.295 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[30]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.035      ; 1.739      ;
; 38.302 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.738      ;
; 38.305 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.737      ;
; 38.306 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.738      ;
; 38.316 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.724      ;
; 38.318 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.726      ;
; 38.327 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.715      ;
; 38.348 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.696      ;
; 38.355 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.685      ;
; 38.403 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.040      ; 1.636      ;
; 38.419 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.035      ; 1.615      ;
; 38.425 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[30]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.039      ; 1.613      ;
; 38.434 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.610      ;
; 38.442 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.603      ;
; 38.456 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.586      ;
; 38.469 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.576      ;
; 38.469 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.576      ;
; 38.506 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.039      ; 1.532      ;
; 38.521 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.521      ;
; 38.529 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.039      ; 1.509      ;
; 38.534 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.506      ;
; 38.537 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[2]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.056      ; 1.518      ;
; 38.538 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.504      ;
; 38.550 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.039      ; 1.488      ;
; 38.567 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.473      ;
; 38.571 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.474      ;
; 38.577 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.465      ;
; 38.594 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.451      ;
; 38.598 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.042      ; 1.443      ;
; 38.600 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.063      ; 1.462      ;
; 38.605 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.437      ;
; 38.607 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.039      ; 1.431      ;
; 38.615 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.048      ; 1.432      ;
; 38.622 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.423      ;
; 38.627 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ; Clock        ; Clock       ; 40.000       ; 0.044      ; 1.416      ;
; 38.627 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.415      ;
; 38.629 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.416      ;
; 38.630 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.412      ;
; 38.632 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.056      ; 1.423      ;
; 38.652 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.060      ; 1.407      ;
; 38.652 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.036      ; 1.383      ;
; 38.655 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ; Clock        ; Clock       ; 40.000       ; 0.044      ; 1.388      ;
; 38.656 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.384      ;
; 38.661 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.381      ;
; 38.674 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[2]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.059      ; 1.384      ;
; 38.687 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.039      ; 1.351      ;
; 38.731 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.314      ;
; 38.734 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.311      ;
; 38.737 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.308      ;
; 38.743 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.299      ;
; 38.746 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ; Clock        ; Clock       ; 40.000       ; 0.044      ; 1.297      ;
; 38.747 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.037      ; 1.289      ;
; 38.750 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.290      ;
; 38.752 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg9  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.288      ;
; 38.752 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]    ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.040      ; 1.287      ;
; 38.754 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.039      ; 1.284      ;
; 38.762 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.280      ;
; 38.762 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.039      ; 1.276      ;
; 38.764 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.278      ;
; 38.764 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.278      ;
; 38.770 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.059      ; 1.288      ;
; 38.772 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.060      ; 1.287      ;
; 38.776 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.035      ; 1.258      ;
; 38.778 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.264      ;
; 38.778 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.266      ;
; 38.779 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.265      ;
; 38.783 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.261      ;
; 38.787 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.035      ; 1.247      ;
; 38.803 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.035      ; 1.231      ;
; 38.804 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.038      ; 1.233      ;
; 38.814 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ; Clock        ; Clock       ; 40.000       ; 0.047      ; 1.232      ;
; 38.821 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.224      ;
; 38.821 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.035      ; 1.213      ;
; 38.831 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.213      ;
; 38.837 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.207      ;
; 38.839 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.057      ; 1.217      ;
; 38.840 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.200      ;
; 38.840 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.204      ;
; 38.862 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.061      ; 1.198      ;
; 38.867 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[2]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.056      ; 1.188      ;
; 38.881 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.043      ; 1.161      ;
; 38.884 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.156      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.226 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.374      ;
; 0.228 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.233 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.233 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[1]       ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.233 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.234 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.235 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.383      ;
; 0.236 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.384      ;
; 0.236 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.384      ;
; 0.237 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.385      ;
; 0.238 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.386      ;
; 0.238 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.386      ;
; 0.252 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.264 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[29]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.412      ;
; 0.273 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.421      ;
; 0.276 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.424      ;
; 0.279 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.293 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4 ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.472      ;
; 0.299 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.449      ;
; 0.305 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemWrite_MEM                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.453      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.308 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                              ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                              ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.462      ;
; 0.315 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.317 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.318 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.466      ;
; 0.319 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.325 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.473      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.490      ;
; 0.343 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.344 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.492      ;
; 0.344 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.492      ;
; 0.344 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.492      ;
; 0.344 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.492      ;
; 0.345 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.493      ;
; 0.346 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.494      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]       ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.353 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.501      ;
; 0.353 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.501      ;
; 0.353 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.501      ;
; 0.353 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[29]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.501      ;
; 0.354 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.502      ;
; 0.355 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.503      ;
; 0.355 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.503      ;
; 0.355 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.503      ;
; 0.356 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.504      ;
; 0.357 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.505      ;
; 0.357 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.505      ;
; 0.357 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.505      ;
; 0.357 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[29]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX                                                                       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.505      ;
; 0.360 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.362 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.368 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]       ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.377 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]                                                                 ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.523      ;
; 0.378 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]                                                                 ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.524      ;
; 0.379 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[29]                                                                ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.525      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg5 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg5 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 4.269  ; 4.269  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 4.269  ; 4.269  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.712  ; 4.712  ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.515  ; 5.515  ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.148  ; 5.148  ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.515  ; 5.515  ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 6.497  ; 6.497  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.616  ; 5.616  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.284  ; 5.284  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 6.065  ; 6.065  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.199  ; 5.199  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.550  ; 5.550  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 6.089  ; 6.089  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 6.140  ; 6.140  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.334  ; 5.334  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.583  ; 5.583  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.117  ; 5.117  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.012  ; 6.012  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 5.586  ; 5.586  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.713  ; 5.713  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 6.497  ; 6.497  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.817  ; 5.817  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.806  ; 5.806  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.520  ; 5.520  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.526  ; 5.526  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 6.298  ; 6.298  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.835  ; 5.835  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 5.525  ; 5.525  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.446  ; 5.446  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.541  ; 5.541  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.533  ; 5.533  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.297  ; 5.297  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.304  ; 5.304  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 4.885  ; 4.885  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.889  ; 5.889  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.496  ; 5.496  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.702  ; 5.702  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.226  ; 5.226  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 6.024  ; 6.024  ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 9.257  ; 9.257  ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 7.722  ; 7.722  ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 6.799  ; 6.799  ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 6.427  ; 6.427  ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 6.854  ; 6.854  ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 7.413  ; 7.413  ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 7.171  ; 7.171  ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 7.613  ; 7.613  ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 7.290  ; 7.290  ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 7.436  ; 7.436  ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 8.340  ; 8.340  ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 8.028  ; 8.028  ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 8.565  ; 8.565  ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 7.862  ; 7.862  ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 7.961  ; 7.961  ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 8.305  ; 8.305  ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 8.227  ; 8.227  ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 8.825  ; 8.825  ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 8.144  ; 8.144  ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 8.367  ; 8.367  ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 8.336  ; 8.336  ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 9.209  ; 9.209  ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 8.511  ; 8.511  ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 8.922  ; 8.922  ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 8.715  ; 8.715  ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 8.804  ; 8.804  ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 9.257  ; 9.257  ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 9.011  ; 9.011  ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 8.881  ; 8.881  ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 8.370  ; 8.370  ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 8.154  ; 8.154  ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 8.491  ; 8.491  ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 8.389  ; 8.389  ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.994  ; 5.994  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.491  ; 4.491  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.934  ; 4.934  ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.826  ; 4.826  ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.547  ; 4.547  ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.593  ; 4.593  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.586  ; 4.586  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.711  ; 4.711  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.683  ; 4.683  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.713  ; 4.713  ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.468  ; 4.468  ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.355  ; 4.355  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.260  ; 4.260  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 5.994  ; 5.994  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.879  ; 4.879  ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.935  ; 4.935  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 5.015  ; 5.015  ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 5.162  ; 5.162  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.813  ; 4.813  ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 5.005  ; 5.005  ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.771  ; 4.771  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.772  ; 4.772  ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.350  ; 4.350  ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.378  ; 4.378  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.408  ; 4.408  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.467  ; 4.467  ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.653  ; 4.653  ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.033  ; 5.033  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.980  ; 4.980  ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.826  ; 4.826  ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.932  ; 4.932  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 5.128  ; 5.128  ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.405  ; 4.405  ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.323  ; 5.323  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.184  ; 5.184  ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.704  ; 4.704  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.272  ; 4.272  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.983  ; 4.983  ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.042  ; 5.042  ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.593  ; 4.593  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.848  ; 4.848  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 5.264  ; 5.264  ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.776  ; 4.776  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 5.052  ; 5.052  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.905  ; 4.905  ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.891  ; 4.891  ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.732  ; 4.732  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.436  ; 4.436  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.636  ; 4.636  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.406  ; 4.406  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.550  ; 4.550  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.169  ; 5.169  ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.502  ; 4.502  ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.625  ; 4.625  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.920  ; 4.920  ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.046  ; 5.046  ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.764  ; 4.764  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.422  ; 4.422  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.672  ; 4.672  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 5.323  ; 5.323  ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.266  ; 5.266  ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.410  ; 4.410  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.058  ; 5.058  ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 5.014  ; 5.014  ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.512  ; 4.512  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.376  ; 4.376  ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 7.276  ; 7.276  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 3.861  ; 3.861  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 3.934  ; 3.934  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.228  ; 5.228  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.528  ; 5.528  ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.404  ; 5.404  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.953  ; 5.953  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.813  ; 5.813  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 6.007  ; 6.007  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 6.145  ; 6.145  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 6.268  ; 6.268  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 6.217  ; 6.217  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 6.251  ; 6.251  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 6.473  ; 6.473  ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 6.588  ; 6.588  ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.299  ; 6.299  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.361  ; 6.361  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.433  ; 6.433  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 6.438  ; 6.438  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 7.070  ; 7.070  ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.643  ; 6.643  ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.673  ; 6.673  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.571  ; 6.571  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 6.611  ; 6.611  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 6.831  ; 6.831  ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.720  ; 6.720  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 6.784  ; 6.784  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.656  ; 6.656  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 6.889  ; 6.889  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 6.735  ; 6.735  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 7.276  ; 7.276  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 5.420  ; 5.420  ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.420  ; 5.420  ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.399  ; 5.399  ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 6.306  ; 6.306  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.552  ; 5.552  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 6.306  ; 6.306  ; Rise       ; Clock           ;
; Forward_Mem_to_Mem              ; Clock      ; 6.155  ; 6.155  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 5.015  ; 5.015  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.717  ; 4.717  ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.015  ; 5.015  ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.015  ; 5.015  ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.849  ; 4.849  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.797  ; 4.797  ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 3.875  ; 3.875  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 4.692  ; 4.692  ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.685  ; 4.685  ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.748  ; 4.748  ; Rise       ; Clock           ;
;  Instruction_ID[29]             ; Clock      ; 4.114  ; 4.114  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.526  ; 4.526  ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 6.421  ; 6.421  ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 6.018  ; 6.018  ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.164  ; 6.164  ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 6.421  ; 6.421  ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.929  ; 5.929  ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 6.391  ; 6.391  ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.592  ; 5.592  ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 6.008  ; 6.008  ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.933  ; 5.933  ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.973  ; 5.973  ; Rise       ; Clock           ;
;  Instruction_IF[29]             ; Clock      ; 5.422  ; 5.422  ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.963  ; 5.963  ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 4.184  ; 4.184  ; Rise       ; Clock           ;
; MemWrite_ID                     ; Clock      ; 4.038  ; 4.038  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 4.134  ; 4.134  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 6.093  ; 6.093  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.692  ; 4.692  ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 4.621  ; 4.621  ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.922  ; 4.922  ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.475  ; 4.475  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.995  ; 4.995  ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.512  ; 4.512  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.688  ; 4.688  ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 4.849  ; 4.849  ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 4.748  ; 4.748  ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.745  ; 4.745  ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.734  ; 4.734  ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.254  ; 5.254  ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.946  ; 4.946  ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.574  ; 5.574  ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.021  ; 5.021  ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.049  ; 5.049  ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.123  ; 5.123  ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.546  ; 5.546  ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.552  ; 5.552  ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.283  ; 5.283  ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.358  ; 5.358  ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.136  ; 5.136  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.355  ; 5.355  ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.390  ; 5.390  ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.799  ; 5.799  ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.473  ; 5.473  ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.536  ; 5.536  ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 6.093  ; 6.093  ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.558  ; 5.558  ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.620  ; 5.620  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 6.143  ; 6.143  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.702  ; 4.702  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.631  ; 4.631  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.942  ; 4.942  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.440  ; 4.440  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.985  ; 4.985  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.532  ; 4.532  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.708  ; 4.708  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.000  ; 5.000  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.748  ; 4.748  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.865  ; 4.865  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.734  ; 4.734  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.204  ; 5.204  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.906  ; 4.906  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.724  ; 5.724  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.021  ; 5.021  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.049  ; 5.049  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.258  ; 5.258  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.719  ; 5.719  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.532  ; 5.532  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.273  ; 5.273  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.552  ; 5.552  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.212  ; 5.212  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.229  ; 5.229  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.546  ; 5.546  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.769  ; 5.769  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.463  ; 5.463  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.511  ; 5.511  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 6.143  ; 6.143  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.558  ; 5.558  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.630  ; 5.630  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.780  ; 4.780  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 3.875  ; 3.875  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 4.780  ; 4.780  ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.797  ; 4.797  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.697  ; 4.697  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.797  ; 4.797  ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 7.915  ; 7.915  ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 7.021  ; 7.021  ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 7.575  ; 7.575  ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 7.452  ; 7.452  ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 7.066  ; 7.066  ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 7.511  ; 7.511  ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 7.090  ; 7.090  ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 6.893  ; 6.893  ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 6.982  ; 6.982  ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 7.592  ; 7.592  ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 6.884  ; 6.884  ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 7.622  ; 7.622  ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 6.729  ; 6.729  ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 7.193  ; 7.193  ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 7.034  ; 7.034  ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 7.177  ; 7.177  ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 7.323  ; 7.323  ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 7.189  ; 7.189  ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 7.531  ; 7.531  ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 6.867  ; 6.867  ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 7.002  ; 7.002  ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 7.915  ; 7.915  ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 7.354  ; 7.354  ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 7.361  ; 7.361  ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 7.180  ; 7.180  ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 7.295  ; 7.295  ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 7.205  ; 7.205  ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 7.571  ; 7.571  ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 7.029  ; 7.029  ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 6.903  ; 6.903  ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 6.971  ; 6.971  ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 6.924  ; 6.924  ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 7.024  ; 7.024  ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 7.494  ; 7.494  ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 7.260  ; 7.260  ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 7.494  ; 7.494  ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 6.938  ; 6.938  ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 6.906  ; 6.906  ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 7.286  ; 7.286  ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.823  ; 6.823  ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 7.320  ; 7.320  ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 6.790  ; 6.790  ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 6.296  ; 6.296  ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 7.174  ; 7.174  ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 7.210  ; 7.210  ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 6.505  ; 6.505  ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 6.945  ; 6.945  ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 6.407  ; 6.407  ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.957  ; 6.957  ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 6.636  ; 6.636  ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 6.546  ; 6.546  ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 7.112  ; 7.112  ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 7.322  ; 7.322  ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 7.492  ; 7.492  ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 7.429  ; 7.429  ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.365  ; 7.365  ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 6.997  ; 6.997  ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 7.141  ; 7.141  ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 7.338  ; 7.338  ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 6.896  ; 6.896  ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 7.372  ; 7.372  ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 7.233  ; 7.233  ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 7.343  ; 7.343  ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 7.147  ; 7.147  ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 7.136  ; 7.136  ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 7.348  ; 7.348  ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.355  ; 5.355  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 5.355  ; 5.355  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.078  ; 5.078  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.794  ; 4.794  ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.940  ; 4.940  ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.274  ; 5.274  ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.864  ; 4.864  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.372  ; 4.372  ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.457  ; 4.457  ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.474  ; 4.474  ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.193  ; 5.193  ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.490  ; 4.490  ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.503  ; 4.503  ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.461  ; 4.461  ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.698  ; 4.698  ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.247  ; 5.247  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.200  ; 5.200  ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.756  ; 4.756  ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.688  ; 4.688  ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.986  ; 4.986  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.447  ; 4.447  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.971  ; 4.971  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.794  ; 4.794  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.546  ; 4.546  ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.724  ; 4.724  ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.324  ; 5.324  ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 5.098  ; 5.098  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 5.054  ; 5.054  ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.425  ; 4.425  ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.700  ; 4.700  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.206  ; 4.206  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.874  ; 4.874  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.947  ; 4.947  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 4.249  ; 4.249  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 4.268  ; 4.268  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.990  ; 4.990  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.626  ; 4.626  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.817  ; 4.817  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 4.990  ; 4.990  ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 5.350  ; 5.350  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.060  ; 5.060  ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.932  ; 4.932  ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.392  ; 4.392  ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.710  ; 4.710  ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.157  ; 5.157  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.660  ; 4.660  ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.568  ; 4.568  ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.350  ; 5.350  ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.463  ; 4.463  ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.687  ; 4.687  ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.033  ; 5.033  ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.183  ; 5.183  ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.197  ; 5.197  ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.068  ; 5.068  ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.047  ; 5.047  ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.704  ; 4.704  ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.285  ; 4.285  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.317  ; 4.317  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.018  ; 5.018  ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.824  ; 4.824  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.673  ; 4.673  ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.466  ; 4.466  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.140  ; 4.140  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.671  ; 4.671  ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 4.694  ; 4.694  ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.635  ; 4.635  ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.615  ; 4.615  ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.684  ; 4.684  ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 4.743  ; 4.743  ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.647  ; 4.647  ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.669  ; 4.669  ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.806  ; 4.806  ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 9.738  ; 9.738  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 9.212  ; 9.212  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 8.971  ; 8.971  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 8.748  ; 8.748  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 9.308  ; 9.308  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 8.677  ; 8.677  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 8.466  ; 8.466  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 9.037  ; 9.037  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 8.877  ; 8.877  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 9.014  ; 9.014  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 8.847  ; 8.847  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 8.902  ; 8.902  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 9.425  ; 9.425  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 9.392  ; 9.392  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 8.973  ; 8.973  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 9.220  ; 9.220  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 8.763  ; 8.763  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 8.523  ; 8.523  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 8.865  ; 8.865  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 8.912  ; 8.912  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 8.866  ; 8.866  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 9.293  ; 9.293  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 8.594  ; 8.594  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 9.309  ; 9.309  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 8.730  ; 8.730  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 9.237  ; 9.237  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 8.667  ; 8.667  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 9.257  ; 9.257  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 8.870  ; 8.870  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 9.315  ; 9.315  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 8.735  ; 8.735  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 9.011  ; 9.011  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 9.738  ; 9.738  ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 6.481  ; 6.481  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.132  ; 5.132  ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.226  ; 5.226  ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.513  ; 5.513  ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.988  ; 4.988  ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.335  ; 5.335  ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.272  ; 5.272  ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.472  ; 5.472  ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.529  ; 5.529  ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.209  ; 5.209  ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 6.431  ; 6.431  ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.797  ; 4.797  ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.309  ; 5.309  ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.330  ; 5.330  ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.748  ; 5.748  ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.367  ; 5.367  ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.333  ; 5.333  ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.282  ; 5.282  ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.312  ; 5.312  ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.538  ; 5.538  ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.087  ; 5.087  ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.177  ; 5.177  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.042  ; 5.042  ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.450  ; 5.450  ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 6.481  ; 6.481  ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 6.128  ; 6.128  ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.636  ; 5.636  ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.499  ; 5.499  ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.713  ; 4.713  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.172  ; 5.172  ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.538  ; 5.538  ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.531  ; 5.531  ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.866  ; 5.866  ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 5.931  ; 5.931  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.931  ; 5.931  ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.966  ; 4.966  ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.442  ; 4.442  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.442  ; 4.442  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.097  ; 4.097  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 10.167 ; 10.167 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 4.153 ; 4.153 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 4.153 ; 4.153 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.365 ; 5.365 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.306 ; 4.306 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.104 ; 5.104 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.574 ; 4.574 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 4.306 ; 4.306 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.420 ; 5.420 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.830 ; 5.830 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.949 ; 4.949 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.034 ; 5.034 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.278 ; 5.278 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.287 ; 5.287 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.810 ; 4.810 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 4.634 ; 4.634 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.186 ; 5.186 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.016 ; 5.016 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.645 ; 5.645 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.382 ; 5.382 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 4.925 ; 4.925 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.724 ; 5.724 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.471 ; 5.471 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.881 ; 5.881 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.879 ; 5.879 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.115 ; 5.115 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.110 ; 5.110 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.866 ; 5.866 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.495 ; 5.495 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.755 ; 5.755 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.540 ; 5.540 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.624 ; 5.624 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.543 ; 5.543 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.260 ; 4.260 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.934 ; 4.934 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.586 ; 4.586 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.260 ; 4.260 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 5.994 ; 5.994 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.350 ; 4.350 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.378 ; 4.378 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.467 ; 4.467 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.405 ; 4.405 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 5.264 ; 5.264 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.905 ; 4.905 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.550 ; 4.550 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.502 ; 4.502 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.422 ; 4.422 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 5.323 ; 5.323 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.410 ; 4.410 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.058 ; 5.058 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.376 ; 4.376 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 3.861 ; 3.861 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 3.861 ; 3.861 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 3.934 ; 3.934 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.159 ; 4.159 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.256 ; 4.256 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.086 ; 4.086 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.197 ; 4.197 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 3.925 ; 3.925 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.072 ; 4.072 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.131 ; 4.131 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.208 ; 4.208 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.135 ; 4.135 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.123 ; 4.123 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.324 ; 4.324 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.394 ; 4.394 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.072 ; 4.072 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.100 ; 4.100 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.080 ; 4.080 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.055 ; 4.055 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.203 ; 4.203 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.189 ; 4.189 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.070 ; 4.070 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.245 ; 4.245 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.053 ; 4.053 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.073 ; 4.073 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 3.921 ; 3.921 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 3.933 ; 3.933 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.313 ; 4.313 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.357 ; 5.357 ; Rise       ; Clock           ;
; Forward_Mem_to_Mem              ; Clock      ; 3.848 ; 3.848 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 3.875 ; 3.875 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 3.875 ; 3.875 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  Instruction_ID[29]             ; Clock      ; 4.114 ; 4.114 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 4.615 ; 4.615 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 4.530 ; 4.530 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Instruction_IF[29]             ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 4.560 ; 4.560 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 4.069 ; 4.069 ; Rise       ; Clock           ;
; MemWrite_ID                     ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 4.019 ; 4.019 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.224 ; 4.224 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.273 ; 4.273 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.253 ; 4.253 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.384 ; 4.384 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.298 ; 4.298 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.240 ; 4.240 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.385 ; 4.385 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.978 ; 4.978 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 4.328 ; 4.328 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.741 ; 4.741 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 4.428 ; 4.428 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 4.480 ; 4.480 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 4.224 ; 4.224 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 4.398 ; 4.398 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.352 ; 4.352 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 4.367 ; 4.367 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 4.338 ; 4.338 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 4.255 ; 4.255 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.238 ; 4.238 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.497 ; 4.497 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.784 ; 4.784 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.238 ; 4.238 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.273 ; 4.273 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.404 ; 4.404 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.240 ; 4.240 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.345 ; 4.345 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 4.328 ; 4.328 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.721 ; 4.721 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.357 ; 4.357 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.363 ; 4.363 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.338 ; 4.338 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 4.265 ; 4.265 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 3.875 ; 3.875 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 3.875 ; 3.875 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.752 ; 5.752 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 6.093 ; 6.093 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 6.292 ; 6.292 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 6.276 ; 6.276 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 6.536 ; 6.536 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 6.033 ; 6.033 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.755 ; 5.755 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 6.028 ; 6.028 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 6.617 ; 6.617 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.987 ; 5.987 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 6.648 ; 6.648 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.835 ; 5.835 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 6.250 ; 6.250 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.819 ; 5.819 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 6.274 ; 6.274 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 6.418 ; 6.418 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 6.341 ; 6.341 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 6.633 ; 6.633 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 6.075 ; 6.075 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 6.907 ; 6.907 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.970 ; 5.970 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 6.343 ; 6.343 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 6.166 ; 6.166 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 6.232 ; 6.232 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 6.006 ; 6.006 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 6.382 ; 6.382 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.944 ; 5.944 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.885 ; 5.885 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.960 ; 5.960 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.909 ; 5.909 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 6.028 ; 6.028 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 5.571 ; 5.571 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 6.183 ; 6.183 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 6.589 ; 6.589 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 6.071 ; 6.071 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.803 ; 5.803 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 6.191 ; 6.191 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.031 ; 6.031 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 6.513 ; 6.513 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.921 ; 5.921 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.571 ; 5.571 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 6.333 ; 6.333 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 6.457 ; 6.457 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.811 ; 5.811 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 6.259 ; 6.259 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.719 ; 5.719 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.170 ; 6.170 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.682 ; 5.682 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.744 ; 5.744 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 6.308 ; 6.308 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 6.402 ; 6.402 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 6.683 ; 6.683 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 6.587 ; 6.587 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 6.428 ; 6.428 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.749 ; 5.749 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 6.207 ; 6.207 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 6.382 ; 6.382 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.843 ; 5.843 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 6.579 ; 6.579 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 6.244 ; 6.244 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 6.552 ; 6.552 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 6.155 ; 6.155 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 6.354 ; 6.354 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 6.414 ; 6.414 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.206 ; 4.206 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.078 ; 5.078 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.940 ; 4.940 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.864 ; 4.864 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.457 ; 4.457 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.474 ; 4.474 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.193 ; 5.193 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.503 ; 4.503 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.756 ; 4.756 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.724 ; 4.724 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.700 ; 4.700 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.206 ; 4.206 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.874 ; 4.874 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 4.133 ; 4.133 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 4.268 ; 4.268 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.817 ; 4.817 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 4.990 ; 4.990 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.140 ; 4.140 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.392 ; 4.392 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.568 ; 4.568 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.687 ; 4.687 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.047 ; 5.047 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.824 ; 4.824 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.466 ; 4.466 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.140 ; 4.140 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.671 ; 4.671 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.615 ; 4.615 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.669 ; 4.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.806 ; 4.806 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.204 ; 5.204 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.004 ; 5.004 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.567 ; 4.567 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.120 ; 5.120 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.186 ; 5.186 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.741 ; 4.741 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.155 ; 5.155 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.449 ; 4.449 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.385 ; 4.385 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.837 ; 5.837 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.667 ; 4.667 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.923 ; 4.923 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.482 ; 4.482 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.367 ; 4.367 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.976 ; 4.976 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.480 ; 4.480 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.580 ; 4.580 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.517 ; 4.517 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.548 ; 5.548 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.193 ; 5.193 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.832 ; 4.832 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.493 ; 4.493 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.565 ; 4.565 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 4.895 ; 4.895 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.552 ; 5.552 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.097 ; 4.097 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.442 ; 4.442 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.097 ; 4.097 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 5.984 ; 5.984 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 33.402 ; 0.226 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 33.402 ; 0.226 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 13.871 ; 13.871 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 12.799 ; 12.799 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 13.871 ; 13.871 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 16.736 ; 16.736 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 14.039 ; 14.039 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 13.160 ; 13.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 16.415 ; 16.415 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 13.112 ; 13.112 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 14.487 ; 14.487 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 15.922 ; 15.922 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 15.937 ; 15.937 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 13.382 ; 13.382 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 14.246 ; 14.246 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 12.825 ; 12.825 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 16.131 ; 16.131 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 14.082 ; 14.082 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 14.408 ; 14.408 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 16.736 ; 16.736 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 14.811 ; 14.811 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 14.666 ; 14.666 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 14.651 ; 14.651 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 13.804 ; 13.804 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.563 ; 16.563 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 15.439 ; 15.439 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 14.359 ; 14.359 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 14.046 ; 14.046 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 14.072 ; 14.072 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 13.705 ; 13.705 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 13.185 ; 13.185 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 13.742 ; 13.742 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 11.935 ; 11.935 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 15.246 ; 15.246 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 14.342 ; 14.342 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 14.730 ; 14.730 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 13.154 ; 13.154 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 15.577 ; 15.577 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 25.999 ; 25.999 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 22.119 ; 22.119 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 18.399 ; 18.399 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 17.421 ; 17.421 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 18.979 ; 18.979 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 20.415 ; 20.415 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 19.720 ; 19.720 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 21.934 ; 21.934 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 20.111 ; 20.111 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 20.820 ; 20.820 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 23.723 ; 23.723 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 22.656 ; 22.656 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 24.303 ; 24.303 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 21.942 ; 21.942 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 22.299 ; 22.299 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 23.664 ; 23.664 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 22.738 ; 22.738 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 24.888 ; 24.888 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 22.414 ; 22.414 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 23.058 ; 23.058 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 22.892 ; 22.892 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 25.777 ; 25.777 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 23.683 ; 23.683 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.528 ; 25.528 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 24.167 ; 24.167 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 24.362 ; 24.362 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 25.999 ; 25.999 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 25.241 ; 25.241 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 24.797 ; 24.797 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 22.756 ; 22.756 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 22.296 ; 22.296 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 22.986 ; 22.986 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 22.967 ; 22.967 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 15.201 ; 15.201 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.747 ; 10.747 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.940 ; 11.940 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.586 ; 10.586 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 10.590 ; 10.590 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 10.763 ; 10.763 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 11.158 ; 11.158 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.763 ; 11.763 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.670 ; 11.670 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.566 ; 10.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 9.793  ; 9.793  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.151 ; 10.151 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 15.201 ; 15.201 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 11.637 ; 11.637 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.988 ; 11.988 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.218 ; 12.218 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 12.666 ; 12.666 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 12.109 ; 12.109 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.752 ; 11.752 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 12.074 ; 12.074 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 11.897 ; 11.897 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.105 ; 10.105 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 10.040 ; 10.040 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 10.343 ; 10.343 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.367 ; 10.367 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 10.744 ; 10.744 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.866 ; 11.866 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.615 ; 12.615 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 12.148 ; 12.148 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 12.131 ; 12.131 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 13.236 ; 13.236 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.868 ; 10.868 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.226 ; 13.226 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 12.876 ; 12.876 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.091 ; 11.091 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 9.882  ; 9.882  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 12.059 ; 12.059 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 12.476 ; 12.476 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.782 ; 10.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 11.801 ; 11.801 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 11.488 ; 11.488 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.921 ; 12.921 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 11.938 ; 11.938 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.591 ; 11.591 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 10.952 ; 10.952 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.977 ; 10.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.291 ; 10.291 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 10.573 ; 10.573 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 12.774 ; 12.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.977 ; 11.977 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.711 ; 12.711 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 10.024 ; 10.024 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.706 ; 10.706 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 12.908 ; 12.908 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 13.226 ; 13.226 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 10.374 ; 10.374 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.198 ; 12.198 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 12.456 ; 12.456 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.087 ; 10.087 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.667 ; 19.667 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 8.514  ; 8.514  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 9.001  ; 9.001  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 13.284 ; 13.284 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 14.234 ; 14.234 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 13.868 ; 13.868 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 16.061 ; 16.061 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.743 ; 15.743 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.297 ; 16.297 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 16.402 ; 16.402 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 16.848 ; 16.848 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 16.759 ; 16.759 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 16.660 ; 16.660 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 17.595 ; 17.595 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 17.669 ; 17.669 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.857 ; 16.857 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 17.113 ; 17.113 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 17.271 ; 17.271 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 17.316 ; 17.316 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 18.886 ; 18.886 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.915 ; 17.915 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 17.997 ; 17.997 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.664 ; 17.664 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.763 ; 17.763 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 18.335 ; 18.335 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 18.006 ; 18.006 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 17.984 ; 17.984 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 17.761 ; 17.761 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 18.415 ; 18.415 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 17.945 ; 17.945 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 19.667 ; 19.667 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 13.455 ; 13.455 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 13.392 ; 13.392 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.455 ; 13.455 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 16.645 ; 16.645 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 14.020 ; 14.020 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 16.645 ; 16.645 ; Rise       ; Clock           ;
; Forward_Mem_to_Mem              ; Clock      ; 16.463 ; 16.463 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 11.213 ; 11.213 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.497 ; 11.497 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 11.496 ; 11.496 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 8.692  ; 8.692  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 10.931 ; 10.931 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 11.179 ; 11.179 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.240 ; 11.240 ; Rise       ; Clock           ;
;  Instruction_ID[29]             ; Clock      ; 9.476  ; 9.476  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 10.735 ; 10.735 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 16.985 ; 16.985 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 15.543 ; 15.543 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 16.196 ; 16.196 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 16.985 ; 16.985 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 15.449 ; 15.449 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 16.955 ; 16.955 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 14.643 ; 14.643 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 15.533 ; 15.533 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 15.456 ; 15.456 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 15.497 ; 15.497 ; Rise       ; Clock           ;
;  Instruction_IF[29]             ; Clock      ; 14.084 ; 14.084 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 15.487 ; 15.487 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 9.503  ; 9.503  ; Rise       ; Clock           ;
; MemWrite_ID                     ; Clock      ; 9.286  ; 9.286  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 9.453  ; 9.453  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 15.086 ; 15.086 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 11.320 ; 11.320 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 11.190 ; 11.190 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 11.846 ; 11.846 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 10.605 ; 10.605 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 12.151 ; 12.151 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 10.721 ; 10.721 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 11.271 ; 11.271 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 11.746 ; 11.746 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 11.436 ; 11.436 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 11.424 ; 11.424 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 11.258 ; 11.258 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 12.509 ; 12.509 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 11.988 ; 11.988 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 13.759 ; 13.759 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 12.171 ; 12.171 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 12.112 ; 12.112 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 12.248 ; 12.248 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 13.450 ; 13.450 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 13.358 ; 13.358 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 12.701 ; 12.701 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 12.973 ; 12.973 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 12.238 ; 12.238 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 13.010 ; 13.010 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 13.092 ; 13.092 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 14.101 ; 14.101 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 13.263 ; 13.263 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 13.233 ; 13.233 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.086 ; 15.086 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 13.522 ; 13.522 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 13.477 ; 13.477 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 15.136 ; 15.136 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 11.330 ; 11.330 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 11.200 ; 11.200 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.866 ; 11.866 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 10.570 ; 10.570 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.141 ; 12.141 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 10.741 ; 10.741 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 11.291 ; 11.291 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 12.181 ; 12.181 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 11.436 ; 11.436 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 11.824 ; 11.824 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 11.258 ; 11.258 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 12.459 ; 12.459 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 11.948 ; 11.948 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.420 ; 14.420 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 12.171 ; 12.171 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.112 ; 12.112 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 12.665 ; 12.665 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 14.121 ; 14.121 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 13.338 ; 13.338 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 12.691 ; 12.691 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 13.451 ; 13.451 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 12.600 ; 12.600 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 12.589 ; 12.589 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 13.532 ; 13.532 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 14.071 ; 14.071 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 13.253 ; 13.253 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 13.208 ; 13.208 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 15.136 ; 15.136 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 13.522 ; 13.522 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 13.487 ; 13.487 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 11.273 ; 11.273 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 8.692  ; 8.692  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 11.273 ; 11.273 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 11.496 ; 11.496 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.193 ; 11.193 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 11.496 ; 11.496 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 19.023 ; 19.023 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.192 ; 17.192 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 18.380 ; 18.380 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 18.462 ; 18.462 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 16.687 ; 16.687 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 18.304 ; 18.304 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 17.279 ; 17.279 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 15.968 ; 15.968 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 16.522 ; 16.522 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 18.914 ; 18.914 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 16.062 ; 16.062 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 18.544 ; 18.544 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 15.850 ; 15.850 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 16.895 ; 16.895 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 16.449 ; 16.449 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 17.069 ; 17.069 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 17.635 ; 17.635 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 16.744 ; 16.744 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 18.144 ; 18.144 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 16.059 ; 16.059 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 16.323 ; 16.323 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 19.023 ; 19.023 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 17.437 ; 17.437 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 17.539 ; 17.539 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 16.907 ; 16.907 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 17.715 ; 17.715 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 17.322 ; 17.322 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.675 ; 17.675 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 16.830 ; 16.830 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 16.166 ; 16.166 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 16.461 ; 16.461 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 16.334 ; 16.334 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 16.139 ; 16.139 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 18.826 ; 18.826 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 18.193 ; 18.193 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 17.863 ; 17.863 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 16.135 ; 16.135 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 16.382 ; 16.382 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 17.146 ; 17.146 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 16.317 ; 16.317 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 17.898 ; 17.898 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 16.204 ; 16.204 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 15.002 ; 15.002 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.147 ; 17.147 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.307 ; 18.307 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 16.090 ; 16.090 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 16.984 ; 16.984 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 15.464 ; 15.464 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 17.169 ; 17.169 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 15.580 ; 15.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 16.315 ; 16.315 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 16.964 ; 16.964 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 17.760 ; 17.760 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 17.987 ; 17.987 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 18.826 ; 18.826 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 17.959 ; 17.959 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 16.610 ; 16.610 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 17.146 ; 17.146 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 17.966 ; 17.966 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 16.667 ; 16.667 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.104 ; 18.104 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 17.901 ; 17.901 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 18.379 ; 18.379 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 17.747 ; 17.747 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.281 ; 17.281 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.478 ; 18.478 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.431 ; 13.431 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 13.431 ; 13.431 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 12.258 ; 12.258 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.307 ; 12.307 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 12.103 ; 12.103 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 12.797 ; 12.797 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.804 ; 11.804 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 10.081 ; 10.081 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 10.165 ; 10.165 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.322 ; 12.322 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 10.439 ; 10.439 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.766 ; 10.766 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.354 ; 10.354 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 11.163 ; 11.163 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.835 ; 12.835 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 12.739 ; 12.739 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 11.441 ; 11.441 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.104 ; 11.104 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 12.592 ; 12.592 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.086 ; 10.086 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.370 ; 11.370 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.816 ; 10.816 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 11.805 ; 11.805 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 12.936 ; 12.936 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 12.360 ; 12.360 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.302 ; 12.302 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 10.639 ; 10.639 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 11.126 ; 11.126 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 9.871  ; 9.871  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 12.257 ; 12.257 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.723 ; 12.723 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 9.916  ; 9.916  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 9.919  ; 9.919  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 10.661 ; 10.661 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.516 ; 11.516 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 13.322 ; 13.322 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 13.122 ; 13.122 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.113 ; 12.113 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 10.252 ; 10.252 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 10.948 ; 10.948 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 13.075 ; 13.075 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.451 ; 12.451 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 10.151 ; 10.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.891 ; 12.891 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.712 ; 12.712 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 13.322 ; 13.322 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.537 ; 12.537 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.495 ; 12.495 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 11.358 ; 11.358 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 9.685  ; 9.685  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 9.673  ; 9.673  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 12.850 ; 12.850 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 11.655 ; 11.655 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 11.110 ; 11.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 10.158 ; 10.158 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 9.549  ; 9.549  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.552 ; 11.552 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 11.124 ; 11.124 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 10.779 ; 10.779 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 11.144 ; 11.144 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 11.088 ; 11.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 11.070 ; 11.070 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.110 ; 11.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 27.713 ; 27.713 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 25.492 ; 25.492 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 25.336 ; 25.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 24.440 ; 24.440 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 26.606 ; 26.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 24.364 ; 24.364 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 23.674 ; 23.674 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 25.466 ; 25.466 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 24.875 ; 24.875 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 25.834 ; 25.834 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 24.906 ; 24.906 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 25.562 ; 25.562 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 26.634 ; 26.634 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 26.865 ; 26.865 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 25.662 ; 25.662 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 25.958 ; 25.958 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 24.721 ; 24.721 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 23.914 ; 23.914 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 24.893 ; 24.893 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 25.158 ; 25.158 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 25.385 ; 25.385 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 27.012 ; 27.012 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 24.234 ; 24.234 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 27.007 ; 27.007 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 25.190 ; 25.190 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 26.586 ; 26.586 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 24.559 ; 24.559 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 26.366 ; 26.366 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 24.970 ; 24.970 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 26.055 ; 26.055 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 24.612 ; 24.612 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 25.585 ; 25.585 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 27.713 ; 27.713 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 17.917 ; 17.917 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.146 ; 13.146 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.950 ; 12.950 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.808 ; 13.808 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 13.059 ; 13.059 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.744 ; 13.744 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 14.439 ; 14.439 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.807 ; 12.807 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 17.050 ; 17.050 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.789 ; 13.789 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 13.905 ; 13.905 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 15.172 ; 15.172 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 13.153 ; 13.153 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.120 ; 13.120 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.037 ; 13.037 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 13.828 ; 13.828 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 14.092 ; 14.092 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 12.979 ; 12.979 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.886 ; 12.886 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.476 ; 12.476 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.980 ; 13.980 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 17.917 ; 17.917 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 15.834 ; 15.834 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 14.248 ; 14.248 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.832 ; 13.832 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.479 ; 11.479 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 13.551 ; 13.551 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.226 ; 14.226 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 13.742 ; 13.742 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 15.157 ; 15.157 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 15.485 ; 15.485 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 15.485 ; 15.485 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 12.012 ; 12.012 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.960 ; 10.960 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 10.960 ; 10.960 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 9.361  ; 9.361  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 29.386 ; 29.386 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 4.153 ; 4.153 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 4.153 ; 4.153 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.365 ; 5.365 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.306 ; 4.306 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.104 ; 5.104 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.574 ; 4.574 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 4.306 ; 4.306 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.420 ; 5.420 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.830 ; 5.830 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.949 ; 4.949 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.034 ; 5.034 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.278 ; 5.278 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.287 ; 5.287 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.810 ; 4.810 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 4.634 ; 4.634 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.186 ; 5.186 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.016 ; 5.016 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.645 ; 5.645 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.382 ; 5.382 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 4.925 ; 4.925 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.724 ; 5.724 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.471 ; 5.471 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.881 ; 5.881 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.879 ; 5.879 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.115 ; 5.115 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.110 ; 5.110 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.866 ; 5.866 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.495 ; 5.495 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.755 ; 5.755 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.540 ; 5.540 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.624 ; 5.624 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.543 ; 5.543 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.260 ; 4.260 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.934 ; 4.934 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.586 ; 4.586 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.260 ; 4.260 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 5.994 ; 5.994 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.350 ; 4.350 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.378 ; 4.378 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.467 ; 4.467 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.405 ; 4.405 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 5.264 ; 5.264 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.905 ; 4.905 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.550 ; 4.550 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.502 ; 4.502 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.422 ; 4.422 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 5.323 ; 5.323 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.410 ; 4.410 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.058 ; 5.058 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.376 ; 4.376 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 3.861 ; 3.861 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 3.861 ; 3.861 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 3.934 ; 3.934 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.159 ; 4.159 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.256 ; 4.256 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.086 ; 4.086 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.197 ; 4.197 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 3.925 ; 3.925 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.072 ; 4.072 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.131 ; 4.131 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.208 ; 4.208 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.135 ; 4.135 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.123 ; 4.123 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.324 ; 4.324 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.394 ; 4.394 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.072 ; 4.072 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.100 ; 4.100 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.080 ; 4.080 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.055 ; 4.055 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.203 ; 4.203 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.189 ; 4.189 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.070 ; 4.070 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.245 ; 4.245 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.053 ; 4.053 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.073 ; 4.073 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 3.921 ; 3.921 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 3.933 ; 3.933 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.313 ; 4.313 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.357 ; 5.357 ; Rise       ; Clock           ;
; Forward_Mem_to_Mem              ; Clock      ; 3.848 ; 3.848 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 3.875 ; 3.875 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 3.875 ; 3.875 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  Instruction_ID[29]             ; Clock      ; 4.114 ; 4.114 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 4.615 ; 4.615 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 4.530 ; 4.530 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Instruction_IF[29]             ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 4.560 ; 4.560 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 4.069 ; 4.069 ; Rise       ; Clock           ;
; MemWrite_ID                     ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 4.019 ; 4.019 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.224 ; 4.224 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.273 ; 4.273 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.253 ; 4.253 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.384 ; 4.384 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.298 ; 4.298 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.240 ; 4.240 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.385 ; 4.385 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.978 ; 4.978 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 4.328 ; 4.328 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.741 ; 4.741 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 4.428 ; 4.428 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 4.480 ; 4.480 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 4.224 ; 4.224 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 4.398 ; 4.398 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.352 ; 4.352 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 4.367 ; 4.367 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 4.338 ; 4.338 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 4.255 ; 4.255 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.238 ; 4.238 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.497 ; 4.497 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.784 ; 4.784 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.238 ; 4.238 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.273 ; 4.273 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.404 ; 4.404 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.240 ; 4.240 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.345 ; 4.345 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 4.328 ; 4.328 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.721 ; 4.721 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.357 ; 4.357 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.363 ; 4.363 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.338 ; 4.338 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 4.265 ; 4.265 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 3.875 ; 3.875 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 3.875 ; 3.875 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.752 ; 5.752 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 6.093 ; 6.093 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 6.292 ; 6.292 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 6.276 ; 6.276 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 6.536 ; 6.536 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 6.033 ; 6.033 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.755 ; 5.755 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 6.028 ; 6.028 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 6.617 ; 6.617 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.987 ; 5.987 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 6.648 ; 6.648 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.835 ; 5.835 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 6.250 ; 6.250 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.819 ; 5.819 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 6.274 ; 6.274 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 6.418 ; 6.418 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 6.341 ; 6.341 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 6.633 ; 6.633 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 6.075 ; 6.075 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 6.907 ; 6.907 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.970 ; 5.970 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 6.343 ; 6.343 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 6.166 ; 6.166 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 6.232 ; 6.232 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 6.006 ; 6.006 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 6.382 ; 6.382 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.944 ; 5.944 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.885 ; 5.885 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.960 ; 5.960 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.909 ; 5.909 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 6.028 ; 6.028 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 5.571 ; 5.571 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 6.183 ; 6.183 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 6.589 ; 6.589 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 6.071 ; 6.071 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.803 ; 5.803 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 6.191 ; 6.191 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.031 ; 6.031 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 6.513 ; 6.513 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.921 ; 5.921 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.571 ; 5.571 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 6.333 ; 6.333 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 6.457 ; 6.457 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.811 ; 5.811 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 6.259 ; 6.259 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.719 ; 5.719 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.170 ; 6.170 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.682 ; 5.682 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.744 ; 5.744 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 6.308 ; 6.308 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 6.402 ; 6.402 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 6.683 ; 6.683 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 6.587 ; 6.587 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 6.428 ; 6.428 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.749 ; 5.749 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 6.207 ; 6.207 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 6.382 ; 6.382 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.843 ; 5.843 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 6.579 ; 6.579 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 6.244 ; 6.244 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 6.552 ; 6.552 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 6.155 ; 6.155 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 6.354 ; 6.354 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 6.414 ; 6.414 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.206 ; 4.206 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.078 ; 5.078 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.940 ; 4.940 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.864 ; 4.864 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.457 ; 4.457 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.474 ; 4.474 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.193 ; 5.193 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.503 ; 4.503 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.756 ; 4.756 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.447 ; 4.447 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.724 ; 4.724 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.700 ; 4.700 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.206 ; 4.206 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.874 ; 4.874 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 4.133 ; 4.133 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 4.268 ; 4.268 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.817 ; 4.817 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 4.990 ; 4.990 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.140 ; 4.140 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.932 ; 4.932 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.392 ; 4.392 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.568 ; 4.568 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.687 ; 4.687 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.047 ; 5.047 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.824 ; 4.824 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.466 ; 4.466 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.140 ; 4.140 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.671 ; 4.671 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.615 ; 4.615 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.669 ; 4.669 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.806 ; 4.806 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.204 ; 5.204 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.004 ; 5.004 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.567 ; 4.567 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.124 ; 5.124 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.120 ; 5.120 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.186 ; 5.186 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.741 ; 4.741 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.740 ; 4.740 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.155 ; 5.155 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.449 ; 4.449 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.385 ; 4.385 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.837 ; 5.837 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.667 ; 4.667 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.923 ; 4.923 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.482 ; 4.482 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.367 ; 4.367 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.976 ; 4.976 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.480 ; 4.480 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.580 ; 4.580 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.517 ; 4.517 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.548 ; 5.548 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.193 ; 5.193 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.832 ; 4.832 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.493 ; 4.493 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.565 ; 4.565 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 4.895 ; 4.895 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.552 ; 5.552 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.097 ; 4.097 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.442 ; 4.442 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.097 ; 4.097 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 5.984 ; 5.984 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 20007    ; 0        ; 212      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 20007    ; 0        ; 212      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 490   ; 490  ;
; Unconstrained Output Port Paths ; 6259  ; 6259 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sat Sep 06 19:14:11 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 33.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    33.402         0.000 Clock 
Info (332146): Worst-case hold slack is 0.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.745         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 37.924
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.924         0.000 Clock 
Info (332146): Worst-case hold slack is 0.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.226         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.620         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 404 megabytes
    Info: Processing ended: Sat Sep 06 19:14:14 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


