module MUX (
    input  logic [3:0] I,
    input  logic [1:0] S,
    output logic Y
);

    always_comb begin
        case (S)
            2'b00: Y = I[0];
            2'b01: Y = I[1];
            2'b10: Y = I[2];
            2'b11: Y = I[3];
        endcase
    end

endmodule