---
title: 集创赛记录（3）：理想模型搭建
tags:
  - 集创赛
  - Virtuoso
  - RFIC
categories:
  - 第八届集创赛 IEEE 杯
date: 2024-07-21 22:12:46
description: 设计思路，以及各个模块的理想模型搭建。（以及 Virtuoso 软件使用：快捷键，可能遇到的问题）
mathjax: false
---

Virtuoso常用快捷键：

{% hideToggle Virtuoso常用快捷键 %}

- 在 schematic 中：

  按 `i` 添加元器件，按 `p` 添加 pin ，按 `w` 连线，按 `l` 给线命名，按 `f` 自适应缩放

  按住鼠标左键画框：选择物体

  按住鼠标右键画框：放大

  按住鼠标中键：移到视角

  选中器件按 `q` 修改参数

  `u` 撤销操作

{% endhideToggle %}

Virtuoso 使用过程中可能遇到的问题：

{% hideToggle Virtuoso 使用过程中可能遇到的问题 %}

- 无法 edit View，只能 read

  ![](image-20240721210807403.png)

  将该 View 所在文件夹中的以下这两个文件删掉

  ![](image-20240721211006995.png)

{% endhideToggle %}

# 1. 设计思路

本次比赛许多内容参考该视频：[基于RFIC-GPT射频芯片智能设计工具的SCPA（Switched-Capacitor Power Amplifier）设计分享](https://www.bilibili.com/video/BV1Jx421S7KS)

**先完成理想模型的搭建、仿真；再逐步替换为 mos 模型、仿真；最后画版图，提取寄生参数，仿真。**

架构选用 Doherty 架构。

总体框图：

![](image-20240721144847989.png)

<mark>logic 模块的全部，以及 output 模块最后的电容前的部分都是数字信号，即方波</mark>

# 2. 理想模型的搭建

先使用 analogLib 中的理想模型搭建，对于一些设计库中没有的模块， 例如反相器、 与门和升压电路， 编写了 VerilogA 代码来实现这些功能。  

由于权限问题，很多操作无法进行，所以先修改文件权限。

鼠标右键打开终端，输入 `su -` ，输入密码 `chris`  切换到 root 用户，输入 `cd /home/EDA_IC617/Projects_OA` ，输入 `chmod a+w .` 修改当前文件夹权限为所有人可读可写。

打开 Virtuoso，点击 `Tools->Library Manager`，打开库管理器。

新建一个库 `SCPA`，关联到工艺库 `tsmcN65`

![](新建库.gif)

## 2.1. VerilogA  代码编写

 编写反相器、 与门和升压电路的  VerilogA 代码

新建一个 Inv （反相器）的 cell 

![](创建Inv.gif)

Inv的代码如下：

{% hideToggle Inv的VerilogA代码 %}

```verilogA
// VerilogA for SCPA, Inv, veriloga

`include "constants.vams"
`include "disciplines.vams"

module Inv(in, out);

input in;
output out;

electrical in, out;

parameter real vtrans=0.9,
               tdelay=1p from[0:inf),
               trise=1p from[0:inf),
               tfall=1p from[0:inf),
               Vhigh=3.3,
               Vlow=0;

real OUT_val;//OUT_val
analog begin//
       @(cross(V(in)-vtrans,1))//v(in)vtrans
        OUT_val=Vlow;
       @(cross(V(in)-vtrans,-1))//v(in)vtrans
        OUT_val=Vhigh;
       V(out)<+transition(OUT_val,tdelay,trise,tfall);//Vout
end

endmodule
```

{% endhideToggle %}

> vtrans、tdelay、trise、tfall、Vhigh、Vlow 这些参数可以在调用该模块时修改

同理新建与门和升压电路

与门和升压电路的 VerilogA 的代码如下

{% hideToggle 与门和升压电路的 VerilogA 的代码 %}

```
// VerilogA for SCPA, And, veriloga

`include "constants.vams"
`include "disciplines.vams"

module AND(Vin1, Vin2, Out);

input Vin1, Vin2;
output Out;
electrical Vin1, Vin2, Out;

parameter real vtrans = 0.9;
parameter real vlogic_high = 1.8;
parameter real vlogic_low = 0;

analog begin
	if(V(Vin1) > vtrans && V(Vin2) > vtrans) begin
		V(Out) <+ vlogic_high;
	end
	else begin
		V(Out) <+ vlogic_low;
	end
end

endmodule
```

```
// VerilogA for SCPA, Boost, veriloga

`include "constants.vams"
`include "disciplines.vams"

module Boost(vin,vout);

input vin;
output vout;
electrical vin,vout;
parameter real Vin = 1.2;
parameter real Vout = 2.4;

analog begin

V(vout) <+ V(vin) +1.2;

end

endmodule
```

{% endhideToggle %}

![](image-20240721164740868.png)

## 2.2. logic 部分

### 2.2.1. S2D

S2D 模块功能是将单端信号转为差分信号。

新建一个 S2D 的理想电路。（后续还会在该 Cell 下新建mos模型的电路 schematic_mos）

![](image-20240721164949807.png)

进入 schematic，按 `i` 添加元器件，按 `p` 添加 pin ，按 `w` 连线，按 `l` 给线命名，按 `f` 自适应缩放

<mark>修改后需要保存，点击左上角工具栏的第三个，Check and Save</mark>

![](image-20240721170331041.png)

选中 Inv 按 `q`，修改参数，所有 Inv 都要改。因为这里的 VDD 和 VSS 是 1.2V 和 0，所以改成如下参数。

<img src="image-20240721201317860.png" alt="image-20240721201317860" style="zoom:80%;" />

然后从 schematic 生成 symbol：

`Create → Cellview → From CellView...`

![](image-20240721171616324.png)

![](image-20240721171817054.png)

同理搭建其他模块，**注意正确修改参数设置**。

### 2.2.2. upconversion

该模块将使能信号上变频

![](image-20240721185506136.png)

### 2.2.3. logic

将 S2D 和 upconversion 合并。

这不是一个底层模块了，不分理想模型还是 mos 模型，所以只需一个 schematic 即可。

仿真时要切换理想模型或 mos 模型是切换底层的模型。

![](image-20240721191759384.png)

## 2.3. output 部分

output 部分由 4 个部分组成：Level

### 2.3.1. level_shifter

该模块将 0 ~ VDD 的信号抬升到 VDD ~ VDD2

![](image-20240721193347441.png)

### 2.3.2. driver up

该模块将信号在 VDD 和 VDD2 之间反相。

![](image-20240721194535330.png)

### 2.3.3. driver down

该模块将信号在 VSS 和 VDD 之间反相。

![](image-20240721201051576.png)

### 2.3.4. inv cascode

输出为 0 ~ VDD2 的方波

![](image-20240721203806217.png)

E0 为 analogLib 下的 vcvs：

![](image-20240721203150382.png)

### 2.3.5. output

![](image-20240721205321157.png)

电容是 analogLib 下的 cap：

![](image-20240721205234426.png)

## 2.4. unit cell

一个 logic 部分和两个  output 组成一个 unit cell

![](image-20240721212013325.png)

## 2.5. SCPA

64 个 unit cell 组成一个 SCPA

![](image-20240721213021404.png)

![](image-20240721213028456.png)

## 2.6. Doherty SCPA

两个 SCPA 分别作为主路和峰值路，加上匹配电路组成 Doherty SCPA

![](image-20240721214918649.png)

其中一些器件的参数：

![](image-20240721215937099.png)