multiline_comment|/*&n; * drivers/serial/mpsc/mpsc_defs.h&n; *&n; * Register definitions for the Marvell Multi-Protocol Serial Controller (MPSC),&n; * Serial DMA Controller (SDMA), and Baud Rate Generator (BRG).&n; *&n; * Author: Mark A. Greer &lt;mgreer@mvista.com&gt;&n; *&n; * 2004 (c) MontaVista, Software, Inc.  This file is licensed under&n; * the terms of the GNU General Public License version 2.  This program&n; * is licensed &quot;as is&quot; without any warranty of any kind, whether express&n; * or implied.&n; */
macro_line|#ifndef&t;_PPC_BOOT_MPSC_DEFS_H__
DECL|macro|_PPC_BOOT_MPSC_DEFS_H__
mdefine_line|#define&t;_PPC_BOOT_MPSC_DEFS_H__
DECL|macro|MPSC_NUM_CTLRS
mdefine_line|#define&t;MPSC_NUM_CTLRS&t;&t;2
multiline_comment|/*&n; *****************************************************************************&n; *&n; *&t;Multi-Protocol Serial Controller Interface Registers&n; *&n; *****************************************************************************&n; */
multiline_comment|/* Main Configuratino Register Offsets */
DECL|macro|MPSC_MMCRL
mdefine_line|#define&t;MPSC_MMCRL&t;&t;&t;0x0000
DECL|macro|MPSC_MMCRH
mdefine_line|#define&t;MPSC_MMCRH&t;&t;&t;0x0004
DECL|macro|MPSC_MPCR
mdefine_line|#define&t;MPSC_MPCR&t;&t;&t;0x0008
DECL|macro|MPSC_CHR_1
mdefine_line|#define&t;MPSC_CHR_1&t;&t;&t;0x000c
DECL|macro|MPSC_CHR_2
mdefine_line|#define&t;MPSC_CHR_2&t;&t;&t;0x0010
DECL|macro|MPSC_CHR_3
mdefine_line|#define&t;MPSC_CHR_3&t;&t;&t;0x0014
DECL|macro|MPSC_CHR_4
mdefine_line|#define&t;MPSC_CHR_4&t;&t;&t;0x0018
DECL|macro|MPSC_CHR_5
mdefine_line|#define&t;MPSC_CHR_5&t;&t;&t;0x001c
DECL|macro|MPSC_CHR_6
mdefine_line|#define&t;MPSC_CHR_6&t;&t;&t;0x0020
DECL|macro|MPSC_CHR_7
mdefine_line|#define&t;MPSC_CHR_7&t;&t;&t;0x0024
DECL|macro|MPSC_CHR_8
mdefine_line|#define&t;MPSC_CHR_8&t;&t;&t;0x0028
DECL|macro|MPSC_CHR_9
mdefine_line|#define&t;MPSC_CHR_9&t;&t;&t;0x002c
DECL|macro|MPSC_CHR_10
mdefine_line|#define&t;MPSC_CHR_10&t;&t;&t;0x0030
DECL|macro|MPSC_CHR_11
mdefine_line|#define&t;MPSC_CHR_11&t;&t;&t;0x0034
DECL|macro|MPSC_MPCR_CL_5
mdefine_line|#define&t;MPSC_MPCR_CL_5&t;&t;&t;0
DECL|macro|MPSC_MPCR_CL_6
mdefine_line|#define&t;MPSC_MPCR_CL_6&t;&t;&t;1
DECL|macro|MPSC_MPCR_CL_7
mdefine_line|#define&t;MPSC_MPCR_CL_7&t;&t;&t;2
DECL|macro|MPSC_MPCR_CL_8
mdefine_line|#define&t;MPSC_MPCR_CL_8&t;&t;&t;3
DECL|macro|MPSC_MPCR_SBL_1
mdefine_line|#define&t;MPSC_MPCR_SBL_1&t;&t;&t;0
DECL|macro|MPSC_MPCR_SBL_2
mdefine_line|#define&t;MPSC_MPCR_SBL_2&t;&t;&t;3
DECL|macro|MPSC_CHR_2_TEV
mdefine_line|#define&t;MPSC_CHR_2_TEV&t;&t;&t;(1&lt;&lt;1)
DECL|macro|MPSC_CHR_2_TA
mdefine_line|#define&t;MPSC_CHR_2_TA&t;&t;&t;(1&lt;&lt;7)
DECL|macro|MPSC_CHR_2_TTCS
mdefine_line|#define&t;MPSC_CHR_2_TTCS&t;&t;&t;(1&lt;&lt;9)
DECL|macro|MPSC_CHR_2_REV
mdefine_line|#define&t;MPSC_CHR_2_REV&t;&t;&t;(1&lt;&lt;17)
DECL|macro|MPSC_CHR_2_RA
mdefine_line|#define&t;MPSC_CHR_2_RA&t;&t;&t;(1&lt;&lt;23)
DECL|macro|MPSC_CHR_2_CRD
mdefine_line|#define&t;MPSC_CHR_2_CRD&t;&t;&t;(1&lt;&lt;25)
DECL|macro|MPSC_CHR_2_EH
mdefine_line|#define&t;MPSC_CHR_2_EH&t;&t;&t;(1&lt;&lt;31)
DECL|macro|MPSC_CHR_2_PAR_ODD
mdefine_line|#define&t;MPSC_CHR_2_PAR_ODD&t;&t;0
DECL|macro|MPSC_CHR_2_PAR_SPACE
mdefine_line|#define&t;MPSC_CHR_2_PAR_SPACE&t;&t;1
DECL|macro|MPSC_CHR_2_PAR_EVEN
mdefine_line|#define&t;MPSC_CHR_2_PAR_EVEN&t;&t;2
DECL|macro|MPSC_CHR_2_PAR_MARK
mdefine_line|#define&t;MPSC_CHR_2_PAR_MARK&t;&t;3
multiline_comment|/* MPSC Signal Routing */
DECL|macro|MPSC_MRR
mdefine_line|#define&t;MPSC_MRR&t;&t;&t;0x0000
DECL|macro|MPSC_RCRR
mdefine_line|#define&t;MPSC_RCRR&t;&t;&t;0x0004
DECL|macro|MPSC_TCRR
mdefine_line|#define&t;MPSC_TCRR&t;&t;&t;0x0008
multiline_comment|/*&n; *****************************************************************************&n; *&n; *&t;Serial DMA Controller Interface Registers&n; *&n; *****************************************************************************&n; */
DECL|macro|SDMA_SDC
mdefine_line|#define&t;SDMA_SDC&t;&t;&t;0x0000
DECL|macro|SDMA_SDCM
mdefine_line|#define&t;SDMA_SDCM&t;&t;&t;0x0008
DECL|macro|SDMA_RX_DESC
mdefine_line|#define&t;SDMA_RX_DESC&t;&t;&t;0x0800
DECL|macro|SDMA_RX_BUF_PTR
mdefine_line|#define&t;SDMA_RX_BUF_PTR&t;&t;&t;0x0808
DECL|macro|SDMA_SCRDP
mdefine_line|#define&t;SDMA_SCRDP&t;&t;&t;0x0810
DECL|macro|SDMA_TX_DESC
mdefine_line|#define&t;SDMA_TX_DESC&t;&t;&t;0x0c00
DECL|macro|SDMA_SCTDP
mdefine_line|#define&t;SDMA_SCTDP&t;&t;&t;0x0c10
DECL|macro|SDMA_SFTDP
mdefine_line|#define&t;SDMA_SFTDP&t;&t;&t;0x0c14
DECL|macro|SDMA_DESC_CMDSTAT_PE
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_PE&t;&t;(1&lt;&lt;0)
DECL|macro|SDMA_DESC_CMDSTAT_CDL
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_CDL&t;&t;(1&lt;&lt;1)
DECL|macro|SDMA_DESC_CMDSTAT_FR
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_FR&t;&t;(1&lt;&lt;3)
DECL|macro|SDMA_DESC_CMDSTAT_OR
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_OR&t;&t;(1&lt;&lt;6)
DECL|macro|SDMA_DESC_CMDSTAT_BR
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_BR&t;&t;(1&lt;&lt;9)
DECL|macro|SDMA_DESC_CMDSTAT_MI
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_MI&t;&t;(1&lt;&lt;10)
DECL|macro|SDMA_DESC_CMDSTAT_A
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_A&t;&t;(1&lt;&lt;11)
DECL|macro|SDMA_DESC_CMDSTAT_AM
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_AM&t;&t;(1&lt;&lt;12)
DECL|macro|SDMA_DESC_CMDSTAT_CT
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_CT&t;&t;(1&lt;&lt;13)
DECL|macro|SDMA_DESC_CMDSTAT_C
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_C&t;&t;(1&lt;&lt;14)
DECL|macro|SDMA_DESC_CMDSTAT_ES
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_ES&t;&t;(1&lt;&lt;15)
DECL|macro|SDMA_DESC_CMDSTAT_L
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_L&t;&t;(1&lt;&lt;16)
DECL|macro|SDMA_DESC_CMDSTAT_F
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_F&t;&t;(1&lt;&lt;17)
DECL|macro|SDMA_DESC_CMDSTAT_P
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_P&t;&t;(1&lt;&lt;18)
DECL|macro|SDMA_DESC_CMDSTAT_EI
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_EI&t;&t;(1&lt;&lt;23)
DECL|macro|SDMA_DESC_CMDSTAT_O
mdefine_line|#define&t;SDMA_DESC_CMDSTAT_O&t;&t;(1&lt;&lt;31)
DECL|macro|SDMA_DESC_DFLT
mdefine_line|#define SDMA_DESC_DFLT&t;&t;&t;(SDMA_DESC_CMDSTAT_O |&t;&bslash;&n;&t;&t;&t;&t;&t;SDMA_DESC_CMDSTAT_EI)
DECL|macro|SDMA_SDC_RFT
mdefine_line|#define&t;SDMA_SDC_RFT&t;&t;&t;(1&lt;&lt;0)
DECL|macro|SDMA_SDC_SFM
mdefine_line|#define&t;SDMA_SDC_SFM&t;&t;&t;(1&lt;&lt;1)
DECL|macro|SDMA_SDC_BLMR
mdefine_line|#define&t;SDMA_SDC_BLMR&t;&t;&t;(1&lt;&lt;6)
DECL|macro|SDMA_SDC_BLMT
mdefine_line|#define&t;SDMA_SDC_BLMT&t;&t;&t;(1&lt;&lt;7)
DECL|macro|SDMA_SDC_POVR
mdefine_line|#define&t;SDMA_SDC_POVR&t;&t;&t;(1&lt;&lt;8)
DECL|macro|SDMA_SDC_RIFB
mdefine_line|#define&t;SDMA_SDC_RIFB&t;&t;&t;(1&lt;&lt;9)
DECL|macro|SDMA_SDCM_ERD
mdefine_line|#define&t;SDMA_SDCM_ERD&t;&t;&t;(1&lt;&lt;7)
DECL|macro|SDMA_SDCM_AR
mdefine_line|#define&t;SDMA_SDCM_AR&t;&t;&t;(1&lt;&lt;15)
DECL|macro|SDMA_SDCM_STD
mdefine_line|#define&t;SDMA_SDCM_STD&t;&t;&t;(1&lt;&lt;16)
DECL|macro|SDMA_SDCM_TXD
mdefine_line|#define&t;SDMA_SDCM_TXD&t;&t;&t;(1&lt;&lt;23)
DECL|macro|SDMA_SDCM_AT
mdefine_line|#define&t;SDMA_SDCM_AT&t;&t;&t;(1&lt;&lt;31)
DECL|macro|SDMA_0_CAUSE_RXBUF
mdefine_line|#define&t;SDMA_0_CAUSE_RXBUF&t;&t;(1&lt;&lt;0)
DECL|macro|SDMA_0_CAUSE_RXERR
mdefine_line|#define&t;SDMA_0_CAUSE_RXERR&t;&t;(1&lt;&lt;1)
DECL|macro|SDMA_0_CAUSE_TXBUF
mdefine_line|#define&t;SDMA_0_CAUSE_TXBUF&t;&t;(1&lt;&lt;2)
DECL|macro|SDMA_0_CAUSE_TXEND
mdefine_line|#define&t;SDMA_0_CAUSE_TXEND&t;&t;(1&lt;&lt;3)
DECL|macro|SDMA_1_CAUSE_RXBUF
mdefine_line|#define&t;SDMA_1_CAUSE_RXBUF&t;&t;(1&lt;&lt;8)
DECL|macro|SDMA_1_CAUSE_RXERR
mdefine_line|#define&t;SDMA_1_CAUSE_RXERR&t;&t;(1&lt;&lt;9)
DECL|macro|SDMA_1_CAUSE_TXBUF
mdefine_line|#define&t;SDMA_1_CAUSE_TXBUF&t;&t;(1&lt;&lt;10)
DECL|macro|SDMA_1_CAUSE_TXEND
mdefine_line|#define&t;SDMA_1_CAUSE_TXEND&t;&t;(1&lt;&lt;11)
DECL|macro|SDMA_CAUSE_RX_MASK
mdefine_line|#define&t;SDMA_CAUSE_RX_MASK&t;(SDMA_0_CAUSE_RXBUF | SDMA_0_CAUSE_RXERR | &bslash;&n;&t;SDMA_1_CAUSE_RXBUF | SDMA_1_CAUSE_RXERR)
DECL|macro|SDMA_CAUSE_TX_MASK
mdefine_line|#define&t;SDMA_CAUSE_TX_MASK&t;(SDMA_0_CAUSE_TXBUF | SDMA_0_CAUSE_TXEND | &bslash;&n;&t;SDMA_1_CAUSE_TXBUF | SDMA_1_CAUSE_TXEND)
multiline_comment|/* SDMA Interrupt registers */
DECL|macro|SDMA_INTR_CAUSE
mdefine_line|#define&t;SDMA_INTR_CAUSE&t;&t;&t;0x0000
DECL|macro|SDMA_INTR_MASK
mdefine_line|#define&t;SDMA_INTR_MASK&t;&t;&t;0x0080
multiline_comment|/*&n; *****************************************************************************&n; *&n; *&t;Baud Rate Generator Interface Registers&n; *&n; *****************************************************************************&n; */
DECL|macro|BRG_BCR
mdefine_line|#define&t;BRG_BCR&t;&t;&t;&t;0x0000
DECL|macro|BRG_BTR
mdefine_line|#define&t;BRG_BTR&t;&t;&t;&t;0x0004
macro_line|#endif /*_PPC_BOOT_MPSC_DEFS_H__ */
eof
