	.cpu cortex-a7
	.arch armv7ve
	.fpu vfpv4

	.text

	.global mul
mul:
.BLOCK_0:
	SUB sp, sp, #40
	MOV VR_23, #56
	LDR VR_22, [sp, VR_23]
	MOV VR_21, #52
	LDR VR_20, [sp, VR_21]
	MOV VR_19, #48
	LDR VR_18, [sp, VR_19]
	MOV VR_17, #44
	LDR VR_16, [sp, VR_17]
	MOV VR_15, #40
	LDR VR_14, [sp, VR_15]
	MOV VR_13, r3
	MOV VR_12, r2
	MOV VR_11, r1
	MOV VR_10, r0
	ADD VR_0, sp, #0
	ADD VR_1, sp, #4
	ADD VR_2, sp, #8
	ADD VR_3, sp, #12
	ADD VR_4, sp, #16
	ADD VR_5, sp, #20
	ADD VR_6, sp, #24
	ADD VR_7, sp, #28
	ADD VR_8, sp, #32
	ADD VR_9, sp, #36
	STR VR_10, [VR_9]
	STR VR_11, [VR_8]
	STR VR_12, [VR_7]
	STR VR_13, [VR_6]
	STR VR_14, [VR_5]
	STR VR_16, [VR_4]
	STR VR_18, [VR_3]
	STR VR_20, [VR_2]
	STR VR_22, [VR_1]
	MOV VR_24, #0
	STR VR_24, [VR_0]
	LDR VR_25, [VR_3]
	MOV VR_26, VR_25
	LDR VR_27, [VR_9]
	MOV VR_28, VR_27
	VLDR EVR_0, [VR_28]
	LDR VR_29, [VR_6]
	MOV VR_30, VR_29
	VLDR EVR_1, [VR_30]
	VMUL.F32 EVR_2, EVR_0, EVR_1
	LDR VR_31, [VR_9]
	ADD VR_32, VR_31, #4
	VLDR EVR_3, [VR_32]
	LDR VR_33, [VR_5]
	MOV VR_34, VR_33
	VLDR EVR_4, [VR_34]
	VMUL.F32 EVR_5, EVR_3, EVR_4
	VADD.F32 EVR_6, EVR_2, EVR_5
	LDR VR_35, [VR_9]
	ADD VR_36, VR_35, #8
	VLDR EVR_7, [VR_36]
	LDR VR_37, [VR_4]
	MOV VR_38, VR_37
	VLDR EVR_8, [VR_38]
	VMUL.F32 EVR_9, EVR_7, EVR_8
	VADD.F32 EVR_10, EVR_6, EVR_9
	VSTR EVR_10, [VR_26]
	LDR VR_39, [VR_3]
	ADD VR_40, VR_39, #4
	LDR VR_41, [VR_9]
	MOV VR_42, VR_41
	VLDR EVR_11, [VR_42]
	LDR VR_43, [VR_6]
	ADD VR_44, VR_43, #4
	VLDR EVR_12, [VR_44]
	VMUL.F32 EVR_13, EVR_11, EVR_12
	LDR VR_45, [VR_9]
	ADD VR_46, VR_45, #4
	VLDR EVR_14, [VR_46]
	LDR VR_47, [VR_5]
	ADD VR_48, VR_47, #4
	VLDR EVR_15, [VR_48]
	VMUL.F32 EVR_16, EVR_14, EVR_15
	VADD.F32 EVR_17, EVR_13, EVR_16
	LDR VR_49, [VR_9]
	ADD VR_50, VR_49, #8
	VLDR EVR_18, [VR_50]
	LDR VR_51, [VR_4]
	ADD VR_52, VR_51, #4
	VLDR EVR_19, [VR_52]
	VMUL.F32 EVR_20, EVR_18, EVR_19
	VADD.F32 EVR_21, EVR_17, EVR_20
	VSTR EVR_21, [VR_40]
	LDR VR_53, [VR_3]
	ADD VR_54, VR_53, #8
	LDR VR_55, [VR_9]
	MOV VR_56, VR_55
	VLDR EVR_22, [VR_56]
	LDR VR_57, [VR_6]
	ADD VR_58, VR_57, #8
	VLDR EVR_23, [VR_58]
	VMUL.F32 EVR_24, EVR_22, EVR_23
	LDR VR_59, [VR_9]
	ADD VR_60, VR_59, #4
	VLDR EVR_25, [VR_60]
	LDR VR_61, [VR_5]
	ADD VR_62, VR_61, #8
	VLDR EVR_26, [VR_62]
	VMUL.F32 EVR_27, EVR_25, EVR_26
	VADD.F32 EVR_28, EVR_24, EVR_27
	LDR VR_63, [VR_9]
	ADD VR_64, VR_63, #8
	VLDR EVR_29, [VR_64]
	LDR VR_65, [VR_4]
	ADD VR_66, VR_65, #8
	VLDR EVR_30, [VR_66]
	VMUL.F32 EVR_31, EVR_29, EVR_30
	VADD.F32 EVR_32, EVR_28, EVR_31
	VSTR EVR_32, [VR_54]
	LDR VR_67, [VR_2]
	MOV VR_68, VR_67
	LDR VR_69, [VR_8]
	MOV VR_70, VR_69
	VLDR EVR_33, [VR_70]
	LDR VR_71, [VR_6]
	MOV VR_72, VR_71
	VLDR EVR_34, [VR_72]
	VMUL.F32 EVR_35, EVR_33, EVR_34
	LDR VR_73, [VR_8]
	ADD VR_74, VR_73, #4
	VLDR EVR_36, [VR_74]
	LDR VR_75, [VR_5]
	MOV VR_76, VR_75
	VLDR EVR_37, [VR_76]
	VMUL.F32 EVR_38, EVR_36, EVR_37
	VADD.F32 EVR_39, EVR_35, EVR_38
	LDR VR_77, [VR_8]
	ADD VR_78, VR_77, #8
	VLDR EVR_40, [VR_78]
	LDR VR_79, [VR_4]
	MOV VR_80, VR_79
	VLDR EVR_41, [VR_80]
	VMUL.F32 EVR_42, EVR_40, EVR_41
	VADD.F32 EVR_43, EVR_39, EVR_42
	VSTR EVR_43, [VR_68]
	LDR VR_81, [VR_2]
	ADD VR_82, VR_81, #4
	LDR VR_83, [VR_8]
	MOV VR_84, VR_83
	VLDR EVR_44, [VR_84]
	LDR VR_85, [VR_6]
	ADD VR_86, VR_85, #4
	VLDR EVR_45, [VR_86]
	VMUL.F32 EVR_46, EVR_44, EVR_45
	LDR VR_87, [VR_8]
	ADD VR_88, VR_87, #4
	VLDR EVR_47, [VR_88]
	LDR VR_89, [VR_5]
	ADD VR_90, VR_89, #4
	VLDR EVR_48, [VR_90]
	VMUL.F32 EVR_49, EVR_47, EVR_48
	VADD.F32 EVR_50, EVR_46, EVR_49
	LDR VR_91, [VR_8]
	ADD VR_92, VR_91, #8
	VLDR EVR_51, [VR_92]
	LDR VR_93, [VR_4]
	ADD VR_94, VR_93, #4
	VLDR EVR_52, [VR_94]
	VMUL.F32 EVR_53, EVR_51, EVR_52
	VADD.F32 EVR_54, EVR_50, EVR_53
	VSTR EVR_54, [VR_82]
	LDR VR_95, [VR_2]
	ADD VR_96, VR_95, #8
	LDR VR_97, [VR_8]
	MOV VR_98, VR_97
	VLDR EVR_55, [VR_98]
	LDR VR_99, [VR_6]
	ADD VR_100, VR_99, #8
	VLDR EVR_56, [VR_100]
	VMUL.F32 EVR_57, EVR_55, EVR_56
	LDR VR_101, [VR_8]
	ADD VR_102, VR_101, #4
	VLDR EVR_58, [VR_102]
	LDR VR_103, [VR_5]
	ADD VR_104, VR_103, #8
	VLDR EVR_59, [VR_104]
	VMUL.F32 EVR_60, EVR_58, EVR_59
	VADD.F32 EVR_61, EVR_57, EVR_60
	LDR VR_105, [VR_8]
	ADD VR_106, VR_105, #8
	VLDR EVR_62, [VR_106]
	LDR VR_107, [VR_4]
	ADD VR_108, VR_107, #8
	VLDR EVR_63, [VR_108]
	VMUL.F32 EVR_64, EVR_62, EVR_63
	VADD.F32 EVR_65, EVR_61, EVR_64
	VSTR EVR_65, [VR_96]
	LDR VR_109, [VR_1]
	MOV VR_110, VR_109
	LDR VR_111, [VR_7]
	MOV VR_112, VR_111
	VLDR EVR_66, [VR_112]
	LDR VR_113, [VR_6]
	MOV VR_114, VR_113
	VLDR EVR_67, [VR_114]
	VMUL.F32 EVR_68, EVR_66, EVR_67
	LDR VR_115, [VR_7]
	ADD VR_116, VR_115, #4
	VLDR EVR_69, [VR_116]
	LDR VR_117, [VR_5]
	MOV VR_118, VR_117
	VLDR EVR_70, [VR_118]
	VMUL.F32 EVR_71, EVR_69, EVR_70
	VADD.F32 EVR_72, EVR_68, EVR_71
	LDR VR_119, [VR_7]
	ADD VR_120, VR_119, #8
	VLDR EVR_73, [VR_120]
	LDR VR_121, [VR_4]
	MOV VR_122, VR_121
	VLDR EVR_74, [VR_122]
	VMUL.F32 EVR_75, EVR_73, EVR_74
	VADD.F32 EVR_76, EVR_72, EVR_75
	VSTR EVR_76, [VR_110]
	LDR VR_123, [VR_1]
	ADD VR_124, VR_123, #4
	LDR VR_125, [VR_7]
	MOV VR_126, VR_125
	VLDR EVR_77, [VR_126]
	LDR VR_127, [VR_6]
	ADD VR_128, VR_127, #4
	VLDR EVR_78, [VR_128]
	VMUL.F32 EVR_79, EVR_77, EVR_78
	LDR VR_129, [VR_7]
	ADD VR_130, VR_129, #4
	VLDR EVR_80, [VR_130]
	LDR VR_131, [VR_5]
	ADD VR_132, VR_131, #4
	VLDR EVR_81, [VR_132]
	VMUL.F32 EVR_82, EVR_80, EVR_81
	VADD.F32 EVR_83, EVR_79, EVR_82
	LDR VR_133, [VR_7]
	ADD VR_134, VR_133, #8
	VLDR EVR_84, [VR_134]
	LDR VR_135, [VR_4]
	ADD VR_136, VR_135, #4
	VLDR EVR_85, [VR_136]
	VMUL.F32 EVR_86, EVR_84, EVR_85
	VADD.F32 EVR_87, EVR_83, EVR_86
	VSTR EVR_87, [VR_124]
	LDR VR_137, [VR_1]
	ADD VR_138, VR_137, #8
	LDR VR_139, [VR_7]
	MOV VR_140, VR_139
	VLDR EVR_88, [VR_140]
	LDR VR_141, [VR_6]
	ADD VR_142, VR_141, #8
	VLDR EVR_89, [VR_142]
	VMUL.F32 EVR_90, EVR_88, EVR_89
	LDR VR_143, [VR_7]
	ADD VR_144, VR_143, #4
	VLDR EVR_91, [VR_144]
	LDR VR_145, [VR_5]
	ADD VR_146, VR_145, #8
	VLDR EVR_92, [VR_146]
	VMUL.F32 EVR_93, EVR_91, EVR_92
	VADD.F32 EVR_94, EVR_90, EVR_93
	LDR VR_147, [VR_7]
	ADD VR_148, VR_147, #8
	VLDR EVR_95, [VR_148]
	LDR VR_149, [VR_4]
	ADD VR_150, VR_149, #8
	VLDR EVR_96, [VR_150]
	VMUL.F32 EVR_97, EVR_95, EVR_96
	VADD.F32 EVR_98, EVR_94, EVR_97
	VSTR EVR_98, [VR_138]
	MOV r0, #0
	ADD sp, sp, #40
	BX lr
.BLOCK_1:
	MOV r0, #0
	ADD sp, sp, #40
	BX lr


	.global main
main:
.BLOCK_2:
	SUB sp, sp, #128
	ADD VR_0, sp, #0
	ADD VR_1, sp, #4
	ADD VR_2, sp, #8
	ADD VR_3, sp, #20
	ADD VR_4, sp, #32
	ADD VR_5, sp, #56
	ADD VR_6, sp, #68
	ADD VR_7, sp, #80
	ADD VR_8, sp, #92
	ADD VR_9, sp, #104
	ADD VR_10, sp, #116
	MOVW VR_11, :lower16:N
	MOVT VR_11, :upper16:N
	MOV VR_12, #3
	STR VR_12, [VR_11]
	MOVW VR_13, :lower16:M
	MOVT VR_13, :upper16:M
	MOV VR_14, #3
	STR VR_14, [VR_13]
	MOVW VR_15, :lower16:L
	MOVT VR_15, :upper16:L
	MOV VR_16, #3
	STR VR_16, [VR_15]
	MOV VR_17, #0
	STR VR_17, [VR_1]
	B .BLOCK_3
.BLOCK_3:
	LDR VR_18, [VR_1]
	MOVW VR_20, :lower16:M
	MOVT VR_20, :upper16:M
	LDR VR_19, [VR_20]
	CMP VR_18, VR_19
	BLT .BLOCK_4
	BGE .BLOCK_5
.BLOCK_4:
	LDR VR_21, [VR_1]
	ADD VR_22, VR_10, VR_21, LSL #2
	LDR VR_23, [VR_1]
	VMOV EVR_0, VR_23
	VCVT.F32.S32 EVR_1, EVR_0
	VSTR EVR_1, [VR_22]
	LDR VR_24, [VR_1]
	ADD VR_25, VR_9, VR_24, LSL #2
	LDR VR_26, [VR_1]
	VMOV EVR_2, VR_26
	VCVT.F32.S32 EVR_3, EVR_2
	VSTR EVR_3, [VR_25]
	LDR VR_27, [VR_1]
	ADD VR_28, VR_8, VR_27, LSL #2
	LDR VR_29, [VR_1]
	VMOV EVR_4, VR_29
	VCVT.F32.S32 EVR_5, EVR_4
	VSTR EVR_5, [VR_28]
	LDR VR_30, [VR_1]
	ADD VR_31, VR_7, VR_30, LSL #2
	LDR VR_32, [VR_1]
	VMOV EVR_6, VR_32
	VCVT.F32.S32 EVR_7, EVR_6
	VSTR EVR_7, [VR_31]
	LDR VR_33, [VR_1]
	ADD VR_34, VR_6, VR_33, LSL #2
	LDR VR_35, [VR_1]
	VMOV EVR_8, VR_35
	VCVT.F32.S32 EVR_9, EVR_8
	VSTR EVR_9, [VR_34]
	LDR VR_36, [VR_1]
	ADD VR_37, VR_5, VR_36, LSL #2
	LDR VR_38, [VR_1]
	VMOV EVR_10, VR_38
	VCVT.F32.S32 EVR_11, EVR_10
	VSTR EVR_11, [VR_37]
	LDR VR_39, [VR_1]
	ADD VR_40, VR_39, #1
	STR VR_40, [VR_1]
	B .BLOCK_3
.BLOCK_5:
	MOV VR_41, VR_10
	MOV VR_42, VR_9
	MOV VR_43, VR_8
	MOV VR_44, VR_7
	MOV VR_45, VR_6
	MOV VR_46, VR_5
	MOV VR_47, VR_4
	MOV VR_48, VR_3
	MOV VR_49, VR_2
	STR VR_49, [sp, #-4]
	STR VR_48, [sp, #-8]
	STR VR_47, [sp, #-12]
	STR VR_46, [sp, #-16]
	STR VR_45, [sp, #-20]
	MOV r3, VR_44
	MOV r2, VR_43
	MOV r1, VR_42
	MOV r0, VR_41
	SUB sp, sp, #20
	BL mul
	ADD sp, sp, #20
	MOV VR_50, r0
	STR VR_50, [VR_1]
	B .BLOCK_6
.BLOCK_6:
	LDR VR_51, [VR_1]
	MOVW VR_53, :lower16:N
	MOVT VR_53, :upper16:N
	LDR VR_52, [VR_53]
	CMP VR_51, VR_52
	BLT .BLOCK_7
	BGE .BLOCK_8
.BLOCK_7:
	LDR VR_54, [VR_1]
	ADD VR_55, VR_4, VR_54, LSL #2
	VLDR EVR_12, [VR_55]
	VCVT.S32.F32 EVR_13, EVR_12
	VMOV VR_56, EVR_13
	STR VR_56, [VR_0]
	LDR VR_57, [VR_0]
	MOV r0, VR_57
	BL putint
	LDR VR_58, [VR_1]
	ADD VR_59, VR_58, #1
	STR VR_59, [VR_1]
	B .BLOCK_6
.BLOCK_8:
	MOV VR_60, #10
	STR VR_60, [VR_0]
	MOV VR_61, #0
	STR VR_61, [VR_1]
	LDR VR_62, [VR_0]
	MOV r0, VR_62
	BL putch
	B .BLOCK_9
.BLOCK_9:
	LDR VR_63, [VR_1]
	MOVW VR_65, :lower16:N
	MOVT VR_65, :upper16:N
	LDR VR_64, [VR_65]
	CMP VR_63, VR_64
	BLT .BLOCK_10
	BGE .BLOCK_11
.BLOCK_10:
	LDR VR_66, [VR_1]
	ADD VR_67, VR_3, VR_66, LSL #2
	VLDR EVR_14, [VR_67]
	VCVT.S32.F32 EVR_15, EVR_14
	VMOV VR_68, EVR_15
	STR VR_68, [VR_0]
	LDR VR_69, [VR_0]
	MOV r0, VR_69
	BL putint
	LDR VR_70, [VR_1]
	ADD VR_71, VR_70, #1
	STR VR_71, [VR_1]
	B .BLOCK_9
.BLOCK_11:
	MOV VR_72, #10
	STR VR_72, [VR_0]
	MOV VR_73, #0
	STR VR_73, [VR_1]
	LDR VR_74, [VR_0]
	MOV r0, VR_74
	BL putch
	B .BLOCK_12
.BLOCK_12:
	LDR VR_75, [VR_1]
	MOVW VR_77, :lower16:N
	MOVT VR_77, :upper16:N
	LDR VR_76, [VR_77]
	CMP VR_75, VR_76
	BLT .BLOCK_13
	BGE .BLOCK_14
.BLOCK_13:
	LDR VR_78, [VR_1]
	ADD VR_79, VR_2, VR_78, LSL #2
	VLDR EVR_16, [VR_79]
	VCVT.S32.F32 EVR_17, EVR_16
	VMOV VR_80, EVR_17
	STR VR_80, [VR_0]
	LDR VR_81, [VR_0]
	MOV r0, VR_81
	BL putint
	LDR VR_82, [VR_1]
	ADD VR_83, VR_82, #1
	STR VR_83, [VR_1]
	B .BLOCK_12
.BLOCK_14:
	MOV VR_84, #10
	STR VR_84, [VR_0]
	LDR VR_85, [VR_0]
	MOV r0, VR_85
	BL putch
	MOV r0, #0
	ADD sp, sp, #128
	POP {pc}
.BLOCK_15:
	MOV r0, #0
	ADD sp, sp, #128
	POP {pc}


	.data
	.align 4
	.global M
M:
	.zero	4
	.global L
L:
	.zero	4
	.global N
N:
	.zero	4


	.end
