+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; TopHarness|harnessBinderReset_catcher|io_sync_reset_chain|output_chain                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|harnessBinderReset_catcher|io_sync_reset_chain                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|harnessBinderReset_catcher                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_jtag_TCK                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_jtag_TMS                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_jtag_TDI                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_jtag_TDO                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|dmactiveAck_dmactiveAck|output_chain                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|dmactiveAck_dmactiveAck                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|debug_reset_syncd_debug_reset_sync|output_chain                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|debug_reset_syncd_debug_reset_sync                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system_debug_systemjtag_reset_catcher|io_sync_reset_chain|output_chain                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system_debug_systemjtag_reset_catcher|io_sync_reset_chain                                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system_debug_systemjtag_reset_catcher                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_clock                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_ready                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_valid                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_bits_7                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_bits_6                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_bits_5                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_bits_4                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_bits_3                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_bits_2                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_bits_1                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_in_bits                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_ready                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_valid                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_bits_7                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_bits_6                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_bits_5                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_bits_4                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_bits_3                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_bits_2                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_bits_1                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|iocell_serial_tl_bits_out_bits                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|dtm|tapIO_bypassChain                                                                                        ; 6     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|dtm|tapIO_controllerInternal|irChain                                                                         ; 6     ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|dtm|tapIO_controllerInternal|stateMachine                                                                    ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|dtm|tapIO_controllerInternal                                                                                 ; 6     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|dtm|tapIO_idcodeChain                                                                                        ; 6     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|dtm|dmiAccessChain                                                                                           ; 47    ; 0              ; 1            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|dtm|dtmInfoChain                                                                                             ; 8     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|dtm                                                                                                          ; 40    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|clockGroupCombiner                                                                                           ; 2     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|frequencySpecifier                                                                                           ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|clockNamePrefixer                                                                                            ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|aggregator                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|prci_ctrl_domain|reset_setter                                                                                ; 39    ; 66             ; 21           ; 66             ; 82     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|prci_ctrl_domain|clock_gater|regs_0                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|prci_ctrl_domain|clock_gater                                                                                 ; 112   ; 65             ; 82           ; 65             ; 82     ; 65              ; 65            ; 65              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|prci_ctrl_domain|resetSynchronizer|x1_member_allClocks_uncore_reset_catcher|io_sync_reset_chain|output_chain ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|prci_ctrl_domain|resetSynchronizer|x1_member_allClocks_uncore_reset_catcher|io_sync_reset_chain              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|prci_ctrl_domain|resetSynchronizer|x1_member_allClocks_uncore_reset_catcher                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|prci_ctrl_domain|resetSynchronizer                                                                           ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|prci_ctrl_domain|xbar                                                                                        ; 271   ; 0              ; 0            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|prci_ctrl_domain                                                                                             ; 113   ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_19                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0|mac|phy                                                                        ; 60    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0|mac                                                                            ; 94    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0|fifo|rxq|ram_ext                                                               ; 18    ; 1              ; 1            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0|fifo|rxq                                                                       ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0|fifo|txq|ram_ext                                                               ; 18    ; 1              ; 1            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0|fifo|txq                                                                       ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0|fifo                                                                           ; 40    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0|intsource|reg_0                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0|intsource                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1|spi_0                                                                                ; 125   ; 28             ; 51           ; 28             ; 95     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper_1                                                                                      ; 125   ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_18                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0|mac|phy                                                                          ; 60    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0|mac                                                                              ; 94    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0|fifo|rxq|ram_ext                                                                 ; 18    ; 1              ; 1            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0|fifo|rxq                                                                         ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0|fifo|txq|ram_ext                                                                 ; 18    ; 1              ; 1            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0|fifo|txq                                                                         ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0|fifo                                                                             ; 40    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0|intsource|reg_0                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0|intsource                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper|spi_0                                                                                  ; 125   ; 28             ; 51           ; 28             ; 95     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|spiClockDomainWrapper                                                                                        ; 125   ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_17                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|iofEnReg                                                                       ; 11    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|inSyncReg_inSyncReg|output_chain_7                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|inSyncReg_inSyncReg|output_chain_6                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|inSyncReg_inSyncReg|output_chain_5                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|inSyncReg_inSyncReg|output_chain_4                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|inSyncReg_inSyncReg|output_chain_3                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|inSyncReg_inSyncReg|output_chain_2                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|inSyncReg_inSyncReg|output_chain_1                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|inSyncReg_inSyncReg|output_chain                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|inSyncReg_inSyncReg                                                            ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|poeReg                                                                         ; 11    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|ieReg                                                                          ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|pueReg                                                                         ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|oeReg                                                                          ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|intsource|reg_0                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0|intsource                                                                      ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper|gpio_0                                                                                ; 129   ; 50             ; 76           ; 50             ; 144    ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|gpioClockDomainWrapper                                                                                       ; 129   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_16                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper|uart_0|rxq|ram_ext                                                                    ; 18    ; 1              ; 1            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper|uart_0|rxq                                                                            ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper|uart_0|rxm                                                                            ; 20    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper|uart_0|txq|ram_ext                                                                    ; 18    ; 1              ; 1            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper|uart_0|txq                                                                            ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper|uart_0|txm                                                                            ; 29    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper|uart_0|intsource|reg_0                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper|uart_0|intsource                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper|uart_0                                                                                ; 122   ; 32             ; 62           ; 32             ; 82     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|uartClockDomainWrapper                                                                                       ; 122   ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram_1|mem|sha3|core                                                                                          ; 1030  ; 0              ; 1026         ; 0              ; 514    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram_1|mem|sha3                                                                                               ; 44    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram_1|mem                                                                                                    ; 84    ; 32             ; 4            ; 32             ; 64     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram_1                                                                                                        ; 121   ; 2              ; 22           ; 2              ; 80     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem|mem_ext|mem_0_7                                                                                      ; 23    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem|mem_ext|mem_0_6                                                                                      ; 23    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem|mem_ext|mem_0_5                                                                                      ; 23    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem|mem_ext|mem_0_4                                                                                      ; 23    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem|mem_ext|mem_0_3                                                                                      ; 23    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem|mem_ext|mem_0_2                                                                                      ; 23    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem|mem_ext|mem_0_1                                                                                      ; 23    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem|mem_ext|mem_0_0                                                                                      ; 23    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem|mem_ext                                                                                              ; 86    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram|mem                                                                                                      ; 86    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ram                                                                                                          ; 122   ; 2              ; 21           ; 2              ; 80     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|bootROMDomainWrapper|bootrom                                                                                 ; 30    ; 0              ; 4            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|bootROMDomainWrapper                                                                                         ; 30    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_15                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_14                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_13                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_11|reg_0                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_11                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_10|reg_0                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_10                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_9|reg_0                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_9                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_11                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_10                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_9                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_8|reg_0                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_8                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_7|reg_0                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_7                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_6|reg_0                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_6                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_7                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_6                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_5                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_5|reg_0                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_5                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_4|reg_0                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_4                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_3|reg_0                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_3                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_3                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_2                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsink_1                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_2|reg_0                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_2                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_1|reg_0                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource_1                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource|reg_0                                                                                              ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|intsource                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|source_valid|io_out_source_valid_0|output_chain       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|source_valid|io_out_source_valid_0                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|source_valid                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|source_extend|io_out_source_valid_0|output_chain      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|source_extend|io_out_source_valid_0                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|source_extend                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|sink_valid_1|io_out_source_valid_0|output_chain       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|sink_valid_1|io_out_source_valid_0                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|sink_valid_1                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|sink_valid_0|io_out_source_valid_0|output_chain       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|sink_valid_0|io_out_source_valid_0                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|sink_valid_0                                          ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|io_deq_bits_deq_bits_reg                              ; 23    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|widx_widx_gray|output_chain                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink|widx_widx_gray                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmInner_io_innerCtrl_sink                                                       ; 26    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmactive_synced_dmactiveSync|output_chain                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmactive_synced_dmactive_synced_dmactiveSync                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|sink_valid|io_out_source_valid_0|output_chain                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|sink_valid|io_out_source_valid_0                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|sink_valid                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|sink_extend|io_out_source_valid_0|output_chain                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|sink_extend|io_out_source_valid_0                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|sink_extend                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|source_valid_1|io_out_source_valid_0|output_chain                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|source_valid_1|io_out_source_valid_0                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|source_valid_1                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|source_valid_0|io_out_source_valid_0|output_chain                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|source_valid_0|io_out_source_valid_0                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|source_valid_0                                                      ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|ridx_ridx_gray|output_chain                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source|ridx_ridx_gray                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|bundleIn_0_d_source                                                                     ; 44    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|source_valid|io_out_source_valid_0|output_chain                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|source_valid|io_out_source_valid_0                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|source_valid                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|source_extend|io_out_source_valid_0|output_chain                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|source_extend|io_out_source_valid_0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|source_extend                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|sink_valid_1|io_out_source_valid_0|output_chain                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|sink_valid_1|io_out_source_valid_0                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|sink_valid_1                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|sink_valid_0|io_out_source_valid_0|output_chain                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|sink_valid_0|io_out_source_valid_0                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|sink_valid_0                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|io_deq_bits_deq_bits_reg                                                      ; 57    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|widx_widx_gray|output_chain                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink|widx_widx_gray                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing|x1_a_sink                                                                               ; 61    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmiXing                                                                                         ; 103   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmInner|hartIsInResetSync_3_debug_hartReset_3|output_chain                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmInner|hartIsInResetSync_3_debug_hartReset_3                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmInner|hartIsInResetSync_2_debug_hartReset_2|output_chain                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmInner|hartIsInResetSync_2_debug_hartReset_2                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmInner|hartIsInResetSync_1_debug_hartReset_1|output_chain                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmInner|hartIsInResetSync_1_debug_hartReset_1                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmInner|hartIsInResetSync_0_debug_hartReset_0|output_chain                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmInner|hartIsInResetSync_0_debug_hartReset_0                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner|dmInner                                                                                         ; 182   ; 4              ; 5            ; 4              ; 124    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmInner                                                                                                 ; 192   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|sink_valid|io_out_source_valid_0|output_chain                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|sink_valid|io_out_source_valid_0                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|sink_valid                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|sink_extend|io_out_source_valid_0|output_chain                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|sink_extend|io_out_source_valid_0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|sink_extend                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|source_valid_1|io_out_source_valid_0|output_chain                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|source_valid_1|io_out_source_valid_0                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|source_valid_1                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|source_valid_0|io_out_source_valid_0|output_chain                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|source_valid_0|io_out_source_valid_0                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|source_valid_0                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|ridx_ridx_gray|output_chain                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source|ridx_ridx_gray                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|io_innerCtrl_source                                                                             ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|dmactiveAck_dmactiveAckSync|output_chain                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|dmactiveAck_dmactiveAckSync                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|source_valid|io_out_source_valid_0|output_chain                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|source_valid|io_out_source_valid_0                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|source_valid                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|source_extend|io_out_source_valid_0|output_chain                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|source_extend|io_out_source_valid_0                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|source_extend                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|sink_valid_1|io_out_source_valid_0|output_chain                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|sink_valid_1|io_out_source_valid_0                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|sink_valid_1                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|sink_valid_0|io_out_source_valid_0|output_chain                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|sink_valid_0|io_out_source_valid_0                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|sink_valid_0                                                          ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|io_deq_bits_deq_bits_reg                                              ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|widx_widx_gray|output_chain                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink|widx_widx_gray                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|bundleIn_0_d_sink                                                                       ; 49    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|sink_valid|io_out_source_valid_0|output_chain                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|sink_valid|io_out_source_valid_0                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|sink_valid                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|sink_extend|io_out_source_valid_0|output_chain                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|sink_extend|io_out_source_valid_0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|sink_extend                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|source_valid_1|io_out_source_valid_0|output_chain                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|source_valid_1|io_out_source_valid_0                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|source_valid_1                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|source_valid_0|io_out_source_valid_0|output_chain                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|source_valid_0|io_out_source_valid_0                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|source_valid_0                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|ridx_ridx_gray|output_chain                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source|ridx_ridx_gray                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource|x1_a_source                                                                             ; 50    ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|asource                                                                                         ; 97    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|dmiBypass|error                                                                                 ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|dmiBypass|bar                                                                                   ; 95    ; 0              ; 2            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|dmiBypass                                                                                       ; 88    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|intsource                                                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|dmOuter                                                                                         ; 52    ; 19             ; 26           ; 19             ; 61     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|dmi2tl                                                                                          ; 79    ; 5              ; 0            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter|dmiXbar                                                                                         ; 118   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM|dmOuter                                                                                                 ; 102   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tlDM                                                                                                         ; 152   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tileHartIdNexusNode                                                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|clint                                                                                                        ; 117   ; 2              ; 13           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|out_back|ram_ext                                                                      ; 113   ; 3              ; 1            ; 3              ; 107    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|out_back                                                                              ; 111   ; 0              ; 0            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|fanin_7                                                                               ; 44    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|fanin_6                                                                               ; 44    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|fanin_5                                                                               ; 44    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|fanin_4                                                                               ; 44    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|fanin_3                                                                               ; 44    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|fanin_2                                                                               ; 44    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|fanin_1                                                                               ; 44    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|fanin                                                                                 ; 44    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_10                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_9                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_8                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_7                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_6                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_5                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_4                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_3                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_2                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway_1                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic|gateways_gateway                                                                      ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper|plic                                                                                       ; 129   ; 50             ; 5            ; 50             ; 88     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|plicDomainWrapper                                                                                            ; 129   ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsource_3|reg_0                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsource_3                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsource_2|reg_0                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsource_2                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsource_1|reg_0                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsource_1                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsink_3                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsink_2                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsink_1                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsink|chain|output_chain                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsink|chain                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|intsink                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer_1|bundleIn_0_d_q|ram_ext                                                           ; 86    ; 1              ; 1            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer_1|bundleIn_0_d_q                                                                   ; 84    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer_1|x1_a_q|ram_ext                                                                   ; 124   ; 1              ; 1            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer_1|x1_a_q                                                                           ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer_1                                                                                  ; 204   ; 5              ; 0            ; 5              ; 202    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer|bundleIn_0_d_q|ram_ext                                                             ; 84    ; 1              ; 1            ; 1              ; 78     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer|bundleIn_0_d_q                                                                     ; 82    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer|x1_a_q|ram_ext                                                                     ; 122   ; 2              ; 1            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer|x1_a_q                                                                             ; 119   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|buffer                                                                                    ; 199   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|core|div                                                           ; 143   ; 0              ; 1            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|core|alu                                                           ; 133   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|core|bpu                                                           ; 130   ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|core|csr                                                           ; 301   ; 77             ; 10           ; 77             ; 1077   ; 77              ; 77            ; 77              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|core|rf_ext                                                        ; 85    ; 2              ; 2            ; 2              ; 128    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|core|ibuf|exp                                                      ; 32    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|core|ibuf                                                          ; 83    ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|core                                                               ; 315   ; 4              ; 4            ; 4              ; 1097   ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|respArb_io_in_3_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|respArb_io_in_3_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_3|req_arb                                                     ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_3|replayq|nackq|ram_ext                                       ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_3|replayq|nackq                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_3|replayq                                                     ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_3                                                             ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|respArb_io_in_2_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|respArb_io_in_2_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_2|req_arb                                                     ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_2|replayq|nackq|ram_ext                                       ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_2|replayq|nackq                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_2|replayq                                                     ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_2                                                             ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|respArb_io_in_1_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|respArb_io_in_1_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_1|req_arb                                                     ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_1|replayq|nackq|ram_ext                                       ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_1|replayq|nackq                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_1|replayq                                                     ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF_1                                                             ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|respArb_io_in_0_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|respArb_io_in_0_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF|req_arb                                                       ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF|replayq|nackq|ram_ext                                         ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF|replayq|nackq                                                 ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF|replayq                                                       ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcIF                                                               ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|cmdRouter|cmd|ram_ext                                              ; 271   ; 51             ; 1            ; 51             ; 265    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|cmdRouter|cmd                                                      ; 219   ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|cmdRouter                                                          ; 222   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|respArb                                                            ; 282   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|ptw|r_pte_barrier                                                  ; 52    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|ptw|state_barrier                                                  ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|ptw|arb                                                            ; 64    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|ptw                                                                ; 796   ; 11             ; 2            ; 11             ; 1337   ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcacheArb                                                          ; 1054  ; 15             ; 15           ; 15             ; 515    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|fragmenter_1|repeater                                              ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|fragmenter_1                                                       ; 202   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dtim_adapter                                                       ; 192   ; 11             ; 0            ; 11             ; 202    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|tlb|entries_barrier_5                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|tlb|entries_barrier_4                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|tlb|entries_barrier_3                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|tlb|entries_barrier_2                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|tlb|entries_barrier_1                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|tlb|entries_barrier                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|tlb|pmp                                                   ; 578   ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|tlb|mpu_ppn_barrier                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|tlb                                                       ; 701   ; 0              ; 69           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|fq                                                        ; 81    ; 1              ; 0            ; 1              ; 85     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache|data_arrays_1_0|data_arrays_0_0_ext|mem_0_0        ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache|data_arrays_1_0|data_arrays_0_0_ext                ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache|data_arrays_1_0                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache|data_arrays_0_0|data_arrays_0_0_ext|mem_0_0        ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache|data_arrays_0_0|data_arrays_0_0_ext                ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache|data_arrays_0_0                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache|tag_array_0|tag_array_0_ext|mem_0_0                ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache|tag_array_0|tag_array_0_ext                        ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache|tag_array_0                                        ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend|icache                                                    ; 151   ; 6              ; 38           ; 6              ; 68     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|frontend                                                           ; 845   ; 0              ; 67           ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_3_myroccController                                          ; 152   ; 64             ; 0            ; 64             ; 138    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_3_myroccDecoupler                                           ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_2_myroccController                                          ; 152   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_2_myroccDecoupler                                           ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_1_myroccBlackBox                                            ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_1_myroccController                                          ; 88    ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_1_myroccDecoupler                                           ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_myroccBlackBox                                              ; 68    ; 0              ; 64           ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_myroccController                                            ; 152   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|myrocc_myroccDecoupler                                             ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|amoalus_0                                                   ; 141   ; 0              ; 6            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_7                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_6                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_5                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_4                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_3                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_2                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_1                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_0                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext                        ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data|data_arrays_0                                          ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|data                                                        ; 87    ; 0              ; 3            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_5                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_4                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_3                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_2                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_1                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|pma_checker_entries_barrier                                 ; 36    ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|pma_checker_pmp                                             ; 580   ; 546            ; 0            ; 546            ; 3      ; 546             ; 546           ; 546             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|pma_checker_mpu_ppn_barrier                                 ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|tlb_entries_barrier_5                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|tlb_entries_barrier_4                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|tlb_entries_barrier_3                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|tlb_entries_barrier_2                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|tlb_entries_barrier_1                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|tlb_entries_barrier                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|tlb_pmp                                                     ; 580   ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache|tlb_mpu_ppn_barrier                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|dcache                                                             ; 838   ; 1              ; 32           ; 1              ; 487    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|intXbar                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile|tlMasterXbar                                                       ; 227   ; 0              ; 0            ; 0              ; 265    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3|tile_reset_domain_tile                                                                    ; 336   ; 0              ; 0            ; 0              ; 327    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_3                                                                                           ; 341   ; 0              ; 0            ; 0              ; 335    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsource_3|reg_0                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsource_3                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsource_2|reg_0                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsource_2                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsource_1|reg_0                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsource_1                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsink_3                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsink_2                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsink_1                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsink|chain|output_chain                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsink|chain                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|intsink                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer_1|bundleIn_0_d_q|ram_ext                                                           ; 86    ; 1              ; 1            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer_1|bundleIn_0_d_q                                                                   ; 84    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer_1|x1_a_q|ram_ext                                                                   ; 124   ; 1              ; 1            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer_1|x1_a_q                                                                           ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer_1                                                                                  ; 204   ; 5              ; 0            ; 5              ; 202    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer|bundleIn_0_d_q|ram_ext                                                             ; 84    ; 1              ; 1            ; 1              ; 78     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer|bundleIn_0_d_q                                                                     ; 82    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer|x1_a_q|ram_ext                                                                     ; 122   ; 2              ; 1            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer|x1_a_q                                                                             ; 119   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|buffer                                                                                    ; 199   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|core|div                                                           ; 143   ; 0              ; 1            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|core|alu                                                           ; 133   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|core|bpu                                                           ; 130   ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|core|csr                                                           ; 301   ; 77             ; 10           ; 77             ; 1077   ; 77              ; 77            ; 77              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|core|rf_ext                                                        ; 85    ; 2              ; 2            ; 2              ; 128    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|core|ibuf|exp                                                      ; 32    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|core|ibuf                                                          ; 83    ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|core                                                               ; 315   ; 4              ; 4            ; 4              ; 1097   ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|respArb_io_in_3_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|respArb_io_in_3_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_3|req_arb                                                     ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_3|replayq|nackq|ram_ext                                       ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_3|replayq|nackq                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_3|replayq                                                     ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_3                                                             ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|respArb_io_in_2_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|respArb_io_in_2_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_2|req_arb                                                     ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_2|replayq|nackq|ram_ext                                       ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_2|replayq|nackq                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_2|replayq                                                     ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_2                                                             ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|respArb_io_in_1_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|respArb_io_in_1_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_1|req_arb                                                     ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_1|replayq|nackq|ram_ext                                       ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_1|replayq|nackq                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_1|replayq                                                     ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF_1                                                             ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|respArb_io_in_0_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|respArb_io_in_0_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF|req_arb                                                       ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF|replayq|nackq|ram_ext                                         ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF|replayq|nackq                                                 ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF|replayq                                                       ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcIF                                                               ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|cmdRouter|cmd|ram_ext                                              ; 271   ; 51             ; 1            ; 51             ; 265    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|cmdRouter|cmd                                                      ; 219   ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|cmdRouter                                                          ; 222   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|respArb                                                            ; 282   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|ptw|r_pte_barrier                                                  ; 52    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|ptw|state_barrier                                                  ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|ptw|arb                                                            ; 64    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|ptw                                                                ; 796   ; 11             ; 2            ; 11             ; 1337   ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcacheArb                                                          ; 1054  ; 15             ; 15           ; 15             ; 515    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|fragmenter_1|repeater                                              ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|fragmenter_1                                                       ; 202   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dtim_adapter                                                       ; 192   ; 11             ; 0            ; 11             ; 202    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|tlb|entries_barrier_5                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|tlb|entries_barrier_4                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|tlb|entries_barrier_3                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|tlb|entries_barrier_2                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|tlb|entries_barrier_1                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|tlb|entries_barrier                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|tlb|pmp                                                   ; 578   ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|tlb|mpu_ppn_barrier                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|tlb                                                       ; 701   ; 0              ; 69           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|fq                                                        ; 81    ; 1              ; 0            ; 1              ; 85     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache|data_arrays_1_0|data_arrays_0_0_ext|mem_0_0        ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache|data_arrays_1_0|data_arrays_0_0_ext                ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache|data_arrays_1_0                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache|data_arrays_0_0|data_arrays_0_0_ext|mem_0_0        ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache|data_arrays_0_0|data_arrays_0_0_ext                ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache|data_arrays_0_0                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache|tag_array_0|tag_array_0_ext|mem_0_0                ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache|tag_array_0|tag_array_0_ext                        ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache|tag_array_0                                        ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend|icache                                                    ; 151   ; 6              ; 38           ; 6              ; 68     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|frontend                                                           ; 845   ; 0              ; 67           ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_3_myroccController                                          ; 152   ; 64             ; 0            ; 64             ; 138    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_3_myroccDecoupler                                           ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_2_myroccController                                          ; 152   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_2_myroccDecoupler                                           ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_1_myroccBlackBox                                            ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_1_myroccController                                          ; 88    ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_1_myroccDecoupler                                           ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_myroccBlackBox                                              ; 68    ; 0              ; 64           ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_myroccController                                            ; 152   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|myrocc_myroccDecoupler                                             ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|amoalus_0                                                   ; 141   ; 0              ; 6            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_7                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_6                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_5                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_4                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_3                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_2                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_1                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_0                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext                        ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data|data_arrays_0                                          ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|data                                                        ; 87    ; 0              ; 3            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_5                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_4                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_3                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_2                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_1                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|pma_checker_entries_barrier                                 ; 36    ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|pma_checker_pmp                                             ; 580   ; 546            ; 0            ; 546            ; 3      ; 546             ; 546           ; 546             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|pma_checker_mpu_ppn_barrier                                 ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|tlb_entries_barrier_5                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|tlb_entries_barrier_4                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|tlb_entries_barrier_3                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|tlb_entries_barrier_2                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|tlb_entries_barrier_1                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|tlb_entries_barrier                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|tlb_pmp                                                     ; 580   ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache|tlb_mpu_ppn_barrier                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|dcache                                                             ; 838   ; 1              ; 32           ; 1              ; 487    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|intXbar                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile|tlMasterXbar                                                       ; 227   ; 0              ; 0            ; 0              ; 265    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2|tile_reset_domain_tile                                                                    ; 336   ; 0              ; 0            ; 0              ; 327    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_2                                                                                           ; 341   ; 0              ; 0            ; 0              ; 335    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsource_3|reg_0                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsource_3                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsource_2|reg_0                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsource_2                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsource_1|reg_0                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsource_1                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsink_3                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsink_2                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsink_1                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsink|chain|output_chain                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsink|chain                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|intsink                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer_1|bundleIn_0_d_q|ram_ext                                                           ; 86    ; 1              ; 1            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer_1|bundleIn_0_d_q                                                                   ; 84    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer_1|x1_a_q|ram_ext                                                                   ; 124   ; 1              ; 1            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer_1|x1_a_q                                                                           ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer_1                                                                                  ; 204   ; 5              ; 0            ; 5              ; 202    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer|bundleIn_0_d_q|ram_ext                                                             ; 84    ; 1              ; 1            ; 1              ; 78     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer|bundleIn_0_d_q                                                                     ; 82    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer|x1_a_q|ram_ext                                                                     ; 122   ; 2              ; 1            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer|x1_a_q                                                                             ; 119   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|buffer                                                                                    ; 199   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|core|div                                                           ; 143   ; 0              ; 1            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|core|alu                                                           ; 133   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|core|bpu                                                           ; 130   ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|core|csr                                                           ; 301   ; 77             ; 10           ; 77             ; 1077   ; 77              ; 77            ; 77              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|core|rf_ext                                                        ; 85    ; 2              ; 2            ; 2              ; 128    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|core|ibuf|exp                                                      ; 32    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|core|ibuf                                                          ; 83    ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|core                                                               ; 315   ; 4              ; 4            ; 4              ; 1097   ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|respArb_io_in_3_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|respArb_io_in_3_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_3|req_arb                                                     ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_3|replayq|nackq|ram_ext                                       ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_3|replayq|nackq                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_3|replayq                                                     ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_3                                                             ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|respArb_io_in_2_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|respArb_io_in_2_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_2|req_arb                                                     ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_2|replayq|nackq|ram_ext                                       ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_2|replayq|nackq                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_2|replayq                                                     ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_2                                                             ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|respArb_io_in_1_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|respArb_io_in_1_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_1|req_arb                                                     ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_1|replayq|nackq|ram_ext                                       ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_1|replayq|nackq                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_1|replayq                                                     ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF_1                                                             ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|respArb_io_in_0_q|ram_ext                                          ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|respArb_io_in_0_q                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF|req_arb                                                       ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF|replayq|nackq|ram_ext                                         ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF|replayq|nackq                                                 ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF|replayq                                                       ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcIF                                                               ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|cmdRouter|cmd|ram_ext                                              ; 271   ; 51             ; 1            ; 51             ; 265    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|cmdRouter|cmd                                                      ; 219   ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|cmdRouter                                                          ; 222   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|respArb                                                            ; 282   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|ptw|r_pte_barrier                                                  ; 52    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|ptw|state_barrier                                                  ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|ptw|arb                                                            ; 64    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|ptw                                                                ; 796   ; 11             ; 2            ; 11             ; 1337   ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcacheArb                                                          ; 1054  ; 15             ; 15           ; 15             ; 515    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|fragmenter_1|repeater                                              ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|fragmenter_1                                                       ; 202   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dtim_adapter                                                       ; 192   ; 11             ; 0            ; 11             ; 202    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|tlb|entries_barrier_5                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|tlb|entries_barrier_4                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|tlb|entries_barrier_3                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|tlb|entries_barrier_2                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|tlb|entries_barrier_1                                     ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|tlb|entries_barrier                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|tlb|pmp                                                   ; 578   ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|tlb|mpu_ppn_barrier                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|tlb                                                       ; 701   ; 0              ; 69           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|fq                                                        ; 81    ; 1              ; 0            ; 1              ; 85     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache|data_arrays_1_0|data_arrays_0_0_ext|mem_0_0        ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache|data_arrays_1_0|data_arrays_0_0_ext                ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache|data_arrays_1_0                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache|data_arrays_0_0|data_arrays_0_0_ext|mem_0_0        ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache|data_arrays_0_0|data_arrays_0_0_ext                ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache|data_arrays_0_0                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache|tag_array_0|tag_array_0_ext|mem_0_0                ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache|tag_array_0|tag_array_0_ext                        ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache|tag_array_0                                        ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend|icache                                                    ; 151   ; 6              ; 38           ; 6              ; 68     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|frontend                                                           ; 845   ; 0              ; 67           ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_3_myroccController                                          ; 152   ; 64             ; 0            ; 64             ; 138    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_3_myroccDecoupler                                           ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_2_myroccController                                          ; 152   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_2_myroccDecoupler                                           ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_1_myroccBlackBox                                            ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_1_myroccController                                          ; 88    ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_1_myroccDecoupler                                           ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_myroccBlackBox                                              ; 68    ; 0              ; 64           ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_myroccController                                            ; 152   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|myrocc_myroccDecoupler                                             ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|amoalus_0                                                   ; 141   ; 0              ; 6            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_7                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_6                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_5                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_4                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_3                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_2                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_1                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_0                ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext                        ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data|data_arrays_0                                          ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|data                                                        ; 87    ; 0              ; 3            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_5                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_4                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_3                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_2                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_1                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|pma_checker_entries_barrier                                 ; 36    ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|pma_checker_pmp                                             ; 580   ; 546            ; 0            ; 546            ; 3      ; 546             ; 546           ; 546             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|pma_checker_mpu_ppn_barrier                                 ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|tlb_entries_barrier_5                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|tlb_entries_barrier_4                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|tlb_entries_barrier_3                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|tlb_entries_barrier_2                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|tlb_entries_barrier_1                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|tlb_entries_barrier                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|tlb_pmp                                                     ; 580   ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache|tlb_mpu_ppn_barrier                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|dcache                                                             ; 838   ; 1              ; 32           ; 1              ; 487    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|intXbar                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile|tlMasterXbar                                                       ; 227   ; 0              ; 0            ; 0              ; 265    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1|tile_reset_domain_tile                                                                    ; 336   ; 0              ; 0            ; 0              ; 327    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain_1                                                                                           ; 341   ; 0              ; 0            ; 0              ; 335    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsource_3|reg_0                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsource_3                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsource_2|reg_0                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsource_2                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsource_1|reg_0                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsource_1                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsink_3                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsink_2                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsink_1                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsink|chain|output_chain                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsink|chain                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|intsink                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer_1|bundleIn_0_d_q|ram_ext                                                             ; 86    ; 1              ; 1            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer_1|bundleIn_0_d_q                                                                     ; 84    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer_1|x1_a_q|ram_ext                                                                     ; 124   ; 1              ; 1            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer_1|x1_a_q                                                                             ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer_1                                                                                    ; 204   ; 5              ; 0            ; 5              ; 202    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer|bundleIn_0_d_q|ram_ext                                                               ; 84    ; 1              ; 1            ; 1              ; 78     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer|bundleIn_0_d_q                                                                       ; 82    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer|x1_a_q|ram_ext                                                                       ; 122   ; 2              ; 1            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer|x1_a_q                                                                               ; 119   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|buffer                                                                                      ; 199   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|core|div                                                             ; 143   ; 0              ; 1            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|core|alu                                                             ; 133   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|core|bpu                                                             ; 130   ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|core|csr                                                             ; 307   ; 77             ; 10           ; 77             ; 1081   ; 77              ; 77            ; 77              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|core|rf_ext                                                          ; 85    ; 2              ; 2            ; 2              ; 128    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|core|ibuf|exp                                                        ; 32    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|core|ibuf                                                            ; 83    ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|core                                                                 ; 465   ; 5              ; 4            ; 5              ; 1272   ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|respArb_io_in_3_q|ram_ext                                            ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|respArb_io_in_3_q                                                    ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_3|req_arb                                                       ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_3|replayq|nackq|ram_ext                                         ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_3|replayq|nackq                                                 ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_3|replayq                                                       ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_3                                                               ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|respArb_io_in_2_q|ram_ext                                            ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|respArb_io_in_2_q                                                    ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_2|req_arb                                                       ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_2|replayq|nackq|ram_ext                                         ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_2|replayq|nackq                                                 ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_2|replayq                                                       ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_2                                                               ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|respArb_io_in_1_q|ram_ext                                            ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|respArb_io_in_1_q                                                    ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_1|req_arb                                                       ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_1|replayq|nackq|ram_ext                                         ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_1|replayq|nackq                                                 ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_1|replayq                                                       ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF_1                                                               ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|respArb_io_in_0_q|ram_ext                                            ; 75    ; 1              ; 1            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|respArb_io_in_0_q                                                    ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF|req_arb                                                         ; 137   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF|replayq|nackq|ram_ext                                           ; 7     ; 2              ; 1            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF|replayq|nackq                                                   ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF|replayq                                                         ; 20    ; 135            ; 0            ; 135            ; 136    ; 135             ; 135           ; 135             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcIF                                                                 ; 22    ; 0              ; 8            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|cmdRouter|cmd|ram_ext                                                ; 271   ; 51             ; 1            ; 51             ; 265    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|cmdRouter|cmd                                                        ; 219   ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|cmdRouter                                                            ; 222   ; 0              ; 0            ; 0              ; 338    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|respArb                                                              ; 282   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|ptw|r_pte_barrier                                                    ; 52    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|ptw|state_barrier                                                    ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|ptw|arb                                                              ; 64    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|ptw                                                                  ; 796   ; 11             ; 2            ; 11             ; 1337   ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcacheArb                                                            ; 1054  ; 15             ; 15           ; 15             ; 515    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|dfma|fma|roundRawFNToRecFN|roundAnyRawFNToRecFN               ; 78    ; 1              ; 0            ; 1              ; 70     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|dfma|fma|roundRawFNToRecFN                                    ; 78    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|dfma|fma|mulAddRecFNToRaw_postMul                             ; 197   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|dfma|fma|mulAddRecFNToRaw_preMul                              ; 197   ; 0              ; 0            ; 0              ; 299    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|dfma|fma                                                      ; 203   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|dfma                                                          ; 205   ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|fpmu|narrower|roundAnyRawFNToRecFN                            ; 75    ; 3              ; 0            ; 3              ; 38     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|fpmu|narrower                                                 ; 68    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|fpmu                                                          ; 141   ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|ifpu|i2f_1|roundAnyRawFNToRecFN                               ; 79    ; 8              ; 0            ; 8              ; 70     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|ifpu|i2f_1                                                    ; 68    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|ifpu|i2f|roundAnyRawFNToRecFN                                 ; 79    ; 8              ; 0            ; 8              ; 38     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|ifpu|i2f                                                      ; 68    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|ifpu                                                          ; 75    ; 0              ; 1            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|fpiu|narrow                                                   ; 69    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|fpiu|conv                                                     ; 69    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|fpiu|dcmp                                                     ; 131   ; 4              ; 0            ; 4              ; 7      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|fpiu                                                          ; 143   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|sfma|fma|roundRawFNToRecFN|roundAnyRawFNToRecFN               ; 46    ; 1              ; 0            ; 1              ; 38     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|sfma|fma|roundRawFNToRecFN                                    ; 46    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|sfma|fma|mulAddRecFNToRaw_postMul                             ; 106   ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|sfma|fma|mulAddRecFNToRaw_preMul                              ; 101   ; 0              ; 0            ; 0              ; 150    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|sfma|fma                                                      ; 107   ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|sfma                                                          ; 205   ; 128            ; 0            ; 128            ; 70     ; 128             ; 128           ; 128             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|regfile_ext                                                   ; 165   ; 3              ; 4            ; 3              ; 195    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt|fp_decoder                                                    ; 32    ; 2              ; 10           ; 2              ; 17     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fpuOpt                                                               ; 177   ; 0              ; 2            ; 0              ; 148    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fragmenter_1|repeater                                                ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|fragmenter_1                                                         ; 202   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dtim_adapter                                                         ; 192   ; 11             ; 0            ; 11             ; 202    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|tlb|entries_barrier_5                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|tlb|entries_barrier_4                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|tlb|entries_barrier_3                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|tlb|entries_barrier_2                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|tlb|entries_barrier_1                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|tlb|entries_barrier                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|tlb|pmp                                                     ; 578   ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|tlb|mpu_ppn_barrier                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|tlb                                                         ; 701   ; 0              ; 69           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|fq                                                          ; 81    ; 1              ; 0            ; 1              ; 85     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache|data_arrays_1_0|data_arrays_0_0_ext|mem_0_0          ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache|data_arrays_1_0|data_arrays_0_0_ext                  ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache|data_arrays_1_0                                      ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache|data_arrays_0_0|data_arrays_0_0_ext|mem_0_0          ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache|data_arrays_0_0|data_arrays_0_0_ext                  ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache|data_arrays_0_0                                      ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache|tag_array_0|tag_array_0_ext|mem_0_0                  ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache|tag_array_0|tag_array_0_ext                          ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache|tag_array_0                                          ; 30    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend|icache                                                      ; 151   ; 6              ; 38           ; 6              ; 68     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|frontend                                                             ; 845   ; 0              ; 67           ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_3_myroccController                                            ; 152   ; 64             ; 0            ; 64             ; 138    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_3_myroccDecoupler                                             ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_2_myroccController                                            ; 152   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_2_myroccDecoupler                                             ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_1_myroccBlackBox                                              ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_1_myroccController                                            ; 88    ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_1_myroccDecoupler                                             ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_myroccBlackBox                                                ; 68    ; 0              ; 64           ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_myroccController                                              ; 152   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|myrocc_myroccDecoupler                                               ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|amoalus_0                                                     ; 141   ; 0              ; 6            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_7                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_6                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_5                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_4                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_3                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_2                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_1                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext|mem_0_0                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0|data_arrays_0_ext                          ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data|data_arrays_0                                            ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|data                                                          ; 87    ; 0              ; 3            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_5                                 ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_4                                 ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_3                                 ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_2                                 ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|pma_checker_entries_barrier_1                                 ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|pma_checker_entries_barrier                                   ; 36    ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|pma_checker_pmp                                               ; 580   ; 546            ; 0            ; 546            ; 3      ; 546             ; 546           ; 546             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|pma_checker_mpu_ppn_barrier                                   ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|tlb_entries_barrier_5                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|tlb_entries_barrier_4                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|tlb_entries_barrier_3                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|tlb_entries_barrier_2                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|tlb_entries_barrier_1                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|tlb_entries_barrier                                           ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|tlb_pmp                                                       ; 580   ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache|tlb_mpu_ppn_barrier                                           ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|dcache                                                               ; 838   ; 1              ; 32           ; 1              ; 487    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|intXbar                                                              ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile|tlMasterXbar                                                         ; 227   ; 0              ; 0            ; 0              ; 265    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain|tile_reset_domain_tile                                                                      ; 336   ; 0              ; 0            ; 0              ; 327    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|tile_prci_domain                                                                                             ; 341   ; 0              ; 0            ; 0              ; 335    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|binder                                                                                  ; 205   ; 1              ; 0            ; 1              ; 205    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker_3|o_data|ram_ext                                         ; 82    ; 1              ; 1            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker_3|o_data                                                 ; 76    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker_3                                                        ; 124   ; 0              ; 1            ; 0              ; 153    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker_2|o_data|ram_ext                                         ; 82    ; 1              ; 1            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker_2|o_data                                                 ; 76    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker_2                                                        ; 124   ; 0              ; 1            ; 0              ; 153    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker_1|o_data|ram_ext                                         ; 82    ; 1              ; 1            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker_1|o_data                                                 ; 76    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker_1                                                        ; 124   ; 0              ; 1            ; 0              ; 153    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker|o_data|ram_ext                                           ; 82    ; 1              ; 1            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker|o_data                                                   ; 76    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1|TLBroadcastTracker                                                          ; 124   ; 0              ; 1            ; 0              ; 153    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper|broadcast_1                                                                             ; 204   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_l2_wrapper                                                                                         ; 204   ; 0              ; 0            ; 0              ; 205    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_mbus|picker                                                                                        ; 205   ; 0              ; 0            ; 0              ; 205    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_mbus|fixer                                                                                         ; 205   ; 0              ; 0            ; 0              ; 205    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_mbus                                                                                               ; 205   ; 0              ; 0            ; 0              ; 205    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_prci_ctrl|buffer|bundleIn_0_d_q|ram_ext                                            ; 86    ; 1              ; 1            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_prci_ctrl|buffer|bundleIn_0_d_q                                                    ; 84    ; 5              ; 0            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_prci_ctrl|buffer|x1_a_q|ram_ext                                                    ; 114   ; 1              ; 1            ; 1              ; 108    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_prci_ctrl|buffer|x1_a_q                                                            ; 112   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_prci_ctrl|buffer                                                                   ; 189   ; 0              ; 0            ; 0              ; 188    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_prci_ctrl|fragmenter|repeater                                                      ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_prci_ctrl|fragmenter                                                               ; 188   ; 0              ; 0            ; 0              ; 186    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_prci_ctrl|fixer                                                                    ; 191   ; 0              ; 0            ; 0              ; 189    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_prci_ctrl                                                                          ; 192   ; 0              ; 0            ; 0              ; 191    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_bootrom|fragmenter|repeater                                                        ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_bootrom|fragmenter                                                                 ; 114   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_bootrom                                                                            ; 114   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_debug|fragmenter|repeater                                                          ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_debug|fragmenter                                                                   ; 179   ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_debug                                                                              ; 179   ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_clint|fragmenter|repeater                                                          ; 50    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_clint|fragmenter                                                                   ; 193   ; 0              ; 0            ; 0              ; 191    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_clint                                                                              ; 193   ; 0              ; 0            ; 0              ; 191    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_plic|fragmenter|repeater                                                           ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_plic|fragmenter                                                                    ; 195   ; 0              ; 0            ; 0              ; 193    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|coupler_to_plic                                                                               ; 195   ; 0              ; 0            ; 0              ; 193    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|wrapped_error_device|buffer|bundleIn_0_d_q|ram_ext                                            ; 87    ; 1              ; 1            ; 1              ; 81     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|wrapped_error_device|buffer|bundleIn_0_d_q                                                    ; 85    ; 68             ; 0            ; 68             ; 83     ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|wrapped_error_device|buffer|x1_a_q|ram_ext                                                    ; 108   ; 1              ; 1            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|wrapped_error_device|buffer|x1_a_q                                                            ; 106   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|wrapped_error_device|buffer                                                                   ; 121   ; 0              ; 0            ; 0              ; 187    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|wrapped_error_device|error|a|ram_ext                                                          ; 108   ; 3              ; 1            ; 3              ; 102    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|wrapped_error_device|error|a                                                                  ; 106   ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|wrapped_error_device|error                                                                    ; 106   ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|wrapped_error_device                                                                          ; 106   ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|atomics                                                                                       ; 206   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|buffer|bundleIn_0_d_q|ram_ext                                                                 ; 87    ; 1              ; 1            ; 1              ; 81     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|buffer|bundleIn_0_d_q                                                                         ; 85    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|buffer|x1_a_q|ram_ext                                                                         ; 125   ; 1              ; 1            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|buffer|x1_a_q                                                                                 ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|buffer                                                                                        ; 206   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|out_xbar                                                                                      ; 1003  ; 0              ; 0            ; 0              ; 1253   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|fixer                                                                                         ; 204   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus|fixedClockNode                                                                                ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_cbus                                                                                               ; 930   ; 0              ; 0            ; 0              ; 1160   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|source_valid|io_out_source_valid_0|output_chain                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|source_valid|io_out_source_valid_0                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|source_valid                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|source_extend|io_out_source_valid_0|output_chain                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|source_extend|io_out_source_valid_0                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|source_extend                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|sink_valid_1|io_out_source_valid_0|output_chain                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|sink_valid_1|io_out_source_valid_0                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|sink_valid_1                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|sink_valid_0|io_out_source_valid_0|output_chain                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|sink_valid_0|io_out_source_valid_0                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|sink_valid_0                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|io_deq_bits_deq_bits_reg                                                        ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|widx_widx_gray|output_chain_3                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|widx_widx_gray|output_chain_2                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|widx_widx_gray|output_chain_1                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|widx_widx_gray|output_chain                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink|widx_widx_gray                                                                  ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|sink                                                                                 ; 73    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|sink_valid|io_out_source_valid_0|output_chain                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|sink_valid|io_out_source_valid_0                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|sink_valid                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|sink_extend|io_out_source_valid_0|output_chain                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|sink_extend|io_out_source_valid_0                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|sink_extend                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|source_valid_1|io_out_source_valid_0|output_chain                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|source_valid_1|io_out_source_valid_0                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|source_valid_1                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|source_valid_0|io_out_source_valid_0|output_chain                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|source_valid_0|io_out_source_valid_0                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|source_valid_0                                                                ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|ridx_ridx_gray|output_chain_3                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|ridx_ridx_gray|output_chain_2                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|ridx_ridx_gray|output_chain_1                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|ridx_ridx_gray|output_chain                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source|ridx_ridx_gray                                                                ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async|source                                                                               ; 17    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_in_async                                                                                      ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|source_valid|io_out_source_valid_0|output_chain                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|source_valid|io_out_source_valid_0                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|source_valid                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|source_extend|io_out_source_valid_0|output_chain                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|source_extend|io_out_source_valid_0                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|source_extend                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|sink_valid_1|io_out_source_valid_0|output_chain                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|sink_valid_1|io_out_source_valid_0                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|sink_valid_1                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|sink_valid_0|io_out_source_valid_0|output_chain                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|sink_valid_0|io_out_source_valid_0                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|sink_valid_0                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|io_deq_bits_deq_bits_reg                                                       ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|widx_widx_gray|output_chain_3                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|widx_widx_gray|output_chain_2                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|widx_widx_gray|output_chain_1                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|widx_widx_gray|output_chain                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink|widx_widx_gray                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|sink                                                                                ; 73    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|sink_valid|io_out_source_valid_0|output_chain                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|sink_valid|io_out_source_valid_0                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|sink_valid                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|sink_extend|io_out_source_valid_0|output_chain                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|sink_extend|io_out_source_valid_0                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|sink_extend                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|source_valid_1|io_out_source_valid_0|output_chain                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|source_valid_1|io_out_source_valid_0                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|source_valid_1                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|source_valid_0|io_out_source_valid_0|output_chain                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|source_valid_0|io_out_source_valid_0                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|source_valid_0                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|ridx_ridx_gray|output_chain_3                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|ridx_ridx_gray|output_chain_2                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|ridx_ridx_gray|output_chain_1                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|ridx_ridx_gray|output_chain                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source|ridx_ridx_gray                                                               ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async|source                                                                              ; 17    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_out_async                                                                                     ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_outer_reset_catcher|io_sync_reset_chain|output_chain                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_outer_reset_catcher|io_sync_reset_chain                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_outer_reset_catcher                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|buffer|bundleIn_0_d_q|ram_ext                          ; 87    ; 1              ; 1            ; 1              ; 81     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|buffer|bundleIn_0_d_q                                  ; 85    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|buffer|x1_a_q|ram_ext                                  ; 125   ; 1              ; 1            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|buffer|x1_a_q                                          ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|buffer                                                 ; 206   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_coupler_from_port_named_serial_tl_ctrl                                                        ; 206   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer_1|bundleIn_0_d_q|ram_ext                                                               ; 88    ; 1              ; 1            ; 1              ; 82     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer_1|bundleIn_0_d_q                                                                       ; 86    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer_1|x1_a_q|ram_ext                                                                       ; 126   ; 1              ; 1            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer_1|x1_a_q                                                                               ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer_1                                                                                      ; 208   ; 0              ; 0            ; 0              ; 205    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_serdesser|inDes                                                                               ; 12    ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_serdesser|outSer                                                                              ; 168   ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_serdesser|outArb                                                                              ; 263   ; 55             ; 0            ; 55             ; 167    ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_serdesser                                                                                     ; 217   ; 0              ; 0            ; 0              ; 215    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer|bundleIn_0_d_q|ram_ext                                                                 ; 87    ; 1              ; 1            ; 1              ; 81     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer|bundleIn_0_d_q                                                                         ; 85    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer|x1_a_q|ram_ext                                                                         ; 125   ; 1              ; 1            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer|x1_a_q                                                                                 ; 123   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_fbus_buffer                                                                                        ; 206   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_spi_1|fragmenter|repeater                                             ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_spi_1|fragmenter                                                      ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_spi_1                                                                 ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_spi_0|fragmenter|repeater                                             ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_spi_0|fragmenter                                                      ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_spi_0                                                                 ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_gpio_0|fragmenter|repeater                                            ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_gpio_0|fragmenter                                                     ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_gpio_0                                                                ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_uart_0|fragmenter|repeater                                            ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_uart_0|fragmenter                                                     ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_device_named_uart_0                                                                ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_subsystem_pbusscratchpad10|fragmenter|repeater                                     ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_subsystem_pbusscratchpad10|fragmenter                                              ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_subsystem_pbusscratchpad10                                                         ; 201   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_bootaddressreg|fragmenter|repeater                                                 ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_bootaddressreg|fragmenter                                                          ; 182   ; 0              ; 0            ; 0              ; 180    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|coupler_to_bootaddressreg                                                                     ; 182   ; 2              ; 0            ; 2              ; 180    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer_1|bundleIn_0_d_q|ram_ext                                                               ; 86    ; 1              ; 1            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer_1|bundleIn_0_d_q                                                                       ; 84    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer_1|x1_a_q|ram_ext                                                                       ; 124   ; 1              ; 1            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer_1|x1_a_q                                                                               ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer_1                                                                                      ; 204   ; 0              ; 0            ; 0              ; 202    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|atomics                                                                                       ; 204   ; 0              ; 0            ; 0              ; 202    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer|bundleIn_0_d_q|ram_ext                                                                 ; 86    ; 1              ; 1            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer|bundleIn_0_d_q                                                                         ; 84    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer|x1_a_q|ram_ext                                                                         ; 124   ; 1              ; 1            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer|x1_a_q                                                                                 ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|buffer                                                                                        ; 204   ; 0              ; 0            ; 0              ; 202    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|out_xbar                                                                                      ; 583   ; 0              ; 0            ; 0              ; 772    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|fixer                                                                                         ; 201   ; 5              ; 0            ; 5              ; 201    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus|fixedClockNode                                                                                ; 2     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_pbus                                                                                               ; 522   ; 0              ; 0            ; 0              ; 687    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_sbus|coupler_to_subsystem_sbusscratchpad00|fragmenter|repeater                                     ; 56    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_sbus|coupler_to_subsystem_sbusscratchpad00|fragmenter                                              ; 199   ; 0              ; 0            ; 0              ; 197    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_sbus|coupler_to_subsystem_sbusscratchpad00                                                         ; 199   ; 0              ; 0            ; 0              ; 197    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_sbus|fixer                                                                                         ; 996   ; 0              ; 0            ; 0              ; 996    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_sbus|system_bus_xbar                                                                               ; 838   ; 0              ; 0            ; 0              ; 760    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_sbus|fixedClockNode                                                                                ; 2     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|subsystem_sbus                                                                                               ; 843   ; 0              ; 0            ; 0              ; 773    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system|ibus_int_bus                                                                                                 ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0|system                                                                                                              ; 43    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|chiptop0                                                                                                                     ; 41    ; 22             ; 0            ; 22             ; 104    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|dutGroup                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|dutWrangler|x1_reset_catcher|io_sync_reset_chain|output_chain                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|dutWrangler|x1_reset_catcher|io_sync_reset_chain                                                                             ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|dutWrangler|x1_reset_catcher                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|dutWrangler|deglitched_deglitch                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|dutWrangler|debounced_debounce                                                                                               ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness|dutWrangler                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TopHarness                                                                                                                              ; 26    ; 19             ; 0            ; 19             ; 5      ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
