# 龙芯杯基础版本

文中的页码均指 MIPS 特权手册（英文手册）

## 1 需要维护的特权资源

需要实现的 CP0 寄存器：

BadVAddr Register (CP0 Register 8, Select 0)
Count Register (CP0 Register 9, Select 0)
Status Register (CP Register 12, Select 0)
Cause Register (CP0 Register 13, Select 0)
Exception Program Counter (CP0 Register 14, Select 0)

### BadVAddr Register (CP0 Register 8, Select 0)

- 用于记录最近一次导致发生地址错例外的虚地址
- p 115

### Count Register (CP0 Register 9, Select 0)

- Count 寄存器与 Compare 寄存器配合在一起，用于实现一个处理器内部的高精度定时器及定时中断
- 具体实现：内部计数器。每隔一个 CPU Clock（也就是每两个 CPU Clock）累加 1
- p 116
- 这里有点奇怪：Count 寄存器与 Compare 寄存器配合，但龙芯杯的文档中没有提到 Compare 寄存器

### Status Register (CP Register 12, Select 0)

- 含有处理器操作模式、中断使能以及处理器状态诊断信息
- IM7-IM0：中断屏蔽位。每一位分别控制一个外部中断、内部中断或软件中断的使能。 1：使能；0：屏蔽。
- EXL：例外级。当发生例外时该位被置 1。0：正常级；1：例外级。
- IE：全局中断使能位。0 屏蔽，1 使能。

### Cause Register (CP0 Register 13, Select 0)

- 描述最近一次例外的原因
- BD：最近发生例外的指令是否处于分支延迟槽。1：在延迟槽中；0：不在延迟槽中
- TI：计时器中断指示。1：有待处理的计时器中断；0：没有计时器中断
- IP7-IP2：待处理硬件中断标识。每一位对应一个中断线，IP7~IP2 依次对应硬件中断 5~0。 
    1：该中断线上有待处理的中断；0：该中断线上无中断。
- IP1-IP0：待处理软件中断标识。每一位对应一个软件中断，IP1~IP0 依次对应软件中断 1~0。
    软件中断标识位可由软件设置和清除。
- ExcCode：例外编码

### Exception Program Counter (CP0 Register 14, Select 0)

- 例外处理完成后继续开始执行的指令的PC

## 2 异常处理

### 2.1 异常处理流程

可以参考龙芯杯的文档 A03 和 MIPS 的手册（异常处理大致流程见 p59 6.2.3）

我们采用和 lab4 相同的设计，不转发 CP0 寄存器中的内容，每次写入后也刷新流水线（普通的写入，刷新流水线后，从 pc + 4 开始继续执行）！



发生异常或中断时，也会修改 CP0 寄存器。大致进行以下操作：

- 更新 CP0.EPC：

    > CP0.Status.EXL 为 0 时，更新 CP0.EPC
    > 分支延迟槽指分支和跳转指令后面的指令，这些指令是因为来不及跳转多取过来的
    >
    > - 如果是异常（同步）：
    >     - 该指令不在分支延迟槽中，CP0.EPC←PC
    >     - 该指令在分支延迟槽中，CP0.EPC←PC-4（即对应的分支指令的PC）
    > - 如果是中断（异步）：
    >     - CP0.EPC←PC+4（继续执行的PC，分支或跳转，分支延迟槽的时候，PC应该是分支或跳转的PC）
    >
    > CP0.Status.EXL 为 1 时，不更新 CP0.EPC

- 更新 CP0.Cause 寄存器的 BD 位：

    > CP0.Status.EXL 为 0 时，更新 CP0.Cause 寄存器的 BD 位：
    >
    > - 如果该指令（或发生中断时的PC）在分支延迟槽中，则将 CP0.Cause.BD 置为 1
    > - 不在，则将 CP0.Cause.BD 置为 0
    >
    > CP0.Status.EXL 为 1 时，不更新
    
- 更新 CP0.Status.EXL，置 0

- 更新 PC_nxt ，进入异常处理入口（暂时统一为 0xBFC0_0380）

* 设置 CP0.Cause.ExcCode （查表）
* 清除流水线。取消当周期发起的 dreq.valid。已发起的 dreq 保留，等到 data_ok 后再清除流水线。



执行 eret 指令时，进行以下操作：

* `PC <- CP0.EPC`
* CP0.Status.EXL 置 1
* 清除流水线。取消当周期发起的 dreq.valid。已发起的 dreq 保留，等到 data_ok 后再清除流水线。

### 2.3 实现方法

异常在流水线各个阶段都可以进行检测（比如，pc 对齐的检测可以放在 fetch 阶段），但处理都放在 Writeback 阶段。中断、eret 也在 writeback 执行。

pcselect 多了两个来源：CP0.EPC （mret 时），异常处理入口（遇到中断或异常时）。

需要清除整条流水线。

异常不会打断已发起的 dreq，可能打断已发起的 ireq。中断可能打断已发起的 ireq 或 dreq。根据 cbus 协议，握手信号返回前不允许改变 req 。所以中断可以延迟触发。需要注意的是，**中断触发后会改变一些 cp0 而关闭中断，所以中断对 cp0 的写入需要在流水线无其他阻塞的那个周期进行，需要添加一个写使能**。

## 3 需要实现的指令与异常中断类型

eret, mfc0, mtc0, break, syscall

需要支持的异常类型：

* 见龙芯杯文档 A03
* 注意：地址错例外时（AdEL, AdES）要更新 CP0.BadVAddr

需要支持的中断类型：

* 见龙芯杯文档 A03

中断的触发条件：

* 见龙芯杯文档 A03

