# Multiplexador4por1
Projeto desenvolvido para aplicar, em Verilog, uma das mais conhecidas linguagens de descrição de hardware da atualidades, os conhecimentos acerca de multiplexadores.


Elaboração de um diagrama esquemático de um multiplexador:<br/>
![image](https://user-images.githubusercontent.com/100099053/214048213-34f98cd8-5e26-4e1e-9b2a-bc41fa2aacf6.png)

No atividade realizada, foi feita uma simulação por varredura para testagem das possibilidades no testbench. Deste modo, a verificação foi realizada por meio de um contador (bloco “for”) que pode ser visualizado abaixo: <br/>
![image](https://user-images.githubusercontent.com/100099053/214049073-f5ac9baa-6686-4bf3-9ce1-dc9fcdd8f115.png)
 
 Para executar o código e verificar as saídas correspondentes, pode-se acessar o link para o ambiente de simulação online EDA Playground:<br/>
https://www.edaplayground.com/x/mQ69
