<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:08:27.827</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.08.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7003024</applicationNumber><claimCount>38</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>어레이 기판 및 디스플레이 장치</inventionTitle><inventionTitleEng>ARRAY SUBSTRATE AND DISPLAY APPARATUS</inventionTitleEng><openDate>2023.11.03</openDate><openNumber>10-2023-0152650</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.01.26</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 77/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 어레이 기판이 제공된다. 어레이 기판의 각각의 화소 구동 회로가 구동 트랜지스터, 저장 커패시터, 그리고 복수의 제2 게이트 라인들 중 각각의 제2 게이트 라인에 연결되는 게이트 전극, 저장 커패시터의 제1 커패시터 전극에 연결되는 제1 전극, 제1 리셋 트랜지스터의 제2 전극에 연결되는 제2 전극을 갖는 트랜지스터를 포함하며, 트랜지스터는 제1 리셋 트랜지스터를 통해 리셋 신호를 수신하도록 구성된다. 구동 트랜지스터의 활성층과 트랜지스터의 활성층은 적어도 절연층에 의해 서로 이격된다. 구동 트랜지스터의 활성층은 제1 반도체 재료를 포함한다. 트랜지스터의 활성층은 제1 반도체 재료와는 상이한 제2 반도체 재료를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.09.15</internationOpenDate><internationOpenNumber>WO2022188374</internationOpenNumber><internationalApplicationDate>2021.08.30</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/115249</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 화소 구동 회로들과, 상기 복수의 화소 구동 회로들에 각각 연결되는 복수의 발광 소자들을 포함하며;각각의 화소 구동 회로는 구동 트랜지스터, 저장 커패시터, 그리고 복수의 제2 게이트 라인들 중 각각의 제2 게이트 라인에 연결되는 게이트 전극, 상기 저장 커패시터의 제1 커패시터 전극에 연결되는 제1 전극, 및 제1 리셋 트랜지스터의 제2 전극에 연결되는 제2 전극을 갖는 트랜지스터를 포함하며, 상기 트랜지스터는 상기 제1 리셋 트랜지스터를 통해 리셋 신호를 수신하도록 구성되며;상기 구동 트랜지스터의 활성층과 상기 트랜지스터의 활성층은 적어도 절연층에 의해 서로 이격되며;상기 구동 트랜지스터의 상기 활성층은 제1 반도체 재료를 포함하며; 그리고상기 트랜지스터의 상기 활성층은 상기 제1 반도체 재료와는 상이한 제2 반도체 재료를 포함하는,어레이 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 제1 신호 라인 층에서의 제1 연결 패드를 더 포함하며,상기 제1 연결 패드는 상기 트랜지스터의 상기 제2 전극과 상기 제1 리셋 트랜지스터의 상기 제2 전극을 연결하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 연결 패드는 적어도 패시베이션층을 통해 연장되는 제1 비아를 통해 상기 트랜지스터의 상기 제2 전극에 연결되고, 적어도 상기 패시베이션층 및 상기 절연층을 통해 연장되는 제2 비아를 통해 상기 제1 리셋 트랜지스터의 상기 제2 전극에 연결되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 트랜지스터 및 상기 제1 리셋 트랜지스터의 게이트 전극들은 각각 상이한 층들에서의 상이한 제어 신호 라인들에 연결되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 각각의 화소 구동 회로는 복수의 리셋 제어 신호 라인들 중 현재 스테이지에서의 각각의 리셋 제어 신호 라인에 연결되는 게이트 전극, 복수의 제1 리셋 신호 라인들 중 각각의 제1 리셋 신호 라인에 연결되는 제1 전극, 및 상기 트랜지스터의 상기 제2 전극에 연결되는 제2 전극을 포함하는 상기 제1 리셋 트랜지스터를 더 포함하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 신호 라인 층에서의 노드 연결 라인을 더 포함하며;상기 노드 연결 라인은 상기 트랜지스터의 상기 제1 전극을 상기 구동 트랜지스터의 게이트 전극으로서 기능을 하는 상기 제1 커패시터 전극에 연결시키는, 어레이 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 노드 연결 라인은 적어도 패시베이션층을 통해 연장되는 제3 비아를 통해 상기 트랜지스터의 상기 제1 전극에 연결되며; 그리고상기 노드 연결 라인은 적어도 상기 패시베이션층을 통해 연장되는 제4 비아를 통해 상기 제1 커패시터 전극에 연결되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 저장 커패시터는 상기 제1 커패시터 전극과 제2 커패시터 전극을 포함하며;베이스 기판 상의 상기 제2 커패시터 전극의 직교 투영이 상기 제2 커패시터 전극의 부분이 부재하는 홀 영역을 제외하고는 상기 베이스 기판 상의 상기 제1 커패시터 전극의 직교 투영을 실질적으로 덮으며; 그리고상기 제4 비아는 적어도 상기 패시베이션층 및 상기 홀 영역을 통해 연장되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>9. 제6항 내지 제8항 중 어느 한 항에 있어서,보조 커패시터 전극을 더 포함하며,상기 노드 연결 라인은 적어도 패시베이션층을 통해 연장되는 제5 비아를 통해 상기 보조 커패시터 전극에 연결되며; 그리고상기 어레이 기판은 상기 보조 커패시터 전극 및 복수의 제1 게이트 라인들 중 각각의 제1 게이트 라인 — 상기 각각의 제1 게이트 라인은 제1 트랜지스터의 게이트 전극 및 제2 트랜지스터의 게이트 전극에 연결됨 — 의 부분을 포함하는 보조 커패시터를 더 포함하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 저장 커패시터는 상기 제1 커패시터 전극과 제2 커패시터 전극을 포함하며; 그리고상기 보조 커패시터 전극과 상기 제2 커패시터 전극은 동일한 층에 있는, 어레이 기판.</claim></claimInfo><claimInfo><claim>11. 제6항 내지 제10항 중 어느 한 항에 있어서, 상기 노드 연결 라인은 현재 스테이지에서의 상기 각각의 제2 게이트 라인과 교차하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 각각의 제2 게이트 라인은 각각 상이한 두 개의 층들에 있는 제1 분기 및 제2 분기를 포함하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 분기는 상기 저장 커패시터의 제2 커패시터 전극과 동일한 층에 있으며; 그리고상기 제2 분기는 복수의 제1 리셋 신호 라인들과 동일한 층에 있으며, 상기 복수의 제1 리셋 신호 라인들 중 각각의 제1 리셋 신호 라인은 상기 트랜지스터의 상기 제1 전극에 리셋 신호를 제공하도록 구성되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>14. 제12항 또는 제13항에 있어서,제1 신호 라인 층에서의 노드 연결 라인을 더 포함하며;상기 노드 연결 라인은 현재 스테이지에서의 상기 제1 분기 및 상기 제2 분기와 교차하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 각각의 화소 구동 회로는 복수의 제1 게이트 라인들 중 각각의 제1 게이트 라인에 연결되는 게이트 전극, 상기 트랜지스터의 상기 제2 전극 및 상기 제1 리셋 트랜지스터의 상기 제2 전극에 연결되는 제1 전극, 및 상기 구동 트랜지스터의 제2 전극에 연결되는 제2 전극을 포함하는 제2 트랜지스터를 더 포함하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 각각의 제1 게이트 라인은 상기 각각의 제2 게이트 라인과는 상이한 층에 있으며; 그리고상기 각각의 제1 게이트 라인은 복수의 리셋 제어 신호 라인들과 동일한 층에 있으며, 복수의 리셋 제어 신호 라인들 중 현재 스테이지에서의 각각의 리셋 제어 신호 라인은 상기 제1 리셋 트랜지스터의 게이트 전극에 연결되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 각각의 화소 구동 회로는,복수의 리셋 제어 신호 라인들 중 현재 스테이지에서의 각각의 리셋 제어 신호 라인에 연결되는 게이트 전극, 복수의 제1 리셋 신호 라인들 중 각각의 제1 리셋 신호 라인에 연결되는 제1 전극, 및 상기 트랜지스터의 상기 제2 전극에 연결되는 제2 전극을 포함하는 상기 제1 리셋 트랜지스터; 및복수의 리셋 제어 신호 라인들 중 다음 스테이지에서의 각각의 리셋 제어 신호 라인에 연결되는 게이트 전극, 복수의 제2 리셋 신호 라인들 중 각각의 제2 리셋 신호 라인에 연결되는 제1 전극, 및 상기 복수의 발광 소자들 중 각각의 발광 소자의 애노드에 연결되는 제2 전극을 포함하는 제2 리셋 트랜지스터를 더 포함하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 복수의 제1 리셋 신호 라인들은 상기 각각의 제2 게이트 라인의 제2 분기와 동일한 층에 있으며; 그리고상기 복수의 제2 리셋 신호 라인들은 제1 신호 라인 층에서의 제1 연결 패드와 동일한 층에 있는, 어레이 기판.</claim></claimInfo><claimInfo><claim>19. 제1항 내지 제18항 중 어느 한 항에 있어서, 제1 신호 라인 층에서의 제2 연결 패드를 더 포함하며, 상기 제2 연결 패드는 상기 제1 리셋 트랜지스터의 상기 제1 전극과 복수의 제1 리셋 신호 라인들 중 각각의 제1 리셋 신호 라인을 연결하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제2 연결 패드는 적어도 패시베이션층을 통해 연장되는 제6 비아를 통해 상기 각각의 제1 리셋 신호 라인에 연결되고, 적어도 상기 패시베이션층 및 상기 절연층을 통해 연장되는 제7 비아를 통해 상기 제1 리셋 트랜지스터의 제1 전극에 연결되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>21. 제1항 내지 제20항 중 어느 한 항에 있어서,상기 각각의 화소 구동 회로는 복수의 리셋 제어 신호 라인들 중 다음 스테이지에서의 각각의 리셋 제어 신호 라인에 연결되는 게이트 전극, 복수의 제2 리셋 신호 라인들 중 각각의 제2 리셋 신호 라인에 연결되는 제1 전극, 및 상기 복수의 발광 소자들 중 각각의 발광 소자의 애노드에 연결되는 제2 전극을 포함하는 제2 리셋 트랜지스터를 더 포함하며; 그리고상기 제2 리셋 트랜지스터의 상기 제1 전극과 인접 화소 구동 회로에서의 제2 리셋 트랜지스터의 제1 전극은 서로 연결되어, 단일 구조물을 형성하며, 상기 각각의 화소 구동 회로 및 상기 인접 화소 구동 회로는 서로 직접 인접하는 그리고 상기 현재 스테이지에 있는, 어레이 기판.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 각각의 제2 리셋 신호 라인은 적어도 패시베이션층 및 상기 절연층을 통해 연장되는 제8 비아를 통해 상기 단일 구조물에 연결되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>23. 제1항 내지 제22항 중 어느 한 항에 있어서,차광층에서의 차광물을 더 포함하며;베이스 기판 상의 상기 차광물의 직교 투영이 상기 베이스 기판 상의 상기 구동 트랜지스터의 활성층의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 베이스 기판 상의 상기 차광물의 상기 직교 투영은 상기 베이스 기판 상의 상기 제1 커패시터 전극의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>25. 제23항 또는 제24항에 있어서,상기 저장 커패시터는 상기 제1 커패시터 전극 및 제2 커패시터 전극을 포함하며; 그리고상기 베이스 기판 상의 상기 차광물의 상기 직교 투영은 상기 베이스 기판 상의 상기 제2 커패시터 전극의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>26. 제23항 내지 제25항 중 어느 한 항에 있어서,보조 커패시터 전극을 더 포함하며,상기 보조 커패시터 전극과 복수의 제1 게이트 라인들 중 각각의 제1 게이트 라인 — 상기 각각의 제1 게이트 라인은 제1 트랜지스터의 게이트 전극 및 제2 트랜지스터의 게이트 전극에 연결됨 — 의 부분은 보조 커패시터를 형성하도록 구성되며; 그리고상기 베이스 기판 상의 상기 차광물의 상기 직교 투영은 상기 베이스 기판 상의 상기 보조 커패시터 전극의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>27. 제1항 내지 제26항 중 어느 한 항에 있어서,복수의 전압 공급 라인들을 더 포함하며;베이스 기판 상의 상기 복수의 전압 공급 라인들 중 각각의 전압 공급 라인의 직교 투영이 상기 베이스 기판 상의 상기 트랜지스터의 상기 활성층의 직교 투영과 적어도 부분적으로 중첩하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>28. 제1항 내지 제27항 중 어느 한 항에 있어서,제1 신호 라인 층에서의 노드 연결 라인; 및복수의 전압 공급 라인들을 더 포함하며,상기 노드 연결 라인은 상기 트랜지스터의 상기 제1 전극을 상기 구동 트랜지스터의 게이트 전극으로서 기능을 하는 상기 제1 커패시터 전극에 연결시키며; 그리고베이스 기판 상의 상기 복수의 전압 공급 라인들 중 각각의 전압 공급 라인의 직교 투영이 상기 베이스 기판 상의 상기 노드 연결 라인의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>29. 제1항 내지 제28항 중 어느 한 항에 있어서,제1 신호 라인 층에서의 제1 연결 패드 — 상기 제1 연결 패드는 상기 트랜지스터의 상기 제2 전극과 상기 제1 리셋 트랜지스터의 상기 제2 전극을 연결함 —; 및복수의 전압 공급 라인들을 더 포함하며,베이스 기판 상의 상기 복수의 전압 공급 라인들 중 각각의 전압 공급 라인의 직교 투영이 상기 베이스 기판 상의 상기 제1 연결 패드의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>30. 제1항 내지 제29항 중 어느 한 항에 있어서,보조 커패시터 전극;제1 신호 라인 층에서의 노드 연결 라인; 및복수의 전압 공급 라인들을 더 포함하며,상기 노드 연결 라인은 적어도 상기 패시베이션층을 통해 연장되는 제5 비아를 통해 상기 보조 커패시터 전극에 연결되며;상기 보조 커패시터 전극과 복수의 제1 게이트 라인들 중 각각의 제1 게이트 라인 — 상기 각각의 제1 게이트 라인은 제1 트랜지스터의 게이트 전극 및 제2 트랜지스터의 게이트 전극에 연결됨 — 의 부분은 보조 커패시터를 형성하도록 구성되며; 그리고베이스 기판 상의 상기 복수의 전압 공급 라인들 중 각각의 전압 공급 라인의 직교 투영이 상기 베이스 기판 상의 상기 보조 커패시터 전극의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>31. 제1항 내지 제30항 중 어느 한 항에 있어서,복수의 전압 공급 라인들을 더 포함하며;제1 화소 구동 회로 및 제2 화소 구동 회로 — 상기 제1 화소 구동 회로 및 상기 제2 화소 구동 회로는 서로 직접 인접하는 그리고 상기 현재 스테이지에 있음 — 에 각각 연결되는 제1의 각각의 전압 공급 라인 및 제2의 각각의 전압 공급 라인은 서로 연결되어, 단일 구조물을 형성하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서,보조 커패시터 전극;제1 신호 라인 층에서의 노드 연결 라인;복수의 전압 공급 라인들; 및상기 제1 신호 라인 층에서의 제1 연결 패드를 더 포함하며,상기 노드 연결 라인은 상기 트랜지스터의 상기 제1 전극을 상기 구동 트랜지스터의 게이트 전극으로서 기능을 하는 상기 제1 커패시터 전극에 연결시키며;상기 제1 연결 패드는 상기 트랜지스터의 상기 제2 전극과 상기 제1 리셋 트랜지스터의 상기 제2 전극을 연결하며;상기 노드 연결 라인은 적어도 패시베이션층을 통해 연장되는 제5 비아를 통해 상기 보조 커패시터 전극에 연결되며;상기 보조 커패시터 전극과 복수의 제1 게이트 라인들 중 각각의 제1 게이트 라인 — 상기 각각의 제1 게이트 라인은 제1 트랜지스터의 게이트 전극 및 제2 트랜지스터의 게이트 전극에 연결됨 — 의 부분은 보조 커패시터를 형성하도록 구성되며; 그리고베이스 기판 상의 상기 단일 구조물의 직교 투영이, 상기 베이스 기판 상의 상기 제1 화소 구동 회로 및 상기 제2 화소 구동 회로의 트랜지스터들의 활성층들 각각의 직교 투영의 적어도 50%를 덮으며, 상기 베이스 기판 상의 상기 제1 화소 구동 회로 및 상기 제2 화소 구동 회로의 노드 연결 라인들 각각의 직교 투영의 적어도 50%를 덮으며, 상기 베이스 기판 상의 상기 제1 화소 구동 회로 및 상기 제2 화소 구동 회로의 제1 연결 패드들 각각의 직교 투영의 적어도 50%를 덮고, 상기 베이스 기판 상의 상기 제1 화소 구동 회로 및 상기 제2 화소 구동 회로의 보조 커패시터 전극들 각각의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>33. 제31항 또는 제32항에 있어서,복수의 데이터 라인들을 더 포함하며;상기 제1의 각각의 전압 공급 라인과 상기 제2의 각각의 전압 공급 라인은 상기 제1 화소 구동 회로와 상기 제2 화소 구동 회로에 각각 연결되는 제1의 각각의 데이터 라인과 제2의 각각의 데이터 라인 사이에 있는, 어레이 기판.</claim></claimInfo><claimInfo><claim>34. 제1항 내지 제33항 중 어느 한 항에 있어서,상기 각각의 제2 게이트 라인은 각각 상이한 두 개의 층들에 있는 제1 분기 및 제2 분기를 포함하며;상기 제1 분기는 각각 두 개의 직접 인접 화소 구동 회로들로부터의 그리고 현재 스테이지에서의 노드 연결 라인들 및 각각 상기 두 개의 직접 인접 화소 구동 회로들로부터의 그리고 상기 현재 스테이지에서의 제1 연결 패드들에 의해 둘러싸인 영역 안의 제1 부분과, 상기 영역 밖의 제2 부분을 포함하며;상기 제1 부분은 각각 상기 두 개의 직접 인접 화소 구동 회로들로부터의 트랜지스터들의 활성층들과 각각 교차하는 상기 제1 분기의 부분이며;상기 제1 부분은 상기 제1 분기의 연장 방향에 수직인 방향을 따르는 제1 평균 폭을 가지며;상기 제2 부분은 상기 제1 분기의 상기 연장 방향에 수직인 상기 방향을 따르는 제2 평균 폭을 가지며; 그리고상기 제1 평균 폭은 상기 제2 평균 폭보다 큰, 어레이 기판.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서,복수의 전압 공급 라인들을 더 포함하며,베이스 기판 상의 상기 복수의 전압 공급 라인들 중 각각의 전압 공급 라인의 직교 투영이 상기 베이스 기판 상의 상기 제1 부분의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>36. 제1항 내지 제35항 중 어느 한 항에 있어서,상기 각각의 제2 게이트 라인은 각각 상이한 두 개의 층들에 있는 제1 분기 및 제2 분기를 포함하며;상기 제2 분기는 각각 두 개의 직접 인접 화소 구동 회로들로부터의 그리고 현재 스테이지에서의 노드 연결 라인들 및 각각 상기 두 개의 직접 인접 화소 구동 회로들로부터의 그리고 상기 현재 스테이지에서의 제1 연결 패드들에 의해 둘러싸인 영역 안의 제3 부분과, 상기 영역 밖의 제4 부분을 포함하며;상기 제3 부분은 각각 상기 두 개의 직접 인접 화소 구동 회로들로부터의 트랜지스터들의 활성층들과 각각 교차하는 상기 제1 분기의 부분이며;상기 제3 부분은 상기 제2 분기의 연장 방향에 수직인 방향을 따르는 제3 평균 폭을 가지며;상기 제4 부분은 상기 제2 분기의 상기 연장 방향에 수직인 방향을 따르는 제4 평균 폭을 가지며; 그리고상기 제3 평균 폭은 상기 제4 평균 폭보다 큰, 어레이 기판.</claim></claimInfo><claimInfo><claim>37. 제36항에 있어서,복수의 전압 공급 라인들을 더 포함하며,베이스 기판 상의 상기 복수의 전압 공급 라인들 중 각각의 전압 공급 라인의 직교 투영이 상기 베이스 기판 상의 상기 제3 부분의 직교 투영의 적어도 50%를 덮는, 어레이 기판.</claim></claimInfo><claimInfo><claim>38. 제1항 내지 제37항 중 어느 한 항에 있어서, 서로 직접 인접하는 그리고 상기 현재 스테이지에서의 제1 화소 구동 회로의 해당 층들 및 제2 화소 구동 회로의 해당 층들은 서로에 대해 실질적으로 거울 대칭인, 어레이 기판.</claim></claimInfo><claimInfo><claim>39. 제1항 내지 제38항 중 어느 한 항에 있어서,상기 제1 반도체 재료는 다결정 실리콘 재료를 포함하며; 그리고상기 제2 반도체 재료는 금속 산화물 반도체 재료를 포함하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>40. 디스플레이 장치로서,제1항 내지 제39항 중 어느 한 항의 어레이 기판과, 상기 어레이 기판에 연결되는 집적 회로를 포함하는, 디스플레이 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>FENG, Yu</engName><name>펑, 위</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LIU, Libin</engName><name>류, 리빈</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LU, Jiangnan</engName><name>루, 장난</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2021.03.11</priorityApplicationDate><priorityApplicationNumber>PCT/CN2021/080326</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.01.26</receiptDate><receiptNumber>1-1-2023-0093926-08</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.10.12</receiptDate><receiptNumber>1-5-2023-0161181-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.26</receiptDate><receiptNumber>1-1-2024-0929759-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Deferment (Postponement) of Processing of Examination</documentEngName><documentName>심사처리보류(연기)보고서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>9-6-2025-0102654-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.06.11</receiptDate><receiptNumber>9-6-2025-0124778-47</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>9-5-2025-0619092-33</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.29</receiptDate><receiptNumber>1-1-2025-0994515-59</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.29</receiptDate><receiptNumber>1-1-2025-0994506-48</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237003024.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ef93cedc296a06f402018b983a7cecf854d918fa7f12e6f50a87aa79b932d1000bed47ba8bfe25a238d3160951cc12c50992f47f9d917335</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe40e5dae40cb099b72406a482b26128bd6306b1ffc8a42465302d2530b059146b584de69ff4b311eafc2c275d7e950781941cf7d14c5848e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>