---
title: 2026 Week 4 Report
author: ashgrey
date: 2026-1-18
---

## 2026年1月18 日报 | 倒计时 884 天

+ 计算机组成原理 (DDCA: Digital Design and Computer Architecture)
  + 新学习实现了可复位触发器的 HDL，包含同步可复位触发器与异步可复位触发器。复习了 System
    Verilog 中 `always_ff` 的 Sensitive List 的作用。学习了 VHDL 中分支语句的书写。
    (使用 `elsif` 而不是 `elif` / `elseif` / `else if`)。
  + 新学习实现了带使能端的可复位触发器的 HDL。
  + 新学习实现了 **同步器** (synchronizer) 的 HDL。学习了在 System Verilog 表示语句块
    (和 `{}` 功能类似) 需要使用 `begin...end`。
  + 新学习实现了 D 锁存器的 HDL。在 System Verilog 中使用 `always_latch` 实现。在 VHDL
    中则需要单独在 `process` 块里对 `clk` 是否为 1 进行判断。DDCA 不推荐单独实现锁存器，
    推荐使用带上升触发沿的 `always_ff @(posedge ...)` 与 `process()...if rising_edge()`
    进行判断。
  + 新学习了如何在 `always` 块和 `process` 块中实现组合逻辑。在 System Verilog 中需要
    使用 `always_comb` 与单独不同的 **阻塞赋值** (blocking assignment) 语句 `=`。
    阻塞赋值语句顺序执行，**非阻塞赋值** (non-blocking assignment) 语句 `<=` 则并发执行。
    而 `assign ... = ...` 则称为 **连续赋值语句** (continuous assignment)，其仅适用于
    **线网类型** (net types) 的赋值。其中包括
    + 基础线网类型:
      + `wire`: 最基础，最常用的单驱动线网类型，默认值为高阻态 `z`。只能被一个 **驱动源**
        (driver) 驱动 (例如连续赋值语句 `assign` 与模块的输入输出端口)，多个驱动源同时驱动会直接报
        编译错误，专门用于描述普通组合逻辑的信号连接。
      + `tri`: 标准的多驱动线网类型，默认值为 `z`。支持多个驱动源并行驱动 (如总线，三态门)。
        当不同驱动源输出冲突值时，会根据 System Verilog 的 **逻辑值强度规则** 自动解析
        最终信号。
      + `trireg`: 带 **电荷保持特性** (charge retention characteristic) 的多驱动线网
        类型。当所有驱动源都变为高阻态 `z` 时，它会保持上一个有效逻辑值，默认值为 `x` (未知态)。
      + `tri0`: 带 **下拉电阻特性** (pull-down resistor characteristic) 的多驱动
        线网类型。当所有驱动源都变为 `z` 时，信号会被拉到逻辑 `0`。有有效驱动源时，服从驱动
        源的输出值，适合需要默认低电平的总线场景。
      + `tri1`: 带 **上拉电阻特性** (pull-up resistor characteristic) 的多驱动线网
        类型，逻辑与 `tri0` 相反，适合需要默认高电平的总线场景。
    + 未被过程块 (`always` 与 `initial`) 驱动的 `logic` 类型，其表现为线网特性，可以
      使用连续赋值语句。
+ Demo 项目 (emoji steganography)
  + 修复了编码时因为随机 Emoji 插入位置可能相同而导致的顺序问题。
  + 修复了解码时因为未将所有解码出的 byte 一起解码而导致的乱码问题。