# 9강. 제5장.컴퓨터 구조(1)

## 5.1 컴퓨터 하드웨어의 기본 구성
### 컴퓨터 하드웨어의 기본 구성 요소
* 중앙처리장치
* 기억장치
* 입력장치
* 출력장치
* 시스템 버스

### 중앙처리장치
* 제어장치
* 산술논리연산장치
* 레지스터

## 시스템 버스
* 주소 버스
* 데이터 버스
* 제어 버스

## 5.2 불 대수와 논리 게이트

### 불 대수
* 이진 변수의 논리연산을 다루는 대수

### 기본 논리 연산
* 논리합(OR)
* 논리곱(AND)
* 논리부정(NOT)
* 이들의 조합을 통해 임의의 논리 수식을 만들 수 있음

### 논리 게이트
* 논리연산을 하드웨어로 구현한 소자 
* 논리회로는 이들의 조합으로 구성
* 논리 수식의 간소화를 통해 보다 단순한 형태의 논리회로 구성이 가능

## 5.3 논리회로
### 논리회로의 구분
* 조합회로
* 순서회로

### 조합회로
* 출력값이 단순히 현재 입력의 논리 조합에 의해서만 결정되는 회로
* 반가산기, 전가산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 등

### 순서회로
* 연산의 각 단계마다 회로의 특정 상태가 저장되고 참조되는 회로
* 출력값이 입력값과 기억소자(플립플롭)에 저장된 값에 따라 결정
* 카운터, 레지스터 등

### 플립플롭
* 1비트의 정보를 저장할 수 있는 장치
* RS 플립플롭, T 플립플롭 등

### 1비트 전가산기
* (S, Cout) = X + Y + Cin
* 여러 개를 직렬로 연결하면 n비트 전가산기 구성 가능

### 디코더
* n비트 이진 코드를 2n제곱 개의 출력 (오직 하나만 1, 나머지는 모두 0)으로 변환

### 멀티플렉서
* 2n제곱 개의 데이터 입력선 중에서 오직 하나를 선택해서 단일 출력으로 내보내는 회로
* n개의 선택 변수 필요

### 카운터
* 클록펄스가 입력될 때마다 미리 정해진 순서에 따라 상태가 변하는 순서회로

## 5.4 기억장치

### ROM
* 읽기 전용
* 하나의 디코더와 여러 개의 OR 게이트를 사용한 조합회로로 구성 가능

### RAM
* 읽기/쓰기 가능
* 순서회로(1비트 기억소자 + 디코더 + OR게이트)로 구성
* 1비트 기억소자는 하나의 플립플롭과 논리 게이트들로 구성되며, 세 가지 라인(입력값, 소자 선택, 읽기/쓰기 선택)이 필요

### 기억장치의 계층구조
* 레지스터, 캐시기억장치, 주기억장치, 보조기억장치

---

# 10강. 제5장.컴퓨터 구조(2)

## 5.5 명령어

### 5.5.1 명령어 종류
* 데이터 전송 명령어
* 데이터 처리 명령어
* 프로그램 제어 명령어
* 입출력 명령어
* CISC
* RISC

### 5.5.2 명령어 형식
* 3-주소
* 2-주소
* 1-주소
* 0-주소

### 5.5.3 주소지정방식
* 즉시 주소지정방식
* 직접 주소지정방식
* 간접 주소지정방식
* 레지스터 주소지정방식
* 레지스터 간접 주소지정방식
* 상대 주소지정방식

## 5.6 중앙처리장치

1. 마이크로프로그램에 의한 제어장치 *
2. 직접 회로로 구성된 제어장치

### 5.6.1 레지스터
* 누산기
* 기억장치 버퍼 레지스터
* 기억장치 주소 레지스터

### 5.6.2 처리장치
* 처리장치 : 연산장치 + 레지스터
* 레지스터 전송 마이크로연산
* 산술 마이크로연산
* 논리 마이크로연산
* 시프트 마이크로연산

### 5.6.3 제어장치
* 인출 - 해독 - 실행 - 저장
* 프로그램 카운터
* 명령어 레지스터
* 제어기억장치
* 명령어 해독기
* 주소결정회로
* 제어기억장치 주소 레지스터
* 제어기억장치 데이터 레지스터

## 5.7 입출력장치

### 5.7.1 입출력 시스템의 기본 구성요소
* 입출력장치
* 입출력장치 제어기
* 입출력장치 인터페이스
* 입출력 버스

### 5.7.2 입출력 제어 방식
1. 중앙처리장치에 의한 제어 방식
2. DMA에 의한 방식
3. 채널에 의한 방식

## 5.8 병렬처리
