#ifndef __HALUSBHWIO_SETTINGS_H__
#define __HALUSBHWIO_SETTINGS_H__
/*
===========================================================================
*/
/**
    @file HalusbHWIO_settings.h
    @brief Auto-generated HWIO interface include file.

    Reference chip release:
        SM8550 (Kailua) [kailua_v1.0_p3q3r10.0_rtl_partition_MTO]
 
    This file contains HWIO register definitions for the following modules:
        USB2PHY_CM_DWC_USB2
        USB3_DP_PHY_USB3.*


    Generation parameters: 
    { 'filename': 'HalusbHWIO_settings.h',
      'header': '#define QUSB_HWIO_ADDR_EMPTY                    (0xFFFFFFFF)\n'
                '#define QUSB_HWIO_ADDR_END                      (0x0)',
      'modules': ['USB2PHY_CM_DWC_USB2', 'USB3_DP_PHY_USB3.*']}
*/
/*
    ===========================================================================

    Copyright (c) 2021 Qualcomm Technologies, Inc.
    All Rights Reserved.
    Confidential and Proprietary - Qualcomm Technologies, Inc.

    Export of this technology or software is regulated by the U.S. Government.
    Diversion contrary to U.S. law prohibited.

    All ideas, data and information contained in or disclosed by
    this document are confidential and proprietary information of
    Qualcomm Technologies, Inc. and all rights therein are expressly reserved.
    By accepting this material the recipient agrees that this material
    and the information contained therein are held in confidence and in
    trust and will not be used, copied, reproduced in whole or in part,
    nor its contents revealed in any manner to others without the express
    written permission of Qualcomm Technologies, Inc.

    ===========================================================================

    $Header: //components/rel/core.boot/6.1.1/Settings/Kailua/Include/HalusbHWIO_settings.h#1 $
    $DateTime: 2022/08/18 10:15:46 $
    $Author: pwbldsvc $

    ===========================================================================
*/

#define QUSB_HWIO_ADDR_EMPTY                    (0xFFFFFFFF)
#define QUSB_HWIO_ADDR_END                      (0x0)

//Copy from <eng_boot>\boot_images\boot\QcomPkg\SocPkg\Kailua\Include\msmhwiobase.h
/*----------------------------------------------------------------------------
 * BASE: AHB2PHY_SOUTH
 *--------------------------------------------------------------------------*/

#define AHB2PHY_SOUTH_BASE                                          0x088e0000
#define AHB2PHY_SOUTH_BASE_SIZE                                     0x00010000
#define AHB2PHY_SOUTH_BASE_PHYS                                     0x088e0000

/*----------------------------------------------------------------------------
 * MODULE: USB2PHY_CM_DWC_USB2
 *--------------------------------------------------------------------------*/

#define USB2PHY_CM_DWC_USB2_REG_BASE                                                           (AHB2PHY_SOUTH_BASE      + 0x00003000)
#define USB2PHY_CM_DWC_USB2_REG_BASE_SIZE                                                      0x154
#define USB2PHY_CM_DWC_USB2_REG_BASE_USED                                                      0x150

#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x0)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REVISION_ID0_ADDR)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REVISION_ID0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_STEP_7_0_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_STEP_7_0_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x4)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REVISION_ID1_ADDR)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REVISION_ID1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_STEP_15_8_BMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_STEP_15_8_SHFT                                                0

#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x8)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REVISION_ID2_ADDR)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REVISION_ID2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_MINOR_7_0_BMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_MINOR_7_0_SHFT                                                0

#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xc)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REVISION_ID3_ADDR)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REVISION_ID3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_MAJOR_BMSK                                                 0xf0
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_MAJOR_SHFT                                                    4
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_MINOR_11_8_BMSK                                             0xf
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_MINOR_11_8_SHFT                                               0

#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x10)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_ADDR)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_DEBUG_BUS_7_0_BMSK                                      0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_DEBUG_BUS_7_0_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x14)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_ADDR)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_DEBUG_BUS_15_8_BMSK                                     0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_DEBUG_BUS_15_8_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x18)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_ADDR)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_DEBUG_BUS_23_16_BMSK                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_DEBUG_BUS_23_16_SHFT                                       0

#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x1c)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_ADDR)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_DEBUG_BUS_31_24_BMSK                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_DEBUG_BUS_31_24_SHFT                                       0

#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_ADDR                                           (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x20)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RMSK                                                 0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RSVD_BMSK                                            0xc0
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RSVD_SHFT                                               6
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_PHY_RX_TESTER_STATUS_BMSK                            0x3c
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_PHY_RX_TESTER_STATUS_SHFT                               2
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_BAD_BMSK                                       0x2
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_BAD_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_GOOD_BMSK                                      0x1
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_GOOD_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x24)
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_ADDR)
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_BMSK                                           0xff
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_SHFT                                              0

#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_ADDR                                            (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x28)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_RMSK                                                  0xff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_RSVD_BMSK                                             0xf0
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_RSVD_SHFT                                                4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_TESTDATAOUT_BMSK                                       0xf
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_TESTDATAOUT_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ADDR                                     (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x2c)
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RMSK                                           0xff
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RSVD_BMSK                                      0xfe
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RSVD_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_REFCLK_RXTAP_VOUTP_MON_BMSK                     0x1
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_REFCLK_RXTAP_VOUTP_MON_SHFT                       0

#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ADDR                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x30)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RMSK                                               0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RX_DATA_BMSK                                       0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RX_DATA_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ADDR                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x34)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RMSK                                               0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RX_DATA_BMSK                                       0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RX_DATA_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x38)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RMSK                                                0x7f
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_LINESTATE_BMSK                                      0x60
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_LINESTATE_SHFT                                         5
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_TX_READY_BMSK                                       0x10
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_TX_READY_SHFT                                          4
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ERROR_BMSK                                        0x8
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ERROR_SHFT                                          3
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ACTIVE_BMSK                                       0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ACTIVE_SHFT                                         2
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RSVD_BMSK                                            0x2
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RSVD_SHFT                                              1
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_VALIDL_BMSK                                       0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_VALIDL_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x3c)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_TXBITSTUFFEN_BMSK                                            0x80
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_TXBITSTUFFEN_SHFT                                               7
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_USB_HS_RX_TEST_EN_BMSK                                       0x40
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_USB_HS_RX_TEST_EN_SHFT                                          6
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_TERMSEL_BMSK                                                 0x20
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_TERMSEL_SHFT                                                    5
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_OPMODE_BMSK                                                  0x18
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_OPMODE_SHFT                                                     3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_RX_TESTER_RESET_BMSK                                          0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_RX_TESTER_RESET_SHFT                                            2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_PORTRESET_BMSK                                                0x2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_PORTRESET_SHFT                                                  1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_SLEEPM_BMSK                                                   0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_SLEEPM_SHFT                                                     0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x40)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_RSVD_BMSK                                                    0xf0
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_RSVD_SHFT                                                       4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_DMPULLDOWN_BMSK                                               0x8
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_DMPULLDOWN_SHFT                                                 3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_DPPULLDOWN_BMSK                                               0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_DPPULLDOWN_SHFT                                                 2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_XCVRSEL_BMSK                                                  0x3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_XCVRSEL_SHFT                                                    0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x44)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_DATAIN_7_0_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_DATAIN_7_0_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x48)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_DATAIN_15_8_BMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_DATAIN_15_8_SHFT                                                0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x4c)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_RSVD_BMSK                                                    0xf8
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_RSVD_SHFT                                                       3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_IDPULLUP_BMSK                                                 0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_IDPULLUP_SHFT                                                   2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_TXVALIDH_BMSK                                                 0x2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_TXVALIDH_SHFT                                                   1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_TXVALID_BMSK                                                  0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_TXVALID_SHFT                                                    0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x50)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_RMSK                                                          0x7
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_SW_UTMI_HOSTDISCONNECT_BMSK                                   0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_SW_UTMI_HOSTDISCONNECT_SHFT                                     2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_POR_BMSK                                                      0x2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_POR_SHFT                                                        1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_RSVD_BMSK                                                     0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_RSVD_SHFT                                                       0

#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x54)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_IN)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_UTMI_CLK_FORCE_EN_BMSK                              0x80
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_UTMI_CLK_FORCE_EN_SHFT                                 7
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_FSEL_BMSK                                           0x70
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_FSEL_SHFT                                              4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RETENABLEN_BMSK                                      0x8
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RETENABLEN_SHFT                                        3
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_BMSK                                           0x4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_SHFT                                             2
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_SEL_BMSK                                       0x2
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_SEL_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_PHY_ENABLE_BMSK                                      0x1
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_PHY_ENABLE_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x58)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_PHY_CFG_PLL_CPBIAS_CNTRL_BMSK                                0xfe
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_PHY_CFG_PLL_CPBIAS_CNTRL_SHFT                                   1
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_PHY_CFG_CR_CLK_SEL_BMSK                                       0x1
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_PHY_CFG_CR_CLK_SEL_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x5c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_PHY_CFG_PLL_FB_DIV_7_0_BMSK                                  0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_PHY_CFG_PLL_FB_DIV_7_0_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x60)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_PHY_CFG_PLL_REF_DIV_BMSK                                     0xf0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_PHY_CFG_PLL_REF_DIV_SHFT                                        4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_PHY_CFG_PLL_FB_DIV_11_8_BMSK                                  0xf
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_PHY_CFG_PLL_FB_DIV_11_8_SHFT                                    0

#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x64)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_IN)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_RSVD_BMSK                                                  0xe0
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_RSVD_SHFT                                                     5
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_VBUS_DET_EXT_SEL_BMSK                                      0x10
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_VBUS_DET_EXT_SEL_SHFT                                         4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_SEL_BMSK                                     0x8
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_SEL_SHFT                                       3
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_BMSK                                         0x4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_SHFT                                           2
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_UTMI_CLK_EN_BMSK                                       0x2
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_UTMI_CLK_EN_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_VBUSVLDEXT0_BMSK                                            0x1
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_VBUSVLDEXT0_SHFT                                              0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x68)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_PHY_CFG_PLL_INT_CNTRL_BMSK                                   0xfc
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_PHY_CFG_PLL_INT_CNTRL_SHFT                                      2
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_PHY_CFG_PLL_GMP_CNTRL_BMSK                                    0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_PHY_CFG_PLL_GMP_CNTRL_SHFT                                      0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x6c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_PHY_CFG_PLL_VREF_TUNE_BMSK                                   0xc0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_PHY_CFG_PLL_VREF_TUNE_SHFT                                      6
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_PHY_CFG_PLL_PROP_CNTRL_BMSK                                  0x3f
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_PHY_CFG_PLL_PROP_CNTRL_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x70)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_RCAL_OFFSET_BMSK                                     0xf0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_RCAL_OFFSET_SHFT                                        4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_POR_IN_LX_BMSK                                        0x8
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_POR_IN_LX_SHFT                                          3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_PLL_VCO_CNTRL_BMSK                                    0x7
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_PLL_VCO_CNTRL_SHFT                                      0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x74)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_TX_FSLS_SLEW_RATE_TUNE_BMSK                          0x80
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_TX_FSLS_SLEW_RATE_TUNE_SHFT                             7
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_HS_TUNE_BMSK                                      0x70
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_HS_TUNE_SHFT                                         4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_HS_TERM_EN_BMSK                                    0x8
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_HS_TERM_EN_SHFT                                      3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_EQ_CTLE_BMSK                                       0x6
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_EQ_CTLE_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RPTR_MODE_BMSK                                        0x1
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RPTR_MODE_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x78)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_HS_XV_TUNE_BMSK                                   0xc0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_HS_XV_TUNE_SHFT                                      6
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_HS_VREF_TUNE_BMSK                                 0x38
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_HS_VREF_TUNE_SHFT                                    3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_FSLS_VREG_BYPASS_BMSK                              0x4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_FSLS_VREG_BYPASS_SHFT                                2
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_FSLS_VREF_TUNE_BMSK                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_FSLS_VREF_TUNE_SHFT                                  0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x7c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_RCAL_BYPASS_BMSK                                     0x80
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_RCAL_BYPASS_SHFT                                        7
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_RISE_TUNE_BMSK                                    0x60
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_RISE_TUNE_SHFT                                       5
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_RES_TUNE_BMSK                                     0x18
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_RES_TUNE_SHFT                                        3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_PREEMP_TUNE_BMSK                                   0x7
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_PREEMP_TUNE_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x80)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_RSVD_BMSK                                                   0xe0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_RSVD_SHFT                                                      5
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_PHY_CFG_RCAL_CODE_SEL_BMSK                                  0x10
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_PHY_CFG_RCAL_CODE_SEL_SHFT                                     4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_PHY_CFG_RCAL_CODE_BMSK                                       0xf
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_PHY_CFG_RCAL_CODE_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x84)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_RMSK                                                       0x7f
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_IN)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_TOGGLE_2WR_BMSK                                            0x40
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_TOGGLE_2WR_SHFT                                               6
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_USB_HSPW_CLK_480M_TEST_EN_BMSK                             0x20
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_USB_HSPW_CLK_480M_TEST_EN_SHFT                                5
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_RSVD_BMSK                                                  0x1f
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_RSVD_SHFT                                                     0

#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x88)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_IN)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_RX_PKT_VALUE_7_0_BMSK                               0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_RX_PKT_VALUE_7_0_SHFT                                  0

#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x8c)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_IN)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_RX_PKT_VALUE_15_8_BMSK                              0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_RX_PKT_VALUE_15_8_SHFT                                 0

#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x90)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_IN)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_RX_PKT_VALUE_23_16_BMSK                             0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_RX_PKT_VALUE_23_16_SHFT                                0

#define HWIO_USB2PHY_USB_PHY_CFG0_ADDR                                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x94)
#define HWIO_USB2PHY_USB_PHY_CFG0_RMSK                                                               0xff
#define HWIO_USB2PHY_USB_PHY_CFG0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG0_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG0_IN)
#define HWIO_USB2PHY_USB_PHY_CFG0_RSVD_BMSK                                                          0xfc
#define HWIO_USB2PHY_USB_PHY_CFG0_RSVD_SHFT                                                             2
#define HWIO_USB2PHY_USB_PHY_CFG0_UTMI_PHY_CMN_CTRL_OVERRIDE_EN_BMSK                                  0x2
#define HWIO_USB2PHY_USB_PHY_CFG0_UTMI_PHY_CMN_CTRL_OVERRIDE_EN_SHFT                                    1
#define HWIO_USB2PHY_USB_PHY_CFG0_UTMI_PHY_DATAPATH_CTRL_OVERRIDE_EN_BMSK                             0x1
#define HWIO_USB2PHY_USB_PHY_CFG0_UTMI_PHY_DATAPATH_CTRL_OVERRIDE_EN_SHFT                               0

#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x98)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_RMSK                                                         0x7f
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_IN                    \
                in_dword(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR, m)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_OUT(v)            \
                out_dword(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR,v)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR,m,v,HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_IN)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_TESTBURNIN_BMSK                                              0x40
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_TESTBURNIN_SHFT                                                 6
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_LOOPBACKENB_BMSK                                             0x20
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_LOOPBACKENB_SHFT                                                5
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_RSVD_BMSK                                                    0x1f
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_RSVD_SHFT                                                       0

#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x9c)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_RMSK                                                          0x7
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_IN                    \
                in_dword(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR, m)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_OUT(v)            \
                out_dword(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR,v)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR,m,v,HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_IN)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_TESTCLK_SEL_BMSK                                              0x6
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_TESTCLK_SEL_SHFT                                                1
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_RSVD_BMSK                                                     0x1
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_RSVD_SHFT                                                       0

#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xa0)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_IN)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_RSVD_BMSK                                                   0xff
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_RSVD_SHFT                                                      0

#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xa4)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_IN)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_RSVD_BMSK                                                  0xfe
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_RSVD_SHFT                                                     1
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_PWRDN_B_BMSK                                                0x1
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_PWRDN_B_SHFT                                                  0

#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xa8)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_IN)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_DEBUG_BUS_SEL_BMSK                                      0xf8
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_DEBUG_BUS_SEL_SHFT                                         3
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_DTESTMUX_SEL_BMSK                                        0x7
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_DTESTMUX_SEL_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xac)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESET_CTRL_IN)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_RSVD_BMSK                                                    0xfe
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_RSVD_SHFT                                                       1
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_SW_RESET_BMSK                                                 0x1
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_SW_RESET_SHFT                                                   0

#define HWIO_USB2PHY_USB_PHY_AC_EN_ADDR                                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xb0)
#define HWIO_USB2PHY_USB_PHY_AC_EN_RMSK                                                              0xff
#define HWIO_USB2PHY_USB_PHY_AC_EN_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_AC_EN_ADDR)
#define HWIO_USB2PHY_USB_PHY_AC_EN_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_AC_EN_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_AC_EN_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_AC_EN_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_AC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_AC_EN_ADDR,m,v,HWIO_USB2PHY_USB_PHY_AC_EN_IN)
#define HWIO_USB2PHY_USB_PHY_AC_EN_RSVD_BMSK                                                         0xfc
#define HWIO_USB2PHY_USB_PHY_AC_EN_RSVD_SHFT                                                            2
#define HWIO_USB2PHY_USB_PHY_AC_EN_USB_HS_AC_POLARITY_BMSK                                            0x2
#define HWIO_USB2PHY_USB_PHY_AC_EN_USB_HS_AC_POLARITY_SHFT                                              1
#define HWIO_USB2PHY_USB_PHY_AC_EN_USB_HS_AC_EN_BMSK                                                  0x1
#define HWIO_USB2PHY_USB_PHY_AC_EN_USB_HS_AC_EN_SHFT                                                    0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xb4)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_RSVD_BMSK                                                   0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_RSVD_SHFT                                                      0

#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR                                                     (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xb8)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_RMSK                                                           0xff
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_FSEL_SEL_IN)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_RSVD_BMSK                                                      0xfe
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_RSVD_SHFT                                                         1
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_FSEL_SEL_BMSK                                                   0x1
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_FSEL_SEL_SHFT                                                     0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xbc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_RSVD_BMSK                                                0x80
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_RSVD_SHFT                                                   7
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_MFS_MODE_EN_BMSK                                         0x40
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_MFS_MODE_EN_SHFT                                            6
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_ISO_EN_BMSK                                      0x20
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_ISO_EN_SHFT                                         5
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_PWR_ON_BMSK                                      0x10
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_PWR_ON_SHFT                                         4
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_START_BMSK                                        0x8
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_START_SHFT                                          3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_CGC_EN_BMSK                                       0x4
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_CGC_EN_SHFT                                         2
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_CTRL_RESET_BMSK                                   0x2
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_CTRL_RESET_SHFT                                     1
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_RESET_BMSK                                        0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_RESET_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xc0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_RSVD_BMSK                                                0x80
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_RSVD_SHFT                                                   7
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ERROR_CORRECTION_JITTER_SPREAD_BMSK                      0x78
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ERROR_CORRECTION_JITTER_SPREAD_SHFT                         3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN3_BMSK                                              0x4
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN3_SHFT                                                2
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN2_BMSK                                              0x2
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN2_SHFT                                                1
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN1_BMSK                                              0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN1_SHFT                                                0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xc4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_RSVD_BMSK                                                0xc0
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_RSVD_SHFT                                                   6
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_NOOFPASS_REQD_BMSK                                       0x38
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_NOOFPASS_REQD_SHFT                                          3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_NOOFJITTER_EVALUATION_BMSK                                0x7
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_NOOFJITTER_EVALUATION_SHFT                                  0

#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xc8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_NOOF_STICKY_MEASUREMENT_7_0_BMSK                  0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_NOOF_STICKY_MEASUREMENT_7_0_SHFT                     0

#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xcc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_NOOF_STICKY_MEASUREMENT_15_8_BMSK                 0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_NOOF_STICKY_MEASUREMENT_15_8_SHFT                    0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR                                    (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xd0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_RMSK                                          0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_COUNT_CALIBRATION_7_0_BMSK                    0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_COUNT_CALIBRATION_7_0_SHFT                       0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR                                    (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xd4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_RMSK                                          0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_COUNT_CALIBRATION_15_8_BMSK                   0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_COUNT_CALIBRATION_15_8_SHFT                      0

#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xd8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_RMSK                                               0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_CONSTANT_CALIB_7_0_BMSK                            0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_CONSTANT_CALIB_7_0_SHFT                               0

#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xdc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_RMSK                                               0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_CONSTANT_CALIB_15_8_BMSK                           0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_CONSTANT_CALIB_15_8_SHFT                              0

#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR                                           (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xe0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RMSK                                                 0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_POS_EDGE_CORR_BMSK                                   0xc0
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_POS_EDGE_CORR_SHFT                                      6
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RO_FREQ_SET_BMSK                                     0x30
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RO_FREQ_SET_SHFT                                        4
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RO_PRD_CORR_INV_BMSK                                  0xf
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RO_PRD_CORR_INV_SHFT                                    0

#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR                                           (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xe4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_RMSK                                                 0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_RSVD_BMSK                                            0xc0
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_RSVD_SHFT                                               6
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_FORCE_MFS_RO_VAL_BMSK                                0x3e
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_FORCE_MFS_RO_VAL_SHFT                                   1
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_FORCE_MFS_RO_SEL_BMSK                                 0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_FORCE_MFS_RO_SEL_SHFT                                   0

#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xe8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_RMSK                                        0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_SPREAD_DET_RANGE_BMSK                       0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_SPREAD_DET_RANGE_SHFT                          0

#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR                                       (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xec)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_RMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_JITTER_THRHOLD_7_0_BMSK                          0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_JITTER_THRHOLD_7_0_SHFT                             0

#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xf0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_RSVD_BMSK                                                0xc0
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_RSVD_SHFT                                                   6
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_TIE_B2B_MEAS_PASS_BMSK                                   0x20
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_TIE_B2B_MEAS_PASS_SHFT                                      5
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_EDGE_NOT_DETECTED_BMSK                                   0x10
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_EDGE_NOT_DETECTED_SHFT                                      4
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_NO_OF_FAIL_BMSK                                           0xe
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_NO_OF_FAIL_SHFT                                             1
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_PASS_C2C_JITTER_BMSK                                      0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_PASS_C2C_JITTER_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xf4)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_INVERTER_DELAY_7_0_BMSK                                     0xff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_INVERTER_DELAY_7_0_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xf8)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_INVERTER_DELAY_15_8_BMSK                                    0xff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_INVERTER_DELAY_15_8_SHFT                                       0

#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR                                                (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xfc)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_RMSK                                                      0xff
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR,m,v,HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_IN)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_RSVD_BMSK                                                 0xfe
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_RSVD_SHFT                                                    1
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_EUD_CONNECTED_BMSK                                         0x1
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_EUD_CONNECTED_SHFT                                           0

#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x100)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_SKITTER_JITTER_PICO_7_0_BMSK                             0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_SKITTER_JITTER_PICO_7_0_SHFT                                0

#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR                                            (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x104)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_RMSK                                                  0xff
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_IN)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_RSVD_BMSK                                             0xfe
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_RSVD_SHFT                                                1
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_DEBUG_BUS_SEL_2_BMSK                                   0x1
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_DEBUG_BUS_SEL_2_SHFT                                     0

#define HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR                                                      (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x108)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_RMSK                                                            0xff
#define HWIO_USB2PHY_EUD_PRESENT_SEL_IN                    \
                in_dword(HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR, m)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_OUT(v)            \
                out_dword(HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR,v)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR,m,v,HWIO_USB2PHY_EUD_PRESENT_SEL_IN)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_RSVD_BMSK                                                       0xfe
#define HWIO_USB2PHY_EUD_PRESENT_SEL_RSVD_SHFT                                                          1
#define HWIO_USB2PHY_EUD_PRESENT_SEL_EUD_PRESENT_SEL_BMSK                                             0x1
#define HWIO_USB2PHY_EUD_PRESENT_SEL_EUD_PRESENT_SEL_SHFT                                               0

#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_ADDR                                       (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x10c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_RMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_SKITTER_TIE_JITTER_PICO_7_0_BMSK                 0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_SKITTER_TIE_JITTER_PICO_7_0_SHFT                    0

#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_ADDR                                       (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x110)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_RMSK                                            0x7f8
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_SKITTER_TIE_JITTER_PICO_10_8_BMSK               0x700
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_SKITTER_TIE_JITTER_PICO_10_8_SHFT                   8
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_RSVD_BMSK                                        0xf8
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_RSVD_SHFT                                           3

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x114)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_RODLY_CALIBRATION_7_0_BMSK                        0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_RODLY_CALIBRATION_7_0_SHFT                           0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x118)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_RODLY_CALIBRATION_15_8_BMSK                       0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_RODLY_CALIBRATION_15_8_SHFT                          0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x11c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_RODLY_CALIBRATION_23_16_BMSK                      0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_RODLY_CALIBRATION_23_16_SHFT                         0

#define HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x120)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESERVED_0_IN)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_EUSB_RSV_0_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_EUSB_RSV_0_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x124)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESERVED_1_IN)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_EUSB_RSV_1_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_EUSB_RSV_1_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x128)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESERVED_2_IN)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_EUSB_RSV_2_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_EUSB_RSV_2_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x12c)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESERVED_3_IN)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_EUSB_RSV_3_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_EUSB_RSV_3_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x130)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR,m,v,HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_IN)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_RSVD_BMSK                                                0xf8
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_RSVD_SHFT                                                   3
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_APB_LOGIC_RESET_BMSK                                      0x4
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_APB_LOGIC_RESET_SHFT                                        2
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_START_CMD_BMSK                                            0x2
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_START_CMD_SHFT                                              1
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_READ_WRITE_ACCESS_BMSK                                    0x1
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_READ_WRITE_ACCESS_SHFT                                      0

#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ADDR                                            (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x134)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_RMSK                                                  0xff
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_RSVD_BMSK                                             0xf0
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_RSVD_SHFT                                                4
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_IN_PROGRESS_BMSK                                0x8
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_IN_PROGRESS_SHFT                                  3
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_ERROR_BMSK                                      0x4
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_ERROR_SHFT                                        2
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_TIMED_OUT_BMSK                                         0x2
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_TIMED_OUT_SHFT                                           1
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_DONE_BMSK                                       0x1
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_DONE_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x138)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR,m,v,HWIO_USB2PHY_USB_PHY_APB_ADDRESS_IN)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_APB_REG_ADDR_BMSK                                           0xff
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_APB_REG_ADDR_SHFT                                              0

#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x13c)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_IN)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_APB_REG_WRDATA_7_0_BMSK                                  0xff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_APB_REG_WRDATA_7_0_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x140)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_IN)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_APB_REG_WRDATA_15_8_BMSK                                 0xff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_APB_REG_WRDATA_15_8_SHFT                                    0

#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x144)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_APB_REG_RDDATA_7_0_BMSK                                  0xff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_APB_REG_RDDATA_7_0_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x148)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_APB_REG_RDDATA_15_8_BMSK                                 0xff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_APB_REG_RDDATA_15_8_SHFT                                    0

#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x14c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_RMSK                                         0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_INSERTION_DLY_CORR_BMSK                      0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_INSERTION_DLY_CORR_SHFT                         0

#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR                                       (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x150)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_RMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_RSVD_BMSK                                        0xe0
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_RSVD_SHFT                                           5
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_POS_EDGE_CORR1_BMSK                              0x1f
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_POS_EDGE_CORR1_SHFT                                 0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_CM_USB3_DP_CON
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_CM_USB3_DP_CON_REG_BASE (AHB2PHY_SOUTH_BASE      + 0x00008000)
#define USB3_DP_PHY_CM_USB3_DP_CON_REG_BASE_SIZE 0x3000
#define USB3_DP_PHY_CM_USB3_DP_CON_REG_BASE_USED 0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE                         (AHB2PHY_SOUTH_BASE      + 0x00008000)
#define USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_SIZE                    0x3c
#define USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_USED                    0x38

#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR                                  (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_RMSK                                         0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_PHY_MODE_BMSK                                0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_PHY_MODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR                                       (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_RMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_SW_RESET_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_SW_RESET_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR                                (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_RMSK                                       0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_PLACEHOLDER_CLK_EN_BMSK                    0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_PLACEHOLDER_CLK_EN_SHFT                      1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_SW_PWRDN_B_BMSK                            0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_SW_PWRDN_B_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR                                       (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_RMSK                                              0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_DP_SWI_ACT_ACCESS_EN_BMSK                         0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_DP_SWI_ACT_ACCESS_EN_SHFT                           1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_USB3_SWI_ACT_ACCESS_EN_BMSK                       0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_USB3_SWI_ACT_ACCESS_EN_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR                                     (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L1_CMN_SEL_MUX_BMSK                         0x80
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L1_CMN_SEL_MUX_SHFT                            7
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L1_CMN_SEL_BMSK                             0x40
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L1_CMN_SEL_SHFT                                6
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L0_CMN_SEL_MUX_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L0_CMN_SEL_MUX_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L0_CMN_SEL_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L0_CMN_SEL_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_HW_PORTSELECT_SEL_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_HW_PORTSELECT_SEL_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_PORTSELECT_POLARITY_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_PORTSELECT_POLARITY_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_PORTSELECT_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_PORTSELECT_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_PORTSELECT_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_PORTSELECT_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR                               (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_RMSK                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_MUX_BMSK                   0x10
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_MUX_SHFT                      4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_BMSK                        0x8
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_SHFT                          3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_MUX_BMSK                    0x4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_MUX_SHFT                      2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_UNUSED_LANE_PWRDN_EN_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_UNUSED_LANE_PWRDN_EN_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR                                  (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_PWRDN_B_MUX_BMSK                      0x20
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_PWRDN_B_MUX_SHFT                         5
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_PWRDN_B_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_PWRDN_B_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_RESET_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_RESET_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_HW_C0_RESET_BMSK                             0x4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_HW_C0_RESET_SHFT                               2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_RESET_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_RESET_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_DP_BIST_SEL_BMSK                          0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_DP_BIST_SEL_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR                                (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_RMSK                                       0xf
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_USB3PHY_RESET_MUX_BMSK                  0x8
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_USB3PHY_RESET_MUX_SHFT                    3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_USB3PHY_RESET_BMSK                      0x4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_USB3PHY_RESET_SHFT                        2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_DPPHY_RESET_MUX_BMSK                    0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_DPPHY_RESET_MUX_SHFT                      1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_DPPHY_RESET_BMSK                        0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_DPPHY_RESET_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR                               (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_RMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_DEBUG_CLK_DIV_BMSK                       0xf0
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_DEBUG_CLK_DIV_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_DEBUG_CLK_SEL_BMSK                        0xf
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_DEBUG_CLK_SEL_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_RMSK                                          0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_PORTSELECT_PCS_BMSK                           0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_PORTSELECT_PCS_SHFT                             1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_PORTSELECT_RAW_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_PORTSELECT_RAW_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_ADDR                             (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_RMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_STEP_7_0_BMSK                                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_STEP_7_0_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_STEP_15_8_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_STEP_15_8_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_MINOR_7_0_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_MINOR_7_0_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_MAJOR_BMSK                                   0xf0
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_MAJOR_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_MINOR_11_8_BMSK                               0xf
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_MINOR_11_8_SHFT                                 0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE                    (AHB2PHY_SOUTH_BASE      + 0x00008200)
#define USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_SIZE               0x5c
#define USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_USED               0x58

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_ADDR                                      (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_RMSK                                             0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_DEBUG_IRQ_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_DEBUG_IRQ_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_ADDR                                      (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_RMSK                                             0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_STR2_IRQ_BMSK                                    0x8
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_STR2_IRQ_SHFT                                      3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_STR1_IRQ_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_STR1_IRQ_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_SIG2_IRQ_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_SIG2_IRQ_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_SIG1_IRQ_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_SIG1_IRQ_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR                                             (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_RMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_INTGEN_GLOBAL_TRIGGER_EN_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_INTGEN_GLOBAL_TRIGGER_EN_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_BLOCK_EN_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_BLOCK_EN_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_INTERRUPT_CLR_SHFT                        6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_COUNT_CLR_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_COUNT_CLR_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_ASYNC_MUX_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_ASYNC_MUX_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_INVERT_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_INVERT_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_TOGGLE_LEVEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_TOGGLES_PATTERN_BMSK                    0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_TOGGLES_PATTERN_SHFT                      0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_SIG1_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_SIG1_ASYNC_PATTERN_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_SIG1_ASYNC_MASK_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_SIG1_ASYNC_MASK_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_ENTRY_MUX_BMSK                         0xc0
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_ENTRY_MUX_SHFT                            6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_TOGGLES_MASK_BMSK                      0x30
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_TOGGLES_MASK_SHFT                         4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_INTERRUPT_MASK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_SIG1_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_SIG1_TOGGLE_LEVEL_COUNT_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_BLOCK_EN_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_BLOCK_EN_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_INTERRUPT_CLR_SHFT                        6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_COUNT_CLR_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_COUNT_CLR_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_ASYNC_MUX_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_ASYNC_MUX_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_INVERT_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_INVERT_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_TOGGLE_LEVEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_TOGGLES_PATTERN_BMSK                    0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_TOGGLES_PATTERN_SHFT                      0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_SIG2_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_SIG2_ASYNC_PATTERN_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_SIG2_ASYNC_MASK_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_SIG2_ASYNC_MASK_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_ENTRY_MUX_BMSK                         0xc0
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_ENTRY_MUX_SHFT                            6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_TOGGLES_MASK_BMSK                      0x30
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_TOGGLES_MASK_SHFT                         4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_INTERRUPT_MASK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_SIG2_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_SIG2_TOGGLE_LEVEL_COUNT_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_RMSK                                        0xe4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_BLOCK_EN_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_BLOCK_EN_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_INTERRUPT_CLR_SHFT                        6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_COUNT_CLR_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_COUNT_CLR_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_TOGGLE_LEVEL_MUX_SHFT                     2

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_STR1_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_STR1_ASYNC_PATTERN_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_STR1_ASYNC_MASK_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_STR1_ASYNC_MASK_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_STR1_ENTRY_MUX_BMSK                         0x30
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_STR1_ENTRY_MUX_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_STR1_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_STR1_INTERRUPT_MASK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_STR1_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_STR1_TOGGLE_LEVEL_COUNT_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_RMSK                                        0xe4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_BLOCK_EN_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_BLOCK_EN_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_INTERRUPT_CLR_SHFT                        6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_COUNT_CLR_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_COUNT_CLR_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_TOGGLE_LEVEL_MUX_SHFT                     2

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_STR2_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_STR2_ASYNC_PATTERN_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_STR2_ASYNC_MASK_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_STR2_ASYNC_MASK_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_STR2_ENTRY_MUX_BMSK                         0x30
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_STR2_ENTRY_MUX_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_STR2_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_STR2_INTERRUPT_MASK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_STR2_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_STR2_TOGGLE_LEVEL_COUNT_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE                                    (AHB2PHY_SOUTH_BASE      + 0x00009000)
#define USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_SIZE                               0x200
#define USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_USED                               0x1fc

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_BMSK                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_RMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_BMSK                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_RMSK                                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_RMSK                                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_RMSK                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_RMSK                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_BMSK                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_SHFT                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_BMSK                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_SHFT                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_BMSK                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_RMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_BMSK                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_RMSK                                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_RMSK                                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_RMSK                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_BMSK                          0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_BMSK                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_RMSK                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_RMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_BMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_RMSK                                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                                0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                                  0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_BMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_RMSK                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_SSC_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_SSC_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_RMSK                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_SSC_PER_7_0_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_SSC_PER_7_0_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_SSC_PER_15_8_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_SSC_PER_15_8_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_BMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_RMSK                                                             0xf1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_BMSK                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_SHFT                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_BMSK                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_SHFT                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_BMSK                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_SHFT                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                                0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                                   7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_SHFT                                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_CLK_EP_EN_MUX_BMSK                                               0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_CLK_EP_EN_MUX_SHFT                                                  7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_BMSK                                        0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_SHFT                                           6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_BMSK                                     0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK                                                         0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_BMSK                                   0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_RMSK                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_PLL_EN_MUX_BMSK                                                         0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_PLL_EN_MUX_SHFT                                                           1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_PLL_EN_BMSK                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_PLL_EN_SHFT                                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_BMSK                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_PLL_IVCO_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_PLL_IVCO_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_PLL_IVCO_MODE1_BMSK                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_PLL_IVCO_MODE1_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_IETRIM_BMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_IETRIM_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_IPTRIM_BMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_IPTRIM_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK                                                     0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                                0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                                0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_BMSK                                                 0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_MASH_RESET_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_MASH_RESET_SHFT                                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_BMSK                                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_SHFT                                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                             0xe0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                                  0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_RMSK                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_BMSK                                              0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_SHFT                                                 6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RSM_START_BMSK                                                   0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RSM_START_SHFT                                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_BMSK                                               0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_SHFT                                                  6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                          0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                            2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                                0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                                   7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                                   0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                                   0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_BMSK                                      0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_SHFT                                         6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_SHFT                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_BMSK                                      0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_SHFT                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_BMSK                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_RMSK                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_BMSK                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                                0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_BMSK                                      0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_SHFT                                         7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_BMSK                                            0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_SHFT                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_BMSK                                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                            0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_BMSK                                               0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                                0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                                  2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_MUX_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_MUX_SHFT                                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_BMSK                                                 0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_TSYNC_EN_BMSK                                                      0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_TSYNC_EN_SHFT                                                         4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                             0x6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_EP_REFCLK_SEL_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_EP_REFCLK_SEL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_RMSK                                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_SW_RESET_BMSK                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_SW_RESET_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_BMSK                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_SHFT                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_BMSK                                        0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_SHFT                                           6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_BMSK                                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_SHFT                                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_BMSK                                         0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_SHFT                                            7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_CORECLK_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_CORECLK_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_SHFT                                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CLK_BIAS_REFSEL_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CLK_BIAS_REFSEL_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_BMSK                                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_SHFT                                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK                                                         0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_BMSK                                 0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_SHFT                                    4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                                  0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                              0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_BMSK                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_SHFT                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_RESET_BMSK                                                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_RESET_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CMN_MODE_7_0_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CMN_MODE_7_0_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_CMN_MODE_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_CMN_MODE_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_CMN_MODE_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_CMN_MODE_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_CMN_MODE_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_CMN_MODE_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_BMSK                                     0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_BMSK                                         0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_BMSK                                            0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_BMSK                        0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_BMSK                         0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_BMSK                                     0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_SHFT                                        7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_BMSK                           0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_SHFT                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_BMSK                           0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_BMSK                            0x6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_SHFT                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_BMSK                                   0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_BMSK                                    0xe
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_BMSK                                     0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_MUX_BMSK                                            0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_MUX_SHFT                                               7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_BMSK                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_SHFT                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_BMSK                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_SHFT                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_BMSK                                 0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_BMSK                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_BMSK                                     0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_SHFT                                        6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_SHFT                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CMN_MODE_MODE1_BMSK                                         0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CMN_MODE_MODE1_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_BMSK                                       0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_SHFT                                          7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_BMSK                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_SHFT                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_MODE2_BMSK                                         0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_MODE2_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_BMSK                                   0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_BMSK                                    0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_SHFT                                           7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_BMSK                                            0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_SHFT                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_BMSK                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_SHFT                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_BMSK                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_SHFT                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_BMSK                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_SHFT                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_BMSK                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_RMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_BMSK                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_REFGEN_READY_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_REFGEN_READY_SHFT                                                     7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_FREEZEIO_D_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_FREEZEIO_D_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_BMSK                                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_SHFT                                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_LOCKED_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_LOCKED_SHFT                                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_RESETSM_BMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_RESETSM_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK                                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_RMSK                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_C_READY_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_C_READY_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_READ_DUMMY_1_BMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_READ_DUMMY_1_SHFT                                                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE                           (AHB2PHY_SOUTH_BASE      + 0x00009200)
#define USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_SIZE                      0x168
#define USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_USED                      0x164

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                              0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BISTMODE_BMSK                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BISTMODE_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_RMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_FROM_PCS_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_FROM_PCS_SHFT                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_INVERT_RX_BMSK                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_INVERT_RX_SHFT                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_INVERT_TX_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_INVERT_TX_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_RMSK                                                  0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                           0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                              6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                               0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                                 3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_RMSK                                           0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                           0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_RMSK                                                     0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_TX_DRV_LVL_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_TX_DRV_LVL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                             0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RMSK                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_RMSK                                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_RMSK                                                         0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_TX_BAND_MUX_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_TX_BAND_MUX_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_TX_BAND_BMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_TX_BAND_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_RMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_SLEW_CNTL_BMSK                                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_SLEW_CNTL_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                               0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                  0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_20B_10B_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_20B_10B_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_10B_8B_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_10B_8B_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_10B_8B_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_10B_8B_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_LINE_LPB_EN_MUX_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_LINE_LPB_EN_MUX_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_LINE_LPB_EN_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_LINE_LPB_EN_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_TX_RCLK_LPB_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_TX_RCLK_LPB_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_SER_LPB_EN_MUX_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_SER_LPB_EN_MUX_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_SER_LPB_EN_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_SER_LPB_EN_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_PAR_LPB_EN_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_PAR_LPB_EN_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_RCLK_LPB_EN_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_RCLK_LPB_EN_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_PERL_LENGTH1_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_PERL_LENGTH1_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_PERL_LENGTH2_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_PERL_LENGTH2_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_RMSK                                              0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                               0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_RMSK                                                   0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR                                      (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_RMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                  1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_RMSK                                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                 0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RMSK                                     0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                        0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                           6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                            0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_BIST_PATTERN1_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_BIST_PATTERN1_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_BIST_PATTERN2_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_BIST_PATTERN2_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_BIST_PATTERN3_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_BIST_PATTERN3_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_BIST_PATTERN4_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_BIST_PATTERN4_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_BIST_PATTERN5_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_BIST_PATTERN5_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_BIST_PATTERN6_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_BIST_PATTERN6_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_BIST_PATTERN7_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_BIST_PATTERN7_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_BIST_PATTERN8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_BIST_PATTERN8_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_LANE_MODE1_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_LANE_MODE1_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_LANE_MODE2_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_LANE_MODE2_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_LANE_MODE3_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_LANE_MODE3_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_LANE_MODE4_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_LANE_MODE4_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_LANE_MODE5_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_LANE_MODE5_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ATB_SEL1_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ATB_SEL2_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ATB_SEL2_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RMSK                                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                 0x38
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_PRBS_SEED1_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_PRBS_SEED1_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_PRBS_SEED2_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_PRBS_SEED2_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_PRBS_SEED3_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_PRBS_SEED3_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_PRBS_SEED4_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_PRBS_SEED4_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_RMSK                                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_CDR_RESET_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_CDR_RESET_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_JITTER_GEN_RESET_BMSK                                     0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_JITTER_GEN_RESET_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_TSYNC_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_TSYNC_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_RSYNC_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_RSYNC_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_RSVD_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_RSVD_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_BIST_TX_RESET_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_BIST_TX_RESET_SHFT                                           1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_BIST_RX_RESET_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_BIST_RX_RESET_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_VMODE_CTRL1_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_VMODE_CTRL1_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_BIST_STATUS_RO_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_BIST_STATUS_RO_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_RSVD_BMSK                                           0xfe
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_RSVD_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_RMSK                                                       0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_PREEMPH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_PREEMPH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_SW_RESET_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_SW_RESET_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_RMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                         0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_RSVD_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_RSVD_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_RMSK                                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                         0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_RMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_RMSK                                                   0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_READ_VGACODE_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_READ_VGACODE_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_VTH_CODE_DEBUG_BMSK                                   0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_VTH_CODE_DEBUG_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_RMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_RMSK                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                       0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_RMSK                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                      0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                         7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                       0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                          0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_ADDR                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_RMSK                                       0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_BMSK                  0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_ADDR                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_RMSK                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_BMSK                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_SHFT                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_BMSK                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_SHFT                      0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE                                        (AHB2PHY_SOUTH_BASE      + 0x00009400)
#define USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_SIZE                                   0x200
#define USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_USED                                   0x1fc

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                                   0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                                      6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                     0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                        7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_10_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_10_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_01_BMSK                                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_01_SHFT                                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_00_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_00_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_RMSK                                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_AUX_OFFSET_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_AUX_OFFSET_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_RMSK                                                      0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                                      0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                                         4

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_RMSK                                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_RMSK                                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_RMSK                                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                                 0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                                  0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RMSK                                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                   0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                      5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                       0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                    0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                      3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_MUX_BMSK                                                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_MUX_SHFT                                                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                   0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_SHFT                                           7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RMSK                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_KTAP1_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_KTAP1_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_KTAP2_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_KTAP2_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_MODE_BMSK                                                          0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_MODE_SHFT                                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_EN_BMSK                                                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_EN_SHFT                                                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_MODE_BMSK                                                           0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_MODE_SHFT                                                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_EN_BMSK                                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_EN_SHFT                                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_PRE_CODE_DEP_DISABLE_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_PRE_CODE_DEP_DISABLE_SHFT                                                     7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_VTHADP_SEL_BMSK                                                            0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_VTHADP_SEL_SHFT                                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TX_ADPT_EN_MUX_BMSK                                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TX_ADPT_EN_MUX_SHFT                                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TX_ADPT_EN_BMSK                                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TX_ADPT_EN_SHFT                                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                     0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                       3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP2ADP_EN_MUX_BMSK                                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP2ADP_EN_MUX_SHFT                                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP1ADP_EN_MUX_BMSK                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP1ADP_EN_MUX_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POST_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POST_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POST_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POST_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                  0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_KVGA_BMSK                                                          0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_KVGA_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VTH_CAL_KVGA_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VTH_CAL_KVGA_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_RMSK                                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                  0x1e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_BMSK                                    0x78
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_SHFT                                       3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                   0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_BMSK                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                         0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_RMSK                                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                                    0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                   7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                         0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                               0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                               0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_EN_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_EN_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_RMSK                                                                  0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                   0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_LVL_BMSK                                                        0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_LVL_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_RMSK                                                       0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                  0x1e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RMSK                                                                     0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_MODE_BAND_COUPLED_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_MODE_BAND_COUPLED_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_10_HALF_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_10_HALF_SHFT                                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_01_HALF_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_01_HALF_SHFT                                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_MUX_BMSK                                                          0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_MUX_SHFT                                                            2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_BMSK                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_SHFT                                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_RMSK                                                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                      0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                        2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_RMSK                                                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_SVS_MODE_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_SVS_MODE_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_SJ_PERIOD1_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_SJ_PERIOD1_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_SJ_PERIOD2_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_SJ_PERIOD2_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_PPMOFFSET1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_PPMOFFSET1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_PPMOFFSET2_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_PPMOFFSET2_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_RX_MODE_00_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_RX_MODE_00_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_RX_MODE_00_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_RX_MODE_00_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_RX_MODE_00_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_RX_MODE_00_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_RX_MODE_00_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_RX_MODE_00_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_RX_MODE_00_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_RX_MODE_00_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_RX_MODE_01_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_RX_MODE_01_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_RX_MODE_01_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_RX_MODE_01_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_RX_MODE_01_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_RX_MODE_01_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_RX_MODE_01_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_RX_MODE_01_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_RX_MODE_01_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_RX_MODE_01_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_RX_MODE_10_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_RX_MODE_10_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_RX_MODE_10_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_RX_MODE_10_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_RX_MODE_10_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_RX_MODE_10_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_RX_MODE_10_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_RX_MODE_10_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_RX_MODE_10_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_RX_MODE_10_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                       0x3c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_EN_BMSK                                                          0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_EN_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                    0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                               0x38
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                 0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_RMSK                                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_BYPASS_DCCCAL_PI_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_BYPASS_DCCCAL_PI_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_RMSK                                                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_VTH_CODE_BMSK                                                           0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_VTH_CODE_SHFT                                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_VTH_MIN_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_VTH_MIN_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_VTH_MAX_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_VTH_MAX_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_RMSK                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_IDATA1_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_IDATA1_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_IDATA2_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_IDATA2_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_AUXDATA1_STATUS_BMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_AUXDATA1_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_RMSK                                                                    0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_AUXDATA2_STATUS_BMSK                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_AUXDATA2_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RMSK                                         0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_BMSK                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_BMSK                                     0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_SHFT                                        6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_BMSK                                             0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_BMSK                0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_SHFT                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_BMSK                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_SHFT                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_BMSK                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_BMSK                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_BMSK                                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_SHFT                                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_DCC_CAL_WRAP_EN_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_DCC_CAL_WRAP_EN_SHFT                                                  0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE                           (AHB2PHY_SOUTH_BASE      + 0x00009600)
#define USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_SIZE                      0x168
#define USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_USED                      0x164

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                              0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BISTMODE_BMSK                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BISTMODE_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_RMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_FROM_PCS_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_FROM_PCS_SHFT                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_INVERT_RX_BMSK                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_INVERT_RX_SHFT                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_INVERT_TX_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_INVERT_TX_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_RMSK                                                  0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                           0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                              6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                               0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                                 3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_RMSK                                           0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                           0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_RMSK                                                     0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_TX_DRV_LVL_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_TX_DRV_LVL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                             0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RMSK                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_RMSK                                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_RMSK                                                         0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_TX_BAND_MUX_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_TX_BAND_MUX_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_TX_BAND_BMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_TX_BAND_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_RMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_SLEW_CNTL_BMSK                                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_SLEW_CNTL_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                               0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                  0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_20B_10B_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_20B_10B_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_10B_8B_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_10B_8B_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_10B_8B_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_10B_8B_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_LINE_LPB_EN_MUX_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_LINE_LPB_EN_MUX_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_LINE_LPB_EN_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_LINE_LPB_EN_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_TX_RCLK_LPB_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_TX_RCLK_LPB_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_SER_LPB_EN_MUX_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_SER_LPB_EN_MUX_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_SER_LPB_EN_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_SER_LPB_EN_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_PAR_LPB_EN_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_PAR_LPB_EN_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_RCLK_LPB_EN_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_RCLK_LPB_EN_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_PERL_LENGTH1_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_PERL_LENGTH1_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_PERL_LENGTH2_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_PERL_LENGTH2_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_RMSK                                              0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                               0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_RMSK                                                   0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR                                      (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_RMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                  1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_RMSK                                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                 0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RMSK                                     0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                        0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                           6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                            0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_BIST_PATTERN1_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_BIST_PATTERN1_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_BIST_PATTERN2_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_BIST_PATTERN2_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_BIST_PATTERN3_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_BIST_PATTERN3_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_BIST_PATTERN4_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_BIST_PATTERN4_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_BIST_PATTERN5_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_BIST_PATTERN5_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_BIST_PATTERN6_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_BIST_PATTERN6_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_BIST_PATTERN7_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_BIST_PATTERN7_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_BIST_PATTERN8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_BIST_PATTERN8_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_LANE_MODE1_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_LANE_MODE1_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_LANE_MODE2_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_LANE_MODE2_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_LANE_MODE3_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_LANE_MODE3_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_LANE_MODE4_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_LANE_MODE4_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_LANE_MODE5_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_LANE_MODE5_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ATB_SEL1_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ATB_SEL2_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ATB_SEL2_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RMSK                                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                 0x38
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_PRBS_SEED1_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_PRBS_SEED1_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_PRBS_SEED2_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_PRBS_SEED2_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_PRBS_SEED3_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_PRBS_SEED3_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_PRBS_SEED4_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_PRBS_SEED4_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_RMSK                                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_CDR_RESET_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_CDR_RESET_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_JITTER_GEN_RESET_BMSK                                     0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_JITTER_GEN_RESET_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_TSYNC_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_TSYNC_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_RSYNC_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_RSYNC_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_RSVD_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_RSVD_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_BIST_TX_RESET_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_BIST_TX_RESET_SHFT                                           1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_BIST_RX_RESET_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_BIST_RX_RESET_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_VMODE_CTRL1_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_VMODE_CTRL1_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_BIST_STATUS_RO_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_BIST_STATUS_RO_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_RSVD_BMSK                                           0xfe
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_RSVD_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_RMSK                                                       0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_PREEMPH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_PREEMPH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_SW_RESET_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_SW_RESET_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_RMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                         0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_RSVD_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_RSVD_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_RMSK                                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                         0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_RMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_RMSK                                                   0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_READ_VGACODE_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_READ_VGACODE_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_VTH_CODE_DEBUG_BMSK                                   0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_VTH_CODE_DEBUG_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_RMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_RMSK                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                       0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_RMSK                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                      0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                         7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                       0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                          0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_ADDR                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_RMSK                                       0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_BMSK                  0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_ADDR                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_RMSK                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_BMSK                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_SHFT                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_BMSK                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_SHFT                      0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE                                        (AHB2PHY_SOUTH_BASE      + 0x00009800)
#define USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_SIZE                                   0x200
#define USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_USED                                   0x1fc

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                                   0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                                      6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                     0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                        7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_10_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_10_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_01_BMSK                                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_01_SHFT                                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_00_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_00_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_RMSK                                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_AUX_OFFSET_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_AUX_OFFSET_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_RMSK                                                      0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                                      0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                                         4

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_RMSK                                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_RMSK                                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_RMSK                                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                                 0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                                  0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RMSK                                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                   0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                      5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                       0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                    0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                      3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_MUX_BMSK                                                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_MUX_SHFT                                                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                   0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_SHFT                                           7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RMSK                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_KTAP1_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_KTAP1_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_KTAP2_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_KTAP2_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_MODE_BMSK                                                          0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_MODE_SHFT                                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_EN_BMSK                                                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_EN_SHFT                                                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_MODE_BMSK                                                           0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_MODE_SHFT                                                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_EN_BMSK                                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_EN_SHFT                                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_PRE_CODE_DEP_DISABLE_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_PRE_CODE_DEP_DISABLE_SHFT                                                     7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_VTHADP_SEL_BMSK                                                            0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_VTHADP_SEL_SHFT                                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TX_ADPT_EN_MUX_BMSK                                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TX_ADPT_EN_MUX_SHFT                                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TX_ADPT_EN_BMSK                                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TX_ADPT_EN_SHFT                                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                     0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                       3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP2ADP_EN_MUX_BMSK                                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP2ADP_EN_MUX_SHFT                                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP1ADP_EN_MUX_BMSK                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP1ADP_EN_MUX_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POST_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POST_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POST_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POST_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                  0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_KVGA_BMSK                                                          0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_KVGA_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VTH_CAL_KVGA_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VTH_CAL_KVGA_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_RMSK                                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                  0x1e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_BMSK                                    0x78
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_SHFT                                       3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                   0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_BMSK                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                         0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_RMSK                                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                                    0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                   7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                         0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                               0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                               0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_EN_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_EN_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_RMSK                                                                  0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                   0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_LVL_BMSK                                                        0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_LVL_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_RMSK                                                       0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                  0x1e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RMSK                                                                     0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_MODE_BAND_COUPLED_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_MODE_BAND_COUPLED_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_10_HALF_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_10_HALF_SHFT                                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_01_HALF_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_01_HALF_SHFT                                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_MUX_BMSK                                                          0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_MUX_SHFT                                                            2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_BMSK                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_SHFT                                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_RMSK                                                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                      0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                        2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_RMSK                                                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_SVS_MODE_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_SVS_MODE_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_SJ_PERIOD1_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_SJ_PERIOD1_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_SJ_PERIOD2_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_SJ_PERIOD2_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_PPMOFFSET1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_PPMOFFSET1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_PPMOFFSET2_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_PPMOFFSET2_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_RX_MODE_00_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_RX_MODE_00_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_RX_MODE_00_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_RX_MODE_00_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_RX_MODE_00_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_RX_MODE_00_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_RX_MODE_00_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_RX_MODE_00_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_RX_MODE_00_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_RX_MODE_00_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_RX_MODE_01_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_RX_MODE_01_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_RX_MODE_01_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_RX_MODE_01_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_RX_MODE_01_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_RX_MODE_01_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_RX_MODE_01_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_RX_MODE_01_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_RX_MODE_01_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_RX_MODE_01_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_RX_MODE_10_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_RX_MODE_10_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_RX_MODE_10_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_RX_MODE_10_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_RX_MODE_10_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_RX_MODE_10_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_RX_MODE_10_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_RX_MODE_10_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_RX_MODE_10_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_RX_MODE_10_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                       0x3c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_EN_BMSK                                                          0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_EN_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                    0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                               0x38
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                 0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_RMSK                                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_BYPASS_DCCCAL_PI_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_BYPASS_DCCCAL_PI_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_RMSK                                                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_VTH_CODE_BMSK                                                           0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_VTH_CODE_SHFT                                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_VTH_MIN_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_VTH_MIN_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_VTH_MAX_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_VTH_MAX_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_RMSK                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_IDATA1_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_IDATA1_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_IDATA2_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_IDATA2_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_AUXDATA1_STATUS_BMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_AUXDATA1_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_RMSK                                                                    0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_AUXDATA2_STATUS_BMSK                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_AUXDATA2_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RMSK                                         0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_BMSK                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_BMSK                                     0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_SHFT                                        6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_BMSK                                             0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_BMSK                0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_SHFT                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_BMSK                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_SHFT                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_BMSK                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_BMSK                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_BMSK                                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_SHFT                                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_DCC_CAL_WRAP_EN_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_DCC_CAL_WRAP_EN_SHFT                                                  0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE                     (AHB2PHY_SOUTH_BASE      + 0x00009a00)
#define USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_SIZE                0x18
#define USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_USED                0x14

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR                                     (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_RMSK                                           0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ARCVR_DTCT_DUAL_EN_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ARCVR_DTCT_DUAL_EN_SHFT                           4

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR                               (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_RMSK                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_MUX_BMSK                   0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_MUX_SHFT                      4
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_BMSK                        0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_SHFT                          3
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_MUX_BMSK                    0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_MUX_SHFT                      2
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_UNUSED_LANE_PWRDN_EN_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_UNUSED_LANE_PWRDN_EN_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR                               (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_RMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_BMSK                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR                                   (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_RMSK                                          0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_CLAMP_EN_B_BMSK                               0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_CLAMP_EN_B_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ADDR                                   (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_RMSK                                         0x32
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ARCVR_DTCT_OUTCOME_BMSK                      0x30
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ARCVR_DTCT_OUTCOME_SHFT                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_PORTSELECT_LATCHED_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_PORTSELECT_LATCHED_SHFT                         1

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_ADDR                             (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_RMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE                              (AHB2PHY_SOUTH_BASE      + 0x00009b00)
#define USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_SIZE                         0x4c
#define USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_USED                         0x48

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_ADDR                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_COMPLETED_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_COMPLETED_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_DONE_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_DONE_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                       0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                         2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_REC_DETECT_DONE_BMSK                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_REC_DETECT_DONE_SHFT                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_REC_DETECT_OUTCOME_BMSK                               0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_REC_DETECT_OUTCOME_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ADDR                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_RMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_INVLD_HDR_BMSK                                       0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_INVLD_HDR_SHFT                                          4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_DISPARITY_ERROR_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_DISPARITY_ERROR_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_BMSK                             0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_SHFT                               2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_DEC_ERR_BMSK                                          0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_DEC_ERR_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR                                     (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_RMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_STATUS2_CLEAR_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_STATUS2_CLEAR_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_ADDR                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_DEC_ERR_CNT_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_DEC_ERR_CNT_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_ADDR                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_ADDR                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_ADDR                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_RMSK                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                      0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                        1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_CHECK_DONE_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_CHECK_DONE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_BMSK                               0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_SHFT                                 3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_RXPOLARITY_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_RXPOLARITY_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXELECIDLE_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXELECIDLE_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_BMSK                              0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_SHFT                                1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_RMSK                                             0xf3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_LEFDC_PRE_BMSK                                0xc0
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_LEFDC_PRE_SHFT                                   6
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_LEFDC_POST_BMSK                               0x30
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_LEFDC_POST_SHFT                                  4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                                0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                                  1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_RMSK                                             0x53
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_LEFDC_PRE_MX_BMSK                             0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_LEFDC_PRE_MX_SHFT                                6
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_LEFDC_POST_MX_BMSK                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_LEFDC_POST_MX_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_REC_DETECTED_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_REC_DETECTED_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_RX_SIGDET_BMSK                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_RX_SIGDET_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR                                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_RMSK                                                   0xf3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                              0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                                 7
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                    0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                       6
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                            0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                               5
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_PAT_SEL_BMSK                                      0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_PAT_SEL_SHFT                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_TX_EN_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_TX_EN_SHFT                                           1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_TXRX_EN_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_TXRX_EN_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR                                            (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_PRBS_SEED0_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_PRBS_SEED0_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR                                            (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_PRBS_SEED1_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_PRBS_SEED1_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_BMSK                           0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR                                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_RMSK                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_DFE_TRACK_WAIT_TIME_BMSK                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_DFE_TRACK_WAIT_TIME_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_BMSK                           0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_BMSK                           0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_SHFT                              0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE                                                     (AHB2PHY_SOUTH_BASE      + 0x00009c00)
#define USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_SIZE                                                0x1f0
#define USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_USED                                                0x1ec

#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR                                                             (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_RMSK                                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_SW_RESET_BMSK                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_SW_RESET_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_STEP_7_0_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_STEP_7_0_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_STEP_15_8_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_STEP_15_8_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_MINOR_7_0_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_MINOR_7_0_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_MAJOR_BMSK                                                         0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_MAJOR_SHFT                                                            4
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_MINOR_11_8_BMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_MINOR_11_8_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_RMSK                                                                0xcf
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ACTIVE_STATE_STATUS_BMSK                                            0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ACTIVE_STATE_STATUS_SHFT                                               7
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_PHYSTATUS_BMSK                                                      0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_PHYSTATUS_SHFT                                                         6
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_FREEZE_POWERDOWN_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_FREEZE_POWERDOWN_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_POWER_STATE_BMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_POWER_STATE_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_POWERDOWN_BMSK                                                  0x70
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_POWERDOWN_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_BMSK                                     0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_SHFT                                       3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_LFPS_DET_BMSK                                                    0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_LFPS_DET_SHFT                                                      2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_FLL_CLK_EN_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_FLL_CLK_EN_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_RX_SIGDET_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_RX_SIGDET_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_RMSK                                                                 0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_PIPE_CLK_EN_BMSK                                                     0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_PIPE_CLK_EN_SHFT                                                       3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_PCS_RATE_BMSK                                                        0x6
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_PCS_RATE_SHFT                                                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_SYSCLK_ENABLED_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_SYSCLK_ENABLED_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_SYSCLK_REQ_N_BMSK                                                   0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_SYSCLK_REQ_N_SHFT                                                      5
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_PCLKREQ_N_BMSK                                                      0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_PCLKREQ_N_SHFT                                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_PCLKACK_N_BMSK                                                       0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_PCLKACK_N_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_RXELECIDLE_DISABLE_WENT_HIGH_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_RXELECIDLE_DISABLE_WENT_HIGH_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_TXCOMMONMODE_DISABLE_WENT_HIGH_BMSK                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_TXCOMMONMODE_DISABLE_WENT_HIGH_SHFT                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_CLKREQ_IN_N_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_CLKREQ_IN_N_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_RMSK                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_PCS_CLOCK_SOURCE_BMSK                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_PCS_CLOCK_SOURCE_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_PCS_TX_ACTIVE_OR_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_PCS_TX_ACTIVE_OR_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_PCS_RX_ACTIVE_OR_BMSK                                               0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_PCS_RX_ACTIVE_OR_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXVALID_OR_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXVALID_OR_SHFT                                                        3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXPOLARITY_OR_BMSK                                                   0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXPOLARITY_OR_SHFT                                                     2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_DFE_TRAIN_EN_OR_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_DFE_TRAIN_EN_OR_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXEQINPHASE0123_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXEQINPHASE0123_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_RMSK                                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_RSVD_BMSK                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_RSVD_SHFT                                                              0

#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_RMSK                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_PCS_START_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_PCS_START_SHFT                                                       1
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_SERDES_START_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_SERDES_START_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_TXSWING_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_TXSWING_SHFT                                                     7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_BMSK                                                 0x70
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_ASYNCPOWERCHANGE_ACK_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_ASYNCPOWERCHANGE_ACK_SHFT                                        3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_BMSK                                                 0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_CLKREQ_IN_N_BMSK                                               0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_CLKREQ_IN_N_SHFT                                                 3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_BMSK                                              0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_SHFT                                                2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_128B13XBENC_BYP_BMSK                                          0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_128B13XBENC_BYP_SHFT                                             7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RATE_BMSK                                                     0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RATE_SHFT                                                        5
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_PHYMODE_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_PHYMODE_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_LINK_CONFIG_BMSK                                              0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_LINK_CONFIG_SHFT                                                 6
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_INVALIDREQUEST_BMSK                                           0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_INVALIDREQUEST_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_RXEQEVAL_BMSK                                                  0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_RXEQEVAL_SHFT                                                    3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_TXDATAVALID_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_TXDATAVALID_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_SW_TXDEEMPH_L_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_SW_TXDEEMPH_L_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_SW_TXDEEMPH_M_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_SW_TXDEEMPH_M_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_RXEQINPHASE0123_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_RXEQINPHASE0123_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_TXDEEMPH_H_BMSK                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_TXDEEMPH_H_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_SW_TXSYNCHEADER_BMSK                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_SW_TXSYNCHEADER_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_RMSK                                                             0x99
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_BMSK                                               0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_SHFT                                                  7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_BMSK                                                 0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_ASYNCPOWERCHANGE_ACK_MX_BMSK                                   0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_ASYNCPOWERCHANGE_ACK_MX_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_CLKREQ_IN_N_MX_BMSK                                            0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_CLKREQ_IN_N_MX_SHFT                                              3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_SHFT                                       1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_RMSK                                                             0xbf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_128B13XBENC_BYP_MX_BMSK                                       0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_128B13XBENC_BYP_MX_SHFT                                          7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RATE_MX_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RATE_MX_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_LINK_CONFIG_MX_BMSK                                           0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_LINK_CONFIG_MX_SHFT                                              6
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_SHFT                                           4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_BMSK                                               0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_SHFT                                                 3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_BMSK                                      0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_SHFT                                        2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_BMSK                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_RMSK                                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_RMSK                                                             0x1c
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_SHFT                                           4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_BMSK                                       0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_SHFT                                         3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_RXEQINPHASE0123_MX_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_RXEQINPHASE0123_MX_SHFT                                          2

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_RMSK                                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_SW_TXSYNCHEADER_MX_BMSK                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_SW_TXSYNCHEADER_MX_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_RMSK                                                             0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_SYSCLK_REQ_N_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_SYSCLK_REQ_N_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_REFGEN_REQ_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_REFGEN_REQ_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_RMSK                                                             0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_SYSCLK_REQ_N_MX_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_SYSCLK_REQ_N_MX_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_REFGEN_REQ_MX_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_REFGEN_REQ_MX_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_SHFT                                            1
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_BMSK                                             0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_CLAMP_EN_B_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_CLAMP_EN_B_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_1X_BMSK                                 0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_1X_SHFT                                    6
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_01_BMSK                                 0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_01_SHFT                                    5
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_00_BMSK                                 0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_00_SHFT                                    4
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_G3S2_SKPOS_DEC_ERR_EN_BMSK                                   0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_G3S2_SKPOS_DEC_ERR_EN_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_TXCM_DSBL_CAPTURE_EN_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_TXCM_DSBL_CAPTURE_EN_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXELECIDLE_DSBL_CAPTURE_EN_BMSK                              0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXELECIDLE_DSBL_CAPTURE_EN_SHFT                                1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_P2U3_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_P2U3_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_RSVD_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_RSVD_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_EXT_PIPE_CLK_GATING_EN_BMSK                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_EXT_PIPE_CLK_GATING_EN_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_ANA_CTRL_BMSK                                                    0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_ANA_CTRL_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_BYPASS_EN_BMSK                                                    0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_BYPASS_EN_SHFT                                                      3
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_BMSK                                                0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_SHFT                                                  2
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_MAN_MODE_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_MAN_MODE_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_BMSK                                               0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_SHFT                                                  7
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_DIV_BMSK                                                          0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_DIV_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_BMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_BMSK                                   0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_SHFT                                      7
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_BMSK                                          0x70
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_BMSK                                             0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_FLL_MAN_CODE_BMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_FLL_MAN_CODE_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_RMSK                                                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_REC_DETECT_ALL_EN_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_REC_DETECT_ALL_EN_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_G3S2_ENCODE_BYPASS_EN_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_G3S2_ENCODE_BYPASS_EN_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_PCS_PCLK_SEL_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_PCS_PCLK_SEL_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_BIST_MODE_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_BIST_MODE_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_DEBUG_CLK_DIV_SEL_BMSK                                            0xe0
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_DEBUG_CLK_DIV_SEL_SHFT                                               5
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_DEBUG_CLK_MUX_SEL_BMSK                                            0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_DEBUG_CLK_MUX_SEL_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_DEBUG_BUS_IDX0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_DEBUG_BUS_IDX0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_DEBUG_BUS_IDX1_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_DEBUG_BUS_IDX1_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_DEBUG_BUS_IDX2_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_DEBUG_BUS_IDX2_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_DEBUG_BUS_IDX3_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_DEBUG_BUS_IDX3_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_RMSK                                                        0x8f
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_G2S1_DOUBLE_HOLDOFF_EN_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_G2S1_DOUBLE_HOLDOFF_EN_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_LOCK_HOLDOFF_TIME_H_BMSK                                     0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_LOCK_HOLDOFF_TIME_H_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_L_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_L_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_BET_EN_BMSK                                            0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_BET_EN_SHFT                                               7
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_LOCK_WDT_RXEQ_DSBL_BMSK                                0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_LOCK_WDT_RXEQ_DSBL_SHFT                                   6
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_LOCK_KEEP_VAL_BMSK                                          0x30
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_LOCK_KEEP_VAL_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_ALGNOS_BET_DSBL_BMSK                                    0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_ALGNOS_BET_DSBL_SHFT                                      3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_BET_MODE_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_BET_MODE_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_LOCK_COUNT_VAL_H_BMSK                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_LOCK_COUNT_VAL_H_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_G12S1_LOCK_WDT_VAL_BMSK                                     0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_G12S1_LOCK_WDT_VAL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_RMSK                                                        0x13
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G3S2_BEC_EN_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G3S2_BEC_EN_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G2S1_LOCK_WDT_EN_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G2S1_LOCK_WDT_EN_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G1_LOCK_WDT_EN_BMSK                                          0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G1_LOCK_WDT_EN_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_RMSK                                                         0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_BMSK                       0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_BMSK                                      0xc
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_SHFT                                        2
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_BMSK                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_BMSK                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_BMSK                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR                                                            (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_RMSK                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_BIST_TX_EN_ALL_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_BIST_TX_EN_ALL_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_BIST_TXRX_EN_ALL_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_BIST_TXRX_EN_ALL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_PRBS_POLY0_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_PRBS_POLY0_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_PRBS_POLY1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_PRBS_POLY1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_FIXED_PAT0_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_FIXED_PAT0_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_FIXED_PAT1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_FIXED_PAT1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_FIXED_PAT2_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_FIXED_PAT2_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_FIXED_PAT3_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_FIXED_PAT3_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_FIXED_PAT4_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_FIXED_PAT4_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_FIXED_PAT5_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_FIXED_PAT5_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_FIXED_PAT6_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_FIXED_PAT6_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_FIXED_PAT7_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_FIXED_PAT7_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_FIXED_PAT8_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_FIXED_PAT8_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_FIXED_PAT9_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_FIXED_PAT9_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_FIXED_PAT10_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_FIXED_PAT10_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_FIXED_PAT11_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_FIXED_PAT11_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_FIXED_PAT12_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_FIXED_PAT12_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_FIXED_PAT13_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_FIXED_PAT13_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_FIXED_PAT14_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_FIXED_PAT14_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_FIXED_PAT15_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_FIXED_PAT15_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_RMSK                                                               0xf7
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_HIGH_TH_BMSK                                      0xc0
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_HIGH_TH_SHFT                                         6
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_LOW_TSU_BMSK                                      0x30
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_LOW_TSU_SHFT                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TXSWING_SEL_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TXSWING_SEL_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TXSWING_SOURCE_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TXSWING_SOURCE_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_TXMGN_UPDATE_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_TXMGN_UPDATE_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_G12S1_TX_IDLE_LVL_V0_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_G12S1_TX_IDLE_LVL_V0_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_G12S1_TXMGN_V0_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_G12S1_TXMGN_V0_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_G12S1_TX_IDLE_LVL_V1_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_G12S1_TX_IDLE_LVL_V1_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_G12S1_TXMGN_V1_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_G12S1_TXMGN_V1_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_G12S1_TX_IDLE_LVL_V2_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_G12S1_TX_IDLE_LVL_V2_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_G12S1_TXMGN_V2_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_G12S1_TXMGN_V2_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_G12S1_TX_IDLE_LVL_V3_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_G12S1_TX_IDLE_LVL_V3_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_G12S1_TXMGN_V3_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_G12S1_TXMGN_V3_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_G12S1_TX_IDLE_LVL_V4_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_G12S1_TX_IDLE_LVL_V4_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_G12S1_TXMGN_V4_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_G12S1_TXMGN_V4_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_G12S1_TX_IDLE_LVL_V0_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_G12S1_TX_IDLE_LVL_V0_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_G12S1_TXMGN_V0_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_G12S1_TXMGN_V0_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_G12S1_TX_IDLE_LVL_V1_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_G12S1_TX_IDLE_LVL_V1_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_G12S1_TXMGN_V1_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_G12S1_TXMGN_V1_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_G12S1_TX_IDLE_LVL_V2_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_G12S1_TX_IDLE_LVL_V2_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_G12S1_TXMGN_V2_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_G12S1_TXMGN_V2_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_G12S1_TX_IDLE_LVL_V3_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_G12S1_TX_IDLE_LVL_V3_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_G12S1_TXMGN_V3_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_G12S1_TXMGN_V3_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_G12S1_TX_IDLE_LVL_V4_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_G12S1_TX_IDLE_LVL_V4_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_G12S1_TXMGN_V4_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_G12S1_TXMGN_V4_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_G3S2_TX_IDLE_LVL_BMSK                                           0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_G3S2_TX_IDLE_LVL_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_G3S2_TXMGN_MAIN_BMSK                                            0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_G3S2_TXMGN_MAIN_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_RMSK                                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_G3S2_TX_IDLE_LVL_RS_BMSK                                     0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_G3S2_TX_IDLE_LVL_RS_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_G3S2_TXMGN_MAIN_RS_BMSK                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_G3S2_TXMGN_MAIN_RS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_G12S1_TXDEEMPH_M6DB_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_G12S1_TXDEEMPH_M6DB_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR                                                (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_RMSK                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_G12S1_TXDEEMPH_M3P5DB_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_G12S1_TXDEEMPH_M3P5DB_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RMSK                                                              0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_G3S2_PRE_GAIN_BMSK                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_G3S2_PRE_GAIN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_G3S2_POST_GAIN_BMSK                                              0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_G3S2_POST_GAIN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_G3S2_POST_OFFSET_BMSK                                      0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_G3S2_POST_OFFSET_SHFT                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_G3S2_PRE_OFFSET_BMSK                                        0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_G3S2_PRE_OFFSET_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_G3S2_PRE_GAIN_RS_BMSK                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_G3S2_PRE_GAIN_RS_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_G3S2_POST_GAIN_RS_BMSK                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_G3S2_POST_GAIN_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR                                              (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_G3S2_POST_OFFSET_RS_BMSK                                0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_G3S2_POST_OFFSET_RS_SHFT                                   4
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_G3S2_PRE_OFFSET_RS_BMSK                                  0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_G3S2_PRE_OFFSET_RS_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_BMSK                                             0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_BMSK                                          0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_SIGDET_MASK_TIME_BMSK                                      0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_SIGDET_MASK_TIME_SHFT                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_BMSK                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_BMSK                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_RMSK                                                        0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_BMSK                                   0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RMSK                                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RATE1_SLEW_CNTRL_BMSK                                          0x38
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RATE1_SLEW_CNTRL_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RATE0_SLEW_CNTRL_BMSK                                           0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RATE0_SLEW_CNTRL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_RMSK                                                            0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_RATE2_SLEW_CNTRL_BMSK                                           0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_RATE2_SLEW_CNTRL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_BMSK                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_RMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_BMSK                0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ACTIVE_TSYNC_TIME_BMSK                                         0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ACTIVE_TSYNC_TIME_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_BMSK                                          0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ACTIVE_CDR_RESET_TIME_BMSK                                        0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ACTIVE_CDR_RESET_TIME_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_TSYNC_DLY_TIME_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_TSYNC_DLY_TIME_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_RMSK                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_BMSK                                           0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_RMSK                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_G3S2_ALIGN_HOLDOFF_TIME_L_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_G3S2_ALIGN_HOLDOFF_TIME_L_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_G3S2_ALIGN_HOLDOFF_TIME_H_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_G3S2_ALIGN_HOLDOFF_TIME_H_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_EIEOS_DTCT_VAL_BMSK                                   0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_EIEOS_DTCT_VAL_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_DROP_VLD_ON_UNALIGNED_EIEOS_EN_BMSK                    0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_DROP_VLD_ON_UNALIGNED_EIEOS_EN_SHFT                      3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_KEEP_VLD_IN_LPBK_EN_BMSK                               0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_KEEP_VLD_IN_LPBK_EN_SHFT                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_LOCK_WDT_COUNT_INCR_BMSK                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_LOCK_WDT_COUNT_INCR_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_VAL_BMSK                                     0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_VAL_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_EN_BMSK                                       0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_EN_SHFT                                         3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_BLK_ALIGN_CTRL_EN_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_BLK_ALIGN_CTRL_EN_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN2_BMSK                         0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN2_SHFT                           1
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN1_BMSK                         0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN1_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_RDATA_VLD_CFG_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_RDATA_VLD_CFG_SHFT                                                7
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_EBUF_DEPTH_SEL_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_EBUF_DEPTH_SEL_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G2S1_EBUF_DEPTH_SEL_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G2S1_EBUF_DEPTH_SEL_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G1_EBUF_DEPTH_SEL_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G1_EBUF_DEPTH_SEL_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_PINF_RTB_DEPTH_SEL_BMSK                                    0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_PINF_RTB_DEPTH_SEL_SHFT                                      3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G12S1_PINF_RTB_DEPTH_SEL_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G12S1_PINF_RTB_DEPTH_SEL_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_TX_RTB_DEPTH_SEL_BMSK                                      0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_TX_RTB_DEPTH_SEL_SHFT                                        1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G12S1_TX_RTB_DEPTH_SEL_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G12S1_TX_RTB_DEPTH_SEL_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_RMSK                                                          0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_BMSK                                    0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_RMSK                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_RX_DCC_CAL_DSBL_BMSK                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_RX_DCC_CAL_DSBL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_G3S2_CTLE_TRAIN_TIME_BMSK                                            0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_G3S2_CTLE_TRAIN_TIME_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_G3S2_VGA_TRAIN_TIME_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_G3S2_VGA_TRAIN_TIME_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_G3S2_DFE_TRACK_ON_TIME_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_G3S2_DFE_TRACK_ON_TIME_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_RMSK                                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_SEQ_TRACKING_EN_BMSK                                            0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_SEQ_TRACKING_EN_SHFT                                               6
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_TRACK_FAST_EN_BMSK                                          0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_TRACK_FAST_EN_SHFT                                             5
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_TRACKING_MODE_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_TRACKING_MODE_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_REFRESH_TIME_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_REFRESH_TIME_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_RESET_BMSK                                                    0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_RESET_SHFT                                                       7
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_RXEQ_RETRAIN_MODE_SEL_BMSK                                           0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_RXEQ_RETRAIN_MODE_SEL_SHFT                                              6
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_DFE_FREEZE_SEL_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_DFE_FREEZE_SEL_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_DFE_TAP2_ADAPT_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_DFE_TAP2_ADAPT_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_FREEZE_EN_MX_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_FREEZE_EN_MX_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_FREEZE_EN_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_FREEZE_EN_SHFT                                                   2
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_RXEQ_ADAPT_MODE_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_RXEQ_ADAPT_MODE_SHFT                                               0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE         (AHB2PHY_SOUTH_BASE      + 0x00009e00)
#define USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE_SIZE    0x4
#define USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE_USED    0x0

#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR                     (USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_RMSK                            0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_CLAMP_EN_B_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_CLAMP_EN_B_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE                                     (AHB2PHY_SOUTH_BASE      + 0x00009f00)
#define USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_SIZE                                0x64
#define USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_USED                                0x60

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR                                            (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_PLL_RELOCK_ON_RATE_CHANGE_EN_BMSK                     0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_PLL_RELOCK_ON_RATE_CHANGE_EN_SHFT                        7
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_EBM1_SKP_ADD_STS_EN_BMSK                              0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_EBM1_SKP_ADD_STS_EN_SHFT                                 6
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_CM_DSBL_ON_RXTERM_LOW_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_CM_DSBL_ON_RXTERM_LOW_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_USB3_DET_EN_BMSK                                   0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_USB3_DET_EN_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_USB3_WD_TIME_BMSK                                   0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_USB3_WD_TIME_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_RMSK                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_BMSK                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_SHFT                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_BMSK                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR                                           (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_BMSK                           0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_SHFT                              7
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_BMSK                0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_SHFT                   6
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_BMSK                               0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_SHFT                                  5
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_BMSK                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_BMSK                               0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_SHFT                                 3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_BMSK                          0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_SHFT                            2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_BMSK                      0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR                                  (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_RMSK                                         0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_BMSK                         0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_SHFT                           1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_BMSK                         0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_RSVD_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_RSVD_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR                                        (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_S2_BMSK                   0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_S2_SHFT                      4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_BMSK                       0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR                                                (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_RMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_LFPS_TX_END_CNT_START_BMSK                                 0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_LFPS_TX_END_CNT_START_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_BMSK                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_RMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_LFPS_TX_END_CNT_U3_START_BMSK                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_LFPS_TX_END_CNT_U3_START_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_LFPS_DTCT_MASK_U0_RXELECIDLE_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_LFPS_DTCT_MASK_U0_RXELECIDLE_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_LFPS_DTCT_MASK_U0_PSM_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_LFPS_DTCT_MASK_U0_PSM_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RXEQTRAINING_LOCK_TIME_S2_BMSK                     0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RXEQTRAINING_LOCK_TIME_S2_SHFT                        4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RXEQTRAINING_LOCK_TIME_BMSK                         0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RXEQTRAINING_LOCK_TIME_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_RXEQTRAINING_CTLE_TIME_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_RXEQTRAINING_CTLE_TIME_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR                                      (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_RMSK                                            0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_RXEQTRAINING_WAIT_TIME_S2_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_RXEQTRAINING_WAIT_TIME_S2_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_RMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_RXEQTRAINING_DFE_TIME_S2_BMSK                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_RXEQTRAINING_DFE_TIME_S2_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_BMSK                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RSVD_BMSK                                              0xfc
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RSVD_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_BMSK                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR                                           (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_BMSK                            0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR                                              (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_RSVD_BMSK                                               0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_RSVD_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_BMSK                                   0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_RSVD_BMSK                                          0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_RSVD_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_BMSK                         0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_RSVD_BMSK                                              0xc0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_RSVD_SHFT                                                 6
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_BMSK                                0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_RMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_BMSK                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_FORCE_RX_SIGDET_LFPS_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_FORCE_RX_SIGDET_LFPS_SHFT                                       1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_FORCE_LFPS_DET_LPBCK_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_FORCE_LFPS_DET_LPBCK_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_BMSK                           0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_SHFT                             0


#endif /* __HALUSBHWIO_SETTINGS_H__ */
