[Inputs]
clk
rst
[Outputs]
enable
[BiDir]
[ATTRIBUTES]
VeriModel uart_baud

