ENTITY compuertas IS
    PORT (
	a : in std_logic_vector (3 downto 0) ; 
	yand : inout std_logic  ; 
	yor : inout std_logic  ; 
	ynand : inout std_logic  ; 
	ynor : inout std_logic  ; 
	yxor : inout std_logic  ; 
	yxnor : inout std_logic 
    ) ;
END compuertas ;
