#
# The below files came from:
# /opt/Xilinx/14.7/ISE_DS/EDK/hw/XilinxProcessorIPLib/pcores/axi_pcie_v1_09_a/{vhdl|verilog}
# Moved vhdl/axi_pcie.vhd to axi_pcie_wrapper/ HDL Primitive Library to be wrapped.
#
# The order of the files came from:
# /opt/Xilinx/14.7/ISE_DS/EDK/hw/XilinxProcessorIPLib/pcores/axi_pcie_v1_09_a/data/axi_pcie_v2_1_0.pao 
#
# Renamed axi_pcie.vhd to axi_pcie_v1_09_a_pkg.vhd to statisfy OCPI HDL Library requirements.

Libraries=proc_common_v3_00_a
OnlyTargets=spartan6 isim xsim
SourceFiles=\
	verilog/axi_pcie_v1_09_a_gtx_rx_valid_filter_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_tgt_link_spd_fix_3429_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_upconfig_fix_3451_v6.v \
	verilog/axi_pcie_v1_09_a_gtx_drp_chanalign_fix_3752_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_reset_delay_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_pipe_misc_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pcie_pipe_misc.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_gt_rx_valid_filter_7x.v \
	verilog/axi_pcie_v1_09_a_pcie_pipe_lane_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pcie_pipe_lane.v \
	verilog/axi_pcie_v1_09_a_pcie_pipe_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pcie_pipe_pipeline.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pcie_bram_top_7x.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pipe_clock.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_pipe_clock_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pipe_reset.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_gtp_pipe_reset.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_qpll_reset.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pipe_user.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_pipe_user_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pipe_rate.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_gtp_pipe_drp.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_gtp_pipe_rate.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_pipe_rate_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pipe_sync.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_pipe_sync_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pipe_drp.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pipe_eq.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_pipe_eq_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_qpll_drp.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_qpll_drp_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_qpll_wrapper.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_qpll_wrapper_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_gt_wrapper.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_gt_wrapper_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pipe_wrapper.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_pipe_wrapper_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_clocking_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_bram_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_brams_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pcie_bram_7x.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pcie_brams_7x.v \
	verilog/axi_pcie_v1_09_a_pcie_bram_top_v6.v \
	verilog/axi_pcie_v1_09_a_gtx_tx_sync_rate_v6.v \
	verilog/axi_pcie_v1_09_a_gtx_wrapper_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_gtx_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_rxeq_scan.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_gt_top.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v1_6_gt_top_ies.v \
	verilog/axi_pcie_v1_09_a_pcie_2_0_v6.v \
	verilog/axi_pcie_v1_09_a_pcie_bram_s6.v \
	verilog/axi_pcie_v1_09_a_pcie_brams_s6.v \
	verilog/axi_pcie_v1_09_a_pcie_bram_top_s6.v \
	verilog/axi_pcie_v1_09_a_gtpa1_dual_wrapper.v \
	verilog/axi_pcie_v1_09_a_gtpa1_dual_wrapper_tile.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_rx_pipeline.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_rx_destraddler.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_rx_null_gen.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_rx_demux.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_rx.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_cfg_block_bridge.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_cfg_event_handler.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_cfg_gen_sink.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_cfg_slave.v \
	verilog/axi_pcie_v1_09_a_pselect_f.v \
	verilog/axi_pcie_v1_09_a_address_decoder.v \
	verilog/axi_pcie_v1_09_a_slave_attachment.v \
	verilog/axi_pcie_v1_09_a_axi_lite_ipif.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_cfg.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_tx_pipeline.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_tx_port_mux.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_tx_arbiter.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_tx.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_top.v \
	verilog/axi_pcie_v1_09_a_axi_enhanced_top_s6.v \
	verilog/axi_pcie_v1_09_a_v6_pcie_v2_2.v \
	verilog/axi_pcie_v1_09_a_v6_pcie_v2_2_ep.v \
	verilog/axi_pcie_v1_09_a_s6_pcie_v2_2.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pcie_7x.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2_pcie_top.v \
	verilog/axi_pcie_v1_09_a_pcie_7x_v2_0_2.v \
	verilog/axi_pcie_v1_09_a_axi_pcie_enhanced_core_top.v \
	verilog/axi_pcie_v1_09_a_enhanced_core_top_wrap.v \
	\
	vhdl/axi_enhanced_pcie.vhd \
	\
	verilog/axi_pcie_v1_09_a_carry_and.v                         \
	verilog/axi_pcie_v1_09_a_carry_latch_and.v                   \
	verilog/axi_pcie_v1_09_a_carry_latch_or.v                    \
	verilog/axi_pcie_v1_09_a_carry_or.v                          \
	verilog/axi_pcie_v1_09_a_comparator.v                        \
	verilog/axi_pcie_v1_09_a_comparator_sel.v                    \
	verilog/axi_pcie_v1_09_a_comparator_sel_static.v             \
	verilog/axi_pcie_v1_09_a_command_fifo.v                      \
	verilog/axi_pcie_v1_09_a_axic_register_slice.v               \
	verilog/axi_pcie_v1_09_a_axi_register_slice.v                \
	verilog/axi_pcie_v1_09_a_a_upsizer.v                         \
	verilog/axi_pcie_v1_09_a_w_upsizer.v                         \
	verilog/axi_pcie_v1_09_a_r_upsizer.v                         \
	verilog/axi_pcie_v1_09_a_axi_upsizer.v                       \
	\
	vhdl/axi_pcie_mm_s_pkg.vhd                                \
	vhdl/axi_slave_read.vhd                                   \
	vhdl/axi_slave_write.vhd                                  \
	vhdl/slave_read_req_tlp.vhd                               \
	vhdl/slave_read_cpl_tlp.vhd                               \
	vhdl/slave_write_req_tlp.vhd                              \
	vhdl/slave_bridge.vhd                                     \
	vhdl/axi_s_masterbridge_wr.vhd                            \
	vhdl/axi_mm_masterbridge_wr.vhd                           \
	vhdl/axi_mm_s_masterbridge_wr.vhd                         \
	vhdl/axi_s_masterbridge_rd.vhd                            \
	vhdl/axi_mm_masterbridge_rd.vhd                           \
	vhdl/axi_mm_s_masterbridge_rd.vhd                         \
	vhdl/axi_mm_s_masterbridge.vhd                            \
	vhdl/register_block.vhd                                   \
	vhdl/axi_pcie_mm_s.vhd                                    \
	vhdl/axi_pcie_v1_09_a_pkg.vhd                             

include $(OCPI_CDK_DIR)/include/hdl/hdl-lib.mk
