module()

...

end module()





表示数：

二进制 ： b1010 / 十进制： d19 / 



阻塞与非阻塞赋值：(时钟概念, 在不同时钟内完成赋值)

=(阻塞) / <= （非阻塞，并行赋值）

```verilog
// b(1) s(2) c(3)
b <= s;
c <= b;
// b(2) c(1) 无顺序

b = s;
c = b;
// b(2) c(2) 有顺序
```

具体在时钟周期中可以看到寄存器赋值的先后顺序。优先使用非阻塞赋值



Elaborate design ：

Window 里 IO port 进行引脚绑定。