TimeQuest Timing Analyzer report for MemoryMapper512K
Mon Jan 23 19:30:56 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SLTSL_n'
 12. Slow Model Setup: 'A[0]'
 13. Slow Model Hold: 'SLTSL_n'
 14. Slow Model Hold: 'A[0]'
 15. Slow Model Minimum Pulse Width: 'A[0]'
 16. Slow Model Minimum Pulse Width: 'SLTSL_n'
 17. Slow Model Minimum Pulse Width: 'A[14]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'SLTSL_n'
 34. Fast Model Setup: 'A[0]'
 35. Fast Model Hold: 'SLTSL_n'
 36. Fast Model Hold: 'A[0]'
 37. Fast Model Minimum Pulse Width: 'A[0]'
 38. Fast Model Minimum Pulse Width: 'SLTSL_n'
 39. Fast Model Minimum Pulse Width: 'A[14]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MemoryMapper512K                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] }    ;
; A[14]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[14] }   ;
; SLTSL_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 959.69 MHz ; 405.02 MHz      ; A[0]       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; SLTSL_n ; -1.981 ; -15.830       ;
; A[0]    ; -0.021 ; -0.042        ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; SLTSL_n ; -0.556 ; -4.426        ;
; A[0]    ; -0.356 ; -0.679        ;
+---------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; A[0]    ; -1.469 ; -50.349             ;
; SLTSL_n ; -1.469 ; -11.245             ;
; A[14]   ; -1.469 ; -1.469              ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SLTSL_n'                                                                                      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.981 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.762     ; 2.257      ;
; -1.981 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.762     ; 2.257      ;
; -1.980 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.762     ; 2.256      ;
; -1.979 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.762     ; 2.255      ;
; -1.978 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.762     ; 2.254      ;
; -1.978 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.762     ; 2.254      ;
; -1.977 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.762     ; 2.253      ;
; -1.976 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.762     ; 2.252      ;
; -1.747 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.524     ; 2.261      ;
; -1.747 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.524     ; 2.261      ;
; -1.746 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.524     ; 2.260      ;
; -1.745 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.524     ; 2.259      ;
; -1.744 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.524     ; 2.258      ;
; -1.744 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.524     ; 2.258      ;
; -1.743 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.524     ; 2.257      ;
; -1.742 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.524     ; 2.256      ;
; -1.296 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.504     ; 1.830      ;
; -1.296 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.504     ; 1.830      ;
; -1.295 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.504     ; 1.829      ;
; -1.294 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.504     ; 1.828      ;
; -1.293 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.504     ; 1.827      ;
; -1.293 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.504     ; 1.827      ;
; -1.292 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.504     ; 1.826      ;
; -1.291 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.504     ; 1.825      ;
; -1.001 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.254     ; 1.785      ;
; -1.001 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.254     ; 1.785      ;
; -1.000 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.254     ; 1.784      ;
; -0.999 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.254     ; 1.783      ;
; -0.998 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.254     ; 1.782      ;
; -0.998 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.254     ; 1.782      ;
; -0.997 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.254     ; 1.781      ;
; -0.996 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 1.000        ; -0.254     ; 1.780      ;
; 0.803  ; A[14]     ; SRAM512X8:i_SRAM|Q[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.391      ; 5.126      ;
; 0.803  ; A[14]     ; SRAM512X8:i_SRAM|Q[7] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.391      ; 5.126      ;
; 0.804  ; A[14]     ; SRAM512X8:i_SRAM|Q[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.391      ; 5.125      ;
; 0.805  ; A[14]     ; SRAM512X8:i_SRAM|Q[6] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.391      ; 5.124      ;
; 0.806  ; A[14]     ; SRAM512X8:i_SRAM|Q[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.391      ; 5.123      ;
; 0.806  ; A[14]     ; SRAM512X8:i_SRAM|Q[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.391      ; 5.123      ;
; 0.807  ; A[14]     ; SRAM512X8:i_SRAM|Q[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.391      ; 5.122      ;
; 0.808  ; A[14]     ; SRAM512X8:i_SRAM|Q[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.391      ; 5.121      ;
; 1.303  ; A[14]     ; SRAM512X8:i_SRAM|Q[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.391      ; 5.126      ;
; 1.303  ; A[14]     ; SRAM512X8:i_SRAM|Q[7] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.391      ; 5.126      ;
; 1.304  ; A[14]     ; SRAM512X8:i_SRAM|Q[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.391      ; 5.125      ;
; 1.305  ; A[14]     ; SRAM512X8:i_SRAM|Q[6] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.391      ; 5.124      ;
; 1.306  ; A[14]     ; SRAM512X8:i_SRAM|Q[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.391      ; 5.123      ;
; 1.306  ; A[14]     ; SRAM512X8:i_SRAM|Q[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.391      ; 5.123      ;
; 1.307  ; A[14]     ; SRAM512X8:i_SRAM|Q[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.391      ; 5.122      ;
; 1.308  ; A[14]     ; SRAM512X8:i_SRAM|Q[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.391      ; 5.121      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[0]'                                                                               ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.021 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.663      ; 8.222      ;
; -0.021 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.663      ; 8.222      ;
; 0.004  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.205      ;
; 0.004  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.205      ;
; 0.004  ; A[0]      ; s_fd[5]     ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.205      ;
; 0.004  ; A[0]      ; s_fd[6]     ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.205      ;
; 0.004  ; A[0]      ; s_fd[7]     ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.205      ;
; 0.036  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 8.166      ;
; 0.036  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 8.166      ;
; 0.036  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 8.166      ;
; 0.036  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 8.166      ;
; 0.036  ; A[0]      ; s_fc[6]     ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 8.166      ;
; 0.040  ; A[0]      ; s_fc[5]     ; A[0]         ; A[0]        ; 0.500        ; 7.668      ; 8.166      ;
; 0.040  ; A[0]      ; s_fc[7]     ; A[0]         ; A[0]        ; 0.500        ; 7.668      ; 8.166      ;
; 0.057  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.152      ;
; 0.057  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.152      ;
; 0.057  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.152      ;
; 0.057  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.152      ;
; 0.057  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.500        ; 7.671      ; 8.152      ;
; 0.065  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 8.137      ;
; 0.065  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 8.137      ;
; 0.099  ; A[0]      ; s_ff[5]     ; A[0]         ; A[0]        ; 0.500        ; 7.672      ; 8.111      ;
; 0.099  ; A[0]      ; s_ff[6]     ; A[0]         ; A[0]        ; 0.500        ; 7.672      ; 8.111      ;
; 0.099  ; A[0]      ; s_ff[7]     ; A[0]         ; A[0]        ; 0.500        ; 7.672      ; 8.111      ;
; 0.103  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.663      ; 8.098      ;
; 0.103  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.663      ; 8.098      ;
; 0.103  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.663      ; 8.098      ;
; 0.103  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.663      ; 8.098      ;
; 0.162  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.500        ; 7.668      ; 8.044      ;
; 0.223  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 7.979      ;
; 0.223  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 7.979      ;
; 0.223  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 7.979      ;
; 0.223  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.664      ; 7.979      ;
; 0.254  ; A[0]      ; s_fe[5]     ; A[0]         ; A[0]        ; 0.500        ; 7.672      ; 7.956      ;
; 0.254  ; A[0]      ; s_fe[6]     ; A[0]         ; A[0]        ; 0.500        ; 7.672      ; 7.956      ;
; 0.254  ; A[0]      ; s_fe[7]     ; A[0]         ; A[0]        ; 0.500        ; 7.672      ; 7.956      ;
; 0.256  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.500        ; 5.645      ; 5.927      ;
; 0.399  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.500        ; 5.915      ; 6.054      ;
; 0.418  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.500        ; 6.153      ; 6.273      ;
; 0.479  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.663      ; 8.222      ;
; 0.479  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.663      ; 8.222      ;
; 0.504  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.205      ;
; 0.504  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.205      ;
; 0.504  ; A[0]      ; s_fd[5]     ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.205      ;
; 0.504  ; A[0]      ; s_fd[6]     ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.205      ;
; 0.504  ; A[0]      ; s_fd[7]     ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.205      ;
; 0.536  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 8.166      ;
; 0.536  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 8.166      ;
; 0.536  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 8.166      ;
; 0.536  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 8.166      ;
; 0.536  ; A[0]      ; s_fc[6]     ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 8.166      ;
; 0.540  ; A[0]      ; s_fc[5]     ; A[0]         ; A[0]        ; 1.000        ; 7.668      ; 8.166      ;
; 0.540  ; A[0]      ; s_fc[7]     ; A[0]         ; A[0]        ; 1.000        ; 7.668      ; 8.166      ;
; 0.557  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.152      ;
; 0.557  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.152      ;
; 0.557  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.152      ;
; 0.557  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.152      ;
; 0.557  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 1.000        ; 7.671      ; 8.152      ;
; 0.565  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 8.137      ;
; 0.565  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 8.137      ;
; 0.599  ; A[0]      ; s_ff[5]     ; A[0]         ; A[0]        ; 1.000        ; 7.672      ; 8.111      ;
; 0.599  ; A[0]      ; s_ff[6]     ; A[0]         ; A[0]        ; 1.000        ; 7.672      ; 8.111      ;
; 0.599  ; A[0]      ; s_ff[7]     ; A[0]         ; A[0]        ; 1.000        ; 7.672      ; 8.111      ;
; 0.603  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.663      ; 8.098      ;
; 0.603  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.663      ; 8.098      ;
; 0.603  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.663      ; 8.098      ;
; 0.603  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.663      ; 8.098      ;
; 0.608  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.500        ; 5.895      ; 5.825      ;
; 0.662  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 1.000        ; 7.668      ; 8.044      ;
; 0.723  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 7.979      ;
; 0.723  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 7.979      ;
; 0.723  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 7.979      ;
; 0.723  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.664      ; 7.979      ;
; 0.754  ; A[0]      ; s_fe[5]     ; A[0]         ; A[0]        ; 1.000        ; 7.672      ; 7.956      ;
; 0.754  ; A[0]      ; s_fe[6]     ; A[0]         ; A[0]        ; 1.000        ; 7.672      ; 7.956      ;
; 0.754  ; A[0]      ; s_fe[7]     ; A[0]         ; A[0]        ; 1.000        ; 7.672      ; 7.956      ;
; 0.756  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 1.000        ; 5.645      ; 5.927      ;
; 0.899  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 1.000        ; 5.915      ; 6.054      ;
; 0.918  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 1.000        ; 6.153      ; 6.273      ;
; 1.108  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 1.000        ; 5.895      ; 5.825      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SLTSL_n'                                                                                       ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.556 ; A[14]     ; SRAM512X8:i_SRAM|Q[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.391      ; 5.121      ;
; -0.555 ; A[14]     ; SRAM512X8:i_SRAM|Q[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.391      ; 5.122      ;
; -0.554 ; A[14]     ; SRAM512X8:i_SRAM|Q[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.391      ; 5.123      ;
; -0.554 ; A[14]     ; SRAM512X8:i_SRAM|Q[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.391      ; 5.123      ;
; -0.553 ; A[14]     ; SRAM512X8:i_SRAM|Q[6] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.391      ; 5.124      ;
; -0.552 ; A[14]     ; SRAM512X8:i_SRAM|Q[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.391      ; 5.125      ;
; -0.551 ; A[14]     ; SRAM512X8:i_SRAM|Q[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.391      ; 5.126      ;
; -0.551 ; A[14]     ; SRAM512X8:i_SRAM|Q[7] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.391      ; 5.126      ;
; -0.056 ; A[14]     ; SRAM512X8:i_SRAM|Q[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.391      ; 5.121      ;
; -0.055 ; A[14]     ; SRAM512X8:i_SRAM|Q[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.391      ; 5.122      ;
; -0.054 ; A[14]     ; SRAM512X8:i_SRAM|Q[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.391      ; 5.123      ;
; -0.054 ; A[14]     ; SRAM512X8:i_SRAM|Q[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.391      ; 5.123      ;
; -0.053 ; A[14]     ; SRAM512X8:i_SRAM|Q[6] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.391      ; 5.124      ;
; -0.052 ; A[14]     ; SRAM512X8:i_SRAM|Q[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.391      ; 5.125      ;
; -0.051 ; A[14]     ; SRAM512X8:i_SRAM|Q[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.391      ; 5.126      ;
; -0.051 ; A[14]     ; SRAM512X8:i_SRAM|Q[7] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.391      ; 5.126      ;
; 1.748  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.254     ; 1.780      ;
; 1.749  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.254     ; 1.781      ;
; 1.750  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.254     ; 1.782      ;
; 1.750  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.254     ; 1.782      ;
; 1.751  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.254     ; 1.783      ;
; 1.752  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.254     ; 1.784      ;
; 1.753  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.254     ; 1.785      ;
; 1.753  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.254     ; 1.785      ;
; 2.043  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.504     ; 1.825      ;
; 2.044  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.504     ; 1.826      ;
; 2.045  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.504     ; 1.827      ;
; 2.045  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.504     ; 1.827      ;
; 2.046  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.504     ; 1.828      ;
; 2.047  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.504     ; 1.829      ;
; 2.048  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.504     ; 1.830      ;
; 2.048  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.504     ; 1.830      ;
; 2.494  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.524     ; 2.256      ;
; 2.495  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.524     ; 2.257      ;
; 2.496  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.524     ; 2.258      ;
; 2.496  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.524     ; 2.258      ;
; 2.497  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.524     ; 2.259      ;
; 2.498  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.524     ; 2.260      ;
; 2.499  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.524     ; 2.261      ;
; 2.499  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.524     ; 2.261      ;
; 2.728  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.762     ; 2.252      ;
; 2.729  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.762     ; 2.253      ;
; 2.730  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.762     ; 2.254      ;
; 2.730  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.762     ; 2.254      ;
; 2.731  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.762     ; 2.255      ;
; 2.732  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.762     ; 2.256      ;
; 2.733  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.762     ; 2.257      ;
; 2.733  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 0.000        ; -0.762     ; 2.257      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[0]'                                                                                ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.356 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.000        ; 5.895      ; 5.825      ;
; -0.166 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.000        ; 6.153      ; 6.273      ;
; -0.147 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.000        ; 5.915      ; 6.054      ;
; -0.004 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.000        ; 5.645      ; 5.927      ;
; -0.002 ; A[0]      ; s_fe[5]     ; A[0]         ; A[0]        ; 0.000        ; 7.672      ; 7.956      ;
; -0.002 ; A[0]      ; s_fe[6]     ; A[0]         ; A[0]        ; 0.000        ; 7.672      ; 7.956      ;
; -0.002 ; A[0]      ; s_fe[7]     ; A[0]         ; A[0]        ; 0.000        ; 7.672      ; 7.956      ;
; 0.029  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 7.979      ;
; 0.029  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 7.979      ;
; 0.029  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 7.979      ;
; 0.029  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 7.979      ;
; 0.090  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.000        ; 7.668      ; 8.044      ;
; 0.144  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; -0.500       ; 5.895      ; 5.825      ;
; 0.149  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.663      ; 8.098      ;
; 0.149  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.663      ; 8.098      ;
; 0.149  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.663      ; 8.098      ;
; 0.149  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.663      ; 8.098      ;
; 0.153  ; A[0]      ; s_ff[5]     ; A[0]         ; A[0]        ; 0.000        ; 7.672      ; 8.111      ;
; 0.153  ; A[0]      ; s_ff[6]     ; A[0]         ; A[0]        ; 0.000        ; 7.672      ; 8.111      ;
; 0.153  ; A[0]      ; s_ff[7]     ; A[0]         ; A[0]        ; 0.000        ; 7.672      ; 8.111      ;
; 0.187  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 8.137      ;
; 0.187  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 8.137      ;
; 0.195  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.152      ;
; 0.195  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.152      ;
; 0.195  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.152      ;
; 0.195  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.152      ;
; 0.195  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.152      ;
; 0.212  ; A[0]      ; s_fc[5]     ; A[0]         ; A[0]        ; 0.000        ; 7.668      ; 8.166      ;
; 0.212  ; A[0]      ; s_fc[7]     ; A[0]         ; A[0]        ; 0.000        ; 7.668      ; 8.166      ;
; 0.216  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 8.166      ;
; 0.216  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 8.166      ;
; 0.216  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 8.166      ;
; 0.216  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 8.166      ;
; 0.216  ; A[0]      ; s_fc[6]     ; A[0]         ; A[0]        ; 0.000        ; 7.664      ; 8.166      ;
; 0.248  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.205      ;
; 0.248  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.205      ;
; 0.248  ; A[0]      ; s_fd[5]     ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.205      ;
; 0.248  ; A[0]      ; s_fd[6]     ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.205      ;
; 0.248  ; A[0]      ; s_fd[7]     ; A[0]         ; A[0]        ; 0.000        ; 7.671      ; 8.205      ;
; 0.273  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.663      ; 8.222      ;
; 0.273  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.663      ; 8.222      ;
; 0.334  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; -0.500       ; 6.153      ; 6.273      ;
; 0.353  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; -0.500       ; 5.915      ; 6.054      ;
; 0.496  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; -0.500       ; 5.645      ; 5.927      ;
; 0.498  ; A[0]      ; s_fe[5]     ; A[0]         ; A[0]        ; -0.500       ; 7.672      ; 7.956      ;
; 0.498  ; A[0]      ; s_fe[6]     ; A[0]         ; A[0]        ; -0.500       ; 7.672      ; 7.956      ;
; 0.498  ; A[0]      ; s_fe[7]     ; A[0]         ; A[0]        ; -0.500       ; 7.672      ; 7.956      ;
; 0.529  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 7.979      ;
; 0.529  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 7.979      ;
; 0.529  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 7.979      ;
; 0.529  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 7.979      ;
; 0.590  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; -0.500       ; 7.668      ; 8.044      ;
; 0.649  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.663      ; 8.098      ;
; 0.649  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.663      ; 8.098      ;
; 0.649  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.663      ; 8.098      ;
; 0.649  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.663      ; 8.098      ;
; 0.653  ; A[0]      ; s_ff[5]     ; A[0]         ; A[0]        ; -0.500       ; 7.672      ; 8.111      ;
; 0.653  ; A[0]      ; s_ff[6]     ; A[0]         ; A[0]        ; -0.500       ; 7.672      ; 8.111      ;
; 0.653  ; A[0]      ; s_ff[7]     ; A[0]         ; A[0]        ; -0.500       ; 7.672      ; 8.111      ;
; 0.687  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 8.137      ;
; 0.687  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 8.137      ;
; 0.695  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.152      ;
; 0.695  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.152      ;
; 0.695  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.152      ;
; 0.695  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.152      ;
; 0.695  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.152      ;
; 0.712  ; A[0]      ; s_fc[5]     ; A[0]         ; A[0]        ; -0.500       ; 7.668      ; 8.166      ;
; 0.712  ; A[0]      ; s_fc[7]     ; A[0]         ; A[0]        ; -0.500       ; 7.668      ; 8.166      ;
; 0.716  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 8.166      ;
; 0.716  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 8.166      ;
; 0.716  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 8.166      ;
; 0.716  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 8.166      ;
; 0.716  ; A[0]      ; s_fc[6]     ; A[0]         ; A[0]        ; -0.500       ; 7.664      ; 8.166      ;
; 0.748  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.205      ;
; 0.748  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.205      ;
; 0.748  ; A[0]      ; s_fd[5]     ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.205      ;
; 0.748  ; A[0]      ; s_fd[6]     ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.205      ;
; 0.748  ; A[0]      ; s_fd[7]     ; A[0]         ; A[0]        ; -0.500       ; 7.671      ; 8.205      ;
; 0.773  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.663      ; 8.222      ;
; 0.773  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.663      ; 8.222      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[0]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[0]  ; Rise       ; A[0]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[6]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SLTSL_n'                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[14]'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[14] ; Rise       ; A[14]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|datab            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|datab            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|datad            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]       ; 6.825  ; 6.825  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]       ; 0.521  ; 0.521  ; Rise       ; A[0]            ;
;  A[1]        ; A[0]       ; 5.045  ; 5.045  ; Rise       ; A[0]            ;
;  A[2]        ; A[0]       ; 6.587  ; 6.587  ; Rise       ; A[0]            ;
;  A[3]        ; A[0]       ; 5.601  ; 5.601  ; Rise       ; A[0]            ;
;  A[4]        ; A[0]       ; 6.809  ; 6.809  ; Rise       ; A[0]            ;
;  A[5]        ; A[0]       ; 5.598  ; 5.598  ; Rise       ; A[0]            ;
;  A[6]        ; A[0]       ; 6.825  ; 6.825  ; Rise       ; A[0]            ;
;  A[7]        ; A[0]       ; 5.381  ; 5.381  ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 1.779  ; 1.779  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 0.675  ; 0.675  ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 0.920  ; 0.920  ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 0.039  ; 0.039  ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 0.012  ; 0.012  ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 1.779  ; 1.779  ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 0.285  ; 0.285  ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 0.404  ; 0.404  ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 0.512  ; 0.512  ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]       ; 3.578  ; 3.578  ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]       ; 3.578  ; 3.578  ; Rise       ; A[0]            ;
; D[*]         ; A[14]      ; 1.583  ; 1.583  ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.325  ; 1.325  ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; 1.583  ; 1.583  ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; 1.208  ; 1.208  ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.072  ; 1.072  ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; 0.861  ; 0.861  ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.360  ; 1.360  ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.287  ; 1.287  ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.480  ; 1.480  ; Rise       ; A[14]           ;
; D[*]         ; A[14]      ; 1.559  ; 1.559  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.559  ; 1.559  ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; 1.442  ; 1.442  ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; 1.211  ; 1.211  ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.071  ; 1.071  ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 0.690  ; 0.690  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.362  ; 1.362  ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.095  ; 1.095  ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.075  ; 1.075  ; Fall       ; A[14]           ;
; A[*]         ; SLTSL_n    ; 3.887  ; 3.887  ; Rise       ; SLTSL_n         ;
;  A[14]       ; SLTSL_n    ; -0.303 ; -0.303 ; Rise       ; SLTSL_n         ;
;  A[15]       ; SLTSL_n    ; 3.887  ; 3.887  ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 2.753  ; 2.753  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 2.380  ; 2.380  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 2.425  ; 2.425  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 2.753  ; 2.753  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 2.382  ; 2.382  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 2.478  ; 2.478  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 2.449  ; 2.449  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 1.916  ; 1.916  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 2.220  ; 2.220  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 2.471  ; 2.471  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 2.412  ; 2.412  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 2.183  ; 2.183  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 2.150  ; 2.150  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 2.215  ; 2.215  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 2.457  ; 2.457  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 2.402  ; 2.402  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 2.465  ; 2.465  ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n    ; 2.765  ; 2.765  ; Rise       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]       ; 0.356  ; 0.356  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]       ; 0.356  ; 0.356  ; Rise       ; A[0]            ;
;  A[1]        ; A[0]       ; -3.109 ; -3.109 ; Rise       ; A[0]            ;
;  A[2]        ; A[0]       ; -3.471 ; -3.471 ; Rise       ; A[0]            ;
;  A[3]        ; A[0]       ; -2.595 ; -2.595 ; Rise       ; A[0]            ;
;  A[4]        ; A[0]       ; -3.693 ; -3.693 ; Rise       ; A[0]            ;
;  A[5]        ; A[0]       ; -3.979 ; -3.979 ; Rise       ; A[0]            ;
;  A[6]        ; A[0]       ; -3.709 ; -3.709 ; Rise       ; A[0]            ;
;  A[7]        ; A[0]       ; -3.762 ; -3.762 ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 0.632  ; 0.632  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; -0.287 ; -0.287 ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 0.121  ; 0.121  ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 0.485  ; 0.485  ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 0.471  ; 0.471  ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 0.223  ; 0.223  ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 0.632  ; 0.632  ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 0.231  ; 0.231  ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 0.130  ; 0.130  ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]       ; -3.225 ; -3.225 ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]       ; -3.225 ; -3.225 ; Rise       ; A[0]            ;
; D[*]         ; A[14]      ; -0.064 ; -0.064 ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; -0.521 ; -0.521 ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; -0.779 ; -0.779 ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; -0.404 ; -0.404 ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; -0.275 ; -0.275 ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; -0.064 ; -0.064 ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; -0.559 ; -0.559 ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; -0.291 ; -0.291 ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; -0.399 ; -0.399 ; Rise       ; A[14]           ;
; D[*]         ; A[14]      ; 0.111  ; 0.111  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; -0.522 ; -0.522 ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; -0.650 ; -0.650 ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; -0.407 ; -0.407 ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; -0.274 ; -0.274 ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 0.111  ; 0.111  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; -0.558 ; -0.558 ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; -0.291 ; -0.291 ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; -0.279 ; -0.279 ; Fall       ; A[14]           ;
; A[*]         ; SLTSL_n    ; 0.556  ; 0.556  ; Rise       ; SLTSL_n         ;
;  A[14]       ; SLTSL_n    ; 0.556  ; 0.556  ; Rise       ; SLTSL_n         ;
;  A[15]       ; SLTSL_n    ; -2.684 ; -2.684 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; -1.668 ; -1.668 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; -2.132 ; -2.132 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; -2.177 ; -2.177 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; -2.505 ; -2.505 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; -2.134 ; -2.134 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; -2.230 ; -2.230 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; -2.201 ; -2.201 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; -1.668 ; -1.668 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; -1.972 ; -1.972 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; -2.223 ; -2.223 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; -2.164 ; -2.164 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; -1.935 ; -1.935 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; -1.902 ; -1.902 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; -1.967 ; -1.967 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; -2.209 ; -2.209 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; -2.154 ; -2.154 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; -2.217 ; -2.217 ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n    ; -2.517 ; -2.517 ; Rise       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 11.454 ; 11.454 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 19.028 ; 19.028 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 17.231 ; 17.231 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 19.028 ; 19.028 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 17.147 ; 17.147 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 17.502 ; 17.502 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 18.026 ; 18.026 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 16.374 ; 16.374 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 17.758 ; 17.758 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 17.922 ; 17.922 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 14.116 ; 14.116 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 13.061 ; 13.061 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 13.568 ; 13.568 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 13.300 ; 13.300 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 13.738 ; 13.738 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 14.004 ; 14.004 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 13.447 ; 13.447 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 14.116 ; 14.116 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 14.680 ; 14.680 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 14.680 ; 14.680 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 14.630 ; 14.630 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 14.575 ; 14.575 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 14.050 ; 14.050 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 14.679 ; 14.679 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 14.651 ; 14.651 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 14.061 ; 14.061 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 14.550 ; 14.550 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 13.630 ; 13.630 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 14.028 ; 14.028 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 14.447 ; 14.447 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 14.389 ; 14.389 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 14.338 ; 14.338 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 14.354 ; 14.354 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 14.550 ; 14.550 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 14.717 ; 14.717 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 14.327 ; 14.327 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 14.529 ; 14.529 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 14.717 ; 14.717 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 13.633 ; 13.633 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 13.617 ; 13.617 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 14.037 ; 14.037 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 14.383 ; 14.383 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 15.104 ; 15.104 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 14.466 ; 14.466 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 14.916 ; 14.916 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 15.019 ; 15.019 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 14.893 ; 14.893 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 14.306 ; 14.306 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 15.104 ; 15.104 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 15.048 ; 15.048 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 14.277 ; 14.277 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 16.633 ; 16.633 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.203 ; 11.203 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 15.457 ; 15.457 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 16.633 ; 16.633 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 16.175 ; 16.175 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 16.122 ; 16.122 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 12.659 ; 12.659 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 13.211 ; 13.211 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 11.454 ; 11.454 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 19.028 ; 19.028 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 17.231 ; 17.231 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 19.028 ; 19.028 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 17.147 ; 17.147 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 17.502 ; 17.502 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 18.026 ; 18.026 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 16.374 ; 16.374 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 17.758 ; 17.758 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 17.922 ; 17.922 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 11.203 ; 11.203 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.203 ; 11.203 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 14.662 ; 14.662 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 14.528 ; 14.528 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 14.474 ; 14.474 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.662 ; 14.662 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 14.535 ; 14.535 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 13.157 ; 13.157 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 12.046 ; 12.046 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 12.152 ; 12.152 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 11.779 ; 11.779 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 11.929 ; 11.929 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 13.065 ; 13.065 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 13.157 ; 13.157 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 12.579 ; 12.579 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 12.889 ; 12.889 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 9.375  ; 9.375  ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 9.927  ; 9.927  ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 14.662 ; 14.662 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 14.528 ; 14.528 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 14.474 ; 14.474 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.662 ; 14.662 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 14.535 ; 14.535 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 13.719 ; 13.719 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 11.836 ; 11.836 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 11.889 ; 11.889 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 11.761 ; 11.761 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 11.874 ; 11.874 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 12.800 ; 12.800 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 13.527 ; 13.527 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 13.442 ; 13.442 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 13.719 ; 13.719 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 9.375  ; 9.375  ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 9.927  ; 9.927  ; Fall       ; A[14]           ;
; BUSDIR_n       ; SLTSL_n    ; 11.883 ; 11.883 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 15.405 ; 15.405 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 14.419 ; 14.419 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.301 ; 15.301 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 13.952 ; 13.952 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 13.950 ; 13.950 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 15.014 ; 15.014 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 14.519 ; 14.519 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.230 ; 14.230 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.405 ; 15.405 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 7.629  ; 7.629  ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 7.629  ; 7.629  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 8.788  ; 8.788  ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 11.883 ; 11.883 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 15.405 ; 15.405 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 14.419 ; 14.419 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.301 ; 15.301 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 13.952 ; 13.952 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 13.950 ; 13.950 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 15.014 ; 15.014 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 14.519 ; 14.519 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.230 ; 14.230 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.405 ; 15.405 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 7.629  ; 7.629  ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 7.629  ; 7.629  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 8.788  ; 8.788  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 10.051 ; 10.051 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 11.778 ; 11.778 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 11.778 ; 11.778 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 12.795 ; 12.795 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 12.095 ; 12.095 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 12.093 ; 12.093 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 12.393 ; 12.393 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 12.662 ; 12.662 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 12.373 ; 12.373 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 13.548 ; 13.548 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 12.832 ; 12.832 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 12.832 ; 12.832 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 13.338 ; 13.338 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 13.069 ; 13.069 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 13.502 ; 13.502 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 13.778 ; 13.778 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 13.217 ; 13.217 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 13.883 ; 13.883 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 13.205 ; 13.205 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 13.431 ; 13.431 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 13.786 ; 13.786 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 13.770 ; 13.770 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 13.205 ; 13.205 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 13.834 ; 13.834 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 13.804 ; 13.804 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 13.213 ; 13.213 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 13.274 ; 13.274 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 13.274 ; 13.274 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 13.394 ; 13.394 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 13.817 ; 13.817 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 14.001 ; 14.001 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 13.983 ; 13.983 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 13.956 ; 13.956 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 14.155 ; 14.155 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 13.020 ; 13.020 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 13.719 ; 13.719 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 13.920 ; 13.920 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 13.890 ; 13.890 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 13.020 ; 13.020 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 13.216 ; 13.216 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 13.639 ; 13.639 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 13.987 ; 13.987 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 14.277 ; 14.277 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 14.466 ; 14.466 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 14.916 ; 14.916 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 15.019 ; 15.019 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 14.893 ; 14.893 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 14.306 ; 14.306 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 15.104 ; 15.104 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 15.048 ; 15.048 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 14.277 ; 14.277 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 11.203 ; 11.203 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.203 ; 11.203 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 14.314 ; 14.314 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 14.417 ; 14.417 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 15.196 ; 15.196 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 14.580 ; 14.580 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 11.679 ; 11.679 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 12.231 ; 12.231 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 10.051 ; 10.051 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 11.778 ; 11.778 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 11.778 ; 11.778 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 12.795 ; 12.795 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 12.095 ; 12.095 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 12.093 ; 12.093 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 12.393 ; 12.393 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 12.662 ; 12.662 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 12.373 ; 12.373 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 13.548 ; 13.548 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 11.203 ; 11.203 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.203 ; 11.203 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 13.610 ; 13.610 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 14.528 ; 14.528 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 13.610 ; 13.610 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.662 ; 14.662 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 14.264 ; 14.264 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 11.779 ; 11.779 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 12.046 ; 12.046 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 12.152 ; 12.152 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 11.779 ; 11.779 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 11.929 ; 11.929 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 13.065 ; 13.065 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 13.157 ; 13.157 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 12.579 ; 12.579 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 12.889 ; 12.889 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 9.375  ; 9.375  ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 9.927  ; 9.927  ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 13.610 ; 13.610 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 14.528 ; 14.528 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 13.610 ; 13.610 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.662 ; 14.662 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 14.264 ; 14.264 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 11.761 ; 11.761 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 11.836 ; 11.836 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 11.889 ; 11.889 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 11.761 ; 11.761 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 11.874 ; 11.874 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 12.800 ; 12.800 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 13.527 ; 13.527 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 13.442 ; 13.442 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 13.719 ; 13.719 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 9.375  ; 9.375  ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 9.927  ; 9.927  ; Fall       ; A[14]           ;
; BUSDIR_n       ; SLTSL_n    ; 11.883 ; 11.883 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 11.620 ; 11.620 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 11.998 ; 11.998 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 13.460 ; 13.460 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 11.620 ; 11.620 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 11.630 ; 11.630 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 13.254 ; 13.254 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 12.426 ; 12.426 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.891 ; 11.891 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 13.019 ; 13.019 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 7.629  ; 7.629  ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 7.629  ; 7.629  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 8.788  ; 8.788  ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 11.883 ; 11.883 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 11.620 ; 11.620 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 11.998 ; 11.998 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 13.460 ; 13.460 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 11.620 ; 11.620 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 11.630 ; 11.630 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 13.254 ; 13.254 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 12.426 ; 12.426 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.891 ; 11.891 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 13.019 ; 13.019 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 7.629  ; 7.629  ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 7.629  ; 7.629  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 8.788  ; 8.788  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n      ;        ; 16.056 ; 16.056 ;        ;
; A[1]       ; D[0]          ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; A[1]       ; D[1]          ; 18.993 ; 18.993 ; 18.993 ; 18.993 ;
; A[1]       ; D[2]          ; 17.112 ; 17.184 ; 17.184 ; 17.112 ;
; A[1]       ; D[3]          ; 17.467 ; 17.467 ; 17.467 ; 17.467 ;
; A[1]       ; D[4]          ; 17.991 ; 17.991 ; 17.991 ; 17.991 ;
; A[1]       ; D[5]          ; 16.339 ; 17.724 ; 17.724 ; 16.339 ;
; A[1]       ; D[6]          ; 17.723 ; 17.723 ; 17.723 ; 17.723 ;
; A[1]       ; D[7]          ; 17.887 ; 18.404 ; 18.404 ; 17.887 ;
; A[1]       ; SRAM_ADDR[1]  ; 11.108 ;        ;        ; 11.108 ;
; A[2]       ; BUSDIR_n      ;        ; 17.285 ; 17.285 ;        ;
; A[2]       ; D[0]          ; 17.307 ; 17.760 ; 17.760 ; 17.307 ;
; A[2]       ; D[1]          ; 19.425 ; 19.425 ; 19.425 ; 19.425 ;
; A[2]       ; D[2]          ; 19.035 ; 17.293 ; 17.293 ; 19.035 ;
; A[2]       ; D[3]          ; 19.030 ; 17.899 ; 17.899 ; 19.030 ;
; A[2]       ; D[4]          ; 18.058 ; 18.355 ; 18.355 ; 18.058 ;
; A[2]       ; D[5]          ; 19.575 ; 17.860 ; 17.860 ; 19.575 ;
; A[2]       ; D[6]          ; 19.304 ; 18.349 ; 18.349 ; 19.304 ;
; A[2]       ; D[7]          ; 20.255 ; 18.746 ; 18.746 ; 20.255 ;
; A[2]       ; SRAM_ADDR[2]  ; 10.827 ;        ;        ; 10.827 ;
; A[3]       ; BUSDIR_n      ; 15.198 ; 16.299 ; 16.299 ; 15.198 ;
; A[3]       ; D[0]          ; 16.995 ; 16.995 ; 16.995 ; 16.995 ;
; A[3]       ; D[1]          ; 19.141 ; 19.141 ; 19.141 ; 19.141 ;
; A[3]       ; D[2]          ; 18.049 ; 16.910 ; 16.910 ; 18.049 ;
; A[3]       ; D[3]          ; 18.044 ; 17.615 ; 17.615 ; 18.044 ;
; A[3]       ; D[4]          ; 17.180 ; 17.369 ; 17.369 ; 17.180 ;
; A[3]       ; D[5]          ; 18.589 ; 17.072 ; 17.072 ; 18.589 ;
; A[3]       ; D[6]          ; 18.318 ; 18.065 ; 18.065 ; 18.318 ;
; A[3]       ; D[7]          ; 19.269 ; 18.229 ; 18.229 ; 19.269 ;
; A[3]       ; SRAM_ADDR[3]  ; 10.758 ;        ;        ; 10.758 ;
; A[4]       ; BUSDIR_n      ;        ; 17.507 ; 17.507 ;        ;
; A[4]       ; D[0]          ; 17.529 ; 17.982 ; 17.982 ; 17.529 ;
; A[4]       ; D[1]          ; 19.647 ; 19.647 ; 19.647 ; 19.647 ;
; A[4]       ; D[2]          ; 19.257 ; 17.515 ; 17.515 ; 19.257 ;
; A[4]       ; D[3]          ; 19.252 ; 18.121 ; 18.121 ; 19.252 ;
; A[4]       ; D[4]          ; 18.280 ; 18.577 ; 18.577 ; 18.280 ;
; A[4]       ; D[5]          ; 19.797 ; 18.082 ; 18.082 ; 19.797 ;
; A[4]       ; D[6]          ; 19.526 ; 18.571 ; 18.571 ; 19.526 ;
; A[4]       ; D[7]          ; 20.477 ; 18.968 ; 18.968 ; 20.477 ;
; A[4]       ; SRAM_ADDR[4]  ; 10.495 ;        ;        ; 10.495 ;
; A[5]       ; BUSDIR_n      ; 15.883 ; 16.296 ; 16.296 ; 15.883 ;
; A[5]       ; D[0]          ; 17.648 ; 17.648 ; 17.648 ; 17.648 ;
; A[5]       ; D[1]          ; 19.579 ; 19.579 ; 19.579 ; 19.579 ;
; A[5]       ; D[2]          ; 18.046 ; 17.564 ; 17.564 ; 18.046 ;
; A[5]       ; D[3]          ; 18.053 ; 18.053 ; 18.053 ; 18.053 ;
; A[5]       ; D[4]          ; 18.443 ; 18.443 ; 18.443 ; 18.443 ;
; A[5]       ; D[5]          ; 18.586 ; 17.510 ; 17.510 ; 18.586 ;
; A[5]       ; D[6]          ; 18.503 ; 18.503 ; 18.503 ; 18.503 ;
; A[5]       ; D[7]          ; 19.266 ; 18.667 ; 18.667 ; 19.266 ;
; A[5]       ; SRAM_ADDR[5]  ; 10.310 ;        ;        ; 10.310 ;
; A[6]       ; BUSDIR_n      ;        ; 17.523 ; 17.523 ;        ;
; A[6]       ; D[0]          ; 17.545 ; 17.998 ; 17.998 ; 17.545 ;
; A[6]       ; D[1]          ; 19.663 ; 19.663 ; 19.663 ; 19.663 ;
; A[6]       ; D[2]          ; 19.273 ; 17.531 ; 17.531 ; 19.273 ;
; A[6]       ; D[3]          ; 19.268 ; 18.137 ; 18.137 ; 19.268 ;
; A[6]       ; D[4]          ; 18.296 ; 18.593 ; 18.593 ; 18.296 ;
; A[6]       ; D[5]          ; 19.813 ; 18.098 ; 18.098 ; 19.813 ;
; A[6]       ; D[6]          ; 19.542 ; 18.587 ; 18.587 ; 19.542 ;
; A[6]       ; D[7]          ; 20.493 ; 18.984 ; 18.984 ; 20.493 ;
; A[6]       ; SRAM_ADDR[6]  ; 10.761 ;        ;        ; 10.761 ;
; A[7]       ; BUSDIR_n      ; 15.949 ; 16.079 ; 16.079 ; 15.949 ;
; A[7]       ; D[0]          ; 17.537 ; 17.537 ; 17.537 ; 17.537 ;
; A[7]       ; D[1]          ; 19.334 ; 19.334 ; 19.334 ; 19.334 ;
; A[7]       ; D[2]          ; 17.829 ; 17.453 ; 17.453 ; 17.829 ;
; A[7]       ; D[3]          ; 17.824 ; 17.808 ; 17.808 ; 17.824 ;
; A[7]       ; D[4]          ; 18.332 ; 18.332 ; 18.332 ; 18.332 ;
; A[7]       ; D[5]          ; 18.369 ; 16.853 ; 16.853 ; 18.369 ;
; A[7]       ; D[6]          ; 18.098 ; 18.064 ; 18.064 ; 18.098 ;
; A[7]       ; D[7]          ; 19.049 ; 18.228 ; 18.228 ; 19.049 ;
; A[7]       ; SRAM_ADDR[7]  ; 10.839 ;        ;        ; 10.839 ;
; A[8]       ; SRAM_ADDR[8]  ; 10.864 ;        ;        ; 10.864 ;
; A[9]       ; SRAM_ADDR[9]  ; 10.555 ;        ;        ; 10.555 ;
; A[10]      ; SRAM_ADDR[10] ; 10.802 ;        ;        ; 10.802 ;
; A[11]      ; SRAM_ADDR[11] ; 10.788 ;        ;        ; 10.788 ;
; A[12]      ; SRAM_ADDR[12] ; 11.031 ;        ;        ; 11.031 ;
; A[13]      ; SRAM_ADDR[13] ; 10.874 ;        ;        ; 10.874 ;
; A[15]      ; SRAM_ADDR[14] ; 13.886 ; 13.886 ; 13.886 ; 13.886 ;
; A[15]      ; SRAM_ADDR[15] ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; A[15]      ; SRAM_ADDR[16] ; 14.358 ; 14.358 ; 14.358 ; 14.358 ;
; A[15]      ; SRAM_ADDR[17] ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; A[15]      ; SRAM_LB_N     ; 13.565 ; 13.565 ; 13.565 ; 13.565 ;
; A[15]      ; SRAM_UB_N     ; 14.117 ; 14.117 ; 14.117 ; 14.117 ;
; IORQ_n     ; BUSDIR_n      ; 14.354 ;        ;        ; 14.354 ;
; IORQ_n     ; D[0]          ; 17.310 ; 17.310 ; 17.310 ; 17.310 ;
; IORQ_n     ; D[1]          ; 19.125 ; 19.125 ; 19.125 ; 19.125 ;
; IORQ_n     ; D[2]          ; 17.226 ; 17.226 ; 17.226 ; 17.226 ;
; IORQ_n     ; D[3]          ; 17.599 ; 17.599 ; 17.599 ; 17.599 ;
; IORQ_n     ; D[4]          ; 18.105 ; 18.105 ; 18.105 ; 18.105 ;
; IORQ_n     ; D[5]          ; 17.056 ; 17.056 ; 17.056 ; 17.056 ;
; IORQ_n     ; D[6]          ; 18.049 ; 18.049 ; 18.049 ; 18.049 ;
; IORQ_n     ; D[7]          ; 18.213 ; 18.213 ; 18.213 ; 18.213 ;
; M1_n       ; D[0]          ; 15.388 ; 15.388 ; 15.388 ; 15.388 ;
; M1_n       ; D[1]          ; 15.372 ; 16.247 ; 16.247 ; 15.372 ;
; M1_n       ; D[2]          ; 15.369 ; 15.369 ; 15.369 ; 15.369 ;
; M1_n       ; D[3]          ; 15.359 ; 15.359 ; 15.359 ; 15.359 ;
; M1_n       ; D[4]          ; 15.359 ; 15.960 ; 15.960 ; 15.359 ;
; M1_n       ; D[5]          ; 14.927 ; 15.465 ; 15.465 ; 14.927 ;
; M1_n       ; D[6]          ; 14.907 ; 15.176 ; 15.176 ; 14.907 ;
; M1_n       ; D[7]          ; 14.595 ; 16.351 ; 16.351 ; 14.595 ;
; MREQ_n     ; D[0]          ; 15.642 ; 15.642 ; 15.642 ; 15.642 ;
; MREQ_n     ; D[1]          ; 16.501 ; 15.626 ; 15.626 ; 16.501 ;
; MREQ_n     ; D[2]          ; 15.623 ; 15.623 ; 15.623 ; 15.623 ;
; MREQ_n     ; D[3]          ; 15.613 ; 15.613 ; 15.613 ; 15.613 ;
; MREQ_n     ; D[4]          ; 16.214 ; 15.613 ; 15.613 ; 16.214 ;
; MREQ_n     ; D[5]          ; 15.719 ; 15.181 ; 15.181 ; 15.719 ;
; MREQ_n     ; D[6]          ; 15.430 ; 15.161 ; 15.161 ; 15.430 ;
; MREQ_n     ; D[7]          ; 16.605 ; 15.106 ; 15.106 ; 16.605 ;
; RD_n       ; BUSDIR_n      ; 14.154 ;        ;        ; 14.154 ;
; RD_n       ; D[0]          ; 17.449 ; 17.449 ; 17.449 ; 17.449 ;
; RD_n       ; D[1]          ; 19.264 ; 19.264 ; 19.264 ; 19.264 ;
; RD_n       ; D[2]          ; 17.365 ; 17.365 ; 17.365 ; 17.365 ;
; RD_n       ; D[3]          ; 17.738 ; 17.738 ; 17.738 ; 17.738 ;
; RD_n       ; D[4]          ; 18.244 ; 18.244 ; 18.244 ; 18.244 ;
; RD_n       ; D[5]          ; 17.195 ; 17.195 ; 17.195 ; 17.195 ;
; RD_n       ; D[6]          ; 18.188 ; 18.188 ; 18.188 ; 18.188 ;
; RD_n       ; D[7]          ; 18.352 ; 18.352 ; 18.352 ; 18.352 ;
; SW[9]      ; BUSDIR_n      ;        ; 12.603 ; 12.603 ;        ;
; SW[9]      ; D[0]          ; 15.162 ; 15.162 ; 15.162 ; 15.162 ;
; SW[9]      ; D[1]          ; 15.146 ; 16.021 ; 16.021 ; 15.146 ;
; SW[9]      ; D[2]          ; 15.143 ; 15.143 ; 15.143 ; 15.143 ;
; SW[9]      ; D[3]          ; 15.133 ; 15.133 ; 15.133 ; 15.133 ;
; SW[9]      ; D[4]          ; 15.133 ; 15.734 ; 15.734 ; 15.133 ;
; SW[9]      ; D[5]          ; 14.701 ; 15.239 ; 15.239 ; 14.701 ;
; SW[9]      ; D[6]          ; 14.681 ; 14.950 ; 14.950 ; 14.681 ;
; SW[9]      ; D[7]          ; 14.369 ; 16.125 ; 16.125 ; 14.369 ;
; SW[9]      ; LEDR[9]       ; 8.349  ;        ;        ; 8.349  ;
; SW[9]      ; SRAM_CE_N     ;        ; 9.508  ; 9.508  ;        ;
; WR_n       ; BUSDIR_n      ; 14.717 ;        ;        ; 14.717 ;
; WR_n       ; SRAM_WE_N     ; 10.682 ;        ;        ; 10.682 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n      ;        ; 14.653 ; 14.653 ;        ;
; A[1]       ; D[0]          ; 15.909 ; 15.125 ; 15.125 ; 15.909 ;
; A[1]       ; D[1]          ; 16.062 ; 16.062 ; 16.062 ; 16.062 ;
; A[1]       ; D[2]          ; 15.442 ; 16.059 ; 16.059 ; 15.442 ;
; A[1]       ; D[3]          ; 15.440 ; 16.049 ; 16.049 ; 15.440 ;
; A[1]       ; D[4]          ; 16.049 ; 15.740 ; 15.740 ; 16.049 ;
; A[1]       ; D[5]          ; 15.561 ; 15.561 ; 15.561 ; 15.561 ;
; A[1]       ; D[6]          ; 15.597 ; 15.597 ; 15.597 ; 15.597 ;
; A[1]       ; D[7]          ; 15.285 ; 15.285 ; 15.285 ; 15.285 ;
; A[1]       ; SRAM_ADDR[1]  ; 11.108 ;        ;        ; 11.108 ;
; A[2]       ; BUSDIR_n      ;        ; 15.024 ; 15.024 ;        ;
; A[2]       ; D[0]          ; 16.227 ; 16.227 ; 16.227 ; 16.227 ;
; A[2]       ; D[1]          ; 16.433 ; 16.433 ; 16.433 ; 16.433 ;
; A[2]       ; D[2]          ; 16.430 ; 16.430 ; 16.430 ; 16.430 ;
; A[2]       ; D[3]          ; 16.329 ; 16.329 ; 16.329 ; 16.329 ;
; A[2]       ; D[4]          ; 16.420 ; 16.420 ; 16.420 ; 16.420 ;
; A[2]       ; D[5]          ; 15.628 ; 15.628 ; 15.628 ; 15.628 ;
; A[2]       ; D[6]          ; 15.968 ; 15.968 ; 15.968 ; 15.968 ;
; A[2]       ; D[7]          ; 15.656 ; 15.656 ; 15.656 ; 15.656 ;
; A[2]       ; SRAM_ADDR[2]  ; 10.827 ;        ;        ; 10.827 ;
; A[3]       ; BUSDIR_n      ; 13.795 ; 14.896 ; 14.896 ; 13.795 ;
; A[3]       ; D[0]          ; 15.220 ; 15.220 ; 15.220 ; 15.220 ;
; A[3]       ; D[1]          ; 15.204 ; 15.204 ; 15.204 ; 15.204 ;
; A[3]       ; D[2]          ; 15.201 ; 15.201 ; 15.201 ; 15.201 ;
; A[3]       ; D[3]          ; 15.191 ; 15.191 ; 15.191 ; 15.191 ;
; A[3]       ; D[4]          ; 15.191 ; 15.191 ; 15.191 ; 15.191 ;
; A[3]       ; D[5]          ; 14.750 ; 14.750 ; 14.750 ; 14.750 ;
; A[3]       ; D[6]          ; 14.739 ; 14.739 ; 14.739 ; 14.739 ;
; A[3]       ; D[7]          ; 14.427 ; 14.427 ; 14.427 ; 14.427 ;
; A[3]       ; SRAM_ADDR[3]  ; 10.758 ;        ;        ; 10.758 ;
; A[4]       ; BUSDIR_n      ;        ; 15.246 ; 15.246 ;        ;
; A[4]       ; D[0]          ; 16.449 ; 16.449 ; 16.449 ; 16.449 ;
; A[4]       ; D[1]          ; 16.655 ; 16.655 ; 16.655 ; 16.655 ;
; A[4]       ; D[2]          ; 16.652 ; 16.652 ; 16.652 ; 16.652 ;
; A[4]       ; D[3]          ; 16.551 ; 16.551 ; 16.551 ; 16.551 ;
; A[4]       ; D[4]          ; 16.642 ; 16.642 ; 16.642 ; 16.642 ;
; A[4]       ; D[5]          ; 15.850 ; 15.850 ; 15.850 ; 15.850 ;
; A[4]       ; D[6]          ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; A[4]       ; D[7]          ; 15.878 ; 15.878 ; 15.878 ; 15.878 ;
; A[4]       ; SRAM_ADDR[4]  ; 10.495 ;        ;        ; 10.495 ;
; A[5]       ; BUSDIR_n      ; 14.480 ; 14.893 ; 14.893 ; 14.480 ;
; A[5]       ; D[0]          ; 15.905 ; 15.905 ; 15.905 ; 15.905 ;
; A[5]       ; D[1]          ; 15.889 ; 15.889 ; 15.889 ; 15.889 ;
; A[5]       ; D[2]          ; 15.886 ; 15.886 ; 15.886 ; 15.886 ;
; A[5]       ; D[3]          ; 15.876 ; 15.876 ; 15.876 ; 15.876 ;
; A[5]       ; D[4]          ; 15.876 ; 15.876 ; 15.876 ; 15.876 ;
; A[5]       ; D[5]          ; 15.444 ; 15.444 ; 15.444 ; 15.444 ;
; A[5]       ; D[6]          ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; A[5]       ; D[7]          ; 15.112 ; 15.112 ; 15.112 ; 15.112 ;
; A[5]       ; SRAM_ADDR[5]  ; 10.310 ;        ;        ; 10.310 ;
; A[6]       ; BUSDIR_n      ;        ; 15.262 ; 15.262 ;        ;
; A[6]       ; D[0]          ; 16.465 ; 16.465 ; 16.465 ; 16.465 ;
; A[6]       ; D[1]          ; 16.671 ; 16.671 ; 16.671 ; 16.671 ;
; A[6]       ; D[2]          ; 16.668 ; 16.668 ; 16.668 ; 16.668 ;
; A[6]       ; D[3]          ; 16.567 ; 16.567 ; 16.567 ; 16.567 ;
; A[6]       ; D[4]          ; 16.658 ; 16.658 ; 16.658 ; 16.658 ;
; A[6]       ; D[5]          ; 15.866 ; 15.866 ; 15.866 ; 15.866 ;
; A[6]       ; D[6]          ; 16.206 ; 16.206 ; 16.206 ; 16.206 ;
; A[6]       ; D[7]          ; 15.894 ; 15.894 ; 15.894 ; 15.894 ;
; A[6]       ; SRAM_ADDR[6]  ; 10.761 ;        ;        ; 10.761 ;
; A[7]       ; BUSDIR_n      ; 14.546 ; 14.676 ; 14.676 ; 14.546 ;
; A[7]       ; D[0]          ; 15.724 ; 15.724 ; 15.724 ; 15.724 ;
; A[7]       ; D[1]          ; 15.955 ; 15.955 ; 15.955 ; 15.955 ;
; A[7]       ; D[2]          ; 15.952 ; 15.952 ; 15.952 ; 15.952 ;
; A[7]       ; D[3]          ; 15.942 ; 15.942 ; 15.942 ; 15.942 ;
; A[7]       ; D[4]          ; 15.942 ; 15.942 ; 15.942 ; 15.942 ;
; A[7]       ; D[5]          ; 15.510 ; 15.510 ; 15.510 ; 15.510 ;
; A[7]       ; D[6]          ; 15.490 ; 15.490 ; 15.490 ; 15.490 ;
; A[7]       ; D[7]          ; 15.178 ; 15.178 ; 15.178 ; 15.178 ;
; A[7]       ; SRAM_ADDR[7]  ; 10.839 ;        ;        ; 10.839 ;
; A[8]       ; SRAM_ADDR[8]  ; 10.864 ;        ;        ; 10.864 ;
; A[9]       ; SRAM_ADDR[9]  ; 10.555 ;        ;        ; 10.555 ;
; A[10]      ; SRAM_ADDR[10] ; 10.802 ;        ;        ; 10.802 ;
; A[11]      ; SRAM_ADDR[11] ; 10.788 ;        ;        ; 10.788 ;
; A[12]      ; SRAM_ADDR[12] ; 11.031 ;        ;        ; 11.031 ;
; A[13]      ; SRAM_ADDR[13] ; 10.874 ;        ;        ; 10.874 ;
; A[15]      ; SRAM_ADDR[14] ; 13.076 ; 13.076 ; 13.076 ; 13.076 ;
; A[15]      ; SRAM_ADDR[15] ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; A[15]      ; SRAM_ADDR[16] ; 14.092 ; 14.092 ; 14.092 ; 14.092 ;
; A[15]      ; SRAM_ADDR[17] ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; A[15]      ; SRAM_LB_N     ; 12.615 ; 12.615 ; 12.615 ; 12.615 ;
; A[15]      ; SRAM_UB_N     ; 13.167 ; 13.167 ; 13.167 ; 13.167 ;
; IORQ_n     ; BUSDIR_n      ; 14.015 ;        ;        ; 14.015 ;
; IORQ_n     ; D[0]          ; 13.752 ; 14.657 ; 14.657 ; 13.752 ;
; IORQ_n     ; D[1]          ; 14.634 ; 14.641 ; 14.641 ; 14.634 ;
; IORQ_n     ; D[2]          ; 13.285 ; 14.638 ; 14.638 ; 13.285 ;
; IORQ_n     ; D[3]          ; 13.283 ; 14.628 ; 14.628 ; 13.283 ;
; IORQ_n     ; D[4]          ; 14.347 ; 14.628 ; 14.628 ; 14.347 ;
; IORQ_n     ; D[5]          ; 13.852 ; 14.196 ; 14.196 ; 13.852 ;
; IORQ_n     ; D[6]          ; 13.563 ; 14.176 ; 14.176 ; 13.563 ;
; IORQ_n     ; D[7]          ; 13.864 ; 13.864 ; 13.864 ; 13.864 ;
; M1_n       ; D[0]          ; 12.948 ; 14.420 ; 14.420 ; 12.948 ;
; M1_n       ; D[1]          ; 14.403 ; 15.372 ; 15.372 ; 14.403 ;
; M1_n       ; D[2]          ; 12.568 ; 14.185 ; 14.185 ; 12.568 ;
; M1_n       ; D[3]          ; 12.573 ; 14.179 ; 14.179 ; 12.573 ;
; M1_n       ; D[4]          ; 14.218 ; 15.116 ; 15.116 ; 14.218 ;
; M1_n       ; D[5]          ; 13.232 ; 14.927 ; 14.927 ; 13.232 ;
; M1_n       ; D[6]          ; 12.847 ; 14.459 ; 14.459 ; 12.847 ;
; M1_n       ; D[7]          ; 13.979 ; 14.595 ; 14.595 ; 13.979 ;
; MREQ_n     ; D[0]          ; 14.674 ; 14.081 ; 14.081 ; 14.674 ;
; MREQ_n     ; D[1]          ; 15.626 ; 15.541 ; 15.541 ; 15.626 ;
; MREQ_n     ; D[2]          ; 14.439 ; 13.701 ; 13.701 ; 14.439 ;
; MREQ_n     ; D[3]          ; 14.433 ; 13.711 ; 13.711 ; 14.433 ;
; MREQ_n     ; D[4]          ; 15.370 ; 15.344 ; 15.344 ; 15.370 ;
; MREQ_n     ; D[5]          ; 15.181 ; 14.168 ; 14.168 ; 15.181 ;
; MREQ_n     ; D[6]          ; 14.713 ; 13.975 ; 13.975 ; 14.713 ;
; MREQ_n     ; D[7]          ; 14.849 ; 14.849 ; 14.849 ; 14.849 ;
; RD_n       ; BUSDIR_n      ; 14.154 ;        ;        ; 14.154 ;
; RD_n       ; D[0]          ; 13.886 ; 13.992 ; 13.992 ; 13.886 ;
; RD_n       ; D[1]          ; 14.131 ; 14.131 ; 14.131 ; 14.131 ;
; RD_n       ; D[2]          ; 13.419 ; 13.612 ; 13.612 ; 13.419 ;
; RD_n       ; D[3]          ; 13.417 ; 13.622 ; 13.622 ; 13.417 ;
; RD_n       ; D[4]          ; 14.118 ; 14.118 ; 14.118 ; 14.118 ;
; RD_n       ; D[5]          ; 13.686 ; 13.686 ; 13.686 ; 13.686 ;
; RD_n       ; D[6]          ; 13.666 ; 13.666 ; 13.666 ; 13.666 ;
; RD_n       ; D[7]          ; 13.354 ; 13.354 ; 13.354 ; 13.354 ;
; SW[9]      ; BUSDIR_n      ;        ; 12.603 ; 12.603 ;        ;
; SW[9]      ; D[0]          ; 12.718 ; 14.194 ; 14.194 ; 12.718 ;
; SW[9]      ; D[1]          ; 14.180 ; 15.146 ; 15.146 ; 14.180 ;
; SW[9]      ; D[2]          ; 12.340 ; 13.959 ; 13.959 ; 12.340 ;
; SW[9]      ; D[3]          ; 12.350 ; 13.953 ; 13.953 ; 12.350 ;
; SW[9]      ; D[4]          ; 13.974 ; 14.890 ; 14.890 ; 13.974 ;
; SW[9]      ; D[5]          ; 13.146 ; 14.701 ; 14.701 ; 13.146 ;
; SW[9]      ; D[6]          ; 12.611 ; 14.233 ; 14.233 ; 12.611 ;
; SW[9]      ; D[7]          ; 13.739 ; 14.369 ; 14.369 ; 13.739 ;
; SW[9]      ; LEDR[9]       ; 8.349  ;        ;        ; 8.349  ;
; SW[9]      ; SRAM_CE_N     ;        ; 9.508  ; 9.508  ;        ;
; WR_n       ; BUSDIR_n      ; 14.717 ;        ;        ; 14.717 ;
; WR_n       ; SRAM_WE_N     ; 10.682 ;        ;        ; 10.682 ;
+------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[0]       ; 10.683 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 11.476 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 11.460 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.457 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.447 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.447 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.015 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.995 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 10.683 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 10.683 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 11.476 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 11.460 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.457 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.447 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.447 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.015 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.995 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 10.683 ;      ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 13.649 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 14.442 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 14.426 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 14.423 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 14.413 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 14.413 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.981 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.961 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.649 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 13.649 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 14.442 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 14.426 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 14.423 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 14.413 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 14.413 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.981 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.961 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.649 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[0]       ; 10.683 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 11.476 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 11.460 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.457 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.447 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.447 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.015 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.995 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 10.683 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 10.683 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 11.476 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 11.460 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.457 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.447 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.447 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.015 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.995 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 10.683 ;      ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 13.649 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 14.442 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 14.426 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 14.423 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 14.413 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 14.413 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.981 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.961 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.649 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 13.649 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 14.442 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 14.426 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 14.423 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 14.413 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 14.413 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.981 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.961 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.649 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 10.683    ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 11.476    ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 11.460    ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.457    ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.447    ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.447    ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.015    ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.995    ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 10.683    ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 10.683    ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 11.476    ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 11.460    ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.457    ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.447    ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.447    ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.015    ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.995    ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 10.683    ;           ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 13.649    ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 14.442    ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 14.426    ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 14.423    ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 14.413    ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 14.413    ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.981    ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.961    ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.649    ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 13.649    ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 14.442    ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 14.426    ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 14.423    ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 14.413    ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 14.413    ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.981    ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.961    ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.649    ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 10.683    ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 11.476    ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 11.460    ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.457    ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.447    ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.447    ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.015    ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.995    ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 10.683    ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 10.683    ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 11.476    ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 11.460    ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 11.457    ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.447    ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.447    ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 11.015    ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.995    ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 10.683    ;           ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 13.649    ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 14.442    ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 14.426    ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 14.423    ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 14.413    ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 14.413    ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.981    ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.961    ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.649    ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 13.649    ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 14.442    ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 14.426    ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 14.423    ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 14.413    ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 14.413    ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.981    ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.961    ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.649    ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; SLTSL_n ; 0.306 ; 0.000         ;
; A[0]    ; 0.440 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; SLTSL_n ; -0.816 ; -6.502        ;
; A[0]    ; -0.510 ; -15.409       ;
+---------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; A[0]    ; -1.222 ; -41.222             ;
; SLTSL_n ; -1.222 ; -9.222              ;
; A[14]   ; -1.222 ; -1.222              ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SLTSL_n'                                                                                     ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.172      ; 0.898      ;
; 0.307 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.172      ; 0.897      ;
; 0.307 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.172      ; 0.897      ;
; 0.308 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.172      ; 0.896      ;
; 0.310 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.172      ; 0.894      ;
; 0.310 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.172      ; 0.894      ;
; 0.310 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.172      ; 0.894      ;
; 0.312 ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.172      ; 0.892      ;
; 0.392 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.252      ; 0.892      ;
; 0.393 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.252      ; 0.891      ;
; 0.393 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.252      ; 0.891      ;
; 0.394 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.252      ; 0.890      ;
; 0.396 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.252      ; 0.888      ;
; 0.396 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.252      ; 0.888      ;
; 0.396 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.252      ; 0.888      ;
; 0.398 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.252      ; 0.886      ;
; 0.570 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.264      ; 0.726      ;
; 0.571 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.264      ; 0.725      ;
; 0.571 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.264      ; 0.725      ;
; 0.572 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.264      ; 0.724      ;
; 0.574 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.264      ; 0.722      ;
; 0.574 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.264      ; 0.722      ;
; 0.574 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.264      ; 0.722      ;
; 0.576 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.264      ; 0.720      ;
; 0.681 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.355      ; 0.706      ;
; 0.682 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.355      ; 0.705      ;
; 0.682 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.355      ; 0.705      ;
; 0.683 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.355      ; 0.704      ;
; 0.685 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.355      ; 0.702      ;
; 0.685 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.355      ; 0.702      ;
; 0.685 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.355      ; 0.702      ;
; 0.687 ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 0.355      ; 0.700      ;
; 1.190 ; A[14]     ; SRAM512X8:i_SRAM|Q[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.846      ; 2.188      ;
; 1.191 ; A[14]     ; SRAM512X8:i_SRAM|Q[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.846      ; 2.187      ;
; 1.191 ; A[14]     ; SRAM512X8:i_SRAM|Q[7] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.846      ; 2.187      ;
; 1.192 ; A[14]     ; SRAM512X8:i_SRAM|Q[6] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.846      ; 2.186      ;
; 1.194 ; A[14]     ; SRAM512X8:i_SRAM|Q[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.846      ; 2.184      ;
; 1.194 ; A[14]     ; SRAM512X8:i_SRAM|Q[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.846      ; 2.184      ;
; 1.194 ; A[14]     ; SRAM512X8:i_SRAM|Q[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.846      ; 2.184      ;
; 1.196 ; A[14]     ; SRAM512X8:i_SRAM|Q[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.846      ; 2.182      ;
; 1.690 ; A[14]     ; SRAM512X8:i_SRAM|Q[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.846      ; 2.188      ;
; 1.691 ; A[14]     ; SRAM512X8:i_SRAM|Q[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.846      ; 2.187      ;
; 1.691 ; A[14]     ; SRAM512X8:i_SRAM|Q[7] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.846      ; 2.187      ;
; 1.692 ; A[14]     ; SRAM512X8:i_SRAM|Q[6] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.846      ; 2.186      ;
; 1.694 ; A[14]     ; SRAM512X8:i_SRAM|Q[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.846      ; 2.184      ;
; 1.694 ; A[14]     ; SRAM512X8:i_SRAM|Q[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.846      ; 2.184      ;
; 1.694 ; A[14]     ; SRAM512X8:i_SRAM|Q[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.846      ; 2.184      ;
; 1.696 ; A[14]     ; SRAM512X8:i_SRAM|Q[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.846      ; 2.182      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[0]'                                                                              ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.500        ; 2.491      ; 2.583      ;
; 0.460 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.500        ; 2.674      ; 2.746      ;
; 0.500 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.500        ; 2.594      ; 2.626      ;
; 0.576 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.500        ; 2.582      ; 2.538      ;
; 0.736 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.765      ; 3.561      ;
; 0.736 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.765      ; 3.561      ;
; 0.736 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.765      ; 3.561      ;
; 0.736 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.765      ; 3.561      ;
; 0.740 ; A[0]      ; s_ff[5]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.565      ;
; 0.740 ; A[0]      ; s_ff[6]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.565      ;
; 0.740 ; A[0]      ; s_ff[7]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.565      ;
; 0.757 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.541      ;
; 0.757 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.541      ;
; 0.757 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.541      ;
; 0.757 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.541      ;
; 0.757 ; A[0]      ; s_fc[6]     ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.541      ;
; 0.760 ; A[0]      ; s_fc[5]     ; A[0]         ; A[0]        ; 0.500        ; 3.770      ; 3.542      ;
; 0.760 ; A[0]      ; s_fc[7]     ; A[0]         ; A[0]        ; 0.500        ; 3.770      ; 3.542      ;
; 0.777 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.765      ; 3.520      ;
; 0.777 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.765      ; 3.520      ;
; 0.794 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.511      ;
; 0.794 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.511      ;
; 0.794 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.511      ;
; 0.794 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.511      ;
; 0.794 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.511      ;
; 0.799 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.499      ;
; 0.799 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.499      ;
; 0.801 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.504      ;
; 0.801 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.504      ;
; 0.801 ; A[0]      ; s_fd[5]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.504      ;
; 0.801 ; A[0]      ; s_fd[6]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.504      ;
; 0.801 ; A[0]      ; s_fd[7]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.504      ;
; 0.855 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.500        ; 3.770      ; 3.447      ;
; 0.878 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.420      ;
; 0.878 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.420      ;
; 0.878 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.420      ;
; 0.878 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.766      ; 3.420      ;
; 0.890 ; A[0]      ; s_fe[5]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.415      ;
; 0.890 ; A[0]      ; s_fe[6]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.415      ;
; 0.890 ; A[0]      ; s_fe[7]     ; A[0]         ; A[0]        ; 0.500        ; 3.773      ; 3.415      ;
; 0.940 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 1.000        ; 2.491      ; 2.583      ;
; 0.960 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 1.000        ; 2.674      ; 2.746      ;
; 1.000 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 1.000        ; 2.594      ; 2.626      ;
; 1.076 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 1.000        ; 2.582      ; 2.538      ;
; 1.236 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.765      ; 3.561      ;
; 1.236 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.765      ; 3.561      ;
; 1.236 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.765      ; 3.561      ;
; 1.236 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.765      ; 3.561      ;
; 1.240 ; A[0]      ; s_ff[5]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.565      ;
; 1.240 ; A[0]      ; s_ff[6]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.565      ;
; 1.240 ; A[0]      ; s_ff[7]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.565      ;
; 1.257 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.541      ;
; 1.257 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.541      ;
; 1.257 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.541      ;
; 1.257 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.541      ;
; 1.257 ; A[0]      ; s_fc[6]     ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.541      ;
; 1.260 ; A[0]      ; s_fc[5]     ; A[0]         ; A[0]        ; 1.000        ; 3.770      ; 3.542      ;
; 1.260 ; A[0]      ; s_fc[7]     ; A[0]         ; A[0]        ; 1.000        ; 3.770      ; 3.542      ;
; 1.277 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.765      ; 3.520      ;
; 1.277 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.765      ; 3.520      ;
; 1.294 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.511      ;
; 1.294 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.511      ;
; 1.294 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.511      ;
; 1.294 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.511      ;
; 1.294 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.511      ;
; 1.299 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.499      ;
; 1.299 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.499      ;
; 1.301 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.504      ;
; 1.301 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.504      ;
; 1.301 ; A[0]      ; s_fd[5]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.504      ;
; 1.301 ; A[0]      ; s_fd[6]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.504      ;
; 1.301 ; A[0]      ; s_fd[7]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.504      ;
; 1.355 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 1.000        ; 3.770      ; 3.447      ;
; 1.378 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.420      ;
; 1.378 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.420      ;
; 1.378 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.420      ;
; 1.378 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.766      ; 3.420      ;
; 1.390 ; A[0]      ; s_fe[5]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.415      ;
; 1.390 ; A[0]      ; s_fe[6]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.415      ;
; 1.390 ; A[0]      ; s_fe[7]     ; A[0]         ; A[0]        ; 1.000        ; 3.773      ; 3.415      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SLTSL_n'                                                                                       ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.816 ; A[14]     ; SRAM512X8:i_SRAM|Q[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.846      ; 2.182      ;
; -0.814 ; A[14]     ; SRAM512X8:i_SRAM|Q[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.846      ; 2.184      ;
; -0.814 ; A[14]     ; SRAM512X8:i_SRAM|Q[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.846      ; 2.184      ;
; -0.814 ; A[14]     ; SRAM512X8:i_SRAM|Q[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.846      ; 2.184      ;
; -0.812 ; A[14]     ; SRAM512X8:i_SRAM|Q[6] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.846      ; 2.186      ;
; -0.811 ; A[14]     ; SRAM512X8:i_SRAM|Q[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.846      ; 2.187      ;
; -0.811 ; A[14]     ; SRAM512X8:i_SRAM|Q[7] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.846      ; 2.187      ;
; -0.810 ; A[14]     ; SRAM512X8:i_SRAM|Q[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.846      ; 2.188      ;
; -0.316 ; A[14]     ; SRAM512X8:i_SRAM|Q[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.846      ; 2.182      ;
; -0.314 ; A[14]     ; SRAM512X8:i_SRAM|Q[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.846      ; 2.184      ;
; -0.314 ; A[14]     ; SRAM512X8:i_SRAM|Q[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.846      ; 2.184      ;
; -0.314 ; A[14]     ; SRAM512X8:i_SRAM|Q[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.846      ; 2.184      ;
; -0.312 ; A[14]     ; SRAM512X8:i_SRAM|Q[6] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.846      ; 2.186      ;
; -0.311 ; A[14]     ; SRAM512X8:i_SRAM|Q[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.846      ; 2.187      ;
; -0.311 ; A[14]     ; SRAM512X8:i_SRAM|Q[7] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.846      ; 2.187      ;
; -0.310 ; A[14]     ; SRAM512X8:i_SRAM|Q[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.846      ; 2.188      ;
; 0.193  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.355      ; 0.700      ;
; 0.195  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.355      ; 0.702      ;
; 0.195  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.355      ; 0.702      ;
; 0.195  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.355      ; 0.702      ;
; 0.197  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.355      ; 0.704      ;
; 0.198  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.355      ; 0.705      ;
; 0.198  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.355      ; 0.705      ;
; 0.199  ; s_ff[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.355      ; 0.706      ;
; 0.304  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.264      ; 0.720      ;
; 0.306  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.264      ; 0.722      ;
; 0.306  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.264      ; 0.722      ;
; 0.306  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.264      ; 0.722      ;
; 0.308  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.264      ; 0.724      ;
; 0.309  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.264      ; 0.725      ;
; 0.309  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.264      ; 0.725      ;
; 0.310  ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.264      ; 0.726      ;
; 0.482  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.252      ; 0.886      ;
; 0.484  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.252      ; 0.888      ;
; 0.484  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.252      ; 0.888      ;
; 0.484  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.252      ; 0.888      ;
; 0.486  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.252      ; 0.890      ;
; 0.487  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.252      ; 0.891      ;
; 0.487  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.252      ; 0.891      ;
; 0.488  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.252      ; 0.892      ;
; 0.568  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.172      ; 0.892      ;
; 0.570  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.172      ; 0.894      ;
; 0.570  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.172      ; 0.894      ;
; 0.570  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.172      ; 0.894      ;
; 0.572  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.172      ; 0.896      ;
; 0.573  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.172      ; 0.897      ;
; 0.573  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.172      ; 0.897      ;
; 0.574  ; s_fc[4]   ; SRAM512X8:i_SRAM|Q[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 0.172      ; 0.898      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[0]'                                                                                ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.510 ; A[0]      ; s_fe[5]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.415      ;
; -0.510 ; A[0]      ; s_fe[6]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.415      ;
; -0.510 ; A[0]      ; s_fe[7]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.415      ;
; -0.498 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.420      ;
; -0.498 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.420      ;
; -0.498 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.420      ;
; -0.498 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.420      ;
; -0.475 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.000        ; 3.770      ; 3.447      ;
; -0.421 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.504      ;
; -0.421 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.504      ;
; -0.421 ; A[0]      ; s_fd[5]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.504      ;
; -0.421 ; A[0]      ; s_fd[6]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.504      ;
; -0.421 ; A[0]      ; s_fd[7]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.504      ;
; -0.419 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.499      ;
; -0.419 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.499      ;
; -0.414 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.511      ;
; -0.414 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.511      ;
; -0.414 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.511      ;
; -0.414 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.511      ;
; -0.414 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.511      ;
; -0.397 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.765      ; 3.520      ;
; -0.397 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.765      ; 3.520      ;
; -0.380 ; A[0]      ; s_fc[5]     ; A[0]         ; A[0]        ; 0.000        ; 3.770      ; 3.542      ;
; -0.380 ; A[0]      ; s_fc[7]     ; A[0]         ; A[0]        ; 0.000        ; 3.770      ; 3.542      ;
; -0.377 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.541      ;
; -0.377 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.541      ;
; -0.377 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.541      ;
; -0.377 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.541      ;
; -0.377 ; A[0]      ; s_fc[6]     ; A[0]         ; A[0]        ; 0.000        ; 3.766      ; 3.541      ;
; -0.360 ; A[0]      ; s_ff[5]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.565      ;
; -0.360 ; A[0]      ; s_ff[6]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.565      ;
; -0.360 ; A[0]      ; s_ff[7]     ; A[0]         ; A[0]        ; 0.000        ; 3.773      ; 3.565      ;
; -0.356 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.765      ; 3.561      ;
; -0.356 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.765      ; 3.561      ;
; -0.356 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.765      ; 3.561      ;
; -0.356 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.765      ; 3.561      ;
; -0.196 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.000        ; 2.582      ; 2.538      ;
; -0.120 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.000        ; 2.594      ; 2.626      ;
; -0.080 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.000        ; 2.674      ; 2.746      ;
; -0.060 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.000        ; 2.491      ; 2.583      ;
; -0.010 ; A[0]      ; s_fe[5]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.415      ;
; -0.010 ; A[0]      ; s_fe[6]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.415      ;
; -0.010 ; A[0]      ; s_fe[7]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.415      ;
; 0.002  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.420      ;
; 0.002  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.420      ;
; 0.002  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.420      ;
; 0.002  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.420      ;
; 0.025  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; -0.500       ; 3.770      ; 3.447      ;
; 0.079  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.504      ;
; 0.079  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.504      ;
; 0.079  ; A[0]      ; s_fd[5]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.504      ;
; 0.079  ; A[0]      ; s_fd[6]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.504      ;
; 0.079  ; A[0]      ; s_fd[7]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.504      ;
; 0.081  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.499      ;
; 0.081  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.499      ;
; 0.086  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.511      ;
; 0.086  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.511      ;
; 0.086  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.511      ;
; 0.086  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.511      ;
; 0.086  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.511      ;
; 0.103  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 3.520      ;
; 0.103  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 3.520      ;
; 0.120  ; A[0]      ; s_fc[5]     ; A[0]         ; A[0]        ; -0.500       ; 3.770      ; 3.542      ;
; 0.120  ; A[0]      ; s_fc[7]     ; A[0]         ; A[0]        ; -0.500       ; 3.770      ; 3.542      ;
; 0.123  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.541      ;
; 0.123  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.541      ;
; 0.123  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.541      ;
; 0.123  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.541      ;
; 0.123  ; A[0]      ; s_fc[6]     ; A[0]         ; A[0]        ; -0.500       ; 3.766      ; 3.541      ;
; 0.140  ; A[0]      ; s_ff[5]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.565      ;
; 0.140  ; A[0]      ; s_ff[6]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.565      ;
; 0.140  ; A[0]      ; s_ff[7]     ; A[0]         ; A[0]        ; -0.500       ; 3.773      ; 3.565      ;
; 0.144  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 3.561      ;
; 0.144  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 3.561      ;
; 0.144  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 3.561      ;
; 0.144  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.765      ; 3.561      ;
; 0.304  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; -0.500       ; 2.582      ; 2.538      ;
; 0.380  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; -0.500       ; 2.594      ; 2.626      ;
; 0.420  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; -0.500       ; 2.674      ; 2.746      ;
; 0.440  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; -0.500       ; 2.491      ; 2.583      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[0]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[0]  ; Rise       ; A[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[6]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SLTSL_n'                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[14]'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[14] ; Rise       ; A[14]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|datab            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|datab            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|datad            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]       ; 3.302  ; 3.302  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]       ; 0.060  ; 0.060  ; Rise       ; A[0]            ;
;  A[1]        ; A[0]       ; 2.477  ; 2.477  ; Rise       ; A[0]            ;
;  A[2]        ; A[0]       ; 3.162  ; 3.162  ; Rise       ; A[0]            ;
;  A[3]        ; A[0]       ; 2.876  ; 2.876  ; Rise       ; A[0]            ;
;  A[4]        ; A[0]       ; 3.285  ; 3.285  ; Rise       ; A[0]            ;
;  A[5]        ; A[0]       ; 2.902  ; 2.902  ; Rise       ; A[0]            ;
;  A[6]        ; A[0]       ; 3.302  ; 3.302  ; Rise       ; A[0]            ;
;  A[7]        ; A[0]       ; 2.784  ; 2.784  ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 1.418  ; 1.418  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 0.561  ; 0.561  ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 0.646  ; 0.646  ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 0.247  ; 0.247  ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 0.248  ; 0.248  ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 1.418  ; 1.418  ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 0.328  ; 0.328  ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 0.394  ; 0.394  ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 0.471  ; 0.471  ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]       ; 1.770  ; 1.770  ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]       ; 1.770  ; 1.770  ; Rise       ; A[0]            ;
; D[*]         ; A[14]      ; 0.907  ; 0.907  ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; 0.811  ; 0.811  ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; 0.907  ; 0.907  ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; 0.725  ; 0.725  ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; 0.685  ; 0.685  ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; 0.526  ; 0.526  ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; 0.728  ; 0.728  ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; 0.699  ; 0.699  ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; 0.791  ; 0.791  ; Rise       ; A[14]           ;
; D[*]         ; A[14]      ; 0.900  ; 0.900  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; 0.900  ; 0.900  ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; 0.861  ; 0.861  ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; 0.729  ; 0.729  ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; 0.684  ; 0.684  ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 0.481  ; 0.481  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; 0.734  ; 0.734  ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; 0.632  ; 0.632  ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; 0.641  ; 0.641  ; Fall       ; A[14]           ;
; A[*]         ; SLTSL_n    ; 1.709  ; 1.709  ; Rise       ; SLTSL_n         ;
;  A[14]       ; SLTSL_n    ; -0.690 ; -0.690 ; Rise       ; SLTSL_n         ;
;  A[15]       ; SLTSL_n    ; 1.709  ; 1.709  ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 1.309  ; 1.309  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 1.169  ; 1.169  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 1.199  ; 1.199  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 1.309  ; 1.309  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 1.172  ; 1.172  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 1.159  ; 1.159  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 1.153  ; 1.153  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 0.966  ; 0.966  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 1.072  ; 1.072  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 1.197  ; 1.197  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 1.167  ; 1.167  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 1.092  ; 1.092  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 1.068  ; 1.068  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 1.069  ; 1.069  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 1.194  ; 1.194  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 1.164  ; 1.164  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 1.192  ; 1.192  ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n    ; 1.410  ; 1.410  ; Rise       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]       ; 0.510  ; 0.510  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]       ; 0.510  ; 0.510  ; Rise       ; A[0]            ;
;  A[1]        ; A[0]       ; -1.690 ; -1.690 ; Rise       ; A[0]            ;
;  A[2]        ; A[0]       ; -1.584 ; -1.584 ; Rise       ; A[0]            ;
;  A[3]        ; A[0]       ; -1.335 ; -1.335 ; Rise       ; A[0]            ;
;  A[4]        ; A[0]       ; -1.707 ; -1.707 ; Rise       ; A[0]            ;
;  A[5]        ; A[0]       ; -2.057 ; -2.057 ; Rise       ; A[0]            ;
;  A[6]        ; A[0]       ; -1.724 ; -1.724 ; Rise       ; A[0]            ;
;  A[7]        ; A[0]       ; -1.939 ; -1.939 ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 0.052  ; 0.052  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; -0.382 ; -0.382 ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; -0.207 ; -0.207 ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; -0.028 ; -0.028 ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; -0.032 ; -0.032 ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; -0.121 ; -0.121 ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 0.052  ; 0.052  ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; -0.107 ; -0.107 ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; -0.153 ; -0.153 ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]       ; -1.589 ; -1.589 ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]       ; -1.589 ; -1.589 ; Rise       ; A[0]            ;
; D[*]         ; A[14]      ; -0.255 ; -0.255 ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; -0.535 ; -0.535 ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; -0.631 ; -0.631 ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; -0.449 ; -0.449 ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; -0.414 ; -0.414 ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; -0.255 ; -0.255 ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; -0.454 ; -0.454 ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; -0.355 ; -0.355 ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; -0.405 ; -0.405 ; Rise       ; A[14]           ;
; D[*]         ; A[14]      ; -0.210 ; -0.210 ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; -0.540 ; -0.540 ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; -0.592 ; -0.592 ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; -0.456 ; -0.456 ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; -0.413 ; -0.413 ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; -0.210 ; -0.210 ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; -0.461 ; -0.461 ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; -0.359 ; -0.359 ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; -0.370 ; -0.370 ; Fall       ; A[14]           ;
; A[*]         ; SLTSL_n    ; 0.816  ; 0.816  ; Rise       ; SLTSL_n         ;
;  A[14]       ; SLTSL_n    ; 0.816  ; 0.816  ; Rise       ; SLTSL_n         ;
;  A[15]       ; SLTSL_n    ; -1.231 ; -1.231 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; -0.846 ; -0.846 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; -1.049 ; -1.049 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; -1.079 ; -1.079 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; -1.189 ; -1.189 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; -1.052 ; -1.052 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; -1.039 ; -1.039 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; -1.033 ; -1.033 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; -0.846 ; -0.846 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; -0.952 ; -0.952 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; -1.077 ; -1.077 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; -1.047 ; -1.047 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; -0.972 ; -0.972 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; -0.948 ; -0.948 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; -0.949 ; -0.949 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; -1.074 ; -1.074 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; -1.044 ; -1.044 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; -1.072 ; -1.072 ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n    ; -1.290 ; -1.290 ; Rise       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 4.977 ; 4.977 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 8.710 ; 8.710 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 7.953 ; 7.953 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 8.710 ; 8.710 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 7.929 ; 7.929 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 8.010 ; 8.010 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 8.187 ; 8.187 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 7.630 ; 7.630 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 8.111 ; 8.111 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 8.164 ; 8.164 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 6.619 ; 6.619 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 6.212 ; 6.212 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 6.397 ; 6.397 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 6.302 ; 6.302 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 6.487 ; 6.487 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 6.557 ; 6.557 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 6.388 ; 6.388 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 6.619 ; 6.619 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 6.837 ; 6.837 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 6.836 ; 6.836 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 6.795 ; 6.795 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.788 ; 6.788 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 6.621 ; 6.621 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 6.837 ; 6.837 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.827 ; 6.827 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.638 ; 6.638 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 6.806 ; 6.806 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 6.445 ; 6.445 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 6.556 ; 6.556 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 6.750 ; 6.750 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 6.719 ; 6.719 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 6.704 ; 6.704 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 6.695 ; 6.695 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 6.806 ; 6.806 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 6.885 ; 6.885 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 6.672 ; 6.672 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 6.821 ; 6.821 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 6.885 ; 6.885 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 6.398 ; 6.398 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 6.384 ; 6.384 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 6.578 ; 6.578 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 6.715 ; 6.715 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 7.070 ; 7.070 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 6.950 ; 6.950 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 7.070 ; 7.070 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 6.994 ; 6.994 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 6.974 ; 6.974 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 6.827 ; 6.827 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 7.045 ; 7.045 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 7.019 ; 7.019 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 6.813 ; 6.813 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 7.616 ; 7.616 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.847 ; 5.847 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 7.190 ; 7.190 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 7.616 ; 7.616 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 7.463 ; 7.463 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 7.461 ; 7.461 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 5.690 ; 5.690 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 5.885 ; 5.885 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 4.977 ; 4.977 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 8.710 ; 8.710 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 7.953 ; 7.953 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 8.710 ; 8.710 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 7.929 ; 7.929 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 8.010 ; 8.010 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 8.187 ; 8.187 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 7.630 ; 7.630 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 8.111 ; 8.111 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 8.164 ; 8.164 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.847 ; 5.847 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.847 ; 5.847 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 7.133 ; 7.133 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 7.072 ; 7.072 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 7.053 ; 7.053 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.133 ; 7.133 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.096 ; 7.096 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 6.329 ; 6.329 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 5.807 ; 5.807 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 5.871 ; 5.871 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 5.709 ; 5.709 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 5.763 ; 5.763 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 6.251 ; 6.251 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 6.329 ; 6.329 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 6.054 ; 6.054 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 6.178 ; 6.178 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.306 ; 4.306 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.501 ; 4.501 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 7.133 ; 7.133 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 7.072 ; 7.072 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 7.053 ; 7.053 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.133 ; 7.133 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.096 ; 7.096 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 6.483 ; 6.483 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 5.738 ; 5.738 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 5.727 ; 5.727 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 5.686 ; 5.686 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 5.713 ; 5.713 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 6.127 ; 6.127 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 6.430 ; 6.430 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 6.378 ; 6.378 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 6.483 ; 6.483 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.306 ; 4.306 ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.501 ; 4.501 ; Fall       ; A[14]           ;
; BUSDIR_n       ; SLTSL_n    ; 5.293 ; 5.293 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 6.739 ; 6.739 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 6.262 ; 6.262 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.739 ; 6.739 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.094 ; 6.094 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 6.088 ; 6.088 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.586 ; 6.586 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 6.311 ; 6.311 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 6.205 ; 6.205 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 6.635 ; 6.635 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 3.486 ; 3.486 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 3.486 ; 3.486 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.141 ; 4.141 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 5.293 ; 5.293 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 6.739 ; 6.739 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 6.262 ; 6.262 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.739 ; 6.739 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.094 ; 6.094 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 6.088 ; 6.088 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.421 ; 6.421 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 6.311 ; 6.311 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 6.205 ; 6.205 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 6.635 ; 6.635 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 3.486 ; 3.486 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 3.486 ; 3.486 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.141 ; 4.141 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 4.458 ; 4.458 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 5.136 ; 5.136 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 5.136 ; 5.136 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 5.668 ; 5.668 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 5.214 ; 5.214 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 5.208 ; 5.208 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 5.323 ; 5.323 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 5.431 ; 5.431 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 5.325 ; 5.325 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 5.755 ; 5.755 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 6.149 ; 6.149 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 6.149 ; 6.149 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 6.333 ; 6.333 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 6.236 ; 6.236 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 6.414 ; 6.414 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 6.493 ; 6.493 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 6.322 ; 6.322 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 6.549 ; 6.549 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 6.307 ; 6.307 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 6.401 ; 6.401 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 6.481 ; 6.481 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.471 ; 6.471 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 6.307 ; 6.307 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 6.518 ; 6.518 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.508 ; 6.508 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.323 ; 6.323 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 6.320 ; 6.320 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 6.320 ; 6.320 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 6.364 ; 6.364 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 6.560 ; 6.560 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 6.594 ; 6.594 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 6.579 ; 6.579 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 6.557 ; 6.557 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 6.676 ; 6.676 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 6.215 ; 6.215 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 6.495 ; 6.495 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 6.646 ; 6.646 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 6.629 ; 6.629 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 6.215 ; 6.215 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 6.244 ; 6.244 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 6.433 ; 6.433 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 6.580 ; 6.580 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 6.813 ; 6.813 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 6.950 ; 6.950 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 7.070 ; 7.070 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 6.994 ; 6.994 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 6.974 ; 6.974 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 6.827 ; 6.827 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 7.045 ; 7.045 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 7.019 ; 7.019 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 6.813 ; 6.813 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.847 ; 5.847 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.847 ; 5.847 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 6.811 ; 6.811 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 6.830 ; 6.830 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 7.117 ; 7.117 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 6.913 ; 6.913 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 5.315 ; 5.315 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 5.510 ; 5.510 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 4.458 ; 4.458 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 5.136 ; 5.136 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 5.136 ; 5.136 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 5.668 ; 5.668 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 5.214 ; 5.214 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 5.208 ; 5.208 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 5.323 ; 5.323 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 5.431 ; 5.431 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 5.325 ; 5.325 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 5.755 ; 5.755 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.847 ; 5.847 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.847 ; 5.847 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 6.755 ; 6.755 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 7.072 ; 7.072 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 6.755 ; 6.755 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.133 ; 7.133 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.003 ; 7.003 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 5.709 ; 5.709 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 5.807 ; 5.807 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 5.871 ; 5.871 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 5.709 ; 5.709 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 5.763 ; 5.763 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 6.251 ; 6.251 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 6.329 ; 6.329 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 6.054 ; 6.054 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 6.178 ; 6.178 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.306 ; 4.306 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.501 ; 4.501 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 6.755 ; 6.755 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 7.072 ; 7.072 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 6.755 ; 6.755 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.133 ; 7.133 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.003 ; 7.003 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 5.686 ; 5.686 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 5.738 ; 5.738 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 5.727 ; 5.727 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 5.686 ; 5.686 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 5.713 ; 5.713 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 6.127 ; 6.127 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 6.430 ; 6.430 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 6.378 ; 6.378 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 6.483 ; 6.483 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.306 ; 4.306 ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.501 ; 4.501 ; Fall       ; A[14]           ;
; BUSDIR_n       ; SLTSL_n    ; 5.293 ; 5.293 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 5.221 ; 5.221 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.377 ; 5.377 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.037 ; 6.037 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.221 ; 5.221 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.222 ; 5.222 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.765 ; 5.765 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.578 ; 5.578 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.329 ; 5.329 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.734 ; 5.734 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 3.486 ; 3.486 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 3.486 ; 3.486 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.141 ; 4.141 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 5.293 ; 5.293 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 5.221 ; 5.221 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.377 ; 5.377 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.037 ; 6.037 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.221 ; 5.221 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.222 ; 5.222 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.765 ; 5.765 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.578 ; 5.578 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.329 ; 5.329 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.734 ; 5.734 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 3.486 ; 3.486 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 3.486 ; 3.486 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.141 ; 4.141 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n      ;       ; 7.572 ; 7.572 ;       ;
; A[1]       ; D[0]          ; 7.974 ; 7.974 ; 7.974 ; 7.974 ;
; A[1]       ; D[1]          ; 8.731 ; 8.731 ; 8.731 ; 8.731 ;
; A[1]       ; D[2]          ; 7.950 ; 8.057 ; 8.057 ; 7.950 ;
; A[1]       ; D[3]          ; 8.031 ; 8.051 ; 8.051 ; 8.031 ;
; A[1]       ; D[4]          ; 8.208 ; 8.208 ; 8.208 ; 8.208 ;
; A[1]       ; D[5]          ; 7.651 ; 8.282 ; 8.282 ; 7.651 ;
; A[1]       ; D[6]          ; 8.132 ; 8.166 ; 8.166 ; 8.132 ;
; A[1]       ; D[7]          ; 8.185 ; 8.506 ; 8.506 ; 8.185 ;
; A[1]       ; SRAM_ADDR[1]  ; 5.827 ;       ;       ; 5.827 ;
; A[2]       ; BUSDIR_n      ;       ; 7.945 ; 7.945 ;       ;
; A[2]       ; D[0]          ; 7.976 ; 8.114 ; 8.114 ; 7.976 ;
; A[2]       ; D[1]          ; 8.848 ; 8.848 ; 8.848 ; 8.848 ;
; A[2]       ; D[2]          ; 8.677 ; 7.957 ; 7.957 ; 8.677 ;
; A[2]       ; D[3]          ; 8.671 ; 8.148 ; 8.148 ; 8.671 ;
; A[2]       ; D[4]          ; 8.188 ; 8.273 ; 8.273 ; 8.188 ;
; A[2]       ; D[5]          ; 8.902 ; 8.163 ; 8.163 ; 8.902 ;
; A[2]       ; D[6]          ; 8.786 ; 8.316 ; 8.316 ; 8.786 ;
; A[2]       ; D[7]          ; 9.126 ; 8.487 ; 8.487 ; 9.126 ;
; A[2]       ; SRAM_ADDR[2]  ; 5.692 ;       ;       ; 5.692 ;
; A[3]       ; BUSDIR_n      ; 7.258 ; 7.659 ; 7.659 ; 7.258 ;
; A[3]       ; D[0]          ; 7.875 ; 7.875 ; 7.875 ; 7.875 ;
; A[3]       ; D[1]          ; 8.808 ; 8.808 ; 8.808 ; 8.808 ;
; A[3]       ; D[2]          ; 8.391 ; 7.855 ; 7.855 ; 8.391 ;
; A[3]       ; D[3]          ; 8.385 ; 8.108 ; 8.108 ; 8.385 ;
; A[3]       ; D[4]          ; 7.916 ; 7.987 ; 7.987 ; 7.916 ;
; A[3]       ; D[5]          ; 8.616 ; 7.929 ; 7.929 ; 8.616 ;
; A[3]       ; D[6]          ; 8.500 ; 8.276 ; 8.276 ; 8.500 ;
; A[3]       ; D[7]          ; 8.840 ; 8.329 ; 8.329 ; 8.840 ;
; A[3]       ; SRAM_ADDR[3]  ; 5.649 ;       ;       ; 5.649 ;
; A[4]       ; BUSDIR_n      ;       ; 8.068 ; 8.068 ;       ;
; A[4]       ; D[0]          ; 8.099 ; 8.237 ; 8.237 ; 8.099 ;
; A[4]       ; D[1]          ; 8.971 ; 8.971 ; 8.971 ; 8.971 ;
; A[4]       ; D[2]          ; 8.800 ; 8.080 ; 8.080 ; 8.800 ;
; A[4]       ; D[3]          ; 8.794 ; 8.271 ; 8.271 ; 8.794 ;
; A[4]       ; D[4]          ; 8.311 ; 8.396 ; 8.396 ; 8.311 ;
; A[4]       ; D[5]          ; 9.025 ; 8.286 ; 8.286 ; 9.025 ;
; A[4]       ; D[6]          ; 8.909 ; 8.439 ; 8.439 ; 8.909 ;
; A[4]       ; D[7]          ; 9.249 ; 8.610 ; 8.610 ; 9.249 ;
; A[4]       ; SRAM_ADDR[4]  ; 5.541 ;       ;       ; 5.541 ;
; A[5]       ; BUSDIR_n      ; 7.518 ; 7.685 ; 7.685 ; 7.518 ;
; A[5]       ; D[0]          ; 8.132 ; 8.132 ; 8.132 ; 8.132 ;
; A[5]       ; D[1]          ; 8.976 ; 8.976 ; 8.976 ; 8.976 ;
; A[5]       ; D[2]          ; 8.417 ; 8.108 ; 8.108 ; 8.417 ;
; A[5]       ; D[3]          ; 8.411 ; 8.276 ; 8.276 ; 8.411 ;
; A[5]       ; D[4]          ; 8.366 ; 8.366 ; 8.366 ; 8.366 ;
; A[5]       ; D[5]          ; 8.642 ; 8.097 ; 8.097 ; 8.642 ;
; A[5]       ; D[6]          ; 8.526 ; 8.444 ; 8.444 ; 8.526 ;
; A[5]       ; D[7]          ; 8.866 ; 8.497 ; 8.497 ; 8.866 ;
; A[5]       ; SRAM_ADDR[5]  ; 5.420 ;       ;       ; 5.420 ;
; A[6]       ; BUSDIR_n      ;       ; 8.085 ; 8.085 ;       ;
; A[6]       ; D[0]          ; 8.116 ; 8.254 ; 8.254 ; 8.116 ;
; A[6]       ; D[1]          ; 8.988 ; 8.988 ; 8.988 ; 8.988 ;
; A[6]       ; D[2]          ; 8.817 ; 8.097 ; 8.097 ; 8.817 ;
; A[6]       ; D[3]          ; 8.811 ; 8.288 ; 8.288 ; 8.811 ;
; A[6]       ; D[4]          ; 8.328 ; 8.413 ; 8.413 ; 8.328 ;
; A[6]       ; D[5]          ; 9.042 ; 8.303 ; 8.303 ; 9.042 ;
; A[6]       ; D[6]          ; 8.926 ; 8.456 ; 8.456 ; 8.926 ;
; A[6]       ; D[7]          ; 9.266 ; 8.627 ; 8.627 ; 9.266 ;
; A[6]       ; SRAM_ADDR[6]  ; 5.662 ;       ;       ; 5.662 ;
; A[7]       ; BUSDIR_n      ; 7.546 ; 7.567 ; 7.567 ; 7.546 ;
; A[7]       ; D[0]          ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; A[7]       ; D[1]          ; 8.835 ; 8.835 ; 8.835 ; 8.835 ;
; A[7]       ; D[2]          ; 8.299 ; 8.054 ; 8.054 ; 8.299 ;
; A[7]       ; D[3]          ; 8.293 ; 8.135 ; 8.135 ; 8.293 ;
; A[7]       ; D[4]          ; 8.312 ; 8.312 ; 8.312 ; 8.312 ;
; A[7]       ; D[5]          ; 8.524 ; 7.837 ; 7.837 ; 8.524 ;
; A[7]       ; D[6]          ; 8.408 ; 8.236 ; 8.236 ; 8.408 ;
; A[7]       ; D[7]          ; 8.748 ; 8.289 ; 8.289 ; 8.748 ;
; A[7]       ; SRAM_ADDR[7]  ; 5.684 ;       ;       ; 5.684 ;
; A[8]       ; SRAM_ADDR[8]  ; 5.680 ;       ;       ; 5.680 ;
; A[9]       ; SRAM_ADDR[9]  ; 5.535 ;       ;       ; 5.535 ;
; A[10]      ; SRAM_ADDR[10] ; 5.617 ;       ;       ; 5.617 ;
; A[11]      ; SRAM_ADDR[11] ; 5.618 ;       ;       ; 5.618 ;
; A[12]      ; SRAM_ADDR[12] ; 5.794 ;       ;       ; 5.794 ;
; A[13]      ; SRAM_ADDR[13] ; 5.704 ;       ;       ; 5.704 ;
; A[15]      ; SRAM_ADDR[14] ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; A[15]      ; SRAM_ADDR[15] ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; A[15]      ; SRAM_ADDR[16] ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; A[15]      ; SRAM_ADDR[17] ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; A[15]      ; SRAM_LB_N     ; 6.705 ; 6.705 ; 6.705 ; 6.705 ;
; A[15]      ; SRAM_UB_N     ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; IORQ_n     ; BUSDIR_n      ; 6.879 ;       ;       ; 6.879 ;
; IORQ_n     ; D[0]          ; 7.933 ; 7.933 ; 7.933 ; 7.933 ;
; IORQ_n     ; D[1]          ; 8.735 ; 8.735 ; 8.735 ; 8.735 ;
; IORQ_n     ; D[2]          ; 7.909 ; 7.909 ; 7.909 ; 7.909 ;
; IORQ_n     ; D[3]          ; 8.035 ; 8.035 ; 8.035 ; 8.035 ;
; IORQ_n     ; D[4]          ; 8.167 ; 8.167 ; 8.167 ; 8.167 ;
; IORQ_n     ; D[5]          ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; IORQ_n     ; D[6]          ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; IORQ_n     ; D[7]          ; 8.256 ; 8.256 ; 8.256 ; 8.256 ;
; M1_n       ; D[0]          ; 7.283 ; 7.283 ; 7.283 ; 7.283 ;
; M1_n       ; D[1]          ; 7.268 ; 7.725 ; 7.725 ; 7.268 ;
; M1_n       ; D[2]          ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; M1_n       ; D[3]          ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; M1_n       ; D[4]          ; 7.255 ; 7.407 ; 7.407 ; 7.255 ;
; M1_n       ; D[5]          ; 7.061 ; 7.297 ; 7.297 ; 7.061 ;
; M1_n       ; D[6]          ; 7.042 ; 7.191 ; 7.191 ; 7.042 ;
; M1_n       ; D[7]          ; 6.925 ; 7.621 ; 7.621 ; 6.925 ;
; MREQ_n     ; D[0]          ; 7.378 ; 7.378 ; 7.378 ; 7.378 ;
; MREQ_n     ; D[1]          ; 7.820 ; 7.454 ; 7.454 ; 7.820 ;
; MREQ_n     ; D[2]          ; 7.359 ; 7.359 ; 7.359 ; 7.359 ;
; MREQ_n     ; D[3]          ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; MREQ_n     ; D[4]          ; 7.502 ; 7.350 ; 7.350 ; 7.502 ;
; MREQ_n     ; D[5]          ; 7.392 ; 7.156 ; 7.156 ; 7.392 ;
; MREQ_n     ; D[6]          ; 7.286 ; 7.137 ; 7.137 ; 7.286 ;
; MREQ_n     ; D[7]          ; 7.716 ; 7.157 ; 7.157 ; 7.716 ;
; RD_n       ; BUSDIR_n      ; 6.809 ;       ;       ; 6.809 ;
; RD_n       ; D[0]          ; 7.986 ; 7.986 ; 7.986 ; 7.986 ;
; RD_n       ; D[1]          ; 8.788 ; 8.788 ; 8.788 ; 8.788 ;
; RD_n       ; D[2]          ; 7.962 ; 7.962 ; 7.962 ; 7.962 ;
; RD_n       ; D[3]          ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; RD_n       ; D[4]          ; 8.220 ; 8.220 ; 8.220 ; 8.220 ;
; RD_n       ; D[5]          ; 7.909 ; 7.909 ; 7.909 ; 7.909 ;
; RD_n       ; D[6]          ; 8.256 ; 8.256 ; 8.256 ; 8.256 ;
; RD_n       ; D[7]          ; 8.309 ; 8.309 ; 8.309 ; 8.309 ;
; SW[9]      ; BUSDIR_n      ;       ; 5.578 ; 5.578 ;       ;
; SW[9]      ; D[0]          ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; SW[9]      ; D[1]          ; 6.567 ; 7.024 ; 7.024 ; 6.567 ;
; SW[9]      ; D[2]          ; 6.563 ; 6.563 ; 6.563 ; 6.563 ;
; SW[9]      ; D[3]          ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; SW[9]      ; D[4]          ; 6.554 ; 6.706 ; 6.706 ; 6.554 ;
; SW[9]      ; D[5]          ; 6.360 ; 6.596 ; 6.596 ; 6.360 ;
; SW[9]      ; D[6]          ; 6.341 ; 6.490 ; 6.490 ; 6.341 ;
; SW[9]      ; D[7]          ; 6.224 ; 6.920 ; 6.920 ; 6.224 ;
; SW[9]      ; LEDR[9]       ; 3.771 ;       ;       ; 3.771 ;
; SW[9]      ; SRAM_CE_N     ;       ; 4.426 ; 4.426 ;       ;
; WR_n       ; BUSDIR_n      ; 7.021 ;       ;       ; 7.021 ;
; WR_n       ; SRAM_WE_N     ; 5.630 ;       ;       ; 5.630 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n      ;       ; 7.053 ; 7.053 ;       ;
; A[1]       ; D[0]          ; 7.494 ; 7.248 ; 7.248 ; 7.494 ;
; A[1]       ; D[1]          ; 7.588 ; 7.588 ; 7.588 ; 7.588 ;
; A[1]       ; D[2]          ; 7.326 ; 7.584 ; 7.584 ; 7.326 ;
; A[1]       ; D[3]          ; 7.320 ; 7.575 ; 7.575 ; 7.320 ;
; A[1]       ; D[4]          ; 7.575 ; 7.435 ; 7.435 ; 7.575 ;
; A[1]       ; D[5]          ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; A[1]       ; D[6]          ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; A[1]       ; D[7]          ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; A[1]       ; SRAM_ADDR[1]  ; 5.827 ;       ;       ; 5.827 ;
; A[2]       ; BUSDIR_n      ;       ; 7.117 ; 7.117 ;       ;
; A[2]       ; D[0]          ; 7.549 ; 7.549 ; 7.549 ; 7.549 ;
; A[2]       ; D[1]          ; 7.652 ; 7.652 ; 7.652 ; 7.652 ;
; A[2]       ; D[2]          ; 7.648 ; 7.648 ; 7.648 ; 7.648 ;
; A[2]       ; D[3]          ; 7.601 ; 7.601 ; 7.601 ; 7.601 ;
; A[2]       ; D[4]          ; 7.571 ; 7.571 ; 7.571 ; 7.571 ;
; A[2]       ; D[5]          ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; A[2]       ; D[6]          ; 7.426 ; 7.426 ; 7.426 ; 7.426 ;
; A[2]       ; D[7]          ; 7.309 ; 7.309 ; 7.309 ; 7.309 ;
; A[2]       ; SRAM_ADDR[2]  ; 5.692 ;       ;       ; 5.692 ;
; A[3]       ; BUSDIR_n      ; 6.739 ; 7.140 ; 7.140 ; 6.739 ;
; A[3]       ; D[0]          ; 7.289 ; 7.289 ; 7.289 ; 7.289 ;
; A[3]       ; D[1]          ; 7.274 ; 7.274 ; 7.274 ; 7.274 ;
; A[3]       ; D[2]          ; 7.270 ; 7.270 ; 7.270 ; 7.270 ;
; A[3]       ; D[3]          ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; A[3]       ; D[4]          ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; A[3]       ; D[5]          ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; A[3]       ; D[6]          ; 7.048 ; 7.048 ; 7.048 ; 7.048 ;
; A[3]       ; D[7]          ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; A[3]       ; SRAM_ADDR[3]  ; 5.649 ;       ;       ; 5.649 ;
; A[4]       ; BUSDIR_n      ;       ; 7.240 ; 7.240 ;       ;
; A[4]       ; D[0]          ; 7.672 ; 7.672 ; 7.672 ; 7.672 ;
; A[4]       ; D[1]          ; 7.775 ; 7.775 ; 7.775 ; 7.775 ;
; A[4]       ; D[2]          ; 7.771 ; 7.771 ; 7.771 ; 7.771 ;
; A[4]       ; D[3]          ; 7.724 ; 7.724 ; 7.724 ; 7.724 ;
; A[4]       ; D[4]          ; 7.694 ; 7.694 ; 7.694 ; 7.694 ;
; A[4]       ; D[5]          ; 7.507 ; 7.507 ; 7.507 ; 7.507 ;
; A[4]       ; D[6]          ; 7.549 ; 7.549 ; 7.549 ; 7.549 ;
; A[4]       ; D[7]          ; 7.432 ; 7.432 ; 7.432 ; 7.432 ;
; A[4]       ; SRAM_ADDR[4]  ; 5.541 ;       ;       ; 5.541 ;
; A[5]       ; BUSDIR_n      ; 6.999 ; 7.166 ; 7.166 ; 6.999 ;
; A[5]       ; D[0]          ; 7.549 ; 7.549 ; 7.549 ; 7.549 ;
; A[5]       ; D[1]          ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; A[5]       ; D[2]          ; 7.530 ; 7.530 ; 7.530 ; 7.530 ;
; A[5]       ; D[3]          ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; A[5]       ; D[4]          ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; A[5]       ; D[5]          ; 7.327 ; 7.327 ; 7.327 ; 7.327 ;
; A[5]       ; D[6]          ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; A[5]       ; D[7]          ; 7.191 ; 7.191 ; 7.191 ; 7.191 ;
; A[5]       ; SRAM_ADDR[5]  ; 5.420 ;       ;       ; 5.420 ;
; A[6]       ; BUSDIR_n      ;       ; 7.257 ; 7.257 ;       ;
; A[6]       ; D[0]          ; 7.689 ; 7.689 ; 7.689 ; 7.689 ;
; A[6]       ; D[1]          ; 7.792 ; 7.792 ; 7.792 ; 7.792 ;
; A[6]       ; D[2]          ; 7.788 ; 7.788 ; 7.788 ; 7.788 ;
; A[6]       ; D[3]          ; 7.741 ; 7.741 ; 7.741 ; 7.741 ;
; A[6]       ; D[4]          ; 7.711 ; 7.711 ; 7.711 ; 7.711 ;
; A[6]       ; D[5]          ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; A[6]       ; D[6]          ; 7.566 ; 7.566 ; 7.566 ; 7.566 ;
; A[6]       ; D[7]          ; 7.449 ; 7.449 ; 7.449 ; 7.449 ;
; A[6]       ; SRAM_ADDR[6]  ; 5.662 ;       ;       ; 5.662 ;
; A[7]       ; BUSDIR_n      ; 7.027 ; 7.048 ; 7.048 ; 7.027 ;
; A[7]       ; D[0]          ; 7.417 ; 7.417 ; 7.417 ; 7.417 ;
; A[7]       ; D[1]          ; 7.562 ; 7.562 ; 7.562 ; 7.562 ;
; A[7]       ; D[2]          ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; A[7]       ; D[3]          ; 7.549 ; 7.549 ; 7.549 ; 7.549 ;
; A[7]       ; D[4]          ; 7.439 ; 7.439 ; 7.439 ; 7.439 ;
; A[7]       ; D[5]          ; 7.355 ; 7.355 ; 7.355 ; 7.355 ;
; A[7]       ; D[6]          ; 7.336 ; 7.336 ; 7.336 ; 7.336 ;
; A[7]       ; D[7]          ; 7.219 ; 7.219 ; 7.219 ; 7.219 ;
; A[7]       ; SRAM_ADDR[7]  ; 5.684 ;       ;       ; 5.684 ;
; A[8]       ; SRAM_ADDR[8]  ; 5.680 ;       ;       ; 5.680 ;
; A[9]       ; SRAM_ADDR[9]  ; 5.535 ;       ;       ; 5.535 ;
; A[10]      ; SRAM_ADDR[10] ; 5.617 ;       ;       ; 5.617 ;
; A[11]      ; SRAM_ADDR[11] ; 5.618 ;       ;       ; 5.618 ;
; A[12]      ; SRAM_ADDR[12] ; 5.794 ;       ;       ; 5.794 ;
; A[13]      ; SRAM_ADDR[13] ; 5.704 ;       ;       ; 5.704 ;
; A[15]      ; SRAM_ADDR[14] ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; A[15]      ; SRAM_ADDR[15] ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; A[15]      ; SRAM_ADDR[16] ; 6.873 ; 6.873 ; 6.873 ; 6.873 ;
; A[15]      ; SRAM_ADDR[17] ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; A[15]      ; SRAM_LB_N     ; 6.353 ; 6.353 ; 6.353 ; 6.353 ;
; A[15]      ; SRAM_UB_N     ; 6.548 ; 6.548 ; 6.548 ; 6.548 ;
; IORQ_n     ; BUSDIR_n      ; 6.756 ;       ;       ; 6.756 ;
; IORQ_n     ; D[0]          ; 6.639 ; 7.009 ; 7.009 ; 6.639 ;
; IORQ_n     ; D[1]          ; 6.994 ; 6.994 ; 6.994 ; 6.994 ;
; IORQ_n     ; D[2]          ; 6.471 ; 6.952 ; 6.952 ; 6.471 ;
; IORQ_n     ; D[3]          ; 6.465 ; 6.961 ; 6.961 ; 6.465 ;
; IORQ_n     ; D[4]          ; 6.798 ; 6.981 ; 6.981 ; 6.798 ;
; IORQ_n     ; D[5]          ; 6.688 ; 6.787 ; 6.787 ; 6.688 ;
; IORQ_n     ; D[6]          ; 6.582 ; 6.768 ; 6.768 ; 6.582 ;
; IORQ_n     ; D[7]          ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; M1_n       ; D[0]          ; 6.367 ; 6.884 ; 6.884 ; 6.367 ;
; M1_n       ; D[1]          ; 7.020 ; 7.268 ; 7.268 ; 7.020 ;
; M1_n       ; D[2]          ; 6.210 ; 6.788 ; 6.788 ; 6.210 ;
; M1_n       ; D[3]          ; 6.205 ; 6.782 ; 6.782 ; 6.205 ;
; M1_n       ; D[4]          ; 6.771 ; 7.103 ; 7.103 ; 6.771 ;
; M1_n       ; D[5]          ; 6.485 ; 7.061 ; 7.061 ; 6.485 ;
; M1_n       ; D[6]          ; 6.324 ; 6.901 ; 6.901 ; 6.324 ;
; M1_n       ; D[7]          ; 6.736 ; 6.925 ; 6.925 ; 6.736 ;
; MREQ_n     ; D[0]          ; 6.979 ; 6.796 ; 6.796 ; 6.979 ;
; MREQ_n     ; D[1]          ; 7.363 ; 7.363 ; 7.363 ; 7.363 ;
; MREQ_n     ; D[2]          ; 6.883 ; 6.639 ; 6.639 ; 6.883 ;
; MREQ_n     ; D[3]          ; 6.877 ; 6.640 ; 6.640 ; 6.877 ;
; MREQ_n     ; D[4]          ; 7.198 ; 7.191 ; 7.191 ; 7.198 ;
; MREQ_n     ; D[5]          ; 7.156 ; 6.855 ; 6.855 ; 7.156 ;
; MREQ_n     ; D[6]          ; 6.996 ; 6.747 ; 6.747 ; 6.996 ;
; MREQ_n     ; D[7]          ; 7.020 ; 7.020 ; 7.020 ; 7.020 ;
; RD_n       ; BUSDIR_n      ; 6.809 ;       ;       ; 6.809 ;
; RD_n       ; D[0]          ; 6.683 ; 6.758 ; 6.758 ; 6.683 ;
; RD_n       ; D[1]          ; 6.816 ; 6.816 ; 6.816 ; 6.816 ;
; RD_n       ; D[2]          ; 6.515 ; 6.601 ; 6.601 ; 6.515 ;
; RD_n       ; D[3]          ; 6.509 ; 6.602 ; 6.602 ; 6.509 ;
; RD_n       ; D[4]          ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; RD_n       ; D[5]          ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; RD_n       ; D[6]          ; 6.590 ; 6.590 ; 6.590 ; 6.590 ;
; RD_n       ; D[7]          ; 6.473 ; 6.473 ; 6.473 ; 6.473 ;
; SW[9]      ; BUSDIR_n      ;       ; 5.578 ; 5.578 ;       ;
; SW[9]      ; D[0]          ; 5.662 ; 6.183 ; 6.183 ; 5.662 ;
; SW[9]      ; D[1]          ; 6.322 ; 6.567 ; 6.567 ; 6.322 ;
; SW[9]      ; D[2]          ; 5.506 ; 6.087 ; 6.087 ; 5.506 ;
; SW[9]      ; D[3]          ; 5.507 ; 6.081 ; 6.081 ; 5.507 ;
; SW[9]      ; D[4]          ; 6.050 ; 6.402 ; 6.402 ; 6.050 ;
; SW[9]      ; D[5]          ; 5.863 ; 6.360 ; 6.360 ; 5.863 ;
; SW[9]      ; D[6]          ; 5.614 ; 6.200 ; 6.200 ; 5.614 ;
; SW[9]      ; D[7]          ; 6.019 ; 6.224 ; 6.224 ; 6.019 ;
; SW[9]      ; LEDR[9]       ; 3.771 ;       ;       ; 3.771 ;
; SW[9]      ; SRAM_CE_N     ;       ; 4.426 ; 4.426 ;       ;
; WR_n       ; BUSDIR_n      ; 7.021 ;       ;       ; 7.021 ;
; WR_n       ; SRAM_WE_N     ; 5.630 ;       ;       ; 5.630 ;
+------------+---------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[0]       ; 4.650 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.008 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.993 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.989 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.980 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.980 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.786 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.767 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.650 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.650 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.008 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.993 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.989 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.980 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.980 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.786 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.767 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.650 ;      ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.939 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.297 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.282 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.278 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.269 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.269 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.075 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.056 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.939 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.939 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.297 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.282 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.278 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.269 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.269 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.075 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.056 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.939 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[0]       ; 4.650 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.008 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.993 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.989 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.980 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.980 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.786 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.767 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.650 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.650 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.008 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.993 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.989 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.980 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.980 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.786 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.767 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.650 ;      ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.939 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.297 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.282 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.278 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.269 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.269 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.075 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.056 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.939 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.939 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.297 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.282 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.278 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.269 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.269 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.075 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.056 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.939 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 4.650     ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.008     ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.993     ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.989     ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.980     ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.980     ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.786     ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.767     ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.650     ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.650     ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.008     ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.993     ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.989     ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.980     ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.980     ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.786     ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.767     ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.650     ;           ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.939     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.297     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.282     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.278     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.269     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.269     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.075     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.056     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.939     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.939     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.297     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.282     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.278     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.269     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.269     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.075     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.056     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.939     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 4.650     ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.008     ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.993     ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.989     ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.980     ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.980     ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.786     ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.767     ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.650     ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.650     ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.008     ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.993     ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.989     ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.980     ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.980     ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.786     ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.767     ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.650     ;           ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.939     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.297     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.282     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.278     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.269     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.269     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.075     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.056     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.939     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.939     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.297     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.282     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.278     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.269     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.269     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.075     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.056     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.939     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -1.981  ; -0.816  ; N/A      ; N/A     ; -1.469              ;
;  A[0]            ; -0.021  ; -0.510  ; N/A      ; N/A     ; -1.469              ;
;  A[14]           ; N/A     ; N/A     ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; -1.981  ; -0.816  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -15.872 ; -21.911 ; 0.0      ; 0.0     ; -63.063             ;
;  A[0]            ; -0.042  ; -15.409 ; N/A      ; N/A     ; -50.349             ;
;  A[14]           ; N/A     ; N/A     ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; -15.830 ; -6.502  ; N/A      ; N/A     ; -11.245             ;
+------------------+---------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]       ; 6.825  ; 6.825  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]       ; 0.521  ; 0.521  ; Rise       ; A[0]            ;
;  A[1]        ; A[0]       ; 5.045  ; 5.045  ; Rise       ; A[0]            ;
;  A[2]        ; A[0]       ; 6.587  ; 6.587  ; Rise       ; A[0]            ;
;  A[3]        ; A[0]       ; 5.601  ; 5.601  ; Rise       ; A[0]            ;
;  A[4]        ; A[0]       ; 6.809  ; 6.809  ; Rise       ; A[0]            ;
;  A[5]        ; A[0]       ; 5.598  ; 5.598  ; Rise       ; A[0]            ;
;  A[6]        ; A[0]       ; 6.825  ; 6.825  ; Rise       ; A[0]            ;
;  A[7]        ; A[0]       ; 5.381  ; 5.381  ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 1.779  ; 1.779  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; 0.675  ; 0.675  ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 0.920  ; 0.920  ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 0.247  ; 0.247  ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 0.248  ; 0.248  ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 1.779  ; 1.779  ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 0.328  ; 0.328  ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 0.404  ; 0.404  ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 0.512  ; 0.512  ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]       ; 3.578  ; 3.578  ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]       ; 3.578  ; 3.578  ; Rise       ; A[0]            ;
; D[*]         ; A[14]      ; 1.583  ; 1.583  ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.325  ; 1.325  ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; 1.583  ; 1.583  ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; 1.208  ; 1.208  ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.072  ; 1.072  ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; 0.861  ; 0.861  ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.360  ; 1.360  ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.287  ; 1.287  ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.480  ; 1.480  ; Rise       ; A[14]           ;
; D[*]         ; A[14]      ; 1.559  ; 1.559  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.559  ; 1.559  ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; 1.442  ; 1.442  ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; 1.211  ; 1.211  ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.071  ; 1.071  ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 0.690  ; 0.690  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.362  ; 1.362  ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.095  ; 1.095  ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.075  ; 1.075  ; Fall       ; A[14]           ;
; A[*]         ; SLTSL_n    ; 3.887  ; 3.887  ; Rise       ; SLTSL_n         ;
;  A[14]       ; SLTSL_n    ; -0.303 ; -0.303 ; Rise       ; SLTSL_n         ;
;  A[15]       ; SLTSL_n    ; 3.887  ; 3.887  ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 2.753  ; 2.753  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 2.380  ; 2.380  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 2.425  ; 2.425  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 2.753  ; 2.753  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 2.382  ; 2.382  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 2.478  ; 2.478  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 2.449  ; 2.449  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 1.916  ; 1.916  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 2.220  ; 2.220  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 2.471  ; 2.471  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 2.412  ; 2.412  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 2.183  ; 2.183  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 2.150  ; 2.150  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 2.215  ; 2.215  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 2.457  ; 2.457  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 2.402  ; 2.402  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 2.465  ; 2.465  ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n    ; 2.765  ; 2.765  ; Rise       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]       ; 0.510  ; 0.510  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]       ; 0.510  ; 0.510  ; Rise       ; A[0]            ;
;  A[1]        ; A[0]       ; -1.690 ; -1.690 ; Rise       ; A[0]            ;
;  A[2]        ; A[0]       ; -1.584 ; -1.584 ; Rise       ; A[0]            ;
;  A[3]        ; A[0]       ; -1.335 ; -1.335 ; Rise       ; A[0]            ;
;  A[4]        ; A[0]       ; -1.707 ; -1.707 ; Rise       ; A[0]            ;
;  A[5]        ; A[0]       ; -2.057 ; -2.057 ; Rise       ; A[0]            ;
;  A[6]        ; A[0]       ; -1.724 ; -1.724 ; Rise       ; A[0]            ;
;  A[7]        ; A[0]       ; -1.939 ; -1.939 ; Rise       ; A[0]            ;
; D[*]         ; A[0]       ; 0.632  ; 0.632  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]       ; -0.287 ; -0.287 ; Rise       ; A[0]            ;
;  D[1]        ; A[0]       ; 0.121  ; 0.121  ; Rise       ; A[0]            ;
;  D[2]        ; A[0]       ; 0.485  ; 0.485  ; Rise       ; A[0]            ;
;  D[3]        ; A[0]       ; 0.471  ; 0.471  ; Rise       ; A[0]            ;
;  D[4]        ; A[0]       ; 0.223  ; 0.223  ; Rise       ; A[0]            ;
;  D[5]        ; A[0]       ; 0.632  ; 0.632  ; Rise       ; A[0]            ;
;  D[6]        ; A[0]       ; 0.231  ; 0.231  ; Rise       ; A[0]            ;
;  D[7]        ; A[0]       ; 0.130  ; 0.130  ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]       ; -1.589 ; -1.589 ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]       ; -1.589 ; -1.589 ; Rise       ; A[0]            ;
; D[*]         ; A[14]      ; -0.064 ; -0.064 ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; -0.521 ; -0.521 ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; -0.631 ; -0.631 ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; -0.404 ; -0.404 ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; -0.275 ; -0.275 ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; -0.064 ; -0.064 ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; -0.454 ; -0.454 ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; -0.291 ; -0.291 ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; -0.399 ; -0.399 ; Rise       ; A[14]           ;
; D[*]         ; A[14]      ; 0.111  ; 0.111  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; -0.522 ; -0.522 ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; -0.592 ; -0.592 ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; -0.407 ; -0.407 ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; -0.274 ; -0.274 ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 0.111  ; 0.111  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; -0.461 ; -0.461 ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; -0.291 ; -0.291 ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; -0.279 ; -0.279 ; Fall       ; A[14]           ;
; A[*]         ; SLTSL_n    ; 0.816  ; 0.816  ; Rise       ; SLTSL_n         ;
;  A[14]       ; SLTSL_n    ; 0.816  ; 0.816  ; Rise       ; SLTSL_n         ;
;  A[15]       ; SLTSL_n    ; -1.231 ; -1.231 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; -0.846 ; -0.846 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; -1.049 ; -1.049 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; -1.079 ; -1.079 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; -1.189 ; -1.189 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; -1.052 ; -1.052 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; -1.039 ; -1.039 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; -1.033 ; -1.033 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; -0.846 ; -0.846 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; -0.952 ; -0.952 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; -1.077 ; -1.077 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; -1.047 ; -1.047 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; -0.972 ; -0.972 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; -0.948 ; -0.948 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; -0.949 ; -0.949 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; -1.074 ; -1.074 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; -1.044 ; -1.044 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; -1.072 ; -1.072 ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n    ; -1.290 ; -1.290 ; Rise       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 11.454 ; 11.454 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 19.028 ; 19.028 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 17.231 ; 17.231 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 19.028 ; 19.028 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 17.147 ; 17.147 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 17.502 ; 17.502 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 18.026 ; 18.026 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 16.374 ; 16.374 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 17.758 ; 17.758 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 17.922 ; 17.922 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 14.116 ; 14.116 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 13.061 ; 13.061 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 13.568 ; 13.568 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 13.300 ; 13.300 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 13.738 ; 13.738 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 14.004 ; 14.004 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 13.447 ; 13.447 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 14.116 ; 14.116 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 14.680 ; 14.680 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 14.680 ; 14.680 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 14.630 ; 14.630 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 14.575 ; 14.575 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 14.050 ; 14.050 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 14.679 ; 14.679 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 14.651 ; 14.651 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 14.061 ; 14.061 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 14.550 ; 14.550 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 13.630 ; 13.630 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 14.028 ; 14.028 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 14.447 ; 14.447 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 14.389 ; 14.389 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 14.338 ; 14.338 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 14.354 ; 14.354 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 14.550 ; 14.550 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 14.717 ; 14.717 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 14.327 ; 14.327 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 14.529 ; 14.529 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 14.717 ; 14.717 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 13.633 ; 13.633 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 13.617 ; 13.617 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 14.037 ; 14.037 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 14.383 ; 14.383 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 15.104 ; 15.104 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 14.466 ; 14.466 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 14.916 ; 14.916 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 15.019 ; 15.019 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 14.893 ; 14.893 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 14.306 ; 14.306 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 15.104 ; 15.104 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 15.048 ; 15.048 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 14.277 ; 14.277 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 16.633 ; 16.633 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.203 ; 11.203 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 15.457 ; 15.457 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 16.633 ; 16.633 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 16.175 ; 16.175 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 16.122 ; 16.122 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 12.659 ; 12.659 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 13.211 ; 13.211 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 11.454 ; 11.454 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 19.028 ; 19.028 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 17.231 ; 17.231 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 19.028 ; 19.028 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 17.147 ; 17.147 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 17.502 ; 17.502 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 18.026 ; 18.026 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 16.374 ; 16.374 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 17.758 ; 17.758 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 17.922 ; 17.922 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 11.203 ; 11.203 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 11.203 ; 11.203 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 14.662 ; 14.662 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 14.528 ; 14.528 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 14.474 ; 14.474 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.662 ; 14.662 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 14.535 ; 14.535 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 13.157 ; 13.157 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 12.046 ; 12.046 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 12.152 ; 12.152 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 11.779 ; 11.779 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 11.929 ; 11.929 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 13.065 ; 13.065 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 13.157 ; 13.157 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 12.579 ; 12.579 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 12.889 ; 12.889 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 9.375  ; 9.375  ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 9.927  ; 9.927  ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 14.662 ; 14.662 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 14.528 ; 14.528 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 14.474 ; 14.474 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.662 ; 14.662 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 14.535 ; 14.535 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 13.719 ; 13.719 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 11.836 ; 11.836 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 11.889 ; 11.889 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 11.761 ; 11.761 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 11.874 ; 11.874 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 12.800 ; 12.800 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 13.527 ; 13.527 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 13.442 ; 13.442 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 13.719 ; 13.719 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 9.375  ; 9.375  ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 9.927  ; 9.927  ; Fall       ; A[14]           ;
; BUSDIR_n       ; SLTSL_n    ; 11.883 ; 11.883 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 15.405 ; 15.405 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 14.419 ; 14.419 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.301 ; 15.301 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 13.952 ; 13.952 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 13.950 ; 13.950 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 15.014 ; 15.014 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 14.519 ; 14.519 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.230 ; 14.230 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.405 ; 15.405 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 7.629  ; 7.629  ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 7.629  ; 7.629  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 8.788  ; 8.788  ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 11.883 ; 11.883 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 15.405 ; 15.405 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 14.419 ; 14.419 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.301 ; 15.301 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 13.952 ; 13.952 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 13.950 ; 13.950 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 15.014 ; 15.014 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 14.519 ; 14.519 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.230 ; 14.230 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.405 ; 15.405 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 7.629  ; 7.629  ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 7.629  ; 7.629  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 8.788  ; 8.788  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 4.458 ; 4.458 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 5.136 ; 5.136 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 5.136 ; 5.136 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 5.668 ; 5.668 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 5.214 ; 5.214 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 5.208 ; 5.208 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 5.323 ; 5.323 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]       ; 5.431 ; 5.431 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]       ; 5.325 ; 5.325 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]       ; 5.755 ; 5.755 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 6.149 ; 6.149 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 6.149 ; 6.149 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 6.333 ; 6.333 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 6.236 ; 6.236 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 6.414 ; 6.414 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 6.493 ; 6.493 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 6.322 ; 6.322 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 6.549 ; 6.549 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 6.307 ; 6.307 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 6.401 ; 6.401 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 6.481 ; 6.481 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.471 ; 6.471 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 6.307 ; 6.307 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 6.518 ; 6.518 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.508 ; 6.508 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.323 ; 6.323 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 6.320 ; 6.320 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 6.320 ; 6.320 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 6.364 ; 6.364 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 6.560 ; 6.560 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 6.594 ; 6.594 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 6.579 ; 6.579 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 6.557 ; 6.557 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 6.676 ; 6.676 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 6.215 ; 6.215 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 6.495 ; 6.495 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 6.646 ; 6.646 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 6.629 ; 6.629 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 6.215 ; 6.215 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 6.244 ; 6.244 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 6.433 ; 6.433 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 6.580 ; 6.580 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 6.813 ; 6.813 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]       ; 6.950 ; 6.950 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]       ; 7.070 ; 7.070 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]       ; 6.994 ; 6.994 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]       ; 6.974 ; 6.974 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]       ; 6.827 ; 6.827 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]       ; 7.045 ; 7.045 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]       ; 7.019 ; 7.019 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]       ; 6.813 ; 6.813 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.847 ; 5.847 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.847 ; 5.847 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 6.811 ; 6.811 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 6.830 ; 6.830 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 7.117 ; 7.117 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 6.913 ; 6.913 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 5.315 ; 5.315 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 5.510 ; 5.510 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 4.458 ; 4.458 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 5.136 ; 5.136 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 5.136 ; 5.136 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 5.668 ; 5.668 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 5.214 ; 5.214 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 5.208 ; 5.208 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 5.323 ; 5.323 ; Fall       ; A[0]            ;
;  D[5]          ; A[0]       ; 5.431 ; 5.431 ; Fall       ; A[0]            ;
;  D[6]          ; A[0]       ; 5.325 ; 5.325 ; Fall       ; A[0]            ;
;  D[7]          ; A[0]       ; 5.755 ; 5.755 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.847 ; 5.847 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.847 ; 5.847 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 6.755 ; 6.755 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 7.072 ; 7.072 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 6.755 ; 6.755 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.133 ; 7.133 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.003 ; 7.003 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 5.709 ; 5.709 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 5.807 ; 5.807 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 5.871 ; 5.871 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 5.709 ; 5.709 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 5.763 ; 5.763 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 6.251 ; 6.251 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 6.329 ; 6.329 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 6.054 ; 6.054 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 6.178 ; 6.178 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.306 ; 4.306 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.501 ; 4.501 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 6.755 ; 6.755 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 7.072 ; 7.072 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 6.755 ; 6.755 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.133 ; 7.133 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.003 ; 7.003 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 5.686 ; 5.686 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 5.738 ; 5.738 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 5.727 ; 5.727 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 5.686 ; 5.686 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 5.713 ; 5.713 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 6.127 ; 6.127 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 6.430 ; 6.430 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 6.378 ; 6.378 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 6.483 ; 6.483 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.306 ; 4.306 ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.501 ; 4.501 ; Fall       ; A[14]           ;
; BUSDIR_n       ; SLTSL_n    ; 5.293 ; 5.293 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 5.221 ; 5.221 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.377 ; 5.377 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.037 ; 6.037 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.221 ; 5.221 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.222 ; 5.222 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.765 ; 5.765 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.578 ; 5.578 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.329 ; 5.329 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.734 ; 5.734 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 3.486 ; 3.486 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 3.486 ; 3.486 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.141 ; 4.141 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 5.293 ; 5.293 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 5.221 ; 5.221 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.377 ; 5.377 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.037 ; 6.037 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.221 ; 5.221 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.222 ; 5.222 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.765 ; 5.765 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.578 ; 5.578 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.329 ; 5.329 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.734 ; 5.734 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 3.486 ; 3.486 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 3.486 ; 3.486 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.141 ; 4.141 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n      ;        ; 16.056 ; 16.056 ;        ;
; A[1]       ; D[0]          ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; A[1]       ; D[1]          ; 18.993 ; 18.993 ; 18.993 ; 18.993 ;
; A[1]       ; D[2]          ; 17.112 ; 17.184 ; 17.184 ; 17.112 ;
; A[1]       ; D[3]          ; 17.467 ; 17.467 ; 17.467 ; 17.467 ;
; A[1]       ; D[4]          ; 17.991 ; 17.991 ; 17.991 ; 17.991 ;
; A[1]       ; D[5]          ; 16.339 ; 17.724 ; 17.724 ; 16.339 ;
; A[1]       ; D[6]          ; 17.723 ; 17.723 ; 17.723 ; 17.723 ;
; A[1]       ; D[7]          ; 17.887 ; 18.404 ; 18.404 ; 17.887 ;
; A[1]       ; SRAM_ADDR[1]  ; 11.108 ;        ;        ; 11.108 ;
; A[2]       ; BUSDIR_n      ;        ; 17.285 ; 17.285 ;        ;
; A[2]       ; D[0]          ; 17.307 ; 17.760 ; 17.760 ; 17.307 ;
; A[2]       ; D[1]          ; 19.425 ; 19.425 ; 19.425 ; 19.425 ;
; A[2]       ; D[2]          ; 19.035 ; 17.293 ; 17.293 ; 19.035 ;
; A[2]       ; D[3]          ; 19.030 ; 17.899 ; 17.899 ; 19.030 ;
; A[2]       ; D[4]          ; 18.058 ; 18.355 ; 18.355 ; 18.058 ;
; A[2]       ; D[5]          ; 19.575 ; 17.860 ; 17.860 ; 19.575 ;
; A[2]       ; D[6]          ; 19.304 ; 18.349 ; 18.349 ; 19.304 ;
; A[2]       ; D[7]          ; 20.255 ; 18.746 ; 18.746 ; 20.255 ;
; A[2]       ; SRAM_ADDR[2]  ; 10.827 ;        ;        ; 10.827 ;
; A[3]       ; BUSDIR_n      ; 15.198 ; 16.299 ; 16.299 ; 15.198 ;
; A[3]       ; D[0]          ; 16.995 ; 16.995 ; 16.995 ; 16.995 ;
; A[3]       ; D[1]          ; 19.141 ; 19.141 ; 19.141 ; 19.141 ;
; A[3]       ; D[2]          ; 18.049 ; 16.910 ; 16.910 ; 18.049 ;
; A[3]       ; D[3]          ; 18.044 ; 17.615 ; 17.615 ; 18.044 ;
; A[3]       ; D[4]          ; 17.180 ; 17.369 ; 17.369 ; 17.180 ;
; A[3]       ; D[5]          ; 18.589 ; 17.072 ; 17.072 ; 18.589 ;
; A[3]       ; D[6]          ; 18.318 ; 18.065 ; 18.065 ; 18.318 ;
; A[3]       ; D[7]          ; 19.269 ; 18.229 ; 18.229 ; 19.269 ;
; A[3]       ; SRAM_ADDR[3]  ; 10.758 ;        ;        ; 10.758 ;
; A[4]       ; BUSDIR_n      ;        ; 17.507 ; 17.507 ;        ;
; A[4]       ; D[0]          ; 17.529 ; 17.982 ; 17.982 ; 17.529 ;
; A[4]       ; D[1]          ; 19.647 ; 19.647 ; 19.647 ; 19.647 ;
; A[4]       ; D[2]          ; 19.257 ; 17.515 ; 17.515 ; 19.257 ;
; A[4]       ; D[3]          ; 19.252 ; 18.121 ; 18.121 ; 19.252 ;
; A[4]       ; D[4]          ; 18.280 ; 18.577 ; 18.577 ; 18.280 ;
; A[4]       ; D[5]          ; 19.797 ; 18.082 ; 18.082 ; 19.797 ;
; A[4]       ; D[6]          ; 19.526 ; 18.571 ; 18.571 ; 19.526 ;
; A[4]       ; D[7]          ; 20.477 ; 18.968 ; 18.968 ; 20.477 ;
; A[4]       ; SRAM_ADDR[4]  ; 10.495 ;        ;        ; 10.495 ;
; A[5]       ; BUSDIR_n      ; 15.883 ; 16.296 ; 16.296 ; 15.883 ;
; A[5]       ; D[0]          ; 17.648 ; 17.648 ; 17.648 ; 17.648 ;
; A[5]       ; D[1]          ; 19.579 ; 19.579 ; 19.579 ; 19.579 ;
; A[5]       ; D[2]          ; 18.046 ; 17.564 ; 17.564 ; 18.046 ;
; A[5]       ; D[3]          ; 18.053 ; 18.053 ; 18.053 ; 18.053 ;
; A[5]       ; D[4]          ; 18.443 ; 18.443 ; 18.443 ; 18.443 ;
; A[5]       ; D[5]          ; 18.586 ; 17.510 ; 17.510 ; 18.586 ;
; A[5]       ; D[6]          ; 18.503 ; 18.503 ; 18.503 ; 18.503 ;
; A[5]       ; D[7]          ; 19.266 ; 18.667 ; 18.667 ; 19.266 ;
; A[5]       ; SRAM_ADDR[5]  ; 10.310 ;        ;        ; 10.310 ;
; A[6]       ; BUSDIR_n      ;        ; 17.523 ; 17.523 ;        ;
; A[6]       ; D[0]          ; 17.545 ; 17.998 ; 17.998 ; 17.545 ;
; A[6]       ; D[1]          ; 19.663 ; 19.663 ; 19.663 ; 19.663 ;
; A[6]       ; D[2]          ; 19.273 ; 17.531 ; 17.531 ; 19.273 ;
; A[6]       ; D[3]          ; 19.268 ; 18.137 ; 18.137 ; 19.268 ;
; A[6]       ; D[4]          ; 18.296 ; 18.593 ; 18.593 ; 18.296 ;
; A[6]       ; D[5]          ; 19.813 ; 18.098 ; 18.098 ; 19.813 ;
; A[6]       ; D[6]          ; 19.542 ; 18.587 ; 18.587 ; 19.542 ;
; A[6]       ; D[7]          ; 20.493 ; 18.984 ; 18.984 ; 20.493 ;
; A[6]       ; SRAM_ADDR[6]  ; 10.761 ;        ;        ; 10.761 ;
; A[7]       ; BUSDIR_n      ; 15.949 ; 16.079 ; 16.079 ; 15.949 ;
; A[7]       ; D[0]          ; 17.537 ; 17.537 ; 17.537 ; 17.537 ;
; A[7]       ; D[1]          ; 19.334 ; 19.334 ; 19.334 ; 19.334 ;
; A[7]       ; D[2]          ; 17.829 ; 17.453 ; 17.453 ; 17.829 ;
; A[7]       ; D[3]          ; 17.824 ; 17.808 ; 17.808 ; 17.824 ;
; A[7]       ; D[4]          ; 18.332 ; 18.332 ; 18.332 ; 18.332 ;
; A[7]       ; D[5]          ; 18.369 ; 16.853 ; 16.853 ; 18.369 ;
; A[7]       ; D[6]          ; 18.098 ; 18.064 ; 18.064 ; 18.098 ;
; A[7]       ; D[7]          ; 19.049 ; 18.228 ; 18.228 ; 19.049 ;
; A[7]       ; SRAM_ADDR[7]  ; 10.839 ;        ;        ; 10.839 ;
; A[8]       ; SRAM_ADDR[8]  ; 10.864 ;        ;        ; 10.864 ;
; A[9]       ; SRAM_ADDR[9]  ; 10.555 ;        ;        ; 10.555 ;
; A[10]      ; SRAM_ADDR[10] ; 10.802 ;        ;        ; 10.802 ;
; A[11]      ; SRAM_ADDR[11] ; 10.788 ;        ;        ; 10.788 ;
; A[12]      ; SRAM_ADDR[12] ; 11.031 ;        ;        ; 11.031 ;
; A[13]      ; SRAM_ADDR[13] ; 10.874 ;        ;        ; 10.874 ;
; A[15]      ; SRAM_ADDR[14] ; 13.886 ; 13.886 ; 13.886 ; 13.886 ;
; A[15]      ; SRAM_ADDR[15] ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; A[15]      ; SRAM_ADDR[16] ; 14.358 ; 14.358 ; 14.358 ; 14.358 ;
; A[15]      ; SRAM_ADDR[17] ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; A[15]      ; SRAM_LB_N     ; 13.565 ; 13.565 ; 13.565 ; 13.565 ;
; A[15]      ; SRAM_UB_N     ; 14.117 ; 14.117 ; 14.117 ; 14.117 ;
; IORQ_n     ; BUSDIR_n      ; 14.354 ;        ;        ; 14.354 ;
; IORQ_n     ; D[0]          ; 17.310 ; 17.310 ; 17.310 ; 17.310 ;
; IORQ_n     ; D[1]          ; 19.125 ; 19.125 ; 19.125 ; 19.125 ;
; IORQ_n     ; D[2]          ; 17.226 ; 17.226 ; 17.226 ; 17.226 ;
; IORQ_n     ; D[3]          ; 17.599 ; 17.599 ; 17.599 ; 17.599 ;
; IORQ_n     ; D[4]          ; 18.105 ; 18.105 ; 18.105 ; 18.105 ;
; IORQ_n     ; D[5]          ; 17.056 ; 17.056 ; 17.056 ; 17.056 ;
; IORQ_n     ; D[6]          ; 18.049 ; 18.049 ; 18.049 ; 18.049 ;
; IORQ_n     ; D[7]          ; 18.213 ; 18.213 ; 18.213 ; 18.213 ;
; M1_n       ; D[0]          ; 15.388 ; 15.388 ; 15.388 ; 15.388 ;
; M1_n       ; D[1]          ; 15.372 ; 16.247 ; 16.247 ; 15.372 ;
; M1_n       ; D[2]          ; 15.369 ; 15.369 ; 15.369 ; 15.369 ;
; M1_n       ; D[3]          ; 15.359 ; 15.359 ; 15.359 ; 15.359 ;
; M1_n       ; D[4]          ; 15.359 ; 15.960 ; 15.960 ; 15.359 ;
; M1_n       ; D[5]          ; 14.927 ; 15.465 ; 15.465 ; 14.927 ;
; M1_n       ; D[6]          ; 14.907 ; 15.176 ; 15.176 ; 14.907 ;
; M1_n       ; D[7]          ; 14.595 ; 16.351 ; 16.351 ; 14.595 ;
; MREQ_n     ; D[0]          ; 15.642 ; 15.642 ; 15.642 ; 15.642 ;
; MREQ_n     ; D[1]          ; 16.501 ; 15.626 ; 15.626 ; 16.501 ;
; MREQ_n     ; D[2]          ; 15.623 ; 15.623 ; 15.623 ; 15.623 ;
; MREQ_n     ; D[3]          ; 15.613 ; 15.613 ; 15.613 ; 15.613 ;
; MREQ_n     ; D[4]          ; 16.214 ; 15.613 ; 15.613 ; 16.214 ;
; MREQ_n     ; D[5]          ; 15.719 ; 15.181 ; 15.181 ; 15.719 ;
; MREQ_n     ; D[6]          ; 15.430 ; 15.161 ; 15.161 ; 15.430 ;
; MREQ_n     ; D[7]          ; 16.605 ; 15.106 ; 15.106 ; 16.605 ;
; RD_n       ; BUSDIR_n      ; 14.154 ;        ;        ; 14.154 ;
; RD_n       ; D[0]          ; 17.449 ; 17.449 ; 17.449 ; 17.449 ;
; RD_n       ; D[1]          ; 19.264 ; 19.264 ; 19.264 ; 19.264 ;
; RD_n       ; D[2]          ; 17.365 ; 17.365 ; 17.365 ; 17.365 ;
; RD_n       ; D[3]          ; 17.738 ; 17.738 ; 17.738 ; 17.738 ;
; RD_n       ; D[4]          ; 18.244 ; 18.244 ; 18.244 ; 18.244 ;
; RD_n       ; D[5]          ; 17.195 ; 17.195 ; 17.195 ; 17.195 ;
; RD_n       ; D[6]          ; 18.188 ; 18.188 ; 18.188 ; 18.188 ;
; RD_n       ; D[7]          ; 18.352 ; 18.352 ; 18.352 ; 18.352 ;
; SW[9]      ; BUSDIR_n      ;        ; 12.603 ; 12.603 ;        ;
; SW[9]      ; D[0]          ; 15.162 ; 15.162 ; 15.162 ; 15.162 ;
; SW[9]      ; D[1]          ; 15.146 ; 16.021 ; 16.021 ; 15.146 ;
; SW[9]      ; D[2]          ; 15.143 ; 15.143 ; 15.143 ; 15.143 ;
; SW[9]      ; D[3]          ; 15.133 ; 15.133 ; 15.133 ; 15.133 ;
; SW[9]      ; D[4]          ; 15.133 ; 15.734 ; 15.734 ; 15.133 ;
; SW[9]      ; D[5]          ; 14.701 ; 15.239 ; 15.239 ; 14.701 ;
; SW[9]      ; D[6]          ; 14.681 ; 14.950 ; 14.950 ; 14.681 ;
; SW[9]      ; D[7]          ; 14.369 ; 16.125 ; 16.125 ; 14.369 ;
; SW[9]      ; LEDR[9]       ; 8.349  ;        ;        ; 8.349  ;
; SW[9]      ; SRAM_CE_N     ;        ; 9.508  ; 9.508  ;        ;
; WR_n       ; BUSDIR_n      ; 14.717 ;        ;        ; 14.717 ;
; WR_n       ; SRAM_WE_N     ; 10.682 ;        ;        ; 10.682 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n      ;       ; 7.053 ; 7.053 ;       ;
; A[1]       ; D[0]          ; 7.494 ; 7.248 ; 7.248 ; 7.494 ;
; A[1]       ; D[1]          ; 7.588 ; 7.588 ; 7.588 ; 7.588 ;
; A[1]       ; D[2]          ; 7.326 ; 7.584 ; 7.584 ; 7.326 ;
; A[1]       ; D[3]          ; 7.320 ; 7.575 ; 7.575 ; 7.320 ;
; A[1]       ; D[4]          ; 7.575 ; 7.435 ; 7.435 ; 7.575 ;
; A[1]       ; D[5]          ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; A[1]       ; D[6]          ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; A[1]       ; D[7]          ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; A[1]       ; SRAM_ADDR[1]  ; 5.827 ;       ;       ; 5.827 ;
; A[2]       ; BUSDIR_n      ;       ; 7.117 ; 7.117 ;       ;
; A[2]       ; D[0]          ; 7.549 ; 7.549 ; 7.549 ; 7.549 ;
; A[2]       ; D[1]          ; 7.652 ; 7.652 ; 7.652 ; 7.652 ;
; A[2]       ; D[2]          ; 7.648 ; 7.648 ; 7.648 ; 7.648 ;
; A[2]       ; D[3]          ; 7.601 ; 7.601 ; 7.601 ; 7.601 ;
; A[2]       ; D[4]          ; 7.571 ; 7.571 ; 7.571 ; 7.571 ;
; A[2]       ; D[5]          ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; A[2]       ; D[6]          ; 7.426 ; 7.426 ; 7.426 ; 7.426 ;
; A[2]       ; D[7]          ; 7.309 ; 7.309 ; 7.309 ; 7.309 ;
; A[2]       ; SRAM_ADDR[2]  ; 5.692 ;       ;       ; 5.692 ;
; A[3]       ; BUSDIR_n      ; 6.739 ; 7.140 ; 7.140 ; 6.739 ;
; A[3]       ; D[0]          ; 7.289 ; 7.289 ; 7.289 ; 7.289 ;
; A[3]       ; D[1]          ; 7.274 ; 7.274 ; 7.274 ; 7.274 ;
; A[3]       ; D[2]          ; 7.270 ; 7.270 ; 7.270 ; 7.270 ;
; A[3]       ; D[3]          ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; A[3]       ; D[4]          ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; A[3]       ; D[5]          ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; A[3]       ; D[6]          ; 7.048 ; 7.048 ; 7.048 ; 7.048 ;
; A[3]       ; D[7]          ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; A[3]       ; SRAM_ADDR[3]  ; 5.649 ;       ;       ; 5.649 ;
; A[4]       ; BUSDIR_n      ;       ; 7.240 ; 7.240 ;       ;
; A[4]       ; D[0]          ; 7.672 ; 7.672 ; 7.672 ; 7.672 ;
; A[4]       ; D[1]          ; 7.775 ; 7.775 ; 7.775 ; 7.775 ;
; A[4]       ; D[2]          ; 7.771 ; 7.771 ; 7.771 ; 7.771 ;
; A[4]       ; D[3]          ; 7.724 ; 7.724 ; 7.724 ; 7.724 ;
; A[4]       ; D[4]          ; 7.694 ; 7.694 ; 7.694 ; 7.694 ;
; A[4]       ; D[5]          ; 7.507 ; 7.507 ; 7.507 ; 7.507 ;
; A[4]       ; D[6]          ; 7.549 ; 7.549 ; 7.549 ; 7.549 ;
; A[4]       ; D[7]          ; 7.432 ; 7.432 ; 7.432 ; 7.432 ;
; A[4]       ; SRAM_ADDR[4]  ; 5.541 ;       ;       ; 5.541 ;
; A[5]       ; BUSDIR_n      ; 6.999 ; 7.166 ; 7.166 ; 6.999 ;
; A[5]       ; D[0]          ; 7.549 ; 7.549 ; 7.549 ; 7.549 ;
; A[5]       ; D[1]          ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; A[5]       ; D[2]          ; 7.530 ; 7.530 ; 7.530 ; 7.530 ;
; A[5]       ; D[3]          ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; A[5]       ; D[4]          ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; A[5]       ; D[5]          ; 7.327 ; 7.327 ; 7.327 ; 7.327 ;
; A[5]       ; D[6]          ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; A[5]       ; D[7]          ; 7.191 ; 7.191 ; 7.191 ; 7.191 ;
; A[5]       ; SRAM_ADDR[5]  ; 5.420 ;       ;       ; 5.420 ;
; A[6]       ; BUSDIR_n      ;       ; 7.257 ; 7.257 ;       ;
; A[6]       ; D[0]          ; 7.689 ; 7.689 ; 7.689 ; 7.689 ;
; A[6]       ; D[1]          ; 7.792 ; 7.792 ; 7.792 ; 7.792 ;
; A[6]       ; D[2]          ; 7.788 ; 7.788 ; 7.788 ; 7.788 ;
; A[6]       ; D[3]          ; 7.741 ; 7.741 ; 7.741 ; 7.741 ;
; A[6]       ; D[4]          ; 7.711 ; 7.711 ; 7.711 ; 7.711 ;
; A[6]       ; D[5]          ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; A[6]       ; D[6]          ; 7.566 ; 7.566 ; 7.566 ; 7.566 ;
; A[6]       ; D[7]          ; 7.449 ; 7.449 ; 7.449 ; 7.449 ;
; A[6]       ; SRAM_ADDR[6]  ; 5.662 ;       ;       ; 5.662 ;
; A[7]       ; BUSDIR_n      ; 7.027 ; 7.048 ; 7.048 ; 7.027 ;
; A[7]       ; D[0]          ; 7.417 ; 7.417 ; 7.417 ; 7.417 ;
; A[7]       ; D[1]          ; 7.562 ; 7.562 ; 7.562 ; 7.562 ;
; A[7]       ; D[2]          ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; A[7]       ; D[3]          ; 7.549 ; 7.549 ; 7.549 ; 7.549 ;
; A[7]       ; D[4]          ; 7.439 ; 7.439 ; 7.439 ; 7.439 ;
; A[7]       ; D[5]          ; 7.355 ; 7.355 ; 7.355 ; 7.355 ;
; A[7]       ; D[6]          ; 7.336 ; 7.336 ; 7.336 ; 7.336 ;
; A[7]       ; D[7]          ; 7.219 ; 7.219 ; 7.219 ; 7.219 ;
; A[7]       ; SRAM_ADDR[7]  ; 5.684 ;       ;       ; 5.684 ;
; A[8]       ; SRAM_ADDR[8]  ; 5.680 ;       ;       ; 5.680 ;
; A[9]       ; SRAM_ADDR[9]  ; 5.535 ;       ;       ; 5.535 ;
; A[10]      ; SRAM_ADDR[10] ; 5.617 ;       ;       ; 5.617 ;
; A[11]      ; SRAM_ADDR[11] ; 5.618 ;       ;       ; 5.618 ;
; A[12]      ; SRAM_ADDR[12] ; 5.794 ;       ;       ; 5.794 ;
; A[13]      ; SRAM_ADDR[13] ; 5.704 ;       ;       ; 5.704 ;
; A[15]      ; SRAM_ADDR[14] ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; A[15]      ; SRAM_ADDR[15] ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; A[15]      ; SRAM_ADDR[16] ; 6.873 ; 6.873 ; 6.873 ; 6.873 ;
; A[15]      ; SRAM_ADDR[17] ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; A[15]      ; SRAM_LB_N     ; 6.353 ; 6.353 ; 6.353 ; 6.353 ;
; A[15]      ; SRAM_UB_N     ; 6.548 ; 6.548 ; 6.548 ; 6.548 ;
; IORQ_n     ; BUSDIR_n      ; 6.756 ;       ;       ; 6.756 ;
; IORQ_n     ; D[0]          ; 6.639 ; 7.009 ; 7.009 ; 6.639 ;
; IORQ_n     ; D[1]          ; 6.994 ; 6.994 ; 6.994 ; 6.994 ;
; IORQ_n     ; D[2]          ; 6.471 ; 6.952 ; 6.952 ; 6.471 ;
; IORQ_n     ; D[3]          ; 6.465 ; 6.961 ; 6.961 ; 6.465 ;
; IORQ_n     ; D[4]          ; 6.798 ; 6.981 ; 6.981 ; 6.798 ;
; IORQ_n     ; D[5]          ; 6.688 ; 6.787 ; 6.787 ; 6.688 ;
; IORQ_n     ; D[6]          ; 6.582 ; 6.768 ; 6.768 ; 6.582 ;
; IORQ_n     ; D[7]          ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; M1_n       ; D[0]          ; 6.367 ; 6.884 ; 6.884 ; 6.367 ;
; M1_n       ; D[1]          ; 7.020 ; 7.268 ; 7.268 ; 7.020 ;
; M1_n       ; D[2]          ; 6.210 ; 6.788 ; 6.788 ; 6.210 ;
; M1_n       ; D[3]          ; 6.205 ; 6.782 ; 6.782 ; 6.205 ;
; M1_n       ; D[4]          ; 6.771 ; 7.103 ; 7.103 ; 6.771 ;
; M1_n       ; D[5]          ; 6.485 ; 7.061 ; 7.061 ; 6.485 ;
; M1_n       ; D[6]          ; 6.324 ; 6.901 ; 6.901 ; 6.324 ;
; M1_n       ; D[7]          ; 6.736 ; 6.925 ; 6.925 ; 6.736 ;
; MREQ_n     ; D[0]          ; 6.979 ; 6.796 ; 6.796 ; 6.979 ;
; MREQ_n     ; D[1]          ; 7.363 ; 7.363 ; 7.363 ; 7.363 ;
; MREQ_n     ; D[2]          ; 6.883 ; 6.639 ; 6.639 ; 6.883 ;
; MREQ_n     ; D[3]          ; 6.877 ; 6.640 ; 6.640 ; 6.877 ;
; MREQ_n     ; D[4]          ; 7.198 ; 7.191 ; 7.191 ; 7.198 ;
; MREQ_n     ; D[5]          ; 7.156 ; 6.855 ; 6.855 ; 7.156 ;
; MREQ_n     ; D[6]          ; 6.996 ; 6.747 ; 6.747 ; 6.996 ;
; MREQ_n     ; D[7]          ; 7.020 ; 7.020 ; 7.020 ; 7.020 ;
; RD_n       ; BUSDIR_n      ; 6.809 ;       ;       ; 6.809 ;
; RD_n       ; D[0]          ; 6.683 ; 6.758 ; 6.758 ; 6.683 ;
; RD_n       ; D[1]          ; 6.816 ; 6.816 ; 6.816 ; 6.816 ;
; RD_n       ; D[2]          ; 6.515 ; 6.601 ; 6.601 ; 6.515 ;
; RD_n       ; D[3]          ; 6.509 ; 6.602 ; 6.602 ; 6.509 ;
; RD_n       ; D[4]          ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; RD_n       ; D[5]          ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; RD_n       ; D[6]          ; 6.590 ; 6.590 ; 6.590 ; 6.590 ;
; RD_n       ; D[7]          ; 6.473 ; 6.473 ; 6.473 ; 6.473 ;
; SW[9]      ; BUSDIR_n      ;       ; 5.578 ; 5.578 ;       ;
; SW[9]      ; D[0]          ; 5.662 ; 6.183 ; 6.183 ; 5.662 ;
; SW[9]      ; D[1]          ; 6.322 ; 6.567 ; 6.567 ; 6.322 ;
; SW[9]      ; D[2]          ; 5.506 ; 6.087 ; 6.087 ; 5.506 ;
; SW[9]      ; D[3]          ; 5.507 ; 6.081 ; 6.081 ; 5.507 ;
; SW[9]      ; D[4]          ; 6.050 ; 6.402 ; 6.402 ; 6.050 ;
; SW[9]      ; D[5]          ; 5.863 ; 6.360 ; 6.360 ; 5.863 ;
; SW[9]      ; D[6]          ; 5.614 ; 6.200 ; 6.200 ; 5.614 ;
; SW[9]      ; D[7]          ; 6.019 ; 6.224 ; 6.224 ; 6.019 ;
; SW[9]      ; LEDR[9]       ; 3.771 ;       ;       ; 3.771 ;
; SW[9]      ; SRAM_CE_N     ;       ; 4.426 ; 4.426 ;       ;
; WR_n       ; BUSDIR_n      ; 7.021 ;       ;       ; 7.021 ;
; WR_n       ; SRAM_WE_N     ; 5.630 ;       ;       ; 5.630 ;
+------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 40       ; 40       ; 0        ; 0        ;
; A[0]       ; SLTSL_n  ; 32       ; 0        ; 0        ; 0        ;
; A[14]      ; SLTSL_n  ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 40       ; 40       ; 0        ; 0        ;
; A[0]       ; SLTSL_n  ; 32       ; 0        ; 0        ; 0        ;
; A[14]      ; SLTSL_n  ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 584   ; 584  ;
; Unconstrained Output Ports      ; 84    ; 84   ;
; Unconstrained Output Port Paths ; 380   ; 380  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 23 19:30:55 2023
Info: Command: quartus_sta MemoryMapper512K -c MemoryMapper512K
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 18 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MemoryMapper512K.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
    Info (332105): create_clock -period 1.000 -name SLTSL_n SLTSL_n
    Info (332105): create_clock -period 1.000 -name A[14] A[14]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: s_SRAM_ADDR[18]~8  from: datab  to: combout
    Info (332098): Cell: s_SRAM_ADDR[18]~9  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.981
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.981       -15.830 SLTSL_n 
    Info (332119):    -0.021        -0.042 A[0] 
Info (332146): Worst-case hold slack is -0.556
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.556        -4.426 SLTSL_n 
    Info (332119):    -0.356        -0.679 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -50.349 A[0] 
    Info (332119):    -1.469       -11.245 SLTSL_n 
    Info (332119):    -1.469        -1.469 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: s_SRAM_ADDR[18]~8  from: datab  to: combout
    Info (332098): Cell: s_SRAM_ADDR[18]~9  from: datad  to: combout
Info (332146): Worst-case setup slack is 0.306
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.306         0.000 SLTSL_n 
    Info (332119):     0.440         0.000 A[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.816
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.816        -6.502 SLTSL_n 
    Info (332119):    -0.510       -15.409 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -41.222 A[0] 
    Info (332119):    -1.222        -9.222 SLTSL_n 
    Info (332119):    -1.222        -1.222 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Mon Jan 23 19:30:56 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


