<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xcku040-ffva1156-2-e" LaunchTime="1524052577">
  <File Type="PA-TCL" Name="wave_gen.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="wave_gen_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="wave_gen_reports.tcl"/>
  <File Type="RDS-RDS" Name="wave_gen.vds"/>
  <File Type="RDS-UTIL" Name="wave_gen_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="wave_gen_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="wave_gen.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="wave_gen_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="wave_gen_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/clk_div.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/clk_div.v"/>
        <Attr Name="ImportTime" Val="1523382995"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/clk_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/clk_gen.v"/>
        <Attr Name="ImportTime" Val="1523383010"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/clogb2.txt">
      <FileInfo SFType="VHeader">
        <Attr Name="ImportPath" Val="$PPRDIR/clogb2.txt"/>
        <Attr Name="ImportTime" Val="1523382999"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/clkx_bus.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/clkx_bus.v"/>
        <Attr Name="ImportTime" Val="1523382996"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cmd_parse.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/cmd_parse.v"/>
        <Attr Name="ImportTime" Val="1523382996"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/dac_spi.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/dac_spi.v"/>
        <Attr Name="ImportTime" Val="1523383005"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/debouncer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/debouncer.v"/>
        <Attr Name="ImportTime" Val="1523382996"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/lb_ctl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/lb_ctl.v"/>
        <Attr Name="ImportTime" Val="1523382997"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/meta_harden.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/meta_harden.v"/>
        <Attr Name="ImportTime" Val="1523382997"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/out_ddr_flop.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/out_ddr_flop.v"/>
        <Attr Name="ImportTime" Val="1523383000"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/reset_bridge.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/reset_bridge.v"/>
        <Attr Name="ImportTime" Val="1523382997"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/resp_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/resp_gen.v"/>
        <Attr Name="ImportTime" Val="1523382997"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/rst_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/rst_gen.v"/>
        <Attr Name="ImportTime" Val="1523382997"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/samp_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/samp_gen.v"/>
        <Attr Name="ImportTime" Val="1523382998"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/samp_ram.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/samp_ram.v"/>
        <Attr Name="ImportTime" Val="1523382999"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/to_bcd.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/to_bcd.v"/>
        <Attr Name="ImportTime" Val="1523382998"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_baud_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_baud_gen.v"/>
        <Attr Name="ImportTime" Val="1523382998"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_rx.v"/>
        <Attr Name="ImportTime" Val="1523382998"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_rx_ctl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_rx_ctl.v"/>
        <Attr Name="ImportTime" Val="1523382998"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_tx.v"/>
        <Attr Name="ImportTime" Val="1523382999"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_tx_ctl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_tx_ctl.v"/>
        <Attr Name="ImportTime" Val="1523382999"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/wave_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/wave_gen.v"/>
        <Attr Name="ImportTime" Val="1523383005"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="wave_gen"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/verilog/wave_gen_timing.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/wave_gen_timing.xdc"/>
        <Attr Name="ImportTime" Val="1523383011"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design">
      <Option Id="FlattenHierarchy">1</Option>
    </Step>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_core"/>
  <BlockFileSet Type="BlockSrcs" Name="char_fifo"/>
</GenRun>
