TimeQuest Timing Analyzer report for top
Mon May 20 14:32:44 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. SDC File List
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'fir_clk'
 13. Slow 1200mV 85C Model Setup: 'rec_ss_n'
 14. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 15. Slow 1200mV 85C Model Setup: 'rec_sclk'
 16. Slow 1200mV 85C Model Setup: 'i2s_clk'
 17. Slow 1200mV 85C Model Setup: 'ecg_rx_req'
 18. Slow 1200mV 85C Model Setup: 'ecg_ss_n'
 19. Slow 1200mV 85C Model Hold: 'ecg_ss_n'
 20. Slow 1200mV 85C Model Hold: 'fir_clk'
 21. Slow 1200mV 85C Model Hold: 'ecg_rx_req'
 22. Slow 1200mV 85C Model Hold: 'rec_sclk'
 23. Slow 1200mV 85C Model Hold: 'i2s_clk'
 24. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 25. Slow 1200mV 85C Model Hold: 'rec_ss_n'
 26. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 27. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 28. Slow 1200mV 85C Model Removal: 'rec_sclk'
 29. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'fir_clk'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_rx_req'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Slow 1200mV 85C Model Metastability Report
 48. Slow 1200mV 0C Model Fmax Summary
 49. Slow 1200mV 0C Model Setup Summary
 50. Slow 1200mV 0C Model Hold Summary
 51. Slow 1200mV 0C Model Recovery Summary
 52. Slow 1200mV 0C Model Removal Summary
 53. Slow 1200mV 0C Model Minimum Pulse Width Summary
 54. Slow 1200mV 0C Model Setup: 'fir_clk'
 55. Slow 1200mV 0C Model Setup: 'rec_ss_n'
 56. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 57. Slow 1200mV 0C Model Setup: 'rec_sclk'
 58. Slow 1200mV 0C Model Setup: 'i2s_clk'
 59. Slow 1200mV 0C Model Setup: 'ecg_rx_req'
 60. Slow 1200mV 0C Model Setup: 'ecg_ss_n'
 61. Slow 1200mV 0C Model Hold: 'ecg_ss_n'
 62. Slow 1200mV 0C Model Hold: 'fir_clk'
 63. Slow 1200mV 0C Model Hold: 'ecg_rx_req'
 64. Slow 1200mV 0C Model Hold: 'rec_sclk'
 65. Slow 1200mV 0C Model Hold: 'i2s_clk'
 66. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 67. Slow 1200mV 0C Model Hold: 'rec_ss_n'
 68. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 69. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 70. Slow 1200mV 0C Model Removal: 'rec_sclk'
 71. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 72. Slow 1200mV 0C Model Minimum Pulse Width: 'fir_clk'
 73. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 74. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 76. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'
 77. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 78. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Propagation Delay
 84. Minimum Propagation Delay
 85. Output Enable Times
 86. Minimum Output Enable Times
 87. Output Disable Times
 88. Minimum Output Disable Times
 89. Slow 1200mV 0C Model Metastability Report
 90. Fast 1200mV 0C Model Setup Summary
 91. Fast 1200mV 0C Model Hold Summary
 92. Fast 1200mV 0C Model Recovery Summary
 93. Fast 1200mV 0C Model Removal Summary
 94. Fast 1200mV 0C Model Minimum Pulse Width Summary
 95. Fast 1200mV 0C Model Setup: 'fir_clk'
 96. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 97. Fast 1200mV 0C Model Setup: 'rec_sclk'
 98. Fast 1200mV 0C Model Setup: 'rec_ss_n'
 99. Fast 1200mV 0C Model Setup: 'i2s_clk'
100. Fast 1200mV 0C Model Setup: 'ecg_rx_req'
101. Fast 1200mV 0C Model Setup: 'ecg_ss_n'
102. Fast 1200mV 0C Model Hold: 'ecg_ss_n'
103. Fast 1200mV 0C Model Hold: 'fir_clk'
104. Fast 1200mV 0C Model Hold: 'ecg_rx_req'
105. Fast 1200mV 0C Model Hold: 'rec_sclk'
106. Fast 1200mV 0C Model Hold: 'i2s_clk'
107. Fast 1200mV 0C Model Hold: 'ecg_sclk'
108. Fast 1200mV 0C Model Hold: 'rec_ss_n'
109. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
110. Fast 1200mV 0C Model Recovery: 'rec_sclk'
111. Fast 1200mV 0C Model Removal: 'rec_sclk'
112. Fast 1200mV 0C Model Removal: 'ecg_sclk'
113. Fast 1200mV 0C Model Minimum Pulse Width: 'fir_clk'
114. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
115. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
116. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
117. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
118. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
119. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'
120. Setup Times
121. Hold Times
122. Clock to Output Times
123. Minimum Clock to Output Times
124. Propagation Delay
125. Minimum Propagation Delay
126. Output Enable Times
127. Minimum Output Enable Times
128. Output Disable Times
129. Minimum Output Disable Times
130. Fast 1200mV 0C Model Metastability Report
131. Multicorner Timing Analysis Summary
132. Setup Times
133. Hold Times
134. Clock to Output Times
135. Minimum Clock to Output Times
136. Propagation Delay
137. Minimum Propagation Delay
138. Board Trace Model Assignments
139. Input Transition Times
140. Slow Corner Signal Integrity Metrics
141. Fast Corner Signal Integrity Metrics
142. Setup Transfers
143. Hold Transfers
144. Recovery Transfers
145. Removal Transfers
146. Report TCCS
147. Report RSKM
148. Unconstrained Paths
149. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------------------------+
; SDC File List                                              ;
+------------------------+--------+--------------------------+
; SDC File Path          ; Status ; Read at                  ;
+------------------------+--------+--------------------------+
; LP1000/LP1000_0002.sdc ; OK     ; Mon May 20 14:32:36 2019 ;
+------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; ecg_rx_req ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_rx_req } ;
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk }   ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n }   ;
; fir_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fir_clk }    ;
; i2s_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_clk }    ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk }   ;
; rec_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_ss_n }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 171.47 MHz ; 171.47 MHz      ; rec_sclk   ;                                                               ;
; 178.19 MHz ; 178.19 MHz      ; ecg_sclk   ;                                                               ;
; 197.36 MHz ; 197.36 MHz      ; fir_clk    ;                                                               ;
; 499.25 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fir_clk    ; -4.067 ; -1467.807     ;
; rec_ss_n   ; -3.195 ; -72.902       ;
; ecg_sclk   ; -2.609 ; -90.799       ;
; rec_sclk   ; -2.488 ; -85.128       ;
; i2s_clk    ; -1.003 ; -43.729       ;
; ecg_rx_req ; -0.090 ; -0.160        ;
; ecg_ss_n   ; 0.290  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_ss_n   ; -0.680 ; -14.325       ;
; fir_clk    ; -0.388 ; -0.504        ;
; ecg_rx_req ; -0.283 ; -4.797        ;
; rec_sclk   ; 0.269  ; 0.000         ;
; i2s_clk    ; 0.358  ; 0.000         ;
; ecg_sclk   ; 0.381  ; 0.000         ;
; rec_ss_n   ; 0.422  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; ecg_sclk ; -2.127 ; -79.512            ;
; rec_sclk ; -0.661 ; -5.455             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; rec_sclk ; -0.139 ; -1.801            ;
; ecg_sclk ; 0.670  ; 0.000             ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; fir_clk    ; -3.000 ; -1323.534                   ;
; rec_sclk   ; -3.000 ; -92.000                     ;
; ecg_sclk   ; -3.000 ; -90.000                     ;
; i2s_clk    ; -3.000 ; -55.000                     ;
; ecg_rx_req ; -3.000 ; -3.000                      ;
; ecg_ss_n   ; -3.000 ; -3.000                      ;
; rec_ss_n   ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -4.067 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.208     ; 4.662      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.959 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.577      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.953 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.571      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
; -3.947 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.565      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_ss_n'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.195 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.407     ; 1.366      ;
; -3.146 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.407     ; 1.317      ;
; -3.036 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.247     ; 1.877      ;
; -3.013 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.247     ; 1.854      ;
; -2.997 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.021     ; 1.982      ;
; -2.973 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.021     ; 1.958      ;
; -2.900 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.172     ; 1.224      ;
; -2.852 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.172     ; 1.176      ;
; -2.842 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.407     ; 1.013      ;
; -2.655 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.167     ; 1.575      ;
; -2.543 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.172     ; 0.867      ;
; -2.439 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.015     ; 2.021      ;
; -2.394 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.014      ; 2.255      ;
; -2.383 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.136      ; 2.450      ;
; -2.334 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.448     ; 1.579      ;
; -2.263 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.269     ; 1.569      ;
; -2.257 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.167     ; 1.177      ;
; -2.243 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.134     ; 1.446      ;
; -2.240 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.269     ; 1.546      ;
; -2.159 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.136      ; 2.226      ;
; -2.140 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.258      ; 2.194      ;
; -2.129 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.015     ; 1.711      ;
; -2.125 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.016     ; 1.530      ;
; -2.116 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.014      ; 1.977      ;
; -2.084 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.135     ; 1.562      ;
; -2.076 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.016     ; 1.481      ;
; -2.071 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.448     ; 1.316      ;
; -2.062 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.164     ; 1.227      ;
; -2.043 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.110      ; 1.439      ;
; -2.042 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.015      ; 2.180      ;
; -2.014 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.164     ; 1.179      ;
; -2.000 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.021      ; 2.020      ;
; -1.987 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.099     ; 2.010      ;
; -1.971 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.099     ; 1.994      ;
; -1.970 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.134     ; 1.173      ;
; -1.954 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.108     ; 1.931      ;
; -1.953 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.021      ; 1.973      ;
; -1.946 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.167     ; 0.866      ;
; -1.946 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.286     ; 1.863      ;
; -1.935 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.108     ; 1.912      ;
; -1.934 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.153      ; 2.208      ;
; -1.921 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.258      ; 1.975      ;
; -1.910 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.259     ; 1.227      ;
; -1.902 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.252     ; 1.224      ;
; -1.892 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.017      ; 2.040      ;
; -1.892 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.016      ; 2.037      ;
; -1.889 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.004     ; 1.724      ;
; -1.876 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.025      ; 2.019      ;
; -1.873 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.004     ; 1.708      ;
; -1.869 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.019     ; 1.984      ;
; -1.867 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.129     ; 1.227      ;
; -1.863 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.259     ; 1.180      ;
; -1.862 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.246     ; 1.228      ;
; -1.852 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.252     ; 1.174      ;
; -1.844 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.019     ; 1.959      ;
; -1.832 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.016      ; 1.977      ;
; -1.830 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.017      ; 1.978      ;
; -1.829 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.025      ; 1.972      ;
; -1.825 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.135     ; 1.303      ;
; -1.817 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.129     ; 1.177      ;
; -1.813 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.246     ; 1.179      ;
; -1.802 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.267      ; 2.195      ;
; -1.786 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.972      ; 3.382      ;
; -1.779 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.110      ; 1.175      ;
; -1.772 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.170     ; 1.226      ;
; -1.766 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.158     ; 1.226      ;
; -1.766 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.016     ; 1.171      ;
; -1.762 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.448     ; 1.007      ;
; -1.748 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.166      ; 2.010      ;
; -1.746 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.125     ; 1.229      ;
; -1.739 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.133     ; 1.225      ;
; -1.736 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.132     ; 1.225      ;
; -1.734 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.090     ; 1.728      ;
; -1.731 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.166      ; 1.993      ;
; -1.724 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.170     ; 1.178      ;
; -1.718 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.015      ; 1.856      ;
; -1.717 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.158     ; 1.177      ;
; -1.705 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.119      ; 1.440      ;
; -1.702 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.164     ; 0.867      ;
; -1.695 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.125     ; 1.178      ;
; -1.689 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.133     ; 1.175      ;
; -1.689 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.132     ; 1.178      ;
; -1.680 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.153      ; 1.954      ;
; -1.675 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.090     ; 1.669      ;
; -1.663 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.134     ; 0.866      ;
; -1.642 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.286     ; 1.559      ;
; -1.620 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.019      ; 1.225      ;
; -1.613 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.239      ; 1.946      ;
; -1.612 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.001      ; 1.224      ;
; -1.612 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.243      ; 1.947      ;
; -1.596 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.002      ; 1.726      ;
; -1.581 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.267      ; 1.974      ;
; -1.575 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.002      ; 1.705      ;
; -1.571 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.019      ; 1.176      ;
; -1.565 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.001      ; 1.177      ;
; -1.563 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.098     ; 1.551      ;
; -1.563 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.239      ; 1.896      ;
; -1.562 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.243      ; 1.897      ;
; -1.557 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.088      ; 1.229      ;
; -1.551 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.259     ; 0.868      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.609 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.185     ; 0.909      ;
; -2.600 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.171     ; 0.914      ;
; -2.593 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.182     ; 0.896      ;
; -2.585 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.186     ; 0.884      ;
; -2.572 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.185     ; 0.872      ;
; -2.567 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.182     ; 0.870      ;
; -2.560 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.152     ; 0.893      ;
; -2.556 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.168     ; 0.873      ;
; -2.523 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.988     ; 1.020      ;
; -2.516 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.130     ; 0.871      ;
; -2.489 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.795     ; 1.179      ;
; -2.453 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.119     ; 3.349      ;
; -2.433 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.034     ; 0.884      ;
; -2.428 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.185     ; 0.728      ;
; -2.424 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.034     ; 0.875      ;
; -2.423 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.119     ; 3.319      ;
; -2.418 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.020     ; 0.883      ;
; -2.413 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.018     ; 0.880      ;
; -2.411 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.198      ; 3.624      ;
; -2.407 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.986     ; 0.906      ;
; -2.404 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.018     ; 0.871      ;
; -2.403 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.127     ; 0.761      ;
; -2.399 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.986     ; 0.898      ;
; -2.396 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.985     ; 0.896      ;
; -2.394 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.975     ; 0.904      ;
; -2.386 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.985     ; 0.886      ;
; -2.384 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.987     ; 0.882      ;
; -2.361 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.044     ; 0.802      ;
; -2.319 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.796     ; 1.008      ;
; -2.307 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.772     ; 1.020      ;
; -2.306 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.249     ; 2.572      ;
; -2.302 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.772     ; 1.015      ;
; -2.290 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.774     ; 1.001      ;
; -2.283 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.168      ;
; -2.283 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.168      ;
; -2.283 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.168      ;
; -2.283 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.168      ;
; -2.283 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.168      ;
; -2.264 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.155      ; 3.434      ;
; -2.264 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.155      ; 3.434      ;
; -2.264 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.155      ; 3.434      ;
; -2.264 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.155      ; 3.434      ;
; -2.264 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.155      ; 3.434      ;
; -2.262 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; 0.022      ; 2.799      ;
; -2.261 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.172     ; 0.574      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.129      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.129      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.129      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.129      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.130     ; 3.129      ;
; -2.242 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.119     ; 3.138      ;
; -2.224 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.986     ; 0.723      ;
; -2.197 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.794     ; 0.888      ;
; -2.189 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.609      ;
; -2.189 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.609      ;
; -2.189 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.609      ;
; -2.189 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.609      ;
; -2.189 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.609      ;
; -2.186 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.797     ; 0.874      ;
; -2.185 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.783     ; 0.887      ;
; -2.185 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.795     ; 0.875      ;
; -2.180 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.315      ;
; -2.180 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.315      ;
; -2.180 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.315      ;
; -2.180 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.315      ;
; -2.180 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.315      ;
; -2.180 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.119     ; 3.076      ;
; -2.169 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.304      ;
; -2.169 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.304      ;
; -2.169 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.304      ;
; -2.169 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.304      ;
; -2.169 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.120      ; 3.304      ;
; -2.157 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.100     ; 3.072      ;
; -2.149 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.427      ; 3.591      ;
; -2.149 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.427      ; 3.591      ;
; -2.149 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.427      ; 3.591      ;
; -2.144 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.185      ; 3.344      ;
; -2.143 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 3.300      ;
; -2.143 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 3.300      ;
; -2.143 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 3.300      ;
; -2.136 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.774     ; 0.847      ;
; -2.133 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.213      ; 3.361      ;
; -2.133 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.213      ; 3.361      ;
; -2.133 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.213      ; 3.361      ;
; -2.133 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.213      ; 3.361      ;
; -2.133 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.213      ; 3.361      ;
; -2.133 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.213      ; 3.361      ;
; -2.132 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.032     ; 0.585      ;
; -2.130 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 3.073      ;
; -2.130 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 3.073      ;
; -2.130 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 3.073      ;
; -2.130 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 3.073      ;
; -2.130 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 3.073      ;
; -2.130 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 3.073      ;
; -2.129 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 3.286      ;
; -2.129 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 3.286      ;
; -2.129 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 3.286      ;
; -2.129 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.185     ; 0.429      ;
; -2.124 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.100     ; 3.039      ;
; -2.120 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.182     ; 0.423      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                           ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.488 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.478      ;
; -2.488 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.478      ;
; -2.488 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.478      ;
; -2.428 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.227      ; 3.670      ;
; -2.428 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.227      ; 3.670      ;
; -2.416 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.241     ; 2.690      ;
; -2.416 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.226     ; 2.705      ;
; -2.411 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.030      ; 2.956      ;
; -2.384 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.023     ; 2.876      ;
; -2.366 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.356      ;
; -2.366 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.356      ;
; -2.366 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.356      ;
; -2.365 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.241     ; 2.639      ;
; -2.340 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.226     ; 2.629      ;
; -2.331 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.030      ; 2.876      ;
; -2.317 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.226     ; 2.606      ;
; -2.306 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.227      ; 3.548      ;
; -2.306 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.227      ; 3.548      ;
; -2.306 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.241     ; 2.580      ;
; -2.280 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 3.464      ;
; -2.280 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 3.464      ;
; -2.273 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.221     ; 2.567      ;
; -2.257 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.277     ; 2.495      ;
; -2.257 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.277     ; 2.495      ;
; -2.257 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.277     ; 2.495      ;
; -2.251 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.226     ; 2.540      ;
; -2.240 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.221     ; 2.534      ;
; -2.238 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.221     ; 2.532      ;
; -2.236 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.078     ; 2.673      ;
; -2.234 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.241     ; 2.508      ;
; -2.220 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.078     ; 2.657      ;
; -2.207 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.207     ; 2.515      ;
; -2.204 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.207     ; 2.512      ;
; -2.195 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.012      ; 3.222      ;
; -2.195 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.012      ; 3.222      ;
; -2.195 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.012      ; 3.222      ;
; -2.193 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.026      ; 3.234      ;
; -2.193 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.026      ; 3.234      ;
; -2.193 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.026      ; 3.234      ;
; -2.190 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 3.461      ;
; -2.190 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 3.461      ;
; -2.190 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 3.461      ;
; -2.189 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.226     ; 2.478      ;
; -2.187 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.040      ; 3.242      ;
; -2.187 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.040      ; 3.242      ;
; -2.186 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.226     ; 2.475      ;
; -2.184 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.221     ; 2.478      ;
; -2.184 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.221     ; 2.478      ;
; -2.180 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.030      ; 2.725      ;
; -2.176 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.212      ;
; -2.176 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.212      ;
; -2.176 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.212      ;
; -2.176 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.212      ;
; -2.176 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.212      ;
; -2.176 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.212      ;
; -2.176 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.238     ; 2.453      ;
; -2.170 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.226     ; 2.459      ;
; -2.167 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.226     ; 2.456      ;
; -2.166 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.207     ; 2.474      ;
; -2.163 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.207     ; 2.471      ;
; -2.158 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 3.342      ;
; -2.158 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.169      ; 3.342      ;
; -2.134 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.009      ; 2.658      ;
; -2.117 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.238     ; 2.394      ;
; -2.115 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.009      ; 2.639      ;
; -2.110 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.226     ; 2.399      ;
; -2.109 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.023     ; 2.601      ;
; -2.104 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.238     ; 2.381      ;
; -2.100 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.241     ; 2.374      ;
; -2.100 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.241     ; 2.374      ;
; -2.097 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.078     ; 2.534      ;
; -2.095 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.238     ; 2.372      ;
; -2.085 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.075      ;
; -2.085 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.075      ;
; -2.085 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.075      ;
; -2.080 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.078     ; 2.517      ;
; -2.077 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.030      ; 2.622      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.063      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.063      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.063      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.012      ; 3.100      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.012      ; 3.100      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.012      ; 3.100      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.063      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.063      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.063      ;
; -2.071 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.026      ; 3.112      ;
; -2.071 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.026      ; 3.112      ;
; -2.071 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.026      ; 3.112      ;
; -2.068 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 3.339      ;
; -2.068 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 3.339      ;
; -2.068 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.256      ; 3.339      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.040      ; 3.120      ;
; -2.065 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.040      ; 3.120      ;
; -2.056 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.009      ; 2.580      ;
; -2.055 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.009      ; 2.579      ;
; -2.054 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.090      ;
; -2.054 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.090      ;
; -2.054 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.090      ;
; -2.054 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.021      ; 3.090      ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_clk'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.003 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.930      ;
; -1.003 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.930      ;
; -1.003 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.930      ;
; -0.975 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.902      ;
; -0.975 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.902      ;
; -0.975 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.902      ;
; -0.975 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.902      ;
; -0.975 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.902      ;
; -0.975 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.902      ;
; -0.974 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.899      ;
; -0.974 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.899      ;
; -0.974 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.899      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.072     ; 1.895      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.072     ; 1.895      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.072     ; 1.895      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.072     ; 1.895      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.072     ; 1.895      ;
; -0.971 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.907      ;
; -0.971 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.907      ;
; -0.969 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.894      ;
; -0.969 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.894      ;
; -0.969 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.894      ;
; -0.966 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.071     ; 1.890      ;
; -0.966 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.071     ; 1.890      ;
; -0.966 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.071     ; 1.890      ;
; -0.966 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.071     ; 1.890      ;
; -0.966 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.071     ; 1.890      ;
; -0.959 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.069     ; 1.885      ;
; -0.959 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.069     ; 1.885      ;
; -0.930 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.069     ; 1.856      ;
; -0.930 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.069     ; 1.856      ;
; -0.926 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.860      ;
; -0.926 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.860      ;
; -0.926 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.860      ;
; -0.926 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.860      ;
; -0.925 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.859      ;
; -0.925 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.859      ;
; -0.925 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.859      ;
; -0.925 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.859      ;
; -0.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.631      ;
; -0.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.631      ;
; -0.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.631      ;
; -0.677 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.610      ;
; -0.677 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.610      ;
; -0.677 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.610      ;
; -0.677 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.610      ;
; -0.677 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.610      ;
; -0.677 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.610      ;
; -0.515 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.071     ; 1.439      ;
; -0.464 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.051     ; 1.408      ;
; -0.436 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.372      ;
; -0.428 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.353      ;
; -0.427 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.349      ;
; -0.392 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 1.337      ;
; -0.383 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.324      ;
; -0.369 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.296      ;
; -0.357 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.289      ;
; -0.321 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.257      ;
; -0.191 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.119      ;
; -0.189 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.069     ; 1.115      ;
; -0.188 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.131      ;
; -0.121 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.055      ;
; -0.071 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.004      ;
; 0.065  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.868      ;
; 0.093  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.840      ;
; 0.093  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.841      ;
; 0.094  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.840      ;
; 0.094  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.839      ;
; 0.094  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.840      ;
; 0.094  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.839      ;
; 0.094  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.839      ;
; 0.095  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.839      ;
; 0.095  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.839      ;
; 0.096  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.096  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.838      ;
; 0.097  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.837      ;
; 0.097  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.837      ;
; 0.097  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 0.845      ;
; 0.097  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.837      ;
; 0.097  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.836      ;
; 0.098  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.836      ;
; 0.098  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.836      ;
; 0.098  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.836      ;
; 0.105  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 0.830      ;
; 0.107  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.826      ;
; 0.231  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.702      ;
; 0.233  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.700      ;
; 0.234  ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.699      ;
; 0.235  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.699      ;
; 0.238  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.696      ;
; 0.243  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.690      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.637      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_rx_req'                                                                                                               ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.090 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.401      ; 1.720      ;
; -0.056 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.403      ; 1.693      ;
; -0.014 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.903      ; 2.308      ;
; 0.000  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.437      ; 1.671      ;
; 0.011  ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.401      ; 1.619      ;
; 0.013  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.449      ; 1.669      ;
; 0.026  ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.460      ; 1.661      ;
; 0.030  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.459      ; 1.663      ;
; 0.033  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.460      ; 1.660      ;
; 0.039  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.401      ; 1.595      ;
; 0.050  ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.462      ; 1.645      ;
; 0.052  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.458      ; 1.637      ;
; 0.057  ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.459      ; 1.630      ;
; 0.072  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.506      ; 1.667      ;
; 0.080  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.462      ; 1.611      ;
; 0.083  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.504      ; 1.650      ;
; 0.090  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.502      ; 1.643      ;
; 0.096  ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.506      ; 1.637      ;
; 0.098  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.459      ; 1.588      ;
; 0.102  ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.458      ; 1.587      ;
; 0.115  ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.506      ; 1.620      ;
; 0.135  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.502      ; 1.598      ;
; 0.141  ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.504      ; 1.596      ;
; 0.214  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.449      ; 1.628      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_ss_n'                                                                                                                ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.290 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.781      ; 1.720      ;
; 0.324 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.783      ; 1.693      ;
; 0.366 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.283      ; 2.308      ;
; 0.380 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.817      ; 1.671      ;
; 0.391 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.781      ; 1.619      ;
; 0.393 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.829      ; 1.669      ;
; 0.406 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.840      ; 1.661      ;
; 0.410 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.839      ; 1.663      ;
; 0.413 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.840      ; 1.660      ;
; 0.419 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.781      ; 1.595      ;
; 0.430 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.842      ; 1.645      ;
; 0.432 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.838      ; 1.637      ;
; 0.437 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.839      ; 1.630      ;
; 0.452 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.886      ; 1.667      ;
; 0.460 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.842      ; 1.611      ;
; 0.463 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.884      ; 1.650      ;
; 0.470 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.882      ; 1.643      ;
; 0.476 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.886      ; 1.637      ;
; 0.478 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.839      ; 1.588      ;
; 0.482 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.838      ; 1.587      ;
; 0.495 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.886      ; 1.620      ;
; 0.515 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.882      ; 1.598      ;
; 0.521 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.884      ; 1.596      ;
; 0.594 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.829      ; 1.628      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_ss_n'                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.680 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.141      ; 1.491      ;
; -0.678 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.138      ; 1.490      ;
; -0.673 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.137      ; 1.494      ;
; -0.673 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.141      ; 1.498      ;
; -0.668 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.138      ; 1.500      ;
; -0.650 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.083      ; 1.463      ;
; -0.650 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.141      ; 1.521      ;
; -0.645 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.093      ; 1.478      ;
; -0.633 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.137      ; 1.534      ;
; -0.629 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.091      ; 1.492      ;
; -0.627 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.096      ; 1.499      ;
; -0.604 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.096      ; 1.522      ;
; -0.598 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.094      ; 1.526      ;
; -0.591 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.093      ; 1.532      ;
; -0.582 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.093      ; 1.541      ;
; -0.580 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.037      ; 1.487      ;
; -0.578 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.091      ; 1.543      ;
; -0.565 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.094      ; 1.559      ;
; -0.550 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.037      ; 1.517      ;
; -0.549 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.083      ; 1.564      ;
; -0.543 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.070      ; 1.557      ;
; -0.505 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.039      ; 1.564      ;
; -0.476 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.037      ; 1.591      ;
; -0.398 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.518      ; 2.150      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                               ; To Node                                                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.388 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                    ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.411      ; 2.220      ;
; -0.209 ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                    ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.411      ; 2.399      ;
; -0.040 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                              ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.411      ; 2.568      ;
; -0.040 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                  ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.411      ; 2.568      ;
; -0.036 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                              ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.411      ; 2.572      ;
; 0.139  ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                              ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.411      ; 2.747      ;
; 0.139  ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                  ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.411      ; 2.747      ;
; 0.143  ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                              ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.411      ; 2.751      ;
; 0.298  ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                    ; ecg_ss_n     ; fir_clk     ; -0.500       ; 2.411      ; 2.406      ;
; 0.309  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.877      ;
; 0.318  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.886      ;
; 0.318  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[9]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.385      ; 0.890      ;
; 0.320  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[1]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.377      ; 0.884      ;
; 0.324  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[2]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.885      ;
; 0.325  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][9]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.893      ;
; 0.325  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[7]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.377      ; 0.889      ;
; 0.325  ; I2S:i2s_ports|r_sr_in[23]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.594      ;
; 0.327  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[2]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.385      ; 0.899      ;
; 0.327  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][5]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.894      ;
; 0.328  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.377      ; 0.892      ;
; 0.328  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][7]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.895      ;
; 0.329  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][21]                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.379      ; 0.895      ;
; 0.329  ; I2S:i2s_ports|l_sr_in[2]                                                                                                                                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.599      ;
; 0.330  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.371      ; 0.888      ;
; 0.330  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][2]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.898      ;
; 0.331  ; I2S:i2s_ports|r_sr_in[4]                                                                                                                                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][4]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.600      ;
; 0.331  ; I2S:i2s_ports|l_sr_in[1]                                                                                                                                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.601      ;
; 0.332  ; I2S:i2s_ports|r_sr_in[22]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.601      ;
; 0.332  ; I2S:i2s_ports|r_sr_in[19]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.083      ; 0.612      ;
; 0.332  ; I2S:i2s_ports|r_sr_in[10]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.602      ;
; 0.335  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.896      ;
; 0.335  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.896      ;
; 0.337  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][10]                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.905      ;
; 0.340  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][0]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.907      ;
; 0.341  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.373      ; 0.901      ;
; 0.341  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[5]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.902      ;
; 0.343  ; I2S:i2s_ports|l_sr_in[17]                                                                                                                                                               ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.612      ;
; 0.344  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.384      ; 0.915      ;
; 0.344  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.385      ; 0.916      ;
; 0.345  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.577      ;
; 0.347  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][8]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.915      ;
; 0.348  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.378      ; 0.913      ;
; 0.348  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][7]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.916      ;
; 0.350  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][16]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.391      ; 0.928      ;
; 0.358  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                              ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]              ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[2][0]                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.076      ; 0.592      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                              ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][14]                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][14]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.591      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][22]                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][22]~_Duplicate_4                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.591      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                            ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[1]                                                          ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.314      ; 0.860      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.360  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][8]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][8]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.592      ;
; 0.360  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.060      ; 0.577      ;
; 0.360  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.060      ; 0.577      ;
; 0.361  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                            ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.580      ;
; 0.362  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][9]~_Duplicate_5                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][9]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.594      ;
; 0.362  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.362  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                            ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.327      ; 0.876      ;
; 0.362  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                            ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.362  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.362  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.362  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.362  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.362  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                          ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.362  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.362  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.580      ;
; 0.363  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.060      ; 0.580      ;
; 0.363  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[9]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.924      ;
; 0.363  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.060      ; 0.580      ;
; 0.363  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.060      ; 0.580      ;
; 0.364  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]~_Duplicate_4 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.075      ; 0.596      ;
; 0.366  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[9]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[9]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.597      ;
; 0.370  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[4]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.931      ;
; 0.371  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.377      ; 0.935      ;
; 0.372  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[9]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.373      ; 0.932      ;
; 0.372  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][3]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.591      ;
; 0.373  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                            ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|at_source_error_s[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.592      ;
; 0.373  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[3][0]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[2][0]                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.591      ;
; 0.374  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][12]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.592      ;
; 0.374  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][13]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][13]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.592      ;
; 0.374  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][15]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][15]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.592      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_rx_req'                                                                                                                ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.283 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.744      ; 1.491      ;
; -0.281 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.741      ; 1.490      ;
; -0.276 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.740      ; 1.494      ;
; -0.276 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.744      ; 1.498      ;
; -0.271 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.741      ; 1.500      ;
; -0.253 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.686      ; 1.463      ;
; -0.253 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.744      ; 1.521      ;
; -0.248 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.696      ; 1.478      ;
; -0.236 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.740      ; 1.534      ;
; -0.232 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.694      ; 1.492      ;
; -0.230 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.699      ; 1.499      ;
; -0.207 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.699      ; 1.522      ;
; -0.201 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.697      ; 1.526      ;
; -0.194 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.696      ; 1.532      ;
; -0.185 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.696      ; 1.541      ;
; -0.183 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.640      ; 1.487      ;
; -0.181 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.694      ; 1.543      ;
; -0.168 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.697      ; 1.559      ;
; -0.153 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.640      ; 1.517      ;
; -0.152 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.686      ; 1.564      ;
; -0.146 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.673      ; 1.557      ;
; -0.108 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.642      ; 1.564      ;
; -0.079 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.640      ; 1.591      ;
; -0.001 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 2.121      ; 2.150      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                                   ;
+-------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.269 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.371      ; 0.797      ;
; 0.273 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.371      ; 0.801      ;
; 0.278 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.371      ; 0.806      ;
; 0.330 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.615      ;
; 0.337 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.634      ;
; 0.339 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.636      ;
; 0.381 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|ch_add1             ; SPI_slave:rec_spi_ports|ch_add1              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|ch_add2             ; SPI_slave:rec_spi_ports|ch_add2              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[0]           ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[1]           ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[2]           ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[4]           ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]           ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[6]           ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[7]           ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[8]           ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[9]           ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[10]          ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[11]          ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[12]          ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[13]          ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[14]          ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[15]          ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[16]          ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[17]          ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[18]          ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[19]          ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[20]          ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[21]          ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[22]          ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[23]          ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.399 ; SPI_slave:rec_spi_ports|bit_cnt[6]          ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.598      ;
; 0.401 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.321      ; 2.909      ;
; 0.402 ; SPI_slave:rec_spi_ports|bit_cnt[19]         ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.600      ;
; 0.402 ; SPI_slave:rec_spi_ports|bit_cnt[21]         ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.601      ;
; 0.403 ; SPI_slave:rec_spi_ports|bit_cnt[13]         ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.602      ;
; 0.403 ; SPI_slave:rec_spi_ports|bit_cnt[25]         ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.602      ;
; 0.414 ; SPI_slave:rec_spi_ports|bit_cnt[15]         ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.613      ;
; 0.417 ; SPI_slave:rec_spi_ports|bit_cnt[18]         ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.615      ;
; 0.423 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.264      ; 2.874      ;
; 0.429 ; SPI_slave:rec_spi_ports|bit_cnt[10]         ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.628      ;
; 0.461 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.264      ; 2.912      ;
; 0.462 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.355      ; 3.004      ;
; 0.463 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.355      ; 3.005      ;
; 0.471 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.756      ;
; 0.474 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.115      ; 2.776      ;
; 0.474 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.759      ;
; 0.476 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.130      ; 2.793      ;
; 0.477 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.115      ; 2.779      ;
; 0.478 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.775      ;
; 0.478 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.775      ;
; 0.478 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.130      ; 2.795      ;
; 0.482 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.115      ; 2.784      ;
; 0.485 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.371      ; 1.013      ;
; 0.488 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.785      ;
; 0.502 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.799      ;
; 0.536 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.355      ; 3.078      ;
; 0.536 ; SPI_slave:rec_spi_ports|bit_cnt[29]         ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.734      ;
; 0.537 ; SPI_slave:rec_spi_ports|bit_cnt[5]          ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.736      ;
; 0.545 ; SPI_slave:rec_spi_ports|bit_cnt[16]         ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.744      ;
; 0.553 ; SPI_slave:rec_spi_ports|tx_buf[10]~53       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.136      ; 0.376      ;
; 0.553 ; SPI_slave:rec_spi_ports|bit_cnt[2]          ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.752      ;
; 0.556 ; SPI_slave:rec_spi_ports|bit_cnt[11]         ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.755      ;
; 0.560 ; SPI_slave:rec_spi_ports|bit_cnt[1]          ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.058      ; 0.775      ;
; 0.563 ; SPI_slave:rec_spi_ports|bit_cnt[4]          ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.762      ;
; 0.568 ; SPI_slave:rec_spi_ports|bit_cnt[14]         ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.767      ;
; 0.570 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.377      ; 3.134      ;
; 0.573 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.441      ; 3.201      ;
; 0.593 ; SPI_slave:rec_spi_ports|bit_cnt[12]         ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.594      ; 0.844      ;
; 0.606 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.377      ; 3.170      ;
; 0.608 ; SPI_slave:rec_spi_ports|bit_cnt[32]         ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.594      ; 0.859      ;
; 0.609 ; SPI_slave:rec_spi_ports|bit_cnt[10]         ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.594      ; 0.860      ;
; 0.629 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.256      ; 3.072      ;
; 0.631 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.078      ; 2.896      ;
; 0.631 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.078      ; 2.896      ;
; 0.632 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.836      ;
; 0.632 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.836      ;
; 0.633 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.837      ;
; 0.651 ; SPI_slave:rec_spi_ports|bit_cnt[21]         ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.289      ; 0.597      ;
; 0.652 ; SPI_slave:rec_spi_ports|bit_cnt[25]         ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.289      ; 0.598      ;
; 0.656 ; SPI_slave:rec_spi_ports|bit_cnt[17]         ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.200      ; 1.013      ;
; 0.656 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.860      ;
; 0.658 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.417      ; 3.262      ;
; 0.663 ; SPI_slave:rec_spi_ports|bit_cnt[27]         ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.289      ; 0.609      ;
; 0.664 ; SPI_slave:rec_spi_ports|bit_cnt[26]         ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.289      ; 0.610      ;
; 0.666 ; SPI_slave:rec_spi_ports|bit_cnt[22]         ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.289      ; 0.612      ;
; 0.691 ; SPI_slave:rec_spi_ports|bit_cnt[7]          ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.890      ;
; 0.699 ; SPI_slave:rec_spi_ports|bit_cnt[13]         ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.244      ; 0.600      ;
; 0.705 ; SPI_slave:rec_spi_ports|bit_cnt[12]         ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.096      ; 0.958      ;
; 0.708 ; SPI_slave:rec_spi_ports|bit_cnt[31]         ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.244      ; 0.609      ;
; 0.738 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.078      ; 3.003      ;
; 0.764 ; SPI_slave:rec_spi_ports|bit_cnt[19]         ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.368      ; 0.789      ;
; 0.779 ; SPI_slave:rec_spi_ports|bit_cnt[24]         ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; -0.050     ; 0.886      ;
; 0.779 ; SPI_slave:rec_spi_ports|bit_cnt[27]         ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.179      ; 1.115      ;
; 0.784 ; SPI_slave:rec_spi_ports|bit_cnt[15]         ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.560      ; 1.001      ;
; 0.788 ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.987      ;
; 0.800 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.312      ; 1.269      ;
; 0.801 ; SPI_slave:rec_spi_ports|bit_cnt[20]         ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; -0.050     ; 0.908      ;
; 0.801 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.312      ; 1.270      ;
+-------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_clk'                                                                                               ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.371 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.590      ;
; 0.381 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.601      ;
; 0.384 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.603      ;
; 0.478 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.697      ;
; 0.485 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.704      ;
; 0.486 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.488 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.706      ;
; 0.488 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.707      ;
; 0.488 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.707      ;
; 0.488 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.706      ;
; 0.488 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.706      ;
; 0.488 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.706      ;
; 0.488 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.706      ;
; 0.488 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.707      ;
; 0.488 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.706      ;
; 0.488 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.706      ;
; 0.488 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.706      ;
; 0.489 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.707      ;
; 0.524 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.743      ;
; 0.529 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.069      ; 0.755      ;
; 0.531 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.749      ;
; 0.558 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.775      ;
; 0.579 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.798      ;
; 0.749 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.968      ;
; 0.807 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.071      ; 1.035      ;
; 0.809 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.021      ;
; 0.810 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.021      ;
; 0.908 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.128      ;
; 0.921 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.137      ;
; 0.983 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.194      ;
; 1.000 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 1.225      ;
; 1.003 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.072      ; 1.232      ;
; 1.031 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.251      ;
; 1.033 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.240      ;
; 1.045 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.255      ;
; 1.054 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.071      ; 1.282      ;
; 1.110 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.051      ; 1.318      ;
; 1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.606      ;
; 1.408 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.626      ;
; 1.408 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.626      ;
; 1.408 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.626      ;
; 1.631 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.851      ;
; 1.631 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.851      ;
; 1.631 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.851      ;
; 1.631 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.851      ;
; 1.638 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.857      ;
; 1.638 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.857      ;
; 1.638 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.857      ;
; 1.638 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.857      ;
; 1.647 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.858      ;
; 1.647 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.858      ;
; 1.653 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.864      ;
; 1.653 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.864      ;
; 1.661 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.882      ;
; 1.661 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.882      ;
; 1.662 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.872      ;
; 1.662 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.872      ;
; 1.662 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.872      ;
; 1.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.879      ;
; 1.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.879      ;
; 1.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.879      ;
; 1.676 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.888      ;
; 1.676 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.888      ;
; 1.676 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.888      ;
; 1.676 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.888      ;
; 1.676 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.888      ;
; 1.676 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.888      ;
; 1.678 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.051      ; 1.886      ;
; 1.678 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.051      ; 1.886      ;
; 1.678 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.051      ; 1.886      ;
; 1.678 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.051      ; 1.886      ;
; 1.678 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.051      ; 1.886      ;
; 1.683 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.892      ;
; 1.683 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.892      ;
; 1.683 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.892      ;
; 1.683 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.892      ;
; 1.683 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.892      ;
; 1.702 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.914      ;
; 1.702 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.914      ;
; 1.702 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.914      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.413 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.612      ;
; 0.414 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.613      ;
; 0.414 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.613      ;
; 0.414 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.613      ;
; 0.415 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.614      ;
; 0.417 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.615      ;
; 0.471 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.457      ; 3.115      ;
; 0.538 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.736      ;
; 0.545 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.742      ;
; 0.556 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.754      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.756      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.756      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.756      ;
; 0.558 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.558 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.757      ;
; 0.559 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.758      ;
; 0.645 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.378      ; 1.180      ;
; 0.660 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.378      ; 1.195      ;
; 0.664 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.427      ; 0.748      ;
; 0.673 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.427      ; 0.757      ;
; 0.675 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.427      ; 0.759      ;
; 0.676 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.662      ; 0.995      ;
; 0.680 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.879      ;
; 0.681 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.879      ;
; 0.681 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.880      ;
; 0.683 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.881      ;
; 0.683 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.882      ;
; 0.685 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.526      ; 0.868      ;
; 0.692 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.890      ;
; 0.692 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.395      ; 0.744      ;
; 0.702 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.502      ; 3.391      ;
; 0.706 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.662      ; 1.025      ;
; 0.712 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.662      ; 1.031      ;
; 0.720 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.918      ;
; 0.722 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.457      ; 2.866      ;
; 0.796 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.533      ; 1.486      ;
; 0.800 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.533      ; 1.490      ;
; 0.822 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.533      ; 3.542      ;
; 0.828 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.533      ; 3.548      ;
; 0.830 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.533      ; 3.550      ;
; 0.846 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.531      ; 1.534      ;
; 0.867 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.526      ; 1.050      ;
; 0.879 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.522      ; 1.558      ;
; 0.883 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.522      ; 1.562      ;
; 0.884 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.522      ; 1.563      ;
; 0.897 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.703      ; 1.257      ;
; 0.899 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.662      ; 1.218      ;
; 0.901 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.457      ; 3.545      ;
; 0.905 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.522      ; 1.584      ;
; 0.906 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.408      ; 1.471      ;
; 0.909 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.063      ; 1.129      ;
; 0.923 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.395      ; 0.975      ;
; 0.924 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.703      ; 1.284      ;
; 0.928 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.296      ; 1.381      ;
; 0.929 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.540      ; 1.626      ;
; 0.931 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.540      ; 1.628      ;
; 0.931 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.540      ; 1.628      ;
; 0.931 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.540      ; 1.628      ;
; 0.933 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.560      ; 1.150      ;
; 0.933 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.540      ; 1.630      ;
; 0.951 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.596      ; 1.704      ;
; 0.953 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.149      ;
; 0.953 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.596      ; 1.706      ;
; 0.955 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.296      ; 1.408      ;
; 0.957 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.596      ; 1.710      ;
; 0.960 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.349      ; 1.466      ;
; 0.978 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.395      ; 1.030      ;
; 0.979 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.310      ; 3.476      ;
; 0.982 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.596      ; 1.735      ;
; 1.001 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.199      ;
; 1.001 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.200      ;
; 1.004 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.202      ;
; 1.004 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 1.200      ;
; 1.004 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.374      ; 1.035      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_ss_n'                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.422 ; SPI_slave:rec_spi_ports|rx_buf[8]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.989      ; 2.441      ;
; 0.515 ; SPI_slave:rec_spi_ports|rx_buf[20]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.892      ; 2.437      ;
; 0.516 ; SPI_slave:rec_spi_ports|rx_buf[15]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.989      ; 2.535      ;
; 0.524 ; SPI_slave:rec_spi_ports|rx_buf[22]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.889      ; 2.443      ;
; 0.527 ; SPI_slave:rec_spi_ports|rx_buf[11]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.152      ; 2.709      ;
; 0.561 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.147      ; 2.738      ;
; 0.567 ; SPI_slave:rec_spi_ports|rx_buf[9]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.987      ; 2.584      ;
; 0.568 ; SPI_slave:rec_spi_ports|rx_buf[17]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.884      ; 2.482      ;
; 0.578 ; SPI_slave:rec_spi_ports|rx_buf[12]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.949      ; 2.557      ;
; 0.598 ; SPI_slave:rec_spi_ports|rx_buf[4]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.987      ; 2.615      ;
; 0.634 ; SPI_slave:rec_spi_ports|rx_buf[18]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.190      ; 2.854      ;
; 0.637 ; SPI_slave:rec_spi_ports|rx_buf[10]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.137      ; 2.804      ;
; 0.652 ; SPI_slave:rec_spi_ports|rx_buf[5]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.150      ; 2.832      ;
; 0.677 ; SPI_slave:rec_spi_ports|rx_buf[13]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.985      ; 2.692      ;
; 0.684 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.884      ; 2.598      ;
; 0.728 ; SPI_slave:rec_spi_ports|rx_buf[7]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.142      ; 2.900      ;
; 0.777 ; SPI_slave:rec_spi_ports|rx_buf[1]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.199      ; 3.006      ;
; 0.787 ; SPI_slave:rec_spi_ports|rx_buf[6]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.183      ; 3.000      ;
; 0.788 ; SPI_slave:rec_spi_ports|rx_buf[21]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.160      ; 2.978      ;
; 0.792 ; SPI_slave:rec_spi_ports|rx_buf[23]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.161      ; 2.983      ;
; 0.808 ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.189      ; 3.027      ;
; 0.809 ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.189      ; 3.028      ;
; 0.851 ; SPI_slave:rec_spi_ports|rx_buf[2]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.177      ; 3.058      ;
; 0.895 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.198      ; 3.123      ;
; 0.973 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.303      ; 0.816      ;
; 1.003 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.273      ; 0.816      ;
; 1.028 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.250      ; 0.818      ;
; 1.030 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.042      ; 1.102      ;
; 1.031 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.246      ; 0.817      ;
; 1.070 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.397      ; 1.497      ;
; 1.075 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.393      ; 1.498      ;
; 1.088 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.167      ; 1.285      ;
; 1.101 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.176      ; 0.817      ;
; 1.104 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.173      ; 0.817      ;
; 1.117 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.144      ; 1.291      ;
; 1.184 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.316      ; 1.530      ;
; 1.196 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.049      ; 1.275      ;
; 1.201 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.324      ; 1.555      ;
; 1.230 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.048      ; 0.818      ;
; 1.234 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.044      ; 0.818      ;
; 1.238 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.038      ; 0.816      ;
; 1.240 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.036      ; 0.816      ;
; 1.241 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.036      ; 0.817      ;
; 1.258 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.020      ; 0.818      ;
; 1.266 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.011      ; 0.817      ;
; 1.266 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.303      ; 1.109      ;
; 1.280 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.002     ; 0.818      ;
; 1.290 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.012     ; 0.818      ;
; 1.291 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.015     ; 0.816      ;
; 1.292 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.164      ; 0.996      ;
; 1.292 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.042      ; 1.364      ;
; 1.295 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.273      ; 1.108      ;
; 1.298 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.020     ; 0.818      ;
; 1.298 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.447      ; 1.775      ;
; 1.305 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.397      ; 1.732      ;
; 1.308 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.393      ; 1.731      ;
; 1.320 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.250      ; 1.110      ;
; 1.324 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.246      ; 1.110      ;
; 1.328 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.417      ; 1.775      ;
; 1.329 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.194      ; 1.553      ;
; 1.334 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.250      ; 1.124      ;
; 1.334 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.190      ; 1.554      ;
; 1.334 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.167      ; 1.531      ;
; 1.340 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.246      ; 1.126      ;
; 1.359 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.081     ; 0.818      ;
; 1.361 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.144      ; 1.535      ;
; 1.364 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.145      ; 1.539      ;
; 1.377 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.183      ; 1.590      ;
; 1.379 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.181      ; 1.590      ;
; 1.379 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.447      ; 1.856      ;
; 1.381 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.181      ; 1.592      ;
; 1.382 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.127      ; 1.539      ;
; 1.385 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.109     ; 0.816      ;
; 1.390 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.133      ; 1.553      ;
; 1.391 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.312      ; 1.733      ;
; 1.392 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.116     ; 0.816      ;
; 1.394 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.115     ; 0.819      ;
; 1.394 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.176      ; 1.110      ;
; 1.397 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.173      ; 1.110      ;
; 1.406 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.417      ; 1.853      ;
; 1.408 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.176      ; 1.124      ;
; 1.411 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.173      ; 1.124      ;
; 1.419 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.324      ; 1.773      ;
; 1.423 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.133      ; 1.586      ;
; 1.425 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.049      ; 1.504      ;
; 1.437 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.062      ; 1.529      ;
; 1.437 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.031      ; 1.498      ;
; 1.465 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.316      ; 1.811      ;
; 1.472 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.303      ; 1.315      ;
; 1.499 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.181      ; 1.710      ;
; 1.501 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.273      ; 1.314      ;
; 1.505 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.154     ; 1.381      ;
; 1.516 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.109     ; 1.437      ;
; 1.523 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.048      ; 1.111      ;
; 1.526 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.044      ; 1.110      ;
; 1.532 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.038      ; 1.110      ;
; 1.533 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.036      ; 1.109      ;
; 1.539 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.048      ; 1.127      ;
; 1.541 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.044      ; 1.125      ;
; 1.542 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.154     ; 1.418      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.127 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.221      ; 4.833      ;
; -2.127 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.221      ; 4.833      ;
; -2.127 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.221      ; 4.833      ;
; -2.127 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.221      ; 4.833      ;
; -2.127 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.221      ; 4.833      ;
; -2.127 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.221      ; 4.833      ;
; -1.756 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.163      ; 4.404      ;
; -1.756 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.163      ; 4.404      ;
; -1.756 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.163      ; 4.404      ;
; -1.756 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.163      ; 4.404      ;
; -1.756 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.163      ; 4.404      ;
; -1.743 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.177      ; 4.405      ;
; -1.743 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.177      ; 4.405      ;
; -1.743 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.177      ; 4.405      ;
; -1.743 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.177      ; 4.405      ;
; -1.743 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.177      ; 4.405      ;
; -1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.413      ; 4.408      ;
; -1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.413      ; 4.408      ;
; -1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.413      ; 4.408      ;
; -1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.413      ; 4.408      ;
; -1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.413      ; 4.408      ;
; -1.486 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.435      ; 4.406      ;
; -1.486 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.435      ; 4.406      ;
; -1.486 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.435      ; 4.406      ;
; -1.453 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.221      ; 4.659      ;
; -1.453 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.221      ; 4.659      ;
; -1.453 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.221      ; 4.659      ;
; -1.453 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.221      ; 4.659      ;
; -1.453 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.221      ; 4.659      ;
; -1.453 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.221      ; 4.659      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.931      ; 3.537      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.111 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.236      ; 3.832      ;
; -1.105 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.163      ; 4.253      ;
; -1.105 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.163      ; 4.253      ;
; -1.105 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.163      ; 4.253      ;
; -1.105 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.163      ; 4.253      ;
; -1.105 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.163      ; 4.253      ;
; -1.091 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.177      ; 4.253      ;
; -1.091 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.177      ; 4.253      ;
; -1.091 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.177      ; 4.253      ;
; -1.091 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.177      ; 4.253      ;
; -1.091 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.177      ; 4.253      ;
; -0.858 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.413      ; 4.256      ;
; -0.858 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.413      ; 4.256      ;
; -0.858 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.413      ; 4.256      ;
; -0.858 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.413      ; 4.256      ;
; -0.858 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.413      ; 4.256      ;
; -0.835 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.435      ; 4.255      ;
; -0.835 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.435      ; 4.255      ;
; -0.835 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.435      ; 4.255      ;
; -0.791 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.496      ;
; -0.791 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.496      ;
; -0.791 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.496      ;
; -0.791 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.496      ;
; -0.744 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.190      ; 3.419      ;
; -0.726 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.411      ; 3.622      ;
; -0.723 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.500        ; 2.094      ; 3.302      ;
; -0.674 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.094      ; 3.253      ;
; -0.642 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.369      ; 3.496      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.460 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.931      ; 3.376      ;
; -0.443 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.236      ; 3.664      ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.661 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.177      ; 3.323      ;
; -0.501 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.331      ; 3.317      ;
; -0.461 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.354      ; 3.300      ;
; -0.357 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.177      ; 3.519      ;
; -0.276 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 2.769      ;
; -0.276 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 2.769      ;
; -0.276 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 2.769      ;
; -0.258 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.354      ; 3.597      ;
; -0.207 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.049      ; 2.741      ;
; -0.207 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.049      ; 2.741      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.030      ; 2.702      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.030      ; 2.702      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.030      ; 2.702      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.030      ; 2.702      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.030      ; 2.702      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.030      ; 2.702      ;
; -0.187 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.331      ; 3.503      ;
; -0.108 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.286      ; 2.879      ;
; -0.108 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.286      ; 2.879      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.948      ; 2.499      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.265      ; 2.807      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.265      ; 2.807      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.265      ; 2.807      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 2.531      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 2.531      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 2.531      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.988      ; 2.496      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.988      ; 2.496      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.988      ; 2.496      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.988      ; 2.496      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.988      ; 2.496      ;
; -0.017 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.100      ; 2.602      ;
; -0.017 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.100      ; 2.602      ;
; -0.017 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.100      ; 2.602      ;
; -0.017 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.100      ; 2.602      ;
; -0.017 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.100      ; 2.602      ;
; -0.017 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.100      ; 2.602      ;
; 0.005  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.967      ; 2.447      ;
; 0.005  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.967      ; 2.447      ;
; 0.005  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.967      ; 2.447      ;
; 0.005  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.967      ; 2.447      ;
; 0.005  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.967      ; 2.447      ;
; 0.005  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.967      ; 2.447      ;
; 0.005  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.967      ; 2.447      ;
; 0.044  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.178      ; 2.619      ;
; 0.044  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.178      ; 2.619      ;
; 0.051  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.035      ; 2.469      ;
; 0.051  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.035      ; 2.469      ;
; 0.051  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.035      ; 2.469      ;
; 0.076  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.233      ; 2.642      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.018      ; 2.415      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.018      ; 2.415      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.018      ; 2.415      ;
; 0.451  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.008      ; 2.542      ;
; 0.451  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.008      ; 2.542      ;
; 0.451  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.008      ; 2.542      ;
; 0.461  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.049      ; 2.573      ;
; 0.461  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.049      ; 2.573      ;
; 0.490  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.030      ; 2.525      ;
; 0.490  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.030      ; 2.525      ;
; 0.490  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.030      ; 2.525      ;
; 0.490  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.030      ; 2.525      ;
; 0.490  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.030      ; 2.525      ;
; 0.490  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.030      ; 2.525      ;
; 0.598  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.286      ; 2.673      ;
; 0.598  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.286      ; 2.673      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.616  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.948      ; 2.317      ;
; 0.630  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.265      ; 2.620      ;
; 0.630  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.265      ; 2.620      ;
; 0.630  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.265      ; 2.620      ;
; 0.644  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 2.341      ;
; 0.644  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 2.341      ;
; 0.644  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 2.341      ;
; 0.665  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.988      ; 2.308      ;
; 0.665  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.988      ; 2.308      ;
; 0.665  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.988      ; 2.308      ;
; 0.665  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.988      ; 2.308      ;
; 0.665  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.988      ; 2.308      ;
; 0.681  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.100      ; 2.404      ;
; 0.681  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.100      ; 2.404      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.139 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.321      ; 2.369      ;
; -0.120 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.264      ; 2.331      ;
; -0.120 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.264      ; 2.331      ;
; -0.117 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.168      ;
; -0.117 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.168      ;
; -0.117 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.168      ;
; -0.098 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.115      ; 2.204      ;
; -0.098 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.115      ; 2.204      ;
; -0.098 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.115      ; 2.204      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.044      ; 2.182      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.044      ; 2.182      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.044      ; 2.182      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.044      ; 2.182      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.044      ; 2.182      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.044      ; 2.182      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.044      ; 2.182      ;
; -0.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.323      ;
; -0.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.323      ;
; -0.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.323      ;
; -0.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.323      ;
; -0.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.323      ;
; -0.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.323      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.066      ; 2.231      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.066      ; 2.231      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.066      ; 2.231      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.066      ; 2.231      ;
; -0.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.066      ; 2.231      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.355      ; 2.531      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.355      ; 2.531      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.355      ; 2.531      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.078      ; 2.262      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.078      ; 2.262      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.078      ; 2.262      ;
; 0.017  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.377      ; 2.581      ;
; 0.017  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.377      ; 2.581      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.025      ; 2.240      ;
; 0.142  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.439      ;
; 0.142  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.439      ;
; 0.142  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.439      ;
; 0.142  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.439      ;
; 0.142  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.439      ;
; 0.142  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.110      ; 2.439      ;
; 0.168  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.130      ; 2.485      ;
; 0.168  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.130      ; 2.485      ;
; 0.183  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.456      ;
; 0.183  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.456      ;
; 0.183  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.456      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.321      ; 2.554      ;
; 0.551  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.098      ; 2.336      ;
; 0.551  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.098      ; 2.336      ;
; 0.551  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.098      ; 2.336      ;
; 0.581  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.264      ; 2.532      ;
; 0.581  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.264      ; 2.532      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.115      ; 2.388      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.115      ; 2.388      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.115      ; 2.388      ;
; 0.621  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.256      ; 3.064      ;
; 0.636  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.044      ; 2.367      ;
; 0.636  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.044      ; 2.367      ;
; 0.636  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.044      ; 2.367      ;
; 0.636  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.044      ; 2.367      ;
; 0.636  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.044      ; 2.367      ;
; 0.636  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.044      ; 2.367      ;
; 0.636  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.044      ; 2.367      ;
; 0.646  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.183      ; 2.516      ;
; 0.646  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.183      ; 2.516      ;
; 0.646  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.183      ; 2.516      ;
; 0.646  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.183      ; 2.516      ;
; 0.646  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.183      ; 2.516      ;
; 0.646  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.183      ; 2.516      ;
; 0.661  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.066      ; 2.414      ;
; 0.661  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.066      ; 2.414      ;
; 0.661  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.066      ; 2.414      ;
; 0.661  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.066      ; 2.414      ;
; 0.661  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.066      ; 2.414      ;
; 0.670  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.355      ; 2.712      ;
; 0.670  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.355      ; 2.712      ;
; 0.670  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.355      ; 2.712      ;
; 0.682  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.078      ; 2.447      ;
; 0.682  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.078      ; 2.447      ;
; 0.682  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.078      ; 2.447      ;
; 0.683  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.417      ; 3.287      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.441      ; 3.320      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.025      ; 2.417      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.025      ; 2.417      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.025      ; 2.417      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.025      ; 2.417      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.025      ; 2.417      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.025      ; 2.417      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.025      ; 2.417      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.670 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.278      ; 3.135      ;
; 0.706 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.457      ; 3.350      ;
; 0.736 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.309      ; 3.232      ;
; 0.736 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.309      ; 3.232      ;
; 0.736 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.309      ; 3.232      ;
; 0.736 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.309      ; 3.232      ;
; 0.750 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.502      ; 3.439      ;
; 0.844 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.171      ; 3.202      ;
; 0.997 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.171      ; 3.355      ;
; 1.007 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.457      ; 3.151      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.018 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.531      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.060 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.008      ; 3.255      ;
; 1.062 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.502      ; 3.251      ;
; 1.146 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.171      ; 3.004      ;
; 1.325 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.171      ; 3.183      ;
; 1.334 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.278      ; 3.299      ;
; 1.377 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.309      ; 3.373      ;
; 1.377 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.309      ; 3.373      ;
; 1.377 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.309      ; 3.373      ;
; 1.377 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.309      ; 3.373      ;
; 1.378 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.533      ; 4.098      ;
; 1.378 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.533      ; 4.098      ;
; 1.378 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.533      ; 4.098      ;
; 1.402 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.510      ; 4.099      ;
; 1.402 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.510      ; 4.099      ;
; 1.402 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.510      ; 4.099      ;
; 1.402 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.510      ; 4.099      ;
; 1.402 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.510      ; 4.099      ;
; 1.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.264      ; 4.097      ;
; 1.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.264      ; 4.097      ;
; 1.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.264      ; 4.097      ;
; 1.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.264      ; 4.097      ;
; 1.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.264      ; 4.097      ;
; 1.660 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.249      ; 4.096      ;
; 1.660 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.249      ; 4.096      ;
; 1.660 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.249      ; 4.096      ;
; 1.660 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.249      ; 4.096      ;
; 1.660 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.249      ; 4.096      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.695      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.718 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.008      ; 3.413      ;
; 1.989 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.310      ; 4.486      ;
; 1.989 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.310      ; 4.486      ;
; 1.989 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.310      ; 4.486      ;
; 1.989 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.310      ; 4.486      ;
; 1.989 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.310      ; 4.486      ;
; 1.989 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.310      ; 4.486      ;
; 2.026 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.533      ; 4.246      ;
; 2.026 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.533      ; 4.246      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fir_clk'                                                                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fir_clk ; Rise       ; fir_clk                                                                                                                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                              ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; 0.131  ; 0.347        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; 0.131  ; 0.347        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.132  ; 0.348        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.132  ; 0.348        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; 0.132  ; 0.348        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_rx_req'                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_rx_req ; Rise       ; ecg_rx_req                                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datac           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datac           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datac          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datac          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datac          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datac          ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datac         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.237  ; 0.237        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.266  ; 0.266        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.291  ; 0.291        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|dataa         ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|dataa         ;
; 0.295  ; 0.295        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|dataa          ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|dataa          ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|dataa          ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|dataa         ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datac          ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|dataa         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|dataa         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|dataa         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datac          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|dataa         ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datac         ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 2.267 ; 2.413 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 2.337 ; 2.439 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 3.949 ; 4.421 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 4.717 ; 5.130 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 3.764 ; 4.099 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 2.720 ; 3.266 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 2.115 ; 2.584 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 2.666 ; 3.127 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 2.350 ; 2.824 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 2.208 ; 2.706 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 2.191 ; 2.661 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 2.344 ; 2.825 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 2.346 ; 2.822 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 2.125 ; 2.555 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 2.182 ; 2.623 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 2.265 ; 2.722 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 2.461 ; 2.936 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 2.056 ; 2.495 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 2.108 ; 2.540 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 2.531 ; 2.993 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 2.195 ; 2.648 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 2.494 ; 2.945 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 2.043 ; 2.471 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 2.461 ; 2.901 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 2.360 ; 2.805 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 2.720 ; 3.266 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 2.651 ; 3.133 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 2.548 ; 2.961 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 2.691 ; 3.133 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 2.138 ; 2.637 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 4.684 ; 5.096 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 3.240 ; 3.766 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 1.432 ; 1.580 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.372 ; 1.561 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.555 ; 3.008 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 3.884 ; 4.295 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.776 ; 3.157 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.719 ; 4.218 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 1.091 ; 1.601 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 0.400 ; 0.826 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 0.911 ; 1.353 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.685 ; 1.113 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.203 ; 0.624 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.490 ; 0.917 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.423 ; 0.838 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.215 ; 0.657 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.601 ; 1.022 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.614 ; 1.045 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.731 ; 1.167 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.796 ; 1.197 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.521 ; 0.945 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.391 ; 0.817 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.868 ; 1.324 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.665 ; 1.109 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.847 ; 1.292 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.514 ; 0.933 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.924 ; 1.353 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.647 ; 1.045 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 1.091 ; 1.601 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.776 ; 1.216 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.592 ; 0.993 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.995 ; 1.432 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.218 ; 0.644 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.880 ; 2.329 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.880 ; 2.329 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.526 ; 0.665 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.457 ; 0.655 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 2.969 ; 3.389 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 2.804 ; 3.312 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 1.144 ; 1.534 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 1.144 ; 1.534 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 1.918 ; 2.378 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 1.322 ; 1.735 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 1.322 ; 1.735 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 2.026 ; 2.527 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.926 ; 2.406 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 2.894 ; 3.354 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 3.302 ; 3.747 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.244 ; 1.356 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.372 ; 3.827 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.316 ; 3.696 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.583 ; 4.010 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 3.676 ; 4.092 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 3.187 ; 3.591 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.072 ; 1.203 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.340 ; 3.761 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.160 ; 3.581 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.482 ; 3.916 ; Fall       ; rec_sclk        ;
+------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -1.791 ; -1.965 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.852 ; -1.044 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -3.358 ; -3.763 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -4.170 ; -4.546 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -3.305 ; -3.622 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; -1.589 ; -2.001 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; -1.666 ; -2.084 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -2.196 ; -2.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.888 ; -2.311 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -1.752 ; -2.197 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -1.735 ; -2.179 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -1.884 ; -2.313 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -1.888 ; -2.314 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -1.655 ; -2.061 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -1.747 ; -2.158 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -1.792 ; -2.220 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -1.978 ; -2.394 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -1.589 ; -2.001 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -1.654 ; -2.061 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -2.067 ; -2.500 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -1.758 ; -2.179 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -2.030 ; -2.453 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -1.606 ; -2.006 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -2.014 ; -2.422 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -1.934 ; -2.323 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -2.243 ; -2.736 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -2.182 ; -2.610 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -2.081 ; -2.469 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -2.222 ; -2.636 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -1.653 ; -2.123 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -3.104 ; -3.594 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -1.337 ; -1.817 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; -0.775 ; -0.931 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.252 ; -0.501 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -2.056 ; -2.495 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -3.136 ; -3.530 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -2.334 ; -2.704 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -2.504 ; -3.051 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.729  ; 0.329  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 0.645  ; 0.227  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 0.140  ; -0.292 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.344  ; -0.063 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.729  ; 0.329  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.716  ; 0.311  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.507  ; 0.113  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.712  ; 0.294  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.452  ; 0.041  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.281  ; -0.122 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.307  ; -0.118 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.110  ; -0.269 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.515  ; 0.100  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.650  ; 0.234  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.169  ; -0.258 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.247  ; -0.169 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.219  ; -0.197 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.394  ; -0.001 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; -0.016 ; -0.417 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.263  ; -0.109 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; -0.045 ; -0.527 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.162  ; -0.254 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.357  ; -0.023 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.052  ; -0.357 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.718  ; 0.315  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -1.492 ; -1.921 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -1.492 ; -1.921 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.169  ; 0.009  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.348  ; 0.162  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -2.196 ; -2.586 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -1.744 ; -2.185 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.763 ; -1.132 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.763 ; -1.132 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.721 ; -1.132 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.957 ; -1.350 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.957 ; -1.350 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -1.451 ; -1.898 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -1.548 ; -2.016 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -2.272 ; -2.722 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -2.834 ; -3.268 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.360 ; -0.563 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -2.898 ; -3.323 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -2.877 ; -3.235 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -3.127 ; -3.533 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -1.414 ; -1.838 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -2.667 ; -3.097 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.346 ; -0.603 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -2.869 ; -3.272 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -2.706 ; -3.068 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -2.939 ; -3.374 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.499 ; 6.259 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.499 ; 6.259 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 5.237 ; 5.200 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 6.347 ; 6.250 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.808 ; 6.754 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.488 ; 6.416 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.217 ; 5.881 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.015 ; 5.776 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.340 ; 6.388 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.168 ; 5.963 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.217 ; 5.881 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.015 ; 5.776 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.340 ; 6.388 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.168 ; 5.963 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.853 ; 7.995 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.853 ; 7.995 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.724 ; 5.739 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.288 ; 6.309 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.288 ; 6.309 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.849 ; 5.862 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.790 ; 6.767 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.790 ; 6.767 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 6.087 ; 6.038 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.623 ; 5.590 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.810 ; 5.776 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 6.038 ; 5.985 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 7.412 ; 7.412 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 6.148 ; 6.060 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 6.156 ; 6.064 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 6.356 ; 6.005 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 6.264 ; 6.178 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.082 ; 4.877 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.417 ; 5.171 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 6.356 ; 6.005 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 6.264 ; 6.178 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.082 ; 4.877 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 8.980 ; 9.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.702 ; 7.660 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 7.468 ; 7.401 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 7.476 ; 7.417 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 8.980 ; 9.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 8.050 ; 8.102 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 8.910 ; 8.943 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 8.901 ; 8.934 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 7.220 ; 7.150 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.566 ; 7.533 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.829 ; 7.818 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 8.004 ; 7.950 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.197 ; 7.150 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 7.425 ; 7.367 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 7.562 ; 7.531 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 7.432 ; 7.367 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.831 ; 7.777 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.830 ; 7.828 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.881 ; 7.832 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 8.095 ; 8.102 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 7.632 ; 7.562 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.371 ; 7.294 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 7.448 ; 7.406 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 7.155 ; 7.093 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 6.909 ; 6.850 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.417 ; 5.171 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.349 ; 6.111 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.349 ; 6.111 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 5.123 ; 5.085 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 6.128 ; 6.042 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.583 ; 6.498 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.276 ; 6.172 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.076 ; 5.747 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 5.496 ; 5.613 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.120 ; 5.932 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.748 ; 5.776 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.076 ; 5.747 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 5.496 ; 5.613 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.120 ; 5.932 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.748 ; 5.776 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.649 ; 7.786 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.649 ; 7.786 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.599 ; 5.611 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.146 ; 6.166 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.146 ; 6.166 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.719 ; 5.730 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.628 ; 6.606 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.628 ; 6.606 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.947 ; 5.898 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.495 ; 5.461 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.681 ; 5.646 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.900 ; 5.847 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 7.197 ; 7.164 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.899 ; 5.867 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.947 ; 5.865 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 6.211 ; 5.868 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.869 ; 5.936 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.681 ; 4.760 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.898 ; 5.030 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 6.211 ; 5.868 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.869 ; 5.936 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.681 ; 4.760 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 6.742 ; 6.684 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.511 ; 7.471 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 7.284 ; 7.218 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 7.290 ; 7.231 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 8.785 ; 8.886 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.846 ; 7.896 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 8.715 ; 8.748 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 8.707 ; 8.742 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 7.041 ; 6.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.380 ; 7.348 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.633 ; 7.622 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 7.796 ; 7.741 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.020 ; 6.973 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 7.239 ; 7.181 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 7.376 ; 7.346 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 7.245 ; 7.181 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.632 ; 7.578 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.635 ; 7.632 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.676 ; 7.627 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.888 ; 7.895 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 7.438 ; 7.368 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.187 ; 7.111 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 7.260 ; 7.218 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 6.979 ; 6.917 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 6.742 ; 6.684 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.898 ; 5.030 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.525 ;       ;       ; 7.850 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.803 ;       ;       ; 9.122 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.743 ;       ;       ; 8.010 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.032 ; 8.113 ; 8.672 ; 8.433 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 8.638 ; 8.253 ; 8.785 ; 9.045 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.250 ; 8.258 ; 8.825 ; 8.620 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.991 ; 7.518 ;       ;
; rec_st_load_roe  ; rec_roe     ; 8.461 ;       ;       ; 8.843 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.087 ;       ;       ; 7.385 ;
; rec_st_load_trdy ; rec_trdy    ; 7.696 ;       ;       ; 8.015 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.300 ;       ;       ; 7.607 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.554 ;       ;       ; 8.866 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.537 ;       ;       ; 7.797 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.748 ; 7.886 ; 8.431 ; 8.163 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 8.372 ; 8.024 ; 8.543 ; 8.785 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.000 ; 8.028 ; 8.581 ; 8.375 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.799 ; 7.303 ;       ;
; rec_st_load_roe  ; rec_roe     ; 8.209 ;       ;       ; 8.572 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.912 ;       ;       ; 7.200 ;
; rec_st_load_trdy ; rec_trdy    ; 7.491 ;       ;       ; 7.801 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.387 ; 5.387 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.654 ; 5.654 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.088 ; 5.088 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.347 ; 5.347 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.318     ; 5.409     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.574     ; 5.665     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.109     ; 5.117     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.357     ; 5.365     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 191.13 MHz ; 191.13 MHz      ; rec_sclk   ;                                                               ;
; 200.88 MHz ; 200.88 MHz      ; ecg_sclk   ;                                                               ;
; 221.14 MHz ; 221.14 MHz      ; fir_clk    ;                                                               ;
; 551.88 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fir_clk    ; -3.522 ; -1203.731     ;
; rec_ss_n   ; -2.811 ; -61.853       ;
; ecg_sclk   ; -2.254 ; -76.415       ;
; rec_sclk   ; -2.148 ; -70.986       ;
; i2s_clk    ; -0.812 ; -34.641       ;
; ecg_rx_req ; 0.005  ; 0.000         ;
; ecg_ss_n   ; 0.347  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_ss_n   ; -0.556 ; -11.503       ;
; fir_clk    ; -0.317 ; -0.330        ;
; ecg_rx_req ; -0.201 ; -3.055        ;
; rec_sclk   ; 0.234  ; 0.000         ;
; i2s_clk    ; 0.313  ; 0.000         ;
; ecg_sclk   ; 0.333  ; 0.000         ;
; rec_ss_n   ; 0.473  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.815 ; -66.656           ;
; rec_sclk ; -0.575 ; -2.872            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.151 ; -2.110           ;
; ecg_sclk ; 0.617  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; fir_clk    ; -3.000 ; -1323.534                  ;
; rec_sclk   ; -3.000 ; -92.000                    ;
; ecg_sclk   ; -3.000 ; -90.000                    ;
; i2s_clk    ; -3.000 ; -55.000                    ;
; ecg_rx_req ; -3.000 ; -3.000                     ;
; ecg_ss_n   ; -3.000 ; -3.000                     ;
; rec_ss_n   ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.522 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.197     ; 4.144      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.452 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.100      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.436 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.084      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
; -3.435 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.171     ; 4.083      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.811 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.350     ; 1.217      ;
; -2.800 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.350     ; 1.206      ;
; -2.669 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.229     ; 1.706      ;
; -2.650 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.229     ; 1.687      ;
; -2.638 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.024     ; 1.783      ;
; -2.618 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.024     ; 1.763      ;
; -2.566 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.135     ; 1.090      ;
; -2.531 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.135     ; 1.055      ;
; -2.523 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.350     ; 0.929      ;
; -2.297 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.137     ; 1.397      ;
; -2.253 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.135     ; 0.777      ;
; -2.092 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.026     ; 1.813      ;
; -2.069 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.105      ; 2.215      ;
; -2.051 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.016      ; 2.038      ;
; -2.015 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.382     ; 1.409      ;
; -1.973 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.228     ; 1.417      ;
; -1.967 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.228     ; 1.411      ;
; -1.956 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.137     ; 1.056      ;
; -1.916 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.091     ; 1.286      ;
; -1.843 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.105      ; 1.989      ;
; -1.841 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.222      ; 1.985      ;
; -1.836 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.006     ; 1.361      ;
; -1.820 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.026     ; 1.541      ;
; -1.811 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.016      ; 1.798      ;
; -1.794 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.104     ; 1.390      ;
; -1.790 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.006     ; 1.315      ;
; -1.779 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.382     ; 1.173      ;
; -1.773 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.005      ; 1.988      ;
; -1.770 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.132     ; 1.093      ;
; -1.755 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.115      ; 1.282      ;
; -1.735 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.132     ; 1.058      ;
; -1.719 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.013      ; 1.830      ;
; -1.707 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.107     ; 1.809      ;
; -1.689 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.107     ; 1.791      ;
; -1.683 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.091     ; 1.053      ;
; -1.680 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.013      ; 1.791      ;
; -1.679 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.106     ; 1.755      ;
; -1.676 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.137     ; 0.776      ;
; -1.662 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.106     ; 1.738      ;
; -1.653 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.222      ; 1.797      ;
; -1.650 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.260     ; 1.676      ;
; -1.640 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.137      ; 1.984      ;
; -1.633 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.211     ; 1.090      ;
; -1.630 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.209     ; 1.093      ;
; -1.626 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 1.846      ;
; -1.623 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.007      ; 1.848      ;
; -1.609 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.017      ; 1.830      ;
; -1.607 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.213     ; 1.093      ;
; -1.602 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.096     ; 1.094      ;
; -1.601 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.011     ; 1.555      ;
; -1.596 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.104     ; 1.192      ;
; -1.596 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.211     ; 1.053      ;
; -1.595 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.209     ; 1.058      ;
; -1.591 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.024     ; 1.784      ;
; -1.589 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.011     ; 1.543      ;
; -1.571 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 1.791      ;
; -1.570 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.213     ; 1.056      ;
; -1.570 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.017      ; 1.791      ;
; -1.570 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.024     ; 1.763      ;
; -1.567 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.007      ; 1.792      ;
; -1.563 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.096     ; 1.055      ;
; -1.543 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.230      ; 1.986      ;
; -1.536 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.735      ; 3.039      ;
; -1.528 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.115      ; 1.055      ;
; -1.521 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.135     ; 1.093      ;
; -1.514 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.126     ; 1.093      ;
; -1.514 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.006     ; 1.039      ;
; -1.504 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.382     ; 0.898      ;
; -1.493 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.092     ; 1.095      ;
; -1.489 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.102     ; 1.091      ;
; -1.484 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.101     ; 1.091      ;
; -1.484 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.135     ; 1.056      ;
; -1.482 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.005      ; 1.697      ;
; -1.477 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.126     ; 1.056      ;
; -1.466 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.151      ; 1.810      ;
; -1.466 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.089     ; 1.555      ;
; -1.456 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.123      ; 1.282      ;
; -1.455 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.092     ; 1.057      ;
; -1.454 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.132     ; 0.777      ;
; -1.453 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.102     ; 1.055      ;
; -1.449 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.101     ; 1.056      ;
; -1.447 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.151      ; 1.791      ;
; -1.412 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.137      ; 1.756      ;
; -1.412 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.089     ; 1.501      ;
; -1.407 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.091     ; 0.777      ;
; -1.366 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.026      ; 1.089      ;
; -1.363 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.045      ; 1.091      ;
; -1.363 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.260     ; 1.389      ;
; -1.354 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.230      ; 1.797      ;
; -1.347 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.005     ; 1.557      ;
; -1.342 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.226      ; 1.756      ;
; -1.339 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.229      ; 1.756      ;
; -1.333 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.026      ; 1.056      ;
; -1.331 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.005     ; 1.541      ;
; -1.327 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.045      ; 1.055      ;
; -1.321 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.218     ; 0.775      ;
; -1.318 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.211     ; 0.775      ;
; -1.315 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.209     ; 0.778      ;
; -1.308 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.226      ; 1.722      ;
; -1.306 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.087     ; 1.401      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.254 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.915     ; 0.824      ;
; -2.252 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.907     ; 0.830      ;
; -2.226 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.912     ; 0.799      ;
; -2.219 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.916     ; 0.788      ;
; -2.210 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.916     ; 0.779      ;
; -2.204 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.912     ; 0.777      ;
; -2.195 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.884     ; 0.796      ;
; -2.195 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.898     ; 0.782      ;
; -2.164 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.736     ; 0.913      ;
; -2.161 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.869     ; 0.777      ;
; -2.112 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 3.016      ;
; -2.112 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.548     ; 1.049      ;
; -2.100 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.779     ; 0.806      ;
; -2.098 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.180      ; 3.293      ;
; -2.098 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 3.002      ;
; -2.079 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.866     ; 0.698      ;
; -2.075 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.916     ; 0.644      ;
; -2.073 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.733     ; 0.825      ;
; -2.069 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.765     ; 0.789      ;
; -2.064 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.763     ; 0.786      ;
; -2.064 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.779     ; 0.770      ;
; -2.057 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.723     ; 0.819      ;
; -2.055 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.763     ; 0.777      ;
; -2.054 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.732     ; 0.807      ;
; -2.052 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.733     ; 0.804      ;
; -2.038 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.736     ; 0.787      ;
; -2.035 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.787     ; 0.733      ;
; -2.033 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.732     ; 0.786      ;
; -1.989 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.209     ; 2.295      ;
; -1.975 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; 0.034      ; 2.524      ;
; -1.965 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.548     ; 0.902      ;
; -1.964 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 3.117      ;
; -1.964 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 3.117      ;
; -1.964 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 3.117      ;
; -1.964 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 3.117      ;
; -1.964 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 3.117      ;
; -1.961 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.865      ;
; -1.960 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.531     ; 0.914      ;
; -1.957 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.530     ; 0.912      ;
; -1.952 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.840      ;
; -1.952 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.840      ;
; -1.952 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.840      ;
; -1.952 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.840      ;
; -1.952 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.840      ;
; -1.945 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.533     ; 0.897      ;
; -1.941 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.829      ;
; -1.941 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.829      ;
; -1.941 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.829      ;
; -1.941 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.829      ;
; -1.941 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.127     ; 2.829      ;
; -1.935 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.902     ; 0.518      ;
; -1.900 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.804      ;
; -1.885 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.732     ; 0.638      ;
; -1.877 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.379      ; 3.271      ;
; -1.877 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.379      ; 3.271      ;
; -1.877 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.379      ; 3.271      ;
; -1.877 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.379      ; 3.271      ;
; -1.877 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.379      ; 3.271      ;
; -1.874 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.546     ; 0.813      ;
; -1.865 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.994      ;
; -1.865 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.994      ;
; -1.865 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.994      ;
; -1.865 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.994      ;
; -1.865 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.994      ;
; -1.863 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.549     ; 0.799      ;
; -1.855 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.548     ; 0.792      ;
; -1.852 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.166      ; 3.033      ;
; -1.851 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.395      ; 3.261      ;
; -1.851 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.395      ; 3.261      ;
; -1.851 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.395      ; 3.261      ;
; -1.850 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.537     ; 0.798      ;
; -1.840 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.099     ; 2.756      ;
; -1.839 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.193      ; 3.047      ;
; -1.839 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.193      ; 3.047      ;
; -1.839 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.193      ; 3.047      ;
; -1.839 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.193      ; 3.047      ;
; -1.839 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.193      ; 3.047      ;
; -1.839 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.193      ; 3.047      ;
; -1.839 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 2.984      ;
; -1.839 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 2.984      ;
; -1.839 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 2.984      ;
; -1.838 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.967      ;
; -1.838 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.967      ;
; -1.838 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.967      ;
; -1.838 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.967      ;
; -1.838 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.114      ; 2.967      ;
; -1.829 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.099     ; 2.745      ;
; -1.827 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.770      ;
; -1.827 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.770      ;
; -1.827 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.770      ;
; -1.827 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.770      ;
; -1.827 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.770      ;
; -1.827 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.770      ;
; -1.818 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.915     ; 0.388      ;
; -1.817 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.777     ; 0.525      ;
; -1.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.755      ;
; -1.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.755      ;
; -1.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.755      ;
; -1.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.755      ;
; -1.812 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.755      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                            ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.148 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.145      ;
; -2.148 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.145      ;
; -2.148 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.145      ;
; -2.123 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.214      ; 3.352      ;
; -2.123 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.214      ; 3.352      ;
; -2.116 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 2.430      ;
; -2.113 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.443      ;
; -2.103 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.046      ; 2.664      ;
; -2.091 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.004      ; 2.610      ;
; -2.069 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 2.383      ;
; -2.050 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.380      ;
; -2.041 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.038      ;
; -2.041 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.038      ;
; -2.041 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.038      ;
; -2.031 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.361      ;
; -2.030 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.046      ; 2.591      ;
; -2.017 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 2.331      ;
; -2.016 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.214      ; 3.245      ;
; -2.016 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.214      ; 3.245      ;
; -2.008 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.188     ; 2.335      ;
; -1.971 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.155      ; 3.141      ;
; -1.971 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.155      ; 3.141      ;
; -1.967 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.247      ;
; -1.967 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.247      ;
; -1.967 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.247      ;
; -1.964 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.188     ; 2.291      ;
; -1.963 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.188     ; 2.290      ;
; -1.957 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.287      ;
; -1.940 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 2.254      ;
; -1.939 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.053     ; 2.401      ;
; -1.932 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.173     ; 2.274      ;
; -1.931 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.173     ; 2.273      ;
; -1.921 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.053     ; 2.383      ;
; -1.909 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.202     ; 2.222      ;
; -1.908 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.188     ; 2.235      ;
; -1.908 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.188     ; 2.235      ;
; -1.897 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.227      ;
; -1.895 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.225      ;
; -1.893 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.008      ; 2.916      ;
; -1.893 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.008      ; 2.916      ;
; -1.893 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.008      ; 2.916      ;
; -1.893 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.173     ; 2.235      ;
; -1.892 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.173     ; 2.234      ;
; -1.887 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.025      ; 2.427      ;
; -1.886 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.020      ; 2.921      ;
; -1.886 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.020      ; 2.921      ;
; -1.886 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.020      ; 2.921      ;
; -1.885 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.233      ; 3.133      ;
; -1.885 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.233      ; 3.133      ;
; -1.885 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.233      ; 3.133      ;
; -1.881 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.035      ; 2.931      ;
; -1.881 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.035      ; 2.931      ;
; -1.877 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.046      ; 2.438      ;
; -1.876 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.206      ;
; -1.875 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.205      ;
; -1.870 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.025      ; 2.410      ;
; -1.869 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.023      ; 2.907      ;
; -1.869 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.023      ; 2.907      ;
; -1.869 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.023      ; 2.907      ;
; -1.869 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.023      ; 2.907      ;
; -1.869 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.023      ; 2.907      ;
; -1.869 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.023      ; 2.907      ;
; -1.864 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.155      ; 3.034      ;
; -1.864 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.155      ; 3.034      ;
; -1.855 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.202     ; 2.168      ;
; -1.829 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 2.143      ;
; -1.829 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.201     ; 2.143      ;
; -1.828 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.202     ; 2.141      ;
; -1.822 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.053     ; 2.284      ;
; -1.819 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.185     ; 2.149      ;
; -1.816 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.202     ; 2.129      ;
; -1.803 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.053     ; 2.265      ;
; -1.802 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.046      ; 2.363      ;
; -1.801 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.798      ;
; -1.801 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.798      ;
; -1.801 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.798      ;
; -1.798 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.025      ; 2.338      ;
; -1.797 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.004      ; 2.316      ;
; -1.791 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.063     ; 2.243      ;
; -1.791 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.063     ; 2.243      ;
; -1.790 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.787      ;
; -1.790 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.787      ;
; -1.790 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.787      ;
; -1.787 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.025      ; 2.327      ;
; -1.786 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.008      ; 2.809      ;
; -1.786 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.008      ; 2.809      ;
; -1.786 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.008      ; 2.809      ;
; -1.783 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.780      ;
; -1.783 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.780      ;
; -1.783 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.780      ;
; -1.779 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.020      ; 2.814      ;
; -1.779 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.020      ; 2.814      ;
; -1.779 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.020      ; 2.814      ;
; -1.778 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.233      ; 3.026      ;
; -1.778 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.233      ; 3.026      ;
; -1.778 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.233      ; 3.026      ;
; -1.774 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.035      ; 2.824      ;
; -1.774 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.035      ; 2.824      ;
; -1.764 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.025      ; 2.304      ;
; -1.762 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.023      ; 2.800      ;
+--------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.812 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.745      ;
; -0.812 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.745      ;
; -0.812 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.745      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.719      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.719      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.719      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.719      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.716      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.716      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.719      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.719      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.716      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.716      ;
; -0.785 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.716      ;
; -0.784 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.716      ;
; -0.784 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.716      ;
; -0.784 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.716      ;
; -0.784 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.716      ;
; -0.784 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.716      ;
; -0.782 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.725      ;
; -0.782 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.725      ;
; -0.768 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.700      ;
; -0.768 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.700      ;
; -0.768 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.700      ;
; -0.766 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.697      ;
; -0.766 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.697      ;
; -0.766 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.697      ;
; -0.760 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.692      ;
; -0.760 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.692      ;
; -0.740 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.672      ;
; -0.740 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.672      ;
; -0.729 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.670      ;
; -0.728 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.670      ;
; -0.728 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.670      ;
; -0.728 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.670      ;
; -0.728 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.670      ;
; -0.524 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.464      ;
; -0.524 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.464      ;
; -0.524 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.464      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.350 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.279      ;
; -0.301 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 1.253      ;
; -0.279 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.209      ;
; -0.271 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.214      ;
; -0.267 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.197      ;
; -0.239 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.047     ; 1.187      ;
; -0.230 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.045     ; 1.180      ;
; -0.225 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.158      ;
; -0.201 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.142      ;
; -0.178 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.119      ;
; -0.071 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.004      ;
; -0.071 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.045     ; 1.021      ;
; -0.056 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 0.987      ;
; 0.007  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.934      ;
; 0.052  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.889      ;
; 0.176  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.765      ;
; 0.190  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.750      ;
; 0.190  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.751      ;
; 0.191  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.750      ;
; 0.191  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.749      ;
; 0.191  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.749      ;
; 0.192  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.749      ;
; 0.192  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.748      ;
; 0.192  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.748      ;
; 0.192  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.748      ;
; 0.193  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.748      ;
; 0.193  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.748      ;
; 0.193  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.748      ;
; 0.193  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.747      ;
; 0.193  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.747      ;
; 0.193  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.747      ;
; 0.193  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.748      ;
; 0.193  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.747      ;
; 0.194  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.746      ;
; 0.194  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.747      ;
; 0.194  ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.747      ;
; 0.194  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.747      ;
; 0.195  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.746      ;
; 0.195  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.745      ;
; 0.195  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.745      ;
; 0.199  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.742      ;
; 0.202  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.046     ; 0.747      ;
; 0.203  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.738      ;
; 0.204  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.737      ;
; 0.318  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.623      ;
; 0.319  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.621      ;
; 0.321  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.619      ;
; 0.321  ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.619      ;
; 0.321  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.620      ;
; 0.324  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.617      ;
; 0.379  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.562      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_rx_req'                                                                                                               ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.005 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.240      ; 1.543      ;
; 0.030 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.241      ; 1.524      ;
; 0.053 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.679      ; 2.069      ;
; 0.091 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.267      ; 1.489      ;
; 0.093 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.240      ; 1.459      ;
; 0.099 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.240      ; 1.450      ;
; 0.100 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.278      ; 1.490      ;
; 0.102 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.280      ; 1.491      ;
; 0.106 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.289      ; 1.489      ;
; 0.116 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.291      ; 1.487      ;
; 0.119 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.289      ; 1.482      ;
; 0.129 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.280      ; 1.459      ;
; 0.130 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.279      ; 1.459      ;
; 0.159 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.291      ; 1.441      ;
; 0.170 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.331      ; 1.473      ;
; 0.172 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.279      ; 1.417      ;
; 0.173 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.327      ; 1.464      ;
; 0.176 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.328      ; 1.461      ;
; 0.180 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.288      ; 1.414      ;
; 0.183 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.331      ; 1.454      ;
; 0.190 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.331      ; 1.449      ;
; 0.209 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.327      ; 1.428      ;
; 0.215 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.328      ; 1.425      ;
; 0.271 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.277      ; 1.451      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.347 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.582      ; 1.543      ;
; 0.372 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.583      ; 1.524      ;
; 0.395 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.021      ; 2.069      ;
; 0.433 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.609      ; 1.489      ;
; 0.435 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.582      ; 1.459      ;
; 0.441 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.582      ; 1.450      ;
; 0.442 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.620      ; 1.490      ;
; 0.444 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.622      ; 1.491      ;
; 0.448 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.631      ; 1.489      ;
; 0.458 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.633      ; 1.487      ;
; 0.461 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.631      ; 1.482      ;
; 0.471 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.622      ; 1.459      ;
; 0.472 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.621      ; 1.459      ;
; 0.501 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.633      ; 1.441      ;
; 0.512 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.673      ; 1.473      ;
; 0.514 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.621      ; 1.417      ;
; 0.515 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.669      ; 1.464      ;
; 0.518 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.670      ; 1.461      ;
; 0.522 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.630      ; 1.414      ;
; 0.525 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.673      ; 1.454      ;
; 0.532 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.673      ; 1.449      ;
; 0.551 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.669      ; 1.428      ;
; 0.557 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.670      ; 1.425      ;
; 0.613 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.619      ; 1.451      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.556 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.893      ; 1.367      ;
; -0.548 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.890      ; 1.372      ;
; -0.546 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.890      ; 1.374      ;
; -0.543 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.893      ; 1.380      ;
; -0.542 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.889      ; 1.377      ;
; -0.535 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.838      ; 1.333      ;
; -0.535 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.893      ; 1.388      ;
; -0.520 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.850      ; 1.360      ;
; -0.507 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.841      ; 1.364      ;
; -0.507 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.889      ; 1.412      ;
; -0.507 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.853      ; 1.376      ;
; -0.481 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.851      ; 1.400      ;
; -0.477 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.853      ; 1.406      ;
; -0.472 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.842      ; 1.400      ;
; -0.468 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.804      ; 1.366      ;
; -0.466 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.841      ; 1.405      ;
; -0.459 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.842      ; 1.413      ;
; -0.453 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.851      ; 1.428      ;
; -0.442 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.804      ; 1.392      ;
; -0.438 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.829      ; 1.421      ;
; -0.436 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.838      ; 1.432      ;
; -0.399 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.806      ; 1.437      ;
; -0.383 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.804      ; 1.451      ;
; -0.283 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.223      ; 1.970      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                               ; To Node                                                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.317 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                    ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.221      ; 2.088      ;
; -0.151 ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                    ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.221      ; 2.254      ;
; -0.006 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                  ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.221      ; 2.399      ;
; -0.005 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                              ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.221      ; 2.400      ;
; -0.002 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                              ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.221      ; 2.403      ;
; 0.160  ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                  ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.221      ; 2.565      ;
; 0.161  ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                              ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.221      ; 2.566      ;
; 0.164  ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                              ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.221      ; 2.569      ;
; 0.292  ; I2S:i2s_ports|r_sr_in[23]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.540      ;
; 0.295  ; I2S:i2s_ports|r_sr_in[4]                                                                                                                                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][4]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.544      ;
; 0.295  ; I2S:i2s_ports|l_sr_in[2]                                                                                                                                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.544      ;
; 0.296  ; I2S:i2s_ports|r_sr_in[19]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.076      ; 0.556      ;
; 0.297  ; I2S:i2s_ports|r_sr_in[22]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.545      ;
; 0.297  ; I2S:i2s_ports|l_sr_in[1]                                                                                                                                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.546      ;
; 0.299  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; I2S:i2s_ports|r_sr_in[10]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.547      ;
; 0.300  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.511      ;
; 0.301  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[9]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.347      ; 0.817      ;
; 0.307  ; I2S:i2s_ports|l_sr_in[17]                                                                                                                                                               ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.556      ;
; 0.308  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.817      ;
; 0.311  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[2]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.347      ; 0.827      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                              ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[2]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.334      ; 0.815      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                              ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                            ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.315  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[1]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.336      ; 0.820      ;
; 0.315  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][5]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.825      ;
; 0.316  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.826      ;
; 0.316  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][7]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.826      ;
; 0.320  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                            ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                            ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.321  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.519      ;
; 0.321  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][9]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.831      ;
; 0.321  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.334      ; 0.824      ;
; 0.321  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.519      ;
; 0.321  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.519      ;
; 0.321  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.519      ;
; 0.321  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                          ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                  ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.519      ;
; 0.321  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.519      ;
; 0.321  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.519      ;
; 0.322  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.336      ; 0.827      ;
; 0.323  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][21]                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.339      ; 0.831      ;
; 0.323  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.334      ; 0.826      ;
; 0.324  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[7]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.336      ; 0.829      ;
; 0.324  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]~_Duplicate_4 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.535      ;
; 0.325  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][14]                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][14]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.537      ;
; 0.326  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]              ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[2][0]                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.538      ;
; 0.326  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][22]                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][22]~_Duplicate_4                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.537      ;
; 0.326  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][2]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.836      ;
; 0.326  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.347      ; 0.842      ;
; 0.326  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[9]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[9]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.066      ; 0.536      ;
; 0.327  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][8]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][8]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.538      ;
; 0.327  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[5]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.335      ; 0.831      ;
; 0.328  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][9]~_Duplicate_5                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][9]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.539      ;
; 0.328  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.331      ; 0.828      ;
; 0.332  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][10]                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.842      ;
; 0.333  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[9]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[9]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.545      ;
; 0.333  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.334      ; 0.836      ;
; 0.333  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.531      ;
; 0.334  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.339      ; 0.842      ;
; 0.335  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[9]                                                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[9]                                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.547      ;
; 0.335  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[9]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[9]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.068      ; 0.547      ;
; 0.335  ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                    ; ecg_ss_n     ; fir_clk     ; -0.500       ; 2.221      ; 2.240      ;
; 0.337  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[9]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[9]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.536      ;
; 0.337  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][0]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.846      ;
; 0.337  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.347      ; 0.853      ;
; 0.337  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_enable_q[0]                                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.535      ;
; 0.337  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_enable_q[0]                                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.535      ;
; 0.338  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                            ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|at_source_error_s[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[9]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[9]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][17]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][17]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][18]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][18]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][1]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][1]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.338  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[3][0]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[2][0]                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.537      ;
; 0.339  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][12]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.537      ;
; 0.339  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][16]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][16]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.537      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.201 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.538      ; 1.367      ;
; -0.193 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.535      ; 1.372      ;
; -0.191 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.535      ; 1.374      ;
; -0.188 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.538      ; 1.380      ;
; -0.187 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.534      ; 1.377      ;
; -0.180 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.483      ; 1.333      ;
; -0.180 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.538      ; 1.388      ;
; -0.165 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.495      ; 1.360      ;
; -0.152 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.486      ; 1.364      ;
; -0.152 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.534      ; 1.412      ;
; -0.152 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.498      ; 1.376      ;
; -0.126 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.496      ; 1.400      ;
; -0.122 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.498      ; 1.406      ;
; -0.117 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.487      ; 1.400      ;
; -0.113 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.449      ; 1.366      ;
; -0.111 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.486      ; 1.405      ;
; -0.104 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.487      ; 1.413      ;
; -0.098 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.496      ; 1.428      ;
; -0.087 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.449      ; 1.392      ;
; -0.083 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.474      ; 1.421      ;
; -0.081 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.483      ; 1.432      ;
; -0.044 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.451      ; 1.437      ;
; -0.028 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.449      ; 1.451      ;
; 0.072  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.868      ; 1.970      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.234 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.349      ; 0.727      ;
; 0.238 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.349      ; 0.731      ;
; 0.243 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.349      ; 0.736      ;
; 0.290 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.457      ;
; 0.292 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.459      ;
; 0.296 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.975      ; 2.445      ;
; 0.333 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|ch_add1             ; SPI_slave:rec_spi_ports|ch_add1              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|ch_add2             ; SPI_slave:rec_spi_ports|ch_add2              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[0]           ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[1]           ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[2]           ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[4]           ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[5]           ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[6]           ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[7]           ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[8]           ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[9]           ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[10]          ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[11]          ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[12]          ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[13]          ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[14]          ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[15]          ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[16]          ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[17]          ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[18]          ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[19]          ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[20]          ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[21]          ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[22]          ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[23]          ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.340 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.190      ; 2.704      ;
; 0.361 ; SPI_slave:rec_spi_ports|bit_cnt[6]          ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.543      ;
; 0.362 ; SPI_slave:rec_spi_ports|bit_cnt[19]         ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.543      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[21]         ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.546      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[25]         ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.547      ;
; 0.366 ; SPI_slave:rec_spi_ports|bit_cnt[13]         ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.547      ;
; 0.371 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.130      ; 2.675      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[15]         ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.377 ; SPI_slave:rec_spi_ports|bit_cnt[18]         ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.558      ;
; 0.385 ; SPI_slave:rec_spi_ports|bit_cnt[10]         ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.567      ;
; 0.418 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.212      ; 2.804      ;
; 0.426 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.212      ; 2.812      ;
; 0.429 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.593      ;
; 0.430 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.597      ;
; 0.430 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.597      ;
; 0.431 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.006      ; 2.611      ;
; 0.432 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.130      ; 2.736      ;
; 0.432 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.006      ; 2.612      ;
; 0.433 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.597      ;
; 0.438 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.605      ;
; 0.438 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.602      ;
; 0.438 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.349      ; 0.931      ;
; 0.439 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.975      ; 2.588      ;
; 0.440 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.975      ; 2.589      ;
; 0.444 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.611      ;
; 0.482 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.282      ; 2.938      ;
; 0.483 ; SPI_slave:rec_spi_ports|bit_cnt[5]          ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.665      ;
; 0.483 ; SPI_slave:rec_spi_ports|bit_cnt[29]         ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.664      ;
; 0.490 ; SPI_slave:rec_spi_ports|bit_cnt[16]         ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.671      ;
; 0.495 ; SPI_slave:rec_spi_ports|bit_cnt[2]          ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.677      ;
; 0.496 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.212      ; 2.882      ;
; 0.501 ; SPI_slave:rec_spi_ports|bit_cnt[11]         ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.683      ;
; 0.507 ; SPI_slave:rec_spi_ports|bit_cnt[4]          ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.689      ;
; 0.508 ; SPI_slave:rec_spi_ports|tx_buf[10]~53       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.153      ; 0.335      ;
; 0.512 ; SPI_slave:rec_spi_ports|bit_cnt[1]          ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.050      ; 0.706      ;
; 0.520 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.234      ; 2.928      ;
; 0.526 ; SPI_slave:rec_spi_ports|bit_cnt[14]         ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.707      ;
; 0.550 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.234      ; 2.958      ;
; 0.553 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.107      ; 2.834      ;
; 0.564 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.702      ;
; 0.564 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.702      ;
; 0.571 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.755      ;
; 0.571 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.755      ;
; 0.572 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.756      ;
; 0.577 ; SPI_slave:rec_spi_ports|bit_cnt[12]         ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.538      ; 0.759      ;
; 0.582 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.257      ; 3.013      ;
; 0.583 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.767      ;
; 0.587 ; SPI_slave:rec_spi_ports|bit_cnt[32]         ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.538      ; 0.769      ;
; 0.590 ; SPI_slave:rec_spi_ports|bit_cnt[10]         ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.538      ; 0.772      ;
; 0.598 ; SPI_slave:rec_spi_ports|bit_cnt[17]         ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.180      ; 0.922      ;
; 0.628 ; SPI_slave:rec_spi_ports|bit_cnt[7]          ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.810      ;
; 0.639 ; SPI_slave:rec_spi_ports|bit_cnt[21]         ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.253      ; 0.536      ;
; 0.640 ; SPI_slave:rec_spi_ports|bit_cnt[25]         ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.253      ; 0.537      ;
; 0.646 ; SPI_slave:rec_spi_ports|bit_cnt[12]         ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.087      ; 0.877      ;
; 0.649 ; SPI_slave:rec_spi_ports|bit_cnt[27]         ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.253      ; 0.546      ;
; 0.651 ; SPI_slave:rec_spi_ports|bit_cnt[26]         ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.253      ; 0.548      ;
; 0.652 ; SPI_slave:rec_spi_ports|bit_cnt[22]         ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.253      ; 0.549      ;
; 0.658 ; rec_ss_n                                    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.796      ;
; 0.688 ; SPI_slave:rec_spi_ports|bit_cnt[13]         ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.206      ; 0.538      ;
; 0.696 ; SPI_slave:rec_spi_ports|bit_cnt[31]         ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.206      ; 0.546      ;
; 0.704 ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.886      ;
; 0.713 ; SPI_slave:rec_spi_ports|bit_cnt[24]         ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; -0.049     ; 0.808      ;
; 0.716 ; SPI_slave:rec_spi_ports|bit_cnt[27]         ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.166      ; 1.026      ;
; 0.725 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.278      ; 1.147      ;
; 0.727 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.278      ; 1.149      ;
; 0.729 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.278      ; 1.151      ;
; 0.729 ; SPI_slave:rec_spi_ports|wr_add              ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.278      ; 1.151      ;
; 0.737 ; SPI_slave:rec_spi_ports|bit_cnt[20]         ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; -0.049     ; 0.832      ;
+-------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.332 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.530      ;
; 0.346 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.544      ;
; 0.346 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.546      ;
; 0.350 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.548      ;
; 0.432 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.630      ;
; 0.437 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.636      ;
; 0.437 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.636      ;
; 0.437 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.636      ;
; 0.438 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.637      ;
; 0.438 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.637      ;
; 0.438 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.637      ;
; 0.438 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.637      ;
; 0.439 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.637      ;
; 0.439 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.637      ;
; 0.439 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.637      ;
; 0.439 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.637      ;
; 0.439 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.637      ;
; 0.439 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.637      ;
; 0.440 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.638      ;
; 0.440 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.638      ;
; 0.440 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.639      ;
; 0.440 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.638      ;
; 0.440 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.638      ;
; 0.441 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.639      ;
; 0.482 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 0.690      ;
; 0.483 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.681      ;
; 0.495 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.693      ;
; 0.514 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.712      ;
; 0.519 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.717      ;
; 0.688 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.887      ;
; 0.742 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 0.950      ;
; 0.745 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 0.934      ;
; 0.749 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.048      ; 0.941      ;
; 0.839 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.038      ;
; 0.849 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.047      ;
; 0.911 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.102      ;
; 0.911 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.065      ; 1.120      ;
; 0.918 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.124      ;
; 0.951 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.044      ; 1.139      ;
; 0.955 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.056      ; 1.155      ;
; 0.960 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.149      ;
; 0.972 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.066      ; 1.182      ;
; 1.021 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.208      ;
; 1.263 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.462      ;
; 1.263 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.462      ;
; 1.263 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.462      ;
; 1.263 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.462      ;
; 1.263 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.462      ;
; 1.263 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.462      ;
; 1.287 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.485      ;
; 1.287 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.485      ;
; 1.287 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.485      ;
; 1.487 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.686      ;
; 1.487 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.686      ;
; 1.487 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.686      ;
; 1.487 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.686      ;
; 1.494 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.693      ;
; 1.494 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.693      ;
; 1.494 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.693      ;
; 1.494 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.693      ;
; 1.509 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.698      ;
; 1.509 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.698      ;
; 1.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.703      ;
; 1.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.703      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.708      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.708      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.708      ;
; 1.523 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.724      ;
; 1.523 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.724      ;
; 1.529 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.718      ;
; 1.529 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.718      ;
; 1.529 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.718      ;
; 1.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.721      ;
; 1.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.721      ;
; 1.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.721      ;
; 1.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.721      ;
; 1.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.721      ;
; 1.530 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.721      ;
; 1.531 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.720      ;
; 1.531 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.720      ;
; 1.531 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.720      ;
; 1.531 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.720      ;
; 1.531 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.720      ;
; 1.535 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.724      ;
; 1.535 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.724      ;
; 1.535 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.724      ;
; 1.535 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.724      ;
; 1.535 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.724      ;
; 1.555 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.746      ;
; 1.555 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.746      ;
; 1.555 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.746      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.374 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.555      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.376 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.558      ;
; 0.377 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.558      ;
; 0.411 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.282      ; 2.867      ;
; 0.483 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.665      ;
; 0.488 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.669      ;
; 0.499 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.681      ;
; 0.502 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.684      ;
; 0.502 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.683      ;
; 0.502 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.683      ;
; 0.503 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.684      ;
; 0.503 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.684      ;
; 0.504 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.685      ;
; 0.591 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.346      ; 1.081      ;
; 0.604 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.346      ; 1.094      ;
; 0.615 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.797      ;
; 0.617 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.798      ;
; 0.617 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.117      ;
; 0.620 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.802      ;
; 0.621 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.802      ;
; 0.624 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.805      ;
; 0.630 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.812      ;
; 0.664 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.846      ;
; 0.679 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.455      ; 0.778      ;
; 0.686 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.574      ; 0.904      ;
; 0.695 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.344      ; 0.683      ;
; 0.700 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.344      ; 0.688      ;
; 0.702 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.344      ; 0.690      ;
; 0.706 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.324      ; 0.674      ;
; 0.716 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.282      ; 2.672      ;
; 0.717 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.574      ; 0.935      ;
; 0.725 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.574      ; 0.943      ;
; 0.739 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 3.291      ;
; 0.746 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 3.298      ;
; 0.747 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 3.299      ;
; 0.749 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.469      ; 1.362      ;
; 0.753 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.469      ; 1.366      ;
; 0.803 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.467      ; 1.414      ;
; 0.814 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.467      ; 1.425      ;
; 0.818 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.467      ; 1.429      ;
; 0.818 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.467      ; 1.429      ;
; 0.820 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.056      ; 1.020      ;
; 0.829 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.467      ; 1.440      ;
; 0.833 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.365      ; 1.342      ;
; 0.834 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.277      ; 1.255      ;
; 0.835 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.282      ; 3.291      ;
; 0.846 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.455      ; 0.945      ;
; 0.848 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.028      ;
; 0.860 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.277      ; 1.281      ;
; 0.876 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.473      ; 1.493      ;
; 0.878 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.473      ; 1.495      ;
; 0.878 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.473      ; 1.495      ;
; 0.878 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.473      ; 1.495      ;
; 0.880 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.473      ; 1.497      ;
; 0.882 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.313      ; 1.339      ;
; 0.894 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.607      ; 1.145      ;
; 0.897 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.574      ; 1.115      ;
; 0.900 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.520      ; 1.564      ;
; 0.901 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.167      ; 3.242      ;
; 0.902 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.520      ; 1.566      ;
; 0.904 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.501      ; 1.049      ;
; 0.905 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 1.086      ;
; 0.905 ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.085      ;
; 0.905 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.520      ; 1.569      ;
; 0.906 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.086      ;
; 0.906 ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.088      ;
; 0.907 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 1.087      ;
; 0.917 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.607      ; 1.168      ;
; 0.917 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.324      ; 0.885      ;
; 0.919 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.520      ; 1.583      ;
; 0.923 ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.068      ; 1.135      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.473 ; SPI_slave:rec_spi_ports|rx_buf[8]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.742      ; 2.245      ;
; 0.561 ; SPI_slave:rec_spi_ports|rx_buf[15]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.742      ; 2.333      ;
; 0.567 ; SPI_slave:rec_spi_ports|rx_buf[11]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.887      ; 2.484      ;
; 0.573 ; SPI_slave:rec_spi_ports|rx_buf[20]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.639      ; 2.242      ;
; 0.576 ; SPI_slave:rec_spi_ports|rx_buf[22]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.637      ; 2.243      ;
; 0.597 ; SPI_slave:rec_spi_ports|rx_buf[9]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.741      ; 2.368      ;
; 0.611 ; SPI_slave:rec_spi_ports|rx_buf[17]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.632      ; 2.273      ;
; 0.615 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.882      ; 2.527      ;
; 0.616 ; SPI_slave:rec_spi_ports|rx_buf[12]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.706      ; 2.352      ;
; 0.621 ; SPI_slave:rec_spi_ports|rx_buf[4]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.741      ; 2.392      ;
; 0.677 ; SPI_slave:rec_spi_ports|rx_buf[18]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.922      ; 2.629      ;
; 0.678 ; SPI_slave:rec_spi_ports|rx_buf[10]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.873      ; 2.581      ;
; 0.694 ; SPI_slave:rec_spi_ports|rx_buf[5]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.885      ; 2.609      ;
; 0.697 ; SPI_slave:rec_spi_ports|rx_buf[13]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.738      ; 2.465      ;
; 0.716 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.632      ; 2.378      ;
; 0.757 ; SPI_slave:rec_spi_ports|rx_buf[7]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.878      ; 2.665      ;
; 0.802 ; SPI_slave:rec_spi_ports|rx_buf[23]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.898      ; 2.730      ;
; 0.802 ; SPI_slave:rec_spi_ports|rx_buf[1]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.930      ; 2.762      ;
; 0.808 ; SPI_slave:rec_spi_ports|rx_buf[6]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.914      ; 2.752      ;
; 0.812 ; SPI_slave:rec_spi_ports|rx_buf[21]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.896      ; 2.738      ;
; 0.835 ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.920      ; 2.785      ;
; 0.846 ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.921      ; 2.797      ;
; 0.872 ; SPI_slave:rec_spi_ports|rx_buf[2]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.912      ; 2.814      ;
; 0.904 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.282      ; 0.726      ;
; 0.931 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.257      ; 0.728      ;
; 0.931 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.035      ; 0.996      ;
; 0.933 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.256      ; 0.729      ;
; 0.935 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.253      ; 0.728      ;
; 0.940 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.929      ; 2.899      ;
; 0.967 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.364      ; 1.361      ;
; 0.970 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.361      ; 1.361      ;
; 0.995 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.139      ; 1.164      ;
; 1.006 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.181      ; 0.727      ;
; 1.009 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.179      ; 0.728      ;
; 1.020 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.119      ; 1.169      ;
; 1.079 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.283      ; 1.392      ;
; 1.097 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.033      ; 1.160      ;
; 1.101 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.286      ; 1.417      ;
; 1.130 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.059      ; 0.729      ;
; 1.134 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.055      ; 0.729      ;
; 1.140 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.046      ; 0.726      ;
; 1.140 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.048      ; 0.728      ;
; 1.141 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.046      ; 0.727      ;
; 1.145 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.044      ; 0.729      ;
; 1.165 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.023      ; 0.728      ;
; 1.171 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.282      ; 0.993      ;
; 1.173 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.035      ; 1.238      ;
; 1.177 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.013      ; 0.730      ;
; 1.187 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.003      ; 0.730      ;
; 1.190 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.001     ; 0.729      ;
; 1.192 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.004     ; 0.728      ;
; 1.193 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.364      ; 1.587      ;
; 1.196 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.361      ; 1.587      ;
; 1.197 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.257      ; 0.994      ;
; 1.198 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.256      ; 0.994      ;
; 1.202 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.253      ; 0.995      ;
; 1.203 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.385      ; 1.618      ;
; 1.205 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.150      ; 0.895      ;
; 1.221 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.164      ; 1.415      ;
; 1.224 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.160      ; 1.414      ;
; 1.229 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.256      ; 1.025      ;
; 1.231 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.360      ; 1.621      ;
; 1.231 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.139      ; 1.400      ;
; 1.235 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.253      ; 1.028      ;
; 1.248 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.119      ; 1.397      ;
; 1.254 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.119      ; 1.403      ;
; 1.259 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.069     ; 0.730      ;
; 1.262 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.152      ; 1.444      ;
; 1.262 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.105      ; 1.397      ;
; 1.264 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.150      ; 1.444      ;
; 1.266 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.150      ; 1.446      ;
; 1.271 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.085     ; 0.726      ;
; 1.272 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.082     ; 0.730      ;
; 1.272 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.181      ; 0.993      ;
; 1.272 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.385      ; 1.687      ;
; 1.276 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.179      ; 0.995      ;
; 1.279 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.093     ; 0.726      ;
; 1.282 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.103      ; 1.415      ;
; 1.285 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.257      ; 1.572      ;
; 1.296 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.360      ; 1.686      ;
; 1.304 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.181      ; 1.025      ;
; 1.305 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.286      ; 1.621      ;
; 1.307 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.179      ; 1.026      ;
; 1.307 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.103      ; 1.440      ;
; 1.313 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.033      ; 1.376      ;
; 1.316 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.015      ; 1.361      ;
; 1.329 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.033      ; 1.392      ;
; 1.338 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.283      ; 1.651      ;
; 1.365 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.150      ; 1.545      ;
; 1.370 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.147     ; 1.253      ;
; 1.374 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.282      ; 1.196      ;
; 1.393 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.109     ; 1.314      ;
; 1.397 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.059      ; 0.996      ;
; 1.398 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.257      ; 1.195      ;
; 1.399 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.055      ; 0.994      ;
; 1.407 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.046      ; 0.993      ;
; 1.408 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.048      ; 0.996      ;
; 1.408 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.044      ; 0.992      ;
; 1.414 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.147     ; 1.297      ;
; 1.430 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.059      ; 1.029      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                                ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.815 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.088      ; 4.388      ;
; -1.815 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.088      ; 4.388      ;
; -1.815 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.088      ; 4.388      ;
; -1.815 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.088      ; 4.388      ;
; -1.815 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.088      ; 4.388      ;
; -1.815 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.088      ; 4.388      ;
; -1.492 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.033      ; 4.010      ;
; -1.492 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.033      ; 4.010      ;
; -1.492 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.033      ; 4.010      ;
; -1.492 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.033      ; 4.010      ;
; -1.492 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.033      ; 4.010      ;
; -1.479 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.047      ; 4.011      ;
; -1.479 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.047      ; 4.011      ;
; -1.479 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.047      ; 4.011      ;
; -1.479 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.047      ; 4.011      ;
; -1.479 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.047      ; 4.011      ;
; -1.255 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.274      ; 4.014      ;
; -1.255 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.274      ; 4.014      ;
; -1.255 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.274      ; 4.014      ;
; -1.255 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.274      ; 4.014      ;
; -1.255 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.274      ; 4.014      ;
; -1.237 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.290      ; 4.012      ;
; -1.237 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.290      ; 4.012      ;
; -1.237 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.290      ; 4.012      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.088      ; 4.262      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.088      ; 4.262      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.088      ; 4.262      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.088      ; 4.262      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.088      ; 4.262      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.088      ; 4.262      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.946 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.827      ; 3.258      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.908 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.116      ; 3.509      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.033      ; 3.899      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.033      ; 3.899      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.033      ; 3.899      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.033      ; 3.899      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.033      ; 3.899      ;
; -0.867 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.047      ; 3.899      ;
; -0.867 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.047      ; 3.899      ;
; -0.867 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.047      ; 3.899      ;
; -0.867 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.047      ; 3.899      ;
; -0.867 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.047      ; 3.899      ;
; -0.643 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.274      ; 3.902      ;
; -0.643 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.274      ; 3.902      ;
; -0.643 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.274      ; 3.902      ;
; -0.643 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.274      ; 3.902      ;
; -0.643 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.274      ; 3.902      ;
; -0.636 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.247      ; 3.368      ;
; -0.634 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.094      ; 3.213      ;
; -0.634 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.094      ; 3.213      ;
; -0.634 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.094      ; 3.213      ;
; -0.634 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.094      ; 3.213      ;
; -0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.290      ; 3.901      ;
; -0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.290      ; 3.901      ;
; -0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.290      ; 3.901      ;
; -0.625 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.500        ; 1.961      ; 3.071      ;
; -0.609 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.062      ; 3.156      ;
; -0.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.961      ; 3.010      ;
; -0.563 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.205      ; 3.253      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.342 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.827      ; 3.154      ;
; -0.318 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.116      ; 3.419      ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.575 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 3.098      ;
; -0.419 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.182      ; 3.086      ;
; -0.379 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.207      ; 3.071      ;
; -0.205 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 3.228      ;
; -0.195 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 2.571      ;
; -0.195 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 2.571      ;
; -0.195 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 2.571      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.934      ; 2.542      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.934      ; 2.542      ;
; -0.114 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.207      ; 3.306      ;
; -0.100 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.507      ;
; -0.100 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.507      ;
; -0.100 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.507      ;
; -0.100 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.507      ;
; -0.100 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.507      ;
; -0.100 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.507      ;
; -0.053 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.182      ; 3.220      ;
; -0.034 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.153      ; 2.672      ;
; -0.034 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.153      ; 2.672      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.844      ; 2.326      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.132      ; 2.606      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.132      ; 2.606      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.132      ; 2.606      ;
; 0.021  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.894      ; 2.358      ;
; 0.021  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.894      ; 2.358      ;
; 0.021  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.894      ; 2.358      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.325      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.325      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.325      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.325      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.325      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.981      ; 2.421      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.981      ; 2.421      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.981      ; 2.421      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.981      ; 2.421      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.981      ; 2.421      ;
; 0.045  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.981      ; 2.421      ;
; 0.068  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.279      ;
; 0.068  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.279      ;
; 0.068  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.279      ;
; 0.068  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.279      ;
; 0.068  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.279      ;
; 0.068  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.279      ;
; 0.068  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.279      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.919      ; 2.298      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.919      ; 2.298      ;
; 0.106  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.919      ; 2.298      ;
; 0.119  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.054      ; 2.420      ;
; 0.119  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.054      ; 2.420      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.905      ; 2.249      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.905      ; 2.249      ;
; 0.141  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.905      ; 2.249      ;
; 0.147  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.111      ; 2.449      ;
; 0.505  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.891      ; 2.371      ;
; 0.505  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.891      ; 2.371      ;
; 0.505  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.891      ; 2.371      ;
; 0.525  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.934      ; 2.394      ;
; 0.525  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.934      ; 2.394      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.361      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.361      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.361      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.361      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.361      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.361      ;
; 0.652  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.153      ; 2.486      ;
; 0.652  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.153      ; 2.486      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.844      ; 2.163      ;
; 0.674  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.132      ; 2.443      ;
; 0.674  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.132      ; 2.443      ;
; 0.674  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.132      ; 2.443      ;
; 0.688  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.894      ; 2.191      ;
; 0.688  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.894      ; 2.191      ;
; 0.688  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.894      ; 2.191      ;
; 0.707  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.154      ;
; 0.707  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.154      ;
; 0.707  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.154      ;
; 0.707  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.154      ;
; 0.707  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.876      ; 2.154      ;
; 0.716  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.981      ; 2.250      ;
; 0.716  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.981      ; 2.250      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.151 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.190      ; 2.213      ;
; -0.118 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.130      ; 2.186      ;
; -0.118 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.130      ; 2.186      ;
; -0.116 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.975      ; 2.033      ;
; -0.116 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.975      ; 2.033      ;
; -0.096 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.068      ;
; -0.096 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.068      ;
; -0.096 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.068      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.931      ; 2.038      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.931      ; 2.038      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.931      ; 2.038      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.931      ; 2.038      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.931      ; 2.038      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.931      ; 2.038      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.931      ; 2.038      ;
; -0.052 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.055      ; 2.177      ;
; -0.052 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.055      ; 2.177      ;
; -0.052 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.055      ; 2.177      ;
; -0.052 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.055      ; 2.177      ;
; -0.052 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.055      ; 2.177      ;
; -0.052 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.055      ; 2.177      ;
; -0.034 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.085      ;
; -0.034 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.085      ;
; -0.034 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.085      ;
; -0.034 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.085      ;
; -0.034 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.085      ;
; -0.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.212      ; 2.362      ;
; -0.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.212      ; 2.362      ;
; -0.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.212      ; 2.362      ;
; -0.018 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.120      ;
; -0.018 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.120      ;
; -0.018 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.120      ;
; -0.005 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.234      ; 2.403      ;
; -0.005 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.234      ; 2.403      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.912      ; 2.093      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.283      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.283      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.283      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.283      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.283      ;
; 0.116  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.283      ;
; 0.135  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.006      ; 2.315      ;
; 0.135  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.006      ; 2.315      ;
; 0.158  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.293      ;
; 0.158  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.293      ;
; 0.158  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.293      ;
; 0.507  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.190      ; 2.371      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.975      ; 2.178      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.975      ; 2.178      ;
; 0.529  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.975      ; 2.178      ;
; 0.538  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.130      ; 2.342      ;
; 0.538  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.130      ; 2.342      ;
; 0.540  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.107      ; 2.821      ;
; 0.561  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.990      ; 2.225      ;
; 0.561  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.990      ; 2.225      ;
; 0.561  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.990      ; 2.225      ;
; 0.593  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.257      ; 3.024      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.931      ; 2.207      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.931      ; 2.207      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.931      ; 2.207      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.931      ; 2.207      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.931      ; 2.207      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.931      ; 2.207      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.931      ; 2.207      ;
; 0.607  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.282      ; 3.063      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.055      ; 2.343      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.055      ; 2.343      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.055      ; 2.343      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.055      ; 2.343      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.055      ; 2.343      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.055      ; 2.343      ;
; 0.632  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.945      ; 2.251      ;
; 0.632  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.945      ; 2.251      ;
; 0.632  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.945      ; 2.251      ;
; 0.632  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.945      ; 2.251      ;
; 0.632  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.945      ; 2.251      ;
; 0.635  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.212      ; 2.521      ;
; 0.635  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.212      ; 2.521      ;
; 0.635  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.212      ; 2.521      ;
; 0.645  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.964      ; 2.283      ;
; 0.645  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.964      ; 2.283      ;
; 0.645  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.964      ; 2.283      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.912      ; 2.252      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.912      ; 2.252      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.912      ; 2.252      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.912      ; 2.252      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.912      ; 2.252      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.912      ; 2.252      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.912      ; 2.252      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                                ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.617 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.140      ; 2.931      ;
; 0.625 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.282      ; 3.081      ;
; 0.670 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.326      ; 3.170      ;
; 0.674 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.173      ; 3.021      ;
; 0.674 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.173      ; 3.021      ;
; 0.674 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.173      ; 3.021      ;
; 0.674 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.173      ; 3.021      ;
; 0.751 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.027      ; 2.952      ;
; 0.899 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.027      ; 3.100      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.928 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.196      ; 3.298      ;
; 0.968 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.282      ; 2.924      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 0.975 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.895      ; 3.044      ;
; 1.028 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.326      ; 3.028      ;
; 1.095 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.027      ; 2.796      ;
; 1.209 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 3.761      ;
; 1.209 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 3.761      ;
; 1.209 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 3.761      ;
; 1.227 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.361      ; 3.762      ;
; 1.227 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.361      ; 3.762      ;
; 1.227 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.361      ; 3.762      ;
; 1.227 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.361      ; 3.762      ;
; 1.227 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.361      ; 3.762      ;
; 1.234 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.140      ; 3.048      ;
; 1.255 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.173      ; 3.102      ;
; 1.255 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.173      ; 3.102      ;
; 1.255 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.173      ; 3.102      ;
; 1.255 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.173      ; 3.102      ;
; 1.261 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.027      ; 2.962      ;
; 1.461 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.124      ; 3.759      ;
; 1.461 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.124      ; 3.759      ;
; 1.461 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.124      ; 3.759      ;
; 1.461 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.124      ; 3.759      ;
; 1.461 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.124      ; 3.759      ;
; 1.475 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.110      ; 3.759      ;
; 1.475 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.110      ; 3.759      ;
; 1.475 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.110      ; 3.759      ;
; 1.475 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.110      ; 3.759      ;
; 1.475 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.110      ; 3.759      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.517 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.196      ; 3.387      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.577 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.895      ; 3.146      ;
; 1.766 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.167      ; 4.107      ;
; 1.766 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.167      ; 4.107      ;
; 1.766 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.167      ; 4.107      ;
; 1.766 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.167      ; 4.107      ;
; 1.766 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.167      ; 4.107      ;
; 1.766 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.167      ; 4.107      ;
; 1.819 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.378      ; 3.871      ;
; 1.819 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.378      ; 3.871      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fir_clk'                                                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fir_clk ; Rise       ; fir_clk                                                                                                                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                              ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_rx_req ; Rise       ; ecg_rx_req                                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datac           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datac         ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datac          ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datac          ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac          ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datac          ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datac          ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|dataa         ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|dataa         ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|dataa          ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|dataa          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|dataa          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datac          ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|dataa         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|dataa         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|dataa         ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|dataa         ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|dataa         ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datac          ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datac         ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 2.030 ; 2.204 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 2.087 ; 2.198 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 3.447 ; 3.798 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 4.171 ; 4.429 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 3.308 ; 3.549 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 2.337 ; 2.788 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 1.773 ; 2.158 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 2.288 ; 2.672 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 1.993 ; 2.381 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 1.851 ; 2.275 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 1.844 ; 2.227 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 1.990 ; 2.382 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 1.980 ; 2.373 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 1.787 ; 2.126 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 1.828 ; 2.170 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 1.919 ; 2.275 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 2.085 ; 2.453 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 1.712 ; 2.060 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 1.770 ; 2.119 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 2.169 ; 2.525 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 1.853 ; 2.203 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 2.130 ; 2.476 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 1.716 ; 2.054 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 2.102 ; 2.448 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 1.998 ; 2.359 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 2.337 ; 2.788 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 2.268 ; 2.668 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 2.182 ; 2.500 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 2.309 ; 2.652 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 1.791 ; 2.204 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 4.087 ; 4.433 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 2.812 ; 3.212 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 1.297 ; 1.444 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.259 ; 1.379 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.180 ; 2.545 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 3.411 ; 3.696 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.390 ; 2.718 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.259 ; 3.614 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.919 ; 1.339 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 0.274 ; 0.629 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 0.744 ; 1.112 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.544 ; 0.891 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.105 ; 0.448 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.353 ; 0.703 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.312 ; 0.647 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.113 ; 0.488 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.461 ; 0.811 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.480 ; 0.819 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.583 ; 0.944 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.650 ; 0.965 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.383 ; 0.734 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.265 ; 0.618 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.713 ; 1.075 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.535 ; 0.883 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.685 ; 1.039 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.393 ; 0.735 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.768 ; 1.119 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.510 ; 0.831 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.919 ; 1.339 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.630 ; 0.995 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.462 ; 0.783 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.821 ; 1.173 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.120 ; 0.467 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.614 ; 1.969 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.614 ; 1.969 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.519 ; 0.626 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.441 ; 0.601 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 2.593 ; 2.918 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 2.441 ; 2.836 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 0.940 ; 1.250 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 0.940 ; 1.250 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 1.625 ; 2.024 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 1.087 ; 1.434 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 1.087 ; 1.434 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 1.751 ; 2.143 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.656 ; 2.041 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 2.526 ; 2.922 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 2.805 ; 3.238 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.114 ; 1.199 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 2.918 ; 3.257 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 2.891 ; 3.145 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.130 ; 3.413 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 3.183 ; 3.573 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 2.728 ; 3.106 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.951 ; 1.077 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 2.911 ; 3.216 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 2.759 ; 3.068 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.033 ; 3.355 ; Fall       ; rec_sclk        ;
+------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -1.603 ; -1.799 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.769 ; -0.894 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -2.923 ; -3.216 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -3.681 ; -3.914 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -2.896 ; -3.129 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; -1.294 ; -1.620 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; -1.371 ; -1.724 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -1.867 ; -2.221 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.579 ; -1.934 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -1.442 ; -1.831 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -1.440 ; -1.798 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -1.576 ; -1.934 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -1.569 ; -1.932 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -1.367 ; -1.684 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -1.440 ; -1.757 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -1.495 ; -1.824 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -1.650 ; -1.979 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -1.294 ; -1.620 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -1.366 ; -1.692 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -1.754 ; -2.086 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -1.463 ; -1.786 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -1.716 ; -2.037 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -1.327 ; -1.640 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -1.701 ; -2.021 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -1.616 ; -1.944 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -1.910 ; -2.327 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -1.846 ; -2.215 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -1.766 ; -2.062 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -1.891 ; -2.211 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -1.363 ; -1.751 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -2.690 ; -3.038 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -1.108 ; -1.501 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; -0.706 ; -0.865 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.246 ; -0.441 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.747 ; -2.102 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.747 ; -3.017 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.998 ; -2.314 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -2.167 ; -2.585 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.725  ; 0.398  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 0.646  ; 0.300  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 0.182  ; -0.177 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.371  ; 0.040  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.725  ; 0.398  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.715  ; 0.382  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.519  ; 0.200  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.715  ; 0.360  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.467  ; 0.124  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.317  ; -0.003 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.331  ; -0.020 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.158  ; -0.142 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.529  ; 0.187  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.652  ; 0.307  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.209  ; -0.134 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.278  ; -0.050 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.258  ; -0.076 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.417  ; 0.093  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.042  ; -0.290 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.301  ; -0.001 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.010  ; -0.389 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.207  ; -0.138 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.387  ; 0.081  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.110  ; -0.223 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.715  ; 0.385  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -1.272 ; -1.612 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -1.272 ; -1.612 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.111  ; -0.023 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.277  ; 0.125  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -1.905 ; -2.200 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -1.491 ; -1.838 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.602 ; -0.900 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.602 ; -0.900 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.553 ; -0.902 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.765 ; -1.099 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.765 ; -1.099 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -1.234 ; -1.589 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -1.324 ; -1.699 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -1.966 ; -2.349 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -2.393 ; -2.811 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.320 ; -0.477 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -2.499 ; -2.814 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -2.497 ; -2.742 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -2.723 ; -2.994 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -1.180 ; -1.495 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -2.273 ; -2.670 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.324 ; -0.512 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -2.491 ; -2.786 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -2.356 ; -2.622 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -2.562 ; -2.872 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.201 ; 5.932 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.201 ; 5.932 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 5.026 ; 4.961 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 6.028 ; 5.885 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.472 ; 6.350 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.153 ; 6.037 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 5.735 ; 5.470 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 5.730 ; 5.471 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.049 ; 6.014 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.864 ; 5.624 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 5.735 ; 5.470 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 5.730 ; 5.471 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.049 ; 6.014 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.864 ; 5.624 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.425 ; 7.430 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.425 ; 7.430 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.441 ; 5.406 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 5.985 ; 5.953 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 5.985 ; 5.953 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.545 ; 5.513 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.448 ; 6.338 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.448 ; 6.338 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.775 ; 5.686 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.395 ; 5.337 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.547 ; 5.465 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.753 ; 5.656 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 7.013 ; 6.954 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.839 ; 5.730 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.867 ; 5.733 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 5.864 ; 5.588 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.984 ; 5.845 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.886 ; 4.670 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.197 ; 4.935 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 5.864 ; 5.588 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.984 ; 5.845 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.886 ; 4.670 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 8.486 ; 8.565 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.223 ; 7.146 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 6.995 ; 6.924 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 7.003 ; 6.925 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 8.486 ; 8.565 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.536 ; 7.534 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 8.426 ; 8.426 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 8.406 ; 8.410 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 6.761 ; 6.661 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.089 ; 7.039 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.333 ; 7.276 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 7.506 ; 7.395 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 6.738 ; 6.679 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 6.962 ; 6.870 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 7.086 ; 7.039 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 6.960 ; 6.873 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.327 ; 7.264 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.339 ; 7.305 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.393 ; 7.277 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.577 ; 7.538 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 7.147 ; 7.035 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 6.907 ; 6.791 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 6.977 ; 6.896 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 6.700 ; 6.619 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 6.470 ; 6.397 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.197 ; 4.935 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.066 ; 5.797 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.066 ; 5.797 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 4.921 ; 4.857 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 5.839 ; 5.706 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.271 ; 6.123 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 5.964 ; 5.821 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 5.616 ; 5.357 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 5.286 ; 5.311 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 5.859 ; 5.631 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.512 ; 5.494 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 5.616 ; 5.357 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 5.286 ; 5.311 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 5.859 ; 5.631 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.512 ; 5.494 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.240 ; 7.244 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.240 ; 7.244 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.328 ; 5.294 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 5.858 ; 5.826 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 5.858 ; 5.826 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.429 ; 5.396 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.302 ; 6.196 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.302 ; 6.196 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.649 ; 5.562 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.279 ; 5.222 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.432 ; 5.352 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.629 ; 5.534 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 6.835 ; 6.748 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.628 ; 5.567 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.686 ; 5.562 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 5.741 ; 5.471 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.632 ; 5.644 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.527 ; 4.578 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.735 ; 4.794 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 5.741 ; 5.471 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.632 ; 5.644 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.527 ; 4.578 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 6.325 ; 6.253 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.056 ; 6.982 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 6.835 ; 6.764 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 6.840 ; 6.764 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 8.315 ; 8.395 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.357 ; 7.354 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 8.255 ; 8.257 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 8.236 ; 8.242 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 6.606 ; 6.508 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 6.927 ; 6.878 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.161 ; 7.105 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 7.321 ; 7.213 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 6.585 ; 6.525 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 6.799 ; 6.709 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 6.925 ; 6.879 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 6.797 ; 6.711 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.152 ; 7.089 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.168 ; 7.135 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.212 ; 7.098 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.395 ; 7.357 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 6.977 ; 6.867 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 6.746 ; 6.632 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 6.813 ; 6.733 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 6.546 ; 6.466 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 6.325 ; 6.253 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.735 ; 4.794 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 6.979 ;       ;       ; 7.182 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.168 ;       ;       ; 8.331 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.173 ;       ;       ; 7.355 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.458 ; 7.471 ; 7.965 ; 7.690 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 8.016 ; 7.599 ; 8.092 ; 8.249 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.656 ; 7.617 ; 8.099 ; 7.859 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.451 ; 6.931 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.844 ;       ;       ; 8.098 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.584 ;       ;       ; 6.791 ;
; rec_st_load_trdy ; rec_trdy    ; 7.153 ;       ;       ; 7.339 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 6.787 ;       ;       ; 6.972 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.948 ;       ;       ; 8.108 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.991 ;       ;       ; 7.171 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.207 ; 7.272 ; 7.758 ; 7.455 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.780 ; 7.399 ; 7.881 ; 8.024 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.433 ; 7.415 ; 7.886 ; 7.648 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.285 ; 6.744 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.625 ;       ;       ; 7.863 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.430 ;       ;       ; 6.634 ;
; rec_st_load_trdy ; rec_trdy    ; 6.973 ;       ;       ; 7.154 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.106 ; 5.108 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.370 ; 5.372 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.612 ; 4.612 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.868 ; 4.868 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.113     ; 5.113     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.346     ; 5.346     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.616     ; 4.717     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.842     ; 4.943     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fir_clk    ; -1.950 ; -454.629      ;
; ecg_sclk   ; -1.671 ; -42.716       ;
; rec_sclk   ; -1.480 ; -37.663       ;
; rec_ss_n   ; -1.371 ; -22.171       ;
; i2s_clk    ; -0.147 ; -4.729        ;
; ecg_rx_req ; 0.361  ; 0.000         ;
; ecg_ss_n   ; 0.633  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_ss_n   ; -0.527 ; -11.261       ;
; fir_clk    ; -0.330 ; -0.734        ;
; ecg_rx_req ; -0.244 ; -4.469        ;
; rec_sclk   ; 0.101  ; 0.000         ;
; i2s_clk    ; 0.188  ; 0.000         ;
; ecg_sclk   ; 0.199  ; 0.000         ;
; rec_ss_n   ; 0.212  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.416 ; -55.723           ;
; rec_sclk ; -0.304 ; -9.683            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.101 ; -1.217           ;
; ecg_sclk ; 0.364  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; fir_clk    ; -3.000 ; -1245.144                  ;
; rec_sclk   ; -3.000 ; -102.779                   ;
; ecg_sclk   ; -3.000 ; -101.330                   ;
; i2s_clk    ; -3.000 ; -57.987                    ;
; ecg_ss_n   ; -3.000 ; -4.378                     ;
; rec_ss_n   ; -3.000 ; -3.021                     ;
; ecg_rx_req ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.706      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.849 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.622      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
; -1.831 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.099     ; 2.604      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.671 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.635     ; 0.513      ;
; -1.656 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.627     ; 0.506      ;
; -1.649 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.632     ; 0.494      ;
; -1.645 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.637     ; 0.485      ;
; -1.638 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.636     ; 0.479      ;
; -1.634 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.623     ; 0.488      ;
; -1.633 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.632     ; 0.478      ;
; -1.628 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.616     ; 0.489      ;
; -1.613 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.532     ; 0.558      ;
; -1.612 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.610     ; 0.479      ;
; -1.596 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.424     ; 0.649      ;
; -1.567 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.554     ; 0.490      ;
; -1.567 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.607     ; 0.437      ;
; -1.566 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.554     ; 0.489      ;
; -1.561 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.636     ; 0.402      ;
; -1.560 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.530     ; 0.507      ;
; -1.558 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.529     ; 0.506      ;
; -1.555 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.530     ; 0.502      ;
; -1.552 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.544     ; 0.485      ;
; -1.547 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.541     ; 0.483      ;
; -1.545 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.558     ; 0.464      ;
; -1.543 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.529     ; 0.491      ;
; -1.543 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.522     ; 0.498      ;
; -1.542 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.541     ; 0.478      ;
; -1.538 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.531     ; 0.484      ;
; -1.506 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.424     ; 0.559      ;
; -1.506 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.415     ; 0.568      ;
; -1.501 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.414     ; 0.564      ;
; -1.495 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.416     ; 0.556      ;
; -1.475 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.628     ; 0.324      ;
; -1.457 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.529     ; 0.405      ;
; -1.446 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.415     ; 0.508      ;
; -1.438 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.422     ; 0.493      ;
; -1.430 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.425     ; 0.482      ;
; -1.429 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.492     ; 1.444      ;
; -1.429 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.424     ; 0.482      ;
; -1.416 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.417     ; 0.476      ;
; -1.404 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.327     ; 1.584      ;
; -1.401 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.550     ; 0.328      ;
; -1.395 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.635     ; 0.237      ;
; -1.386 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.632     ; 0.231      ;
; -1.365 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.610     ; 0.232      ;
; -1.352 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.425     ; 0.404      ;
; -1.341 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.415     ; 0.403      ;
; -1.308 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.540     ; 1.275      ;
; -1.306 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.544     ; 0.239      ;
; -1.297 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.541     ; 0.233      ;
; -1.293 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.531     ; 0.239      ;
; -1.259 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.424     ; 0.312      ;
; -1.256 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.424     ; 0.309      ;
; -1.246 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.416     ; 0.307      ;
; -1.229 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.210      ; 2.916      ;
; -1.181 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.424     ; 0.234      ;
; -1.173 ; ecg_rx_req                             ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_rx_req   ; ecg_sclk    ; 0.500        ; 1.210      ; 2.860      ;
; -1.064 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.527     ; 1.044      ;
; -1.038 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 2.738      ;
; -1.030 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 2.730      ;
; -1.008 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.679      ;
; -0.989 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.660      ;
; -0.982 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.062     ; 1.927      ;
; -0.978 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.203      ; 2.658      ;
; -0.968 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.203      ; 2.648      ;
; -0.966 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.203      ; 2.646      ;
; -0.956 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.763      ;
; -0.940 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.747      ;
; -0.937 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.062     ; 1.882      ;
; -0.937 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.744      ;
; -0.936 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 2.636      ;
; -0.935 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.118      ; 2.060      ;
; -0.933 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 2.633      ;
; -0.931 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.738      ;
; -0.930 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.533     ; 0.904      ;
; -0.930 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.533     ; 0.904      ;
; -0.930 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.533     ; 0.904      ;
; -0.930 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.533     ; 0.904      ;
; -0.930 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.533     ; 0.904      ;
; -0.891 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.397     ; 1.001      ;
; -0.891 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.397     ; 1.001      ;
; -0.891 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.397     ; 1.001      ;
; -0.891 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.397     ; 1.001      ;
; -0.891 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.397     ; 1.001      ;
; -0.890 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.561      ;
; -0.890 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.561      ;
; -0.888 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.559      ;
; -0.872 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.389     ; 0.990      ;
; -0.872 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.389     ; 0.990      ;
; -0.872 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.389     ; 0.990      ;
; -0.871 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.517     ; 0.861      ;
; -0.869 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.510     ; 0.866      ;
; -0.869 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.510     ; 0.866      ;
; -0.869 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.510     ; 0.866      ;
; -0.869 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.510     ; 0.866      ;
; -0.869 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.510     ; 0.866      ;
; -0.869 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.510     ; 0.866      ;
; -0.868 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.074     ; 1.801      ;
; -0.868 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.074     ; 1.801      ;
; -0.868 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.074     ; 1.801      ;
; -0.868 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.074     ; 1.801      ;
; -0.868 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.074     ; 1.801      ;
; -0.866 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.673      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.480 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.470     ; 1.517      ;
; -1.471 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.333     ; 1.645      ;
; -1.451 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.470     ; 1.488      ;
; -1.444 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.487      ;
; -1.429 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.333     ; 1.603      ;
; -1.429 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.361     ; 1.575      ;
; -1.415 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.470     ; 1.452      ;
; -1.412 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.455      ;
; -1.396 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.470     ; 1.433      ;
; -1.395 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.393     ; 1.509      ;
; -1.395 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.436      ;
; -1.389 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.432      ;
; -1.382 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.423      ;
; -1.377 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.418      ;
; -1.374 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.417      ;
; -1.364 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.405      ;
; -1.363 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.463     ; 1.407      ;
; -1.362 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.333     ; 1.536      ;
; -1.361 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.463     ; 1.405      ;
; -1.359 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.400      ;
; -1.359 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.463     ; 1.403      ;
; -1.359 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.393     ; 1.473      ;
; -1.354 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.463     ; 1.398      ;
; -1.348 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.360      ;
; -1.348 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.360      ;
; -1.348 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.360      ;
; -1.343 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.386      ;
; -1.342 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.385      ;
; -1.337 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.380      ;
; -1.335 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.378      ;
; -1.322 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.470     ; 1.359      ;
; -1.317 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.470     ; 1.354      ;
; -1.309 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.352      ;
; -1.308 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.333     ; 1.482      ;
; -1.307 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.334      ;
; -1.304 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.393     ; 1.418      ;
; -1.295 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.451      ;
; -1.294 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.361     ; 1.440      ;
; -1.293 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.320      ;
; -1.291 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.318      ;
; -1.280 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.393     ; 1.394      ;
; -1.280 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.436      ;
; -1.278 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.434      ;
; -1.276 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.303      ;
; -1.274 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.430      ;
; -1.271 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.427      ;
; -1.269 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.425      ;
; -1.253 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 1.360      ;
; -1.253 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 1.360      ;
; -1.239 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.466     ; 1.280      ;
; -1.227 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.270      ;
; -1.220 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.476     ; 1.251      ;
; -1.213 ; SPI_slave:rec_spi_ports|roe~_emulated  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.361     ; 1.359      ;
; -1.206 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.487     ; 1.226      ;
; -1.206 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.487     ; 1.226      ;
; -1.206 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.487     ; 1.226      ;
; -1.205 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.358     ; 1.354      ;
; -1.205 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.358     ; 1.354      ;
; -1.205 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.358     ; 1.354      ;
; -1.200 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.470     ; 1.237      ;
; -1.200 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.470     ; 1.237      ;
; -1.199 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 1.233      ;
; -1.199 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 1.233      ;
; -1.199 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 1.233      ;
; -1.198 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.225      ;
; -1.197 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.240      ;
; -1.193 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.480     ; 1.220      ;
; -1.189 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.464     ; 1.232      ;
; -1.178 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.368     ; 1.317      ;
; -1.178 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.469     ; 1.216      ;
; -1.178 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.469     ; 1.216      ;
; -1.178 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.469     ; 1.216      ;
; -1.178 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.469     ; 1.216      ;
; -1.178 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.469     ; 1.216      ;
; -1.178 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.469     ; 1.216      ;
; -1.178 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.368     ; 1.317      ;
; -1.062 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.338     ; 1.231      ;
; -1.062 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.338     ; 1.231      ;
; -1.038 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.046      ;
; -0.936 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.119      ; 2.062      ;
; -0.936 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.119      ; 2.062      ;
; -0.926 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.923      ;
; -0.926 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.923      ;
; -0.926 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.923      ;
; -0.904 ; SPI_slave:rec_spi_ports|tx_buf[20]~13  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.492     ; 0.889      ;
; -0.872 ; SPI_slave:rec_spi_ports|tx_buf[2]~85   ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.607     ; 0.742      ;
; -0.872 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.119      ; 1.998      ;
; -0.872 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.119      ; 1.998      ;
; -0.862 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.859      ;
; -0.862 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.859      ;
; -0.862 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.859      ;
; -0.849 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.941      ;
; -0.849 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.085      ; 1.941      ;
; -0.807 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.127      ; 1.941      ;
; -0.807 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.127      ; 1.941      ;
; -0.807 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.127      ; 1.941      ;
; -0.803 ; SPI_slave:rec_spi_ports|tx_buf[6]~69   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.570     ; 0.710      ;
; -0.792 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.000      ; 1.799      ;
; -0.792 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.000      ; 1.799      ;
; -0.792 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.000      ; 1.799      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.371 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.042      ; 0.755      ;
; -1.348 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.042      ; 0.732      ;
; -1.328 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.155     ; 1.025      ;
; -1.314 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.155     ; 1.011      ;
; -1.307 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.012     ; 1.113      ;
; -1.292 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.012     ; 1.098      ;
; -1.179 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.042      ; 0.563      ;
; -1.170 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.192      ; 0.670      ;
; -1.148 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.192      ; 0.648      ;
; -0.990 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.194      ; 0.871      ;
; -0.977 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.192      ; 0.477      ;
; -0.955 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.010     ; 1.142      ;
; -0.928 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.018      ; 1.284      ;
; -0.915 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.078      ; 1.382      ;
; -0.817 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.015      ; 0.865      ;
; -0.798 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.078      ; 1.265      ;
; -0.786 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.010     ; 0.973      ;
; -0.784 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.018      ; 1.140      ;
; -0.779 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.134      ; 0.883      ;
; -0.779 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.167      ; 1.247      ;
; -0.768 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.194      ; 0.649      ;
; -0.758 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.134      ; 0.862      ;
; -0.743 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.225      ; 0.796      ;
; -0.717 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.004      ; 1.225      ;
; -0.706 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.176      ; 2.080      ;
; -0.698 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.013      ; 1.138      ;
; -0.696 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.072     ; 1.127      ;
; -0.684 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.072     ; 1.115      ;
; -0.682 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.282      ; 0.843      ;
; -0.676 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.015      ; 0.724      ;
; -0.672 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.013      ; 1.112      ;
; -0.668 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.181     ; 1.030      ;
; -0.667 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.167      ; 1.135      ;
; -0.663 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.187      ; 0.674      ;
; -0.660 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.282      ; 0.821      ;
; -0.658 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.209      ; 0.861      ;
; -0.651 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.098      ; 1.252      ;
; -0.645 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 1.160      ;
; -0.641 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.187      ; 0.652      ;
; -0.641 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.005      ; 1.155      ;
; -0.626 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.016      ; 1.140      ;
; -0.624 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.374      ; 0.789      ;
; -0.623 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.010     ; 0.947      ;
; -0.619 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.015     ; 1.114      ;
; -0.617 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.063     ; 1.034      ;
; -0.615 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.063     ; 1.032      ;
; -0.615 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.010     ; 0.939      ;
; -0.606 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.006      ; 1.121      ;
; -0.603 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.005      ; 1.117      ;
; -0.603 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.015     ; 1.098      ;
; -0.598 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.016      ; 1.112      ;
; -0.595 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.194      ; 0.476      ;
; -0.594 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.225      ; 0.647      ;
; -0.575 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.173      ; 1.251      ;
; -0.567 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.136      ; 0.673      ;
; -0.556 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.145      ; 0.670      ;
; -0.547 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.004      ; 1.055      ;
; -0.546 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.136      ; 0.652      ;
; -0.544 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.098      ; 1.127      ;
; -0.543 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.136      ; 0.672      ;
; -0.535 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.218      ; 0.670      ;
; -0.534 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.098      ; 1.117      ;
; -0.532 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.145      ; 0.646      ;
; -0.521 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.136      ; 0.650      ;
; -0.521 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.051     ; 0.949      ;
; -0.518 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.209      ; 0.721      ;
; -0.512 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.218      ; 0.647      ;
; -0.505 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.015      ; 0.553      ;
; -0.497 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.181     ; 0.859      ;
; -0.496 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.098      ; 1.097      ;
; -0.488 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.282      ; 0.649      ;
; -0.484 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.187      ; 0.669      ;
; -0.483 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.189      ; 0.672      ;
; -0.483 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.051     ; 0.911      ;
; -0.482 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.374      ; 0.647      ;
; -0.467 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.221      ; 0.676      ;
; -0.467 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.187      ; 0.478      ;
; -0.462 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.187      ; 0.647      ;
; -0.462 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.173      ; 1.138      ;
; -0.461 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.189      ; 0.650      ;
; -0.460 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.212      ; 0.671      ;
; -0.459 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.211      ; 0.669      ;
; -0.446 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.010     ; 0.944      ;
; -0.443 ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.172      ; 2.093      ;
; -0.442 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.221      ; 0.651      ;
; -0.439 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.212      ; 0.650      ;
; -0.437 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.211      ; 0.647      ;
; -0.435 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.173      ; 1.093      ;
; -0.435 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.010     ; 0.933      ;
; -0.430 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.178      ; 1.093      ;
; -0.425 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.225      ; 0.478      ;
; -0.425 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.061     ; 0.844      ;
; -0.418 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.380      ; 0.791      ;
; -0.410 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.061     ; 0.829      ;
; -0.408 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.173      ; 1.066      ;
; -0.404 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.178      ; 1.067      ;
; -0.389 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.306      ; 0.670      ;
; -0.375 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.302      ; 0.670      ;
; -0.373 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.136      ; 0.479      ;
; -0.371 ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.171      ; 2.186      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.147 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.096      ;
; -0.147 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.096      ;
; -0.147 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.096      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 1.085      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 1.085      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 1.085      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 1.085      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.080      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.080      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 1.085      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 1.085      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.080      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.080      ;
; -0.135 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.080      ;
; -0.133 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.086      ;
; -0.133 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.086      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.073      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.073      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.073      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.073      ;
; -0.128 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.073      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.073      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.073      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.073      ;
; -0.125 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.072      ;
; -0.125 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.072      ;
; -0.125 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.072      ;
; -0.116 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.063      ;
; -0.116 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.063      ;
; -0.102 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.049      ;
; -0.102 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 1.049      ;
; -0.092 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.045      ;
; -0.092 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.045      ;
; -0.092 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.045      ;
; -0.092 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.045      ;
; -0.085 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.037      ;
; -0.085 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.037      ;
; -0.085 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.037      ;
; -0.085 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.037      ;
; 0.054  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.898      ;
; 0.054  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.898      ;
; 0.054  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.898      ;
; 0.063  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.889      ;
; 0.063  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.889      ;
; 0.063  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.889      ;
; 0.063  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.889      ;
; 0.063  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.889      ;
; 0.063  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.889      ;
; 0.088  ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.041     ; 0.858      ;
; 0.122  ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 0.835      ;
; 0.149  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.032     ; 0.806      ;
; 0.160  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 0.787      ;
; 0.167  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.777      ;
; 0.189  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 0.760      ;
; 0.190  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 0.764      ;
; 0.192  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.028     ; 0.767      ;
; 0.216  ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 0.733      ;
; 0.235  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 0.719      ;
; 0.302  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 0.647      ;
; 0.302  ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.029     ; 0.656      ;
; 0.306  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 0.641      ;
; 0.362  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.590      ;
; 0.404  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.548      ;
; 0.473  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.478      ;
; 0.490  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.462      ;
; 0.491  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 0.466      ;
; 0.494  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.458      ;
; 0.494  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.457      ;
; 0.496  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.455      ;
; 0.496  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.456      ;
; 0.496  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.456      ;
; 0.497  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.455      ;
; 0.497  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.455      ;
; 0.497  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.455      ;
; 0.497  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.455      ;
; 0.497  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.454      ;
; 0.497  ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.454      ;
; 0.497  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.454      ;
; 0.498  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.453      ;
; 0.498  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.454      ;
; 0.498  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.454      ;
; 0.498  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.454      ;
; 0.499  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.453      ;
; 0.499  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.453      ;
; 0.499  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.452      ;
; 0.499  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.453      ;
; 0.499  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.452      ;
; 0.499  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.453      ;
; 0.500  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.452      ;
; 0.500  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.452      ;
; 0.501  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.451      ;
; 0.506  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.446      ;
; 0.569  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.383      ;
; 0.571  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.380      ;
; 0.573  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.379      ;
; 0.575  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.377      ;
; 0.575  ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.377      ;
; 0.580  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.372      ;
; 0.602  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.350      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_rx_req'                                                                                                               ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.361 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.806      ; 1.005      ;
; 0.379 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.807      ; 0.988      ;
; 0.402 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.814      ; 0.972      ;
; 0.409 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.114      ; 1.360      ;
; 0.413 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.806      ; 0.953      ;
; 0.413 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.806      ; 0.953      ;
; 0.422 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.839      ; 0.977      ;
; 0.424 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.837      ; 0.972      ;
; 0.428 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.836      ; 0.968      ;
; 0.431 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.839      ; 0.968      ;
; 0.434 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.837      ; 0.963      ;
; 0.445 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.835      ; 0.950      ;
; 0.453 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.839      ; 0.946      ;
; 0.454 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.834      ; 0.940      ;
; 0.464 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.836      ; 0.931      ;
; 0.473 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.881      ; 0.968      ;
; 0.476 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.834      ; 0.917      ;
; 0.485 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.879      ; 0.954      ;
; 0.486 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.878      ; 0.952      ;
; 0.494 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.881      ; 0.947      ;
; 0.494 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.881      ; 0.946      ;
; 0.501 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.878      ; 0.936      ;
; 0.503 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.879      ; 0.936      ;
; 0.534 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.838      ; 0.959      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.633 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.078      ; 1.005      ;
; 0.651 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.079      ; 0.988      ;
; 0.674 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.086      ; 0.972      ;
; 0.681 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.386      ; 1.360      ;
; 0.685 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.078      ; 0.953      ;
; 0.685 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.078      ; 0.953      ;
; 0.694 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.111      ; 0.977      ;
; 0.696 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.109      ; 0.972      ;
; 0.700 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.108      ; 0.968      ;
; 0.703 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.111      ; 0.968      ;
; 0.706 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.109      ; 0.963      ;
; 0.717 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.107      ; 0.950      ;
; 0.725 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.111      ; 0.946      ;
; 0.726 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.106      ; 0.940      ;
; 0.736 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.108      ; 0.931      ;
; 0.745 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.153      ; 0.968      ;
; 0.748 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.106      ; 0.917      ;
; 0.757 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.151      ; 0.954      ;
; 0.758 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.150      ; 0.952      ;
; 0.766 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.153      ; 0.947      ;
; 0.766 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.153      ; 0.946      ;
; 0.773 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.150      ; 0.936      ;
; 0.775 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.151      ; 0.936      ;
; 0.806 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.110      ; 0.959      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.527 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.303      ; 0.806      ;
; -0.523 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.302      ; 0.809      ;
; -0.519 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.306      ; 0.817      ;
; -0.509 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.306      ; 0.827      ;
; -0.507 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.302      ; 0.825      ;
; -0.500 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.306      ; 0.836      ;
; -0.496 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.262      ; 0.796      ;
; -0.494 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.303      ; 0.839      ;
; -0.485 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.259      ; 0.804      ;
; -0.479 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.263      ; 0.814      ;
; -0.479 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.265      ; 0.816      ;
; -0.470 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.260      ; 0.820      ;
; -0.465 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.263      ; 0.828      ;
; -0.463 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.259      ; 0.826      ;
; -0.463 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.265      ; 0.832      ;
; -0.461 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.263      ; 0.832      ;
; -0.452 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.263      ; 0.841      ;
; -0.451 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.233      ; 0.812      ;
; -0.449 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.233      ; 0.814      ;
; -0.447 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.261      ; 0.844      ;
; -0.427 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.239      ; 0.842      ;
; -0.410 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.234      ; 0.854      ;
; -0.394 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.233      ; 0.869      ;
; -0.391 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.527      ; 1.166      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                               ; To Node                                                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.330 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                    ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.403      ; 1.197      ;
; -0.218 ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                    ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.403      ; 1.309      ;
; -0.136 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                  ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.403      ; 1.391      ;
; -0.135 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                              ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.403      ; 1.392      ;
; -0.133 ; ecg_ss_n                                                                                                                                                                                ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                              ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.403      ; 1.394      ;
; -0.024 ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                  ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.403      ; 1.503      ;
; -0.023 ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                              ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.403      ; 1.504      ;
; -0.021 ; ecg_rx_req                                                                                                                                                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                              ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.403      ; 1.506      ;
; 0.148  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.472      ;
; 0.152  ; I2S:i2s_ports|r_sr_in[23]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.316      ;
; 0.153  ; I2S:i2s_ports|r_sr_in[4]                                                                                                                                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][4]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.318      ;
; 0.154  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.478      ;
; 0.154  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[1]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.478      ;
; 0.154  ; I2S:i2s_ports|r_sr_in[19]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.047      ; 0.325      ;
; 0.154  ; I2S:i2s_ports|l_sr_in[2]                                                                                                                                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.318      ;
; 0.155  ; I2S:i2s_ports|r_sr_in[22]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.319      ;
; 0.156  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[9]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.226      ; 0.486      ;
; 0.156  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][5]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.479      ;
; 0.156  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][7]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.479      ;
; 0.156  ; I2S:i2s_ports|l_sr_in[1]                                                                                                                                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.320      ;
; 0.157  ; I2S:i2s_ports|r_sr_in[10]                                                                                                                                                               ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.321      ;
; 0.159  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][21]                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.482      ;
; 0.159  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[2]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.226      ; 0.489      ;
; 0.161  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.215      ; 0.480      ;
; 0.161  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][9]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.485      ;
; 0.162  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.486      ;
; 0.162  ; I2S:i2s_ports|l_sr_in[17]                                                                                                                                                               ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                           ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.326      ;
; 0.163  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][2]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.487      ;
; 0.163  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[7]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.487      ;
; 0.164  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.226      ; 0.494      ;
; 0.165  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][0]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.488      ;
; 0.167  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[2]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.489      ;
; 0.168  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][7]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.492      ;
; 0.169  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][10]                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.493      ;
; 0.170  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][16]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.227      ; 0.501      ;
; 0.170  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][8]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.494      ;
; 0.171  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.225      ; 0.500      ;
; 0.172  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.495      ;
; 0.174  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.496      ;
; 0.174  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.496      ;
; 0.178  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[5]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.501      ;
; 0.180  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.181  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.503      ;
; 0.181  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                     ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.185  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[1]                                                          ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.177      ; 0.466      ;
; 0.186  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][8]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][8]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.313      ;
; 0.186  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][14]                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][14]                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.313      ;
; 0.186  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][22]                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][22]~_Duplicate_4                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.313      ;
; 0.187  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]              ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[2][0]                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.509      ;
; 0.187  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                     ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                              ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][9]~_Duplicate_5                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][9]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.315      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                              ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[9]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.510      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                            ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                             ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                           ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                   ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.190  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]~_Duplicate_4 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.317      ;
; 0.191  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[4]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.514      ;
; 0.192  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[9]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.514      ;
; 0.192  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[9]                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[9]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.042      ; 0.318      ;
; 0.193  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                            ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|at_source_error_s[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.313      ;
; 0.193  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][3]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.313      ;
; 0.193  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[0]                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.516      ;
; 0.194  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][12]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.313      ;
; 0.194  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][13]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][13]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.313      ;
; 0.194  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][16]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][16]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.313      ;
; 0.194  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][17]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][17]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.313      ;
; 0.194  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][18]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][18]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.313      ;
; 0.194  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][1]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][1]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.313      ;
; 0.194  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[3][0]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[2][0]                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.313      ;
; 0.194  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:u0_m0_wo0_memread|delay_signals[0][0]                             ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_memread_q_13|delay_signals[0][0]                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.313      ;
; 0.194  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                            ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_i[0]                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][2]~_Duplicate_3                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][2]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][2]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][2]~_Duplicate_3                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][5]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][5]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][6]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][6]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][7]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][7]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][10]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][11]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][11]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][11]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][11]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][15]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][15]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][0]~_Duplicate_10                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][0]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.314      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.244 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.020      ; 0.806      ;
; -0.240 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.019      ; 0.809      ;
; -0.236 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.023      ; 0.817      ;
; -0.226 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.023      ; 0.827      ;
; -0.224 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.019      ; 0.825      ;
; -0.217 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.023      ; 0.836      ;
; -0.213 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.979      ; 0.796      ;
; -0.211 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.020      ; 0.839      ;
; -0.202 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.976      ; 0.804      ;
; -0.196 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.980      ; 0.814      ;
; -0.196 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.982      ; 0.816      ;
; -0.187 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.977      ; 0.820      ;
; -0.182 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.980      ; 0.828      ;
; -0.180 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.976      ; 0.826      ;
; -0.180 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.982      ; 0.832      ;
; -0.178 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.980      ; 0.832      ;
; -0.169 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.980      ; 0.841      ;
; -0.168 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.950      ; 0.812      ;
; -0.166 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.950      ; 0.814      ;
; -0.164 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.978      ; 0.844      ;
; -0.144 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.956      ; 0.842      ;
; -0.127 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.951      ; 0.854      ;
; -0.111 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.950      ; 0.869      ;
; -0.108 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.244      ; 1.166      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.101 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.239      ; 0.424      ;
; 0.102 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.239      ; 0.425      ;
; 0.106 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.239      ; 0.429      ;
; 0.146 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.430      ;
; 0.161 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 1.569      ;
; 0.165 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.466      ;
; 0.165 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.466      ;
; 0.177 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.697      ; 0.458      ;
; 0.184 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.697      ; 0.465      ;
; 0.186 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.697      ; 0.467      ;
; 0.198 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.261      ; 1.573      ;
; 0.199 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|ch_add1              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|ch_add2              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.205 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.506      ;
; 0.207 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.508      ;
; 0.211 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.212 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.318      ;
; 0.213 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.320      ;
; 0.214 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.321      ;
; 0.214 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.321      ;
; 0.215 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.516      ;
; 0.219 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.520      ;
; 0.219 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.326      ;
; 0.219 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.239      ; 0.542      ;
; 0.222 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.328      ;
; 0.224 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.508      ;
; 0.225 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.509      ;
; 0.226 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.507      ; 0.317      ;
; 0.227 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.334      ;
; 0.229 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.507      ; 0.320      ;
; 0.230 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.529      ;
; 0.233 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.532      ;
; 0.234 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.507      ; 0.325      ;
; 0.235 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.536      ;
; 0.236 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.537      ;
; 0.236 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.507      ; 0.327      ;
; 0.237 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.507      ; 0.328      ;
; 0.238 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.304      ; 1.656      ;
; 0.238 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.304      ; 1.656      ;
; 0.246 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.545      ;
; 0.249 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.261      ; 1.624      ;
; 0.257 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.743      ; 1.614      ;
; 0.259 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.743      ; 2.116      ;
; 0.266 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.471      ; 0.321      ;
; 0.270 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.471      ; 0.325      ;
; 0.270 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.678      ; 0.532      ;
; 0.276 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.304      ; 1.694      ;
; 0.280 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.386      ;
; 0.281 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.388      ;
; 0.284 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.391      ;
; 0.286 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.323      ; 1.723      ;
; 0.292 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.292 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.293 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.411      ;
; 0.297 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.404      ;
; 0.298 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.542      ; 0.424      ;
; 0.300 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.407      ;
; 0.305 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.323      ; 1.742      ;
; 0.313 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.598      ;
; 0.313 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.598      ;
; 0.330 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.130      ; 0.544      ;
; 0.334 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.720      ; 2.168      ;
; 0.342 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.453      ;
; 0.345 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.720      ; 1.679      ;
; 0.346 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.457      ;
; 0.346 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.457      ;
; 0.354 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.471      ; 0.409      ;
; 0.357 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.468      ;
; 0.358 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.465      ;
; 0.363 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.054      ; 0.501      ;
; 0.366 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.542      ; 0.492      ;
; 0.367 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.605      ; 2.086      ;
; 0.369 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.605      ; 1.588      ;
; 0.370 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.471      ; 0.425      ;
; 0.375 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.660      ;
; 0.377 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.118      ; 0.579      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.314      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.201 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.320      ;
; 0.202 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.321      ;
; 0.254 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.373      ;
; 0.257 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.377      ;
; 0.258 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.377      ;
; 0.258 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.377      ;
; 0.259 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.378      ;
; 0.259 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.378      ;
; 0.259 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.378      ;
; 0.259 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.379      ;
; 0.259 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.378      ;
; 0.260 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.379      ;
; 0.260 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.379      ;
; 0.260 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.379      ;
; 0.261 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.380      ;
; 0.261 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.380      ;
; 0.261 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.380      ;
; 0.261 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.380      ;
; 0.262 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.381      ;
; 0.262 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.381      ;
; 0.262 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.381      ;
; 0.270 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.390      ;
; 0.273 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.040      ; 0.397      ;
; 0.274 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.393      ;
; 0.286 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.405      ;
; 0.310 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.429      ;
; 0.388 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.508      ;
; 0.428 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 0.543      ;
; 0.431 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 0.557      ;
; 0.434 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 0.551      ;
; 0.484 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 0.605      ;
; 0.501 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.619      ;
; 0.529 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.656      ;
; 0.532 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 0.649      ;
; 0.538 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.038      ; 0.660      ;
; 0.554 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 0.668      ;
; 0.555 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 0.666      ;
; 0.566 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.038      ; 0.688      ;
; 0.583 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.041      ; 0.708      ;
; 0.610 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 0.724      ;
; 0.741 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.860      ;
; 0.749 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.868      ;
; 0.749 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.868      ;
; 0.749 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.868      ;
; 0.869 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.989      ;
; 0.869 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.989      ;
; 0.889 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.004      ;
; 0.889 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.004      ;
; 0.896 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.011      ;
; 0.896 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.011      ;
; 0.898 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 1.012      ;
; 0.898 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 1.012      ;
; 0.898 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 1.012      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.024      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.024      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.024      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.024      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 1.021      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 1.021      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 1.021      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.024      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.024      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.027      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.027      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.028      ; 1.023      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.028      ; 1.023      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.028      ; 1.023      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.028      ; 1.023      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.028      ; 1.023      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.029      ; 1.025      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.029      ; 1.025      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.029      ; 1.025      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.029      ; 1.025      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.029      ; 1.025      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.032      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.032      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.032      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.210 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.711      ; 1.535      ;
; 0.216 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.325      ;
; 0.216 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.325      ;
; 0.216 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.593      ; 0.393      ;
; 0.217 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.326      ;
; 0.217 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.326      ;
; 0.219 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.328      ;
; 0.220 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.328      ;
; 0.220 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.593      ; 0.397      ;
; 0.221 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.593      ; 0.398      ;
; 0.227 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.649      ; 0.460      ;
; 0.228 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.579      ; 0.391      ;
; 0.228 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.711      ; 2.053      ;
; 0.237 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.724      ; 0.545      ;
; 0.248 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.724      ; 0.556      ;
; 0.260 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.724      ; 0.568      ;
; 0.280 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.388      ;
; 0.282 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.390      ;
; 0.289 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.397      ;
; 0.290 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.399      ;
; 0.290 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.399      ;
; 0.291 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.399      ;
; 0.291 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.400      ;
; 0.292 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.401      ;
; 0.293 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.402      ;
; 0.326 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.215      ; 0.625      ;
; 0.328 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.649      ; 0.561      ;
; 0.338 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.215      ; 0.637      ;
; 0.341 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.763      ; 0.688      ;
; 0.342 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.680      ; 0.606      ;
; 0.346 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.724      ; 0.654      ;
; 0.350 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.458      ;
; 0.350 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.459      ;
; 0.350 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.459      ;
; 0.351 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.459      ;
; 0.351 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.759      ; 1.724      ;
; 0.352 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.461      ;
; 0.355 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.763      ; 0.702      ;
; 0.357 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.465      ;
; 0.358 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.759      ; 2.231      ;
; 0.359 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.579      ; 0.522      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.483      ;
; 0.385 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.579      ; 0.548      ;
; 0.407 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.575      ; 0.566      ;
; 0.408 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.324      ; 0.816      ;
; 0.410 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.324      ; 0.818      ;
; 0.428 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 1.935      ;
; 0.432 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 1.939      ;
; 0.433 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.341      ; 0.858      ;
; 0.435 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 1.942      ;
; 0.440 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.593      ; 0.617      ;
; 0.440 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.269      ; 0.793      ;
; 0.456 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.763      ; 0.803      ;
; 0.458 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.327      ; 0.869      ;
; 0.460 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 1.711      ; 2.285      ;
; 0.462 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.327      ; 0.873      ;
; 0.464 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.327      ; 0.875      ;
; 0.477 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.327      ; 0.888      ;
; 0.478 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.579      ; 0.641      ;
; 0.481 ; SPI_slave:ecg_spi_ports|roe~_emulated        ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.604      ;
; 0.484 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.335      ; 0.903      ;
; 0.485 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.335      ; 0.904      ;
; 0.485 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.335      ; 0.904      ;
; 0.487 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.335      ; 0.906      ;
; 0.487 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.335      ; 0.906      ;
; 0.488 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.161      ; 0.733      ;
; 0.491 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.366      ; 0.941      ;
; 0.493 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.724      ; 0.801      ;
; 0.496 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.366      ; 0.946      ;
; 0.497 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.366      ; 0.947      ;
; 0.498 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.198      ; 0.780      ;
; 0.499 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.161      ; 0.744      ;
; 0.505 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.612      ;
; 0.509 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.366      ; 0.959      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.212 ; SPI_slave:rec_spi_ports|rx_buf[8]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.178      ; 1.420      ;
; 0.232 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.274      ; 1.536      ;
; 0.235 ; SPI_slave:rec_spi_ports|rx_buf[11]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.279      ; 1.544      ;
; 0.236 ; SPI_slave:rec_spi_ports|rx_buf[9]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.177      ; 1.443      ;
; 0.250 ; SPI_slave:rec_spi_ports|rx_buf[20]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.113      ; 1.393      ;
; 0.250 ; SPI_slave:rec_spi_ports|rx_buf[17]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.108      ; 1.388      ;
; 0.252 ; SPI_slave:rec_spi_ports|rx_buf[15]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.179      ; 1.461      ;
; 0.258 ; SPI_slave:rec_spi_ports|rx_buf[22]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.113      ; 1.401      ;
; 0.280 ; SPI_slave:rec_spi_ports|rx_buf[4]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.177      ; 1.487      ;
; 0.281 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.108      ; 1.419      ;
; 0.282 ; SPI_slave:rec_spi_ports|rx_buf[10]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.268      ; 1.580      ;
; 0.303 ; SPI_slave:rec_spi_ports|rx_buf[18]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.307      ; 1.640      ;
; 0.303 ; SPI_slave:rec_spi_ports|rx_buf[12]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.155      ; 1.488      ;
; 0.316 ; SPI_slave:rec_spi_ports|rx_buf[5]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.276      ; 1.622      ;
; 0.328 ; SPI_slave:rec_spi_ports|rx_buf[7]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.272      ; 1.630      ;
; 0.344 ; SPI_slave:rec_spi_ports|rx_buf[1]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.311      ; 1.685      ;
; 0.349 ; SPI_slave:rec_spi_ports|rx_buf[23]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.287      ; 1.666      ;
; 0.368 ; SPI_slave:rec_spi_ports|rx_buf[6]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.294      ; 1.692      ;
; 0.393 ; SPI_slave:rec_spi_ports|rx_buf[13]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.175      ; 1.598      ;
; 0.393 ; SPI_slave:rec_spi_ports|rx_buf[2]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.296      ; 1.719      ;
; 0.399 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.492      ; 0.431      ;
; 0.415 ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.306      ; 1.751      ;
; 0.416 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.476      ; 0.432      ;
; 0.421 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.471      ; 0.432      ;
; 0.421 ; SPI_slave:rec_spi_ports|rx_buf[21]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.285      ; 1.736      ;
; 0.421 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.311      ; 1.762      ;
; 0.424 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.470      ; 0.434      ;
; 0.478 ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.306      ; 1.814      ;
; 0.486 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.407      ; 0.433      ;
; 0.494 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.398      ; 0.432      ;
; 0.505 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.273      ; 0.808      ;
; 0.512 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.268      ; 0.810      ;
; 0.541 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.024      ; 0.595      ;
; 0.553 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.492      ; 0.585      ;
; 0.564 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.091      ; 0.685      ;
; 0.565 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.327      ; 0.432      ;
; 0.567 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.324      ; 0.431      ;
; 0.568 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.476      ; 0.584      ;
; 0.574 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.476      ; 0.590      ;
; 0.575 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.471      ; 0.586      ;
; 0.576 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.470      ; 0.586      ;
; 0.579 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.315      ; 0.434      ;
; 0.579 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.312      ; 0.431      ;
; 0.580 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.314      ; 0.434      ;
; 0.580 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.313      ; 0.433      ;
; 0.583 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.079      ; 0.692      ;
; 0.584 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.471      ; 0.595      ;
; 0.602 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.290      ; 0.432      ;
; 0.604 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.288      ; 0.432      ;
; 0.604 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.203      ; 0.837      ;
; 0.606 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.387      ; 0.533      ;
; 0.609 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.283      ; 0.432      ;
; 0.610 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.281      ; 0.431      ;
; 0.617 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.276      ; 0.433      ;
; 0.618 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.035      ; 0.683      ;
; 0.620 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.190      ; 0.840      ;
; 0.625 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.273      ; 0.928      ;
; 0.632 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.268      ; 0.930      ;
; 0.640 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.407      ; 0.587      ;
; 0.642 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.285      ; 0.957      ;
; 0.646 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.398      ; 0.584      ;
; 0.646 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.407      ; 0.593      ;
; 0.653 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.398      ; 0.591      ;
; 0.658 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.234      ; 0.432      ;
; 0.660 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.231      ; 0.431      ;
; 0.666 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.225      ; 0.431      ;
; 0.669 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.492      ; 0.701      ;
; 0.669 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.263      ; 0.962      ;
; 0.673 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.221      ; 0.434      ;
; 0.675 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.024      ; 0.729      ;
; 0.678 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.285      ; 0.993      ;
; 0.690 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.091      ; 0.811      ;
; 0.691 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.470      ; 0.701      ;
; 0.699 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.263      ; 0.992      ;
; 0.701 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.119      ; 0.850      ;
; 0.703 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.122      ; 0.855      ;
; 0.708 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.079      ; 0.817      ;
; 0.717 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.327      ; 0.584      ;
; 0.717 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.086      ; 0.833      ;
; 0.718 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.324      ; 0.582      ;
; 0.722 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.203      ; 0.955      ;
; 0.724 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.106      ; 0.860      ;
; 0.724 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.108      ; 0.862      ;
; 0.726 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.327      ; 0.593      ;
; 0.726 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.324      ; 0.590      ;
; 0.727 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.183      ; 0.940      ;
; 0.727 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.077      ; 0.834      ;
; 0.729 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.107      ; 0.866      ;
; 0.730 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.315      ; 0.585      ;
; 0.730 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.079      ; 0.839      ;
; 0.732 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.313      ; 0.585      ;
; 0.732 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.035      ; 0.797      ;
; 0.734 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.314      ; 0.588      ;
; 0.739 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.313      ; 0.592      ;
; 0.739 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.314      ; 0.593      ;
; 0.741 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.079      ; 0.850      ;
; 0.754 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.290      ; 0.584      ;
; 0.756 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.288      ; 0.584      ;
; 0.757 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.022      ; 0.809      ;
; 0.757 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.190      ; 0.977      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                                ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.416 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.116      ;
; -1.416 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.116      ;
; -1.416 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.116      ;
; -1.416 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.116      ;
; -1.416 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.116      ;
; -1.416 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.116      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.860      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.860      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.860      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.860      ;
; -1.189 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.194      ; 2.860      ;
; -1.181 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.203      ; 2.861      ;
; -1.181 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.203      ; 2.861      ;
; -1.181 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.203      ; 2.861      ;
; -1.181 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.203      ; 2.861      ;
; -1.181 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.203      ; 2.861      ;
; -1.056 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.863      ;
; -1.056 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.863      ;
; -1.056 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.863      ;
; -1.056 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.863      ;
; -1.056 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.330      ; 2.863      ;
; -1.047 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.862      ;
; -1.047 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.862      ;
; -1.047 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.862      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.853 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.062      ; 2.392      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.839 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.247      ; 2.563      ;
; -0.662 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.226      ; 2.365      ;
; -0.662 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.226      ; 2.365      ;
; -0.662 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.226      ; 2.365      ;
; -0.662 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.226      ; 2.365      ;
; -0.620 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.312      ;
; -0.406 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.606      ;
; -0.406 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.606      ;
; -0.406 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.606      ;
; -0.406 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.606      ;
; -0.406 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.606      ;
; -0.406 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.606      ;
; -0.213 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.194      ; 2.384      ;
; -0.213 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.194      ; 2.384      ;
; -0.213 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.194      ; 2.384      ;
; -0.213 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.194      ; 2.384      ;
; -0.213 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.194      ; 2.384      ;
; -0.205 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.203      ; 2.385      ;
; -0.205 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.203      ; 2.385      ;
; -0.205 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.203      ; 2.385      ;
; -0.205 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.203      ; 2.385      ;
; -0.205 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.203      ; 2.385      ;
; -0.080 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.330      ; 2.387      ;
; -0.080 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.330      ; 2.387      ;
; -0.080 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.330      ; 2.387      ;
; -0.080 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.330      ; 2.387      ;
; -0.080 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.330      ; 2.387      ;
; -0.071 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.338      ; 2.386      ;
; -0.071 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.338      ; 2.386      ;
; -0.071 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.338      ; 2.386      ;
; 0.154  ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.500        ; 1.490      ; 1.813      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.157  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.062      ; 1.882      ;
; 0.174  ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 1.000        ; 1.490      ; 2.293      ;
; 0.196  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.247      ; 2.028      ;
; 0.196  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.247      ; 2.028      ;
; 0.196  ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.247      ; 2.028      ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.304 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.120      ; 1.901      ;
; -0.304 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.120      ; 1.901      ;
; -0.304 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.120      ; 1.901      ;
; -0.272 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.142      ; 1.891      ;
; -0.272 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.142      ; 1.891      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.141      ; 1.865      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.141      ; 1.865      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.141      ; 1.865      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.141      ; 1.865      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.141      ; 1.865      ;
; -0.247 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.141      ; 1.865      ;
; -0.228 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.272      ; 1.977      ;
; -0.228 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.272      ; 1.977      ;
; -0.212 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.254      ; 1.943      ;
; -0.212 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.254      ; 1.943      ;
; -0.212 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.254      ; 1.943      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.092      ; 1.734      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 1.768      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 1.768      ;
; -0.165 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 1.768      ;
; -0.151 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.742      ;
; -0.151 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.742      ;
; -0.151 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.742      ;
; -0.151 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.742      ;
; -0.151 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.114      ; 1.742      ;
; -0.146 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.193      ; 1.816      ;
; -0.146 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.193      ; 1.816      ;
; -0.146 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.193      ; 1.816      ;
; -0.146 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.193      ; 1.816      ;
; -0.146 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.193      ; 1.816      ;
; -0.146 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.193      ; 1.816      ;
; -0.120 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.699      ;
; -0.120 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.699      ;
; -0.120 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.699      ;
; -0.120 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.699      ;
; -0.120 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.699      ;
; -0.120 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.699      ;
; -0.120 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.699      ;
; -0.113 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.212      ; 1.802      ;
; -0.113 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.212      ; 1.802      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.139      ; 1.720      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.139      ; 1.720      ;
; -0.104 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.139      ; 1.720      ;
; -0.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.244      ; 1.806      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.685      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.685      ;
; -0.083 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.685      ;
; 0.195  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.556      ; 1.838      ;
; 0.208  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.556      ; 2.325      ;
; 0.291  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.689      ; 2.375      ;
; 0.299  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.667      ; 1.845      ;
; 0.319  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.667      ; 2.325      ;
; 0.342  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.689      ; 1.824      ;
; 0.681  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.120      ; 1.416      ;
; 0.681  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.120      ; 1.416      ;
; 0.681  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.120      ; 1.416      ;
; 0.684  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.142      ; 1.435      ;
; 0.684  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.142      ; 1.435      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.141      ; 1.415      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.141      ; 1.415      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.141      ; 1.415      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.141      ; 1.415      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.141      ; 1.415      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.141      ; 1.415      ;
; 0.744  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.272      ; 1.505      ;
; 0.744  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.272      ; 1.505      ;
; 0.754  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.254      ; 1.477      ;
; 0.754  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.254      ; 1.477      ;
; 0.754  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.254      ; 1.477      ;
; 0.772  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.331      ;
; 0.772  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.331      ;
; 0.772  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.331      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.777  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.092      ; 1.292      ;
; 0.793  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.298      ;
; 0.793  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.298      ;
; 0.793  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.298      ;
; 0.793  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.298      ;
; 0.793  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.114      ; 1.298      ;
; 0.805  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.193      ; 1.365      ;
; 0.805  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.193      ; 1.365      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.101 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 1.307      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.261      ; 1.307      ;
; -0.068 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.261      ; 1.307      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.217      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.217      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.217      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.240      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.240      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.240      ;
; -0.037 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.241      ; 1.318      ;
; -0.037 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.241      ; 1.318      ;
; -0.037 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.241      ; 1.318      ;
; -0.037 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.241      ; 1.318      ;
; -0.037 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.241      ; 1.318      ;
; -0.037 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.241      ; 1.318      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.224      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.224      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.224      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.224      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.224      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.224      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.224      ;
; -0.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.253      ;
; -0.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.253      ;
; -0.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.253      ;
; -0.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.253      ;
; -0.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.158      ; 1.253      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; -0.003 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.136      ; 1.247      ;
; 0.000  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.285      ;
; 0.000  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.285      ;
; 0.000  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.285      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.304      ; 1.425      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.304      ; 1.425      ;
; 0.007  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.304      ; 1.425      ;
; 0.015  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.323      ; 1.452      ;
; 0.015  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.323      ; 1.452      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.365      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.365      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.365      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.365      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.365      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.365      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.385      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.187      ; 1.385      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.366      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.366      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.366      ;
; 0.313  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.605      ; 2.032      ;
; 0.334  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.743      ; 2.191      ;
; 0.344  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.605      ; 1.563      ;
; 0.350  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.720      ; 2.184      ;
; 0.357  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.743      ; 1.714      ;
; 0.385  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.720      ; 1.719      ;
; 0.844  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.294      ; 1.752      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.170      ; 1.635      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.170      ; 1.635      ;
; 0.851  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.170      ; 1.635      ;
; 0.870  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.185      ; 1.669      ;
; 0.870  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.185      ; 1.669      ;
; 0.870  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.185      ; 1.669      ;
; 0.873  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.261      ; 1.748      ;
; 0.873  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.261      ; 1.748      ;
; 0.888  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.648      ;
; 0.888  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.648      ;
; 0.888  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.648      ;
; 0.888  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.648      ;
; 0.888  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.648      ;
; 0.888  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.648      ;
; 0.888  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.648      ;
; 0.906  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.241      ; 1.761      ;
; 0.906  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.241      ; 1.761      ;
; 0.906  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.241      ; 1.761      ;
; 0.906  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.241      ; 1.761      ;
; 0.906  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.241      ; 1.761      ;
; 0.906  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.241      ; 1.761      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.158      ; 1.690      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.158      ; 1.690      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.158      ; 1.690      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.158      ; 1.690      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.158      ; 1.690      ;
; 0.929  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 1.714      ;
; 0.929  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 1.714      ;
; 0.929  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 1.714      ;
; 0.933  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.136      ; 1.683      ;
; 0.933  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.136      ; 1.683      ;
; 0.933  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.136      ; 1.683      ;
; 0.933  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.136      ; 1.683      ;
; 0.933  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.136      ; 1.683      ;
; 0.933  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.136      ; 1.683      ;
; 0.933  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.136      ; 1.683      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                                ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.364 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 1.743      ;
; 0.364 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.711      ; 2.189      ;
; 0.383 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.711      ; 1.708      ;
; 0.383 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.759      ; 2.256      ;
; 0.396 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.277      ; 1.787      ;
; 0.396 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.277      ; 1.787      ;
; 0.396 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.277      ; 1.787      ;
; 0.396 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.277      ; 1.787      ;
; 0.397 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.759      ; 1.770      ;
; 0.448 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.537      ; 2.099      ;
; 0.483 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.537      ; 1.634      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.540 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.299      ; 1.953      ;
; 0.568 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 1.537      ; 2.219      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.106      ; 1.812      ;
; 0.595 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 1.537      ; 1.746      ;
; 0.790 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 2.297      ;
; 0.790 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 2.297      ;
; 0.790 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 2.297      ;
; 0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.384      ; 2.298      ;
; 0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.384      ; 2.298      ;
; 0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.384      ; 2.298      ;
; 0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.384      ; 2.298      ;
; 0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.384      ; 2.298      ;
; 0.929 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.253      ; 2.296      ;
; 0.929 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.253      ; 2.296      ;
; 0.929 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.253      ; 2.296      ;
; 0.929 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.253      ; 2.296      ;
; 0.929 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.253      ; 2.296      ;
; 0.938 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.243      ; 2.295      ;
; 0.938 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.243      ; 2.295      ;
; 0.938 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.243      ; 2.295      ;
; 0.938 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.243      ; 2.295      ;
; 0.938 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.243      ; 2.295      ;
; 1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.508      ;
; 1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.508      ;
; 1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.508      ;
; 1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.508      ;
; 1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.508      ;
; 1.121 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.508      ;
; 1.357 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.265      ; 2.236      ;
; 1.396 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.277      ; 2.287      ;
; 1.396 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.277      ; 2.287      ;
; 1.396 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.277      ; 2.287      ;
; 1.396 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.277      ; 2.287      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.564 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.299      ; 2.477      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.106      ; 2.312      ;
; 1.757 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.393      ; 2.764      ;
; 1.757 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.393      ; 2.764      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fir_clk'                                                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fir_clk ; Rise       ; fir_clk                                                                                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[10]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[11]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[5]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[6]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[7]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[8]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[9]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[1]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[2]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[4]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[5]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[6]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[7]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[8]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[9]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[1][0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[2][0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[0][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[1][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[2][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[3][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_17|delay_signals[0][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_memread_q_13|delay_signals[0][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][16]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][17]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][19]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][20]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][21]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][22]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][23]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][4]                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -0.178 ; 0.038        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -0.169 ; 0.047        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -0.179 ; 0.037        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -0.179 ; 0.037        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -0.175 ; 0.041        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -0.173 ; 0.043        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -0.168 ; 0.048        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -0.168 ; 0.048        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -0.168 ; 0.048        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; -0.030 ; -0.030       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; -0.030 ; -0.030       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; -0.028 ; -0.028       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; -0.025 ; -0.025       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; -0.025 ; -0.025       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datac          ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datac          ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datac          ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac          ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datac          ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datac         ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; -0.014 ; -0.014       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datac          ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|dataa         ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|dataa         ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|dataa          ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|dataa          ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|dataa         ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|dataa         ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.044  ; 0.044        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.044  ; 0.044        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|dataa         ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|dataa         ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|dataa          ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|dataa         ;
; 0.054  ; 0.054        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.055  ; 0.055        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.057  ; 0.057        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.057  ; 0.057        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datac         ;
; 0.059  ; 0.059        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datad          ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datac          ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_rx_req ; Rise       ; ecg_rx_req                                ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.053  ; 0.053        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.053  ; 0.053        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datac           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datac           ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.944  ; 0.944        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.944  ; 0.944        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.968  ; 0.968        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.972  ; 0.972        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.974  ; 0.974        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.974  ; 0.974        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.974  ; 0.974        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.975  ; 0.975        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.975  ; 0.975        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.975  ; 0.975        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.975  ; 0.975        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.977  ; 0.977        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.977  ; 0.977        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.977  ; 0.977        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+------------------------------+------------+--------+-------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 1.284  ; 1.643 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.272  ; 1.699 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.204  ; 2.878 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 2.637  ; 3.338 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.120  ; 2.768 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 1.605  ; 2.302 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 1.229  ; 1.839 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 1.558  ; 2.198 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 1.370  ; 1.995 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 1.293  ; 1.924 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 1.271  ; 1.890 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 1.370  ; 1.992 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 1.353  ; 1.973 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 1.232  ; 1.845 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 1.257  ; 1.872 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 1.325  ; 1.952 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 1.394  ; 2.045 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 1.195  ; 1.801 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 1.216  ; 1.820 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 1.478  ; 2.107 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 1.280  ; 1.908 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 1.438  ; 2.066 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 1.184  ; 1.799 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 1.432  ; 2.067 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 1.341  ; 1.976 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 1.605  ; 2.302 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 1.550  ; 2.207 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 1.450  ; 2.070 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 1.551  ; 2.180 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 1.241  ; 1.867 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 2.672  ; 3.271 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 1.540  ; 2.228 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.449  ; 0.869 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.358  ; 0.864 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 1.108  ; 1.718 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 1.863  ; 2.503 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 1.225  ; 1.813 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 1.758  ; 2.436 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.283  ; 0.955 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; -0.132 ; 0.443 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 0.183  ; 0.786 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.032  ; 0.629 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; -0.258 ; 0.319 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; -0.089 ; 0.490 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; -0.120 ; 0.462 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; -0.245 ; 0.342 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; -0.023 ; 0.559 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; -0.028 ; 0.564 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.066  ; 0.659 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.055  ; 0.652 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; -0.067 ; 0.505 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; -0.142 ; 0.433 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.144  ; 0.751 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.007  ; 0.613 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.115  ; 0.721 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; -0.081 ; 0.509 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.159  ; 0.772 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; -0.034 ; 0.570 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.283  ; 0.955 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.084  ; 0.711 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; -0.049 ; 0.544 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.205  ; 0.814 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; -0.247 ; 0.334 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.043  ; 1.655 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.043  ; 1.655 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.208  ; 0.654 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.143  ; 0.623 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 1.648  ; 2.262 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 1.543  ; 2.195 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 0.619  ; 1.192 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 0.619  ; 1.192 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 1.077  ; 1.702 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 0.728  ; 1.301 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 0.728  ; 1.301 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 1.139  ; 1.776 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.063  ; 1.688 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 1.636  ; 2.247 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 1.928  ; 2.461 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.689  ; 1.131 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 1.885  ; 2.559 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 1.848  ; 2.478 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 2.016  ; 2.668 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 1.773  ; 2.379 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 1.483  ; 2.048 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.244  ; 0.620 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 1.545  ; 2.172 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 1.435  ; 2.033 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 1.597  ; 2.226 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -1.023 ; -1.396 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.458 ; -0.981 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.876 ; -2.508 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.335 ; -3.010 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.866 ; -2.499 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; -0.933 ; -1.523 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; -0.980 ; -1.551 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -1.295 ; -1.896 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.114 ; -1.703 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -1.040 ; -1.634 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -1.013 ; -1.623 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -1.114 ; -1.700 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -1.100 ; -1.681 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -0.970 ; -1.566 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -1.012 ; -1.609 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -1.057 ; -1.672 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -1.127 ; -1.741 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -0.933 ; -1.523 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -0.962 ; -1.551 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -1.213 ; -1.829 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -1.031 ; -1.643 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -1.174 ; -1.788 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -0.940 ; -1.536 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -1.178 ; -1.796 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -1.102 ; -1.698 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -1.340 ; -1.996 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -1.285 ; -1.904 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -1.187 ; -1.791 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -1.283 ; -1.898 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -0.968 ; -1.579 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.804 ; -2.492 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -0.449 ; -1.094 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; -0.080 ; -0.490 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.260  ; -0.258 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -0.832 ; -1.424 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -1.429 ; -2.067 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -0.972 ; -1.556 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.086 ; -1.767 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.771  ; 0.211  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 0.716  ; 0.149  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 0.405  ; -0.189 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.543  ; -0.038 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.771  ; 0.211  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.761  ; 0.200  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.631  ; 0.068  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.753  ; 0.181  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.613  ; 0.039  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.527  ; -0.045 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.519  ; -0.067 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.450  ; -0.132 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.649  ; 0.084  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.725  ; 0.159  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.440  ; -0.148 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.500  ; -0.085 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.483  ; -0.102 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.584  ; 0.016  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.349  ; -0.243 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.539  ; -0.044 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.301  ; -0.346 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.436  ; -0.173 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.571  ; -0.004 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.385  ; -0.205 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.761  ; 0.198  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -0.827 ; -1.423 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -0.827 ; -1.423 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.178  ; -0.283 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.290  ; -0.163 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -1.222 ; -1.809 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -0.968 ; -1.560 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.404 ; -0.965 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.404 ; -0.965 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.400 ; -0.951 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.524 ; -1.083 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.524 ; -1.083 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -0.814 ; -1.436 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -0.852 ; -1.467 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -1.257 ; -1.833 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -1.668 ; -2.190 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.176 ; -0.650 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.626 ; -2.271 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.604 ; -2.219 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.766 ; -2.399 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -0.484 ; -1.059 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -1.183 ; -1.737 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.213  ; -0.289 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.282 ; -1.884 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.151 ; -1.734 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.288 ; -1.912 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 4.126 ; 3.761 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 4.126 ; 3.761 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 3.028 ; 3.063 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 3.991 ; 4.046 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 4.264 ; 4.381 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 4.075 ; 4.164 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 4.055 ; 3.470 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.786 ; 3.765 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 4.002 ; 4.176 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.883 ; 3.900 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 4.055 ; 3.470 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.786 ; 3.765 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 4.002 ; 4.176 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.883 ; 3.900 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 4.718 ; 4.961 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 4.718 ; 4.961 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 3.404 ; 3.473 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 3.807 ; 3.891 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 3.807 ; 3.891 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 3.473 ; 3.563 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 4.050 ; 4.151 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 4.050 ; 4.151 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 3.570 ; 3.658 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 3.276 ; 3.340 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 3.728 ; 3.803 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 3.840 ; 3.926 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 4.706 ; 4.805 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 3.938 ; 3.949 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 3.939 ; 3.979 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 4.168 ; 3.579 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.044 ; 4.096 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 3.318 ; 3.282 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 3.481 ; 3.438 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 4.168 ; 3.579 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.044 ; 4.096 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 3.318 ; 3.282 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 5.800 ; 5.993 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 4.935 ; 4.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 4.751 ; 4.819 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 4.740 ; 4.810 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 5.800 ; 5.993 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 5.165 ; 5.237 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 5.739 ; 5.916 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 5.736 ; 5.888 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 4.590 ; 4.634 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 4.855 ; 4.893 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 5.009 ; 5.068 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 5.046 ; 5.152 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 4.583 ; 4.638 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 4.711 ; 4.767 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 4.860 ; 4.894 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 4.708 ; 4.761 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 4.944 ; 5.039 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 5.041 ; 5.085 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 4.965 ; 5.065 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 5.181 ; 5.246 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 4.812 ; 4.867 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 4.670 ; 4.708 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 4.722 ; 4.785 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 4.558 ; 4.581 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 4.409 ; 4.425 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 3.481 ; 3.438 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 4.041 ; 3.674 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 4.041 ; 3.674 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 2.964 ; 2.997 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 3.863 ; 3.923 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 4.134 ; 4.227 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 3.954 ; 4.021 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 3.972 ; 3.395 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.137 ; 3.305 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.521 ; 3.562 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.270 ; 3.395 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 3.972 ; 3.395 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.137 ; 3.305 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.521 ; 3.562 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.270 ; 3.395 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 4.599 ; 4.832 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 4.599 ; 4.832 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 3.331 ; 3.397 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 3.724 ; 3.804 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 3.724 ; 3.804 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 3.398 ; 3.484 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 3.958 ; 4.054 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 3.958 ; 4.054 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 3.490 ; 3.575 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 3.205 ; 3.266 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 3.652 ; 3.724 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 3.759 ; 3.842 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 4.546 ; 4.621 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 3.786 ; 3.833 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 3.815 ; 3.860 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 4.081 ; 3.501 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 3.497 ; 3.620 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.756 ; 2.865 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.871 ; 3.038 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 4.081 ; 3.501 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 3.497 ; 3.620 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.756 ; 2.865 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 4.311 ; 4.327 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 4.825 ; 4.860 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 4.645 ; 4.710 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 4.632 ; 4.700 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 5.686 ; 5.877 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 5.046 ; 5.114 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 5.625 ; 5.799 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 5.624 ; 5.773 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 4.486 ; 4.527 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 4.747 ; 4.784 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 4.895 ; 4.951 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 4.923 ; 5.025 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 4.480 ; 4.531 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 4.603 ; 4.656 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 4.752 ; 4.784 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 4.600 ; 4.650 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 4.828 ; 4.919 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 4.926 ; 4.968 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 4.846 ; 4.942 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 5.060 ; 5.122 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 4.700 ; 4.752 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 4.563 ; 4.599 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 4.613 ; 4.674 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 4.454 ; 4.476 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 4.311 ; 4.327 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.871 ; 3.038 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.354 ;       ;       ; 4.986 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 5.120 ;       ;       ; 5.815 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.477 ;       ;       ; 5.115 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.639 ; 4.780 ; 5.358 ; 5.337 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 5.015 ; 4.954 ; 5.456 ; 5.748 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.755 ; 4.871 ; 5.455 ; 5.472 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.157 ; 4.746 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.980 ;       ;       ; 5.651 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.133 ;       ;       ; 4.707 ;
; rec_st_load_trdy ; rec_trdy    ; 4.487 ;       ;       ; 5.109 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.229 ;       ;       ; 4.839 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.980 ;       ;       ; 5.661 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.361 ;       ;       ; 4.990 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.483 ; 4.651 ; 5.223 ; 5.184 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.867 ; 4.820 ; 5.318 ; 5.598 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.616 ; 4.741 ; 5.316 ; 5.333 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.049 ; 4.618 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.840 ;       ;       ; 5.487 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.032 ;       ;       ; 4.600 ;
; rec_st_load_trdy ; rec_trdy    ; 4.372 ;       ;       ; 4.982 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.905 ; 3.902 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.065 ; 4.062 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 2.998 ; 2.998 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.154 ; 3.154 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.965     ; 3.965     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.127     ; 4.127     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.056     ; 3.122     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.214     ; 3.280     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -4.067    ; -0.680  ; -2.127   ; -0.151  ; -3.000              ;
;  ecg_rx_req      ; -0.090    ; -0.283  ; N/A      ; N/A     ; -3.000              ;
;  ecg_sclk        ; -2.609    ; 0.199   ; -2.127   ; 0.364   ; -3.000              ;
;  ecg_ss_n        ; 0.290     ; -0.680  ; N/A      ; N/A     ; -3.000              ;
;  fir_clk         ; -4.067    ; -0.388  ; N/A      ; N/A     ; -3.000              ;
;  i2s_clk         ; -1.003    ; 0.188   ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -2.488    ; 0.101   ; -0.661   ; -0.151  ; -3.000              ;
;  rec_ss_n        ; -3.195    ; 0.212   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1760.525 ; -19.626 ; -84.967  ; -2.11   ; -1569.534           ;
;  ecg_rx_req      ; -0.160    ; -4.797  ; N/A      ; N/A     ; -3.000              ;
;  ecg_sclk        ; -90.799   ; 0.000   ; -79.512  ; 0.000   ; -101.330            ;
;  ecg_ss_n        ; 0.000     ; -14.325 ; N/A      ; N/A     ; -4.378              ;
;  fir_clk         ; -1467.807 ; -0.734  ; N/A      ; N/A     ; -1323.534           ;
;  i2s_clk         ; -43.729   ; 0.000   ; N/A      ; N/A     ; -57.987             ;
;  rec_sclk        ; -85.128   ; 0.000   ; -9.683   ; -2.110  ; -102.779            ;
;  rec_ss_n        ; -72.902   ; 0.000   ; N/A      ; N/A     ; -3.021              ;
+------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 2.267 ; 2.413 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 2.337 ; 2.439 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 3.949 ; 4.421 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 4.717 ; 5.130 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 3.764 ; 4.099 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 2.720 ; 3.266 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 2.115 ; 2.584 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 2.666 ; 3.127 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 2.350 ; 2.824 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 2.208 ; 2.706 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 2.191 ; 2.661 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 2.344 ; 2.825 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 2.346 ; 2.822 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 2.125 ; 2.555 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 2.182 ; 2.623 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 2.265 ; 2.722 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 2.461 ; 2.936 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 2.056 ; 2.495 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 2.108 ; 2.540 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 2.531 ; 2.993 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 2.195 ; 2.648 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 2.494 ; 2.945 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 2.043 ; 2.471 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 2.461 ; 2.901 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 2.360 ; 2.805 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 2.720 ; 3.266 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 2.651 ; 3.133 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 2.548 ; 2.961 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 2.691 ; 3.133 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 2.138 ; 2.637 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 4.684 ; 5.096 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 3.240 ; 3.766 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 1.432 ; 1.580 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.372 ; 1.561 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.555 ; 3.008 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 3.884 ; 4.295 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.776 ; 3.157 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.719 ; 4.218 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 1.091 ; 1.601 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 0.400 ; 0.826 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 0.911 ; 1.353 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.685 ; 1.113 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.203 ; 0.624 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.490 ; 0.917 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.423 ; 0.838 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.215 ; 0.657 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.601 ; 1.022 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.614 ; 1.045 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.731 ; 1.167 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.796 ; 1.197 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.521 ; 0.945 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.391 ; 0.817 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.868 ; 1.324 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.665 ; 1.109 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.847 ; 1.292 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.514 ; 0.933 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.924 ; 1.353 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.647 ; 1.045 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 1.091 ; 1.601 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.776 ; 1.216 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.592 ; 0.993 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.995 ; 1.432 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.218 ; 0.644 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.880 ; 2.329 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.880 ; 2.329 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.526 ; 0.665 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.457 ; 0.655 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 2.969 ; 3.389 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 2.804 ; 3.312 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 1.144 ; 1.534 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 1.144 ; 1.534 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 1.918 ; 2.378 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 1.322 ; 1.735 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 1.322 ; 1.735 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 2.026 ; 2.527 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.926 ; 2.406 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 2.894 ; 3.354 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 3.302 ; 3.747 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.244 ; 1.356 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.372 ; 3.827 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.316 ; 3.696 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.583 ; 4.010 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 3.676 ; 4.092 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 3.187 ; 3.591 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.072 ; 1.203 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.340 ; 3.761 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.160 ; 3.581 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.482 ; 3.916 ; Fall       ; rec_sclk        ;
+------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -1.023 ; -1.396 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.458 ; -0.894 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.876 ; -2.508 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.335 ; -3.010 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.866 ; -2.499 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; -0.933 ; -1.523 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; -0.980 ; -1.551 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -1.295 ; -1.896 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.114 ; -1.703 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -1.040 ; -1.634 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -1.013 ; -1.623 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -1.114 ; -1.700 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -1.100 ; -1.681 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -0.970 ; -1.566 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -1.012 ; -1.609 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -1.057 ; -1.672 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -1.127 ; -1.741 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -0.933 ; -1.523 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -0.962 ; -1.551 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -1.213 ; -1.829 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -1.031 ; -1.643 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -1.174 ; -1.788 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -0.940 ; -1.536 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -1.178 ; -1.796 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -1.102 ; -1.698 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -1.340 ; -1.996 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -1.285 ; -1.904 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -1.187 ; -1.791 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -1.283 ; -1.898 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -0.968 ; -1.579 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.804 ; -2.492 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -0.449 ; -1.094 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; -0.080 ; -0.490 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.260  ; -0.258 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -0.832 ; -1.424 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -1.429 ; -2.067 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -0.972 ; -1.556 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.086 ; -1.767 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.771  ; 0.398  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 0.716  ; 0.300  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 0.405  ; -0.177 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.543  ; 0.040  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.771  ; 0.398  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.761  ; 0.382  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.631  ; 0.200  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.753  ; 0.360  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.613  ; 0.124  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.527  ; -0.003 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.519  ; -0.020 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.450  ; -0.132 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.649  ; 0.187  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.725  ; 0.307  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.440  ; -0.134 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.500  ; -0.050 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.483  ; -0.076 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.584  ; 0.093  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.349  ; -0.243 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.539  ; -0.001 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.301  ; -0.346 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.436  ; -0.138 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.571  ; 0.081  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.385  ; -0.205 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.761  ; 0.385  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -0.827 ; -1.423 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -0.827 ; -1.423 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.178  ; 0.009  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.348  ; 0.162  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -1.222 ; -1.809 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -0.968 ; -1.560 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.404 ; -0.900 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.404 ; -0.900 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.400 ; -0.902 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.524 ; -1.083 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.524 ; -1.083 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -0.814 ; -1.436 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -0.852 ; -1.467 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -1.257 ; -1.833 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -1.668 ; -2.190 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.176 ; -0.477 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.626 ; -2.271 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.604 ; -2.219 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.766 ; -2.399 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -0.484 ; -1.059 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -1.183 ; -1.737 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.213  ; -0.289 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.282 ; -1.884 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.151 ; -1.734 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.288 ; -1.912 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.499 ; 6.259 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.499 ; 6.259 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 5.237 ; 5.200 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 6.347 ; 6.250 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.808 ; 6.754 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.488 ; 6.416 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.217 ; 5.881 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.015 ; 5.776 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.340 ; 6.388 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.168 ; 5.963 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.217 ; 5.881 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.015 ; 5.776 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.340 ; 6.388 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.168 ; 5.963 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.853 ; 7.995 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.853 ; 7.995 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.724 ; 5.739 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.288 ; 6.309 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.288 ; 6.309 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.849 ; 5.862 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.790 ; 6.767 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.790 ; 6.767 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 6.087 ; 6.038 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.623 ; 5.590 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.810 ; 5.776 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 6.038 ; 5.985 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 7.412 ; 7.412 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 6.148 ; 6.060 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 6.156 ; 6.064 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 6.356 ; 6.005 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 6.264 ; 6.178 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.082 ; 4.877 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.417 ; 5.171 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 6.356 ; 6.005 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 6.264 ; 6.178 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.082 ; 4.877 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 8.980 ; 9.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.702 ; 7.660 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 7.468 ; 7.401 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 7.476 ; 7.417 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 8.980 ; 9.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 8.050 ; 8.102 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 8.910 ; 8.943 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 8.901 ; 8.934 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 7.220 ; 7.150 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.566 ; 7.533 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.829 ; 7.818 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 8.004 ; 7.950 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.197 ; 7.150 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 7.425 ; 7.367 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 7.562 ; 7.531 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 7.432 ; 7.367 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.831 ; 7.777 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.830 ; 7.828 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.881 ; 7.832 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 8.095 ; 8.102 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 7.632 ; 7.562 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.371 ; 7.294 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 7.448 ; 7.406 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 7.155 ; 7.093 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 6.909 ; 6.850 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.417 ; 5.171 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 4.041 ; 3.674 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 4.041 ; 3.674 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 2.964 ; 2.997 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 3.863 ; 3.923 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 4.134 ; 4.227 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 3.954 ; 4.021 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 3.972 ; 3.395 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.137 ; 3.305 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.521 ; 3.562 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.270 ; 3.395 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 3.972 ; 3.395 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.137 ; 3.305 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.521 ; 3.562 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.270 ; 3.395 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 4.599 ; 4.832 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 4.599 ; 4.832 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 3.331 ; 3.397 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 3.724 ; 3.804 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 3.724 ; 3.804 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 3.398 ; 3.484 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 3.958 ; 4.054 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 3.958 ; 4.054 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 3.490 ; 3.575 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 3.205 ; 3.266 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 3.652 ; 3.724 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 3.759 ; 3.842 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 4.546 ; 4.621 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 3.786 ; 3.833 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 3.815 ; 3.860 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 4.081 ; 3.501 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 3.497 ; 3.620 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.756 ; 2.865 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.871 ; 3.038 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 4.081 ; 3.501 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 3.497 ; 3.620 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.756 ; 2.865 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 4.311 ; 4.327 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 4.825 ; 4.860 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 4.645 ; 4.710 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 4.632 ; 4.700 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 5.686 ; 5.877 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 5.046 ; 5.114 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 5.625 ; 5.799 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 5.624 ; 5.773 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 4.486 ; 4.527 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 4.747 ; 4.784 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 4.895 ; 4.951 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 4.923 ; 5.025 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 4.480 ; 4.531 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 4.603 ; 4.656 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 4.752 ; 4.784 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 4.600 ; 4.650 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 4.828 ; 4.919 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 4.926 ; 4.968 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 4.846 ; 4.942 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 5.060 ; 5.122 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 4.700 ; 4.752 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 4.563 ; 4.599 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 4.613 ; 4.674 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 4.454 ; 4.476 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 4.311 ; 4.327 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.871 ; 3.038 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.525 ;       ;       ; 7.850 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.803 ;       ;       ; 9.122 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.743 ;       ;       ; 8.010 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.032 ; 8.113 ; 8.672 ; 8.433 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 8.638 ; 8.253 ; 8.785 ; 9.045 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.250 ; 8.258 ; 8.825 ; 8.620 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.991 ; 7.518 ;       ;
; rec_st_load_roe  ; rec_roe     ; 8.461 ;       ;       ; 8.843 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.087 ;       ;       ; 7.385 ;
; rec_st_load_trdy ; rec_trdy    ; 7.696 ;       ;       ; 8.015 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.229 ;       ;       ; 4.839 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.980 ;       ;       ; 5.661 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.361 ;       ;       ; 4.990 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.483 ; 4.651 ; 5.223 ; 5.184 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.867 ; 4.820 ; 5.318 ; 5.598 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.616 ; 4.741 ; 5.316 ; 5.333 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.049 ; 4.618 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.840 ;       ;       ; 5.487 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.032 ;       ;       ; 4.600 ;
; rec_st_load_trdy ; rec_trdy    ; 4.372 ;       ;       ; 4.982 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_rrdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_fir_ast_source_valid      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_fir_ast_source_error[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_fir_ast_source_error[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[8]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[9]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[10]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[11]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[12]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[13]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[14]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[15]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[16]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[17]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[18]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[19]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[20]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[21]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[22]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[23]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_ch1                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_ch2                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[8]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[9]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[10]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[11]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[12]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[13]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[14]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[15]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[16]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[17]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[18]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[19]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[20]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[21]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[22]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[23]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[24]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[25]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[26]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[27]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[28]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[29]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[30]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[31]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[8]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[9]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[10]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[11]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[12]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[13]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[14]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[15]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[16]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[17]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[18]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[19]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[20]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[21]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[22]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[23]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[24]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[25]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[26]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[27]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[28]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[29]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[30]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[31]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_fir_ast_source_valid    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_fir_ast_source_error[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_fir_ast_source_error[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_fir_ast_source_valid    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_fir_ast_source_error[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_fir_ast_source_error[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------------+
; Input Transition Times                                                         ;
+-----------------------------+--------------+-----------------+-----------------+
; Pin                         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_fir_ast_sink_error[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_l_fir_clk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_l_fir_ast_sink_error[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_r_fir_ast_sink_error[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fir_clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_fir_ast_sink_error[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_lrclk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_l_fir_ast_sink_error[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_r_fir_ast_sink_error[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[23]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[22]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[21]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[20]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[19]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[18]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[17]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_adc_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[16]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[15]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_bclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[14]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[13]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[12]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-----------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_error[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_error[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[16]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch1                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch2                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_error[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_fir_ast_source_error[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[7]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[9]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[10]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[14]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[16]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[17]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[19]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch1                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch2                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_r_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_rx_req ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; ecg_sclk   ; 1        ; 1        ; 2        ; 2        ;
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 34       ; 61       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n   ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; fir_clk    ; 4        ; 28       ; 0        ; 0        ;
; ecg_sclk   ; fir_clk    ; 0        ; 4        ; 0        ; 0        ;
; ecg_ss_n   ; fir_clk    ; 8        ; 32       ; 0        ; 0        ;
; fir_clk    ; fir_clk    ; 12389    ; 0        ; 0        ; 0        ;
; i2s_clk    ; fir_clk    ; 48       ; 0        ; 0        ; 0        ;
; i2s_clk    ; i2s_clk    ; 99       ; 0        ; 0        ; 0        ;
; fir_clk    ; rec_sclk   ; 75       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk   ; 273      ; 105      ; 38       ; 64       ;
; rec_ss_n   ; rec_sclk   ; 31       ; 80       ; 8        ; 8        ;
; fir_clk    ; rec_ss_n   ; 0        ; 0        ; 72       ; 0        ;
; rec_sclk   ; rec_ss_n   ; 0        ; 0        ; 0        ; 96       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_rx_req ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; ecg_sclk   ; 1        ; 1        ; 2        ; 2        ;
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 34       ; 61       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n   ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; fir_clk    ; 4        ; 28       ; 0        ; 0        ;
; ecg_sclk   ; fir_clk    ; 0        ; 4        ; 0        ; 0        ;
; ecg_ss_n   ; fir_clk    ; 8        ; 32       ; 0        ; 0        ;
; fir_clk    ; fir_clk    ; 12389    ; 0        ; 0        ; 0        ;
; i2s_clk    ; fir_clk    ; 48       ; 0        ; 0        ; 0        ;
; i2s_clk    ; i2s_clk    ; 99       ; 0        ; 0        ; 0        ;
; fir_clk    ; rec_sclk   ; 75       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk   ; 273      ; 105      ; 38       ; 64       ;
; rec_ss_n   ; rec_sclk   ; 31       ; 80       ; 8        ; 8        ;
; fir_clk    ; rec_ss_n   ; 0        ; 0        ; 72       ; 0        ;
; rec_sclk   ; rec_ss_n   ; 0        ; 0        ; 0        ; 96       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_rx_req ; ecg_sclk ; 0        ; 0        ; 1        ; 1        ;
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_rx_req ; ecg_sclk ; 0        ; 0        ; 1        ; 1        ;
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 253   ; 253  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 67    ; 67   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 20 14:32:34 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 102 combinational loops as latches.
Info (332104): Reading SDC File: 'LP1000/LP1000_0002.sdc'
Warning (332174): Ignored filter at LP1000_0002.sdc(3): clk could not be matched with a port
Warning (332049): Ignored create_clock at LP1000_0002.sdc(3): Argument <targets> is an empty collection
    Info (332050): create_clock -name {clk} -period "50 MHz" [get_ports {clk}]
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fir_clk fir_clk
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name ecg_rx_req ecg_rx_req
    Info (332105): create_clock -period 1.000 -name i2s_clk i2s_clk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name rec_ss_n rec_ss_n
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.067
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.067           -1467.807 fir_clk 
    Info (332119):    -3.195             -72.902 rec_ss_n 
    Info (332119):    -2.609             -90.799 ecg_sclk 
    Info (332119):    -2.488             -85.128 rec_sclk 
    Info (332119):    -1.003             -43.729 i2s_clk 
    Info (332119):    -0.090              -0.160 ecg_rx_req 
    Info (332119):     0.290               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.680             -14.325 ecg_ss_n 
    Info (332119):    -0.388              -0.504 fir_clk 
    Info (332119):    -0.283              -4.797 ecg_rx_req 
    Info (332119):     0.269               0.000 rec_sclk 
    Info (332119):     0.358               0.000 i2s_clk 
    Info (332119):     0.381               0.000 ecg_sclk 
    Info (332119):     0.422               0.000 rec_ss_n 
Info (332146): Worst-case recovery slack is -2.127
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.127             -79.512 ecg_sclk 
    Info (332119):    -0.661              -5.455 rec_sclk 
Info (332146): Worst-case removal slack is -0.139
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.139              -1.801 rec_sclk 
    Info (332119):     0.670               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1323.534 fir_clk 
    Info (332119):    -3.000             -92.000 rec_sclk 
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_rx_req 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.522           -1203.731 fir_clk 
    Info (332119):    -2.811             -61.853 rec_ss_n 
    Info (332119):    -2.254             -76.415 ecg_sclk 
    Info (332119):    -2.148             -70.986 rec_sclk 
    Info (332119):    -0.812             -34.641 i2s_clk 
    Info (332119):     0.005               0.000 ecg_rx_req 
    Info (332119):     0.347               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.556
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.556             -11.503 ecg_ss_n 
    Info (332119):    -0.317              -0.330 fir_clk 
    Info (332119):    -0.201              -3.055 ecg_rx_req 
    Info (332119):     0.234               0.000 rec_sclk 
    Info (332119):     0.313               0.000 i2s_clk 
    Info (332119):     0.333               0.000 ecg_sclk 
    Info (332119):     0.473               0.000 rec_ss_n 
Info (332146): Worst-case recovery slack is -1.815
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.815             -66.656 ecg_sclk 
    Info (332119):    -0.575              -2.872 rec_sclk 
Info (332146): Worst-case removal slack is -0.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.151              -2.110 rec_sclk 
    Info (332119):     0.617               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1323.534 fir_clk 
    Info (332119):    -3.000             -92.000 rec_sclk 
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_rx_req 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.950
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.950            -454.629 fir_clk 
    Info (332119):    -1.671             -42.716 ecg_sclk 
    Info (332119):    -1.480             -37.663 rec_sclk 
    Info (332119):    -1.371             -22.171 rec_ss_n 
    Info (332119):    -0.147              -4.729 i2s_clk 
    Info (332119):     0.361               0.000 ecg_rx_req 
    Info (332119):     0.633               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.527
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.527             -11.261 ecg_ss_n 
    Info (332119):    -0.330              -0.734 fir_clk 
    Info (332119):    -0.244              -4.469 ecg_rx_req 
    Info (332119):     0.101               0.000 rec_sclk 
    Info (332119):     0.188               0.000 i2s_clk 
    Info (332119):     0.199               0.000 ecg_sclk 
    Info (332119):     0.212               0.000 rec_ss_n 
Info (332146): Worst-case recovery slack is -1.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.416             -55.723 ecg_sclk 
    Info (332119):    -0.304              -9.683 rec_sclk 
Info (332146): Worst-case removal slack is -0.101
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.101              -1.217 rec_sclk 
    Info (332119):     0.364               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1245.144 fir_clk 
    Info (332119):    -3.000            -102.779 rec_sclk 
    Info (332119):    -3.000            -101.330 ecg_sclk 
    Info (332119):    -3.000             -57.987 i2s_clk 
    Info (332119):    -3.000              -4.378 ecg_ss_n 
    Info (332119):    -3.000              -3.021 rec_ss_n 
    Info (332119):    -3.000              -3.000 ecg_rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 509 megabytes
    Info: Processing ended: Mon May 20 14:32:44 2019
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:07


