{"patent_id": "10-2024-7029576", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0022652", "출원번호": "10-2024-7029576", "발명의 명칭": "반도체 장치, 칩 및 그 제조방법, 메모리 시스템", "출원인": "양쯔 메모리 테크놀로지스 씨오., 엘티디.", "발명자": "모 핑"}}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "반도체 장치에 있어서,적어도 하나의 제1 절단 레인, 복수의 제2 절단 레인 및 제3 절단 레인을 포함하는 복수의 절단 레인 - 상기 제1 절단 레인과 상기 제2 절단 레인은 서로 평행하게 배치되고, 상기 제3 절단 레인은 상기 제1 절단 레인 및 상기 제2 절단 레인과 교차하여 배치됨 -;상기 복수의 절단 레인의 교차에 의해 정의되는 복수의 다이; 및상기 제1 절단 레인에만 위치하는 다이 테스트 구조 - 어느 하나의 상기 제1 절단 레인이 상기 제2 절단 레인중 하나에 적어도 인접하게 배치됨 - 을 포함하는 반도체 장치."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 제2 절단 레인 중 적어도 3개는 인접한 2개의 상기 제1 절단 레인 사이에 배치되는 반도체 장치."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 인접한 2개의 상기 제1 절단 레인 사이의 간격 내에 배치된 상기 제2 절단 레인의 개수는 동일한 반도체 장치."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 절단 레인은 교대로 적층된 제1 유전체층과 제2 유전체층을 포함하고, 상기 다이 테스트 구조는 상기 절단레인의 적층 방향으로 상기 절단 레인을 관통하고, 상기 적층 방향으로 교대로 적층된 제3 유전체층과 전도층을포함하는 반도체 장치."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 다이 테스트 구조의 두께는 상기 절단 레인의 두께보다 작거나 같은 반도체 장치."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 동일한 두께의 상기 다이 테스트 구조들이 동일한 상기 제1 절단 레인에 위치하는 반도체 장치."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제4항에 있어서,반도체층;상기 반도체층 상의 스택 - 상기 스택은 상기 적층 방향으로 교대로 적층된 상기 제3 유전체층과 상기 전도층을포함함 -을 더 포함하고, 상기 절단 레인 및 상기 다이 테스트 구조는 상기 반도체층 상에 위치하는 반도체 장치."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "공개특허 10-2025-0022652-3-제1항에 있어서, 상기 다이는 서로 접합된 메모리 장치와 주변 회로를 포함하고, 상기 다이 테스트 구조는 상기 메모리 장치, 상기 주변 회로, 또는 상기 메모리 장치와 상기 주변 회로 간의 본딩 인터페이스의 전기적 성능 테스트를 위해 구성되는 반도체 장치."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 복수의 절단 레인과 상기 복수의 다이는 반복 유닛을 구성하고, 상기 반복 유닛은 적어도 하나의 상기 제1절단 레인을 포함하고, 상기 반도체 장치는 복수의 상기 반복 유닛을 포함하는 반도체 장치."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항 내지 제9항 중 어느 한 항의 반도체 장치로부터 제조된 칩에 있어서, 상기 칩은 제1 절단면과 상기 제1 절단면 외측의 제2 절단면을 포함하고, 상기 제2 절단면은 상기 제1 절단면의높이보다 작은 높이를 지니는 칩."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "메모리 시스템에 있어서,제10항의 칩; 및 상기 칩과 전기적으로 연결되어 상기 칩이 데이터를 저장하도록 제어하는 메모리 시스템."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "칩의 제조 방법에 있어서,복수의 절단 레인을 구비한 반도체 장치를 제공하는 것 - 상기 절단 레인은 제1 절단 레인, 제2 절단 레인 및제3 절단 레인을 포함하고, 상기 제1 절단 레인과 상기 제2 절단 레인은 서로 평행하게 배치되고, 상기 제3 절단 레인은 상기 제1 절단 레인 및 상기 제2 절단 레인과 교차하여 배치되고, 다이 테스트 구조가 상기 제1 절단레인에 배치됨 -; 및상기 제1 절단 레인, 상기 제2 절단 레인 및 상기 제3 절단 레인을 따라 상기 반도체 장치를 복수의 칩으로 절단하는 것을 포함하는 칩의 제조 방법."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상기 제1 절단 레인, 상기 제2 절단 레인 및 상기 제3 절단 레인을 따라 상기 반도체 장치를 복수의 칩으로 절단하는 것은 각각 두 가지 다른 절단 공정으로 상기 반도체 장치를 두 번 절단하는 것을 포함하는 칩의 제조 방법."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 제1 절단 레인, 상기 제2 절단 레인 및 상기 제3 절단 레인을 따라 상기 반도체 장치를 복수의 칩으로 절단하는 것은,상기 다이 테스트 구조의 일부를 제거하는 위해 제1 레이저로 상기 제1 절단 레인에 제1 홈을 형성하는 것 - 상기 제1 홈의 깊이는 상기 제1 절단 레인의 두께보다 작음 -; 및복수의 칩을 형성하기 위해 상기 제2 절단 레인, 상기 제3 절단 레인 및 상기 제1 홈 아래의 상기 제1 절단 레인을 기계적으로 절단하는 것을 포함하는 칩의 제조 방법."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "공개특허 10-2025-0022652-4-제14항에 있어서, 상기 제1 홈 아래의 상기 제1 절단 레인, 상기 제2 절단 레인, 상기 제3 절단 레인을 블레이드로 절단하기전에, 상기 칩의 제조 방법은,제2 레이저로 상기 제2 절단 레인에 제2 홈을 형성하고, 상기 제3 절단 레인에 제3 홈을 형성하는 것 - 상기 제2 홈의 깊이는 상기 제2 절단 레인의 두께보다 작고, 상기 제3 홈의 깊이는 상기 제3 절단 레인의 두께보다 작음 - 을 포함하고,상기 제2 절단 레인, 상기 제3 절단 레인 및 상기 제1 홈 아래의 상기 제1 절단 레인을 기계적으로 절단하는 것은 상기 제1 홈 아래의 상기 제1 절단 레인, 상기 제2 홈 아래의 상기 제2 절단 레인 및 상기 제3 홈 아래의 상기 제3 절단 레인을 블레이드로 절단하는 것을 포함하는 칩의 제조 방법."}
{"patent_id": "10-2024-7029576", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서, 상기 제2 레이저의 에너지는 상기 제1 레이저의 에너지보다 작은 칩의 제조 방법."}
{"patent_id": "10-2024-7029576", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 반도체 장치, 칩 및 그 제조 방법과 메모리 시스템을 제공한다. 반도체 장치는 복수의 절단 레인, 복 수의 다이 및 다이 테스트 구조를 포함하고, 복수의 다이는 복수의 절단 레인의 교차에 의해 정의된다. 복수의 절단 레인은 적어도 하나의 제1 절단 레인, 복수의 제2 절단 레인 및 제3 절단 레인을 포함하며, 제1 절단 레인 과 제2 절단 레인은 서로 평행하게 배치되고, 제3 절단 레인은 제1 절단 레인 및 제2 절단 레인과 교차하여 배치 된다."}
{"patent_id": "10-2024-7029576", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 일반적으로 전자 장치에 관한 것이며, 더욱 상세하게는 반도체 장치, 칩 및 그 제조 방법, 그리고 메 모리 시스템에 관한 것이다."}
{"patent_id": "10-2024-7029576", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "NAND 메모리 장치는 저전력 소모, 경량, 우수한 성능을 갖춘 비휘발성 메모리 제품으로, 전자 제품에 널리 적용 되고 있다. 평면 구조의 NAND 장치는 사실상 확장성의 한계에 도달했다. 메모리 용량을 더욱 늘리고 비트 당 메 모리 비용을 줄이기 위해 3D NAND 메모리가 제안되었다. 3D NAND 메모리 아키텍처에서 메모리 셀은 수직으로 쌓 인 여러 레벨로 배열되어 스택형 메모리 아키텍처를 달성한다. 적층되는 층이 점점 더 많아질수록 레인을 절단하는 절단 과정은 장치의 강도에 점점 더 많은 영향을 미친다. 본 개시는 절단 레인(cutting lanes)을 절단함으로써 장치의 강도에 미치는 영향을 줄이기 위한 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 제1 양태에서, 본 개시는, 적어도 하나의 제1 절단 레인, 복수의 제2 절단 레인 및 제3 절단 레인을 포함하는 복수의 절단 레인 - 제1 절단 레인 및 제2 절단 레인은 서로 평행하게 배치되고, 제3 절단 레인은 제1 절단 레 인 및 제2 절단 레인과 교차하여 배치됨 -; 복수의 절단 레인의 교차(intersection)에 의해 정의된 복수의 다이; 및 제1 절단 레인에만 위치하는 다이 테스트 구조를 포함하며, 어느 하나의 제1 절단 레인은 제2 절단 레 인 중 하나에 적어도 인접하게 배치되는 반도체 장치를 제공한다. 일부 구현예에서, 적어도 3개의 제2 절단 레인은 인접한 2개의 제1 절단 레인 사이에 배치된다. 일부 구현예에서, 인접한 2개의 제1 절단 레인 사이의 간격에 배치된 제2 절단 레인의 개수는 동일하다. 일부 구현예에서, 절단 레인은 교대로 적층된 제1 유전체층(dielectric layers)과 제2 유전체층을 포함하고, 다 이 테스트 구조는 절단 레인의 적층 방향으로 절단 레인을 관통하고, 적층 방향으로 교대로 적층된 제3 유전체 층과 전도층(condutive layers)을 포함한다. 일부 구현예에서, 다이 테스트 구조의 두께는 절단 레인의 두께보다 작거나 같다. 일부 구현예에서, 동일한 두께를 갖는 다이 테스트 구조는 동일한 제1 절단 레인에 위치한다. 일부 구현예에서, 반도체 장치는 반도체 층; 반도체 층 상의 스택 - 스택은 적층 방향으로 교대로 적층된 제3 유전체층과 전도층을 포함함 -;을 포함하며, 절단 레인 및 다이 테스트 구조는 반도체 층 상에 위치한다. 일부 구현예에서, 다이는 서로 접합된 메모리 장치와 주변 회로를 포함하며, 다이 테스트 구조는 메모리 장치, 주변 회로, 또는 메모리 장치와 주변 회로 간의 본딩 인터페이스(bonding interface)의 전기적 성능 테스트를 위해 구성된다. 일부 구현예에서, 복수의 절단 레인 및 복수의 다이는 반복 유닛을 구성하고, 반복 유닛은 적어도 하나의 제1 절단 레인을 포함하고, 반도체 장치는 복수의 반복 유닛을 포함한다. 제2 양태에서, 본 개시는 전술한 구현예 중 어느 한 구현예에 있어서의 반도체 장치로부터 제조된 칩을 제공하 며, 칩은 제1 절단면과 제1 절단면 외부의 제2 절단면을 포함하고, 제2 절단면은 제1 절단면의 높이보다 작은 높이를 지닌다. 제3 양태에서, 본 개시는 전술한 구현예에서 제공되는 칩; 및 칩과 전기적으로 연결되어, 칩이 데이터를 저장하 도록 제어하는 컨트롤러를 포함하는 메모리 시스템을 제공한다. 제4 양태에서, 본 개시는 복수의 절단 레인을 구비한 반도체 장치를 제공하는 것 - 절단 레인은 제1 절단 레인, 제2 절단 레인 및 제3 절단 레인을 포함하고, 제1 절단 레인과 제2 절단 레인은 서로 평행하게 배치되고, 제3 절단 레인은 제1 절단 레인 및 제2 절단 레인과 교차하여 배치되며, 다이 테스트 구조는 제1 절단 레인에 배치 됨 -; 및 제1 절단 레인, 제2 절단 레인 및 제3 절단 레인을 따라 반도체 장치를 복수의 칩으로 절단하는 것을 포함하는 칩의 제조 방법을 제공한다. 일부 구현예에서, 제1 절단 레인, 제2 절단 레인 및 제3 절단 레인을 따라 반도체 장치를 복수의 칩으로 절단하 는 것은 각각 두 가지 다른 절단 공정으로 반도체 장치를 두 번 절단하는 것을 포함한다. 일부 구현예에서, 제1 절단 레인, 제2 절단 레인 및 제3 절단 레인을 따라 반도체 장치를 복수의 칩으로 절단하 는 것은 제1 레이저로 제1 절단 레인에 제1 홈을 형성하여 다이 테스트 구조의 일부를 제거하는 것 - 제1 홈의 깊이는 상기 제1 절단 레인의 두께보다 작음 -; 및 제2 절단 레인, 제3 절단 레인, 및 제1 홈 아래의 제1 절단 레인을 기계적으로 절단하여 복수의 칩을 형성하는 것을 포함한다. 일부 구현예에서, 블레이드(blade)로 제1 홈 아래의 제1 절단 레인, 제2 절단 레인 및 제3 절단 레인을 절단하 기 전에, 칩의 제조 방법은 제2 레이저로 제2 절단 레인에 제2 홈을 형성하고 제3 절단 레인에 제3 홈을 형성하 는 것을 포함하며, 제2 홈의 깊이는 제2 절단 레인의 두께보다 작고, 제3 홈의 깊이는 제3 절단 레인의 두께보 다 작으며, 제2 절단 레인, 제3 절단 레인 및 제1 홈 아래의 제1 절단 레인을 기계적으로 절단하는 것은 제1 홈 아래의 제1 절단 레인, 제2 홈 아래의 제2 절단 레인 및 제3 홈 아래의 제3 절단 레인을 블레이드로 절단하는 것을 포함한다 일부 구현예에서, 제2 레이저의 에너지는 제1 레이저의 에너지보다 작다. 본 개시는 반도체 장치, 칩 및 그 제조 방법, 그리고 메모리 시스템을 제공한다. 반도체 장치는 복수의 절단 레 인, 복수의 다이 및 다이 테스트 구조를 포함하고, 복수의 다이는 복수의 절단 레인의 교차(intersection)에 의 해 정의된다. 복수의 절단 레인은 적어도 하나의 제1 절단 레인, 복수의 제2 절단 레인 및 제3 절단 레인을 포 함하며, 제1 절단 레인과 제2 절단 레인은 서로 평행하게 배치되고, 제3 절단 레인은 제1 절단 레인 및 제2 절 단 레인과 교차하여 배치된다. 다이 테스트 구조는 제1 절단 레인에만 위치하고, 어느 하나의 제1 절단 레인은 적어도 제2 절단 레인 중 하나에 인접하게 배치된다. 다이 테스트 구조를 제2 절단 레인과 제3 절단 레인이 아 닌 제1 절단 레인에 집중함으로써, 제2 절단 레인과 제3 절단 레인의 레이저 절단 깊이가 감소되도록 절단 공정 을 수행하면서 다이 테스트 구조가 있는 절단 레인과 다이 테스트가 없는 절단 레인에 대해 상이한 레이저 절단 조건을 사용할 수 있어, 장치의 강도를 향상시킬 수 있다."}
{"patent_id": "10-2024-7029576", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시의 구현예에서의 기술적 해결방안은 본 개시의 구현예에 있어서의 첨부된 도면과 관련하여 아래에서 명 확하고 완전하게 설명될 것이다. 분명히, 설명되는 구현예는 본 개시의 구현예의 전부가 아닌 단지 일부일 뿐이 다. 어떠한 창작 행위 없이 본 개시의 구현예에 기초하여 당업자가 얻는 다른 모든 구현예는 본 개시의 범위에 속한다. \"제1\", \"제2\" 등의 용어는 본 명세서의 다양한 구성 요소를 설명하기 위해 사용될 수 있지만 이들을 제한하려는 의도는 아니라는 점이 이해되어야 한다. 이러한 용어들은 하나의 구성 요소를 다른 구성 요소와 구분하는 데에 만 사용된다. 예를 들어, 본 개시의 범위를 벗어나지 않으면서 \"제1 구성 요소\"는 \"제2 구성 요소\"로 지칭될 수 있고, 마찬가지로 \"제2 구성 요소\"도 \"제1 구성 요소\"로 지칭될 수 있다. 하나의 구성 요소가 다른 구성 요소 “상에(on)” 있거나 다른 구성 요소에 “연결되어(connected to)” 있다고 설명되는 경우, 그 구성 요소는 다른 구성 요소 직접 위에 있거나 연결될 수도 있고 또는 중간 구성 요소가 있 을 수도 있다는 것을 이해하여야 한다. 구성 요소 간의 관계를 설명하는 다른 용어도 유사하게 해석되어야 한다. 본 명세서에서 사용된, 용어 \"층\"은 두께를 갖는 영역을 포함하는 재료의 일부를 의미한다. 층은 아래에 있는 구조 또는 위에 있는 구조 전체에 걸쳐 연장될 수 있거나 아래에 있는 구조 또는 위에 있는 구조의 연장 범위보 다 작은 연장 범위를 가질 수 있다. 또한, 층은 연속 구조의 두께보다 작은 두께를 갖는 균일하거나 불균일한 연속 구조의 영역일 수 있다. 예를 들어, 층은 연속 구조의 상부 표면과 하부 표면 사이 또는 상부 표면과 하부 표면의 임의의 수평면 그룹 사이에 있을 수 있다. 층은 수평, 수직 및/또는 원뿔형 표면을 따라 연장될 수 있다. 기판은 내부에 하나 이상의 층을 포함할 수도 있고/있거나 기판 상에(on), 상방에(over) 및/또는 아래에 (under) 하나 이상의 층을 가질 수도 있는 층일 수 있다. 층은 여러 층을 포함할 수 있다. 예를 들어, 상호연결 층(interconnect layer)은 하나 이상의 전도층(conductive layers)과 접촉층(contact layers)(그 내에 접점, 상호 연결 라인 및/또는 수직 상호 연결 액세스(VIA)가 형성됨) 및 하나 이상의 유전체층(dielectric layers)을 포함할 수 있다. 본 개시의 구현예에서 제공된 도면은 단지 본 개시의 기본 개념을 개략적으로 예시한다는 점에 유의해야 한다. 도면에는 본 개시와 관련된 구성요소들만이 도시되어 있으며, 실제 구현 시의 구성요소의 개수, 형태, 크기에 따라 그려지지는 않으나, 실제 구현 시 구성요소의 종류, 개수, 비율은 임의로 변경될 수 있으며, 구성 요소의 레이아웃이 더 복잡할 수 있다. 도 1을 참조하면, 도 1은 본 개시의 일부 구현예에 의해 제공되는 반도체 장치의 구조도이다. 반도체 장치(10 0)는 웨이퍼일 수 있으며, 웨이퍼는 절단되어 3D 메모리와 같은 복수의 칩을 형성할 수 있다. 3D 메모리는 통신 제품, 소비자 전자 제품, 자동차 제품, 항공우주 제품, 인공지능 제품, 빅데이터 등에 적용될 수 있다. 소비자 전자 제품은 휴대폰, 컴퓨터, 태블릿 컴퓨터, 카메라, 스마트 안경, 게임 제품 등을 포함하지만, 이에 국한되지 는 않는다. 반도체 장치는 복수의 절단 레인, 복수의 다이 및 다이 테스트 구조를 포함하며, 복수의 다이 는 복수의 절단 레인의 교차(intersection)에 의해 정의된다. 복수의 절단 레인은 적어도 하나의 제1 절단 레인, 복수의 제2 절단 레인 및 제3 절단 레인을 포함하며, 제1 절단 레인과 제2 절 단 레인은 서로 평행하게 배치되고, 제3 절단 레인은 제1 절단 레인 및 제2 절단 레인과 교차 하여 배치된다. 예를 들어, 제1 절단 레인과 제2 절단 레인은 모두 X 방향으로 배치될 수 있고, 제3 절 단 레인은 Y 방향으로 배치될 수 있다. 복수의 다이는 제1 절단 레인, 제2 절단 레인 및 제3 절단 레인의 교차에 의해 정의된다. 다시 말해서, 다이들은 복수의 절단 레인의 교차에 의해 정의 되는 영역들에 위치된다. 예를 들어, 하나의 다이는 그 영역 중 하나에 배치된다. 여기에서 언급되는 하나 의 다이는 웨이퍼 상의 절단 레인에 의해 정의되지만 아직 절단되지 않은 집적 회로 블록을 포함할 수 있다. 다이 테스트 구조는 제1 절단 레인에만 위치하며, 어느 하나의 제1 절단 레인은 적어도 제2 절단 레인 중 하나에 인접하게 배치된다. 즉, 다이 테스트 구조는 제1 절단 레인에 집중되어 있고 제2절단 레인 및 제3 절단 레인에는 배치되지 않는다. 또한, 제2 절단 레인은 각각의 제1 절단 레인 가까이에 배치된다. 예를 들어, 1개, 2개 또는 그 이상의 제2 절단레인이 각각의 제1 절단 레인 가까이에 배치 된다. 즉, 다이 테스트 구조가 구비된 절단 레인을 제1 절단 레인이라 하고, 제1 절단 레인과 동일한 방향으로 연장되나 다이 테스트 구조가 구비되지 않은 절단 레인을 제2 절단 레인이 라 한다. 예를 들어, 1 개, 2개 또는 그 이상의 제 2 절단 레인이 각각의 제1 절단 레인의 한 쪽(Y 방 향으로 일측)에 배치되거나, 제2 절단 레인이 각각의 제1 절단 레인의 양 쪽(Y 방향으로 양측)에 배치 되고, 양 쪽의 제2 절단 레인의 개수는 동일할 수도 있고 동일하지 않을 수도 있다. 일부 구현예에서, 제1 절단 레인과 제2 절단 레인은 어느 하나의 제1 절단 레인이 2개의 제2 절단 레인 사이에 위치하도록 교대로 배치될 수 있다. 즉, 제1 절단 레인은 2개의 제2 절단 레인과 인접 해 있다. 다시 말해서, 어느 하나의 제1 절단 레인은 양 측 각각에서 제2 절단 레인과 인접해 있다. 일부 구현예에서, 인접한 2개의 제1 절단 레인 사이에는 적어도 3개의 제2 절단 레인이 배치될 수 있다. 도 1에 도시된 바와 같이, 어느 하나의 제1 절단 레인은 5개의 제2 절단 레인과 인접하게 배치되 고, 5개의 제2 절단 레인은 인접한 2개의 제1 절단 레인 사이에 배치된다. 일부 구현예에서, 복수의 절단 레인과 복수의 다이는 포토리소그래피 공정을 포함하여 마스크를 통해 하측 구조를 패터닝하는 공정을 의미하는 마스크 노광(mask exposure)을 위한 반복 유닛(C)을 구성할 수 있다. 반복 유닛(C)은 적어도 하나의 제1 절단 레인을 포함하고, 반도체 장치는 복수의 반복 유닛(C)을 포함 한다. 도 1은 하나의 반복 유닛(C)을 도시하고 있는데, 이는 반도체 장치의 집적 회로 패턴이 반복 유닛(C)을 X 방향 또는 Y 방향 중 적어도 한 방향으로 반복함으로써 얻어지는 것을 의미한다. 제1 절단 레인은 도 1의 바닥 다이 아래에도 제공되지만, 제1 절단 레인은 또 다른 반복 유닛에 속한다는 것이 이해된다. 또한, 도 1의 하부에 있는 제1 절단 레인은 반복 유닛(C)에 속하고, 도 1의 상부에 있는 제1 절단 레인은 또 다른 반복 유닛에 속하는 것으로 이해된다. 하나의 마스크로 하나의 반복 유닛(C)이 형성될 수 있고, 하나의 마 스크로 도 1에 도시된 12개의 다이가 형성될 수 있다. 도 1에 도시된 바와 같이, 하나의 반복 유닛(C)은 하나의 제1 절단 레인과 5개의 제2 절단 레인을 포함 할 수 있고, 제1 절단 레인은 5개의 제2 절단 레인의 일측에 배치될 수도 있다. 다른 구현예에서, 제1 절단 레인은 또한 임의의 2개의 제2 절단 레인 사이에 있을 수 있다. 본 개시의 절단 레인의 개수 는 단지 예시일 뿐이며, 본 개시에서 절단 레인, 제1 절단 레인 및 제1 절단 레인의 개수는 제한되 지 않는 것에 유의해야 한다. 도 2를 참조하면, 도 2는 본 개시의 일부 구현예에 의해 제공되는 반도체 장치의 구조도이다. 도 2의 반도체 장 치에는 하나의 반복 유닛(C1)이 도시되어 있으며, 반복 유닛(C1)은 2개의 제1 절단 레인과 4개의 제2 절단 레인을 포함한다. 즉, 다이 테스트 구조가 많은 경우, 다이 테스트 구조는 2개의 제1 절단 레 인에 집중될 수 있다. 일부 구현예에서, 다이 테스트 구조가 많은 경우, 다이 테스트 구조는 2개 초과의 제1 절단 레인에 집중될 수 있다. 일부 구현예에서, 2개의 인접한 제1 절단 레인 사이 간격 내의 제2 절단 레인의 개수는 동일하여, 다이 테스트 구조의 분포가 균일하고 응력이 평균화되는 것을 보장할 수 있다. 예를 들어, 인접한 2개의 제1 절 단 레인 사이에 2개의 제2 절단 레인이 있을 수 있다. 도 3을 참조하면, 도 3은 A-A1을 따라 본 발명의 일부 구현예에 의해 제공되는 도 1의 반도체 장치의 단면 구조 도이다. 절단 레인은 교대로 적층된 제1 유전체층과 제2 유전체층을 포함할 수 있고, 다이 테스트 구조 는 절단 레인의 적층 방향(Z)으로 절단 레인을 관통하고, 적층 방향(Z)으로 교대로 적층된 제3 유 전체층과 전도 층을 포함할 수 있다. 제1 유전체층 및 제2 유전체층의 재료는 실리콘 산화물(silicon oxide), 실리콘 질화물(silicon nitride) 또는 실리콘 산질화물(silicon oxynitride)을 포함할 수 있으나 이에 제한되지는 않으며, 제1 유전체 층과 제2 유전체층의 재료는 상이하다. 제3 유전체층의 재료는 실리콘 산화물(silicon oxide), 실리콘 질화물(silicon nitride) 또는 실리콘 산질화물(silicon oxynitride)을 포함하지만 이에 제한되지는 않으며, 그 중 예시적인 재료는 실리콘 산화물(silicon oxide)이다. 제3 유전체층은 제1 유전체층 또는 제2 유전체층과 동일한 재료를 가질 수 있다. 예를 들어, 제3 유전체층과 제1 유전체층은 모두 실리콘 산화물(silicon oxide)이고 동일한 층에 배치되며, 전도층과 제2 유전체층은 동일한 층에 배 치된다. 대안적으로, 제3 유전체층과 제2 유전체층은 모두 실리콘 산화물(silicon oxide)이고 동일한 층에 배치되며, 전도층과 제1 유전체층은 동일한 층에 배치된다. 전도층은 텅스텐(tungsten), 티타늄 카바이드(titanium carbide), 다결정 실리콘(poly-crystalline silicon) 등과 같은 하나 이상의 전도성 재료들을 포함할 수 있다. 전도층은 알루미늄 산화물(aluminum oxide)과 같은 하이-k(high-k) 재료를 더 포함할 수 있다. 반도체 장치는 반도체층 및 반도체층 상의 스택을 더 포함할 수 있으며, 스택은 적층 방 향(Z)으로 교대로 적층된 제3 유전체층 및 전도층을 포함한다. 절단 레인과 다이 테스트 구조 는 반도체층 상에 위치한다. 다이는 스택과 일부 채널 구조들을 포함할 수 있고, 다이 (또는 스택 )는 제1 절단 레인과 제2 절단 레인에 인접해 있다. 일부 구현예에서, 절단 레인의 두께는 스택의 두께와 동일할 수 있다. 본 개시에서 \"두께\"는 Z 방향의 두께를 지칭하는 것으로 이해된다. 일부 구현예에서, 다이 테스트 구조의 두께는 절단 레인의 두께보다 작거나 동일하다. 일부 구현예에서, 모든 다이 테스트 구조 각각의 두께는 절단 레인의 두께보다 작거나, 모든 다이 테스 트 구조 각각의 두께는 절단 레인의 두께와 동일하다. 일부 구현예에서, 일부 다이 테스트 구조의 두께는 절단 레인의 두께보다 작고, 다른 다이 테스트 구조 의 두께는 절단 레인의 두께와 동일하다. 다이는 서로 접합된 메모리 장치와 주변 회로(도면에는 미도시)를 더 포함할 수 있다. 여기서, 다이는 메모리(NAND) 과립(grain)일 수 있고, 주변 회로는 CMOS(complementary metal oxide semiconductor)일 수 있다. 주변 회로는 메모리 장치와 전기적으로 연결되어 메모리 장치와 신호를 전달한다. 주변 회로는 데이터 저 장 및 읽기를 위해 금속 라인을 통해 메모리 장치 내 메모리 셀의 온-오프 상태를 제어 및 검출하고 논리 연산 (logical operations)을 구현하도록 구성될 수 있다. 다이 테스트 구조는 메모리 장치, 주변 회로, 또는 메모리 장치와 주변 회로 간의 본딩 인터페이스(bonding interface)의 전기적 성능 테스트를 위해 구성 될 수 있다. 예를 들어, 다이 테스트 구조는 메모리 장치 내 의 메모리 셀들(memory cells)의 전기적 성능을 테스트하고, 주변 회로 내의 트랜지스터들(transistors)의 전기 적 성능을 테스트하며, 본딩 인터페이스의 전기적 연결을 테스트하도록 구성될 수 있다. 일부 구현예에서, 제1 절단 레인, 제2 절단 레인 및 제3 절단 레인을 따라 반도체 장치를 절 단함으로써 복수의 다이를 분리하여 복수의 칩을 얻을 수 있다. 절단 공정은 레이저 절단 및 기계적 절단을 포함할 수 있다. 발명자가 연구를 통해 알아낸 바와 같이, 스택의 층이 점점 더 많아질수록 다이 테스트 구조의 전도층 의 개수는 점점 더 많아지고, 즉, 다이 테스트 구조의 두께는 점점 더 두꺼워진다. 다이 테스트 구조 가 제1 절단 레인과 제2 절단 레인에 분산되어 분포되는 경우, 그것들은 또한 제3 절단 레인에 도 분포될 수 있다. 하나의 절단 레인에 다이 테스트 구조가 1개 또는 2개만 배치되는 경우 절단 레인 은 다이 테스트 구조가 있는 위치와 다이 테스트 구조가 없는 위치에서 상이한 재료를 갖게 된다. 레이저 스캔 절단(laser scanning cutting)이 절단 레인을 따라 수행되는 동안, 동일한 절단 레인의 스 캐닝 절단(scanning cutting)에서 레이저 출력을 조정하기 어렵기 때문에 상이한 위치에서 절단함으로써 상이한 깊이가 형성된다. 일 예에서, 다이 테스트 구조가 없는 위치에서의 절단 깊이는 다이 테스트 구조가 있 는 위치에서의 절단 깊이보다 더 깊다. 레이저 절단 깊이가 너무 깊으면 장치의 강도가 저하될 수 있다. 본 개시의 구현예에 의해 제공되는 반도체 장치에서, 다이 테스트 구조는 제1 절단 레인에 집중되어 있 고, 제2 절단 레인과 제3 절단 레인에는 다이 테스트 구조가 없으므로 레이저로 절단하면서 상이한 레이저 설정으로 제1 절단 레인을 처리하는 것이 가능하다. 예를 들어, 제2 절단 레인과 제3 절단 레인 에 대한 레이저 에너지는 제1 절단 레인에 대한 레이저 에너지보다 작도록 (심지어 0) 조정되어 절단 레인에 대한 레이저 절단 깊이의 더 나은 일관성을 달성할 수 있다. 즉, 다이 테스트 구조가 없는 제2 절단 레인과 제3 절단 레인의 경우, 레이저 절단 깊이를 줄여 레이저 절단으로 인한 장치의 강도 저하를 개선할 수 있다. 또한, 칩은 패키징 과정 중 더 큰 굽힘력을 받을 수 있으므로 칩이 파손될 위험이 줄어든다. 일부 구현예에서, 다이 테스트 구조는 제1 절단 레인에 배치되고, 제1 절단 레인과 제3 절단 레인 의 교차 지점에는 배치되지 않으므로, 더 나은 절단 깊이의 일관성을 달성하기 위해 제1 절단 레인과 제3 절단 레인에 대해 상이한 절단 조건이 사용될 수 있다. 일부 구현예에서, 동일한 두께의 다이 테스트 구조를 동일한 제1 절단 레인에 배치하는 것이 가능하다. 예를 들어, 더 큰 두께를 갖는 다이 테스트 구조는 하나의 제1 절단 레인에 배치되고, 더 작은 두께를 갖는 다이 테스트 구조는 또 다른 제1 절단 레인에 배치된다. 두꺼운 다이 테스트 구조가 배치된 제1 절단 레인에 비해, 더 얇은 다이 테스트 구조가 배치된 제1 절단 레인의 레이저 절단 조건은 레이저 에너지가 더 작아지도록 조정되며, 이는 둘 모두에 대한 절삭 깊이 의 더 나은 일관성을 달성할 수 있다. 또한, 더 얇은 다이 테스트 구조가 배치된 제1 절단 레인의 절단 깊이를 감소시켜 장치의 강도를 향상시키는 것도 가능하다. 도 4를 참조하면, 도 4는 본 개시의 일부 구현예에 의해 제공되는 칩의 제조 방법의 흐름도이다. 동시에 도 5a- 5c를 참조하면, 도 5a-5c는 본 개시의 일부 구현예에 의해 제공되는 제조 공정에서의 칩의 구조도이다. 칩은 전 술한 반도체 장치를 절단함으로써 얻어지는 것이므로, 도 1과 도 3을 참조할 수 있다. 칩의 제조는 다음과 같은 S1~S2 동작을 포함할 수 있다. S1 동작: 복수의 절단 레인이 구비된 반도체 장치를 제공함, 여기서 절단 레인은 제1 절단 레인, 제2 절단 레인 및 제3 절단 레인을 포함하며, 제1 절단 레인과 제2 절단 레인은 서로 평행하게 배치되고, 제3 절단 레인은 제1 절단 레인 및 제2 절단 레인과 교차하여 배치되며, 다이 테스트 구 조는 제1 절단 레인에 배치된다. 예를 들어, 도 1을 참조하면, 하나의 반복 유닛(C)에서 다이 테스트 구조는 하나의 제1 절단 레인에 집 중되어 있다. 도 5a에 도시된 바와 같이, 다이는 2개의 제1 절단 레인 사이에 위치하거나, 제1 절단 레 인과 제2 절단 레인 사이에 위치한다. S2 동작: 제1 절단 레인, 제2 절단 레인 및 제3 절단 레인을 따라 반도체 장치를 복수의 칩으 로 절단함. 일부 구현예에서 2개의 서로 다른 절단 공정을 사용하여 반도체 장치를 두 번 절단하는 것이 가능하다. 예를 들 어, 레이저 절단을 이용하여 장치의 전면에 홈을 형성한 후, 블레이드(blade)와 같은 기계로 반도체 장치를 완 전히 절단한다. 레이저 절단은 장치의 전면의 절단 에지(cutting edge)를 더 매끄러워지도록 하여 칩 전면 의 품질을 향상시킬 수 있다. 도 5b에 도시된 바와 같이, 제1 레이저로 제1 절단 레인에 제1 홈을 형성하여 다이 테스트 구조의 일부를 제거할 수 있으며, 여기서 제1 홈의 깊이는 제1 절단 레인의 두께보다 작다. 도 5c에 도시된 바와 같이, 제2 절단 레인, 제3 절단 레인 및 제1 홈 아래의 제1 절단 레인이 기계적으로 절 단되어 복수의 칩이 형성된다. 즉, 제1 절단 레인은 레이저로 1회 절단되어 홈을 형성할 수 있고, 제2 절단 레인과 제3 절단 레인은 레이저로 절단되지 않고, 그리고 나서 제1 절단 레인, 제 2 절단 레 인 및 제3 절단 레인이 기계적으로 1회 절단되어 반도체 장치를 복수의 칩으로 절단한다. 따라서, 이러한 절단 방식은 국소적인 레이저 절단 및 저비용 고출력(low-cost high output)을 실현할 수 있다. 일부 구현예에서, 위에서 설명한 기계적 절단을 수행하기 전에 제2 레이저로 제2 절단 레인에 제2 홈 을 형성하고, 제3 절단 레인에 제3 홈(미도시)을 형성하는 것도 가능하고, 여기서 제2 홈의 깊이는 제 2 절단 레인의 두께보다 작고, 제3 홈의 깊이는 제3 절단 레인의 두께보다 작다. 제2 절단 레인 및 제3 절단 레인에 다이 테스트 구조가 없으므로, 제2 레이저의 에너지를 제1 레이 저의 에너지보다 작게 설정하면 제2 홈과 제3 홈의 깊이를 제1 홈의 깊이와 일치하도록 할 수 있다. 즉, 레이저 절단의 경우, 제2 절단 레인과 제3 절단 레인의 레이저 절단 깊이를 감소시켜 칩의 강 도를 향상시킨다. 일부 구현예에서, 제2 홈과 제3 홈의 깊이가 제1 홈의 깊이와 일치하도록 제2 레이저에 의한 연소 횟 수(제1 레이저에 의한 연소 횟수보다 작게) 를 줄이는 것도 가능하다. 제2 절단 레인과 제3 절단 레인 이 레이저로 절단되지 않거나, 레이저에 의한 연소 횟수가 적은 경우, 반도체 장치 전체에 소요되는 레이저 연소 시간을 단축하고, 단위 시간 출력을 향상시킬 수 있다. 도 1에 도시된 바와 같이, 다이 테스트 구조는 제1 절단 레인을 완전히 덮지 않기 때문에, 다이 테스트 구조 사이에 간격이 있으므로, 레이저 스캐닝으로 제1 절단 레인을 절단하는 동안 다이 테스트 구조 의 절단 깊이는 간격에서의 레이저 절단 깊이보다 더 작아질 것으로 이해된다. 본 발명의 구현예에 의해 제공되는 칩의 제조 방법에 따르면, 다이 테스트 구조가 제1 절단 레인에 집 중되어 있으므로, 제1 절단 레인에 대해 제2 절단 레인 및 제3 절단 레인과 다른 파라미터 (parameters)를 사용하여 제2 절단 레인과 제3 절단 레인의 레이저 절단 깊이를 감소시켜 칩의 강 도를 향상시키는 것이 가능하다. 본 개시의 구현예는 전술한 구현예들 중 어느 하나의 반도체 장치로부터 제조된 칩을 더 제공한다. 도 5c를 참 조하면, 칩은 제1 절단면과 제1 절단면 외측의 제2 절단면을 포함하고, 제2 절단면은 Z 방향으 로 제1 절단면의 높이보다 작은 Z 방향 높이를 갖는다. 도 6을 참조하면, 도 6은 본 개시의 일부 구현예에서 제공되는 메모리 시스템의 구조도이다. 메모리 시스템 은 칩 및 컨트롤러를 포함한다. 칩은 전술한 구현예 중 어느 하나에 있어서의 칩일 수 있 고 전술한 구현예의 반도체 장치로부터 제조될 수 있다. 컨트롤러는 칩과 전기적으로 연결되어 칩 이 데이터를 저장하도록 제어하고, 칩은 컨트롤러의 제어에 기초하여 데이터 저장 동작을 실행 할 수 있다. 일부 구현예에서, 메모리 시스템은 UFS(universal flash storage) 장치, SSD(solid state hard disk), MMC, eMMC, RS-MMC 및 미니 MMC와 같은 멀티미디어 카드, SD, mini-SD 및 micro-SD 와 같은 보안 디지털 카드, PCMCIA(personal computer memory card international association) 유형의 저장 장치, PCI(peripheral component interconnect) 유형의 저장 장치, PCI-E(PCI Express) 유형의 저장 장치, CF(Compact Flash) 카드, 스마트 미디어 카드 또는 메모리 스틱 등으로 구현될 수 있다. 위의 구현예에 대한 설명은 본 발명의 기술적 해결 방안과 핵심 개념에 대한 이해를 돕기 위해서만 사용된다. 해당 분야의 통상의 기술을 가진 자는 전술한 다양한 구현예에 설명된 기술적 해결 방안이 본 발명의 구현예의 기술적 해결 방안의 정신과 범위를 벗어나지 않으면서 수정되거나 일부 기술적 특징이 동등하게 대체될 수 있음 을 이해할 수 있다.도면 도면1 도면2 도면3 도면4 도면5a 도면5b 도면5c 도면6"}
{"patent_id": "10-2024-7029576", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시의 기술적 해결방안 및 기타 유익한 효과는 첨부된 도면과 관련된 이하의 본 개시의 구현예에 대한 상세 한 설명을 통해 명백해질 것이다. 도 1은 본 개시의 일부 구현예에 의해 제공되는 반도체 장치의 구조도이다. 도 2는 본 개시의 일부 구현예에 의해 제공되는 반도체 장치의 구조도이다. 도 3은 A-A1을 따라 본 개시의 일부 구현예에 의해 제공되는 도 1의 반도체 장치의 단면 구조도이다. 도 4는 본 개시의 일부 구현예에 의해 제공되는 칩의 제조 방법의 흐름도이다.도 5a 내지 5c는 본 개시의 일부 구현예에 의해 제공되는 제조 공정에서의 칩의 구조도들이다. 도 6은 본 개시의 일부 구현예에 의해 제공되는 메모리 시스템의 구조도이다."}
