TimeQuest Timing Analyzer report for MIC1
Sun Jan 12 21:17:04 2025
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'CLOCK'
 22. Fast Model Hold: 'CLOCK'
 23. Fast Model Minimum Pulse Width: 'CLOCK'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIC1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 21.01 MHz ; 21.01 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -23.302 ; -5229.328     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -0.714 ; -7.007        ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.000 ; -1476.836             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                         ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.302 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 23.787     ;
; -23.302 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 23.787     ;
; -23.302 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 23.787     ;
; -23.302 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 23.787     ;
; -23.302 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 23.787     ;
; -23.302 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 23.787     ;
; -23.302 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 23.787     ;
; -23.302 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 23.787     ;
; -23.302 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 23.787     ;
; -21.844 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 23.202     ;
; -21.844 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 23.202     ;
; -21.844 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 23.202     ;
; -21.844 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 23.202     ;
; -21.844 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 23.202     ;
; -21.844 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 23.202     ;
; -21.844 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 23.202     ;
; -21.844 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 23.202     ;
; -21.844 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 23.202     ;
; -21.798 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.706     ; 20.128     ;
; -21.697 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.684     ; 20.049     ;
; -21.649 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.986     ;
; -21.649 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.986     ;
; -21.649 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.986     ;
; -21.649 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.986     ;
; -21.649 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.986     ;
; -21.649 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.986     ;
; -21.649 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.986     ;
; -21.649 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.986     ;
; -21.649 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.986     ;
; -21.568 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.566     ; 20.038     ;
; -21.304 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.641     ;
; -21.304 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.641     ;
; -21.304 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.641     ;
; -21.304 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.641     ;
; -21.304 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.641     ;
; -21.304 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.641     ;
; -21.304 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.641     ;
; -21.304 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.641     ;
; -21.304 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 22.641     ;
; -21.195 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 21.680     ;
; -21.195 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 21.680     ;
; -21.195 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 21.680     ;
; -21.195 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 21.680     ;
; -21.195 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 21.680     ;
; -21.195 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 21.680     ;
; -21.195 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 21.680     ;
; -21.195 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 21.680     ;
; -21.195 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.051     ; 21.680     ;
; -21.182 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.706     ; 19.512     ;
; -21.170 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.700     ; 19.506     ;
; -21.157 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.824      ; 22.517     ;
; -21.157 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.824      ; 22.517     ;
; -21.157 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.824      ; 22.517     ;
; -21.157 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.824      ; 22.517     ;
; -21.157 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.824      ; 22.517     ;
; -21.157 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.824      ; 22.517     ;
; -21.157 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.824      ; 22.517     ;
; -21.157 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.824      ; 22.517     ;
; -21.157 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.824      ; 22.517     ;
; -21.093 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg0 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.044     ; 21.585     ;
; -21.093 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg1 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.044     ; 21.585     ;
; -21.093 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg2 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.044     ; 21.585     ;
; -21.093 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg3 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.044     ; 21.585     ;
; -21.093 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg4 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.044     ; 21.585     ;
; -21.093 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg5 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.044     ; 21.585     ;
; -21.093 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg6 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.044     ; 21.585     ;
; -21.093 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg7 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.044     ; 21.585     ;
; -21.093 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg8 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.044     ; 21.585     ;
; -21.046 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.170     ; 18.912     ;
; -20.951 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.805     ; 19.182     ;
; -20.919 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.566     ; 19.389     ;
; -20.888 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.169     ; 18.755     ;
; -20.880 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.169     ; 18.747     ;
; -20.876 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.566     ; 19.346     ;
; -20.826 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.823      ; 22.185     ;
; -20.826 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.823      ; 22.185     ;
; -20.826 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.823      ; 22.185     ;
; -20.826 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.823      ; 22.185     ;
; -20.826 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.823      ; 22.185     ;
; -20.826 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.823      ; 22.185     ;
; -20.826 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.823      ; 22.185     ;
; -20.826 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.823      ; 22.185     ;
; -20.826 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.823      ; 22.185     ;
; -20.804 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.705     ; 19.135     ;
; -20.800 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.684     ; 19.152     ;
; -20.746 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.169     ; 18.613     ;
; -20.737 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                   ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.565     ; 19.208     ;
; -20.681 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.684     ; 19.033     ;
; -20.677 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.497     ; 19.216     ;
; -20.616 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.706     ; 18.946     ;
; -20.569 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.684     ; 18.921     ;
; -20.562 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.565     ; 19.033     ;
; -20.438 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 21.796     ;
; -20.438 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 21.796     ;
; -20.438 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 21.796     ;
; -20.438 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 21.796     ;
; -20.438 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 21.796     ;
; -20.438 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 21.796     ;
; -20.438 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 21.796     ;
; -20.438 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.500        ; 0.822      ; 21.796     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.714 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.677      ; 1.729      ;
; -0.517 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.686      ; 1.935      ;
; -0.517 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 2.686      ; 1.935      ;
; -0.517 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.686      ; 1.935      ;
; -0.517 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.686      ; 1.935      ;
; -0.509 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.686      ; 1.943      ;
; -0.509 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.686      ; 1.943      ;
; -0.493 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.679      ; 1.952      ;
; -0.367 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.084      ;
; -0.353 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.098      ;
; -0.212 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.239      ;
; -0.209 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.242      ;
; -0.193 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.258      ;
; -0.193 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.258      ;
; -0.193 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.258      ;
; -0.193 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.258      ;
; -0.193 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.258      ;
; -0.193 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.258      ;
; -0.180 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.270      ;
; -0.179 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.271      ;
; -0.039 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.412      ;
; -0.009 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.441      ;
; -0.008 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.442      ;
; 0.039  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.490      ;
; 0.039  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.490      ;
; 0.039  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.685      ; 2.490      ;
; 0.097  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.547      ;
; 0.097  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.547      ;
; 0.097  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.547      ;
; 0.097  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.547      ;
; 0.097  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.547      ;
; 0.097  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                                ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 2.684      ; 2.547      ;
; 0.457  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 2.183      ; 2.906      ;
; 0.464  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 2.183      ; 2.913      ;
; 0.830  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 1.727      ; 2.823      ;
; 0.917  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 2.305      ; 3.488      ;
; 1.106  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 2.183      ; 3.555      ;
; 1.113  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 2.183      ; 3.562      ;
; 1.135  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 2.179      ; 3.580      ;
; 1.233  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 1.727      ; 3.226      ;
; 1.313  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.698      ; 3.277      ;
; 1.368  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 1.698      ; 3.332      ;
; 1.380  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 2.183      ; 3.829      ;
; 1.387  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 2.183      ; 3.836      ;
; 1.420  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8            ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.089      ; 1.775      ;
; 1.431  ; CPU:inst1|CONTROL_UNIT:inst1|inst2[1]                                                                   ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg1 ; CLOCK        ; CLOCK       ; -0.500       ; 0.067      ; 1.232      ;
; 1.435  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.694      ; 3.395      ;
; 1.438  ; CPU:inst1|CONTROL_UNIT:inst1|inst2[0]                                                                   ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg0 ; CLOCK        ; CLOCK       ; -0.500       ; 0.067      ; 1.239      ;
; 1.528  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.714      ; 3.508      ;
; 1.532  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 2.307      ; 4.105      ;
; 1.548  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                      ; CLOCK        ; CLOCK       ; 0.000        ; 1.617      ; 3.431      ;
; 1.552  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.819      ; 3.637      ;
; 1.573  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 2.304      ; 4.143      ;
; 1.620  ; CPU:inst1|CONTROL_UNIT:inst1|inst1                                                                      ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_we_reg                                                ; CLOCK        ; CLOCK       ; -0.500       ; 0.102      ; 1.456      ;
; 1.623  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.580      ; 3.469      ;
; 1.624  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 1.698      ; 3.588      ;
; 1.635  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 1.374      ; 3.275      ;
; 1.640  ; CPU:inst1|CONTROL_UNIT:inst1|inst1                                                                      ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a7~portb_we_reg                                                ; CLOCK        ; CLOCK       ; -0.500       ; 0.112      ; 1.486      ;
; 1.643  ; CPU:inst1|CONTROL_UNIT:inst1|inst1                                                                      ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_we_reg                                                ; CLOCK        ; CLOCK       ; -0.500       ; 0.116      ; 1.493      ;
; 1.648  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.826      ; 3.740      ;
; 1.656  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 2.183      ; 4.105      ;
; 1.658  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 2.183      ; 4.107      ;
; 1.680  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.820      ; 3.766      ;
; 1.682  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.704      ; 3.652      ;
; 1.683  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.814      ; 3.763      ;
; 1.701  ; CPU:inst1|CONTROL_UNIT:inst1|inst2[4]                                                                   ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg4 ; CLOCK        ; CLOCK       ; -0.500       ; 0.067      ; 1.502      ;
; 1.702  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.719      ; 3.687      ;
; 1.703  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 1.488      ; 3.457      ;
; 1.707  ; CPU:inst1|CONTROL_UNIT:inst1|inst2[5]                                                                   ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg5 ; CLOCK        ; CLOCK       ; -0.500       ; 0.067      ; 1.508      ;
; 1.708  ; CPU:inst1|CONTROL_UNIT:inst1|inst2[2]                                                                   ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CLOCK        ; CLOCK       ; -0.500       ; 0.074      ; 1.516      ;
; 1.731  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 1.997      ;
; 1.733  ; CPU:inst1|CONTROL_UNIT:inst1|inst2[0]                                                                   ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK        ; CLOCK       ; -0.500       ; 0.074      ; 1.541      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_we_reg       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg0 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg1 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg2 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg3 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg4 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg5 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg6 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg7 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg8 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.738  ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a6~portb_address_reg9 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 2.486      ; 3.990      ;
; 1.742  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.941      ; 3.949      ;
; 1.742  ; CPU:inst1|CONTROL_UNIT:inst1|inst2[1]                                                                   ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CLOCK        ; CLOCK       ; -0.500       ; 0.074      ; 1.550      ;
; 1.752  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 1.727      ; 3.745      ;
; 1.753  ; CPU:inst1|CONTROL_UNIT:inst1|inst2[0]                                                                   ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLOCK        ; CLOCK       ; -0.500       ; 0.084      ; 1.571      ;
; 1.779  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 2.186      ; 4.231      ;
; 1.780  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.819      ; 3.865      ;
; 1.783  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.698      ; 3.747      ;
; 1.785  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst            ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 2.183      ; 4.234      ;
; 1.787  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 2.304      ; 4.357      ;
; 1.797  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 1.369      ; 3.432      ;
; 1.812  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5           ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 1.698      ; 3.776      ;
; 1.812  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 2.304      ; 4.382      ;
; 1.828  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.942      ; 4.036      ;
; 1.847  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 2.182      ; 4.295      ;
; 1.854  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.815      ; 3.935      ;
; 1.863  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.511      ; 3.640      ;
; 1.874  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20          ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.825      ; 3.965      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 28.738 ; 28.738 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.838 ; 15.838 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.334 ; 16.334 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.584 ; 16.584 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.233 ; 17.233 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 18.384 ; 18.384 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.343 ; 18.343 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 17.662 ; 17.662 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 17.968 ; 17.968 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 17.986 ; 17.986 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 19.010 ; 19.010 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 20.125 ; 20.125 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.953 ; 21.953 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.663 ; 21.663 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 21.941 ; 21.941 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.460 ; 22.460 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 22.463 ; 22.463 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 22.817 ; 22.817 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 23.772 ; 23.772 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 22.793 ; 22.793 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 23.550 ; 23.550 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 24.351 ; 24.351 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 25.165 ; 25.165 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 25.163 ; 25.163 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 25.191 ; 25.191 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.209 ; 26.209 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.276 ; 26.276 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 26.692 ; 26.692 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.563 ; 27.563 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 27.702 ; 27.702 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 27.922 ; 27.922 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.738 ; 28.738 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.251 ; 28.251 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 10.541 ; 10.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 10.154 ; 10.154 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 9.719  ; 9.719  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 10.227 ; 10.227 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 10.191 ; 10.191 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 10.071 ; 10.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 9.996  ; 9.996  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 9.748  ; 9.748  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 10.044 ; 10.044 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.416  ; 8.416  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 10.149 ; 10.149 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 10.122 ; 10.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 9.357  ; 9.357  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 9.362  ; 9.362  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 9.974  ; 9.974  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 10.014 ; 10.014 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 9.538  ; 9.538  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 9.696  ; 9.696  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 10.427 ; 10.427 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 10.541 ; 10.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 10.142 ; 10.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 9.976  ; 9.976  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 10.443 ; 10.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 10.318 ; 10.318 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 10.272 ; 10.272 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 9.576  ; 9.576  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 9.934  ; 9.934  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 10.164 ; 10.164 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 9.511  ; 9.511  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.020 ; 11.020 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 9.820  ; 9.820  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.143 ; 10.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 9.969  ; 9.969  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 10.014 ; 10.014 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 9.952  ; 9.952  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 9.922  ; 9.922  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 9.731  ; 9.731  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.200 ; 10.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.294 ; 10.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.262 ; 10.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.404 ; 10.404 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.187 ; 10.187 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.084 ; 10.084 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.031 ; 10.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.683 ; 10.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.148 ; 10.148 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 9.716  ; 9.716  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.083 ; 10.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.940 ; 10.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.020 ; 11.020 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.092 ; 10.092 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.972  ; 9.972  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.715 ; 10.715 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.286 ; 10.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.420 ; 10.420 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.918  ; 9.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.390 ; 10.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.414 ; 10.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.286 ; 10.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 9.974  ; 9.974  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 8.118  ; 8.118  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.744  ; 9.744  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.511  ; 9.511  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.918  ; 8.918  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.460  ; 8.460  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.744  ; 9.744  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.690  ; 8.690  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.902  ; 8.902  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.897  ; 8.897  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.439  ; 8.439  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.172 ; 10.172 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.858  ; 7.858  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.760  ; 7.760  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.309  ; 8.309  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.030  ; 8.030  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.474  ; 7.474  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.465  ; 7.465  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.848  ; 7.848  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.900  ; 7.900  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.172 ; 10.172 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.444  ; 9.444  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 8.861  ; 8.861  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 9.371  ; 9.371  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.031  ; 9.031  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 9.171  ; 9.171  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 8.780  ; 8.780  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 8.965  ; 8.965  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.383  ; 9.383  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.167  ; 9.167  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.444  ; 9.444  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 9.045  ; 9.045  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 8.661  ; 8.661  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 8.678  ; 8.678  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 8.669  ; 8.669  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 8.637  ; 8.637  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 8.523  ; 8.523  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 8.334  ; 8.334  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 8.255  ; 8.255  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 8.711  ; 8.711  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 8.694  ; 8.694  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 8.761  ; 8.761  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 7.877  ; 7.877  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 8.700  ; 8.700  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 8.228  ; 8.228  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 8.319  ; 8.319  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 7.854  ; 7.854  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 8.214  ; 8.214  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 8.680  ; 8.680  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 7.567  ; 7.567  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 8.830  ; 8.830  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 8.056  ; 8.056  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 29.742 ; 29.742 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.332 ; 17.332 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.338 ; 17.338 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 17.588 ; 17.588 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 18.237 ; 18.237 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 19.388 ; 19.388 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 19.347 ; 19.347 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.666 ; 18.666 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.972 ; 18.972 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 18.990 ; 18.990 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 20.014 ; 20.014 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.129 ; 21.129 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 22.957 ; 22.957 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 22.667 ; 22.667 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.945 ; 22.945 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 23.464 ; 23.464 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.467 ; 23.467 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.821 ; 23.821 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.776 ; 24.776 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.797 ; 23.797 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.554 ; 24.554 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.355 ; 25.355 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.169 ; 26.169 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.167 ; 26.167 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.195 ; 26.195 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.213 ; 27.213 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 27.280 ; 27.280 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.696 ; 27.696 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 28.567 ; 28.567 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.706 ; 28.706 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.926 ; 28.926 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.742 ; 29.742 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 29.255 ; 29.255 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.032 ; 11.032 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.066 ; 10.066 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.179 ; 10.179 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.791  ; 9.791  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.858  ; 9.858  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.599 ; 10.599 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.848 ; 10.848 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.398 ; 10.398 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.193 ; 10.193 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.431 ; 10.431 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.480 ; 10.480 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.165 ; 10.165 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 9.883  ; 9.883  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.431 ; 10.431 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.549 ; 10.549 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.180 ; 10.180 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.378 ; 10.378 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.244 ; 10.244 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.883  ; 9.883  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.178 ; 10.178 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.987  ; 9.987  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.369 ; 10.369 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.836 ; 10.836 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.619  ; 9.619  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.373 ; 10.373 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.517 ; 10.517 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 11.032 ; 11.032 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.370 ; 10.370 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.857 ; 10.857 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.536 ; 10.536 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.665 ; 10.665 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.312 ; 10.312 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.246 ; 10.246 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.079 ; 10.079 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.182 ; 10.182 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.374 ; 10.374 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.126 ; 10.126 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.961 ; 12.961 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 12.197 ; 12.197 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.736 ; 11.736 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.282 ; 12.282 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.003 ; 12.003 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.450 ; 11.450 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.436 ; 11.436 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.821 ; 11.821 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.872 ; 11.872 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.961 ; 12.961 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 10.003 ; 10.003 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 11.092 ; 11.092 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 11.057 ; 11.057 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 10.104 ; 10.104 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 10.003 ; 10.003 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 10.939 ; 10.939 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 10.898 ; 10.898 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 10.164 ; 10.164 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.213 ; 10.213 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 11.422 ; 11.422 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 11.227 ; 11.227 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 11.381 ; 11.381 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 11.790 ; 11.790 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 12.536 ; 12.536 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.525 ; 11.525 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.780 ; 12.780 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.636 ; 11.636 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.378 ; 12.378 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.747 ; 12.747 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.322 ; 11.322 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.370 ; 11.370 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.065 ; 12.065 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.692 ; 12.692 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.572 ; 12.572 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.452 ; 12.452 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.386 ; 12.386 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.887 ; 12.887 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.678 ; 12.678 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.734 ; 12.734 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 12.976 ; 12.976 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 11.557 ; 11.557 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 12.150 ; 12.150 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 11.663 ; 11.663 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.416  ; 8.416  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 10.154 ; 10.154 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 9.719  ; 9.719  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 10.227 ; 10.227 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 10.191 ; 10.191 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 10.071 ; 10.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 9.996  ; 9.996  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 9.748  ; 9.748  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 10.044 ; 10.044 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.416  ; 8.416  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 10.149 ; 10.149 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 10.122 ; 10.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 9.357  ; 9.357  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 9.362  ; 9.362  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 9.974  ; 9.974  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 10.014 ; 10.014 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 9.538  ; 9.538  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 9.696  ; 9.696  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 10.427 ; 10.427 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 10.541 ; 10.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 10.142 ; 10.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 9.976  ; 9.976  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 10.443 ; 10.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 10.318 ; 10.318 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 10.272 ; 10.272 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 9.576  ; 9.576  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 9.934  ; 9.934  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 10.164 ; 10.164 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 9.511  ; 9.511  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.716  ; 9.716  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 9.820  ; 9.820  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.143 ; 10.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 9.969  ; 9.969  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 10.014 ; 10.014 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 9.952  ; 9.952  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 9.922  ; 9.922  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 9.731  ; 9.731  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.200 ; 10.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.294 ; 10.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.262 ; 10.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.404 ; 10.404 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.187 ; 10.187 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.084 ; 10.084 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.031 ; 10.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.683 ; 10.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.148 ; 10.148 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 9.716  ; 9.716  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.083 ; 10.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.940 ; 10.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.020 ; 11.020 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.092 ; 10.092 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.972  ; 9.972  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.715 ; 10.715 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.286 ; 10.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.420 ; 10.420 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.918  ; 9.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.390 ; 10.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.414 ; 10.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.286 ; 10.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 9.974  ; 9.974  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 8.118  ; 8.118  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.439  ; 8.439  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.511  ; 9.511  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.918  ; 8.918  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.460  ; 8.460  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.744  ; 9.744  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.690  ; 8.690  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.902  ; 8.902  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.897  ; 8.897  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.439  ; 8.439  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.465  ; 7.465  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.858  ; 7.858  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.760  ; 7.760  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.309  ; 8.309  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.030  ; 8.030  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.474  ; 7.474  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.465  ; 7.465  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.848  ; 7.848  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.900  ; 7.900  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.145 ; 10.145 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 7.567  ; 7.567  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 8.861  ; 8.861  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 9.371  ; 9.371  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.031  ; 9.031  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 9.171  ; 9.171  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 8.780  ; 8.780  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 8.965  ; 8.965  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.383  ; 9.383  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.167  ; 9.167  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.444  ; 9.444  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 9.045  ; 9.045  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 8.661  ; 8.661  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 8.678  ; 8.678  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 8.669  ; 8.669  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 8.637  ; 8.637  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 8.523  ; 8.523  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 8.334  ; 8.334  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 8.255  ; 8.255  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 8.711  ; 8.711  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 8.694  ; 8.694  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 8.761  ; 8.761  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 7.877  ; 7.877  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 8.700  ; 8.700  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 8.228  ; 8.228  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 8.319  ; 8.319  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 7.854  ; 7.854  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 8.214  ; 8.214  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 8.680  ; 8.680  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 7.567  ; 7.567  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 8.830  ; 8.830  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 8.056  ; 8.056  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 10.851 ; 10.851 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 11.816 ; 11.816 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 11.201 ; 11.201 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 11.292 ; 11.292 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 11.190 ; 11.190 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 12.026 ; 12.026 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 11.988 ; 11.988 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 11.671 ; 11.671 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.851 ; 10.851 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 12.107 ; 12.107 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 12.220 ; 12.220 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 12.697 ; 12.697 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 13.680 ; 13.680 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 13.318 ; 13.318 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 12.825 ; 12.825 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 13.352 ; 13.352 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 12.661 ; 12.661 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.409 ; 12.409 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 13.267 ; 13.267 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.997 ; 11.997 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.687 ; 12.687 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 13.068 ; 13.068 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.087 ; 13.087 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.769 ; 12.769 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.658 ; 12.658 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.571 ; 12.571 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.641 ; 12.641 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.643 ; 12.643 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.466 ; 13.466 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 12.730 ; 12.730 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.147 ; 13.147 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 12.881 ; 12.881 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.281 ; 13.281 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.619  ; 9.619  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.066 ; 10.066 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.179 ; 10.179 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.791  ; 9.791  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.858  ; 9.858  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.599 ; 10.599 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.848 ; 10.848 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.398 ; 10.398 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.193 ; 10.193 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.431 ; 10.431 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.480 ; 10.480 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.165 ; 10.165 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 9.883  ; 9.883  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.431 ; 10.431 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.549 ; 10.549 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.180 ; 10.180 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.378 ; 10.378 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.244 ; 10.244 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.883  ; 9.883  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.178 ; 10.178 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.987  ; 9.987  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.369 ; 10.369 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.836 ; 10.836 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.619  ; 9.619  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.373 ; 10.373 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.517 ; 10.517 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 11.032 ; 11.032 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.370 ; 10.370 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.857 ; 10.857 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.536 ; 10.536 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.665 ; 10.665 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.312 ; 10.312 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.246 ; 10.246 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.079 ; 10.079 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.182 ; 10.182 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.374 ; 10.374 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.126 ; 10.126 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.958 ; 10.958 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.830 ; 11.830 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.601 ; 11.601 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.159 ; 12.159 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 11.293 ; 11.293 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 10.966 ; 10.966 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 10.958 ; 10.958 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.347 ; 11.347 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.389 ; 11.389 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.010 ; 12.010 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.327 ; -2336.315     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -0.430 ; -6.680        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.000 ; -1476.836             ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                          ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                        ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.327 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.803     ;
; -10.327 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.803     ;
; -10.327 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.803     ;
; -10.327 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.803     ;
; -10.327 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.803     ;
; -10.327 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.803     ;
; -10.327 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.803     ;
; -10.327 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.803     ;
; -10.327 ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.803     ;
; -9.691  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.604     ;
; -9.691  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.604     ;
; -9.691  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.604     ;
; -9.691  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.604     ;
; -9.691  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.604     ;
; -9.691  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.604     ;
; -9.691  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.604     ;
; -9.691  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.604     ;
; -9.691  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.604     ;
; -9.615  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.507     ;
; -9.615  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.507     ;
; -9.615  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.507     ;
; -9.615  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.507     ;
; -9.615  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.507     ;
; -9.615  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.507     ;
; -9.615  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.507     ;
; -9.615  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.507     ;
; -9.615  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.507     ;
; -9.474  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.366     ;
; -9.474  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.366     ;
; -9.474  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.366     ;
; -9.474  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.366     ;
; -9.474  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.366     ;
; -9.474  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.366     ;
; -9.474  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.366     ;
; -9.474  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.366     ;
; -9.474  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; 0.500        ; 0.360      ; 10.366     ;
; -9.423  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.899      ;
; -9.423  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.899      ;
; -9.423  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.899      ;
; -9.423  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.899      ;
; -9.423  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.899      ;
; -9.423  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.899      ;
; -9.423  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.899      ;
; -9.423  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.899      ;
; -9.423  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst1                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.899      ;
; -9.363  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg0 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.050     ; 9.845      ;
; -9.363  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg1 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.050     ; 9.845      ;
; -9.363  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg2 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.050     ; 9.845      ;
; -9.363  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg3 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.050     ; 9.845      ;
; -9.363  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg4 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.050     ; 9.845      ;
; -9.363  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg5 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.050     ; 9.845      ;
; -9.363  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg6 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.050     ; 9.845      ;
; -9.363  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg7 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.050     ; 9.845      ;
; -9.363  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a16~porta_address_reg8 ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.050     ; 9.845      ;
; -9.349  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.262     ;
; -9.349  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.262     ;
; -9.349  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.262     ;
; -9.349  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.262     ;
; -9.349  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.262     ;
; -9.349  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.262     ;
; -9.349  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.262     ;
; -9.349  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.262     ;
; -9.349  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 10.262     ;
; -9.220  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.380      ; 10.132     ;
; -9.220  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.380      ; 10.132     ;
; -9.220  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.380      ; 10.132     ;
; -9.220  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.380      ; 10.132     ;
; -9.220  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.380      ; 10.132     ;
; -9.220  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.380      ; 10.132     ;
; -9.220  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.380      ; 10.132     ;
; -9.220  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.380      ; 10.132     ;
; -9.220  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.380      ; 10.132     ;
; -9.082  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.995      ;
; -9.082  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.995      ;
; -9.082  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.995      ;
; -9.082  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.995      ;
; -9.082  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.995      ;
; -9.082  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.995      ;
; -9.082  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.995      ;
; -9.082  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.995      ;
; -9.082  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.995      ;
; -8.868  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CPU:inst1|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst8                                           ; CLOCK        ; CLOCK       ; 1.000        ; -1.334     ; 8.566      ;
; -8.863  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.296      ; 10.691     ;
; -8.863  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.296      ; 10.691     ;
; -8.863  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.296      ; 10.691     ;
; -8.863  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.296      ; 10.691     ;
; -8.863  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.296      ; 10.691     ;
; -8.863  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.296      ; 10.691     ;
; -8.863  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.296      ; 10.691     ;
; -8.863  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.296      ; 10.691     ;
; -8.863  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.296      ; 10.691     ;
; -8.842  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.755      ;
; -8.842  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.755      ;
; -8.842  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.755      ;
; -8.842  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.755      ;
; -8.842  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.755      ;
; -8.842  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.755      ;
; -8.842  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.755      ;
; -8.842  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.755      ;
; -8.842  ; CPU:inst1|CONTROL_UNIT:inst1|CONTROL_STORE:inst8|altsyncram:altsyncram_component|altsyncram_n6a1:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.381      ; 9.755      ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.430 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 1.661      ; 0.883      ;
; -0.351 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 0.969      ;
; -0.351 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 0.969      ;
; -0.351 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 0.969      ;
; -0.351 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 0.969      ;
; -0.347 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 0.973      ;
; -0.347 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 0.973      ;
; -0.330 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 1.663      ; 0.985      ;
; -0.322 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 0.998      ;
; -0.308 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.012      ;
; -0.259 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; -0.500       ; 1.667      ; 1.060      ;
; -0.255 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; CLOCK        ; CLOCK       ; -0.500       ; 1.667      ; 1.064      ;
; -0.235 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.083      ;
; -0.233 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst28   ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.085      ;
; -0.192 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.128      ;
; -0.192 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.128      ;
; -0.192 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.128      ;
; -0.192 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.128      ;
; -0.192 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.128      ;
; -0.192 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.128      ;
; -0.180 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; -0.500       ; 1.667      ; 1.139      ;
; -0.159 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.159      ;
; -0.158 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.160      ;
; -0.089 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.231      ;
; -0.089 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.231      ;
; -0.089 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 1.668      ; 1.231      ;
; -0.049 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.269      ;
; -0.049 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.269      ;
; -0.049 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.269      ;
; -0.049 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.269      ;
; -0.049 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.269      ;
; -0.049 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|inst13                                       ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 1.666      ; 1.269      ;
; 0.101  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 1.096      ; 1.349      ;
; 0.106  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 1.096      ; 1.354      ;
; 0.242  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.889      ; 1.283      ;
; 0.257  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 1.161      ; 1.570      ;
; 0.376  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.623      ;
; 0.381  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.628      ;
; 0.385  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 1.088      ; 1.625      ;
; 0.412  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.889      ; 1.453      ;
; 0.497  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.744      ;
; 0.502  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.749      ;
; 0.512  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 1.164      ; 1.828      ;
; 0.521  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 0.827      ; 1.500      ;
; 0.554  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 0.827      ; 1.533      ;
; 0.581  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.161      ; 1.894      ;
; 0.583  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 0.818      ; 1.553      ;
; 0.608  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst|inst8      ; CLOCK        ; CLOCK       ; 0.000        ; 0.833      ; 1.593      ;
; 0.609  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 0.894      ; 1.655      ;
; 0.616  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 0.834      ; 1.602      ;
; 0.619  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 1.096      ; 1.867      ;
; 0.627  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.874      ;
; 0.650  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.889      ; 1.691      ;
; 0.658  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst   ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 0.826      ; 1.636      ;
; 0.667  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 1.161      ; 1.980      ;
; 0.670  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 0.856      ; 1.678      ;
; 0.672  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 1.161      ; 1.985      ;
; 0.673  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 0.729      ; 1.554      ;
; 0.675  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst   ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.922      ;
; 0.676  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 0.671      ; 1.499      ;
; 0.678  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8   ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 0.003      ; 0.833      ;
; 0.681  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MDR:inst1|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 0.758      ; 1.591      ;
; 0.687  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 0.861      ; 1.700      ;
; 0.689  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 1.162      ; 2.003      ;
; 0.690  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 0.833      ; 1.675      ;
; 0.700  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 0.921      ; 1.773      ;
; 0.715  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 1.093      ; 1.960      ;
; 0.715  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst   ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.962      ;
; 0.716  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 0.838      ; 1.706      ;
; 0.720  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst   ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.967      ;
; 0.723  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.163      ; 2.038      ;
; 0.724  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 1.174      ; 2.050      ;
; 0.729  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 0.922      ; 1.803      ;
; 0.729  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 1.174      ; 2.055      ;
; 0.732  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 0.846      ; 1.730      ;
; 0.739  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.986      ;
; 0.744  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.991      ;
; 0.745  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.897      ;
; 0.746  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 1.993      ;
; 0.752  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 1.164      ; 2.068      ;
; 0.758  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst20   ; CLOCK        ; CLOCK       ; 0.000        ; 0.827      ; 1.737      ;
; 0.765  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 1.164      ; 2.081      ;
; 0.768  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst1|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 0.662      ; 1.582      ;
; 0.769  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 0.856      ; 1.777      ;
; 0.769  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 0.826      ; 1.747      ;
; 0.774  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 0.755      ; 1.681      ;
; 0.774  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MAR:inst|REGISTER32bit:inst1|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 0.666      ; 1.592      ;
; 0.775  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 1.153      ; 2.080      ;
; 0.785  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|H:inst5|REGISTER32bit:inst1|REGISTER8bit:inst3|inst      ; CLOCK        ; CLOCK       ; 0.000        ; 0.886      ; 1.823      ;
; 0.785  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 0.894      ; 1.831      ;
; 0.787  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 0.828      ; 1.767      ;
; 0.792  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 1.164      ; 2.108      ;
; 0.794  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 0.860      ; 1.806      ;
; 0.794  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 1.162      ; 2.108      ;
; 0.796  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|LV:inst51|REGISTER32bit:inst1|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 0.826      ; 1.774      ;
; 0.797  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|TOS:inst53|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 0.901      ; 1.850      ;
; 0.797  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst5|REGISTER8bit:inst|inst28 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|CPP:inst52|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 0.847      ; 1.796      ;
; 0.798  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|OPC:inst4|REGISTER32bit:inst1|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 0.755      ; 1.705      ;
; 0.799  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|PC:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 1.161      ; 2.112      ;
; 0.799  ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|MBR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24 ; CPU:inst1|DATAPATH:inst|BANK_REGS:inst2|SP:inst50|REGISTER32bit:inst1|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 1.097      ; 2.048      ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst|altsyncram:altsyncram_component|altsyncram_fcb2:auto_generated|ram_block1a1~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 13.509 ; 13.509 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.098  ; 8.098  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 8.303  ; 8.303  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 8.439  ; 8.439  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.179  ; 9.179  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.143  ; 9.143  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 8.839  ; 8.839  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 8.989  ; 8.989  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 8.957  ; 8.957  ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 9.368  ; 9.368  ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 9.823  ; 9.823  ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.690 ; 10.690 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.488 ; 10.488 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 10.668 ; 10.668 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 10.901 ; 10.901 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 10.853 ; 10.853 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 10.979 ; 10.979 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.422 ; 11.422 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 10.988 ; 10.988 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.232 ; 11.232 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.585 ; 11.585 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.008 ; 12.008 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 11.989 ; 11.989 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 11.974 ; 11.974 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.410 ; 12.410 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.449 ; 12.449 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.612 ; 12.612 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.979 ; 12.979 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.034 ; 13.034 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.129 ; 13.129 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.509 ; 13.509 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.377 ; 13.377 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 5.826  ; 5.826  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.486  ; 5.486  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.680  ; 5.680  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.455  ; 5.455  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.681  ; 5.681  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.660  ; 5.660  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.618  ; 5.618  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 5.601  ; 5.601  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.448  ; 5.448  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.470  ; 5.470  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.618  ; 5.618  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 4.770  ; 4.770  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 4.923  ; 4.923  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 5.631  ; 5.631  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 5.608  ; 5.608  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 5.241  ; 5.241  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.241  ; 5.241  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 5.497  ; 5.497  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 5.486  ; 5.486  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.315  ; 5.315  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 5.446  ; 5.446  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.670  ; 5.670  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.773  ; 5.773  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 5.826  ; 5.826  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 5.638  ; 5.638  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 5.460  ; 5.460  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 5.704  ; 5.704  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 5.628  ; 5.628  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.694  ; 5.694  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.306  ; 5.306  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 5.564  ; 5.564  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 5.643  ; 5.643  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.284  ; 5.284  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.018  ; 6.018  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.432  ; 5.432  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.580  ; 5.580  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.523  ; 5.523  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.542  ; 5.542  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.517  ; 5.517  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.501  ; 5.501  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.497  ; 5.497  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.411  ; 5.411  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.791  ; 5.791  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.635  ; 5.635  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.678  ; 5.678  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.659  ; 5.659  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.684  ; 5.684  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.614  ; 5.614  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.518  ; 5.518  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.492  ; 5.492  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.772  ; 5.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.640  ; 5.640  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.405  ; 5.405  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.544  ; 5.544  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.933  ; 5.933  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.018  ; 6.018  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.564  ; 5.564  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.525  ; 5.525  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.798  ; 5.798  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.617  ; 5.617  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.736  ; 5.736  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.491  ; 5.491  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.698  ; 5.698  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.805  ; 5.805  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.638  ; 5.638  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.525  ; 5.525  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 4.619  ; 4.619  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.516  ; 5.516  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.294  ; 5.294  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.997  ; 4.997  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.816  ; 4.816  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.516  ; 5.516  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.917  ; 4.917  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.018  ; 5.018  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.002  ; 5.002  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.804  ; 4.804  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.462  ; 5.462  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.468  ; 4.468  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.427  ; 4.427  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.646  ; 4.646  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.542  ; 4.542  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.238  ; 4.238  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.289  ; 4.289  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.434  ; 4.434  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.527  ; 4.527  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.462  ; 5.462  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.270  ; 5.270  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 4.989  ; 4.989  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.251  ; 5.251  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.069  ; 5.069  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.154  ; 5.154  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 4.970  ; 4.970  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.072  ; 5.072  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.270  ; 5.270  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.120  ; 5.120  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.230  ; 5.230  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.065  ; 5.065  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 4.942  ; 4.942  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 4.948  ; 4.948  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 4.906  ; 4.906  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 4.924  ; 4.924  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 4.847  ; 4.847  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 4.698  ; 4.698  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 4.694  ; 4.694  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 4.941  ; 4.941  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 4.905  ; 4.905  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 4.870  ; 4.870  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 4.895  ; 4.895  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 4.502  ; 4.502  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 4.926  ; 4.926  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 4.685  ; 4.685  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 4.766  ; 4.766  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 4.488  ; 4.488  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 4.740  ; 4.740  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 4.929  ; 4.929  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 4.351  ; 4.351  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 4.948  ; 4.948  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 4.920  ; 4.920  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 4.586  ; 4.586  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.468 ; 14.468 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 9.258  ; 9.258  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.227  ; 9.227  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.363  ; 9.363  ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.626  ; 9.626  ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 10.138 ; 10.138 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 10.102 ; 10.102 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.798  ; 9.798  ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.948  ; 9.948  ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 9.916  ; 9.916  ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.327 ; 10.327 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.782 ; 10.782 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 11.649 ; 11.649 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.447 ; 11.447 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.627 ; 11.627 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.860 ; 11.860 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.812 ; 11.812 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.938 ; 11.938 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.381 ; 12.381 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.947 ; 11.947 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.191 ; 12.191 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.544 ; 12.544 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.967 ; 12.967 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.948 ; 12.948 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.933 ; 12.933 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.369 ; 13.369 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.408 ; 13.408 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.571 ; 13.571 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.938 ; 13.938 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.993 ; 13.993 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 14.088 ; 14.088 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 14.468 ; 14.468 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 14.336 ; 14.336 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.451  ; 6.451  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.994  ; 5.994  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.057  ; 6.057  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.890  ; 5.890  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.964  ; 5.964  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.279  ; 6.279  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.451  ; 6.451  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.153  ; 6.153  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.694  ; 5.694  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.869  ; 5.869  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.826  ; 5.826  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.699  ; 5.699  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.564  ; 5.564  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.860  ; 5.860  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.868  ; 5.868  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.687  ; 5.687  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.769  ; 5.769  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.090  ; 6.090  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.986  ; 5.986  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.134  ; 6.134  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.042  ; 6.042  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.194  ; 6.194  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.431  ; 6.431  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.859  ; 5.859  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.154  ; 6.154  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.221  ; 6.221  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.431  ; 6.431  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.138  ; 6.138  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.437  ; 6.437  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.264  ; 6.264  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.353  ; 6.353  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.172  ; 6.172  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.162  ; 6.162  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.004  ; 6.004  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.073  ; 6.073  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.215  ; 6.215  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.041  ; 6.041  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.321  ; 7.321  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.002  ; 7.002  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.799  ; 6.799  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.014  ; 7.014  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.914  ; 6.914  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.609  ; 6.609  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.655  ; 6.655  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.804  ; 6.804  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.897  ; 6.897  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.321  ; 7.321  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 5.945 ; 5.945 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.912 ; 5.912 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.909 ; 5.909 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.873 ; 5.873 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.528 ; 5.528 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.567 ; 5.567 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.113 ; 6.113 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 5.967 ; 5.967 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.007 ; 6.007 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.255 ; 6.255 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.533 ; 6.533 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.208 ; 6.208 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.743 ; 6.743 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.184 ; 6.184 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.510 ; 6.510 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.757 ; 6.757 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.013 ; 6.013 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.006 ; 6.006 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.314 ; 6.314 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.617 ; 6.617 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.589 ; 6.589 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.488 ; 6.488 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.468 ; 6.468 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.695 ; 6.695 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.654 ; 6.654 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.703 ; 6.703 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.736 ; 6.736 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.138 ; 6.138 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.421 ; 6.421 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.289 ; 6.289 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 4.770 ; 4.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.486 ; 5.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.455 ; 5.455 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.681 ; 5.681 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.660 ; 5.660 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.618 ; 5.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 5.601 ; 5.601 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.470 ; 5.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.618 ; 5.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 4.770 ; 4.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 4.923 ; 4.923 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 5.608 ; 5.608 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 5.497 ; 5.497 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 5.486 ; 5.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.315 ; 5.315 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 5.446 ; 5.446 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.773 ; 5.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 5.826 ; 5.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 5.638 ; 5.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 5.704 ; 5.704 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 5.628 ; 5.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.694 ; 5.694 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.306 ; 5.306 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 5.564 ; 5.564 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.284 ; 5.284 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.405 ; 5.405 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.432 ; 5.432 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.580 ; 5.580 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.542 ; 5.542 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.517 ; 5.517 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.501 ; 5.501 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.497 ; 5.497 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.411 ; 5.411 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.635 ; 5.635 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.678 ; 5.678 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.659 ; 5.659 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.684 ; 5.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.614 ; 5.614 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.518 ; 5.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.492 ; 5.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.772 ; 5.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.640 ; 5.640 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.405 ; 5.405 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.544 ; 5.544 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.933 ; 5.933 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.018 ; 6.018 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.564 ; 5.564 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.798 ; 5.798 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.617 ; 5.617 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.736 ; 5.736 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.491 ; 5.491 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.698 ; 5.698 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.638 ; 5.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 4.619 ; 4.619 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.804 ; 4.804 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.294 ; 5.294 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.997 ; 4.997 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.816 ; 4.816 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.917 ; 4.917 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.018 ; 5.018 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.002 ; 5.002 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.804 ; 4.804 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.238 ; 4.238 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.468 ; 4.468 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.427 ; 4.427 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.646 ; 4.646 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.542 ; 4.542 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.238 ; 4.238 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.289 ; 4.289 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.434 ; 4.434 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.527 ; 4.527 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.458 ; 5.458 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 4.351 ; 4.351 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 4.989 ; 4.989 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.251 ; 5.251 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.069 ; 5.069 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.154 ; 5.154 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 4.970 ; 4.970 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.072 ; 5.072 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.270 ; 5.270 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.120 ; 5.120 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.230 ; 5.230 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.065 ; 5.065 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 4.942 ; 4.942 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 4.948 ; 4.948 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 4.906 ; 4.906 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 4.924 ; 4.924 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 4.847 ; 4.847 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 4.698 ; 4.698 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 4.694 ; 4.694 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 4.941 ; 4.941 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 4.905 ; 4.905 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 4.870 ; 4.870 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 4.895 ; 4.895 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 4.502 ; 4.502 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 4.926 ; 4.926 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 4.685 ; 4.685 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 4.766 ; 4.766 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 4.488 ; 4.488 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 4.740 ; 4.740 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 4.929 ; 4.929 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 4.351 ; 4.351 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 4.948 ; 4.948 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 4.920 ; 4.920 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 4.586 ; 4.586 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.406 ; 6.406 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.847 ; 6.847 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.562 ; 6.562 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.612 ; 6.612 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.571 ; 6.571 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.954 ; 6.954 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.920 ; 6.920 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.768 ; 6.768 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.406 ; 6.406 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.956 ; 6.956 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.007 ; 7.007 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.185 ; 7.185 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.663 ; 7.663 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.494 ; 7.494 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.302 ; 7.302 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.552 ; 7.552 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.217 ; 7.217 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.091 ; 7.091 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.520 ; 7.520 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.927 ; 6.927 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.185 ; 7.185 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.376 ; 7.376 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.428 ; 7.428 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.288 ; 7.288 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.245 ; 7.245 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.167 ; 7.167 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.220 ; 7.220 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.213 ; 7.213 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.580 ; 7.580 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.260 ; 7.260 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.454 ; 7.454 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 7.353 ; 7.353 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.613 ; 7.613 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.564 ; 5.564 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.994 ; 5.994 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.057 ; 6.057 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.890 ; 5.890 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.964 ; 5.964 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.279 ; 6.279 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.451 ; 6.451 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.153 ; 6.153 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.694 ; 5.694 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.869 ; 5.869 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.826 ; 5.826 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.699 ; 5.699 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.564 ; 5.564 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.860 ; 5.860 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.868 ; 5.868 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.687 ; 5.687 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.769 ; 5.769 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.090 ; 6.090 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.986 ; 5.986 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.134 ; 6.134 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.042 ; 6.042 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.194 ; 6.194 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.431 ; 6.431 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.859 ; 5.859 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.154 ; 6.154 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.221 ; 6.221 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.431 ; 6.431 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.138 ; 6.138 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.437 ; 6.437 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.264 ; 6.264 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.353 ; 6.353 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.172 ; 6.172 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.162 ; 6.162 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.004 ; 6.004 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.073 ; 6.073 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.215 ; 6.215 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.041 ; 6.041 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.375 ; 6.375 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.835 ; 6.835 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.752 ; 6.752 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.969 ; 6.969 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.578 ; 6.578 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.375 ; 6.375 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.425 ; 6.425 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.581 ; 6.581 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.662 ; 6.662 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.891 ; 6.891 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -23.302   ; -0.714 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK           ; -23.302   ; -0.714 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -5229.328 ; -7.007 ; 0.0      ; 0.0     ; -1476.836           ;
;  CLOCK           ; -5229.328 ; -7.007 ; N/A      ; N/A     ; -1476.836           ;
+------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 28.738 ; 28.738 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.838 ; 15.838 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.334 ; 16.334 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.584 ; 16.584 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.233 ; 17.233 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 18.384 ; 18.384 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.343 ; 18.343 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 17.662 ; 17.662 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 17.968 ; 17.968 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 17.986 ; 17.986 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 19.010 ; 19.010 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 20.125 ; 20.125 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.953 ; 21.953 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.663 ; 21.663 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 21.941 ; 21.941 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.460 ; 22.460 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 22.463 ; 22.463 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 22.817 ; 22.817 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 23.772 ; 23.772 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 22.793 ; 22.793 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 23.550 ; 23.550 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 24.351 ; 24.351 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 25.165 ; 25.165 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 25.163 ; 25.163 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 25.191 ; 25.191 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.209 ; 26.209 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.276 ; 26.276 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 26.692 ; 26.692 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.563 ; 27.563 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 27.702 ; 27.702 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 27.922 ; 27.922 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.738 ; 28.738 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.251 ; 28.251 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 10.541 ; 10.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 10.154 ; 10.154 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 9.719  ; 9.719  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 10.227 ; 10.227 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 10.191 ; 10.191 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 10.071 ; 10.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 9.996  ; 9.996  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 9.748  ; 9.748  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 10.044 ; 10.044 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.416  ; 8.416  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 10.149 ; 10.149 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 10.122 ; 10.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 9.357  ; 9.357  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 9.362  ; 9.362  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 9.974  ; 9.974  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 10.014 ; 10.014 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 9.538  ; 9.538  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 9.696  ; 9.696  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 10.427 ; 10.427 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 10.541 ; 10.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 10.142 ; 10.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 9.976  ; 9.976  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 10.443 ; 10.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 10.318 ; 10.318 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 10.272 ; 10.272 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 9.576  ; 9.576  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 9.934  ; 9.934  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 10.164 ; 10.164 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 9.511  ; 9.511  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.020 ; 11.020 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 9.820  ; 9.820  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.143 ; 10.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 9.969  ; 9.969  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 10.014 ; 10.014 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 9.952  ; 9.952  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 9.922  ; 9.922  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 9.731  ; 9.731  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.200 ; 10.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.294 ; 10.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.262 ; 10.262 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.404 ; 10.404 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.187 ; 10.187 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.084 ; 10.084 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.031 ; 10.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.683 ; 10.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.148 ; 10.148 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 9.716  ; 9.716  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.083 ; 10.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.940 ; 10.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.020 ; 11.020 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.092 ; 10.092 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.972  ; 9.972  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.715 ; 10.715 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.286 ; 10.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 10.420 ; 10.420 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.918  ; 9.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.390 ; 10.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.414 ; 10.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.286 ; 10.286 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 9.974  ; 9.974  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 8.118  ; 8.118  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.744  ; 9.744  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.511  ; 9.511  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.918  ; 8.918  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.460  ; 8.460  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.744  ; 9.744  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.690  ; 8.690  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.902  ; 8.902  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.897  ; 8.897  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.439  ; 8.439  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.172 ; 10.172 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.858  ; 7.858  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.760  ; 7.760  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.309  ; 8.309  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 8.030  ; 8.030  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.474  ; 7.474  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.465  ; 7.465  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.848  ; 7.848  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.900  ; 7.900  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.172 ; 10.172 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.444  ; 9.444  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 8.861  ; 8.861  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 9.371  ; 9.371  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 9.031  ; 9.031  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 9.171  ; 9.171  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 8.780  ; 8.780  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 8.965  ; 8.965  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.383  ; 9.383  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.167  ; 9.167  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.444  ; 9.444  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 9.045  ; 9.045  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 8.661  ; 8.661  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 8.678  ; 8.678  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 8.669  ; 8.669  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 8.637  ; 8.637  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 8.523  ; 8.523  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 8.334  ; 8.334  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 8.255  ; 8.255  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 8.711  ; 8.711  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 8.694  ; 8.694  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 8.761  ; 8.761  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 7.877  ; 7.877  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 8.700  ; 8.700  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 8.228  ; 8.228  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 8.319  ; 8.319  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 7.854  ; 7.854  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 8.214  ; 8.214  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 8.680  ; 8.680  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 7.567  ; 7.567  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 8.830  ; 8.830  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 8.056  ; 8.056  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 29.742 ; 29.742 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.332 ; 17.332 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.338 ; 17.338 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 17.588 ; 17.588 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 18.237 ; 18.237 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 19.388 ; 19.388 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 19.347 ; 19.347 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.666 ; 18.666 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.972 ; 18.972 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 18.990 ; 18.990 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 20.014 ; 20.014 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.129 ; 21.129 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 22.957 ; 22.957 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 22.667 ; 22.667 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.945 ; 22.945 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 23.464 ; 23.464 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.467 ; 23.467 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.821 ; 23.821 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.776 ; 24.776 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.797 ; 23.797 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.554 ; 24.554 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.355 ; 25.355 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.169 ; 26.169 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.167 ; 26.167 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.195 ; 26.195 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.213 ; 27.213 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 27.280 ; 27.280 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.696 ; 27.696 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 28.567 ; 28.567 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.706 ; 28.706 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.926 ; 28.926 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.742 ; 29.742 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 29.255 ; 29.255 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.032 ; 11.032 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.066 ; 10.066 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.179 ; 10.179 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.791  ; 9.791  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.858  ; 9.858  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.599 ; 10.599 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.848 ; 10.848 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.398 ; 10.398 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.193 ; 10.193 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.431 ; 10.431 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.480 ; 10.480 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.165 ; 10.165 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 9.883  ; 9.883  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.431 ; 10.431 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.549 ; 10.549 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.180 ; 10.180 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.378 ; 10.378 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.244 ; 10.244 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.883  ; 9.883  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.178 ; 10.178 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.987  ; 9.987  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.369 ; 10.369 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.836 ; 10.836 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.619  ; 9.619  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.373 ; 10.373 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.517 ; 10.517 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 11.032 ; 11.032 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.370 ; 10.370 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.857 ; 10.857 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.536 ; 10.536 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.665 ; 10.665 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.312 ; 10.312 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.246 ; 10.246 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.079 ; 10.079 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.182 ; 10.182 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.374 ; 10.374 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.126 ; 10.126 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.961 ; 12.961 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 12.197 ; 12.197 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.736 ; 11.736 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.282 ; 12.282 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.003 ; 12.003 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.450 ; 11.450 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.436 ; 11.436 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.821 ; 11.821 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.872 ; 11.872 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.961 ; 12.961 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 5.945 ; 5.945 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.912 ; 5.912 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.909 ; 5.909 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.873 ; 5.873 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.528 ; 5.528 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.567 ; 5.567 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.113 ; 6.113 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 5.967 ; 5.967 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.007 ; 6.007 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.255 ; 6.255 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.533 ; 6.533 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.208 ; 6.208 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.743 ; 6.743 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.184 ; 6.184 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.510 ; 6.510 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.757 ; 6.757 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.013 ; 6.013 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.006 ; 6.006 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.314 ; 6.314 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.617 ; 6.617 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.589 ; 6.589 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.488 ; 6.488 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.468 ; 6.468 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.695 ; 6.695 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.654 ; 6.654 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.703 ; 6.703 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.736 ; 6.736 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.138 ; 6.138 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.421 ; 6.421 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.289 ; 6.289 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 4.770 ; 4.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.486 ; 5.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.455 ; 5.455 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.681 ; 5.681 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.660 ; 5.660 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.618 ; 5.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 5.601 ; 5.601 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.470 ; 5.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.618 ; 5.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 4.770 ; 4.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 4.923 ; 4.923 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 5.608 ; 5.608 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 5.497 ; 5.497 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 5.486 ; 5.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.315 ; 5.315 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 5.446 ; 5.446 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.773 ; 5.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 5.826 ; 5.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 5.638 ; 5.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 5.704 ; 5.704 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 5.628 ; 5.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.694 ; 5.694 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.306 ; 5.306 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 5.564 ; 5.564 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.284 ; 5.284 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.405 ; 5.405 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.432 ; 5.432 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.580 ; 5.580 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.542 ; 5.542 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.517 ; 5.517 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.501 ; 5.501 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.497 ; 5.497 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.411 ; 5.411 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.635 ; 5.635 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.678 ; 5.678 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.659 ; 5.659 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.684 ; 5.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.614 ; 5.614 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.518 ; 5.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.492 ; 5.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.772 ; 5.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.640 ; 5.640 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.405 ; 5.405 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.544 ; 5.544 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.933 ; 5.933 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.018 ; 6.018 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.564 ; 5.564 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.798 ; 5.798 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.617 ; 5.617 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.736 ; 5.736 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.491 ; 5.491 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.698 ; 5.698 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.638 ; 5.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 4.619 ; 4.619 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.804 ; 4.804 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.294 ; 5.294 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.997 ; 4.997 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.816 ; 4.816 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.917 ; 4.917 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.018 ; 5.018 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.002 ; 5.002 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.804 ; 4.804 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.238 ; 4.238 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.468 ; 4.468 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.427 ; 4.427 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.646 ; 4.646 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.542 ; 4.542 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.238 ; 4.238 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.289 ; 4.289 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.434 ; 4.434 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.527 ; 4.527 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.458 ; 5.458 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 4.351 ; 4.351 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 4.989 ; 4.989 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.251 ; 5.251 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.069 ; 5.069 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.154 ; 5.154 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 4.970 ; 4.970 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.072 ; 5.072 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.270 ; 5.270 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.120 ; 5.120 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.230 ; 5.230 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.065 ; 5.065 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 4.942 ; 4.942 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 4.948 ; 4.948 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 4.906 ; 4.906 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 4.924 ; 4.924 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 4.847 ; 4.847 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 4.698 ; 4.698 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 4.694 ; 4.694 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 4.941 ; 4.941 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 4.905 ; 4.905 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 4.870 ; 4.870 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 4.895 ; 4.895 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 4.502 ; 4.502 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 4.926 ; 4.926 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 4.685 ; 4.685 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 4.766 ; 4.766 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 4.488 ; 4.488 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 4.740 ; 4.740 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 4.929 ; 4.929 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 4.351 ; 4.351 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 4.948 ; 4.948 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 4.920 ; 4.920 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 4.586 ; 4.586 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.406 ; 6.406 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.847 ; 6.847 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.562 ; 6.562 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.612 ; 6.612 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.571 ; 6.571 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.954 ; 6.954 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.920 ; 6.920 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.768 ; 6.768 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.406 ; 6.406 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.956 ; 6.956 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.007 ; 7.007 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.185 ; 7.185 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.663 ; 7.663 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.494 ; 7.494 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.302 ; 7.302 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.552 ; 7.552 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.217 ; 7.217 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.091 ; 7.091 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.520 ; 7.520 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.927 ; 6.927 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.185 ; 7.185 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.376 ; 7.376 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.428 ; 7.428 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.288 ; 7.288 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.245 ; 7.245 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.167 ; 7.167 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.220 ; 7.220 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.213 ; 7.213 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.580 ; 7.580 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.260 ; 7.260 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.454 ; 7.454 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 7.353 ; 7.353 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.613 ; 7.613 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.564 ; 5.564 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.994 ; 5.994 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.057 ; 6.057 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.890 ; 5.890 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.964 ; 5.964 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.279 ; 6.279 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.451 ; 6.451 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.153 ; 6.153 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.694 ; 5.694 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.869 ; 5.869 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.826 ; 5.826 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.699 ; 5.699 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.564 ; 5.564 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.860 ; 5.860 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.868 ; 5.868 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.687 ; 5.687 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.769 ; 5.769 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.090 ; 6.090 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.986 ; 5.986 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.134 ; 6.134 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.042 ; 6.042 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.194 ; 6.194 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.431 ; 6.431 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.859 ; 5.859 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.154 ; 6.154 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.221 ; 6.221 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.431 ; 6.431 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.138 ; 6.138 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.437 ; 6.437 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.264 ; 6.264 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.353 ; 6.353 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.172 ; 6.172 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.162 ; 6.162 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.004 ; 6.004 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.073 ; 6.073 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.215 ; 6.215 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.041 ; 6.041 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.375 ; 6.375 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.835 ; 6.835 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.752 ; 6.752 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.969 ; 6.969 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.578 ; 6.578 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.375 ; 6.375 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.425 ; 6.425 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.581 ; 6.581 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.662 ; 6.662 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.891 ; 6.891 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 158955   ; 5877378  ; 264      ; 742      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 158955   ; 5877378  ; 264      ; 742      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 304   ; 304  ;
; Unconstrained Output Ports      ; 182   ; 182  ;
; Unconstrained Output Port Paths ; 6092  ; 6092 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 12 21:17:01 2025
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.302     -5229.328 CLOCK 
Info (332146): Worst-case hold slack is -0.714
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.714        -7.007 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1476.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.327     -2336.315 CLOCK 
Info (332146): Worst-case hold slack is -0.430
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.430        -6.680 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1476.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 331 megabytes
    Info: Processing ended: Sun Jan 12 21:17:04 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


