<!--
 * @Author: your name
 * @Date: 2020-12-08 17:12:42
 * @LastEditTime: 2020-12-08 20:40:42
 * @LastEditors: Please set LastEditors
 * @Description: In User Settings Edit
 * @FilePath: \doc_works\risc-v_note.mdss
-->
# risc-v spec

## 介绍
risc-v 指令集最初被用来支持教育或科研用途计算机架构，后来希望成为一个免费且开源的用于工业标准的架构. risc-v的定义致力于实现以下几点:
- 适用于学术和工业用途的完整指令集，且免费开源
- 一个真正可以硬件实现而不是只能用于仿真的指令集
- 避免 为了某一种特殊的微架构(microcoded, in-order, decoupled, out-of-order)或者实现技术(e.g., full-custom,ASIC, FPGA)而过度设计指令集(over-architechting) 但是 allows efficient implementation in any of these.
- 该指令级分为一个小的基本整数指令集，这个基础指令集可以用于定制加速器或教学目的 另外该指令级还包括一些支持通用软件开发的可选扩展指令集
- 支持ieee-754 浮点标准
- 支持指令集扩展和特殊变体
- 32bit 64bit??/
- 支持包括异构多核处理器在内的多核或者众核实现方式
- 可选的 可变长度指令 用于扩展可用指令编码空间 以及支持可选指令编码密度 该功能可以改善性能 静态指令大小 以及能耗比
- A fully virtualizable ISA to ease hypervisor development
- 通过新的特权指令架构简化experiments 

risc-v指令集文档尽量避免设计细节的描述(尽管文档里有关于基于实现的指令集设计意图的注释)该文档应该被当作一个适合各种硬件实现的软件可见的通用接口而不是针对某一特殊硬件实现的描述。ridc-v手册一共有2卷 卷一描述基础的非特权指令 尽管非特权指令的行为在不同的特权模式或者特权架构中有所不同 但非特权指令在所有的特权架构的特权模式中都是可用的。卷二描述特权指令设计  该手册使用IEC80000-13：2008 一字节位宽是8bit

## RISC-V 硬件平台术语
risc-v 硬件平台：一个risc-v 硬件平台可能包括一个或多个处理器核 以及其他非risc-v处理器 特殊功能加速器 各种物理存储结构 io设备 用于各个部件互联的互联结构

core：拥有独立的指令读取单元的部件称为一个核  一个risc-v核可能通过多线程方式支持多个risc-v线程或harts 

协处理器：risc-v core 可能含有特殊的指令集扩展或者额外的协处理器， 协处理器紧挨着处理器核心 可以接受risc-v指令流 但是协处理器拥有额外的架构形式或者指令集扩展 并且可能拥有risc-v指令流的相对的自主权

加速器： 加速器是指不可编程的固定功能单元或者一个可以相对自主运行但是只能运行特殊任务的处理器核 在risc-v系统中 我们希望 加速器的形式 是带有扩展指令集的risc-v核心以及定制的协处理器 ，risc-v加速器的一类重要加速器是io加速器 这类加速器的作用是从主处理器核剥离出io处理任务

系统级的risc-v平台可能是单核控制器或者上千节点的共享内存的众核服务节点集群 即使是一个单独的小规模的soc芯片也可能用于搭建多核计算机或多核处理器 这样做的好处是有利于模块化开发以及在子系统之间提供安全的隔离





















