<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="meiadiferenca"/>
  <options>
    <a name="showgrid" val="true"/>
    <a name="preview" val="false"/>
    <a name="showhalo" val="true"/>
    <a name="showhalo" val="true"/>
    <a name="moveconnect" val="true"/>
    <a name="zoom" val="1.0"/>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
    <a name="radix" val="2"/>
    <a name="radix2" val="10signed"/>
    <a name="toolbarloc" val="north"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="meiadiferenca">
    <a name="circuit" val="meiadiferenca"/>
    <a name="label" val="MD"/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(480,370)" to="(480,420)"/>
    <wire from="(340,220)" to="(340,290)"/>
    <wire from="(470,450)" to="(480,450)"/>
    <wire from="(340,400)" to="(400,400)"/>
    <wire from="(470,400)" to="(470,450)"/>
    <wire from="(350,240)" to="(350,370)"/>
    <wire from="(340,290)" to="(340,400)"/>
    <wire from="(530,440)" to="(630,440)"/>
    <wire from="(350,240)" to="(410,240)"/>
    <wire from="(340,220)" to="(410,220)"/>
    <wire from="(350,370)" to="(480,370)"/>
    <wire from="(430,400)" to="(470,400)"/>
    <wire from="(260,290)" to="(340,290)"/>
    <wire from="(260,370)" to="(350,370)"/>
    <wire from="(470,230)" to="(630,230)"/>
    <comp lib="0" loc="(94,16)" name="Text"/>
    <comp lib="0" loc="(260,290)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="0" loc="(630,230)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(470,230)" name="XOR Gate"/>
    <comp lib="1" loc="(530,440)" name="AND Gate"/>
    <comp lib="0" loc="(260,370)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(630,440)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(430,400)" name="NOT Gate"/>
  </circuit>
  <circuit name="diferencacompleta">
    <a name="circuit" val="diferencacompleta"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(420,320)" to="(420,370)"/>
    <wire from="(320,260)" to="(320,310)"/>
    <wire from="(390,370)" to="(420,370)"/>
    <wire from="(460,320)" to="(490,320)"/>
    <wire from="(350,380)" to="(360,380)"/>
    <wire from="(550,370)" to="(570,370)"/>
    <wire from="(310,460)" to="(350,460)"/>
    <wire from="(310,260)" to="(320,260)"/>
    <wire from="(490,360)" to="(500,360)"/>
    <wire from="(310,370)" to="(360,370)"/>
    <wire from="(420,320)" to="(430,320)"/>
    <wire from="(460,310)" to="(570,310)"/>
    <wire from="(350,380)" to="(350,460)"/>
    <wire from="(490,320)" to="(490,360)"/>
    <wire from="(320,310)" to="(430,310)"/>
    <wire from="(390,380)" to="(500,380)"/>
    <comp loc="(460,310)" name="meiadiferenca"/>
    <comp loc="(390,370)" name="meiadiferenca"/>
    <comp lib="0" loc="(570,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(310,460)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(310,370)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="0" loc="(310,260)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="v"/>
    </comp>
    <comp lib="1" loc="(550,370)" name="OR Gate"/>
    <comp lib="0" loc="(570,370)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
