[
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~MultMan|MultCell",
    "duplicate":"~MultMan|MultMan/u_mult_step0:MultCell",
    "index":0.0
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~MultMan|MultCell_1",
    "duplicate":"~MultMan|MultMan/u_mult_step:MultCell",
    "index":0.16666666666666666
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~MultMan|MultCell_2",
    "duplicate":"~MultMan|MultMan/u_mult_step_1:MultCell",
    "index":0.3333333333333333
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~MultMan|MultCell_3",
    "duplicate":"~MultMan|MultMan/u_mult_step_2:MultCell",
    "index":0.5
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~MultMan|MultCell_4",
    "duplicate":"~MultMan|MultMan/u_mult_step_3:MultCell",
    "index":0.6666666666666666
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~MultMan|MultCell_5",
    "duplicate":"~MultMan|MultMan/u_mult_step_4:MultCell",
    "index":0.8333333333333334
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.SystemVerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"MultMan_build"
  }
]