m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/simulation/modelsim
vDecoder_2_4
Z1 !s110 1710915307
!i10b 1
!s100 e3HYCAXD2Ykn3S5P89aR31
IN9WCWVB>m0]=BQW5?aDTb0
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
w1710895310
8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/Decoder_2_4.v
FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/Decoder_2_4.v
L0 1
Z3 OV;L;10.5b;63
r1
!s85 0
31
Z4 !s108 1710915307.000000
!s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/Decoder_2_4.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/Decoder_2_4.v|
!i113 1
Z5 o-vlog01compat -work work
!s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4
Z6 tCvgOpt 0
n@decoder_2_4
vDecoder_2_4_vlg_tst
R1
!i10b 1
!s100 `F4PA?md=2KTf`?TA26LJ3
I16=YoBgWf21MNmM7=IjSe3
R2
R0
w1710915180
8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/simulation/modelsim/Decoder_2_4.vt
FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/simulation/modelsim/Decoder_2_4.vt
L0 2
R3
r1
!s85 0
31
R4
!s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/simulation/modelsim/Decoder_2_4.vt|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/simulation/modelsim|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/simulation/modelsim/Decoder_2_4.vt|
!i113 1
R5
!s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Decoder_2_4/simulation/modelsim
R6
n@decoder_2_4_vlg_tst
