62 dip pin header (bottom view)
1<------>63
2<------>64

3S500E (bottom view)
------------------------------------------------------------
161 163 165 168 172 178 180 185 187 190 193 197 200 203 2 4
162 164 167 171 177 179 181 186 189 192 196 199 202 205 3 5


gnd			vcc3.3			vcc3.3		gnd
160			153				9			8
152			151				12			11
150			147				16			15
146			145				19			18
144			140				23			22
139			138				25			24
137			135				29			28
134			133				31			30
132			129				34			33
128			127				36			35
gnd			5v				5v			gnd
126			123				40			39
122			120				42			41
119			116				47			45
115			113				49			48
112			109				55			50
108			107				61			60
106			102				63			62
100			99				65			64
98			97				74			69
96			94				76			75
93			90				82			77
-----------------------------------------------------------

62 pin dip header
1)		8 		A1			| right col (conn. goes below the 3.3v & gnd)
2)		9		A0
3)		11		A3
4)		12		A2
5)		15		A5
6)		16		A4
7)		18		A7
8)		19		A6
9)		22		A9
10)		23		A8
11)		24		A11
12)		25		A10
13)		28		A13
14)		29		A12
15)		33		D1			skip 30 & 31 on fpga conn.
16)		34		D0
17)		35		D3
18)		36		D2
19)		GND					tenth one over from pin 1
20)		5V					tenth one over from pin 2
21)		39		D5
22)		40		D4
23)		41		D7
24)		42		D6
25)		45		PMBE
26)		47		PMSC1		not used
27)		48		PMWR		write
28)		49		PMSC2		chip select
29)		nc
30)		50		PMRD		read
31)		135		an 5		this was a work-around
32)		137		an 4
33)		GND
34)		GND
35)		200		data_avail		|
36)		202		rpm				| top row
37)		203		data_ack		|
38)		205		mph				|
39)		2		out_code[0]		|
40)		3		out_code[1]		|
41)		4		out_code[2]		|
42)		5		out_code[3]		|
43)		93		row 3
44)		90		col 3
45)		96		row 2
46)		94		col 2
47)		98		row 1
48)		97		col 1
49)		100		row 0
50)		99		col 0
51)		139		an 2
52)		138		an 3
53)		144		an 0
54)		140		an 1
55)		146		sseg 6
56)		145		sseg 5
57)		150		sseg 4
58)		nc
59)		152		sseg 2
60)		151		sseg 3
61)		160		sseg 0
62)		153		sseg 1
63)		GND
64)		3.3v

