
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_tlul_socket_m1_0.1/rtl/tlul_socket_m1.sv Cov: 90.1% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // TL-UL socket M:1 module</pre>
<pre style="margin:0; padding:0 ">   6: //</pre>
<pre style="margin:0; padding:0 ">   7: // Verilog parameters</pre>
<pre style="margin:0; padding:0 ">   8: //   M:             Number of host ports.</pre>
<pre style="margin:0; padding:0 ">   9: //   HReqPass:      M bit array to allow requests to pass through the host i</pre>
<pre style="margin:0; padding:0 ">  10: //                  FIFO with no clock delay if the request FIFO is empty. If</pre>
<pre style="margin:0; padding:0 ">  11: //                  1'b0, at least one clock cycle of latency is created.</pre>
<pre style="margin:0; padding:0 ">  12: //                  Default is 1'b1.</pre>
<pre style="margin:0; padding:0 ">  13: //   HRspPass:      Same as HReqPass but for host response FIFO.</pre>
<pre style="margin:0; padding:0 ">  14: //   HReqDepth:     Mx4 bit array. bit[i*4+:4] is depth of host i request FIFO.</pre>
<pre style="margin:0; padding:0 ">  15: //                  Depth of zero is allowed if ReqPass is true. A maximum value</pre>
<pre style="margin:0; padding:0 ">  16: //                  of 16 is allowed, default is 2.</pre>
<pre style="margin:0; padding:0 ">  17: //   HRspDepth:     Same as HReqDepth but for host response FIFO.</pre>
<pre style="margin:0; padding:0 ">  18: //   DReqPass:      Same as HReqPass but for device request FIFO.</pre>
<pre style="margin:0; padding:0 ">  19: //   DRspPass:      Same as HReqPass but for device response FIFO.</pre>
<pre style="margin:0; padding:0 ">  20: //   DReqDepth:     Same as HReqDepth but for device request FIFO.</pre>
<pre style="margin:0; padding:0 ">  21: //   DRspDepth:     Same as HReqDepth but for device response FIFO.</pre>
<pre style="margin:0; padding:0 ">  22: </pre>
<pre style="margin:0; padding:0 ">  23: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">  24: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25: module tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   parameter int unsigned  M         = 4,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   parameter bit [M-1:0]   HReqPass  = {M{1'b1}},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   parameter bit [M-1:0]   HRspPass  = {M{1'b1}},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   parameter bit [M*4-1:0] HReqDepth = {M{4'h2}},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   parameter bit [M*4-1:0] HRspDepth = {M{4'h2}},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   parameter bit           DReqPass  = 1'b1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   parameter bit           DRspPass  = 1'b1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   parameter bit [3:0]     DReqDepth = 4'h2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   parameter bit [3:0]     DRspDepth = 4'h2</pre>
<pre style="margin:0; padding:0 ">  35: ) (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   input                     clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   input                     rst_ni,</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   input  tlul_pkg::tl_h2d_t tl_h_i [M],</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:   output tlul_pkg::tl_d2h_t tl_h_o [M],</pre>
<pre style="margin:0; padding:0 ">  41: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   output tlul_pkg::tl_h2d_t tl_d_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   input  tlul_pkg::tl_d2h_t tl_d_i</pre>
<pre style="margin:0; padding:0 ">  44: );</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="margin:0; padding:0 ">  46:   `ASSERT_INIT(maxM, M < 16)</pre>
<pre style="margin:0; padding:0 ">  47: </pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="margin:0; padding:0 ">  49:   // Signals</pre>
<pre style="margin:0; padding:0 ">  50:   //</pre>
<pre style="margin:0; padding:0 ">  51:   //  tl_h_i/o[0] |  tl_h_i/o[1] | ... |  tl_h_i/o[M-1]</pre>
<pre style="margin:0; padding:0 ">  52:   //      |              |                    |</pre>
<pre style="margin:0; padding:0 ">  53:   // u_hostfifo[0]  u_hostfifo[1]        u_hostfifo[M-1]</pre>
<pre style="margin:0; padding:0 ">  54:   //      |              |                    |</pre>
<pre style="margin:0; padding:0 ">  55:   //       hreq_fifo_o(i) / hrsp_fifo_i(i)</pre>
<pre style="margin:0; padding:0 ">  56:   //     ---------------------------------------</pre>
<pre style="margin:0; padding:0 ">  57:   //     |       request/grant/req_data        |</pre>
<pre style="margin:0; padding:0 ">  58:   //     |                                     |</pre>
<pre style="margin:0; padding:0 ">  59:   //     |           PRIM_ARBITER              |</pre>
<pre style="margin:0; padding:0 ">  60:   //     |                                     |</pre>
<pre style="margin:0; padding:0 ">  61:   //     |  arb_valid / arb_ready / arb_data   |</pre>
<pre style="margin:0; padding:0 ">  62:   //     ---------------------------------------</pre>
<pre style="margin:0; padding:0 ">  63:   //                     |</pre>
<pre style="margin:0; padding:0 ">  64:   //                dreq_fifo_i / drsp_fifo_o</pre>
<pre id="id65" style="background-color: #FFB6C1; margin:0; padding:0 ">  65:   //                     |</pre>
<pre style="margin:0; padding:0 ">  66:   //                u_devicefifo</pre>
<pre style="margin:0; padding:0 ">  67:   //                     |</pre>
<pre style="margin:0; padding:0 ">  68:   //                  tl_d_o/i</pre>
<pre style="margin:0; padding:0 ">  69:   //</pre>
<pre style="margin:0; padding:0 ">  70:   // Required ID width to distinguish between host ports</pre>
<pre style="margin:0; padding:0 ">  71:   //  Used in response steering</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   localparam int unsigned IDW   = top_pkg::TL_AIW;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   localparam int unsigned STIDW = $clog2(M);</pre>
<pre style="margin:0; padding:0 ">  74: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   tlul_pkg::tl_h2d_t hreq_fifo_o [M];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   tlul_pkg::tl_d2h_t hrsp_fifo_i [M];</pre>
<pre style="margin:0; padding:0 ">  77: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [M-1:0] hrequest;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic [M-1:0] hgrant;</pre>
<pre style="margin:0; padding:0 ">  80: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   tlul_pkg::tl_h2d_t dreq_fifo_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   tlul_pkg::tl_d2h_t drsp_fifo_o;</pre>
<pre style="margin:0; padding:0 ">  83: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic arb_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic arb_ready;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   tlul_pkg::tl_h2d_t arb_data;</pre>
<pre style="margin:0; padding:0 ">  87: </pre>
<pre style="margin:0; padding:0 ">  88:   // Host Req/Rsp FIFO</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   for (genvar i = 0 ; i < M ; i++) begin : gen_host_fifo</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:     tlul_pkg::tl_h2d_t hreq_fifo_i;</pre>
<pre style="margin:0; padding:0 ">  91: </pre>
<pre style="margin:0; padding:0 ">  92:     // ID Shifting</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:     logic [STIDW-1:0] reqid_sub;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:     logic [IDW-1:0] shifted_id;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:     assign reqid_sub = i;   // can cause conversion error?</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:     assign shifted_id = {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:       tl_h_i[i].a_source[0+:(IDW-STIDW)],</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:       reqid_sub</pre>
<pre style="margin:0; padding:0 ">  99:     };</pre>
<pre style="margin:0; padding:0 "> 100: </pre>
<pre style="margin:0; padding:0 "> 101:   `ASSERT(idInRange, tl_h_i[i].a_valid |-> tl_h_i[i].a_source[IDW-1 -:STIDW] == '0)</pre>
<pre style="margin:0; padding:0 "> 102: </pre>
<pre style="margin:0; padding:0 "> 103:     // assign not connected bits to nc_* signal to make lint happy</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:     logic [IDW-1 : IDW-STIDW] unused_tl_h_source;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:     assign unused_tl_h_source = tl_h_i[i].a_source[IDW-1 -: STIDW];</pre>
<pre style="margin:0; padding:0 "> 106: </pre>
<pre style="margin:0; padding:0 "> 107:     // Put shifted ID</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:     assign hreq_fifo_i = '{</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:       a_valid:    tl_h_i[i].a_valid,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:       a_opcode:   tl_h_i[i].a_opcode,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:       a_param:    tl_h_i[i].a_param,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:       a_size:     tl_h_i[i].a_size,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:       a_source:   shifted_id,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:       a_address:  tl_h_i[i].a_address,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:       a_mask:     tl_h_i[i].a_mask,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:       a_data:     tl_h_i[i].a_data,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:       a_user:     tl_h_i[i].a_user,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:       d_ready:    tl_h_i[i].d_ready</pre>
<pre id="id119" style="background-color: #FFB6C1; margin:0; padding:0 "> 119:     };</pre>
<pre style="margin:0; padding:0 "> 120: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:     tlul_fifo_sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:       .ReqPass    (HReqPass[i]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:       .RspPass    (HRspPass[i]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:       .ReqDepth   (HReqDepth[i*4+:4]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:       .RspDepth   (HRspDepth[i*4+:4]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:       .SpareReqW  (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:     ) u_hostfifo (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:       .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:       .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:       .tl_h_i      (hreq_fifo_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:       .tl_h_o      (tl_h_o[i]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:       .tl_d_o      (hreq_fifo_o[i]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:       .tl_d_i      (hrsp_fifo_i[i]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:       .spare_req_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:       .spare_req_o (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:       .spare_rsp_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:       .spare_rsp_o ()</pre>
<pre style="margin:0; padding:0 "> 138:     );</pre>
<pre style="margin:0; padding:0 "> 139:   end</pre>
<pre style="margin:0; padding:0 "> 140: </pre>
<pre style="margin:0; padding:0 "> 141:   // Device Req/Rsp FIFO</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:   tlul_fifo_sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:     .ReqPass    (DReqPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:     .RspPass    (DRspPass),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     .ReqDepth   (DReqDepth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     .RspDepth   (DRspDepth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     .SpareReqW  (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:   ) u_devicefifo (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:     .tl_h_i      (dreq_fifo_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:     .tl_h_o      (drsp_fifo_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:     .tl_d_o      (tl_d_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:     .tl_d_i      (tl_d_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:     .spare_req_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:     .spare_req_o (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:     .spare_rsp_i (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:     .spare_rsp_o ()</pre>
<pre style="margin:0; padding:0 "> 159:   );</pre>
<pre style="margin:0; padding:0 "> 160: </pre>
<pre style="margin:0; padding:0 "> 161:   // Request Arbiter</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:   for (genvar i = 0 ; i < M ; i++) begin : gen_arbreqgnt</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:     assign hrequest[i] = hreq_fifo_o[i].a_valid;</pre>
<pre style="margin:0; padding:0 "> 164:   end</pre>
<pre style="margin:0; padding:0 "> 165: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:   assign arb_ready = drsp_fifo_o.a_ready;</pre>
<pre style="margin:0; padding:0 "> 167: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:   if (tlul_pkg::ArbiterImpl == "PPC") begin : gen_arb_ppc</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:     prim_arbiter_ppc #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:       .N      (M),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:       .DW     ($bits(tlul_pkg::tl_h2d_t))</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:     ) u_reqarb (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:       .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:       .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:       .req_i   ( hrequest    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:       .data_i  ( hreq_fifo_o ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:       .gnt_o   ( hgrant      ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:       .idx_o   (             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:       .valid_o ( arb_valid   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:       .data_o  ( arb_data    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:       .ready_i ( arb_ready   )</pre>
<pre style="margin:0; padding:0 "> 182:     );</pre>
<pre id="id183" style="background-color: #FFB6C1; margin:0; padding:0 "> 183:   end else if (tlul_pkg::ArbiterImpl == "BINTREE") begin : gen_tree_arb</pre>
<pre id="id184" style="background-color: #FFB6C1; margin:0; padding:0 "> 184:     prim_arbiter_tree #(</pre>
<pre id="id185" style="background-color: #FFB6C1; margin:0; padding:0 "> 185:       .N      (M),</pre>
<pre id="id186" style="background-color: #FFB6C1; margin:0; padding:0 "> 186:       .DW     ($bits(tlul_pkg::tl_h2d_t))</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:     ) u_reqarb (</pre>
<pre id="id188" style="background-color: #FFB6C1; margin:0; padding:0 "> 188:       .clk_i,</pre>
<pre id="id189" style="background-color: #FFB6C1; margin:0; padding:0 "> 189:       .rst_ni,</pre>
<pre id="id190" style="background-color: #FFB6C1; margin:0; padding:0 "> 190:       .req_i   ( hrequest    ),</pre>
<pre id="id191" style="background-color: #FFB6C1; margin:0; padding:0 "> 191:       .data_i  ( hreq_fifo_o ),</pre>
<pre id="id192" style="background-color: #FFB6C1; margin:0; padding:0 "> 192:       .gnt_o   ( hgrant      ),</pre>
<pre id="id193" style="background-color: #FFB6C1; margin:0; padding:0 "> 193:       .idx_o   (             ),</pre>
<pre id="id194" style="background-color: #FFB6C1; margin:0; padding:0 "> 194:       .valid_o ( arb_valid   ),</pre>
<pre id="id195" style="background-color: #FFB6C1; margin:0; padding:0 "> 195:       .data_o  ( arb_data    ),</pre>
<pre id="id196" style="background-color: #FFB6C1; margin:0; padding:0 "> 196:       .ready_i ( arb_ready   )</pre>
<pre style="margin:0; padding:0 "> 197:     );</pre>
<pre style="margin:0; padding:0 "> 198:   end else begin : gen_unknown</pre>
<pre style="margin:0; padding:0 "> 199:     `ASSERT_INIT(UnknownArbImpl_A, 0)</pre>
<pre style="margin:0; padding:0 "> 200:   end</pre>
<pre style="margin:0; padding:0 "> 201: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   logic [  M-1:0] hfifo_rspvalid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:   logic [  M-1:0] dfifo_rspready;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:   logic [IDW-1:0] hfifo_rspid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:   logic dfifo_rspready_merged;</pre>
<pre style="margin:0; padding:0 "> 206: </pre>
<pre style="margin:0; padding:0 "> 207:   // arb_data --> dreq_fifo_i</pre>
<pre style="margin:0; padding:0 "> 208:   //   dreq_fifo_i.hd_rspready <= dfifo_rspready</pre>
<pre style="margin:0; padding:0 "> 209: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:   assign dfifo_rspready_merged = |dfifo_rspready;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:   assign dreq_fifo_i = '{</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:     a_valid:   arb_valid,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:     a_opcode:  arb_data.a_opcode,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:     a_param:   arb_data.a_param,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:     a_size:    arb_data.a_size,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:     a_source:  arb_data.a_source,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:     a_address: arb_data.a_address,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:     a_mask:    arb_data.a_mask,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:     a_data:    arb_data.a_data,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     a_user:    arb_data.a_user,</pre>
<pre style="margin:0; padding:0 "> 221: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:     d_ready:   dfifo_rspready_merged</pre>
<pre style="margin:0; padding:0 "> 223:   };</pre>
<pre style="margin:0; padding:0 "> 224: </pre>
<pre style="margin:0; padding:0 "> 225:   // Response ID steering</pre>
<pre style="margin:0; padding:0 "> 226:   // drsp_fifo_o --> hrsp_fifo_i[i]</pre>
<pre style="margin:0; padding:0 "> 227: </pre>
<pre style="margin:0; padding:0 "> 228:   // Response ID shifting before put into host fifo</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:   assign hfifo_rspid = {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:     {STIDW{1'b0}},</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:     drsp_fifo_o.d_source[IDW-1:STIDW]</pre>
<pre style="margin:0; padding:0 "> 232:   };</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:   for (genvar i = 0 ; i < M ; i++) begin : gen_idrouting</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:     assign hfifo_rspvalid[i] = drsp_fifo_o.d_valid &</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:                                (drsp_fifo_o.d_source[0+:STIDW] == i);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:     assign dfifo_rspready[i] = hreq_fifo_o[i].d_ready                &</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:                                (drsp_fifo_o.d_source[0+:STIDW] == i) &</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:                               drsp_fifo_o.d_valid;</pre>
<pre style="margin:0; padding:0 "> 239: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:     assign hrsp_fifo_i[i] = '{</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:       d_valid:  hfifo_rspvalid[i],</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:       d_opcode: drsp_fifo_o.d_opcode,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:       d_param:  drsp_fifo_o.d_param,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:       d_size:   drsp_fifo_o.d_size,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:       d_source: hfifo_rspid,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:       d_sink:   drsp_fifo_o.d_sink,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:       d_data:   drsp_fifo_o.d_data,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:       d_user:   drsp_fifo_o.d_user,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:       d_error:  drsp_fifo_o.d_error,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:       a_ready:  hgrant[i]</pre>
<pre style="margin:0; padding:0 "> 251:     };</pre>
<pre style="margin:0; padding:0 "> 252:   end</pre>
<pre style="margin:0; padding:0 "> 253: </pre>
<pre style="margin:0; padding:0 "> 254:   // this assertion fails when rspid[0+:STIDW] not in [0..M-1]</pre>
<pre style="margin:0; padding:0 "> 255:   `ASSERT(rspIdInRange, drsp_fifo_o.d_valid |-></pre>
<pre style="margin:0; padding:0 "> 256:       drsp_fifo_o.d_source[0+:STIDW] >= 0 && drsp_fifo_o.d_source[0+:STIDW] < M)</pre>
<pre style="margin:0; padding:0 "> 257: </pre>
<pre style="margin:0; padding:0 "> 258: endmodule</pre>
<pre style="margin:0; padding:0 "> 259: </pre>
</body>
</html>
