Flow report for CPUDesign
Mon Mar 31 13:20:03 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Flow Summary                                                                      ;
+---------------------------------+-------------------------------------------------+
; Flow Status                     ; Successful - Mon Mar 31 13:20:03 2025           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; CPUDesign                                       ;
; Top-level Entity Name           ; datapath                                        ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CEBA4F23C7                                     ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 4,499 / 18,480 ( 24 % )                         ;
; Total registers                 ; 860                                             ;
; Total pins                      ; 128 / 224 ( 57 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 16,384 / 3,153,920 ( < 1 % )                    ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 4 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 03/31/2025 13:12:32 ;
; Main task         ; Compilation         ;
; Revision Name     ; CPUDesign           ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                             ;
+--------------------------------------+----------------------------------------+---------------+-------------+----------------+
; Assignment Name                      ; Value                                  ; Default Value ; Entity Name ; Section Id     ;
+--------------------------------------+----------------------------------------+---------------+-------------+----------------+
; COMPILER_SIGNATURE_ID                ; 26830026794796.174344115204076         ; --            ; --          ; --             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; andi_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; or_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; mflo_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; ld_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; branch_tb      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; neg_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; add_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; st_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; ror_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; div_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; and_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; mfhi_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; out_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; ldi_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; not_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; shr_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; in_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; rol_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; addi_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; shl_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; ori_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; mul_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; jr_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; jal_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; sub_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --          ; shra_tb        ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; in_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                            ; --            ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)              ; <None>        ; --          ; --             ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                        ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_FILE                  ; andi_tb.v                              ; --            ; --          ; andi_tb        ;
; EDA_TEST_BENCH_FILE                  ; or_tb.v                                ; --            ; --          ; or_tb          ;
; EDA_TEST_BENCH_FILE                  ; mflo_tb.v                              ; --            ; --          ; mflo_tb        ;
; EDA_TEST_BENCH_FILE                  ; ld_tb.v                                ; --            ; --          ; ld_tb          ;
; EDA_TEST_BENCH_FILE                  ; branch_tb.v                            ; --            ; --          ; branch_tb      ;
; EDA_TEST_BENCH_FILE                  ; neg_tb.v                               ; --            ; --          ; neg_tb         ;
; EDA_TEST_BENCH_FILE                  ; add_tb.v                               ; --            ; --          ; add_tb         ;
; EDA_TEST_BENCH_FILE                  ; st_tb.v                                ; --            ; --          ; st_tb          ;
; EDA_TEST_BENCH_FILE                  ; ror_tb.v                               ; --            ; --          ; ror_tb         ;
; EDA_TEST_BENCH_FILE                  ; div_tb.v                               ; --            ; --          ; div_tb         ;
; EDA_TEST_BENCH_FILE                  ; and_tb.v                               ; --            ; --          ; and_tb         ;
; EDA_TEST_BENCH_FILE                  ; mfhi_tb.v                              ; --            ; --          ; mfhi_tb        ;
; EDA_TEST_BENCH_FILE                  ; out_tb.v                               ; --            ; --          ; out_tb         ;
; EDA_TEST_BENCH_FILE                  ; ldi_tb.v                               ; --            ; --          ; ldi_tb         ;
; EDA_TEST_BENCH_FILE                  ; not_tb.v                               ; --            ; --          ; not_tb         ;
; EDA_TEST_BENCH_FILE                  ; shr_tb.v                               ; --            ; --          ; shr_tb         ;
; EDA_TEST_BENCH_FILE                  ; in_tb.v                                ; --            ; --          ; in_tb          ;
; EDA_TEST_BENCH_FILE                  ; rol_tb.v                               ; --            ; --          ; rol_tb         ;
; EDA_TEST_BENCH_FILE                  ; addi_tb.v                              ; --            ; --          ; addi_tb        ;
; EDA_TEST_BENCH_FILE                  ; shl_tb.v                               ; --            ; --          ; shl_tb         ;
; EDA_TEST_BENCH_FILE                  ; ori_tb.v                               ; --            ; --          ; ori_tb         ;
; EDA_TEST_BENCH_FILE                  ; mul_tb.v                               ; --            ; --          ; mul_tb         ;
; EDA_TEST_BENCH_FILE                  ; jr_tb.v                                ; --            ; --          ; jr_tb          ;
; EDA_TEST_BENCH_FILE                  ; jal_tb.v                               ; --            ; --          ; jal_tb         ;
; EDA_TEST_BENCH_FILE                  ; sub_tb.v                               ; --            ; --          ; sub_tb         ;
; EDA_TEST_BENCH_FILE                  ; shra_tb.v                              ; --            ; --          ; shra_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; andi_tb                                ; --            ; --          ; andi_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; or_tb                                  ; --            ; --          ; or_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; mflo_tb                                ; --            ; --          ; mflo_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; ld_tb                                  ; --            ; --          ; ld_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; branch_tb                              ; --            ; --          ; branch_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; neg_tb                                 ; --            ; --          ; neg_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; add_tb                                 ; --            ; --          ; add_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; st_tb                                  ; --            ; --          ; st_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; ror_tb                                 ; --            ; --          ; ror_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; div_tb                                 ; --            ; --          ; div_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; and_tb                                 ; --            ; --          ; and_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; mfhi_tb                                ; --            ; --          ; mfhi_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; out_tb                                 ; --            ; --          ; out_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; ldi_tb                                 ; --            ; --          ; ldi_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; not_tb                                 ; --            ; --          ; not_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; shr_tb                                 ; --            ; --          ; shr_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; in_tb                                  ; --            ; --          ; in_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; rol_tb                                 ; --            ; --          ; rol_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; addi_tb                                ; --            ; --          ; addi_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; shl_tb                                 ; --            ; --          ; shl_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; ori_tb                                 ; --            ; --          ; ori_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; mul_tb                                 ; --            ; --          ; mul_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; jr_tb                                  ; --            ; --          ; jr_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; jal_tb                                 ; --            ; --          ; jal_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; sub_tb                                 ; --            ; --          ; sub_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; shra_tb                                ; --            ; --          ; shra_tb        ;
; EDA_TEST_BENCH_NAME                  ; and_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; add_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mul_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; div_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; neg_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; shl_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ror_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; or_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; shr_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; sub_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; shra_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; rol_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; not_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; addi_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; jr_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; branch_tb                              ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; out_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; in_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; andi_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ori_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mfhi_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mflo_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ldi_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ld_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; st_tb                                  ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; jal_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; andi_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; or_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; mflo_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; ld_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; branch_tb      ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; neg_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; add_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; st_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; ror_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; div_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; and_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; mfhi_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; out_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; ldi_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; not_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; shr_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; in_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; rol_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; addi_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; shl_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; ori_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; mul_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; jr_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; jal_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; sub_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 600 ns                                 ; --            ; --          ; shra_tb        ;
; EDA_TIME_SCALE                       ; 1 ps                                   ; --            ; --          ; eda_simulation ;
; FITTER_EFFORT                        ; Standard Fit                           ; Auto Fit      ; --          ; --             ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                     ; --            ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                      ; --            ; --          ; --             ;
; OPTIMIZATION_TECHNIQUE               ; Speed                                  ; Balanced      ; --          ; --             ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                      ; --            ; --          ; --             ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                      ; --            ; --          ; --             ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                             ; --            ; --          ; --             ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                             ; --            ; --          ; --             ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family) ; --            ; datapath    ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family) ; --            ; datapath    ; Top            ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family) ; --            ; datapath    ; Top            ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                    ; --            ; --          ; --             ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW  ; --            ; --          ; --             ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                           ; --            ; --          ; --             ;
; TOP_LEVEL_ENTITY                     ; datapath                               ; CPUDesign     ; --          ; --             ;
+--------------------------------------+----------------------------------------+---------------+-------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:53     ; 1.0                     ; 4894 MB             ; 00:00:47                           ;
; Fitter               ; 00:05:57     ; 1.1                     ; 6427 MB             ; 00:07:43                           ;
; Assembler            ; 00:00:09     ; 1.0                     ; 4873 MB             ; 00:00:07                           ;
; Timing Analyzer      ; 00:00:20     ; 2.6                     ; 5203 MB             ; 00:00:33                           ;
; EDA Netlist Writer   ; 00:00:04     ; 1.0                     ; 4841 MB             ; 00:00:04                           ;
; Total                ; 00:07:23     ; --                      ; --                  ; 00:09:14                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; BMH-212-18       ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; BMH-212-18       ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; BMH-212-18       ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; BMH-212-18       ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; BMH-212-18       ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off CPUDesign -c CPUDesign
quartus_fit --read_settings_files=off --write_settings_files=off CPUDesign -c CPUDesign
quartus_asm --read_settings_files=off --write_settings_files=off CPUDesign -c CPUDesign
quartus_sta CPUDesign -c CPUDesign
quartus_eda --read_settings_files=off --write_settings_files=off CPUDesign -c CPUDesign



