{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "full_adder": [
        "full_adder",
        "BEdzp",
        "module",
        3
    ],
    "adder_testbench": [
        "adder_testbench",
        "T0JPf",
        "module",
        2
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ]
}