# check_design
在Design Compiler中，check_design命令用于对设计进行检查以发现潜在的问题。以下是一些Lint规则的解释：

## <mark>LINT-2(Unloaded nets): drive by pin xxx has no loads</mark>
**常用在检查输出端口。** 当综合之后出现这种类型的 warning 时，说明你的代码中在**实例化某个模块的时候输出端口未连接负载**，或者你只把**该信号的某几 bit 连接到了该模块的端口上**，这种警告的出现是比较常见的，比如下图所示：这表明在代码中 send_check_bus_addr 是一个 11bit 的输入信号，它的第 6~10bit 没有连接到该模块的端口上，即：

![](vx_images/545450817249483.png)

![](vx_images/1090917237350.png)

这样的警告虽然对 DC 综合的结果没有太大的影响，但是必须按照代码规范的要求，把未连接负载的部分信号重新以  NC  （  Not Connect  ）为后缀来命名 。

## <mark>LINT-28(Unconnected ports): xxx is not connected to any nets</mark>
**常用在检查输入端口。** DC 综合如果出现这样的 warning ，就说明你的这个信号的某些  bit  是悬空的 ，对于总线的输入数据信号 bus_data_i 是一个 32bit 的信号，但是当前模块中只用到了低 20bit ，而高 12bit 是没有连接到任何信号上面去的，那么 DC 就会给出这样的警告。
这种警告的消除方法就是：
在你的该模块中你用到了某个信号的多少 bit ，那么你在顶层调用该模块的时候只把你用到的该信号对应的那些  bit  连进来 ，这样就不会出现这样的警告。
另外需要说明的是，有些时候我们为了代码的简洁性，必须要把某个信号完全连到该模块，那么这个时候造成这种  warning  我们是可以接受的 。
还有一种可能就是有些时候你的设计需要发生变化，比如某个信号要去掉，却忘记把该信号的端口连接给删掉 ，这样就会导致这个信号的所有 bit 都是没有连接到任何信号，这样的情况就是必须进行修改的，否则会对 DC 的综合造成不必要的影响。

## <mark>LINT-29: input port xxx is connected directly to output port</mark>
**用在检查输入端口。**  当 DC 综合后出现这类警告的时候，说明你的相关模块中出现了把输入信号或者输入信号的某些位直接赋值到了输出端口信号，这类警告的出现是正常的，只需检查你的设计是否确实是这样即可 。

## <mark>LINT-3(Undriven nets): net xxx has no drivers</mark>

## <mark>LINT-31: output port xxx is conneted directly to output port xxx</mark>
**用在检查输出端口。** 这类警告的意思是输出端口某信号的一些比特直接和另外一些比特相连。  这类警告的出现可能是正常的，只需检查你的设计是否确实是这样即可 。本例的设计代码如下所示：

![](vx_images/218281517257516.png)

输出信号 PushSize 的位宽为 9 比特，而实际取值为有限几个数值： 0 、 128 、 416 、 496 。恰好所有二进制数值的最低四位为 0 。所以信号 PushSize 的这四位比特连接的都是零。


## <mark>LINT-32: xxx is conneted to logic 0 or 1</mark>
**用在检查输入端口。** 当 DC 综合出现这种类型的警告的时候，就说明你的代码中在模块调用的时候，直接把常值 0 连接到该模块的某个信号中了，  这种警告的出现是正常的，因为我们的设计有些时候就是要把某些信号接 0  或者接 1。
那么对于信号 DC 综合的时候就会报出这样的警告。所以真的这样的警告我们只需要检查代码，看出现警告的地方我们的设计是不是这样设计的 ，  这样会防止粗心大意给某个端口错误的赋了一个常值 1  或者 0 。 

## <mark>LINT-33: is connected to more than one pin</mark>
表明在模块实例化的时候，你将一个相同的信号同时连到了调用模块中不同的两个或者几个端口信号中 ，例如

![](vx_images/478301817250185.png)

上述警告在代码中的体现就是：
即：把 Reset 信号同时连到了 Clear 和 Reset 这两个端口信号上了。  这样  warning  是否正常的，必须检查自己的设计意图 。该例子中，设计师把模块的 Clear 和 Reset 信号分开使用，所以以上端口连接错误，需要修改。

## <mark>LINT-5(Undriven outputs): output port xxx is not driven</mark>

## <mark>LINT-52: output port xxx is connected directly to logic 0 or 1</mark>
**用在检查输出端口。 **DC 综合结果出现上述警告时，说明输出端口的某些信号的某些位直接被赋值常数 0 （也可以是 1 ，跟具体设计有关），如图所示，

![](vx_images/30922017246740.png)

表明输出信号 PushSize[8:0] 的第 0bit~3bit 被直接赋值 0 。  这种  warning  的出现也可能是正常的，需检查是否与当前设计相符合 。在该例子中， PushSize 的取值为有限几个数值： 0 、 128 、 416 、 496 。恰好所有二进制数值的最低四位为 0 。

## <mark>LINT-63: net xxx has a single tri-state dirver</mark>
一般出现在设计中调用存储器的模块中，例如延迟线，FIFO等模块，并且  warning  的位置都是存储器的  DOUT 端口 。此 warning 是说明DOUT 端口用三态电路的驱动方式。  这样的  warning  也是正常的，检查是否与当前设计相符合即可 。（这里面警告的对象都为 ram 的输出 DOUT ，对于其他信号如果出现此类 warning 就需要检查是否设计就是这样设置的）

## <mark>LINT-8(Unloaded inputs): input port xxx is unloaded</mark>

## <mark>signed to unsigned</mark>

当出现这种 signed to unsigned warning 出现的时候一般是代码中出现了一下两种不规范的写法：

第一种：例如： wire data_A； assign data_A= （判断条件）？ 1 ： 0 ；
即：定义一个 wire 类型的信号 data_A ，然后通过一个判断条件的真假来给 data_A 进行赋 1 或者 0 ，那么这样的写法就会造成上面例句的 warning ，这是因为在 verilog 中直接写 1 或者 0 ，  那么  verilog  就会把 1 或者 0  默认为整型变量，而整型变量默认的是有符号数 ，而我们定义的 data_A 是一个无符号信号。
那么正确的写法应该为 wire data_A; assign data_A= （判断条件）？1'b1 : 1'b0, 这样写才是规范的写法。  即把常数赋值给给无符号数时，一定要加上位宽描述，不能写成整形常数。

第二种：这种情况 warning 主要出现在一些用到了有符号数运算的电路中，比如我们要计算两个 8bit 有符号数的加法、减法、乘法等，而其中一个有符号数要通过别的寄存器进行赋值，比如总线寄存器（即：要进行运算的数通过总线赋值），
那么我们可能会这样写： wire signed [7:0] A; assign A=bus_data_reg[7:0]，这样写  verilog  就会把  bus_data_reg[7:0]默认为一个无符号数 ，可是我们的 A 要求是一个有符号数，故就会出现上面列举的 warning ，
正确的写法应该是 wire signed [7:0] A; assign A=  $signed( bus_data_reg[7:0]); 总的来说就是，我们要给一个有符号数的信号赋值，那么我们就应该保证等号两边都是有符号数，  verilog 中可以用  $signed  将一个数定义成有符号数。



# 工艺角
1、工艺角（Process Corner）

与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，MOSFETs 参数变化很大。为了在一定程度上减轻电路设计任务的困难，工艺工程师们要保证器件的性能在某个范围内。 如果超过这个范围，就将这颗IC报废了，通过这种方式来保证IC的良率。

传统上，提供给设计师的性能范围只适用于数字电路并以“工艺角”（Process Corners）的形式给出。其思想是：把NMOS和PMOS晶体管的速度波动范围限制在由四个角所确定的矩形内。这四个角分别是：快NFET和快PFET，慢NFET和慢PFET，快NFET和慢PFET，慢NFET和快PFET。例如，具有较薄的栅氧、较低阈值电压的晶体管，就落在快角附近。从晶片中提取与每一个角相对应的器件模型时，片上NMOS和PMOS的测试结构显示出不同的门延迟，而这些角的实际选取是为了得到可接受的成品率。因此，只有满足这些性能的指标的晶片才认为是合格的。**在各种工艺角和极限温度条件下对电路进行仿真是决定成品率的基础。**

注： SS、 TT、FF 分别是左下角的corner, 中心、右上角corner; 一般是第一个字母代表nmos，第二个字母代表pmos。

工艺角分析，corner analysis，一般有五种情况：

fast nmos and fast pmos （ff）

slow nmos and slow pmos （ss）

slow nmos and fast pmos （sf）

fast nmos and slow pmos （fs）

typical nmos and typical pmos （tt）

t,代表typical (平均值)

s,代表slow（电流小）

f,代表fast（电流大）

PVT (process, voltage, temperature)

设计除了要满足上述5个corner外，还需要满足电压与温度等条件, 形成的组合称为PVT (process, voltage, temperature) 条件。电压如：1.0v+10% ,1.0v ,1.0v-10% ; 温度如：-40C, 0C 25C, 125C。

设计时设计师还常考虑找到最好最坏情况. **时序分析中将最好的条件(Best Case)定义为速度最快的情况, 而最坏的条件(Worst Case)则相反**。

根据不同的仿真需要，会有不同的PVT组合。以下列举几种标准STA分析条件\[16\]：

WCS (Worst Case Slow) : slow process, high temperature, lowest voltage

TYP (typical) : typical process, nominal temperature, nominal voltage

BCF (Best Case Fast ) : fast process, lowest temperature, high voltage

WCL (Worst Case @ Cold) : slow process, lowest temperature, lowest voltage

在进行功耗分析时，可能是另些组合如：

ML (Maximal Leakage ) : fast process, high temperature, high voltage

TL (typical Leakage ) : typical process, high temperature, nominal voltage

OCV (On-chip Variations)

由于偏差的存在，不同晶圆之间，同一晶圆不同芯片之间，同一芯片不同区域之间情况都是不相同的。造成不同的因素有很多种，这些因素造成的不同主要体现：

1，IR Drop造成局部不同的供电的差异；

2，晶体管阈值电压的差异；

3，晶体管沟道长度的差异；

4，局部热点形成的温度系数的差异；

5，互连线不同引起的电阻电容的差异。

OCV可以描述PVT在单个芯片所造成的影响。更多的时候, 用来考虑长距离走线对时钟路径的影响。在时序分析时引入derate参数模拟OCV效应，其通过改变时延迟的早晚来影响设计。

三种STA(Static Timing Analysis)分析方法：

1，单一模式, 用同一条件分析setup/hold ;

2，WC\_BC模式, 用worst case计算setup，用best case计算hold；

3，OCV模式, 计算setup 用计算worst case数据路径，用best case计算时钟路径；

计算hold 用best case计算数据路径，用worst case计算时钟路径；

**HVT LVT SVT**

指工艺库中可提供的cell类型，

HVT表示高阈值电压，功耗低（因为low leakage）、速度慢，

LVT表示低阈值电压，功耗高但速度快，

SVT（也有叫RVT）居中。

一般在后端优化过程中，会根据timing情况，自动使用上述的几种cell类型，timing紧的地方就选用LVT，timing比较松的地方就是用HVT，即在满足timing的前提下，尽量使用HVT cell，降低功耗。



IR这个词并不是什么缩写，这里的I就是指**电流**，R是指**电阻**，他们放在一起相乘，得出来的结果就是**电压**。所以说IR drop就是指**电压降**，刚接触芯片后端会看到太多缩写，突然来个IR一时会反应不过来是电压。 所谓**电压降**，就是指从芯片**源头供电到instance所消耗的电压**。

# IR Drop的种类
IR drop主要分为两种。一种是静态的IR drop，另外一种则是动态的IR drop。

## 静态IR drop
静态IR drop现象产生的原因主要是**电源网络的金属连线的分压，是由于金属连线的自身电阻分压造成的**。电流经过内部电源连线的时候产生电源压降。所以静态IR drop主要跟电源网络的结构和连线细节有关。因此静态IR drop主要考虑电阻效应，分析电阻的影响即可。

## 动态IR drop
动态IR drop是**电源在电路开关切换的时候电流波动引起的电压压降**。这种现象产生在时钟的触发沿，时钟沿跳变不仅带来自身的大量晶体管开关，同时带来组合逻辑电路的跳变，往往在短时间内在整个芯片上产生很大的电流，这个瞬间的大电流引起了IR drop现象。同时开关的晶体管数量越多，越容易触发动态IR drop现象。

在项目前期，由于数字后端实现的database没有ready，后仿可能也没有时间做，所以此时动态IR Drop的分析一般都是基于Vectorless。而项目后期都是需要基于某个场景下，比如max power，去产生对应的VCD，然后再去做基于VCD的动态IR drop分析。基于VCD动态IR drop的分析一般可以不指定各个子模块的功耗值，工具可以从VCD中获取对应的power值，如果没有对应的功耗值，则采用用户设置的值。

## IR Drop的影响
**性能下降电压降低后，gate的开关速度变慢，性能降低**。因此，对于高性能的设计，必须将IR Drop控制在很小的范围内。芯片功能错误在极端的情况下功能也会受影响的。在深亚微米下，如果power network做的不够好，然后碰上了很不好的case，IR drop在某个局部区域特别大（特别是动态IR drop），从而导致STA阶段signoff的timing与实际情况不一致（考虑OCV仍然无法cover design的要求），导致setup或者hold的违例。setup的违例，可以通过抬高电压来提升频率，但是代价是功耗上去了，而且如果动态IR drop不够robust，可能通过抬电压，setup能提升的空间也有限。而一旦出现hold违例，那芯片就无法正常工作。因此在先进工艺中，IR drop的影响特别大，需要引起各位的高度重视。

## 改善IR drop的方法
提高power mesh密度增加power switch cell 数量插足够多的decap cell（含decoupling capacitance）将同时翻转的寄存器摊开些摆放

## LVS验证
LVS（Layout Versus Schematic）
为什么要做LVS？ APR 工具作出的版图，基本上是正确的。但是，不能保证 APR 工具是绝对正确的，也就是说，APR 工具可能会出错。为了发现并改正 APR 工具布线的错误，需要做 LVS。LVS的目的就是证明版图的逻辑与网表是一致的，APR 将网表实现成了版图，现在 LVS 要证明这个实现是正确的。即，LVS是在用生成的版图对比网表。

其本质就是对比两个 Netlist 是否一致。工具将 design 的 layout 抽取出其对应的 spice netlist，然后和 source 的 netlist 进行比对。因此，对于同一个 GDS，做 LVS 时只需要第一次抽取一次 netlist 即可（无需每次都通过 GDS 抽取 netlist）。
