TimeQuest Timing Analyzer report for procesador_2
Mon Apr 04 19:54:33 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 13. Slow 1200mV 85C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'divisor_reloj:cp2|clkout'
 15. Slow 1200mV 85C Model Setup: 'clk'
 16. Slow 1200mV 85C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 17. Slow 1200mV 85C Model Hold: 'divisor_reloj:cp2|clkout'
 18. Slow 1200mV 85C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Hold: 'clk'
 20. Slow 1200mV 85C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 21. Slow 1200mV 85C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 38. Slow 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'
 40. Slow 1200mV 0C Model Setup: 'clk'
 41. Slow 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 42. Slow 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 43. Slow 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'
 44. Slow 1200mV 0C Model Hold: 'clk'
 45. Slow 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 46. Slow 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 62. Fast 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'
 64. Fast 1200mV 0C Model Setup: 'clk'
 65. Fast 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'
 66. Fast 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 67. Fast 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV 0C Model Hold: 'clk'
 69. Fast 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 70. Fast 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Board Trace Model Assignments
 86. Input Transition Times
 87. Slow Corner Signal Integrity Metrics
 88. Fast Corner Signal Integrity Metrics
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; procesador_2                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; Clock Name                                             ; Type      ; Period   ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                   ; Targets                                                    ;
+--------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; clk                                                    ; Base      ; 20.000   ; 50.0 MHz   ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { clk }                                                    ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz    ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk    ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0] ; { cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] } ;
; divisor_reloj:cp2|clkout                               ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { divisor_reloj:cp2|clkout }                               ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { spi_dac:cp3|divisor_reloj:cp2|clkout }                   ;
+--------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                    ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; 260.82 MHz ; 260.82 MHz      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;                                                               ;
; 286.53 MHz ; 286.53 MHz      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 376.22 MHz ; 250.0 MHz       ; clk                                                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 528.54 MHz ; 500.0 MHz       ; divisor_reloj:cp2|clkout                               ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                              ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -12.061 ; -123.363      ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -1.142  ; -19.829       ;
; divisor_reloj:cp2|clkout                               ; -0.892  ; -59.828       ;
; clk                                                    ; 17.342  ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -0.194 ; -0.252        ;
; divisor_reloj:cp2|clkout                               ; -0.168 ; -0.545        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.058  ; 0.000         ;
; clk                                                    ; 0.358  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.928 ; -4.028        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                        ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.331 ; 0.000         ;
+--------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; divisor_reloj:cp2|clkout                               ; -1.000  ; -320.000      ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.000  ; -24.000       ;
; clk                                                    ; 9.688   ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.755 ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                    ;
+---------+-----------------------------------+-------------------------------+--------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                       ; Launch Clock             ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+-------------------------------+--------------------------+--------------------------------------+--------------+------------+------------+
; -12.061 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.595     ; 11.961     ;
; -12.049 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.940     ;
; -12.048 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.939     ;
; -12.023 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.914     ;
; -12.019 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.910     ;
; -11.969 ; filtro_media_movil:cp4|fifo[3][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.595     ; 11.869     ;
; -11.920 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.810     ;
; -11.911 ; filtro_media_movil:cp4|fifo[2][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.802     ;
; -11.910 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.801     ;
; -11.907 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.798     ;
; -11.900 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.791     ;
; -11.876 ; filtro_media_movil:cp4|fifo[0][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.777     ;
; -11.804 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.694     ;
; -11.788 ; filtro_media_movil:cp4|fifo[1][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.678     ;
; -11.786 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.687     ;
; -11.777 ; filtro_media_movil:cp4|fifo[0][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.678     ;
; -11.776 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.677     ;
; -11.776 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.677     ;
; -11.769 ; filtro_media_movil:cp4|fifo[2][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.660     ;
; -11.759 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.660     ;
; -11.756 ; filtro_media_movil:cp4|fifo[3][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.647     ;
; -11.743 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.595     ; 11.643     ;
; -11.739 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.630     ;
; -11.738 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.629     ;
; -11.705 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.596     ;
; -11.701 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.592     ;
; -11.667 ; filtro_media_movil:cp4|fifo[0][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.557     ;
; -11.651 ; filtro_media_movil:cp4|fifo[3][4] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.595     ; 11.551     ;
; -11.644 ; filtro_media_movil:cp4|fifo[3][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.535     ;
; -11.644 ; filtro_media_movil:cp4|fifo[1][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.958     ; 11.181     ;
; -11.642 ; filtro_media_movil:cp4|fifo[2][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.533     ;
; -11.641 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.595     ; 11.541     ;
; -11.630 ; filtro_media_movil:cp4|fifo[2][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.968     ; 11.157     ;
; -11.625 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.516     ;
; -11.621 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.512     ;
; -11.607 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.497     ;
; -11.592 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.483     ;
; -11.589 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.480     ;
; -11.588 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.479     ;
; -11.587 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.478     ;
; -11.582 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.473     ;
; -11.571 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.462     ;
; -11.570 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.461     ;
; -11.540 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.430     ;
; -11.536 ; filtro_media_movil:cp4|fifo[1][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.437     ;
; -11.524 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.415     ;
; -11.520 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.411     ;
; -11.508 ; filtro_media_movil:cp4|fifo[3][4] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.595     ; 11.408     ;
; -11.499 ; filtro_media_movil:cp4|fifo[1][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.400     ;
; -11.491 ; filtro_media_movil:cp4|fifo[2][5] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.382     ;
; -11.486 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.376     ;
; -11.480 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.371     ;
; -11.476 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.377     ;
; -11.470 ; filtro_media_movil:cp4|fifo[1][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.360     ;
; -11.466 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.367     ;
; -11.463 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.364     ;
; -11.459 ; filtro_media_movil:cp4|fifo[0][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.360     ;
; -11.459 ; filtro_media_movil:cp4|fifo[0][5] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.360     ;
; -11.453 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.595     ; 11.353     ;
; -11.451 ; filtro_media_movil:cp4|fifo[2][4] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.342     ;
; -11.449 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.340     ;
; -11.449 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.340     ;
; -11.448 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.339     ;
; -11.446 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.337     ;
; -11.442 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.333     ;
; -11.441 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.342     ;
; -11.439 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.329     ;
; -11.438 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.329     ;
; -11.401 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.292     ;
; -11.398 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.289     ;
; -11.396 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.297     ;
; -11.379 ; filtro_media_movil:cp4|fifo[1][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.280     ;
; -11.371 ; filtro_media_movil:cp4|fifo[0][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.272     ;
; -11.368 ; filtro_media_movil:cp4|fifo[1][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.258     ;
; -11.357 ; filtro_media_movil:cp4|fifo[0][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.258     ;
; -11.357 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.247     ;
; -11.343 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.233     ;
; -11.336 ; filtro_media_movil:cp4|fifo[3][5] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.227     ;
; -11.332 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.223     ;
; -11.331 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.222     ;
; -11.330 ; filtro_media_movil:cp4|fifo[0][4] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.220     ;
; -11.325 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.226     ;
; -11.322 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.213     ;
; -11.318 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.209     ;
; -11.315 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.216     ;
; -11.314 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.205     ;
; -11.313 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.204     ;
; -11.308 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.209     ;
; -11.308 ; filtro_media_movil:cp4|fifo[2][4] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.199     ;
; -11.298 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.199     ;
; -11.298 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.199     ;
; -11.295 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.196     ;
; -11.295 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.185     ;
; -11.292 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.183     ;
; -11.282 ; filtro_media_movil:cp4|fifo[0][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.183     ;
; -11.281 ; filtro_media_movil:cp4|fifo[3][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.172     ;
; -11.279 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.170     ;
; -11.276 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.604     ; 11.167     ;
; -11.250 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.594     ; 11.151     ;
; -11.237 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.605     ; 11.127     ;
+---------+-----------------------------------+-------------------------------+--------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -1.142  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.683      ;
; -1.142  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.683      ;
; -1.142  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.683      ;
; -1.142  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.683      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -1.088  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.628      ;
; -0.962  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.503      ;
; -0.867  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.408      ;
; -0.866  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.407      ;
; -0.678  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.219      ;
; -0.616  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.094     ; 1.156      ;
; -0.570  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.611      ;
; -0.570  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.611      ;
; -0.570  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.611      ;
; -0.570  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.611      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.529  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.569      ;
; -0.394  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.435      ;
; -0.392  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 0.933      ;
; -0.304  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.345      ;
; -0.302  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.343      ;
; -0.127  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.168      ;
; -0.083  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.094     ; 1.123      ;
; 0.172   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 0.869      ;
; 498.353 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|cs                 ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.066     ; 1.576      ;
; 996.510 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.423      ;
; 996.521 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.412      ;
; 996.626 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.308      ;
; 996.638 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.295      ;
; 996.665 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.268      ;
; 996.669 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.264      ;
; 996.676 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.257      ;
; 996.680 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.253      ;
; 996.729 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.205      ;
; 996.764 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.169      ;
; 996.781 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.153      ;
; 996.785 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.149      ;
; 996.785 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.149      ;
; 996.793 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.140      ;
; 996.797 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.136      ;
; 996.884 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.050      ;
; 996.888 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.046      ;
; 996.919 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.014      ;
; 996.923 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.010      ;
; 996.940 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.994      ;
; 996.944 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.990      ;
; 996.948 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 2.987      ;
; 997.103 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 2.832      ;
; 997.107 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 2.828      ;
; 997.323 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.610      ;
; 997.348 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.586      ;
; 997.385 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.549      ;
; 997.411 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.522      ;
; 997.425 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.507      ;
; 997.427 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.505      ;
; 997.427 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.505      ;
; 997.429 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.503      ;
; 997.431 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.501      ;
; 997.431 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.501      ;
; 997.432 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.500      ;
; 997.434 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.498      ;
; 997.435 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.497      ;
; 997.435 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.497      ;
; 997.448 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.484      ;
; 997.448 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.484      ;
; 997.449 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.483      ;
; 997.450 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.482      ;
; 997.451 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.481      ;
; 997.454 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.478      ;
; 997.455 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.477      ;
; 997.455 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.477      ;
; 997.456 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.476      ;
; 997.457 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.475      ;
; 997.541 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.392      ;
; 997.543 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.390      ;
; 997.545 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.388      ;
; 997.547 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.386      ;
; 997.547 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.386      ;
; 997.548 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.385      ;
; 997.550 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.383      ;
; 997.551 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.382      ;
; 997.553 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.379      ;
; 997.555 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.377      ;
; 997.555 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.063     ; 2.377      ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_reloj:cp2|clkout'                                                                                                                         ;
+--------+------------------------------------+------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.892 ; filtro_media_movil:cp4|fifo[3][0]  ; filtro_media_movil:cp4|fifo[4][0]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.070     ; 1.817      ;
; -0.758 ; filtro_media_movil:cp4|fifo[4][5]  ; filtro_media_movil:cp4|fifo[5][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.064     ; 1.689      ;
; -0.677 ; filtro_media_movil:cp4|fifo[0][2]  ; filtro_media_movil:cp4|fifo[1][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.051     ; 1.621      ;
; -0.640 ; filtro_media_movil:cp4|fifo[17][8] ; filtro_media_movil:cp4|fifo[18][8] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.573      ;
; -0.611 ; filtro_media_movil:cp4|fifo[4][2]  ; filtro_media_movil:cp4|fifo[5][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.064     ; 1.542      ;
; -0.604 ; filtro_media_movil:cp4|fifo[22][4] ; filtro_media_movil:cp4|fifo[23][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.082     ; 1.517      ;
; -0.587 ; filtro_media_movil:cp4|fifo[26][0] ; filtro_media_movil:cp4|fifo[27][0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.444     ; 1.138      ;
; -0.564 ; filtro_media_movil:cp4|fifo[28][5] ; filtro_media_movil:cp4|fifo[29][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.092     ; 1.467      ;
; -0.555 ; filtro_media_movil:cp4|fifo[4][0]  ; filtro_media_movil:cp4|fifo[5][0]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.064     ; 1.486      ;
; -0.554 ; filtro_media_movil:cp4|fifo[28][7] ; filtro_media_movil:cp4|fifo[29][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.486      ;
; -0.551 ; filtro_media_movil:cp4|fifo[26][1] ; filtro_media_movil:cp4|fifo[27][1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.045     ; 1.501      ;
; -0.539 ; filtro_media_movil:cp4|fifo[21][9] ; filtro_media_movil:cp4|fifo[22][9] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.073     ; 1.461      ;
; -0.537 ; filtro_media_movil:cp4|fifo[21][0] ; filtro_media_movil:cp4|fifo[22][0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.073     ; 1.459      ;
; -0.532 ; filtro_media_movil:cp4|fifo[23][6] ; filtro_media_movil:cp4|fifo[24][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.464      ;
; -0.530 ; filtro_media_movil:cp4|fifo[21][4] ; filtro_media_movil:cp4|fifo[22][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.471      ;
; -0.530 ; filtro_media_movil:cp4|fifo[1][3]  ; filtro_media_movil:cp4|fifo[2][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.064     ; 1.461      ;
; -0.528 ; filtro_media_movil:cp4|fifo[5][5]  ; filtro_media_movil:cp4|fifo[6][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.460      ;
; -0.518 ; filtro_media_movil:cp4|fifo[0][7]  ; filtro_media_movil:cp4|fifo[1][7]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; 0.287      ; 1.800      ;
; -0.512 ; filtro_media_movil:cp4|fifo[8][4]  ; filtro_media_movil:cp4|fifo[9][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.445      ;
; -0.506 ; filtro_media_movil:cp4|fifo[2][6]  ; filtro_media_movil:cp4|fifo[3][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.438      ;
; -0.500 ; filtro_media_movil:cp4|fifo[27][7] ; filtro_media_movil:cp4|fifo[28][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 1.454      ;
; -0.497 ; filtro_media_movil:cp4|fifo[7][9]  ; filtro_media_movil:cp4|fifo[8][9]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; 0.287      ; 1.779      ;
; -0.489 ; filtro_media_movil:cp4|fifo[1][6]  ; filtro_media_movil:cp4|fifo[2][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 1.431      ;
; -0.486 ; filtro_media_movil:cp4|fifo[28][0] ; filtro_media_movil:cp4|fifo[29][0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; 0.283      ; 1.764      ;
; -0.485 ; filtro_media_movil:cp4|fifo[11][5] ; filtro_media_movil:cp4|fifo[12][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.418      ;
; -0.474 ; filtro_media_movil:cp4|fifo[15][2] ; filtro_media_movil:cp4|fifo[16][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.407      ;
; -0.432 ; filtro_media_movil:cp4|fifo[7][4]  ; filtro_media_movil:cp4|fifo[8][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.426     ; 1.001      ;
; -0.420 ; filtro_media_movil:cp4|fifo[3][3]  ; filtro_media_movil:cp4|fifo[4][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.354      ;
; -0.418 ; filtro_media_movil:cp4|fifo[18][1] ; filtro_media_movil:cp4|fifo[19][1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.072     ; 1.341      ;
; -0.412 ; filtro_media_movil:cp4|fifo[26][5] ; filtro_media_movil:cp4|fifo[27][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.426     ; 0.981      ;
; -0.408 ; filtro_media_movil:cp4|fifo[25][0] ; filtro_media_movil:cp4|fifo[26][0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; 0.305      ; 1.708      ;
; -0.407 ; filtro_media_movil:cp4|fifo[7][2]  ; filtro_media_movil:cp4|fifo[8][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.426     ; 0.976      ;
; -0.404 ; filtro_media_movil:cp4|fifo[18][2] ; filtro_media_movil:cp4|fifo[19][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; 0.285      ; 1.684      ;
; -0.397 ; filtro_media_movil:cp4|fifo[5][1]  ; filtro_media_movil:cp4|fifo[6][1]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.102     ; 1.290      ;
; -0.397 ; filtro_media_movil:cp4|fifo[8][6]  ; filtro_media_movil:cp4|fifo[9][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.330      ;
; -0.395 ; filtro_media_movil:cp4|fifo[3][4]  ; filtro_media_movil:cp4|fifo[4][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.329      ;
; -0.389 ; filtro_media_movil:cp4|fifo[23][5] ; filtro_media_movil:cp4|fifo[24][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.065     ; 1.319      ;
; -0.377 ; filtro_media_movil:cp4|fifo[17][4] ; filtro_media_movil:cp4|fifo[18][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.310      ;
; -0.369 ; filtro_media_movil:cp4|fifo[21][3] ; filtro_media_movil:cp4|fifo[22][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.073     ; 1.291      ;
; -0.367 ; filtro_media_movil:cp4|fifo[13][6] ; filtro_media_movil:cp4|fifo[14][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.064     ; 1.298      ;
; -0.367 ; filtro_media_movil:cp4|fifo[29][2] ; filtro_media_movil:cp4|fifo[30][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.074     ; 1.288      ;
; -0.364 ; filtro_media_movil:cp4|fifo[27][5] ; filtro_media_movil:cp4|fifo[28][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; 0.309      ; 1.668      ;
; -0.359 ; filtro_media_movil:cp4|fifo[19][0] ; filtro_media_movil:cp4|fifo[20][0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.044     ; 1.310      ;
; -0.359 ; filtro_media_movil:cp4|fifo[17][7] ; filtro_media_movil:cp4|fifo[18][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.081     ; 1.273      ;
; -0.357 ; filtro_media_movil:cp4|fifo[14][2] ; filtro_media_movil:cp4|fifo[15][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.081     ; 1.271      ;
; -0.352 ; filtro_media_movil:cp4|fifo[15][1] ; filtro_media_movil:cp4|fifo[16][1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.071     ; 1.276      ;
; -0.349 ; filtro_media_movil:cp4|fifo[21][2] ; filtro_media_movil:cp4|fifo[22][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.073     ; 1.271      ;
; -0.347 ; filtro_media_movil:cp4|fifo[3][6]  ; filtro_media_movil:cp4|fifo[4][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.070     ; 1.272      ;
; -0.347 ; filtro_media_movil:cp4|fifo[10][6] ; filtro_media_movil:cp4|fifo[11][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.280      ;
; -0.346 ; filtro_media_movil:cp4|fifo[21][6] ; filtro_media_movil:cp4|fifo[22][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.073     ; 1.268      ;
; -0.344 ; filtro_media_movil:cp4|fifo[9][6]  ; filtro_media_movil:cp4|fifo[10][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.091     ; 1.248      ;
; -0.343 ; filtro_media_movil:cp4|fifo[25][3] ; filtro_media_movil:cp4|fifo[26][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.082     ; 1.256      ;
; -0.340 ; filtro_media_movil:cp4|fifo[21][5] ; filtro_media_movil:cp4|fifo[22][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.073     ; 1.262      ;
; -0.340 ; filtro_media_movil:cp4|fifo[20][6] ; filtro_media_movil:cp4|fifo[21][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.072     ; 1.263      ;
; -0.337 ; filtro_media_movil:cp4|fifo[24][5] ; filtro_media_movil:cp4|fifo[25][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.059     ; 1.273      ;
; -0.336 ; filtro_media_movil:cp4|fifo[11][8] ; filtro_media_movil:cp4|fifo[12][8] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.269      ;
; -0.334 ; filtro_media_movil:cp4|fifo[29][6] ; filtro_media_movil:cp4|fifo[30][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 1.286      ;
; -0.332 ; filtro_media_movil:cp4|fifo[27][1] ; filtro_media_movil:cp4|fifo[28][1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.264      ;
; -0.329 ; filtro_media_movil:cp4|fifo[12][8] ; filtro_media_movil:cp4|fifo[13][8] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.261      ;
; -0.328 ; filtro_media_movil:cp4|fifo[5][7]  ; filtro_media_movil:cp4|fifo[6][7]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.067     ; 1.256      ;
; -0.327 ; filtro_media_movil:cp4|fifo[16][3] ; filtro_media_movil:cp4|fifo[17][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.081     ; 1.241      ;
; -0.325 ; filtro_media_movil:cp4|fifo[3][2]  ; filtro_media_movil:cp4|fifo[4][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.070     ; 1.250      ;
; -0.324 ; filtro_media_movil:cp4|fifo[13][5] ; filtro_media_movil:cp4|fifo[14][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.064     ; 1.255      ;
; -0.322 ; filtro_media_movil:cp4|fifo[15][0] ; filtro_media_movil:cp4|fifo[16][0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.071     ; 1.246      ;
; -0.322 ; filtro_media_movil:cp4|fifo[21][7] ; filtro_media_movil:cp4|fifo[22][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.073     ; 1.244      ;
; -0.321 ; filtro_media_movil:cp4|fifo[16][5] ; filtro_media_movil:cp4|fifo[17][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.081     ; 1.235      ;
; -0.318 ; filtro_media_movil:cp4|fifo[11][7] ; filtro_media_movil:cp4|fifo[12][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.251      ;
; -0.316 ; filtro_media_movil:cp4|fifo[22][7] ; filtro_media_movil:cp4|fifo[23][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.248      ;
; -0.315 ; filtro_media_movil:cp4|fifo[25][6] ; filtro_media_movil:cp4|fifo[26][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.066     ; 1.244      ;
; -0.314 ; filtro_media_movil:cp4|fifo[9][7]  ; filtro_media_movil:cp4|fifo[10][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.247      ;
; -0.312 ; filtro_media_movil:cp4|fifo[3][7]  ; filtro_media_movil:cp4|fifo[4][7]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.070     ; 1.237      ;
; -0.311 ; filtro_media_movil:cp4|fifo[3][1]  ; filtro_media_movil:cp4|fifo[4][1]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.070     ; 1.236      ;
; -0.309 ; filtro_media_movil:cp4|fifo[30][8] ; filtro_media_movil:cp4|fifo[31][8] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.450     ; 0.854      ;
; -0.309 ; filtro_media_movil:cp4|fifo[30][9] ; filtro_media_movil:cp4|fifo[31][9] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.450     ; 0.854      ;
; -0.307 ; filtro_media_movil:cp4|fifo[24][3] ; filtro_media_movil:cp4|fifo[25][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 1.259      ;
; -0.306 ; filtro_media_movil:cp4|fifo[3][9]  ; filtro_media_movil:cp4|fifo[4][9]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.070     ; 1.231      ;
; -0.305 ; filtro_media_movil:cp4|fifo[1][7]  ; filtro_media_movil:cp4|fifo[2][7]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.068     ; 1.232      ;
; -0.305 ; filtro_media_movil:cp4|fifo[3][5]  ; filtro_media_movil:cp4|fifo[4][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.070     ; 1.230      ;
; -0.300 ; filtro_media_movil:cp4|fifo[19][6] ; filtro_media_movil:cp4|fifo[20][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.044     ; 1.251      ;
; -0.297 ; filtro_media_movil:cp4|fifo[14][4] ; filtro_media_movil:cp4|fifo[15][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.081     ; 1.211      ;
; -0.296 ; filtro_media_movil:cp4|fifo[5][4]  ; filtro_media_movil:cp4|fifo[6][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.452     ; 0.839      ;
; -0.295 ; filtro_media_movil:cp4|fifo[6][5]  ; filtro_media_movil:cp4|fifo[7][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.227      ;
; -0.292 ; filtro_media_movil:cp4|fifo[24][1] ; filtro_media_movil:cp4|fifo[25][1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.225      ;
; -0.291 ; filtro_media_movil:cp4|fifo[9][5]  ; filtro_media_movil:cp4|fifo[10][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.224      ;
; -0.291 ; filtro_media_movil:cp4|fifo[11][3] ; filtro_media_movil:cp4|fifo[12][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.224      ;
; -0.287 ; filtro_media_movil:cp4|fifo[5][3]  ; filtro_media_movil:cp4|fifo[6][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.452     ; 0.830      ;
; -0.286 ; filtro_media_movil:cp4|fifo[24][2] ; filtro_media_movil:cp4|fifo[25][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 1.238      ;
; -0.286 ; filtro_media_movil:cp4|fifo[10][0] ; filtro_media_movil:cp4|fifo[11][0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.219      ;
; -0.285 ; filtro_media_movil:cp4|fifo[25][7] ; filtro_media_movil:cp4|fifo[26][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.426     ; 0.854      ;
; -0.285 ; filtro_media_movil:cp4|fifo[6][8]  ; filtro_media_movil:cp4|fifo[7][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.427     ; 0.853      ;
; -0.283 ; filtro_media_movil:cp4|fifo[17][6] ; filtro_media_movil:cp4|fifo[18][6] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.423     ; 0.855      ;
; -0.282 ; filtro_media_movil:cp4|fifo[19][7] ; filtro_media_movil:cp4|fifo[20][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.423     ; 0.854      ;
; -0.282 ; filtro_media_movil:cp4|fifo[23][8] ; filtro_media_movil:cp4|fifo[24][8] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.424     ; 0.853      ;
; -0.282 ; filtro_media_movil:cp4|fifo[29][5] ; filtro_media_movil:cp4|fifo[30][5] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.423     ; 0.854      ;
; -0.280 ; filtro_media_movil:cp4|fifo[25][4] ; filtro_media_movil:cp4|fifo[26][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 1.232      ;
; -0.279 ; filtro_media_movil:cp4|fifo[3][8]  ; filtro_media_movil:cp4|fifo[4][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.213      ;
; -0.278 ; filtro_media_movil:cp4|fifo[6][1]  ; filtro_media_movil:cp4|fifo[7][1]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.427     ; 0.846      ;
; -0.278 ; filtro_media_movil:cp4|fifo[7][3]  ; filtro_media_movil:cp4|fifo[8][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.211      ;
; -0.277 ; filtro_media_movil:cp4|fifo[27][0] ; filtro_media_movil:cp4|fifo[28][0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 1.231      ;
; -0.277 ; filtro_media_movil:cp4|fifo[6][6]  ; filtro_media_movil:cp4|fifo[7][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.427     ; 0.845      ;
+--------+------------------------------------+------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                              ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.342 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.592      ;
; 17.351 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.583      ;
; 17.452 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.482      ;
; 17.479 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.455      ;
; 17.487 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.447      ;
; 17.502 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.432      ;
; 17.532 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.402      ;
; 17.547 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.387      ;
; 17.548 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.386      ;
; 17.555 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.379      ;
; 17.589 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.345      ;
; 17.594 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.340      ;
; 17.599 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.335      ;
; 17.620 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.314      ;
; 17.620 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.314      ;
; 17.657 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.277      ;
; 17.666 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.268      ;
; 17.666 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.268      ;
; 17.669 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.265      ;
; 17.672 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.262      ;
; 17.687 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.247      ;
; 17.695 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.239      ;
; 17.706 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.228      ;
; 17.720 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.214      ;
; 17.730 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.204      ;
; 17.731 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.203      ;
; 17.731 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.203      ;
; 17.737 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.197      ;
; 17.738 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.196      ;
; 17.739 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.195      ;
; 17.752 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.182      ;
; 17.799 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.064     ; 2.132      ;
; 17.803 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.131      ;
; 17.809 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.125      ;
; 17.814 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.064     ; 2.117      ;
; 17.824 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.110      ;
; 17.824 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.064     ; 2.107      ;
; 17.830 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.104      ;
; 17.831 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.103      ;
; 17.831 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.103      ;
; 17.832 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.102      ;
; 17.841 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.093      ;
; 17.841 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.093      ;
; 17.841 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.093      ;
; 17.841 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.093      ;
; 17.842 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.092      ;
; 17.848 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.086      ;
; 17.849 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.064     ; 2.082      ;
; 17.851 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.083      ;
; 17.854 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.064     ; 2.077      ;
; 17.872 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.062      ;
; 17.910 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.024      ;
; 17.910 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.024      ;
; 17.911 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.023      ;
; 17.912 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.022      ;
; 17.920 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.014      ;
; 17.920 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.014      ;
; 17.921 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.013      ;
; 17.921 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.013      ;
; 17.922 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.012      ;
; 17.923 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.011      ;
; 17.926 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.064     ; 2.005      ;
; 17.943 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.991      ;
; 17.943 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.991      ;
; 17.944 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.990      ;
; 17.948 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.986      ;
; 17.956 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 1.978      ;
; 17.969 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.965      ;
; 17.978 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.956      ;
; 17.983 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.951      ;
; 17.990 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.944      ;
; 18.022 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.912      ;
; 18.022 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.912      ;
; 18.023 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.911      ;
; 18.024 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.910      ;
; 18.034 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.900      ;
; 18.037 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 1.897      ;
; 18.042 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.892      ;
; 18.043 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.891      ;
; 18.052 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.882      ;
; 18.053 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.881      ;
; 18.060 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.874      ;
; 18.061 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.873      ;
; 18.064 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.064     ; 1.867      ;
; 18.081 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.853      ;
; 18.081 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.853      ;
; 18.082 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.852      ;
; 18.096 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.064     ; 1.835      ;
; 18.146 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.788      ;
; 18.154 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.780      ;
; 18.155 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.779      ;
; 18.160 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.774      ;
; 18.160 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.774      ;
; 18.161 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.773      ;
; 18.162 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.772      ;
; 18.190 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.744      ;
; 18.190 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.744      ;
; 18.214 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.720      ;
; 18.220 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.714      ;
; 18.241 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.085     ; 1.669      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                            ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.194 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 2.320      ; 2.502      ;
; -0.058 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 2.320      ; 2.638      ;
; 0.358  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.577      ;
; 0.374  ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.593      ;
; 0.398  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.320      ; 2.594      ;
; 0.408  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.627      ;
; 0.420  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.639      ;
; 0.464  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.077      ; 0.698      ;
; 0.465  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.077      ; 0.699      ;
; 0.465  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.077      ; 0.699      ;
; 0.468  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.320      ; 2.664      ;
; 0.552  ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.771      ;
; 0.552  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.771      ;
; 0.552  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.771      ;
; 0.553  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.772      ;
; 0.553  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.772      ;
; 0.555  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.774      ;
; 0.555  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.774      ;
; 0.556  ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.775      ;
; 0.561  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.780      ;
; 0.562  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.443      ; 1.162      ;
; 0.563  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.782      ;
; 0.701  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.920      ;
; 0.716  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.935      ;
; 0.738  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.957      ;
; 0.744  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.963      ;
; 0.755  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.974      ;
; 0.797  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.511      ; 0.985      ;
; 0.798  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.017      ;
; 0.798  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.511      ; 0.986      ;
; 0.799  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.511      ; 0.987      ;
; 0.800  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.511      ; 0.988      ;
; 0.813  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.032      ;
; 0.835  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.054      ;
; 0.850  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.069      ;
; 0.862  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.081      ;
; 0.945  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.164      ;
; 0.994  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.213      ;
; 0.996  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.215      ;
; 1.012  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.231      ;
; 1.014  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.233      ;
; 1.099  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.318      ;
; 1.106  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.325      ;
; 1.124  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.343      ;
; 1.169  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 0.844      ;
; 1.169  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 0.975      ;
; 1.188  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 0.863      ;
; 1.348  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.155      ;
; 1.351  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.158      ;
; 1.356  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.163      ;
; 1.357  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.164      ;
; 1.361  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.168      ;
; 1.362  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.169      ;
; 1.363  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.170      ;
; 1.383  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 1.058      ;
; 1.385  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 1.060      ;
; 1.431  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 1.106      ;
; 1.432  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.239      ;
; 1.433  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 1.108      ;
; 1.460  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.267      ;
; 1.465  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.272      ;
; 1.496  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.511      ; 1.684      ;
; 1.496  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.511      ; 1.684      ;
; 1.496  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.511      ; 1.684      ;
; 1.496  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.511      ; 1.684      ;
; 1.544  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 1.219      ;
; 1.546  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 1.221      ;
; 1.555  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.362      ;
; 1.556  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 1.231      ;
; 1.558  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.002     ; 1.233      ;
; 1.704  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 1.510      ;
; 1.704  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 1.510      ;
; 1.704  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 1.510      ;
; 1.704  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 1.510      ;
; 2.085  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.892      ;
; 2.085  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.892      ;
; 2.085  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.892      ;
; 2.085  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.892      ;
; 2.085  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.892      ;
; 2.085  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.892      ;
; 2.085  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.892      ;
; 2.085  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.892      ;
; 2.085  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.892      ;
; 3.716  ; filtro_media_movil:cp4|fifo[16][8]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.048      ;
; 3.777  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.109      ;
; 3.787  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.119      ;
; 3.817  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.149      ;
; 3.828  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.160      ;
; 3.830  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.162      ;
; 3.840  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.172      ;
; 3.861  ; filtro_media_movil:cp4|fifo[17][2]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.193      ;
; 3.868  ; filtro_media_movil:cp4|fifo[17][3]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.200      ;
; 3.891  ; filtro_media_movil:cp4|fifo[17][2]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.223      ;
; 3.893  ; filtro_media_movil:cp4|fifo[17][3]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.225      ;
; 3.908  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.240      ;
; 3.918  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.250      ;
; 3.920  ; filtro_media_movil:cp4|fifo[17][2]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.252      ;
; 3.927  ; filtro_media_movil:cp4|fifo[17][3]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.345     ; 3.259      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_reloj:cp2|clkout'                                                                                                                                                        ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                                           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; -0.168 ; spi_adc:cp1|\datoin:dato[3]        ; filtro_media_movil:cp4|fifo[0][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.962      ; 3.031      ;
; -0.154 ; spi_adc:cp1|\datoin:dato[4]        ; filtro_media_movil:cp4|fifo[0][4]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.973      ; 3.056      ;
; -0.076 ; spi_adc:cp1|\datoin:dato[1]        ; filtro_media_movil:cp4|fifo[0][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.962      ; 3.123      ;
; -0.056 ; spi_adc:cp1|\datoin:dato[7]        ; filtro_media_movil:cp4|fifo[0][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.962      ; 3.143      ;
; -0.054 ; spi_adc:cp1|\datoin:dato[2]        ; filtro_media_movil:cp4|fifo[0][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.962      ; 3.145      ;
; -0.021 ; spi_adc:cp1|\datoin:dato[6]        ; filtro_media_movil:cp4|fifo[0][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.962      ; 3.178      ;
; -0.016 ; spi_adc:cp1|\datoin:dato[8]        ; filtro_media_movil:cp4|fifo[0][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.962      ; 3.183      ;
; 0.023  ; spi_adc:cp1|\datoin:dato[0]        ; filtro_media_movil:cp4|fifo[0][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.962      ; 3.222      ;
; 0.085  ; spi_adc:cp1|\datoin:dato[5]        ; filtro_media_movil:cp4|fifo[0][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.962      ; 3.284      ;
; 0.102  ; spi_adc:cp1|\datoin:dato[9]        ; filtro_media_movil:cp4|fifo[0][9]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.962      ; 3.301      ;
; 0.379  ; filtro_media_movil:cp4|fifo[12][0] ; filtro_media_movil:cp4|fifo[13][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.599      ;
; 0.379  ; filtro_media_movil:cp4|fifo[22][1] ; filtro_media_movil:cp4|fifo[23][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.599      ;
; 0.380  ; filtro_media_movil:cp4|fifo[0][0]  ; filtro_media_movil:cp4|fifo[1][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.599      ;
; 0.381  ; filtro_media_movil:cp4|fifo[22][0] ; filtro_media_movil:cp4|fifo[23][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.601      ;
; 0.381  ; filtro_media_movil:cp4|fifo[20][3] ; filtro_media_movil:cp4|fifo[21][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.601      ;
; 0.381  ; filtro_media_movil:cp4|fifo[24][8] ; filtro_media_movil:cp4|fifo[25][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.600      ;
; 0.381  ; filtro_media_movil:cp4|fifo[8][8]  ; filtro_media_movil:cp4|fifo[9][8]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.600      ;
; 0.382  ; filtro_media_movil:cp4|fifo[10][8] ; filtro_media_movil:cp4|fifo[11][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.601      ;
; 0.393  ; filtro_media_movil:cp4|fifo[15][3] ; filtro_media_movil:cp4|fifo[16][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.613      ;
; 0.393  ; filtro_media_movil:cp4|fifo[16][7] ; filtro_media_movil:cp4|fifo[17][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.613      ;
; 0.393  ; filtro_media_movil:cp4|fifo[15][9] ; filtro_media_movil:cp4|fifo[16][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.613      ;
; 0.393  ; filtro_media_movil:cp4|fifo[16][9] ; filtro_media_movil:cp4|fifo[17][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.613      ;
; 0.393  ; filtro_media_movil:cp4|fifo[17][0] ; filtro_media_movil:cp4|fifo[18][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.612      ;
; 0.393  ; filtro_media_movil:cp4|fifo[17][1] ; filtro_media_movil:cp4|fifo[18][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.612      ;
; 0.393  ; filtro_media_movil:cp4|fifo[29][1] ; filtro_media_movil:cp4|fifo[30][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.612      ;
; 0.396  ; filtro_media_movil:cp4|fifo[18][6] ; filtro_media_movil:cp4|fifo[19][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.615      ;
; 0.396  ; filtro_media_movil:cp4|fifo[28][6] ; filtro_media_movil:cp4|fifo[29][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.615      ;
; 0.431  ; filtro_media_movil:cp4|fifo[10][9] ; filtro_media_movil:cp4|fifo[11][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.454      ; 1.042      ;
; 0.434  ; filtro_media_movil:cp4|fifo[30][4] ; filtro_media_movil:cp4|fifo[31][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.448      ; 1.039      ;
; 0.465  ; filtro_media_movil:cp4|fifo[29][8] ; filtro_media_movil:cp4|fifo[30][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.448      ; 1.070      ;
; 0.484  ; filtro_media_movil:cp4|fifo[28][8] ; filtro_media_movil:cp4|fifo[29][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.704      ;
; 0.485  ; filtro_media_movil:cp4|fifo[15][5] ; filtro_media_movil:cp4|fifo[16][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.705      ;
; 0.485  ; filtro_media_movil:cp4|fifo[20][9] ; filtro_media_movil:cp4|fifo[21][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.705      ;
; 0.486  ; filtro_media_movil:cp4|fifo[12][7] ; filtro_media_movil:cp4|fifo[13][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.706      ;
; 0.486  ; filtro_media_movil:cp4|fifo[29][4] ; filtro_media_movil:cp4|fifo[30][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.706      ;
; 0.488  ; filtro_media_movil:cp4|fifo[24][4] ; filtro_media_movil:cp4|fifo[25][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.707      ;
; 0.500  ; filtro_media_movil:cp4|fifo[23][7] ; filtro_media_movil:cp4|fifo[24][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.719      ;
; 0.508  ; filtro_media_movil:cp4|fifo[11][6] ; filtro_media_movil:cp4|fifo[12][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.453      ; 1.118      ;
; 0.509  ; filtro_media_movil:cp4|fifo[19][8] ; filtro_media_movil:cp4|fifo[20][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.432      ; 1.098      ;
; 0.511  ; filtro_media_movil:cp4|fifo[21][8] ; filtro_media_movil:cp4|fifo[22][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.730      ;
; 0.513  ; filtro_media_movil:cp4|fifo[11][1] ; filtro_media_movil:cp4|fifo[12][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.425      ; 1.095      ;
; 0.514  ; filtro_media_movil:cp4|fifo[6][3]  ; filtro_media_movil:cp4|fifo[7][3]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.734      ;
; 0.517  ; filtro_media_movil:cp4|fifo[15][6] ; filtro_media_movil:cp4|fifo[16][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.737      ;
; 0.518  ; filtro_media_movil:cp4|fifo[18][4] ; filtro_media_movil:cp4|fifo[19][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.072      ; 0.747      ;
; 0.518  ; filtro_media_movil:cp4|fifo[9][1]  ; filtro_media_movil:cp4|fifo[10][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.737      ;
; 0.521  ; filtro_media_movil:cp4|fifo[0][1]  ; filtro_media_movil:cp4|fifo[1][1]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.073      ; 0.751      ;
; 0.522  ; filtro_media_movil:cp4|fifo[14][7] ; filtro_media_movil:cp4|fifo[15][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.742      ;
; 0.522  ; filtro_media_movil:cp4|fifo[20][1] ; filtro_media_movil:cp4|fifo[21][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.742      ;
; 0.522  ; filtro_media_movil:cp4|fifo[0][9]  ; filtro_media_movil:cp4|fifo[1][9]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.741      ;
; 0.523  ; filtro_media_movil:cp4|fifo[30][5] ; filtro_media_movil:cp4|fifo[31][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.423      ; 1.103      ;
; 0.523  ; filtro_media_movil:cp4|fifo[8][5]  ; filtro_media_movil:cp4|fifo[9][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.742      ;
; 0.524  ; filtro_media_movil:cp4|fifo[16][4] ; filtro_media_movil:cp4|fifo[17][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.743      ;
; 0.524  ; filtro_media_movil:cp4|fifo[26][7] ; filtro_media_movil:cp4|fifo[27][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.743      ;
; 0.524  ; filtro_media_movil:cp4|fifo[0][6]  ; filtro_media_movil:cp4|fifo[1][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.743      ;
; 0.524  ; filtro_media_movil:cp4|fifo[10][5] ; filtro_media_movil:cp4|fifo[11][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.743      ;
; 0.525  ; filtro_media_movil:cp4|fifo[17][2] ; filtro_media_movil:cp4|fifo[18][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.744      ;
; 0.530  ; filtro_media_movil:cp4|fifo[9][9]  ; filtro_media_movil:cp4|fifo[10][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.749      ;
; 0.531  ; filtro_media_movil:cp4|fifo[2][0]  ; filtro_media_movil:cp4|fifo[3][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.751      ;
; 0.532  ; filtro_media_movil:cp4|fifo[27][9] ; filtro_media_movil:cp4|fifo[28][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.448      ; 1.137      ;
; 0.533  ; filtro_media_movil:cp4|fifo[14][9] ; filtro_media_movil:cp4|fifo[15][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.753      ;
; 0.533  ; filtro_media_movil:cp4|fifo[29][9] ; filtro_media_movil:cp4|fifo[30][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.448      ; 1.138      ;
; 0.534  ; filtro_media_movil:cp4|fifo[19][4] ; filtro_media_movil:cp4|fifo[20][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.052      ; 0.743      ;
; 0.535  ; filtro_media_movil:cp4|fifo[15][7] ; filtro_media_movil:cp4|fifo[16][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.755      ;
; 0.535  ; filtro_media_movil:cp4|fifo[7][7]  ; filtro_media_movil:cp4|fifo[8][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.755      ;
; 0.536  ; filtro_media_movil:cp4|fifo[7][0]  ; filtro_media_movil:cp4|fifo[8][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.756      ;
; 0.536  ; filtro_media_movil:cp4|fifo[8][2]  ; filtro_media_movil:cp4|fifo[9][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.755      ;
; 0.538  ; filtro_media_movil:cp4|fifo[0][8]  ; filtro_media_movil:cp4|fifo[1][8]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.757      ;
; 0.540  ; filtro_media_movil:cp4|fifo[7][6]  ; filtro_media_movil:cp4|fifo[8][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.760      ;
; 0.542  ; filtro_media_movil:cp4|fifo[19][5] ; filtro_media_movil:cp4|fifo[20][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.432      ; 1.131      ;
; 0.542  ; filtro_media_movil:cp4|fifo[6][0]  ; filtro_media_movil:cp4|fifo[7][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.762      ;
; 0.553  ; filtro_media_movil:cp4|fifo[13][8] ; filtro_media_movil:cp4|fifo[14][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.773      ;
; 0.553  ; filtro_media_movil:cp4|fifo[23][9] ; filtro_media_movil:cp4|fifo[24][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.772      ;
; 0.554  ; filtro_media_movil:cp4|fifo[14][3] ; filtro_media_movil:cp4|fifo[15][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.774      ;
; 0.554  ; filtro_media_movil:cp4|fifo[18][0] ; filtro_media_movil:cp4|fifo[19][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.052      ; 0.763      ;
; 0.557  ; filtro_media_movil:cp4|fifo[27][2] ; filtro_media_movil:cp4|fifo[28][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.448      ; 1.162      ;
; 0.559  ; filtro_media_movil:cp4|fifo[9][2]  ; filtro_media_movil:cp4|fifo[10][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.778      ;
; 0.561  ; filtro_media_movil:cp4|fifo[30][6] ; filtro_media_movil:cp4|fifo[31][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.414      ; 1.132      ;
; 0.568  ; filtro_media_movil:cp4|fifo[18][7] ; filtro_media_movil:cp4|fifo[19][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.432      ; 1.157      ;
; 0.568  ; filtro_media_movil:cp4|fifo[30][7] ; filtro_media_movil:cp4|fifo[31][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.414      ; 1.139      ;
; 0.569  ; filtro_media_movil:cp4|fifo[13][0] ; filtro_media_movil:cp4|fifo[14][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.449      ; 1.175      ;
; 0.574  ; filtro_media_movil:cp4|fifo[16][6] ; filtro_media_movil:cp4|fifo[17][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.405      ; 1.136      ;
; 0.592  ; filtro_media_movil:cp4|fifo[30][3] ; filtro_media_movil:cp4|fifo[31][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.414      ; 1.163      ;
; 0.593  ; filtro_media_movil:cp4|fifo[17][9] ; filtro_media_movil:cp4|fifo[18][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.405      ; 1.155      ;
; 0.602  ; filtro_media_movil:cp4|fifo[26][4] ; filtro_media_movil:cp4|fifo[27][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.407      ; 1.166      ;
; 0.607  ; filtro_media_movil:cp4|fifo[24][7] ; filtro_media_movil:cp4|fifo[25][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.426      ; 1.190      ;
; 0.615  ; filtro_media_movil:cp4|fifo[13][1] ; filtro_media_movil:cp4|fifo[14][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.449      ; 1.221      ;
; 0.620  ; filtro_media_movil:cp4|fifo[22][8] ; filtro_media_movil:cp4|fifo[23][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.414      ; 1.191      ;
; 0.625  ; filtro_media_movil:cp4|fifo[22][9] ; filtro_media_movil:cp4|fifo[23][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.845      ;
; 0.648  ; filtro_media_movil:cp4|fifo[28][3] ; filtro_media_movil:cp4|fifo[29][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.041      ; 0.846      ;
; 0.652  ; filtro_media_movil:cp4|fifo[30][1] ; filtro_media_movil:cp4|fifo[31][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.420      ; 1.229      ;
; 0.655  ; filtro_media_movil:cp4|fifo[26][2] ; filtro_media_movil:cp4|fifo[27][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.873      ;
; 0.659  ; filtro_media_movil:cp4|fifo[22][2] ; filtro_media_movil:cp4|fifo[23][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.879      ;
; 0.659  ; filtro_media_movil:cp4|fifo[23][3] ; filtro_media_movil:cp4|fifo[24][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.878      ;
; 0.659  ; filtro_media_movil:cp4|fifo[2][2]  ; filtro_media_movil:cp4|fifo[3][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.879      ;
; 0.661  ; filtro_media_movil:cp4|fifo[30][0] ; filtro_media_movil:cp4|fifo[31][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.077      ; 0.895      ;
; 0.662  ; filtro_media_movil:cp4|fifo[16][0] ; filtro_media_movil:cp4|fifo[17][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.881      ;
; 0.662  ; filtro_media_movil:cp4|fifo[17][5] ; filtro_media_movil:cp4|fifo[18][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.881      ;
; 0.663  ; filtro_media_movil:cp4|fifo[12][3] ; filtro_media_movil:cp4|fifo[13][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.883      ;
; 0.663  ; filtro_media_movil:cp4|fifo[12][4] ; filtro_media_movil:cp4|fifo[13][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.883      ;
; 0.663  ; filtro_media_movil:cp4|fifo[20][7] ; filtro_media_movil:cp4|fifo[21][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.883      ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                               ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.058 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.306      ; 0.820      ;
; 0.059 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.306      ; 0.821      ;
; 0.065 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.306      ; 0.827      ;
; 0.065 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.306      ; 0.827      ;
; 0.242 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.002      ;
; 0.358 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[0]    ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[1]    ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[2]    ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[3]    ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[4]    ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[5]    ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[6]    ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[7]    ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[8]    ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[9]    ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.369 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.306      ; 1.131      ;
; 0.383 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.602      ;
; 0.391 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.305      ; 1.152      ;
; 0.418 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.305      ; 1.179      ;
; 0.443 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.305      ; 1.204      ;
; 0.564 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.306      ; 1.326      ;
; 0.590 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.809      ;
; 0.618 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.306      ; 0.880      ;
; 0.632 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.851      ;
; 0.632 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.306      ; 0.894      ;
; 0.636 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.854      ;
; 0.638 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.306      ; 0.900      ;
; 0.638 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.306      ; 0.900      ;
; 0.647 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.866      ;
; 0.665 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.884      ;
; 0.689 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.908      ;
; 0.689 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.908      ;
; 0.785 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.045      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.861 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.304      ; 1.621      ;
; 0.908 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.127      ;
; 0.917 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.306      ; 1.179      ;
; 0.937 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.305      ; 1.198      ;
; 0.945 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.305      ; 1.206      ;
; 0.973 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.190      ;
; 0.993 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.210      ;
; 1.006 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.225      ;
; 1.018 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.305      ; 1.279      ;
; 1.029 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.082 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.301      ;
; 1.092 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.310      ;
; 1.112 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.331      ;
; 1.126 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.306      ; 1.388      ;
; 1.165 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.383      ;
; 1.165 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.382      ;
; 1.203 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.420      ;
; 1.214 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.432      ;
; 1.218 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.436      ;
; 1.239 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.456      ;
; 1.251 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.469      ;
; 1.308 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.525      ;
; 1.310 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.527      ;
; 1.330 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.548      ;
; 1.338 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.556      ;
; 1.338 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.555      ;
; 1.339 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.556      ;
; 1.379 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.596      ;
; 1.384 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.602      ;
; 1.386 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.604      ;
; 1.387 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.605      ;
; 1.403 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.620      ;
; 1.406 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.624      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.421 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.304      ; 1.681      ;
; 1.422 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.641      ;
; 1.424 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.643      ;
; 1.425 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.644      ;
; 1.433 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.650      ;
; 1.435 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.653      ;
; 1.462 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.680      ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.377 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.596      ;
; 0.383 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.602      ;
; 0.385 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.604      ;
; 0.592 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.604 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.823      ;
; 0.853 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.853 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.857 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.075      ;
; 0.916 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.131      ;
; 0.954 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.172      ;
; 0.996 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.214      ;
; 1.020 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.245      ;
; 1.071 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.289      ;
; 1.076 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.294      ;
; 1.108 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.326      ;
; 1.109 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.327      ;
; 1.109 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.327      ;
; 1.110 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.328      ;
; 1.114 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.332      ;
; 1.114 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.332      ;
; 1.115 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.333      ;
; 1.139 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.357      ;
; 1.139 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.357      ;
; 1.140 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.358      ;
; 1.144 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.362      ;
; 1.161 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.379      ;
; 1.182 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.400      ;
; 1.182 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.400      ;
; 1.183 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.401      ;
; 1.183 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.401      ;
; 1.187 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.405      ;
; 1.187 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.405      ;
; 1.188 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.406      ;
; 1.188 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.406      ;
; 1.219 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.437      ;
; 1.219 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.437      ;
; 1.219 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.444      ;
; 1.220 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.438      ;
; 1.220 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.438      ;
; 1.231 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.449      ;
; 1.238 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.456      ;
; 1.249 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.467      ;
; 1.249 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.474      ;
; 1.253 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.468      ;
; 1.256 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.474      ;
; 1.256 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.471      ;
; 1.270 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.488      ;
; 1.275 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.493      ;
; 1.275 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.493      ;
; 1.278 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.496      ;
; 1.280 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.498      ;
; 1.280 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.498      ;
; 1.283 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.501      ;
; 1.284 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.502      ;
; 1.297 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.515      ;
; 1.298 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.516      ;
; 1.300 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.518      ;
; 1.312 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.530      ;
; 1.312 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.530      ;
; 1.315 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.533      ;
; 1.327 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.545      ;
; 1.327 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.545      ;
; 1.328 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.546      ;
; 1.395 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.613      ;
; 1.396 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.614      ;
; 1.400 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.618      ;
; 1.400 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.618      ;
; 1.401 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.619      ;
; 1.401 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.619      ;
; 1.418 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.636      ;
; 1.431 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.649      ;
; 1.433 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.651      ;
; 1.434 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.652      ;
; 1.493 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.708      ;
; 1.506 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.724      ;
; 1.506 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.724      ;
; 1.507 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.725      ;
; 1.507 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.725      ;
; 1.510 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.728      ;
; 1.511 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.729      ;
; 1.514 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.732      ;
; 1.515 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.733      ;
; 1.518 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.733      ;
; 1.527 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.745      ;
; 1.528 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.746      ;
; 1.541 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.759      ;
; 1.544 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.762      ;
; 1.548 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.766      ;
; 1.561 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.779      ;
; 1.571 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.789      ;
; 1.574 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.792      ;
; 1.583 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.801      ;
; 1.583 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.801      ;
; 1.584 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.802      ;
; 1.584 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.802      ;
; 1.587 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.805      ;
; 1.587 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.805      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.928 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.002      ; 1.425      ;
; -0.775 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.002      ; 1.272      ;
; -0.775 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.002      ; 1.272      ;
; -0.775 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.002      ; 1.272      ;
; -0.775 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.002      ; 1.272      ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 1.331 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 1.137      ;
; 1.331 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 1.137      ;
; 1.331 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 1.137      ;
; 1.331 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 1.137      ;
; 1.490 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.129      ; 1.296      ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'                                                            ;
+--------+--------------+----------------+------------+--------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------+--------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][9] ;
+--------+--------------+----------------+------------+--------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.388  ; 0.572        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.388  ; 0.572        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.388  ; 0.572        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.388  ; 0.572        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[12]|clk                     ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[13]|clk                     ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[14]|clk                     ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[15]|clk                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[10]|clk                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[11]|clk                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[2]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[3]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[4]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[5]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[6]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[7]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[8]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[9]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e0|clk                 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e1|clk                 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[0]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[1]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[2]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[3]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[4]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e0|clk                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e1|clk                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e2|clk                    ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|inclk[0]       ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.689  ; 9.873        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.689  ; 9.873        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.689  ; 9.873        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.825  ; 9.825        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.825  ; 9.825        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 9.850  ; 9.850        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 9.850  ; 9.850        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 9.850  ; 9.850        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 9.850  ; 9.850        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 9.850  ; 9.850        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 9.850  ; 9.850        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 9.850  ; 9.850        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 9.850  ; 9.850        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 9.850  ; 9.850        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.910  ; 10.126       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.910  ; 10.126       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.910  ; 10.126       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.910  ; 10.126       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.910  ; 10.126       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.910  ; 10.126       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.910  ; 10.126       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.910  ; 10.126       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.910  ; 10.126       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.149 ; 10.149       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 10.149 ; 10.149       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 10.149 ; 10.149       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.796 ; 500.012      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.801 ; 499.985      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.006 ; 500.006      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk        ; 5.748 ; 6.264 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 6.521 ; 7.079 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk        ; -5.103 ; -5.584 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -3.977 ; -4.483 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 2.136 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.727 ; 3.731 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 2.084 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.810 ; 7.888 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.331 ; 7.512 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.794 ; 6.878 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 8.235 ; 8.241 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.387 ; 7.323 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.773 ; 7.901 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.847 ; 6.913 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.764 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.281 ; 3.284 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.713 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.372 ; 7.295 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.268 ; 7.282 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.580 ; 6.647 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.176 ; 7.232 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.391 ; 6.398 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.790 ; 5.430 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.646 ; 6.707 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                     ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; 288.18 MHz ; 288.18 MHz      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;                                                               ;
; 316.96 MHz ; 316.96 MHz      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 422.3 MHz  ; 250.0 MHz       ; clk                                                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 595.59 MHz ; 500.0 MHz       ; divisor_reloj:cp2|clkout                               ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                               ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -10.692 ; -108.799      ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.865  ; -14.747       ;
; divisor_reloj:cp2|clkout                               ; -0.679  ; -30.883       ;
; clk                                                    ; 17.632  ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -0.127 ; -0.127        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.064 ; -0.236        ;
; divisor_reloj:cp2|clkout                               ; 0.006  ; 0.000         ;
; clk                                                    ; 0.312  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                         ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.782 ; -3.386        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                         ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.250 ; 0.000         ;
+--------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; divisor_reloj:cp2|clkout                               ; -1.000  ; -320.000      ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.000  ; -24.000       ;
; clk                                                    ; 9.684   ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.749 ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                     ;
+---------+-----------------------------------+-------------------------------+--------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                       ; Launch Clock             ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+-------------------------------+--------------------------+--------------------------------------+--------------+------------+------------+
; -10.692 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.636     ;
; -10.688 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.623     ;
; -10.686 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.621     ;
; -10.655 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.590     ;
; -10.652 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.587     ;
; -10.635 ; filtro_media_movil:cp4|fifo[3][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.579     ;
; -10.572 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.505     ;
; -10.566 ; filtro_media_movil:cp4|fifo[2][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.501     ;
; -10.560 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.495     ;
; -10.557 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.492     ;
; -10.556 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.491     ;
; -10.522 ; filtro_media_movil:cp4|fifo[0][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.466     ;
; -10.485 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.418     ;
; -10.456 ; filtro_media_movil:cp4|fifo[1][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.389     ;
; -10.452 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.396     ;
; -10.446 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.390     ;
; -10.444 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.388     ;
; -10.443 ; filtro_media_movil:cp4|fifo[2][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.378     ;
; -10.443 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.387     ;
; -10.440 ; filtro_media_movil:cp4|fifo[0][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.384     ;
; -10.431 ; filtro_media_movil:cp4|fifo[3][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.366     ;
; -10.411 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.346     ;
; -10.409 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.344     ;
; -10.404 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.348     ;
; -10.371 ; filtro_media_movil:cp4|fifo[1][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.876     ; 9.990      ;
; -10.367 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.302     ;
; -10.364 ; filtro_media_movil:cp4|fifo[2][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.885     ; 9.974      ;
; -10.364 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.299     ;
; -10.357 ; filtro_media_movil:cp4|fifo[0][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.290     ;
; -10.347 ; filtro_media_movil:cp4|fifo[3][4] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.291     ;
; -10.336 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.280     ;
; -10.327 ; filtro_media_movil:cp4|fifo[3][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.262     ;
; -10.326 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.261     ;
; -10.324 ; filtro_media_movil:cp4|fifo[2][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.259     ;
; -10.323 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.258     ;
; -10.291 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.224     ;
; -10.273 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.208     ;
; -10.272 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.207     ;
; -10.271 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.206     ;
; -10.269 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.204     ;
; -10.268 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.203     ;
; -10.252 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.185     ;
; -10.235 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.170     ;
; -10.233 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.168     ;
; -10.227 ; filtro_media_movil:cp4|fifo[1][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.171     ;
; -10.220 ; filtro_media_movil:cp4|fifo[3][4] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.164     ;
; -10.219 ; filtro_media_movil:cp4|fifo[2][5] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.154     ;
; -10.200 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.135     ;
; -10.197 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.130     ;
; -10.196 ; filtro_media_movil:cp4|fifo[1][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.140     ;
; -10.189 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.124     ;
; -10.186 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.121     ;
; -10.175 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.119     ;
; -10.175 ; filtro_media_movil:cp4|fifo[0][5] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.119     ;
; -10.168 ; filtro_media_movil:cp4|fifo[1][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.101     ;
; -10.167 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.111     ;
; -10.167 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.111     ;
; -10.164 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.099     ;
; -10.162 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.106     ;
; -10.161 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.096     ;
; -10.158 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.102     ;
; -10.155 ; filtro_media_movil:cp4|fifo[2][4] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.090     ;
; -10.152 ; filtro_media_movil:cp4|fifo[0][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.096     ;
; -10.145 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.080     ;
; -10.142 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.077     ;
; -10.130 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.065     ;
; -10.128 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.063     ;
; -10.123 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.067     ;
; -10.115 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.048     ;
; -10.100 ; filtro_media_movil:cp4|fifo[1][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.033     ;
; -10.092 ; filtro_media_movil:cp4|fifo[1][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.036     ;
; -10.090 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.023     ;
; -10.084 ; filtro_media_movil:cp4|fifo[0][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.028     ;
; -10.084 ; filtro_media_movil:cp4|fifo[3][5] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.019     ;
; -10.084 ; filtro_media_movil:cp4|fifo[0][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.028     ;
; -10.076 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.011     ;
; -10.073 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 10.008     ;
; -10.070 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 10.003     ;
; -10.060 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.995      ;
; -10.059 ; filtro_media_movil:cp4|fifo[0][4] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 9.992      ;
; -10.058 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 10.002     ;
; -10.057 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.992      ;
; -10.054 ; filtro_media_movil:cp4|fifo[3][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.989      ;
; -10.049 ; filtro_media_movil:cp4|fifo[0][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 9.993      ;
; -10.043 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 9.987      ;
; -10.033 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.968      ;
; -10.031 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.966      ;
; -10.031 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 9.975      ;
; -10.031 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.966      ;
; -10.028 ; filtro_media_movil:cp4|fifo[2][4] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.963      ;
; -10.012 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.947      ;
; -10.010 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.945      ;
; -10.001 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 9.934      ;
; -9.999  ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 9.943      ;
; -9.991  ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 9.935      ;
; -9.986  ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.551     ; 9.930      ;
; -9.986  ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.562     ; 9.919      ;
; -9.982  ; filtro_media_movil:cp4|fifo[2][5] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.917      ;
; -9.977  ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.912      ;
; -9.974  ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.560     ; 9.909      ;
+---------+-----------------------------------+-------------------------------+--------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -0.865  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.031      ; 1.511      ;
; -0.865  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.031      ; 1.511      ;
; -0.865  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.031      ; 1.511      ;
; -0.865  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.031      ; 1.511      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.830  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.474      ;
; -0.709  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.030      ; 1.354      ;
; -0.624  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.030      ; 1.269      ;
; -0.624  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.030      ; 1.269      ;
; -0.452  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.031      ; 1.098      ;
; -0.393  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 1.037      ;
; -0.329  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.031      ; 1.475      ;
; -0.329  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.031      ; 1.475      ;
; -0.329  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.031      ; 1.475      ;
; -0.329  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.031      ; 1.475      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.286  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.430      ;
; -0.185  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.031      ; 0.831      ;
; -0.157  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.030      ; 1.302      ;
; -0.062  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.030      ; 1.207      ;
; -0.061  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.030      ; 1.206      ;
; 0.078   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.031      ; 1.068      ;
; 0.126   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 1.018      ;
; 0.358   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.031      ; 0.788      ;
; 498.525 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|cs                 ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.067     ; 1.403      ;
; 996.845 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 3.095      ;
; 996.882 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 3.058      ;
; 996.969 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.971      ;
; 996.992 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.948      ;
; 997.005 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.935      ;
; 997.008 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.932      ;
; 997.042 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.898      ;
; 997.045 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.895      ;
; 997.073 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.867      ;
; 997.092 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.848      ;
; 997.115 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.825      ;
; 997.129 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.811      ;
; 997.132 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.808      ;
; 997.152 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.788      ;
; 997.155 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.785      ;
; 997.233 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.707      ;
; 997.236 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.704      ;
; 997.252 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.688      ;
; 997.255 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.685      ;
; 997.267 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.674      ;
; 997.275 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.665      ;
; 997.278 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.662      ;
; 997.427 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.514      ;
; 997.430 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.511      ;
; 997.602 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.337      ;
; 997.624 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.317      ;
; 997.640 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.301      ;
; 997.650 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.289      ;
; 997.697 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.242      ;
; 997.697 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.242      ;
; 997.700 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.239      ;
; 997.701 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.238      ;
; 997.702 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.237      ;
; 997.702 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.237      ;
; 997.702 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.237      ;
; 997.703 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.236      ;
; 997.704 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.235      ;
; 997.704 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.235      ;
; 997.714 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.225      ;
; 997.714 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.225      ;
; 997.715 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.224      ;
; 997.717 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.222      ;
; 997.720 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.219      ;
; 997.720 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.219      ;
; 997.721 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.218      ;
; 997.722 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.217      ;
; 997.724 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.215      ;
; 997.725 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.214      ;
; 997.810 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.129      ;
; 997.810 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.129      ;
; 997.813 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.126      ;
; 997.815 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.124      ;
; 997.816 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.123      ;
; 997.816 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.123      ;
; 997.818 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.121      ;
; 997.820 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.119      ;
; 997.821 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.118      ;
; 997.824 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.115      ;
; 997.824 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.115      ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'                                                                                                                                                        ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                                           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; -0.679 ; filtro_media_movil:cp4|fifo[3][0]  ; filtro_media_movil:cp4|fifo[4][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.612      ;
; -0.567 ; filtro_media_movil:cp4|fifo[4][5]  ; filtro_media_movil:cp4|fifo[5][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.507      ;
; -0.482 ; filtro_media_movil:cp4|fifo[0][2]  ; filtro_media_movil:cp4|fifo[1][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.044     ; 1.433      ;
; -0.465 ; filtro_media_movil:cp4|fifo[17][8] ; filtro_media_movil:cp4|fifo[18][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.405      ;
; -0.457 ; filtro_media_movil:cp4|fifo[4][2]  ; filtro_media_movil:cp4|fifo[5][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.397      ;
; -0.439 ; filtro_media_movil:cp4|fifo[22][4] ; filtro_media_movil:cp4|fifo[23][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.071     ; 1.363      ;
; -0.422 ; filtro_media_movil:cp4|fifo[26][0] ; filtro_media_movil:cp4|fifo[27][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.401     ; 1.016      ;
; -0.401 ; filtro_media_movil:cp4|fifo[28][5] ; filtro_media_movil:cp4|fifo[29][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.080     ; 1.316      ;
; -0.394 ; filtro_media_movil:cp4|fifo[4][0]  ; filtro_media_movil:cp4|fifo[5][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.334      ;
; -0.386 ; filtro_media_movil:cp4|fifo[26][1] ; filtro_media_movil:cp4|fifo[27][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.040     ; 1.341      ;
; -0.386 ; filtro_media_movil:cp4|fifo[28][7] ; filtro_media_movil:cp4|fifo[29][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.326      ;
; -0.375 ; filtro_media_movil:cp4|fifo[21][4] ; filtro_media_movil:cp4|fifo[22][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.047     ; 1.323      ;
; -0.368 ; filtro_media_movil:cp4|fifo[21][9] ; filtro_media_movil:cp4|fifo[22][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.300      ;
; -0.364 ; filtro_media_movil:cp4|fifo[21][0] ; filtro_media_movil:cp4|fifo[22][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.296      ;
; -0.363 ; filtro_media_movil:cp4|fifo[1][3]  ; filtro_media_movil:cp4|fifo[2][3]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.057     ; 1.301      ;
; -0.362 ; filtro_media_movil:cp4|fifo[0][7]  ; filtro_media_movil:cp4|fifo[1][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.258      ; 1.615      ;
; -0.361 ; filtro_media_movil:cp4|fifo[8][4]  ; filtro_media_movil:cp4|fifo[9][4]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.301      ;
; -0.359 ; filtro_media_movil:cp4|fifo[23][6] ; filtro_media_movil:cp4|fifo[24][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.299      ;
; -0.358 ; filtro_media_movil:cp4|fifo[5][5]  ; filtro_media_movil:cp4|fifo[6][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.299      ;
; -0.349 ; filtro_media_movil:cp4|fifo[2][6]  ; filtro_media_movil:cp4|fifo[3][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.289      ;
; -0.334 ; filtro_media_movil:cp4|fifo[1][6]  ; filtro_media_movil:cp4|fifo[2][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.046     ; 1.283      ;
; -0.334 ; filtro_media_movil:cp4|fifo[7][9]  ; filtro_media_movil:cp4|fifo[8][9]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.257      ; 1.586      ;
; -0.333 ; filtro_media_movil:cp4|fifo[27][7] ; filtro_media_movil:cp4|fifo[28][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 1.291      ;
; -0.325 ; filtro_media_movil:cp4|fifo[11][5] ; filtro_media_movil:cp4|fifo[12][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.264      ;
; -0.314 ; filtro_media_movil:cp4|fifo[15][2] ; filtro_media_movil:cp4|fifo[16][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.254      ;
; -0.302 ; filtro_media_movil:cp4|fifo[28][0] ; filtro_media_movil:cp4|fifo[29][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.260      ; 1.557      ;
; -0.274 ; filtro_media_movil:cp4|fifo[7][4]  ; filtro_media_movil:cp4|fifo[8][4]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.379     ; 0.890      ;
; -0.266 ; filtro_media_movil:cp4|fifo[26][5] ; filtro_media_movil:cp4|fifo[27][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.385     ; 0.876      ;
; -0.260 ; filtro_media_movil:cp4|fifo[18][1] ; filtro_media_movil:cp4|fifo[19][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.064     ; 1.191      ;
; -0.259 ; filtro_media_movil:cp4|fifo[3][3]  ; filtro_media_movil:cp4|fifo[4][3]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 1.201      ;
; -0.255 ; filtro_media_movil:cp4|fifo[23][5] ; filtro_media_movil:cp4|fifo[24][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.058     ; 1.192      ;
; -0.253 ; filtro_media_movil:cp4|fifo[7][2]  ; filtro_media_movil:cp4|fifo[8][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.379     ; 0.869      ;
; -0.245 ; filtro_media_movil:cp4|fifo[25][0] ; filtro_media_movil:cp4|fifo[26][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.279      ; 1.519      ;
; -0.245 ; filtro_media_movil:cp4|fifo[18][2] ; filtro_media_movil:cp4|fifo[19][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.261      ; 1.501      ;
; -0.245 ; filtro_media_movil:cp4|fifo[5][1]  ; filtro_media_movil:cp4|fifo[6][1]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.092     ; 1.148      ;
; -0.243 ; filtro_media_movil:cp4|fifo[17][4] ; filtro_media_movil:cp4|fifo[18][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.183      ;
; -0.239 ; filtro_media_movil:cp4|fifo[8][6]  ; filtro_media_movil:cp4|fifo[9][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.178      ;
; -0.238 ; filtro_media_movil:cp4|fifo[21][3] ; filtro_media_movil:cp4|fifo[22][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.170      ;
; -0.238 ; filtro_media_movil:cp4|fifo[3][4]  ; filtro_media_movil:cp4|fifo[4][4]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 1.180      ;
; -0.223 ; filtro_media_movil:cp4|fifo[13][6] ; filtro_media_movil:cp4|fifo[14][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.162      ;
; -0.219 ; filtro_media_movil:cp4|fifo[29][2] ; filtro_media_movil:cp4|fifo[30][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.065     ; 1.149      ;
; -0.218 ; filtro_media_movil:cp4|fifo[14][2] ; filtro_media_movil:cp4|fifo[15][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.072     ; 1.141      ;
; -0.216 ; filtro_media_movil:cp4|fifo[17][7] ; filtro_media_movil:cp4|fifo[18][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.071     ; 1.140      ;
; -0.214 ; filtro_media_movil:cp4|fifo[21][2] ; filtro_media_movil:cp4|fifo[22][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.146      ;
; -0.212 ; filtro_media_movil:cp4|fifo[15][1] ; filtro_media_movil:cp4|fifo[16][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.144      ;
; -0.209 ; filtro_media_movil:cp4|fifo[19][0] ; filtro_media_movil:cp4|fifo[20][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 1.166      ;
; -0.209 ; filtro_media_movil:cp4|fifo[21][6] ; filtro_media_movil:cp4|fifo[22][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.141      ;
; -0.206 ; filtro_media_movil:cp4|fifo[25][3] ; filtro_media_movil:cp4|fifo[26][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.071     ; 1.130      ;
; -0.206 ; filtro_media_movil:cp4|fifo[21][5] ; filtro_media_movil:cp4|fifo[22][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.138      ;
; -0.202 ; filtro_media_movil:cp4|fifo[24][5] ; filtro_media_movil:cp4|fifo[25][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.052     ; 1.145      ;
; -0.202 ; filtro_media_movil:cp4|fifo[3][6]  ; filtro_media_movil:cp4|fifo[4][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.135      ;
; -0.201 ; filtro_media_movil:cp4|fifo[10][6] ; filtro_media_movil:cp4|fifo[11][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.142      ;
; -0.200 ; filtro_media_movil:cp4|fifo[9][6]  ; filtro_media_movil:cp4|fifo[10][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.079     ; 1.116      ;
; -0.197 ; spi_adc:cp1|\datoin:dato[5]        ; filtro_media_movil:cp4|fifo[0][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 1.000        ; 2.083      ; 3.195      ;
; -0.196 ; filtro_media_movil:cp4|fifo[11][8] ; filtro_media_movil:cp4|fifo[12][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.135      ;
; -0.192 ; filtro_media_movil:cp4|fifo[27][1] ; filtro_media_movil:cp4|fifo[28][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.132      ;
; -0.190 ; filtro_media_movil:cp4|fifo[20][6] ; filtro_media_movil:cp4|fifo[21][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.123      ;
; -0.189 ; filtro_media_movil:cp4|fifo[12][8] ; filtro_media_movil:cp4|fifo[13][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.129      ;
; -0.189 ; filtro_media_movil:cp4|fifo[27][5] ; filtro_media_movil:cp4|fifo[28][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.281      ; 1.465      ;
; -0.189 ; filtro_media_movil:cp4|fifo[21][7] ; filtro_media_movil:cp4|fifo[22][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.121      ;
; -0.188 ; filtro_media_movil:cp4|fifo[13][5] ; filtro_media_movil:cp4|fifo[14][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.127      ;
; -0.188 ; filtro_media_movil:cp4|fifo[16][3] ; filtro_media_movil:cp4|fifo[17][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.071     ; 1.112      ;
; -0.187 ; filtro_media_movil:cp4|fifo[29][6] ; filtro_media_movil:cp4|fifo[30][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.039     ; 1.143      ;
; -0.186 ; filtro_media_movil:cp4|fifo[11][7] ; filtro_media_movil:cp4|fifo[12][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.125      ;
; -0.184 ; filtro_media_movil:cp4|fifo[3][2]  ; filtro_media_movil:cp4|fifo[4][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.117      ;
; -0.183 ; spi_adc:cp1|\datoin:dato[9]        ; filtro_media_movil:cp4|fifo[0][9]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 1.000        ; 2.083      ; 3.181      ;
; -0.183 ; filtro_media_movil:cp4|fifo[15][0] ; filtro_media_movil:cp4|fifo[16][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.115      ;
; -0.183 ; filtro_media_movil:cp4|fifo[5][7]  ; filtro_media_movil:cp4|fifo[6][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.058     ; 1.120      ;
; -0.182 ; filtro_media_movil:cp4|fifo[30][8] ; filtro_media_movil:cp4|fifo[31][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.409     ; 0.768      ;
; -0.181 ; filtro_media_movil:cp4|fifo[30][9] ; filtro_media_movil:cp4|fifo[31][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.409     ; 0.767      ;
; -0.180 ; filtro_media_movil:cp4|fifo[25][6] ; filtro_media_movil:cp4|fifo[26][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.058     ; 1.117      ;
; -0.179 ; filtro_media_movil:cp4|fifo[16][5] ; filtro_media_movil:cp4|fifo[17][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.072     ; 1.102      ;
; -0.179 ; filtro_media_movil:cp4|fifo[22][7] ; filtro_media_movil:cp4|fifo[23][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.119      ;
; -0.173 ; filtro_media_movil:cp4|fifo[3][1]  ; filtro_media_movil:cp4|fifo[4][1]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.106      ;
; -0.168 ; filtro_media_movil:cp4|fifo[24][3] ; filtro_media_movil:cp4|fifo[25][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 1.125      ;
; -0.168 ; filtro_media_movil:cp4|fifo[3][9]  ; filtro_media_movil:cp4|fifo[4][9]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.101      ;
; -0.168 ; filtro_media_movil:cp4|fifo[9][7]  ; filtro_media_movil:cp4|fifo[10][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.109      ;
; -0.167 ; filtro_media_movil:cp4|fifo[1][7]  ; filtro_media_movil:cp4|fifo[2][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.059     ; 1.103      ;
; -0.165 ; filtro_media_movil:cp4|fifo[3][7]  ; filtro_media_movil:cp4|fifo[4][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.098      ;
; -0.164 ; filtro_media_movil:cp4|fifo[11][3] ; filtro_media_movil:cp4|fifo[12][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.103      ;
; -0.160 ; filtro_media_movil:cp4|fifo[14][4] ; filtro_media_movil:cp4|fifo[15][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.071     ; 1.084      ;
; -0.158 ; filtro_media_movil:cp4|fifo[3][5]  ; filtro_media_movil:cp4|fifo[4][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.091      ;
; -0.158 ; filtro_media_movil:cp4|fifo[5][4]  ; filtro_media_movil:cp4|fifo[6][4]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.404     ; 0.749      ;
; -0.157 ; filtro_media_movil:cp4|fifo[17][6] ; filtro_media_movil:cp4|fifo[18][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.384     ; 0.768      ;
; -0.157 ; filtro_media_movil:cp4|fifo[19][6] ; filtro_media_movil:cp4|fifo[20][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 1.114      ;
; -0.157 ; filtro_media_movil:cp4|fifo[25][7] ; filtro_media_movil:cp4|fifo[26][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.385     ; 0.767      ;
; -0.156 ; filtro_media_movil:cp4|fifo[23][8] ; filtro_media_movil:cp4|fifo[24][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.384     ; 0.767      ;
; -0.156 ; filtro_media_movil:cp4|fifo[29][5] ; filtro_media_movil:cp4|fifo[30][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.384     ; 0.767      ;
; -0.155 ; filtro_media_movil:cp4|fifo[19][7] ; filtro_media_movil:cp4|fifo[20][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.383     ; 0.767      ;
; -0.153 ; filtro_media_movil:cp4|fifo[10][0] ; filtro_media_movil:cp4|fifo[11][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.092      ;
; -0.152 ; filtro_media_movil:cp4|fifo[24][1] ; filtro_media_movil:cp4|fifo[25][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.092      ;
; -0.151 ; filtro_media_movil:cp4|fifo[6][8]  ; filtro_media_movil:cp4|fifo[7][8]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.379     ; 0.767      ;
; -0.149 ; filtro_media_movil:cp4|fifo[18][9] ; filtro_media_movil:cp4|fifo[19][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.384     ; 0.760      ;
; -0.149 ; filtro_media_movil:cp4|fifo[9][5]  ; filtro_media_movil:cp4|fifo[10][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.090      ;
; -0.148 ; filtro_media_movil:cp4|fifo[24][2] ; filtro_media_movil:cp4|fifo[25][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 1.105      ;
; -0.146 ; filtro_media_movil:cp4|fifo[25][4] ; filtro_media_movil:cp4|fifo[26][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 1.103      ;
; -0.146 ; filtro_media_movil:cp4|fifo[6][5]  ; filtro_media_movil:cp4|fifo[7][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.086      ;
; -0.144 ; filtro_media_movil:cp4|fifo[2][7]  ; filtro_media_movil:cp4|fifo[3][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.380     ; 0.759      ;
; -0.144 ; filtro_media_movil:cp4|fifo[6][6]  ; filtro_media_movil:cp4|fifo[7][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.379     ; 0.760      ;
; -0.143 ; filtro_media_movil:cp4|fifo[27][0] ; filtro_media_movil:cp4|fifo[28][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 1.101      ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.632 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.308      ;
; 17.674 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.266      ;
; 17.728 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.212      ;
; 17.772 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.168      ;
; 17.781 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.159      ;
; 17.787 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.153      ;
; 17.792 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.148      ;
; 17.822 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.118      ;
; 17.823 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.117      ;
; 17.841 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.099      ;
; 17.850 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.090      ;
; 17.851 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.089      ;
; 17.868 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.072      ;
; 17.888 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.052      ;
; 17.906 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.034      ;
; 17.913 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.027      ;
; 17.918 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.022      ;
; 17.922 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.018      ;
; 17.932 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.008      ;
; 17.938 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.002      ;
; 17.950 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.990      ;
; 17.950 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.990      ;
; 17.961 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.979      ;
; 17.982 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.958      ;
; 17.985 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.955      ;
; 17.986 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.954      ;
; 17.990 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.950      ;
; 17.994 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.946      ;
; 18.002 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.938      ;
; 18.007 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.933      ;
; 18.008 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.932      ;
; 18.014 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.926      ;
; 18.038 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.899      ;
; 18.045 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.895      ;
; 18.046 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.894      ;
; 18.047 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.893      ;
; 18.051 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.889      ;
; 18.053 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.887      ;
; 18.054 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.886      ;
; 18.055 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.885      ;
; 18.056 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.884      ;
; 18.063 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.874      ;
; 18.067 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 1.873      ;
; 18.072 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.865      ;
; 18.075 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.865      ;
; 18.081 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.859      ;
; 18.085 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.852      ;
; 18.087 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.850      ;
; 18.090 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.850      ;
; 18.104 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.836      ;
; 18.124 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.816      ;
; 18.136 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 1.804      ;
; 18.136 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.804      ;
; 18.136 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.804      ;
; 18.136 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.804      ;
; 18.137 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.803      ;
; 18.139 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.801      ;
; 18.139 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.801      ;
; 18.140 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.800      ;
; 18.141 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.799      ;
; 18.145 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.795      ;
; 18.145 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.795      ;
; 18.145 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.795      ;
; 18.145 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.795      ;
; 18.146 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.794      ;
; 18.157 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.780      ;
; 18.167 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 1.773      ;
; 18.176 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.764      ;
; 18.203 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.737      ;
; 18.207 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.733      ;
; 18.224 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.716      ;
; 18.226 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.714      ;
; 18.230 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.710      ;
; 18.230 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.710      ;
; 18.230 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.710      ;
; 18.231 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 1.709      ;
; 18.231 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.709      ;
; 18.253 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.687      ;
; 18.257 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.683      ;
; 18.262 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.678      ;
; 18.265 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.672      ;
; 18.266 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.674      ;
; 18.266 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.674      ;
; 18.267 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.673      ;
; 18.268 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.672      ;
; 18.269 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.671      ;
; 18.276 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.664      ;
; 18.285 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.652      ;
; 18.318 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.622      ;
; 18.347 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.593      ;
; 18.351 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.589      ;
; 18.351 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.589      ;
; 18.352 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.588      ;
; 18.352 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.588      ;
; 18.354 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.586      ;
; 18.384 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.556      ;
; 18.387 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.553      ;
; 18.390 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.550      ;
; 18.391 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.549      ;
; 18.396 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.075     ; 1.524      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                             ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.127 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 2.080      ; 2.297      ;
; 0.005  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 2.080      ; 2.429      ;
; 0.312  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.511      ;
; 0.341  ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.539      ;
; 0.364  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.562      ;
; 0.373  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.571      ;
; 0.418  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.080      ; 2.342      ;
; 0.421  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.067      ; 0.632      ;
; 0.421  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.067      ; 0.632      ;
; 0.421  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.067      ; 0.632      ;
; 0.458  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.080      ; 2.382      ;
; 0.497  ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.695      ;
; 0.497  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.695      ;
; 0.497  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.695      ;
; 0.498  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.696      ;
; 0.498  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.696      ;
; 0.500  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.698      ;
; 0.500  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.698      ;
; 0.501  ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.699      ;
; 0.505  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.703      ;
; 0.506  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.704      ;
; 0.540  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.388      ; 1.072      ;
; 0.640  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.838      ;
; 0.660  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.858      ;
; 0.677  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.875      ;
; 0.678  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.876      ;
; 0.684  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.882      ;
; 0.717  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.915      ;
; 0.735  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.933      ;
; 0.750  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.948      ;
; 0.755  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.953      ;
; 0.782  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.980      ;
; 0.797  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.441      ; 0.902      ;
; 0.805  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.441      ; 0.910      ;
; 0.806  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.441      ; 0.911      ;
; 0.807  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.441      ; 0.912      ;
; 0.839  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.037      ;
; 0.899  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.097      ;
; 0.906  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.104      ;
; 0.912  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.110      ;
; 0.919  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.117      ;
; 0.995  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.193      ;
; 0.998  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.196      ;
; 1.008  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.206      ;
; 1.090  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 0.758      ;
; 1.102  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 0.770      ;
; 1.121  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 0.891      ;
; 1.278  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.049      ;
; 1.278  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.049      ;
; 1.279  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.050      ;
; 1.279  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.050      ;
; 1.282  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.053      ;
; 1.282  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.053      ;
; 1.283  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.054      ;
; 1.284  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 0.952      ;
; 1.285  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 0.953      ;
; 1.333  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 1.001      ;
; 1.334  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 1.002      ;
; 1.356  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.108      ; 1.128      ;
; 1.377  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.148      ;
; 1.378  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.149      ;
; 1.425  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.441      ; 1.530      ;
; 1.425  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.441      ; 1.530      ;
; 1.425  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.441      ; 1.530      ;
; 1.425  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.441      ; 1.530      ;
; 1.430  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 1.098      ;
; 1.431  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 1.099      ;
; 1.441  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 1.109      ;
; 1.442  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.004      ; 1.110      ;
; 1.468  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.108      ; 1.240      ;
; 1.606  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.376      ;
; 1.606  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.376      ;
; 1.606  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.376      ;
; 1.606  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.376      ;
; 1.957  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.728      ;
; 1.957  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.728      ;
; 1.957  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.728      ;
; 1.957  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.728      ;
; 1.957  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.728      ;
; 1.957  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.728      ;
; 1.957  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.728      ;
; 1.957  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.728      ;
; 1.957  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.107      ; 1.728      ;
; 3.436  ; filtro_media_movil:cp4|fifo[16][8]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.772      ;
; 3.483  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.819      ;
; 3.491  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.827      ;
; 3.496  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.327     ; 2.833      ;
; 3.507  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.327     ; 2.844      ;
; 3.545  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.881      ;
; 3.553  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.889      ;
; 3.557  ; filtro_media_movil:cp4|fifo[17][2]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.327     ; 2.894      ;
; 3.562  ; filtro_media_movil:cp4|fifo[17][2]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.898      ;
; 3.563  ; filtro_media_movil:cp4|fifo[17][3]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.327     ; 2.900      ;
; 3.567  ; filtro_media_movil:cp4|fifo[17][3]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.903      ;
; 3.568  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.904      ;
; 3.576  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.912      ;
; 3.596  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.932      ;
; 3.605  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.328     ; 2.941      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -0.064 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.743      ;
; -0.063 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.744      ;
; -0.055 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.752      ;
; -0.054 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.753      ;
; 0.106  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 0.912      ;
; 0.223  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.030      ;
; 0.225  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.032      ;
; 0.248  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.055      ;
; 0.281  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.088      ;
; 0.312  ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[0]    ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[1]    ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[2]    ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[3]    ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[4]    ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[5]    ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[6]    ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[7]    ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[8]    ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; spi_adc:cp1|\datoin:dato[9]    ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.320  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321  ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.342  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.540      ;
; 0.403  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.210      ;
; 0.472  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.383      ; 0.779      ;
; 0.488  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.383      ; 0.795      ;
; 0.495  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.383      ; 0.802      ;
; 0.495  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.383      ; 0.802      ;
; 0.533  ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.731      ;
; 0.569  ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.767      ;
; 0.573  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.772      ;
; 0.577  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.775      ;
; 0.593  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.791      ;
; 0.609  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.807      ;
; 0.613  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.811      ;
; 0.629  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 0.935      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.669  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.475      ;
; 0.754  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.383      ; 1.061      ;
; 0.768  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.383      ; 1.075      ;
; 0.778  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.383      ; 1.085      ;
; 0.823  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.021      ;
; 0.839  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.383      ; 1.146      ;
; 0.889  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.087      ;
; 0.909  ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.107      ;
; 0.922  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.120      ;
; 0.929  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.383      ; 1.236      ;
; 0.935  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.134      ;
; 0.975  ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.173      ;
; 0.976  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.175      ;
; 1.006  ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.204      ;
; 1.065  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.264      ;
; 1.073  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.271      ;
; 1.089  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.288      ;
; 1.100  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.299      ;
; 1.110  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.308      ;
; 1.116  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.314      ;
; 1.117  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.316      ;
; 1.163  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.361      ;
; 1.187  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.385      ;
; 1.189  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.387      ;
; 1.210  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.408      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.212  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.382      ; 1.518      ;
; 1.215  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.413      ;
; 1.220  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.418      ;
; 1.242  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.440      ;
; 1.242  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.440      ;
; 1.244  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.442      ;
; 1.248  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.445      ;
; 1.275  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.473      ;
; 1.277  ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.476      ;
; 1.280  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.480      ;
; 1.286  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.485      ;
; 1.288  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.488      ;
; 1.289  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.489      ;
; 1.301  ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.499      ;
; 1.305  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.504      ;
+--------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'                                                                                                                                                        ;
+-------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; 0.006 ; spi_adc:cp1|\datoin:dato[3]        ; filtro_media_movil:cp4|fifo[0][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.554      ; 2.784      ;
; 0.031 ; spi_adc:cp1|\datoin:dato[4]        ; filtro_media_movil:cp4|fifo[0][4]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.565      ; 2.820      ;
; 0.095 ; spi_adc:cp1|\datoin:dato[1]        ; filtro_media_movil:cp4|fifo[0][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.554      ; 2.873      ;
; 0.118 ; spi_adc:cp1|\datoin:dato[2]        ; filtro_media_movil:cp4|fifo[0][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.554      ; 2.896      ;
; 0.118 ; spi_adc:cp1|\datoin:dato[7]        ; filtro_media_movil:cp4|fifo[0][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.554      ; 2.896      ;
; 0.136 ; spi_adc:cp1|\datoin:dato[6]        ; filtro_media_movil:cp4|fifo[0][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.554      ; 2.914      ;
; 0.144 ; spi_adc:cp1|\datoin:dato[8]        ; filtro_media_movil:cp4|fifo[0][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.554      ; 2.922      ;
; 0.181 ; spi_adc:cp1|\datoin:dato[0]        ; filtro_media_movil:cp4|fifo[0][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.554      ; 2.959      ;
; 0.233 ; spi_adc:cp1|\datoin:dato[5]        ; filtro_media_movil:cp4|fifo[0][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.554      ; 3.011      ;
; 0.256 ; spi_adc:cp1|\datoin:dato[9]        ; filtro_media_movil:cp4|fifo[0][9]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.554      ; 3.034      ;
; 0.343 ; filtro_media_movil:cp4|fifo[12][0] ; filtro_media_movil:cp4|fifo[13][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.542      ;
; 0.344 ; filtro_media_movil:cp4|fifo[24][8] ; filtro_media_movil:cp4|fifo[25][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; filtro_media_movil:cp4|fifo[0][0]  ; filtro_media_movil:cp4|fifo[1][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.542      ;
; 0.344 ; filtro_media_movil:cp4|fifo[8][8]  ; filtro_media_movil:cp4|fifo[9][8]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.543      ;
; 0.346 ; filtro_media_movil:cp4|fifo[22][0] ; filtro_media_movil:cp4|fifo[23][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.544      ;
; 0.346 ; filtro_media_movil:cp4|fifo[22][1] ; filtro_media_movil:cp4|fifo[23][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.544      ;
; 0.347 ; filtro_media_movil:cp4|fifo[10][8] ; filtro_media_movil:cp4|fifo[11][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.545      ;
; 0.348 ; filtro_media_movil:cp4|fifo[20][3] ; filtro_media_movil:cp4|fifo[21][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.546      ;
; 0.356 ; filtro_media_movil:cp4|fifo[17][0] ; filtro_media_movil:cp4|fifo[18][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; filtro_media_movil:cp4|fifo[15][3] ; filtro_media_movil:cp4|fifo[16][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; filtro_media_movil:cp4|fifo[16][7] ; filtro_media_movil:cp4|fifo[17][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; filtro_media_movil:cp4|fifo[16][9] ; filtro_media_movil:cp4|fifo[17][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; filtro_media_movil:cp4|fifo[17][1] ; filtro_media_movil:cp4|fifo[18][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; filtro_media_movil:cp4|fifo[29][1] ; filtro_media_movil:cp4|fifo[30][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; filtro_media_movil:cp4|fifo[15][9] ; filtro_media_movil:cp4|fifo[16][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; filtro_media_movil:cp4|fifo[28][6] ; filtro_media_movil:cp4|fifo[29][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.558      ;
; 0.360 ; filtro_media_movil:cp4|fifo[18][6] ; filtro_media_movil:cp4|fifo[19][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.558      ;
; 0.402 ; filtro_media_movil:cp4|fifo[10][9] ; filtro_media_movil:cp4|fifo[11][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.410      ; 0.956      ;
; 0.405 ; filtro_media_movil:cp4|fifo[30][4] ; filtro_media_movil:cp4|fifo[31][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.407      ; 0.956      ;
; 0.436 ; filtro_media_movil:cp4|fifo[15][5] ; filtro_media_movil:cp4|fifo[16][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.636      ;
; 0.437 ; filtro_media_movil:cp4|fifo[29][8] ; filtro_media_movil:cp4|fifo[30][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.407      ; 0.988      ;
; 0.438 ; filtro_media_movil:cp4|fifo[28][8] ; filtro_media_movil:cp4|fifo[29][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.637      ;
; 0.438 ; filtro_media_movil:cp4|fifo[20][9] ; filtro_media_movil:cp4|fifo[21][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.636      ;
; 0.438 ; filtro_media_movil:cp4|fifo[29][4] ; filtro_media_movil:cp4|fifo[30][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.637      ;
; 0.440 ; filtro_media_movil:cp4|fifo[12][7] ; filtro_media_movil:cp4|fifo[13][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.639      ;
; 0.440 ; filtro_media_movil:cp4|fifo[24][4] ; filtro_media_movil:cp4|fifo[25][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.639      ;
; 0.451 ; filtro_media_movil:cp4|fifo[23][7] ; filtro_media_movil:cp4|fifo[24][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.650      ;
; 0.470 ; filtro_media_movil:cp4|fifo[14][7] ; filtro_media_movil:cp4|fifo[15][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.670      ;
; 0.471 ; filtro_media_movil:cp4|fifo[16][4] ; filtro_media_movil:cp4|fifo[17][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.670      ;
; 0.471 ; filtro_media_movil:cp4|fifo[20][1] ; filtro_media_movil:cp4|fifo[21][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.669      ;
; 0.471 ; filtro_media_movil:cp4|fifo[26][7] ; filtro_media_movil:cp4|fifo[27][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.670      ;
; 0.471 ; filtro_media_movil:cp4|fifo[8][5]  ; filtro_media_movil:cp4|fifo[9][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; filtro_media_movil:cp4|fifo[11][1] ; filtro_media_movil:cp4|fifo[12][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.385      ; 1.001      ;
; 0.472 ; filtro_media_movil:cp4|fifo[17][2] ; filtro_media_movil:cp4|fifo[18][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; filtro_media_movil:cp4|fifo[19][8] ; filtro_media_movil:cp4|fifo[20][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.392      ; 1.008      ;
; 0.472 ; filtro_media_movil:cp4|fifo[0][6]  ; filtro_media_movil:cp4|fifo[1][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.670      ;
; 0.472 ; filtro_media_movil:cp4|fifo[0][9]  ; filtro_media_movil:cp4|fifo[1][9]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.670      ;
; 0.472 ; filtro_media_movil:cp4|fifo[10][5] ; filtro_media_movil:cp4|fifo[11][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.670      ;
; 0.474 ; filtro_media_movil:cp4|fifo[11][6] ; filtro_media_movil:cp4|fifo[12][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.409      ; 1.027      ;
; 0.475 ; filtro_media_movil:cp4|fifo[21][8] ; filtro_media_movil:cp4|fifo[22][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.674      ;
; 0.477 ; filtro_media_movil:cp4|fifo[18][4] ; filtro_media_movil:cp4|fifo[19][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.064      ; 0.685      ;
; 0.478 ; filtro_media_movil:cp4|fifo[9][1]  ; filtro_media_movil:cp4|fifo[10][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.677      ;
; 0.479 ; filtro_media_movil:cp4|fifo[15][6] ; filtro_media_movil:cp4|fifo[16][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.678      ;
; 0.480 ; filtro_media_movil:cp4|fifo[6][3]  ; filtro_media_movil:cp4|fifo[7][3]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.679      ;
; 0.483 ; filtro_media_movil:cp4|fifo[0][1]  ; filtro_media_movil:cp4|fifo[1][1]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.065      ; 0.692      ;
; 0.483 ; filtro_media_movil:cp4|fifo[8][2]  ; filtro_media_movil:cp4|fifo[9][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; filtro_media_movil:cp4|fifo[7][7]  ; filtro_media_movil:cp4|fifo[8][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.682      ;
; 0.485 ; filtro_media_movil:cp4|fifo[7][0]  ; filtro_media_movil:cp4|fifo[8][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.683      ;
; 0.486 ; filtro_media_movil:cp4|fifo[30][5] ; filtro_media_movil:cp4|fifo[31][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.384      ; 1.014      ;
; 0.486 ; filtro_media_movil:cp4|fifo[0][8]  ; filtro_media_movil:cp4|fifo[1][8]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.684      ;
; 0.487 ; filtro_media_movil:cp4|fifo[2][0]  ; filtro_media_movil:cp4|fifo[3][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.686      ;
; 0.489 ; filtro_media_movil:cp4|fifo[27][9] ; filtro_media_movil:cp4|fifo[28][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.404      ; 1.037      ;
; 0.491 ; filtro_media_movil:cp4|fifo[9][9]  ; filtro_media_movil:cp4|fifo[10][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.690      ;
; 0.494 ; filtro_media_movil:cp4|fifo[19][4] ; filtro_media_movil:cp4|fifo[20][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.045      ; 0.683      ;
; 0.494 ; filtro_media_movil:cp4|fifo[29][9] ; filtro_media_movil:cp4|fifo[30][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.407      ; 1.045      ;
; 0.495 ; filtro_media_movil:cp4|fifo[14][9] ; filtro_media_movil:cp4|fifo[15][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.694      ;
; 0.497 ; filtro_media_movil:cp4|fifo[15][7] ; filtro_media_movil:cp4|fifo[16][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; filtro_media_movil:cp4|fifo[7][6]  ; filtro_media_movil:cp4|fifo[8][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; filtro_media_movil:cp4|fifo[19][5] ; filtro_media_movil:cp4|fifo[20][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.392      ; 1.034      ;
; 0.499 ; filtro_media_movil:cp4|fifo[6][0]  ; filtro_media_movil:cp4|fifo[7][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.697      ;
; 0.507 ; filtro_media_movil:cp4|fifo[18][0] ; filtro_media_movil:cp4|fifo[19][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.045      ; 0.696      ;
; 0.507 ; filtro_media_movil:cp4|fifo[27][2] ; filtro_media_movil:cp4|fifo[28][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.404      ; 1.055      ;
; 0.511 ; filtro_media_movil:cp4|fifo[13][8] ; filtro_media_movil:cp4|fifo[14][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; filtro_media_movil:cp4|fifo[23][9] ; filtro_media_movil:cp4|fifo[24][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; filtro_media_movil:cp4|fifo[14][3] ; filtro_media_movil:cp4|fifo[15][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; filtro_media_movil:cp4|fifo[30][6] ; filtro_media_movil:cp4|fifo[31][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.376      ; 1.033      ;
; 0.516 ; filtro_media_movil:cp4|fifo[18][7] ; filtro_media_movil:cp4|fifo[19][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.392      ; 1.052      ;
; 0.516 ; filtro_media_movil:cp4|fifo[9][2]  ; filtro_media_movil:cp4|fifo[10][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.715      ;
; 0.519 ; filtro_media_movil:cp4|fifo[30][7] ; filtro_media_movil:cp4|fifo[31][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.376      ; 1.039      ;
; 0.523 ; filtro_media_movil:cp4|fifo[16][6] ; filtro_media_movil:cp4|fifo[17][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.368      ; 1.035      ;
; 0.529 ; filtro_media_movil:cp4|fifo[13][0] ; filtro_media_movil:cp4|fifo[14][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.408      ; 1.081      ;
; 0.535 ; filtro_media_movil:cp4|fifo[30][3] ; filtro_media_movil:cp4|fifo[31][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.376      ; 1.055      ;
; 0.540 ; filtro_media_movil:cp4|fifo[17][9] ; filtro_media_movil:cp4|fifo[18][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.368      ; 1.052      ;
; 0.560 ; filtro_media_movil:cp4|fifo[26][4] ; filtro_media_movil:cp4|fifo[27][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.369      ; 1.073      ;
; 0.566 ; filtro_media_movil:cp4|fifo[22][8] ; filtro_media_movil:cp4|fifo[23][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.375      ; 1.085      ;
; 0.567 ; filtro_media_movil:cp4|fifo[24][7] ; filtro_media_movil:cp4|fifo[25][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.386      ; 1.097      ;
; 0.570 ; filtro_media_movil:cp4|fifo[13][1] ; filtro_media_movil:cp4|fifo[14][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.408      ; 1.122      ;
; 0.571 ; filtro_media_movil:cp4|fifo[22][9] ; filtro_media_movil:cp4|fifo[23][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.769      ;
; 0.591 ; filtro_media_movil:cp4|fifo[28][3] ; filtro_media_movil:cp4|fifo[29][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.772      ;
; 0.596 ; filtro_media_movil:cp4|fifo[26][2] ; filtro_media_movil:cp4|fifo[27][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.794      ;
; 0.596 ; filtro_media_movil:cp4|fifo[30][1] ; filtro_media_movil:cp4|fifo[31][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.381      ; 1.121      ;
; 0.604 ; filtro_media_movil:cp4|fifo[16][0] ; filtro_media_movil:cp4|fifo[17][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.803      ;
; 0.605 ; filtro_media_movil:cp4|fifo[23][3] ; filtro_media_movil:cp4|fifo[24][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.803      ;
; 0.605 ; filtro_media_movil:cp4|fifo[17][5] ; filtro_media_movil:cp4|fifo[18][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.803      ;
; 0.606 ; filtro_media_movil:cp4|fifo[15][4] ; filtro_media_movil:cp4|fifo[16][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.805      ;
; 0.606 ; filtro_media_movil:cp4|fifo[28][4] ; filtro_media_movil:cp4|fifo[29][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.073      ; 0.823      ;
; 0.606 ; filtro_media_movil:cp4|fifo[30][0] ; filtro_media_movil:cp4|fifo[31][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.068      ; 0.818      ;
; 0.607 ; filtro_media_movil:cp4|fifo[12][4] ; filtro_media_movil:cp4|fifo[13][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.806      ;
; 0.607 ; filtro_media_movil:cp4|fifo[16][1] ; filtro_media_movil:cp4|fifo[17][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.806      ;
; 0.607 ; filtro_media_movil:cp4|fifo[2][2]  ; filtro_media_movil:cp4|fifo[3][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.806      ;
+-------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.336 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.535      ;
; 0.340 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.342 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.541      ;
; 0.529 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.542 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.741      ;
; 0.769 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.775 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.974      ;
; 0.832 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.028      ;
; 0.860 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.889 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.088      ;
; 0.910 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.114      ;
; 0.960 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.159      ;
; 0.963 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.162      ;
; 0.993 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.192      ;
; 0.994 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.193      ;
; 0.994 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.193      ;
; 0.996 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.195      ;
; 0.997 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.196      ;
; 0.997 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.196      ;
; 0.998 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.197      ;
; 1.014 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.213      ;
; 1.016 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.215      ;
; 1.017 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.216      ;
; 1.021 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.220      ;
; 1.052 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.251      ;
; 1.054 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.253      ;
; 1.055 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.254      ;
; 1.055 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.254      ;
; 1.055 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.254      ;
; 1.057 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.256      ;
; 1.058 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.257      ;
; 1.058 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.257      ;
; 1.061 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.260      ;
; 1.086 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.285      ;
; 1.086 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.285      ;
; 1.086 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.285      ;
; 1.087 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.286      ;
; 1.102 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.301      ;
; 1.106 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.305      ;
; 1.112 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.316      ;
; 1.118 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.317      ;
; 1.122 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.321      ;
; 1.127 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.331      ;
; 1.137 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.336      ;
; 1.138 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.337      ;
; 1.140 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.339      ;
; 1.140 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.339      ;
; 1.141 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.340      ;
; 1.143 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.342      ;
; 1.144 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.340      ;
; 1.146 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.342      ;
; 1.160 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.359      ;
; 1.163 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.362      ;
; 1.169 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.368      ;
; 1.175 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.374      ;
; 1.176 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.375      ;
; 1.178 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.377      ;
; 1.190 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.389      ;
; 1.191 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.390      ;
; 1.199 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.398      ;
; 1.200 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.399      ;
; 1.201 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.400      ;
; 1.255 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.454      ;
; 1.259 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.458      ;
; 1.260 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.459      ;
; 1.261 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.460      ;
; 1.262 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.461      ;
; 1.262 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.461      ;
; 1.280 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.479      ;
; 1.291 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.490      ;
; 1.294 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.493      ;
; 1.294 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.493      ;
; 1.352 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.548      ;
; 1.352 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.551      ;
; 1.354 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.553      ;
; 1.355 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.554      ;
; 1.355 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.554      ;
; 1.359 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.558      ;
; 1.364 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.563      ;
; 1.364 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.563      ;
; 1.366 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.565      ;
; 1.366 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.565      ;
; 1.374 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.573      ;
; 1.376 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.572      ;
; 1.377 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.576      ;
; 1.379 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.578      ;
; 1.390 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.589      ;
; 1.406 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.605      ;
; 1.422 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.621      ;
; 1.424 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.623      ;
; 1.424 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.623      ;
; 1.425 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.624      ;
; 1.425 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.624      ;
; 1.426 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.625      ;
; 1.427 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.626      ;
; 1.427 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.626      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.782 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.004     ; 1.273      ;
; -0.651 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.004     ; 1.142      ;
; -0.651 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.004     ; 1.142      ;
; -0.651 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.004     ; 1.142      ;
; -0.651 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.004     ; 1.142      ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 1.250 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.020      ;
; 1.250 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.020      ;
; 1.250 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.020      ;
; 1.250 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.020      ;
; 1.404 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.174      ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'                                                             ;
+--------+--------------+----------------+------------+--------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------+--------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][9] ;
+--------+--------------+----------------+------------+--------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[12]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[13]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[14]|clk                     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[15]|clk                     ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[2]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[10]|clk                     ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[11]|clk                     ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[3]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[4]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[5]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[6]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[7]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[8]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[9]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e0|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e1|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[0]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[1]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[2]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[3]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[4]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e0|clk                    ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e1|clk                    ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e2|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|inclk[0]       ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.785  ; 9.785        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.785  ; 9.785        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 9.844  ; 9.844        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 9.848  ; 9.848        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 9.848  ; 9.848        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.139 ; 10.139       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.151 ; 10.151       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 10.151 ; 10.151       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.212 ; 10.212       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.212 ; 10.212       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                              ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.749 ; 499.965      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.791 ; 499.975      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.808 ; 500.024      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk        ; 5.058 ; 5.456 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 5.760 ; 6.199 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk        ; -4.484 ; -4.856 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -3.461 ; -3.867 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 2.244 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.696 ; 3.662 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 2.172 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.317 ; 7.269 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.859 ; 6.901 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.369 ; 6.363 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.663 ; 7.587 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.907 ; 6.782 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.224 ; 7.247 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.391 ; 6.382 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.914 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.301 ; 3.266 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.844 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.894 ; 6.754 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.024 ; 6.696 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.173 ; 6.158 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.718 ; 6.683 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.018 ; 5.943 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.340 ; 5.018 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.210 ; 6.201 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -6.443 ; -62.533       ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.493 ; -7.949        ;
; divisor_reloj:cp2|clkout                               ; -0.103 ; -0.140        ;
; clk                                                    ; 18.496 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; divisor_reloj:cp2|clkout                               ; -0.191 ; -1.275        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -0.160 ; -0.285        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.004 ; -0.004        ;
; clk                                                    ; 0.188  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                         ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.270 ; -0.994        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                         ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.909 ; 0.000         ;
+--------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; divisor_reloj:cp2|clkout                               ; -1.000  ; -320.000      ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.000  ; -24.000       ;
; clk                                                    ; 9.444   ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.771 ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                    ;
+--------+-----------------------------------+-------------------------------+--------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock             ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------------------+--------------------------------------+--------------+------------+------------+
; -6.443 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.634      ;
; -6.422 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.607      ;
; -6.419 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.604      ;
; -6.419 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.604      ;
; -6.417 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.602      ;
; -6.368 ; filtro_media_movil:cp4|fifo[3][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.559      ;
; -6.366 ; filtro_media_movil:cp4|fifo[2][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.551      ;
; -6.354 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.538      ;
; -6.345 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.530      ;
; -6.342 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.527      ;
; -6.341 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.526      ;
; -6.326 ; filtro_media_movil:cp4|fifo[0][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.517      ;
; -6.279 ; filtro_media_movil:cp4|fifo[1][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.463      ;
; -6.273 ; filtro_media_movil:cp4|fifo[3][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.458      ;
; -6.271 ; filtro_media_movil:cp4|fifo[0][3] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.462      ;
; -6.269 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.460      ;
; -6.264 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.455      ;
; -6.264 ; filtro_media_movil:cp4|fifo[2][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.449      ;
; -6.257 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.448      ;
; -6.254 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.438      ;
; -6.248 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.439      ;
; -6.245 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.430      ;
; -6.243 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.428      ;
; -6.236 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.421      ;
; -6.234 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.425      ;
; -6.233 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.418      ;
; -6.191 ; filtro_media_movil:cp4|fifo[2][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.376      ;
; -6.191 ; filtro_media_movil:cp4|fifo[3][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.376      ;
; -6.183 ; filtro_media_movil:cp4|fifo[0][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.367      ;
; -6.173 ; filtro_media_movil:cp4|fifo[3][4] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.364      ;
; -6.168 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.352      ;
; -6.166 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.357      ;
; -6.156 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.341      ;
; -6.155 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.340      ;
; -6.154 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.339      ;
; -6.153 ; filtro_media_movil:cp4|fifo[2][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.498     ; 6.142      ;
; -6.153 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.338      ;
; -6.151 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.336      ;
; -6.151 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.336      ;
; -6.150 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.335      ;
; -6.142 ; filtro_media_movil:cp4|fifo[1][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.491     ; 6.138      ;
; -6.128 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.313      ;
; -6.126 ; filtro_media_movil:cp4|fifo[1][5] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.317      ;
; -6.126 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.311      ;
; -6.118 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.303      ;
; -6.115 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.300      ;
; -6.097 ; filtro_media_movil:cp4|fifo[1][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.288      ;
; -6.093 ; filtro_media_movil:cp4|fifo[1][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.277      ;
; -6.091 ; filtro_media_movil:cp4|fifo[3][4] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.282      ;
; -6.090 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.281      ;
; -6.086 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.270      ;
; -6.085 ; filtro_media_movil:cp4|fifo[0][3] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.276      ;
; -6.083 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.274      ;
; -6.083 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.274      ;
; -6.074 ; filtro_media_movil:cp4|fifo[2][5] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.259      ;
; -6.074 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.259      ;
; -6.073 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.258      ;
; -6.071 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.256      ;
; -6.069 ; filtro_media_movil:cp4|fifo[2][4] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.254      ;
; -6.069 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.254      ;
; -6.068 ; filtro_media_movil:cp4|fifo[2][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.253      ;
; -6.068 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.252      ;
; -6.061 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.246      ;
; -6.058 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.243      ;
; -6.048 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.239      ;
; -6.047 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.231      ;
; -6.038 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.223      ;
; -6.037 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.222      ;
; -6.034 ; filtro_media_movil:cp4|fifo[0][5] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.225      ;
; -6.029 ; filtro_media_movil:cp4|fifo[1][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.220      ;
; -6.025 ; filtro_media_movil:cp4|fifo[3][3] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.216      ;
; -6.024 ; filtro_media_movil:cp4|fifo[0][6] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.215      ;
; -6.011 ; filtro_media_movil:cp4|fifo[1][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.195      ;
; -6.003 ; filtro_media_movil:cp4|fifo[0][3] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.194      ;
; -6.001 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.192      ;
; -6.000 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.185      ;
; -5.998 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.189      ;
; -5.998 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.183      ;
; -5.991 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.182      ;
; -5.990 ; filtro_media_movil:cp4|fifo[1][1] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.174      ;
; -5.987 ; filtro_media_movil:cp4|fifo[2][4] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.172      ;
; -5.986 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.170      ;
; -5.984 ; filtro_media_movil:cp4|fifo[0][4] ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.168      ;
; -5.982 ; filtro_media_movil:cp4|fifo[2][0] ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.167      ;
; -5.981 ; filtro_media_movil:cp4|fifo[3][5] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.166      ;
; -5.981 ; filtro_media_movil:cp4|fifo[3][2] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.166      ;
; -5.980 ; filtro_media_movil:cp4|fifo[2][2] ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.165      ;
; -5.980 ; filtro_media_movil:cp4|fifo[3][0] ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.165      ;
; -5.973 ; filtro_media_movil:cp4|fifo[1][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.164      ;
; -5.969 ; filtro_media_movil:cp4|fifo[3][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.154      ;
; -5.966 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.157      ;
; -5.966 ; filtro_media_movil:cp4|fifo[0][0] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.157      ;
; -5.962 ; filtro_media_movil:cp4|fifo[0][1] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.153      ;
; -5.950 ; filtro_media_movil:cp4|fifo[1][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.303     ; 6.134      ;
; -5.948 ; filtro_media_movil:cp4|fifo[0][7] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.139      ;
; -5.937 ; filtro_media_movil:cp4|fifo[3][1] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.122      ;
; -5.934 ; filtro_media_movil:cp4|fifo[7][4] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.492     ; 5.929      ;
; -5.934 ; filtro_media_movil:cp4|fifo[2][1] ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.302     ; 6.119      ;
; -5.931 ; filtro_media_movil:cp4|fifo[6][1] ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.492     ; 5.926      ;
; -5.930 ; filtro_media_movil:cp4|fifo[0][2] ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.296     ; 6.121      ;
+--------+-----------------------------------+-------------------------------+--------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -0.493  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.090     ; 0.935      ;
; -0.493  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.090     ; 0.935      ;
; -0.493  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.090     ; 0.935      ;
; -0.493  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.090     ; 0.935      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.447  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.888      ;
; -0.365  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.090     ; 0.807      ;
; -0.324  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.090     ; 0.766      ;
; -0.321  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.090     ; 0.763      ;
; -0.215  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.090     ; 0.657      ;
; -0.206  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.091     ; 0.647      ;
; -0.076  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.090     ; 0.518      ;
; 0.078   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.090     ; 0.864      ;
; 0.078   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.090     ; 0.864      ;
; 0.078   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.090     ; 0.864      ;
; 0.078   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.090     ; 0.864      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.094   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.847      ;
; 0.171   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.090     ; 0.771      ;
; 0.210   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.090     ; 0.732      ;
; 0.213   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.090     ; 0.729      ;
; 0.325   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.090     ; 0.617      ;
; 0.342   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.091     ; 0.599      ;
; 0.478   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.090     ; 0.464      ;
; 499.049 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|cs                 ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.015     ; 0.923      ;
; 998.055 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.897      ;
; 998.067 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.885      ;
; 998.119 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.833      ;
; 998.123 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.829      ;
; 998.124 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.828      ;
; 998.131 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.821      ;
; 998.131 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.821      ;
; 998.135 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.817      ;
; 998.186 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.766      ;
; 998.188 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.764      ;
; 998.192 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.760      ;
; 998.195 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.757      ;
; 998.197 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.755      ;
; 998.199 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.753      ;
; 998.216 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.736      ;
; 998.250 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.702      ;
; 998.254 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.698      ;
; 998.261 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.691      ;
; 998.265 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.687      ;
; 998.280 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.672      ;
; 998.284 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.668      ;
; 998.307 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.034     ; 1.646      ;
; 998.371 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.034     ; 1.582      ;
; 998.375 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.034     ; 1.578      ;
; 998.438 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.513      ;
; 998.459 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.493      ;
; 998.481 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.471      ;
; 998.504 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.447      ;
; 998.541 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.410      ;
; 998.541 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.410      ;
; 998.542 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.409      ;
; 998.543 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.408      ;
; 998.545 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.406      ;
; 998.545 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.406      ;
; 998.547 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.404      ;
; 998.548 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.403      ;
; 998.549 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.402      ;
; 998.551 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.400      ;
; 998.553 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.398      ;
; 998.553 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.398      ;
; 998.554 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.397      ;
; 998.555 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.396      ;
; 998.557 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.394      ;
; 998.557 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.394      ;
; 998.559 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.392      ;
; 998.560 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.391      ;
; 998.561 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.390      ;
; 998.563 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.388      ;
; 998.610 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.341      ;
; 998.610 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.341      ;
; 998.611 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.340      ;
; 998.612 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.339      ;
; 998.614 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.337      ;
; 998.614 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.337      ;
; 998.617 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.334      ;
; 998.617 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.334      ;
; 998.618 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.333      ;
; 998.618 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.333      ;
; 998.619 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.332      ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'                                                                                                                                                        ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                                           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; -0.103 ; filtro_media_movil:cp4|fifo[3][0]  ; filtro_media_movil:cp4|fifo[4][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 1.049      ;
; -0.034 ; filtro_media_movil:cp4|fifo[4][5]  ; filtro_media_movil:cp4|fifo[5][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.984      ;
; -0.003 ; filtro_media_movil:cp4|fifo[0][2]  ; filtro_media_movil:cp4|fifo[1][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.029     ; 0.961      ;
; 0.051  ; filtro_media_movil:cp4|fifo[4][2]  ; filtro_media_movil:cp4|fifo[5][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.899      ;
; 0.057  ; filtro_media_movil:cp4|fifo[22][4] ; filtro_media_movil:cp4|fifo[23][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.048     ; 0.882      ;
; 0.067  ; filtro_media_movil:cp4|fifo[28][5] ; filtro_media_movil:cp4|fifo[29][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.050     ; 0.870      ;
; 0.081  ; filtro_media_movil:cp4|fifo[17][8] ; filtro_media_movil:cp4|fifo[18][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.870      ;
; 0.082  ; filtro_media_movil:cp4|fifo[26][0] ; filtro_media_movil:cp4|fifo[27][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.245     ; 0.660      ;
; 0.095  ; filtro_media_movil:cp4|fifo[21][4] ; filtro_media_movil:cp4|fifo[22][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.032     ; 0.860      ;
; 0.098  ; filtro_media_movil:cp4|fifo[4][0]  ; filtro_media_movil:cp4|fifo[5][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.852      ;
; 0.101  ; filtro_media_movil:cp4|fifo[0][7]  ; filtro_media_movil:cp4|fifo[1][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.151      ; 1.037      ;
; 0.109  ; filtro_media_movil:cp4|fifo[28][0] ; filtro_media_movil:cp4|fifo[29][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.151      ; 1.029      ;
; 0.109  ; filtro_media_movil:cp4|fifo[7][9]  ; filtro_media_movil:cp4|fifo[8][9]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.151      ; 1.029      ;
; 0.116  ; filtro_media_movil:cp4|fifo[26][1] ; filtro_media_movil:cp4|fifo[27][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.026     ; 0.845      ;
; 0.122  ; filtro_media_movil:cp4|fifo[1][3]  ; filtro_media_movil:cp4|fifo[2][3]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.827      ;
; 0.124  ; filtro_media_movil:cp4|fifo[21][9] ; filtro_media_movil:cp4|fifo[22][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 0.820      ;
; 0.127  ; filtro_media_movil:cp4|fifo[21][0] ; filtro_media_movil:cp4|fifo[22][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 0.817      ;
; 0.127  ; filtro_media_movil:cp4|fifo[8][4]  ; filtro_media_movil:cp4|fifo[9][4]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.824      ;
; 0.129  ; filtro_media_movil:cp4|fifo[28][7] ; filtro_media_movil:cp4|fifo[29][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.822      ;
; 0.140  ; filtro_media_movil:cp4|fifo[23][6] ; filtro_media_movil:cp4|fifo[24][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.810      ;
; 0.145  ; filtro_media_movil:cp4|fifo[5][5]  ; filtro_media_movil:cp4|fifo[6][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.805      ;
; 0.146  ; filtro_media_movil:cp4|fifo[2][6]  ; filtro_media_movil:cp4|fifo[3][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.804      ;
; 0.154  ; filtro_media_movil:cp4|fifo[27][7] ; filtro_media_movil:cp4|fifo[28][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.023     ; 0.810      ;
; 0.154  ; filtro_media_movil:cp4|fifo[11][5] ; filtro_media_movil:cp4|fifo[12][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.796      ;
; 0.163  ; filtro_media_movil:cp4|fifo[1][6]  ; filtro_media_movil:cp4|fifo[2][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.031     ; 0.793      ;
; 0.165  ; filtro_media_movil:cp4|fifo[18][2] ; filtro_media_movil:cp4|fifo[19][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.151      ; 0.973      ;
; 0.172  ; filtro_media_movil:cp4|fifo[15][2] ; filtro_media_movil:cp4|fifo[16][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.779      ;
; 0.177  ; filtro_media_movil:cp4|fifo[27][5] ; filtro_media_movil:cp4|fifo[28][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.164      ; 0.974      ;
; 0.184  ; spi_adc:cp1|\datoin:dato[9]        ; filtro_media_movil:cp4|fifo[0][9]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 1.000        ; 1.437      ; 2.160      ;
; 0.184  ; filtro_media_movil:cp4|fifo[25][0] ; filtro_media_movil:cp4|fifo[26][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.163      ; 0.966      ;
; 0.185  ; filtro_media_movil:cp4|fifo[3][3]  ; filtro_media_movil:cp4|fifo[4][3]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.035     ; 0.767      ;
; 0.190  ; filtro_media_movil:cp4|fifo[18][1] ; filtro_media_movil:cp4|fifo[19][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 0.754      ;
; 0.194  ; filtro_media_movil:cp4|fifo[3][4]  ; filtro_media_movil:cp4|fifo[4][4]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.035     ; 0.758      ;
; 0.197  ; filtro_media_movil:cp4|fifo[8][6]  ; filtro_media_movil:cp4|fifo[9][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.753      ;
; 0.198  ; spi_adc:cp1|\datoin:dato[0]        ; filtro_media_movil:cp4|fifo[0][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 1.000        ; 1.437      ; 2.146      ;
; 0.198  ; filtro_media_movil:cp4|fifo[23][5] ; filtro_media_movil:cp4|fifo[24][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.751      ;
; 0.203  ; filtro_media_movil:cp4|fifo[19][0] ; filtro_media_movil:cp4|fifo[20][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.026     ; 0.758      ;
; 0.203  ; filtro_media_movil:cp4|fifo[5][1]  ; filtro_media_movil:cp4|fifo[6][1]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 0.729      ;
; 0.205  ; spi_adc:cp1|\datoin:dato[5]        ; filtro_media_movil:cp4|fifo[0][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 1.000        ; 1.437      ; 2.139      ;
; 0.210  ; filtro_media_movil:cp4|fifo[17][4] ; filtro_media_movil:cp4|fifo[18][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.741      ;
; 0.212  ; filtro_media_movil:cp4|fifo[3][6]  ; filtro_media_movil:cp4|fifo[4][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.734      ;
; 0.215  ; filtro_media_movil:cp4|fifo[21][3] ; filtro_media_movil:cp4|fifo[22][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 0.729      ;
; 0.218  ; filtro_media_movil:cp4|fifo[7][4]  ; filtro_media_movil:cp4|fifo[8][4]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.231     ; 0.538      ;
; 0.219  ; filtro_media_movil:cp4|fifo[13][6] ; filtro_media_movil:cp4|fifo[14][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.730      ;
; 0.224  ; filtro_media_movil:cp4|fifo[17][7] ; filtro_media_movil:cp4|fifo[18][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.047     ; 0.716      ;
; 0.225  ; filtro_media_movil:cp4|fifo[15][1] ; filtro_media_movil:cp4|fifo[16][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.721      ;
; 0.225  ; filtro_media_movil:cp4|fifo[21][2] ; filtro_media_movil:cp4|fifo[22][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 0.719      ;
; 0.228  ; filtro_media_movil:cp4|fifo[14][2] ; filtro_media_movil:cp4|fifo[15][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.047     ; 0.712      ;
; 0.228  ; filtro_media_movil:cp4|fifo[21][6] ; filtro_media_movil:cp4|fifo[22][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 0.716      ;
; 0.228  ; filtro_media_movil:cp4|fifo[29][2] ; filtro_media_movil:cp4|fifo[30][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.718      ;
; 0.230  ; filtro_media_movil:cp4|fifo[25][3] ; filtro_media_movil:cp4|fifo[26][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.048     ; 0.709      ;
; 0.231  ; filtro_media_movil:cp4|fifo[24][5] ; filtro_media_movil:cp4|fifo[25][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.035     ; 0.721      ;
; 0.231  ; filtro_media_movil:cp4|fifo[26][5] ; filtro_media_movil:cp4|fifo[27][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.232     ; 0.524      ;
; 0.232  ; filtro_media_movil:cp4|fifo[29][6] ; filtro_media_movil:cp4|fifo[30][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.024     ; 0.731      ;
; 0.232  ; filtro_media_movil:cp4|fifo[7][2]  ; filtro_media_movil:cp4|fifo[8][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.231     ; 0.524      ;
; 0.234  ; filtro_media_movil:cp4|fifo[11][8] ; filtro_media_movil:cp4|fifo[12][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.716      ;
; 0.235  ; filtro_media_movil:cp4|fifo[20][6] ; filtro_media_movil:cp4|fifo[21][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.711      ;
; 0.238  ; filtro_media_movil:cp4|fifo[21][5] ; filtro_media_movil:cp4|fifo[22][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 0.706      ;
; 0.239  ; filtro_media_movil:cp4|fifo[10][6] ; filtro_media_movil:cp4|fifo[11][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.712      ;
; 0.240  ; filtro_media_movil:cp4|fifo[13][5] ; filtro_media_movil:cp4|fifo[14][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.709      ;
; 0.241  ; filtro_media_movil:cp4|fifo[5][7]  ; filtro_media_movil:cp4|fifo[6][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.040     ; 0.706      ;
; 0.244  ; filtro_media_movil:cp4|fifo[21][7] ; filtro_media_movil:cp4|fifo[22][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.043     ; 0.700      ;
; 0.244  ; filtro_media_movil:cp4|fifo[9][6]  ; filtro_media_movil:cp4|fifo[10][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.689      ;
; 0.245  ; filtro_media_movil:cp4|fifo[16][3] ; filtro_media_movil:cp4|fifo[17][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.047     ; 0.695      ;
; 0.246  ; filtro_media_movil:cp4|fifo[27][1] ; filtro_media_movil:cp4|fifo[28][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.705      ;
; 0.247  ; filtro_media_movil:cp4|fifo[12][8] ; filtro_media_movil:cp4|fifo[13][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.703      ;
; 0.247  ; filtro_media_movil:cp4|fifo[16][5] ; filtro_media_movil:cp4|fifo[17][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.047     ; 0.693      ;
; 0.247  ; filtro_media_movil:cp4|fifo[19][6] ; filtro_media_movil:cp4|fifo[20][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.026     ; 0.714      ;
; 0.248  ; filtro_media_movil:cp4|fifo[15][0] ; filtro_media_movil:cp4|fifo[16][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.698      ;
; 0.249  ; filtro_media_movil:cp4|fifo[25][6] ; filtro_media_movil:cp4|fifo[26][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.039     ; 0.699      ;
; 0.252  ; filtro_media_movil:cp4|fifo[3][2]  ; filtro_media_movil:cp4|fifo[4][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.694      ;
; 0.253  ; filtro_media_movil:cp4|fifo[29][7] ; filtro_media_movil:cp4|fifo[30][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.697      ;
; 0.254  ; spi_adc:cp1|\datoin:dato[2]        ; filtro_media_movil:cp4|fifo[0][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 1.000        ; 1.437      ; 2.090      ;
; 0.254  ; spi_adc:cp1|\datoin:dato[8]        ; filtro_media_movil:cp4|fifo[0][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 1.000        ; 1.437      ; 2.090      ;
; 0.254  ; filtro_media_movil:cp4|fifo[11][7] ; filtro_media_movil:cp4|fifo[12][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.696      ;
; 0.255  ; filtro_media_movil:cp4|fifo[24][3] ; filtro_media_movil:cp4|fifo[25][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.025     ; 0.707      ;
; 0.255  ; filtro_media_movil:cp4|fifo[3][1]  ; filtro_media_movil:cp4|fifo[4][1]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.691      ;
; 0.257  ; filtro_media_movil:cp4|fifo[25][2] ; filtro_media_movil:cp4|fifo[26][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.047     ; 0.683      ;
; 0.258  ; filtro_media_movil:cp4|fifo[3][9]  ; filtro_media_movil:cp4|fifo[4][9]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.688      ;
; 0.260  ; filtro_media_movil:cp4|fifo[10][0] ; filtro_media_movil:cp4|fifo[11][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.690      ;
; 0.261  ; filtro_media_movil:cp4|fifo[14][4] ; filtro_media_movil:cp4|fifo[15][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.047     ; 0.679      ;
; 0.261  ; filtro_media_movil:cp4|fifo[3][7]  ; filtro_media_movil:cp4|fifo[4][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.685      ;
; 0.262  ; filtro_media_movil:cp4|fifo[4][6]  ; filtro_media_movil:cp4|fifo[5][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; 0.162      ; 0.887      ;
; 0.264  ; filtro_media_movil:cp4|fifo[6][5]  ; filtro_media_movil:cp4|fifo[7][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.686      ;
; 0.265  ; filtro_media_movil:cp4|fifo[22][7] ; filtro_media_movil:cp4|fifo[23][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.685      ;
; 0.266  ; spi_adc:cp1|\datoin:dato[1]        ; filtro_media_movil:cp4|fifo[0][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 1.000        ; 1.437      ; 2.078      ;
; 0.267  ; filtro_media_movil:cp4|fifo[3][5]  ; filtro_media_movil:cp4|fifo[4][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.041     ; 0.679      ;
; 0.268  ; filtro_media_movil:cp4|fifo[24][9] ; filtro_media_movil:cp4|fifo[25][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.034     ; 0.685      ;
; 0.269  ; filtro_media_movil:cp4|fifo[9][7]  ; filtro_media_movil:cp4|fifo[10][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.682      ;
; 0.271  ; filtro_media_movil:cp4|fifo[24][2] ; filtro_media_movil:cp4|fifo[25][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.025     ; 0.691      ;
; 0.271  ; filtro_media_movil:cp4|fifo[25][4] ; filtro_media_movil:cp4|fifo[26][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.025     ; 0.691      ;
; 0.271  ; filtro_media_movil:cp4|fifo[10][1] ; filtro_media_movil:cp4|fifo[11][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.679      ;
; 0.274  ; filtro_media_movil:cp4|fifo[3][8]  ; filtro_media_movil:cp4|fifo[4][8]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.035     ; 0.678      ;
; 0.274  ; filtro_media_movil:cp4|fifo[10][2] ; filtro_media_movil:cp4|fifo[11][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.676      ;
; 0.274  ; filtro_media_movil:cp4|fifo[11][3] ; filtro_media_movil:cp4|fifo[12][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.676      ;
; 0.276  ; filtro_media_movil:cp4|fifo[24][6] ; filtro_media_movil:cp4|fifo[25][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.034     ; 0.677      ;
; 0.278  ; spi_adc:cp1|\datoin:dato[3]        ; filtro_media_movil:cp4|fifo[0][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 1.000        ; 1.437      ; 2.066      ;
; 0.279  ; filtro_media_movil:cp4|fifo[1][7]  ; filtro_media_movil:cp4|fifo[2][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.670      ;
; 0.279  ; filtro_media_movil:cp4|fifo[5][0]  ; filtro_media_movil:cp4|fifo[6][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.671      ;
; 0.280  ; filtro_media_movil:cp4|fifo[1][9]  ; filtro_media_movil:cp4|fifo[2][9]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.671      ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                             ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 18.496 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.456      ;
; 18.499 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.453      ;
; 18.564 ; divisor_reloj:cp2|contador[3] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.388      ;
; 18.583 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.368      ;
; 18.586 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.365      ;
; 18.590 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.361      ;
; 18.611 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.341      ;
; 18.623 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.329      ;
; 18.625 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.327      ;
; 18.626 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.326      ;
; 18.645 ; divisor_reloj:cp2|contador[5] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.307      ;
; 18.649 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[5]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.303      ;
; 18.651 ; divisor_reloj:cp2|contador[3] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.300      ;
; 18.653 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.298      ;
; 18.660 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.291      ;
; 18.688 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.264      ;
; 18.691 ; divisor_reloj:cp2|contador[4] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.261      ;
; 18.691 ; divisor_reloj:cp2|contador[3] ; divisor_reloj:cp2|contador[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.261      ;
; 18.693 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.259      ;
; 18.698 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.253      ;
; 18.705 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.247      ;
; 18.708 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.244      ;
; 18.712 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[5]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.240      ;
; 18.718 ; divisor_reloj:cp2|contador[3] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.233      ;
; 18.721 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.230      ;
; 18.723 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.228      ;
; 18.724 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.227      ;
; 18.732 ; divisor_reloj:cp2|contador[5] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.219      ;
; 18.734 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.217      ;
; 18.738 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.214      ;
; 18.753 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|clkout       ; clk          ; clk         ; 20.000       ; -0.038     ; 1.196      ;
; 18.757 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|clkout       ; clk          ; clk         ; 20.000       ; -0.038     ; 1.192      ;
; 18.758 ; divisor_reloj:cp2|contador[3] ; divisor_reloj:cp2|clkout       ; clk          ; clk         ; 20.000       ; -0.038     ; 1.191      ;
; 18.769 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.183      ;
; 18.777 ; divisor_reloj:cp2|contador[3] ; divisor_reloj:cp2|contador[5]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.175      ;
; 18.778 ; divisor_reloj:cp2|contador[4] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.173      ;
; 18.784 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|clkout       ; clk          ; clk         ; 20.000       ; -0.038     ; 1.165      ;
; 18.787 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|clkout       ; clk          ; clk         ; 20.000       ; -0.038     ; 1.162      ;
; 18.788 ; divisor_reloj:cp2|contador[3] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.163      ;
; 18.789 ; divisor_reloj:cp2|contador[3] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.162      ;
; 18.790 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.162      ;
; 18.793 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[5]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.159      ;
; 18.799 ; divisor_reloj:cp2|contador[5] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.152      ;
; 18.801 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.150      ;
; 18.802 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.149      ;
; 18.804 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.147      ;
; 18.804 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.147      ;
; 18.805 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.146      ;
; 18.806 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.145      ;
; 18.808 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.143      ;
; 18.816 ; divisor_reloj:cp2|contador[4] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.135      ;
; 18.825 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|clkout       ; clk          ; clk         ; 20.000       ; -0.038     ; 1.124      ;
; 18.836 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.116      ;
; 18.836 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.115      ;
; 18.839 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.113      ;
; 18.840 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.112      ;
; 18.841 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.111      ;
; 18.841 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.111      ;
; 18.843 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.109      ;
; 18.844 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.108      ;
; 18.845 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.107      ;
; 18.845 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.107      ;
; 18.856 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.096      ;
; 18.869 ; divisor_reloj:cp2|contador[5] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.082      ;
; 18.870 ; divisor_reloj:cp2|contador[5] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.081      ;
; 18.873 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.078      ;
; 18.874 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.077      ;
; 18.875 ; divisor_reloj:cp2|contador[4] ; divisor_reloj:cp2|contador[5]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.077      ;
; 18.876 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.075      ;
; 18.877 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.074      ;
; 18.886 ; divisor_reloj:cp2|contador[4] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.065      ;
; 18.898 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|clkout       ; clk          ; clk         ; 20.000       ; -0.038     ; 1.051      ;
; 18.906 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[10] ; clk          ; clk         ; 20.000       ; -0.035     ; 1.046      ;
; 18.911 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.041      ;
; 18.912 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[0]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.040      ;
; 18.912 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.039      ;
; 18.912 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.040      ;
; 18.913 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.039      ;
; 18.913 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.039      ;
; 18.914 ; divisor_reloj:cp2|contador[8] ; divisor_reloj:cp2|contador[5]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.038      ;
; 18.916 ; divisor_reloj:cp2|contador[4] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.035      ;
; 18.916 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[0]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.036      ;
; 18.918 ; divisor_reloj:cp2|contador[7] ; divisor_reloj:cp2|contador[5]  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.034      ;
; 18.923 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.028      ;
; 18.937 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|clkout       ; clk          ; clk         ; 20.000       ; -0.038     ; 1.012      ;
; 18.946 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|contador[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.005      ;
; 18.947 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|contador[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.004      ;
; 18.949 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|contador[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.002      ;
; 18.984 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|contador[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.968      ;
; 18.984 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[0]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.968      ;
; 18.984 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 0.967      ;
; 18.985 ; divisor_reloj:cp2|contador[4] ; divisor_reloj:cp2|contador[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.967      ;
; 18.985 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|contador[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.967      ;
; 18.986 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|contador[4]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.966      ;
; 18.986 ; divisor_reloj:cp2|contador[6] ; divisor_reloj:cp2|contador[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.966      ;
; 18.986 ; divisor_reloj:cp2|contador[9] ; divisor_reloj:cp2|contador[5]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.966      ;
; 18.987 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[2]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.965      ;
; 19.000 ; divisor_reloj:cp2|contador[3] ; divisor_reloj:cp2|contador[3]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.952      ;
; 19.003 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[1]  ; clk          ; clk         ; 20.000       ; -0.035     ; 0.949      ;
; 19.006 ; divisor_reloj:cp2|contador[5] ; divisor_reloj:cp2|clkout       ; clk          ; clk         ; 20.000       ; -0.038     ; 0.943      ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'                                                                                                                                                         ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                                           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; -0.191 ; spi_adc:cp1|\datoin:dato[3]        ; filtro_media_movil:cp4|fifo[0][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.754      ; 1.727      ;
; -0.172 ; spi_adc:cp1|\datoin:dato[7]        ; filtro_media_movil:cp4|fifo[0][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.754      ; 1.746      ;
; -0.167 ; spi_adc:cp1|\datoin:dato[4]        ; filtro_media_movil:cp4|fifo[0][4]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.761      ; 1.758      ;
; -0.135 ; spi_adc:cp1|\datoin:dato[1]        ; filtro_media_movil:cp4|fifo[0][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.754      ; 1.783      ;
; -0.127 ; spi_adc:cp1|\datoin:dato[2]        ; filtro_media_movil:cp4|fifo[0][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.754      ; 1.791      ;
; -0.127 ; spi_adc:cp1|\datoin:dato[6]        ; filtro_media_movil:cp4|fifo[0][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.754      ; 1.791      ;
; -0.109 ; spi_adc:cp1|\datoin:dato[8]        ; filtro_media_movil:cp4|fifo[0][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.754      ; 1.809      ;
; -0.096 ; spi_adc:cp1|\datoin:dato[0]        ; filtro_media_movil:cp4|fifo[0][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.754      ; 1.822      ;
; -0.078 ; spi_adc:cp1|\datoin:dato[9]        ; filtro_media_movil:cp4|fifo[0][9]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.754      ; 1.840      ;
; -0.073 ; spi_adc:cp1|\datoin:dato[5]        ; filtro_media_movil:cp4|fifo[0][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.754      ; 1.845      ;
; 0.197  ; filtro_media_movil:cp4|fifo[12][0] ; filtro_media_movil:cp4|fifo[13][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.318      ;
; 0.197  ; filtro_media_movil:cp4|fifo[22][1] ; filtro_media_movil:cp4|fifo[23][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.318      ;
; 0.198  ; filtro_media_movil:cp4|fifo[24][8] ; filtro_media_movil:cp4|fifo[25][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.318      ;
; 0.198  ; filtro_media_movil:cp4|fifo[0][0]  ; filtro_media_movil:cp4|fifo[1][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.318      ;
; 0.198  ; filtro_media_movil:cp4|fifo[8][8]  ; filtro_media_movil:cp4|fifo[9][8]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.318      ;
; 0.199  ; filtro_media_movil:cp4|fifo[22][0] ; filtro_media_movil:cp4|fifo[23][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.320      ;
; 0.199  ; filtro_media_movil:cp4|fifo[20][3] ; filtro_media_movil:cp4|fifo[21][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.319      ;
; 0.200  ; filtro_media_movil:cp4|fifo[10][8] ; filtro_media_movil:cp4|fifo[11][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.320      ;
; 0.204  ; filtro_media_movil:cp4|fifo[15][9] ; filtro_media_movil:cp4|fifo[16][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; filtro_media_movil:cp4|fifo[16][9] ; filtro_media_movil:cp4|fifo[17][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; filtro_media_movil:cp4|fifo[17][0] ; filtro_media_movil:cp4|fifo[18][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.325      ;
; 0.205  ; filtro_media_movil:cp4|fifo[15][3] ; filtro_media_movil:cp4|fifo[16][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.326      ;
; 0.205  ; filtro_media_movil:cp4|fifo[16][7] ; filtro_media_movil:cp4|fifo[17][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.326      ;
; 0.205  ; filtro_media_movil:cp4|fifo[17][1] ; filtro_media_movil:cp4|fifo[18][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.326      ;
; 0.205  ; filtro_media_movil:cp4|fifo[29][1] ; filtro_media_movil:cp4|fifo[30][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.325      ;
; 0.208  ; filtro_media_movil:cp4|fifo[18][6] ; filtro_media_movil:cp4|fifo[19][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.328      ;
; 0.208  ; filtro_media_movil:cp4|fifo[28][6] ; filtro_media_movil:cp4|fifo[29][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.328      ;
; 0.221  ; filtro_media_movil:cp4|fifo[10][9] ; filtro_media_movil:cp4|fifo[11][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.250      ; 0.555      ;
; 0.243  ; filtro_media_movil:cp4|fifo[30][4] ; filtro_media_movil:cp4|fifo[31][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.242      ; 0.569      ;
; 0.255  ; filtro_media_movil:cp4|fifo[11][6] ; filtro_media_movil:cp4|fifo[12][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.249      ; 0.588      ;
; 0.257  ; filtro_media_movil:cp4|fifo[11][1] ; filtro_media_movil:cp4|fifo[12][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.232      ; 0.573      ;
; 0.257  ; filtro_media_movil:cp4|fifo[29][4] ; filtro_media_movil:cp4|fifo[30][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.377      ;
; 0.258  ; filtro_media_movil:cp4|fifo[15][5] ; filtro_media_movil:cp4|fifo[16][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.379      ;
; 0.258  ; filtro_media_movil:cp4|fifo[28][8] ; filtro_media_movil:cp4|fifo[29][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.378      ;
; 0.258  ; filtro_media_movil:cp4|fifo[20][9] ; filtro_media_movil:cp4|fifo[21][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.378      ;
; 0.259  ; filtro_media_movil:cp4|fifo[12][7] ; filtro_media_movil:cp4|fifo[13][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.380      ;
; 0.261  ; filtro_media_movil:cp4|fifo[24][4] ; filtro_media_movil:cp4|fifo[25][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.381      ;
; 0.261  ; filtro_media_movil:cp4|fifo[29][8] ; filtro_media_movil:cp4|fifo[30][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.242      ; 0.587      ;
; 0.262  ; filtro_media_movil:cp4|fifo[21][8] ; filtro_media_movil:cp4|fifo[22][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.382      ;
; 0.262  ; filtro_media_movil:cp4|fifo[30][5] ; filtro_media_movil:cp4|fifo[31][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.231      ; 0.577      ;
; 0.264  ; filtro_media_movil:cp4|fifo[19][8] ; filtro_media_movil:cp4|fifo[20][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.237      ; 0.585      ;
; 0.264  ; filtro_media_movil:cp4|fifo[6][3]  ; filtro_media_movil:cp4|fifo[7][3]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.385      ;
; 0.265  ; filtro_media_movil:cp4|fifo[15][6] ; filtro_media_movil:cp4|fifo[16][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.386      ;
; 0.265  ; filtro_media_movil:cp4|fifo[18][4] ; filtro_media_movil:cp4|fifo[19][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.043      ; 0.392      ;
; 0.265  ; filtro_media_movil:cp4|fifo[9][1]  ; filtro_media_movil:cp4|fifo[10][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.385      ;
; 0.266  ; filtro_media_movil:cp4|fifo[0][1]  ; filtro_media_movil:cp4|fifo[1][1]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.043      ; 0.393      ;
; 0.267  ; filtro_media_movil:cp4|fifo[23][7] ; filtro_media_movil:cp4|fifo[24][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.387      ;
; 0.268  ; filtro_media_movil:cp4|fifo[27][9] ; filtro_media_movil:cp4|fifo[28][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.245      ; 0.597      ;
; 0.269  ; filtro_media_movil:cp4|fifo[19][5] ; filtro_media_movil:cp4|fifo[20][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.238      ; 0.591      ;
; 0.270  ; filtro_media_movil:cp4|fifo[14][7] ; filtro_media_movil:cp4|fifo[15][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.391      ;
; 0.271  ; filtro_media_movil:cp4|fifo[16][4] ; filtro_media_movil:cp4|fifo[17][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; filtro_media_movil:cp4|fifo[20][1] ; filtro_media_movil:cp4|fifo[21][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; filtro_media_movil:cp4|fifo[26][7] ; filtro_media_movil:cp4|fifo[27][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; filtro_media_movil:cp4|fifo[0][9]  ; filtro_media_movil:cp4|fifo[1][9]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; filtro_media_movil:cp4|fifo[8][5]  ; filtro_media_movil:cp4|fifo[9][5]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; filtro_media_movil:cp4|fifo[10][5] ; filtro_media_movil:cp4|fifo[11][5] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.391      ;
; 0.272  ; filtro_media_movil:cp4|fifo[9][9]  ; filtro_media_movil:cp4|fifo[10][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.392      ;
; 0.273  ; filtro_media_movil:cp4|fifo[17][2] ; filtro_media_movil:cp4|fifo[18][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.393      ;
; 0.273  ; filtro_media_movil:cp4|fifo[0][6]  ; filtro_media_movil:cp4|fifo[1][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.393      ;
; 0.274  ; filtro_media_movil:cp4|fifo[14][9] ; filtro_media_movil:cp4|fifo[15][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.395      ;
; 0.274  ; filtro_media_movil:cp4|fifo[2][0]  ; filtro_media_movil:cp4|fifo[3][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.395      ;
; 0.275  ; filtro_media_movil:cp4|fifo[15][7] ; filtro_media_movil:cp4|fifo[16][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.396      ;
; 0.275  ; filtro_media_movil:cp4|fifo[19][4] ; filtro_media_movil:cp4|fifo[20][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.030      ; 0.389      ;
; 0.275  ; filtro_media_movil:cp4|fifo[18][7] ; filtro_media_movil:cp4|fifo[19][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.238      ; 0.597      ;
; 0.275  ; filtro_media_movil:cp4|fifo[30][6] ; filtro_media_movil:cp4|fifo[31][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.227      ; 0.586      ;
; 0.276  ; filtro_media_movil:cp4|fifo[27][2] ; filtro_media_movil:cp4|fifo[28][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.245      ; 0.605      ;
; 0.276  ; filtro_media_movil:cp4|fifo[6][0]  ; filtro_media_movil:cp4|fifo[7][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.397      ;
; 0.276  ; filtro_media_movil:cp4|fifo[7][6]  ; filtro_media_movil:cp4|fifo[8][6]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.397      ;
; 0.278  ; filtro_media_movil:cp4|fifo[8][2]  ; filtro_media_movil:cp4|fifo[9][2]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.398      ;
; 0.278  ; filtro_media_movil:cp4|fifo[7][7]  ; filtro_media_movil:cp4|fifo[8][7]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.399      ;
; 0.279  ; filtro_media_movil:cp4|fifo[7][0]  ; filtro_media_movil:cp4|fifo[8][0]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.400      ;
; 0.280  ; filtro_media_movil:cp4|fifo[0][8]  ; filtro_media_movil:cp4|fifo[1][8]  ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.400      ;
; 0.281  ; filtro_media_movil:cp4|fifo[18][0] ; filtro_media_movil:cp4|fifo[19][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.030      ; 0.395      ;
; 0.282  ; filtro_media_movil:cp4|fifo[23][9] ; filtro_media_movil:cp4|fifo[24][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.402      ;
; 0.283  ; filtro_media_movil:cp4|fifo[14][3] ; filtro_media_movil:cp4|fifo[15][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.404      ;
; 0.283  ; filtro_media_movil:cp4|fifo[13][8] ; filtro_media_movil:cp4|fifo[14][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.404      ;
; 0.287  ; filtro_media_movil:cp4|fifo[9][2]  ; filtro_media_movil:cp4|fifo[10][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.407      ;
; 0.296  ; filtro_media_movil:cp4|fifo[30][7] ; filtro_media_movil:cp4|fifo[31][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.227      ; 0.607      ;
; 0.299  ; filtro_media_movil:cp4|fifo[29][9] ; filtro_media_movil:cp4|fifo[30][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.242      ; 0.625      ;
; 0.300  ; filtro_media_movil:cp4|fifo[16][6] ; filtro_media_movil:cp4|fifo[17][6] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.221      ; 0.605      ;
; 0.301  ; filtro_media_movil:cp4|fifo[13][0] ; filtro_media_movil:cp4|fifo[14][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.243      ; 0.628      ;
; 0.304  ; filtro_media_movil:cp4|fifo[30][3] ; filtro_media_movil:cp4|fifo[31][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.227      ; 0.615      ;
; 0.306  ; filtro_media_movil:cp4|fifo[17][9] ; filtro_media_movil:cp4|fifo[18][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.221      ; 0.611      ;
; 0.317  ; filtro_media_movil:cp4|fifo[13][1] ; filtro_media_movil:cp4|fifo[14][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.243      ; 0.644      ;
; 0.323  ; filtro_media_movil:cp4|fifo[22][9] ; filtro_media_movil:cp4|fifo[23][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.444      ;
; 0.327  ; filtro_media_movil:cp4|fifo[26][4] ; filtro_media_movil:cp4|fifo[27][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.220      ; 0.631      ;
; 0.329  ; filtro_media_movil:cp4|fifo[24][7] ; filtro_media_movil:cp4|fifo[25][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.231      ; 0.644      ;
; 0.331  ; filtro_media_movil:cp4|fifo[22][8] ; filtro_media_movil:cp4|fifo[23][8] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.225      ; 0.640      ;
; 0.334  ; filtro_media_movil:cp4|fifo[28][4] ; filtro_media_movil:cp4|fifo[29][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.049      ; 0.467      ;
; 0.337  ; filtro_media_movil:cp4|fifo[16][0] ; filtro_media_movil:cp4|fifo[17][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.458      ;
; 0.337  ; filtro_media_movil:cp4|fifo[26][2] ; filtro_media_movil:cp4|fifo[27][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.456      ;
; 0.339  ; filtro_media_movil:cp4|fifo[30][0] ; filtro_media_movil:cp4|fifo[31][0] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.044      ; 0.467      ;
; 0.340  ; filtro_media_movil:cp4|fifo[12][4] ; filtro_media_movil:cp4|fifo[13][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.461      ;
; 0.340  ; filtro_media_movil:cp4|fifo[15][4] ; filtro_media_movil:cp4|fifo[16][4] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.460      ;
; 0.340  ; filtro_media_movil:cp4|fifo[22][2] ; filtro_media_movil:cp4|fifo[23][2] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.461      ;
; 0.340  ; filtro_media_movil:cp4|fifo[23][3] ; filtro_media_movil:cp4|fifo[24][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.460      ;
; 0.340  ; filtro_media_movil:cp4|fifo[19][9] ; filtro_media_movil:cp4|fifo[20][9] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.042      ; 0.466      ;
; 0.340  ; filtro_media_movil:cp4|fifo[10][7] ; filtro_media_movil:cp4|fifo[11][7] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.460      ;
; 0.341  ; filtro_media_movil:cp4|fifo[16][1] ; filtro_media_movil:cp4|fifo[17][1] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.462      ;
; 0.341  ; filtro_media_movil:cp4|fifo[28][3] ; filtro_media_movil:cp4|fifo[29][3] ; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout ; 0.000        ; 0.023      ; 0.448      ;
+--------+------------------------------------+------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                             ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.160 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 1.349      ; 1.398      ;
; -0.125 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 1.349      ; 1.433      ;
; 0.185  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.188  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.307      ;
; 0.193  ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.314      ;
; 0.219  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.341      ;
; 0.223  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.342      ;
; 0.242  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.046      ; 0.372      ;
; 0.243  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.046      ; 0.373      ;
; 0.243  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.046      ; 0.373      ;
; 0.277  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.261      ; 0.622      ;
; 0.293  ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.414      ;
; 0.294  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.415      ;
; 0.295  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.416      ;
; 0.296  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.416      ;
; 0.297  ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.420      ;
; 0.298  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.420      ;
; 0.369  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.488      ;
; 0.376  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.498      ;
; 0.385  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.507      ;
; 0.386  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.507      ;
; 0.401  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.520      ;
; 0.423  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.542      ;
; 0.440  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.559      ;
; 0.447  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.569      ;
; 0.452  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.571      ;
; 0.456  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.578      ;
; 0.480  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.349      ; 1.538      ;
; 0.499  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.349      ; 1.557      ;
; 0.510  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.632      ;
; 0.529  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.651      ;
; 0.532  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.654      ;
; 0.537  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.659      ;
; 0.540  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.662      ;
; 0.569  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.346      ; 0.519      ;
; 0.569  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.346      ; 0.519      ;
; 0.570  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.346      ; 0.520      ;
; 0.574  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.346      ; 0.524      ;
; 0.586  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.705      ;
; 0.595  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.717      ;
; 0.603  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.725      ;
; 0.791  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.121      ; 0.516      ;
; 0.891  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.617      ;
; 0.892  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.618      ;
; 0.896  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.455      ;
; 0.896  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.622      ;
; 0.897  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.623      ;
; 0.900  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.626      ;
; 0.900  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.626      ;
; 0.901  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.627      ;
; 0.909  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.468      ;
; 0.923  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.123      ; 0.650      ;
; 0.952  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.678      ;
; 0.953  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.346      ; 0.903      ;
; 0.953  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.346      ; 0.903      ;
; 0.953  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.346      ; 0.903      ;
; 0.953  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.346      ; 0.903      ;
; 0.954  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.680      ;
; 1.002  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.123      ; 0.729      ;
; 1.013  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.572      ;
; 1.014  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.573      ;
; 1.031  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.590      ;
; 1.032  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.591      ;
; 1.084  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.810      ;
; 1.084  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.810      ;
; 1.084  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.810      ;
; 1.084  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.810      ;
; 1.097  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.656      ;
; 1.098  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.657      ;
; 1.104  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.663      ;
; 1.105  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.045     ; 0.664      ;
; 1.289  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 1.015      ;
; 1.289  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 1.015      ;
; 1.289  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 1.015      ;
; 1.289  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 1.015      ;
; 1.289  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 1.015      ;
; 1.289  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 1.015      ;
; 1.289  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 1.015      ;
; 1.289  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 1.015      ;
; 1.289  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 1.015      ;
; 2.155  ; filtro_media_movil:cp4|fifo[16][8]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.611      ;
; 2.210  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.666      ;
; 2.215  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.671      ;
; 2.219  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.147     ; 1.676      ;
; 2.224  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.147     ; 1.681      ;
; 2.226  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.682      ;
; 2.231  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.687      ;
; 2.261  ; filtro_media_movil:cp4|fifo[17][3]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.717      ;
; 2.263  ; filtro_media_movil:cp4|fifo[17][2]    ; spi_dac:cp3|reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.719      ;
; 2.269  ; filtro_media_movil:cp4|fifo[16][6]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.158     ; 1.715      ;
; 2.270  ; filtro_media_movil:cp4|fifo[17][3]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.147     ; 1.727      ;
; 2.272  ; filtro_media_movil:cp4|fifo[17][2]    ; spi_dac:cp3|reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.147     ; 1.729      ;
; 2.278  ; filtro_media_movil:cp4|fifo[16][4]    ; spi_dac:cp3|reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.734      ;
; 2.283  ; filtro_media_movil:cp4|fifo[17][3]    ; spi_dac:cp3|reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.739      ;
; 2.283  ; filtro_media_movil:cp4|fifo[17][4]    ; spi_dac:cp3|reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout             ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.148     ; 1.739      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -0.004 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.150      ; 0.435      ;
; 0.000  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.150      ; 0.439      ;
; 0.006  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.150      ; 0.445      ;
; 0.006  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.150      ; 0.445      ;
; 0.094  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.532      ;
; 0.157  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.150      ; 0.596      ;
; 0.188  ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[0]    ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[1]    ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[2]    ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[3]    ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[4]    ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[5]    ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[6]    ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[7]    ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[8]    ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|\datoin:dato[9]    ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.194  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.150      ; 0.633      ;
; 0.195  ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.202  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.321      ;
; 0.211  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.150      ; 0.650      ;
; 0.214  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.150      ; 0.653      ;
; 0.267  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.150      ; 0.706      ;
; 0.321  ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.440      ;
; 0.344  ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.463      ;
; 0.345  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.464      ;
; 0.352  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.471      ;
; 0.357  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.476      ;
; 0.371  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.490      ;
; 0.372  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.491      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.438  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 0.876      ;
; 0.485  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.604      ;
; 0.516  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.634      ;
; 0.518  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.636      ;
; 0.540  ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.659      ;
; 0.545  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.664      ;
; 0.551  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.150      ; 0.490      ;
; 0.555  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.150      ; 0.494      ;
; 0.562  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.150      ; 0.501      ;
; 0.562  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.150      ; 0.501      ;
; 0.583  ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.702      ;
; 0.596  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.715      ;
; 0.603  ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.722      ;
; 0.611  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.730      ;
; 0.612  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.730      ;
; 0.630  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.748      ;
; 0.641  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.149      ; 0.579      ;
; 0.647  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.766      ;
; 0.665  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.784      ;
; 0.681  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.799      ;
; 0.691  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.810      ;
; 0.696  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.150      ; 0.635      ;
; 0.706  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.824      ;
; 0.708  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.827      ;
; 0.710  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.150      ; 0.649      ;
; 0.711  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.830      ;
; 0.713  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.150      ; 0.652      ;
; 0.724  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.842      ;
; 0.729  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.848      ;
; 0.729  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.848      ;
; 0.729  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.847      ;
; 0.732  ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.851      ;
; 0.742  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.860      ;
; 0.745  ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.863      ;
; 0.746  ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.865      ;
; 0.749  ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.867      ;
; 0.749  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.867      ;
; 0.764  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.884      ;
; 0.764  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.884      ;
; 0.767  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.887      ;
; 0.773  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.150      ; 0.712      ;
; 0.784  ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.903      ;
; 0.784  ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.903      ;
; 0.786  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.905      ;
; 0.787  ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.906      ;
; 0.802  ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.921      ;
; 0.804  ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.922      ;
; 0.806  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.925      ;
; 0.811  ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.929      ;
; 0.821  ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.940      ;
; 0.821  ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.939      ;
; 0.828  ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.947      ;
; 0.828  ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.947      ;
; 0.830  ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.948      ;
+--------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.198 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.206 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.208 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.318 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.328 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.447      ;
; 0.451 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.571      ;
; 0.456 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.492 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.608      ;
; 0.510 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.512 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.576 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.700      ;
; 0.593 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.594 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.713      ;
; 0.596 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.715      ;
; 0.606 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.607 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.726      ;
; 0.608 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.727      ;
; 0.608 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.727      ;
; 0.608 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.727      ;
; 0.609 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.728      ;
; 0.610 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.729      ;
; 0.611 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.612 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.732      ;
; 0.614 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.733      ;
; 0.617 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.736      ;
; 0.649 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.768      ;
; 0.649 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.773      ;
; 0.651 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
; 0.651 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
; 0.651 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
; 0.651 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
; 0.653 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.772      ;
; 0.653 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.772      ;
; 0.653 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.772      ;
; 0.659 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.778      ;
; 0.659 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.779      ;
; 0.660 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.779      ;
; 0.661 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.780      ;
; 0.665 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.785      ;
; 0.666 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.785      ;
; 0.674 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.794      ;
; 0.676 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.795      ;
; 0.677 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.796      ;
; 0.680 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.800      ;
; 0.680 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.799      ;
; 0.680 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.800      ;
; 0.683 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.799      ;
; 0.683 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.799      ;
; 0.689 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.808      ;
; 0.689 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.809      ;
; 0.707 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.826      ;
; 0.709 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.828      ;
; 0.709 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.828      ;
; 0.709 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.833      ;
; 0.711 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.830      ;
; 0.712 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.831      ;
; 0.712 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.832      ;
; 0.713 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.714 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.833      ;
; 0.714 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.834      ;
; 0.715 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.834      ;
; 0.743 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.863      ;
; 0.755 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.875      ;
; 0.757 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.876      ;
; 0.759 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.879      ;
; 0.768 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.887      ;
; 0.771 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.891      ;
; 0.773 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.893      ;
; 0.794 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.911      ;
; 0.813 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.932      ;
; 0.814 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.934      ;
; 0.816 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.936      ;
; 0.816 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.936      ;
; 0.816 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.936      ;
; 0.818 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.938      ;
; 0.818 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.937      ;
; 0.819 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.820 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.940      ;
; 0.820 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.939      ;
; 0.820 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.939      ;
; 0.821 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.941      ;
; 0.825 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.944      ;
; 0.828 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.947      ;
; 0.829 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.948      ;
; 0.831 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.950      ;
; 0.832 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.948      ;
; 0.837 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.956      ;
; 0.839 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.958      ;
; 0.853 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.970      ;
; 0.861 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.981      ;
; 0.862 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.982      ;
; 0.863 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.983      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.270 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.045      ; 0.802      ;
; -0.181 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.045      ; 0.713      ;
; -0.181 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.045      ; 0.713      ;
; -0.181 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.045      ; 0.713      ;
; -0.181 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.045      ; 0.713      ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.909 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.635      ;
; 0.909 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.635      ;
; 0.909 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.635      ;
; 0.909 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.122      ; 0.635      ;
; 0.985 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.121      ; 0.710      ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'                                                             ;
+--------+--------------+----------------+------------+--------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------+--------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[0][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[10][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[11][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[12][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[13][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[14][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[15][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[16][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[17][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; filtro_media_movil:cp4|fifo[18][9] ;
+--------+--------------+----------------+------------+--------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[12]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[13]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[14]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[15]|clk                     ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[2]|clk                      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e0|clk                 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e1|clk                 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[1]|clk                      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[2]|clk                      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[3]|clk                      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[4]|clk                      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e0|clk                    ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e1|clk                    ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e2|clk                    ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[10]|clk                     ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[11]|clk                     ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[3]|clk                      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[4]|clk                      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[5]|clk                      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[6]|clk                      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[7]|clk                      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[8]|clk                      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[9]|clk                      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[0]|clk                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|inclk[0]       ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.445  ; 9.629        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.585  ; 9.585        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.585  ; 9.585        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 9.628  ; 9.628        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.371 ; 10.371       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 10.375 ; 10.375       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                              ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 499.771 ; 499.987      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.829 ; 500.013      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 499.993 ; 499.993      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 499.993 ; 499.993      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 499.993 ; 499.993      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk        ; 3.320 ; 3.991 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 3.702 ; 4.445 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk        ; -2.939 ; -3.591 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -2.323 ; -2.998 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.305 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 2.218 ; 2.326 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.326 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.596 ; 4.801 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.333 ; 4.542 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.973 ; 4.139 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.897 ; 5.032 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.405 ; 4.444 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.643 ; 4.795 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.075 ; 4.210 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.081 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 1.950 ; 2.053 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.100 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.371 ; 4.450 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.142 ; 4.408 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.855 ; 4.005 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.297 ; 4.463 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.838 ; 3.928 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.091 ; 3.381 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.958 ; 4.087 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                    ;
+---------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                        ; -12.061  ; -0.194 ; -0.928   ; 0.909   ; -1.000              ;
;  clk                                                    ; 17.342   ; 0.188  ; N/A      ; N/A     ; 9.444               ;
;  cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -1.142   ; -0.064 ; N/A      ; N/A     ; 499.749             ;
;  divisor_reloj:cp2|clkout                               ; -0.892   ; -0.191 ; N/A      ; N/A     ; -1.000              ;
;  spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -12.061  ; -0.194 ; -0.928   ; 0.909   ; -1.000              ;
; Design-wide TNS                                         ; -203.02  ; -1.564 ; -4.028   ; 0.0     ; -344.0              ;
;  clk                                                    ; 0.000    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -19.829  ; -0.236 ; N/A      ; N/A     ; 0.000               ;
;  divisor_reloj:cp2|clkout                               ; -59.828  ; -1.275 ; N/A      ; N/A     ; -320.000            ;
;  spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -123.363 ; -0.285 ; -4.028   ; 0.000   ; -24.000             ;
+---------------------------------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk        ; 5.748 ; 6.264 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 6.521 ; 7.079 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk        ; -2.939 ; -3.591 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -2.323 ; -2.998 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 2.244 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.727 ; 3.731 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 2.172 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.810 ; 7.888 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.331 ; 7.512 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.794 ; 6.878 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 8.235 ; 8.241 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.387 ; 7.323 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.773 ; 7.901 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.847 ; 6.913 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.081 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 1.950 ; 2.053 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.100 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.371 ; 4.450 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.142 ; 4.408 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.855 ; 4.005 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.297 ; 4.463 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.838 ; 3.928 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.091 ; 3.381 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.958 ; 4.087 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sck_dac       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_dac        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sck_adc       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_adc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eop           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdi                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sck_dac       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs_dac        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sck_adc       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; eop           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; sdo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sck_dac       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs_dac        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sck_adc       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; eop           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; sdo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; clk                                                    ; clk                                                    ; 165      ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 249      ; 0        ; 1        ; 0        ;
; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 28       ; 28       ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout                               ; 10       ; 0        ; 0        ; 0        ;
; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout                               ; 310      ; 0        ; 0        ; 0        ;
; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 2        ; 2        ; 4926418  ; 0        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 9        ; 10       ; 46       ; 29       ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; clk                                                    ; clk                                                    ; 165      ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 249      ; 0        ; 1        ; 0        ;
; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 28       ; 28       ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout                               ; 10       ; 0        ; 0        ; 0        ;
; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout                               ; 310      ; 0        ; 0        ; 0        ;
; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 2        ; 2        ; 4926418  ; 0        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 9        ; 10       ; 46       ; 29       ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                      ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0        ; 0        ; 5        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0        ; 0        ; 5        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 388   ; 388  ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Apr 04 19:54:30 2022
Info: Command: quartus_sta procesador_2 -c procesador_2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'procesador_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]} {cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name spi_dac:cp3|divisor_reloj:cp2|clkout spi_dac:cp3|divisor_reloj:cp2|clkout
    Info (332105): create_clock -period 1.000 -name divisor_reloj:cp2|clkout divisor_reloj:cp2|clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.061
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.061      -123.363 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    -1.142       -19.829 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.892       -59.828 divisor_reloj:cp2|clkout 
    Info (332119):    17.342         0.000 clk 
Info (332146): Worst-case hold slack is -0.194
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.194        -0.252 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    -0.168        -0.545 divisor_reloj:cp2|clkout 
    Info (332119):     0.058         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.358         0.000 clk 
Info (332146): Worst-case recovery slack is -0.928
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.928        -4.028 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 1.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.331         0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000      -320.000 divisor_reloj:cp2|clkout 
    Info (332119):    -1.000       -24.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     9.688         0.000 clk 
    Info (332119):   499.755         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.692
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.692      -108.799 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    -0.865       -14.747 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.679       -30.883 divisor_reloj:cp2|clkout 
    Info (332119):    17.632         0.000 clk 
Info (332146): Worst-case hold slack is -0.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.127        -0.127 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    -0.064        -0.236 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.006         0.000 divisor_reloj:cp2|clkout 
    Info (332119):     0.312         0.000 clk 
Info (332146): Worst-case recovery slack is -0.782
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.782        -3.386 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 1.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.250         0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000      -320.000 divisor_reloj:cp2|clkout 
    Info (332119):    -1.000       -24.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     9.684         0.000 clk 
    Info (332119):   499.749         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.443
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.443       -62.533 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    -0.493        -7.949 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.103        -0.140 divisor_reloj:cp2|clkout 
    Info (332119):    18.496         0.000 clk 
Info (332146): Worst-case hold slack is -0.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.191        -1.275 divisor_reloj:cp2|clkout 
    Info (332119):    -0.160        -0.285 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    -0.004        -0.004 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.188         0.000 clk 
Info (332146): Worst-case recovery slack is -0.270
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.270        -0.994 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 0.909
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.909         0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000      -320.000 divisor_reloj:cp2|clkout 
    Info (332119):    -1.000       -24.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     9.444         0.000 clk 
    Info (332119):   499.771         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4594 megabytes
    Info: Processing ended: Mon Apr 04 19:54:33 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


