{{noteTA
|T=zh-cn:同或门; zh-hk:同或門; zh-tw:反互斥或閘;
|G1=Electronics
}}
{{逻辑门}}
{| class="wikitable" align=right
|- bgcolor="#ddeeff" align="center"
|colspan=2|'''输入'''<br>A   B || '''输出'''<br> A XNOR B
|- bgcolor="#ddffdd" align="center"
|0 || 0 || 1
|- bgcolor="#ddffdd" align="center"
|0 || 1 || 0
|- bgcolor="#ddffdd" align="center"
|1 || 0 || 0
|- bgcolor="#ddffdd" align="center"
|1 || 1 || 1
|}

'''同或门'''（{{lang-en|'''XNOR gate'''}}，偶尔写作{{lang|en|'''ENOR gate'''}}、{{lang|en|'''ExNOR gate'''}}，在[[Intel|Intel]]處理器中，此项功能被命名為"test"），又称'''异或非门'''，是数字逻辑中实现[[若且唯若|逻辑双条件]]的[[逻辑门|逻辑门]]，功能见右侧[[真值表|真值表]]。若两个输入的电平相同，则输出为高电平（1）；若两个输入的电平相异，则输出为低电平（0）。

==概述==
下列包括逻辑门的3种符号：形状特征型符号（[[ANSI|ANSI]]/[[IEEE|IEEE]] Std 91-1984）、[[IEC|IEC]]矩形国标符号（IEC 60617-12）和不再使用的[[DIN|DIN]]符号（DIN 40700）。其他的逻辑门符号见[[逻辑门#符號表|逻辑门符号表]]。
{| class="wikitable" 
|- 
! rowspan="2" class="wikitable"| 表达式
! colspan="3" class="wikitable"| 符号
! rowspan="2" class="wikitable"| 功能表
! rowspan="2" class="wikitable"| 继电器逻辑
|- class="wikitable"
|ANSI/IEEE Std 91-1984
|IEC 60617-12
|DIN 40700
|-
| <math>Y = \overline{A \oplus B}</math><br/><br/><math>Y = {A \odot B}</math><br/><br/><math>Y = \overline{A \,\underline{\lor}\, B}</math><br/><br/><math>Y = A \,\overline{\underline{\lor}}\, B</math>
|[[File:XNOR_ANSI.svg|125px]]
|[[File:XNOR_IEC.svg|125px]]<br/>[[File:IEC_XNOR.svg|125px]]
|[[File:XNOR_DIN.svg|125px]]<br/>或<br/>[[File:XNOR_DIN_2.svg|125px]]
|align="center"|
{| class="wikitable"  
! width="10%" style="background-color:#f0f0f0;"|A
! width="10%" style="background-color:#f0f0f0;"|B
! width="40%" style="background-color:#f0f0f0;"|<math>Y = A \oplus B</math><br/>
! width="40%" style="background-color:#f0f0f0;"|<math>Y = \overline{A \oplus B}</math><br/>
|----- align="center"
||0 ||0 ||0 ||'''1'''
|----- align="center"
||0 ||1 ||1 ||'''0'''
|----- align="center"
||1 ||0 ||1 ||'''0'''
|----- align="center"
||1 ||1 ||0 ||'''1'''
|}
|[[File:Relay_xnor.svg|File:Relay_xnor.svg]]
|}

<math>Y = \overline{A \oplus B}</math>等价於<math>Y = A \cdot B + \overline{A} \cdot \overline{B}</math>。

==硬件描述和引脚分配==
同或门是基本的逻辑门，因此在[[晶体管-晶体管逻辑电路|TTL]]和[[CMOS|CMOS]][[集成电路|集成电路]]中都是可以使用的。标准的{{link-en|4000系列|4000 series}}[[CMOS|CMOS]][[集成电路|集成电路]]为4077，包含四个独立的2输入同或门。引脚分配如下：
{|
|-
|[[File:XNOR_Pinout.png|left]]集成电路的引脚分配图]]
|
{{quote|
# 输入A1
# 输入B1
# 输出Q1
# 输出Q2
# 输入B2
# 输入A2
# V<sub>ss</sub>
# 输入A3
# 输入B3
# 输出Q3
# 输出Q4
# 输入B4
# 输入A4
# V<sub>dd</sub>}}
|}

包括[[NXP|NXP]]在内的很多半导体制造商都生产这一元件，封装方式分为直插[[双列直插式封装|DIP封装]]和{{link-en|小输出线集成电路封装|small-outline integrated circuit|SOIC封装}}两种。元件的{{le|資料表 (技術文件)|datasheet|資料表}}可在大多数元件数据库查询到。

==备选方案==
如果没有现成的同或门，我们可利用四个[[或非门|或非门]]或五个[[与非门|与非门]]来实现，连线方法见下图。因为与非门和或非门是“通用的门电路”，因此任何一个逻辑函数都可单独由[[与非逻辑|与非逻辑]]或[[或非逻辑|或非逻辑]]来实现。
{|
|-
| [[File:XNOR_using_NOR.svg|thumb]]
| [[File:XNOR_Using_NAND.png|thumb]]
|}

==参见==
{{commonscat|XNOR gates}}
*[[克罗内克函数|克罗内克函数]]
*[[逻辑双条件|逻辑双条件]]

== 参考文献 ==
{{Reflist}}
{{refbegin}}
*{{cite book
|authors = Tietze, Ulrich; Schenk, Christoph
|title = Halbleiter-Schaltungstechnik
|publisher = Springer
|ISBN = 3-540-42849-6
|date=2002年12月
}}
*{{cite book
|author = Beuth, Klaus
|title = Digitaltechnik
|publisher = Vogel
|ISBN = 3-8023-1755-6 |date=1998年10月}}
*{{cite book
|author = Seifart, Manfred; Beikirch, Helmut
|title = Digitaltechnik
|publisher = Digitale Schaltungentechnik
|ISBN = 3-341-01198-6
|date=1998年5月
}}
{{refend}}

{{-}}
{{数字电路}}
{{逻辑联结词}}

[[Category:逻辑门|Category:逻辑门]]

[[es:Puerta_lógica#Puerta_equivalencia_(XNOR)|es:Puerta lógica#Puerta equivalencia (XNOR)]]
[[it:Algebra_di_Boole#XNOR|it:Algebra di Boole#XNOR]]