//Verilog instantiation template

output_io _inst (.ddr_output_data(), .ddr_output_dout(), .ddr_output_clkout(), 
          .ddr_output_refclk(), .ddr_output_reset());