# üñ•Ô∏è Arquitectura de Computadores

## üìå Introducci√≥n
Asignatura dedicada al estudio del **hardware a bajo nivel**, la organizaci√≥n interna del procesador y su relaci√≥n con el rendimiento.  
En las practicas utiliz√°bamos **lenguaje ensamblador MIPS** y resoluci√≥n de problemas de segmentaci√≥n y predicci√≥n de saltos.

---

## üîπ Contenidos principales
- **Segmentaci√≥n (Pipeline)**
  - Etapas en MIPS: IF, ID, EX, MEM, WB
  - Analog√≠a con procesos industriales (lavander√≠a)
  - Riesgos: estructurales, dependencias de datos y de control
  - T√©cnicas de anticipaci√≥n (forwarding), inserci√≥n de *nop*, reordenaci√≥n
  - Excepciones e interrupciones en pipeline

- **Predicci√≥n de saltos**
  - Riesgos de control y penalizaci√≥n por bifurcaciones
  - Estrategias:
    - Salto retardado (*delayed branching*)
    - Predicci√≥n est√°tica (tomado/no tomado, backward-taken/forward-not-taken)
    - Predicci√≥n din√°mica (1 bit, 2 bits)
    - Predictores correlacionados e h√≠bridos (globales, locales, en modo torneo)
  - Implementaciones reales (ARM Cortex A53, Intel Core i7)

- **Lenguaje ensamblador MIPS**
  - Registros: `$t0-$t9`, `$s0-$s7`, `$a0-$a3`, `$v0-$v1`
  - Instrucciones b√°sicas: `add`, `sub`, `lw`, `sw`, `beq`, `bne`, `j`
  - Uso de **syscalls** para entrada/salida:
    ```asm
    li $v0, 4       # imprimir string
    la $a0, msg
    syscall
    ```

---


## üéØ Objetivos de la asignatura
- Comprender c√≥mo se organiza y optimiza un procesador.
- Analizar el impacto de la segmentaci√≥n y los riesgos en el rendimiento.
- Estudiar t√©cnicas de predicci√≥n de saltos y su relevancia en procesadores modernos.
- Desarrollar y simular programas en ensamblador **MIPS**.

---
