# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../../../../Bureau/RISC_V_projet/codes_sources/ALU.vhd" \
"../../../../../../../Bureau/RISC_V_projet/codes_sources/Banc_regis.vhd" \
"../../../../../../../Bureau/RISC_V_projet/codes_sources/Compteur_8bits.vhd" \
"../../../../../../../Bureau/RISC_V_projet/codes_sources/Memoire_donnes.vhd" \
"../../../../RISC.srcs/sources_1/new/Memoire_inst.vhd" \
"../../../../RISC.srcs/sources_1/new/PipelineStage.vhd" \
"../../../../RISC.srcs/sources_1/new/RISC5.vhd" \
"../../../../RISC.srcs/schemas/new/Schema5.vhd" \

# Do not sort compile order
nosort
