# Лабораторная работа №6: Исследование и тестирование на тестовой программе с помощью системы Active-CAD структурной VHDL-модели процессора DP32. Тестирование на структурной модели DP32 с помощью ко-симуляции программной реализации выданного алгоритма.<br><br><br>


## Теоретическая часть:<br>
### В данной работе надо оъяснить принцип работы rtl модели dp32.<br><br>

## Описание папок и файлов:<br>
### src - папка с исходниками dp32.<br>
### media/RTL model DP32.jpg - схема dp32.<br>

## Требование к тестированию:<br>
### Собрать файлы из src в один Active-VHDL проект. Скомпилировать файлы. Поставить rtl как top-level. Инициализировать симуляцию и вывести все значения, которые есть на схеме.<br><br>

## Вопросы:<br>
### Какие комманды control должна подаваться, чтобы всё работало? Ответов является последовательность комманд, легче всего предварительно просимулировать модель с шагом 46ns и посмотреть какие значения и как будут меняться.<br><br><br>
