### 9.13



#### 今日任务

1. 创建git项目, 添加之前的文档, yes
2. 参考nutshell, 来用verilog跑一个计数器, 并用verilator模拟, yes
3. 改成chisel实现
4. 实现regfile, alu



#### verilator

1. 所有相关文件都放在 verilator_learn 文件夹中

2. 注意 .gitignore 中文件夹后面加上/, 表示忽略整个文件夹, 例如 obj_dir/

3. 参考<https://www.veripool.org/wiki/verilator/Manual-verilator>  建立两个文件

   ```verilog
   // our.v
   module our(output cnt);		// 有一个输出信号
   	initial begin
   	    $display("Hello World");
   	    $finish;
   	end
   	assign cnt = 1;
   endmodule
   ```

   ```c++
   // sim_main.cpp
   #include "Vour.h"	// 这是在obj_dir中生成的头文件, 有top的类定义
   #include "verilated.h"
   #include <iostream>
   int main(int argc, char** argv, char** env) {
   	Verilated::commandArgs(argc, argv);
       Vour* top = new Vour;
       while(!Verilated::gotFinish()){
           top->eval();
       }
       std::cout << "cnt is " << (int)top->cnt << std::endl;	
       // 必须要进行类型转换才能正确输出top->cnt的值! 否则输出结果为空
       std::cout << "type is " << typeid(top->cnt).name() << std::endl;
       // 类型是h, 奇怪
       delete top;
       exit(0);
   }
   ```

   然后在终端执行

   ```makefile
   // --build 需要高版本的verilator支持(我直接apt install 的版本是3.9 不支持, 然后在 github直接下载最新版本4.1安装)
   verilator -Wall --cc our.v --exe --build sim_main.cpp
   obj_dir/Vour	// --exe才能生成可执行文件
   ```

4. 不得不吐槽: verilator的官方文档例子太少了, 相关资料也很少, 感谢杨宇恒同学的帮助.

5. 如果和clock相关, 类似, 可以参考我 test_our_sc中用verilog实现的counter计数器. 同时还可以打开波形直观的观察





#### chisel-template

1. 首先运行了gcd参考代码, 能够成功运行, 里面自带了.gitignore 文件, 我只用在后面自己添加一些就好.(最好在intellij 中运行, 有很好的代码补全, 对sbt支持也比较好)

   ```
   // 删除原来的git信息
   rm -rf .git
   // 把所有文件移动到我自己的项目中
   git add .gitignore *
   
   sbt 'testOnly gcd.GCDTester -- -z Basic'
   // 只用来跑test就行
   sbt 'test:runMain gcd.GCDMain'		// 最常用(test 开头)
   sbt 'test:runMain gcd.GCDMain --generate-vcd-output on'	// 生成vcd波形, off则关掉
   ```

2. 我自己参考<https://github.com/freechipsproject/chisel3/wiki/Frequently-Asked-Questions#get-me-verilog>  这里面的内容, 在 src/main/scala 中新建package hello, 添加hello类(intellij很方便添加类), 输入以下代码

   ```scala
   package hello
   import chisel3._
   
   class HelloWorld extends Module{
     val io = IO(new Bundle{})
     printf("Hello World\n")
   }
   
   object HelloWorld extends App{
     chisel3.Driver.execute(args, () => new HelloWorld)
   }
   
   // 终端输入 sbt 'runMain intro.HelloWorld'
   // 可以自动生成verilog文件以及良好运行
   ```

3. 接下来参考<https://www.cnblogs.com/gujiangtaoFuture/articles/11745202.html> 中的第三部分, 在src/main 添加counter包, counter类, src/test 添加counter包, counterMain类, 这是验证代码

   ```scala
   class counterMain(c: Counter) extends PeekPokeTester(c) {
   
           poke(c.io.in, 0)     // Set our input to value 0
           expect(c.io.out, 0)  // Assert that the output correctly has 0
           poke(c.io.in, 1)     // Set our input to value 1
           expect(c.io.out, 1)  // Assert that the output correctly has 1
           poke(c.io.in, 2)     // Set our input to value 2
           expect(c.io.out, 2)  // Assert that the output correctly has 2
       println("SUCCESS!!") // Scala Code: if we get here, our tests passed!
   
   //  }
   }
   
   object counterMainGen extends App {
           chisel3.iotesters.Driver.execute(args, () => new Counter(8))(c => new counterMain(c))
   }
   ```

   1. 注意需要有counterMainGen这个object( 具体还不是很明白原理)
   2. 在sbt终端输入 test:runMain counter.counterMainGen (注意最后不是counterMain!), 能进行正确测试

