+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; pulse_debug_reset                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pulse_warm_reset                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pulse_cold_reset                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hps_reset_inst                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_005|alt_rst_req_sync_uq1                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_005|alt_rst_sync_uq1                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_005                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_004|alt_rst_req_sync_uq1                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_004|alt_rst_sync_uq1                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_004                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|alt_rst_req_sync_uq1                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|alt_rst_sync_uq1                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_req_sync_uq1                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer_005                                                                                          ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer_004                                                                                          ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer_003                                                                                          ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer_002                                                                                          ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer_001                                                                                          ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer                                                                                              ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_004                                                                                                ; 7     ; 27             ; 2            ; 27             ; 32     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_003                                                                                                ; 7     ; 27             ; 2            ; 27             ; 32     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_002                                                                                                ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_001                                                                                                ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                    ; 2     ; 30             ; 0            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|rsp_xbar_mux|arb|adder                                                                      ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|rsp_xbar_mux|arb                                                                            ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|rsp_xbar_mux                                                                                ; 359   ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|rsp_xbar_demux_003                                                                          ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|rsp_xbar_demux_002                                                                          ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|rsp_xbar_demux_001                                                                          ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|rsp_xbar_demux                                                                              ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|cmd_xbar_mux_003                                                                            ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|cmd_xbar_mux_002                                                                            ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|cmd_xbar_mux_001                                                                            ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|cmd_xbar_mux                                                                                ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|cmd_xbar_demux                                                                              ; 98    ; 16             ; 2            ; 16             ; 357    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|limiter                                                                                     ; 182   ; 0              ; 0            ; 0              ; 183    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|id_router_003|the_default_decode                                                            ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|id_router_003                                                                               ; 88    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|id_router_002|the_default_decode                                                            ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|id_router_002                                                                               ; 88    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|id_router_001|the_default_decode                                                            ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|id_router_001                                                                               ; 88    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|id_router|the_default_decode                                                                ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|id_router                                                                                   ; 88    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|addr_router|the_default_decode                                                              ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|addr_router                                                                                 ; 88    ; 0              ; 4            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|i2c_cpu_s1_mm_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                      ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|i2c_cpu_s1_mm_slave_translator_avalon_universal_slave_0_agent|uncompressor                  ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|i2c_cpu_s1_mm_slave_translator_avalon_universal_slave_0_agent                               ; 252   ; 39             ; 41           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|pio_alivetest_cpu_s1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                  ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|pio_alivetest_cpu_s1_s1_translator_avalon_universal_slave_0_agent|uncompressor              ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|pio_alivetest_cpu_s1_s1_translator_avalon_universal_slave_0_agent                           ; 252   ; 39             ; 41           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|jtag_uart_cpu_s1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo       ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|jtag_uart_cpu_s1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor   ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|jtag_uart_cpu_s1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                ; 252   ; 39             ; 41           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|timer_cpu_s1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|timer_cpu_s1_s1_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|timer_cpu_s1_s1_translator_avalon_universal_slave_0_agent                                   ; 252   ; 39             ; 41           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|s1_io_clockcrossing_bridge_m0_translator_avalon_universal_master_0_agent                    ; 146   ; 34             ; 57           ; 34             ; 120    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|i2c_cpu_s1_mm_slave_translator                                                              ; 70    ; 30             ; 34           ; 30             ; 47     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|pio_alivetest_cpu_s1_s1_translator                                                          ; 94    ; 7              ; 11           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|jtag_uart_cpu_s1_avalon_jtag_slave_translator                                               ; 94    ; 6              ; 12           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|timer_cpu_s1_s1_translator                                                                  ; 78    ; 23             ; 26           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7|s1_io_clockcrossing_bridge_m0_translator                                                    ; 95    ; 11             ; 2            ; 11             ; 87     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_7                                                                                             ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|width_adapter_001                                                                           ; 109   ; 3              ; 0            ; 3              ; 86     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|width_adapter|uncompressor                                                                  ; 43    ; 4              ; 0            ; 4              ; 36     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|width_adapter                                                                               ; 91    ; 3              ; 0            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|rsp_xbar_mux                                                                                ; 106   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|rsp_xbar_demux                                                                              ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|cmd_xbar_mux                                                                                ; 106   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|cmd_xbar_demux                                                                              ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                        ; 14    ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                        ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                        ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                        ; 14    ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                        ; 14    ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                        ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                               ; 22    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                 ; 34    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                       ; 88    ; 0              ; 1            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|burst_adapter                                                                               ; 88    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|id_router|the_default_decode                                                                ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|id_router                                                                                   ; 87    ; 0              ; 2            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|addr_router|the_default_decode                                                              ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|addr_router                                                                                 ; 105   ; 2              ; 3            ; 2              ; 104    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                               ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                 ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|sdram_s1_translator_avalon_universal_slave_0_agent|uncompressor                             ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|sdram_s1_translator_avalon_universal_slave_0_agent                                          ; 215   ; 22             ; 22           ; 22             ; 241    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|sdram_clockcrossing_bridge_m0_translator_avalon_universal_master_0_agent                    ; 179   ; 29             ; 71           ; 29             ; 137    ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|sdram_s1_translator                                                                         ; 75    ; 5              ; 1            ; 5              ; 64     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6|sdram_clockcrossing_bridge_m0_translator                                                    ; 114   ; 9              ; 0            ; 9              ; 106    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_6                                                                                             ; 89    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_015|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_015                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_014|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_014                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_013|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_013                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_012|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_012                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_011|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_011                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_010|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_010                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_009|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_009                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_008|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_008                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_007|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_007                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_006|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_006                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_005|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_005                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_004|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_004                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_003|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_003                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_002|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_002                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_001|clock_xer                                                                       ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser_001                                                                                 ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser|clock_xer                                                                           ; 106   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|crosser                                                                                     ; 108   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_mux|arb|adder                                                                      ; 48    ; 24             ; 0            ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_mux|arb                                                                            ; 16    ; 0              ; 4            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_mux                                                                                ; 1215  ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_011                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_010                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_009                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_008                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_007                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_006                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_005                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_004                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_003                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_002                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux_001                                                                          ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_xbar_demux                                                                              ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_011                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_010                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_009                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_008                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_007                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_006                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_005                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_004                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_003                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_002                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux_001                                                                            ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_mux                                                                                ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_xbar_demux                                                                              ; 126   ; 144            ; 2            ; 144            ; 1213   ; 144             ; 144           ; 144             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|limiter                                                                                     ; 206   ; 0              ; 0            ; 0              ; 215    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_011|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_011                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_010|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_010                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_009|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_009                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_008|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_008                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_007|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_007                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_006|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_006                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_005|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_005                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_004|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_004                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_003|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_003                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_002|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_002                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_001|the_default_decode                                                            ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router_001                                                                               ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router|the_default_decode                                                                ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|id_router                                                                                   ; 92    ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|addr_router|the_default_decode                                                              ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|addr_router                                                                                 ; 92    ; 0              ; 6            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_8_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_8_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_8_s0_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_8_s0_translator_avalon_universal_slave_0_agent                                   ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_7_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_7_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_7_s0_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_7_s0_translator_avalon_universal_slave_0_agent                                   ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_6_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_6_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_6_s0_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_6_s0_translator_avalon_universal_slave_0_agent                                   ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_5_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_5_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_5_s0_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_5_s0_translator_avalon_universal_slave_0_agent                                   ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_4_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_4_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_4_s0_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_4_s0_translator_avalon_universal_slave_0_agent                                   ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_3_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_3_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_3_s0_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_3_s0_translator_avalon_universal_slave_0_agent                                   ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_2_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_2_s0_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_2_s0_translator_avalon_universal_slave_0_agent                                   ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_1_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_1_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_1_s0_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_1_s0_translator_avalon_universal_slave_0_agent                                   ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|i2c_cpu_s0_mm_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                      ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|i2c_cpu_s0_mm_slave_translator_avalon_universal_slave_0_agent|uncompressor                  ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|i2c_cpu_s0_mm_slave_translator_avalon_universal_slave_0_agent                               ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pio_alivetest_cpu_s0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                  ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pio_alivetest_cpu_s0_s1_translator_avalon_universal_slave_0_agent|uncompressor              ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pio_alivetest_cpu_s0_s1_translator_avalon_universal_slave_0_agent                           ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|jtag_uart_cpu_s0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo       ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|jtag_uart_cpu_s0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor   ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|jtag_uart_cpu_s0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|timer_cpu_s0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|timer_cpu_s0_s1_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|timer_cpu_s0_s1_translator_avalon_universal_slave_0_agent                                   ; 268   ; 39             ; 49           ; 39             ; 270    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|s0_io_clockcrossing_bridge_m0_translator_avalon_universal_master_0_agent                    ; 158   ; 38             ; 69           ; 38             ; 124    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_8_s0_translator                                                                  ; 94    ; 39             ; 9            ; 39             ; 67     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_7_s0_translator                                                                  ; 94    ; 39             ; 9            ; 39             ; 67     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_6_s0_translator                                                                  ; 94    ; 39             ; 9            ; 39             ; 67     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_5_s0_translator                                                                  ; 94    ; 39             ; 9            ; 39             ; 67     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_4_s0_translator                                                                  ; 94    ; 39             ; 9            ; 39             ; 67     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_3_s0_translator                                                                  ; 94    ; 39             ; 9            ; 39             ; 67     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_2_s0_translator                                                                  ; 94    ; 39             ; 9            ; 39             ; 67     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pwm_cpu_s0_1_s0_translator                                                                  ; 94    ; 39             ; 9            ; 39             ; 67     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|i2c_cpu_s0_mm_slave_translator                                                              ; 70    ; 30             ; 34           ; 30             ; 47     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pio_alivetest_cpu_s0_s1_translator                                                          ; 94    ; 7              ; 11           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|jtag_uart_cpu_s0_avalon_jtag_slave_translator                                               ; 94    ; 6              ; 12           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|timer_cpu_s0_s1_translator                                                                  ; 78    ; 23             ; 26           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|s0_io_clockcrossing_bridge_m0_translator                                                    ; 95    ; 11             ; 2            ; 11             ; 87     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5                                                                                             ; 144   ; 0              ; 0            ; 0              ; 404    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_mux_001|arb|adder                                                                  ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_mux_001|arb                                                                        ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_mux_001                                                                            ; 563   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_mux|arb|adder                                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_mux|arb                                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_mux                                                                                ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_demux_004                                                                          ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_demux_003                                                                          ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_demux_002                                                                          ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_demux_001                                                                          ; 116   ; 4              ; 2            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_xbar_demux                                                                              ; 116   ; 4              ; 2            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_mux_004                                                                            ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_mux_003                                                                            ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_mux_002                                                                            ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_mux_001|arb|adder                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_mux_001|arb                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_mux_001                                                                            ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_mux|arb|adder                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_mux|arb                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_mux                                                                                ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_demux_001                                                                          ; 119   ; 25             ; 2            ; 25             ; 561    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_xbar_demux                                                                              ; 120   ; 4              ; 5            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|limiter                                                                                     ; 228   ; 0              ; 0            ; 0              ; 230    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router_004|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router_004                                                                               ; 110   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router_003|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router_003                                                                               ; 110   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router_002|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router_002                                                                               ; 110   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router_001|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router_001                                                                               ; 110   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router|the_default_decode                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|id_router                                                                                   ; 110   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|addr_router_001|the_default_decode                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|addr_router_001                                                                             ; 110   ; 0              ; 5            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|addr_router|the_default_decode                                                              ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|addr_router                                                                                 ; 110   ; 0              ; 5            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|s1_io_clockcrossing_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo            ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|s1_io_clockcrossing_bridge_s0_translator_avalon_universal_slave_0_agent|uncompressor        ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|s1_io_clockcrossing_bridge_s0_translator_avalon_universal_slave_0_agent                     ; 297   ; 39             ; 42           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|fifo_bridge_cpus0_cpus1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo               ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|fifo_bridge_cpus0_cpus1_s1_translator_avalon_universal_slave_0_agent|uncompressor           ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|fifo_bridge_cpus0_cpus1_s1_translator_avalon_universal_slave_0_agent                        ; 297   ; 39             ; 42           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|fifo_bridge_cpum_cpus1_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|fifo_bridge_cpum_cpus1_s0_translator_avalon_universal_slave_0_agent|uncompressor            ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|fifo_bridge_cpum_cpus1_s0_translator_avalon_universal_slave_0_agent                         ; 297   ; 39             ; 42           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|onchip_sram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                           ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|onchip_sram_s1_translator_avalon_universal_slave_0_agent|uncompressor                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|onchip_sram_s1_translator_avalon_universal_slave_0_agent                                    ; 297   ; 39             ; 42           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cpu_s1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                 ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cpu_s1_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor             ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cpu_s1_jtag_debug_module_translator_avalon_universal_slave_0_agent                          ; 297   ; 39             ; 42           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cpu_s1_data_master_translator_avalon_universal_master_0_agent                               ; 187   ; 38             ; 80           ; 38             ; 142    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cpu_s1_instruction_master_translator_avalon_universal_master_0_agent                        ; 187   ; 38             ; 80           ; 38             ; 142    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|s1_io_clockcrossing_bridge_s0_translator                                                    ; 112   ; 5              ; 18           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|fifo_bridge_cpus0_cpus1_s1_translator                                                       ; 112   ; 7              ; 20           ; 7              ; 76     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|fifo_bridge_cpum_cpus1_s0_translator                                                        ; 112   ; 7              ; 20           ; 7              ; 76     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|onchip_sram_s1_translator                                                                   ; 112   ; 8              ; 11           ; 8              ; 90     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cpu_s1_jtag_debug_module_translator                                                         ; 112   ; 6              ; 19           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cpu_s1_data_master_translator                                                               ; 113   ; 13             ; 0            ; 13             ; 104    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cpu_s1_instruction_master_translator                                                        ; 113   ; 52             ; 2            ; 52             ; 105    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4                                                                                             ; 261   ; 0              ; 0            ; 0              ; 305    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_007|clock_xer                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_007                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_006|clock_xer                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_006                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_005|clock_xer                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_005                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_004|clock_xer                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_004                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_003|clock_xer                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_003                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_002|clock_xer                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_002                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_001|clock_xer                                                                       ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser_001                                                                                 ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser|clock_xer                                                                           ; 122   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|crosser                                                                                     ; 124   ; 2              ; 0            ; 2              ; 118    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_xbar_mux_001|arb|adder                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_xbar_mux_001|arb                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_xbar_mux_001                                                                            ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_xbar_mux|arb|adder                                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_xbar_mux|arb                                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_xbar_mux                                                                                ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_xbar_demux_001                                                                          ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_xbar_demux                                                                              ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_xbar_mux_001|arb|adder                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_xbar_mux_001|arb                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_xbar_mux_001                                                                            ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_xbar_mux|arb|adder                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_xbar_mux|arb                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_xbar_mux                                                                                ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_xbar_demux_001                                                                          ; 122   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_xbar_demux                                                                              ; 122   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract           ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                    ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min                           ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment           ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|align_address_to_size             ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba                                   ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter_001                                                                           ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                               ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment               ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                 ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                       ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|burst_adapter                                                                               ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|limiter_001                                                                                 ; 238   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|limiter                                                                                     ; 238   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|id_router_001|the_default_decode                                                            ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|id_router_001                                                                               ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|id_router|the_default_decode                                                                ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|id_router                                                                                   ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|addr_router_001|the_default_decode                                                          ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|addr_router_001                                                                             ; 118   ; 0              ; 3            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|addr_router|the_default_decode                                                              ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|addr_router                                                                                 ; 118   ; 0              ; 3            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo              ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus1_s1_translator_avalon_universal_slave_0_agent|uncompressor            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus1_s1_translator_avalon_universal_slave_0_agent                         ; 310   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo              ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus0_s1_translator_avalon_universal_slave_0_agent|uncompressor            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus0_s1_translator_avalon_universal_slave_0_agent                         ; 310   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|hps_0_h2f_lw_axi_master_agent|align_address_to_size                                         ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|hps_0_h2f_lw_axi_master_agent                                                               ; 413   ; 83             ; 183          ; 83             ; 298    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus1_s1_translator                                                        ; 105   ; 7              ; 13           ; 7              ; 76     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|fifo_bridge_cpum_cpus0_s1_translator                                                        ; 105   ; 7              ; 13           ; 7              ; 76     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3                                                                                             ; 224   ; 0              ; 0            ; 0              ; 150    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_mux_001|arb|adder                                                                  ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_mux_001|arb                                                                        ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_mux_001                                                                            ; 593   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_mux|arb|adder                                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_mux|arb                                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_mux                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_demux_004                                                                          ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_demux_003                                                                          ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_demux_002                                                                          ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_demux_001                                                                          ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_xbar_demux                                                                              ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_mux_004                                                                            ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_mux_003                                                                            ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_mux_002                                                                            ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_mux_001|arb|adder                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_mux_001|arb                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_mux_001                                                                            ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_mux|arb|adder                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_mux|arb                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_mux                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_demux_001                                                                          ; 125   ; 25             ; 2            ; 25             ; 591    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_xbar_demux                                                                              ; 126   ; 4              ; 5            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract           ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                    ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract           ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                    ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract           ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                    ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract           ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                    ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract           ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                    ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract           ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                    ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min                           ; 27    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment           ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|align_address_to_size             ; 36    ; 5              ; 0            ; 5              ; 30     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba                                   ; 121   ; 0              ; 5            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter_001                                                                           ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                        ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                        ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                        ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                        ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                        ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract               ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                        ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                               ; 27    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                 ; 36    ; 5              ; 0            ; 5              ; 30     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                       ; 121   ; 0              ; 5            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|burst_adapter                                                                               ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|limiter                                                                                     ; 240   ; 0              ; 0            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router_004|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router_004                                                                               ; 116   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router_003|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router_003                                                                               ; 116   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router_002|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router_002                                                                               ; 116   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router_001|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router_001                                                                               ; 116   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router|the_default_decode                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|id_router                                                                                   ; 116   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|addr_router_001|the_default_decode                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|addr_router_001                                                                             ; 116   ; 0              ; 5            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|addr_router|the_default_decode                                                              ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|addr_router                                                                                 ; 116   ; 0              ; 5            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|s0_io_clockcrossing_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo            ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|s0_io_clockcrossing_bridge_s0_translator_avalon_universal_slave_0_agent|uncompressor        ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|s0_io_clockcrossing_bridge_s0_translator_avalon_universal_slave_0_agent                     ; 309   ; 39             ; 42           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|fifo_bridge_cpus0_cpus1_s0_translator_avalon_universal_slave_0_agent_rsp_fifo               ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|fifo_bridge_cpus0_cpus1_s0_translator_avalon_universal_slave_0_agent|uncompressor           ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|fifo_bridge_cpus0_cpus1_s0_translator_avalon_universal_slave_0_agent                        ; 309   ; 39             ; 42           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|fifo_bridge_cpum_cpus0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|fifo_bridge_cpum_cpus0_s0_translator_avalon_universal_slave_0_agent|uncompressor            ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|fifo_bridge_cpum_cpus0_s0_translator_avalon_universal_slave_0_agent                         ; 309   ; 39             ; 42           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|sdram_clockcrossing_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo            ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|sdram_clockcrossing_bridge_s0_translator_avalon_universal_slave_0_agent|uncompressor        ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|sdram_clockcrossing_bridge_s0_translator_avalon_universal_slave_0_agent                     ; 309   ; 39             ; 42           ; 39             ; 339    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cpu_s0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                 ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cpu_s0_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor             ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cpu_s0_jtag_debug_module_translator_avalon_universal_slave_0_agent                          ; 309   ; 39             ; 42           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cpu_s0_data_master_translator_avalon_universal_master_0_agent                               ; 193   ; 44             ; 86           ; 44             ; 148    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cpu_s0_instruction_master_translator_avalon_universal_master_0_agent                        ; 196   ; 38             ; 86           ; 38             ; 148    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|s0_io_clockcrossing_bridge_s0_translator                                                    ; 112   ; 5              ; 18           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|fifo_bridge_cpus0_cpus1_s0_translator                                                       ; 112   ; 7              ; 20           ; 7              ; 76     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|fifo_bridge_cpum_cpus0_s0_translator                                                        ; 112   ; 7              ; 20           ; 7              ; 76     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|sdram_clockcrossing_bridge_s0_translator                                                    ; 115   ; 5              ; 2            ; 5              ; 103    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cpu_s0_jtag_debug_module_translator                                                         ; 112   ; 6              ; 19           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cpu_s0_data_master_translator                                                               ; 113   ; 13             ; 0            ; 13             ; 104    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cpu_s0_instruction_master_translator                                                        ; 116   ; 48             ; 0            ; 48             ; 108    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2                                                                                             ; 267   ; 0              ; 0            ; 0              ; 318    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_mux|arb|adder                                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_mux|arb                                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_mux                                                                                ; 217   ; 0              ; 0            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_demux_001                                                                          ; 110   ; 1              ; 2            ; 1              ; 108    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_xbar_demux                                                                              ; 110   ; 1              ; 2            ; 1              ; 108    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux_001                                                                            ; 110   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_mux                                                                                ; 110   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_xbar_demux                                                                              ; 112   ; 4              ; 2            ; 4              ; 215    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter                                                                                     ; 218   ; 0              ; 0            ; 0              ; 217    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_001|the_default_decode                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router_001                                                                               ; 108   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router|the_default_decode                                                                ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|id_router                                                                                   ; 108   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|addr_router|the_default_decode                                                              ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|addr_router                                                                                 ; 108   ; 0              ; 3            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                 ; 148   ; 39             ; 0            ; 39             ; 107    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent|uncompressor             ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent                          ; 290   ; 39             ; 39           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|intr_capturer_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo           ; 148   ; 39             ; 0            ; 39             ; 107    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|intr_capturer_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|uncompressor       ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|intr_capturer_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                    ; 290   ; 39             ; 39           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fpga_only_master_master_translator_avalon_universal_master_0_agent                          ; 186   ; 32             ; 75           ; 32             ; 140    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_control_slave_translator                                                         ; 116   ; 7              ; 31           ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|intr_capturer_0_avalon_slave_0_translator                                                   ; 116   ; 7              ; 31           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fpga_only_master_master_translator                                                          ; 117   ; 14             ; 2            ; 14             ; 109    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                             ; 137   ; 0              ; 1            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer                                                                       ; 128   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003                                                                                 ; 130   ; 2              ; 0            ; 2              ; 124    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer                                                                       ; 128   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002                                                                                 ; 130   ; 2              ; 0            ; 2              ; 124    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer                                                                       ; 128   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001                                                                                 ; 130   ; 2              ; 0            ; 2              ; 124    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer                                                                           ; 128   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser                                                                                     ; 130   ; 2              ; 0            ; 2              ; 124    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter_003|check_and_align_address_to_size                                           ; 46    ; 9              ; 2            ; 9              ; 35     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter_003                                                                           ; 165   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter_002|check_and_align_address_to_size                                           ; 46    ; 9              ; 2            ; 9              ; 35     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter_002                                                                           ; 165   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter_001|uncompressor                                                              ; 58    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter_001                                                                           ; 129   ; 4              ; 0            ; 4              ; 160    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter|uncompressor                                                                  ; 58    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter                                                                               ; 129   ; 4              ; 0            ; 4              ; 160    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux|arb                                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux                                                                                ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_001                                                                          ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux                                                                              ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_001                                                                            ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux                                                                                ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_demux                                                                              ; 128   ; 4              ; 2            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter                                                                                     ; 250   ; 1              ; 1            ; 1              ; 249    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_001|the_default_decode                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_001                                                                               ; 160   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router|the_default_decode                                                                ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router                                                                                   ; 160   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|addr_router|the_default_decode                                                              ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|addr_router                                                                                 ; 124   ; 0              ; 3            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|read_rsp_fifo                                                     ; 200   ; 41             ; 0            ; 41             ; 157    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|write_rsp_fifo                                                    ; 200   ; 41             ; 0            ; 41             ; 157    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|read_burst_uncompressor                                           ; 58    ; 1              ; 0            ; 1              ; 56     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|check_and_align_address_to_size                                   ; 46    ; 9              ; 2            ; 9              ; 35     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent                                                                   ; 412   ; 24             ; 19           ; 24             ; 528    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_only_master_master_translator_avalon_universal_master_0_agent                           ; 202   ; 48             ; 87           ; 48             ; 156    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_only_master_master_translator                                                           ; 117   ; 14             ; 2            ; 14             ; 109    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                             ; 165   ; 0              ; 1            ; 0              ; 246    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pwm_cpu_s0_8                                                                                                  ; 35    ; 0              ; 24           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pwm_cpu_s0_7                                                                                                  ; 35    ; 0              ; 24           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pwm_cpu_s0_6                                                                                                  ; 35    ; 0              ; 24           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pwm_cpu_s0_5                                                                                                  ; 35    ; 0              ; 24           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pwm_cpu_s0_4                                                                                                  ; 35    ; 0              ; 24           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pwm_cpu_s0_3                                                                                                  ; 35    ; 0              ; 24           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pwm_cpu_s0_2                                                                                                  ; 35    ; 0              ; 24           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pwm_pll                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pwm_cpu_s0_1                                                                                                  ; 35    ; 0              ; 24           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_cpu_s1|byte_controller|bit_controller                                                                     ; 26    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_cpu_s1|byte_controller                                                                                    ; 34    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_cpu_s1                                                                                                    ; 15    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_cpu_s0|byte_controller|bit_controller                                                                     ; 26    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_cpu_s0|byte_controller                                                                                    ; 34    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_cpu_s0                                                                                                    ; 15    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s1_io_clockcrossing_bridge|rsp_fifo|read_crosser                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s1_io_clockcrossing_bridge|rsp_fifo|write_crosser                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s1_io_clockcrossing_bridge|rsp_fifo                                                                           ; 113   ; 76             ; 0            ; 76             ; 37     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s1_io_clockcrossing_bridge|cmd_fifo|read_crosser                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s1_io_clockcrossing_bridge|cmd_fifo|write_crosser                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s1_io_clockcrossing_bridge|cmd_fifo                                                                           ; 131   ; 75             ; 0            ; 75             ; 52     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s1_io_clockcrossing_bridge                                                                                    ; 88    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_pll                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_clockcrossing_bridge|rsp_fifo|read_crosser                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_clockcrossing_bridge|rsp_fifo|write_crosser                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_clockcrossing_bridge|rsp_fifo                                                                           ; 113   ; 76             ; 0            ; 76             ; 39     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_clockcrossing_bridge|cmd_fifo|read_crosser                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_clockcrossing_bridge|cmd_fifo|write_crosser                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_clockcrossing_bridge|cmd_fifo                                                                           ; 150   ; 75             ; 0            ; 75             ; 71     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_clockcrossing_bridge                                                                                    ; 107   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s0_io_clockcrossing_bridge|rsp_fifo|read_crosser                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s0_io_clockcrossing_bridge|rsp_fifo|write_crosser                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s0_io_clockcrossing_bridge|rsp_fifo                                                                           ; 113   ; 76             ; 0            ; 76             ; 37     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s0_io_clockcrossing_bridge|cmd_fifo|read_crosser                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s0_io_clockcrossing_bridge|cmd_fifo|write_crosser                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s0_io_clockcrossing_bridge|cmd_fifo                                                                           ; 131   ; 75             ; 0            ; 75             ; 52     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s0_io_clockcrossing_bridge                                                                                    ; 88    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|system_pll                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|wr_ptr                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|usedw_counter                 ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                    ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|three_comparison              ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|almost_full_comparer          ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|FIFOram                       ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo                               ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu2_to_cpu1                                                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|wr_ptr                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|usedw_counter                 ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                    ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|three_comparison              ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|almost_full_comparer          ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|FIFOram                       ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo                               ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1|fifo_cpu1_to_cpu2                                                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus1                                                                                        ; 86    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|wr_ptr                       ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|usedw_counter                ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                   ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|three_comparison             ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|almost_full_comparer         ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|FIFOram                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo                              ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu2_to_cpu1|scfifo_component|auto_generated                                     ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu2_to_cpu1                                                                     ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|wr_ptr                       ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|usedw_counter                ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                   ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|three_comparison             ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|almost_full_comparer         ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|FIFOram                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo                              ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu1_to_cpu2|scfifo_component|auto_generated                                     ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1|fifo_cpu1_to_cpu2                                                                     ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpus0_cpus1                                                                                       ; 86    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_alivetest_cpu_s1                                                                                          ; 38    ; 30             ; 30           ; 30             ; 34     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_r                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1|the_soc_system_jtag_uart_cpu_s0_scfifo_w                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s1                                                                                              ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer_cpu_s1                                                                                                  ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_s1                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|wr_ptr                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|usedw_counter                 ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                    ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|three_comparison              ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|almost_full_comparer          ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo|FIFOram                       ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu2_to_cpu1|scfifo_component|auto_generated|dpfifo                               ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu2_to_cpu1|scfifo_component|auto_generated                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu2_to_cpu1                                                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|wr_ptr                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|usedw_counter                 ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                    ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|three_comparison              ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|almost_full_comparer          ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo|FIFOram                       ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu1_to_cpu2|scfifo_component|auto_generated|dpfifo                               ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu1_to_cpu2|scfifo_component|auto_generated                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0|fifo_cpu1_to_cpu2                                                                      ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_bridge_cpum_cpus0                                                                                        ; 86    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram|the_soc_system_sdram_input_efifo_module                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram                                                                                                         ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated|dpfifo                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_r|rfifo|auto_generated                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_r                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated|dpfifo                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_w|wfifo|auto_generated                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0|the_soc_system_jtag_uart_cpu_s0_scfifo_w                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_cpu_s0                                                                                              ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer_cpu_s0                                                                                                  ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_s0                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_alivetest_cpu_s0                                                                                          ; 38    ; 30             ; 30           ; 30             ; 34     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|intr_capturer_0                                                                                               ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|rst_controller|alt_rst_req_sync_uq1                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|rst_controller|alt_rst_sync_uq1                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|rst_controller                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|p2b_adapter                                                                                  ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|b2p_adapter                                                                                  ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|transacto|p2m                                                                                ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|transacto                                                                                    ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|p2b                                                                                          ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|b2p                                                                                          ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|fifo                                                                                         ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|timing_adt                                                                                   ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                     ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage          ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                       ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter       ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover        ; 12    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|node                ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                     ; 12    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                    ; 11    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master|jtag_phy_embedded_in_jtag_master                                                             ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fpga_only_master                                                                                              ; 36    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_qsys                                                                                                    ; 3     ; 18             ; 2            ; 18             ; 32     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|rst_controller|alt_rst_req_sync_uq1                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|rst_controller|alt_rst_sync_uq1                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|rst_controller                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|p2b_adapter                                                                                   ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|b2p_adapter                                                                                   ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|transacto|p2m                                                                                 ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|transacto                                                                                     ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|p2b                                                                                           ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|b2p                                                                                           ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|fifo                                                                                          ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|timing_adt                                                                                    ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                      ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                        ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter        ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover         ; 12    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|node                 ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                      ; 12    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                     ; 11    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master|jtag_phy_embedded_in_jtag_master                                                              ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_only_master                                                                                               ; 36    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_sram|the_altsyncram|auto_generated|mux2                                                                ; 356   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_sram|the_altsyncram|auto_generated|decode3                                                             ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_sram|the_altsyncram|auto_generated                                                                     ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_sram                                                                                                   ; 59    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|dll                                                                        ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|oct                                                                        ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|c0                                                                         ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|seq                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst               ; 135   ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst               ; 135   ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst               ; 135   ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst               ; 135   ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator             ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                            ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                               ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                            ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                         ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                        ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                      ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                 ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0                                                                         ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|pll                                                                        ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst                                                                            ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 69    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|fpga_interfaces                                                                                         ; 474   ; 0              ; 0            ; 0              ; 457    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0                                                                                                         ; 388   ; 0              ; 0            ; 0              ; 293    ; 0               ; 0             ; 0               ; 69    ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                               ; 45    ; 18             ; 0            ; 18             ; 82     ; 18              ; 18            ; 18              ; 89    ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
