BUF_SWAP_32BIT,VAR_0
CAYMAN_RING_TYPE_CP1_INDEX,VAR_1
CAYMAN_RING_TYPE_CP2_INDEX,VAR_2
CP_DEBUG,VAR_3
CP_RB0_BASE,VAR_4
CP_RB0_CNTL,VAR_5
CP_RB0_RPTR_ADDR,VAR_6
CP_RB0_RPTR_ADDR_HI,VAR_7
CP_RB0_WPTR,VAR_8
CP_RB1_BASE,VAR_9
CP_RB1_CNTL,VAR_10
CP_RB1_RPTR_ADDR,VAR_11
CP_RB1_RPTR_ADDR_HI,VAR_12
CP_RB1_WPTR,VAR_13
CP_RB2_BASE,VAR_14
CP_RB2_CNTL,VAR_15
CP_RB2_RPTR_ADDR,VAR_16
CP_RB2_RPTR_ADDR_HI,VAR_17
CP_RB2_WPTR,VAR_18
CP_RB_WPTR_DELAY,VAR_19
CP_SEM_INCOMPLETE_TIMER_CNTL,VAR_20
CP_SEM_WAIT_TIMER,VAR_21
RADEON_GPU_PAGE_SIZE,VAR_22
RADEON_RING_TYPE_GFX_INDEX,VAR_23
RADEON_WB_CP1_RPTR_OFFSET,VAR_24
RADEON_WB_CP2_RPTR_OFFSET,VAR_25
RADEON_WB_CP_RPTR_OFFSET,VAR_26
RADEON_WB_SCRATCH_OFFSET,VAR_27
RB_NO_UPDATE,VAR_28
RB_RPTR_WR_ENA,VAR_29
SCRATCH_ADDR,VAR_30
SCRATCH_UMSK,VAR_31
WREG32,FUNC_0
mdelay,FUNC_1
order_base_2,FUNC_2
radeon_ring_test,FUNC_3
radeon_ttm_set_active_vram_size,FUNC_4
si_cp_start,FUNC_5
si_enable_gui_idle_interrupt,FUNC_6
upper_32_bits,FUNC_7
si_cp_resume,FUNC_8
rdev,VAR_32
ring,VAR_33
tmp,VAR_34
rb_bufsz,VAR_35
r,VAR_36
