Partition Merge report for sdram_instrCacheEnabled_dataCacheEnabled
Mon Mar 07 11:16:31 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Mon Mar 07 11:16:31 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; sdram_instrCacheEnabled_dataCacheEnabled    ;
; Top-level Entity Name           ; DE1_SoC_top_level                           ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 3073                                        ;
; Total pins                      ; 87                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,118,848                                   ;
; Total DSP Blocks                ; 3                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; Source File            ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------+---------+
; Name                                                                            ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                ; Details ;
+---------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------+---------+
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[0]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[0]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[10]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[10]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[11]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[11]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[12]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[12]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[13]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[13]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[14]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[14]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[15]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[15]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[16]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[16]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[17]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[17]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[18]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[18]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[19]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[19]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[1]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[1]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[20]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[20]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[21]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[21]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[22]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[22]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[23]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[23]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[24]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[24]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[25]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[25]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[26]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[26]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[27]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[27]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[28]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[28]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[29]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[29]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[2]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[2]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[30]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[30]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[31]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[31]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[3]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[3]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[4]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[4]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[5]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[5]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[6]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[6]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[7]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[7]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[8]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[8]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[9]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_iw[9]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[0]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[0]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[10]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[10]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[11]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[11]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[12]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[12]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[13]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[13]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[14]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[14]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[15]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[15]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[16]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[16]  ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[1]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[1]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[2]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[2]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[3]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[3]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[4]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[4]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[5]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[5]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[6]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[6]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[7]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[7]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[8]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[8]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[9]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_pc[9]   ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_valid  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_valid~0 ; N/A     ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_valid  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|M_valid~0 ; N/A     ;
; CLOCK_50~inputCLKENA0                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                                         ; N/A     ;
; GPIO_0_D[0]~input                                                               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; GPIO_0_D[0]                                                                      ; N/A     ;
; GPIO_0_D[0]~input                                                               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; GPIO_0_D[0]                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc                                                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
+---------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                       ;
+---------------------------------------------+---------+---------------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top     ; pzdyqx:nabboc ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+---------------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1327    ; 52            ; 92               ; 428                            ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 1965    ; 94            ; 147              ; 271                            ; 0                              ;
;     -- 7 input functions                    ; 19      ; 3             ; 3                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 474     ; 13            ; 35               ; 65                             ; 0                              ;
;     -- 5 input functions                    ; 444     ; 15            ; 26               ; 79                             ; 0                              ;
;     -- 4 input functions                    ; 349     ; 18            ; 25               ; 23                             ; 0                              ;
;     -- <=3 input functions                  ; 679     ; 45            ; 58               ; 104                            ; 0                              ;
; Memory ALUT usage                           ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1997    ; 72            ; 119              ; 885                            ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
;                                             ;         ;               ;                  ;                                ;                                ;
; I/O pins                                    ; 87      ; 0             ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 1112320 ; 0             ; 0                ; 6528                           ; 0                              ;
; Total block memory implementation bits      ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0       ; 0             ; 0                ; 0                              ; 1                              ;
; DSP block                                   ; 3       ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Connections                                 ;         ;               ;                  ;                                ;                                ;
;     -- Input Connections                    ; 366     ; 63            ; 195              ; 1392                           ; 1                              ;
;     -- Registered Input Connections         ; 143     ; 28            ; 136              ; 1006                           ; 0                              ;
;     -- Output Connections                   ; 744     ; 6             ; 509              ; 35                             ; 723                            ;
;     -- Registered Output Connections        ; 106     ; 4             ; 509              ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Internal Connections                        ;         ;               ;                  ;                                ;                                ;
;     -- Total Connections                    ; 23581   ; 549           ; 1566             ; 4907                           ; 732                            ;
;     -- Registered Connections               ; 9005    ; 349           ; 1249             ; 3488                           ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; External Connections                        ;         ;               ;                  ;                                ;                                ;
;     -- Top                                  ; 144     ; 1             ; 207              ; 661                            ; 97                             ;
;     -- pzdyqx:nabboc                        ; 1       ; 0             ; 38               ; 0                              ; 30                             ;
;     -- sld_hub:auto_hub                     ; 207     ; 38            ; 28               ; 268                            ; 163                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 661     ; 0             ; 268              ; 64                             ; 434                            ;
;     -- hard_block:auto_generated_inst       ; 97      ; 30            ; 163              ; 434                            ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Partition Interface                         ;         ;               ;                  ;                                ;                                ;
;     -- Input Ports                          ; 43      ; 11            ; 144              ; 222                            ; 4                              ;
;     -- Output Ports                         ; 66      ; 4             ; 161              ; 117                            ; 9                              ;
;     -- Bidir Ports                          ; 72      ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Registered Ports                            ;         ;               ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0       ; 2             ; 11               ; 107                            ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 3             ; 88               ; 103                            ; 0                              ;
;                                             ;         ;               ;                  ;                                ;                                ;
; Port Connectivity                           ;         ;               ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 0             ; 3                ; 14                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0       ; 0             ; 53               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0             ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0             ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 0             ; 113              ; 55                             ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 2             ; 118              ; 69                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0       ; 0             ; 98               ; 105                            ; 0                              ;
+---------------------------------------------+---------+---------------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                 ; Partition ; Type          ; Location ; Status                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK_50                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[0]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[0]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[0]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[10]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[10]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[10]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[11]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[11]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[11]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[12]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[12]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[12]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[13]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[13]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[13]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[14]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[14]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[14]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[15]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[15]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[15]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[16]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[16]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[16]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[17]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[17]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[17]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[18]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[18]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[18]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[19]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[19]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[19]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[1]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[1]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[1]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[20]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[20]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[20]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[21]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[21]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[21]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[22]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[22]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[22]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[23]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[23]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[23]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[24]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[24]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[24]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[25]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[25]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[25]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[26]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[26]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[26]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[27]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[27]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[27]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[28]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[28]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[28]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[29]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[29]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[29]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[2]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[2]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[2]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[30]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[30]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[30]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[31]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[31]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[31]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[32]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[32]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[32]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[33]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[33]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[33]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[34]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[34]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[34]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[35]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[35]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[35]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[3]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[3]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[3]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[4]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[4]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[4]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[5]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[5]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[5]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[6]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[6]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[6]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[7]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[7]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[7]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[8]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[8]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[8]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0_D[9]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_D[9]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_D[9]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[0]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[0]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[0]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[10]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[10]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[10]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[11]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[11]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[11]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[12]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[12]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[12]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[13]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[13]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[13]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[14]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[14]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[14]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[15]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[15]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[15]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[16]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[16]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[16]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[17]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[17]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[17]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[18]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[18]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[18]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[19]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[19]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[19]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[1]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[1]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[1]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[20]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[20]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[20]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[21]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[21]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[21]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[22]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[22]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[22]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[23]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[23]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[23]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[24]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[24]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[24]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[25]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[25]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[25]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[26]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[26]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[26]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[27]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[27]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[27]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[28]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[28]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[28]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[29]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[29]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[29]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[2]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[2]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[2]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[30]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[30]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[30]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[31]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[31]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[31]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[32]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[32]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[32]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[33]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[33]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[33]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[34]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[34]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[34]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[35]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[35]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[35]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[3]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[3]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[3]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[4]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[4]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[4]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[5]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[5]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[5]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[6]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[6]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[6]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[7]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[7]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[7]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[8]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[8]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[8]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1_D[9]                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1_D[9]                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_D[9]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY_N[0]                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY_N[0]                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY_N[0]~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY_N[1]                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY_N[1]                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY_N[1]~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY_N[2]                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY_N[2]                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY_N[2]~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY_N[3]                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY_N[3]                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY_N[3]~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_clr                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_ena                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_ir_in_0_                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_ir_out_0_                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_jtag_state_cdr                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_jtag_state_rti                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_jtag_state_sdr                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_jtag_state_udr                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_raw_tck                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_tdi                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_tdo                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_system_jtag_uart_0_alt_jtag_atlantic_usr1                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_system_nios2_gen2_0_cpu_nios2_oci_the_system_nios2_gen2_0_cpu_debug_slave_wrapper_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; laejrgibqjgjcajif0v92jmfv                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_0_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_10_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_11_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_12_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_13_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_14_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_15_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_16_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_17_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_18_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_19_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_1_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_20_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_21_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_22_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_23_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_24_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_25_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_26_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_27_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_28_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_29_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_2_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_30_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_31_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_3_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_4_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_5_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_6_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_7_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_8_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_iw_9_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_0_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_10_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_11_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_12_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_13_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_14_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_15_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_16_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_1_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_2_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_3_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_4_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_5_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_6_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_7_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_8_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_pc_9_                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_nios2_gen2_0_cpu_M_valid                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                      ;           ;               ;          ;                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 1900           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 2477           ;
;     -- 7 input functions                    ; 25             ;
;     -- 6 input functions                    ; 587            ;
;     -- 5 input functions                    ; 564            ;
;     -- 4 input functions                    ; 415            ;
;     -- <=3 input functions                  ; 886            ;
;                                             ;                ;
; Dedicated logic registers                   ; 3073           ;
;                                             ;                ;
; I/O pins                                    ; 87             ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 1118848        ;
;                                             ;                ;
; Total DSP Blocks                            ; 3              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 2833           ;
; Total fan-out                               ; 29159          ;
; Average fan-out                             ; 4.69           ;
+---------------------------------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+-----------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+-----------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ib84:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 128          ; 51           ; 128          ; 51           ; 6528    ; None                        ;
; system:u0|system_jtag_uart_0:jtag_uart_0|system_jtag_uart_0_scfifo_r:the_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                        ;
; system:u0|system_jtag_uart_0:jtag_uart_0|system_jtag_uart_0_scfifo_w:the_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                        ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|system_nios2_gen2_0_cpu_bht_module:system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512     ; None                        ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|system_nios2_gen2_0_cpu_dc_data_module:system_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; None                        ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|system_nios2_gen2_0_cpu_dc_tag_module:system_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_3pi1:auto_generated|ALTSYNCRAM                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 64           ; 10           ; 64           ; 10           ; 640     ; None                        ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|system_nios2_gen2_0_cpu_dc_victim_module:system_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256     ; None                        ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|system_nios2_gen2_0_cpu_ic_data_module:system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; None                        ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|system_nios2_gen2_0_cpu_ic_tag_module:system_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rgj1:auto_generated|ALTSYNCRAM                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 128          ; 15           ; 128          ; 15           ; 1920    ; None                        ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|system_nios2_gen2_0_cpu_nios2_oci:the_system_nios2_gen2_0_cpu_nios2_oci|system_nios2_gen2_0_cpu_nios2_ocimem:the_system_nios2_gen2_0_cpu_nios2_ocimem|system_nios2_gen2_0_cpu_ociram_sp_ram_module:system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192    ; None                        ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|system_nios2_gen2_0_cpu_register_bank_a_module:system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                        ;
; system:u0|system_nios2_gen2_0:nios2_gen2_0|system_nios2_gen2_0_cpu:cpu|system_nios2_gen2_0_cpu_register_bank_b_module:system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                        ;
; system:u0|system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_6dn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                              ; AUTO ; Single Port      ; 32768        ; 32           ; --           ; --           ; 1048576 ; system_onchip_memory2_0.hex ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+-----------------------------+


+-----------------------------------------------+
; Partition Merge DSP Block Usage Summary       ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 3           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Mar 07 11:16:29 2022
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off sdram_instrCacheEnabled_dataCacheEnabled -c sdram_instrCacheEnabled_dataCacheEnabled --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "pzdyqx:nabboc"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 135 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 4 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY_N[1]" File: C:/Users/24833/Desktop/FPGA/lab1_de1_soc_interrupt_analysis/sdram_instrCacheEnabled_dataCacheEnabled/hw/hdl/DE1_SoC_top_level.vhd Line: 72
    Warning (15610): No output dependent on input pin "KEY_N[2]" File: C:/Users/24833/Desktop/FPGA/lab1_de1_soc_interrupt_analysis/sdram_instrCacheEnabled_dataCacheEnabled/hw/hdl/DE1_SoC_top_level.vhd Line: 72
    Warning (15610): No output dependent on input pin "KEY_N[3]" File: C:/Users/24833/Desktop/FPGA/lab1_de1_soc_interrupt_analysis/sdram_instrCacheEnabled_dataCacheEnabled/hw/hdl/DE1_SoC_top_level.vhd Line: 72
Info (21057): Implemented 4959 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 8 input pins
    Info (21059): Implemented 11 output pins
    Info (21060): Implemented 72 bidirectional pins
    Info (21061): Implemented 4450 logic cells
    Info (21064): Implemented 414 RAM segments
    Info (21062): Implemented 3 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4781 megabytes
    Info: Processing ended: Mon Mar 07 11:16:31 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


