Pong Game fÃ¼r Zynq-7010 (Verilog)

Dieses Projekt implementiert das klassische Pong-Spiel vollstÃ¤ndig in Verilog und lÃ¤uft auf einem Zynq-7010 SoC Board (z. B. Zybo/ZedBoard).
Die Ausgabe erfolgt Ã¼ber VGA, inklusive Punkteanzeige, Labels und grundlegender Spielphysik.

â­ Features

Pong-Spiel komplett in FPGA-Logik (kein ARM-Core notwendig)

VGA-Ausgabe (640Ã—480 @ 60 Hz)

Ball-Physik + Kollisionen

Paddle-Physik fÃ¼r Spieler und NPC

Punkteanzeige (0â€“9), Doppelpunkte, Labels (â€PLAYERâ€œ, â€BOTâ€œ, â€WONâ€œ)

UI-Overlay als kombinierte Rendering-Stufe

Speicherdateien (.mem) fÃ¼r Ziffern und Labels

ğŸ“ Projektstruktur
constrs_1/
  new/
    const.xdc               â†’ Pin- und Taktspezifikation

sources_1/
  new/
    ball_physik.v           â†’ Ballbewegung & Kollision
    paddle_physik.v         â†’ Paddle-Physik fÃ¼r Spieler
    paddle_npc.v            â†’ Paddle-KI / NPC
    Punktestand_logik.v     â†’ Inkrementierung & Reset der Punktzahl
    score_display.v         â†’ Anzeige der Punktzahl aus .mem-Fonts
    ui_overlay.v            â†’ Kombiniert SpielflÃ¤che + UI-Elemente
    vga.v                   â†’ VGA-Timing (640Ã—480 @ 60 Hz)
    vga_pong.v              â†’ Haupt-VGA-Rendering fÃ¼r SpielflÃ¤che
    simplevga_top.v         â†’ Top-Level-Modul des Projekts

  

utils_1/
imports/
synth_1/
  simplevga_top.dcp         â†’ Synthese-Checkpoint

ğŸ›  Voraussetzungen

Zynq-7010 SoC Board (z. B. Zybo, Cora, Arty Z7-10)

Vivado (getestet mit Version XX.X)

VGA-Monitor

25 MHz Pixeltakt (aus MMCM/PLL generiert)

â–¶ï¸ Build & AusfÃ¼hrung

Projekt in Vivado importieren

simplevga_top.v als Top-Modul setzen

const.xdc einbinden (Pins + Takt definieren)

Synthese â†’ Implementierung â†’ Bitstream generieren

Bitstream auf das Board laden

VGA-Monitor anschlieÃŸen

ğŸ® Steuerung

Spielerpaddle: Ã¼ber Buttons / Switches des Boards

NPC: automatische Paddle-Logik (paddle_npc.v)

Reset: dedizierter Reset-Button

Start: automatisch nach Reset

ğŸ–¥ VGA-Signal

Das System erzeugt ein VGA-Timing mit:

AuflÃ¶sung: 640Ã—480 @ 60 Hz

Pixeltakt: 25.175 MHz (im Projekt auf 25 MHz gerundet)

HSYNC/VSYNC aus vga.v

RGB-Farbwerte aus UI-Overlay und Spiellogik

ğŸ“˜ Hinweise & Erweiterungen

Alle Spielfunktionen laufen in dedizierter Logik ohne Software.

Die .mem-Dateien definieren Pixelmaps fÃ¼r Ziffern und Labels.

Erweiterbar um Sound, Animationen, MenÃ¼ oder SPI-Controller fÃ¼r externe EingabegerÃ¤te.
