HW_ATL_ITR_REG_RES_DSBL_ADR,VAR_0
HW_ATL_ITR_REG_RES_DSBL_MSK,VAR_1
HW_ATL_ITR_REG_RES_DSBL_SHIFT,VAR_2
aq_hw_write_reg_bit,FUNC_0
hw_atl_itr_irq_reg_res_dis_set,FUNC_1
aq_hw,VAR_3
irq_reg_res_dis,VAR_4
