{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "SRT_divider_FP32": [
        "SRT_divider_FP32",
        "Sb0Lc",
        "module",
        3
    ],
    "tb_prototype": [
        "tb_prototype",
        "NTD4i",
        "module",
        2
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ]
}