from ..pdk_data import logic_module

addf_1 = logic_module(
    "addf_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A", "B", "CI", "CO", "S", "VDD", "VNW", "VPW", "VSS"],
)
addf_2 = logic_module(
    "addf_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A", "B", "CI", "CO", "S", "VDD", "VNW", "VPW", "VSS"],
)
addf_4 = logic_module(
    "addf_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A", "B", "CI", "CO", "S", "VDD", "VNW", "VPW", "VSS"],
)
addh_1 = logic_module(
    "addh_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A", "B", "CO", "S", "VDD", "VNW", "VPW", "VSS"],
)
addh_2 = logic_module(
    "addh_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A", "B", "CO", "S", "VDD", "VNW", "VPW", "VSS"],
)
addh_4 = logic_module(
    "addh_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A", "B", "CO", "S", "VDD", "VNW", "VPW", "VSS"],
)
and2_1 = logic_module(
    "and2_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "Z", "VDD", "VNW", "VPW", "VSS"],
)
and2_2 = logic_module(
    "and2_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "Z", "VDD", "VNW", "VPW", "VSS"],
)
and2_4 = logic_module(
    "and2_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "Z", "VDD", "VNW", "VPW", "VSS"],
)
and3_1 = logic_module(
    "and3_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "Z", "VDD", "VNW", "VPW", "VSS"],
)
and3_2 = logic_module(
    "and3_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "Z", "VDD", "VNW", "VPW", "VSS"],
)
and3_4 = logic_module(
    "and3_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "Z", "VDD", "VNW", "VPW", "VSS"],
)
and4_1 = logic_module(
    "and4_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "Z", "VDD", "VNW", "VPW", "VSS"],
)
and4_2 = logic_module(
    "and4_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "Z", "VDD", "VNW", "VPW", "VSS"],
)
and4_4 = logic_module(
    "and4_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "Z", "VDD", "VNW", "VPW", "VSS"],
)
antenna = logic_module(
    "antenna", "gf180mcu_fd_sc_mcu9t5v0", ["I", "VDD", "VNW", "VPW", "VSS"]
)
aoi21_1 = logic_module(
    "aoi21_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi21_2 = logic_module(
    "aoi21_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi21_4 = logic_module(
    "aoi21_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi22_1 = logic_module(
    "aoi22_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi22_2 = logic_module(
    "aoi22_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi22_4 = logic_module(
    "aoi22_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi211_1 = logic_module(
    "aoi211_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi211_2 = logic_module(
    "aoi211_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi211_4 = logic_module(
    "aoi211_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi221_1 = logic_module(
    "aoi221_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi221_2 = logic_module(
    "aoi221_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi221_4 = logic_module(
    "aoi221_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi222_1 = logic_module(
    "aoi222_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C1", "C2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi222_2 = logic_module(
    "aoi222_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C1", "C2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
aoi222_4 = logic_module(
    "aoi222_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C1", "C2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
buf_1 = logic_module(
    "buf_1", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
buf_2 = logic_module(
    "buf_2", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
buf_3 = logic_module(
    "buf_3", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
buf_4 = logic_module(
    "buf_4", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
buf_8 = logic_module(
    "buf_8", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
buf_12 = logic_module(
    "buf_12", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
buf_16 = logic_module(
    "buf_16", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
buf_20 = logic_module(
    "buf_20", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
bufz_1 = logic_module(
    "bufz_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "Z", "VDD", "VNW", "VPW", "VSS"],
)
bufz_2 = logic_module(
    "bufz_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "Z", "VDD", "VNW", "VPW", "VSS"],
)
bufz_3 = logic_module(
    "bufz_3",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "Z", "VDD", "VNW", "VPW", "VSS"],
)
bufz_4 = logic_module(
    "bufz_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "Z", "VDD", "VNW", "VPW", "VSS"],
)
bufz_8 = logic_module(
    "bufz_8",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "Z", "VDD", "VNW", "VPW", "VSS"],
)
bufz_12 = logic_module(
    "bufz_12",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "Z", "VDD", "VNW", "VPW", "VSS"],
)
bufz_16 = logic_module(
    "bufz_16",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "Z", "VDD", "VNW", "VPW", "VSS"],
)
clkbuf_1 = logic_module(
    "clkbuf_1", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
clkbuf_2 = logic_module(
    "clkbuf_2", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
clkbuf_3 = logic_module(
    "clkbuf_3", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
clkbuf_4 = logic_module(
    "clkbuf_4", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
clkbuf_8 = logic_module(
    "clkbuf_8", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
clkbuf_12 = logic_module(
    "clkbuf_12", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
clkbuf_16 = logic_module(
    "clkbuf_16", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
clkbuf_20 = logic_module(
    "clkbuf_20", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
clkinv_1 = logic_module(
    "clkinv_1", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
clkinv_2 = logic_module(
    "clkinv_2", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
clkinv_3 = logic_module(
    "clkinv_3", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
clkinv_4 = logic_module(
    "clkinv_4", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
clkinv_8 = logic_module(
    "clkinv_8", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
clkinv_12 = logic_module(
    "clkinv_12", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
clkinv_16 = logic_module(
    "clkinv_16", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
clkinv_20 = logic_module(
    "clkinv_20", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
dffnq_1 = logic_module(
    "dffnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnq_2 = logic_module(
    "dffnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnq_4 = logic_module(
    "dffnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnrnq_1 = logic_module(
    "dffnrnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnrnq_2 = logic_module(
    "dffnrnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnrnq_4 = logic_module(
    "dffnrnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnrsnq_1 = logic_module(
    "dffnrsnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SETN", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnrsnq_2 = logic_module(
    "dffnrsnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SETN", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnrsnq_4 = logic_module(
    "dffnrsnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SETN", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnsnq_1 = logic_module(
    "dffnsnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SETN", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnsnq_2 = logic_module(
    "dffnsnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SETN", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffnsnq_4 = logic_module(
    "dffnsnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SETN", "CLKN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffq_1 = logic_module(
    "dffq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffq_2 = logic_module(
    "dffq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffq_4 = logic_module(
    "dffq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffrnq_1 = logic_module(
    "dffrnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffrnq_2 = logic_module(
    "dffrnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffrnq_4 = logic_module(
    "dffrnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffrsnq_1 = logic_module(
    "dffrsnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SETN", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffrsnq_2 = logic_module(
    "dffrsnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SETN", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffrsnq_4 = logic_module(
    "dffrsnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SETN", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffsnq_1 = logic_module(
    "dffsnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SETN", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffsnq_2 = logic_module(
    "dffsnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SETN", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dffsnq_4 = logic_module(
    "dffsnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SETN", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
dlya_1 = logic_module(
    "dlya_1", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlya_2 = logic_module(
    "dlya_2", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlya_4 = logic_module(
    "dlya_4", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlyb_1 = logic_module(
    "dlyb_1", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlyb_2 = logic_module(
    "dlyb_2", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlyb_4 = logic_module(
    "dlyb_4", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlyc_1 = logic_module(
    "dlyc_1", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlyc_2 = logic_module(
    "dlyc_2", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlyc_4 = logic_module(
    "dlyc_4", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlyd_1 = logic_module(
    "dlyd_1", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlyd_2 = logic_module(
    "dlyd_2", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
dlyd_4 = logic_module(
    "dlyd_4", "gf180mcu_fd_sc_mcu9t5v0", ["I", "Z", "VDD", "VNW", "VPW", "VSS"]
)
endcap = logic_module("endcap", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VSS"])
fill_1 = logic_module("fill_1", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"])
fill_2 = logic_module("fill_2", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"])
fill_4 = logic_module("fill_4", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"])
fill_8 = logic_module("fill_8", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"])
fill_16 = logic_module(
    "fill_16", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"]
)
fill_32 = logic_module(
    "fill_32", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"]
)
fill_64 = logic_module(
    "fill_64", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"]
)
fillcap_4 = logic_module(
    "fillcap_4", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"]
)
fillcap_8 = logic_module(
    "fillcap_8", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"]
)
fillcap_16 = logic_module(
    "fillcap_16", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"]
)
fillcap_32 = logic_module(
    "fillcap_32", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"]
)
fillcap_64 = logic_module(
    "fillcap_64", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VNW", "VPW", "VSS"]
)
filltie = logic_module("filltie", "gf180mcu_fd_sc_mcu9t5v0", ["VDD", "VSS"])
hold = logic_module(
    "hold", "gf180mcu_fd_sc_mcu9t5v0", ["Z", "VDD", "VNW", "VPW", "VSS"]
)
icgtn_1 = logic_module(
    "icgtn_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["CLKN", "E", "TE", "Q", "VDD", "VNW", "VPW", "VSS"],
)
icgtn_2 = logic_module(
    "icgtn_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["CLKN", "E", "TE", "Q", "VDD", "VNW", "VPW", "VSS"],
)
icgtn_4 = logic_module(
    "icgtn_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["CLKN", "E", "TE", "Q", "VDD", "VNW", "VPW", "VSS"],
)
icgtp_1 = logic_module(
    "icgtp_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["CLK", "E", "TE", "Q", "VDD", "VNW", "VPW", "VSS"],
)
icgtp_2 = logic_module(
    "icgtp_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["CLK", "E", "TE", "Q", "VDD", "VNW", "VPW", "VSS"],
)
icgtp_4 = logic_module(
    "icgtp_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["CLK", "E", "TE", "Q", "VDD", "VNW", "VPW", "VSS"],
)
inv_1 = logic_module(
    "inv_1", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
inv_2 = logic_module(
    "inv_2", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
inv_3 = logic_module(
    "inv_3", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
inv_4 = logic_module(
    "inv_4", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
inv_8 = logic_module(
    "inv_8", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
inv_12 = logic_module(
    "inv_12", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
inv_16 = logic_module(
    "inv_16", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
inv_20 = logic_module(
    "inv_20", "gf180mcu_fd_sc_mcu9t5v0", ["I", "ZN", "VDD", "VNW", "VPW", "VSS"]
)
invz_1 = logic_module(
    "invz_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
invz_2 = logic_module(
    "invz_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
invz_3 = logic_module(
    "invz_3",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
invz_4 = logic_module(
    "invz_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
invz_8 = logic_module(
    "invz_8",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
invz_12 = logic_module(
    "invz_12",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
invz_16 = logic_module(
    "invz_16",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["EN", "I", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
latq_1 = logic_module(
    "latq_1", "gf180mcu_fd_sc_mcu9t5v0", ["D", "E", "Q", "VDD", "VNW", "VPW", "VSS"]
)
latq_2 = logic_module(
    "latq_2", "gf180mcu_fd_sc_mcu9t5v0", ["D", "E", "Q", "VDD", "VNW", "VPW", "VSS"]
)
latq_4 = logic_module(
    "latq_4", "gf180mcu_fd_sc_mcu9t5v0", ["D", "E", "Q", "VDD", "VNW", "VPW", "VSS"]
)
latrnq_1 = logic_module(
    "latrnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "E", "RN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
latrnq_2 = logic_module(
    "latrnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "E", "RN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
latrnq_4 = logic_module(
    "latrnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "E", "RN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
latrsnq_1 = logic_module(
    "latrsnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "E", "RN", "SETN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
latrsnq_2 = logic_module(
    "latrsnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "E", "RN", "SETN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
latrsnq_4 = logic_module(
    "latrsnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "E", "RN", "SETN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
latsnq_1 = logic_module(
    "latsnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "E", "SETN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
latsnq_2 = logic_module(
    "latsnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "E", "SETN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
latsnq_4 = logic_module(
    "latsnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "E", "SETN", "Q", "VDD", "VNW", "VPW", "VSS"],
)
mux2_1 = logic_module(
    "mux2_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["I0", "I1", "S", "Z", "VDD", "VNW", "VPW", "VSS"],
)
mux2_2 = logic_module(
    "mux2_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["I0", "I1", "S", "Z", "VDD", "VNW", "VPW", "VSS"],
)
mux2_4 = logic_module(
    "mux2_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["I0", "I1", "S", "Z", "VDD", "VNW", "VPW", "VSS"],
)
mux4_1 = logic_module(
    "mux4_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["I0", "I1", "I2", "I3", "S0", "S1", "Z", "VDD", "VNW", "VPW", "VSS"],
)
mux4_2 = logic_module(
    "mux4_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["I0", "I1", "I2", "I3", "S0", "S1", "Z", "VDD", "VNW", "VPW", "VSS"],
)
mux4_4 = logic_module(
    "mux4_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["I0", "I1", "I2", "I3", "S0", "S1", "Z", "VDD", "VNW", "VPW", "VSS"],
)
nand2_1 = logic_module(
    "nand2_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nand2_2 = logic_module(
    "nand2_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nand2_4 = logic_module(
    "nand2_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nand3_1 = logic_module(
    "nand3_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nand3_2 = logic_module(
    "nand3_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nand3_4 = logic_module(
    "nand3_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nand4_1 = logic_module(
    "nand4_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nand4_2 = logic_module(
    "nand4_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nand4_4 = logic_module(
    "nand4_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nor2_1 = logic_module(
    "nor2_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nor2_2 = logic_module(
    "nor2_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nor2_4 = logic_module(
    "nor2_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nor3_1 = logic_module(
    "nor3_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nor3_2 = logic_module(
    "nor3_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nor3_4 = logic_module(
    "nor3_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nor4_1 = logic_module(
    "nor4_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nor4_2 = logic_module(
    "nor4_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
nor4_4 = logic_module(
    "nor4_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai21_1 = logic_module(
    "oai21_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai21_2 = logic_module(
    "oai21_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai21_4 = logic_module(
    "oai21_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai22_1 = logic_module(
    "oai22_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai22_2 = logic_module(
    "oai22_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai22_4 = logic_module(
    "oai22_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai31_1 = logic_module(
    "oai31_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "B", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai31_2 = logic_module(
    "oai31_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "B", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai31_4 = logic_module(
    "oai31_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "B", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai32_1 = logic_module(
    "oai32_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "B1", "B2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai32_2 = logic_module(
    "oai32_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "B1", "B2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai32_4 = logic_module(
    "oai32_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "B1", "B2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai33_1 = logic_module(
    "oai33_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "B1", "B2", "B3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai33_2 = logic_module(
    "oai33_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "B1", "B2", "B3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai33_4 = logic_module(
    "oai33_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "B1", "B2", "B3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai211_1 = logic_module(
    "oai211_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai211_2 = logic_module(
    "oai211_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai211_4 = logic_module(
    "oai211_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai221_1 = logic_module(
    "oai221_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai221_2 = logic_module(
    "oai221_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai221_4 = logic_module(
    "oai221_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai222_1 = logic_module(
    "oai222_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C1", "C2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai222_2 = logic_module(
    "oai222_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C1", "C2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
oai222_4 = logic_module(
    "oai222_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "B1", "B2", "C1", "C2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
or2_1 = logic_module(
    "or2_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "Z", "VDD", "VNW", "VPW", "VSS"],
)
or2_2 = logic_module(
    "or2_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "Z", "VDD", "VNW", "VPW", "VSS"],
)
or2_4 = logic_module(
    "or2_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "Z", "VDD", "VNW", "VPW", "VSS"],
)
or3_1 = logic_module(
    "or3_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "Z", "VDD", "VNW", "VPW", "VSS"],
)
or3_2 = logic_module(
    "or3_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "Z", "VDD", "VNW", "VPW", "VSS"],
)
or3_4 = logic_module(
    "or3_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "Z", "VDD", "VNW", "VPW", "VSS"],
)
or4_1 = logic_module(
    "or4_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "Z", "VDD", "VNW", "VPW", "VSS"],
)
or4_2 = logic_module(
    "or4_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "Z", "VDD", "VNW", "VPW", "VSS"],
)
or4_4 = logic_module(
    "or4_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "A4", "Z", "VDD", "VNW", "VPW", "VSS"],
)
sdffq_1 = logic_module(
    "sdffq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SE", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffq_2 = logic_module(
    "sdffq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SE", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffq_4 = logic_module(
    "sdffq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SE", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffrnq_1 = logic_module(
    "sdffrnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SE", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffrnq_2 = logic_module(
    "sdffrnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SE", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffrnq_4 = logic_module(
    "sdffrnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SE", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffrsnq_1 = logic_module(
    "sdffrsnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SE", "SETN", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffrsnq_2 = logic_module(
    "sdffrsnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SE", "SETN", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffrsnq_4 = logic_module(
    "sdffrsnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "RN", "SE", "SETN", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffsnq_1 = logic_module(
    "sdffsnq_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SE", "SETN", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffsnq_2 = logic_module(
    "sdffsnq_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SE", "SETN", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
sdffsnq_4 = logic_module(
    "sdffsnq_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["D", "SE", "SETN", "SI", "CLK", "Q", "VDD", "VNW", "VPW", "VSS"],
)
tieh = logic_module(
    "tieh", "gf180mcu_fd_sc_mcu9t5v0", ["Z", "VDD", "VNW", "VPW", "VSS"]
)
tiel = logic_module(
    "tiel", "gf180mcu_fd_sc_mcu9t5v0", ["ZN", "VDD", "VNW", "VPW", "VSS"]
)
xnor2_1 = logic_module(
    "xnor2_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
xnor2_2 = logic_module(
    "xnor2_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
xnor2_4 = logic_module(
    "xnor2_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
xnor3_1 = logic_module(
    "xnor3_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
xnor3_2 = logic_module(
    "xnor3_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
xnor3_4 = logic_module(
    "xnor3_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "ZN", "VDD", "VNW", "VPW", "VSS"],
)
xor2_1 = logic_module(
    "xor2_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "Z", "VDD", "VNW", "VPW", "VSS"],
)
xor2_2 = logic_module(
    "xor2_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "Z", "VDD", "VNW", "VPW", "VSS"],
)
xor2_4 = logic_module(
    "xor2_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "Z", "VDD", "VNW", "VPW", "VSS"],
)
xor3_1 = logic_module(
    "xor3_1",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "Z", "VDD", "VNW", "VPW", "VSS"],
)
xor3_2 = logic_module(
    "xor3_2",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "Z", "VDD", "VNW", "VPW", "VSS"],
)
xor3_4 = logic_module(
    "xor3_4",
    "gf180mcu_fd_sc_mcu9t5v0",
    ["A1", "A2", "A3", "Z", "VDD", "VNW", "VPW", "VSS"],
)
