TimeQuest Timing Analyzer report for rgb2vga
Sat Nov 15 13:04:19 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 15. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Slow 1200mV 0C Model Metastability Report
 55. Fast 1200mV 0C Model Setup Summary
 56. Fast 1200mV 0C Model Hold Summary
 57. Fast 1200mV 0C Model Recovery Summary
 58. Fast 1200mV 0C Model Removal Summary
 59. Fast 1200mV 0C Model Minimum Pulse Width Summary
 60. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 62. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 64. Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Output Enable Times
 74. Minimum Output Enable Times
 75. Output Disable Times
 76. Minimum Output Disable Times
 77. Fast 1200mV 0C Model Metastability Report
 78. Multicorner Timing Analysis Summary
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Board Trace Model Assignments
 84. Input Transition Times
 85. Signal Integrity Metrics (Slow 1200mv 0c Model)
 86. Signal Integrity Metrics (Slow 1200mv 85c Model)
 87. Signal Integrity Metrics (Fast 1200mv 0c Model)
 88. Setup Transfers
 89. Hold Transfers
 90. Recovery Transfers
 91. Removal Transfers
 92. Report TCCS
 93. Report RSKM
 94. Unconstrained Paths
 95. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; rgb2vga                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; rgb2vga.out.sdc ; OK     ; Sat Nov 15 13:04:17 2014 ;
+-----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK_50                                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 8.730  ; 114.55 MHz ; 0.000 ; 4.365  ; 50.00      ; 55        ; 126         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[0] } ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[1] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+-----------+-----------------+---------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                        ; Note ;
+-----------+-----------------+---------------------------------------------------+------+
; 78.55 MHz ; 78.55 MHz       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 97.86 MHz ; 97.86 MHz       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
+-----------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; -2.000 ; -2.000        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 29.463 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.291 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.358 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                    ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.733 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.889 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.097  ; 0.000         ;
; CLOCK_50                                          ; 9.835  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.593 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                               ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.000 ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.365        ; 0.000      ; 4.345      ;
; 0.527  ; sdram:inst|SdrDat[1]                                                                                     ; DRAM_DQ[1]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.787      ;
; 0.527  ; sdram:inst|SdrDat[0]                                                                                     ; DRAM_DQ[0]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.787      ;
; 0.535  ; sdram:inst|SdrAdr[10]                                                                                    ; DRAM_ADDR[10]                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.787      ;
; 0.536  ; sdram:inst|SdrAdr[9]                                                                                     ; DRAM_ADDR[9]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.387     ; 2.787      ;
; 0.536  ; sdram:inst|SdrAdr[0]                                                                                     ; DRAM_ADDR[0]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.387     ; 2.787      ;
; 0.538  ; sdram:inst|SdrCmd[0]                                                                                     ; DRAM_WE_N                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.385     ; 2.787      ;
; 0.541  ; sdram:inst|SdrDat[6]                                                                                     ; DRAM_DQ[6]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.382     ; 2.787      ;
; 0.541  ; sdram:inst|SdrDat[5]                                                                                     ; DRAM_DQ[5]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.382     ; 2.787      ;
; 0.542  ; sdram:inst|SdrAdr[11]                                                                                    ; DRAM_ADDR[11]                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.381     ; 2.787      ;
; 0.543  ; sdram:inst|SdrDat[15]                                                                                    ; DRAM_DQ[15]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.380     ; 2.787      ;
; 0.543  ; sdram:inst|SdrDat[4]                                                                                     ; DRAM_DQ[4]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.380     ; 2.787      ;
; 0.544  ; sdram:inst|SdrCmd[2]                                                                                     ; DRAM_RAS_N                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.379     ; 2.787      ;
; 0.544  ; sdram:inst|SdrCmd[1]                                                                                     ; DRAM_CAS_N                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.379     ; 2.787      ;
; 0.608  ; sdram:inst|SdrDat[14]                                                                                    ; DRAM_DQ[14]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.608  ; sdram:inst|SdrDat[13]                                                                                    ; DRAM_DQ[13]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.608  ; sdram:inst|SdrAdr[4]                                                                                     ; DRAM_ADDR[4]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.608  ; sdram:inst|SdrDat[11]                                                                                    ; DRAM_DQ[11]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.608  ; sdram:inst|SdrDat[10]                                                                                    ; DRAM_DQ[10]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.695      ;
; 0.609  ; sdram:inst|SdrDat[9]                                                                                     ; DRAM_DQ[9]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.609  ; sdram:inst|SdrDat[8]                                                                                     ; DRAM_DQ[8]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.609  ; sdram:inst|SdrAdr[2]                                                                                     ; DRAM_ADDR[2]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.609  ; sdram:inst|SdrAdr[1]                                                                                     ; DRAM_ADDR[1]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.609  ; sdram:inst|SdrBa1                                                                                        ; DRAM_BA[1]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.406     ; 2.695      ;
; 0.610  ; sdram:inst|SdrAdr[6]                                                                                     ; DRAM_ADDR[6]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.405     ; 2.695      ;
; 0.610  ; sdram:inst|SdrAdr[3]                                                                                     ; DRAM_ADDR[3]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.405     ; 2.695      ;
; 0.611  ; sdram:inst|SdrDat[2]                                                                                     ; DRAM_DQ[2]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.695      ;
; 0.611  ; sdram:inst|SdrAdr[5]                                                                                     ; DRAM_ADDR[5]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.695      ;
; 0.611  ; sdram:inst|SdrBa0                                                                                        ; DRAM_BA[0]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.695      ;
; 0.612  ; sdram:inst|SdrLdq~_Duplicate_1                                                                           ; DRAM_DQM[0]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.612  ; sdram:inst|SdrDat[7]                                                                                     ; DRAM_DQ[7]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.612  ; sdram:inst|SdrAdr[7]                                                                                     ; DRAM_ADDR[7]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.612  ; sdram:inst|SdrDat[12]                                                                                    ; DRAM_DQ[12]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.612  ; sdram:inst|SdrLdq                                                                                        ; DRAM_DQM[1]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.695      ;
; 0.632  ; sdram:inst|SdrAdr[8]                                                                                     ; DRAM_ADDR[8]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.385     ; 2.693      ;
; 0.634  ; sdram:inst|SdrAdr[12]                                                                                    ; DRAM_ADDR[12]                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.693      ;
; 0.636  ; sdram:inst|SdrDat[3]                                                                                     ; DRAM_DQ[3]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.381     ; 2.693      ;
; 0.638  ; sdram:inst|SdrDat[1]~en                                                                                  ; DRAM_DQ[1]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.689      ;
; 0.638  ; sdram:inst|SdrDat[0]~en                                                                                  ; DRAM_DQ[0]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.689      ;
; 0.652  ; sdram:inst|SdrDat[6]~en                                                                                  ; DRAM_DQ[6]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.369     ; 2.689      ;
; 0.652  ; sdram:inst|SdrDat[5]~en                                                                                  ; DRAM_DQ[5]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.369     ; 2.689      ;
; 0.654  ; sdram:inst|SdrDat[15]~en                                                                                 ; DRAM_DQ[15]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.367     ; 2.689      ;
; 0.654  ; sdram:inst|SdrDat[4]~en                                                                                  ; DRAM_DQ[4]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.367     ; 2.689      ;
; 0.690  ; genlock:inst2|dac_step[1]                                                                                ; D1                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.609      ;
; 0.690  ; genlock:inst2|dac_step[2]                                                                                ; D2                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.609      ;
; 0.691  ; genlock:inst2|dac_step[0]                                                                                ; D0                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.410     ; 2.609      ;
; 0.746  ; sdram:inst|SdrDat[3]~en                                                                                  ; DRAM_DQ[3]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.368     ; 2.596      ;
; 0.751  ; sdram:inst|SdrDat[14]~en                                                                                 ; DRAM_DQ[14]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.548      ;
; 0.751  ; sdram:inst|SdrDat[13]~en                                                                                 ; DRAM_DQ[13]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.548      ;
; 0.751  ; sdram:inst|SdrDat[11]~en                                                                                 ; DRAM_DQ[11]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.548      ;
; 0.751  ; sdram:inst|SdrDat[10]~en                                                                                 ; DRAM_DQ[10]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.411     ; 2.548      ;
; 0.752  ; sdram:inst|SdrDat[9]~en                                                                                  ; DRAM_DQ[9]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.410     ; 2.548      ;
; 0.752  ; sdram:inst|SdrDat[8]~en                                                                                  ; DRAM_DQ[8]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.410     ; 2.548      ;
; 0.754  ; sdram:inst|SdrDat[2]~en                                                                                  ; DRAM_DQ[2]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.408     ; 2.548      ;
; 0.755  ; sdram:inst|SdrDat[7]~en                                                                                  ; DRAM_DQ[7]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.548      ;
; 0.755  ; sdram:inst|SdrDat[12]~en                                                                                 ; DRAM_DQ[12]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.407     ; 2.548      ;
; 2.353  ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 0.000      ; 4.357      ;
; 2.416  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[9]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.394     ; 5.818      ;
; 2.448  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[10]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.394     ; 5.786      ;
; 2.586  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[5]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 6.075      ;
; 2.636  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 6.025      ;
; 2.653  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[13]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.394     ; 5.581      ;
; 2.703  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.958      ;
; 2.737  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[8]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.394     ; 5.497      ;
; 2.773  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[7]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.888      ;
; 2.787  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[3]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.874      ;
; 2.795  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[5]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.866      ;
; 2.795  ; genlock:inst2|pixel_adc[4]                                                                               ; genlock:inst2|pixel_out[5]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.867      ;
; 2.835  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[7]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.826      ;
; 2.857  ; genlock:inst2|magenta[7]                                                                                 ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.807      ;
; 2.870  ; genlock:inst2|\process_pixel:pixel[0]                                                                    ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.792      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[8]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[0]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[1]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[2]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[3]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[4]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[5]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[6]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[7]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.881  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[9]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.768      ;
; 2.893  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.049     ; 5.783      ;
; 2.900  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.049     ; 5.776      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[8]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[0]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[1]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[2]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[3]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[4]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[5]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[6]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[7]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.904  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[9]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 5.745      ;
; 2.908  ; genlock:inst2|brown[1]                                                                                   ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.756      ;
; 2.912  ; genlock:inst2|pixel_adc[4]                                                                               ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.750      ;
; 2.914  ; genlock:inst2|hcount[4]                                                                                  ; genlock:inst2|pixel_out[3]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 5.740      ;
; 2.941  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[3]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.720      ;
; 2.954  ; sdram:inst|SdrRoutineSeq[5]                                                                              ; sdram:inst|SdrDat[2]~en               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 5.588      ;
; 2.969  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[8]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 5.681      ;
; 2.969  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[0]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 5.681      ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 29.463 ; vgaout:inst7|vga_out[7]                                                                                   ; VGAR0                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.415     ; 4.784      ;
; 29.663 ; vgaout:inst7|vga_out[1]                                                                                   ; VGAHS                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.412     ; 4.587      ;
; 29.684 ; vgaout:inst7|vga_out[2]                                                                                   ; VGAB0                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.415     ; 4.563      ;
; 29.728 ; vgaout:inst7|vga_out[9]                                                                                   ; VGAR2                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.415     ; 4.519      ;
; 29.746 ; vgaout:inst7|vga_out[6]                                                                                   ; VGAG2                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.415     ; 4.501      ;
; 29.748 ; vgaout:inst7|vga_out[5]                                                                                   ; VGAG1                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.415     ; 4.499      ;
; 29.872 ; vgaout:inst7|vga_out[8]                                                                                   ; VGAR1                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.415     ; 4.375      ;
; 29.929 ; vgaout:inst7|vga_out[0]                                                                                   ; VGAVS                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.415     ; 4.318      ;
; 30.148 ; vgaout:inst7|vga_out[4]                                                                                   ; VGAG0                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.415     ; 4.099      ;
; 30.284 ; vgaout:inst7|vga_out[3]                                                                                   ; VGAB1                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.415     ; 3.963      ;
; 35.603 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.313     ; 3.761      ;
; 35.629 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.313     ; 3.735      ;
; 35.660 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.959      ;
; 35.660 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.959      ;
; 35.660 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.959      ;
; 35.660 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.959      ;
; 35.664 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.313     ; 3.700      ;
; 35.668 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.313     ; 3.696      ;
; 35.675 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.313     ; 3.689      ;
; 35.731 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.313     ; 3.633      ;
; 35.746 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.313     ; 3.618      ;
; 35.752 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.313     ; 3.612      ;
; 35.828 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.791      ;
; 35.828 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.791      ;
; 35.931 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.688      ;
; 35.931 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.688      ;
; 35.931 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.688      ;
; 35.931 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.688      ;
; 35.932 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.687      ;
; 35.932 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.687      ;
; 35.932 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.687      ;
; 35.932 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.687      ;
; 35.933 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.686      ;
; 35.933 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.686      ;
; 35.933 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.686      ;
; 35.933 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.686      ;
; 35.933 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.686      ;
; 35.933 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.686      ;
; 35.959 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.660      ;
; 35.959 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.660      ;
; 35.999 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.616      ;
; 35.999 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.616      ;
; 36.006 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.614      ;
; 36.006 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.614      ;
; 36.022 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.597      ;
; 36.022 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.597      ;
; 36.099 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.520      ;
; 36.099 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.520      ;
; 36.100 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.519      ;
; 36.100 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.519      ;
; 36.101 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.518      ;
; 36.101 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.518      ;
; 36.102 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.517      ;
; 36.102 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.517      ;
; 36.106 ; vgaout:inst7|hcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.509      ;
; 36.106 ; vgaout:inst7|hcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.509      ;
; 36.111 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.508      ;
; 36.111 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.508      ;
; 36.127 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.492      ;
; 36.139 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.477      ;
; 36.139 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.477      ;
; 36.174 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.446      ;
; 36.204 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.415      ;
; 36.204 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.415      ;
; 36.205 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.414      ;
; 36.205 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.414      ;
; 36.206 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.413      ;
; 36.206 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.413      ;
; 36.207 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.412      ;
; 36.207 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.412      ;
; 36.232 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.387      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.236 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.383      ;
; 36.241 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.374      ;
; 36.241 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.245 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.374      ;
; 36.249 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.366      ;
; 36.249 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.366      ;
; 36.250 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.365      ;
; 36.250 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.365      ;
; 36.251 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.364      ;
; 36.252 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.363      ;
; 36.277 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.342      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                            ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.291 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 0.860      ;
; 0.294 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 0.863      ;
; 0.294 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 0.863      ;
; 0.294 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 0.863      ;
; 0.329 ; sdram:inst|colLoadNr[2]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 0.898      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst2|artifact_mode           ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; genlock:inst2|frame[0]                ; genlock:inst2|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; genlock:inst2|vcount[0]               ; genlock:inst2|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; genlock:inst2|hcount[0]               ; genlock:inst2|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.376 ; genlock:inst2|vcount[13]              ; genlock:inst2|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.595      ;
; 0.391 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.609      ;
; 0.391 ; genlock:inst2|hcount[13]              ; genlock:inst2|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.609      ;
; 0.406 ; genlock:inst2|red_adc[4]              ; genlock:inst2|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.624      ;
; 0.443 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.004      ;
; 0.451 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.012      ;
; 0.454 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.015      ;
; 0.456 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.017      ;
; 0.456 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.017      ;
; 0.462 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 1.019      ;
; 0.462 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.023      ;
; 0.462 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.023      ;
; 0.468 ; genlock:inst2|pixel_out[7]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.045      ;
; 0.472 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.033      ;
; 0.474 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.035      ;
; 0.476 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.037      ;
; 0.482 ; genlock:inst2|pixel_out[4]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 1.050      ;
; 0.486 ; genlock:inst2|mode                    ; genlock:inst2|brown[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.704      ;
; 0.487 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.048      ;
; 0.487 ; genlock:inst2|mode                    ; genlock:inst2|magenta[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.705      ;
; 0.491 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.052      ;
; 0.492 ; genlock:inst2|pixel_out[2]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.069      ;
; 0.495 ; genlock:inst2|pixel_out[0]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.069      ;
; 0.500 ; genlock:inst2|pixel_out[1]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.074      ;
; 0.501 ; genlock:inst2|pixel_out[5]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.078      ;
; 0.503 ; genlock:inst2|blue_adc[5]             ; genlock:inst2|pixel_adc[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.721      ;
; 0.512 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.082      ;
; 0.518 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.088      ;
; 0.523 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.084      ;
; 0.532 ; genlock:inst2|pixel_out[3]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.109      ;
; 0.534 ; sdram:inst|colLoadNr[6]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.104      ;
; 0.535 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.753      ;
; 0.538 ; genlock:inst2|hcount[0]               ; genlock:inst2|dac_step[0]~_Duplicate_1                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.756      ;
; 0.541 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.759      ;
; 0.541 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.759      ;
; 0.543 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.761      ;
; 0.543 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.761      ;
; 0.543 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.104      ;
; 0.544 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.762      ;
; 0.545 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.763      ;
; 0.545 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.763      ;
; 0.547 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.765      ;
; 0.548 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.766      ;
; 0.548 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|refreshDelayCounter[13]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.549 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.550 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|refreshDelayCounter[2]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.768      ;
; 0.550 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|refreshDelayCounter[12]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.551 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|refreshDelayCounter[5]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.769      ;
; 0.551 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; sdram:inst|refreshDelayCounter[19]    ; sdram:inst|refreshDelayCounter[19]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|refreshDelayCounter[10]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.770      ;
; 0.553 ; sdram:inst|refreshDelayCounter[20]    ; sdram:inst|refreshDelayCounter[20]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.772      ;
; 0.557 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.557 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.557 ; genlock:inst2|vcount[10]              ; genlock:inst2|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; genlock:inst2|vcount[12]              ; genlock:inst2|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.560 ; genlock:inst2|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.376      ; 1.123      ;
; 0.561 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; genlock:inst2|vcount[11]              ; genlock:inst2|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.780      ;
; 0.565 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|\process_pixel:pixel[1]                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.784      ;
; 0.566 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.127      ;
; 0.569 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; genlock:inst2|vcount[2]               ; genlock:inst2|vcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAddress[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; genlock:inst2|vcount[4]               ; genlock:inst2|vcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; sdram:inst|SdrAddress[12]             ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sdram:inst|SdrAddress[18]             ; sdram:inst|SdrAddress[18]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; sdram:inst|colStoreNr[7]              ; sdram:inst|colStoreNr[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; genlock:inst2|vcount[5]               ; genlock:inst2|vcount[5]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; genlock:inst2|hcount[2]               ; genlock:inst2|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; genlock:inst2|hcount[12]              ; genlock:inst2|hcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; sdram:inst|SdrAddress[23]             ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; sdram:inst|colStoreNr[2]              ; sdram:inst|colStoreNr[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; genlock:inst2|vcount[6]               ; genlock:inst2|vcount[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; genlock:inst2|vcount[8]               ; genlock:inst2|vcount[8]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                               ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.358 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.375 ; vgaout:inst7|vsync      ; vgaout:inst7|vga_out[0]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.593      ;
; 0.378 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.596      ;
; 0.383 ; vgaout:inst7|hsync      ; vgaout:inst7|vga_out[1]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.601      ;
; 0.411 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.629      ;
; 0.559 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.777      ;
; 0.571 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.789      ;
; 0.573 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.793      ;
; 0.577 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.795      ;
; 0.578 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.796      ;
; 0.579 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.797      ;
; 0.589 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.807      ;
; 0.591 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.809      ;
; 0.599 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.817      ;
; 0.600 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.818      ;
; 0.631 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.849      ;
; 0.654 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.873      ;
; 0.699 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.917      ;
; 0.700 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.918      ;
; 0.700 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.918      ;
; 0.704 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.922      ;
; 0.704 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.922      ;
; 0.704 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.922      ;
; 0.713 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.931      ;
; 0.715 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.933      ;
; 0.716 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.934      ;
; 0.716 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.934      ;
; 0.722 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.940      ;
; 0.745 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.964      ;
; 0.749 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.967      ;
; 0.750 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.968      ;
; 0.753 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.971      ;
; 0.760 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.978      ;
; 0.766 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.984      ;
; 0.769 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.988      ;
; 0.833 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.051      ;
; 0.835 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.053      ;
; 0.847 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.065      ;
; 0.849 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.067      ;
; 0.852 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.070      ;
; 0.853 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.071      ;
; 0.856 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.075      ;
; 0.857 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.075      ;
; 0.858 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.076      ;
; 0.861 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.080      ;
; 0.865 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.083      ;
; 0.866 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.084      ;
; 0.867 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.085      ;
; 0.868 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.086      ;
; 0.870 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.088      ;
; 0.872 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.090      ;
; 0.877 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.095      ;
; 0.879 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.097      ;
; 0.880 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.098      ;
; 0.885 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.103      ;
; 0.885 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.103      ;
; 0.943 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.161      ;
; 0.948 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.165      ;
; 0.959 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.177      ;
; 0.959 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.177      ;
; 0.962 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.180      ;
; 0.964 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.182      ;
; 0.965 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.183      ;
; 0.971 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.189      ;
; 0.975 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.193      ;
; 0.976 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.194      ;
; 0.977 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.196      ;
; 0.977 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.195      ;
; 0.978 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.196      ;
; 0.979 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.197      ;
; 0.980 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.198      ;
; 0.982 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.200      ;
; 0.982 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.200      ;
; 0.984 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.202      ;
; 0.990 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.208      ;
; 0.997 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.215      ;
; 1.020 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.241      ;
; 1.022 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.243      ;
; 1.023 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.244      ;
; 1.023 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.240      ;
; 1.034 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.251      ;
; 1.037 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.255      ;
; 1.038 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.256      ;
; 1.038 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.256      ;
; 1.039 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.257      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 4.733 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 3.843      ;
; 4.733 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 3.843      ;
; 4.889 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 3.681      ;
; 4.889 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 3.681      ;
; 4.991 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 3.584      ;
; 5.147 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 3.422      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.000 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.670      ;
; 6.034 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.630      ;
; 6.034 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.630      ;
; 6.034 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.630      ;
; 6.034 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.630      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 2.508      ;
; 6.190 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 2.468      ;
; 6.190 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 2.468      ;
; 6.190 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 2.468      ;
; 6.190 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 2.468      ;
; 6.282 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.089     ; 2.354      ;
; 6.463 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.072     ; 2.190      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 6.748 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.916      ;
; 7.422 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.241      ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.889 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.108      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.550 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.769      ;
; 1.808 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 2.016      ;
; 1.953 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.177      ;
; 2.102 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.315      ;
; 2.102 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.315      ;
; 2.102 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.315      ;
; 2.102 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 2.315      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.369      ;
; 2.209 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 2.427      ;
; 2.209 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 2.427      ;
; 2.209 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 2.427      ;
; 2.209 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 2.427      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 2.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 2.481      ;
; 3.047 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 3.190      ;
; 3.154 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 3.302      ;
; 3.316 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 3.460      ;
; 3.316 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 3.460      ;
; 3.423 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 3.572      ;
; 3.423 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 3.572      ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.097 ; 4.327        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.097 ; 4.327        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.101 ; 4.331        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|deinterlace                                                                                 ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[0]                                                                               ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[1]                                                                               ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[2]                                                                               ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[3]                                                                               ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[4]                                                                               ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[5]                                                                               ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[6]                                                                               ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[7]                                                                               ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[8]                                                                               ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[9]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[0]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[1]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[5]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[6]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[7]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|apple2                                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[1]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[2]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[4]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[5]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|brown[1]                                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[0]~_Duplicate_1                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[1]~_Duplicate_1                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[2]~_Duplicate_1                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|frame[0]                                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[1]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[2]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[4]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[5]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[0]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[3]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[7]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|mode                                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[0]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[1]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[2]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[5]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[6]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[7]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[0]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[1]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[2]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[3]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[5]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[6]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[7]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[1]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[2]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[4]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[5]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|store_req                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|sync_level                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[1]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[4]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vblank                                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[0]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[10]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[11]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[12]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[13]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[1]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[2]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[3]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[4]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[5]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[6]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[7]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[8]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[9]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vsync                                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[0]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[10]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[11]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[1]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[2]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[3]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[4]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[5]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[6]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[7]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[8]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[9]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[0]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[10]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[11]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[1]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[2]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[3]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[4]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[5]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[6]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[7]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[8]                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.139 ; 10.139       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.593 ; 19.823       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.620 ; 19.850       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.175 ; 4.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.275 ; 4.669 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 3.939 ; 4.300 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.857 ; 4.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.836 ; 4.274 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.857 ; 4.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.359 ; 3.848 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.300 ; 3.706 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.389 ; 3.821 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.618 ; 4.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.658 ; 4.096 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.360 ; 3.832 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.474 ; 3.884 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.436 ; 3.866 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.646 ; 4.131 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.678 ; 4.164 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.271 ; 3.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.690 ; 4.178 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.597 ; 4.095 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.332 ; 3.759 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.967 ; 4.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.761 ; 4.193 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.857 ; 4.372 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.306 ; 3.766 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.497 ; 3.972 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 2.126 ; 2.190 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 2.069 ; 2.171 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -3.217 ; -3.560 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -3.502 ; -3.899 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -3.123 ; -3.455 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.561 ; -2.977 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.108 ; -3.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.139 ; -3.577 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.645 ; -3.113 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -2.593 ; -2.977 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -2.678 ; -3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -2.898 ; -3.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.936 ; -3.352 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -2.647 ; -3.097 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.756 ; -3.148 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -2.719 ; -3.131 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -2.922 ; -3.384 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -2.952 ; -3.417 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.561 ; -2.990 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -2.963 ; -3.430 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.875 ; -3.350 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -2.623 ; -3.029 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -3.243 ; -3.728 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -3.045 ; -3.467 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -3.137 ; -3.639 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -2.596 ; -3.035 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -2.791 ; -3.255 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.483 ; -1.551 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.429 ; -1.534 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.339 ; 3.384 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.340 ; 3.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.340 ; 3.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.539 ; 3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.465 ; 3.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.465 ; 3.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.443 ; 3.421 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.539 ; 3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.533 ; 3.504 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.441 ; 3.419 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.531 ; 3.502 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.722 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.548 ; 3.519 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.548 ; 3.519 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.548 ; 3.519 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.439 ; 3.417 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.532 ; 3.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.534 ; 3.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.534 ; 3.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.532 ; 3.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.531 ; 3.502 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.537 ; 3.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.710 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.259 ; 5.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 4.725 ; 4.743 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 4.815 ; 4.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 5.214 ; 5.279 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 5.234 ; 5.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 5.273 ; 5.364 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 5.564 ; 5.561 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 5.155 ; 5.151 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 5.299 ; 5.294 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 5.037 ; 5.098 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.921 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.922 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.922 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.023 ; 3.001 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.120 ; 3.091 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.047 ; 3.019 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.049 ; 3.021 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.046 ; 3.018 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.047 ; 3.019 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.025 ; 3.003 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.120 ; 3.091 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.121 ; 3.092 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.114 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.023 ; 3.001 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.046 ; 3.018 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.046 ; 3.018 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.047 ; 3.019 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.112 ; 3.083 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.312 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.020 ; 2.998 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.128 ; 3.099 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.128 ; 3.099 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.046 ; 3.018 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.020 ; 2.998 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.113 ; 3.084 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.116 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.116 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.048 ; 3.020 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.113 ; 3.084 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.045 ; 3.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.112 ; 3.083 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.119 ; 3.090 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.300 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.699 ; 4.778 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 4.186 ; 4.202 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 4.272 ; 4.332 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 4.656 ; 4.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 4.676 ; 4.721 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 4.712 ; 4.798 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 4.993 ; 4.989 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 4.600 ; 4.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 4.739 ; 4.733 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 4.486 ; 4.542 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.271 ; 3.207 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.379 ; 3.306 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.379 ; 3.306 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.287 ; 3.208 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.271 ; 3.207 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.363 ; 3.290 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.365 ; 3.292 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.365 ; 3.292 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.286 ; 3.207 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.289 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.289 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.290 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.290 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.286 ; 3.207 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.290 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.290 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.363 ; 3.290 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.854 ; 2.790 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.961 ; 2.888 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.961 ; 2.888 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.871 ; 2.792 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.854 ; 2.790 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.946 ; 2.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.949 ; 2.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.949 ; 2.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.870 ; 2.791 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.870 ; 2.791 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.873 ; 2.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.946 ; 2.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.241     ; 3.320     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.364     ; 3.437     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.364     ; 3.437     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.242     ; 3.321     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.265     ; 3.329     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.348     ; 3.421     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.350     ; 3.423     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.350     ; 3.423     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.241     ; 3.320     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.244     ; 3.323     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.244     ; 3.323     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.245     ; 3.324     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.245     ; 3.324     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.241     ; 3.320     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.245     ; 3.324     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.245     ; 3.324     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.348     ; 3.421     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.824     ; 2.903     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.943     ; 3.016     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.943     ; 3.016     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.825     ; 2.904     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.845     ; 2.909     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.928     ; 3.001     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.931     ; 3.004     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.931     ; 3.004     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.824     ; 2.903     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.824     ; 2.903     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.827     ; 2.906     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.928     ; 3.001     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 85.06 MHz  ; 85.06 MHz       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 106.69 MHz ; 106.69 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; -1.513 ; -1.513        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 30.309 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.286 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.312 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 5.084 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.801 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.107  ; 0.000         ;
; CLOCK_50                                          ; 9.817  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.589 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                               ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.513 ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.365        ; 0.000      ; 3.858      ;
; 1.236  ; sdram:inst|SdrDat[1]                                                                                     ; DRAM_DQ[1]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.019     ; 2.455      ;
; 1.236  ; sdram:inst|SdrDat[0]                                                                                     ; DRAM_DQ[0]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.019     ; 2.455      ;
; 1.241  ; sdram:inst|SdrAdr[10]                                                                                    ; DRAM_ADDR[10]                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.455      ;
; 1.241  ; sdram:inst|SdrAdr[9]                                                                                     ; DRAM_ADDR[9]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.455      ;
; 1.241  ; sdram:inst|SdrAdr[0]                                                                                     ; DRAM_ADDR[0]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.455      ;
; 1.243  ; sdram:inst|SdrCmd[0]                                                                                     ; DRAM_WE_N                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.012     ; 2.455      ;
; 1.247  ; sdram:inst|SdrAdr[11]                                                                                    ; DRAM_ADDR[11]                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.008     ; 2.455      ;
; 1.247  ; sdram:inst|SdrDat[6]                                                                                     ; DRAM_DQ[6]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.008     ; 2.455      ;
; 1.247  ; sdram:inst|SdrDat[5]                                                                                     ; DRAM_DQ[5]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.008     ; 2.455      ;
; 1.248  ; sdram:inst|SdrDat[15]                                                                                    ; DRAM_DQ[15]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.007     ; 2.455      ;
; 1.248  ; sdram:inst|SdrDat[4]                                                                                     ; DRAM_DQ[4]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.007     ; 2.455      ;
; 1.250  ; sdram:inst|SdrCmd[2]                                                                                     ; DRAM_RAS_N                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.005     ; 2.455      ;
; 1.250  ; sdram:inst|SdrCmd[1]                                                                                     ; DRAM_CAS_N                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.005     ; 2.455      ;
; 1.331  ; sdram:inst|SdrAdr[4]                                                                                     ; DRAM_ADDR[4]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.026     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[9]                                                                                     ; DRAM_DQ[9]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[14]                                                                                    ; DRAM_DQ[14]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[8]                                                                                     ; DRAM_DQ[8]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[13]                                                                                    ; DRAM_DQ[13]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrAdr[2]                                                                                     ; DRAM_ADDR[2]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrAdr[1]                                                                                     ; DRAM_ADDR[1]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[11]                                                                                    ; DRAM_DQ[11]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.332  ; sdram:inst|SdrDat[10]                                                                                    ; DRAM_DQ[10]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.353      ;
; 1.333  ; sdram:inst|SdrAdr[6]                                                                                     ; DRAM_ADDR[6]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.353      ;
; 1.333  ; sdram:inst|SdrAdr[3]                                                                                     ; DRAM_ADDR[3]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.353      ;
; 1.333  ; sdram:inst|SdrBa1                                                                                        ; DRAM_BA[1]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.353      ;
; 1.334  ; sdram:inst|SdrDat[2]                                                                                     ; DRAM_DQ[2]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.023     ; 2.353      ;
; 1.334  ; sdram:inst|SdrAdr[5]                                                                                     ; DRAM_ADDR[5]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.023     ; 2.353      ;
; 1.334  ; sdram:inst|SdrBa0                                                                                        ; DRAM_BA[0]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.023     ; 2.353      ;
; 1.335  ; sdram:inst|SdrDat[7]                                                                                     ; DRAM_DQ[7]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.022     ; 2.353      ;
; 1.336  ; sdram:inst|SdrLdq~_Duplicate_1                                                                           ; DRAM_DQM[0]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.021     ; 2.353      ;
; 1.336  ; sdram:inst|SdrAdr[7]                                                                                     ; DRAM_ADDR[7]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.021     ; 2.353      ;
; 1.336  ; sdram:inst|SdrDat[12]                                                                                    ; DRAM_DQ[12]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.021     ; 2.353      ;
; 1.336  ; sdram:inst|SdrLdq                                                                                        ; DRAM_DQM[1]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.021     ; 2.353      ;
; 1.338  ; sdram:inst|SdrDat[1]~en                                                                                  ; DRAM_DQ[1]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.006     ; 2.366      ;
; 1.338  ; sdram:inst|SdrDat[0]~en                                                                                  ; DRAM_DQ[0]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.006     ; 2.366      ;
; 1.348  ; sdram:inst|SdrAdr[8]                                                                                     ; DRAM_ADDR[8]                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.012     ; 2.350      ;
; 1.349  ; sdram:inst|SdrDat[6]~en                                                                                  ; DRAM_DQ[6]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.995     ; 2.366      ;
; 1.349  ; sdram:inst|SdrDat[5]~en                                                                                  ; DRAM_DQ[5]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.995     ; 2.366      ;
; 1.350  ; sdram:inst|SdrAdr[12]                                                                                    ; DRAM_ADDR[12]                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.350      ;
; 1.350  ; sdram:inst|SdrDat[15]~en                                                                                 ; DRAM_DQ[15]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.994     ; 2.366      ;
; 1.350  ; sdram:inst|SdrDat[4]~en                                                                                  ; DRAM_DQ[4]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.994     ; 2.366      ;
; 1.352  ; sdram:inst|SdrDat[3]                                                                                     ; DRAM_DQ[3]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.008     ; 2.350      ;
; 1.377  ; genlock:inst2|dac_step[1]                                                                                ; D1                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.304      ;
; 1.377  ; genlock:inst2|dac_step[2]                                                                                ; D2                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.304      ;
; 1.378  ; genlock:inst2|dac_step[0]                                                                                ; D0                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.028     ; 2.304      ;
; 1.455  ; sdram:inst|SdrDat[3]~en                                                                                  ; DRAM_DQ[3]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.995     ; 2.260      ;
; 1.467  ; sdram:inst|SdrDat[9]~en                                                                                  ; DRAM_DQ[9]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[14]~en                                                                                 ; DRAM_DQ[14]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[8]~en                                                                                  ; DRAM_DQ[8]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[13]~en                                                                                 ; DRAM_DQ[13]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[11]~en                                                                                 ; DRAM_DQ[11]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.467  ; sdram:inst|SdrDat[10]~en                                                                                 ; DRAM_DQ[10]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.029     ; 2.214      ;
; 1.469  ; sdram:inst|SdrDat[2]~en                                                                                  ; DRAM_DQ[2]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.027     ; 2.214      ;
; 1.470  ; sdram:inst|SdrDat[7]~en                                                                                  ; DRAM_DQ[7]                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.026     ; 2.214      ;
; 1.471  ; sdram:inst|SdrDat[12]~en                                                                                 ; DRAM_DQ[12]                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.025     ; 2.214      ;
; 2.856  ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 0.000      ; 3.854      ;
; 3.035  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[9]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.356     ; 5.242      ;
; 3.086  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[10]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.355     ; 5.192      ;
; 3.247  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[5]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.422      ;
; 3.268  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[8]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.356     ; 5.009      ;
; 3.288  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[13]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.355     ; 4.990      ;
; 3.292  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 5.376      ;
; 3.345  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.324      ;
; 3.373  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[3]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.296      ;
; 3.411  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[7]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 5.257      ;
; 3.433  ; genlock:inst2|pixel_adc[4]                                                                               ; genlock:inst2|pixel_out[5]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.237      ;
; 3.435  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[5]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 5.233      ;
; 3.459  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[7]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.210      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[8]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[0]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[1]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[2]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[3]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[4]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[5]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[6]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[7]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.465  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[9]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.192      ;
; 3.487  ; genlock:inst2|\process_pixel:pixel[0]                                                                    ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.183      ;
; 3.490  ; genlock:inst2|magenta[7]                                                                                 ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.181      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[8]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[0]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[1]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[2]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[3]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[4]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[5]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[6]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[7]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.490  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[9]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.167      ;
; 3.499  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[15]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.375     ; 4.761      ;
; 3.507  ; genlock:inst2|brown[1]                                                                                   ; genlock:inst2|pixel_out[6]            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.164      ;
; 3.516  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.166      ;
; 3.519  ; sdram:inst|refreshDelayCounter[1]                                                                        ; sdram:inst|SdrRoutine.SdrRoutine_Null ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.163      ;
; 3.520  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[8]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.137      ;
; 3.520  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[0]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.137      ;
; 3.520  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[1]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.137      ;
; 3.520  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[2]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.137      ;
; 3.520  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[3]           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.137      ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 30.309 ; vgaout:inst7|vga_out[7]                                                                                   ; VGAR0                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.035     ; 4.318      ;
; 30.543 ; vgaout:inst7|vga_out[2]                                                                                   ; VGAB0                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.035     ; 4.084      ;
; 30.553 ; vgaout:inst7|vga_out[9]                                                                                   ; VGAR2                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.035     ; 4.074      ;
; 30.583 ; vgaout:inst7|vga_out[1]                                                                                   ; VGAHS                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.032     ; 4.047      ;
; 30.620 ; vgaout:inst7|vga_out[6]                                                                                   ; VGAG2                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.035     ; 4.007      ;
; 30.657 ; vgaout:inst7|vga_out[5]                                                                                   ; VGAG1                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.035     ; 3.970      ;
; 30.688 ; vgaout:inst7|vga_out[8]                                                                                   ; VGAR1                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.035     ; 3.939      ;
; 30.785 ; vgaout:inst7|vga_out[0]                                                                                   ; VGAVS                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.035     ; 3.842      ;
; 30.959 ; vgaout:inst7|vga_out[4]                                                                                   ; VGAG0                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.035     ; 3.668      ;
; 31.096 ; vgaout:inst7|vga_out[3]                                                                                   ; VGAB1                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -3.035     ; 3.531      ;
; 36.035 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.276     ; 3.366      ;
; 36.059 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.276     ; 3.342      ;
; 36.074 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.552      ;
; 36.074 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.552      ;
; 36.075 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.551      ;
; 36.075 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.551      ;
; 36.090 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.276     ; 3.311      ;
; 36.090 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.276     ; 3.311      ;
; 36.100 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.276     ; 3.301      ;
; 36.138 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.276     ; 3.263      ;
; 36.148 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.276     ; 3.253      ;
; 36.153 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.276     ; 3.248      ;
; 36.226 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.400      ;
; 36.227 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.399      ;
; 36.310 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.316      ;
; 36.310 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.316      ;
; 36.311 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.315      ;
; 36.311 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.315      ;
; 36.312 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.314      ;
; 36.312 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.314      ;
; 36.313 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.313      ;
; 36.313 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.313      ;
; 36.313 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.313      ;
; 36.313 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.313      ;
; 36.314 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.312      ;
; 36.314 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.312      ;
; 36.321 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.305      ;
; 36.321 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.305      ;
; 36.322 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.304      ;
; 36.329 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.297      ;
; 36.361 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.262      ;
; 36.362 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.261      ;
; 36.376 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.250      ;
; 36.377 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.249      ;
; 36.384 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.242      ;
; 36.384 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.242      ;
; 36.449 ; vgaout:inst7|hcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.173      ;
; 36.450 ; vgaout:inst7|hcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.172      ;
; 36.462 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.164      ;
; 36.462 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.164      ;
; 36.463 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.163      ;
; 36.464 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.162      ;
; 36.465 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.161      ;
; 36.465 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.161      ;
; 36.466 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.160      ;
; 36.478 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.148      ;
; 36.479 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.147      ;
; 36.479 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.144      ;
; 36.480 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.143      ;
; 36.487 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.139      ;
; 36.488 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.138      ;
; 36.536 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.090      ;
; 36.556 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.070      ;
; 36.557 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.069      ;
; 36.558 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.068      ;
; 36.559 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.067      ;
; 36.560 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.066      ;
; 36.560 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.066      ;
; 36.561 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.065      ;
; 36.566 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.060      ;
; 36.567 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.059      ;
; 36.573 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.050      ;
; 36.574 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.049      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.593 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.033      ;
; 36.597 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.026      ;
; 36.598 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.025      ;
; 36.599 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.024      ;
; 36.600 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.023      ;
; 36.600 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.023      ;
; 36.601 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.022      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.602 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.024      ;
; 36.611 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.051     ; 3.015      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.286 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.796      ;
; 0.289 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.799      ;
; 0.289 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.799      ;
; 0.289 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.799      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst2|frame[0]                ; genlock:inst2|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; genlock:inst2|artifact_mode           ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; genlock:inst2|vcount[0]               ; genlock:inst2|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; genlock:inst2|hcount[0]               ; genlock:inst2|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; sdram:inst|colLoadNr[2]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.831      ;
; 0.335 ; genlock:inst2|vcount[13]              ; genlock:inst2|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.534      ;
; 0.348 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.546      ;
; 0.348 ; genlock:inst2|hcount[13]              ; genlock:inst2|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.546      ;
; 0.360 ; genlock:inst2|red_adc[4]              ; genlock:inst2|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.558      ;
; 0.426 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.929      ;
; 0.433 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.936      ;
; 0.436 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.939      ;
; 0.436 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.939      ;
; 0.437 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.940      ;
; 0.438 ; genlock:inst2|mode                    ; genlock:inst2|brown[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.636      ;
; 0.438 ; genlock:inst2|mode                    ; genlock:inst2|magenta[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.636      ;
; 0.444 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.947      ;
; 0.445 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.330      ; 0.944      ;
; 0.445 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.948      ;
; 0.446 ; genlock:inst2|blue_adc[5]             ; genlock:inst2|pixel_adc[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.644      ;
; 0.450 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.953      ;
; 0.451 ; genlock:inst2|pixel_out[7]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 0.970      ;
; 0.455 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.958      ;
; 0.459 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.962      ;
; 0.462 ; genlock:inst2|pixel_out[4]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.975      ;
; 0.463 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.966      ;
; 0.469 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.668      ;
; 0.470 ; genlock:inst2|pixel_out[2]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 0.989      ;
; 0.471 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.974      ;
; 0.473 ; genlock:inst2|pixel_out[0]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.347      ; 0.989      ;
; 0.474 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.673      ;
; 0.474 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.673      ;
; 0.476 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.675      ;
; 0.476 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.675      ;
; 0.476 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.675      ;
; 0.477 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.676      ;
; 0.478 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.677      ;
; 0.479 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.678      ;
; 0.480 ; genlock:inst2|pixel_out[1]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.347      ; 0.996      ;
; 0.481 ; genlock:inst2|pixel_out[5]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 1.000      ;
; 0.484 ; genlock:inst2|hcount[0]               ; genlock:inst2|dac_step[0]~_Duplicate_1                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.683      ;
; 0.491 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.690      ;
; 0.491 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 1.003      ;
; 0.492 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.691      ;
; 0.493 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|refreshDelayCounter[2]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|refreshDelayCounter[13]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|refreshDelayCounter[5]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.694      ;
; 0.495 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|refreshDelayCounter[12]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|refreshDelayCounter[10]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; sdram:inst|refreshDelayCounter[19]    ; sdram:inst|refreshDelayCounter[19]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 1.009      ;
; 0.498 ; sdram:inst|refreshDelayCounter[20]    ; sdram:inst|refreshDelayCounter[20]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.500 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.698      ;
; 0.500 ; genlock:inst2|vcount[10]              ; genlock:inst2|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; genlock:inst2|vcount[12]              ; genlock:inst2|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.699      ;
; 0.502 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 1.005      ;
; 0.504 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; genlock:inst2|vcount[11]              ; genlock:inst2|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.506 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|\process_pixel:pixel[1]                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.704      ;
; 0.507 ; genlock:inst2|pixel_out[3]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 1.026      ;
; 0.511 ; genlock:inst2|vcount[2]               ; genlock:inst2|vcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAddress[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; sdram:inst|colLoadNr[6]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 1.024      ;
; 0.512 ; genlock:inst2|vcount[4]               ; genlock:inst2|vcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|colStoreNr[7]              ; sdram:inst|colStoreNr[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; genlock:inst2|vcount[5]               ; genlock:inst2|vcount[5]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; genlock:inst2|hcount[2]               ; genlock:inst2|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; genlock:inst2|hcount[12]              ; genlock:inst2|hcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|SdrAddress[18]             ; sdram:inst|SdrAddress[18]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|SdrAddress[23]             ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|colStoreNr[2]              ; sdram:inst|colStoreNr[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; sdram:inst|SdrAddress[12]             ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; genlock:inst2|vcount[6]               ; genlock:inst2|vcount[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; genlock:inst2|vcount[8]               ; genlock:inst2|vcount[8]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; sdram:inst|SdrAddress[8]              ; sdram:inst|SdrAddress[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; sdram:inst|SdrAddress[14]             ; sdram:inst|SdrAddress[14]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; sdram:inst|SdrAddress[19]             ; sdram:inst|SdrAddress[19]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.312 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.335 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.533      ;
; 0.340 ; vgaout:inst7|vsync      ; vgaout:inst7|vga_out[0]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.539      ;
; 0.348 ; vgaout:inst7|hsync      ; vgaout:inst7|vga_out[1]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.546      ;
; 0.366 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.564      ;
; 0.502 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.700      ;
; 0.504 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.702      ;
; 0.513 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.711      ;
; 0.515 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.713      ;
; 0.517 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.715      ;
; 0.519 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.717      ;
; 0.519 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.717      ;
; 0.520 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.718      ;
; 0.527 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.725      ;
; 0.529 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.727      ;
; 0.537 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.735      ;
; 0.537 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.735      ;
; 0.561 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.759      ;
; 0.593 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.792      ;
; 0.620 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.818      ;
; 0.622 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.820      ;
; 0.622 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.820      ;
; 0.632 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.830      ;
; 0.632 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.830      ;
; 0.633 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.831      ;
; 0.643 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.842      ;
; 0.651 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.850      ;
; 0.653 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.852      ;
; 0.654 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.853      ;
; 0.659 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.857      ;
; 0.672 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.871      ;
; 0.676 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.874      ;
; 0.679 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.877      ;
; 0.688 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.886      ;
; 0.697 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.895      ;
; 0.699 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.898      ;
; 0.702 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.900      ;
; 0.749 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.947      ;
; 0.751 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.949      ;
; 0.751 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.949      ;
; 0.755 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.953      ;
; 0.758 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.956      ;
; 0.764 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.964      ;
; 0.768 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.966      ;
; 0.769 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.967      ;
; 0.770 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.969      ;
; 0.773 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.972      ;
; 0.774 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.972      ;
; 0.775 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.973      ;
; 0.776 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.974      ;
; 0.777 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.975      ;
; 0.778 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.976      ;
; 0.783 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.981      ;
; 0.786 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.985      ;
; 0.787 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.986      ;
; 0.791 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.989      ;
; 0.794 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.992      ;
; 0.795 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.994      ;
; 0.838 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.036      ;
; 0.847 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.045      ;
; 0.853 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.051      ;
; 0.856 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.054      ;
; 0.858 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.056      ;
; 0.860 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.058      ;
; 0.861 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.059      ;
; 0.863 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.061      ;
; 0.866 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.064      ;
; 0.867 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.065      ;
; 0.869 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.067      ;
; 0.870 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.068      ;
; 0.871 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.069      ;
; 0.873 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.071      ;
; 0.873 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.071      ;
; 0.874 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.072      ;
; 0.878 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.076      ;
; 0.896 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.095      ;
; 0.897 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.095      ;
; 0.903 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.101      ;
; 0.923 ; vgaout:inst7|hcount[11] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.122      ;
; 0.930 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.131      ;
; 0.932 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.133      ;
; 0.932 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.133      ;
; 0.932 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 1.129      ;
; 0.938 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 1.135      ;
; 0.943 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.141      ;
; 0.945 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.143      ;
; 0.945 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.143      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 5.084 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 3.499      ;
; 5.084 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 3.499      ;
; 5.219 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 3.362      ;
; 5.219 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 3.362      ;
; 5.315 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 3.267      ;
; 5.450 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 3.130      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.255 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 2.419      ;
; 6.306 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.364      ;
; 6.306 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.364      ;
; 6.306 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.364      ;
; 6.306 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 2.364      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.405 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 2.267      ;
; 6.441 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 2.227      ;
; 6.441 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 2.227      ;
; 6.441 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 2.227      ;
; 6.441 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 2.227      ;
; 6.538 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 2.107      ;
; 6.706 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.065     ; 1.954      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 6.954 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.716      ;
; 7.566 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.105      ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.801 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.999      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.408 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.607      ;
; 1.642 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.830      ;
; 1.793 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.995      ;
; 1.902 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 2.098      ;
; 1.902 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 2.098      ;
; 1.902 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 2.098      ;
; 1.902 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 2.098      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 1.957 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.156      ;
; 2.006 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.205      ;
; 2.006 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.205      ;
; 2.006 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.205      ;
; 2.006 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.205      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.050 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 2.252      ;
; 2.749 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.874      ;
; 2.853 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 2.981      ;
; 2.983 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 3.109      ;
; 2.983 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 3.109      ;
; 3.087 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 3.216      ;
; 3.087 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 3.216      ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.109 ; 4.339        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.110 ; 4.340        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[5]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[6]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[7]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|apple2                                                                                      ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|brown[1]                                                                                    ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|deinterlace                                                                                 ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[7]                                                                                  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|mode                                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[2]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[3]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[5]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[6]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[7]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[0]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[1]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[2]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[3]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[4]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[5]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[6]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[7]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[8]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[9]                                                                               ;
; 4.111 ; 4.341        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[0]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[10]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[11]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[1]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[2]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[3]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[4]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[5]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[6]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[7]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[8]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[9]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[9]                                                                                    ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|rowLoadAck                                                                                     ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|rowStoreAck                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[0]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[1]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[0]                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[1]                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[2]                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[0]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[3]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[4]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[5]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[0]~_Duplicate_1                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[1]~_Duplicate_1                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[2]~_Duplicate_1                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|frame[0]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[0]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[3]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[4]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[5]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[0]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[3]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[0]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[1]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[2]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[3]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[4]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[5]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[6]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[7]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[0]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[1]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[0]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[3]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[4]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[5]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|store_req                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|sync_level                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[1]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[4]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vblank                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[0]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[10]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[11]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[12]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[13]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[1]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[2]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[3]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[4]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[5]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[6]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[7]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[8]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[9]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vsync                                                                                       ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[1]                                                                                 ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[2]                                                                                 ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[6]                                                                                 ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[1]                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.878  ; 9.878        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.121 ; 10.121       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.595 ; 19.825       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.625 ; 19.855       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 3.646 ; 3.882 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 3.733 ; 4.021 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 3.429 ; 3.684 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.360 ; 3.695 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.343 ; 3.667 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.360 ; 3.695 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.898 ; 3.285 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.855 ; 3.151 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.924 ; 3.252 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.141 ; 3.467 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.185 ; 3.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.907 ; 3.267 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.004 ; 3.312 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.975 ; 3.284 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.165 ; 3.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.196 ; 3.559 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.821 ; 3.153 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.201 ; 3.580 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.127 ; 3.488 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.875 ; 3.191 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.464 ; 3.835 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.265 ; 3.613 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.351 ; 3.756 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 2.851 ; 3.202 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.027 ; 3.404 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 1.891 ; 1.986 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.827 ; 1.958 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -2.788 ; -3.021 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -3.061 ; -3.337 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.700 ; -2.936 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.194 ; -2.512 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -2.698 ; -3.007 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -2.726 ; -3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.268 ; -2.640 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -2.229 ; -2.512 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -2.296 ; -2.609 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -2.504 ; -2.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.546 ; -2.855 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -2.277 ; -2.623 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.370 ; -2.665 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -2.342 ; -2.638 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -2.524 ; -2.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -2.554 ; -2.902 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.194 ; -2.513 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -2.559 ; -2.923 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.488 ; -2.835 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -2.249 ; -2.550 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -2.823 ; -3.184 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -2.633 ; -2.972 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -2.716 ; -3.110 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -2.225 ; -2.561 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -2.404 ; -2.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.318 ; -1.415 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.256 ; -1.388 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.008 ; 3.046 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.009 ; 3.047 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.009 ; 3.047 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.183 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.183 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.091 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.093 ; 3.090 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.090 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.091 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.076 ; 3.074 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.183 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.183 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.177 ; 3.153 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.074 ; 3.072 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.091 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.090 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.091 ; 3.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.174 ; 3.150 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.568 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.188 ; 3.164 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.188 ; 3.164 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.188 ; 3.164 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.090 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.072 ; 3.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.176 ; 3.152 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.177 ; 3.153 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.177 ; 3.153 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.089 ; 3.086 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.092 ; 3.089 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.176 ; 3.152 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.088 ; 3.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.174 ; 3.150 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.181 ; 3.157 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.572 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.765 ; 4.833 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 4.280 ; 4.280 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 4.356 ; 4.417 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 4.717 ; 4.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 4.756 ; 4.739 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 4.776 ; 4.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 5.067 ; 4.994 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 4.688 ; 4.643 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 4.823 ; 4.757 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 4.559 ; 4.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.639 ; 2.676 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.640 ; 2.677 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.640 ; 2.677 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.704 ; 2.702 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.812 ; 2.788 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.722 ; 2.718 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.721 ; 2.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.722 ; 2.718 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.706 ; 2.704 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.812 ; 2.788 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.812 ; 2.788 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.807 ; 2.783 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.704 ; 2.702 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.721 ; 2.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.721 ; 2.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.804 ; 2.780 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.193 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.702 ; 2.700 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.817 ; 2.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.817 ; 2.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.721 ; 2.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.702 ; 2.700 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.805 ; 2.781 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.806 ; 2.782 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.806 ; 2.782 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.723 ; 2.719 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.724 ; 2.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.805 ; 2.781 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.720 ; 2.716 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.804 ; 2.780 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.810 ; 2.786 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.196 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.255 ; 4.319 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 3.789 ; 3.788 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 3.862 ; 3.920 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 4.208 ; 4.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 4.248 ; 4.231 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 4.265 ; 4.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 4.547 ; 4.476 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 4.183 ; 4.138 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 4.313 ; 4.248 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 4.055 ; 4.086 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.914 ; 2.871 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.031 ; 2.956 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.031 ; 2.956 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.924 ; 2.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.914 ; 2.874 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.019 ; 2.944 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.020 ; 2.945 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.020 ; 2.945 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.923 ; 2.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.922 ; 2.871 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.926 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.019 ; 2.944 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.546 ; 2.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.662 ; 2.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.662 ; 2.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.557 ; 2.506 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.546 ; 2.506 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.650 ; 2.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.651 ; 2.576 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.651 ; 2.576 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.556 ; 2.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.559 ; 2.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.559 ; 2.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.560 ; 2.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.560 ; 2.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.556 ; 2.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.560 ; 2.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.560 ; 2.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.650 ; 2.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.902     ; 2.953     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.011     ; 3.086     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.011     ; 3.086     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.904     ; 2.955     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.929     ; 2.969     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.999     ; 3.074     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.000     ; 3.075     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.000     ; 3.075     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.903     ; 2.954     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.902     ; 2.953     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.906     ; 2.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.999     ; 3.074     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.535     ; 2.586     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.640     ; 2.715     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.640     ; 2.715     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.536     ; 2.587     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.559     ; 2.599     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.628     ; 2.703     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.629     ; 2.704     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.629     ; 2.704     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.535     ; 2.586     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.538     ; 2.589     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.538     ; 2.589     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.539     ; 2.590     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.539     ; 2.590     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.535     ; 2.586     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.539     ; 2.590     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.539     ; 2.590     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.628     ; 2.703     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; -0.315 ; -0.315        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 32.651 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.140 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.186 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 6.468 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.486 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.113  ; 0.000         ;
; CLOCK_50                                          ; 9.588  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.593 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.315 ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.365        ; 0.000      ; 2.660      ;
; 2.947  ; sdram:inst|SdrDat[1]                                                                                     ; DRAM_DQ[1]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.036     ; 1.727      ;
; 2.947  ; sdram:inst|SdrDat[0]                                                                                     ; DRAM_DQ[0]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.036     ; 1.727      ;
; 2.949  ; sdram:inst|SdrAdr[9]                                                                                     ; DRAM_ADDR[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.034     ; 1.727      ;
; 2.949  ; sdram:inst|SdrAdr[0]                                                                                     ; DRAM_ADDR[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.034     ; 1.727      ;
; 2.950  ; sdram:inst|SdrAdr[10]                                                                                    ; DRAM_ADDR[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.727      ;
; 2.952  ; sdram:inst|SdrCmd[0]                                                                                     ; DRAM_WE_N                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.727      ;
; 2.953  ; sdram:inst|SdrDat[6]                                                                                     ; DRAM_DQ[6]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.727      ;
; 2.953  ; sdram:inst|SdrDat[5]                                                                                     ; DRAM_DQ[5]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.727      ;
; 2.954  ; sdram:inst|SdrAdr[11]                                                                                    ; DRAM_ADDR[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.727      ;
; 2.955  ; sdram:inst|SdrDat[15]                                                                                    ; DRAM_DQ[15]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.028     ; 1.727      ;
; 2.955  ; sdram:inst|SdrDat[4]                                                                                     ; DRAM_DQ[4]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.028     ; 1.727      ;
; 2.956  ; sdram:inst|SdrCmd[2]                                                                                     ; DRAM_RAS_N                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.027     ; 1.727      ;
; 2.956  ; sdram:inst|SdrCmd[1]                                                                                     ; DRAM_CAS_N                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.027     ; 1.727      ;
; 3.008  ; sdram:inst|SdrAdr[4]                                                                                     ; DRAM_ADDR[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[9]                                                                                     ; DRAM_DQ[9]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[14]                                                                                    ; DRAM_DQ[14]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[8]                                                                                     ; DRAM_DQ[8]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[13]                                                                                    ; DRAM_DQ[13]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrAdr[2]                                                                                     ; DRAM_ADDR[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrAdr[1]                                                                                     ; DRAM_ADDR[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[11]                                                                                    ; DRAM_DQ[11]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.009  ; sdram:inst|SdrDat[10]                                                                                    ; DRAM_DQ[10]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.657      ;
; 3.010  ; sdram:inst|SdrDat[2]                                                                                     ; DRAM_DQ[2]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.010  ; sdram:inst|SdrAdr[6]                                                                                     ; DRAM_ADDR[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.010  ; sdram:inst|SdrAdr[5]                                                                                     ; DRAM_ADDR[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.010  ; sdram:inst|SdrAdr[3]                                                                                     ; DRAM_ADDR[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.010  ; sdram:inst|SdrBa1                                                                                        ; DRAM_BA[1]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.657      ;
; 3.011  ; sdram:inst|SdrDat[7]                                                                                     ; DRAM_DQ[7]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.657      ;
; 3.011  ; sdram:inst|SdrBa0                                                                                        ; DRAM_BA[0]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.657      ;
; 3.012  ; sdram:inst|SdrLdq~_Duplicate_1                                                                           ; DRAM_DQM[0]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.657      ;
; 3.012  ; sdram:inst|SdrAdr[7]                                                                                     ; DRAM_ADDR[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.657      ;
; 3.012  ; sdram:inst|SdrDat[12]                                                                                    ; DRAM_DQ[12]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.657      ;
; 3.012  ; sdram:inst|SdrLdq                                                                                        ; DRAM_DQM[1]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.657      ;
; 3.023  ; sdram:inst|SdrAdr[8]                                                                                     ; DRAM_ADDR[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.654      ;
; 3.025  ; sdram:inst|SdrAdr[12]                                                                                    ; DRAM_ADDR[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.654      ;
; 3.027  ; sdram:inst|SdrDat[3]                                                                                     ; DRAM_DQ[3]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.654      ;
; 3.034  ; genlock:inst2|dac_step[0]                                                                                ; D0                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.046     ; 1.630      ;
; 3.034  ; genlock:inst2|dac_step[1]                                                                                ; D1                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.046     ; 1.630      ;
; 3.034  ; genlock:inst2|dac_step[2]                                                                                ; D2                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.046     ; 1.630      ;
; 3.053  ; sdram:inst|SdrDat[1]~en                                                                                  ; DRAM_DQ[1]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.028     ; 1.629      ;
; 3.053  ; sdram:inst|SdrDat[0]~en                                                                                  ; DRAM_DQ[0]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.028     ; 1.629      ;
; 3.059  ; sdram:inst|SdrDat[6]~en                                                                                  ; DRAM_DQ[6]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.629      ;
; 3.059  ; sdram:inst|SdrDat[5]~en                                                                                  ; DRAM_DQ[5]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.629      ;
; 3.061  ; sdram:inst|SdrDat[15]~en                                                                                 ; DRAM_DQ[15]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.020     ; 1.629      ;
; 3.061  ; sdram:inst|SdrDat[4]~en                                                                                  ; DRAM_DQ[4]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.020     ; 1.629      ;
; 3.115  ; sdram:inst|SdrDat[3]~en                                                                                  ; DRAM_DQ[3]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.021     ; 1.574      ;
; 3.116  ; sdram:inst|SdrDat[9]~en                                                                                  ; DRAM_DQ[9]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[14]~en                                                                                 ; DRAM_DQ[14]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[8]~en                                                                                  ; DRAM_DQ[8]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[13]~en                                                                                 ; DRAM_DQ[13]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[11]~en                                                                                 ; DRAM_DQ[11]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.116  ; sdram:inst|SdrDat[10]~en                                                                                 ; DRAM_DQ[10]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.045     ; 1.549      ;
; 3.117  ; sdram:inst|SdrDat[2]~en                                                                                  ; DRAM_DQ[2]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.044     ; 1.549      ;
; 3.118  ; sdram:inst|SdrDat[7]~en                                                                                  ; DRAM_DQ[7]                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.043     ; 1.549      ;
; 3.119  ; sdram:inst|SdrDat[12]~en                                                                                 ; DRAM_DQ[12]                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.549      ;
; 4.055  ; inst6|altpll_component|auto_generated|pll1|clk[0]                                                        ; DRAM_CLK                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 0.000      ; 2.655      ;
; 5.133  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[6]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 3.547      ;
; 5.187  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[5]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 3.492      ;
; 5.208  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[7]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 3.472      ;
; 5.215  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[5]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 3.465      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.222  ; genlock:inst2|vcount[3]                                                                                  ; genlock:inst2|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.448      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.236  ; genlock:inst2|vcount[1]                                                                                  ; genlock:inst2|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.434      ;
; 5.246  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[9]        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.235     ; 3.188      ;
; 5.257  ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ; sdram:inst|SdrDat[10]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.235     ; 3.177      ;
; 5.272  ; genlock:inst2|pixel_adc[2]                                                                               ; genlock:inst2|pixel_out[6]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 3.407      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.287  ; genlock:inst2|top_border[1]                                                                              ; genlock:inst2|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.383      ;
; 5.317  ; genlock:inst2|\process_pixel:pixel[2]                                                                    ; genlock:inst2|pixel_out[3]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 3.363      ;
; 5.321  ; genlock:inst2|pixel_adc[4]                                                                               ; genlock:inst2|pixel_out[5]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.360      ;
; 5.331  ; genlock:inst2|vcount[2]                                                                                  ; genlock:inst2|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.339      ;
; 5.331  ; genlock:inst2|vcount[2]                                                                                  ; genlock:inst2|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.339      ;
; 5.331  ; genlock:inst2|vcount[2]                                                                                  ; genlock:inst2|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.339      ;
; 5.331  ; genlock:inst2|vcount[2]                                                                                  ; genlock:inst2|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 3.339      ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 32.651 ; vgaout:inst7|vga_out[7]                                                                                   ; VGAR0                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.050     ; 2.961      ;
; 32.751 ; vgaout:inst7|vga_out[2]                                                                                   ; VGAB0                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.050     ; 2.861      ;
; 32.796 ; vgaout:inst7|vga_out[1]                                                                                   ; VGAHS                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.047     ; 2.819      ;
; 32.834 ; vgaout:inst7|vga_out[6]                                                                                   ; VGAG2                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.050     ; 2.778      ;
; 32.840 ; vgaout:inst7|vga_out[9]                                                                                   ; VGAR2                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.050     ; 2.772      ;
; 32.850 ; vgaout:inst7|vga_out[5]                                                                                   ; VGAG1                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.050     ; 2.762      ;
; 32.906 ; vgaout:inst7|vga_out[8]                                                                                   ; VGAR1                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.050     ; 2.706      ;
; 32.956 ; vgaout:inst7|vga_out[0]                                                                                   ; VGAVS                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.050     ; 2.656      ;
; 33.067 ; vgaout:inst7|vga_out[4]                                                                                   ; VGAG0                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.050     ; 2.545      ;
; 33.179 ; vgaout:inst7|vga_out[3]                                                                                   ; VGAB1                      ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -2.050     ; 2.433      ;
; 37.441 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.195      ;
; 37.442 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.194      ;
; 37.442 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.194      ;
; 37.443 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.193      ;
; 37.529 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.107      ;
; 37.530 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.106      ;
; 37.540 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.096      ;
; 37.541 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.095      ;
; 37.586 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.050      ;
; 37.587 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.049      ;
; 37.587 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.049      ;
; 37.588 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.048      ;
; 37.588 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.048      ;
; 37.589 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.047      ;
; 37.589 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.047      ;
; 37.590 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.046      ;
; 37.590 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.046      ;
; 37.590 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.046      ;
; 37.591 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.045      ;
; 37.591 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.045      ;
; 37.591 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.045      ;
; 37.592 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.044      ;
; 37.593 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.039      ;
; 37.594 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.038      ;
; 37.601 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.178     ; 1.890      ;
; 37.611 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.178     ; 1.880      ;
; 37.628 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 2.008      ;
; 37.634 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.178     ; 1.857      ;
; 37.635 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.178     ; 1.856      ;
; 37.637 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.999      ;
; 37.638 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.998      ;
; 37.641 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.178     ; 1.850      ;
; 37.642 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.994      ;
; 37.643 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.993      ;
; 37.664 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 1.969      ;
; 37.665 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 1.968      ;
; 37.669 ; vgaout:inst7|hcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.963      ;
; 37.670 ; vgaout:inst7|hcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.962      ;
; 37.672 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.964      ;
; 37.673 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.963      ;
; 37.674 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.178     ; 1.817      ;
; 37.675 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.961      ;
; 37.676 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.960      ;
; 37.676 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.960      ;
; 37.677 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.959      ;
; 37.677 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.959      ;
; 37.678 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.958      ;
; 37.678 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.958      ;
; 37.679 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.957      ;
; 37.683 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.178     ; 1.808      ;
; 37.685 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.951      ;
; 37.689 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.178     ; 1.802      ;
; 37.725 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.911      ;
; 37.726 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.906      ;
; 37.727 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.731 ; vgaout:inst7|hcount[2]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.905      ;
; 37.732 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.904      ;
; 37.733 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.903      ;
; 37.734 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.902      ;
; 37.735 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.735 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.901      ;
; 37.736 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.900      ;
; 37.737 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.899      ;
; 37.738 ; vgaout:inst7|hcount[1]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.033     ; 1.898      ;
; 37.739 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.893      ;
; 37.740 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.892      ;
; 37.741 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.891      ;
; 37.742 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.890      ;
; 37.742 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.890      ;
; 37.743 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.889      ;
; 37.755 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 1.878      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.140 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.467      ;
; 0.142 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.469      ;
; 0.143 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.470      ;
; 0.144 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.471      ;
; 0.163 ; sdram:inst|colLoadNr[2]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.490      ;
; 0.187 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst2|frame[0]                ; genlock:inst2|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst2|artifact_mode           ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; genlock:inst2|vcount[0]               ; genlock:inst2|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; genlock:inst2|hcount[0]               ; genlock:inst2|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; genlock:inst2|vcount[13]              ; genlock:inst2|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.316      ;
; 0.205 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; genlock:inst2|hcount[13]              ; genlock:inst2|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.213 ; genlock:inst2|red_adc[4]              ; genlock:inst2|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.333      ;
; 0.222 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.543      ;
; 0.225 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.546      ;
; 0.229 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.550      ;
; 0.229 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.550      ;
; 0.230 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.551      ;
; 0.231 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.552      ;
; 0.232 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.553      ;
; 0.234 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 0.553      ;
; 0.235 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.556      ;
; 0.238 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.559      ;
; 0.240 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.561      ;
; 0.241 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.562      ;
; 0.241 ; genlock:inst2|pixel_out[7]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.574      ;
; 0.244 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.565      ;
; 0.244 ; genlock:inst2|pixel_out[0]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.575      ;
; 0.248 ; genlock:inst2|pixel_out[1]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.579      ;
; 0.250 ; genlock:inst2|pixel_out[4]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.579      ;
; 0.252 ; genlock:inst2|pixel_out[2]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.585      ;
; 0.255 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.583      ;
; 0.257 ; genlock:inst2|mode                    ; genlock:inst2|magenta[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.377      ;
; 0.258 ; genlock:inst2|mode                    ; genlock:inst2|brown[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; genlock:inst2|pixel_out[5]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.591      ;
; 0.263 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.591      ;
; 0.267 ; sdram:inst|colLoadNr[6]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.595      ;
; 0.269 ; genlock:inst2|blue_adc[5]             ; genlock:inst2|pixel_adc[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.389      ;
; 0.274 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.595      ;
; 0.274 ; genlock:inst2|pixel_out[3]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.607      ;
; 0.279 ; genlock:inst2|hcount[0]               ; genlock:inst2|dac_step[0]~_Duplicate_1                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.399      ;
; 0.282 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.603      ;
; 0.288 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.408      ;
; 0.291 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.411      ;
; 0.292 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|refreshDelayCounter[2]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|refreshDelayCounter[13]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|refreshDelayCounter[5]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|refreshDelayCounter[10]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|refreshDelayCounter[12]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[19]    ; sdram:inst|refreshDelayCounter[19]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; sdram:inst|refreshDelayCounter[20]    ; sdram:inst|refreshDelayCounter[20]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; genlock:inst2|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.621      ;
; 0.296 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.617      ;
; 0.297 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.416      ;
; 0.297 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|\process_pixel:pixel[1]                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; genlock:inst2|vcount[10]              ; genlock:inst2|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; genlock:inst2|vcount[12]              ; genlock:inst2|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; genlock:inst2|vcount[11]              ; genlock:inst2|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; genlock:inst2|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.626      ;
; 0.305 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[23]             ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|colStoreNr[7]              ; sdram:inst|colStoreNr[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst2|vcount[2]               ; genlock:inst2|vcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst2|vcount[4]               ; genlock:inst2|vcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst2|hcount[2]               ; genlock:inst2|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst2|hcount[12]              ; genlock:inst2|hcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAddress[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sdram:inst|SdrAddress[12]             ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrAddress[18]             ; sdram:inst|SdrAddress[18]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrAddress[19]             ; sdram:inst|SdrAddress[19]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|colStoreNr[2]              ; sdram:inst|colStoreNr[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|colStoreNr[3]              ; sdram:inst|colStoreNr[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; genlock:inst2|vcount[5]               ; genlock:inst2|vcount[5]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.186 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; vgaout:inst7|vsync      ; vgaout:inst7|vga_out[0]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.316      ;
; 0.198 ; vgaout:inst7|hsync      ; vgaout:inst7|vga_out[1]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.319      ;
; 0.219 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.340      ;
; 0.298 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.305 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.430      ;
; 0.318 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.440      ;
; 0.323 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.443      ;
; 0.338 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.459      ;
; 0.343 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.465      ;
; 0.366 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.487      ;
; 0.366 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.487      ;
; 0.366 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.487      ;
; 0.367 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.488      ;
; 0.369 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.490      ;
; 0.369 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.490      ;
; 0.378 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.499      ;
; 0.378 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.499      ;
; 0.378 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.499      ;
; 0.384 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.504      ;
; 0.387 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.508      ;
; 0.392 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.513      ;
; 0.393 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.513      ;
; 0.399 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.520      ;
; 0.401 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.521      ;
; 0.403 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.524      ;
; 0.403 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.523      ;
; 0.406 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.527      ;
; 0.444 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.565      ;
; 0.447 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.569      ;
; 0.456 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.580      ;
; 0.464 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.591      ;
; 0.472 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.592      ;
; 0.475 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.596      ;
; 0.479 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.599      ;
; 0.500 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.620      ;
; 0.510 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.631      ;
; 0.517 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.638      ;
; 0.520 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.641      ;
; 0.522 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.645      ;
; 0.529 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.650      ;
; 0.532 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.657      ;
; 0.538 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.658      ;
; 0.541 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.661      ;
; 0.541 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.661      ;
; 0.542 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.662      ;
; 0.546 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.670      ;
; 0.547 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.668      ;
; 0.547 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.671      ;
; 0.548 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.669      ;
; 0.548 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.672      ;
; 0.549 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.670      ;
; 0.551 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.671      ;
; 0.551 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.671      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 6.468 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.168      ;
; 6.468 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.168      ;
; 6.559 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 2.076      ;
; 6.559 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 2.076      ;
; 6.624 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.012      ;
; 6.724 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.911      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.167 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 1.516      ;
; 7.190 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.491      ;
; 7.190 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.491      ;
; 7.190 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.491      ;
; 7.190 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.491      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.268 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 1.414      ;
; 7.269 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 1.394      ;
; 7.297 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 1.383      ;
; 7.297 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 1.383      ;
; 7.297 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 1.383      ;
; 7.297 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 1.383      ;
; 7.401 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.272      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.558 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.123      ;
; 7.985 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.696      ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.486 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.606      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.965      ;
; 0.989 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.028      ; 1.101      ;
; 1.091 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.213      ;
; 1.197 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.316      ;
; 1.197 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.316      ;
; 1.197 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.316      ;
; 1.197 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.316      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.229 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.350      ;
; 1.245 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.365      ;
; 1.245 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.365      ;
; 1.245 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.365      ;
; 1.245 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]~_Duplicate_1 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.365      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.279 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.401      ;
; 1.754 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.027      ; 1.837      ;
; 1.810 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.028      ; 1.894      ;
; 1.903 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.027      ; 1.986      ;
; 1.903 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.027      ; 1.986      ;
; 1.967 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.028      ; 2.051      ;
; 1.967 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.028      ; 2.051      ;
+-------+------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.113 ; 4.343        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[0]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[1]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[5]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[6]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[7]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[0]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[1]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[2]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|apple2                                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[1]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[2]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[4]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[5]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|brown[1]                                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[0]~_Duplicate_1                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[1]~_Duplicate_1                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[2]~_Duplicate_1                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|frame[0]                                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[1]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[2]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[4]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[5]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[0]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[3]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[7]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|mode                                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[0]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[1]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[2]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[3]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[4]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[5]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[6]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[7]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[0]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[1]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[2]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[3]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[5]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[6]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[7]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[1]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[2]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[4]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[5]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|store_req                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|sync_level                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[1]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[4]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vblank                                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[0]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[10]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[11]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[12]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[13]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[1]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[2]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[3]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[4]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[5]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[6]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[7]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[8]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[9]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vsync                                                                                       ;
; 4.148 ; 4.303        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[0]~en                                                                                   ;
; 4.148 ; 4.303        ; 0.155          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[1]~en                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[0]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[10]                                                                              ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[11]                                                                              ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[1]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[2]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[3]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[4]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[5]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[6]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[7]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[8]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[9]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[9]                                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|rowLoadAck                                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|rowStoreAck                                                                                    ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[0]                                                                                 ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[3]                                                                                 ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[6]                                                                                 ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|deinterlace                                                                                 ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[0]                                                                                ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[3]                                                                                ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[6]                                                                                ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[0]                                                                                  ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[3]                                                                                  ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[6]                                                                                  ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[0]                                                                               ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[1]                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.368 ; 10.368       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.593 ; 19.823       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.625 ; 19.855       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.655 ; 19.839       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 2.531 ; 2.824 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 2.588 ; 2.906 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 2.382 ; 2.668 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 2.199 ; 2.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.199 ; 2.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.197 ; 2.824 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.937 ; 2.564 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.887 ; 2.472 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.942 ; 2.538 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.087 ; 2.695 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.101 ; 2.718 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.931 ; 2.561 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.981 ; 2.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.963 ; 2.562 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.103 ; 2.748 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.118 ; 2.767 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.882 ; 2.474 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.123 ; 2.777 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.074 ; 2.714 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.908 ; 2.498 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 2.279 ; 2.919 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 2.137 ; 2.765 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 2.220 ; 2.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 1.909 ; 2.516 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 2.010 ; 2.629 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 1.306 ; 1.520 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.232 ; 1.488 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -1.981 ; -2.246 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.148 ; -2.452 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -1.912 ; -2.161 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.469 ; -2.045 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.772 ; -2.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.776 ; -2.394 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.523 ; -2.133 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.473 ; -2.045 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.525 ; -2.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.665 ; -2.259 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.678 ; -2.280 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.517 ; -2.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.565 ; -2.155 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.548 ; -2.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.682 ; -2.310 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.697 ; -2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.469 ; -2.047 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.701 ; -2.338 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.655 ; -2.277 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.493 ; -2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.857 ; -2.486 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.720 ; -2.338 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.800 ; -2.443 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.496 ; -2.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -1.598 ; -2.207 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.925 ; -1.146 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.854 ; -1.115 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.012 ; 2.045 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.012 ; 2.045 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.012 ; 2.045 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.111 ; 2.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.111 ; 2.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.068 ; 2.071 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.056 ; 2.055 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.111 ; 2.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.110 ; 2.129 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.106 ; 2.125 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.054 ; 2.053 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.065 ; 2.068 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.104 ; 2.123 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.024 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.113 ; 2.132 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.113 ; 2.132 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.113 ; 2.132 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.066 ; 2.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.052 ; 2.051 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.105 ; 2.124 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.107 ; 2.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.107 ; 2.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.065 ; 2.068 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.067 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.105 ; 2.124 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.064 ; 2.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.104 ; 2.123 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.108 ; 2.127 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.029 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 3.108 ; 3.280 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 2.761 ; 2.852 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 2.838 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 3.044 ; 3.181 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 3.043 ; 3.197 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 3.086 ; 3.235 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 3.220 ; 3.380 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 2.985 ; 3.125 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 3.056 ; 3.191 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 2.940 ; 3.075 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.760 ; 1.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.760 ; 1.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.760 ; 1.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.859 ; 1.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.816 ; 1.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.804 ; 1.804 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.859 ; 1.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.857 ; 1.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.854 ; 1.874 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.852 ; 1.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 0.775 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.800 ; 1.800 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.861 ; 1.881 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.861 ; 1.881 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.800 ; 1.800 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.853 ; 1.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.853 ; 1.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.852 ; 1.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.856 ; 1.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 0.779 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 2.769 ; 2.935 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 2.436 ; 2.524 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 2.510 ; 2.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 2.708 ; 2.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 2.710 ; 2.859 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 2.748 ; 2.891 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 2.880 ; 3.035 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 2.655 ; 2.790 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 2.723 ; 2.853 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 2.608 ; 2.738 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.932 ; 1.919 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.994 ; 1.993 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.994 ; 1.993 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.943 ; 1.929 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.932 ; 1.919 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.986 ; 1.985 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.988 ; 1.987 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.988 ; 1.987 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.942 ; 1.928 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.941 ; 1.927 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.944 ; 1.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.986 ; 1.985 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.681 ; 1.668 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.743 ; 1.742 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.743 ; 1.742 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.692 ; 1.678 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.681 ; 1.668 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.735 ; 1.734 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.737 ; 1.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.737 ; 1.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.691 ; 1.677 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.690 ; 1.676 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.693 ; 1.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.735 ; 1.734 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.946     ; 1.960     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.025     ; 2.026     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.025     ; 2.026     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.948     ; 1.962     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.951     ; 1.964     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.017     ; 2.018     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.019     ; 2.020     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.019     ; 2.020     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.947     ; 1.961     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.946     ; 1.960     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.949     ; 1.963     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.017     ; 2.018     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.695     ; 1.709     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.773     ; 1.774     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.773     ; 1.774     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.697     ; 1.711     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.699     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.765     ; 1.766     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.767     ; 1.768     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.767     ; 1.768     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.696     ; 1.710     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.695     ; 1.709     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.698     ; 1.712     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.765     ; 1.766     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -2.000 ; 0.140 ; 4.733    ; 0.486   ; 4.097               ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 9.588               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; -2.000 ; 0.140 ; 4.733    ; 0.486   ; 4.097               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; 29.463 ; 0.186 ; N/A      ; N/A     ; 19.589              ;
; Design-wide TNS                                    ; -2.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; -2.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.175 ; 4.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.275 ; 4.669 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 3.939 ; 4.300 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.857 ; 4.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.836 ; 4.274 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.857 ; 4.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.359 ; 3.848 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.300 ; 3.706 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.389 ; 3.821 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.618 ; 4.069 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.658 ; 4.096 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.360 ; 3.832 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.474 ; 3.884 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.436 ; 3.866 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.646 ; 4.131 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.678 ; 4.164 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.271 ; 3.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.690 ; 4.178 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.597 ; 4.095 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.332 ; 3.759 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.967 ; 4.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.761 ; 4.193 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.857 ; 4.372 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.306 ; 3.766 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.497 ; 3.972 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 2.126 ; 2.190 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 2.069 ; 2.171 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -1.981 ; -2.246 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.148 ; -2.452 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -1.912 ; -2.161 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.469 ; -2.045 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.772 ; -2.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.776 ; -2.394 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.523 ; -2.133 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.473 ; -2.045 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.525 ; -2.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.665 ; -2.259 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.678 ; -2.280 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.517 ; -2.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.565 ; -2.155 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.548 ; -2.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.682 ; -2.310 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.697 ; -2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.469 ; -2.047 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.701 ; -2.338 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.655 ; -2.277 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.493 ; -2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.857 ; -2.486 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.720 ; -2.338 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.800 ; -2.443 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.496 ; -2.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -1.598 ; -2.207 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.925 ; -1.146 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.854 ; -1.115 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.339 ; 3.384 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.340 ; 3.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.340 ; 3.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.539 ; 3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.465 ; 3.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.465 ; 3.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.443 ; 3.421 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.539 ; 3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.540 ; 3.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.533 ; 3.504 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.441 ; 3.419 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.531 ; 3.502 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.722 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.548 ; 3.519 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.548 ; 3.519 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.548 ; 3.519 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.464 ; 3.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.439 ; 3.417 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.532 ; 3.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.534 ; 3.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.534 ; 3.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.466 ; 3.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.467 ; 3.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.532 ; 3.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.463 ; 3.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.531 ; 3.502 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.537 ; 3.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.710 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.259 ; 5.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 4.725 ; 4.743 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 4.815 ; 4.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 5.214 ; 5.279 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 5.234 ; 5.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 5.273 ; 5.364 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 5.564 ; 5.561 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 5.155 ; 5.151 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 5.299 ; 5.294 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 5.037 ; 5.098 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.760 ; 1.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.760 ; 1.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.760 ; 1.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.859 ; 1.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.816 ; 1.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.804 ; 1.804 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.859 ; 1.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.857 ; 1.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.854 ; 1.874 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.852 ; 1.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 0.775 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.800 ; 1.800 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.861 ; 1.881 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.861 ; 1.881 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.814 ; 1.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.800 ; 1.800 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.853 ; 1.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.855 ; 1.875 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.813 ; 1.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.815 ; 1.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.853 ; 1.873 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.812 ; 1.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.852 ; 1.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.856 ; 1.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 0.779 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 2.769 ; 2.935 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 2.436 ; 2.524 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 2.510 ; 2.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 2.708 ; 2.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 2.710 ; 2.859 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 2.748 ; 2.891 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 2.880 ; 3.035 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 2.655 ; 2.790 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 2.723 ; 2.853 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 2.608 ; 2.738 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DRAM_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAVS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAHS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FP0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIFFB                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFBn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFG                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFGn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFR                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFRn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 15057      ; 1        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 952        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 15057      ; 1        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 952        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 57       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                 ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 57       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Nov 15 13:04:16 2014
Info: Command: quartus_sta rgb2vga -c rgb2vga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'rgb2vga.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000        -2.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    29.463         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.291         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.358         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 4.733
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.733         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.889         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.097
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.097         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.835         0.000 CLOCK_50 
    Info (332119):    19.593         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.513
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.513        -1.513 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    30.309         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.286
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.286         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.312         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 5.084
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.084         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.801
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.801         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.107         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.817         0.000 CLOCK_50 
    Info (332119):    19.589         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.315
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.315        -0.315 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    32.651         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.140
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.140         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 6.468
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.468         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.486
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.486         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.113
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.113         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.588         0.000 CLOCK_50 
    Info (332119):    19.593         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 494 megabytes
    Info: Processing ended: Sat Nov 15 13:04:19 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


