Fitter report for jy_eh
Fri Apr 03 20:40:18 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Apr 03 20:40:18 2020       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; jy_eh                                       ;
; Top-level Entity Name              ; FPGA_20140329                               ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,771 / 6,272 ( 60 % )                      ;
;     Total combinational functions  ; 3,300 / 6,272 ( 53 % )                      ;
;     Dedicated logic registers      ; 1,259 / 6,272 ( 20 % )                      ;
; Total registers                    ; 1259                                        ;
; Total pins                         ; 71 / 92 ( 77 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.4%      ;
;     Processor 3            ;   1.1%      ;
;     Processor 4            ;   1.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4739 ) ; 0.00 % ( 0 / 4739 )        ; 0.00 % ( 0 / 4739 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4739 ) ; 0.00 % ( 0 / 4739 )        ; 0.00 % ( 0 / 4739 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4727 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/jy_eh.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 3,771 / 6,272 ( 60 % ) ;
;     -- Combinational with no register       ; 2512                   ;
;     -- Register only                        ; 471                    ;
;     -- Combinational with a register        ; 788                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1829                   ;
;     -- 3 input functions                    ; 1218                   ;
;     -- <=2 input functions                  ; 253                    ;
;     -- Register only                        ; 471                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 3083                   ;
;     -- arithmetic mode                      ; 217                    ;
;                                             ;                        ;
; Total registers*                            ; 1,259 / 6,684 ( 19 % ) ;
;     -- Dedicated logic registers            ; 1,259 / 6,272 ( 20 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 306 / 392 ( 78 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 71 / 92 ( 77 % )       ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 1 / 2 ( 50 % )         ;
; Global signals                              ; 10                     ;
;     -- Global clocks                        ; 10 / 10 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 20.3% / 19.2% / 21.6%  ;
; Peak interconnect usage (total/H/V)         ; 47.8% / 44.6% / 52.2%  ;
; Maximum fan-out                             ; 1160                   ;
; Highest non-global fan-out                  ; 200                    ;
; Total fan-out                               ; 15644                  ;
; Average fan-out                             ; 3.16                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3771 / 6272 ( 60 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2512                 ; 0                              ;
;     -- Register only                        ; 471                  ; 0                              ;
;     -- Combinational with a register        ; 788                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1829                 ; 0                              ;
;     -- 3 input functions                    ; 1218                 ; 0                              ;
;     -- <=2 input functions                  ; 253                  ; 0                              ;
;     -- Register only                        ; 471                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3083                 ; 0                              ;
;     -- arithmetic mode                      ; 217                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1259                 ; 0                              ;
;     -- Dedicated logic registers            ; 1259 / 6272 ( 20 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 306 / 392 ( 78 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 71                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 9 / 12 ( 75 % )      ; 1 / 12 ( 8 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 115                  ; 1                              ;
;     -- Registered Input Connections         ; 99                   ; 0                              ;
;     -- Output Connections                   ; 17                   ; 99                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 15637                ; 107                            ;
;     -- Registered Connections               ; 3029                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 100                            ;
;     -- hard_block:auto_generated_inst       ; 100                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 37                   ; 1                              ;
;     -- Output Ports                         ; 18                   ; 1                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; A[0]      ; 44    ; 3        ; 5            ; 0            ; 14           ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[10]     ; 59    ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[11]     ; 60    ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[12]     ; 64    ; 4        ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[13]     ; 65    ; 4        ; 28           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[14]     ; 66    ; 4        ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[15]     ; 67    ; 4        ; 30           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[16]     ; 68    ; 4        ; 30           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[17]     ; 69    ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[18]     ; 70    ; 4        ; 32           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[19]     ; 71    ; 4        ; 32           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[1]      ; 46    ; 3        ; 7            ; 0            ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[2]      ; 49    ; 3        ; 13           ; 0            ; 14           ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[3]      ; 50    ; 3        ; 13           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[4]      ; 51    ; 3        ; 16           ; 0            ; 21           ; 44                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[5]      ; 52    ; 3        ; 16           ; 0            ; 7            ; 29                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[6]      ; 53    ; 3        ; 16           ; 0            ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[7]      ; 54    ; 4        ; 18           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[8]      ; 55    ; 4        ; 18           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; A[9]      ; 58    ; 4        ; 21           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; DIO_FPGA6 ; 106   ; 6        ; 34           ; 20           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; EM1CLK    ; 24    ; 2        ; 0            ; 11           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SPISOMIB1 ; 113   ; 7        ; 28           ; 24           ; 7            ; 128                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SPISOMIB2 ; 111   ; 7        ; 30           ; 24           ; 21           ; 128                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SPISOMIB3 ; 115   ; 7        ; 28           ; 24           ; 21           ; 128                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SPISOMIB4 ; 120   ; 7        ; 23           ; 24           ; 7            ; 128                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SPISOMIB5 ; 124   ; 7        ; 18           ; 24           ; 14           ; 128                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SPISOMIB6 ; 129   ; 8        ; 16           ; 24           ; 21           ; 128                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SPISOMIB7 ; 133   ; 8        ; 13           ; 24           ; 21           ; 128                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SPISOMIB8 ; 136   ; 8        ; 9            ; 24           ; 7            ; 128                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SPISOMIB9 ; 138   ; 8        ; 7            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; nEM1CS2   ; 25    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; nEM1CS4   ; 91    ; 6        ; 34           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; nEM1OE    ; 73    ; 5        ; 34           ; 2            ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; nEM1RNW   ; 83    ; 5        ; 34           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; nEM1WE    ; 75    ; 5        ; 34           ; 3            ; 21           ; 65                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; nRST      ; 23    ; 1        ; 0            ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DIO_FPGA0   ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIO_FPGA1   ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIO_FPGA2   ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIO_FPGA3   ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIO_FPGA4   ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIO_FPGA5   ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EM1WAIT     ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPICLKB_UN  ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPISIMOB1   ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPISIMOB2   ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPISIMOB3   ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPISIMOB4   ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPISIMOB5   ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPISIMOB6   ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPISIMOB7   ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPISIMOB8   ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPISIMOB9   ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; nSPISTEB_UN ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; D[0]  ; 1     ; 1        ; 0            ; 23           ; 0            ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[10] ; 33    ; 2        ; 0            ; 6            ; 21           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[11] ; 34    ; 2        ; 0            ; 5            ; 14           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[12] ; 38    ; 3        ; 1            ; 0            ; 21           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[13] ; 39    ; 3        ; 1            ; 0            ; 14           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[14] ; 42    ; 3        ; 3            ; 0            ; 0            ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[15] ; 43    ; 3        ; 5            ; 0            ; 21           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[1]  ; 2     ; 1        ; 0            ; 23           ; 7            ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[2]  ; 3     ; 1        ; 0            ; 23           ; 14           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[3]  ; 7     ; 1        ; 0            ; 21           ; 7            ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[4]  ; 10    ; 1        ; 0            ; 18           ; 14           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[5]  ; 11    ; 1        ; 0            ; 18           ; 21           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[6]  ; 28    ; 2        ; 0            ; 9            ; 7            ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[7]  ; 30    ; 2        ; 0            ; 8            ; 14           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[8]  ; 31    ; 2        ; 0            ; 7            ; 0            ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
; D[9]  ; 32    ; 2        ; 0            ; 6            ; 14           ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nEM1OE~input        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; DIO_FPGA1               ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; DIO_FPGA2               ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; DIO_FPGA4               ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; SPISIMOB7               ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; SPISOMIB7               ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; SPISIMOB9               ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; SPISOMIB9               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 8 / 8 ( 100 % )   ; 3.3V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 13 / 14 ( 93 % )  ; 3.3V          ; --           ;
; 5        ; 6 / 13 ( 46 % )   ; 3.3V          ; --           ;
; 6        ; 7 / 10 ( 70 % )   ; 3.3V          ; --           ;
; 7        ; 10 / 13 ( 77 % )  ; 3.3V          ; --           ;
; 8        ; 10 / 12 ( 83 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; D[0]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; D[1]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; D[2]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; D[3]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; D[4]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; D[5]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; nRST                                                      ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; EM1CLK                                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; nEM1CS2                                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; D[6]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; D[7]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; D[8]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; D[9]                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; D[10]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; D[11]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; D[12]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; D[13]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; D[14]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; D[15]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; A[0]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; A[1]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; A[2]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; A[3]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; A[4]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; A[5]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; A[6]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; A[7]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; A[8]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; A[9]                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; A[10]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; A[11]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; A[12]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; A[13]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; A[14]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; A[15]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; A[16]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; A[17]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; A[18]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; A[19]                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; nEM1OE                                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; nEM1WE                                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; EM1WAIT                                                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; nEM1RNW                                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; DIO_FPGA0                                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; DIO_FPGA1                                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; nEM1CS4                                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; DIO_FPGA2                                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; DIO_FPGA3                                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; DIO_FPGA4                                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; DIO_FPGA5                                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; DIO_FPGA6                                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; SPISIMOB2                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; SPISOMIB2                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; SPISIMOB1                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; SPISOMIB1                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; SPISIMOB3                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; SPISOMIB3                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; SPISIMOB4                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; SPISOMIB4                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; SPISIMOB5                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; SPISOMIB5                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; SPISIMOB6                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; SPISOMIB6                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; SPISIMOB7                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; SPISOMIB7                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; SPISIMOB8                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; SPISOMIB8                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; SPISIMOB9                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; SPISOMIB9                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; nSPISTEB_UN                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; SPICLKB_UN                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                     ;
+-------------------------------+-----------------------------------------------------------------+
; Name                          ; pll:inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                          ;
; Compensate clock              ; clock0                                                          ;
; Compensated input/output pins ; --                                                              ;
; Switchover type               ; --                                                              ;
; Input frequency 0             ; 100.0 MHz                                                       ;
; Input frequency 1             ; --                                                              ;
; Nominal PFD frequency         ; 100.0 MHz                                                       ;
; Nominal VCO frequency         ; 600.0 MHz                                                       ;
; VCO post scale K counter      ; 2                                                               ;
; VCO frequency control         ; Auto                                                            ;
; VCO phase shift step          ; 208 ps                                                          ;
; VCO multiply                  ; --                                                              ;
; VCO divide                    ; --                                                              ;
; Freq min lock                 ; 50.01 MHz                                                       ;
; Freq max lock                 ; 108.37 MHz                                                      ;
; M VCO Tap                     ; 0                                                               ;
; M Initial                     ; 1                                                               ;
; M value                       ; 6                                                               ;
; N value                       ; 1                                                               ;
; Charge pump current           ; setting 1                                                       ;
; Loop filter resistance        ; setting 27                                                      ;
; Loop filter capacitance       ; setting 0                                                       ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                            ;
; Bandwidth type                ; Medium                                                          ;
; Real time reconfigurable      ; Off                                                             ;
; Scan chain MIF file           ; --                                                              ;
; Preserve PLL counter order    ; Off                                                             ;
; PLL location                  ; PLL_1                                                           ;
; Inclk0 signal                 ; EM1CLK                                                          ;
; Inclk1 signal                 ; --                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                   ;
; Inclk1 signal type            ; --                                                              ;
+-------------------------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; SPISIMOB2   ; Missing drive strength ;
; SPISIMOB3   ; Missing drive strength ;
; SPISIMOB4   ; Missing drive strength ;
; SPISIMOB5   ; Missing drive strength ;
; SPISIMOB6   ; Missing drive strength ;
; SPISIMOB7   ; Missing drive strength ;
; SPISIMOB8   ; Missing drive strength ;
; nSPISTEB_UN ; Missing drive strength ;
; SPICLKB_UN  ; Missing drive strength ;
; DIO_FPGA1   ; Missing drive strength ;
; DIO_FPGA3   ; Missing drive strength ;
; DIO_FPGA2   ; Missing drive strength ;
; DIO_FPGA4   ; Missing drive strength ;
; DIO_FPGA5   ; Missing drive strength ;
; EM1WAIT     ; Missing drive strength ;
; SPISIMOB9   ; Missing drive strength ;
; DIO_FPGA0   ; Missing drive strength ;
; SPISIMOB1   ; Missing drive strength ;
; D[15]       ; Missing drive strength ;
; D[14]       ; Missing drive strength ;
; D[13]       ; Missing drive strength ;
; D[12]       ; Missing drive strength ;
; D[11]       ; Missing drive strength ;
; D[10]       ; Missing drive strength ;
; D[9]        ; Missing drive strength ;
; D[8]        ; Missing drive strength ;
; D[7]        ; Missing drive strength ;
; D[6]        ; Missing drive strength ;
; D[5]        ; Missing drive strength ;
; D[4]        ; Missing drive strength ;
; D[3]        ; Missing drive strength ;
; D[2]        ; Missing drive strength ;
; D[1]        ; Missing drive strength ;
; D[0]        ; Missing drive strength ;
+-------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+---------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                       ; Entity Name   ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+---------------+--------------+
; |FPGA_20140329                       ; 3771 (0)    ; 1259 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 71   ; 0            ; 2512 (0)     ; 471 (0)           ; 788 (0)          ; |FPGA_20140329                                                            ; FPGA_20140329 ; work         ;
;    |MAINDEC2:inst2|                  ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 0 (0)            ; |FPGA_20140329|MAINDEC2:inst2                                             ; MAINDEC2      ; work         ;
;    |da_test:inst3|                   ; 3714 (3714) ; 1259 (1259)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2455 (2455)  ; 471 (471)         ; 788 (788)        ; |FPGA_20140329|da_test:inst3                                              ; da_test       ; work         ;
;    |pll:inst|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_20140329|pll:inst                                                   ; pll           ; work         ;
;       |altpll:altpll_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_20140329|pll:inst|altpll:altpll_component                           ; altpll        ; work         ;
;          |pll_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_20140329|pll:inst|altpll:altpll_component|pll_altpll:auto_generated ; pll_altpll    ; work         ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; SPISIMOB2   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nRST        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SPISIMOB3   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPISIMOB4   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPISIMOB5   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPISIMOB6   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPISIMOB7   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPISIMOB8   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nSPISTEB_UN ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPICLKB_UN  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIO_FPGA1   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIO_FPGA3   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIO_FPGA2   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIO_FPGA4   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIO_FPGA5   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EM1WAIT     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPISIMOB9   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIO_FPGA0   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPISIMOB1   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nEM1CS4     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; nEM1RNW     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SPISOMIB9   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DIO_FPGA6   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; D[15]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[14]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[13]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[12]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[11]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[10]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[9]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[8]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[7]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[6]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[5]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[4]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[3]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[2]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[1]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[0]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[9]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; nEM1CS2     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; A[19]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[18]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[17]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[15]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[14]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[13]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[12]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[11]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[10]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[8]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[16]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; EM1CLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; nEM1WE      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[2]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[7]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[3]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[1]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[6]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[4]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[0]        ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; A[5]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; nEM1OE      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SPISOMIB8   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SPISOMIB6   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SPISOMIB7   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SPISOMIB5   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SPISOMIB2   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SPISOMIB3   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SPISOMIB4   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SPISOMIB1   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; nRST                                          ;                   ;         ;
; nEM1CS4                                       ;                   ;         ;
; nEM1RNW                                       ;                   ;         ;
; SPISOMIB9                                     ;                   ;         ;
; DIO_FPGA6                                     ;                   ;         ;
; D[15]                                         ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[6][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[5][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][15]        ; 1                 ; 6       ;
; D[14]                                         ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][14]        ; 0                 ; 6       ;
; D[13]                                         ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][13]        ; 0                 ; 6       ;
; D[12]                                         ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][12]        ; 0                 ; 6       ;
; D[11]                                         ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][11]        ; 0                 ; 6       ;
; D[10]                                         ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][10]        ; 0                 ; 6       ;
; D[9]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][9]         ; 0                 ; 6       ;
; D[8]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][8]         ; 0                 ; 6       ;
; D[7]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][7]         ; 0                 ; 6       ;
; D[6]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[6][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[5][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][6]         ; 1                 ; 6       ;
; D[5]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][5]         ; 0                 ; 6       ;
; D[4]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][4]         ; 0                 ; 6       ;
; D[3]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][3]         ; 0                 ; 6       ;
; D[2]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[5][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[6][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][2]         ; 1                 ; 6       ;
; D[1]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[5][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[6][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][1]         ; 1                 ; 6       ;
; D[0]                                          ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][0]         ; 0                 ; 6       ;
; A[9]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND               ; 0                 ; 6       ;
;      - da_test:inst3|da_start_temp3~0         ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~4           ; 0                 ; 6       ;
; nEM1CS2                                       ;                   ;         ;
; A[19]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~0             ; 0                 ; 6       ;
; A[18]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~0             ; 0                 ; 6       ;
; A[17]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~0             ; 0                 ; 6       ;
; A[15]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~1             ; 0                 ; 6       ;
; A[14]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~1             ; 0                 ; 6       ;
; A[13]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~1             ; 1                 ; 6       ;
; A[12]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~1             ; 0                 ; 6       ;
; A[11]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~2             ; 0                 ; 6       ;
; A[10]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~2             ; 0                 ; 6       ;
; A[8]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND~2             ; 0                 ; 6       ;
; A[16]                                         ;                   ;         ;
;      - MAINDEC2:inst2|nINV_SEND               ; 1                 ; 6       ;
;      - da_test:inst3|da_start_temp3~0         ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~4           ; 1                 ; 6       ;
; EM1CLK                                        ;                   ;         ;
; nEM1WE                                        ;                   ;         ;
;      - da_test:inst3|INV1_CS_TX[5][0]~0       ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[6][0]~1       ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[4][0]~2       ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[7][0]~3       ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[2][0]~4       ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[1][0]~5       ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[0][0]~6       ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_TX[3][0]~7       ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[6][0]~4       ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[4][0]~5       ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[7][0]~6       ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[5][0]~7       ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[1][0]~8       ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[3][0]~9       ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[5][0]~4       ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[6][0]~5       ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[4][0]~6       ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[7][0]~7       ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[1][0]~8       ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[0][0]~9       ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[5][15]~0      ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[6][15]~1      ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[4][15]~2      ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[7][15]~3      ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][15]~4      ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[1][9]~5       ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[0][0]~6       ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[3][15]~7      ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[5][15]~0      ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[6][15]~1      ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[4][15]~2      ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[7][15]~3      ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[1][15]~4      ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[2][15]~5      ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[0][15]~6      ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_TX[3][15]~7      ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[5][15]~0      ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[6][15]~1      ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[4][15]~2      ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[7][15]~3      ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][15]~4      ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[1][15]~5      ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[0][15]~6      ; 0                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][15]~7      ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[5][15]~4      ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[6][15]~5      ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[4][15]~6      ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[7][15]~7      ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[1][15]~8      ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[0][15]~9      ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[5][0]~0       ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[6][0]~1       ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[4][0]~2       ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[7][0]~3       ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[1][0]~4       ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][0]~5       ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[0][0]~6       ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][0]~7       ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][0]~10      ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][0]~11      ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][0]~10      ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][0]~11      ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][15]~10     ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][15]~11     ; 0                 ; 6       ;
;      - DIO_FPGA0~output                       ; 0                 ; 6       ;
; A[2]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV0_CS[4]~6           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[6]~7           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV3_CS[3]~0           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~9           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[4]~0           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[7]~1           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[2]~12          ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[1]~4           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[3]~5           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[1]~4           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[3]~5           ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~27                ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~35                ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV1_CS[2]~2           ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][0]~10      ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][0]~11      ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~151               ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~152               ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~13          ; 1                 ; 6       ;
; A[7]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV0_CS[1]~4           ; 1                 ; 6       ;
; A[3]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV0_CS[1]~4           ; 1                 ; 6       ;
; A[1]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV0_CS[4]~6           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[6]~7           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV3_CS[3]~0           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~9           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[4]~0           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[7]~1           ; 1                 ; 6       ;
;      - da_test:inst3|INV4_CS_TX[2][15]~4      ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[4]~3           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[3]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[1]~4           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[3]~5           ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[2][0]~5       ; 1                 ; 6       ;
;      - da_test:inst3|INV0_CS_TX[3][0]~7       ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[2]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[1]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV1_CS[2]~2           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[2]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[3]             ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[2][0]~10      ; 1                 ; 6       ;
;      - da_test:inst3|INV2_CS_TX[0][0]~11      ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~150               ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~151               ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~152               ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~13          ; 1                 ; 6       ;
; A[6]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV0_CS[4]~6           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[6]~7           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~8           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV2_CS[1]~0           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV3_CS[2]~2           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[4]~0           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[7]~1           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[2]~2           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[4]~3           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[3]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[1]~4           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[3]~5           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[3]~6           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[2]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[1]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV1_CS[2]~2           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV1_CS[1]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[2]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[3]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV1_CS[2]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[0]             ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~150               ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~13          ; 1                 ; 6       ;
; A[4]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV5_CS[5]~2           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV5_CS[2]~3           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[4]~2           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[1]~3           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV2_CS[1]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV2_CS[2]~1           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV2_CS[3]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV7_CS[1]~0           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV3_CS[4]~1           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV5_CS[2]~4           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV3_CS[1]~3           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~10          ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[4]~11          ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[2]~12          ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[1]~4           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[3]~5           ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV5_CS[7]             ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[2][15]~4      ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_TX[3][15]~7      ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV7_CS[7]             ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~16                ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~17                ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~19                ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~20                ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~26                ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~28                ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~36                ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~51                ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV3_CS[1]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV2_CS[0]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV3_CS[3]             ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[2][0]~10      ; 1                 ; 6       ;
;      - da_test:inst3|INV3_CS_TX[3][0]~11      ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[2][15]~10     ; 1                 ; 6       ;
;      - da_test:inst3|INV7_CS_TX[3][15]~11     ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[1]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV5_CS[0]             ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~151               ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~152               ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~154               ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~155               ; 1                 ; 6       ;
;      - da_test:inst3|Mux743~156               ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[5]             ; 1                 ; 6       ;
;      - MAINDEC2:inst2|nINV1_CS[4]             ; 1                 ; 6       ;
; A[0]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV5_CS[5]~2           ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV5_CS[2]~3           ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV6_CS[4]~2           ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV6_CS[1]~3           ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV2_CS[1]             ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV2_CS[2]~1           ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV2_CS[3]             ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV7_CS[1]~0           ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV3_CS[4]~1           ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV5_CS[2]~4           ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV3_CS[1]~3           ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~10          ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV0_CS[4]~11          ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV0_CS[2]~12          ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV4_CS[1]~4           ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV4_CS[3]             ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV5_CS[7]             ; 0                 ; 0       ;
;      - da_test:inst3|INV6_CS_TX[2][15]~4      ; 1                 ; 0       ;
;      - da_test:inst3|INV6_CS_TX[3][15]~7      ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV7_CS[7]             ; 0                 ; 0       ;
;      - da_test:inst3|Mux743~17                ; 1                 ; 0       ;
;      - da_test:inst3|Mux743~19                ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV3_CS[1]             ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV2_CS[0]             ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV3_CS[3]             ; 1                 ; 0       ;
;      - da_test:inst3|INV3_CS_TX[2][0]~10      ; 1                 ; 0       ;
;      - da_test:inst3|INV3_CS_TX[3][0]~11      ; 1                 ; 0       ;
;      - da_test:inst3|INV7_CS_TX[2][15]~10     ; 1                 ; 0       ;
;      - da_test:inst3|INV7_CS_TX[3][15]~11     ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV6_CS[1]             ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV5_CS[0]             ; 0                 ; 0       ;
;      - MAINDEC2:inst2|nINV0_CS[5]             ; 1                 ; 0       ;
;      - MAINDEC2:inst2|nINV1_CS[4]             ; 0                 ; 0       ;
; A[5]                                          ;                   ;         ;
;      - MAINDEC2:inst2|nINV5_CS[5]~2           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV5_CS[2]~3           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[4]~2           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[1]~3           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV2_CS[1]~0           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV2_CS[2]~1           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV7_CS[1]~0           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV3_CS[4]~1           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV3_CS[2]~2           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[1]~10          ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[4]~11          ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[2]~12          ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[1]~4           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV4_CS[3]~5           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV5_CS[7]             ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[3]~6           ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV7_CS[7]             ; 0                 ; 6       ;
;      - da_test:inst3|Mux743~16                ; 0                 ; 6       ;
;      - da_test:inst3|Mux743~20                ; 0                 ; 6       ;
;      - da_test:inst3|Mux743~28                ; 0                 ; 6       ;
;      - da_test:inst3|Mux743~36                ; 0                 ; 6       ;
;      - da_test:inst3|Mux743~51                ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV6_CS[1]             ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV5_CS[0]             ; 0                 ; 6       ;
;      - da_test:inst3|Mux743~154               ; 0                 ; 6       ;
;      - da_test:inst3|Mux743~155               ; 0                 ; 6       ;
;      - da_test:inst3|Mux743~156               ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV0_CS[5]             ; 0                 ; 6       ;
;      - MAINDEC2:inst2|nINV1_CS[4]             ; 0                 ; 6       ;
; nEM1OE                                        ;                   ;         ;
;      - D[15]~output                           ; 1                 ; 6       ;
;      - D[14]~output                           ; 1                 ; 6       ;
;      - D[13]~output                           ; 1                 ; 6       ;
;      - D[12]~output                           ; 1                 ; 6       ;
;      - D[11]~output                           ; 1                 ; 6       ;
;      - D[10]~output                           ; 1                 ; 6       ;
;      - D[9]~output                            ; 1                 ; 6       ;
;      - D[8]~output                            ; 1                 ; 6       ;
;      - D[7]~output                            ; 1                 ; 6       ;
;      - D[6]~output                            ; 1                 ; 6       ;
;      - D[5]~output                            ; 1                 ; 6       ;
;      - D[4]~output                            ; 1                 ; 6       ;
;      - D[3]~output                            ; 1                 ; 6       ;
;      - D[2]~output                            ; 1                 ; 6       ;
;      - D[1]~output                            ; 1                 ; 6       ;
;      - D[0]~output                            ; 1                 ; 6       ;
;      - da_test:inst3|Dout[15]~0               ; 1                 ; 6       ;
; SPISOMIB8                                     ;                   ;         ;
;      - da_test:inst3|INV7_CS_RX[6][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][7]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][7]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][7]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][11]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][7]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][11]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][11]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[3][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[1][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[0][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][1]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][1]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][10]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][10]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[4][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[2][1]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[7][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[5][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV7_CS_RX[6][9]~feeder  ; 0                 ; 6       ;
; SPISOMIB6                                     ;                   ;         ;
;      - da_test:inst3|INV5_CS_RX[6][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[5][1]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][1]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][10]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][1]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[0][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[7][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][11]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][7]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[4][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[2][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV5_CS_RX[1][11]~feeder ; 0                 ; 6       ;
; SPISOMIB7                                     ;                   ;         ;
;      - da_test:inst3|INV6_CS_RX[7][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][15]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][14]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][14]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][14]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][14]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][14]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][14]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][14]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][13]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][13]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][13]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][13]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][13]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][13]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][13]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][12]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][12]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][12]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][12]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][12]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][12]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][12]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][11]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][11]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][11]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][11]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][11]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][11]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][11]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][11]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][10]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][10]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][10]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][10]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][10]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][10]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][10]        ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][9]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][9]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][9]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][9]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][9]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][9]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][9]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][8]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][8]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][8]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][8]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][8]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][8]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][7]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][7]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][7]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][7]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][7]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][7]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][7]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][7]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][6]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][5]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][5]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][5]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][5]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][5]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][5]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][5]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][5]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][4]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][4]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][4]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][4]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][4]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][4]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][3]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][3]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][3]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][3]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][3]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][3]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][3]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][3]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][2]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][1]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][0]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][0]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[4][0]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[2][0]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][0]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][0]         ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[5][15]~feeder ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][0]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][13]~feeder ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][8]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][8]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][4]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][12]~feeder ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[1][9]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][0]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][6]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][2]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][1]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[0][1]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[6][1]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][4]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][2]~feeder  ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[7][10]~feeder ; 1                 ; 6       ;
;      - da_test:inst3|INV6_CS_RX[3][14]~feeder ; 1                 ; 6       ;
; SPISOMIB5                                     ;                   ;         ;
;      - da_test:inst3|INV4_CS_RX[6][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][1]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[0][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][11]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[7][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[1][11]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][7]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV4_CS_RX[4][13]~feeder ; 0                 ; 6       ;
; SPISOMIB2                                     ;                   ;         ;
;      - da_test:inst3|INV1_CS_RX[7][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[1][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[6][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][10]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][11]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[0][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[7][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[5][11]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[3][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[4][7]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV1_CS_RX[2][9]~feeder  ; 0                 ; 6       ;
; SPISOMIB3                                     ;                   ;         ;
;      - da_test:inst3|INV2_CS_RX[7][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][10]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][10]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[6][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[1][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[5][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][10]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[4][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[0][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[3][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV2_CS_RX[2][7]~feeder  ; 0                 ; 6       ;
; SPISOMIB4                                     ;                   ;         ;
;      - da_test:inst3|INV3_CS_RX[7][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][7]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][1]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][6]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][10]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][1]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][0]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[4][11]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[2][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[3][8]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[7][4]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[1][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV3_CS_RX[5][8]~feeder  ; 0                 ; 6       ;
; SPISOMIB1                                     ;                   ;         ;
;      - da_test:inst3|INV0_CS_RX[7][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][15]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][14]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][13]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][12]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][11]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][10]        ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][9]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][8]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][7]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][6]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][5]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][4]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][3]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][2]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][1]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[7][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[6][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[5][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[1][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][0]         ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][14]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][7]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][15]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][9]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][13]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[4][2]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][5]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[0][10]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[2][3]~feeder  ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][12]~feeder ; 0                 ; 6       ;
;      - da_test:inst3|INV0_CS_RX[3][6]~feeder  ; 0                 ; 6       ;
+-----------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; EM1CLK                                                                      ; PIN_24             ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|CLK_out1                                                      ; FF_X4_Y8_N9        ; 1160    ; Clock                     ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; da_test:inst3|Data_temp1~0                                                  ; LCCOMB_X16_Y10_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|Dout[15]~0                                                    ; LCCOMB_X13_Y11_N28 ; 16      ; Latch enable              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; da_test:inst3|INV0_CS_RX[0][0]~126                                          ; LCCOMB_X21_Y20_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][10]~46                                          ; LCCOMB_X22_Y15_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][11]~37                                          ; LCCOMB_X10_Y17_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][12]~30                                          ; LCCOMB_X18_Y18_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][13]~21                                          ; LCCOMB_X16_Y18_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][14]~14                                          ; LCCOMB_X17_Y16_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][15]~5                                           ; LCCOMB_X14_Y18_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][1]~118                                          ; LCCOMB_X25_Y19_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][2]~110                                          ; LCCOMB_X13_Y21_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][3]~101                                          ; LCCOMB_X23_Y15_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][4]~94                                           ; LCCOMB_X18_Y13_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][5]~85                                           ; LCCOMB_X25_Y18_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][6]~78                                           ; LCCOMB_X21_Y21_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][7]~69                                           ; LCCOMB_X12_Y20_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][8]~62                                           ; LCCOMB_X12_Y13_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[0][9]~53                                           ; LCCOMB_X16_Y15_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][0]~123                                          ; LCCOMB_X16_Y20_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][10]~43                                          ; LCCOMB_X25_Y16_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][11]~38                                          ; LCCOMB_X11_Y15_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][12]~27                                          ; LCCOMB_X19_Y18_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][13]~22                                          ; LCCOMB_X16_Y19_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][14]~11                                          ; LCCOMB_X21_Y13_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][15]~6                                           ; LCCOMB_X13_Y18_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][1]~116                                          ; LCCOMB_X24_Y20_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][2]~107                                          ; LCCOMB_X19_Y15_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][3]~102                                          ; LCCOMB_X23_Y14_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][4]~91                                           ; LCCOMB_X17_Y17_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][5]~86                                           ; LCCOMB_X21_Y18_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][6]~75                                           ; LCCOMB_X21_Y18_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][7]~70                                           ; LCCOMB_X12_Y20_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][8]~59                                           ; LCCOMB_X11_Y14_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[1][9]~54                                           ; LCCOMB_X17_Y16_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][0]~124                                          ; LCCOMB_X18_Y19_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][10]~44                                          ; LCCOMB_X24_Y16_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][11]~35                                          ; LCCOMB_X11_Y16_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][12]~28                                          ; LCCOMB_X19_Y14_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][13]~19                                          ; LCCOMB_X19_Y16_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][14]~12                                          ; LCCOMB_X19_Y14_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][15]~3                                           ; LCCOMB_X16_Y18_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][1]~115                                          ; LCCOMB_X24_Y19_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][2]~108                                          ; LCCOMB_X10_Y21_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][3]~99                                           ; LCCOMB_X23_Y17_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][4]~92                                           ; LCCOMB_X18_Y13_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][5]~83                                           ; LCCOMB_X24_Y15_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][6]~76                                           ; LCCOMB_X21_Y19_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][7]~67                                           ; LCCOMB_X10_Y20_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][8]~60                                           ; LCCOMB_X12_Y13_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[2][9]~51                                           ; LCCOMB_X16_Y15_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][0]~125                                          ; LCCOMB_X18_Y14_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][10]~45                                          ; LCCOMB_X26_Y16_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][11]~36                                          ; LCCOMB_X10_Y15_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][12]~29                                          ; LCCOMB_X19_Y15_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][13]~20                                          ; LCCOMB_X17_Y18_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][14]~13                                          ; LCCOMB_X22_Y13_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][15]~4                                           ; LCCOMB_X13_Y18_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][1]~117                                          ; LCCOMB_X23_Y20_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][2]~109                                          ; LCCOMB_X10_Y21_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][3]~100                                          ; LCCOMB_X24_Y14_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][4]~93                                           ; LCCOMB_X18_Y17_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][5]~84                                           ; LCCOMB_X17_Y18_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][6]~77                                           ; LCCOMB_X23_Y21_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][7]~68                                           ; LCCOMB_X10_Y20_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][8]~61                                           ; LCCOMB_X12_Y13_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[3][9]~52                                           ; LCCOMB_X14_Y13_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][0]~120                                          ; LCCOMB_X21_Y20_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][10]~40                                          ; LCCOMB_X25_Y16_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][11]~33                                          ; LCCOMB_X13_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][12]~24                                          ; LCCOMB_X19_Y16_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][13]~17                                          ; LCCOMB_X19_Y19_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][14]~8                                           ; LCCOMB_X22_Y14_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][15]~1                                           ; LCCOMB_X16_Y21_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][1]~113                                          ; LCCOMB_X23_Y19_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][2]~104                                          ; LCCOMB_X12_Y21_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][3]~97                                           ; LCCOMB_X25_Y17_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][4]~88                                           ; LCCOMB_X18_Y13_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][5]~81                                           ; LCCOMB_X25_Y18_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][6]~72                                           ; LCCOMB_X21_Y19_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][7]~65                                           ; LCCOMB_X12_Y20_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][8]~56                                           ; LCCOMB_X12_Y17_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[4][9]~49                                           ; LCCOMB_X17_Y15_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][0]~121                                          ; LCCOMB_X16_Y20_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][10]~41                                          ; LCCOMB_X29_Y16_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][11]~32                                          ; LCCOMB_X10_Y16_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][12]~25                                          ; LCCOMB_X19_Y17_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][13]~16                                          ; LCCOMB_X18_Y19_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][14]~9                                           ; LCCOMB_X22_Y15_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][15]~0                                           ; LCCOMB_X14_Y17_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][1]~112                                          ; LCCOMB_X23_Y19_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][2]~105                                          ; LCCOMB_X11_Y21_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][3]~96                                           ; LCCOMB_X25_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][4]~89                                           ; LCCOMB_X18_Y17_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][5]~80                                           ; LCCOMB_X24_Y18_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][6]~73                                           ; LCCOMB_X21_Y21_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][7]~64                                           ; LCCOMB_X13_Y19_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][8]~57                                           ; LCCOMB_X11_Y15_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[5][9]~48                                           ; LCCOMB_X17_Y15_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][0]~122                                          ; LCCOMB_X18_Y19_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][10]~42                                          ; LCCOMB_X24_Y16_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][11]~34                                          ; LCCOMB_X11_Y16_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][12]~26                                          ; LCCOMB_X19_Y17_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][13]~18                                          ; LCCOMB_X17_Y16_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][14]~10                                          ; LCCOMB_X19_Y14_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][15]~2                                           ; LCCOMB_X16_Y13_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][1]~114                                          ; LCCOMB_X24_Y19_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][2]~106                                          ; LCCOMB_X12_Y21_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][3]~98                                           ; LCCOMB_X23_Y17_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][4]~90                                           ; LCCOMB_X17_Y17_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][5]~82                                           ; LCCOMB_X23_Y18_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][6]~74                                           ; LCCOMB_X22_Y21_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][7]~66                                           ; LCCOMB_X13_Y19_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][8]~58                                           ; LCCOMB_X12_Y17_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[6][9]~50                                           ; LCCOMB_X16_Y15_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][0]~127                                          ; LCCOMB_X16_Y20_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][10]~47                                          ; LCCOMB_X24_Y16_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][11]~39                                          ; LCCOMB_X10_Y16_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][12]~31                                          ; LCCOMB_X17_Y16_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][13]~23                                          ; LCCOMB_X21_Y15_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][14]~15                                          ; LCCOMB_X18_Y14_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][15]~7                                           ; LCCOMB_X14_Y17_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][1]~119                                          ; LCCOMB_X25_Y19_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][2]~111                                          ; LCCOMB_X12_Y18_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][3]~103                                          ; LCCOMB_X23_Y17_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][4]~95                                           ; LCCOMB_X19_Y13_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][5]~87                                           ; LCCOMB_X22_Y18_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][6]~79                                           ; LCCOMB_X22_Y19_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][7]~71                                           ; LCCOMB_X13_Y20_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][8]~63                                           ; LCCOMB_X12_Y15_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_RX[7][9]~55                                           ; LCCOMB_X16_Y16_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV0_CS_TX[0][0]~6                                            ; LCCOMB_X13_Y13_N8  ; 16      ; Latch enable              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; da_test:inst3|INV0_CS_TX[1][0]~4                                            ; LCCOMB_X11_Y14_N8  ; 16      ; Latch enable              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; da_test:inst3|INV0_CS_TX[2][0]~5                                            ; LCCOMB_X10_Y14_N12 ; 16      ; Latch enable              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; da_test:inst3|INV0_CS_TX[3][0]~7                                            ; LCCOMB_X10_Y14_N6  ; 16      ; Latch enable              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; da_test:inst3|INV0_CS_TX[4][0]~2                                            ; LCCOMB_X13_Y13_N10 ; 16      ; Latch enable              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; da_test:inst3|INV0_CS_TX[5][0]~0                                            ; LCCOMB_X11_Y14_N6  ; 16      ; Latch enable              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; da_test:inst3|INV0_CS_TX[6][0]~1                                            ; LCCOMB_X13_Y13_N14 ; 16      ; Latch enable              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; da_test:inst3|INV0_CS_TX[7][0]~3                                            ; LCCOMB_X7_Y7_N24   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV1_CS_TX[0][0]~6                                            ; LCCOMB_X21_Y7_N24  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV1_CS_TX[1][0]~5                                            ; LCCOMB_X17_Y7_N30  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV1_CS_TX[2][0]~4                                            ; LCCOMB_X16_Y8_N28  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV1_CS_TX[3][0]~7                                            ; LCCOMB_X17_Y6_N30  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV1_CS_TX[4][0]~2                                            ; LCCOMB_X14_Y9_N0   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV1_CS_TX[5][0]~0                                            ; LCCOMB_X13_Y9_N26  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV1_CS_TX[6][0]~1                                            ; LCCOMB_X13_Y9_N12  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV1_CS_TX[7][0]~3                                            ; LCCOMB_X16_Y9_N6   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV2_CS_TX[0][0]~11                                           ; LCCOMB_X10_Y9_N30  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV2_CS_TX[1][0]~8                                            ; LCCOMB_X14_Y8_N30  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV2_CS_TX[2][0]~10                                           ; LCCOMB_X13_Y10_N30 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV2_CS_TX[3][0]~9                                            ; LCCOMB_X7_Y6_N0    ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV2_CS_TX[4][0]~5                                            ; LCCOMB_X6_Y5_N6    ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV2_CS_TX[5][0]~7                                            ; LCCOMB_X7_Y10_N18  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV2_CS_TX[6][0]~4                                            ; LCCOMB_X12_Y8_N28  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV2_CS_TX[7][0]~6                                            ; LCCOMB_X12_Y12_N6  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV3_CS_TX[0][0]~9                                            ; LCCOMB_X10_Y11_N10 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV3_CS_TX[1][0]~8                                            ; LCCOMB_X10_Y11_N30 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV3_CS_TX[2][0]~10                                           ; LCCOMB_X11_Y11_N12 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV3_CS_TX[3][0]~11                                           ; LCCOMB_X11_Y11_N22 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV3_CS_TX[4][0]~6                                            ; LCCOMB_X13_Y11_N12 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV3_CS_TX[5][0]~4                                            ; LCCOMB_X8_Y11_N18  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV3_CS_TX[6][0]~5                                            ; LCCOMB_X9_Y11_N30  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV3_CS_TX[7][0]~7                                            ; LCCOMB_X8_Y11_N6   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV4_CS_TX[0][0]~6                                            ; LCCOMB_X6_Y10_N20  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV4_CS_TX[1][9]~5                                            ; LCCOMB_X4_Y11_N30  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV4_CS_TX[2][15]~4                                           ; LCCOMB_X9_Y7_N6    ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV4_CS_TX[3][15]~7                                           ; LCCOMB_X6_Y11_N28  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV4_CS_TX[4][15]~2                                           ; LCCOMB_X13_Y13_N30 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV4_CS_TX[5][15]~0                                           ; LCCOMB_X12_Y10_N0  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV4_CS_TX[6][15]~1                                           ; LCCOMB_X13_Y13_N6  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV4_CS_TX[7][15]~3                                           ; LCCOMB_X14_Y8_N0   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV5_CS_TX[0][15]~6                                           ; LCCOMB_X16_Y8_N30  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV5_CS_TX[1][15]~4                                           ; LCCOMB_X17_Y8_N16  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV5_CS_TX[2][15]~5                                           ; LCCOMB_X14_Y12_N4  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV5_CS_TX[3][15]~7                                           ; LCCOMB_X21_Y10_N22 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV5_CS_TX[4][15]~2                                           ; LCCOMB_X21_Y11_N24 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV5_CS_TX[5][15]~0                                           ; LCCOMB_X5_Y10_N18  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV5_CS_TX[6][15]~1                                           ; LCCOMB_X22_Y11_N18 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV5_CS_TX[7][15]~3                                           ; LCCOMB_X14_Y12_N28 ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV6_CS_TX[0][15]~6                                           ; LCCOMB_X12_Y5_N18  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV6_CS_TX[1][15]~5                                           ; LCCOMB_X13_Y3_N0   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV6_CS_TX[2][15]~4                                           ; LCCOMB_X12_Y3_N22  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV6_CS_TX[3][15]~7                                           ; LCCOMB_X12_Y3_N2   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV6_CS_TX[4][15]~2                                           ; LCCOMB_X14_Y4_N0   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV6_CS_TX[5][15]~0                                           ; LCCOMB_X13_Y5_N30  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV6_CS_TX[6][15]~1                                           ; LCCOMB_X13_Y4_N0   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV6_CS_TX[7][15]~3                                           ; LCCOMB_X17_Y4_N10  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV7_CS_TX[0][15]~9                                           ; LCCOMB_X22_Y7_N12  ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV7_CS_TX[1][15]~8                                           ; LCCOMB_X12_Y6_N6   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV7_CS_TX[2][15]~10                                          ; LCCOMB_X8_Y4_N30   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV7_CS_TX[3][15]~11                                          ; LCCOMB_X13_Y7_N4   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV7_CS_TX[4][15]~6                                           ; LCCOMB_X5_Y8_N2    ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV7_CS_TX[5][15]~4                                           ; LCCOMB_X5_Y6_N28   ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV7_CS_TX[6][15]~5                                           ; LCCOMB_X5_Y8_N0    ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|INV7_CS_TX[7][15]~7                                           ; LCCOMB_X5_Y4_N0    ; 16      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|LessThan7~10                                                  ; LCCOMB_X31_Y15_N8  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|LessThan9~10                                                  ; LCCOMB_X16_Y11_N6  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|\Data_insert2:RX_cnt[31]~1                                    ; LCCOMB_X18_Y12_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|\Data_insert:TX_cnt[31]~1                                     ; LCCOMB_X30_Y14_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|da_start_temp3~0                                              ; LCCOMB_X22_Y4_N14  ; 66      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; da_test:inst3|nSYNC_temp3                                                   ; FF_X16_Y13_N21     ; 200     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; nEM1OE                                                                      ; PIN_73             ; 17      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 99      ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; da_test:inst3|CLK_out1                                                      ; FF_X4_Y8_N9        ; 1160    ; 714                                  ; Global Clock         ; GCLK1            ; --                        ;
; da_test:inst3|Dout[15]~0                                                    ; LCCOMB_X13_Y11_N28 ; 16      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; da_test:inst3|INV0_CS_TX[0][0]~6                                            ; LCCOMB_X13_Y13_N8  ; 16      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; da_test:inst3|INV0_CS_TX[1][0]~4                                            ; LCCOMB_X11_Y14_N8  ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; da_test:inst3|INV0_CS_TX[2][0]~5                                            ; LCCOMB_X10_Y14_N12 ; 16      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; da_test:inst3|INV0_CS_TX[3][0]~7                                            ; LCCOMB_X10_Y14_N6  ; 16      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; da_test:inst3|INV0_CS_TX[4][0]~2                                            ; LCCOMB_X13_Y13_N10 ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; da_test:inst3|INV0_CS_TX[5][0]~0                                            ; LCCOMB_X11_Y14_N6  ; 16      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; da_test:inst3|INV0_CS_TX[6][0]~1                                            ; LCCOMB_X13_Y13_N14 ; 16      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 99      ; 5                                    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,427 / 32,401 ( 20 % ) ;
; C16 interconnects     ; 194 / 1,326 ( 15 % )    ;
; C4 interconnects      ; 4,360 / 21,816 ( 20 % ) ;
; Direct links          ; 650 / 32,401 ( 2 % )    ;
; Global clocks         ; 10 / 10 ( 100 % )       ;
; Local interconnects   ; 2,226 / 10,320 ( 22 % ) ;
; R24 interconnects     ; 219 / 1,289 ( 17 % )    ;
; R4 interconnects      ; 4,799 / 28,186 ( 17 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.32) ; Number of LABs  (Total = 306) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 13                            ;
; 3                                           ; 8                             ;
; 4                                           ; 7                             ;
; 5                                           ; 3                             ;
; 6                                           ; 13                            ;
; 7                                           ; 7                             ;
; 8                                           ; 4                             ;
; 9                                           ; 7                             ;
; 10                                          ; 8                             ;
; 11                                          ; 7                             ;
; 12                                          ; 15                            ;
; 13                                          ; 21                            ;
; 14                                          ; 19                            ;
; 15                                          ; 24                            ;
; 16                                          ; 138                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.08) ; Number of LABs  (Total = 306) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 175                           ;
; 1 Clock enable                     ; 92                            ;
; 1 Sync. clear                      ; 5                             ;
; 2 Clock enables                    ; 59                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.61) ; Number of LABs  (Total = 306) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 6                             ;
; 3                                            ; 5                             ;
; 4                                            ; 13                            ;
; 5                                            ; 3                             ;
; 6                                            ; 10                            ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 10                            ;
; 13                                           ; 13                            ;
; 14                                           ; 10                            ;
; 15                                           ; 20                            ;
; 16                                           ; 84                            ;
; 17                                           ; 14                            ;
; 18                                           ; 6                             ;
; 19                                           ; 5                             ;
; 20                                           ; 5                             ;
; 21                                           ; 5                             ;
; 22                                           ; 15                            ;
; 23                                           ; 9                             ;
; 24                                           ; 16                            ;
; 25                                           ; 10                            ;
; 26                                           ; 5                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.11) ; Number of LABs  (Total = 306) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 43                            ;
; 2                                               ; 29                            ;
; 3                                               ; 41                            ;
; 4                                               ; 39                            ;
; 5                                               ; 18                            ;
; 6                                               ; 23                            ;
; 7                                               ; 14                            ;
; 8                                               ; 14                            ;
; 9                                               ; 16                            ;
; 10                                              ; 7                             ;
; 11                                              ; 15                            ;
; 12                                              ; 13                            ;
; 13                                              ; 10                            ;
; 14                                              ; 7                             ;
; 15                                              ; 0                             ;
; 16                                              ; 11                            ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.60) ; Number of LABs  (Total = 306) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 8                             ;
; 4                                            ; 10                            ;
; 5                                            ; 6                             ;
; 6                                            ; 4                             ;
; 7                                            ; 7                             ;
; 8                                            ; 9                             ;
; 9                                            ; 12                            ;
; 10                                           ; 7                             ;
; 11                                           ; 17                            ;
; 12                                           ; 11                            ;
; 13                                           ; 15                            ;
; 14                                           ; 17                            ;
; 15                                           ; 14                            ;
; 16                                           ; 13                            ;
; 17                                           ; 17                            ;
; 18                                           ; 7                             ;
; 19                                           ; 13                            ;
; 20                                           ; 6                             ;
; 21                                           ; 7                             ;
; 22                                           ; 7                             ;
; 23                                           ; 7                             ;
; 24                                           ; 6                             ;
; 25                                           ; 4                             ;
; 26                                           ; 2                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 7                             ;
; 30                                           ; 6                             ;
; 31                                           ; 7                             ;
; 32                                           ; 7                             ;
; 33                                           ; 11                            ;
; 34                                           ; 6                             ;
; 35                                           ; 10                            ;
; 36                                           ; 11                            ;
; 37                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 71        ; 0            ; 71        ; 0            ; 0            ; 71        ; 71        ; 0            ; 71        ; 71        ; 0            ; 0            ; 0            ; 0            ; 53           ; 0            ; 0            ; 53           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 71        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 71           ; 0         ; 71           ; 71           ; 0         ; 0         ; 71           ; 0         ; 0         ; 71           ; 71           ; 71           ; 71           ; 18           ; 71           ; 71           ; 18           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 0         ; 71           ; 71           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SPISIMOB2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nRST               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISIMOB3          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISIMOB4          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISIMOB5          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISIMOB6          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISIMOB7          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISIMOB8          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nSPISTEB_UN        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPICLKB_UN         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIO_FPGA1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIO_FPGA3          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIO_FPGA2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIO_FPGA4          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIO_FPGA5          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EM1WAIT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISIMOB9          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIO_FPGA0          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISIMOB1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nEM1CS4            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nEM1RNW            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISOMIB9          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIO_FPGA6          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[15]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[14]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[13]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[12]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[11]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[10]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[9]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[8]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[9]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nEM1CS2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[19]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[18]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[17]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[15]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[14]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[13]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[12]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[11]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[10]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[8]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[16]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EM1CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nEM1WE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nEM1OE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISOMIB8          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISOMIB6          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISOMIB7          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISOMIB5          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISOMIB2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISOMIB3          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISOMIB4          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPISOMIB1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                        ;
+-------------------------------------------------------------------------+------------------------+-------------------+
; Source Clock(s)                                                         ; Destination Clock(s)   ; Delay Added in ns ;
+-------------------------------------------------------------------------+------------------------+-------------------+
; da_test:inst3|CLK_out1                                                  ; A[0]                   ; 376.4             ;
; da_test:inst3|CLK_out1,I/O                                              ; A[0]                   ; 372.0             ;
; inst|altpll_component|auto_generated|pll1|clk[0],da_test:inst3|CLK_out1 ; da_test:inst3|CLK_out1 ; 310.8             ;
; I/O                                                                     ; A[0]                   ; 258.3             ;
; inst|altpll_component|auto_generated|pll1|clk[0]                        ; da_test:inst3|CLK_out1 ; 194.1             ;
; da_test:inst3|CLK_out1,A[0],I/O                                         ; A[0]                   ; 172.7             ;
+-------------------------------------------------------------------------+------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                ;
+---------------------------------+------------------------+-------------------+
; Source Register                 ; Destination Register   ; Delay Added in ns ;
+---------------------------------+------------------------+-------------------+
; A[7]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[3]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[6]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[5]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[4]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[0]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[1]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[2]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; nEM1CS2                         ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[19]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[18]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[17]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[15]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[14]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[13]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[12]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[11]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[10]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[8]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[16]                           ; da_test:inst3|Dout[1]  ; 13.067            ;
; A[9]                            ; da_test:inst3|Dout[1]  ; 13.067            ;
; da_test:inst3|INV6_CS_RX[7][1]  ; da_test:inst3|Dout[1]  ; 11.616            ;
; da_test:inst3|INV6_CS_RX[6][1]  ; da_test:inst3|Dout[1]  ; 11.616            ;
; da_test:inst3|INV6_CS_RX[0][1]  ; da_test:inst3|Dout[1]  ; 11.616            ;
; da_test:inst3|INV6_CS_RX[3][1]  ; da_test:inst3|Dout[1]  ; 11.616            ;
; da_test:inst3|INV6_CS_RX[2][1]  ; da_test:inst3|Dout[1]  ; 11.616            ;
; da_test:inst3|INV6_CS_RX[1][1]  ; da_test:inst3|Dout[1]  ; 11.616            ;
; da_test:inst3|INV6_CS_RX[5][1]  ; da_test:inst3|Dout[1]  ; 11.616            ;
; da_test:inst3|INV6_CS_RX[4][1]  ; da_test:inst3|Dout[1]  ; 11.616            ;
; da_test:inst3|INV7_CS_RX[7][15] ; da_test:inst3|Dout[15] ; 11.515            ;
; da_test:inst3|INV6_CS_RX[7][15] ; da_test:inst3|Dout[15] ; 11.515            ;
; da_test:inst3|INV7_CS_RX[7][7]  ; da_test:inst3|Dout[7]  ; 11.498            ;
; da_test:inst3|INV6_CS_RX[7][7]  ; da_test:inst3|Dout[7]  ; 11.498            ;
; da_test:inst3|INV3_CS_RX[5][0]  ; da_test:inst3|Dout[0]  ; 11.459            ;
; da_test:inst3|INV3_CS_RX[4][0]  ; da_test:inst3|Dout[0]  ; 11.459            ;
; da_test:inst3|INV3_CS_RX[2][0]  ; da_test:inst3|Dout[0]  ; 11.459            ;
; da_test:inst3|INV3_CS_RX[1][0]  ; da_test:inst3|Dout[0]  ; 11.459            ;
; da_test:inst3|INV3_CS_RX[0][0]  ; da_test:inst3|Dout[0]  ; 11.459            ;
; da_test:inst3|INV3_CS_RX[3][0]  ; da_test:inst3|Dout[0]  ; 11.459            ;
; da_test:inst3|INV3_CS_RX[6][0]  ; da_test:inst3|Dout[0]  ; 11.459            ;
; da_test:inst3|INV3_CS_RX[5][12] ; da_test:inst3|Dout[12] ; 11.347            ;
; da_test:inst3|INV3_CS_RX[4][12] ; da_test:inst3|Dout[12] ; 11.347            ;
; da_test:inst3|INV3_CS_RX[2][12] ; da_test:inst3|Dout[12] ; 11.347            ;
; da_test:inst3|INV3_CS_RX[1][12] ; da_test:inst3|Dout[12] ; 11.347            ;
; da_test:inst3|INV3_CS_RX[0][12] ; da_test:inst3|Dout[12] ; 11.347            ;
; da_test:inst3|INV3_CS_RX[3][12] ; da_test:inst3|Dout[12] ; 11.347            ;
; da_test:inst3|INV3_CS_RX[6][12] ; da_test:inst3|Dout[12] ; 11.347            ;
; da_test:inst3|INV5_CS_RX[0][7]  ; da_test:inst3|Dout[7]  ; 11.317            ;
; da_test:inst3|INV6_CS_RX[4][7]  ; da_test:inst3|Dout[7]  ; 11.317            ;
; da_test:inst3|INV6_CS_RX[0][7]  ; da_test:inst3|Dout[7]  ; 11.317            ;
; da_test:inst3|INV6_CS_RX[3][7]  ; da_test:inst3|Dout[7]  ; 11.317            ;
; da_test:inst3|INV6_CS_RX[2][7]  ; da_test:inst3|Dout[7]  ; 11.317            ;
; da_test:inst3|INV6_CS_RX[1][7]  ; da_test:inst3|Dout[7]  ; 11.317            ;
; da_test:inst3|INV6_CS_RX[6][7]  ; da_test:inst3|Dout[7]  ; 11.317            ;
; da_test:inst3|INV6_CS_RX[5][7]  ; da_test:inst3|Dout[7]  ; 11.317            ;
; da_test:inst3|INV5_CS_RX[0][1]  ; da_test:inst3|Dout[1]  ; 11.307            ;
; da_test:inst3|INV7_CS_RX[7][1]  ; da_test:inst3|Dout[1]  ; 11.307            ;
; da_test:inst3|INV6_CS_RX[7][5]  ; da_test:inst3|Dout[5]  ; 11.257            ;
; da_test:inst3|INV6_CS_RX[6][5]  ; da_test:inst3|Dout[5]  ; 11.257            ;
; da_test:inst3|INV6_CS_RX[5][5]  ; da_test:inst3|Dout[5]  ; 11.257            ;
; da_test:inst3|INV6_CS_RX[0][5]  ; da_test:inst3|Dout[5]  ; 11.257            ;
; da_test:inst3|INV6_CS_RX[2][5]  ; da_test:inst3|Dout[5]  ; 11.257            ;
; da_test:inst3|INV6_CS_RX[1][5]  ; da_test:inst3|Dout[5]  ; 11.257            ;
; da_test:inst3|INV6_CS_RX[3][5]  ; da_test:inst3|Dout[5]  ; 11.257            ;
; da_test:inst3|INV6_CS_RX[4][5]  ; da_test:inst3|Dout[5]  ; 11.257            ;
; da_test:inst3|INV6_CS_RX[7][11] ; da_test:inst3|Dout[11] ; 11.206            ;
; da_test:inst3|INV6_CS_RX[6][11] ; da_test:inst3|Dout[11] ; 11.206            ;
; da_test:inst3|INV6_CS_RX[5][11] ; da_test:inst3|Dout[11] ; 11.206            ;
; da_test:inst3|INV6_CS_RX[0][11] ; da_test:inst3|Dout[11] ; 11.206            ;
; da_test:inst3|INV6_CS_RX[2][11] ; da_test:inst3|Dout[11] ; 11.206            ;
; da_test:inst3|INV6_CS_RX[1][11] ; da_test:inst3|Dout[11] ; 11.206            ;
; da_test:inst3|INV6_CS_RX[3][11] ; da_test:inst3|Dout[11] ; 11.206            ;
; da_test:inst3|INV6_CS_RX[4][11] ; da_test:inst3|Dout[11] ; 11.206            ;
; da_test:inst3|INV0_CS_RX[7][14] ; da_test:inst3|Dout[14] ; 11.158            ;
; da_test:inst3|INV0_CS_RX[4][14] ; da_test:inst3|Dout[14] ; 11.158            ;
; da_test:inst3|INV0_CS_RX[0][14] ; da_test:inst3|Dout[14] ; 11.158            ;
; da_test:inst3|INV0_CS_RX[1][14] ; da_test:inst3|Dout[14] ; 11.158            ;
; da_test:inst3|INV0_CS_RX[2][14] ; da_test:inst3|Dout[14] ; 11.158            ;
; da_test:inst3|INV0_CS_RX[3][14] ; da_test:inst3|Dout[14] ; 11.158            ;
; da_test:inst3|INV0_CS_RX[5][14] ; da_test:inst3|Dout[14] ; 11.158            ;
; da_test:inst3|Dout[14]          ; da_test:inst3|Dout[14] ; 11.158            ;
; da_test:inst3|INV5_CS_RX[0][11] ; da_test:inst3|Dout[11] ; 11.158            ;
; da_test:inst3|INV7_CS_RX[7][11] ; da_test:inst3|Dout[11] ; 11.158            ;
; da_test:inst3|INV1_CS_RX[6][14] ; da_test:inst3|Dout[14] ; 11.143            ;
; da_test:inst3|INV1_CS_RX[5][14] ; da_test:inst3|Dout[14] ; 11.143            ;
; da_test:inst3|INV1_CS_RX[3][14] ; da_test:inst3|Dout[14] ; 11.143            ;
; da_test:inst3|INV1_CS_RX[4][14] ; da_test:inst3|Dout[14] ; 11.143            ;
; da_test:inst3|INV1_CS_RX[2][14] ; da_test:inst3|Dout[14] ; 11.143            ;
; da_test:inst3|INV1_CS_RX[1][14] ; da_test:inst3|Dout[14] ; 11.143            ;
; da_test:inst3|INV1_CS_RX[7][14] ; da_test:inst3|Dout[14] ; 11.143            ;
; da_test:inst3|INV1_CS_RX[0][8]  ; da_test:inst3|Dout[8]  ; 11.101            ;
; da_test:inst3|INV2_CS_RX[5][8]  ; da_test:inst3|Dout[8]  ; 11.101            ;
; da_test:inst3|INV2_CS_RX[4][8]  ; da_test:inst3|Dout[8]  ; 11.101            ;
; da_test:inst3|INV2_CS_RX[3][8]  ; da_test:inst3|Dout[8]  ; 11.101            ;
; da_test:inst3|INV2_CS_RX[1][8]  ; da_test:inst3|Dout[8]  ; 11.101            ;
; da_test:inst3|INV2_CS_RX[0][8]  ; da_test:inst3|Dout[8]  ; 11.101            ;
; da_test:inst3|INV2_CS_RX[2][8]  ; da_test:inst3|Dout[8]  ; 11.101            ;
; da_test:inst3|INV2_CS_RX[6][8]  ; da_test:inst3|Dout[8]  ; 11.101            ;
; da_test:inst3|INV5_CS_RX[0][5]  ; da_test:inst3|Dout[5]  ; 11.095            ;
; da_test:inst3|INV7_CS_RX[7][5]  ; da_test:inst3|Dout[5]  ; 11.095            ;
+---------------------------------+------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "jy_eh"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/db/pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/db/pll_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 1040 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'jy_eh.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/db/pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node da_test:inst3|CLK_out1  File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 407
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node da_test:inst3|CLK_out1~0 File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 407
        Info (176357): Destination node SPICLKB_UN~output
        Info (176357): Destination node DIO_FPGA3~output
Info (176353): Automatically promoted node da_test:inst3|Dout[15]~0  File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 263
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node da_test:inst3|INV0_CS_TX[0][0]~6  File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 139
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node da_test:inst3|INV0_CS_TX[1][0]~4  File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 139
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node da_test:inst3|INV0_CS_TX[2][0]~5  File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 139
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node da_test:inst3|INV0_CS_TX[3][0]~7  File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 139
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node da_test:inst3|INV0_CS_TX[4][0]~2  File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 139
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node da_test:inst3|INV0_CS_TX[5][0]~0  File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 139
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node da_test:inst3|INV0_CS_TX[6][0]~1  File: C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/da_test.vhd Line: 139
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 5.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:26
Info (11888): Total time spent on timing analysis during the Fitter is 5.13 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169177): 53 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin nRST uses I/O standard 3.3-V LVCMOS at 23
    Info (169178): Pin nEM1CS4 uses I/O standard 3.3-V LVCMOS at 91
    Info (169178): Pin nEM1RNW uses I/O standard 3.3-V LVCMOS at 83
    Info (169178): Pin SPISOMIB9 uses I/O standard 3.3-V LVCMOS at 138
    Info (169178): Pin DIO_FPGA6 uses I/O standard 3.3-V LVCMOS at 106
    Info (169178): Pin D[15] uses I/O standard 3.3-V LVCMOS at 43
    Info (169178): Pin D[14] uses I/O standard 3.3-V LVCMOS at 42
    Info (169178): Pin D[13] uses I/O standard 3.3-V LVCMOS at 39
    Info (169178): Pin D[12] uses I/O standard 3.3-V LVCMOS at 38
    Info (169178): Pin D[11] uses I/O standard 3.3-V LVCMOS at 34
    Info (169178): Pin D[10] uses I/O standard 3.3-V LVCMOS at 33
    Info (169178): Pin D[9] uses I/O standard 3.3-V LVCMOS at 32
    Info (169178): Pin D[8] uses I/O standard 3.3-V LVCMOS at 31
    Info (169178): Pin D[7] uses I/O standard 3.3-V LVCMOS at 30
    Info (169178): Pin D[6] uses I/O standard 3.3-V LVCMOS at 28
    Info (169178): Pin D[5] uses I/O standard 3.3-V LVCMOS at 11
    Info (169178): Pin D[4] uses I/O standard 3.3-V LVCMOS at 10
    Info (169178): Pin D[3] uses I/O standard 3.3-V LVCMOS at 7
    Info (169178): Pin D[2] uses I/O standard 3.3-V LVCMOS at 3
    Info (169178): Pin D[1] uses I/O standard 3.3-V LVCMOS at 2
    Info (169178): Pin D[0] uses I/O standard 3.3-V LVCMOS at 1
    Info (169178): Pin A[9] uses I/O standard 3.3-V LVCMOS at 58
    Info (169178): Pin nEM1CS2 uses I/O standard 3.3-V LVCMOS at 25
    Info (169178): Pin A[19] uses I/O standard 3.3-V LVCMOS at 71
    Info (169178): Pin A[18] uses I/O standard 3.3-V LVCMOS at 70
    Info (169178): Pin A[17] uses I/O standard 3.3-V LVCMOS at 69
    Info (169178): Pin A[15] uses I/O standard 3.3-V LVCMOS at 67
    Info (169178): Pin A[14] uses I/O standard 3.3-V LVCMOS at 66
    Info (169178): Pin A[13] uses I/O standard 3.3-V LVCMOS at 65
    Info (169178): Pin A[12] uses I/O standard 3.3-V LVCMOS at 64
    Info (169178): Pin A[11] uses I/O standard 3.3-V LVCMOS at 60
    Info (169178): Pin A[10] uses I/O standard 3.3-V LVCMOS at 59
    Info (169178): Pin A[8] uses I/O standard 3.3-V LVCMOS at 55
    Info (169178): Pin A[16] uses I/O standard 3.3-V LVCMOS at 68
    Info (169178): Pin EM1CLK uses I/O standard 3.3-V LVCMOS at 24
    Info (169178): Pin nEM1WE uses I/O standard 3.3-V LVCMOS at 75
    Info (169178): Pin A[2] uses I/O standard 3.3-V LVCMOS at 49
    Info (169178): Pin A[7] uses I/O standard 3.3-V LVCMOS at 54
    Info (169178): Pin A[3] uses I/O standard 3.3-V LVCMOS at 50
    Info (169178): Pin A[1] uses I/O standard 3.3-V LVCMOS at 46
    Info (169178): Pin A[6] uses I/O standard 3.3-V LVCMOS at 53
    Info (169178): Pin A[4] uses I/O standard 3.3-V LVCMOS at 51
    Info (169178): Pin A[0] uses I/O standard 3.3-V LVCMOS at 44
    Info (169178): Pin A[5] uses I/O standard 3.3-V LVCMOS at 52
    Info (169178): Pin nEM1OE uses I/O standard 3.3-V LVCMOS at 73
    Info (169178): Pin SPISOMIB8 uses I/O standard 3.3-V LVCMOS at 136
    Info (169178): Pin SPISOMIB6 uses I/O standard 3.3-V LVCMOS at 129
    Info (169178): Pin SPISOMIB7 uses I/O standard 3.3-V LVCMOS at 133
    Info (169178): Pin SPISOMIB5 uses I/O standard 3.3-V LVCMOS at 124
    Info (169178): Pin SPISOMIB2 uses I/O standard 3.3-V LVCMOS at 111
    Info (169178): Pin SPISOMIB3 uses I/O standard 3.3-V LVCMOS at 115
    Info (169178): Pin SPISOMIB4 uses I/O standard 3.3-V LVCMOS at 120
    Info (169178): Pin SPISOMIB1 uses I/O standard 3.3-V LVCMOS at 113
Info (144001): Generated suppressed messages file C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/jy_eh.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5536 megabytes
    Info: Processing ended: Fri Apr 03 20:40:19 2020
    Info: Elapsed time: 00:01:46
    Info: Total CPU time (on all processors): 00:02:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/HALAB_G/Desktop/micro_robot_app-master/code/robot_FPGA_code - 190528/jy_eh.fit.smsg.


