Fitter report for reg_file_rv32i
Wed Nov 05 06:28:23 2025
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+-------------------------------+----------------------------------------------+
; Fitter Status                 ; Successful - Wed Nov 05 06:28:23 2025        ;
; Quartus II Version            ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;
; Revision Name                 ; reg_file_rv32i                               ;
; Top-level Entity Name         ; reg_file_rv32i                               ;
; Family                        ; Stratix II                                   ;
; Device                        ; EP2S15F484C3                                 ;
; Timing Models                 ; Final                                        ;
; Logic utilization             ; 12 %                                         ;
;     Combinational ALUTs       ; 681 / 12,480 ( 5 % )                         ;
;     Dedicated logic registers ; 1,067 / 12,480 ( 9 % )                       ;
; Total registers               ; 1067                                         ;
; Total pins                    ; 113 / 343 ( 33 % )                           ;
; Total virtual pins            ; 0                                            ;
; Total block memory bits       ; 0 / 419,328 ( 0 % )                          ;
; DSP block 9-bit elements      ; 0 / 96 ( 0 % )                               ;
; Total PLLs                    ; 0 / 6 ( 0 % )                                ;
; Total DLLs                    ; 0 / 2 ( 0 % )                                ;
+-------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; rs1[0]      ; Incomplete set of assignments ;
; rs1[1]      ; Incomplete set of assignments ;
; rs1[2]      ; Incomplete set of assignments ;
; rs1[3]      ; Incomplete set of assignments ;
; rs1[4]      ; Incomplete set of assignments ;
; rs1[5]      ; Incomplete set of assignments ;
; rs1[6]      ; Incomplete set of assignments ;
; rs1[7]      ; Incomplete set of assignments ;
; rs1[8]      ; Incomplete set of assignments ;
; rs1[9]      ; Incomplete set of assignments ;
; rs1[10]     ; Incomplete set of assignments ;
; rs1[11]     ; Incomplete set of assignments ;
; rs1[12]     ; Incomplete set of assignments ;
; rs1[13]     ; Incomplete set of assignments ;
; rs1[14]     ; Incomplete set of assignments ;
; rs1[15]     ; Incomplete set of assignments ;
; rs1[16]     ; Incomplete set of assignments ;
; rs1[17]     ; Incomplete set of assignments ;
; rs1[18]     ; Incomplete set of assignments ;
; rs1[19]     ; Incomplete set of assignments ;
; rs1[20]     ; Incomplete set of assignments ;
; rs1[21]     ; Incomplete set of assignments ;
; rs1[22]     ; Incomplete set of assignments ;
; rs1[23]     ; Incomplete set of assignments ;
; rs1[24]     ; Incomplete set of assignments ;
; rs1[25]     ; Incomplete set of assignments ;
; rs1[26]     ; Incomplete set of assignments ;
; rs1[27]     ; Incomplete set of assignments ;
; rs1[28]     ; Incomplete set of assignments ;
; rs1[29]     ; Incomplete set of assignments ;
; rs1[30]     ; Incomplete set of assignments ;
; rs1[31]     ; Incomplete set of assignments ;
; rs2[0]      ; Incomplete set of assignments ;
; rs2[1]      ; Incomplete set of assignments ;
; rs2[2]      ; Incomplete set of assignments ;
; rs2[3]      ; Incomplete set of assignments ;
; rs2[4]      ; Incomplete set of assignments ;
; rs2[5]      ; Incomplete set of assignments ;
; rs2[6]      ; Incomplete set of assignments ;
; rs2[7]      ; Incomplete set of assignments ;
; rs2[8]      ; Incomplete set of assignments ;
; rs2[9]      ; Incomplete set of assignments ;
; rs2[10]     ; Incomplete set of assignments ;
; rs2[11]     ; Incomplete set of assignments ;
; rs2[12]     ; Incomplete set of assignments ;
; rs2[13]     ; Incomplete set of assignments ;
; rs2[14]     ; Incomplete set of assignments ;
; rs2[15]     ; Incomplete set of assignments ;
; rs2[16]     ; Incomplete set of assignments ;
; rs2[17]     ; Incomplete set of assignments ;
; rs2[18]     ; Incomplete set of assignments ;
; rs2[19]     ; Incomplete set of assignments ;
; rs2[20]     ; Incomplete set of assignments ;
; rs2[21]     ; Incomplete set of assignments ;
; rs2[22]     ; Incomplete set of assignments ;
; rs2[23]     ; Incomplete set of assignments ;
; rs2[24]     ; Incomplete set of assignments ;
; rs2[25]     ; Incomplete set of assignments ;
; rs2[26]     ; Incomplete set of assignments ;
; rs2[27]     ; Incomplete set of assignments ;
; rs2[28]     ; Incomplete set of assignments ;
; rs2[29]     ; Incomplete set of assignments ;
; rs2[30]     ; Incomplete set of assignments ;
; rs2[31]     ; Incomplete set of assignments ;
; clock       ; Incomplete set of assignments ;
; rs1_addr[1] ; Incomplete set of assignments ;
; rs1_addr[2] ; Incomplete set of assignments ;
; rs1_addr[4] ; Incomplete set of assignments ;
; rs1_addr[3] ; Incomplete set of assignments ;
; rs1_addr[0] ; Incomplete set of assignments ;
; rs2_addr[1] ; Incomplete set of assignments ;
; rs2_addr[2] ; Incomplete set of assignments ;
; rs2_addr[4] ; Incomplete set of assignments ;
; rs2_addr[3] ; Incomplete set of assignments ;
; rs2_addr[0] ; Incomplete set of assignments ;
; rd_in[0]    ; Incomplete set of assignments ;
; rd_addr[0]  ; Incomplete set of assignments ;
; rd_addr[1]  ; Incomplete set of assignments ;
; rd_addr[2]  ; Incomplete set of assignments ;
; rd_addr[3]  ; Incomplete set of assignments ;
; cu_rdwrite  ; Incomplete set of assignments ;
; rd_addr[4]  ; Incomplete set of assignments ;
; rd_in[1]    ; Incomplete set of assignments ;
; rd_in[2]    ; Incomplete set of assignments ;
; rd_in[3]    ; Incomplete set of assignments ;
; rd_in[4]    ; Incomplete set of assignments ;
; rd_in[5]    ; Incomplete set of assignments ;
; rd_in[6]    ; Incomplete set of assignments ;
; rd_in[7]    ; Incomplete set of assignments ;
; rd_in[8]    ; Incomplete set of assignments ;
; rd_in[9]    ; Incomplete set of assignments ;
; rd_in[10]   ; Incomplete set of assignments ;
; rd_in[11]   ; Incomplete set of assignments ;
; rd_in[12]   ; Incomplete set of assignments ;
; rd_in[13]   ; Incomplete set of assignments ;
; rd_in[14]   ; Incomplete set of assignments ;
; rd_in[15]   ; Incomplete set of assignments ;
; rd_in[16]   ; Incomplete set of assignments ;
; rd_in[17]   ; Incomplete set of assignments ;
; rd_in[18]   ; Incomplete set of assignments ;
; rd_in[19]   ; Incomplete set of assignments ;
; rd_in[20]   ; Incomplete set of assignments ;
; rd_in[21]   ; Incomplete set of assignments ;
; rd_in[22]   ; Incomplete set of assignments ;
; rd_in[23]   ; Incomplete set of assignments ;
; rd_in[24]   ; Incomplete set of assignments ;
; rd_in[25]   ; Incomplete set of assignments ;
; rd_in[26]   ; Incomplete set of assignments ;
; rd_in[27]   ; Incomplete set of assignments ;
; rd_in[28]   ; Incomplete set of assignments ;
; rd_in[29]   ; Incomplete set of assignments ;
; rd_in[30]   ; Incomplete set of assignments ;
; rd_in[31]   ; Incomplete set of assignments ;
+-------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                          ;
+------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------+------------------+-----------------------+
; Node       ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node     ; Destination Port ; Destination Port Name ;
+------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------+------------------+-----------------------+
; rf[1][27]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[1][27]~DUPLICATE  ;                  ;                       ;
; rf[8][3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[8][3]~DUPLICATE   ;                  ;                       ;
; rf[8][21]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[8][21]~DUPLICATE  ;                  ;                       ;
; rf[8][25]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[8][25]~DUPLICATE  ;                  ;                       ;
; rf[8][30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[8][30]~DUPLICATE  ;                  ;                       ;
; rf[10][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[10][28]~DUPLICATE ;                  ;                       ;
; rf[16][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[16][8]~DUPLICATE  ;                  ;                       ;
; rf[16][17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[16][17]~DUPLICATE ;                  ;                       ;
; rf[16][18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[16][18]~DUPLICATE ;                  ;                       ;
; rf[16][26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[16][26]~DUPLICATE ;                  ;                       ;
; rf[17][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; rf[17][29]~DUPLICATE ;                  ;                       ;
+------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 1853 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 1853 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 1853    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/ARSIKOM/EL3011_1_20251105_13223048/Tugas4/reg_file_rv32i.pin.


+-------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                               ;
+-----------------------------------------------------------------------------------+-------------------------+
; Resource                                                                          ; Usage                   ;
+-----------------------------------------------------------------------------------+-------------------------+
; Combinational ALUTs                                                               ; 681 / 12,480 ( 5 % )    ;
; Dedicated logic registers                                                         ; 1,067 / 12,480 ( 9 % )  ;
;                                                                                   ;                         ;
; Combinational ALUT usage by number of inputs                                      ;                         ;
;     -- 7 input functions                                                          ; 0                       ;
;     -- 6 input functions                                                          ; 671                     ;
;     -- 5 input functions                                                          ; 2                       ;
;     -- 4 input functions                                                          ; 0                       ;
;     -- <=3 input functions                                                        ; 8                       ;
;                                                                                   ;                         ;
; Combinational ALUTs by mode                                                       ;                         ;
;     -- normal mode                                                                ; 681                     ;
;     -- extended LUT mode                                                          ; 0                       ;
;     -- arithmetic mode                                                            ; 0                       ;
;     -- shared arithmetic mode                                                     ; 0                       ;
;                                                                                   ;                         ;
; Logic utilization                                                                 ; 1,490 / 12,480 ( 12 % ) ;
;     -- Difficulty Clustering Design                                               ; Low                     ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 1299                    ;
;         -- Combinational with no register                                         ; 232                     ;
;         -- Register only                                                          ; 618                     ;
;         -- Combinational with a register                                          ; 449                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -139                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 330                     ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                       ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 316                     ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                       ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 11                      ;
;         -- Unavailable due to LAB input limits                                    ; 3                       ;
;                                                                                   ;                         ;
; Total registers*                                                                  ; 1,067 / 14,410 ( 7 % )  ;
;     -- Dedicated logic registers                                                  ; 1,067 / 12,480 ( 9 % )  ;
;     -- I/O registers                                                              ; 0 / 1,930 ( 0 % )       ;
;                                                                                   ;                         ;
; ALMs:  partially or completely used                                               ; 746 / 6,240 ( 12 % )    ;
;                                                                                   ;                         ;
; Total LABs:  partially or completely used                                         ; 97 / 780 ( 12 % )       ;
;                                                                                   ;                         ;
; User inserted logic elements                                                      ; 0                       ;
; Virtual pins                                                                      ; 0                       ;
; I/O pins                                                                          ; 113 / 343 ( 33 % )      ;
;     -- Clock pins                                                                 ; 13 / 16 ( 81 % )        ;
; Global signals                                                                    ; 1                       ;
; M512s                                                                             ; 0 / 104 ( 0 % )         ;
; M4Ks                                                                              ; 0 / 78 ( 0 % )          ;
; Total block memory bits                                                           ; 0 / 419,328 ( 0 % )     ;
; Total block memory implementation bits                                            ; 0 / 419,328 ( 0 % )     ;
; DSP block 9-bit elements                                                          ; 0 / 96 ( 0 % )          ;
; PLLs                                                                              ; 0 / 6 ( 0 % )           ;
; Global clocks                                                                     ; 1 / 16 ( 6 % )          ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )          ;
; SERDES transmitters                                                               ; 0 / 38 ( 0 % )          ;
; SERDES receivers                                                                  ; 0 / 42 ( 0 % )          ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )           ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)                                            ; 4% / 4% / 4%            ;
; Peak interconnect usage (total/H/V)                                               ; 18% / 18% / 19%         ;
; Maximum fan-out node                                                              ; clock~clkctrl           ;
; Maximum fan-out                                                                   ; 1067                    ;
; Highest non-global fan-out signal                                                 ; rs1_addr[2]             ;
; Highest non-global fan-out                                                        ; 132                     ;
; Total fan-out                                                                     ; 7412                    ;
; Average fan-out                                                                   ; 3.80                    ;
+-----------------------------------------------------------------------------------+-------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock       ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; cu_rdwrite  ; C12   ; 4        ; 22           ; 27           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_addr[0]  ; AA15  ; 8        ; 14           ; 0            ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_addr[1]  ; A10   ; 9        ; 25           ; 27           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_addr[2]  ; K19   ; 2        ; 0            ; 18           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_addr[3]  ; H4    ; 5        ; 40           ; 22           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_addr[4]  ; K5    ; 5        ; 40           ; 19           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[0]    ; K4    ; 5        ; 40           ; 18           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[10]   ; D13   ; 3        ; 18           ; 27           ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[11]   ; H2    ; 5        ; 40           ; 20           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[12]   ; U12   ; 8        ; 15           ; 0            ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[13]   ; A13   ; 3        ; 18           ; 27           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[14]   ; K22   ; 2        ; 0            ; 17           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[15]   ; C16   ; 3        ; 14           ; 27           ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[16]   ; A7    ; 4        ; 29           ; 27           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[17]   ; H11   ; 3        ; 17           ; 27           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[18]   ; H5    ; 5        ; 40           ; 21           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[19]   ; H22   ; 2        ; 0            ; 20           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[1]    ; C17   ; 3        ; 11           ; 27           ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[20]   ; L7    ; 5        ; 40           ; 17           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[21]   ; M2    ; 5        ; 40           ; 16           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[22]   ; B16   ; 3        ; 13           ; 27           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[23]   ; L3    ; 5        ; 40           ; 16           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[24]   ; F13   ; 3        ; 13           ; 27           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[25]   ; A8    ; 4        ; 26           ; 27           ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[26]   ; C9    ; 9        ; 26           ; 27           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[27]   ; P6    ; 6        ; 40           ; 8            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[28]   ; K6    ; 5        ; 40           ; 19           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[29]   ; AB10  ; 10       ; 25           ; 0            ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[2]    ; B8    ; 4        ; 26           ; 27           ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[30]   ; H21   ; 2        ; 0            ; 20           ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[31]   ; L2    ; 5        ; 40           ; 16           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[3]    ; B11   ; 4        ; 22           ; 27           ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[4]    ; L16   ; 2        ; 0            ; 17           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[5]    ; AA7   ; 7        ; 29           ; 0            ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[6]    ; E11   ; 3        ; 17           ; 27           ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[7]    ; T13   ; 8        ; 13           ; 0            ; 2           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[8]    ; D11   ; 3        ; 15           ; 27           ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_in[9]    ; AB15  ; 8        ; 14           ; 0            ; 3           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs1_addr[0] ; M3    ; 5        ; 40           ; 16           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs1_addr[1] ; J19   ; 2        ; 0            ; 20           ; 1           ; 131                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs1_addr[2] ; A15   ; 3        ; 14           ; 27           ; 3           ; 132                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs1_addr[3] ; B15   ; 3        ; 14           ; 27           ; 0           ; 131                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs1_addr[4] ; G21   ; 2        ; 0            ; 21           ; 3           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs2_addr[0] ; J5    ; 5        ; 40           ; 20           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs2_addr[1] ; J3    ; 5        ; 40           ; 19           ; 3           ; 131                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs2_addr[2] ; D12   ; 3        ; 17           ; 27           ; 0           ; 132                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs2_addr[3] ; L8    ; 5        ; 40           ; 17           ; 2           ; 131                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rs2_addr[4] ; G2    ; 5        ; 40           ; 21           ; 3           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; rs1[0]  ; B18   ; 3        ; 10           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[10] ; B13   ; 3        ; 18           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[11] ; AA6   ; 7        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[12] ; N21   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[13] ; AA9   ; 10       ; 25           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[14] ; L20   ; 2        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[15] ; L21   ; 2        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[16] ; B10   ; 9        ; 25           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[17] ; AA8   ; 7        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[18] ; G13   ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[19] ; H12   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[1]  ; W13   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[20] ; AB13  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[21] ; K3    ; 5        ; 40           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[22] ; H1    ; 5        ; 40           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[23] ; N2    ; 6        ; 40           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[24] ; K1    ; 5        ; 40           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[25] ; K8    ; 5        ; 40           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[26] ; D10   ; 9        ; 25           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[27] ; G19   ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[28] ; K7    ; 5        ; 40           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[29] ; C13   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[2]  ; P5    ; 6        ; 40           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[30] ; B9    ; 9        ; 26           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[31] ; W11   ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[3]  ; E12   ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[4]  ; G12   ; 3        ; 17           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[5]  ; Y9    ; 10       ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[6]  ; F16   ; 3        ; 6            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[7]  ; D14   ; 3        ; 10           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[8]  ; AA13  ; 8        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs1[9]  ; K17   ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[0]  ; V12   ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[10] ; C11   ; 4        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[11] ; P20   ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[12] ; W10   ; 7        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[13] ; B12   ; 4        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[14] ; Y11   ; 7        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[15] ; D15   ; 3        ; 6            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[16] ; AA10  ; 10       ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[17] ; AB18  ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[18] ; B17   ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[19] ; AA17  ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[1]  ; J18   ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[20] ; AB16  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[21] ; N1    ; 6        ; 40           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[22] ; G1    ; 5        ; 40           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[23] ; J2    ; 5        ; 40           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[24] ; Y7    ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[25] ; W12   ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[26] ; N8    ; 6        ; 40           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[27] ; V9    ; 10       ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[28] ; N7    ; 6        ; 40           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[29] ; AA11  ; 7        ; 22           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[2]  ; C15   ; 3        ; 14           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[30] ; K20   ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[31] ; A16   ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[3]  ; J6    ; 5        ; 40           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[4]  ; Y10   ; 7        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[5]  ; Y13   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[6]  ; N22   ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[7]  ; K21   ; 2        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[8]  ; C10   ; 9        ; 25           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs2[9]  ; K2    ; 5        ; 40           ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 2        ; 14 / 44 ( 32 % ) ; 3.3V          ; --           ;
; 3        ; 26 / 50 ( 52 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 35 ( 20 % )  ; 3.3V          ; --           ;
; 5        ; 24 / 44 ( 55 % ) ; 3.3V          ; --           ;
; 6        ; 6 / 40 ( 15 % )  ; 3.3V          ; --           ;
; 7        ; 8 / 34 ( 24 % )  ; 3.3V          ; --           ;
; 8        ; 14 / 43 ( 33 % ) ; 3.3V          ; --           ;
; 9        ; 6 / 6 ( 100 % )  ; 3.3V          ; --           ;
; 10       ; 5 / 6 ( 83 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 277        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A5       ; 307        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 311        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 315        ; 4        ; rd_in[16]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 318        ; 4        ; rd_in[25]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 323        ; 9        ; rd_addr[1]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A13      ; 329        ; 3        ; rd_in[13]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A15      ; 343        ; 3        ; rs1_addr[2]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 347        ; 3        ; rs2[31]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 351        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 350        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 375        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 383        ; 3        ; ^nCE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 191        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 181        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 163        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 159        ; 7        ; rs1[11]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 155        ; 7        ; rd_in[5]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 151        ; 7        ; rs1[17]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 144        ; 10       ; rs1[13]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 147        ; 10       ; rs2[16]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 141        ; 7        ; rs2[29]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 138        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 137        ; 8        ; rs1[8]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 127        ; 8        ; rd_addr[0]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 123        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 119        ; 8        ; rs2[19]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 115        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 85         ; 8        ; #TCK                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 86         ; 8        ; #TMS                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 190        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 161        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 157        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 153        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 150        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ; 145        ; 10       ; rd_in[29]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 139        ; 8        ; rs1[20]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ; 125        ; 8        ; rd_in[9]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 124        ; 8        ; rs2[20]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 117        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 118        ; 8        ; rs2[17]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 87         ; 8        ; #TRST                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 84         ; 8        ; #TDI                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 276        ; 4        ; #TDO                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 279        ; 4        ; ^MSEL2                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 305        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 309        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 313        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 317        ; 4        ; rd_in[2]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 320        ; 9        ; rs1[30]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 321        ; 9        ; rs1[16]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 327        ; 4        ; rd_in[3]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 328        ; 4        ; rs2[13]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 331        ; 3        ; rs1[10]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 341        ; 3        ; rs1_addr[3]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 345        ; 3        ; rd_in[22]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 349        ; 3        ; rs2[18]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 353        ; 3        ; rs1[0]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 377        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 381        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 275        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 273        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 285        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 306        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 308        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 316        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 314        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 319        ; 9        ; rd_in[26]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 324        ; 9        ; rs2[8]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 325        ; 4        ; rs2[10]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 326        ; 4        ; cu_rdwrite               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 330        ; 3        ; rs1[29]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 354        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 342        ; 3        ; rs2[2]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 344        ; 3        ; rd_in[15]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 352        ; 3        ; rd_in[1]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 355        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 369        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 384        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C21      ; 2          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 0          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 271        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 269        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 287        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 278        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 283        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 293        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 297        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 322        ; 9        ; rs1[26]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 337        ; 3        ; rd_in[8]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 333        ; 3        ; rs2_addr[2]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 332        ; 3        ; rd_in[10]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 356        ; 3        ; rs1[7]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 361        ; 3        ; rs2[15]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 373        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 379        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 382        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 371        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 6          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 4          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 267        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 265        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 274        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 272        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 280        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 281        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 289        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 312        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 335        ; 3        ; rd_in[6]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 339        ; 3        ; rs1[3]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 338        ; 3        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 357        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 365        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 374        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ; 376        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 380        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 3          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 1          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 10         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 8          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 263        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 261        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 270        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 268        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 288        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 296        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 294        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 300        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F13      ; 346        ; 3        ; rd_in[24]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 358        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 367        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 362        ; 3        ; rs1[6]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 378        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 11         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 9          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 14         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 12         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 255        ; 5        ; rs2[22]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 253        ; 5        ; rs2_addr[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 262        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 260        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 266        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 264        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 286        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 291        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 302        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ;            ; 9        ; VCC_PLL5_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCD_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ; 336        ; 3        ; rs1[4]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 348        ; 3        ; rs1[18]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 359        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 366        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 370        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 7          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 5          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ; 19         ; 2        ; rs1[27]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G20      ; 17         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 22         ; 2        ; rs1_addr[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 20         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 251        ; 5        ; rs1[22]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 249        ; 5        ; rd_in[11]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 259        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 257        ; 5        ; rd_addr[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 254        ; 5        ; rd_in[18]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 252        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 284        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 304        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ; 334        ; 3        ; rd_in[17]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 340        ; 3        ; rs1[19]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 360        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ; 368        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 15         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 13         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 18         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 16         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 26         ; 2        ; rd_in[30]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 24         ; 2        ; rd_in[19]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 247        ; 5        ; rs2[23]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 245        ; 5        ; rs2_addr[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 250        ; 5        ; rs2_addr[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 248        ; 5        ; rs2[3]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 258        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 256        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 364        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 23         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 21         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 27         ; 2        ; rs2[1]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ; 25         ; 2        ; rs1_addr[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J20      ; 30         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 28         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 239        ; 5        ; rs1[24]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 237        ; 5        ; rs2[9]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 243        ; 5        ; rs1[21]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 241        ; 5        ; rd_in[0]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 246        ; 5        ; rd_addr[4]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 244        ; 5        ; rd_in[28]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 242        ; 5        ; rs1[28]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 240        ; 5        ; rs1[25]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 35         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 33         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 31         ; 2        ; rs1[9]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 29         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 34         ; 2        ; rd_addr[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 32         ; 2        ; rs2[30]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 38         ; 2        ; rs2[7]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 36         ; 2        ; rd_in[14]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 233        ; 5        ; rd_in[31]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 235        ; 5        ; rd_in[23]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 238        ; 5        ; rd_in[20]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 236        ; 5        ; rs2_addr[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 39         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 37         ; 2        ; rd_in[4]                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 40         ; 2        ; rs1[14]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 42         ; 2        ; rs1[15]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M2       ; 232        ; 5        ; rd_in[21]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 234        ; 5        ; rs1_addr[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCD_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCD_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ; 41         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M21      ; 43         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N1       ; 231        ; 6        ; rs2[21]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 229        ; 6        ; rs1[23]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 230        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N4       ; 228        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 226        ; 6        ; rs2[28]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 224        ; 6        ; rs2[26]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ; 51         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 49         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 47         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 45         ; 1        ; clock                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 46         ; 1        ; rs1[12]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 44         ; 1        ; rs2[6]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 227        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 225        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 222        ; 6        ; rs1[2]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 220        ; 6        ; rd_in[27]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 218        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 216        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P16      ; 59         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 57         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 55         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 53         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 50         ; 1        ; rs2[11]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 48         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 223        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 221        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 215        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 213        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 214        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 212        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 202        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 200        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 168        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ; 10       ; VCC_PLL6_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R14      ; 106        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 89         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 83         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 81         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 63         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 61         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ; 54         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 52         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 219        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 217        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 207        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 205        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 210        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 208        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 186        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 172        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 170        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 156        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 120        ; 8        ; rd_in[7]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 108        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 98         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 92         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 67         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 65         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 66         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 64         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 58         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 56         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 211        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 209        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 206        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 204        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 179        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 180        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 173        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 171        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 158        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCD_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 130        ; 8        ; rd_in[12]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 112        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 103        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 99         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 94         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 71         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 69         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 70         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 68         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 62         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 60         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 203        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 201        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 198        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 196        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 188        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 185        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 175        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 166        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 149        ; 10       ; rs2[27]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 165        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 132        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 134        ; 8        ; rs2[0]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 114        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 105        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 97         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 93         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 90         ; 8        ; ^VCCSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ; 75         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 73         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 74         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 72         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 199        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 197        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 194        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 192        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 182        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 177        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 148        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 142        ; 7        ; rs2[12]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 133        ; 8        ; rs1[31]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 135        ; 8        ; rs2[25]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 128        ; 8        ; rs1[1]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 109        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 102        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 101        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 95         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 88         ; 8        ; ^nCONFIG                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ; 79         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 77         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 78         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 76         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 195        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 193        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 184        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 189        ; 7        ; PLL_ENA                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ; 162        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 160        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 154        ; 7        ; rs2[24]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 152        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ; 146        ; 10       ; rs1[5]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 140        ; 7        ; rs2[4]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 143        ; 7        ; rs2[14]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 136        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 131        ; 8        ; rs2[5]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 110        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 126        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 121        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 116        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 113        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ; 91         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y21      ; 82         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 80         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                  ;
+----------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+---------------------+--------------+
; Compilation Hierarchy Node ; Combinational ALUTs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name ; Library Name ;
;                            ;                     ;           ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                     ;              ;
+----------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+---------------------+--------------+
; |reg_file_rv32i            ; 681 (681)           ; 746 (746) ; 1067 (1067)               ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 113  ; 0            ; 232 (232)                      ; 618 (618)          ; 449 (449)                     ; |reg_file_rv32i     ; work         ;
+----------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                ;
+-------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE      ; DQS bus ; NDQS bus ; DQS output ;
+-------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; rs1[0]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[1]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[2]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[3]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[4]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[5]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[6]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[7]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[8]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[9]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[10]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[11]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[12]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[13]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[14]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[15]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[16]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[17]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[18]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[19]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[20]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[21]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[22]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[23]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[24]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[25]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[26]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[27]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[28]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[29]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[30]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs1[31]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[0]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[1]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[2]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[3]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[4]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[5]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[6]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[7]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[8]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[9]      ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[10]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[11]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[12]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[13]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[14]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[15]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[16]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[17]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[18]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[19]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[20]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[21]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[22]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[23]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[24]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[25]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[26]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[27]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[28]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[29]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[30]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; rs2[31]     ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; clock       ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs1_addr[1] ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs1_addr[2] ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs1_addr[4] ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs1_addr[3] ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs1_addr[0] ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs2_addr[1] ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs2_addr[2] ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs2_addr[4] ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs2_addr[3] ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rs2_addr[0] ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[0]    ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_addr[0]  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_addr[1]  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_addr[2]  ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_addr[3]  ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; cu_rdwrite  ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_addr[4]  ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[1]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[2]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[3]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[4]    ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[5]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[6]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[7]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[8]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[9]    ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[10]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[11]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[12]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[13]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[14]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[15]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[16]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[17]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[18]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[19]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[20]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[21]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[22]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[23]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[24]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[25]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[26]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[27]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[28]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[29]   ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[30]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; rd_in[31]   ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
+-------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+


+-----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                            ;
+-----------------------------+-------------------+---------+
; Source Pin / Fanout         ; Pad To Core Index ; Setting ;
+-----------------------------+-------------------+---------+
; clock                       ;                   ;         ;
; rs1_addr[1]                 ;                   ;         ;
;      - rs1~0                ; 1                 ; 7       ;
;      - rs1~1                ; 1                 ; 7       ;
;      - rs1~2                ; 1                 ; 7       ;
;      - rs1~3                ; 1                 ; 7       ;
;      - rs1[0]~11            ; 1                 ; 7       ;
;      - rs1[0]~12            ; 1                 ; 7       ;
;      - rs1[0]~14            ; 1                 ; 7       ;
;      - rs1~15               ; 1                 ; 7       ;
;      - rs1~16               ; 1                 ; 7       ;
;      - rs1~17               ; 1                 ; 7       ;
;      - rs1~18               ; 1                 ; 7       ;
;      - rs1~25               ; 1                 ; 7       ;
;      - rs1~26               ; 1                 ; 7       ;
;      - rs1~27               ; 1                 ; 7       ;
;      - rs1~28               ; 1                 ; 7       ;
;      - rs1~35               ; 1                 ; 7       ;
;      - rs1~36               ; 1                 ; 7       ;
;      - rs1~37               ; 1                 ; 7       ;
;      - rs1~38               ; 1                 ; 7       ;
;      - rs1~45               ; 1                 ; 7       ;
;      - rs1~46               ; 1                 ; 7       ;
;      - rs1~47               ; 1                 ; 7       ;
;      - rs1~48               ; 1                 ; 7       ;
;      - rs1~55               ; 1                 ; 7       ;
;      - rs1~56               ; 1                 ; 7       ;
;      - rs1~57               ; 1                 ; 7       ;
;      - rs1~58               ; 1                 ; 7       ;
;      - rs1~65               ; 1                 ; 7       ;
;      - rs1~66               ; 1                 ; 7       ;
;      - rs1~67               ; 1                 ; 7       ;
;      - rs1~68               ; 1                 ; 7       ;
;      - rs1~75               ; 1                 ; 7       ;
;      - rs1~76               ; 1                 ; 7       ;
;      - rs1~77               ; 1                 ; 7       ;
;      - rs1~78               ; 1                 ; 7       ;
;      - rs1~85               ; 1                 ; 7       ;
;      - rs1~86               ; 1                 ; 7       ;
;      - rs1~87               ; 1                 ; 7       ;
;      - rs1~88               ; 1                 ; 7       ;
;      - rs1~95               ; 1                 ; 7       ;
;      - rs1~96               ; 1                 ; 7       ;
;      - rs1~97               ; 1                 ; 7       ;
;      - rs1~98               ; 1                 ; 7       ;
;      - rs1~105              ; 1                 ; 7       ;
;      - rs1~106              ; 1                 ; 7       ;
;      - rs1~107              ; 1                 ; 7       ;
;      - rs1~108              ; 1                 ; 7       ;
;      - rs1~115              ; 1                 ; 7       ;
;      - rs1~116              ; 1                 ; 7       ;
;      - rs1~117              ; 1                 ; 7       ;
;      - rs1~118              ; 1                 ; 7       ;
;      - rs1~125              ; 1                 ; 7       ;
;      - rs1~126              ; 1                 ; 7       ;
;      - rs1~127              ; 1                 ; 7       ;
;      - rs1~128              ; 1                 ; 7       ;
;      - rs1~135              ; 1                 ; 7       ;
;      - rs1~136              ; 1                 ; 7       ;
;      - rs1~137              ; 1                 ; 7       ;
;      - rs1~138              ; 1                 ; 7       ;
;      - rs1~145              ; 1                 ; 7       ;
;      - rs1~146              ; 1                 ; 7       ;
;      - rs1~147              ; 1                 ; 7       ;
;      - rs1~148              ; 1                 ; 7       ;
;      - rs1~155              ; 1                 ; 7       ;
;      - rs1~156              ; 1                 ; 7       ;
;      - rs1~157              ; 1                 ; 7       ;
;      - rs1~158              ; 1                 ; 7       ;
;      - rs1~165              ; 1                 ; 7       ;
;      - rs1~166              ; 1                 ; 7       ;
;      - rs1~167              ; 1                 ; 7       ;
;      - rs1~168              ; 1                 ; 7       ;
;      - rs1~175              ; 1                 ; 7       ;
;      - rs1~176              ; 1                 ; 7       ;
;      - rs1~177              ; 1                 ; 7       ;
;      - rs1~178              ; 1                 ; 7       ;
;      - rs1~185              ; 1                 ; 7       ;
;      - rs1~186              ; 1                 ; 7       ;
;      - rs1~187              ; 1                 ; 7       ;
;      - rs1~188              ; 1                 ; 7       ;
;      - rs1~195              ; 1                 ; 7       ;
;      - rs1~196              ; 1                 ; 7       ;
;      - rs1~197              ; 1                 ; 7       ;
;      - rs1~198              ; 1                 ; 7       ;
;      - rs1~205              ; 1                 ; 7       ;
;      - rs1~206              ; 1                 ; 7       ;
;      - rs1~207              ; 1                 ; 7       ;
;      - rs1~208              ; 1                 ; 7       ;
;      - rs1~215              ; 1                 ; 7       ;
;      - rs1~216              ; 1                 ; 7       ;
;      - rs1~217              ; 1                 ; 7       ;
;      - rs1~218              ; 1                 ; 7       ;
;      - rs1~225              ; 1                 ; 7       ;
;      - rs1~226              ; 1                 ; 7       ;
;      - rs1~227              ; 1                 ; 7       ;
;      - rs1~228              ; 1                 ; 7       ;
;      - rs1~235              ; 1                 ; 7       ;
;      - rs1~236              ; 1                 ; 7       ;
;      - rs1~237              ; 1                 ; 7       ;
;      - rs1~238              ; 1                 ; 7       ;
;      - rs1~245              ; 1                 ; 7       ;
;      - rs1~246              ; 1                 ; 7       ;
;      - rs1~247              ; 1                 ; 7       ;
;      - rs1~248              ; 1                 ; 7       ;
;      - rs1~255              ; 1                 ; 7       ;
;      - rs1~256              ; 1                 ; 7       ;
;      - rs1~257              ; 1                 ; 7       ;
;      - rs1~258              ; 1                 ; 7       ;
;      - rs1~265              ; 1                 ; 7       ;
;      - rs1~266              ; 1                 ; 7       ;
;      - rs1~267              ; 1                 ; 7       ;
;      - rs1~268              ; 1                 ; 7       ;
;      - rs1~275              ; 1                 ; 7       ;
;      - rs1~276              ; 1                 ; 7       ;
;      - rs1~277              ; 1                 ; 7       ;
;      - rs1~278              ; 1                 ; 7       ;
;      - rs1~285              ; 1                 ; 7       ;
;      - rs1~286              ; 1                 ; 7       ;
;      - rs1~287              ; 1                 ; 7       ;
;      - rs1~288              ; 1                 ; 7       ;
;      - rs1~295              ; 1                 ; 7       ;
;      - rs1~296              ; 1                 ; 7       ;
;      - rs1~297              ; 1                 ; 7       ;
;      - rs1~298              ; 1                 ; 7       ;
;      - rs1~305              ; 1                 ; 7       ;
;      - rs1~306              ; 1                 ; 7       ;
;      - rs1~307              ; 1                 ; 7       ;
;      - rs1~308              ; 1                 ; 7       ;
;      - rs1~315              ; 1                 ; 7       ;
;      - rs1~316              ; 1                 ; 7       ;
;      - rs1~317              ; 1                 ; 7       ;
;      - rs1~318              ; 1                 ; 7       ;
; rs1_addr[2]                 ;                   ;         ;
;      - rs1~0                ; 0                 ; 7       ;
;      - rs1~1                ; 0                 ; 7       ;
;      - rs1~2                ; 0                 ; 7       ;
;      - rs1~3                ; 0                 ; 7       ;
;      - rs1[0]~6             ; 0                 ; 7       ;
;      - rs1[0]~7             ; 0                 ; 7       ;
;      - rs1[0]~11            ; 0                 ; 7       ;
;      - rs1[0]~14            ; 0                 ; 7       ;
;      - rs1~15               ; 0                 ; 7       ;
;      - rs1~16               ; 0                 ; 7       ;
;      - rs1~17               ; 0                 ; 7       ;
;      - rs1~18               ; 0                 ; 7       ;
;      - rs1~25               ; 0                 ; 7       ;
;      - rs1~26               ; 0                 ; 7       ;
;      - rs1~27               ; 0                 ; 7       ;
;      - rs1~28               ; 0                 ; 7       ;
;      - rs1~35               ; 0                 ; 7       ;
;      - rs1~36               ; 0                 ; 7       ;
;      - rs1~37               ; 0                 ; 7       ;
;      - rs1~38               ; 0                 ; 7       ;
;      - rs1~45               ; 0                 ; 7       ;
;      - rs1~46               ; 0                 ; 7       ;
;      - rs1~47               ; 0                 ; 7       ;
;      - rs1~48               ; 0                 ; 7       ;
;      - rs1~55               ; 0                 ; 7       ;
;      - rs1~56               ; 0                 ; 7       ;
;      - rs1~57               ; 0                 ; 7       ;
;      - rs1~58               ; 0                 ; 7       ;
;      - rs1~65               ; 0                 ; 7       ;
;      - rs1~66               ; 0                 ; 7       ;
;      - rs1~67               ; 0                 ; 7       ;
;      - rs1~68               ; 0                 ; 7       ;
;      - rs1~75               ; 0                 ; 7       ;
;      - rs1~76               ; 0                 ; 7       ;
;      - rs1~77               ; 0                 ; 7       ;
;      - rs1~78               ; 0                 ; 7       ;
;      - rs1~85               ; 0                 ; 7       ;
;      - rs1~86               ; 0                 ; 7       ;
;      - rs1~87               ; 0                 ; 7       ;
;      - rs1~88               ; 0                 ; 7       ;
;      - rs1~95               ; 0                 ; 7       ;
;      - rs1~96               ; 0                 ; 7       ;
;      - rs1~97               ; 0                 ; 7       ;
;      - rs1~98               ; 0                 ; 7       ;
;      - rs1~105              ; 0                 ; 7       ;
;      - rs1~106              ; 0                 ; 7       ;
;      - rs1~107              ; 0                 ; 7       ;
;      - rs1~108              ; 0                 ; 7       ;
;      - rs1~115              ; 0                 ; 7       ;
;      - rs1~116              ; 0                 ; 7       ;
;      - rs1~117              ; 0                 ; 7       ;
;      - rs1~118              ; 0                 ; 7       ;
;      - rs1~125              ; 0                 ; 7       ;
;      - rs1~126              ; 0                 ; 7       ;
;      - rs1~127              ; 0                 ; 7       ;
;      - rs1~128              ; 0                 ; 7       ;
;      - rs1~135              ; 0                 ; 7       ;
;      - rs1~136              ; 0                 ; 7       ;
;      - rs1~137              ; 0                 ; 7       ;
;      - rs1~138              ; 0                 ; 7       ;
;      - rs1~145              ; 0                 ; 7       ;
;      - rs1~146              ; 0                 ; 7       ;
;      - rs1~147              ; 0                 ; 7       ;
;      - rs1~148              ; 0                 ; 7       ;
;      - rs1~155              ; 0                 ; 7       ;
;      - rs1~156              ; 0                 ; 7       ;
;      - rs1~157              ; 0                 ; 7       ;
;      - rs1~158              ; 0                 ; 7       ;
;      - rs1~165              ; 0                 ; 7       ;
;      - rs1~166              ; 0                 ; 7       ;
;      - rs1~167              ; 0                 ; 7       ;
;      - rs1~168              ; 0                 ; 7       ;
;      - rs1~175              ; 0                 ; 7       ;
;      - rs1~176              ; 0                 ; 7       ;
;      - rs1~177              ; 0                 ; 7       ;
;      - rs1~178              ; 0                 ; 7       ;
;      - rs1~185              ; 0                 ; 7       ;
;      - rs1~186              ; 0                 ; 7       ;
;      - rs1~187              ; 0                 ; 7       ;
;      - rs1~188              ; 0                 ; 7       ;
;      - rs1~195              ; 0                 ; 7       ;
;      - rs1~196              ; 0                 ; 7       ;
;      - rs1~197              ; 0                 ; 7       ;
;      - rs1~198              ; 0                 ; 7       ;
;      - rs1~205              ; 0                 ; 7       ;
;      - rs1~206              ; 0                 ; 7       ;
;      - rs1~207              ; 0                 ; 7       ;
;      - rs1~208              ; 0                 ; 7       ;
;      - rs1~215              ; 0                 ; 7       ;
;      - rs1~216              ; 0                 ; 7       ;
;      - rs1~217              ; 0                 ; 7       ;
;      - rs1~218              ; 0                 ; 7       ;
;      - rs1~225              ; 0                 ; 7       ;
;      - rs1~226              ; 0                 ; 7       ;
;      - rs1~227              ; 0                 ; 7       ;
;      - rs1~228              ; 0                 ; 7       ;
;      - rs1~235              ; 0                 ; 7       ;
;      - rs1~236              ; 0                 ; 7       ;
;      - rs1~237              ; 0                 ; 7       ;
;      - rs1~238              ; 0                 ; 7       ;
;      - rs1~245              ; 0                 ; 7       ;
;      - rs1~246              ; 0                 ; 7       ;
;      - rs1~247              ; 0                 ; 7       ;
;      - rs1~248              ; 0                 ; 7       ;
;      - rs1~255              ; 0                 ; 7       ;
;      - rs1~256              ; 0                 ; 7       ;
;      - rs1~257              ; 0                 ; 7       ;
;      - rs1~258              ; 0                 ; 7       ;
;      - rs1~265              ; 0                 ; 7       ;
;      - rs1~266              ; 0                 ; 7       ;
;      - rs1~267              ; 0                 ; 7       ;
;      - rs1~268              ; 0                 ; 7       ;
;      - rs1~275              ; 0                 ; 7       ;
;      - rs1~276              ; 0                 ; 7       ;
;      - rs1~277              ; 0                 ; 7       ;
;      - rs1~278              ; 0                 ; 7       ;
;      - rs1~285              ; 0                 ; 7       ;
;      - rs1~286              ; 0                 ; 7       ;
;      - rs1~287              ; 0                 ; 7       ;
;      - rs1~288              ; 0                 ; 7       ;
;      - rs1~295              ; 0                 ; 7       ;
;      - rs1~296              ; 0                 ; 7       ;
;      - rs1~297              ; 0                 ; 7       ;
;      - rs1~298              ; 0                 ; 7       ;
;      - rs1~305              ; 0                 ; 7       ;
;      - rs1~306              ; 0                 ; 7       ;
;      - rs1~307              ; 0                 ; 7       ;
;      - rs1~308              ; 0                 ; 7       ;
;      - rs1~315              ; 0                 ; 7       ;
;      - rs1~316              ; 0                 ; 7       ;
;      - rs1~317              ; 0                 ; 7       ;
;      - rs1~318              ; 0                 ; 7       ;
; rs1_addr[4]                 ;                   ;         ;
;      - rs1~4                ; 0                 ; 7       ;
;      - rs1~5                ; 0                 ; 7       ;
;      - rs1[0]~6             ; 0                 ; 7       ;
;      - rs1~9                ; 0                 ; 7       ;
;      - rs1~10               ; 0                 ; 7       ;
;      - rs1[0]~14            ; 0                 ; 7       ;
;      - rs1~19               ; 0                 ; 7       ;
;      - rs1~20               ; 0                 ; 7       ;
;      - rs1~22               ; 0                 ; 7       ;
;      - rs1~23               ; 0                 ; 7       ;
;      - rs1~29               ; 0                 ; 7       ;
;      - rs1~30               ; 0                 ; 7       ;
;      - rs1~32               ; 0                 ; 7       ;
;      - rs1~33               ; 0                 ; 7       ;
;      - rs1~39               ; 0                 ; 7       ;
;      - rs1~40               ; 0                 ; 7       ;
;      - rs1~42               ; 0                 ; 7       ;
;      - rs1~43               ; 0                 ; 7       ;
;      - rs1~49               ; 0                 ; 7       ;
;      - rs1~50               ; 0                 ; 7       ;
;      - rs1~52               ; 0                 ; 7       ;
;      - rs1~53               ; 0                 ; 7       ;
;      - rs1~59               ; 0                 ; 7       ;
;      - rs1~60               ; 0                 ; 7       ;
;      - rs1~62               ; 0                 ; 7       ;
;      - rs1~63               ; 0                 ; 7       ;
;      - rs1~69               ; 0                 ; 7       ;
;      - rs1~70               ; 0                 ; 7       ;
;      - rs1~72               ; 0                 ; 7       ;
;      - rs1~73               ; 0                 ; 7       ;
;      - rs1~79               ; 0                 ; 7       ;
;      - rs1~80               ; 0                 ; 7       ;
;      - rs1~82               ; 0                 ; 7       ;
;      - rs1~83               ; 0                 ; 7       ;
;      - rs1~89               ; 0                 ; 7       ;
;      - rs1~90               ; 0                 ; 7       ;
;      - rs1~92               ; 0                 ; 7       ;
;      - rs1~93               ; 0                 ; 7       ;
;      - rs1~99               ; 0                 ; 7       ;
;      - rs1~100              ; 0                 ; 7       ;
;      - rs1~102              ; 0                 ; 7       ;
;      - rs1~103              ; 0                 ; 7       ;
;      - rs1~109              ; 0                 ; 7       ;
;      - rs1~110              ; 0                 ; 7       ;
;      - rs1~112              ; 0                 ; 7       ;
;      - rs1~113              ; 0                 ; 7       ;
;      - rs1~119              ; 0                 ; 7       ;
;      - rs1~120              ; 0                 ; 7       ;
;      - rs1~122              ; 0                 ; 7       ;
;      - rs1~123              ; 0                 ; 7       ;
;      - rs1~129              ; 0                 ; 7       ;
;      - rs1~130              ; 0                 ; 7       ;
;      - rs1~132              ; 0                 ; 7       ;
;      - rs1~133              ; 0                 ; 7       ;
;      - rs1~139              ; 0                 ; 7       ;
;      - rs1~140              ; 0                 ; 7       ;
;      - rs1~142              ; 0                 ; 7       ;
;      - rs1~143              ; 0                 ; 7       ;
;      - rs1~149              ; 0                 ; 7       ;
;      - rs1~150              ; 0                 ; 7       ;
;      - rs1~152              ; 0                 ; 7       ;
;      - rs1~153              ; 0                 ; 7       ;
;      - rs1~159              ; 0                 ; 7       ;
;      - rs1~160              ; 0                 ; 7       ;
;      - rs1~162              ; 0                 ; 7       ;
;      - rs1~163              ; 0                 ; 7       ;
;      - rs1~169              ; 0                 ; 7       ;
;      - rs1~170              ; 0                 ; 7       ;
;      - rs1~172              ; 0                 ; 7       ;
;      - rs1~173              ; 0                 ; 7       ;
;      - rs1~179              ; 0                 ; 7       ;
;      - rs1~180              ; 0                 ; 7       ;
;      - rs1~182              ; 0                 ; 7       ;
;      - rs1~183              ; 0                 ; 7       ;
;      - rs1~189              ; 0                 ; 7       ;
;      - rs1~190              ; 0                 ; 7       ;
;      - rs1~192              ; 0                 ; 7       ;
;      - rs1~193              ; 0                 ; 7       ;
;      - rs1~199              ; 0                 ; 7       ;
;      - rs1~200              ; 0                 ; 7       ;
;      - rs1~202              ; 0                 ; 7       ;
;      - rs1~203              ; 0                 ; 7       ;
;      - rs1~209              ; 0                 ; 7       ;
;      - rs1~210              ; 0                 ; 7       ;
;      - rs1~212              ; 0                 ; 7       ;
;      - rs1~213              ; 0                 ; 7       ;
;      - rs1~219              ; 0                 ; 7       ;
;      - rs1~220              ; 0                 ; 7       ;
;      - rs1~222              ; 0                 ; 7       ;
;      - rs1~223              ; 0                 ; 7       ;
;      - rs1~229              ; 0                 ; 7       ;
;      - rs1~230              ; 0                 ; 7       ;
;      - rs1~232              ; 0                 ; 7       ;
;      - rs1~233              ; 0                 ; 7       ;
;      - rs1~239              ; 0                 ; 7       ;
;      - rs1~240              ; 0                 ; 7       ;
;      - rs1~242              ; 0                 ; 7       ;
;      - rs1~243              ; 0                 ; 7       ;
;      - rs1~249              ; 0                 ; 7       ;
;      - rs1~250              ; 0                 ; 7       ;
;      - rs1~252              ; 0                 ; 7       ;
;      - rs1~253              ; 0                 ; 7       ;
;      - rs1~259              ; 0                 ; 7       ;
;      - rs1~260              ; 0                 ; 7       ;
;      - rs1~262              ; 0                 ; 7       ;
;      - rs1~263              ; 0                 ; 7       ;
;      - rs1~269              ; 0                 ; 7       ;
;      - rs1~270              ; 0                 ; 7       ;
;      - rs1~272              ; 0                 ; 7       ;
;      - rs1~273              ; 0                 ; 7       ;
;      - rs1~279              ; 0                 ; 7       ;
;      - rs1~280              ; 0                 ; 7       ;
;      - rs1~282              ; 0                 ; 7       ;
;      - rs1~283              ; 0                 ; 7       ;
;      - rs1~289              ; 0                 ; 7       ;
;      - rs1~290              ; 0                 ; 7       ;
;      - rs1~292              ; 0                 ; 7       ;
;      - rs1~293              ; 0                 ; 7       ;
;      - rs1~299              ; 0                 ; 7       ;
;      - rs1~300              ; 0                 ; 7       ;
;      - rs1~302              ; 0                 ; 7       ;
;      - rs1~303              ; 0                 ; 7       ;
;      - rs1~309              ; 0                 ; 7       ;
;      - rs1~310              ; 0                 ; 7       ;
;      - rs1~312              ; 0                 ; 7       ;
;      - rs1~313              ; 0                 ; 7       ;
;      - rs1~319              ; 0                 ; 7       ;
;      - rs1~320              ; 0                 ; 7       ;
;      - rs1~322              ; 0                 ; 7       ;
;      - rs1~323              ; 0                 ; 7       ;
; rs1_addr[3]                 ;                   ;         ;
;      - rs1~4                ; 0                 ; 7       ;
;      - rs1~5                ; 0                 ; 7       ;
;      - rs1[0]~6             ; 0                 ; 7       ;
;      - rs1[0]~7             ; 0                 ; 7       ;
;      - rs1~9                ; 0                 ; 7       ;
;      - rs1~10               ; 0                 ; 7       ;
;      - rs1[0]~14            ; 0                 ; 7       ;
;      - rs1~19               ; 0                 ; 7       ;
;      - rs1~20               ; 0                 ; 7       ;
;      - rs1~22               ; 0                 ; 7       ;
;      - rs1~23               ; 0                 ; 7       ;
;      - rs1~29               ; 0                 ; 7       ;
;      - rs1~30               ; 0                 ; 7       ;
;      - rs1~32               ; 0                 ; 7       ;
;      - rs1~33               ; 0                 ; 7       ;
;      - rs1~39               ; 0                 ; 7       ;
;      - rs1~40               ; 1                 ; 7       ;
;      - rs1~42               ; 0                 ; 7       ;
;      - rs1~43               ; 0                 ; 7       ;
;      - rs1~49               ; 0                 ; 7       ;
;      - rs1~50               ; 0                 ; 7       ;
;      - rs1~52               ; 0                 ; 7       ;
;      - rs1~53               ; 0                 ; 7       ;
;      - rs1~59               ; 0                 ; 7       ;
;      - rs1~60               ; 0                 ; 7       ;
;      - rs1~62               ; 0                 ; 7       ;
;      - rs1~63               ; 0                 ; 7       ;
;      - rs1~69               ; 0                 ; 7       ;
;      - rs1~70               ; 0                 ; 7       ;
;      - rs1~72               ; 0                 ; 7       ;
;      - rs1~73               ; 0                 ; 7       ;
;      - rs1~79               ; 0                 ; 7       ;
;      - rs1~80               ; 0                 ; 7       ;
;      - rs1~82               ; 0                 ; 7       ;
;      - rs1~83               ; 0                 ; 7       ;
;      - rs1~89               ; 0                 ; 7       ;
;      - rs1~90               ; 0                 ; 7       ;
;      - rs1~92               ; 0                 ; 7       ;
;      - rs1~93               ; 0                 ; 7       ;
;      - rs1~99               ; 0                 ; 7       ;
;      - rs1~100              ; 0                 ; 7       ;
;      - rs1~102              ; 0                 ; 7       ;
;      - rs1~103              ; 0                 ; 7       ;
;      - rs1~109              ; 0                 ; 7       ;
;      - rs1~110              ; 0                 ; 7       ;
;      - rs1~112              ; 0                 ; 7       ;
;      - rs1~113              ; 0                 ; 7       ;
;      - rs1~119              ; 0                 ; 7       ;
;      - rs1~120              ; 0                 ; 7       ;
;      - rs1~122              ; 0                 ; 7       ;
;      - rs1~123              ; 0                 ; 7       ;
;      - rs1~129              ; 0                 ; 7       ;
;      - rs1~130              ; 0                 ; 7       ;
;      - rs1~132              ; 0                 ; 7       ;
;      - rs1~133              ; 0                 ; 7       ;
;      - rs1~139              ; 0                 ; 7       ;
;      - rs1~140              ; 0                 ; 7       ;
;      - rs1~142              ; 0                 ; 7       ;
;      - rs1~143              ; 0                 ; 7       ;
;      - rs1~149              ; 0                 ; 7       ;
;      - rs1~150              ; 0                 ; 7       ;
;      - rs1~152              ; 0                 ; 7       ;
;      - rs1~153              ; 0                 ; 7       ;
;      - rs1~159              ; 0                 ; 7       ;
;      - rs1~160              ; 0                 ; 7       ;
;      - rs1~162              ; 0                 ; 7       ;
;      - rs1~163              ; 0                 ; 7       ;
;      - rs1~169              ; 0                 ; 7       ;
;      - rs1~170              ; 0                 ; 7       ;
;      - rs1~172              ; 0                 ; 7       ;
;      - rs1~173              ; 0                 ; 7       ;
;      - rs1~179              ; 0                 ; 7       ;
;      - rs1~180              ; 0                 ; 7       ;
;      - rs1~182              ; 0                 ; 7       ;
;      - rs1~183              ; 0                 ; 7       ;
;      - rs1~189              ; 0                 ; 7       ;
;      - rs1~190              ; 0                 ; 7       ;
;      - rs1~192              ; 0                 ; 7       ;
;      - rs1~193              ; 0                 ; 7       ;
;      - rs1~199              ; 0                 ; 7       ;
;      - rs1~200              ; 0                 ; 7       ;
;      - rs1~202              ; 0                 ; 7       ;
;      - rs1~203              ; 0                 ; 7       ;
;      - rs1~209              ; 0                 ; 7       ;
;      - rs1~210              ; 0                 ; 7       ;
;      - rs1~212              ; 0                 ; 7       ;
;      - rs1~213              ; 0                 ; 7       ;
;      - rs1~219              ; 0                 ; 7       ;
;      - rs1~220              ; 0                 ; 7       ;
;      - rs1~222              ; 0                 ; 7       ;
;      - rs1~223              ; 0                 ; 7       ;
;      - rs1~229              ; 0                 ; 7       ;
;      - rs1~230              ; 0                 ; 7       ;
;      - rs1~232              ; 0                 ; 7       ;
;      - rs1~233              ; 0                 ; 7       ;
;      - rs1~239              ; 0                 ; 7       ;
;      - rs1~240              ; 0                 ; 7       ;
;      - rs1~242              ; 0                 ; 7       ;
;      - rs1~243              ; 0                 ; 7       ;
;      - rs1~249              ; 0                 ; 7       ;
;      - rs1~250              ; 1                 ; 7       ;
;      - rs1~252              ; 0                 ; 7       ;
;      - rs1~253              ; 0                 ; 7       ;
;      - rs1~259              ; 0                 ; 7       ;
;      - rs1~260              ; 0                 ; 7       ;
;      - rs1~262              ; 0                 ; 7       ;
;      - rs1~263              ; 0                 ; 7       ;
;      - rs1~269              ; 0                 ; 7       ;
;      - rs1~270              ; 0                 ; 7       ;
;      - rs1~272              ; 0                 ; 7       ;
;      - rs1~273              ; 0                 ; 7       ;
;      - rs1~279              ; 0                 ; 7       ;
;      - rs1~280              ; 0                 ; 7       ;
;      - rs1~282              ; 0                 ; 7       ;
;      - rs1~283              ; 0                 ; 7       ;
;      - rs1~289              ; 0                 ; 7       ;
;      - rs1~290              ; 0                 ; 7       ;
;      - rs1~292              ; 0                 ; 7       ;
;      - rs1~293              ; 0                 ; 7       ;
;      - rs1~299              ; 0                 ; 7       ;
;      - rs1~300              ; 0                 ; 7       ;
;      - rs1~302              ; 0                 ; 7       ;
;      - rs1~303              ; 0                 ; 7       ;
;      - rs1~309              ; 0                 ; 7       ;
;      - rs1~310              ; 0                 ; 7       ;
;      - rs1~312              ; 0                 ; 7       ;
;      - rs1~313              ; 0                 ; 7       ;
;      - rs1~319              ; 0                 ; 7       ;
;      - rs1~320              ; 0                 ; 7       ;
;      - rs1~322              ; 0                 ; 7       ;
;      - rs1~323              ; 0                 ; 7       ;
; rs1_addr[0]                 ;                   ;         ;
;      - rs1[0]~11            ; 1                 ; 7       ;
;      - rs1[0]~12            ; 1                 ; 7       ;
;      - rs1[0]~14            ; 1                 ; 7       ;
; rs2_addr[1]                 ;                   ;         ;
;      - rs2~0                ; 0                 ; 7       ;
;      - rs2~1                ; 0                 ; 7       ;
;      - rs2~2                ; 0                 ; 7       ;
;      - rs2~3                ; 0                 ; 7       ;
;      - rs2[0]~11            ; 0                 ; 7       ;
;      - rs2[0]~12            ; 0                 ; 7       ;
;      - rs2[0]~14            ; 0                 ; 7       ;
;      - rs2~15               ; 0                 ; 7       ;
;      - rs2~16               ; 0                 ; 7       ;
;      - rs2~17               ; 0                 ; 7       ;
;      - rs2~18               ; 0                 ; 7       ;
;      - rs2~25               ; 0                 ; 7       ;
;      - rs2~26               ; 0                 ; 7       ;
;      - rs2~27               ; 0                 ; 7       ;
;      - rs2~28               ; 0                 ; 7       ;
;      - rs2~35               ; 0                 ; 7       ;
;      - rs2~36               ; 0                 ; 7       ;
;      - rs2~37               ; 0                 ; 7       ;
;      - rs2~38               ; 0                 ; 7       ;
;      - rs2~45               ; 0                 ; 7       ;
;      - rs2~46               ; 0                 ; 7       ;
;      - rs2~47               ; 0                 ; 7       ;
;      - rs2~48               ; 0                 ; 7       ;
;      - rs2~55               ; 0                 ; 7       ;
;      - rs2~56               ; 0                 ; 7       ;
;      - rs2~57               ; 0                 ; 7       ;
;      - rs2~58               ; 0                 ; 7       ;
;      - rs2~65               ; 0                 ; 7       ;
;      - rs2~66               ; 0                 ; 7       ;
;      - rs2~67               ; 0                 ; 7       ;
;      - rs2~68               ; 0                 ; 7       ;
;      - rs2~75               ; 0                 ; 7       ;
;      - rs2~76               ; 0                 ; 7       ;
;      - rs2~77               ; 0                 ; 7       ;
;      - rs2~78               ; 0                 ; 7       ;
;      - rs2~85               ; 0                 ; 7       ;
;      - rs2~86               ; 0                 ; 7       ;
;      - rs2~87               ; 0                 ; 7       ;
;      - rs2~88               ; 0                 ; 7       ;
;      - rs2~95               ; 0                 ; 7       ;
;      - rs2~96               ; 0                 ; 7       ;
;      - rs2~97               ; 0                 ; 7       ;
;      - rs2~98               ; 0                 ; 7       ;
;      - rs2~105              ; 0                 ; 7       ;
;      - rs2~106              ; 0                 ; 7       ;
;      - rs2~107              ; 0                 ; 7       ;
;      - rs2~108              ; 0                 ; 7       ;
;      - rs2~115              ; 0                 ; 7       ;
;      - rs2~116              ; 0                 ; 7       ;
;      - rs2~117              ; 0                 ; 7       ;
;      - rs2~118              ; 0                 ; 7       ;
;      - rs2~125              ; 0                 ; 7       ;
;      - rs2~126              ; 0                 ; 7       ;
;      - rs2~127              ; 0                 ; 7       ;
;      - rs2~128              ; 0                 ; 7       ;
;      - rs2~135              ; 0                 ; 7       ;
;      - rs2~136              ; 0                 ; 7       ;
;      - rs2~137              ; 0                 ; 7       ;
;      - rs2~138              ; 0                 ; 7       ;
;      - rs2~145              ; 0                 ; 7       ;
;      - rs2~146              ; 0                 ; 7       ;
;      - rs2~147              ; 0                 ; 7       ;
;      - rs2~148              ; 0                 ; 7       ;
;      - rs2~155              ; 0                 ; 7       ;
;      - rs2~156              ; 0                 ; 7       ;
;      - rs2~157              ; 0                 ; 7       ;
;      - rs2~158              ; 0                 ; 7       ;
;      - rs2~165              ; 0                 ; 7       ;
;      - rs2~166              ; 0                 ; 7       ;
;      - rs2~167              ; 0                 ; 7       ;
;      - rs2~168              ; 0                 ; 7       ;
;      - rs2~175              ; 0                 ; 7       ;
;      - rs2~176              ; 0                 ; 7       ;
;      - rs2~177              ; 0                 ; 7       ;
;      - rs2~178              ; 0                 ; 7       ;
;      - rs2~185              ; 0                 ; 7       ;
;      - rs2~186              ; 0                 ; 7       ;
;      - rs2~187              ; 0                 ; 7       ;
;      - rs2~188              ; 0                 ; 7       ;
;      - rs2~195              ; 0                 ; 7       ;
;      - rs2~196              ; 0                 ; 7       ;
;      - rs2~197              ; 0                 ; 7       ;
;      - rs2~198              ; 0                 ; 7       ;
;      - rs2~205              ; 0                 ; 7       ;
;      - rs2~206              ; 0                 ; 7       ;
;      - rs2~207              ; 0                 ; 7       ;
;      - rs2~208              ; 0                 ; 7       ;
;      - rs2~215              ; 0                 ; 7       ;
;      - rs2~216              ; 0                 ; 7       ;
;      - rs2~217              ; 0                 ; 7       ;
;      - rs2~218              ; 0                 ; 7       ;
;      - rs2~225              ; 0                 ; 7       ;
;      - rs2~226              ; 0                 ; 7       ;
;      - rs2~227              ; 0                 ; 7       ;
;      - rs2~228              ; 0                 ; 7       ;
;      - rs2~235              ; 0                 ; 7       ;
;      - rs2~236              ; 0                 ; 7       ;
;      - rs2~237              ; 0                 ; 7       ;
;      - rs2~238              ; 0                 ; 7       ;
;      - rs2~245              ; 0                 ; 7       ;
;      - rs2~246              ; 0                 ; 7       ;
;      - rs2~247              ; 0                 ; 7       ;
;      - rs2~248              ; 0                 ; 7       ;
;      - rs2~255              ; 0                 ; 7       ;
;      - rs2~256              ; 0                 ; 7       ;
;      - rs2~257              ; 0                 ; 7       ;
;      - rs2~258              ; 0                 ; 7       ;
;      - rs2~265              ; 0                 ; 7       ;
;      - rs2~266              ; 0                 ; 7       ;
;      - rs2~267              ; 0                 ; 7       ;
;      - rs2~268              ; 0                 ; 7       ;
;      - rs2~275              ; 0                 ; 7       ;
;      - rs2~276              ; 0                 ; 7       ;
;      - rs2~277              ; 0                 ; 7       ;
;      - rs2~278              ; 0                 ; 7       ;
;      - rs2~285              ; 0                 ; 7       ;
;      - rs2~286              ; 0                 ; 7       ;
;      - rs2~287              ; 0                 ; 7       ;
;      - rs2~288              ; 0                 ; 7       ;
;      - rs2~295              ; 0                 ; 7       ;
;      - rs2~296              ; 0                 ; 7       ;
;      - rs2~297              ; 0                 ; 7       ;
;      - rs2~298              ; 0                 ; 7       ;
;      - rs2~305              ; 0                 ; 7       ;
;      - rs2~306              ; 0                 ; 7       ;
;      - rs2~307              ; 0                 ; 7       ;
;      - rs2~308              ; 0                 ; 7       ;
;      - rs2~315              ; 0                 ; 7       ;
;      - rs2~316              ; 0                 ; 7       ;
;      - rs2~317              ; 0                 ; 7       ;
;      - rs2~318              ; 0                 ; 7       ;
; rs2_addr[2]                 ;                   ;         ;
;      - rs2~0                ; 0                 ; 7       ;
;      - rs2~1                ; 0                 ; 7       ;
;      - rs2~2                ; 0                 ; 7       ;
;      - rs2~3                ; 0                 ; 7       ;
;      - rs2[0]~6             ; 0                 ; 7       ;
;      - rs2[0]~7             ; 0                 ; 7       ;
;      - rs2[0]~11            ; 0                 ; 7       ;
;      - rs2[0]~14            ; 0                 ; 7       ;
;      - rs2~15               ; 0                 ; 7       ;
;      - rs2~16               ; 0                 ; 7       ;
;      - rs2~17               ; 0                 ; 7       ;
;      - rs2~18               ; 0                 ; 7       ;
;      - rs2~25               ; 0                 ; 7       ;
;      - rs2~26               ; 0                 ; 7       ;
;      - rs2~27               ; 0                 ; 7       ;
;      - rs2~28               ; 0                 ; 7       ;
;      - rs2~35               ; 0                 ; 7       ;
;      - rs2~36               ; 0                 ; 7       ;
;      - rs2~37               ; 0                 ; 7       ;
;      - rs2~38               ; 0                 ; 7       ;
;      - rs2~45               ; 0                 ; 7       ;
;      - rs2~46               ; 0                 ; 7       ;
;      - rs2~47               ; 0                 ; 7       ;
;      - rs2~48               ; 0                 ; 7       ;
;      - rs2~55               ; 0                 ; 7       ;
;      - rs2~56               ; 0                 ; 7       ;
;      - rs2~57               ; 0                 ; 7       ;
;      - rs2~58               ; 0                 ; 7       ;
;      - rs2~65               ; 0                 ; 7       ;
;      - rs2~66               ; 0                 ; 7       ;
;      - rs2~67               ; 0                 ; 7       ;
;      - rs2~68               ; 0                 ; 7       ;
;      - rs2~75               ; 0                 ; 7       ;
;      - rs2~76               ; 0                 ; 7       ;
;      - rs2~77               ; 0                 ; 7       ;
;      - rs2~78               ; 0                 ; 7       ;
;      - rs2~85               ; 0                 ; 7       ;
;      - rs2~86               ; 0                 ; 7       ;
;      - rs2~87               ; 0                 ; 7       ;
;      - rs2~88               ; 0                 ; 7       ;
;      - rs2~95               ; 0                 ; 7       ;
;      - rs2~96               ; 0                 ; 7       ;
;      - rs2~97               ; 0                 ; 7       ;
;      - rs2~98               ; 0                 ; 7       ;
;      - rs2~105              ; 0                 ; 7       ;
;      - rs2~106              ; 0                 ; 7       ;
;      - rs2~107              ; 0                 ; 7       ;
;      - rs2~108              ; 0                 ; 7       ;
;      - rs2~115              ; 0                 ; 7       ;
;      - rs2~116              ; 0                 ; 7       ;
;      - rs2~117              ; 0                 ; 7       ;
;      - rs2~118              ; 0                 ; 7       ;
;      - rs2~125              ; 0                 ; 7       ;
;      - rs2~126              ; 0                 ; 7       ;
;      - rs2~127              ; 0                 ; 7       ;
;      - rs2~128              ; 0                 ; 7       ;
;      - rs2~135              ; 0                 ; 7       ;
;      - rs2~136              ; 0                 ; 7       ;
;      - rs2~137              ; 0                 ; 7       ;
;      - rs2~138              ; 0                 ; 7       ;
;      - rs2~145              ; 0                 ; 7       ;
;      - rs2~146              ; 0                 ; 7       ;
;      - rs2~147              ; 0                 ; 7       ;
;      - rs2~148              ; 0                 ; 7       ;
;      - rs2~155              ; 0                 ; 7       ;
;      - rs2~156              ; 0                 ; 7       ;
;      - rs2~157              ; 0                 ; 7       ;
;      - rs2~158              ; 0                 ; 7       ;
;      - rs2~165              ; 0                 ; 7       ;
;      - rs2~166              ; 0                 ; 7       ;
;      - rs2~167              ; 0                 ; 7       ;
;      - rs2~168              ; 0                 ; 7       ;
;      - rs2~175              ; 0                 ; 7       ;
;      - rs2~176              ; 0                 ; 7       ;
;      - rs2~177              ; 0                 ; 7       ;
;      - rs2~178              ; 0                 ; 7       ;
;      - rs2~185              ; 0                 ; 7       ;
;      - rs2~186              ; 0                 ; 7       ;
;      - rs2~187              ; 0                 ; 7       ;
;      - rs2~188              ; 0                 ; 7       ;
;      - rs2~195              ; 0                 ; 7       ;
;      - rs2~196              ; 0                 ; 7       ;
;      - rs2~197              ; 0                 ; 7       ;
;      - rs2~198              ; 0                 ; 7       ;
;      - rs2~205              ; 0                 ; 7       ;
;      - rs2~206              ; 0                 ; 7       ;
;      - rs2~207              ; 0                 ; 7       ;
;      - rs2~208              ; 0                 ; 7       ;
;      - rs2~215              ; 0                 ; 7       ;
;      - rs2~216              ; 0                 ; 7       ;
;      - rs2~217              ; 0                 ; 7       ;
;      - rs2~218              ; 0                 ; 7       ;
;      - rs2~225              ; 0                 ; 7       ;
;      - rs2~226              ; 0                 ; 7       ;
;      - rs2~227              ; 0                 ; 7       ;
;      - rs2~228              ; 0                 ; 7       ;
;      - rs2~235              ; 0                 ; 7       ;
;      - rs2~236              ; 0                 ; 7       ;
;      - rs2~237              ; 0                 ; 7       ;
;      - rs2~238              ; 0                 ; 7       ;
;      - rs2~245              ; 0                 ; 7       ;
;      - rs2~246              ; 0                 ; 7       ;
;      - rs2~247              ; 0                 ; 7       ;
;      - rs2~248              ; 0                 ; 7       ;
;      - rs2~255              ; 0                 ; 7       ;
;      - rs2~256              ; 0                 ; 7       ;
;      - rs2~257              ; 0                 ; 7       ;
;      - rs2~258              ; 0                 ; 7       ;
;      - rs2~265              ; 0                 ; 7       ;
;      - rs2~266              ; 0                 ; 7       ;
;      - rs2~267              ; 0                 ; 7       ;
;      - rs2~268              ; 0                 ; 7       ;
;      - rs2~275              ; 0                 ; 7       ;
;      - rs2~276              ; 0                 ; 7       ;
;      - rs2~277              ; 0                 ; 7       ;
;      - rs2~278              ; 0                 ; 7       ;
;      - rs2~285              ; 0                 ; 7       ;
;      - rs2~286              ; 0                 ; 7       ;
;      - rs2~287              ; 0                 ; 7       ;
;      - rs2~288              ; 0                 ; 7       ;
;      - rs2~295              ; 0                 ; 7       ;
;      - rs2~296              ; 0                 ; 7       ;
;      - rs2~297              ; 0                 ; 7       ;
;      - rs2~298              ; 0                 ; 7       ;
;      - rs2~305              ; 0                 ; 7       ;
;      - rs2~306              ; 0                 ; 7       ;
;      - rs2~307              ; 0                 ; 7       ;
;      - rs2~308              ; 0                 ; 7       ;
;      - rs2~315              ; 0                 ; 7       ;
;      - rs2~316              ; 0                 ; 7       ;
;      - rs2~317              ; 0                 ; 7       ;
;      - rs2~318              ; 0                 ; 7       ;
; rs2_addr[4]                 ;                   ;         ;
;      - rs2~4                ; 1                 ; 7       ;
;      - rs2~5                ; 1                 ; 7       ;
;      - rs2[0]~6             ; 1                 ; 7       ;
;      - rs2~9                ; 1                 ; 7       ;
;      - rs2~10               ; 1                 ; 7       ;
;      - rs2[0]~14            ; 1                 ; 7       ;
;      - rs2~19               ; 1                 ; 7       ;
;      - rs2~20               ; 1                 ; 7       ;
;      - rs2~22               ; 1                 ; 7       ;
;      - rs2~23               ; 1                 ; 7       ;
;      - rs2~29               ; 1                 ; 7       ;
;      - rs2~30               ; 1                 ; 7       ;
;      - rs2~32               ; 1                 ; 7       ;
;      - rs2~33               ; 1                 ; 7       ;
;      - rs2~39               ; 1                 ; 7       ;
;      - rs2~40               ; 1                 ; 7       ;
;      - rs2~42               ; 1                 ; 7       ;
;      - rs2~43               ; 1                 ; 7       ;
;      - rs2~49               ; 1                 ; 7       ;
;      - rs2~50               ; 1                 ; 7       ;
;      - rs2~52               ; 1                 ; 7       ;
;      - rs2~53               ; 1                 ; 7       ;
;      - rs2~59               ; 1                 ; 7       ;
;      - rs2~60               ; 1                 ; 7       ;
;      - rs2~62               ; 1                 ; 7       ;
;      - rs2~63               ; 1                 ; 7       ;
;      - rs2~69               ; 1                 ; 7       ;
;      - rs2~70               ; 1                 ; 7       ;
;      - rs2~72               ; 1                 ; 7       ;
;      - rs2~73               ; 1                 ; 7       ;
;      - rs2~79               ; 1                 ; 7       ;
;      - rs2~80               ; 1                 ; 7       ;
;      - rs2~82               ; 1                 ; 7       ;
;      - rs2~83               ; 1                 ; 7       ;
;      - rs2~89               ; 1                 ; 7       ;
;      - rs2~90               ; 1                 ; 7       ;
;      - rs2~92               ; 1                 ; 7       ;
;      - rs2~93               ; 1                 ; 7       ;
;      - rs2~99               ; 1                 ; 7       ;
;      - rs2~100              ; 1                 ; 7       ;
;      - rs2~102              ; 1                 ; 7       ;
;      - rs2~103              ; 1                 ; 7       ;
;      - rs2~109              ; 1                 ; 7       ;
;      - rs2~110              ; 1                 ; 7       ;
;      - rs2~112              ; 1                 ; 7       ;
;      - rs2~113              ; 1                 ; 7       ;
;      - rs2~119              ; 1                 ; 7       ;
;      - rs2~120              ; 1                 ; 7       ;
;      - rs2~122              ; 1                 ; 7       ;
;      - rs2~123              ; 1                 ; 7       ;
;      - rs2~129              ; 1                 ; 7       ;
;      - rs2~130              ; 1                 ; 7       ;
;      - rs2~132              ; 1                 ; 7       ;
;      - rs2~133              ; 1                 ; 7       ;
;      - rs2~139              ; 1                 ; 7       ;
;      - rs2~140              ; 1                 ; 7       ;
;      - rs2~142              ; 1                 ; 7       ;
;      - rs2~143              ; 1                 ; 7       ;
;      - rs2~149              ; 1                 ; 7       ;
;      - rs2~150              ; 1                 ; 7       ;
;      - rs2~152              ; 1                 ; 7       ;
;      - rs2~153              ; 1                 ; 7       ;
;      - rs2~159              ; 1                 ; 7       ;
;      - rs2~160              ; 1                 ; 7       ;
;      - rs2~162              ; 1                 ; 7       ;
;      - rs2~163              ; 1                 ; 7       ;
;      - rs2~169              ; 1                 ; 7       ;
;      - rs2~170              ; 1                 ; 7       ;
;      - rs2~172              ; 1                 ; 7       ;
;      - rs2~173              ; 1                 ; 7       ;
;      - rs2~179              ; 1                 ; 7       ;
;      - rs2~180              ; 1                 ; 7       ;
;      - rs2~182              ; 1                 ; 7       ;
;      - rs2~183              ; 1                 ; 7       ;
;      - rs2~189              ; 1                 ; 7       ;
;      - rs2~190              ; 1                 ; 7       ;
;      - rs2~192              ; 1                 ; 7       ;
;      - rs2~193              ; 1                 ; 7       ;
;      - rs2~199              ; 1                 ; 7       ;
;      - rs2~200              ; 1                 ; 7       ;
;      - rs2~202              ; 1                 ; 7       ;
;      - rs2~203              ; 1                 ; 7       ;
;      - rs2~209              ; 1                 ; 7       ;
;      - rs2~210              ; 1                 ; 7       ;
;      - rs2~212              ; 1                 ; 7       ;
;      - rs2~213              ; 1                 ; 7       ;
;      - rs2~219              ; 1                 ; 7       ;
;      - rs2~220              ; 1                 ; 7       ;
;      - rs2~222              ; 1                 ; 7       ;
;      - rs2~223              ; 1                 ; 7       ;
;      - rs2~229              ; 1                 ; 7       ;
;      - rs2~230              ; 1                 ; 7       ;
;      - rs2~232              ; 1                 ; 7       ;
;      - rs2~233              ; 1                 ; 7       ;
;      - rs2~239              ; 1                 ; 7       ;
;      - rs2~240              ; 1                 ; 7       ;
;      - rs2~242              ; 1                 ; 7       ;
;      - rs2~243              ; 1                 ; 7       ;
;      - rs2~249              ; 1                 ; 7       ;
;      - rs2~250              ; 1                 ; 7       ;
;      - rs2~252              ; 1                 ; 7       ;
;      - rs2~253              ; 1                 ; 7       ;
;      - rs2~259              ; 1                 ; 7       ;
;      - rs2~260              ; 1                 ; 7       ;
;      - rs2~262              ; 1                 ; 7       ;
;      - rs2~263              ; 1                 ; 7       ;
;      - rs2~269              ; 1                 ; 7       ;
;      - rs2~270              ; 1                 ; 7       ;
;      - rs2~272              ; 1                 ; 7       ;
;      - rs2~273              ; 1                 ; 7       ;
;      - rs2~279              ; 1                 ; 7       ;
;      - rs2~280              ; 1                 ; 7       ;
;      - rs2~282              ; 1                 ; 7       ;
;      - rs2~283              ; 1                 ; 7       ;
;      - rs2~289              ; 1                 ; 7       ;
;      - rs2~290              ; 1                 ; 7       ;
;      - rs2~292              ; 1                 ; 7       ;
;      - rs2~293              ; 1                 ; 7       ;
;      - rs2~299              ; 1                 ; 7       ;
;      - rs2~300              ; 1                 ; 7       ;
;      - rs2~302              ; 1                 ; 7       ;
;      - rs2~303              ; 1                 ; 7       ;
;      - rs2~309              ; 1                 ; 7       ;
;      - rs2~310              ; 1                 ; 7       ;
;      - rs2~312              ; 1                 ; 7       ;
;      - rs2~313              ; 1                 ; 7       ;
;      - rs2~319              ; 1                 ; 7       ;
;      - rs2~320              ; 1                 ; 7       ;
;      - rs2~322              ; 1                 ; 7       ;
;      - rs2~323              ; 1                 ; 7       ;
; rs2_addr[3]                 ;                   ;         ;
;      - rs2~4                ; 1                 ; 7       ;
;      - rs2~5                ; 1                 ; 7       ;
;      - rs2[0]~6             ; 1                 ; 7       ;
;      - rs2[0]~7             ; 1                 ; 7       ;
;      - rs2~9                ; 1                 ; 7       ;
;      - rs2~10               ; 1                 ; 7       ;
;      - rs2[0]~14            ; 1                 ; 7       ;
;      - rs2~19               ; 1                 ; 7       ;
;      - rs2~20               ; 1                 ; 7       ;
;      - rs2~22               ; 1                 ; 7       ;
;      - rs2~23               ; 1                 ; 7       ;
;      - rs2~29               ; 1                 ; 7       ;
;      - rs2~30               ; 1                 ; 7       ;
;      - rs2~32               ; 1                 ; 7       ;
;      - rs2~33               ; 1                 ; 7       ;
;      - rs2~39               ; 1                 ; 7       ;
;      - rs2~40               ; 1                 ; 7       ;
;      - rs2~42               ; 1                 ; 7       ;
;      - rs2~43               ; 1                 ; 7       ;
;      - rs2~49               ; 1                 ; 7       ;
;      - rs2~50               ; 1                 ; 7       ;
;      - rs2~52               ; 1                 ; 7       ;
;      - rs2~53               ; 1                 ; 7       ;
;      - rs2~59               ; 1                 ; 7       ;
;      - rs2~60               ; 1                 ; 7       ;
;      - rs2~62               ; 1                 ; 7       ;
;      - rs2~63               ; 1                 ; 7       ;
;      - rs2~69               ; 1                 ; 7       ;
;      - rs2~70               ; 1                 ; 7       ;
;      - rs2~72               ; 1                 ; 7       ;
;      - rs2~73               ; 1                 ; 7       ;
;      - rs2~79               ; 1                 ; 7       ;
;      - rs2~80               ; 1                 ; 7       ;
;      - rs2~82               ; 1                 ; 7       ;
;      - rs2~83               ; 1                 ; 7       ;
;      - rs2~89               ; 1                 ; 7       ;
;      - rs2~90               ; 1                 ; 7       ;
;      - rs2~92               ; 1                 ; 7       ;
;      - rs2~93               ; 1                 ; 7       ;
;      - rs2~99               ; 1                 ; 7       ;
;      - rs2~100              ; 1                 ; 7       ;
;      - rs2~102              ; 1                 ; 7       ;
;      - rs2~103              ; 1                 ; 7       ;
;      - rs2~109              ; 1                 ; 7       ;
;      - rs2~110              ; 1                 ; 7       ;
;      - rs2~112              ; 1                 ; 7       ;
;      - rs2~113              ; 1                 ; 7       ;
;      - rs2~119              ; 1                 ; 7       ;
;      - rs2~120              ; 1                 ; 7       ;
;      - rs2~122              ; 1                 ; 7       ;
;      - rs2~123              ; 1                 ; 7       ;
;      - rs2~129              ; 1                 ; 7       ;
;      - rs2~130              ; 1                 ; 7       ;
;      - rs2~132              ; 1                 ; 7       ;
;      - rs2~133              ; 1                 ; 7       ;
;      - rs2~139              ; 1                 ; 7       ;
;      - rs2~140              ; 1                 ; 7       ;
;      - rs2~142              ; 1                 ; 7       ;
;      - rs2~143              ; 1                 ; 7       ;
;      - rs2~149              ; 1                 ; 7       ;
;      - rs2~150              ; 1                 ; 7       ;
;      - rs2~152              ; 1                 ; 7       ;
;      - rs2~153              ; 1                 ; 7       ;
;      - rs2~159              ; 1                 ; 7       ;
;      - rs2~160              ; 1                 ; 7       ;
;      - rs2~162              ; 1                 ; 7       ;
;      - rs2~163              ; 1                 ; 7       ;
;      - rs2~169              ; 1                 ; 7       ;
;      - rs2~170              ; 1                 ; 7       ;
;      - rs2~172              ; 1                 ; 7       ;
;      - rs2~173              ; 1                 ; 7       ;
;      - rs2~179              ; 1                 ; 7       ;
;      - rs2~180              ; 1                 ; 7       ;
;      - rs2~182              ; 1                 ; 7       ;
;      - rs2~183              ; 1                 ; 7       ;
;      - rs2~189              ; 1                 ; 7       ;
;      - rs2~190              ; 1                 ; 7       ;
;      - rs2~192              ; 1                 ; 7       ;
;      - rs2~193              ; 1                 ; 7       ;
;      - rs2~199              ; 1                 ; 7       ;
;      - rs2~200              ; 1                 ; 7       ;
;      - rs2~202              ; 1                 ; 7       ;
;      - rs2~203              ; 1                 ; 7       ;
;      - rs2~209              ; 1                 ; 7       ;
;      - rs2~210              ; 1                 ; 7       ;
;      - rs2~212              ; 1                 ; 7       ;
;      - rs2~213              ; 1                 ; 7       ;
;      - rs2~219              ; 1                 ; 7       ;
;      - rs2~220              ; 1                 ; 7       ;
;      - rs2~222              ; 1                 ; 7       ;
;      - rs2~223              ; 1                 ; 7       ;
;      - rs2~229              ; 1                 ; 7       ;
;      - rs2~230              ; 1                 ; 7       ;
;      - rs2~232              ; 1                 ; 7       ;
;      - rs2~233              ; 1                 ; 7       ;
;      - rs2~239              ; 1                 ; 7       ;
;      - rs2~240              ; 1                 ; 7       ;
;      - rs2~242              ; 1                 ; 7       ;
;      - rs2~243              ; 1                 ; 7       ;
;      - rs2~249              ; 1                 ; 7       ;
;      - rs2~250              ; 1                 ; 7       ;
;      - rs2~252              ; 1                 ; 7       ;
;      - rs2~253              ; 1                 ; 7       ;
;      - rs2~259              ; 1                 ; 7       ;
;      - rs2~260              ; 1                 ; 7       ;
;      - rs2~262              ; 1                 ; 7       ;
;      - rs2~263              ; 1                 ; 7       ;
;      - rs2~269              ; 1                 ; 7       ;
;      - rs2~270              ; 1                 ; 7       ;
;      - rs2~272              ; 1                 ; 7       ;
;      - rs2~273              ; 1                 ; 7       ;
;      - rs2~279              ; 1                 ; 7       ;
;      - rs2~280              ; 1                 ; 7       ;
;      - rs2~282              ; 1                 ; 7       ;
;      - rs2~283              ; 1                 ; 7       ;
;      - rs2~289              ; 1                 ; 7       ;
;      - rs2~290              ; 1                 ; 7       ;
;      - rs2~292              ; 1                 ; 7       ;
;      - rs2~293              ; 1                 ; 7       ;
;      - rs2~299              ; 1                 ; 7       ;
;      - rs2~300              ; 1                 ; 7       ;
;      - rs2~302              ; 1                 ; 7       ;
;      - rs2~303              ; 1                 ; 7       ;
;      - rs2~309              ; 1                 ; 7       ;
;      - rs2~310              ; 1                 ; 7       ;
;      - rs2~312              ; 1                 ; 7       ;
;      - rs2~313              ; 1                 ; 7       ;
;      - rs2~319              ; 1                 ; 7       ;
;      - rs2~320              ; 1                 ; 7       ;
;      - rs2~322              ; 1                 ; 7       ;
;      - rs2~323              ; 1                 ; 7       ;
; rs2_addr[0]                 ;                   ;         ;
;      - rs2[0]~11            ; 0                 ; 7       ;
;      - rs2[0]~12            ; 0                 ; 7       ;
;      - rs2[0]~14            ; 0                 ; 7       ;
; rd_in[0]                    ;                   ;         ;
;      - rf[1][0]             ; 1                 ; 7       ;
;      - rf[17][0]            ; 1                 ; 7       ;
;      - rf[9][0]             ; 1                 ; 7       ;
;      - rf[25][0]            ; 1                 ; 7       ;
;      - rf[5][0]             ; 1                 ; 7       ;
;      - rf[21][0]            ; 1                 ; 7       ;
;      - rf[13][0]            ; 1                 ; 7       ;
;      - rf[29][0]            ; 1                 ; 7       ;
;      - rf[3][0]             ; 1                 ; 7       ;
;      - rf[19][0]            ; 1                 ; 7       ;
;      - rf[11][0]            ; 1                 ; 7       ;
;      - rf[27][0]            ; 1                 ; 7       ;
;      - rf[7][0]             ; 1                 ; 7       ;
;      - rf[23][0]            ; 1                 ; 7       ;
;      - rf[15][0]            ; 1                 ; 7       ;
;      - rf[31][0]            ; 1                 ; 7       ;
;      - rf[4][0]             ; 1                 ; 7       ;
;      - rf[20][0]            ; 1                 ; 7       ;
;      - rf[12][0]            ; 1                 ; 7       ;
;      - rf[16][0]            ; 1                 ; 7       ;
;      - rf[8][0]             ; 1                 ; 7       ;
;      - rf[24][0]            ; 1                 ; 7       ;
;      - rf[2][0]             ; 1                 ; 7       ;
;      - rf[18][0]            ; 1                 ; 7       ;
;      - rf[10][0]            ; 1                 ; 7       ;
;      - rf[26][0]            ; 1                 ; 7       ;
;      - rf[6][0]             ; 1                 ; 7       ;
;      - rf[22][0]            ; 1                 ; 7       ;
;      - rf[14][0]            ; 1                 ; 7       ;
;      - rf[30][0]            ; 1                 ; 7       ;
;      - rf[28][0]~feeder     ; 1                 ; 7       ;
; rd_addr[0]                  ;                   ;         ;
;      - Decoder0~0           ; 1                 ; 7       ;
;      - Decoder0~1           ; 1                 ; 7       ;
;      - Decoder0~2           ; 1                 ; 7       ;
;      - Decoder0~3           ; 1                 ; 7       ;
;      - Decoder0~4           ; 1                 ; 7       ;
;      - Decoder0~5           ; 1                 ; 7       ;
;      - Decoder0~6           ; 1                 ; 7       ;
;      - Decoder0~7           ; 1                 ; 7       ;
;      - Decoder0~8           ; 1                 ; 7       ;
;      - Decoder0~9           ; 1                 ; 7       ;
;      - Decoder0~10          ; 1                 ; 7       ;
;      - Decoder0~11          ; 1                 ; 7       ;
;      - Decoder0~12          ; 1                 ; 7       ;
;      - Decoder0~13          ; 1                 ; 7       ;
;      - Decoder0~14          ; 1                 ; 7       ;
;      - Decoder0~15          ; 1                 ; 7       ;
;      - Decoder0~16          ; 1                 ; 7       ;
;      - Decoder0~17          ; 1                 ; 7       ;
;      - Decoder0~18          ; 1                 ; 7       ;
;      - Decoder0~19          ; 1                 ; 7       ;
;      - Decoder0~20          ; 1                 ; 7       ;
;      - Decoder0~21          ; 1                 ; 7       ;
;      - Decoder0~22          ; 1                 ; 7       ;
;      - Decoder0~23          ; 1                 ; 7       ;
;      - Decoder0~24          ; 1                 ; 7       ;
;      - Decoder0~25          ; 1                 ; 7       ;
;      - Decoder0~26          ; 1                 ; 7       ;
;      - Decoder0~27          ; 1                 ; 7       ;
;      - Decoder0~28          ; 1                 ; 7       ;
;      - Decoder0~29          ; 1                 ; 7       ;
;      - Decoder0~30          ; 1                 ; 7       ;
; rd_addr[1]                  ;                   ;         ;
;      - Decoder0~0           ; 0                 ; 7       ;
;      - Decoder0~1           ; 0                 ; 7       ;
;      - Decoder0~2           ; 0                 ; 7       ;
;      - Decoder0~3           ; 0                 ; 7       ;
;      - Decoder0~4           ; 0                 ; 7       ;
;      - Decoder0~5           ; 0                 ; 7       ;
;      - Decoder0~6           ; 0                 ; 7       ;
;      - Decoder0~7           ; 0                 ; 7       ;
;      - Decoder0~8           ; 0                 ; 7       ;
;      - Decoder0~9           ; 0                 ; 7       ;
;      - Decoder0~10          ; 0                 ; 7       ;
;      - Decoder0~11          ; 0                 ; 7       ;
;      - Decoder0~12          ; 0                 ; 7       ;
;      - Decoder0~13          ; 0                 ; 7       ;
;      - Decoder0~14          ; 0                 ; 7       ;
;      - Decoder0~15          ; 0                 ; 7       ;
;      - Decoder0~16          ; 0                 ; 7       ;
;      - Decoder0~17          ; 0                 ; 7       ;
;      - Decoder0~18          ; 0                 ; 7       ;
;      - Decoder0~19          ; 0                 ; 7       ;
;      - Decoder0~20          ; 0                 ; 7       ;
;      - Decoder0~21          ; 0                 ; 7       ;
;      - Decoder0~22          ; 0                 ; 7       ;
;      - Decoder0~23          ; 0                 ; 7       ;
;      - Decoder0~24          ; 0                 ; 7       ;
;      - Decoder0~25          ; 0                 ; 7       ;
;      - Decoder0~26          ; 0                 ; 7       ;
;      - Decoder0~27          ; 0                 ; 7       ;
;      - Decoder0~28          ; 0                 ; 7       ;
;      - Decoder0~29          ; 0                 ; 7       ;
;      - Decoder0~30          ; 0                 ; 7       ;
; rd_addr[2]                  ;                   ;         ;
;      - Decoder0~0           ; 0                 ; 7       ;
;      - Decoder0~1           ; 0                 ; 7       ;
;      - Decoder0~2           ; 0                 ; 7       ;
;      - Decoder0~3           ; 0                 ; 7       ;
;      - Decoder0~4           ; 0                 ; 7       ;
;      - Decoder0~5           ; 0                 ; 7       ;
;      - Decoder0~6           ; 0                 ; 7       ;
;      - Decoder0~7           ; 0                 ; 7       ;
;      - Decoder0~8           ; 0                 ; 7       ;
;      - Decoder0~9           ; 0                 ; 7       ;
;      - Decoder0~10          ; 0                 ; 7       ;
;      - Decoder0~11          ; 0                 ; 7       ;
;      - Decoder0~12          ; 0                 ; 7       ;
;      - Decoder0~13          ; 0                 ; 7       ;
;      - Decoder0~14          ; 0                 ; 7       ;
;      - Decoder0~15          ; 0                 ; 7       ;
;      - Decoder0~16          ; 0                 ; 7       ;
;      - Decoder0~17          ; 0                 ; 7       ;
;      - Decoder0~18          ; 0                 ; 7       ;
;      - Decoder0~19          ; 0                 ; 7       ;
;      - Decoder0~20          ; 0                 ; 7       ;
;      - Decoder0~21          ; 0                 ; 7       ;
;      - Decoder0~22          ; 0                 ; 7       ;
;      - Decoder0~23          ; 0                 ; 7       ;
;      - Decoder0~24          ; 0                 ; 7       ;
;      - Decoder0~25          ; 0                 ; 7       ;
;      - Decoder0~26          ; 0                 ; 7       ;
;      - Decoder0~27          ; 0                 ; 7       ;
;      - Decoder0~28          ; 0                 ; 7       ;
;      - Decoder0~29          ; 0                 ; 7       ;
;      - Decoder0~30          ; 0                 ; 7       ;
; rd_addr[3]                  ;                   ;         ;
;      - Decoder0~0           ; 0                 ; 7       ;
;      - Decoder0~1           ; 0                 ; 7       ;
;      - Decoder0~2           ; 0                 ; 7       ;
;      - Decoder0~3           ; 0                 ; 7       ;
;      - Decoder0~4           ; 0                 ; 7       ;
;      - Decoder0~5           ; 0                 ; 7       ;
;      - Decoder0~6           ; 0                 ; 7       ;
;      - Decoder0~7           ; 0                 ; 7       ;
;      - Decoder0~8           ; 0                 ; 7       ;
;      - Decoder0~9           ; 0                 ; 7       ;
;      - Decoder0~10          ; 0                 ; 7       ;
;      - Decoder0~11          ; 0                 ; 7       ;
;      - Decoder0~12          ; 0                 ; 7       ;
;      - Decoder0~13          ; 0                 ; 7       ;
;      - Decoder0~14          ; 0                 ; 7       ;
;      - Decoder0~15          ; 0                 ; 7       ;
;      - Decoder0~16          ; 0                 ; 7       ;
;      - Decoder0~17          ; 0                 ; 7       ;
;      - Decoder0~18          ; 0                 ; 7       ;
;      - Decoder0~19          ; 0                 ; 7       ;
;      - Decoder0~20          ; 0                 ; 7       ;
;      - Decoder0~21          ; 0                 ; 7       ;
;      - Decoder0~22          ; 0                 ; 7       ;
;      - Decoder0~23          ; 0                 ; 7       ;
;      - Decoder0~24          ; 0                 ; 7       ;
;      - Decoder0~25          ; 0                 ; 7       ;
;      - Decoder0~26          ; 0                 ; 7       ;
;      - Decoder0~27          ; 0                 ; 7       ;
;      - Decoder0~28          ; 0                 ; 7       ;
;      - Decoder0~29          ; 0                 ; 7       ;
;      - Decoder0~30          ; 0                 ; 7       ;
; cu_rdwrite                  ;                   ;         ;
;      - Decoder0~0           ; 1                 ; 7       ;
;      - Decoder0~1           ; 1                 ; 7       ;
;      - Decoder0~2           ; 1                 ; 7       ;
;      - Decoder0~3           ; 1                 ; 7       ;
;      - Decoder0~4           ; 1                 ; 7       ;
;      - Decoder0~5           ; 1                 ; 7       ;
;      - Decoder0~6           ; 1                 ; 7       ;
;      - Decoder0~7           ; 1                 ; 7       ;
;      - Decoder0~8           ; 1                 ; 7       ;
;      - Decoder0~9           ; 1                 ; 7       ;
;      - Decoder0~10          ; 1                 ; 7       ;
;      - Decoder0~11          ; 1                 ; 7       ;
;      - Decoder0~12          ; 1                 ; 7       ;
;      - Decoder0~13          ; 1                 ; 7       ;
;      - Decoder0~14          ; 1                 ; 7       ;
;      - Decoder0~15          ; 1                 ; 7       ;
;      - Decoder0~16          ; 1                 ; 7       ;
;      - Decoder0~17          ; 1                 ; 7       ;
;      - Decoder0~18          ; 1                 ; 7       ;
;      - Decoder0~19          ; 1                 ; 7       ;
;      - Decoder0~20          ; 1                 ; 7       ;
;      - Decoder0~21          ; 1                 ; 7       ;
;      - Decoder0~22          ; 1                 ; 7       ;
;      - Decoder0~23          ; 1                 ; 7       ;
;      - Decoder0~24          ; 1                 ; 7       ;
;      - Decoder0~25          ; 1                 ; 7       ;
;      - Decoder0~26          ; 1                 ; 7       ;
;      - Decoder0~27          ; 1                 ; 7       ;
;      - Decoder0~28          ; 1                 ; 7       ;
;      - Decoder0~29          ; 1                 ; 7       ;
;      - Decoder0~30          ; 1                 ; 7       ;
; rd_addr[4]                  ;                   ;         ;
;      - Decoder0~0           ; 1                 ; 7       ;
;      - Decoder0~1           ; 1                 ; 7       ;
;      - Decoder0~2           ; 1                 ; 7       ;
;      - Decoder0~3           ; 1                 ; 7       ;
;      - Decoder0~4           ; 1                 ; 7       ;
;      - Decoder0~5           ; 1                 ; 7       ;
;      - Decoder0~6           ; 1                 ; 7       ;
;      - Decoder0~7           ; 1                 ; 7       ;
;      - Decoder0~8           ; 1                 ; 7       ;
;      - Decoder0~9           ; 1                 ; 7       ;
;      - Decoder0~10          ; 1                 ; 7       ;
;      - Decoder0~11          ; 1                 ; 7       ;
;      - Decoder0~12          ; 1                 ; 7       ;
;      - Decoder0~13          ; 1                 ; 7       ;
;      - Decoder0~14          ; 1                 ; 7       ;
;      - Decoder0~15          ; 1                 ; 7       ;
;      - Decoder0~16          ; 1                 ; 7       ;
;      - Decoder0~17          ; 1                 ; 7       ;
;      - Decoder0~18          ; 1                 ; 7       ;
;      - Decoder0~19          ; 1                 ; 7       ;
;      - Decoder0~20          ; 1                 ; 7       ;
;      - Decoder0~21          ; 1                 ; 7       ;
;      - Decoder0~22          ; 1                 ; 7       ;
;      - Decoder0~23          ; 1                 ; 7       ;
;      - Decoder0~24          ; 1                 ; 7       ;
;      - Decoder0~25          ; 1                 ; 7       ;
;      - Decoder0~26          ; 1                 ; 7       ;
;      - Decoder0~27          ; 1                 ; 7       ;
;      - Decoder0~28          ; 1                 ; 7       ;
;      - Decoder0~29          ; 1                 ; 7       ;
;      - Decoder0~30          ; 1                 ; 7       ;
; rd_in[1]                    ;                   ;         ;
;      - rf[1][1]             ; 1                 ; 7       ;
;      - rf[17][1]            ; 1                 ; 7       ;
;      - rf[9][1]             ; 1                 ; 7       ;
;      - rf[25][1]            ; 1                 ; 7       ;
;      - rf[5][1]             ; 1                 ; 7       ;
;      - rf[21][1]            ; 1                 ; 7       ;
;      - rf[13][1]            ; 1                 ; 7       ;
;      - rf[29][1]            ; 1                 ; 7       ;
;      - rf[3][1]             ; 1                 ; 7       ;
;      - rf[19][1]            ; 1                 ; 7       ;
;      - rf[11][1]            ; 1                 ; 7       ;
;      - rf[27][1]            ; 1                 ; 7       ;
;      - rf[7][1]             ; 1                 ; 7       ;
;      - rf[23][1]            ; 1                 ; 7       ;
;      - rf[15][1]            ; 1                 ; 7       ;
;      - rf[31][1]            ; 1                 ; 7       ;
;      - rf[4][1]             ; 1                 ; 7       ;
;      - rf[20][1]            ; 1                 ; 7       ;
;      - rf[12][1]            ; 1                 ; 7       ;
;      - rf[28][1]            ; 1                 ; 7       ;
;      - rf[16][1]            ; 1                 ; 7       ;
;      - rf[8][1]             ; 1                 ; 7       ;
;      - rf[24][1]            ; 1                 ; 7       ;
;      - rf[2][1]             ; 1                 ; 7       ;
;      - rf[18][1]            ; 1                 ; 7       ;
;      - rf[10][1]            ; 1                 ; 7       ;
;      - rf[26][1]            ; 1                 ; 7       ;
;      - rf[6][1]             ; 1                 ; 7       ;
;      - rf[22][1]            ; 1                 ; 7       ;
;      - rf[14][1]            ; 1                 ; 7       ;
;      - rf[30][1]            ; 1                 ; 7       ;
; rd_in[2]                    ;                   ;         ;
;      - rf[1][2]             ; 0                 ; 7       ;
;      - rf[17][2]            ; 0                 ; 7       ;
;      - rf[9][2]             ; 0                 ; 7       ;
;      - rf[25][2]            ; 0                 ; 7       ;
;      - rf[21][2]            ; 0                 ; 7       ;
;      - rf[13][2]            ; 0                 ; 7       ;
;      - rf[29][2]            ; 0                 ; 7       ;
;      - rf[19][2]            ; 0                 ; 7       ;
;      - rf[11][2]            ; 0                 ; 7       ;
;      - rf[27][2]            ; 0                 ; 7       ;
;      - rf[7][2]             ; 0                 ; 7       ;
;      - rf[23][2]            ; 0                 ; 7       ;
;      - rf[15][2]            ; 0                 ; 7       ;
;      - rf[31][2]            ; 0                 ; 7       ;
;      - rf[4][2]             ; 0                 ; 7       ;
;      - rf[20][2]            ; 0                 ; 7       ;
;      - rf[12][2]            ; 0                 ; 7       ;
;      - rf[16][2]            ; 0                 ; 7       ;
;      - rf[8][2]             ; 0                 ; 7       ;
;      - rf[24][2]            ; 0                 ; 7       ;
;      - rf[2][2]             ; 0                 ; 7       ;
;      - rf[18][2]            ; 0                 ; 7       ;
;      - rf[10][2]            ; 0                 ; 7       ;
;      - rf[26][2]            ; 0                 ; 7       ;
;      - rf[6][2]             ; 0                 ; 7       ;
;      - rf[22][2]            ; 0                 ; 7       ;
;      - rf[14][2]            ; 0                 ; 7       ;
;      - rf[30][2]            ; 0                 ; 7       ;
;      - rf[28][2]~feeder     ; 0                 ; 7       ;
;      - rf[3][2]~feeder      ; 0                 ; 7       ;
;      - rf[5][2]~feeder      ; 0                 ; 7       ;
; rd_in[3]                    ;                   ;         ;
;      - rf[1][3]             ; 0                 ; 7       ;
;      - rf[17][3]            ; 0                 ; 7       ;
;      - rf[9][3]             ; 0                 ; 7       ;
;      - rf[25][3]            ; 0                 ; 7       ;
;      - rf[5][3]             ; 0                 ; 7       ;
;      - rf[21][3]            ; 0                 ; 7       ;
;      - rf[13][3]            ; 0                 ; 7       ;
;      - rf[29][3]            ; 0                 ; 7       ;
;      - rf[3][3]             ; 0                 ; 7       ;
;      - rf[19][3]            ; 0                 ; 7       ;
;      - rf[11][3]            ; 0                 ; 7       ;
;      - rf[27][3]            ; 0                 ; 7       ;
;      - rf[7][3]             ; 0                 ; 7       ;
;      - rf[23][3]            ; 0                 ; 7       ;
;      - rf[15][3]            ; 0                 ; 7       ;
;      - rf[31][3]            ; 0                 ; 7       ;
;      - rf[4][3]             ; 0                 ; 7       ;
;      - rf[20][3]            ; 0                 ; 7       ;
;      - rf[12][3]            ; 0                 ; 7       ;
;      - rf[28][3]            ; 0                 ; 7       ;
;      - rf[16][3]            ; 0                 ; 7       ;
;      - rf[8][3]             ; 0                 ; 7       ;
;      - rf[24][3]            ; 0                 ; 7       ;
;      - rf[2][3]             ; 0                 ; 7       ;
;      - rf[18][3]            ; 0                 ; 7       ;
;      - rf[10][3]            ; 0                 ; 7       ;
;      - rf[26][3]            ; 0                 ; 7       ;
;      - rf[6][3]             ; 0                 ; 7       ;
;      - rf[22][3]            ; 0                 ; 7       ;
;      - rf[14][3]            ; 0                 ; 7       ;
;      - rf[30][3]            ; 0                 ; 7       ;
;      - rf[8][3]~DUPLICATE   ; 0                 ; 7       ;
; rd_in[4]                    ;                   ;         ;
;      - rf[1][4]             ; 1                 ; 7       ;
;      - rf[17][4]            ; 1                 ; 7       ;
;      - rf[9][4]             ; 1                 ; 7       ;
;      - rf[25][4]            ; 1                 ; 7       ;
;      - rf[5][4]             ; 1                 ; 7       ;
;      - rf[21][4]            ; 1                 ; 7       ;
;      - rf[13][4]            ; 1                 ; 7       ;
;      - rf[29][4]            ; 1                 ; 7       ;
;      - rf[3][4]             ; 1                 ; 7       ;
;      - rf[19][4]            ; 1                 ; 7       ;
;      - rf[11][4]            ; 1                 ; 7       ;
;      - rf[27][4]            ; 1                 ; 7       ;
;      - rf[7][4]             ; 1                 ; 7       ;
;      - rf[23][4]            ; 1                 ; 7       ;
;      - rf[31][4]            ; 1                 ; 7       ;
;      - rf[4][4]             ; 1                 ; 7       ;
;      - rf[20][4]            ; 1                 ; 7       ;
;      - rf[12][4]            ; 1                 ; 7       ;
;      - rf[28][4]            ; 1                 ; 7       ;
;      - rf[16][4]            ; 1                 ; 7       ;
;      - rf[8][4]             ; 1                 ; 7       ;
;      - rf[24][4]            ; 1                 ; 7       ;
;      - rf[2][4]             ; 1                 ; 7       ;
;      - rf[18][4]            ; 1                 ; 7       ;
;      - rf[10][4]            ; 1                 ; 7       ;
;      - rf[26][4]            ; 1                 ; 7       ;
;      - rf[6][4]             ; 1                 ; 7       ;
;      - rf[22][4]            ; 1                 ; 7       ;
;      - rf[14][4]            ; 1                 ; 7       ;
;      - rf[30][4]            ; 1                 ; 7       ;
;      - rf[15][4]~feeder     ; 1                 ; 7       ;
; rd_in[5]                    ;                   ;         ;
;      - rf[1][5]             ; 0                 ; 7       ;
;      - rf[17][5]            ; 0                 ; 7       ;
;      - rf[9][5]             ; 0                 ; 7       ;
;      - rf[25][5]            ; 0                 ; 7       ;
;      - rf[5][5]             ; 0                 ; 7       ;
;      - rf[21][5]            ; 0                 ; 7       ;
;      - rf[13][5]            ; 0                 ; 7       ;
;      - rf[29][5]            ; 0                 ; 7       ;
;      - rf[3][5]             ; 0                 ; 7       ;
;      - rf[19][5]            ; 0                 ; 7       ;
;      - rf[11][5]            ; 0                 ; 7       ;
;      - rf[27][5]            ; 0                 ; 7       ;
;      - rf[7][5]             ; 0                 ; 7       ;
;      - rf[23][5]            ; 0                 ; 7       ;
;      - rf[15][5]            ; 0                 ; 7       ;
;      - rf[31][5]            ; 0                 ; 7       ;
;      - rf[4][5]             ; 0                 ; 7       ;
;      - rf[20][5]            ; 0                 ; 7       ;
;      - rf[16][5]            ; 0                 ; 7       ;
;      - rf[8][5]             ; 0                 ; 7       ;
;      - rf[24][5]            ; 0                 ; 7       ;
;      - rf[2][5]             ; 0                 ; 7       ;
;      - rf[18][5]            ; 0                 ; 7       ;
;      - rf[10][5]            ; 0                 ; 7       ;
;      - rf[26][5]            ; 0                 ; 7       ;
;      - rf[6][5]             ; 0                 ; 7       ;
;      - rf[22][5]            ; 0                 ; 7       ;
;      - rf[14][5]            ; 0                 ; 7       ;
;      - rf[30][5]            ; 0                 ; 7       ;
;      - rf[28][5]~feeder     ; 0                 ; 7       ;
;      - rf[12][5]~feeder     ; 0                 ; 7       ;
; rd_in[6]                    ;                   ;         ;
;      - rf[1][6]             ; 0                 ; 7       ;
;      - rf[17][6]            ; 0                 ; 7       ;
;      - rf[9][6]             ; 0                 ; 7       ;
;      - rf[25][6]            ; 0                 ; 7       ;
;      - rf[5][6]             ; 0                 ; 7       ;
;      - rf[21][6]            ; 0                 ; 7       ;
;      - rf[13][6]            ; 0                 ; 7       ;
;      - rf[29][6]            ; 0                 ; 7       ;
;      - rf[3][6]             ; 0                 ; 7       ;
;      - rf[19][6]            ; 0                 ; 7       ;
;      - rf[11][6]            ; 0                 ; 7       ;
;      - rf[27][6]            ; 0                 ; 7       ;
;      - rf[7][6]             ; 0                 ; 7       ;
;      - rf[23][6]            ; 0                 ; 7       ;
;      - rf[15][6]            ; 0                 ; 7       ;
;      - rf[31][6]            ; 0                 ; 7       ;
;      - rf[4][6]             ; 0                 ; 7       ;
;      - rf[20][6]            ; 0                 ; 7       ;
;      - rf[12][6]            ; 0                 ; 7       ;
;      - rf[28][6]            ; 0                 ; 7       ;
;      - rf[16][6]            ; 0                 ; 7       ;
;      - rf[8][6]             ; 0                 ; 7       ;
;      - rf[24][6]            ; 0                 ; 7       ;
;      - rf[2][6]             ; 0                 ; 7       ;
;      - rf[18][6]            ; 0                 ; 7       ;
;      - rf[10][6]            ; 0                 ; 7       ;
;      - rf[26][6]            ; 0                 ; 7       ;
;      - rf[6][6]             ; 0                 ; 7       ;
;      - rf[22][6]            ; 0                 ; 7       ;
;      - rf[14][6]            ; 0                 ; 7       ;
;      - rf[30][6]            ; 0                 ; 7       ;
; rd_in[7]                    ;                   ;         ;
;      - rf[1][7]             ; 0                 ; 7       ;
;      - rf[17][7]            ; 0                 ; 7       ;
;      - rf[9][7]             ; 0                 ; 7       ;
;      - rf[25][7]            ; 0                 ; 7       ;
;      - rf[5][7]             ; 0                 ; 7       ;
;      - rf[21][7]            ; 0                 ; 7       ;
;      - rf[13][7]            ; 0                 ; 7       ;
;      - rf[29][7]            ; 0                 ; 7       ;
;      - rf[3][7]             ; 0                 ; 7       ;
;      - rf[19][7]            ; 0                 ; 7       ;
;      - rf[11][7]            ; 0                 ; 7       ;
;      - rf[27][7]            ; 0                 ; 7       ;
;      - rf[7][7]             ; 0                 ; 7       ;
;      - rf[23][7]            ; 0                 ; 7       ;
;      - rf[15][7]            ; 0                 ; 7       ;
;      - rf[31][7]            ; 0                 ; 7       ;
;      - rf[4][7]             ; 0                 ; 7       ;
;      - rf[20][7]            ; 0                 ; 7       ;
;      - rf[16][7]            ; 0                 ; 7       ;
;      - rf[8][7]             ; 0                 ; 7       ;
;      - rf[24][7]            ; 0                 ; 7       ;
;      - rf[2][7]             ; 0                 ; 7       ;
;      - rf[18][7]            ; 0                 ; 7       ;
;      - rf[10][7]            ; 0                 ; 7       ;
;      - rf[26][7]            ; 0                 ; 7       ;
;      - rf[6][7]             ; 0                 ; 7       ;
;      - rf[22][7]            ; 0                 ; 7       ;
;      - rf[14][7]            ; 0                 ; 7       ;
;      - rf[30][7]            ; 0                 ; 7       ;
;      - rf[12][7]~feeder     ; 0                 ; 7       ;
;      - rf[28][7]~feeder     ; 0                 ; 7       ;
; rd_in[8]                    ;                   ;         ;
;      - rf[1][8]             ; 0                 ; 7       ;
;      - rf[17][8]            ; 0                 ; 7       ;
;      - rf[9][8]             ; 0                 ; 7       ;
;      - rf[25][8]            ; 0                 ; 7       ;
;      - rf[5][8]             ; 0                 ; 7       ;
;      - rf[21][8]            ; 0                 ; 7       ;
;      - rf[13][8]            ; 0                 ; 7       ;
;      - rf[29][8]            ; 0                 ; 7       ;
;      - rf[3][8]             ; 0                 ; 7       ;
;      - rf[19][8]            ; 0                 ; 7       ;
;      - rf[11][8]            ; 0                 ; 7       ;
;      - rf[27][8]            ; 0                 ; 7       ;
;      - rf[7][8]             ; 0                 ; 7       ;
;      - rf[23][8]            ; 0                 ; 7       ;
;      - rf[15][8]            ; 0                 ; 7       ;
;      - rf[31][8]            ; 0                 ; 7       ;
;      - rf[4][8]             ; 0                 ; 7       ;
;      - rf[20][8]            ; 1                 ; 7       ;
;      - rf[12][8]            ; 0                 ; 7       ;
;      - rf[16][8]            ; 0                 ; 7       ;
;      - rf[8][8]             ; 1                 ; 7       ;
;      - rf[24][8]            ; 1                 ; 7       ;
;      - rf[2][8]             ; 0                 ; 7       ;
;      - rf[18][8]            ; 0                 ; 7       ;
;      - rf[10][8]            ; 0                 ; 7       ;
;      - rf[26][8]            ; 0                 ; 7       ;
;      - rf[6][8]             ; 0                 ; 7       ;
;      - rf[22][8]            ; 0                 ; 7       ;
;      - rf[14][8]            ; 0                 ; 7       ;
;      - rf[30][8]            ; 0                 ; 7       ;
;      - rf[16][8]~DUPLICATE  ; 0                 ; 7       ;
;      - rf[28][8]~feeder     ; 0                 ; 7       ;
; rd_in[9]                    ;                   ;         ;
;      - rf[1][9]             ; 0                 ; 7       ;
;      - rf[17][9]            ; 0                 ; 7       ;
;      - rf[9][9]             ; 0                 ; 7       ;
;      - rf[25][9]            ; 0                 ; 7       ;
;      - rf[5][9]             ; 0                 ; 7       ;
;      - rf[21][9]            ; 0                 ; 7       ;
;      - rf[13][9]            ; 0                 ; 7       ;
;      - rf[29][9]            ; 0                 ; 7       ;
;      - rf[3][9]             ; 0                 ; 7       ;
;      - rf[19][9]            ; 0                 ; 7       ;
;      - rf[11][9]            ; 0                 ; 7       ;
;      - rf[27][9]            ; 0                 ; 7       ;
;      - rf[23][9]            ; 0                 ; 7       ;
;      - rf[15][9]            ; 0                 ; 7       ;
;      - rf[31][9]            ; 0                 ; 7       ;
;      - rf[4][9]             ; 0                 ; 7       ;
;      - rf[20][9]            ; 0                 ; 7       ;
;      - rf[12][9]            ; 0                 ; 7       ;
;      - rf[28][9]            ; 0                 ; 7       ;
;      - rf[16][9]            ; 0                 ; 7       ;
;      - rf[8][9]             ; 0                 ; 7       ;
;      - rf[24][9]            ; 0                 ; 7       ;
;      - rf[2][9]             ; 0                 ; 7       ;
;      - rf[18][9]            ; 0                 ; 7       ;
;      - rf[10][9]            ; 0                 ; 7       ;
;      - rf[26][9]            ; 0                 ; 7       ;
;      - rf[6][9]             ; 0                 ; 7       ;
;      - rf[22][9]            ; 0                 ; 7       ;
;      - rf[14][9]            ; 0                 ; 7       ;
;      - rf[30][9]            ; 0                 ; 7       ;
;      - rf[7][9]~feeder      ; 0                 ; 7       ;
; rd_in[10]                   ;                   ;         ;
;      - rf[1][10]            ; 1                 ; 7       ;
;      - rf[17][10]           ; 1                 ; 7       ;
;      - rf[9][10]            ; 1                 ; 7       ;
;      - rf[25][10]           ; 1                 ; 7       ;
;      - rf[5][10]            ; 1                 ; 7       ;
;      - rf[21][10]           ; 1                 ; 7       ;
;      - rf[29][10]           ; 1                 ; 7       ;
;      - rf[3][10]            ; 1                 ; 7       ;
;      - rf[19][10]           ; 1                 ; 7       ;
;      - rf[11][10]           ; 1                 ; 7       ;
;      - rf[27][10]           ; 1                 ; 7       ;
;      - rf[7][10]            ; 1                 ; 7       ;
;      - rf[23][10]           ; 1                 ; 7       ;
;      - rf[31][10]           ; 1                 ; 7       ;
;      - rf[4][10]            ; 1                 ; 7       ;
;      - rf[20][10]           ; 1                 ; 7       ;
;      - rf[16][10]           ; 1                 ; 7       ;
;      - rf[8][10]            ; 1                 ; 7       ;
;      - rf[24][10]           ; 1                 ; 7       ;
;      - rf[2][10]            ; 1                 ; 7       ;
;      - rf[18][10]           ; 1                 ; 7       ;
;      - rf[10][10]           ; 1                 ; 7       ;
;      - rf[26][10]           ; 1                 ; 7       ;
;      - rf[6][10]            ; 1                 ; 7       ;
;      - rf[22][10]           ; 1                 ; 7       ;
;      - rf[14][10]           ; 1                 ; 7       ;
;      - rf[30][10]           ; 1                 ; 7       ;
;      - rf[15][10]~feeder    ; 1                 ; 7       ;
;      - rf[13][10]~feeder    ; 1                 ; 7       ;
;      - rf[12][10]~feeder    ; 1                 ; 7       ;
;      - rf[28][10]~feeder    ; 1                 ; 7       ;
; rd_in[11]                   ;                   ;         ;
;      - rf[1][11]            ; 0                 ; 7       ;
;      - rf[17][11]           ; 0                 ; 7       ;
;      - rf[9][11]            ; 0                 ; 7       ;
;      - rf[25][11]           ; 0                 ; 7       ;
;      - rf[5][11]            ; 0                 ; 7       ;
;      - rf[21][11]           ; 0                 ; 7       ;
;      - rf[13][11]           ; 0                 ; 7       ;
;      - rf[29][11]           ; 0                 ; 7       ;
;      - rf[3][11]            ; 0                 ; 7       ;
;      - rf[19][11]           ; 0                 ; 7       ;
;      - rf[11][11]           ; 0                 ; 7       ;
;      - rf[27][11]           ; 0                 ; 7       ;
;      - rf[7][11]            ; 0                 ; 7       ;
;      - rf[23][11]           ; 0                 ; 7       ;
;      - rf[15][11]           ; 0                 ; 7       ;
;      - rf[31][11]           ; 0                 ; 7       ;
;      - rf[4][11]            ; 0                 ; 7       ;
;      - rf[20][11]           ; 0                 ; 7       ;
;      - rf[16][11]           ; 0                 ; 7       ;
;      - rf[8][11]            ; 0                 ; 7       ;
;      - rf[24][11]           ; 0                 ; 7       ;
;      - rf[2][11]            ; 0                 ; 7       ;
;      - rf[18][11]           ; 0                 ; 7       ;
;      - rf[10][11]           ; 0                 ; 7       ;
;      - rf[26][11]           ; 0                 ; 7       ;
;      - rf[6][11]            ; 0                 ; 7       ;
;      - rf[22][11]           ; 0                 ; 7       ;
;      - rf[14][11]           ; 0                 ; 7       ;
;      - rf[30][11]           ; 0                 ; 7       ;
;      - rf[12][11]~feeder    ; 0                 ; 7       ;
;      - rf[28][11]~feeder    ; 0                 ; 7       ;
; rd_in[12]                   ;                   ;         ;
;      - rf[1][12]            ; 0                 ; 7       ;
;      - rf[17][12]           ; 0                 ; 7       ;
;      - rf[9][12]            ; 0                 ; 7       ;
;      - rf[25][12]           ; 0                 ; 7       ;
;      - rf[5][12]            ; 0                 ; 7       ;
;      - rf[21][12]           ; 0                 ; 7       ;
;      - rf[13][12]           ; 0                 ; 7       ;
;      - rf[29][12]           ; 0                 ; 7       ;
;      - rf[3][12]            ; 0                 ; 7       ;
;      - rf[19][12]           ; 0                 ; 7       ;
;      - rf[11][12]           ; 0                 ; 7       ;
;      - rf[27][12]           ; 0                 ; 7       ;
;      - rf[23][12]           ; 0                 ; 7       ;
;      - rf[15][12]           ; 0                 ; 7       ;
;      - rf[31][12]           ; 0                 ; 7       ;
;      - rf[4][12]            ; 0                 ; 7       ;
;      - rf[20][12]           ; 0                 ; 7       ;
;      - rf[16][12]           ; 0                 ; 7       ;
;      - rf[8][12]            ; 0                 ; 7       ;
;      - rf[24][12]           ; 0                 ; 7       ;
;      - rf[2][12]            ; 0                 ; 7       ;
;      - rf[18][12]           ; 0                 ; 7       ;
;      - rf[10][12]           ; 0                 ; 7       ;
;      - rf[26][12]           ; 0                 ; 7       ;
;      - rf[6][12]            ; 0                 ; 7       ;
;      - rf[22][12]           ; 0                 ; 7       ;
;      - rf[14][12]           ; 0                 ; 7       ;
;      - rf[30][12]           ; 0                 ; 7       ;
;      - rf[28][12]~feeder    ; 0                 ; 7       ;
;      - rf[12][12]~feeder    ; 0                 ; 7       ;
;      - rf[7][12]~feeder     ; 0                 ; 7       ;
; rd_in[13]                   ;                   ;         ;
;      - rf[1][13]            ; 0                 ; 7       ;
;      - rf[17][13]           ; 0                 ; 7       ;
;      - rf[25][13]           ; 0                 ; 7       ;
;      - rf[21][13]           ; 0                 ; 7       ;
;      - rf[13][13]           ; 0                 ; 7       ;
;      - rf[29][13]           ; 0                 ; 7       ;
;      - rf[3][13]            ; 0                 ; 7       ;
;      - rf[19][13]           ; 0                 ; 7       ;
;      - rf[11][13]           ; 0                 ; 7       ;
;      - rf[27][13]           ; 0                 ; 7       ;
;      - rf[7][13]            ; 0                 ; 7       ;
;      - rf[23][13]           ; 0                 ; 7       ;
;      - rf[15][13]           ; 0                 ; 7       ;
;      - rf[4][13]            ; 0                 ; 7       ;
;      - rf[20][13]           ; 0                 ; 7       ;
;      - rf[12][13]           ; 0                 ; 7       ;
;      - rf[16][13]           ; 0                 ; 7       ;
;      - rf[8][13]            ; 0                 ; 7       ;
;      - rf[24][13]           ; 0                 ; 7       ;
;      - rf[2][13]            ; 0                 ; 7       ;
;      - rf[18][13]           ; 0                 ; 7       ;
;      - rf[10][13]           ; 0                 ; 7       ;
;      - rf[26][13]           ; 0                 ; 7       ;
;      - rf[6][13]            ; 0                 ; 7       ;
;      - rf[22][13]           ; 0                 ; 7       ;
;      - rf[14][13]           ; 0                 ; 7       ;
;      - rf[30][13]           ; 0                 ; 7       ;
;      - rf[28][13]~feeder    ; 0                 ; 7       ;
;      - rf[5][13]~feeder     ; 0                 ; 7       ;
;      - rf[31][13]~feeder    ; 0                 ; 7       ;
;      - rf[9][13]~feeder     ; 0                 ; 7       ;
; rd_in[14]                   ;                   ;         ;
;      - rf[1][14]            ; 0                 ; 7       ;
;      - rf[17][14]           ; 0                 ; 7       ;
;      - rf[9][14]            ; 0                 ; 7       ;
;      - rf[25][14]           ; 0                 ; 7       ;
;      - rf[5][14]            ; 0                 ; 7       ;
;      - rf[21][14]           ; 0                 ; 7       ;
;      - rf[13][14]           ; 0                 ; 7       ;
;      - rf[29][14]           ; 0                 ; 7       ;
;      - rf[3][14]            ; 0                 ; 7       ;
;      - rf[19][14]           ; 0                 ; 7       ;
;      - rf[11][14]           ; 0                 ; 7       ;
;      - rf[27][14]           ; 0                 ; 7       ;
;      - rf[7][14]            ; 0                 ; 7       ;
;      - rf[23][14]           ; 0                 ; 7       ;
;      - rf[15][14]           ; 0                 ; 7       ;
;      - rf[31][14]           ; 0                 ; 7       ;
;      - rf[4][14]            ; 0                 ; 7       ;
;      - rf[20][14]           ; 0                 ; 7       ;
;      - rf[16][14]           ; 0                 ; 7       ;
;      - rf[8][14]            ; 0                 ; 7       ;
;      - rf[24][14]           ; 0                 ; 7       ;
;      - rf[2][14]            ; 0                 ; 7       ;
;      - rf[18][14]           ; 0                 ; 7       ;
;      - rf[10][14]           ; 0                 ; 7       ;
;      - rf[26][14]           ; 0                 ; 7       ;
;      - rf[6][14]            ; 0                 ; 7       ;
;      - rf[22][14]           ; 0                 ; 7       ;
;      - rf[14][14]           ; 0                 ; 7       ;
;      - rf[30][14]           ; 0                 ; 7       ;
;      - rf[12][14]~feeder    ; 0                 ; 7       ;
;      - rf[28][14]~feeder    ; 0                 ; 7       ;
; rd_in[15]                   ;                   ;         ;
;      - rf[1][15]            ; 0                 ; 7       ;
;      - rf[17][15]           ; 0                 ; 7       ;
;      - rf[9][15]            ; 0                 ; 7       ;
;      - rf[25][15]           ; 0                 ; 7       ;
;      - rf[5][15]            ; 0                 ; 7       ;
;      - rf[21][15]           ; 0                 ; 7       ;
;      - rf[13][15]           ; 0                 ; 7       ;
;      - rf[29][15]           ; 0                 ; 7       ;
;      - rf[3][15]            ; 0                 ; 7       ;
;      - rf[19][15]           ; 0                 ; 7       ;
;      - rf[11][15]           ; 0                 ; 7       ;
;      - rf[27][15]           ; 0                 ; 7       ;
;      - rf[7][15]            ; 0                 ; 7       ;
;      - rf[23][15]           ; 0                 ; 7       ;
;      - rf[15][15]           ; 0                 ; 7       ;
;      - rf[31][15]           ; 0                 ; 7       ;
;      - rf[4][15]            ; 0                 ; 7       ;
;      - rf[20][15]           ; 0                 ; 7       ;
;      - rf[12][15]           ; 0                 ; 7       ;
;      - rf[28][15]           ; 0                 ; 7       ;
;      - rf[16][15]           ; 0                 ; 7       ;
;      - rf[8][15]            ; 0                 ; 7       ;
;      - rf[24][15]           ; 0                 ; 7       ;
;      - rf[2][15]            ; 0                 ; 7       ;
;      - rf[18][15]           ; 0                 ; 7       ;
;      - rf[10][15]           ; 0                 ; 7       ;
;      - rf[26][15]           ; 0                 ; 7       ;
;      - rf[6][15]            ; 0                 ; 7       ;
;      - rf[22][15]           ; 0                 ; 7       ;
;      - rf[14][15]           ; 0                 ; 7       ;
;      - rf[30][15]           ; 0                 ; 7       ;
; rd_in[16]                   ;                   ;         ;
;      - rf[1][16]            ; 0                 ; 7       ;
;      - rf[17][16]           ; 0                 ; 7       ;
;      - rf[9][16]            ; 0                 ; 7       ;
;      - rf[25][16]           ; 0                 ; 7       ;
;      - rf[5][16]            ; 0                 ; 7       ;
;      - rf[21][16]           ; 0                 ; 7       ;
;      - rf[13][16]           ; 0                 ; 7       ;
;      - rf[29][16]           ; 0                 ; 7       ;
;      - rf[3][16]            ; 0                 ; 7       ;
;      - rf[19][16]           ; 0                 ; 7       ;
;      - rf[11][16]           ; 0                 ; 7       ;
;      - rf[27][16]           ; 0                 ; 7       ;
;      - rf[7][16]            ; 0                 ; 7       ;
;      - rf[23][16]           ; 0                 ; 7       ;
;      - rf[31][16]           ; 0                 ; 7       ;
;      - rf[4][16]            ; 0                 ; 7       ;
;      - rf[20][16]           ; 0                 ; 7       ;
;      - rf[12][16]           ; 0                 ; 7       ;
;      - rf[16][16]           ; 0                 ; 7       ;
;      - rf[8][16]            ; 0                 ; 7       ;
;      - rf[24][16]           ; 0                 ; 7       ;
;      - rf[2][16]            ; 0                 ; 7       ;
;      - rf[18][16]           ; 0                 ; 7       ;
;      - rf[10][16]           ; 0                 ; 7       ;
;      - rf[6][16]            ; 0                 ; 7       ;
;      - rf[22][16]           ; 0                 ; 7       ;
;      - rf[14][16]           ; 0                 ; 7       ;
;      - rf[30][16]           ; 0                 ; 7       ;
;      - rf[26][16]~feeder    ; 0                 ; 7       ;
;      - rf[15][16]~feeder    ; 0                 ; 7       ;
;      - rf[28][16]~feeder    ; 0                 ; 7       ;
; rd_in[17]                   ;                   ;         ;
;      - rf[1][17]            ; 0                 ; 7       ;
;      - rf[17][17]           ; 0                 ; 7       ;
;      - rf[9][17]            ; 0                 ; 7       ;
;      - rf[25][17]           ; 0                 ; 7       ;
;      - rf[5][17]            ; 0                 ; 7       ;
;      - rf[21][17]           ; 0                 ; 7       ;
;      - rf[13][17]           ; 0                 ; 7       ;
;      - rf[29][17]           ; 0                 ; 7       ;
;      - rf[3][17]            ; 0                 ; 7       ;
;      - rf[19][17]           ; 0                 ; 7       ;
;      - rf[11][17]           ; 0                 ; 7       ;
;      - rf[27][17]           ; 0                 ; 7       ;
;      - rf[23][17]           ; 0                 ; 7       ;
;      - rf[15][17]           ; 0                 ; 7       ;
;      - rf[31][17]           ; 0                 ; 7       ;
;      - rf[4][17]            ; 0                 ; 7       ;
;      - rf[20][17]           ; 0                 ; 7       ;
;      - rf[12][17]           ; 0                 ; 7       ;
;      - rf[28][17]           ; 0                 ; 7       ;
;      - rf[16][17]           ; 0                 ; 7       ;
;      - rf[8][17]            ; 0                 ; 7       ;
;      - rf[24][17]           ; 0                 ; 7       ;
;      - rf[2][17]            ; 0                 ; 7       ;
;      - rf[18][17]           ; 0                 ; 7       ;
;      - rf[10][17]           ; 0                 ; 7       ;
;      - rf[26][17]           ; 0                 ; 7       ;
;      - rf[6][17]            ; 0                 ; 7       ;
;      - rf[22][17]           ; 0                 ; 7       ;
;      - rf[14][17]           ; 0                 ; 7       ;
;      - rf[30][17]           ; 0                 ; 7       ;
;      - rf[16][17]~DUPLICATE ; 0                 ; 7       ;
;      - rf[7][17]~feeder     ; 0                 ; 7       ;
; rd_in[18]                   ;                   ;         ;
;      - rf[1][18]            ; 1                 ; 7       ;
;      - rf[17][18]           ; 1                 ; 7       ;
;      - rf[9][18]            ; 1                 ; 7       ;
;      - rf[25][18]           ; 1                 ; 7       ;
;      - rf[5][18]            ; 1                 ; 7       ;
;      - rf[21][18]           ; 1                 ; 7       ;
;      - rf[13][18]           ; 1                 ; 7       ;
;      - rf[29][18]           ; 1                 ; 7       ;
;      - rf[11][18]           ; 1                 ; 7       ;
;      - rf[27][18]           ; 1                 ; 7       ;
;      - rf[23][18]           ; 1                 ; 7       ;
;      - rf[15][18]           ; 1                 ; 7       ;
;      - rf[31][18]           ; 1                 ; 7       ;
;      - rf[4][18]            ; 1                 ; 7       ;
;      - rf[20][18]           ; 1                 ; 7       ;
;      - rf[12][18]           ; 1                 ; 7       ;
;      - rf[28][18]           ; 1                 ; 7       ;
;      - rf[16][18]           ; 1                 ; 7       ;
;      - rf[8][18]            ; 1                 ; 7       ;
;      - rf[24][18]           ; 1                 ; 7       ;
;      - rf[2][18]            ; 1                 ; 7       ;
;      - rf[18][18]           ; 1                 ; 7       ;
;      - rf[10][18]           ; 1                 ; 7       ;
;      - rf[26][18]           ; 1                 ; 7       ;
;      - rf[6][18]            ; 1                 ; 7       ;
;      - rf[22][18]           ; 1                 ; 7       ;
;      - rf[14][18]           ; 1                 ; 7       ;
;      - rf[30][18]           ; 1                 ; 7       ;
;      - rf[16][18]~DUPLICATE ; 1                 ; 7       ;
;      - rf[3][18]~feeder     ; 1                 ; 7       ;
;      - rf[7][18]~feeder     ; 1                 ; 7       ;
;      - rf[19][18]~feeder    ; 1                 ; 7       ;
; rd_in[19]                   ;                   ;         ;
;      - rf[1][19]            ; 0                 ; 7       ;
;      - rf[17][19]           ; 0                 ; 7       ;
;      - rf[9][19]            ; 0                 ; 7       ;
;      - rf[25][19]           ; 0                 ; 7       ;
;      - rf[21][19]           ; 0                 ; 7       ;
;      - rf[13][19]           ; 0                 ; 7       ;
;      - rf[29][19]           ; 0                 ; 7       ;
;      - rf[19][19]           ; 0                 ; 7       ;
;      - rf[11][19]           ; 0                 ; 7       ;
;      - rf[27][19]           ; 0                 ; 7       ;
;      - rf[23][19]           ; 0                 ; 7       ;
;      - rf[15][19]           ; 0                 ; 7       ;
;      - rf[31][19]           ; 0                 ; 7       ;
;      - rf[4][19]            ; 0                 ; 7       ;
;      - rf[20][19]           ; 0                 ; 7       ;
;      - rf[12][19]           ; 0                 ; 7       ;
;      - rf[16][19]           ; 0                 ; 7       ;
;      - rf[8][19]            ; 0                 ; 7       ;
;      - rf[24][19]           ; 0                 ; 7       ;
;      - rf[2][19]            ; 0                 ; 7       ;
;      - rf[18][19]           ; 0                 ; 7       ;
;      - rf[10][19]           ; 0                 ; 7       ;
;      - rf[26][19]           ; 0                 ; 7       ;
;      - rf[6][19]            ; 0                 ; 7       ;
;      - rf[22][19]           ; 0                 ; 7       ;
;      - rf[14][19]           ; 0                 ; 7       ;
;      - rf[30][19]           ; 0                 ; 7       ;
;      - rf[28][19]~feeder    ; 0                 ; 7       ;
;      - rf[5][19]~feeder     ; 0                 ; 7       ;
;      - rf[3][19]~feeder     ; 0                 ; 7       ;
;      - rf[7][19]~feeder     ; 0                 ; 7       ;
; rd_in[20]                   ;                   ;         ;
;      - rf[1][20]            ; 0                 ; 7       ;
;      - rf[9][20]            ; 0                 ; 7       ;
;      - rf[25][20]           ; 0                 ; 7       ;
;      - rf[5][20]            ; 0                 ; 7       ;
;      - rf[13][20]           ; 0                 ; 7       ;
;      - rf[29][20]           ; 0                 ; 7       ;
;      - rf[3][20]            ; 0                 ; 7       ;
;      - rf[11][20]           ; 0                 ; 7       ;
;      - rf[27][20]           ; 0                 ; 7       ;
;      - rf[7][20]            ; 0                 ; 7       ;
;      - rf[23][20]           ; 0                 ; 7       ;
;      - rf[4][20]            ; 0                 ; 7       ;
;      - rf[20][20]           ; 0                 ; 7       ;
;      - rf[16][20]           ; 0                 ; 7       ;
;      - rf[8][20]            ; 0                 ; 7       ;
;      - rf[24][20]           ; 0                 ; 7       ;
;      - rf[2][20]            ; 0                 ; 7       ;
;      - rf[18][20]           ; 0                 ; 7       ;
;      - rf[10][20]           ; 0                 ; 7       ;
;      - rf[26][20]           ; 0                 ; 7       ;
;      - rf[6][20]            ; 0                 ; 7       ;
;      - rf[22][20]           ; 0                 ; 7       ;
;      - rf[14][20]           ; 0                 ; 7       ;
;      - rf[30][20]           ; 0                 ; 7       ;
;      - rf[28][20]~feeder    ; 0                 ; 7       ;
;      - rf[12][20]~feeder    ; 0                 ; 7       ;
;      - rf[15][20]~feeder    ; 0                 ; 7       ;
;      - rf[17][20]~feeder    ; 0                 ; 7       ;
;      - rf[21][20]~feeder    ; 0                 ; 7       ;
;      - rf[31][20]~feeder    ; 0                 ; 7       ;
;      - rf[19][20]~feeder    ; 0                 ; 7       ;
; rd_in[21]                   ;                   ;         ;
;      - rf[1][21]            ; 1                 ; 7       ;
;      - rf[17][21]           ; 1                 ; 7       ;
;      - rf[9][21]            ; 1                 ; 7       ;
;      - rf[25][21]           ; 1                 ; 7       ;
;      - rf[5][21]            ; 1                 ; 7       ;
;      - rf[21][21]           ; 1                 ; 7       ;
;      - rf[13][21]           ; 1                 ; 7       ;
;      - rf[29][21]           ; 1                 ; 7       ;
;      - rf[19][21]           ; 1                 ; 7       ;
;      - rf[11][21]           ; 1                 ; 7       ;
;      - rf[27][21]           ; 1                 ; 7       ;
;      - rf[7][21]            ; 1                 ; 7       ;
;      - rf[23][21]           ; 1                 ; 7       ;
;      - rf[15][21]           ; 1                 ; 7       ;
;      - rf[4][21]            ; 1                 ; 7       ;
;      - rf[20][21]           ; 1                 ; 7       ;
;      - rf[16][21]           ; 1                 ; 7       ;
;      - rf[8][21]            ; 1                 ; 7       ;
;      - rf[24][21]           ; 1                 ; 7       ;
;      - rf[2][21]            ; 1                 ; 7       ;
;      - rf[18][21]           ; 1                 ; 7       ;
;      - rf[10][21]           ; 1                 ; 7       ;
;      - rf[26][21]           ; 1                 ; 7       ;
;      - rf[6][21]            ; 1                 ; 7       ;
;      - rf[22][21]           ; 1                 ; 7       ;
;      - rf[14][21]           ; 1                 ; 7       ;
;      - rf[30][21]           ; 1                 ; 7       ;
;      - rf[8][21]~DUPLICATE  ; 1                 ; 7       ;
;      - rf[3][21]~feeder     ; 1                 ; 7       ;
;      - rf[12][21]~feeder    ; 1                 ; 7       ;
;      - rf[28][21]~feeder    ; 1                 ; 7       ;
;      - rf[31][21]~feeder    ; 1                 ; 7       ;
; rd_in[22]                   ;                   ;         ;
;      - rf[1][22]            ; 0                 ; 7       ;
;      - rf[17][22]           ; 0                 ; 7       ;
;      - rf[9][22]            ; 0                 ; 7       ;
;      - rf[25][22]           ; 0                 ; 7       ;
;      - rf[5][22]            ; 0                 ; 7       ;
;      - rf[21][22]           ; 0                 ; 7       ;
;      - rf[13][22]           ; 0                 ; 7       ;
;      - rf[29][22]           ; 0                 ; 7       ;
;      - rf[3][22]            ; 0                 ; 7       ;
;      - rf[19][22]           ; 0                 ; 7       ;
;      - rf[11][22]           ; 0                 ; 7       ;
;      - rf[27][22]           ; 0                 ; 7       ;
;      - rf[7][22]            ; 0                 ; 7       ;
;      - rf[23][22]           ; 0                 ; 7       ;
;      - rf[15][22]           ; 0                 ; 7       ;
;      - rf[31][22]           ; 0                 ; 7       ;
;      - rf[4][22]            ; 0                 ; 7       ;
;      - rf[20][22]           ; 0                 ; 7       ;
;      - rf[12][22]           ; 0                 ; 7       ;
;      - rf[28][22]           ; 0                 ; 7       ;
;      - rf[16][22]           ; 0                 ; 7       ;
;      - rf[8][22]            ; 0                 ; 7       ;
;      - rf[24][22]           ; 0                 ; 7       ;
;      - rf[2][22]            ; 0                 ; 7       ;
;      - rf[18][22]           ; 0                 ; 7       ;
;      - rf[10][22]           ; 0                 ; 7       ;
;      - rf[26][22]           ; 0                 ; 7       ;
;      - rf[6][22]            ; 0                 ; 7       ;
;      - rf[22][22]           ; 0                 ; 7       ;
;      - rf[14][22]           ; 0                 ; 7       ;
;      - rf[30][22]           ; 0                 ; 7       ;
; rd_in[23]                   ;                   ;         ;
;      - rf[1][23]            ; 0                 ; 7       ;
;      - rf[17][23]           ; 0                 ; 7       ;
;      - rf[9][23]            ; 0                 ; 7       ;
;      - rf[25][23]           ; 0                 ; 7       ;
;      - rf[5][23]            ; 0                 ; 7       ;
;      - rf[21][23]           ; 0                 ; 7       ;
;      - rf[13][23]           ; 0                 ; 7       ;
;      - rf[3][23]            ; 0                 ; 7       ;
;      - rf[19][23]           ; 0                 ; 7       ;
;      - rf[11][23]           ; 0                 ; 7       ;
;      - rf[27][23]           ; 0                 ; 7       ;
;      - rf[23][23]           ; 0                 ; 7       ;
;      - rf[15][23]           ; 0                 ; 7       ;
;      - rf[31][23]           ; 0                 ; 7       ;
;      - rf[4][23]            ; 0                 ; 7       ;
;      - rf[20][23]           ; 0                 ; 7       ;
;      - rf[12][23]           ; 0                 ; 7       ;
;      - rf[28][23]           ; 0                 ; 7       ;
;      - rf[16][23]           ; 0                 ; 7       ;
;      - rf[8][23]            ; 0                 ; 7       ;
;      - rf[24][23]           ; 0                 ; 7       ;
;      - rf[2][23]            ; 0                 ; 7       ;
;      - rf[18][23]           ; 0                 ; 7       ;
;      - rf[10][23]           ; 0                 ; 7       ;
;      - rf[26][23]           ; 0                 ; 7       ;
;      - rf[6][23]            ; 0                 ; 7       ;
;      - rf[22][23]           ; 0                 ; 7       ;
;      - rf[14][23]           ; 0                 ; 7       ;
;      - rf[30][23]           ; 0                 ; 7       ;
;      - rf[29][23]~feeder    ; 0                 ; 7       ;
;      - rf[7][23]~feeder     ; 0                 ; 7       ;
; rd_in[24]                   ;                   ;         ;
;      - rf[1][24]            ; 0                 ; 7       ;
;      - rf[17][24]           ; 0                 ; 7       ;
;      - rf[9][24]            ; 0                 ; 7       ;
;      - rf[25][24]           ; 0                 ; 7       ;
;      - rf[21][24]           ; 0                 ; 7       ;
;      - rf[13][24]           ; 0                 ; 7       ;
;      - rf[29][24]           ; 0                 ; 7       ;
;      - rf[3][24]            ; 0                 ; 7       ;
;      - rf[19][24]           ; 0                 ; 7       ;
;      - rf[11][24]           ; 0                 ; 7       ;
;      - rf[27][24]           ; 0                 ; 7       ;
;      - rf[23][24]           ; 0                 ; 7       ;
;      - rf[15][24]           ; 0                 ; 7       ;
;      - rf[31][24]           ; 0                 ; 7       ;
;      - rf[4][24]            ; 0                 ; 7       ;
;      - rf[20][24]           ; 0                 ; 7       ;
;      - rf[16][24]           ; 0                 ; 7       ;
;      - rf[8][24]            ; 0                 ; 7       ;
;      - rf[24][24]           ; 0                 ; 7       ;
;      - rf[2][24]            ; 0                 ; 7       ;
;      - rf[18][24]           ; 0                 ; 7       ;
;      - rf[10][24]           ; 0                 ; 7       ;
;      - rf[6][24]            ; 0                 ; 7       ;
;      - rf[22][24]           ; 0                 ; 7       ;
;      - rf[14][24]           ; 0                 ; 7       ;
;      - rf[28][24]~feeder    ; 0                 ; 7       ;
;      - rf[12][24]~feeder    ; 0                 ; 7       ;
;      - rf[26][24]~feeder    ; 0                 ; 7       ;
;      - rf[7][24]~feeder     ; 0                 ; 7       ;
;      - rf[5][24]~feeder     ; 0                 ; 7       ;
;      - rf[30][24]~feeder    ; 0                 ; 7       ;
; rd_in[25]                   ;                   ;         ;
;      - rf[1][25]            ; 0                 ; 7       ;
;      - rf[17][25]           ; 0                 ; 7       ;
;      - rf[9][25]            ; 0                 ; 7       ;
;      - rf[25][25]           ; 0                 ; 7       ;
;      - rf[5][25]            ; 0                 ; 7       ;
;      - rf[29][25]           ; 0                 ; 7       ;
;      - rf[3][25]            ; 0                 ; 7       ;
;      - rf[19][25]           ; 0                 ; 7       ;
;      - rf[11][25]           ; 0                 ; 7       ;
;      - rf[27][25]           ; 0                 ; 7       ;
;      - rf[23][25]           ; 0                 ; 7       ;
;      - rf[4][25]            ; 0                 ; 7       ;
;      - rf[20][25]           ; 0                 ; 7       ;
;      - rf[16][25]           ; 0                 ; 7       ;
;      - rf[8][25]            ; 0                 ; 7       ;
;      - rf[24][25]           ; 0                 ; 7       ;
;      - rf[2][25]            ; 0                 ; 7       ;
;      - rf[18][25]           ; 0                 ; 7       ;
;      - rf[10][25]           ; 0                 ; 7       ;
;      - rf[6][25]            ; 0                 ; 7       ;
;      - rf[22][25]           ; 0                 ; 7       ;
;      - rf[14][25]           ; 0                 ; 7       ;
;      - rf[30][25]           ; 0                 ; 7       ;
;      - rf[8][25]~DUPLICATE  ; 0                 ; 7       ;
;      - rf[21][25]~feeder    ; 0                 ; 7       ;
;      - rf[31][25]~feeder    ; 0                 ; 7       ;
;      - rf[26][25]~feeder    ; 0                 ; 7       ;
;      - rf[7][25]~feeder     ; 0                 ; 7       ;
;      - rf[15][25]~feeder    ; 0                 ; 7       ;
;      - rf[12][25]~feeder    ; 0                 ; 7       ;
;      - rf[13][25]~feeder    ; 0                 ; 7       ;
;      - rf[28][25]~feeder    ; 0                 ; 7       ;
; rd_in[26]                   ;                   ;         ;
;      - rf[1][26]            ; 1                 ; 7       ;
;      - rf[17][26]           ; 1                 ; 7       ;
;      - rf[9][26]            ; 1                 ; 7       ;
;      - rf[25][26]           ; 1                 ; 7       ;
;      - rf[21][26]           ; 1                 ; 7       ;
;      - rf[13][26]           ; 1                 ; 7       ;
;      - rf[29][26]           ; 1                 ; 7       ;
;      - rf[3][26]            ; 1                 ; 7       ;
;      - rf[19][26]           ; 1                 ; 7       ;
;      - rf[11][26]           ; 1                 ; 7       ;
;      - rf[27][26]           ; 1                 ; 7       ;
;      - rf[23][26]           ; 1                 ; 7       ;
;      - rf[15][26]           ; 1                 ; 7       ;
;      - rf[4][26]            ; 1                 ; 7       ;
;      - rf[20][26]           ; 1                 ; 7       ;
;      - rf[28][26]           ; 1                 ; 7       ;
;      - rf[16][26]           ; 1                 ; 7       ;
;      - rf[8][26]            ; 1                 ; 7       ;
;      - rf[24][26]           ; 1                 ; 7       ;
;      - rf[2][26]            ; 1                 ; 7       ;
;      - rf[18][26]           ; 1                 ; 7       ;
;      - rf[10][26]           ; 1                 ; 7       ;
;      - rf[26][26]           ; 1                 ; 7       ;
;      - rf[6][26]            ; 1                 ; 7       ;
;      - rf[22][26]           ; 1                 ; 7       ;
;      - rf[14][26]           ; 1                 ; 7       ;
;      - rf[30][26]           ; 1                 ; 7       ;
;      - rf[16][26]~DUPLICATE ; 1                 ; 7       ;
;      - rf[12][26]~feeder    ; 1                 ; 7       ;
;      - rf[5][26]~feeder     ; 1                 ; 7       ;
;      - rf[7][26]~feeder     ; 1                 ; 7       ;
;      - rf[31][26]~feeder    ; 1                 ; 7       ;
; rd_in[27]                   ;                   ;         ;
;      - rf[1][27]            ; 0                 ; 7       ;
;      - rf[17][27]           ; 0                 ; 7       ;
;      - rf[9][27]            ; 0                 ; 7       ;
;      - rf[25][27]           ; 0                 ; 7       ;
;      - rf[5][27]            ; 0                 ; 7       ;
;      - rf[21][27]           ; 0                 ; 7       ;
;      - rf[13][27]           ; 0                 ; 7       ;
;      - rf[29][27]           ; 0                 ; 7       ;
;      - rf[3][27]            ; 0                 ; 7       ;
;      - rf[19][27]           ; 0                 ; 7       ;
;      - rf[11][27]           ; 0                 ; 7       ;
;      - rf[27][27]           ; 0                 ; 7       ;
;      - rf[7][27]            ; 0                 ; 7       ;
;      - rf[23][27]           ; 0                 ; 7       ;
;      - rf[31][27]           ; 0                 ; 7       ;
;      - rf[4][27]            ; 0                 ; 7       ;
;      - rf[20][27]           ; 0                 ; 7       ;
;      - rf[16][27]           ; 0                 ; 7       ;
;      - rf[8][27]            ; 0                 ; 7       ;
;      - rf[24][27]           ; 0                 ; 7       ;
;      - rf[2][27]            ; 0                 ; 7       ;
;      - rf[18][27]           ; 0                 ; 7       ;
;      - rf[10][27]           ; 0                 ; 7       ;
;      - rf[6][27]            ; 0                 ; 7       ;
;      - rf[22][27]           ; 0                 ; 7       ;
;      - rf[14][27]           ; 0                 ; 7       ;
;      - rf[30][27]           ; 0                 ; 7       ;
;      - rf[1][27]~DUPLICATE  ; 0                 ; 7       ;
;      - rf[26][27]~feeder    ; 0                 ; 7       ;
;      - rf[12][27]~feeder    ; 0                 ; 7       ;
;      - rf[15][27]~feeder    ; 0                 ; 7       ;
;      - rf[28][27]~feeder    ; 0                 ; 7       ;
; rd_in[28]                   ;                   ;         ;
;      - rf[1][28]            ; 1                 ; 7       ;
;      - rf[17][28]           ; 1                 ; 7       ;
;      - rf[9][28]            ; 1                 ; 7       ;
;      - rf[25][28]           ; 1                 ; 7       ;
;      - rf[21][28]           ; 1                 ; 7       ;
;      - rf[13][28]           ; 1                 ; 7       ;
;      - rf[29][28]           ; 1                 ; 7       ;
;      - rf[3][28]            ; 1                 ; 7       ;
;      - rf[19][28]           ; 1                 ; 7       ;
;      - rf[11][28]           ; 1                 ; 7       ;
;      - rf[27][28]           ; 1                 ; 7       ;
;      - rf[23][28]           ; 1                 ; 7       ;
;      - rf[15][28]           ; 1                 ; 7       ;
;      - rf[4][28]            ; 1                 ; 7       ;
;      - rf[20][28]           ; 1                 ; 7       ;
;      - rf[16][28]           ; 1                 ; 7       ;
;      - rf[8][28]            ; 1                 ; 7       ;
;      - rf[24][28]           ; 1                 ; 7       ;
;      - rf[2][28]            ; 1                 ; 7       ;
;      - rf[18][28]           ; 1                 ; 7       ;
;      - rf[10][28]           ; 1                 ; 7       ;
;      - rf[26][28]           ; 1                 ; 7       ;
;      - rf[6][28]            ; 1                 ; 7       ;
;      - rf[22][28]           ; 1                 ; 7       ;
;      - rf[10][28]~DUPLICATE ; 1                 ; 7       ;
;      - rf[30][28]~feeder    ; 1                 ; 7       ;
;      - rf[14][28]~feeder    ; 1                 ; 7       ;
;      - rf[12][28]~feeder    ; 1                 ; 7       ;
;      - rf[28][28]~feeder    ; 1                 ; 7       ;
;      - rf[31][28]~feeder    ; 1                 ; 7       ;
;      - rf[5][28]~feeder     ; 1                 ; 7       ;
;      - rf[7][28]~feeder     ; 1                 ; 7       ;
; rd_in[29]                   ;                   ;         ;
;      - rf[1][29]            ; 0                 ; 7       ;
;      - rf[17][29]           ; 0                 ; 7       ;
;      - rf[9][29]            ; 0                 ; 7       ;
;      - rf[25][29]           ; 0                 ; 7       ;
;      - rf[5][29]            ; 0                 ; 7       ;
;      - rf[21][29]           ; 0                 ; 7       ;
;      - rf[13][29]           ; 0                 ; 7       ;
;      - rf[29][29]           ; 0                 ; 7       ;
;      - rf[3][29]            ; 0                 ; 7       ;
;      - rf[19][29]           ; 0                 ; 7       ;
;      - rf[11][29]           ; 0                 ; 7       ;
;      - rf[27][29]           ; 0                 ; 7       ;
;      - rf[15][29]           ; 0                 ; 7       ;
;      - rf[4][29]            ; 0                 ; 7       ;
;      - rf[20][29]           ; 0                 ; 7       ;
;      - rf[16][29]           ; 0                 ; 7       ;
;      - rf[8][29]            ; 0                 ; 7       ;
;      - rf[24][29]           ; 0                 ; 7       ;
;      - rf[2][29]            ; 0                 ; 7       ;
;      - rf[18][29]           ; 0                 ; 7       ;
;      - rf[10][29]           ; 0                 ; 7       ;
;      - rf[26][29]           ; 0                 ; 7       ;
;      - rf[6][29]            ; 0                 ; 7       ;
;      - rf[22][29]           ; 0                 ; 7       ;
;      - rf[14][29]           ; 0                 ; 7       ;
;      - rf[30][29]           ; 0                 ; 7       ;
;      - rf[17][29]~DUPLICATE ; 0                 ; 7       ;
;      - rf[23][29]~feeder    ; 0                 ; 7       ;
;      - rf[7][29]~feeder     ; 0                 ; 7       ;
;      - rf[31][29]~feeder    ; 0                 ; 7       ;
;      - rf[12][29]~feeder    ; 0                 ; 7       ;
;      - rf[28][29]~feeder    ; 0                 ; 7       ;
; rd_in[30]                   ;                   ;         ;
;      - rf[1][30]            ; 0                 ; 7       ;
;      - rf[17][30]           ; 0                 ; 7       ;
;      - rf[9][30]            ; 0                 ; 7       ;
;      - rf[25][30]           ; 0                 ; 7       ;
;      - rf[5][30]            ; 0                 ; 7       ;
;      - rf[13][30]           ; 0                 ; 7       ;
;      - rf[29][30]           ; 0                 ; 7       ;
;      - rf[3][30]            ; 0                 ; 7       ;
;      - rf[19][30]           ; 0                 ; 7       ;
;      - rf[11][30]           ; 0                 ; 7       ;
;      - rf[27][30]           ; 0                 ; 7       ;
;      - rf[23][30]           ; 0                 ; 7       ;
;      - rf[15][30]           ; 0                 ; 7       ;
;      - rf[4][30]            ; 0                 ; 7       ;
;      - rf[20][30]           ; 0                 ; 7       ;
;      - rf[12][30]           ; 0                 ; 7       ;
;      - rf[28][30]           ; 0                 ; 7       ;
;      - rf[16][30]           ; 0                 ; 7       ;
;      - rf[8][30]            ; 0                 ; 7       ;
;      - rf[24][30]           ; 0                 ; 7       ;
;      - rf[2][30]            ; 0                 ; 7       ;
;      - rf[18][30]           ; 0                 ; 7       ;
;      - rf[10][30]           ; 0                 ; 7       ;
;      - rf[26][30]           ; 0                 ; 7       ;
;      - rf[6][30]            ; 0                 ; 7       ;
;      - rf[22][30]           ; 0                 ; 7       ;
;      - rf[14][30]           ; 0                 ; 7       ;
;      - rf[30][30]           ; 0                 ; 7       ;
;      - rf[8][30]~DUPLICATE  ; 0                 ; 7       ;
;      - rf[31][30]~feeder    ; 0                 ; 7       ;
;      - rf[21][30]~feeder    ; 0                 ; 7       ;
;      - rf[7][30]~feeder     ; 0                 ; 7       ;
; rd_in[31]                   ;                   ;         ;
;      - rf[1][31]            ; 1                 ; 7       ;
;      - rf[17][31]           ; 1                 ; 7       ;
;      - rf[9][31]            ; 1                 ; 7       ;
;      - rf[25][31]           ; 1                 ; 7       ;
;      - rf[5][31]            ; 1                 ; 7       ;
;      - rf[13][31]           ; 1                 ; 7       ;
;      - rf[29][31]           ; 1                 ; 7       ;
;      - rf[3][31]            ; 1                 ; 7       ;
;      - rf[19][31]           ; 1                 ; 7       ;
;      - rf[11][31]           ; 1                 ; 7       ;
;      - rf[27][31]           ; 1                 ; 7       ;
;      - rf[23][31]           ; 1                 ; 7       ;
;      - rf[15][31]           ; 1                 ; 7       ;
;      - rf[4][31]            ; 1                 ; 7       ;
;      - rf[20][31]           ; 1                 ; 7       ;
;      - rf[12][31]           ; 1                 ; 7       ;
;      - rf[28][31]           ; 1                 ; 7       ;
;      - rf[16][31]           ; 1                 ; 7       ;
;      - rf[8][31]            ; 1                 ; 7       ;
;      - rf[24][31]           ; 1                 ; 7       ;
;      - rf[2][31]            ; 1                 ; 7       ;
;      - rf[18][31]           ; 1                 ; 7       ;
;      - rf[10][31]           ; 1                 ; 7       ;
;      - rf[26][31]           ; 1                 ; 7       ;
;      - rf[6][31]            ; 1                 ; 7       ;
;      - rf[22][31]           ; 1                 ; 7       ;
;      - rf[14][31]           ; 1                 ; 7       ;
;      - rf[30][31]           ; 1                 ; 7       ;
;      - rf[31][31]~feeder    ; 1                 ; 7       ;
;      - rf[21][31]~feeder    ; 1                 ; 7       ;
;      - rf[7][31]~feeder     ; 1                 ; 7       ;
+-----------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                          ;
+-------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Decoder0~0  ; LCCOMB_X17_Y18_N18 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~1  ; LCCOMB_X25_Y20_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~10 ; LCCOMB_X26_Y21_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~11 ; LCCOMB_X26_Y21_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~12 ; LCCOMB_X26_Y21_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~13 ; LCCOMB_X26_Y18_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~14 ; LCCOMB_X25_Y21_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~15 ; LCCOMB_X25_Y21_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~16 ; LCCOMB_X26_Y13_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~17 ; LCCOMB_X26_Y13_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~18 ; LCCOMB_X25_Y21_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~19 ; LCCOMB_X26_Y21_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~2  ; LCCOMB_X17_Y18_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~20 ; LCCOMB_X17_Y18_N30 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~21 ; LCCOMB_X17_Y18_N28 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~22 ; LCCOMB_X25_Y21_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~23 ; LCCOMB_X26_Y13_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~24 ; LCCOMB_X26_Y21_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~25 ; LCCOMB_X26_Y21_N14 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~26 ; LCCOMB_X26_Y13_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~27 ; LCCOMB_X26_Y13_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~28 ; LCCOMB_X25_Y21_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~29 ; LCCOMB_X25_Y21_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~3  ; LCCOMB_X17_Y18_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~30 ; LCCOMB_X25_Y21_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~4  ; LCCOMB_X25_Y20_N14 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~5  ; LCCOMB_X17_Y18_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~6  ; LCCOMB_X26_Y21_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~7  ; LCCOMB_X26_Y21_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~8  ; LCCOMB_X17_Y18_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~9  ; LCCOMB_X26_Y13_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock       ; PIN_N20            ; 1067    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rs1[0]~14   ; LCCOMB_X27_Y19_N20 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rs2[0]~14   ; LCCOMB_X21_Y20_N10 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+-------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_N20  ; 1067    ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; rs2_addr[2] ; 132               ;
; rs1_addr[2] ; 132               ;
; rs2_addr[3] ; 131               ;
; rs2_addr[1] ; 131               ;
; rs1_addr[3] ; 131               ;
; rs1_addr[1] ; 131               ;
; rs2_addr[4] ; 130               ;
; rs1_addr[4] ; 130               ;
; Decoder0~21 ; 36                ;
; Decoder0~20 ; 36                ;
; Decoder0~25 ; 33                ;
; Decoder0~4  ; 33                ;
; Decoder0~0  ; 33                ;
; rd_in[30]   ; 32                ;
; rd_in[29]   ; 32                ;
; rd_in[28]   ; 32                ;
; rd_in[27]   ; 32                ;
; rd_in[26]   ; 32                ;
; rd_in[25]   ; 32                ;
; rd_in[21]   ; 32                ;
; rd_in[18]   ; 32                ;
; rd_in[17]   ; 32                ;
; rd_in[8]    ; 32                ;
; rd_in[3]    ; 32                ;
; Decoder0~30 ; 32                ;
; Decoder0~29 ; 32                ;
; Decoder0~28 ; 32                ;
; Decoder0~27 ; 32                ;
; Decoder0~26 ; 32                ;
; Decoder0~24 ; 32                ;
; Decoder0~23 ; 32                ;
; Decoder0~22 ; 32                ;
; Decoder0~19 ; 32                ;
; Decoder0~18 ; 32                ;
; Decoder0~17 ; 32                ;
; Decoder0~16 ; 32                ;
; Decoder0~15 ; 32                ;
; Decoder0~14 ; 32                ;
; Decoder0~13 ; 32                ;
; Decoder0~12 ; 32                ;
; Decoder0~11 ; 32                ;
; Decoder0~10 ; 32                ;
; Decoder0~9  ; 32                ;
; Decoder0~8  ; 32                ;
; Decoder0~7  ; 32                ;
; Decoder0~6  ; 32                ;
; Decoder0~5  ; 32                ;
; Decoder0~3  ; 32                ;
; Decoder0~2  ; 32                ;
; Decoder0~1  ; 32                ;
+-------------+-------------------+


+--------------------------------------------------------------------+
; Interconnect Usage Summary                                         ;
+-------------------------------------------+------------------------+
; Interconnect Resource Type                ; Usage                  ;
+-------------------------------------------+------------------------+
; Block interconnects                       ; 2,802 / 51,960 ( 5 % ) ;
; C16 interconnects                         ; 40 / 1,680 ( 2 % )     ;
; C4 interconnects                          ; 1,682 / 38,400 ( 4 % ) ;
; DPA clocks                                ; 0 / 4 ( 0 % )          ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )         ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )          ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )         ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )          ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )         ;
; Direct links                              ; 192 / 51,960 ( < 1 % ) ;
; Global clocks                             ; 1 / 16 ( 6 % )         ;
; Local interconnects                       ; 649 / 12,480 ( 5 % )   ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )         ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )          ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )         ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )          ;
; R24 interconnects                         ; 51 / 1,664 ( 3 % )     ;
; R24/C16 interconnect drivers              ; 32 / 4,160 ( < 1 % )   ;
; R4 interconnects                          ; 2,374 / 59,488 ( 4 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )         ;
+-------------------------------------------+------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 7.69) ; Number of LABs  (Total = 97) ;
+----------------------------------+------------------------------+
; 1                                ; 3                            ;
; 2                                ; 0                            ;
; 3                                ; 1                            ;
; 4                                ; 0                            ;
; 5                                ; 0                            ;
; 6                                ; 0                            ;
; 7                                ; 4                            ;
; 8                                ; 89                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.98) ; Number of LABs  (Total = 97) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 97                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. clear                      ; 14                           ;
; 2 Clock enables                    ; 3                            ;
; 3 Clock enables                    ; 73                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.95) ; Number of LABs  (Total = 97) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 5                            ;
; 13                                           ; 4                            ;
; 14                                           ; 8                            ;
; 15                                           ; 8                            ;
; 16                                           ; 9                            ;
; 17                                           ; 6                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 5                            ;
; 22                                           ; 6                            ;
; 23                                           ; 10                           ;
; 24                                           ; 22                           ;
; 25                                           ; 4                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 12.43) ; Number of LABs  (Total = 97) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 3                            ;
; 2                                                ; 0                            ;
; 3                                                ; 1                            ;
; 4                                                ; 5                            ;
; 5                                                ; 3                            ;
; 6                                                ; 5                            ;
; 7                                                ; 5                            ;
; 8                                                ; 0                            ;
; 9                                                ; 13                           ;
; 10                                               ; 2                            ;
; 11                                               ; 5                            ;
; 12                                               ; 15                           ;
; 13                                               ; 5                            ;
; 14                                               ; 3                            ;
; 15                                               ; 3                            ;
; 16                                               ; 7                            ;
; 17                                               ; 1                            ;
; 18                                               ; 2                            ;
; 19                                               ; 2                            ;
; 20                                               ; 2                            ;
; 21                                               ; 4                            ;
; 22                                               ; 6                            ;
; 23                                               ; 3                            ;
; 24                                               ; 2                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 25.36) ; Number of LABs  (Total = 97) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 13                           ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 4                            ;
; 26                                           ; 21                           ;
; 27                                           ; 6                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
; 33                                           ; 5                            ;
; 34                                           ; 9                            ;
; 35                                           ; 10                           ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 4     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 27    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 113       ; 0            ; 0            ; 113       ; 113       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 113       ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 113          ; 113          ; 113          ; 113          ; 113          ; 0         ; 113          ; 113          ; 0         ; 0         ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 113          ; 0         ; 113          ; 113          ; 113          ; 113          ; 113          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; rs1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1_addr[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1_addr[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1_addr[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1_addr[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1_addr[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2_addr[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2_addr[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2_addr[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2_addr[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2_addr[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_addr[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_addr[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_addr[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_addr[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cu_rdwrite         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_addr[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_in[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Nov 05 06:28:18 2025
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off reg_file_rv32i -c reg_file_rv32i
Info: Automatically selected device EP2S15F484C3 for design reg_file_rv32i
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location E13
Critical Warning: No exact pin location assignment(s) for 113 pins of 113 total pins
    Info: Pin rs1[0] not assigned to an exact location on the device
    Info: Pin rs1[1] not assigned to an exact location on the device
    Info: Pin rs1[2] not assigned to an exact location on the device
    Info: Pin rs1[3] not assigned to an exact location on the device
    Info: Pin rs1[4] not assigned to an exact location on the device
    Info: Pin rs1[5] not assigned to an exact location on the device
    Info: Pin rs1[6] not assigned to an exact location on the device
    Info: Pin rs1[7] not assigned to an exact location on the device
    Info: Pin rs1[8] not assigned to an exact location on the device
    Info: Pin rs1[9] not assigned to an exact location on the device
    Info: Pin rs1[10] not assigned to an exact location on the device
    Info: Pin rs1[11] not assigned to an exact location on the device
    Info: Pin rs1[12] not assigned to an exact location on the device
    Info: Pin rs1[13] not assigned to an exact location on the device
    Info: Pin rs1[14] not assigned to an exact location on the device
    Info: Pin rs1[15] not assigned to an exact location on the device
    Info: Pin rs1[16] not assigned to an exact location on the device
    Info: Pin rs1[17] not assigned to an exact location on the device
    Info: Pin rs1[18] not assigned to an exact location on the device
    Info: Pin rs1[19] not assigned to an exact location on the device
    Info: Pin rs1[20] not assigned to an exact location on the device
    Info: Pin rs1[21] not assigned to an exact location on the device
    Info: Pin rs1[22] not assigned to an exact location on the device
    Info: Pin rs1[23] not assigned to an exact location on the device
    Info: Pin rs1[24] not assigned to an exact location on the device
    Info: Pin rs1[25] not assigned to an exact location on the device
    Info: Pin rs1[26] not assigned to an exact location on the device
    Info: Pin rs1[27] not assigned to an exact location on the device
    Info: Pin rs1[28] not assigned to an exact location on the device
    Info: Pin rs1[29] not assigned to an exact location on the device
    Info: Pin rs1[30] not assigned to an exact location on the device
    Info: Pin rs1[31] not assigned to an exact location on the device
    Info: Pin rs2[0] not assigned to an exact location on the device
    Info: Pin rs2[1] not assigned to an exact location on the device
    Info: Pin rs2[2] not assigned to an exact location on the device
    Info: Pin rs2[3] not assigned to an exact location on the device
    Info: Pin rs2[4] not assigned to an exact location on the device
    Info: Pin rs2[5] not assigned to an exact location on the device
    Info: Pin rs2[6] not assigned to an exact location on the device
    Info: Pin rs2[7] not assigned to an exact location on the device
    Info: Pin rs2[8] not assigned to an exact location on the device
    Info: Pin rs2[9] not assigned to an exact location on the device
    Info: Pin rs2[10] not assigned to an exact location on the device
    Info: Pin rs2[11] not assigned to an exact location on the device
    Info: Pin rs2[12] not assigned to an exact location on the device
    Info: Pin rs2[13] not assigned to an exact location on the device
    Info: Pin rs2[14] not assigned to an exact location on the device
    Info: Pin rs2[15] not assigned to an exact location on the device
    Info: Pin rs2[16] not assigned to an exact location on the device
    Info: Pin rs2[17] not assigned to an exact location on the device
    Info: Pin rs2[18] not assigned to an exact location on the device
    Info: Pin rs2[19] not assigned to an exact location on the device
    Info: Pin rs2[20] not assigned to an exact location on the device
    Info: Pin rs2[21] not assigned to an exact location on the device
    Info: Pin rs2[22] not assigned to an exact location on the device
    Info: Pin rs2[23] not assigned to an exact location on the device
    Info: Pin rs2[24] not assigned to an exact location on the device
    Info: Pin rs2[25] not assigned to an exact location on the device
    Info: Pin rs2[26] not assigned to an exact location on the device
    Info: Pin rs2[27] not assigned to an exact location on the device
    Info: Pin rs2[28] not assigned to an exact location on the device
    Info: Pin rs2[29] not assigned to an exact location on the device
    Info: Pin rs2[30] not assigned to an exact location on the device
    Info: Pin rs2[31] not assigned to an exact location on the device
    Info: Pin clock not assigned to an exact location on the device
    Info: Pin rs1_addr[1] not assigned to an exact location on the device
    Info: Pin rs1_addr[2] not assigned to an exact location on the device
    Info: Pin rs1_addr[4] not assigned to an exact location on the device
    Info: Pin rs1_addr[3] not assigned to an exact location on the device
    Info: Pin rs1_addr[0] not assigned to an exact location on the device
    Info: Pin rs2_addr[1] not assigned to an exact location on the device
    Info: Pin rs2_addr[2] not assigned to an exact location on the device
    Info: Pin rs2_addr[4] not assigned to an exact location on the device
    Info: Pin rs2_addr[3] not assigned to an exact location on the device
    Info: Pin rs2_addr[0] not assigned to an exact location on the device
    Info: Pin rd_in[0] not assigned to an exact location on the device
    Info: Pin rd_addr[0] not assigned to an exact location on the device
    Info: Pin rd_addr[1] not assigned to an exact location on the device
    Info: Pin rd_addr[2] not assigned to an exact location on the device
    Info: Pin rd_addr[3] not assigned to an exact location on the device
    Info: Pin cu_rdwrite not assigned to an exact location on the device
    Info: Pin rd_addr[4] not assigned to an exact location on the device
    Info: Pin rd_in[1] not assigned to an exact location on the device
    Info: Pin rd_in[2] not assigned to an exact location on the device
    Info: Pin rd_in[3] not assigned to an exact location on the device
    Info: Pin rd_in[4] not assigned to an exact location on the device
    Info: Pin rd_in[5] not assigned to an exact location on the device
    Info: Pin rd_in[6] not assigned to an exact location on the device
    Info: Pin rd_in[7] not assigned to an exact location on the device
    Info: Pin rd_in[8] not assigned to an exact location on the device
    Info: Pin rd_in[9] not assigned to an exact location on the device
    Info: Pin rd_in[10] not assigned to an exact location on the device
    Info: Pin rd_in[11] not assigned to an exact location on the device
    Info: Pin rd_in[12] not assigned to an exact location on the device
    Info: Pin rd_in[13] not assigned to an exact location on the device
    Info: Pin rd_in[14] not assigned to an exact location on the device
    Info: Pin rd_in[15] not assigned to an exact location on the device
    Info: Pin rd_in[16] not assigned to an exact location on the device
    Info: Pin rd_in[17] not assigned to an exact location on the device
    Info: Pin rd_in[18] not assigned to an exact location on the device
    Info: Pin rd_in[19] not assigned to an exact location on the device
    Info: Pin rd_in[20] not assigned to an exact location on the device
    Info: Pin rd_in[21] not assigned to an exact location on the device
    Info: Pin rd_in[22] not assigned to an exact location on the device
    Info: Pin rd_in[23] not assigned to an exact location on the device
    Info: Pin rd_in[24] not assigned to an exact location on the device
    Info: Pin rd_in[25] not assigned to an exact location on the device
    Info: Pin rd_in[26] not assigned to an exact location on the device
    Info: Pin rd_in[27] not assigned to an exact location on the device
    Info: Pin rd_in[28] not assigned to an exact location on the device
    Info: Pin rd_in[29] not assigned to an exact location on the device
    Info: Pin rd_in[30] not assigned to an exact location on the device
    Info: Pin rd_in[31] not assigned to an exact location on the device
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clock (placed in PIN N20 (CLK3p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 112 (unused VREF, 3.3V VCCIO, 48 input, 64 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  49 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  35 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  34 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 4.029 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X15_Y21; Fanout = 2; REG Node = 'rf[15][25]'
    Info: 2: + IC(0.958 ns) + CELL(0.272 ns) = 1.230 ns; Loc. = LAB_X21_Y18; Fanout = 1; COMB Node = 'rs1~257'
    Info: 3: + IC(0.922 ns) + CELL(0.272 ns) = 2.424 ns; Loc. = LAB_X15_Y17; Fanout = 1; COMB Node = 'rs1~259'
    Info: 4: + IC(1.072 ns) + CELL(0.378 ns) = 3.874 ns; Loc. = LAB_X25_Y14; Fanout = 1; COMB Node = 'rs1~264'
    Info: 5: + IC(0.000 ns) + CELL(0.155 ns) = 4.029 ns; Loc. = LAB_X25_Y14; Fanout = 1; REG Node = 'rs1[25]~reg0'
    Info: Total cell delay = 1.077 ns ( 26.73 % )
    Info: Total interconnect delay = 2.952 ns ( 73.27 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 3% of the available device resources
    Info: Peak interconnect usage is 16% of the available device resources in the region that extends from location X13_Y14 to location X26_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 64 output pins without output pin load capacitance assignment
    Info: Pin "rs1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rs2[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 294 megabytes
    Info: Processing ended: Wed Nov 05 06:28:24 2025
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


