TimeQuest Timing Analyzer report for MCU
Tue Oct 23 19:51:54 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in'
 13. Slow 1200mV 85C Model Setup: 'Control:G1|rd'
 14. Slow 1200mV 85C Model Setup: 'Control:G1|wr'
 15. Slow 1200mV 85C Model Hold: 'clk_in'
 16. Slow 1200mV 85C Model Hold: 'Control:G1|wr'
 17. Slow 1200mV 85C Model Hold: 'Control:G1|rd'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'Control:G1|rd'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Control:G1|wr'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk_in'
 33. Slow 1200mV 0C Model Setup: 'Control:G1|rd'
 34. Slow 1200mV 0C Model Setup: 'Control:G1|wr'
 35. Slow 1200mV 0C Model Hold: 'clk_in'
 36. Slow 1200mV 0C Model Hold: 'Control:G1|wr'
 37. Slow 1200mV 0C Model Hold: 'Control:G1|rd'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'Control:G1|rd'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'Control:G1|wr'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk_in'
 52. Fast 1200mV 0C Model Setup: 'Control:G1|rd'
 53. Fast 1200mV 0C Model Setup: 'Control:G1|wr'
 54. Fast 1200mV 0C Model Hold: 'clk_in'
 55. Fast 1200mV 0C Model Hold: 'Control:G1|wr'
 56. Fast 1200mV 0C Model Hold: 'Control:G1|rd'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'Control:G1|rd'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'Control:G1|wr'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; MCU                                                 ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX22CF19C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; clk_in        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }        ;
; Control:G1|rd ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control:G1|rd } ;
; Control:G1|wr ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control:G1|wr } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 96.08 MHz ; 96.08 MHz       ; clk_in     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------+
; Slow 1200mV 85C Model Setup Summary    ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_in        ; -9.408 ; -457.110      ;
; Control:G1|rd ; -3.549 ; -50.251       ;
; Control:G1|wr ; -0.141 ; -0.335        ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Hold Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_in        ; -0.568 ; -0.657        ;
; Control:G1|wr ; -0.345 ; -1.033        ;
; Control:G1|rd ; -0.250 ; -1.597        ;
+---------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; clk_in        ; -3.000 ; -158.174                 ;
; Control:G1|rd ; -2.174 ; -18.174                  ;
; Control:G1|wr ; -2.174 ; -6.522                   ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                  ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -9.408 ; Control:G1|p_br[3]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 10.325     ;
; -9.360 ; Control:G1|p_br[2]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 10.277     ;
; -9.260 ; Control:G1|p_br[1]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 10.177     ;
; -9.222 ; Control:G1|p_br[4]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 10.139     ;
; -9.205 ; Control:G1|p_br[3]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.468     ;
; -9.171 ; Control:G1|p_br[7]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.434     ;
; -9.157 ; Control:G1|p_br[2]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.420     ;
; -9.156 ; Control:G1|p_br[7]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 10.073     ;
; -9.083 ; Control:G1|p_br[3]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.346     ;
; -9.052 ; Control:G1|p_ar[14] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.457     ; 9.590      ;
; -9.035 ; Control:G1|p_br[2]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.298     ;
; -9.030 ; Control:G1|p_ar[12] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.441     ; 9.584      ;
; -9.015 ; Control:G1|p_br[5]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.932      ;
; -9.015 ; Control:G1|p_br[9]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.932      ;
; -9.009 ; Control:G1|p_br[1]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.272     ;
; -9.005 ; Control:G1|p_br[8]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.922      ;
; -9.002 ; Control:G1|p_br[3]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.919      ;
; -8.987 ; Control:G1|p_br[5]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.250     ;
; -8.986 ; Control:G1|p_br[10] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.903      ;
; -8.969 ; Control:G1|p_br[6]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.232     ;
; -8.954 ; Control:G1|p_br[6]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.871      ;
; -8.954 ; Control:G1|p_br[2]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.871      ;
; -8.952 ; Control:G1|p_br[3]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.278      ; 10.225     ;
; -8.938 ; Control:G1|p_br[4]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.201     ;
; -8.904 ; Control:G1|p_br[2]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.278      ; 10.177     ;
; -8.896 ; Control:G1|p_br[12] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.441     ; 9.450      ;
; -8.890 ; Control:G1|p_br[3]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 10.164     ;
; -8.854 ; Control:G1|p_br[3]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 10.128     ;
; -8.852 ; Control:G1|p_br[0]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.441     ; 9.406      ;
; -8.842 ; Control:G1|p_br[2]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 10.116     ;
; -8.839 ; Control:G1|p_br[3]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 10.113     ;
; -8.831 ; Control:G1|p_br[7]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.094     ;
; -8.816 ; Control:G1|p_br[4]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.079     ;
; -8.814 ; Control:G1|p_ar[8]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.441     ; 9.368      ;
; -8.806 ; Control:G1|p_br[2]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 10.080     ;
; -8.793 ; Control:G1|p_br[3]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.293      ; 10.081     ;
; -8.791 ; Control:G1|p_br[2]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 10.065     ;
; -8.788 ; Control:G1|p_br[0]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.095     ; 9.688      ;
; -8.776 ; Control:G1|p_br[1]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 10.039     ;
; -8.759 ; Control:G1|p_br[3]  ; Control:G1|ar[12] ; clk_in       ; clk_in      ; 1.000        ; 0.272      ; 10.026     ;
; -8.745 ; Control:G1|p_br[2]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.293      ; 10.033     ;
; -8.742 ; Control:G1|p_br[1]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 10.016     ;
; -8.735 ; Control:G1|p_br[4]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.652      ;
; -8.724 ; Control:G1|p_br[3]  ; Control:G1|ar[5]  ; clk_in       ; clk_in      ; 1.000        ; 0.298      ; 10.017     ;
; -8.721 ; Control:G1|p_ar[14] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.111     ; 9.605      ;
; -8.714 ; Control:G1|p_br[3]  ; Control:G1|ar[1]  ; clk_in       ; clk_in      ; 1.000        ; 0.250      ; 9.959      ;
; -8.714 ; Control:G1|p_ar[15] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.466     ; 9.243      ;
; -8.711 ; Control:G1|p_br[2]  ; Control:G1|ar[12] ; clk_in       ; clk_in      ; 1.000        ; 0.272      ; 9.978      ;
; -8.710 ; Control:G1|p_br[9]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 9.973      ;
; -8.705 ; Control:G1|p_ar[12] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.095     ; 9.605      ;
; -8.704 ; Control:G1|p_br[4]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.978      ;
; -8.702 ; Control:G1|p_ar[5]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.457     ; 9.240      ;
; -8.700 ; Control:G1|p_br[8]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 9.963      ;
; -8.700 ; Control:G1|p_br[7]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.278      ; 9.973      ;
; -8.699 ; Control:G1|p_br[7]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.616      ;
; -8.699 ; Control:G1|p_ar[12] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.095     ; 9.599      ;
; -8.690 ; Control:G1|p_br[1]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.607      ;
; -8.690 ; Control:G1|p_br[9]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 9.953      ;
; -8.686 ; Control:G1|p_ar[8]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.095     ; 9.586      ;
; -8.685 ; Control:G1|p_br[4]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.278      ; 9.958      ;
; -8.681 ; Control:G1|p_br[10] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 9.944      ;
; -8.680 ; Control:G1|p_br[8]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 9.943      ;
; -8.676 ; Control:G1|p_br[2]  ; Control:G1|ar[5]  ; clk_in       ; clk_in      ; 1.000        ; 0.298      ; 9.969      ;
; -8.669 ; Control:G1|p_ar[9]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.441     ; 9.223      ;
; -8.666 ; Control:G1|p_br[2]  ; Control:G1|ar[1]  ; clk_in       ; clk_in      ; 1.000        ; 0.250      ; 9.911      ;
; -8.661 ; Control:G1|p_br[10] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 9.924      ;
; -8.655 ; Control:G1|p_br[11] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.441     ; 9.209      ;
; -8.645 ; Control:G1|p_br[1]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.278      ; 9.918      ;
; -8.638 ; Control:G1|p_br[7]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.912      ;
; -8.629 ; Control:G1|p_br[6]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 9.892      ;
; -8.620 ; Control:G1|p_br[3]  ; Control:G1|ar[6]  ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.894      ;
; -8.606 ; Control:G1|p_ar[13] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 9.533      ;
; -8.603 ; Control:G1|p_br[1]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.877      ;
; -8.602 ; Control:G1|p_br[7]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.876      ;
; -8.596 ; Control:G1|p_br[12] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.095     ; 9.496      ;
; -8.590 ; Control:G1|p_br[5]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 9.853      ;
; -8.587 ; Control:G1|p_br[4]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.861      ;
; -8.587 ; Control:G1|p_br[7]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.861      ;
; -8.577 ; Control:G1|p_ar[10] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.441     ; 9.131      ;
; -8.574 ; Control:G1|p_ar[12] ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; -0.085     ; 9.484      ;
; -8.572 ; Control:G1|p_br[4]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.846      ;
; -8.572 ; Control:G1|p_br[2]  ; Control:G1|ar[6]  ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.846      ;
; -8.571 ; Control:G1|p_br[12] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.095     ; 9.471      ;
; -8.566 ; Control:G1|p_br[5]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.840      ;
; -8.563 ; Control:G1|p_ar[14] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.111     ; 9.447      ;
; -8.559 ; Control:G1|p_br[9]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.278      ; 9.832      ;
; -8.549 ; Control:G1|p_br[8]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.278      ; 9.822      ;
; -8.541 ; Control:G1|p_br[7]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.293      ; 9.829      ;
; -8.534 ; Control:G1|p_ar[14] ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; -0.100     ; 9.429      ;
; -8.532 ; Control:G1|p_br[1]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.806      ;
; -8.530 ; Control:G1|p_ar[12] ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.441     ; 9.084      ;
; -8.530 ; Control:G1|p_br[10] ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.278      ; 9.803      ;
; -8.527 ; Control:G1|p_br[0]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.095     ; 9.427      ;
; -8.526 ; Control:G1|p_br[4]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.293      ; 9.814      ;
; -8.526 ; Control:G1|p_br[9]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.443      ;
; -8.516 ; Control:G1|p_br[8]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.433      ;
; -8.512 ; Control:G1|p_ar[12] ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 9.423      ;
; -8.509 ; Control:G1|p_br[5]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.426      ;
; -8.507 ; Control:G1|p_br[7]  ; Control:G1|ar[12] ; clk_in       ; clk_in      ; 1.000        ; 0.272      ; 9.774      ;
; -8.502 ; Control:G1|p_br[3]  ; Control:G1|ar[4]  ; clk_in       ; clk_in      ; 1.000        ; 0.279      ; 9.776      ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Control:G1|rd'                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -3.549 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.047      ; 4.581      ;
; -3.443 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.046      ; 4.474      ;
; -3.313 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.042      ; 4.340      ;
; -3.280 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.045      ; 4.310      ;
; -3.179 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 4.205      ;
; -3.157 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 4.183      ;
; -3.106 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 4.132      ;
; -3.096 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.049      ; 4.130      ;
; -3.069 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.042      ; 4.096      ;
; -3.067 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 4.093      ;
; -3.053 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 4.079      ;
; -3.051 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 4.077      ;
; -3.003 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 4.029      ;
; -2.989 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 4.015      ;
; -2.818 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.040      ; 3.843      ;
; -2.781 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 3.807      ;
; -2.205 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.301      ; 3.491      ;
; -2.200 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.293      ; 3.478      ;
; -2.200 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.293      ; 3.478      ;
; -2.171 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.293      ; 3.449      ;
; -2.171 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.293      ; 3.449      ;
; -2.171 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.293      ; 3.449      ;
; -2.160 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.298      ; 3.443      ;
; -2.146 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.294      ; 3.425      ;
; -2.128 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.293      ; 3.406      ;
; -2.122 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.294      ; 3.401      ;
; -2.117 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.293      ; 3.395      ;
; -2.117 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.293      ; 3.395      ;
; -2.117 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.293      ; 3.395      ;
; -2.077 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.292      ; 3.354      ;
; -2.046 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.299      ; 3.330      ;
; -1.975 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.297      ; 3.257      ;
; -0.297 ; Control:G1|addr[3]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.644      ; 1.959      ;
; -0.266 ; Control:G1|rom_cs                                                                                 ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.296      ; 1.580      ;
; -0.143 ; Control:G1|addr[6]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.644      ; 1.805      ;
; 0.084  ; Control:G1|addr[5]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.644      ; 1.578      ;
; 0.119  ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.850      ; 3.425      ;
; 0.137  ; Control:G1|addr[4]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.646      ; 1.527      ;
; 0.143  ; Control:G1|addr[1]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.644      ; 1.519      ;
; 0.145  ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.842      ; 3.391      ;
; 0.145  ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.842      ; 3.391      ;
; 0.145  ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.842      ; 3.391      ;
; 0.146  ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.842      ; 3.390      ;
; 0.146  ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.842      ; 3.390      ;
; 0.155  ; Control:G1|addr[7]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.644      ; 1.507      ;
; 0.157  ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.847      ; 3.384      ;
; 0.173  ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.843      ; 3.364      ;
; 0.184  ; Control:G1|addr[0]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.644      ; 1.478      ;
; 0.185  ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.842      ; 3.351      ;
; 0.185  ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.842      ; 3.351      ;
; 0.185  ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.842      ; 3.351      ;
; 0.190  ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.842      ; 3.346      ;
; 0.202  ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.843      ; 3.335      ;
; 0.213  ; Control:G1|addr[2]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.644      ; 1.449      ;
; 0.252  ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.841      ; 3.283      ;
; 0.270  ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.848      ; 3.272      ;
; 0.372  ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.846      ; 3.168      ;
; 0.663  ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.850      ; 3.381      ;
; 0.668  ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.842      ; 3.368      ;
; 0.668  ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.842      ; 3.368      ;
; 0.697  ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.842      ; 3.339      ;
; 0.697  ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.842      ; 3.339      ;
; 0.697  ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.842      ; 3.339      ;
; 0.708  ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.847      ; 3.333      ;
; 0.722  ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.843      ; 3.315      ;
; 0.740  ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.842      ; 3.296      ;
; 0.746  ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.843      ; 3.291      ;
; 0.762  ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.842      ; 3.274      ;
; 0.762  ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.842      ; 3.274      ;
; 0.762  ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.842      ; 3.274      ;
; 0.791  ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.841      ; 3.244      ;
; 0.822  ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.848      ; 3.220      ;
; 0.893  ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.846      ; 3.147      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Control:G1|wr'                                                                                                                                                                     ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.141 ; Control:G1|addr[2]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.800      ; 1.959      ;
; -0.129 ; Control:G1|addr[0]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.800      ; 1.947      ;
; -0.109 ; Control:G1|addr[3]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.800      ; 1.927      ;
; -0.098 ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; clk_in        ; Control:G1|wr ; 1.000        ; 0.794      ; 1.910      ;
; -0.098 ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.794      ; 1.910      ;
; -0.096 ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.799      ; 1.913      ;
; -0.074 ; Control:G1|ram_data_in[5]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.830      ; 1.922      ;
; -0.029 ; Control:G1|addr[4]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.802      ; 1.849      ;
; -0.019 ; Control:G1|addr[6]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.800      ; 1.837      ;
; 0.009  ; Control:G1|addr[7]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.800      ; 1.809      ;
; 0.011  ; Control:G1|ram_data_in[12] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.829      ;
; 0.023  ; Control:G1|addr[5]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.800      ; 1.795      ;
; 0.032  ; Control:G1|addr[1]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.800      ; 1.786      ;
; 0.052  ; Control:G1|ram_data_in[10] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.788      ;
; 0.052  ; Control:G1|ram_data_in[15] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.788      ;
; 0.056  ; Control:G1|ram_data_in[14] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.784      ;
; 0.061  ; Control:G1|ram_data_in[8]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.779      ;
; 0.064  ; Control:G1|ram_data_in[0]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.776      ;
; 0.064  ; Control:G1|ram_data_in[4]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.776      ;
; 0.075  ; Control:G1|ram_data_in[7]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.823      ; 1.766      ;
; 0.078  ; Control:G1|ram_data_in[6]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.762      ;
; 0.082  ; Control:G1|ram_data_in[1]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.758      ;
; 0.082  ; Control:G1|ram_data_in[3]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.758      ;
; 0.087  ; Control:G1|ram_data_in[13] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.753      ;
; 0.108  ; Control:G1|ram_data_in[2]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.732      ;
; 0.108  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; 0.500        ; 3.343      ; 3.962      ;
; 0.108  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; 0.500        ; 3.343      ; 3.962      ;
; 0.110  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; 0.500        ; 3.348      ; 3.965      ;
; 0.113  ; Control:G1|ram_data_in[11] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.727      ;
; 0.144  ; Control:G1|ram_data_in[9]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.822      ; 1.696      ;
; 0.701  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; 1.000        ; 3.343      ; 3.869      ;
; 0.701  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; 1.000        ; 3.343      ; 3.869      ;
; 0.703  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; 1.000        ; 3.348      ; 3.872      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                ;
+--------+----------------------------+------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------+---------------+-------------+--------------+------------+------------+
; -0.568 ; Control:G1|rd              ; Control:G1|rd          ; Control:G1|rd ; clk_in      ; 0.000        ; 2.891      ; 2.709      ;
; -0.089 ; Control:G1|wr              ; Control:G1|wr          ; Control:G1|wr ; clk_in      ; 0.000        ; 2.518      ; 2.815      ;
; 0.030  ; Control:G1|rd              ; Control:G1|rd          ; Control:G1|rd ; clk_in      ; -0.500       ; 2.891      ; 2.807      ;
; 0.386  ; Control:G1|pc[7]           ; Control:G1|pc[7]       ; clk_in        ; clk_in      ; 0.000        ; 0.065      ; 0.608      ;
; 0.471  ; clk_in                     ; Control:G1|state.s2    ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.519      ;
; 0.476  ; Control:G1|wr              ; Control:G1|wr          ; Control:G1|wr ; clk_in      ; -0.500       ; 2.518      ; 2.880      ;
; 0.492  ; clk_in                     ; Control:G1|br[10]      ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.528      ;
; 0.504  ; clk_in                     ; Control:G1|p_ar[14]    ; clk_in        ; clk_in      ; 0.000        ; 2.912      ; 3.573      ;
; 0.504  ; clk_in                     ; Control:G1|p_ar[6]     ; clk_in        ; clk_in      ; 0.000        ; 2.912      ; 3.573      ;
; 0.504  ; clk_in                     ; Control:G1|p_ar[5]     ; clk_in        ; clk_in      ; 0.000        ; 2.912      ; 3.573      ;
; 0.508  ; clk_in                     ; Control:G1|state.s16   ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.556      ;
; 0.509  ; clk_in                     ; Control:G1|state.s1    ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.557      ;
; 0.572  ; Control:G1|pc[1]           ; Control:G1|pc[1]       ; clk_in        ; clk_in      ; 0.000        ; 0.065      ; 0.794      ;
; 0.573  ; Control:G1|pc[3]           ; Control:G1|pc[3]       ; clk_in        ; clk_in      ; 0.000        ; 0.065      ; 0.795      ;
; 0.574  ; Control:G1|pc[5]           ; Control:G1|pc[5]       ; clk_in        ; clk_in      ; 0.000        ; 0.065      ; 0.796      ;
; 0.574  ; Control:G1|pc[4]           ; Control:G1|pc[4]       ; clk_in        ; clk_in      ; 0.000        ; 0.065      ; 0.796      ;
; 0.575  ; Control:G1|pc[2]           ; Control:G1|pc[2]       ; clk_in        ; clk_in      ; 0.000        ; 0.065      ; 0.797      ;
; 0.576  ; Control:G1|pc[6]           ; Control:G1|pc[6]       ; clk_in        ; clk_in      ; 0.000        ; 0.065      ; 0.798      ;
; 0.594  ; Control:G1|pc[0]           ; Control:G1|pc[0]       ; clk_in        ; clk_in      ; 0.000        ; 0.065      ; 0.816      ;
; 0.616  ; clk_in                     ; Control:G1|p_br[11]    ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.669      ;
; 0.616  ; clk_in                     ; Control:G1|p_br[13]    ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.669      ;
; 0.616  ; clk_in                     ; Control:G1|p_br[12]    ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.669      ;
; 0.616  ; clk_in                     ; Control:G1|p_br[14]    ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.669      ;
; 0.616  ; ram_design:G3|data[7]      ; Control:G1|ar[7]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.065      ; 0.868      ;
; 0.616  ; ram_design:G3|data[5]      ; Control:G1|ar[5]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.065      ; 0.868      ;
; 0.618  ; ram_design:G3|data[0]      ; Control:G1|ar[0]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.064      ; 0.869      ;
; 0.625  ; Control:G1|ar[3]           ; Control:G1|portout[3]  ; clk_in        ; clk_in      ; 0.000        ; 0.433      ; 1.215      ;
; 0.631  ; ram_design:G3|data[15]     ; Control:G1|ar[15]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.049      ; 0.867      ;
; 0.632  ; ram_design:G3|data[4]      ; Control:G1|ar[4]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.049      ; 0.868      ;
; 0.633  ; ram_design:G3|data[2]      ; Control:G1|ar[2]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.049      ; 0.869      ;
; 0.636  ; ram_design:G3|data[11]     ; Control:G1|ar[11]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.048      ; 0.871      ;
; 0.638  ; Control:G1|state.s0        ; Control:G1|rd          ; clk_in        ; clk_in      ; 0.000        ; 0.079      ; 0.874      ;
; 0.642  ; ram_design:G3|data[14]     ; Control:G1|ar[14]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.038      ; 0.867      ;
; 0.643  ; ram_design:G3|data[12]     ; Control:G1|ar[12]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.037      ; 0.867      ;
; 0.644  ; ram_design:G3|data[10]     ; Control:G1|ar[10]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.038      ; 0.869      ;
; 0.646  ; clk_in                     ; Control:G1|state.s17   ; clk_in        ; clk_in      ; 0.000        ; 2.905      ; 3.708      ;
; 0.652  ; clk_in                     ; Control:G1|p_br[0]     ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.705      ;
; 0.652  ; clk_in                     ; Control:G1|p_ar[8]     ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.705      ;
; 0.652  ; clk_in                     ; Control:G1|p_ar[9]     ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.705      ;
; 0.652  ; clk_in                     ; Control:G1|p_ar[12]    ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.705      ;
; 0.652  ; clk_in                     ; Control:G1|p_ar[10]    ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.705      ;
; 0.652  ; clk_in                     ; Control:G1|p_ar[11]    ; clk_in        ; clk_in      ; 0.000        ; 2.896      ; 3.705      ;
; 0.659  ; clk_in                     ; Control:G1|p_ar[1]     ; clk_in        ; clk_in      ; 0.000        ; 2.895      ; 3.711      ;
; 0.666  ; clk_in                     ; Control:G1|br[15]      ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.702      ;
; 0.685  ; clk_in                     ; Control:G1|state.s0    ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.733      ;
; 0.685  ; clk_in                     ; Control:G1|br[4]       ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.721      ;
; 0.688  ; clk_in                     ; Control:G1|br[6]       ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.724      ;
; 0.694  ; clk_in                     ; Control:G1|br[11]      ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.730      ;
; 0.703  ; clk_in                     ; Control:G1|p_br[15]    ; clk_in        ; clk_in      ; 0.000        ; 2.523      ; 3.383      ;
; 0.703  ; clk_in                     ; Control:G1|p_ar[2]     ; clk_in        ; clk_in      ; 0.000        ; 2.523      ; 3.383      ;
; 0.703  ; clk_in                     ; Control:G1|p_ar[3]     ; clk_in        ; clk_in      ; 0.000        ; 2.523      ; 3.383      ;
; 0.706  ; clk_in                     ; Control:G1|br[1]       ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.742      ;
; 0.713  ; Control:G1|ar[1]           ; Control:G1|portout[1]  ; clk_in        ; clk_in      ; 0.000        ; -0.257     ; 0.613      ;
; 0.717  ; clk_in                     ; Control:G1|br[2]       ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.753      ;
; 0.719  ; clk_in                     ; Control:G1|br[5]       ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.755      ;
; 0.719  ; Control:G1|br[12]          ; Control:G1|p_br[12]    ; clk_in        ; clk_in      ; 0.000        ; 0.432      ; 1.308      ;
; 0.726  ; clk_in                     ; Control:G1|br[7]       ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.762      ;
; 0.726  ; clk_in                     ; Control:G1|br[14]      ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.762      ;
; 0.728  ; clk_in                     ; Control:G1|br[0]       ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.764      ;
; 0.729  ; Control:G1|state.s10       ; Control:G1|rd          ; clk_in        ; clk_in      ; 0.000        ; 0.430      ; 1.316      ;
; 0.742  ; clk_in                     ; Control:G1|p_ar[15]    ; clk_in        ; clk_in      ; 0.000        ; 2.921      ; 3.820      ;
; 0.746  ; clk_in                     ; Control:G1|state.s18   ; clk_in        ; clk_in      ; 0.000        ; 2.886      ; 3.789      ;
; 0.747  ; clk_in                     ; Control:G1|state.s7    ; clk_in        ; clk_in      ; 0.000        ; 2.886      ; 3.790      ;
; 0.747  ; ram_design:G3|data[6]      ; Control:G1|ar[6]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.049      ; 0.983      ;
; 0.752  ; clk_in                     ; Control:G1|br[9]       ; clk_in        ; clk_in      ; 0.000        ; 2.528      ; 3.437      ;
; 0.753  ; clk_in                     ; Control:G1|state.s9    ; clk_in        ; clk_in      ; 0.000        ; 2.886      ; 3.796      ;
; 0.755  ; clk_in                     ; Control:G1|br[8]       ; clk_in        ; clk_in      ; 0.000        ; 2.528      ; 3.440      ;
; 0.762  ; clk_in                     ; Control:G1|ar[4]       ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.810      ;
; 0.763  ; clk_in                     ; Control:G1|ar[2]       ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.811      ;
; 0.763  ; clk_in                     ; Control:G1|ar[6]       ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.811      ;
; 0.764  ; clk_in                     ; Control:G1|ar[10]      ; clk_in        ; clk_in      ; 0.000        ; 2.880      ; 3.801      ;
; 0.765  ; clk_in                     ; Control:G1|ar[14]      ; clk_in        ; clk_in      ; 0.000        ; 2.880      ; 3.802      ;
; 0.770  ; Control:G1|rom_reg2[2]     ; Control:G1|state.s24   ; clk_in        ; clk_in      ; 0.000        ; 0.052      ; 0.979      ;
; 0.782  ; ram_design:G3|data[8]      ; Control:G1|ar[8]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.048      ; 1.017      ;
; 0.786  ; Control:G1|state.s9        ; Control:G1|state.s24   ; clk_in        ; clk_in      ; 0.000        ; 0.078      ; 1.021      ;
; 0.795  ; clk_in                     ; Control:G1|p_ar[0]     ; clk_in        ; clk_in      ; 0.000        ; 2.521      ; 3.473      ;
; 0.795  ; clk_in                     ; Control:G1|ar[9]       ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.843      ;
; 0.795  ; clk_in                     ; Control:G1|ar[11]      ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.843      ;
; 0.802  ; ram_design:G3|data[1]      ; Control:G1|ar[1]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.011      ; 1.000      ;
; 0.803  ; clk_in                     ; Control:G1|ar[1]       ; clk_in        ; clk_in      ; 0.000        ; 2.861      ; 3.821      ;
; 0.804  ; clk_in                     ; Control:G1|state.s4    ; clk_in        ; clk_in      ; 0.000        ; 2.527      ; 3.488      ;
; 0.805  ; clk_in                     ; Control:G1|rom_cs      ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.853      ;
; 0.805  ; clk_in                     ; Control:G1|ar[15]      ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.853      ;
; 0.807  ; clk_in                     ; Control:G1|br[3]       ; clk_in        ; clk_in      ; 0.000        ; 2.879      ; 3.843      ;
; 0.808  ; Control:G1|state.s2        ; Control:G1|rom_cs      ; clk_in        ; clk_in      ; 0.000        ; 0.079      ; 1.044      ;
; 0.810  ; clk_in                     ; Control:G1|state.s12   ; clk_in        ; clk_in      ; 0.000        ; 2.527      ; 3.494      ;
; 0.813  ; clk_in                     ; Control:G1|state.s24   ; clk_in        ; clk_in      ; 0.000        ; 2.886      ; 3.856      ;
; 0.813  ; clk_in                     ; Control:G1|state.s15   ; clk_in        ; clk_in      ; 0.000        ; 2.525      ; 3.495      ;
; 0.815  ; clk_in                     ; Control:G1|state.s8    ; clk_in        ; clk_in      ; 0.000        ; 2.523      ; 3.495      ;
; 0.825  ; clk_in                     ; Control:G1|br[12]      ; clk_in        ; clk_in      ; 0.000        ; 2.528      ; 3.510      ;
; 0.828  ; clk_in                     ; Control:G1|ar[12]      ; clk_in        ; clk_in      ; 0.000        ; 2.884      ; 3.869      ;
; 0.829  ; clk_in                     ; Control:G1|portout[9]  ; clk_in        ; clk_in      ; 0.000        ; 2.892      ; 3.878      ;
; 0.835  ; clk_in                     ; Control:G1|ar[8]       ; clk_in        ; clk_in      ; 0.000        ; 2.890      ; 3.882      ;
; 0.835  ; clk_in                     ; Control:G1|state.s19   ; clk_in        ; clk_in      ; 0.000        ; 2.527      ; 3.519      ;
; 0.838  ; clk_in                     ; Control:G1|rd          ; clk_in        ; clk_in      ; 0.000        ; 2.891      ; 3.886      ;
; 0.840  ; clk_in                     ; Control:G1|portout[3]  ; clk_in        ; clk_in      ; 0.000        ; 2.888      ; 3.885      ;
; 0.840  ; clk_in                     ; Control:G1|portout[14] ; clk_in        ; clk_in      ; 0.000        ; 2.888      ; 3.885      ;
; 0.843  ; clk_in                     ; Control:G1|portout[8]  ; clk_in        ; clk_in      ; 0.000        ; 2.892      ; 3.892      ;
; 0.846  ; Control:G1|rom_addr_reg[6] ; Control:G1|addr[6]     ; clk_in        ; clk_in      ; 0.000        ; -0.291     ; 0.712      ;
; 0.847  ; Control:G1|pc[1]           ; Control:G1|pc[2]       ; clk_in        ; clk_in      ; 0.000        ; 0.065      ; 1.069      ;
+--------+----------------------------+------------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Control:G1|wr'                                                                                                                                                                      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.345 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; 0.000        ; 3.490      ; 3.551      ;
; -0.344 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; 0.000        ; 3.486      ; 3.548      ;
; -0.344 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; 0.000        ; 3.486      ; 3.548      ;
; 0.290  ; Control:G1|ram_data_in[9]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.570      ;
; 0.307  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; -0.500       ; 3.486      ; 3.699      ;
; 0.307  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; -0.500       ; 3.490      ; 3.703      ;
; 0.307  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; -0.500       ; 3.486      ; 3.699      ;
; 0.309  ; Control:G1|ram_data_in[11] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.589      ;
; 0.313  ; Control:G1|ram_data_in[2]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.593      ;
; 0.328  ; Control:G1|ram_data_in[13] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.608      ;
; 0.332  ; Control:G1|ram_data_in[3]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.612      ;
; 0.336  ; Control:G1|ram_data_in[1]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.616      ;
; 0.336  ; Control:G1|ram_data_in[6]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.616      ;
; 0.347  ; Control:G1|ram_data_in[0]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.627      ;
; 0.347  ; Control:G1|ram_data_in[4]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.627      ;
; 0.352  ; Control:G1|ram_data_in[8]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.632      ;
; 0.358  ; Control:G1|ram_data_in[7]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.638      ;
; 0.361  ; Control:G1|ram_data_in[14] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.641      ;
; 0.362  ; Control:G1|ram_data_in[10] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.642      ;
; 0.366  ; Control:G1|ram_data_in[15] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.646      ;
; 0.372  ; Control:G1|addr[1]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 1.042      ; 1.631      ;
; 0.388  ; Control:G1|addr[5]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 1.042      ; 1.647      ;
; 0.404  ; Control:G1|ram_data_in[12] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.063      ; 1.684      ;
; 0.409  ; Control:G1|addr[7]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 1.042      ; 1.668      ;
; 0.429  ; Control:G1|addr[6]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 1.042      ; 1.688      ;
; 0.436  ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.040      ; 1.693      ;
; 0.437  ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; clk_in        ; Control:G1|wr ; 0.000        ; 1.036      ; 1.690      ;
; 0.437  ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 1.036      ; 1.690      ;
; 0.441  ; Control:G1|addr[4]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 1.044      ; 1.702      ;
; 0.475  ; Control:G1|addr[3]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 1.042      ; 1.734      ;
; 0.493  ; Control:G1|ram_data_in[5]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 1.070      ; 1.780      ;
; 0.546  ; Control:G1|addr[0]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 1.042      ; 1.805      ;
; 0.556  ; Control:G1|addr[2]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 1.042      ; 1.815      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Control:G1|rd'                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.250 ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.984      ; 3.110      ;
; -0.181 ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.985      ; 3.180      ;
; -0.151 ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.978      ; 3.203      ;
; -0.124 ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.979      ; 3.231      ;
; -0.124 ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.979      ; 3.231      ;
; -0.124 ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.979      ; 3.231      ;
; -0.107 ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.980      ; 3.249      ;
; -0.103 ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.980      ; 3.253      ;
; -0.085 ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.980      ; 3.271      ;
; -0.071 ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.984      ; 3.289      ;
; -0.061 ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.979      ; 3.294      ;
; -0.061 ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.979      ; 3.294      ;
; -0.061 ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.979      ; 3.294      ;
; -0.033 ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.979      ; 3.322      ;
; -0.033 ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.979      ; 3.322      ;
; -0.028 ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.987      ; 3.335      ;
; 0.231  ; Control:G1|addr[2]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.880      ; 1.328      ;
; 0.251  ; Control:G1|addr[0]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.880      ; 1.348      ;
; 0.275  ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.984      ; 3.135      ;
; 0.281  ; Control:G1|addr[1]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.880      ; 1.378      ;
; 0.281  ; Control:G1|addr[7]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.880      ; 1.378      ;
; 0.299  ; Control:G1|addr[4]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.882      ; 1.398      ;
; 0.339  ; Control:G1|addr[5]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.880      ; 1.436      ;
; 0.374  ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.985      ; 3.235      ;
; 0.392  ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.978      ; 3.246      ;
; 0.440  ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.980      ; 3.296      ;
; 0.450  ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.980      ; 3.306      ;
; 0.456  ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.979      ; 3.311      ;
; 0.456  ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.979      ; 3.311      ;
; 0.456  ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.979      ; 3.311      ;
; 0.467  ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.980      ; 3.323      ;
; 0.483  ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.984      ; 3.343      ;
; 0.493  ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.979      ; 3.348      ;
; 0.493  ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.979      ; 3.348      ;
; 0.494  ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.979      ; 3.349      ;
; 0.494  ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.979      ; 3.349      ;
; 0.494  ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.979      ; 3.349      ;
; 0.519  ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.987      ; 3.382      ;
; 0.564  ; Control:G1|addr[6]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.880      ; 1.661      ;
; 0.611  ; Control:G1|rom_cs                                                                                 ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.546      ; 1.374      ;
; 0.664  ; Control:G1|addr[3]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.880      ; 1.761      ;
; 2.480  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.534      ; 3.201      ;
; 2.579  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.535      ; 3.301      ;
; 2.597  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.528      ; 3.312      ;
; 2.645  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.530      ; 3.362      ;
; 2.647  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.529      ; 3.363      ;
; 2.647  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.529      ; 3.363      ;
; 2.647  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.529      ; 3.363      ;
; 2.655  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.530      ; 3.372      ;
; 2.672  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.530      ; 3.389      ;
; 2.688  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.534      ; 3.409      ;
; 2.698  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.529      ; 3.414      ;
; 2.698  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.529      ; 3.414      ;
; 2.699  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.529      ; 3.415      ;
; 2.699  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.529      ; 3.415      ;
; 2.699  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.529      ; 3.415      ;
; 2.724  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.537      ; 3.448      ;
; 3.197  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.271      ; 3.655      ;
; 3.227  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.270      ; 3.684      ;
; 3.386  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.271      ; 3.844      ;
; 3.399  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.271      ; 3.857      ;
; 3.449  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.271      ; 3.907      ;
; 3.456  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.272      ; 3.915      ;
; 3.468  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.271      ; 3.926      ;
; 3.471  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.272      ; 3.930      ;
; 3.497  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.271      ; 3.955      ;
; 3.499  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.279      ; 3.965      ;
; 3.548  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.271      ; 4.006      ;
; 3.572  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.271      ; 4.030      ;
; 3.631  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.276      ; 4.094      ;
; 3.708  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.272      ; 4.167      ;
; 3.785  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.276      ; 4.248      ;
; 3.869  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.277      ; 4.333      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                                                                           ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_in ; Rise       ; clk_in                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk_in ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[3]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[7]                                                                             ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Control:G1|rd'                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Control:G1|rd ; Rise       ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[9]                                                                             ;
; 0.210  ; 0.440        ; 0.230          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[0]                                                                             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[11]                                                                            ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[12]                                                                            ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[5]                                                                             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[6]                                                                             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[7]                                                                             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[8]                                                                             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[9]                                                                             ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[10]                                                                            ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[13]                                                                            ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[14]                                                                            ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[15]                                                                            ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[2]                                                                             ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[3]                                                                             ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[4]                                                                             ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[1]                                                                             ;
; 0.314  ; 0.544        ; 0.230          ; High Pulse Width ; Control:G1|rd ; Rise       ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[1]                                                                             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[10]                                                                            ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[11]                                                                            ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[12]                                                                            ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[13]                                                                            ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[14]                                                                            ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[15]                                                                            ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[2]                                                                             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[3]                                                                             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[4]                                                                             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[6]                                                                             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[7]                                                                             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[8]                                                                             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[9]                                                                             ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[0]                                                                             ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[5]                                                                             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|inclk[0]                                                                            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|outclk                                                                              ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[1]|clk                                                                                    ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G2|rom_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[10]|clk                                                                                   ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[11]|clk                                                                                   ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[12]|clk                                                                                   ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[13]|clk                                                                                   ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[14]|clk                                                                                   ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[15]|clk                                                                                   ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[2]|clk                                                                                    ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[3]|clk                                                                                    ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[4]|clk                                                                                    ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[6]|clk                                                                                    ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[7]|clk                                                                                    ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[8]|clk                                                                                    ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[9]|clk                                                                                    ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[0]|clk                                                                                    ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[5]|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G1|rd|q                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G1|rd|q                                                                                           ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[0]|clk                                                                                    ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[11]|clk                                                                                   ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[12]|clk                                                                                   ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[5]|clk                                                                                    ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[6]|clk                                                                                    ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[7]|clk                                                                                    ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[8]|clk                                                                                    ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[9]|clk                                                                                    ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[10]|clk                                                                                   ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[13]|clk                                                                                   ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[14]|clk                                                                                   ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[15]|clk                                                                                   ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[2]|clk                                                                                    ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[3]|clk                                                                                    ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[4]|clk                                                                                    ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G2|rom_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[1]|clk                                                                                    ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|inclk[0]                                                                            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|outclk                                                                              ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Control:G1|wr'                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.186  ; 0.416        ; 0.230          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.186  ; 0.416        ; 0.230          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.186  ; 0.416        ; 0.230          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.336  ; 0.566        ; 0.230          ; High Pulse Width ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|inclk[0]                                                                            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|outclk                                                                              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G3|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G1|wr|q                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G1|wr|q                                                                                           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G3|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|inclk[0]                                                                            ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|outclk                                                                              ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; clk_in       ; clk_in     ; 1.770  ; 1.955 ; Rise       ; clk_in          ;
; port_in[*]   ; clk_in     ; 2.666  ; 3.166 ; Rise       ; clk_in          ;
;  port_in[0]  ; clk_in     ; -0.049 ; 0.082 ; Rise       ; clk_in          ;
;  port_in[1]  ; clk_in     ; 1.802  ; 2.278 ; Rise       ; clk_in          ;
;  port_in[2]  ; clk_in     ; 2.333  ; 2.839 ; Rise       ; clk_in          ;
;  port_in[3]  ; clk_in     ; 2.666  ; 3.166 ; Rise       ; clk_in          ;
;  port_in[4]  ; clk_in     ; 2.270  ; 2.755 ; Rise       ; clk_in          ;
;  port_in[5]  ; clk_in     ; 2.069  ; 2.551 ; Rise       ; clk_in          ;
;  port_in[6]  ; clk_in     ; 2.613  ; 3.140 ; Rise       ; clk_in          ;
;  port_in[7]  ; clk_in     ; 2.223  ; 2.775 ; Rise       ; clk_in          ;
;  port_in[8]  ; clk_in     ; 2.646  ; 3.115 ; Rise       ; clk_in          ;
;  port_in[9]  ; clk_in     ; 2.578  ; 3.101 ; Rise       ; clk_in          ;
;  port_in[10] ; clk_in     ; 2.030  ; 2.519 ; Rise       ; clk_in          ;
;  port_in[11] ; clk_in     ; 2.275  ; 2.825 ; Rise       ; clk_in          ;
;  port_in[12] ; clk_in     ; 2.482  ; 3.032 ; Rise       ; clk_in          ;
;  port_in[13] ; clk_in     ; 2.593  ; 3.129 ; Rise       ; clk_in          ;
;  port_in[14] ; clk_in     ; 2.327  ; 2.829 ; Rise       ; clk_in          ;
;  port_in[15] ; clk_in     ; 2.136  ; 2.644 ; Rise       ; clk_in          ;
; rst_in       ; clk_in     ; 2.969  ; 3.121 ; Rise       ; clk_in          ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; clk_in       ; clk_in     ; -0.471 ; -0.545 ; Rise       ; clk_in          ;
; port_in[*]   ; clk_in     ; 0.406  ; 0.288  ; Rise       ; clk_in          ;
;  port_in[0]  ; clk_in     ; 0.406  ; 0.288  ; Rise       ; clk_in          ;
;  port_in[1]  ; clk_in     ; -1.366 ; -1.819 ; Rise       ; clk_in          ;
;  port_in[2]  ; clk_in     ; -1.871 ; -2.351 ; Rise       ; clk_in          ;
;  port_in[3]  ; clk_in     ; -2.223 ; -2.699 ; Rise       ; clk_in          ;
;  port_in[4]  ; clk_in     ; -1.812 ; -2.271 ; Rise       ; clk_in          ;
;  port_in[5]  ; clk_in     ; -1.620 ; -2.079 ; Rise       ; clk_in          ;
;  port_in[6]  ; clk_in     ; -2.140 ; -2.641 ; Rise       ; clk_in          ;
;  port_in[7]  ; clk_in     ; -1.751 ; -2.267 ; Rise       ; clk_in          ;
;  port_in[8]  ; clk_in     ; -2.171 ; -2.617 ; Rise       ; clk_in          ;
;  port_in[9]  ; clk_in     ; -2.110 ; -2.607 ; Rise       ; clk_in          ;
;  port_in[10] ; clk_in     ; -1.583 ; -2.045 ; Rise       ; clk_in          ;
;  port_in[11] ; clk_in     ; -1.820 ; -2.343 ; Rise       ; clk_in          ;
;  port_in[12] ; clk_in     ; -2.017 ; -2.537 ; Rise       ; clk_in          ;
;  port_in[13] ; clk_in     ; -2.154 ; -2.665 ; Rise       ; clk_in          ;
;  port_in[14] ; clk_in     ; -1.868 ; -2.342 ; Rise       ; clk_in          ;
;  port_in[15] ; clk_in     ; -1.686 ; -2.170 ; Rise       ; clk_in          ;
; rst_in       ; clk_in     ; 0.613  ; 0.530  ; Rise       ; clk_in          ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; alu_out[*]    ; clk_in     ; 17.167 ; 17.217 ; Rise       ; clk_in          ;
;  alu_out[0]   ; clk_in     ; 12.636 ; 12.612 ; Rise       ; clk_in          ;
;  alu_out[1]   ; clk_in     ; 11.530 ; 11.530 ; Rise       ; clk_in          ;
;  alu_out[2]   ; clk_in     ; 13.434 ; 13.390 ; Rise       ; clk_in          ;
;  alu_out[3]   ; clk_in     ; 14.445 ; 14.362 ; Rise       ; clk_in          ;
;  alu_out[4]   ; clk_in     ; 14.439 ; 14.360 ; Rise       ; clk_in          ;
;  alu_out[5]   ; clk_in     ; 15.292 ; 15.304 ; Rise       ; clk_in          ;
;  alu_out[6]   ; clk_in     ; 14.782 ; 14.684 ; Rise       ; clk_in          ;
;  alu_out[7]   ; clk_in     ; 15.591 ; 15.524 ; Rise       ; clk_in          ;
;  alu_out[8]   ; clk_in     ; 14.821 ; 14.718 ; Rise       ; clk_in          ;
;  alu_out[9]   ; clk_in     ; 14.386 ; 14.277 ; Rise       ; clk_in          ;
;  alu_out[10]  ; clk_in     ; 16.358 ; 16.346 ; Rise       ; clk_in          ;
;  alu_out[11]  ; clk_in     ; 16.538 ; 16.447 ; Rise       ; clk_in          ;
;  alu_out[12]  ; clk_in     ; 15.617 ; 15.519 ; Rise       ; clk_in          ;
;  alu_out[13]  ; clk_in     ; 16.221 ; 16.167 ; Rise       ; clk_in          ;
;  alu_out[14]  ; clk_in     ; 16.245 ; 16.171 ; Rise       ; clk_in          ;
;  alu_out[15]  ; clk_in     ; 15.254 ; 15.182 ; Rise       ; clk_in          ;
;  alu_out[16]  ; clk_in     ; 15.058 ; 15.025 ; Rise       ; clk_in          ;
;  alu_out[17]  ; clk_in     ; 15.679 ; 15.567 ; Rise       ; clk_in          ;
;  alu_out[18]  ; clk_in     ; 15.491 ; 15.453 ; Rise       ; clk_in          ;
;  alu_out[19]  ; clk_in     ; 15.971 ; 15.924 ; Rise       ; clk_in          ;
;  alu_out[20]  ; clk_in     ; 17.167 ; 17.217 ; Rise       ; clk_in          ;
;  alu_out[21]  ; clk_in     ; 16.471 ; 16.412 ; Rise       ; clk_in          ;
;  alu_out[22]  ; clk_in     ; 16.133 ; 16.089 ; Rise       ; clk_in          ;
;  alu_out[23]  ; clk_in     ; 16.341 ; 16.238 ; Rise       ; clk_in          ;
;  alu_out[24]  ; clk_in     ; 16.291 ; 16.321 ; Rise       ; clk_in          ;
;  alu_out[25]  ; clk_in     ; 16.247 ; 16.146 ; Rise       ; clk_in          ;
;  alu_out[26]  ; clk_in     ; 16.848 ; 16.824 ; Rise       ; clk_in          ;
;  alu_out[27]  ; clk_in     ; 16.729 ; 16.684 ; Rise       ; clk_in          ;
;  alu_out[28]  ; clk_in     ; 16.288 ; 16.212 ; Rise       ; clk_in          ;
;  alu_out[29]  ; clk_in     ; 15.921 ; 15.869 ; Rise       ; clk_in          ;
;  alu_out[30]  ; clk_in     ; 16.253 ; 16.243 ; Rise       ; clk_in          ;
;  alu_out[31]  ; clk_in     ; 16.778 ; 16.765 ; Rise       ; clk_in          ;
; port_out[*]   ; clk_in     ; 8.425  ; 8.411  ; Rise       ; clk_in          ;
;  port_out[0]  ; clk_in     ; 7.268  ; 7.244  ; Rise       ; clk_in          ;
;  port_out[1]  ; clk_in     ; 7.392  ; 7.435  ; Rise       ; clk_in          ;
;  port_out[2]  ; clk_in     ; 7.121  ; 7.113  ; Rise       ; clk_in          ;
;  port_out[3]  ; clk_in     ; 7.485  ; 7.498  ; Rise       ; clk_in          ;
;  port_out[4]  ; clk_in     ; 7.665  ; 7.587  ; Rise       ; clk_in          ;
;  port_out[5]  ; clk_in     ; 7.051  ; 7.046  ; Rise       ; clk_in          ;
;  port_out[6]  ; clk_in     ; 6.383  ; 6.355  ; Rise       ; clk_in          ;
;  port_out[7]  ; clk_in     ; 7.159  ; 7.182  ; Rise       ; clk_in          ;
;  port_out[8]  ; clk_in     ; 7.270  ; 7.205  ; Rise       ; clk_in          ;
;  port_out[9]  ; clk_in     ; 7.550  ; 7.490  ; Rise       ; clk_in          ;
;  port_out[10] ; clk_in     ; 6.859  ; 6.885  ; Rise       ; clk_in          ;
;  port_out[11] ; clk_in     ; 7.239  ; 7.194  ; Rise       ; clk_in          ;
;  port_out[12] ; clk_in     ; 7.608  ; 7.536  ; Rise       ; clk_in          ;
;  port_out[13] ; clk_in     ; 7.017  ; 6.963  ; Rise       ; clk_in          ;
;  port_out[14] ; clk_in     ; 8.425  ; 8.411  ; Rise       ; clk_in          ;
;  port_out[15] ; clk_in     ; 7.050  ; 7.049  ; Rise       ; clk_in          ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; alu_out[*]    ; clk_in     ; 7.107 ; 7.118 ; Rise       ; clk_in          ;
;  alu_out[0]   ; clk_in     ; 8.645 ; 8.606 ; Rise       ; clk_in          ;
;  alu_out[1]   ; clk_in     ; 7.107 ; 7.118 ; Rise       ; clk_in          ;
;  alu_out[2]   ; clk_in     ; 8.060 ; 8.029 ; Rise       ; clk_in          ;
;  alu_out[3]   ; clk_in     ; 8.210 ; 8.177 ; Rise       ; clk_in          ;
;  alu_out[4]   ; clk_in     ; 8.092 ; 8.092 ; Rise       ; clk_in          ;
;  alu_out[5]   ; clk_in     ; 8.905 ; 8.973 ; Rise       ; clk_in          ;
;  alu_out[6]   ; clk_in     ; 8.392 ; 8.353 ; Rise       ; clk_in          ;
;  alu_out[7]   ; clk_in     ; 8.854 ; 8.847 ; Rise       ; clk_in          ;
;  alu_out[8]   ; clk_in     ; 8.304 ; 8.273 ; Rise       ; clk_in          ;
;  alu_out[9]   ; clk_in     ; 7.651 ; 7.662 ; Rise       ; clk_in          ;
;  alu_out[10]  ; clk_in     ; 9.561 ; 9.516 ; Rise       ; clk_in          ;
;  alu_out[11]  ; clk_in     ; 9.039 ; 9.043 ; Rise       ; clk_in          ;
;  alu_out[12]  ; clk_in     ; 8.688 ; 8.619 ; Rise       ; clk_in          ;
;  alu_out[13]  ; clk_in     ; 8.241 ; 8.238 ; Rise       ; clk_in          ;
;  alu_out[14]  ; clk_in     ; 8.911 ; 8.871 ; Rise       ; clk_in          ;
;  alu_out[15]  ; clk_in     ; 8.768 ; 8.622 ; Rise       ; clk_in          ;
;  alu_out[16]  ; clk_in     ; 7.897 ; 7.936 ; Rise       ; clk_in          ;
;  alu_out[17]  ; clk_in     ; 7.577 ; 7.541 ; Rise       ; clk_in          ;
;  alu_out[18]  ; clk_in     ; 8.238 ; 8.191 ; Rise       ; clk_in          ;
;  alu_out[19]  ; clk_in     ; 8.195 ; 8.109 ; Rise       ; clk_in          ;
;  alu_out[20]  ; clk_in     ; 9.786 ; 9.823 ; Rise       ; clk_in          ;
;  alu_out[21]  ; clk_in     ; 8.406 ; 8.283 ; Rise       ; clk_in          ;
;  alu_out[22]  ; clk_in     ; 9.722 ; 9.609 ; Rise       ; clk_in          ;
;  alu_out[23]  ; clk_in     ; 8.491 ; 8.342 ; Rise       ; clk_in          ;
;  alu_out[24]  ; clk_in     ; 9.551 ; 9.525 ; Rise       ; clk_in          ;
;  alu_out[25]  ; clk_in     ; 8.338 ; 8.199 ; Rise       ; clk_in          ;
;  alu_out[26]  ; clk_in     ; 9.728 ; 9.621 ; Rise       ; clk_in          ;
;  alu_out[27]  ; clk_in     ; 8.653 ; 8.564 ; Rise       ; clk_in          ;
;  alu_out[28]  ; clk_in     ; 9.032 ; 8.891 ; Rise       ; clk_in          ;
;  alu_out[29]  ; clk_in     ; 7.667 ; 7.620 ; Rise       ; clk_in          ;
;  alu_out[30]  ; clk_in     ; 9.003 ; 8.856 ; Rise       ; clk_in          ;
;  alu_out[31]  ; clk_in     ; 9.718 ; 9.661 ; Rise       ; clk_in          ;
; port_out[*]   ; clk_in     ; 6.172 ; 6.141 ; Rise       ; clk_in          ;
;  port_out[0]  ; clk_in     ; 7.026 ; 6.999 ; Rise       ; clk_in          ;
;  port_out[1]  ; clk_in     ; 7.145 ; 7.182 ; Rise       ; clk_in          ;
;  port_out[2]  ; clk_in     ; 6.885 ; 6.874 ; Rise       ; clk_in          ;
;  port_out[3]  ; clk_in     ; 7.234 ; 7.243 ; Rise       ; clk_in          ;
;  port_out[4]  ; clk_in     ; 7.405 ; 7.327 ; Rise       ; clk_in          ;
;  port_out[5]  ; clk_in     ; 6.817 ; 6.809 ; Rise       ; clk_in          ;
;  port_out[6]  ; clk_in     ; 6.172 ; 6.141 ; Rise       ; clk_in          ;
;  port_out[7]  ; clk_in     ; 6.920 ; 6.938 ; Rise       ; clk_in          ;
;  port_out[8]  ; clk_in     ; 7.027 ; 6.960 ; Rise       ; clk_in          ;
;  port_out[9]  ; clk_in     ; 7.297 ; 7.235 ; Rise       ; clk_in          ;
;  port_out[10] ; clk_in     ; 6.633 ; 6.654 ; Rise       ; clk_in          ;
;  port_out[11] ; clk_in     ; 6.998 ; 6.951 ; Rise       ; clk_in          ;
;  port_out[12] ; clk_in     ; 7.352 ; 7.279 ; Rise       ; clk_in          ;
;  port_out[13] ; clk_in     ; 6.785 ; 6.729 ; Rise       ; clk_in          ;
;  port_out[14] ; clk_in     ; 8.136 ; 8.119 ; Rise       ; clk_in          ;
;  port_out[15] ; clk_in     ; 6.816 ; 6.810 ; Rise       ; clk_in          ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 107.57 MHz ; 107.57 MHz      ; clk_in     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_in        ; -8.296 ; -395.843      ;
; Control:G1|rd ; -3.077 ; -43.584       ;
; Control:G1|wr ; -0.037 ; -0.047        ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_in        ; -0.488 ; -0.526        ;
; Control:G1|wr ; -0.261 ; -0.779        ;
; Control:G1|rd ; -0.219 ; -1.499        ;
+---------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; clk_in        ; -3.000 ; -158.174                ;
; Control:G1|rd ; -2.174 ; -18.174                 ;
; Control:G1|wr ; -2.174 ; -6.522                  ;
+---------------+--------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                   ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -8.296 ; Control:G1|p_br[3]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 9.222      ;
; -8.253 ; Control:G1|p_br[2]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 9.178      ;
; -8.166 ; Control:G1|p_br[3]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.242      ; 9.403      ;
; -8.156 ; Control:G1|p_br[1]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 9.081      ;
; -8.141 ; Control:G1|p_br[7]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 9.377      ;
; -8.123 ; Control:G1|p_br[2]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 9.359      ;
; -8.103 ; Control:G1|p_br[4]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 9.029      ;
; -8.082 ; Control:G1|p_br[7]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 9.007      ;
; -8.024 ; Control:G1|p_br[3]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.242      ; 9.261      ;
; -8.002 ; Control:G1|p_br[1]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 9.238      ;
; -8.000 ; Control:G1|p_br[5]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.925      ;
; -7.994 ; Control:G1|p_br[5]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 9.230      ;
; -7.981 ; Control:G1|p_br[2]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 9.217      ;
; -7.971 ; Control:G1|p_br[3]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 8.897      ;
; -7.963 ; Control:G1|p_br[6]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 9.199      ;
; -7.952 ; Control:G1|p_ar[14] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.410     ; 8.537      ;
; -7.950 ; Control:G1|p_ar[12] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.397     ; 8.548      ;
; -7.931 ; Control:G1|p_br[4]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.242      ; 9.168      ;
; -7.928 ; Control:G1|p_br[2]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.853      ;
; -7.913 ; Control:G1|p_br[3]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.250      ; 9.158      ;
; -7.911 ; Control:G1|p_br[9]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.836      ;
; -7.904 ; Control:G1|p_br[6]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.829      ;
; -7.904 ; Control:G1|p_br[8]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.829      ;
; -7.886 ; Control:G1|p_br[10] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.811      ;
; -7.870 ; Control:G1|p_br[2]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.249      ; 9.114      ;
; -7.843 ; Control:G1|p_br[12] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.395     ; 8.443      ;
; -7.836 ; Control:G1|p_br[3]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 9.082      ;
; -7.832 ; Control:G1|p_br[3]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.252      ; 9.079      ;
; -7.806 ; Control:G1|p_br[3]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.252      ; 9.053      ;
; -7.802 ; Control:G1|p_br[0]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.397     ; 8.400      ;
; -7.799 ; Control:G1|p_br[0]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.086     ; 8.708      ;
; -7.796 ; Control:G1|p_br[3]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.263      ; 9.054      ;
; -7.793 ; Control:G1|p_br[2]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.250      ; 9.038      ;
; -7.789 ; Control:G1|p_br[4]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.242      ; 9.026      ;
; -7.789 ; Control:G1|p_br[2]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 9.035      ;
; -7.786 ; Control:G1|p_br[7]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 9.022      ;
; -7.763 ; Control:G1|p_br[2]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 9.009      ;
; -7.761 ; Control:G1|p_ar[8]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.397     ; 8.359      ;
; -7.760 ; Control:G1|p_br[9]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 8.996      ;
; -7.753 ; Control:G1|p_br[2]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.262      ; 9.010      ;
; -7.753 ; Control:G1|p_br[8]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 8.989      ;
; -7.751 ; Control:G1|p_br[1]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 8.987      ;
; -7.741 ; Control:G1|p_br[3]  ; Control:G1|ar[1]  ; clk_in       ; clk_in      ; 1.000        ; 0.224      ; 8.960      ;
; -7.736 ; Control:G1|p_br[4]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.069     ; 8.662      ;
; -7.735 ; Control:G1|p_br[10] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 8.971      ;
; -7.721 ; Control:G1|p_ar[8]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.086     ; 8.630      ;
; -7.720 ; Control:G1|p_br[3]  ; Control:G1|ar[12] ; clk_in       ; clk_in      ; 1.000        ; 0.246      ; 8.961      ;
; -7.700 ; Control:G1|p_br[7]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.625      ;
; -7.698 ; Control:G1|p_br[2]  ; Control:G1|ar[1]  ; clk_in       ; clk_in      ; 1.000        ; 0.223      ; 8.916      ;
; -7.696 ; Control:G1|p_br[3]  ; Control:G1|ar[5]  ; clk_in       ; clk_in      ; 1.000        ; 0.269      ; 8.960      ;
; -7.696 ; Control:G1|p_br[1]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.250      ; 8.941      ;
; -7.687 ; Control:G1|p_br[1]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.612      ;
; -7.678 ; Control:G1|p_br[4]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.250      ; 8.923      ;
; -7.678 ; Control:G1|p_ar[12] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.086     ; 8.587      ;
; -7.677 ; Control:G1|p_br[2]  ; Control:G1|ar[12] ; clk_in       ; clk_in      ; 1.000        ; 0.245      ; 8.917      ;
; -7.675 ; Control:G1|p_br[7]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.249      ; 8.919      ;
; -7.656 ; Control:G1|p_ar[14] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.099     ; 8.552      ;
; -7.654 ; Control:G1|p_ar[12] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.086     ; 8.563      ;
; -7.653 ; Control:G1|p_br[2]  ; Control:G1|ar[5]  ; clk_in       ; clk_in      ; 1.000        ; 0.268      ; 8.916      ;
; -7.643 ; Control:G1|p_br[4]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 8.889      ;
; -7.640 ; Control:G1|p_br[1]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.249      ; 8.884      ;
; -7.639 ; Control:G1|p_br[9]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 8.875      ;
; -7.636 ; Control:G1|p_br[1]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 8.882      ;
; -7.635 ; Control:G1|p_ar[9]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.397     ; 8.233      ;
; -7.635 ; Control:G1|p_ar[15] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.419     ; 8.211      ;
; -7.632 ; Control:G1|p_ar[5]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.410     ; 8.217      ;
; -7.632 ; Control:G1|p_br[8]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 8.868      ;
; -7.630 ; Control:G1|p_br[11] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.395     ; 8.230      ;
; -7.614 ; Control:G1|p_br[3]  ; Control:G1|ar[6]  ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 8.860      ;
; -7.614 ; Control:G1|p_br[10] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 8.850      ;
; -7.609 ; Control:G1|p_br[5]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 8.855      ;
; -7.608 ; Control:G1|p_br[6]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 8.844      ;
; -7.601 ; Control:G1|p_ar[10] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.397     ; 8.199      ;
; -7.598 ; Control:G1|p_br[7]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.250      ; 8.843      ;
; -7.597 ; Control:G1|p_br[4]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.252      ; 8.844      ;
; -7.594 ; Control:G1|p_br[7]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 8.840      ;
; -7.588 ; Control:G1|p_br[5]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.241      ; 8.824      ;
; -7.585 ; Control:G1|p_br[11] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 8.496      ;
; -7.576 ; Control:G1|p_ar[13] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.060     ; 8.511      ;
; -7.571 ; Control:G1|p_br[12] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 8.482      ;
; -7.571 ; Control:G1|p_br[4]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.252      ; 8.818      ;
; -7.571 ; Control:G1|p_br[2]  ; Control:G1|ar[6]  ; clk_in       ; clk_in      ; 1.000        ; 0.250      ; 8.816      ;
; -7.568 ; Control:G1|p_br[7]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 8.814      ;
; -7.567 ; Control:G1|p_ar[12] ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 8.484      ;
; -7.564 ; Control:G1|p_br[12] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 8.475      ;
; -7.561 ; Control:G1|p_br[4]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.263      ; 8.819      ;
; -7.558 ; Control:G1|p_br[7]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.262      ; 8.815      ;
; -7.544 ; Control:G1|p_ar[14] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.099     ; 8.440      ;
; -7.535 ; Control:G1|p_br[5]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.460      ;
; -7.532 ; Control:G1|p_br[13] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 8.443      ;
; -7.532 ; Control:G1|p_ar[12] ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.397     ; 8.130      ;
; -7.530 ; Control:G1|p_br[0]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.086     ; 8.439      ;
; -7.528 ; Control:G1|p_br[9]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.249      ; 8.772      ;
; -7.522 ; Control:G1|p_br[1]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 8.768      ;
; -7.521 ; Control:G1|p_br[8]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.249      ; 8.765      ;
; -7.518 ; Control:G1|p_br[12] ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.395     ; 8.118      ;
; -7.512 ; Control:G1|p_br[1]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.262      ; 8.769      ;
; -7.512 ; Control:G1|p_br[9]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.437      ;
; -7.510 ; Control:G1|p_br[8]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 8.435      ;
; -7.509 ; Control:G1|p_br[3]  ; Control:G1|ar[4]  ; clk_in       ; clk_in      ; 1.000        ; 0.251      ; 8.755      ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Control:G1|rd'                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -3.077 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.052      ; 4.114      ;
; -2.975 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.051      ; 4.011      ;
; -2.895 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.048      ; 3.928      ;
; -2.835 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.050      ; 3.870      ;
; -2.759 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.047      ; 3.791      ;
; -2.744 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.047      ; 3.776      ;
; -2.702 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.047      ; 3.734      ;
; -2.698 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.053      ; 3.736      ;
; -2.675 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.047      ; 3.707      ;
; -2.673 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.046      ; 3.704      ;
; -2.656 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.046      ; 3.687      ;
; -2.654 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.047      ; 3.686      ;
; -2.614 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.047      ; 3.646      ;
; -2.601 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.047      ; 3.633      ;
; -2.441 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.046      ; 3.472      ;
; -2.411 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.046      ; 3.442      ;
; -1.917 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.275      ; 3.177      ;
; -1.900 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.269      ; 3.154      ;
; -1.900 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.269      ; 3.154      ;
; -1.891 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.268      ; 3.144      ;
; -1.891 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.268      ; 3.144      ;
; -1.891 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.268      ; 3.144      ;
; -1.880 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.273      ; 3.138      ;
; -1.879 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.269      ; 3.133      ;
; -1.879 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.269      ; 3.133      ;
; -1.879 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.269      ; 3.133      ;
; -1.865 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.270      ; 3.120      ;
; -1.853 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.269      ; 3.107      ;
; -1.845 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.269      ; 3.099      ;
; -1.800 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.268      ; 3.053      ;
; -1.794 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.274      ; 3.053      ;
; -1.685 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.272      ; 2.942      ;
; -0.174 ; Control:G1|addr[3]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.577      ; 1.761      ;
; -0.154 ; Control:G1|rom_cs                                                                                 ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.258      ; 1.422      ;
; -0.036 ; Control:G1|addr[6]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.577      ; 1.623      ;
; 0.146  ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.573      ; 3.102      ;
; 0.163  ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.567      ; 3.079      ;
; 0.163  ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.567      ; 3.079      ;
; 0.166  ; Control:G1|addr[5]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.577      ; 1.421      ;
; 0.172  ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.566      ; 3.069      ;
; 0.172  ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.566      ; 3.069      ;
; 0.172  ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.566      ; 3.069      ;
; 0.183  ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.571      ; 3.063      ;
; 0.184  ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.567      ; 3.058      ;
; 0.184  ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.567      ; 3.058      ;
; 0.184  ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.567      ; 3.058      ;
; 0.198  ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.568      ; 3.045      ;
; 0.210  ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.567      ; 3.032      ;
; 0.214  ; Control:G1|addr[4]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.578      ; 1.374      ;
; 0.218  ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.567      ; 3.024      ;
; 0.221  ; Control:G1|addr[1]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.577      ; 1.366      ;
; 0.232  ; Control:G1|addr[7]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.577      ; 1.355      ;
; 0.258  ; Control:G1|addr[0]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.577      ; 1.329      ;
; 0.263  ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.566      ; 2.978      ;
; 0.269  ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.572      ; 2.978      ;
; 0.286  ; Control:G1|addr[2]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.577      ; 1.301      ;
; 0.378  ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 2.570      ; 2.867      ;
; 0.695  ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.573      ; 3.053      ;
; 0.705  ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.567      ; 3.037      ;
; 0.705  ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.567      ; 3.037      ;
; 0.727  ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.566      ; 3.014      ;
; 0.727  ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.566      ; 3.014      ;
; 0.727  ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.566      ; 3.014      ;
; 0.732  ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.571      ; 3.014      ;
; 0.754  ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.568      ; 2.989      ;
; 0.767  ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.567      ; 2.975      ;
; 0.775  ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.567      ; 2.967      ;
; 0.792  ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.567      ; 2.950      ;
; 0.792  ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.567      ; 2.950      ;
; 0.792  ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.567      ; 2.950      ;
; 0.818  ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.566      ; 2.923      ;
; 0.843  ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.572      ; 2.904      ;
; 0.896  ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 2.570      ; 2.849      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Control:G1|wr'                                                                                                                                                                      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.037 ; Control:G1|addr[2]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.709      ; 1.756      ;
; -0.033 ; Control:G1|addr[0]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.709      ; 1.752      ;
; -0.013 ; Control:G1|addr[3]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.709      ; 1.732      ;
; -0.006 ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; clk_in        ; Control:G1|wr ; 1.000        ; 0.703      ; 1.719      ;
; -0.004 ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.707      ; 1.721      ;
; -0.004 ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.703      ; 1.717      ;
; 0.021  ; Control:G1|ram_data_in[5]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.737      ; 1.726      ;
; 0.060  ; Control:G1|addr[4]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.710      ; 1.660      ;
; 0.067  ; Control:G1|addr[6]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.709      ; 1.652      ;
; 0.087  ; Control:G1|addr[7]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.709      ; 1.632      ;
; 0.091  ; Control:G1|ram_data_in[12] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.648      ;
; 0.108  ; Control:G1|addr[5]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.709      ; 1.611      ;
; 0.116  ; Control:G1|addr[1]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.709      ; 1.603      ;
; 0.130  ; Control:G1|ram_data_in[15] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.609      ;
; 0.131  ; Control:G1|ram_data_in[10] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.608      ;
; 0.132  ; Control:G1|ram_data_in[14] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.607      ;
; 0.138  ; Control:G1|ram_data_in[8]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.601      ;
; 0.141  ; Control:G1|ram_data_in[0]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.598      ;
; 0.143  ; Control:G1|ram_data_in[4]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.596      ;
; 0.147  ; Control:G1|ram_data_in[7]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.730      ; 1.593      ;
; 0.150  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; 0.500        ; 3.001      ; 3.551      ;
; 0.152  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; 0.500        ; 3.005      ; 3.553      ;
; 0.152  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; 0.500        ; 3.001      ; 3.549      ;
; 0.156  ; Control:G1|ram_data_in[6]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.583      ;
; 0.157  ; Control:G1|ram_data_in[3]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.582      ;
; 0.158  ; Control:G1|ram_data_in[1]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.581      ;
; 0.161  ; Control:G1|ram_data_in[13] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.578      ;
; 0.182  ; Control:G1|ram_data_in[2]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.557      ;
; 0.183  ; Control:G1|ram_data_in[11] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.556      ;
; 0.214  ; Control:G1|ram_data_in[9]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.729      ; 1.525      ;
; 0.688  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; 1.000        ; 3.001      ; 3.513      ;
; 0.688  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; 1.000        ; 3.001      ; 3.513      ;
; 0.689  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; 1.000        ; 3.005      ; 3.516      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                            ;
+--------+------------------------+-----------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+---------------+-------------+--------------+------------+------------+
; -0.488 ; Control:G1|rd          ; Control:G1|rd         ; Control:G1|rd ; clk_in      ; 0.000        ; 2.611      ; 2.477      ;
; -0.038 ; Control:G1|wr          ; Control:G1|wr         ; Control:G1|wr ; clk_in      ; 0.000        ; 2.267      ; 2.583      ;
; 0.038  ; Control:G1|rd          ; Control:G1|rd         ; Control:G1|rd ; clk_in      ; -0.500       ; 2.611      ; 2.503      ;
; 0.344  ; Control:G1|pc[7]       ; Control:G1|pc[7]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.545      ;
; 0.420  ; clk_in                 ; Control:G1|state.s2   ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.175      ;
; 0.440  ; clk_in                 ; Control:G1|br[10]     ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.178      ;
; 0.442  ; Control:G1|wr          ; Control:G1|wr         ; Control:G1|wr ; clk_in      ; -0.500       ; 2.267      ; 2.563      ;
; 0.443  ; clk_in                 ; Control:G1|state.s16  ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.198      ;
; 0.444  ; clk_in                 ; Control:G1|state.s1   ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.199      ;
; 0.464  ; clk_in                 ; Control:G1|p_ar[14]   ; clk_in        ; clk_in      ; 0.000        ; 2.624      ; 3.232      ;
; 0.464  ; clk_in                 ; Control:G1|p_ar[6]    ; clk_in        ; clk_in      ; 0.000        ; 2.624      ; 3.232      ;
; 0.464  ; clk_in                 ; Control:G1|p_ar[5]    ; clk_in        ; clk_in      ; 0.000        ; 2.624      ; 3.232      ;
; 0.517  ; Control:G1|pc[3]       ; Control:G1|pc[3]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.718      ;
; 0.517  ; Control:G1|pc[1]       ; Control:G1|pc[1]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.718      ;
; 0.518  ; Control:G1|pc[5]       ; Control:G1|pc[5]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.719      ;
; 0.519  ; Control:G1|pc[4]       ; Control:G1|pc[4]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.720      ;
; 0.520  ; Control:G1|pc[6]       ; Control:G1|pc[6]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.721      ;
; 0.520  ; Control:G1|pc[2]       ; Control:G1|pc[2]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.721      ;
; 0.535  ; Control:G1|pc[0]       ; Control:G1|pc[0]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.736      ;
; 0.545  ; ram_design:G3|data[5]  ; Control:G1|ar[5]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.053      ; 0.772      ;
; 0.548  ; ram_design:G3|data[0]  ; Control:G1|ar[0]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.052      ; 0.774      ;
; 0.548  ; ram_design:G3|data[7]  ; Control:G1|ar[7]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.051      ; 0.773      ;
; 0.560  ; ram_design:G3|data[4]  ; Control:G1|ar[4]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.037      ; 0.771      ;
; 0.560  ; ram_design:G3|data[15] ; Control:G1|ar[15]     ; Control:G1|rd ; clk_in      ; 0.000        ; 0.037      ; 0.771      ;
; 0.563  ; ram_design:G3|data[2]  ; Control:G1|ar[2]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.037      ; 0.774      ;
; 0.564  ; clk_in                 ; Control:G1|p_br[11]   ; clk_in        ; clk_in      ; 0.000        ; 2.609      ; 3.317      ;
; 0.564  ; clk_in                 ; Control:G1|p_br[13]   ; clk_in        ; clk_in      ; 0.000        ; 2.609      ; 3.317      ;
; 0.564  ; clk_in                 ; Control:G1|p_br[12]   ; clk_in        ; clk_in      ; 0.000        ; 2.609      ; 3.317      ;
; 0.564  ; clk_in                 ; Control:G1|p_br[14]   ; clk_in        ; clk_in      ; 0.000        ; 2.609      ; 3.317      ;
; 0.564  ; ram_design:G3|data[11] ; Control:G1|ar[11]     ; Control:G1|rd ; clk_in      ; 0.000        ; 0.038      ; 0.776      ;
; 0.569  ; ram_design:G3|data[14] ; Control:G1|ar[14]     ; Control:G1|rd ; clk_in      ; 0.000        ; 0.028      ; 0.771      ;
; 0.569  ; ram_design:G3|data[12] ; Control:G1|ar[12]     ; Control:G1|rd ; clk_in      ; 0.000        ; 0.028      ; 0.771      ;
; 0.572  ; Control:G1|ar[3]       ; Control:G1|portout[3] ; clk_in        ; clk_in      ; 0.000        ; 0.389      ; 1.105      ;
; 0.572  ; ram_design:G3|data[10] ; Control:G1|ar[10]     ; Control:G1|rd ; clk_in      ; 0.000        ; 0.028      ; 0.774      ;
; 0.576  ; clk_in                 ; Control:G1|state.s17  ; clk_in        ; clk_in      ; 0.000        ; 2.626      ; 3.346      ;
; 0.578  ; Control:G1|state.s0    ; Control:G1|rd         ; clk_in        ; clk_in      ; 0.000        ; 0.070      ; 0.792      ;
; 0.591  ; clk_in                 ; Control:G1|br[15]     ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.329      ;
; 0.599  ; clk_in                 ; Control:G1|p_br[0]    ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.354      ;
; 0.599  ; clk_in                 ; Control:G1|p_ar[8]    ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.354      ;
; 0.599  ; clk_in                 ; Control:G1|p_ar[9]    ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.354      ;
; 0.599  ; clk_in                 ; Control:G1|p_ar[12]   ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.354      ;
; 0.599  ; clk_in                 ; Control:G1|p_ar[10]   ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.354      ;
; 0.599  ; clk_in                 ; Control:G1|p_ar[11]   ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.354      ;
; 0.604  ; clk_in                 ; Control:G1|p_ar[1]    ; clk_in        ; clk_in      ; 0.000        ; 2.610      ; 3.358      ;
; 0.608  ; clk_in                 ; Control:G1|br[6]      ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.346      ;
; 0.610  ; clk_in                 ; Control:G1|br[4]      ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.348      ;
; 0.612  ; clk_in                 ; Control:G1|br[11]     ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.350      ;
; 0.626  ; clk_in                 ; Control:G1|br[1]      ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.364      ;
; 0.630  ; clk_in                 ; Control:G1|state.s0   ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.385      ;
; 0.636  ; clk_in                 ; Control:G1|br[2]      ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.374      ;
; 0.640  ; clk_in                 ; Control:G1|br[14]     ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.378      ;
; 0.641  ; Control:G1|ar[1]       ; Control:G1|portout[1] ; clk_in        ; clk_in      ; 0.000        ; -0.230     ; 0.555      ;
; 0.642  ; clk_in                 ; Control:G1|br[5]      ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.380      ;
; 0.644  ; clk_in                 ; Control:G1|br[0]      ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.382      ;
; 0.645  ; clk_in                 ; Control:G1|p_br[15]   ; clk_in        ; clk_in      ; 0.000        ; 2.274      ; 3.063      ;
; 0.645  ; clk_in                 ; Control:G1|p_ar[2]    ; clk_in        ; clk_in      ; 0.000        ; 2.274      ; 3.063      ;
; 0.645  ; clk_in                 ; Control:G1|p_ar[3]    ; clk_in        ; clk_in      ; 0.000        ; 2.274      ; 3.063      ;
; 0.645  ; clk_in                 ; Control:G1|br[7]      ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.383      ;
; 0.659  ; ram_design:G3|data[6]  ; Control:G1|ar[6]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.038      ; 0.871      ;
; 0.660  ; clk_in                 ; Control:G1|state.s18  ; clk_in        ; clk_in      ; 0.000        ; 2.607      ; 3.411      ;
; 0.661  ; clk_in                 ; Control:G1|state.s7   ; clk_in        ; clk_in      ; 0.000        ; 2.607      ; 3.412      ;
; 0.666  ; clk_in                 ; Control:G1|state.s9   ; clk_in        ; clk_in      ; 0.000        ; 2.607      ; 3.417      ;
; 0.666  ; Control:G1|br[12]      ; Control:G1|p_br[12]   ; clk_in        ; clk_in      ; 0.000        ; 0.387      ; 1.197      ;
; 0.671  ; clk_in                 ; Control:G1|br[8]      ; clk_in        ; clk_in      ; 0.000        ; 2.279      ; 3.094      ;
; 0.674  ; clk_in                 ; Control:G1|br[9]      ; clk_in        ; clk_in      ; 0.000        ; 2.279      ; 3.097      ;
; 0.678  ; clk_in                 ; Control:G1|p_ar[15]   ; clk_in        ; clk_in      ; 0.000        ; 2.633      ; 3.455      ;
; 0.682  ; Control:G1|state.s10   ; Control:G1|rd         ; clk_in        ; clk_in      ; 0.000        ; 0.392      ; 1.218      ;
; 0.684  ; clk_in                 ; Control:G1|ar[4]      ; clk_in        ; clk_in      ; 0.000        ; 2.604      ; 3.432      ;
; 0.686  ; clk_in                 ; Control:G1|ar[2]      ; clk_in        ; clk_in      ; 0.000        ; 2.604      ; 3.434      ;
; 0.686  ; clk_in                 ; Control:G1|ar[6]      ; clk_in        ; clk_in      ; 0.000        ; 2.604      ; 3.434      ;
; 0.688  ; ram_design:G3|data[8]  ; Control:G1|ar[8]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.037      ; 0.899      ;
; 0.692  ; clk_in                 ; Control:G1|ar[10]     ; clk_in        ; clk_in      ; 0.000        ; 2.595      ; 3.431      ;
; 0.693  ; clk_in                 ; Control:G1|ar[14]     ; clk_in        ; clk_in      ; 0.000        ; 2.595      ; 3.432      ;
; 0.695  ; Control:G1|rom_reg2[2] ; Control:G1|state.s24  ; clk_in        ; clk_in      ; 0.000        ; 0.045      ; 0.884      ;
; 0.711  ; ram_design:G3|data[1]  ; Control:G1|ar[1]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.002      ; 0.887      ;
; 0.713  ; Control:G1|state.s9    ; Control:G1|state.s24  ; clk_in        ; clk_in      ; 0.000        ; 0.070      ; 0.927      ;
; 0.717  ; clk_in                 ; Control:G1|br[3]      ; clk_in        ; clk_in      ; 0.000        ; 2.594      ; 3.455      ;
; 0.721  ; Control:G1|state.s2    ; Control:G1|rom_cs     ; clk_in        ; clk_in      ; 0.000        ; 0.070      ; 0.935      ;
; 0.723  ; clk_in                 ; Control:G1|state.s4   ; clk_in        ; clk_in      ; 0.000        ; 2.277      ; 3.144      ;
; 0.723  ; clk_in                 ; Control:G1|state.s15  ; clk_in        ; clk_in      ; 0.000        ; 2.275      ; 3.142      ;
; 0.727  ; clk_in                 ; Control:G1|state.s12  ; clk_in        ; clk_in      ; 0.000        ; 2.277      ; 3.148      ;
; 0.732  ; clk_in                 ; Control:G1|p_ar[0]    ; clk_in        ; clk_in      ; 0.000        ; 2.272      ; 3.148      ;
; 0.733  ; clk_in                 ; Control:G1|state.s8   ; clk_in        ; clk_in      ; 0.000        ; 2.274      ; 3.151      ;
; 0.742  ; clk_in                 ; Control:G1|ar[12]     ; clk_in        ; clk_in      ; 0.000        ; 2.599      ; 3.485      ;
; 0.744  ; clk_in                 ; Control:G1|br[12]     ; clk_in        ; clk_in      ; 0.000        ; 2.279      ; 3.167      ;
; 0.749  ; clk_in                 ; Control:G1|state.s19  ; clk_in        ; clk_in      ; 0.000        ; 2.277      ; 3.170      ;
; 0.753  ; clk_in                 ; Control:G1|state.s25  ; clk_in        ; clk_in      ; 0.000        ; 2.626      ; 3.523      ;
; 0.756  ; clk_in                 ; Control:G1|state.s11  ; clk_in        ; clk_in      ; 0.000        ; 2.277      ; 3.177      ;
; 0.761  ; Control:G1|pc[3]       ; Control:G1|pc[4]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.962      ;
; 0.761  ; Control:G1|pc[1]       ; Control:G1|pc[2]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.962      ;
; 0.763  ; Control:G1|pc[5]       ; Control:G1|pc[6]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.964      ;
; 0.764  ; clk_in                 ; Control:G1|rom_cs     ; clk_in        ; clk_in      ; 0.000        ; 2.611      ; 3.519      ;
; 0.764  ; clk_in                 ; Control:G1|ar[9]      ; clk_in        ; clk_in      ; 0.000        ; 2.605      ; 3.513      ;
; 0.764  ; clk_in                 ; Control:G1|ar[11]     ; clk_in        ; clk_in      ; 0.000        ; 2.605      ; 3.513      ;
; 0.766  ; clk_in                 ; Control:G1|ar[15]     ; clk_in        ; clk_in      ; 0.000        ; 2.604      ; 3.514      ;
; 0.768  ; Control:G1|pc[0]       ; Control:G1|pc[1]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.969      ;
; 0.768  ; Control:G1|pc[4]       ; Control:G1|pc[5]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.969      ;
; 0.769  ; Control:G1|pc[6]       ; Control:G1|pc[7]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.970      ;
; 0.769  ; Control:G1|pc[2]       ; Control:G1|pc[3]      ; clk_in        ; clk_in      ; 0.000        ; 0.057      ; 0.970      ;
; 0.771  ; clk_in                 ; Control:G1|portout[9] ; clk_in        ; clk_in      ; 0.000        ; 2.605      ; 3.520      ;
+--------+------------------------+-----------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Control:G1|wr'                                                                                                                                                                       ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.261 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; 0.000        ; 3.141      ; 3.249      ;
; -0.259 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; 0.000        ; 3.137      ; 3.247      ;
; -0.259 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; 0.000        ; 3.137      ; 3.247      ;
; 0.303  ; Control:G1|ram_data_in[9]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.454      ;
; 0.313  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; -0.500       ; 3.137      ; 3.319      ;
; 0.313  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; -0.500       ; 3.141      ; 3.323      ;
; 0.313  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; -0.500       ; 3.137      ; 3.319      ;
; 0.322  ; Control:G1|ram_data_in[11] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.473      ;
; 0.324  ; Control:G1|ram_data_in[2]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.475      ;
; 0.339  ; Control:G1|ram_data_in[13] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.490      ;
; 0.343  ; Control:G1|ram_data_in[3]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.494      ;
; 0.348  ; Control:G1|ram_data_in[6]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.499      ;
; 0.352  ; Control:G1|ram_data_in[1]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.503      ;
; 0.354  ; Control:G1|ram_data_in[7]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.505      ;
; 0.356  ; Control:G1|ram_data_in[4]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.507      ;
; 0.359  ; Control:G1|ram_data_in[0]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.510      ;
; 0.363  ; Control:G1|ram_data_in[8]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.514      ;
; 0.363  ; Control:G1|ram_data_in[14] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.514      ;
; 0.366  ; Control:G1|ram_data_in[15] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.517      ;
; 0.370  ; Control:G1|ram_data_in[10] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.521      ;
; 0.373  ; Control:G1|addr[1]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.933      ; 1.505      ;
; 0.390  ; Control:G1|addr[5]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.933      ; 1.522      ;
; 0.395  ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.931      ; 1.525      ;
; 0.397  ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; clk_in        ; Control:G1|wr ; 0.000        ; 0.927      ; 1.523      ;
; 0.397  ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.927      ; 1.523      ;
; 0.398  ; Control:G1|ram_data_in[12] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.952      ; 1.549      ;
; 0.410  ; Control:G1|addr[7]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.933      ; 1.542      ;
; 0.417  ; Control:G1|addr[6]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.933      ; 1.549      ;
; 0.439  ; Control:G1|addr[4]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.934      ; 1.572      ;
; 0.464  ; Control:G1|addr[3]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.933      ; 1.596      ;
; 0.496  ; Control:G1|ram_data_in[5]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.959      ; 1.654      ;
; 0.536  ; Control:G1|addr[0]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.933      ; 1.668      ;
; 0.539  ; Control:G1|addr[2]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.933      ; 1.671      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Control:G1|rd'                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.219 ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.693      ; 2.818      ;
; -0.168 ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.695      ; 2.871      ;
; -0.143 ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.688      ; 2.889      ;
; -0.119 ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.690      ; 2.915      ;
; -0.119 ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.690      ; 2.915      ;
; -0.119 ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.690      ; 2.915      ;
; -0.103 ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.690      ; 2.931      ;
; -0.095 ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.690      ; 2.939      ;
; -0.082 ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.690      ; 2.952      ;
; -0.062 ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.694      ; 2.976      ;
; -0.057 ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.689      ; 2.976      ;
; -0.057 ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.689      ; 2.976      ;
; -0.057 ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.689      ; 2.976      ;
; -0.036 ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.690      ; 2.998      ;
; -0.036 ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.690      ; 2.998      ;
; -0.027 ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 2.696      ; 3.013      ;
; 0.229  ; Control:G1|addr[2]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.795      ; 1.223      ;
; 0.249  ; Control:G1|addr[0]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.795      ; 1.243      ;
; 0.280  ; Control:G1|addr[1]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.795      ; 1.274      ;
; 0.281  ; Control:G1|addr[7]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.795      ; 1.275      ;
; 0.298  ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.693      ; 2.835      ;
; 0.299  ; Control:G1|addr[4]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.796      ; 1.294      ;
; 0.336  ; Control:G1|addr[5]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.795      ; 1.330      ;
; 0.403  ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.695      ; 2.942      ;
; 0.410  ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.688      ; 2.942      ;
; 0.452  ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.690      ; 2.986      ;
; 0.459  ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.690      ; 2.993      ;
; 0.472  ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.690      ; 3.006      ;
; 0.485  ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.690      ; 3.019      ;
; 0.485  ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.694      ; 3.023      ;
; 0.485  ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.690      ; 3.019      ;
; 0.485  ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.690      ; 3.019      ;
; 0.496  ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.689      ; 3.029      ;
; 0.496  ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.689      ; 3.029      ;
; 0.496  ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.689      ; 3.029      ;
; 0.504  ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.690      ; 3.038      ;
; 0.504  ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.690      ; 3.038      ;
; 0.521  ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 2.696      ; 3.061      ;
; 0.531  ; Control:G1|addr[6]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.795      ; 1.525      ;
; 0.556  ; Control:G1|rom_cs                                                                                 ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.488      ; 1.243      ;
; 0.627  ; Control:G1|addr[3]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.795      ; 1.621      ;
; 2.259  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.483      ; 2.916      ;
; 2.310  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.485      ; 2.969      ;
; 2.335  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.478      ; 2.987      ;
; 2.359  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.480      ; 3.013      ;
; 2.359  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.480      ; 3.013      ;
; 2.359  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.480      ; 3.013      ;
; 2.375  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.480      ; 3.029      ;
; 2.383  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.480      ; 3.037      ;
; 2.396  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.480      ; 3.050      ;
; 2.416  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.484      ; 3.074      ;
; 2.421  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.479      ; 3.074      ;
; 2.421  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.479      ; 3.074      ;
; 2.421  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.479      ; 3.074      ;
; 2.442  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.480      ; 3.096      ;
; 2.442  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.480      ; 3.096      ;
; 2.451  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.486      ; 3.111      ;
; 2.853  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.253      ; 3.280      ;
; 2.880  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.252      ; 3.306      ;
; 3.021  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.254      ; 3.449      ;
; 3.031  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.254      ; 3.459      ;
; 3.088  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.254      ; 3.516      ;
; 3.089  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.253      ; 3.516      ;
; 3.099  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.253      ; 3.526      ;
; 3.099  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.254      ; 3.527      ;
; 3.126  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.260      ; 3.560      ;
; 3.133  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.254      ; 3.561      ;
; 3.180  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.254      ; 3.608      ;
; 3.200  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.254      ; 3.628      ;
; 3.274  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.257      ; 3.705      ;
; 3.316  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.254      ; 3.744      ;
; 3.417  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.258      ; 3.849      ;
; 3.500  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.259      ; 3.933      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                                                                            ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_in ; Rise       ; clk_in                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk_in ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[3]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[7]                                                                             ;
+--------+--------------+----------------+------------+--------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Control:G1|rd'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Control:G1|rd ; Rise       ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[9]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[0]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[10]                                                                            ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[11]                                                                            ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[12]                                                                            ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[13]                                                                            ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[14]                                                                            ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[15]                                                                            ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[2]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[3]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[4]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[5]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[6]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[7]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[8]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[9]                                                                             ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[1]                                                                             ;
; 0.250  ; 0.480        ; 0.230          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.286  ; 0.516        ; 0.230          ; High Pulse Width ; Control:G1|rd ; Rise       ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[1]                                                                             ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[11]                                                                            ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[3]                                                                             ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[5]                                                                             ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[6]                                                                             ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[8]                                                                             ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[9]                                                                             ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[0]                                                                             ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[10]                                                                            ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[12]                                                                            ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[13]                                                                            ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[14]                                                                            ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[15]                                                                            ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[2]                                                                             ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[4]                                                                             ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[7]                                                                             ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[0]|clk                                                                                    ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[10]|clk                                                                                   ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[11]|clk                                                                                   ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[12]|clk                                                                                   ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[13]|clk                                                                                   ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[14]|clk                                                                                   ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[15]|clk                                                                                   ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[2]|clk                                                                                    ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[3]|clk                                                                                    ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[4]|clk                                                                                    ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[5]|clk                                                                                    ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[6]|clk                                                                                    ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[7]|clk                                                                                    ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[8]|clk                                                                                    ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[9]|clk                                                                                    ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G2|rom_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[1]|clk                                                                                    ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|inclk[0]                                                                            ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|outclk                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G1|rd|q                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G1|rd|q                                                                                           ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|inclk[0]                                                                            ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|outclk                                                                              ;
; 0.516  ; 0.516        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[1]|clk                                                                                    ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G2|rom_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[11]|clk                                                                                   ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[3]|clk                                                                                    ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[5]|clk                                                                                    ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[6]|clk                                                                                    ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[8]|clk                                                                                    ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[9]|clk                                                                                    ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[0]|clk                                                                                    ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[10]|clk                                                                                   ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[12]|clk                                                                                   ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[13]|clk                                                                                   ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[14]|clk                                                                                   ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[15]|clk                                                                                   ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[2]|clk                                                                                    ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[4]|clk                                                                                    ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[7]|clk                                                                                    ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Control:G1|wr'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.224  ; 0.454        ; 0.230          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.224  ; 0.454        ; 0.230          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.226  ; 0.456        ; 0.230          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.311  ; 0.541        ; 0.230          ; High Pulse Width ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|inclk[0]                                                                            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|outclk                                                                              ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G3|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G1|wr|q                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G1|wr|q                                                                                           ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G3|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|inclk[0]                                                                            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|outclk                                                                              ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; clk_in       ; clk_in     ; 1.615  ; 1.853 ; Rise       ; clk_in          ;
; port_in[*]   ; clk_in     ; 2.351  ; 2.704 ; Rise       ; clk_in          ;
;  port_in[0]  ; clk_in     ; -0.020 ; 0.111 ; Rise       ; clk_in          ;
;  port_in[1]  ; clk_in     ; 1.550  ; 1.919 ; Rise       ; clk_in          ;
;  port_in[2]  ; clk_in     ; 2.034  ; 2.406 ; Rise       ; clk_in          ;
;  port_in[3]  ; clk_in     ; 2.351  ; 2.704 ; Rise       ; clk_in          ;
;  port_in[4]  ; clk_in     ; 1.977  ; 2.340 ; Rise       ; clk_in          ;
;  port_in[5]  ; clk_in     ; 1.801  ; 2.153 ; Rise       ; clk_in          ;
;  port_in[6]  ; clk_in     ; 2.294  ; 2.684 ; Rise       ; clk_in          ;
;  port_in[7]  ; clk_in     ; 1.931  ; 2.366 ; Rise       ; clk_in          ;
;  port_in[8]  ; clk_in     ; 2.338  ; 2.656 ; Rise       ; clk_in          ;
;  port_in[9]  ; clk_in     ; 2.267  ; 2.649 ; Rise       ; clk_in          ;
;  port_in[10] ; clk_in     ; 1.759  ; 2.126 ; Rise       ; clk_in          ;
;  port_in[11] ; clk_in     ; 1.992  ; 2.404 ; Rise       ; clk_in          ;
;  port_in[12] ; clk_in     ; 2.179  ; 2.584 ; Rise       ; clk_in          ;
;  port_in[13] ; clk_in     ; 2.273  ; 2.677 ; Rise       ; clk_in          ;
;  port_in[14] ; clk_in     ; 2.033  ; 2.401 ; Rise       ; clk_in          ;
;  port_in[15] ; clk_in     ; 1.866  ; 2.240 ; Rise       ; clk_in          ;
; rst_in       ; clk_in     ; 2.694  ; 2.919 ; Rise       ; clk_in          ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; clk_in       ; clk_in     ; -0.420 ; -0.551 ; Rise       ; clk_in          ;
; port_in[*]   ; clk_in     ; 0.343  ; 0.219  ; Rise       ; clk_in          ;
;  port_in[0]  ; clk_in     ; 0.343  ; 0.219  ; Rise       ; clk_in          ;
;  port_in[1]  ; clk_in     ; -1.163 ; -1.518 ; Rise       ; clk_in          ;
;  port_in[2]  ; clk_in     ; -1.622 ; -1.978 ; Rise       ; clk_in          ;
;  port_in[3]  ; clk_in     ; -1.955 ; -2.297 ; Rise       ; clk_in          ;
;  port_in[4]  ; clk_in     ; -1.568 ; -1.915 ; Rise       ; clk_in          ;
;  port_in[5]  ; clk_in     ; -1.400 ; -1.739 ; Rise       ; clk_in          ;
;  port_in[6]  ; clk_in     ; -1.873 ; -2.245 ; Rise       ; clk_in          ;
;  port_in[7]  ; clk_in     ; -1.510 ; -1.919 ; Rise       ; clk_in          ;
;  port_in[8]  ; clk_in     ; -1.915 ; -2.218 ; Rise       ; clk_in          ;
;  port_in[9]  ; clk_in     ; -1.849 ; -2.216 ; Rise       ; clk_in          ;
;  port_in[10] ; clk_in     ; -1.361 ; -1.708 ; Rise       ; clk_in          ;
;  port_in[11] ; clk_in     ; -1.586 ; -1.982 ; Rise       ; clk_in          ;
;  port_in[12] ; clk_in     ; -1.765 ; -2.150 ; Rise       ; clk_in          ;
;  port_in[13] ; clk_in     ; -1.883 ; -2.272 ; Rise       ; clk_in          ;
;  port_in[14] ; clk_in     ; -1.624 ; -1.973 ; Rise       ; clk_in          ;
;  port_in[15] ; clk_in     ; -1.465 ; -1.825 ; Rise       ; clk_in          ;
; rst_in       ; clk_in     ; 0.531  ; 0.421  ; Rise       ; clk_in          ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; alu_out[*]    ; clk_in     ; 15.397 ; 15.340 ; Rise       ; clk_in          ;
;  alu_out[0]   ; clk_in     ; 11.417 ; 11.241 ; Rise       ; clk_in          ;
;  alu_out[1]   ; clk_in     ; 10.386 ; 10.292 ; Rise       ; clk_in          ;
;  alu_out[2]   ; clk_in     ; 12.122 ; 12.001 ; Rise       ; clk_in          ;
;  alu_out[3]   ; clk_in     ; 13.028 ; 12.880 ; Rise       ; clk_in          ;
;  alu_out[4]   ; clk_in     ; 12.973 ; 12.856 ; Rise       ; clk_in          ;
;  alu_out[5]   ; clk_in     ; 13.792 ; 13.712 ; Rise       ; clk_in          ;
;  alu_out[6]   ; clk_in     ; 13.317 ; 13.177 ; Rise       ; clk_in          ;
;  alu_out[7]   ; clk_in     ; 14.086 ; 13.924 ; Rise       ; clk_in          ;
;  alu_out[8]   ; clk_in     ; 13.358 ; 13.199 ; Rise       ; clk_in          ;
;  alu_out[9]   ; clk_in     ; 12.935 ; 12.785 ; Rise       ; clk_in          ;
;  alu_out[10]  ; clk_in     ; 14.597 ; 14.568 ; Rise       ; clk_in          ;
;  alu_out[11]  ; clk_in     ; 14.903 ; 14.716 ; Rise       ; clk_in          ;
;  alu_out[12]  ; clk_in     ; 14.058 ; 13.885 ; Rise       ; clk_in          ;
;  alu_out[13]  ; clk_in     ; 14.620 ; 14.482 ; Rise       ; clk_in          ;
;  alu_out[14]  ; clk_in     ; 14.602 ; 14.450 ; Rise       ; clk_in          ;
;  alu_out[15]  ; clk_in     ; 13.725 ; 13.532 ; Rise       ; clk_in          ;
;  alu_out[16]  ; clk_in     ; 13.566 ; 13.403 ; Rise       ; clk_in          ;
;  alu_out[17]  ; clk_in     ; 14.108 ; 13.907 ; Rise       ; clk_in          ;
;  alu_out[18]  ; clk_in     ; 13.925 ; 13.802 ; Rise       ; clk_in          ;
;  alu_out[19]  ; clk_in     ; 14.375 ; 14.229 ; Rise       ; clk_in          ;
;  alu_out[20]  ; clk_in     ; 15.397 ; 15.340 ; Rise       ; clk_in          ;
;  alu_out[21]  ; clk_in     ; 14.824 ; 14.670 ; Rise       ; clk_in          ;
;  alu_out[22]  ; clk_in     ; 14.492 ; 14.386 ; Rise       ; clk_in          ;
;  alu_out[23]  ; clk_in     ; 14.713 ; 14.504 ; Rise       ; clk_in          ;
;  alu_out[24]  ; clk_in     ; 14.644 ; 14.553 ; Rise       ; clk_in          ;
;  alu_out[25]  ; clk_in     ; 14.597 ; 14.424 ; Rise       ; clk_in          ;
;  alu_out[26]  ; clk_in     ; 15.061 ; 14.993 ; Rise       ; clk_in          ;
;  alu_out[27]  ; clk_in     ; 15.051 ; 14.885 ; Rise       ; clk_in          ;
;  alu_out[28]  ; clk_in     ; 14.617 ; 14.486 ; Rise       ; clk_in          ;
;  alu_out[29]  ; clk_in     ; 14.278 ; 14.165 ; Rise       ; clk_in          ;
;  alu_out[30]  ; clk_in     ; 14.588 ; 14.474 ; Rise       ; clk_in          ;
;  alu_out[31]  ; clk_in     ; 15.092 ; 14.964 ; Rise       ; clk_in          ;
; port_out[*]   ; clk_in     ; 7.604  ; 7.512  ; Rise       ; clk_in          ;
;  port_out[0]  ; clk_in     ; 6.548  ; 6.461  ; Rise       ; clk_in          ;
;  port_out[1]  ; clk_in     ; 6.668  ; 6.625  ; Rise       ; clk_in          ;
;  port_out[2]  ; clk_in     ; 6.418  ; 6.342  ; Rise       ; clk_in          ;
;  port_out[3]  ; clk_in     ; 6.740  ; 6.680  ; Rise       ; clk_in          ;
;  port_out[4]  ; clk_in     ; 6.912  ; 6.752  ; Rise       ; clk_in          ;
;  port_out[5]  ; clk_in     ; 6.347  ; 6.279  ; Rise       ; clk_in          ;
;  port_out[6]  ; clk_in     ; 5.710  ; 5.664  ; Rise       ; clk_in          ;
;  port_out[7]  ; clk_in     ; 6.448  ; 6.404  ; Rise       ; clk_in          ;
;  port_out[8]  ; clk_in     ; 6.540  ; 6.420  ; Rise       ; clk_in          ;
;  port_out[9]  ; clk_in     ; 6.793  ; 6.690  ; Rise       ; clk_in          ;
;  port_out[10] ; clk_in     ; 6.171  ; 6.128  ; Rise       ; clk_in          ;
;  port_out[11] ; clk_in     ; 6.525  ; 6.419  ; Rise       ; clk_in          ;
;  port_out[12] ; clk_in     ; 6.852  ; 6.719  ; Rise       ; clk_in          ;
;  port_out[13] ; clk_in     ; 6.307  ; 6.215  ; Rise       ; clk_in          ;
;  port_out[14] ; clk_in     ; 7.604  ; 7.512  ; Rise       ; clk_in          ;
;  port_out[15] ; clk_in     ; 6.341  ; 6.281  ; Rise       ; clk_in          ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; alu_out[*]    ; clk_in     ; 6.399 ; 6.349 ; Rise       ; clk_in          ;
;  alu_out[0]   ; clk_in     ; 7.807 ; 7.668 ; Rise       ; clk_in          ;
;  alu_out[1]   ; clk_in     ; 6.399 ; 6.349 ; Rise       ; clk_in          ;
;  alu_out[2]   ; clk_in     ; 7.270 ; 7.173 ; Rise       ; clk_in          ;
;  alu_out[3]   ; clk_in     ; 7.410 ; 7.295 ; Rise       ; clk_in          ;
;  alu_out[4]   ; clk_in     ; 7.305 ; 7.214 ; Rise       ; clk_in          ;
;  alu_out[5]   ; clk_in     ; 8.053 ; 7.999 ; Rise       ; clk_in          ;
;  alu_out[6]   ; clk_in     ; 7.578 ; 7.455 ; Rise       ; clk_in          ;
;  alu_out[7]   ; clk_in     ; 8.010 ; 7.877 ; Rise       ; clk_in          ;
;  alu_out[8]   ; clk_in     ; 7.507 ; 7.382 ; Rise       ; clk_in          ;
;  alu_out[9]   ; clk_in     ; 6.906 ; 6.825 ; Rise       ; clk_in          ;
;  alu_out[10]  ; clk_in     ; 8.583 ; 8.499 ; Rise       ; clk_in          ;
;  alu_out[11]  ; clk_in     ; 8.173 ; 8.041 ; Rise       ; clk_in          ;
;  alu_out[12]  ; clk_in     ; 7.847 ; 7.705 ; Rise       ; clk_in          ;
;  alu_out[13]  ; clk_in     ; 7.461 ; 7.339 ; Rise       ; clk_in          ;
;  alu_out[14]  ; clk_in     ; 8.060 ; 7.944 ; Rise       ; clk_in          ;
;  alu_out[15]  ; clk_in     ; 7.899 ; 7.723 ; Rise       ; clk_in          ;
;  alu_out[16]  ; clk_in     ; 7.129 ; 7.060 ; Rise       ; clk_in          ;
;  alu_out[17]  ; clk_in     ; 6.829 ; 6.712 ; Rise       ; clk_in          ;
;  alu_out[18]  ; clk_in     ; 7.452 ; 7.335 ; Rise       ; clk_in          ;
;  alu_out[19]  ; clk_in     ; 7.376 ; 7.263 ; Rise       ; clk_in          ;
;  alu_out[20]  ; clk_in     ; 8.812 ; 8.761 ; Rise       ; clk_in          ;
;  alu_out[21]  ; clk_in     ; 7.578 ; 7.413 ; Rise       ; clk_in          ;
;  alu_out[22]  ; clk_in     ; 8.756 ; 8.649 ; Rise       ; clk_in          ;
;  alu_out[23]  ; clk_in     ; 7.642 ; 7.485 ; Rise       ; clk_in          ;
;  alu_out[24]  ; clk_in     ; 8.615 ; 8.540 ; Rise       ; clk_in          ;
;  alu_out[25]  ; clk_in     ; 7.484 ; 7.350 ; Rise       ; clk_in          ;
;  alu_out[26]  ; clk_in     ; 8.679 ; 8.616 ; Rise       ; clk_in          ;
;  alu_out[27]  ; clk_in     ; 7.791 ; 7.664 ; Rise       ; clk_in          ;
;  alu_out[28]  ; clk_in     ; 8.139 ; 7.983 ; Rise       ; clk_in          ;
;  alu_out[29]  ; clk_in     ; 6.898 ; 6.830 ; Rise       ; clk_in          ;
;  alu_out[30]  ; clk_in     ; 8.111 ; 7.944 ; Rise       ; clk_in          ;
;  alu_out[31]  ; clk_in     ; 8.766 ; 8.684 ; Rise       ; clk_in          ;
; port_out[*]   ; clk_in     ; 5.518 ; 5.471 ; Rise       ; clk_in          ;
;  port_out[0]  ; clk_in     ; 6.328 ; 6.240 ; Rise       ; clk_in          ;
;  port_out[1]  ; clk_in     ; 6.443 ; 6.397 ; Rise       ; clk_in          ;
;  port_out[2]  ; clk_in     ; 6.203 ; 6.126 ; Rise       ; clk_in          ;
;  port_out[3]  ; clk_in     ; 6.511 ; 6.450 ; Rise       ; clk_in          ;
;  port_out[4]  ; clk_in     ; 6.679 ; 6.521 ; Rise       ; clk_in          ;
;  port_out[5]  ; clk_in     ; 6.135 ; 6.065 ; Rise       ; clk_in          ;
;  port_out[6]  ; clk_in     ; 5.518 ; 5.471 ; Rise       ; clk_in          ;
;  port_out[7]  ; clk_in     ; 6.231 ; 6.185 ; Rise       ; clk_in          ;
;  port_out[8]  ; clk_in     ; 6.319 ; 6.200 ; Rise       ; clk_in          ;
;  port_out[9]  ; clk_in     ; 6.564 ; 6.461 ; Rise       ; clk_in          ;
;  port_out[10] ; clk_in     ; 5.965 ; 5.919 ; Rise       ; clk_in          ;
;  port_out[11] ; clk_in     ; 6.306 ; 6.200 ; Rise       ; clk_in          ;
;  port_out[12] ; clk_in     ; 6.620 ; 6.487 ; Rise       ; clk_in          ;
;  port_out[13] ; clk_in     ; 6.097 ; 6.005 ; Rise       ; clk_in          ;
;  port_out[14] ; clk_in     ; 7.341 ; 7.249 ; Rise       ; clk_in          ;
;  port_out[15] ; clk_in     ; 6.128 ; 6.066 ; Rise       ; clk_in          ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------+
; Fast 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_in        ; -4.848 ; -197.842      ;
; Control:G1|rd ; -1.399 ; -17.882       ;
; Control:G1|wr ; 0.271  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_in        ; -0.406 ; -0.561        ;
; Control:G1|wr ; -0.305 ; -0.915        ;
; Control:G1|rd ; -0.178 ; -1.697        ;
+---------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; clk_in        ; -3.000 ; -162.869                ;
; Control:G1|rd ; -1.000 ; -17.000                 ;
; Control:G1|wr ; -1.000 ; -3.000                  ;
+---------------+--------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                   ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -4.848 ; Control:G1|p_br[3]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.788      ;
; -4.823 ; Control:G1|p_br[2]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.763      ;
; -4.778 ; Control:G1|p_br[3]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.904      ;
; -4.771 ; Control:G1|p_br[1]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.711      ;
; -4.753 ; Control:G1|p_br[2]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.879      ;
; -4.734 ; Control:G1|p_br[7]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.860      ;
; -4.722 ; Control:G1|p_br[3]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.848      ;
; -4.710 ; Control:G1|p_br[4]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.650      ;
; -4.704 ; Control:G1|p_br[9]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.644      ;
; -4.697 ; Control:G1|p_br[2]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.823      ;
; -4.692 ; Control:G1|p_br[8]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.632      ;
; -4.686 ; Control:G1|p_br[10] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.626      ;
; -4.685 ; Control:G1|p_br[7]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.625      ;
; -4.669 ; Control:G1|p_br[1]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.795      ;
; -4.644 ; Control:G1|p_ar[12] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 5.388      ;
; -4.628 ; Control:G1|p_br[4]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.754      ;
; -4.624 ; Control:G1|p_br[3]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.144      ; 5.755      ;
; -4.614 ; Control:G1|p_ar[14] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.247     ; 5.354      ;
; -4.611 ; Control:G1|p_br[5]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.737      ;
; -4.611 ; Control:G1|p_br[6]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.737      ;
; -4.609 ; Control:G1|p_br[3]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.549      ;
; -4.602 ; Control:G1|p_br[12] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.242     ; 5.347      ;
; -4.599 ; Control:G1|p_br[2]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.144      ; 5.730      ;
; -4.584 ; Control:G1|p_br[2]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.524      ;
; -4.581 ; Control:G1|p_br[5]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.521      ;
; -4.572 ; Control:G1|p_br[4]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.698      ;
; -4.568 ; Control:G1|p_br[0]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 5.312      ;
; -4.563 ; Control:G1|p_br[3]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.695      ;
; -4.562 ; Control:G1|p_br[6]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.502      ;
; -4.557 ; Control:G1|p_br[1]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.683      ;
; -4.552 ; Control:G1|p_br[9]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.678      ;
; -4.550 ; Control:G1|p_br[7]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.676      ;
; -4.548 ; Control:G1|p_br[9]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.674      ;
; -4.545 ; Control:G1|p_ar[8]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 5.289      ;
; -4.540 ; Control:G1|p_br[8]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.666      ;
; -4.536 ; Control:G1|p_br[8]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.662      ;
; -4.534 ; Control:G1|p_br[10] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.660      ;
; -4.533 ; Control:G1|p_br[3]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.666      ;
; -4.532 ; Control:G1|p_br[2]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.664      ;
; -4.530 ; Control:G1|p_br[10] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.656      ;
; -4.526 ; Control:G1|p_br[3]  ; Control:G1|ar[12] ; clk_in       ; clk_in      ; 1.000        ; 0.143      ; 5.656      ;
; -4.517 ; Control:G1|p_br[3]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.650      ;
; -4.508 ; Control:G1|p_br[2]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.641      ;
; -4.506 ; Control:G1|p_ar[12] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 5.436      ;
; -4.505 ; Control:G1|p_ar[5]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.247     ; 5.245      ;
; -4.503 ; Control:G1|p_br[3]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.149      ; 5.639      ;
; -4.502 ; Control:G1|p_ar[12] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 5.432      ;
; -4.501 ; Control:G1|p_br[2]  ; Control:G1|ar[12] ; clk_in       ; clk_in      ; 1.000        ; 0.143      ; 5.631      ;
; -4.497 ; Control:G1|p_br[1]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.629      ;
; -4.495 ; Control:G1|p_ar[14] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 5.421      ;
; -4.492 ; Control:G1|p_br[2]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.625      ;
; -4.491 ; Control:G1|p_ar[9]  ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 5.235      ;
; -4.488 ; Control:G1|p_br[0]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 5.418      ;
; -4.478 ; Control:G1|p_br[2]  ; Control:G1|ar[7]  ; clk_in       ; clk_in      ; 1.000        ; 0.149      ; 5.614      ;
; -4.476 ; Control:G1|p_br[12] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 5.407      ;
; -4.474 ; Control:G1|p_br[4]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.144      ; 5.605      ;
; -4.472 ; Control:G1|p_br[12] ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 5.403      ;
; -4.460 ; Control:G1|p_br[3]  ; Control:G1|ar[5]  ; clk_in       ; clk_in      ; 1.000        ; 0.154      ; 5.601      ;
; -4.459 ; Control:G1|p_br[4]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.399      ;
; -4.457 ; Control:G1|p_br[3]  ; Control:G1|ar[1]  ; clk_in       ; clk_in      ; 1.000        ; 0.130      ; 5.574      ;
; -4.455 ; Control:G1|p_br[1]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.144      ; 5.586      ;
; -4.454 ; Control:G1|p_br[9]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.144      ; 5.585      ;
; -4.452 ; Control:G1|p_br[7]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.144      ; 5.583      ;
; -4.449 ; Control:G1|p_ar[15] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.253     ; 5.183      ;
; -4.442 ; Control:G1|p_br[8]  ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.144      ; 5.573      ;
; -4.440 ; Control:G1|p_br[5]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.566      ;
; -4.437 ; Control:G1|p_br[7]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.377      ;
; -4.437 ; Control:G1|p_br[4]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.569      ;
; -4.436 ; Control:G1|p_br[10] ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; 0.144      ; 5.567      ;
; -4.435 ; Control:G1|p_br[2]  ; Control:G1|ar[5]  ; clk_in       ; clk_in      ; 1.000        ; 0.154      ; 5.576      ;
; -4.432 ; Control:G1|p_br[2]  ; Control:G1|ar[1]  ; clk_in       ; clk_in      ; 1.000        ; 0.130      ; 5.549      ;
; -4.430 ; Control:G1|p_br[0]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 5.360      ;
; -4.424 ; Control:G1|p_br[6]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; 0.139      ; 5.550      ;
; -4.423 ; Control:G1|p_br[1]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.363      ;
; -4.422 ; Control:G1|p_ar[8]  ; Control:G1|ar[14] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 5.352      ;
; -4.420 ; Control:G1|p_br[3]  ; Control:G1|ar[6]  ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.552      ;
; -4.417 ; Control:G1|p_br[11] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.242     ; 5.162      ;
; -4.417 ; Control:G1|p_ar[13] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.041     ; 5.363      ;
; -4.413 ; Control:G1|p_br[9]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.545      ;
; -4.408 ; Control:G1|p_ar[12] ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; -0.052     ; 5.343      ;
; -4.407 ; Control:G1|p_ar[8]  ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 5.337      ;
; -4.401 ; Control:G1|p_br[8]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.533      ;
; -4.400 ; Control:G1|p_ar[14] ; Control:G1|ar[10] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 5.326      ;
; -4.395 ; Control:G1|p_br[1]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.528      ;
; -4.395 ; Control:G1|p_br[2]  ; Control:G1|ar[6]  ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.527      ;
; -4.395 ; Control:G1|p_br[10] ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.527      ;
; -4.394 ; Control:G1|p_br[7]  ; Control:G1|ar[15] ; clk_in       ; clk_in      ; 1.000        ; 0.145      ; 5.526      ;
; -4.392 ; Control:G1|p_br[9]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.332      ;
; -4.389 ; Control:G1|p_br[9]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.522      ;
; -4.383 ; Control:G1|p_br[4]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.516      ;
; -4.383 ; Control:G1|p_br[1]  ; Control:G1|ar[12] ; clk_in       ; clk_in      ; 1.000        ; 0.143      ; 5.513      ;
; -4.380 ; Control:G1|p_ar[10] ; Control:G1|ar[13] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 5.124      ;
; -4.380 ; Control:G1|p_br[8]  ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.320      ;
; -4.378 ; Control:G1|p_br[12] ; Control:G1|ar[8]  ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 5.314      ;
; -4.377 ; Control:G1|p_br[8]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.510      ;
; -4.376 ; Control:G1|p_br[4]  ; Control:G1|ar[12] ; clk_in       ; clk_in      ; 1.000        ; 0.143      ; 5.506      ;
; -4.374 ; Control:G1|p_br[10] ; Control:G1|ar[3]  ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 5.314      ;
; -4.373 ; Control:G1|p_br[9]  ; Control:G1|ar[9]  ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.506      ;
; -4.371 ; Control:G1|p_br[10] ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.504      ;
; -4.370 ; Control:G1|p_br[7]  ; Control:G1|ar[11] ; clk_in       ; clk_in      ; 1.000        ; 0.146      ; 5.503      ;
+--------+---------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Control:G1|rd'                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -1.399 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.041      ; 2.417      ;
; -1.313 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.040      ; 2.330      ;
; -1.236 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.037      ; 2.250      ;
; -1.221 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.040      ; 2.238      ;
; -1.158 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.036      ; 2.171      ;
; -1.147 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.036      ; 2.160      ;
; -1.109 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.036      ; 2.122      ;
; -1.102 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.040      ; 2.119      ;
; -1.088 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.037      ; 2.102      ;
; -1.082 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.036      ; 2.095      ;
; -1.076 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.036      ; 2.089      ;
; -1.071 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.037      ; 2.085      ;
; -1.029 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.036      ; 2.042      ;
; -1.024 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.036      ; 2.037      ;
; -0.922 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.035      ; 1.934      ;
; -0.905 ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.036      ; 1.918      ;
; -0.903 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.182      ; 2.062      ;
; -0.894 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.178      ; 2.049      ;
; -0.894 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.178      ; 2.049      ;
; -0.886 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.182      ; 2.045      ;
; -0.878 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.178      ; 2.033      ;
; -0.878 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.178      ; 2.033      ;
; -0.878 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.178      ; 2.033      ;
; -0.857 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.179      ; 2.013      ;
; -0.851 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.179      ; 2.007      ;
; -0.843 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.179      ; 1.999      ;
; -0.826 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.178      ; 1.981      ;
; -0.826 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.178      ; 1.981      ;
; -0.826 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 1.000        ; 0.178      ; 1.981      ;
; -0.814 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.177      ; 1.968      ;
; -0.789 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.183      ; 1.949      ;
; -0.776 ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 1.000        ; 0.182      ; 1.935      ;
; 0.200  ; Control:G1|addr[3]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.376      ; 1.175      ;
; 0.294  ; Control:G1|addr[6]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.376      ; 1.081      ;
; 0.308  ; Control:G1|rom_cs                                                                                 ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.184      ; 0.875      ;
; 0.369  ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.665      ; 1.888      ;
; 0.380  ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.665      ; 1.877      ;
; 0.384  ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.661      ; 1.869      ;
; 0.384  ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.661      ; 1.869      ;
; 0.387  ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.661      ; 1.866      ;
; 0.387  ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.661      ; 1.866      ;
; 0.387  ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.661      ; 1.866      ;
; 0.408  ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.662      ; 1.846      ;
; 0.413  ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.662      ; 1.841      ;
; 0.421  ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.661      ; 1.832      ;
; 0.421  ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.661      ; 1.832      ;
; 0.421  ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.661      ; 1.832      ;
; 0.422  ; Control:G1|addr[5]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.376      ; 0.953      ;
; 0.424  ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.662      ; 1.830      ;
; 0.449  ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.660      ; 1.803      ;
; 0.465  ; Control:G1|addr[4]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.377      ; 0.911      ;
; 0.465  ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.666      ; 1.793      ;
; 0.466  ; Control:G1|addr[1]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.376      ; 0.909      ;
; 0.479  ; Control:G1|addr[7]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.376      ; 0.896      ;
; 0.489  ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.500        ; 1.665      ; 1.768      ;
; 0.490  ; Control:G1|addr[0]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.376      ; 0.885      ;
; 0.517  ; Control:G1|addr[2]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 1.000        ; 0.376      ; 0.858      ;
; 0.829  ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.665      ; 1.928      ;
; 0.838  ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.661      ; 1.915      ;
; 0.838  ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.661      ; 1.915      ;
; 0.846  ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.665      ; 1.911      ;
; 0.854  ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.661      ; 1.899      ;
; 0.854  ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.661      ; 1.899      ;
; 0.854  ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.661      ; 1.899      ;
; 0.875  ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.662      ; 1.879      ;
; 0.881  ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.662      ; 1.873      ;
; 0.889  ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.662      ; 1.865      ;
; 0.906  ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.661      ; 1.847      ;
; 0.906  ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.661      ; 1.847      ;
; 0.906  ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.661      ; 1.847      ;
; 0.918  ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.660      ; 1.834      ;
; 0.943  ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.666      ; 1.815      ;
; 0.956  ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; 1.000        ; 1.665      ; 1.801      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Control:G1|wr'                                                                                                                                                                     ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.271 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; 0.500        ; 1.952      ; 2.295      ;
; 0.271 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; 0.500        ; 1.955      ; 2.298      ;
; 0.271 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; 0.500        ; 1.952      ; 2.295      ;
; 0.296 ; Control:G1|addr[0]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.475      ; 1.178      ;
; 0.301 ; Control:G1|addr[2]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.475      ; 1.173      ;
; 0.317 ; Control:G1|addr[3]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.475      ; 1.157      ;
; 0.331 ; Control:G1|ram_data_in[5]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.492      ; 1.160      ;
; 0.359 ; Control:G1|addr[4]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.476      ; 1.116      ;
; 0.375 ; Control:G1|addr[6]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.475      ; 1.099      ;
; 0.375 ; Control:G1|addr[7]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.475      ; 1.099      ;
; 0.380 ; Control:G1|ram_data_in[12] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.106      ;
; 0.400 ; Control:G1|addr[1]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.475      ; 1.074      ;
; 0.402 ; Control:G1|addr[5]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.475      ; 1.072      ;
; 0.403 ; Control:G1|ram_data_in[10] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.083      ;
; 0.405 ; Control:G1|ram_data_in[14] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.081      ;
; 0.406 ; Control:G1|ram_data_in[8]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.080      ;
; 0.409 ; Control:G1|ram_data_in[0]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.077      ;
; 0.409 ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; clk_in        ; Control:G1|wr ; 1.000        ; 0.469      ; 1.059      ;
; 0.409 ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 1.000        ; 0.469      ; 1.059      ;
; 0.411 ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.472      ; 1.060      ;
; 0.412 ; Control:G1|ram_data_in[15] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.074      ;
; 0.416 ; Control:G1|ram_data_in[4]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.070      ;
; 0.422 ; Control:G1|ram_data_in[3]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.064      ;
; 0.423 ; Control:G1|ram_data_in[1]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.063      ;
; 0.423 ; Control:G1|ram_data_in[7]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.488      ; 1.064      ;
; 0.424 ; Control:G1|ram_data_in[13] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.062      ;
; 0.427 ; Control:G1|ram_data_in[6]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.059      ;
; 0.436 ; Control:G1|ram_data_in[11] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.050      ;
; 0.443 ; Control:G1|ram_data_in[2]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.043      ;
; 0.465 ; Control:G1|ram_data_in[9]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 1.000        ; 0.487      ; 1.021      ;
; 0.937 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; 1.000        ; 1.952      ; 2.129      ;
; 0.937 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; 1.000        ; 1.952      ; 2.129      ;
; 0.939 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; 1.000        ; 1.955      ; 2.130      ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                 ;
+--------+----------------------------+------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------+---------------+-------------+--------------+------------+------------+
; -0.406 ; Control:G1|rd              ; Control:G1|rd          ; Control:G1|rd ; clk_in      ; 0.000        ; 1.669      ; 1.482      ;
; -0.155 ; Control:G1|wr              ; Control:G1|wr          ; Control:G1|wr ; clk_in      ; 0.000        ; 1.463      ; 1.527      ;
; 0.204  ; Control:G1|pc[7]           ; Control:G1|pc[7]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.325      ;
; 0.261  ; Control:G1|rd              ; Control:G1|rd          ; Control:G1|rd ; clk_in      ; -0.500       ; 1.669      ; 1.649      ;
; 0.275  ; clk_in                     ; Control:G1|state.s2    ; clk_in        ; clk_in      ; 0.000        ; 1.669      ; 2.028      ;
; 0.294  ; clk_in                     ; Control:G1|state.s1    ; clk_in        ; clk_in      ; 0.000        ; 1.669      ; 2.047      ;
; 0.300  ; clk_in                     ; Control:G1|p_ar[14]    ; clk_in        ; clk_in      ; 0.000        ; 1.675      ; 2.059      ;
; 0.300  ; clk_in                     ; Control:G1|p_ar[6]     ; clk_in        ; clk_in      ; 0.000        ; 1.675      ; 2.059      ;
; 0.300  ; clk_in                     ; Control:G1|p_ar[5]     ; clk_in        ; clk_in      ; 0.000        ; 1.675      ; 2.059      ;
; 0.308  ; clk_in                     ; Control:G1|state.s16   ; clk_in        ; clk_in      ; 0.000        ; 1.669      ; 2.061      ;
; 0.308  ; Control:G1|pc[5]           ; Control:G1|pc[5]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; Control:G1|pc[3]           ; Control:G1|pc[3]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; Control:G1|pc[1]           ; Control:G1|pc[1]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.429      ;
; 0.309  ; clk_in                     ; Control:G1|br[10]      ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.050      ;
; 0.309  ; Control:G1|pc[6]           ; Control:G1|pc[6]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.430      ;
; 0.309  ; Control:G1|pc[4]           ; Control:G1|pc[4]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.430      ;
; 0.310  ; Control:G1|pc[2]           ; Control:G1|pc[2]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.431      ;
; 0.320  ; Control:G1|pc[0]           ; Control:G1|pc[0]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.441      ;
; 0.323  ; Control:G1|ar[3]           ; Control:G1|portout[3]  ; clk_in        ; clk_in      ; 0.000        ; 0.236      ; 0.643      ;
; 0.336  ; ram_design:G3|data[0]      ; Control:G1|ar[0]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.010      ; 0.460      ;
; 0.336  ; ram_design:G3|data[7]      ; Control:G1|ar[7]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.009      ; 0.459      ;
; 0.336  ; ram_design:G3|data[5]      ; Control:G1|ar[5]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.009      ; 0.459      ;
; 0.339  ; ram_design:G3|data[15]     ; Control:G1|ar[15]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.004      ; 0.457      ;
; 0.340  ; ram_design:G3|data[4]      ; Control:G1|ar[4]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.004      ; 0.458      ;
; 0.342  ; ram_design:G3|data[2]      ; Control:G1|ar[2]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.004      ; 0.460      ;
; 0.343  ; ram_design:G3|data[11]     ; Control:G1|ar[11]      ; Control:G1|rd ; clk_in      ; 0.000        ; 0.004      ; 0.461      ;
; 0.346  ; Control:G1|state.s0        ; Control:G1|rd          ; clk_in        ; clk_in      ; 0.000        ; 0.045      ; 0.475      ;
; 0.347  ; ram_design:G3|data[14]     ; Control:G1|ar[14]      ; Control:G1|rd ; clk_in      ; 0.000        ; -0.003     ; 0.458      ;
; 0.347  ; ram_design:G3|data[12]     ; Control:G1|ar[12]      ; Control:G1|rd ; clk_in      ; 0.000        ; -0.003     ; 0.458      ;
; 0.349  ; ram_design:G3|data[10]     ; Control:G1|ar[10]      ; Control:G1|rd ; clk_in      ; 0.000        ; -0.003     ; 0.460      ;
; 0.365  ; clk_in                     ; Control:G1|p_br[11]    ; clk_in        ; clk_in      ; 0.000        ; 1.670      ; 2.119      ;
; 0.365  ; clk_in                     ; Control:G1|p_br[13]    ; clk_in        ; clk_in      ; 0.000        ; 1.670      ; 2.119      ;
; 0.365  ; clk_in                     ; Control:G1|p_br[12]    ; clk_in        ; clk_in      ; 0.000        ; 1.670      ; 2.119      ;
; 0.365  ; clk_in                     ; Control:G1|p_br[14]    ; clk_in        ; clk_in      ; 0.000        ; 1.670      ; 2.119      ;
; 0.377  ; Control:G1|br[12]          ; Control:G1|p_br[12]    ; clk_in        ; clk_in      ; 0.000        ; 0.237      ; 0.698      ;
; 0.379  ; Control:G1|ar[1]           ; Control:G1|portout[1]  ; clk_in        ; clk_in      ; 0.000        ; -0.137     ; 0.326      ;
; 0.389  ; clk_in                     ; Control:G1|p_br[0]     ; clk_in        ; clk_in      ; 0.000        ; 1.671      ; 2.144      ;
; 0.389  ; clk_in                     ; Control:G1|p_ar[8]     ; clk_in        ; clk_in      ; 0.000        ; 1.671      ; 2.144      ;
; 0.389  ; clk_in                     ; Control:G1|p_ar[9]     ; clk_in        ; clk_in      ; 0.000        ; 1.671      ; 2.144      ;
; 0.389  ; clk_in                     ; Control:G1|p_ar[12]    ; clk_in        ; clk_in      ; 0.000        ; 1.671      ; 2.144      ;
; 0.389  ; clk_in                     ; Control:G1|p_ar[10]    ; clk_in        ; clk_in      ; 0.000        ; 1.671      ; 2.144      ;
; 0.389  ; clk_in                     ; Control:G1|p_ar[11]    ; clk_in        ; clk_in      ; 0.000        ; 1.671      ; 2.144      ;
; 0.391  ; clk_in                     ; Control:G1|p_br[15]    ; clk_in        ; clk_in      ; 0.000        ; 1.468      ; 1.943      ;
; 0.391  ; clk_in                     ; Control:G1|p_ar[1]     ; clk_in        ; clk_in      ; 0.000        ; 1.670      ; 2.145      ;
; 0.391  ; clk_in                     ; Control:G1|p_ar[2]     ; clk_in        ; clk_in      ; 0.000        ; 1.468      ; 1.943      ;
; 0.391  ; clk_in                     ; Control:G1|p_ar[3]     ; clk_in        ; clk_in      ; 0.000        ; 1.468      ; 1.943      ;
; 0.393  ; clk_in                     ; Control:G1|state.s0    ; clk_in        ; clk_in      ; 0.000        ; 1.669      ; 2.146      ;
; 0.393  ; Control:G1|state.s10       ; Control:G1|rd          ; clk_in        ; clk_in      ; 0.000        ; 0.239      ; 0.716      ;
; 0.401  ; clk_in                     ; Control:G1|br[15]      ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.142      ;
; 0.403  ; clk_in                     ; Control:G1|state.s17   ; clk_in        ; clk_in      ; 0.000        ; 1.674      ; 2.161      ;
; 0.404  ; ram_design:G3|data[6]      ; Control:G1|ar[6]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.004      ; 0.522      ;
; 0.406  ; Control:G1|rom_reg2[2]     ; Control:G1|state.s24   ; clk_in        ; clk_in      ; 0.000        ; 0.031      ; 0.521      ;
; 0.409  ; clk_in                     ; Control:G1|br[6]       ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.150      ;
; 0.412  ; clk_in                     ; Control:G1|br[11]      ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.153      ;
; 0.415  ; Control:G1|state.s9        ; Control:G1|state.s24   ; clk_in        ; clk_in      ; 0.000        ; 0.045      ; 0.544      ;
; 0.416  ; ram_design:G3|data[8]      ; Control:G1|ar[8]       ; Control:G1|rd ; clk_in      ; 0.000        ; 0.003      ; 0.533      ;
; 0.419  ; clk_in                     ; Control:G1|br[4]       ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.160      ;
; 0.420  ; clk_in                     ; Control:G1|ar[9]       ; clk_in        ; clk_in      ; 0.000        ; 1.666      ; 2.170      ;
; 0.420  ; clk_in                     ; Control:G1|ar[11]      ; clk_in        ; clk_in      ; 0.000        ; 1.666      ; 2.170      ;
; 0.424  ; clk_in                     ; Control:G1|br[1]       ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.165      ;
; 0.425  ; clk_in                     ; Control:G1|ar[15]      ; clk_in        ; clk_in      ; 0.000        ; 1.665      ; 2.174      ;
; 0.425  ; clk_in                     ; Control:G1|ar[2]       ; clk_in        ; clk_in      ; 0.000        ; 1.665      ; 2.174      ;
; 0.425  ; clk_in                     ; Control:G1|ar[4]       ; clk_in        ; clk_in      ; 0.000        ; 1.665      ; 2.174      ;
; 0.425  ; clk_in                     ; Control:G1|ar[6]       ; clk_in        ; clk_in      ; 0.000        ; 1.665      ; 2.174      ;
; 0.429  ; clk_in                     ; Control:G1|ar[1]       ; clk_in        ; clk_in      ; 0.000        ; 1.649      ; 2.162      ;
; 0.429  ; ram_design:G3|data[1]      ; Control:G1|ar[1]       ; Control:G1|rd ; clk_in      ; 0.000        ; -0.016     ; 0.527      ;
; 0.432  ; clk_in                     ; Control:G1|br[14]      ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.173      ;
; 0.432  ; clk_in                     ; Control:G1|br[2]       ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.173      ;
; 0.434  ; clk_in                     ; Control:G1|br[9]       ; clk_in        ; clk_in      ; 0.000        ; 1.470      ; 1.988      ;
; 0.435  ; clk_in                     ; Control:G1|br[5]       ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.176      ;
; 0.437  ; clk_in                     ; Control:G1|state.s24   ; clk_in        ; clk_in      ; 0.000        ; 1.665      ; 2.186      ;
; 0.437  ; clk_in                     ; Control:G1|br[0]       ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.178      ;
; 0.438  ; clk_in                     ; Control:G1|br[8]       ; clk_in        ; clk_in      ; 0.000        ; 1.470      ; 1.992      ;
; 0.441  ; clk_in                     ; Control:G1|rom_cs      ; clk_in        ; clk_in      ; 0.000        ; 1.669      ; 2.194      ;
; 0.441  ; clk_in                     ; Control:G1|br[7]       ; clk_in        ; clk_in      ; 0.000        ; 1.657      ; 2.182      ;
; 0.442  ; Control:G1|state.s2        ; Control:G1|rom_cs      ; clk_in        ; clk_in      ; 0.000        ; 0.045      ; 0.571      ;
; 0.445  ; Control:G1|rom_addr_reg[6] ; Control:G1|addr[6]     ; clk_in        ; clk_in      ; 0.000        ; -0.157     ; 0.372      ;
; 0.452  ; clk_in                     ; Control:G1|p_ar[15]    ; clk_in        ; clk_in      ; 0.000        ; 1.681      ; 2.217      ;
; 0.456  ; clk_in                     ; Control:G1|p_ar[0]     ; clk_in        ; clk_in      ; 0.000        ; 1.466      ; 2.006      ;
; 0.457  ; Control:G1|rom_addr_reg[5] ; Control:G1|addr[5]     ; clk_in        ; clk_in      ; 0.000        ; -0.157     ; 0.384      ;
; 0.457  ; Control:G1|pc[5]           ; Control:G1|pc[6]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; Control:G1|pc[3]           ; Control:G1|pc[4]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; Control:G1|pc[1]           ; Control:G1|pc[2]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.460  ; Control:G1|addr[5]         ; Control:G1|addr[5]     ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.581      ;
; 0.464  ; clk_in                     ; Control:G1|state.s18   ; clk_in        ; clk_in      ; 0.000        ; 1.665      ; 2.213      ;
; 0.465  ; clk_in                     ; Control:G1|rd          ; clk_in        ; clk_in      ; 0.000        ; 1.669      ; 2.218      ;
; 0.466  ; clk_in                     ; Control:G1|portout[3]  ; clk_in        ; clk_in      ; 0.000        ; 1.664      ; 2.214      ;
; 0.466  ; clk_in                     ; Control:G1|portout[14] ; clk_in        ; clk_in      ; 0.000        ; 1.664      ; 2.214      ;
; 0.466  ; clk_in                     ; Control:G1|state.s7    ; clk_in        ; clk_in      ; 0.000        ; 1.665      ; 2.215      ;
; 0.467  ; clk_in                     ; Control:G1|portout[9]  ; clk_in        ; clk_in      ; 0.000        ; 1.666      ; 2.217      ;
; 0.467  ; clk_in                     ; Control:G1|state.s4    ; clk_in        ; clk_in      ; 0.000        ; 1.469      ; 2.020      ;
; 0.467  ; Control:G1|pc[6]           ; Control:G1|pc[7]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; Control:G1|pc[4]           ; Control:G1|pc[5]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; Control:G1|pc[0]           ; Control:G1|pc[1]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.588      ;
; 0.468  ; Control:G1|pc[2]           ; Control:G1|pc[3]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.589      ;
; 0.470  ; clk_in                     ; Control:G1|state.s9    ; clk_in        ; clk_in      ; 0.000        ; 1.665      ; 2.219      ;
; 0.470  ; Control:G1|pc[4]           ; Control:G1|pc[6]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.591      ;
; 0.470  ; Control:G1|pc[0]           ; Control:G1|pc[2]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.591      ;
; 0.471  ; Control:G1|pc[2]           ; Control:G1|pc[4]       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.592      ;
; 0.472  ; clk_in                     ; Control:G1|state.s12   ; clk_in        ; clk_in      ; 0.000        ; 1.469      ; 2.025      ;
+--------+----------------------------+------------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Control:G1|wr'                                                                                                                                                                       ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.305 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; 0.000        ; 2.045      ; 1.969      ;
; -0.305 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; 0.000        ; 2.047      ; 1.971      ;
; -0.305 ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; 0.000        ; 2.045      ; 1.969      ;
; 0.100  ; Control:G1|ram_data_in[9]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.873      ;
; 0.110  ; Control:G1|ram_data_in[2]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.883      ;
; 0.118  ; Control:G1|ram_data_in[11] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.891      ;
; 0.124  ; Control:G1|ram_data_in[6]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.897      ;
; 0.127  ; Control:G1|ram_data_in[7]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.900      ;
; 0.127  ; Control:G1|ram_data_in[13] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.900      ;
; 0.129  ; Control:G1|ram_data_in[1]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.902      ;
; 0.129  ; Control:G1|ram_data_in[3]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.902      ;
; 0.131  ; Control:G1|ram_data_in[4]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.904      ;
; 0.131  ; Control:G1|ram_data_in[15] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.904      ;
; 0.138  ; Control:G1|ram_data_in[0]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.911      ;
; 0.139  ; Control:G1|ram_data_in[14] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.912      ;
; 0.141  ; Control:G1|ram_data_in[8]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.914      ;
; 0.142  ; Control:G1|ram_data_in[10] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.915      ;
; 0.144  ; Control:G1|addr[1]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.627      ; 0.905      ;
; 0.149  ; Control:G1|addr[5]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.627      ; 0.910      ;
; 0.158  ; Control:G1|ram_data_in[12] ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.639      ; 0.931      ;
; 0.165  ; Control:G1|addr[6]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.627      ; 0.926      ;
; 0.167  ; Control:G1|addr[7]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.627      ; 0.928      ;
; 0.178  ; Control:G1|addr[4]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.629      ; 0.941      ;
; 0.200  ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.623      ; 0.957      ;
; 0.200  ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; clk_in        ; Control:G1|wr ; 0.000        ; 0.621      ; 0.955      ;
; 0.200  ; Control:G1|ram_cs          ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.621      ; 0.955      ;
; 0.203  ; Control:G1|addr[3]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.627      ; 0.964      ;
; 0.209  ; Control:G1|ram_data_in[5]  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_in        ; Control:G1|wr ; 0.000        ; 0.643      ; 0.986      ;
; 0.233  ; Control:G1|addr[2]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.627      ; 0.994      ;
; 0.242  ; Control:G1|addr[0]         ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|wr ; 0.000        ; 0.627      ; 1.003      ;
; 0.375  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ; Control:G1|rd ; Control:G1|wr ; -0.500       ; 2.045      ; 2.149      ;
; 0.375  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Control:G1|rd ; Control:G1|wr ; -0.500       ; 2.047      ; 2.151      ;
; 0.375  ; Control:G1|rd              ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ; Control:G1|rd ; Control:G1|wr ; -0.500       ; 2.045      ; 2.149      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Control:G1|rd'                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.178 ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.744      ; 1.775      ;
; -0.166 ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.745      ; 1.788      ;
; -0.142 ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.739      ; 1.806      ;
; -0.130 ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.740      ; 1.819      ;
; -0.130 ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.740      ; 1.819      ;
; -0.130 ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.740      ; 1.819      ;
; -0.114 ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.741      ; 1.836      ;
; -0.106 ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.741      ; 1.844      ;
; -0.101 ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.741      ; 1.849      ;
; -0.081 ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.740      ; 1.868      ;
; -0.081 ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.740      ; 1.868      ;
; -0.081 ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.740      ; 1.868      ;
; -0.072 ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.744      ; 1.881      ;
; -0.064 ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.740      ; 1.885      ;
; -0.064 ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.740      ; 1.885      ;
; -0.057 ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; 0.000        ; 1.745      ; 1.897      ;
; 0.067  ; Control:G1|addr[2]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.523      ; 0.724      ;
; 0.089  ; Control:G1|addr[0]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.523      ; 0.746      ;
; 0.098  ; Control:G1|addr[7]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.523      ; 0.755      ;
; 0.107  ; Control:G1|addr[1]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.523      ; 0.764      ;
; 0.111  ; Control:G1|addr[4]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.525      ; 0.770      ;
; 0.148  ; Control:G1|addr[5]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.523      ; 0.805      ;
; 0.256  ; Control:G1|addr[6]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.523      ; 0.913      ;
; 0.292  ; Control:G1|wr                                                                                     ; ram_design:G3|data[5]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.744      ; 1.745      ;
; 0.305  ; Control:G1|rom_cs                                                                                 ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.339      ; 0.778      ;
; 0.315  ; Control:G1|wr                                                                                     ; ram_design:G3|data[0]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.745      ; 1.769      ;
; 0.319  ; Control:G1|addr[3]                                                                                ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ; clk_in        ; Control:G1|rd ; 0.000        ; 0.523      ; 0.976      ;
; 0.331  ; Control:G1|wr                                                                                     ; ram_design:G3|data[7]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.739      ; 1.779      ;
; 0.354  ; Control:G1|wr                                                                                     ; ram_design:G3|data[11]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.741      ; 1.804      ;
; 0.357  ; Control:G1|wr                                                                                     ; ram_design:G3|data[15]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.740      ; 1.806      ;
; 0.357  ; Control:G1|wr                                                                                     ; ram_design:G3|data[4]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.740      ; 1.806      ;
; 0.357  ; Control:G1|wr                                                                                     ; ram_design:G3|data[2]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.740      ; 1.806      ;
; 0.365  ; Control:G1|wr                                                                                     ; ram_design:G3|data[13]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.741      ; 1.815      ;
; 0.369  ; Control:G1|wr                                                                                     ; ram_design:G3|data[3]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.741      ; 1.819      ;
; 0.390  ; Control:G1|wr                                                                                     ; ram_design:G3|data[9]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.740      ; 1.839      ;
; 0.390  ; Control:G1|wr                                                                                     ; ram_design:G3|data[8]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.740      ; 1.839      ;
; 0.390  ; Control:G1|wr                                                                                     ; ram_design:G3|data[6]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.740      ; 1.839      ;
; 0.393  ; Control:G1|wr                                                                                     ; ram_design:G3|data[10]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.740      ; 1.842      ;
; 0.393  ; Control:G1|wr                                                                                     ; ram_design:G3|data[14]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.740      ; 1.842      ;
; 0.397  ; Control:G1|wr                                                                                     ; ram_design:G3|data[12]                                                                            ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.744      ; 1.850      ;
; 0.406  ; Control:G1|wr                                                                                     ; ram_design:G3|data[1]                                                                             ; Control:G1|wr ; Control:G1|rd ; -0.500       ; 1.745      ; 1.860      ;
; 1.326  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.320      ; 1.760      ;
; 1.349  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.321      ; 1.784      ;
; 1.365  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.315      ; 1.794      ;
; 1.388  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.317      ; 1.819      ;
; 1.391  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.316      ; 1.821      ;
; 1.391  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.316      ; 1.821      ;
; 1.391  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.316      ; 1.821      ;
; 1.399  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.317      ; 1.830      ;
; 1.403  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.317      ; 1.834      ;
; 1.424  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.316      ; 1.854      ;
; 1.424  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.316      ; 1.854      ;
; 1.424  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.316      ; 1.854      ;
; 1.427  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.316      ; 1.857      ;
; 1.427  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.316      ; 1.857      ;
; 1.431  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.320      ; 1.865      ;
; 1.440  ; Control:G1|ram_cs                                                                                 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.321      ; 1.875      ;
; 1.476  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[6]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.174      ; 1.764      ;
; 1.486  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[7]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.173      ; 1.773      ;
; 1.581  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[4]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.174      ; 1.869      ;
; 1.584  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[2]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.174      ; 1.872      ;
; 1.617  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[3]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.175      ; 1.906      ;
; 1.618  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[9]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.174      ; 1.906      ;
; 1.626  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[8]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.174      ; 1.914      ;
; 1.628  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[11]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.175      ; 1.917      ;
; 1.638  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[1]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.179      ; 1.931      ;
; 1.640  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[15]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.174      ; 1.928      ;
; 1.678  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[14]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.174      ; 1.966      ;
; 1.687  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[10]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.174      ; 1.975      ;
; 1.722  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[5]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.178      ; 2.014      ;
; 1.763  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[13]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.175      ; 2.052      ;
; 1.808  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[12]                                                                            ; clk_in        ; Control:G1|rd ; 0.000        ; 0.178      ; 2.100      ;
; 1.877  ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_design:G3|data[0]                                                                             ; clk_in        ; Control:G1|rd ; 0.000        ; 0.179      ; 2.170      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                   ;
+--------+--------------+----------------+------------+--------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+--------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_in ; Rise       ; clk_in                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|addr[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|ar[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|br[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_ar[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_br[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|p_func_sel[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|pc[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_in ; Rise       ; Control:G1|portout[8]    ;
+--------+--------------+----------------+------------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Control:G1|rd'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; ram_design:G3|data[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|rd ; Rise       ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.188  ; 0.418        ; 0.230          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[1]                                                                             ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[0]                                                                             ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[10]                                                                            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[11]                                                                            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[12]                                                                            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[13]                                                                            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[14]                                                                            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[15]                                                                            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[2]                                                                             ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[3]                                                                             ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[4]                                                                             ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[6]                                                                             ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[7]                                                                             ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[8]                                                                             ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[9]                                                                             ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; ram_design:G3|data[5]                                                                             ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[0]                                                                             ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[11]                                                                            ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[12]                                                                            ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[13]                                                                            ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[3]                                                                             ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[5]                                                                             ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[6]                                                                             ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[7]                                                                             ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[8]                                                                             ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[9]                                                                             ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[10]                                                                            ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[14]                                                                            ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[15]                                                                            ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[2]                                                                             ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[4]                                                                             ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; Control:G1|rd ; Rise       ; ram_design:G3|data[1]                                                                             ;
; 0.351  ; 0.581        ; 0.230          ; High Pulse Width ; Control:G1|rd ; Rise       ; rom_design:G2|altsyncram:rom_rtl_0|altsyncram_8i51:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|inclk[0]                                                                            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|outclk                                                                              ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G2|rom_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[1]|clk                                                                                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[0]|clk                                                                                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[10]|clk                                                                                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[11]|clk                                                                                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[12]|clk                                                                                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[13]|clk                                                                                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[14]|clk                                                                                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[15]|clk                                                                                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[2]|clk                                                                                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[3]|clk                                                                                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[4]|clk                                                                                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[6]|clk                                                                                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[7]|clk                                                                                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[8]|clk                                                                                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[9]|clk                                                                                    ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G3|data[5]|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G1|rd|q                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:G1|rd ; Rise       ; G1|rd|q                                                                                           ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[0]|clk                                                                                    ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[11]|clk                                                                                   ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[12]|clk                                                                                   ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[13]|clk                                                                                   ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[3]|clk                                                                                    ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[5]|clk                                                                                    ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[6]|clk                                                                                    ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[7]|clk                                                                                    ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[8]|clk                                                                                    ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[9]|clk                                                                                    ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[10]|clk                                                                                   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[14]|clk                                                                                   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[15]|clk                                                                                   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[2]|clk                                                                                    ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[4]|clk                                                                                    ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G2|rom_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G3|data[1]|clk                                                                                    ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|inclk[0]                                                                            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; Control:G1|rd ; Rise       ; G1|rd~clkctrl|outclk                                                                              ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Control:G1|wr'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.176  ; 0.406        ; 0.230          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.363  ; 0.593        ; 0.230          ; High Pulse Width ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; Control:G1|wr ; Rise       ; ram_design:G3|altsyncram:ram_rtl_0|altsyncram_0vg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|inclk[0]                                                                            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|outclk                                                                              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G3|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G1|wr|q                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:G1|wr ; Rise       ; G1|wr|q                                                                                           ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G3|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|inclk[0]                                                                            ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; Control:G1|wr ; Rise       ; G1|wr~clkctrl|outclk                                                                              ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; clk_in       ; clk_in     ; 1.131  ; 1.294 ; Rise       ; clk_in          ;
; port_in[*]   ; clk_in     ; 1.463  ; 2.146 ; Rise       ; clk_in          ;
;  port_in[0]  ; clk_in     ; -0.023 ; 0.277 ; Rise       ; clk_in          ;
;  port_in[1]  ; clk_in     ; 0.987  ; 1.625 ; Rise       ; clk_in          ;
;  port_in[2]  ; clk_in     ; 1.279  ; 1.941 ; Rise       ; clk_in          ;
;  port_in[3]  ; clk_in     ; 1.463  ; 2.135 ; Rise       ; clk_in          ;
;  port_in[4]  ; clk_in     ; 1.247  ; 1.907 ; Rise       ; clk_in          ;
;  port_in[5]  ; clk_in     ; 1.155  ; 1.805 ; Rise       ; clk_in          ;
;  port_in[6]  ; clk_in     ; 1.445  ; 2.146 ; Rise       ; clk_in          ;
;  port_in[7]  ; clk_in     ; 1.259  ; 1.949 ; Rise       ; clk_in          ;
;  port_in[8]  ; clk_in     ; 1.453  ; 2.123 ; Rise       ; clk_in          ;
;  port_in[9]  ; clk_in     ; 1.429  ; 2.130 ; Rise       ; clk_in          ;
;  port_in[10] ; clk_in     ; 1.130  ; 1.764 ; Rise       ; clk_in          ;
;  port_in[11] ; clk_in     ; 1.292  ; 1.978 ; Rise       ; clk_in          ;
;  port_in[12] ; clk_in     ; 1.402  ; 2.089 ; Rise       ; clk_in          ;
;  port_in[13] ; clk_in     ; 1.456  ; 2.139 ; Rise       ; clk_in          ;
;  port_in[14] ; clk_in     ; 1.288  ; 1.951 ; Rise       ; clk_in          ;
;  port_in[15] ; clk_in     ; 1.192  ; 1.853 ; Rise       ; clk_in          ;
; rst_in       ; clk_in     ; 1.827  ; 1.996 ; Rise       ; clk_in          ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; clk_in       ; clk_in     ; -0.275 ; -0.498 ; Rise       ; clk_in          ;
; port_in[*]   ; clk_in     ; 0.227  ; -0.068 ; Rise       ; clk_in          ;
;  port_in[0]  ; clk_in     ; 0.227  ; -0.068 ; Rise       ; clk_in          ;
;  port_in[1]  ; clk_in     ; -0.740 ; -1.364 ; Rise       ; clk_in          ;
;  port_in[2]  ; clk_in     ; -1.020 ; -1.663 ; Rise       ; clk_in          ;
;  port_in[3]  ; clk_in     ; -1.211 ; -1.866 ; Rise       ; clk_in          ;
;  port_in[4]  ; clk_in     ; -0.988 ; -1.630 ; Rise       ; clk_in          ;
;  port_in[5]  ; clk_in     ; -0.902 ; -1.535 ; Rise       ; clk_in          ;
;  port_in[6]  ; clk_in     ; -1.180 ; -1.859 ; Rise       ; clk_in          ;
;  port_in[7]  ; clk_in     ; -0.994 ; -1.658 ; Rise       ; clk_in          ;
;  port_in[8]  ; clk_in     ; -1.187 ; -1.838 ; Rise       ; clk_in          ;
;  port_in[9]  ; clk_in     ; -1.163 ; -1.848 ; Rise       ; clk_in          ;
;  port_in[10] ; clk_in     ; -0.878 ; -1.495 ; Rise       ; clk_in          ;
;  port_in[11] ; clk_in     ; -1.033 ; -1.703 ; Rise       ; clk_in          ;
;  port_in[12] ; clk_in     ; -1.141 ; -1.808 ; Rise       ; clk_in          ;
;  port_in[13] ; clk_in     ; -1.207 ; -1.873 ; Rise       ; clk_in          ;
;  port_in[14] ; clk_in     ; -1.031 ; -1.674 ; Rise       ; clk_in          ;
;  port_in[15] ; clk_in     ; -0.937 ; -1.582 ; Rise       ; clk_in          ;
; rst_in       ; clk_in     ; 0.317  ; 0.067  ; Rise       ; clk_in          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+---------------+------------+-------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+--------+------------+-----------------+
; alu_out[*]    ; clk_in     ; 9.947 ; 10.158 ; Rise       ; clk_in          ;
;  alu_out[0]   ; clk_in     ; 7.210 ; 7.515  ; Rise       ; clk_in          ;
;  alu_out[1]   ; clk_in     ; 6.645 ; 6.766  ; Rise       ; clk_in          ;
;  alu_out[2]   ; clk_in     ; 7.909 ; 7.972  ; Rise       ; clk_in          ;
;  alu_out[3]   ; clk_in     ; 8.325 ; 8.483  ; Rise       ; clk_in          ;
;  alu_out[4]   ; clk_in     ; 8.336 ; 8.457  ; Rise       ; clk_in          ;
;  alu_out[5]   ; clk_in     ; 8.812 ; 9.026  ; Rise       ; clk_in          ;
;  alu_out[6]   ; clk_in     ; 8.522 ; 8.644  ; Rise       ; clk_in          ;
;  alu_out[7]   ; clk_in     ; 9.013 ; 9.129  ; Rise       ; clk_in          ;
;  alu_out[8]   ; clk_in     ; 8.555 ; 8.671  ; Rise       ; clk_in          ;
;  alu_out[9]   ; clk_in     ; 8.210 ; 8.266  ; Rise       ; clk_in          ;
;  alu_out[10]  ; clk_in     ; 9.512 ; 9.651  ; Rise       ; clk_in          ;
;  alu_out[11]  ; clk_in     ; 9.445 ; 9.552  ; Rise       ; clk_in          ;
;  alu_out[12]  ; clk_in     ; 8.938 ; 9.062  ; Rise       ; clk_in          ;
;  alu_out[13]  ; clk_in     ; 9.224 ; 9.366  ; Rise       ; clk_in          ;
;  alu_out[14]  ; clk_in     ; 9.305 ; 9.449  ; Rise       ; clk_in          ;
;  alu_out[15]  ; clk_in     ; 8.636 ; 8.829  ; Rise       ; clk_in          ;
;  alu_out[16]  ; clk_in     ; 8.602 ; 8.762  ; Rise       ; clk_in          ;
;  alu_out[17]  ; clk_in     ; 8.878 ; 9.025  ; Rise       ; clk_in          ;
;  alu_out[18]  ; clk_in     ; 8.846 ; 9.001  ; Rise       ; clk_in          ;
;  alu_out[19]  ; clk_in     ; 9.080 ; 9.259  ; Rise       ; clk_in          ;
;  alu_out[20]  ; clk_in     ; 9.947 ; 10.158 ; Rise       ; clk_in          ;
;  alu_out[21]  ; clk_in     ; 9.349 ; 9.555  ; Rise       ; clk_in          ;
;  alu_out[22]  ; clk_in     ; 9.259 ; 9.459  ; Rise       ; clk_in          ;
;  alu_out[23]  ; clk_in     ; 9.284 ; 9.456  ; Rise       ; clk_in          ;
;  alu_out[24]  ; clk_in     ; 9.379 ; 9.530  ; Rise       ; clk_in          ;
;  alu_out[25]  ; clk_in     ; 9.241 ; 9.405  ; Rise       ; clk_in          ;
;  alu_out[26]  ; clk_in     ; 9.771 ; 9.933  ; Rise       ; clk_in          ;
;  alu_out[27]  ; clk_in     ; 9.497 ; 9.706  ; Rise       ; clk_in          ;
;  alu_out[28]  ; clk_in     ; 9.346 ; 9.510  ; Rise       ; clk_in          ;
;  alu_out[29]  ; clk_in     ; 9.062 ; 9.190  ; Rise       ; clk_in          ;
;  alu_out[30]  ; clk_in     ; 9.285 ; 9.461  ; Rise       ; clk_in          ;
;  alu_out[31]  ; clk_in     ; 9.586 ; 9.800  ; Rise       ; clk_in          ;
; port_out[*]   ; clk_in     ; 4.893 ; 5.101  ; Rise       ; clk_in          ;
;  port_out[0]  ; clk_in     ; 4.253 ; 4.391  ; Rise       ; clk_in          ;
;  port_out[1]  ; clk_in     ; 4.324 ; 4.497  ; Rise       ; clk_in          ;
;  port_out[2]  ; clk_in     ; 4.181 ; 4.317  ; Rise       ; clk_in          ;
;  port_out[3]  ; clk_in     ; 4.353 ; 4.497  ; Rise       ; clk_in          ;
;  port_out[4]  ; clk_in     ; 4.513 ; 4.589  ; Rise       ; clk_in          ;
;  port_out[5]  ; clk_in     ; 4.124 ; 4.256  ; Rise       ; clk_in          ;
;  port_out[6]  ; clk_in     ; 3.743 ; 3.813  ; Rise       ; clk_in          ;
;  port_out[7]  ; clk_in     ; 4.205 ; 4.355  ; Rise       ; clk_in          ;
;  port_out[8]  ; clk_in     ; 4.218 ; 4.321  ; Rise       ; clk_in          ;
;  port_out[9]  ; clk_in     ; 4.416 ; 4.530  ; Rise       ; clk_in          ;
;  port_out[10] ; clk_in     ; 4.006 ; 4.134  ; Rise       ; clk_in          ;
;  port_out[11] ; clk_in     ; 4.236 ; 4.372  ; Rise       ; clk_in          ;
;  port_out[12] ; clk_in     ; 4.420 ; 4.565  ; Rise       ; clk_in          ;
;  port_out[13] ; clk_in     ; 4.116 ; 4.227  ; Rise       ; clk_in          ;
;  port_out[14] ; clk_in     ; 4.893 ; 5.101  ; Rise       ; clk_in          ;
;  port_out[15] ; clk_in     ; 4.114 ; 4.254  ; Rise       ; clk_in          ;
+---------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; alu_out[*]    ; clk_in     ; 4.195 ; 4.256 ; Rise       ; clk_in          ;
;  alu_out[0]   ; clk_in     ; 4.981 ; 5.192 ; Rise       ; clk_in          ;
;  alu_out[1]   ; clk_in     ; 4.195 ; 4.256 ; Rise       ; clk_in          ;
;  alu_out[2]   ; clk_in     ; 4.731 ; 4.793 ; Rise       ; clk_in          ;
;  alu_out[3]   ; clk_in     ; 4.770 ; 4.956 ; Rise       ; clk_in          ;
;  alu_out[4]   ; clk_in     ; 4.685 ; 4.894 ; Rise       ; clk_in          ;
;  alu_out[5]   ; clk_in     ; 5.143 ; 5.423 ; Rise       ; clk_in          ;
;  alu_out[6]   ; clk_in     ; 4.850 ; 5.061 ; Rise       ; clk_in          ;
;  alu_out[7]   ; clk_in     ; 5.136 ; 5.328 ; Rise       ; clk_in          ;
;  alu_out[8]   ; clk_in     ; 4.801 ; 5.007 ; Rise       ; clk_in          ;
;  alu_out[9]   ; clk_in     ; 4.445 ; 4.620 ; Rise       ; clk_in          ;
;  alu_out[10]  ; clk_in     ; 5.638 ; 5.781 ; Rise       ; clk_in          ;
;  alu_out[11]  ; clk_in     ; 5.236 ; 5.440 ; Rise       ; clk_in          ;
;  alu_out[12]  ; clk_in     ; 4.995 ; 5.136 ; Rise       ; clk_in          ;
;  alu_out[13]  ; clk_in     ; 4.774 ; 4.973 ; Rise       ; clk_in          ;
;  alu_out[14]  ; clk_in     ; 5.121 ; 5.285 ; Rise       ; clk_in          ;
;  alu_out[15]  ; clk_in     ; 5.057 ; 5.154 ; Rise       ; clk_in          ;
;  alu_out[16]  ; clk_in     ; 4.556 ; 4.703 ; Rise       ; clk_in          ;
;  alu_out[17]  ; clk_in     ; 4.371 ; 4.510 ; Rise       ; clk_in          ;
;  alu_out[18]  ; clk_in     ; 4.757 ; 4.859 ; Rise       ; clk_in          ;
;  alu_out[19]  ; clk_in     ; 4.810 ; 4.833 ; Rise       ; clk_in          ;
;  alu_out[20]  ; clk_in     ; 5.781 ; 5.936 ; Rise       ; clk_in          ;
;  alu_out[21]  ; clk_in     ; 4.878 ; 4.967 ; Rise       ; clk_in          ;
;  alu_out[22]  ; clk_in     ; 5.609 ; 5.746 ; Rise       ; clk_in          ;
;  alu_out[23]  ; clk_in     ; 4.936 ; 4.989 ; Rise       ; clk_in          ;
;  alu_out[24]  ; clk_in     ; 5.558 ; 5.633 ; Rise       ; clk_in          ;
;  alu_out[25]  ; clk_in     ; 4.824 ; 4.908 ; Rise       ; clk_in          ;
;  alu_out[26]  ; clk_in     ; 5.782 ; 5.789 ; Rise       ; clk_in          ;
;  alu_out[27]  ; clk_in     ; 4.985 ; 5.107 ; Rise       ; clk_in          ;
;  alu_out[28]  ; clk_in     ; 5.236 ; 5.306 ; Rise       ; clk_in          ;
;  alu_out[29]  ; clk_in     ; 4.452 ; 4.526 ; Rise       ; clk_in          ;
;  alu_out[30]  ; clk_in     ; 5.221 ; 5.236 ; Rise       ; clk_in          ;
;  alu_out[31]  ; clk_in     ; 5.605 ; 5.752 ; Rise       ; clk_in          ;
; port_out[*]   ; clk_in     ; 3.615 ; 3.681 ; Rise       ; clk_in          ;
;  port_out[0]  ; clk_in     ; 4.108 ; 4.240 ; Rise       ; clk_in          ;
;  port_out[1]  ; clk_in     ; 4.176 ; 4.341 ; Rise       ; clk_in          ;
;  port_out[2]  ; clk_in     ; 4.038 ; 4.168 ; Rise       ; clk_in          ;
;  port_out[3]  ; clk_in     ; 4.203 ; 4.340 ; Rise       ; clk_in          ;
;  port_out[4]  ; clk_in     ; 4.359 ; 4.430 ; Rise       ; clk_in          ;
;  port_out[5]  ; clk_in     ; 3.983 ; 4.110 ; Rise       ; clk_in          ;
;  port_out[6]  ; clk_in     ; 3.615 ; 3.681 ; Rise       ; clk_in          ;
;  port_out[7]  ; clk_in     ; 4.060 ; 4.204 ; Rise       ; clk_in          ;
;  port_out[8]  ; clk_in     ; 4.072 ; 4.171 ; Rise       ; clk_in          ;
;  port_out[9]  ; clk_in     ; 4.264 ; 4.374 ; Rise       ; clk_in          ;
;  port_out[10] ; clk_in     ; 3.870 ; 3.991 ; Rise       ; clk_in          ;
;  port_out[11] ; clk_in     ; 4.091 ; 4.221 ; Rise       ; clk_in          ;
;  port_out[12] ; clk_in     ; 4.267 ; 4.406 ; Rise       ; clk_in          ;
;  port_out[13] ; clk_in     ; 3.976 ; 4.083 ; Rise       ; clk_in          ;
;  port_out[14] ; clk_in     ; 4.721 ; 4.920 ; Rise       ; clk_in          ;
;  port_out[15] ; clk_in     ; 3.973 ; 4.107 ; Rise       ; clk_in          ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -9.408   ; -0.568 ; N/A      ; N/A     ; -3.000              ;
;  Control:G1|rd   ; -3.549   ; -0.250 ; N/A      ; N/A     ; -2.174              ;
;  Control:G1|wr   ; -0.141   ; -0.345 ; N/A      ; N/A     ; -2.174              ;
;  clk_in          ; -9.408   ; -0.568 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -507.696 ; -3.287 ; 0.0      ; 0.0     ; -182.87             ;
;  Control:G1|rd   ; -50.251  ; -1.697 ; N/A      ; N/A     ; -18.174             ;
;  Control:G1|wr   ; -0.335   ; -1.033 ; N/A      ; N/A     ; -6.522              ;
;  clk_in          ; -457.110 ; -0.657 ; N/A      ; N/A     ; -162.869            ;
+------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; clk_in       ; clk_in     ; 1.770  ; 1.955 ; Rise       ; clk_in          ;
; port_in[*]   ; clk_in     ; 2.666  ; 3.166 ; Rise       ; clk_in          ;
;  port_in[0]  ; clk_in     ; -0.020 ; 0.277 ; Rise       ; clk_in          ;
;  port_in[1]  ; clk_in     ; 1.802  ; 2.278 ; Rise       ; clk_in          ;
;  port_in[2]  ; clk_in     ; 2.333  ; 2.839 ; Rise       ; clk_in          ;
;  port_in[3]  ; clk_in     ; 2.666  ; 3.166 ; Rise       ; clk_in          ;
;  port_in[4]  ; clk_in     ; 2.270  ; 2.755 ; Rise       ; clk_in          ;
;  port_in[5]  ; clk_in     ; 2.069  ; 2.551 ; Rise       ; clk_in          ;
;  port_in[6]  ; clk_in     ; 2.613  ; 3.140 ; Rise       ; clk_in          ;
;  port_in[7]  ; clk_in     ; 2.223  ; 2.775 ; Rise       ; clk_in          ;
;  port_in[8]  ; clk_in     ; 2.646  ; 3.115 ; Rise       ; clk_in          ;
;  port_in[9]  ; clk_in     ; 2.578  ; 3.101 ; Rise       ; clk_in          ;
;  port_in[10] ; clk_in     ; 2.030  ; 2.519 ; Rise       ; clk_in          ;
;  port_in[11] ; clk_in     ; 2.275  ; 2.825 ; Rise       ; clk_in          ;
;  port_in[12] ; clk_in     ; 2.482  ; 3.032 ; Rise       ; clk_in          ;
;  port_in[13] ; clk_in     ; 2.593  ; 3.129 ; Rise       ; clk_in          ;
;  port_in[14] ; clk_in     ; 2.327  ; 2.829 ; Rise       ; clk_in          ;
;  port_in[15] ; clk_in     ; 2.136  ; 2.644 ; Rise       ; clk_in          ;
; rst_in       ; clk_in     ; 2.969  ; 3.121 ; Rise       ; clk_in          ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; clk_in       ; clk_in     ; -0.275 ; -0.498 ; Rise       ; clk_in          ;
; port_in[*]   ; clk_in     ; 0.406  ; 0.288  ; Rise       ; clk_in          ;
;  port_in[0]  ; clk_in     ; 0.406  ; 0.288  ; Rise       ; clk_in          ;
;  port_in[1]  ; clk_in     ; -0.740 ; -1.364 ; Rise       ; clk_in          ;
;  port_in[2]  ; clk_in     ; -1.020 ; -1.663 ; Rise       ; clk_in          ;
;  port_in[3]  ; clk_in     ; -1.211 ; -1.866 ; Rise       ; clk_in          ;
;  port_in[4]  ; clk_in     ; -0.988 ; -1.630 ; Rise       ; clk_in          ;
;  port_in[5]  ; clk_in     ; -0.902 ; -1.535 ; Rise       ; clk_in          ;
;  port_in[6]  ; clk_in     ; -1.180 ; -1.859 ; Rise       ; clk_in          ;
;  port_in[7]  ; clk_in     ; -0.994 ; -1.658 ; Rise       ; clk_in          ;
;  port_in[8]  ; clk_in     ; -1.187 ; -1.838 ; Rise       ; clk_in          ;
;  port_in[9]  ; clk_in     ; -1.163 ; -1.848 ; Rise       ; clk_in          ;
;  port_in[10] ; clk_in     ; -0.878 ; -1.495 ; Rise       ; clk_in          ;
;  port_in[11] ; clk_in     ; -1.033 ; -1.703 ; Rise       ; clk_in          ;
;  port_in[12] ; clk_in     ; -1.141 ; -1.808 ; Rise       ; clk_in          ;
;  port_in[13] ; clk_in     ; -1.207 ; -1.873 ; Rise       ; clk_in          ;
;  port_in[14] ; clk_in     ; -1.031 ; -1.674 ; Rise       ; clk_in          ;
;  port_in[15] ; clk_in     ; -0.937 ; -1.582 ; Rise       ; clk_in          ;
; rst_in       ; clk_in     ; 0.613  ; 0.530  ; Rise       ; clk_in          ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; alu_out[*]    ; clk_in     ; 17.167 ; 17.217 ; Rise       ; clk_in          ;
;  alu_out[0]   ; clk_in     ; 12.636 ; 12.612 ; Rise       ; clk_in          ;
;  alu_out[1]   ; clk_in     ; 11.530 ; 11.530 ; Rise       ; clk_in          ;
;  alu_out[2]   ; clk_in     ; 13.434 ; 13.390 ; Rise       ; clk_in          ;
;  alu_out[3]   ; clk_in     ; 14.445 ; 14.362 ; Rise       ; clk_in          ;
;  alu_out[4]   ; clk_in     ; 14.439 ; 14.360 ; Rise       ; clk_in          ;
;  alu_out[5]   ; clk_in     ; 15.292 ; 15.304 ; Rise       ; clk_in          ;
;  alu_out[6]   ; clk_in     ; 14.782 ; 14.684 ; Rise       ; clk_in          ;
;  alu_out[7]   ; clk_in     ; 15.591 ; 15.524 ; Rise       ; clk_in          ;
;  alu_out[8]   ; clk_in     ; 14.821 ; 14.718 ; Rise       ; clk_in          ;
;  alu_out[9]   ; clk_in     ; 14.386 ; 14.277 ; Rise       ; clk_in          ;
;  alu_out[10]  ; clk_in     ; 16.358 ; 16.346 ; Rise       ; clk_in          ;
;  alu_out[11]  ; clk_in     ; 16.538 ; 16.447 ; Rise       ; clk_in          ;
;  alu_out[12]  ; clk_in     ; 15.617 ; 15.519 ; Rise       ; clk_in          ;
;  alu_out[13]  ; clk_in     ; 16.221 ; 16.167 ; Rise       ; clk_in          ;
;  alu_out[14]  ; clk_in     ; 16.245 ; 16.171 ; Rise       ; clk_in          ;
;  alu_out[15]  ; clk_in     ; 15.254 ; 15.182 ; Rise       ; clk_in          ;
;  alu_out[16]  ; clk_in     ; 15.058 ; 15.025 ; Rise       ; clk_in          ;
;  alu_out[17]  ; clk_in     ; 15.679 ; 15.567 ; Rise       ; clk_in          ;
;  alu_out[18]  ; clk_in     ; 15.491 ; 15.453 ; Rise       ; clk_in          ;
;  alu_out[19]  ; clk_in     ; 15.971 ; 15.924 ; Rise       ; clk_in          ;
;  alu_out[20]  ; clk_in     ; 17.167 ; 17.217 ; Rise       ; clk_in          ;
;  alu_out[21]  ; clk_in     ; 16.471 ; 16.412 ; Rise       ; clk_in          ;
;  alu_out[22]  ; clk_in     ; 16.133 ; 16.089 ; Rise       ; clk_in          ;
;  alu_out[23]  ; clk_in     ; 16.341 ; 16.238 ; Rise       ; clk_in          ;
;  alu_out[24]  ; clk_in     ; 16.291 ; 16.321 ; Rise       ; clk_in          ;
;  alu_out[25]  ; clk_in     ; 16.247 ; 16.146 ; Rise       ; clk_in          ;
;  alu_out[26]  ; clk_in     ; 16.848 ; 16.824 ; Rise       ; clk_in          ;
;  alu_out[27]  ; clk_in     ; 16.729 ; 16.684 ; Rise       ; clk_in          ;
;  alu_out[28]  ; clk_in     ; 16.288 ; 16.212 ; Rise       ; clk_in          ;
;  alu_out[29]  ; clk_in     ; 15.921 ; 15.869 ; Rise       ; clk_in          ;
;  alu_out[30]  ; clk_in     ; 16.253 ; 16.243 ; Rise       ; clk_in          ;
;  alu_out[31]  ; clk_in     ; 16.778 ; 16.765 ; Rise       ; clk_in          ;
; port_out[*]   ; clk_in     ; 8.425  ; 8.411  ; Rise       ; clk_in          ;
;  port_out[0]  ; clk_in     ; 7.268  ; 7.244  ; Rise       ; clk_in          ;
;  port_out[1]  ; clk_in     ; 7.392  ; 7.435  ; Rise       ; clk_in          ;
;  port_out[2]  ; clk_in     ; 7.121  ; 7.113  ; Rise       ; clk_in          ;
;  port_out[3]  ; clk_in     ; 7.485  ; 7.498  ; Rise       ; clk_in          ;
;  port_out[4]  ; clk_in     ; 7.665  ; 7.587  ; Rise       ; clk_in          ;
;  port_out[5]  ; clk_in     ; 7.051  ; 7.046  ; Rise       ; clk_in          ;
;  port_out[6]  ; clk_in     ; 6.383  ; 6.355  ; Rise       ; clk_in          ;
;  port_out[7]  ; clk_in     ; 7.159  ; 7.182  ; Rise       ; clk_in          ;
;  port_out[8]  ; clk_in     ; 7.270  ; 7.205  ; Rise       ; clk_in          ;
;  port_out[9]  ; clk_in     ; 7.550  ; 7.490  ; Rise       ; clk_in          ;
;  port_out[10] ; clk_in     ; 6.859  ; 6.885  ; Rise       ; clk_in          ;
;  port_out[11] ; clk_in     ; 7.239  ; 7.194  ; Rise       ; clk_in          ;
;  port_out[12] ; clk_in     ; 7.608  ; 7.536  ; Rise       ; clk_in          ;
;  port_out[13] ; clk_in     ; 7.017  ; 6.963  ; Rise       ; clk_in          ;
;  port_out[14] ; clk_in     ; 8.425  ; 8.411  ; Rise       ; clk_in          ;
;  port_out[15] ; clk_in     ; 7.050  ; 7.049  ; Rise       ; clk_in          ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; alu_out[*]    ; clk_in     ; 4.195 ; 4.256 ; Rise       ; clk_in          ;
;  alu_out[0]   ; clk_in     ; 4.981 ; 5.192 ; Rise       ; clk_in          ;
;  alu_out[1]   ; clk_in     ; 4.195 ; 4.256 ; Rise       ; clk_in          ;
;  alu_out[2]   ; clk_in     ; 4.731 ; 4.793 ; Rise       ; clk_in          ;
;  alu_out[3]   ; clk_in     ; 4.770 ; 4.956 ; Rise       ; clk_in          ;
;  alu_out[4]   ; clk_in     ; 4.685 ; 4.894 ; Rise       ; clk_in          ;
;  alu_out[5]   ; clk_in     ; 5.143 ; 5.423 ; Rise       ; clk_in          ;
;  alu_out[6]   ; clk_in     ; 4.850 ; 5.061 ; Rise       ; clk_in          ;
;  alu_out[7]   ; clk_in     ; 5.136 ; 5.328 ; Rise       ; clk_in          ;
;  alu_out[8]   ; clk_in     ; 4.801 ; 5.007 ; Rise       ; clk_in          ;
;  alu_out[9]   ; clk_in     ; 4.445 ; 4.620 ; Rise       ; clk_in          ;
;  alu_out[10]  ; clk_in     ; 5.638 ; 5.781 ; Rise       ; clk_in          ;
;  alu_out[11]  ; clk_in     ; 5.236 ; 5.440 ; Rise       ; clk_in          ;
;  alu_out[12]  ; clk_in     ; 4.995 ; 5.136 ; Rise       ; clk_in          ;
;  alu_out[13]  ; clk_in     ; 4.774 ; 4.973 ; Rise       ; clk_in          ;
;  alu_out[14]  ; clk_in     ; 5.121 ; 5.285 ; Rise       ; clk_in          ;
;  alu_out[15]  ; clk_in     ; 5.057 ; 5.154 ; Rise       ; clk_in          ;
;  alu_out[16]  ; clk_in     ; 4.556 ; 4.703 ; Rise       ; clk_in          ;
;  alu_out[17]  ; clk_in     ; 4.371 ; 4.510 ; Rise       ; clk_in          ;
;  alu_out[18]  ; clk_in     ; 4.757 ; 4.859 ; Rise       ; clk_in          ;
;  alu_out[19]  ; clk_in     ; 4.810 ; 4.833 ; Rise       ; clk_in          ;
;  alu_out[20]  ; clk_in     ; 5.781 ; 5.936 ; Rise       ; clk_in          ;
;  alu_out[21]  ; clk_in     ; 4.878 ; 4.967 ; Rise       ; clk_in          ;
;  alu_out[22]  ; clk_in     ; 5.609 ; 5.746 ; Rise       ; clk_in          ;
;  alu_out[23]  ; clk_in     ; 4.936 ; 4.989 ; Rise       ; clk_in          ;
;  alu_out[24]  ; clk_in     ; 5.558 ; 5.633 ; Rise       ; clk_in          ;
;  alu_out[25]  ; clk_in     ; 4.824 ; 4.908 ; Rise       ; clk_in          ;
;  alu_out[26]  ; clk_in     ; 5.782 ; 5.789 ; Rise       ; clk_in          ;
;  alu_out[27]  ; clk_in     ; 4.985 ; 5.107 ; Rise       ; clk_in          ;
;  alu_out[28]  ; clk_in     ; 5.236 ; 5.306 ; Rise       ; clk_in          ;
;  alu_out[29]  ; clk_in     ; 4.452 ; 4.526 ; Rise       ; clk_in          ;
;  alu_out[30]  ; clk_in     ; 5.221 ; 5.236 ; Rise       ; clk_in          ;
;  alu_out[31]  ; clk_in     ; 5.605 ; 5.752 ; Rise       ; clk_in          ;
; port_out[*]   ; clk_in     ; 3.615 ; 3.681 ; Rise       ; clk_in          ;
;  port_out[0]  ; clk_in     ; 4.108 ; 4.240 ; Rise       ; clk_in          ;
;  port_out[1]  ; clk_in     ; 4.176 ; 4.341 ; Rise       ; clk_in          ;
;  port_out[2]  ; clk_in     ; 4.038 ; 4.168 ; Rise       ; clk_in          ;
;  port_out[3]  ; clk_in     ; 4.203 ; 4.340 ; Rise       ; clk_in          ;
;  port_out[4]  ; clk_in     ; 4.359 ; 4.430 ; Rise       ; clk_in          ;
;  port_out[5]  ; clk_in     ; 3.983 ; 4.110 ; Rise       ; clk_in          ;
;  port_out[6]  ; clk_in     ; 3.615 ; 3.681 ; Rise       ; clk_in          ;
;  port_out[7]  ; clk_in     ; 4.060 ; 4.204 ; Rise       ; clk_in          ;
;  port_out[8]  ; clk_in     ; 4.072 ; 4.171 ; Rise       ; clk_in          ;
;  port_out[9]  ; clk_in     ; 4.264 ; 4.374 ; Rise       ; clk_in          ;
;  port_out[10] ; clk_in     ; 3.870 ; 3.991 ; Rise       ; clk_in          ;
;  port_out[11] ; clk_in     ; 4.091 ; 4.221 ; Rise       ; clk_in          ;
;  port_out[12] ; clk_in     ; 4.267 ; 4.406 ; Rise       ; clk_in          ;
;  port_out[13] ; clk_in     ; 3.976 ; 4.083 ; Rise       ; clk_in          ;
;  port_out[14] ; clk_in     ; 4.721 ; 4.920 ; Rise       ; clk_in          ;
;  port_out[15] ; clk_in     ; 3.973 ; 4.107 ; Rise       ; clk_in          ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_out[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk_in         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_in         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[12]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[13]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[14]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in[15]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; port_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; port_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; port_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; alu_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; alu_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; alu_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; alu_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; alu_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; alu_out[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; alu_out[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; alu_out[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; alu_out[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_out[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; port_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; port_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; port_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; alu_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; alu_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; alu_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; alu_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; alu_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; alu_out[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; alu_out[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; alu_out[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; alu_out[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_out[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; port_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; port_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; port_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; alu_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; alu_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; alu_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; alu_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; alu_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; alu_out[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; alu_out[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; alu_out[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; alu_out[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_out[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk_in        ; clk_in        ; 1641943  ; 193      ; 0        ; 0        ;
; Control:G1|rd ; clk_in        ; 41       ; 1        ; 0        ; 0        ;
; Control:G1|wr ; clk_in        ; 1        ; 1        ; 0        ; 0        ;
; clk_in        ; Control:G1|rd ; 41       ; 0        ; 0        ; 0        ;
; Control:G1|wr ; Control:G1|rd ; 16       ; 16       ; 0        ; 0        ;
; clk_in        ; Control:G1|wr ; 28       ; 0        ; 0        ; 0        ;
; Control:G1|rd ; Control:G1|wr ; 4        ; 4        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk_in        ; clk_in        ; 1641943  ; 193      ; 0        ; 0        ;
; Control:G1|rd ; clk_in        ; 41       ; 1        ; 0        ; 0        ;
; Control:G1|wr ; clk_in        ; 1        ; 1        ; 0        ; 0        ;
; clk_in        ; Control:G1|rd ; 41       ; 0        ; 0        ; 0        ;
; Control:G1|wr ; Control:G1|rd ; 16       ; 16       ; 0        ; 0        ;
; clk_in        ; Control:G1|wr ; 28       ; 0        ; 0        ; 0        ;
; Control:G1|rd ; Control:G1|wr ; 4        ; 4        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 169   ; 169  ;
; Unconstrained Output Ports      ; 48    ; 48   ;
; Unconstrained Output Port Paths ; 950   ; 950  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Tue Oct 23 19:51:51 2018
Info: Command: quartus_sta MCU -c MCU
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MCU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
    Info (332105): create_clock -period 1.000 -name Control:G1|rd Control:G1|rd
    Info (332105): create_clock -period 1.000 -name Control:G1|wr Control:G1|wr
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.408            -457.110 clk_in 
    Info (332119):    -3.549             -50.251 Control:G1|rd 
    Info (332119):    -0.141              -0.335 Control:G1|wr 
Info (332146): Worst-case hold slack is -0.568
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.568              -0.657 clk_in 
    Info (332119):    -0.345              -1.033 Control:G1|wr 
    Info (332119):    -0.250              -1.597 Control:G1|rd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -158.174 clk_in 
    Info (332119):    -2.174             -18.174 Control:G1|rd 
    Info (332119):    -2.174              -6.522 Control:G1|wr 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.296            -395.843 clk_in 
    Info (332119):    -3.077             -43.584 Control:G1|rd 
    Info (332119):    -0.037              -0.047 Control:G1|wr 
Info (332146): Worst-case hold slack is -0.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.488              -0.526 clk_in 
    Info (332119):    -0.261              -0.779 Control:G1|wr 
    Info (332119):    -0.219              -1.499 Control:G1|rd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -158.174 clk_in 
    Info (332119):    -2.174             -18.174 Control:G1|rd 
    Info (332119):    -2.174              -6.522 Control:G1|wr 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.848
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.848            -197.842 clk_in 
    Info (332119):    -1.399             -17.882 Control:G1|rd 
    Info (332119):     0.271               0.000 Control:G1|wr 
Info (332146): Worst-case hold slack is -0.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.406              -0.561 clk_in 
    Info (332119):    -0.305              -0.915 Control:G1|wr 
    Info (332119):    -0.178              -1.697 Control:G1|rd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -162.869 clk_in 
    Info (332119):    -1.000             -17.000 Control:G1|rd 
    Info (332119):    -1.000              -3.000 Control:G1|wr 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4720 megabytes
    Info: Processing ended: Tue Oct 23 19:51:54 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


