`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/04/07 11:18:02
// Design Name: 
// Module Name: regfile_InexRecur
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
//              4ä¸ªå‚æ•° i,z,k,l æ¯ä¸ªå‚æ•°8ä½(æ•°æ®å®½åº¦32ä½)
//
//              ğŸ–ï¼šä¸æ”¯æŒåŒæ—¶è¿›è¡Œéšæœºè¯»å’Œé¡ºåºè¯»
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module regfile_InexRecur(
    input clk,
    input rst_n,
    
    input seq_we,              // å†™ä½¿èƒ½
    input [31:0] seq_w_data,   // å†™æ•°æ®

    input ran_we,
    input [11:0] ran_w_addr,
    input [31:0] ran_w_data,


    // æ”¯æŒé¡ºåºè¯»å’Œéšæœºè¯»
    input seq_re,             // é¡ºåºè¯»ä½¿èƒ½

    input ran_re,             // éšæœºè¯»ä½¿èƒ½
    input [11:0] ran_r_addr,  // éšæœºè¯»åœ°å€

    output [11:0] r_addr, // å½“å‰æ•°æ®çš„åœ°å€
    output [31:0] r_data  // å½“å‰æ•°æ®
    );


    wire [11:0] out_seq_r_addr;
    wire [11:0] out_ran_r_addr;

    wire [31:0] seq_r_data;
    wire [31:0] ran_r_data;

    regfile #(.DATA_WIDTH(32)) regfile_inst(
        .clk(clk),
        .rst_n(rst_n),
    
        .seq_we(seq_we),                            
        .seq_w_data(seq_w_data),       

        .ran_we(ran_we),                           
        .ran_w_addr(ran_w_addr),                 
        .ran_w_data(ran_w_data),          

        .seq_re(seq_re),                           
        .seq_r_data(seq_r_data),               
        .out_seq_r_addr(out_seq_r_addr),       

        .ran_re(ran_re),                            
        .ran_r_addr(ran_r_addr),                 
        .ran_r_data(ran_r_data),  
        .out_ran_r_addr(out_ran_r_addr)
    );

    assign r_addr = seq_re ? out_seq_r_addr : (ran_re ? out_ran_r_addr : 12'bz);
    assign r_data = seq_re ? seq_r_data : (ran_re ? ran_r_data : 32'b0);

endmodule
