TimeQuest Timing Analyzer report for top_level
Thu Feb 18 13:06:55 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50MHz'
 13. Slow 1200mV 85C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'
 14. Slow 1200mV 85C Model Setup: 'clk_gen:U_CLK_GEN|temp_out'
 15. Slow 1200mV 85C Model Hold: 'clk50MHz'
 16. Slow 1200mV 85C Model Hold: 'clk_gen:U_CLK_GEN|temp_out'
 17. Slow 1200mV 85C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|temp_out'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk50MHz'
 33. Slow 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'
 34. Slow 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|temp_out'
 35. Slow 1200mV 0C Model Hold: 'clk50MHz'
 36. Slow 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|temp_out'
 37. Slow 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|temp_out'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk50MHz'
 52. Fast 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'
 53. Fast 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|temp_out'
 54. Fast 1200mV 0C Model Hold: 'clk50MHz'
 55. Fast 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|temp_out'
 56. Fast 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|temp_out'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top_level                                          ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                       ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; Clock Name                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                   ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; clk50MHz                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50MHz }                              ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz } ;
; clk_gen:U_CLK_GEN|temp_out            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:U_CLK_GEN|temp_out }            ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                   ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 347.83 MHz ; 250.0 MHz       ; clk50MHz                              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 459.98 MHz ; 459.98 MHz      ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;                                                               ;
; 675.22 MHz ; 500.0 MHz       ; clk_gen:U_CLK_GEN|temp_out            ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                            ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -1.875 ; -17.352       ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -1.174 ; -11.219       ;
; clk_gen:U_CLK_GEN|temp_out            ; -0.481 ; -1.667        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -0.131 ; -0.131        ;
; clk_gen:U_CLK_GEN|temp_out            ; 0.362  ; 0.000         ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.500  ; 0.000         ;
+---------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -3.000 ; -19.000       ;
; clk_gen:U_CLK_GEN|temp_out            ; -1.000 ; -24.000       ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -1.000 ; -10.000       ;
+---------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50MHz'                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.875 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.809      ;
; -1.782 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.716      ;
; -1.741 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.675      ;
; -1.740 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.674      ;
; -1.729 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.663      ;
; -1.727 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.661      ;
; -1.724 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.658      ;
; -1.723 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.656      ;
; -1.711 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.644      ;
; -1.695 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.628      ;
; -1.640 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.574      ;
; -1.627 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.561      ;
; -1.624 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.558      ;
; -1.617 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.550      ;
; -1.608 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.542      ;
; -1.590 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.523      ;
; -1.564 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.498      ;
; -1.525 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.459      ;
; -1.524 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.457      ;
; -1.517 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.450      ;
; -1.512 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.446      ;
; -1.511 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.445      ;
; -1.508 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.442      ;
; -1.474 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.407      ;
; -1.435 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.369      ;
; -1.426 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.360      ;
; -1.424 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.357      ;
; -1.423 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.357      ;
; -1.421 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.355      ;
; -1.410 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.344      ;
; -1.398 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.332      ;
; -1.377 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.311      ;
; -1.368 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.301      ;
; -1.314 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.247      ;
; -1.308 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.242      ;
; -1.305 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.239      ;
; -1.301 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.234      ;
; -1.298 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.232      ;
; -1.297 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.230      ;
; -1.293 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.227      ;
; -1.281 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.215      ;
; -1.279 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.213      ;
; -1.279 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.213      ;
; -1.270 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.203      ;
; -1.263 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.197      ;
; -1.261 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.195      ;
; -1.259 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.193      ;
; -1.258 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.192      ;
; -1.235 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.169      ;
; -1.212 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.146      ;
; -1.209 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.143      ;
; -1.208 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.142      ;
; -1.207 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.141      ;
; -1.194 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.128      ;
; -1.194 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.128      ;
; -1.192 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.126      ;
; -1.178 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.112      ;
; -1.177 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.110      ;
; -1.166 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.100      ;
; -1.163 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.097      ;
; -1.163 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.097      ;
; -1.163 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.097      ;
; -1.110 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.044      ;
; -1.109 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.043      ;
; -1.087 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.021      ;
; -1.079 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.013      ;
; -1.079 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.013      ;
; -1.072 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.005      ;
; -1.071 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 2.004      ;
; -1.064 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.998      ;
; -1.063 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.997      ;
; -1.056 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 1.989      ;
; -1.050 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.984      ;
; -1.047 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.981      ;
; -1.047 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.981      ;
; -1.045 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 1.978      ;
; -1.044 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.978      ;
; -1.042 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.976      ;
; -1.041 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.975      ;
; -1.028 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 1.961      ;
; -1.025 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 1.958      ;
; -1.023 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 1.956      ;
; -0.994 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.928      ;
; -0.991 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.925      ;
; -0.989 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.923      ;
; -0.964 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.898      ;
; -0.963 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 1.896      ;
; -0.963 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.897      ;
; -0.946 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.880      ;
; -0.940 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 1.873      ;
; -0.934 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.868      ;
; -0.934 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 1.867      ;
; -0.931 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.865      ;
; -0.929 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.863      ;
; -0.928 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.862      ;
; -0.925 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.859      ;
; -0.925 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.859      ;
; -0.918 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.852      ;
; -0.915 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.849      ;
; -0.913 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.847      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'                                                                                                                      ;
+--------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -1.174 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.108      ;
; -1.174 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.108      ;
; -1.174 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.108      ;
; -1.174 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.108      ;
; -1.174 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.108      ;
; -1.174 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.108      ;
; -1.174 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.108      ;
; -1.174 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.108      ;
; -1.172 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.106      ;
; -1.172 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.106      ;
; -1.172 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.106      ;
; -1.172 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.106      ;
; -1.172 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.106      ;
; -1.172 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.106      ;
; -1.172 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.106      ;
; -1.172 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 2.106      ;
; -1.170 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.397     ; 1.768      ;
; -1.170 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.397     ; 1.768      ;
; -1.170 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.397     ; 1.768      ;
; -1.170 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.397     ; 1.768      ;
; -1.170 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.397     ; 1.768      ;
; -1.170 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.397     ; 1.768      ;
; -1.170 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.397     ; 1.768      ;
; -1.170 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.397     ; 1.768      ;
; -1.064 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.998      ;
; -1.064 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.998      ;
; -1.064 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.998      ;
; -1.064 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.998      ;
; -1.064 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.998      ;
; -1.064 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.998      ;
; -1.064 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.998      ;
; -1.064 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.998      ;
; -1.057 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.991      ;
; -1.057 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.991      ;
; -1.057 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.991      ;
; -1.057 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.991      ;
; -1.057 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.991      ;
; -1.057 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.991      ;
; -1.057 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.991      ;
; -1.057 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.991      ;
; -1.029 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.963      ;
; -0.979 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.913      ;
; -0.979 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.913      ;
; -0.979 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.913      ;
; -0.979 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.913      ;
; -0.979 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.913      ;
; -0.979 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.913      ;
; -0.979 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.913      ;
; -0.979 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.913      ;
; -0.975 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.397     ; 1.573      ;
; -0.930 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.864      ;
; -0.930 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.864      ;
; -0.924 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.858      ;
; -0.924 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.858      ;
; -0.924 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.858      ;
; -0.924 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.858      ;
; -0.924 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.858      ;
; -0.924 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.858      ;
; -0.924 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.858      ;
; -0.924 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.858      ;
; -0.852 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.261      ; 2.108      ;
; -0.850 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.261      ; 2.106      ;
; -0.848 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.075     ; 1.768      ;
; -0.831 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.765      ;
; -0.824 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.758      ;
; -0.746 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.680      ;
; -0.742 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.261      ; 1.998      ;
; -0.735 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.261      ; 1.991      ;
; -0.707 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.261      ; 1.963      ;
; -0.657 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.261      ; 1.913      ;
; -0.608 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.261      ; 1.864      ;
; -0.602 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.261      ; 1.858      ;
; -0.547 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.481      ;
; -0.545 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.479      ;
; -0.402 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.336      ;
; -0.303 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 1.237      ;
; 0.089  ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.061     ; 0.845      ;
+--------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:U_CLK_GEN|temp_out'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.481 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.074     ; 1.402      ;
; -0.465 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 1.399      ;
; -0.265 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.261      ; 1.521      ;
; -0.259 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.261      ; 1.515      ;
; -0.259 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.261      ; 1.515      ;
; -0.256 ; gray2:U_GRAY|state.STATE1  ; gray2:U_GRAY|state.STATE3  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 1.190      ;
; -0.185 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.261      ; 1.441      ;
; -0.132 ; counter:U_COUNTER|count[3] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.074     ; 1.053      ;
; -0.067 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 1.001      ;
; -0.066 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.074     ; 0.987      ;
; -0.062 ; gray2:U_GRAY|state.STATEA  ; gray2:U_GRAY|state.STATEB  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.996      ;
; -0.051 ; gray2:U_GRAY|state.STATE4  ; gray2:U_GRAY|state.STATEC  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.985      ;
; -0.032 ; gray2:U_GRAY|state.STATEB  ; gray2:U_GRAY|state.STATE9  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.966      ;
; -0.029 ; gray2:U_GRAY|state.STATEF  ; gray2:U_GRAY|state.STATEE  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.963      ;
; -0.026 ; gray2:U_GRAY|state.STATE3  ; gray2:U_GRAY|state.STATE2  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.960      ;
; 0.079  ; gray2:U_GRAY|state.STATE6  ; gray2:U_GRAY|state.STATE7  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.855      ;
; 0.101  ; gray2:U_GRAY|state.STATEC  ; gray2:U_GRAY|state.STATED  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.833      ;
; 0.101  ; gray2:U_GRAY|state.STATE7  ; gray2:U_GRAY|state.STATE5  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.833      ;
; 0.104  ; gray2:U_GRAY|state.STATED  ; gray2:U_GRAY|state.STATEF  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.830      ;
; 0.206  ; quiz:U_QUIZ|state.STATE3   ; quiz:U_QUIZ|state.STATE0   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.728      ;
; 0.217  ; quiz:U_QUIZ|state.STATE2   ; quiz:U_QUIZ|state.STATE3   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.717      ;
; 0.220  ; gray2:U_GRAY|state.STATE0  ; gray2:U_GRAY|state.STATE1  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.714      ;
; 0.222  ; gray2:U_GRAY|state.STATE8  ; gray2:U_GRAY|state.STATE0  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.712      ;
; 0.225  ; gray2:U_GRAY|state.STATE2  ; gray2:U_GRAY|state.STATE6  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.709      ;
; 0.225  ; gray2:U_GRAY|state.STATE9  ; gray2:U_GRAY|state.STATE8  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.709      ;
; 0.225  ; gray2:U_GRAY|state.STATE5  ; gray2:U_GRAY|state.STATE4  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.709      ;
; 0.226  ; quiz:U_QUIZ|state.STATE1   ; quiz:U_QUIZ|state.STATE2   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.708      ;
; 0.243  ; quiz:U_QUIZ|state.STATE0   ; quiz:U_QUIZ|state.STATE1   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.691      ;
; 0.247  ; gray2:U_GRAY|state.STATEE  ; gray2:U_GRAY|state.STATEA  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.687      ;
; 0.275  ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.061     ; 0.659      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50MHz'                                                                                                                                                      ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.131 ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk50MHz    ; 0.000        ; 2.417      ; 2.672      ;
; 0.427  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk50MHz    ; -0.500       ; 2.417      ; 2.730      ;
; 0.570  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.573  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.793      ;
; 0.592  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.810      ;
; 0.844  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.065      ;
; 0.859  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.077      ;
; 0.861  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.082      ;
; 0.946  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.165      ;
; 0.952  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.171      ;
; 0.953  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.172      ;
; 0.955  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.174      ;
; 0.956  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.175      ;
; 0.957  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
; 0.958  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.176      ;
; 0.959  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.177      ;
; 0.971  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.189      ;
; 0.973  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.191      ;
; 0.973  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.191      ;
; 0.974  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.192      ;
; 0.981  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.200      ;
; 0.981  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.199      ;
; 0.990  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.208      ;
; 0.992  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.210      ;
; 1.013  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.232      ;
; 1.014  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.233      ;
; 1.042  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.260      ;
; 1.055  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.274      ;
; 1.062  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.281      ;
; 1.068  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.286      ;
; 1.083  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.301      ;
; 1.085  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.303      ;
; 1.087  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.305      ;
; 1.102  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.320      ;
; 1.104  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.322      ;
; 1.119  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.338      ;
; 1.120  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.338      ;
; 1.122  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.340      ;
; 1.122  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.341      ;
; 1.123  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.341      ;
; 1.130  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.349      ;
; 1.180  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.398      ;
; 1.182  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.400      ;
; 1.196  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.414      ;
; 1.197  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.415      ;
; 1.198  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.416      ;
; 1.199  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.417      ;
; 1.203  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.421      ;
; 1.204  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.422      ;
; 1.205  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.423      ;
; 1.209  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.427      ;
; 1.232  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.450      ;
; 1.234  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.452      ;
; 1.241  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.460      ;
; 1.257  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.476      ;
; 1.257  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.476      ;
; 1.266  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.485      ;
; 1.275  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.494      ;
; 1.275  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.494      ;
; 1.288  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.507      ;
; 1.290  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.509      ;
; 1.290  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.508      ;
; 1.292  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.510      ;
; 1.292  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.510      ;
; 1.294  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.513      ;
; 1.294  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.512      ;
; 1.307  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.525      ;
; 1.308  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.527      ;
; 1.308  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.526      ;
; 1.309  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.527      ;
; 1.310  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.528      ;
; 1.315  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.533      ;
; 1.317  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.536      ;
; 1.317  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.535      ;
; 1.318  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.537      ;
; 1.320  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.539      ;
; 1.320  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.539      ;
; 1.321  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.540      ;
; 1.330  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.548      ;
; 1.332  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.550      ;
; 1.332  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.551      ;
; 1.332  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.551      ;
; 1.333  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.551      ;
; 1.378  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.062      ; 1.597      ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:U_CLK_GEN|temp_out'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.362 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.580      ;
; 0.373 ; quiz:U_QUIZ|state.STATE0   ; quiz:U_QUIZ|state.STATE1   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.591      ;
; 0.375 ; gray2:U_GRAY|state.STATEE  ; gray2:U_GRAY|state.STATEA  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.593      ;
; 0.386 ; gray2:U_GRAY|state.STATE8  ; gray2:U_GRAY|state.STATE0  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.604      ;
; 0.388 ; gray2:U_GRAY|state.STATE0  ; gray2:U_GRAY|state.STATE1  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.606      ;
; 0.389 ; gray2:U_GRAY|state.STATE9  ; gray2:U_GRAY|state.STATE8  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.607      ;
; 0.389 ; gray2:U_GRAY|state.STATE5  ; gray2:U_GRAY|state.STATE4  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.607      ;
; 0.390 ; gray2:U_GRAY|state.STATE2  ; gray2:U_GRAY|state.STATE6  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.608      ;
; 0.395 ; quiz:U_QUIZ|state.STATE1   ; quiz:U_QUIZ|state.STATE2   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.613      ;
; 0.401 ; quiz:U_QUIZ|state.STATE2   ; quiz:U_QUIZ|state.STATE3   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.619      ;
; 0.409 ; quiz:U_QUIZ|state.STATE3   ; quiz:U_QUIZ|state.STATE0   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.627      ;
; 0.513 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.396      ; 1.066      ;
; 0.517 ; gray2:U_GRAY|state.STATED  ; gray2:U_GRAY|state.STATEF  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.735      ;
; 0.518 ; gray2:U_GRAY|state.STATEC  ; gray2:U_GRAY|state.STATED  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.736      ;
; 0.518 ; gray2:U_GRAY|state.STATE7  ; gray2:U_GRAY|state.STATE5  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.736      ;
; 0.527 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.396      ; 1.080      ;
; 0.539 ; gray2:U_GRAY|state.STATE6  ; gray2:U_GRAY|state.STATE7  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.757      ;
; 0.561 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.074      ; 0.792      ;
; 0.576 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.794      ;
; 0.595 ; counter:U_COUNTER|count[3] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.074      ; 0.826      ;
; 0.623 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.396      ; 1.176      ;
; 0.637 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.396      ; 1.190      ;
; 0.655 ; gray2:U_GRAY|state.STATEF  ; gray2:U_GRAY|state.STATEE  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.873      ;
; 0.656 ; gray2:U_GRAY|state.STATE3  ; gray2:U_GRAY|state.STATE2  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.874      ;
; 0.660 ; gray2:U_GRAY|state.STATEB  ; gray2:U_GRAY|state.STATE9  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.878      ;
; 0.670 ; gray2:U_GRAY|state.STATE4  ; gray2:U_GRAY|state.STATEC  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.888      ;
; 0.688 ; gray2:U_GRAY|state.STATEA  ; gray2:U_GRAY|state.STATEB  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 0.906      ;
; 0.850 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.074      ; 1.081      ;
; 0.860 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 1.078      ;
; 0.875 ; gray2:U_GRAY|state.STATE1  ; gray2:U_GRAY|state.STATE3  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.061      ; 1.093      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'                                                                                                                      ;
+-------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.500 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.397      ; 1.054      ;
; 0.514 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.397      ; 1.068      ;
; 0.522 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 0.740      ;
; 0.531 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 0.749      ;
; 0.549 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.075      ; 0.781      ;
; 0.559 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 0.777      ;
; 0.562 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 0.780      ;
; 0.562 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 0.781      ;
; 0.578 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 0.796      ;
; 0.834 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.052      ;
; 0.834 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.052      ;
; 0.836 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.054      ;
; 0.848 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.066      ;
; 0.850 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.068      ;
; 0.850 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.068      ;
; 0.852 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.070      ;
; 0.852 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.070      ;
; 0.913 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.131      ;
; 0.944 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.162      ;
; 0.946 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.164      ;
; 0.946 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.164      ;
; 0.946 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.164      ;
; 0.948 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.166      ;
; 0.948 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.166      ;
; 0.960 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.178      ;
; 0.962 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.180      ;
; 0.962 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.180      ;
; 0.964 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.182      ;
; 1.018 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.236      ;
; 1.058 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.276      ;
; 1.060 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.278      ;
; 1.060 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.278      ;
; 1.072 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.290      ;
; 1.074 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.292      ;
; 1.099 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.397      ; 1.653      ;
; 1.127 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.397      ; 1.681      ;
; 1.139 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.357      ;
; 1.142 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.360      ;
; 1.170 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.388      ;
; 1.172 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.261     ; 1.068      ;
; 1.172 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.390      ;
; 1.174 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.261     ; 1.070      ;
; 1.184 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.402      ;
; 1.186 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.404      ;
; 1.232 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.397      ; 1.786      ;
; 1.262 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.397      ; 1.816      ;
; 1.284 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.261     ; 1.180      ;
; 1.286 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.261     ; 1.182      ;
; 1.315 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.533      ;
; 1.353 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.397      ; 1.907      ;
; 1.356 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.397      ; 1.910      ;
; 1.396 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.261     ; 1.292      ;
; 1.398 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.261     ; 1.294      ;
; 1.402 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.620      ;
; 1.403 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.621      ;
; 1.435 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.653      ;
; 1.435 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.653      ;
; 1.435 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.653      ;
; 1.435 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.653      ;
; 1.435 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.653      ;
; 1.435 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.653      ;
; 1.435 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.653      ;
; 1.463 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.681      ;
; 1.463 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.681      ;
; 1.463 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.681      ;
; 1.511 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.729      ;
; 1.522 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.261     ; 1.418      ;
; 1.568 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.786      ;
; 1.568 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.786      ;
; 1.568 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.786      ;
; 1.568 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.786      ;
; 1.568 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.786      ;
; 1.568 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.786      ;
; 1.598 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.816      ;
; 1.598 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.816      ;
; 1.689 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.907      ;
; 1.689 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.907      ;
; 1.689 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.907      ;
; 1.689 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.907      ;
; 1.692 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.910      ;
; 1.692 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.910      ;
; 1.692 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.910      ;
; 1.692 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.910      ;
; 1.692 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.061      ; 1.910      ;
; 1.692 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.261     ; 1.588      ;
; 1.692 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.261     ; 1.588      ;
+-------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|o                         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[0]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[10]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[11]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[12]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[13]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[14]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[1]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[2]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[3]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[4]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[5]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[6]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[7]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[8]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[9]|clk              ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0]           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk             ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|i                         ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0]           ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk             ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|clk                ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[13]|clk             ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[14]|clk             ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[5]|clk              ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[7]|clk              ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[8]|clk              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[0]|clk              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[10]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[11]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[12]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[1]|clk              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[2]|clk              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[3]|clk              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[4]|clk              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[6]|clk              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[9]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|temp_out'                                                                   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE4           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE5           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE6           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE7           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE8           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE9           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEA           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEB           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATED           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEE           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEF           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE3            ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[2]          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[3]          ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE0           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE1           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE2           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE3           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE4           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE5           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE6           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE7           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE8           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE9           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEA           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEB           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEC           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATED           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEE           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEF           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE0            ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE1            ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE2            ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE3            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[0]          ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[1]          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[0]          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[1]          ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE0            ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE1            ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE2            ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE3            ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE0           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE1           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE2           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE3           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE4           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE5           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE6           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE7           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE8           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE9           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEA           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEB           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEC           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATED           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEE           ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEF           ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[2]          ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[3]          ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[2]|clk              ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[3]|clk              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE1|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE2|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE3|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE4|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE5|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE6|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE7|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE8|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE9|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEA|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEB|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEC|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATED|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEE|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEF|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE1|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE2|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE3|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[0]|clk              ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[1]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out~clkctrl|inclk[0] ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out|q                ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|temp_out             ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[2]             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[0]             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[1]             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[3]             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[4]             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[5]             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[6]             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[7]             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[8]             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|temp_out             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[0]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[1]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[3]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[4]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[5]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[6]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[7]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[8]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|temp_out             ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[2]             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[2]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[0]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[1]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[3]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[4]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[5]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[6]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[7]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[8]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|temp_out|clk                 ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|q                ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|outclk   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[0]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[1]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[3]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[4]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[5]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[6]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[7]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[8]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|temp_out|clk                 ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[2]|clk                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 2.864 ; 3.342 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 2.864 ; 3.342 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
; button[*]  ; clk_gen:U_CLK_GEN|temp_out            ; 2.906 ; 3.410 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[0] ; clk_gen:U_CLK_GEN|temp_out            ; 2.906 ; 3.342 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[1] ; clk_gen:U_CLK_GEN|temp_out            ; 2.889 ; 3.410 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
; switch[*]  ; clk_gen:U_CLK_GEN|temp_out            ; 2.307 ; 2.745 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[6] ; clk_gen:U_CLK_GEN|temp_out            ; 2.186 ; 2.638 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[7] ; clk_gen:U_CLK_GEN|temp_out            ; 2.307 ; 2.745 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[8] ; clk_gen:U_CLK_GEN|temp_out            ; 1.958 ; 2.402 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[9] ; clk_gen:U_CLK_GEN|temp_out            ; 2.249 ; 2.736 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -1.352 ; -1.771 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -1.352 ; -1.771 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
; button[*]  ; clk_gen:U_CLK_GEN|temp_out            ; -1.706 ; -2.177 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[0] ; clk_gen:U_CLK_GEN|temp_out            ; -2.082 ; -2.558 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[1] ; clk_gen:U_CLK_GEN|temp_out            ; -1.706 ; -2.177 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
; switch[*]  ; clk_gen:U_CLK_GEN|temp_out            ; -1.546 ; -1.978 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[6] ; clk_gen:U_CLK_GEN|temp_out            ; -1.779 ; -2.207 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[7] ; clk_gen:U_CLK_GEN|temp_out            ; -1.907 ; -2.332 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[8] ; clk_gen:U_CLK_GEN|temp_out            ; -1.546 ; -1.978 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[9] ; clk_gen:U_CLK_GEN|temp_out            ; -1.827 ; -2.299 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|temp_out ; 6.023 ; 6.044 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|temp_out ; 5.049 ; 5.016 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|temp_out ; 5.796 ; 5.780 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|temp_out ; 6.023 ; 6.044 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|temp_out ; 6.023 ; 6.044 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|temp_out ; 5.295 ; 5.269 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|temp_out ; 6.003 ; 6.028 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|temp_out ; 6.457 ; 6.553 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|temp_out ; 6.457 ; 6.553 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|temp_out ; 6.192 ; 6.117 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|temp_out ; 6.186 ; 6.112 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|temp_out ; 6.156 ; 6.082 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|temp_out ; 6.319 ; 6.288 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|temp_out ; 6.123 ; 6.115 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|temp_out ; 6.387 ; 6.292 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|temp_out ; 7.855 ; 7.804 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|temp_out ; 7.768 ; 7.711 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|temp_out ; 7.634 ; 7.547 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|temp_out ; 7.537 ; 7.562 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|temp_out ; 7.691 ; 7.800 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|temp_out ; 7.752 ; 7.780 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|temp_out ; 7.704 ; 7.804 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|temp_out ; 7.855 ; 7.766 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|temp_out ; 4.922 ; 4.889 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|temp_out ; 4.922 ; 4.889 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|temp_out ; 5.348 ; 5.321 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|temp_out ; 5.778 ; 5.769 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|temp_out ; 5.778 ; 5.769 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|temp_out ; 5.158 ; 5.131 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|temp_out ; 5.758 ; 5.754 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|temp_out ; 5.573 ; 5.535 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|temp_out ; 5.910 ; 5.966 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|temp_out ; 5.609 ; 5.594 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|temp_out ; 5.604 ; 5.569 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|temp_out ; 5.573 ; 5.535 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|temp_out ; 5.734 ; 5.732 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|temp_out ; 5.609 ; 5.574 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|temp_out ; 5.817 ; 5.744 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|temp_out ; 6.033 ; 5.956 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|temp_out ; 6.203 ; 6.112 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|temp_out ; 6.033 ; 5.956 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|temp_out ; 6.038 ; 5.959 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|temp_out ; 6.166 ; 6.241 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|temp_out ; 6.158 ; 6.243 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|temp_out ; 6.153 ; 6.201 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|temp_out ; 6.247 ; 6.169 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                    ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 386.7 MHz  ; 250.0 MHz       ; clk50MHz                              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 509.16 MHz ; 500.0 MHz       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; limit due to minimum period restriction (tmin)                ;
; 757.0 MHz  ; 500.0 MHz       ; clk_gen:U_CLK_GEN|temp_out            ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -1.586 ; -13.692       ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -0.964 ; -9.178        ;
; clk_gen:U_CLK_GEN|temp_out            ; -0.321 ; -0.864        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -0.139 ; -0.139        ;
; clk_gen:U_CLK_GEN|temp_out            ; 0.322  ; 0.000         ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.445  ; 0.000         ;
+---------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary               ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -3.000 ; -19.000       ;
; clk_gen:U_CLK_GEN|temp_out            ; -1.000 ; -24.000       ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -1.000 ; -10.000       ;
+---------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50MHz'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.586 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.527      ;
; -1.507 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.448      ;
; -1.471 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.412      ;
; -1.469 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.410      ;
; -1.463 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.404      ;
; -1.455 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.396      ;
; -1.445 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.386      ;
; -1.443 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.384      ;
; -1.428 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.369      ;
; -1.420 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.361      ;
; -1.350 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.291      ;
; -1.338 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.279      ;
; -1.331 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.272      ;
; -1.320 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.261      ;
; -1.310 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.251      ;
; -1.304 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.245      ;
; -1.297 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.238      ;
; -1.261 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.202      ;
; -1.251 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.192      ;
; -1.251 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.192      ;
; -1.239 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.180      ;
; -1.233 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.174      ;
; -1.208 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.149      ;
; -1.197 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.138      ;
; -1.189 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.130      ;
; -1.187 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.128      ;
; -1.152 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.093      ;
; -1.147 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.088      ;
; -1.140 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.081      ;
; -1.131 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.072      ;
; -1.128 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.069      ;
; -1.121 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.062      ;
; -1.115 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.056      ;
; -1.070 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.011      ;
; -1.059 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 2.000      ;
; -1.058 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.999      ;
; -1.051 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.992      ;
; -1.048 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.989      ;
; -1.042 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.983      ;
; -1.037 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.978      ;
; -1.032 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.973      ;
; -1.031 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.972      ;
; -1.023 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.964      ;
; -1.021 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.962      ;
; -1.020 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.961      ;
; -1.018 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.959      ;
; -1.018 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.959      ;
; -1.012 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.952      ;
; -1.008 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.949      ;
; -0.985 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.926      ;
; -0.982 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.923      ;
; -0.981 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.922      ;
; -0.980 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.921      ;
; -0.952 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.893      ;
; -0.952 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.893      ;
; -0.949 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.890      ;
; -0.943 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.883      ;
; -0.935 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.875      ;
; -0.921 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.862      ;
; -0.908 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.849      ;
; -0.906 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.846      ;
; -0.900 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.841      ;
; -0.895 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.836      ;
; -0.889 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.829      ;
; -0.887 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.828      ;
; -0.854 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.795      ;
; -0.853 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.794      ;
; -0.844 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.785      ;
; -0.844 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.784      ;
; -0.843 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.784      ;
; -0.841 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.782      ;
; -0.836 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.776      ;
; -0.820 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.760      ;
; -0.817 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.757      ;
; -0.806 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.746      ;
; -0.806 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.746      ;
; -0.806 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.747      ;
; -0.806 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.746      ;
; -0.803 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.744      ;
; -0.802 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.743      ;
; -0.801 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.742      ;
; -0.798 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.739      ;
; -0.796 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.737      ;
; -0.795 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.736      ;
; -0.788 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.728      ;
; -0.752 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.693      ;
; -0.740 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.681      ;
; -0.737 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.677      ;
; -0.737 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.677      ;
; -0.736 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.676      ;
; -0.729 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.670      ;
; -0.726 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.667      ;
; -0.724 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.665      ;
; -0.717 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.707 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.647      ;
; -0.706 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.646      ;
; -0.706 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.646      ;
; -0.701 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.641      ;
; -0.699 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.639      ;
; -0.688 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 1.629      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'                                                                                                                       ;
+--------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.964 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.359     ; 1.600      ;
; -0.964 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.359     ; 1.600      ;
; -0.964 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.359     ; 1.600      ;
; -0.964 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.359     ; 1.600      ;
; -0.964 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.359     ; 1.600      ;
; -0.964 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.359     ; 1.600      ;
; -0.964 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.359     ; 1.600      ;
; -0.964 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.359     ; 1.600      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.960 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.901      ;
; -0.857 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.798      ;
; -0.857 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.798      ;
; -0.857 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.798      ;
; -0.857 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.798      ;
; -0.857 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.798      ;
; -0.857 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.798      ;
; -0.857 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.798      ;
; -0.857 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.798      ;
; -0.851 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.792      ;
; -0.851 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.792      ;
; -0.851 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.792      ;
; -0.851 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.792      ;
; -0.851 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.792      ;
; -0.851 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.792      ;
; -0.851 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.792      ;
; -0.851 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.792      ;
; -0.839 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.780      ;
; -0.839 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.780      ;
; -0.839 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.780      ;
; -0.839 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.780      ;
; -0.839 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.780      ;
; -0.839 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.780      ;
; -0.839 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.780      ;
; -0.839 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.780      ;
; -0.795 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.359     ; 1.431      ;
; -0.787 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.728      ;
; -0.787 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.728      ;
; -0.787 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.728      ;
; -0.787 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.728      ;
; -0.787 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.728      ;
; -0.787 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.728      ;
; -0.787 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.728      ;
; -0.787 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.728      ;
; -0.746 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.687      ;
; -0.746 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.687      ;
; -0.746 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.687      ;
; -0.746 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.687      ;
; -0.746 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.687      ;
; -0.746 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.687      ;
; -0.746 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.687      ;
; -0.746 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.687      ;
; -0.729 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.670      ;
; -0.729 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.670      ;
; -0.671 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.600      ;
; -0.667 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.239      ; 1.901      ;
; -0.667 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.239      ; 1.901      ;
; -0.630 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.571      ;
; -0.624 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.565      ;
; -0.564 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.239      ; 1.798      ;
; -0.560 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.501      ;
; -0.558 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.239      ; 1.792      ;
; -0.546 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.239      ; 1.780      ;
; -0.494 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.239      ; 1.728      ;
; -0.453 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.239      ; 1.687      ;
; -0.436 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.239      ; 1.670      ;
; -0.380 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.321      ;
; -0.380 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.321      ;
; -0.259 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.200      ;
; -0.166 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 1.107      ;
; 0.194  ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.054     ; 0.747      ;
+--------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|temp_out'                                                                                                            ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.321 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.066     ; 1.250      ;
; -0.304 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.053     ; 1.246      ;
; -0.122 ; gray2:U_GRAY|state.STATE1  ; gray2:U_GRAY|state.STATE3  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 1.062      ;
; -0.117 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.239      ; 1.351      ;
; -0.112 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.239      ; 1.346      ;
; -0.099 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.239      ; 1.333      ;
; -0.051 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.239      ; 1.285      ;
; -0.005 ; counter:U_COUNTER|count[3] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.066     ; 0.934      ;
; 0.048  ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.053     ; 0.894      ;
; 0.051  ; gray2:U_GRAY|state.STATEA  ; gray2:U_GRAY|state.STATEB  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.889      ;
; 0.053  ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.066     ; 0.876      ;
; 0.058  ; gray2:U_GRAY|state.STATE4  ; gray2:U_GRAY|state.STATEC  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.882      ;
; 0.078  ; gray2:U_GRAY|state.STATEB  ; gray2:U_GRAY|state.STATE9  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.862      ;
; 0.078  ; gray2:U_GRAY|state.STATEF  ; gray2:U_GRAY|state.STATEE  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.862      ;
; 0.083  ; gray2:U_GRAY|state.STATE3  ; gray2:U_GRAY|state.STATE2  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.857      ;
; 0.171  ; gray2:U_GRAY|state.STATE6  ; gray2:U_GRAY|state.STATE7  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.769      ;
; 0.192  ; gray2:U_GRAY|state.STATEC  ; gray2:U_GRAY|state.STATED  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.748      ;
; 0.192  ; gray2:U_GRAY|state.STATE7  ; gray2:U_GRAY|state.STATE5  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.748      ;
; 0.194  ; gray2:U_GRAY|state.STATED  ; gray2:U_GRAY|state.STATEF  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.746      ;
; 0.287  ; quiz:U_QUIZ|state.STATE3   ; quiz:U_QUIZ|state.STATE0   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.054     ; 0.654      ;
; 0.299  ; gray2:U_GRAY|state.STATE0  ; gray2:U_GRAY|state.STATE1  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.641      ;
; 0.299  ; gray2:U_GRAY|state.STATE8  ; gray2:U_GRAY|state.STATE0  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.641      ;
; 0.305  ; quiz:U_QUIZ|state.STATE2   ; quiz:U_QUIZ|state.STATE3   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.054     ; 0.636      ;
; 0.311  ; gray2:U_GRAY|state.STATE2  ; gray2:U_GRAY|state.STATE6  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.629      ;
; 0.311  ; gray2:U_GRAY|state.STATE9  ; gray2:U_GRAY|state.STATE8  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.629      ;
; 0.312  ; gray2:U_GRAY|state.STATE5  ; gray2:U_GRAY|state.STATE4  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.628      ;
; 0.313  ; quiz:U_QUIZ|state.STATE1   ; quiz:U_QUIZ|state.STATE2   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.054     ; 0.628      ;
; 0.320  ; quiz:U_QUIZ|state.STATE0   ; quiz:U_QUIZ|state.STATE1   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.054     ; 0.621      ;
; 0.331  ; gray2:U_GRAY|state.STATEE  ; gray2:U_GRAY|state.STATEA  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.055     ; 0.609      ;
; 0.359  ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.053     ; 0.583      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50MHz'                                                                                                                                                       ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.139 ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk50MHz    ; 0.000        ; 2.226      ; 2.441      ;
; 0.354  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk50MHz    ; -0.500       ; 2.226      ; 2.434      ;
; 0.511  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.711      ;
; 0.514  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.715      ;
; 0.529  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.728      ;
; 0.755  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.955      ;
; 0.757  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.956      ;
; 0.759  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.958      ;
; 0.762  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.961      ;
; 0.765  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.964      ;
; 0.769  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.968      ;
; 0.771  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.970      ;
; 0.772  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.971      ;
; 0.772  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 0.971      ;
; 0.848  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.047      ;
; 0.852  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.050      ;
; 0.852  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.051      ;
; 0.853  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.051      ;
; 0.853  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.052      ;
; 0.855  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.054      ;
; 0.856  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.054      ;
; 0.857  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.056      ;
; 0.857  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.055      ;
; 0.864  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.063      ;
; 0.865  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.064      ;
; 0.867  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.066      ;
; 0.890  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.088      ;
; 0.892  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.090      ;
; 0.894  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.093      ;
; 0.897  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.095      ;
; 0.923  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.122      ;
; 0.924  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.123      ;
; 0.937  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.136      ;
; 0.943  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.141      ;
; 0.949  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.148      ;
; 0.953  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.152      ;
; 0.957  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.156      ;
; 0.960  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.159      ;
; 0.961  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.160      ;
; 0.964  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.163      ;
; 0.966  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.165      ;
; 0.986  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.184      ;
; 0.993  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.191      ;
; 0.995  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.193      ;
; 1.011  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.209      ;
; 1.018  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.217      ;
; 1.019  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.218      ;
; 1.021  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.220      ;
; 1.031  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.229      ;
; 1.037  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.236      ;
; 1.044  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.243      ;
; 1.052  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.251      ;
; 1.053  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.252      ;
; 1.059  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.258      ;
; 1.060  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.259      ;
; 1.073  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.271      ;
; 1.084  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.282      ;
; 1.091  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.289      ;
; 1.093  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.292      ;
; 1.093  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.291      ;
; 1.107  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.305      ;
; 1.133  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.332      ;
; 1.134  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.333      ;
; 1.140  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.339      ;
; 1.140  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.338      ;
; 1.140  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.339      ;
; 1.140  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.339      ;
; 1.141  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.340      ;
; 1.146  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.345      ;
; 1.148  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.347      ;
; 1.151  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.350      ;
; 1.153  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.352      ;
; 1.155  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.354      ;
; 1.157  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.355      ;
; 1.157  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.355      ;
; 1.159  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.358      ;
; 1.160  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.359      ;
; 1.166  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.365      ;
; 1.169  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.367      ;
; 1.180  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.378      ;
; 1.188  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.386      ;
; 1.189  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.387      ;
; 1.189  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.387      ;
; 1.192  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.390      ;
; 1.192  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.390      ;
; 1.193  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.391      ;
; 1.195  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.394      ;
; 1.200  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.398      ;
; 1.204  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.402      ;
; 1.214  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.413      ;
; 1.214  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.413      ;
; 1.230  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.055      ; 1.429      ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|temp_out'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.322 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.053      ; 0.519      ;
; 0.332 ; quiz:U_QUIZ|state.STATE0   ; quiz:U_QUIZ|state.STATE1   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.054      ; 0.530      ;
; 0.339 ; gray2:U_GRAY|state.STATEE  ; gray2:U_GRAY|state.STATEA  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.538      ;
; 0.343 ; gray2:U_GRAY|state.STATE8  ; gray2:U_GRAY|state.STATE0  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.542      ;
; 0.346 ; gray2:U_GRAY|state.STATE0  ; gray2:U_GRAY|state.STATE1  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.545      ;
; 0.350 ; gray2:U_GRAY|state.STATE2  ; gray2:U_GRAY|state.STATE6  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.549      ;
; 0.351 ; gray2:U_GRAY|state.STATE9  ; gray2:U_GRAY|state.STATE8  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.550      ;
; 0.352 ; gray2:U_GRAY|state.STATE5  ; gray2:U_GRAY|state.STATE4  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.551      ;
; 0.358 ; quiz:U_QUIZ|state.STATE1   ; quiz:U_QUIZ|state.STATE2   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.054      ; 0.556      ;
; 0.364 ; quiz:U_QUIZ|state.STATE3   ; quiz:U_QUIZ|state.STATE0   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.054      ; 0.562      ;
; 0.364 ; quiz:U_QUIZ|state.STATE2   ; quiz:U_QUIZ|state.STATE3   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.054      ; 0.562      ;
; 0.457 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.358      ; 0.959      ;
; 0.465 ; gray2:U_GRAY|state.STATED  ; gray2:U_GRAY|state.STATEF  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; gray2:U_GRAY|state.STATEC  ; gray2:U_GRAY|state.STATED  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; gray2:U_GRAY|state.STATE7  ; gray2:U_GRAY|state.STATE5  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.358      ; 0.968      ;
; 0.485 ; gray2:U_GRAY|state.STATE6  ; gray2:U_GRAY|state.STATE7  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.684      ;
; 0.504 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.066      ; 0.714      ;
; 0.519 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.053      ; 0.716      ;
; 0.528 ; counter:U_COUNTER|count[3] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.066      ; 0.738      ;
; 0.546 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.358      ; 1.048      ;
; 0.555 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.358      ; 1.057      ;
; 0.593 ; gray2:U_GRAY|state.STATEF  ; gray2:U_GRAY|state.STATEE  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.792      ;
; 0.598 ; gray2:U_GRAY|state.STATE3  ; gray2:U_GRAY|state.STATE2  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.797      ;
; 0.602 ; gray2:U_GRAY|state.STATEB  ; gray2:U_GRAY|state.STATE9  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.801      ;
; 0.613 ; gray2:U_GRAY|state.STATE4  ; gray2:U_GRAY|state.STATEC  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.812      ;
; 0.627 ; gray2:U_GRAY|state.STATEA  ; gray2:U_GRAY|state.STATEB  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.826      ;
; 0.755 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.066      ; 0.965      ;
; 0.764 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.053      ; 0.961      ;
; 0.800 ; gray2:U_GRAY|state.STATE1  ; gray2:U_GRAY|state.STATE3  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.055      ; 0.999      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'                                                                                                                       ;
+-------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.359      ; 0.948      ;
; 0.455 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.359      ; 0.958      ;
; 0.468 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.666      ;
; 0.483 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.681      ;
; 0.495 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 0.705      ;
; 0.501 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.699      ;
; 0.503 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.701      ;
; 0.504 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.702      ;
; 0.505 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.703      ;
; 0.506 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.704      ;
; 0.507 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.705      ;
; 0.519 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.717      ;
; 0.745 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.943      ;
; 0.747 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.945      ;
; 0.749 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.947      ;
; 0.753 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.951      ;
; 0.755 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.954      ;
; 0.762 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 0.961      ;
; 0.814 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.012      ;
; 0.836 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.034      ;
; 0.838 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.036      ;
; 0.839 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.037      ;
; 0.843 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.041      ;
; 0.845 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.044      ;
; 0.849 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.047      ;
; 0.852 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.050      ;
; 0.856 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.054      ;
; 0.859 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.057      ;
; 0.908 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.106      ;
; 0.934 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.132      ;
; 0.935 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.133      ;
; 0.941 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.139      ;
; 0.942 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.140      ;
; 0.945 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.143      ;
; 0.952 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.150      ;
; 0.994 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.359      ; 1.497      ;
; 1.017 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.215      ;
; 1.017 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.359      ; 1.520      ;
; 1.019 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.217      ;
; 1.031 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.229      ;
; 1.038 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.236      ;
; 1.041 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.239      ;
; 1.048 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.246      ;
; 1.049 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.239     ; 0.954      ;
; 1.056 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.239     ; 0.961      ;
; 1.111 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.359      ; 1.614      ;
; 1.134 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.359      ; 1.637      ;
; 1.145 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.239     ; 1.050      ;
; 1.152 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.239     ; 1.057      ;
; 1.202 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.400      ;
; 1.220 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.359      ; 1.723      ;
; 1.222 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.359      ; 1.725      ;
; 1.241 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.239     ; 1.146      ;
; 1.248 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.239     ; 1.153      ;
; 1.281 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.479      ;
; 1.282 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.480      ;
; 1.299 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.497      ;
; 1.299 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.497      ;
; 1.299 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.497      ;
; 1.299 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.497      ;
; 1.299 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.497      ;
; 1.299 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.497      ;
; 1.299 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.497      ;
; 1.322 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.520      ;
; 1.322 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.520      ;
; 1.322 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.520      ;
; 1.360 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.558      ;
; 1.362 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.239     ; 1.267      ;
; 1.416 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.614      ;
; 1.416 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.614      ;
; 1.416 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.614      ;
; 1.416 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.614      ;
; 1.416 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.614      ;
; 1.416 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.614      ;
; 1.439 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.637      ;
; 1.439 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.637      ;
; 1.525 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.723      ;
; 1.525 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.723      ;
; 1.525 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.723      ;
; 1.525 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.723      ;
; 1.527 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.725      ;
; 1.527 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.725      ;
; 1.527 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.725      ;
; 1.527 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.725      ;
; 1.527 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.054      ; 1.725      ;
; 1.527 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.239     ; 1.432      ;
; 1.527 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.239     ; 1.432      ;
+-------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|o                         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[0]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[10]|clk             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[11]|clk             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[12]|clk             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[1]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[2]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[3]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[4]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[6]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[9]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[13]|clk             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[14]|clk             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[5]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[7]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[8]|clk              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0]           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk             ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|i                         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0]           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|clk                ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[0]|clk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[10]|clk             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[11]|clk             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[12]|clk             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[13]|clk             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[14]|clk             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[1]|clk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[2]|clk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[3]|clk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[4]|clk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[5]|clk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[6]|clk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[7]|clk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[8]|clk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[9]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|temp_out'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE4           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE5           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE6           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE7           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE8           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE9           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEA           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEB           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATED           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEE           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEF           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE3            ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[2]          ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[3]          ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[0]          ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[1]          ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE0            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE1            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE2            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE3            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE0           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE1           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE2           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE3           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE4           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE5           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE6           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE7           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE8           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE9           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEA           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEB           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEC           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATED           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEE           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEF           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE0           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE1           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE2           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE3           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE4           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE5           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE6           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE7           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE8           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE9           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEA           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEB           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEC           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATED           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEE           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEF           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE0            ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE1            ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE2            ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE3            ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[0]          ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[1]          ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[2]          ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[3]          ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE0|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE1|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE2|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE3|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE4|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE5|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE6|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE7|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE8|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE9|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEA|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEB|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEC|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATED|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEE|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEF|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE0|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE1|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE2|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE3|clk             ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[0]|clk              ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[1]|clk              ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[2]|clk              ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[3]|clk              ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out~clkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out|q                ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|temp_out             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[0]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[1]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[3]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[4]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[5]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[6]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[7]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[8]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|temp_out             ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[2]             ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[2]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[0]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[1]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[3]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[4]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[5]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[6]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[7]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[8]             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|temp_out             ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[0]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[1]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[3]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[4]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[5]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[6]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[7]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[8]|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|temp_out|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|outclk   ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|q                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[2]|clk                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|outclk   ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[0]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[1]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[3]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[4]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[5]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[6]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[7]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[8]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|temp_out|clk                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 2.561 ; 2.942 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 2.561 ; 2.942 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
; button[*]  ; clk_gen:U_CLK_GEN|temp_out            ; 2.616 ; 2.981 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[0] ; clk_gen:U_CLK_GEN|temp_out            ; 2.616 ; 2.960 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[1] ; clk_gen:U_CLK_GEN|temp_out            ; 2.579 ; 2.981 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
; switch[*]  ; clk_gen:U_CLK_GEN|temp_out            ; 2.062 ; 2.418 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[6] ; clk_gen:U_CLK_GEN|temp_out            ; 1.960 ; 2.306 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[7] ; clk_gen:U_CLK_GEN|temp_out            ; 2.062 ; 2.418 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[8] ; clk_gen:U_CLK_GEN|temp_out            ; 1.747 ; 2.104 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[9] ; clk_gen:U_CLK_GEN|temp_out            ; 2.017 ; 2.411 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -1.188 ; -1.560 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -1.188 ; -1.560 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
; button[*]  ; clk_gen:U_CLK_GEN|temp_out            ; -1.527 ; -1.894 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[0] ; clk_gen:U_CLK_GEN|temp_out            ; -1.873 ; -2.250 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[1] ; clk_gen:U_CLK_GEN|temp_out            ; -1.527 ; -1.894 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
; switch[*]  ; clk_gen:U_CLK_GEN|temp_out            ; -1.381 ; -1.729 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[6] ; clk_gen:U_CLK_GEN|temp_out            ; -1.599 ; -1.930 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[7] ; clk_gen:U_CLK_GEN|temp_out            ; -1.708 ; -2.054 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[8] ; clk_gen:U_CLK_GEN|temp_out            ; -1.381 ; -1.729 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[9] ; clk_gen:U_CLK_GEN|temp_out            ; -1.642 ; -2.024 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|temp_out ; 5.662 ; 5.620 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|temp_out ; 4.763 ; 4.709 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|temp_out ; 5.439 ; 5.381 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|temp_out ; 5.662 ; 5.620 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|temp_out ; 5.662 ; 5.620 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|temp_out ; 4.991 ; 4.925 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|temp_out ; 5.640 ; 5.605 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|temp_out ; 6.005 ; 6.115 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|temp_out ; 6.005 ; 6.115 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|temp_out ; 5.786 ; 5.700 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|temp_out ; 5.779 ; 5.701 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|temp_out ; 5.748 ; 5.670 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|temp_out ; 5.898 ; 5.849 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|temp_out ; 5.752 ; 5.705 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|temp_out ; 5.960 ; 5.844 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|temp_out ; 7.259 ; 7.256 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|temp_out ; 7.211 ; 7.092 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|temp_out ; 7.051 ; 6.981 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|temp_out ; 7.053 ; 6.962 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|temp_out ; 7.107 ; 7.211 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|temp_out ; 7.139 ; 7.256 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|temp_out ; 7.122 ; 7.205 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|temp_out ; 7.259 ; 7.160 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|temp_out ; 4.649 ; 4.594 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|temp_out ; 4.649 ; 4.594 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|temp_out ; 5.031 ; 4.973 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|temp_out ; 5.433 ; 5.379 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|temp_out ; 5.433 ; 5.379 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|temp_out ; 4.867 ; 4.802 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|temp_out ; 5.411 ; 5.365 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|temp_out ; 5.226 ; 5.184 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|temp_out ; 5.518 ; 5.595 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|temp_out ; 5.264 ; 5.245 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|temp_out ; 5.257 ; 5.230 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|temp_out ; 5.226 ; 5.184 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|temp_out ; 5.386 ; 5.357 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|temp_out ; 5.273 ; 5.226 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|temp_out ; 5.455 ; 5.362 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|temp_out ; 5.645 ; 5.559 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|temp_out ; 5.799 ; 5.694 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|temp_out ; 5.645 ; 5.560 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|temp_out ; 5.645 ; 5.559 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|temp_out ; 5.736 ; 5.840 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|temp_out ; 5.744 ; 5.840 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|temp_out ; 5.712 ; 5.810 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|temp_out ; 5.845 ; 5.735 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -0.616 ; -3.496        ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -0.197 ; -1.670        ;
; clk_gen:U_CLK_GEN|temp_out            ; 0.186  ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -0.210 ; -0.210        ;
; clk_gen:U_CLK_GEN|temp_out            ; 0.194  ; 0.000         ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.266  ; 0.000         ;
+---------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary               ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -3.000 ; -19.880       ;
; clk_gen:U_CLK_GEN|temp_out            ; -1.000 ; -24.000       ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -1.000 ; -10.000       ;
+---------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50MHz'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.616 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.568      ;
; -0.580 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.532      ;
; -0.564 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.516      ;
; -0.542 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.494      ;
; -0.542 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.494      ;
; -0.532 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.484      ;
; -0.524 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.476      ;
; -0.521 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.473      ;
; -0.517 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.469      ;
; -0.514 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.466      ;
; -0.494 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.446      ;
; -0.489 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.441      ;
; -0.480 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.432      ;
; -0.475 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.427      ;
; -0.456 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.408      ;
; -0.452 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.404      ;
; -0.427 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.379      ;
; -0.427 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.379      ;
; -0.423 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.375      ;
; -0.422 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.374      ;
; -0.408 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.360      ;
; -0.407 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.359      ;
; -0.397 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.349      ;
; -0.370 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.322      ;
; -0.369 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.321      ;
; -0.366 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.318      ;
; -0.362 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.314      ;
; -0.359 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.311      ;
; -0.348 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.300      ;
; -0.341 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.293      ;
; -0.338 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.290      ;
; -0.336 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.288      ;
; -0.300 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.252      ;
; -0.295 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.247      ;
; -0.295 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.247      ;
; -0.291 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.243      ;
; -0.288 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.240      ;
; -0.281 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.233      ;
; -0.280 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.232      ;
; -0.274 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.226      ;
; -0.272 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.224      ;
; -0.272 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.224      ;
; -0.271 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.223      ;
; -0.269 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.221      ;
; -0.266 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.218      ;
; -0.239 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.191      ;
; -0.238 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.190      ;
; -0.229 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.181      ;
; -0.225 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.177      ;
; -0.222 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.174      ;
; -0.221 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.173      ;
; -0.219 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.171      ;
; -0.217 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.169      ;
; -0.217 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.169      ;
; -0.215 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.167      ;
; -0.215 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.167      ;
; -0.214 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.166      ;
; -0.213 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.165      ;
; -0.213 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.165      ;
; -0.213 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.165      ;
; -0.199 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.151      ;
; -0.174 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.126      ;
; -0.166 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.118      ;
; -0.165 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.117      ;
; -0.163 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.115      ;
; -0.160 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.112      ;
; -0.158 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.110      ;
; -0.156 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.108      ;
; -0.155 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.107      ;
; -0.154 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.106      ;
; -0.153 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.105      ;
; -0.153 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.105      ;
; -0.151 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.103      ;
; -0.150 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.102      ;
; -0.149 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.101      ;
; -0.148 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.100      ;
; -0.146 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.098      ;
; -0.144 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.096      ;
; -0.137 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.089      ;
; -0.137 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.089      ;
; -0.107 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.059      ;
; -0.106 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.058      ;
; -0.103 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.055      ;
; -0.096 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.048      ;
; -0.092 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.044      ;
; -0.091 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.043      ;
; -0.090 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.042      ;
; -0.090 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.042      ;
; -0.087 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.039      ;
; -0.087 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.039      ;
; -0.087 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.039      ;
; -0.086 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.038      ;
; -0.077 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.029      ;
; -0.076 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.028      ;
; -0.069 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.021      ;
; -0.049 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.001      ;
; -0.049 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.001      ;
; -0.044 ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 0.996      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'                                                                                                                       ;
+--------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.197 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.148      ;
; -0.196 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.147      ;
; -0.196 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.147      ;
; -0.196 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.147      ;
; -0.196 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.147      ;
; -0.196 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.147      ;
; -0.196 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.147      ;
; -0.196 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.147      ;
; -0.196 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.147      ;
; -0.183 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.219     ; 0.951      ;
; -0.183 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.219     ; 0.951      ;
; -0.183 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.219     ; 0.951      ;
; -0.183 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.219     ; 0.951      ;
; -0.183 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.219     ; 0.951      ;
; -0.183 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.219     ; 0.951      ;
; -0.183 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.219     ; 0.951      ;
; -0.183 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.219     ; 0.951      ;
; -0.132 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.083      ;
; -0.132 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.083      ;
; -0.132 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.083      ;
; -0.132 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.083      ;
; -0.132 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.083      ;
; -0.132 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.083      ;
; -0.132 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.083      ;
; -0.132 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.083      ;
; -0.129 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.080      ;
; -0.104 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.055      ;
; -0.104 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.055      ;
; -0.104 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.055      ;
; -0.104 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.055      ;
; -0.104 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.055      ;
; -0.104 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.055      ;
; -0.104 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.055      ;
; -0.104 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.055      ;
; -0.084 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.035      ;
; -0.082 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.033      ;
; -0.072 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.219     ; 0.840      ;
; -0.064 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.015      ;
; -0.064 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.015      ;
; -0.064 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.015      ;
; -0.064 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.015      ;
; -0.064 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.015      ;
; -0.064 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.015      ;
; -0.064 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.015      ;
; -0.064 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.015      ;
; -0.053 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.004      ;
; -0.031 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 0.982      ;
; -0.028 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 0.979      ;
; -0.022 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.139      ; 1.148      ;
; -0.021 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.139      ; 1.147      ;
; -0.008 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.044     ; 0.951      ;
; 0.019  ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 0.932      ;
; 0.043  ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.139      ; 1.083      ;
; 0.046  ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.139      ; 1.080      ;
; 0.071  ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.139      ; 1.055      ;
; 0.093  ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.139      ; 1.033      ;
; 0.111  ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.139      ; 1.015      ;
; 0.122  ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; 0.139      ; 1.004      ;
; 0.142  ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 0.809      ;
; 0.143  ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 0.808      ;
; 0.235  ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 0.716      ;
; 0.286  ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 0.665      ;
; 0.483  ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 0.468      ;
+--------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|temp_out'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.186 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.043     ; 0.758      ;
; 0.194 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.035     ; 0.758      ;
; 0.286 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.140      ; 0.841      ;
; 0.290 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.140      ; 0.837      ;
; 0.299 ; gray2:U_GRAY|state.STATE1  ; gray2:U_GRAY|state.STATE3  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.652      ;
; 0.301 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.140      ; 0.826      ;
; 0.339 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; 0.140      ; 0.788      ;
; 0.363 ; counter:U_COUNTER|count[3] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.043     ; 0.581      ;
; 0.400 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.035     ; 0.552      ;
; 0.405 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.043     ; 0.539      ;
; 0.416 ; gray2:U_GRAY|state.STATEA  ; gray2:U_GRAY|state.STATEB  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.535      ;
; 0.421 ; gray2:U_GRAY|state.STATE4  ; gray2:U_GRAY|state.STATEC  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.530      ;
; 0.433 ; gray2:U_GRAY|state.STATEB  ; gray2:U_GRAY|state.STATE9  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.518      ;
; 0.434 ; gray2:U_GRAY|state.STATEF  ; gray2:U_GRAY|state.STATEE  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.517      ;
; 0.438 ; gray2:U_GRAY|state.STATE3  ; gray2:U_GRAY|state.STATE2  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.513      ;
; 0.498 ; gray2:U_GRAY|state.STATE6  ; gray2:U_GRAY|state.STATE7  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.453      ;
; 0.513 ; gray2:U_GRAY|state.STATEC  ; gray2:U_GRAY|state.STATED  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.438      ;
; 0.513 ; gray2:U_GRAY|state.STATE7  ; gray2:U_GRAY|state.STATE5  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.438      ;
; 0.514 ; gray2:U_GRAY|state.STATED  ; gray2:U_GRAY|state.STATEF  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.437      ;
; 0.560 ; quiz:U_QUIZ|state.STATE3   ; quiz:U_QUIZ|state.STATE0   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.391      ;
; 0.562 ; quiz:U_QUIZ|state.STATE2   ; quiz:U_QUIZ|state.STATE3   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.389      ;
; 0.565 ; gray2:U_GRAY|state.STATE2  ; gray2:U_GRAY|state.STATE6  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.386      ;
; 0.566 ; quiz:U_QUIZ|state.STATE1   ; quiz:U_QUIZ|state.STATE2   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.385      ;
; 0.567 ; gray2:U_GRAY|state.STATE0  ; gray2:U_GRAY|state.STATE1  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.384      ;
; 0.567 ; gray2:U_GRAY|state.STATE9  ; gray2:U_GRAY|state.STATE8  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.384      ;
; 0.569 ; gray2:U_GRAY|state.STATE8  ; gray2:U_GRAY|state.STATE0  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.382      ;
; 0.569 ; gray2:U_GRAY|state.STATE5  ; gray2:U_GRAY|state.STATE4  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.382      ;
; 0.578 ; gray2:U_GRAY|state.STATEE  ; gray2:U_GRAY|state.STATEA  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.373      ;
; 0.581 ; quiz:U_QUIZ|state.STATE0   ; quiz:U_QUIZ|state.STATE1   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.036     ; 0.370      ;
; 0.593 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 1.000        ; -0.035     ; 0.359      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50MHz'                                                                                                                                                       ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.210 ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk50MHz    ; 0.000        ; 1.406      ; 1.415      ;
; 0.306  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.317  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.436      ;
; 0.429  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk50MHz    ; -0.500       ; 1.406      ; 1.554      ;
; 0.455  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.576      ;
; 0.464  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.466  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.588      ;
; 0.490  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.609      ;
; 0.517  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.636      ;
; 0.517  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.636      ;
; 0.519  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.641      ;
; 0.523  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.642      ;
; 0.529  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.648      ;
; 0.531  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.650      ;
; 0.532  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.651      ;
; 0.533  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.652      ;
; 0.534  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.653      ;
; 0.534  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.653      ;
; 0.537  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.656      ;
; 0.539  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.658      ;
; 0.563  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.682      ;
; 0.564  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.683      ;
; 0.568  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.687      ;
; 0.587  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.706      ;
; 0.591  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.710      ;
; 0.595  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.714      ;
; 0.597  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.716      ;
; 0.597  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.716      ;
; 0.598  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.717      ;
; 0.598  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.717      ;
; 0.598  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.717      ;
; 0.598  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.717      ;
; 0.599  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.718      ;
; 0.600  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.719      ;
; 0.601  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.720      ;
; 0.601  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.720      ;
; 0.606  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.725      ;
; 0.644  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.763      ;
; 0.650  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.769      ;
; 0.651  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.770      ;
; 0.652  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.771      ;
; 0.652  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.771      ;
; 0.654  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.773      ;
; 0.655  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.774      ;
; 0.663  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.782      ;
; 0.664  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.783      ;
; 0.664  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.783      ;
; 0.666  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.785      ;
; 0.667  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.786      ;
; 0.667  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.786      ;
; 0.673  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.792      ;
; 0.676  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.795      ;
; 0.676  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.795      ;
; 0.677  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.796      ;
; 0.680  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.799      ;
; 0.680  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.799      ;
; 0.688  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.807      ;
; 0.689  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.808      ;
; 0.695  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.814      ;
; 0.705  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.824      ;
; 0.709  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.828      ;
; 0.709  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.828      ;
; 0.709  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.828      ;
; 0.709  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.828      ;
; 0.709  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.828      ;
; 0.710  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.829      ;
; 0.710  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.829      ;
; 0.716  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.835      ;
; 0.717  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.836      ;
; 0.718  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.837      ;
; 0.719  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.838      ;
; 0.720  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.839      ;
; 0.720  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.839      ;
; 0.721  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.840      ;
; 0.728  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.847      ;
; 0.729  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.848      ;
; 0.729  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.848      ;
; 0.729  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.848      ;
; 0.729  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.848      ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|temp_out'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.194 ; gray2:U_GRAY|state.STATEE  ; gray2:U_GRAY|state.STATEA  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.035      ; 0.314      ;
; 0.199 ; quiz:U_QUIZ|state.STATE0   ; quiz:U_QUIZ|state.STATE1   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.319      ;
; 0.201 ; gray2:U_GRAY|state.STATE5  ; gray2:U_GRAY|state.STATE4  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; gray2:U_GRAY|state.STATE9  ; gray2:U_GRAY|state.STATE8  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.322      ;
; 0.205 ; gray2:U_GRAY|state.STATE2  ; gray2:U_GRAY|state.STATE6  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; quiz:U_QUIZ|state.STATE1   ; quiz:U_QUIZ|state.STATE2   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; gray2:U_GRAY|state.STATE8  ; gray2:U_GRAY|state.STATE0  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; gray2:U_GRAY|state.STATE0  ; gray2:U_GRAY|state.STATE1  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; quiz:U_QUIZ|state.STATE2   ; quiz:U_QUIZ|state.STATE3   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.329      ;
; 0.220 ; quiz:U_QUIZ|state.STATE3   ; quiz:U_QUIZ|state.STATE0   ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.340      ;
; 0.267 ; gray2:U_GRAY|state.STATED  ; gray2:U_GRAY|state.STATEF  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; gray2:U_GRAY|state.STATEC  ; gray2:U_GRAY|state.STATED  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; gray2:U_GRAY|state.STATE7  ; gray2:U_GRAY|state.STATE5  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.388      ;
; 0.274 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.218      ; 0.576      ;
; 0.281 ; gray2:U_GRAY|state.STATE6  ; gray2:U_GRAY|state.STATE7  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.401      ;
; 0.285 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.218      ; 0.587      ;
; 0.300 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.043      ; 0.427      ;
; 0.309 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.035      ; 0.428      ;
; 0.320 ; counter:U_COUNTER|count[3] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.043      ; 0.447      ;
; 0.334 ; gray2:U_GRAY|state.STATE3  ; gray2:U_GRAY|state.STATE2  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; gray2:U_GRAY|state.STATEF  ; gray2:U_GRAY|state.STATEE  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.455      ;
; 0.337 ; counter:U_COUNTER|count[1] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.218      ; 0.639      ;
; 0.338 ; gray2:U_GRAY|state.STATEB  ; gray2:U_GRAY|state.STATE9  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.458      ;
; 0.344 ; gray2:U_GRAY|state.STATE4  ; gray2:U_GRAY|state.STATEC  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.464      ;
; 0.348 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.218      ; 0.650      ;
; 0.354 ; gray2:U_GRAY|state.STATEA  ; gray2:U_GRAY|state.STATEB  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.474      ;
; 0.447 ; gray2:U_GRAY|state.STATE1  ; gray2:U_GRAY|state.STATE3  ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.036      ; 0.567      ;
; 0.459 ; counter:U_COUNTER|count[2] ; counter:U_COUNTER|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.043      ; 0.586      ;
; 0.465 ; counter:U_COUNTER|count[0] ; counter:U_COUNTER|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|temp_out ; 0.000        ; 0.035      ; 0.584      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'                                                                                                                       ;
+-------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.266 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.219      ; 0.569      ;
; 0.268 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.388      ;
; 0.274 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.394      ;
; 0.278 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.219      ; 0.581      ;
; 0.292 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.044      ; 0.420      ;
; 0.298 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.421      ;
; 0.309 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.429      ;
; 0.447 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.568      ;
; 0.458 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.582      ;
; 0.502 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.622      ;
; 0.511 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.631      ;
; 0.511 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.632      ;
; 0.514 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.634      ;
; 0.515 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.635      ;
; 0.524 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.647      ;
; 0.558 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.678      ;
; 0.577 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.697      ;
; 0.578 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.698      ;
; 0.580 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.700      ;
; 0.581 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.701      ;
; 0.585 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.219      ; 0.888      ;
; 0.590 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.710      ;
; 0.593 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.713      ;
; 0.605 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.219      ; 0.908      ;
; 0.625 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.745      ;
; 0.625 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.745      ;
; 0.633 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.139     ; 0.578      ;
; 0.636 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.139     ; 0.581      ;
; 0.644 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.764      ;
; 0.647 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.767      ;
; 0.656 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.776      ;
; 0.659 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.779      ;
; 0.661 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.219      ; 0.964      ;
; 0.678 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.219      ; 0.981      ;
; 0.696 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.816      ;
; 0.699 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.139     ; 0.644      ;
; 0.702 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.139     ; 0.647      ;
; 0.728 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.219      ; 1.031      ;
; 0.728 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.219      ; 1.031      ;
; 0.745 ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.865      ;
; 0.745 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.865      ;
; 0.765 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.139     ; 0.710      ;
; 0.768 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[8] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.139     ; 0.713      ;
; 0.788 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.908      ;
; 0.788 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.908      ;
; 0.788 ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.908      ;
; 0.812 ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.932      ;
; 0.844 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.964      ;
; 0.844 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.964      ;
; 0.844 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.964      ;
; 0.844 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.964      ;
; 0.844 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.964      ;
; 0.844 ; clk_gen:U_CLK_GEN|count[7] ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.964      ;
; 0.845 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|temp_out ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.139     ; 0.790      ;
; 0.861 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.981      ;
; 0.861 ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.981      ;
; 0.911 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.031      ;
; 0.911 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.031      ;
; 0.911 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.031      ;
; 0.911 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.031      ;
; 0.911 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.031      ;
; 0.911 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[3] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.031      ;
; 0.911 ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.031      ;
; 0.911 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[4] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.031      ;
; 0.911 ; clk_gen:U_CLK_GEN|count[6] ; clk_gen:U_CLK_GEN|count[5] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.031      ;
; 0.913 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[0] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.139     ; 0.858      ;
; 0.913 ; clk_gen:U_CLK_GEN|count[2] ; clk_gen:U_CLK_GEN|count[1] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 0.000        ; -0.139     ; 0.858      ;
+-------+----------------------------+----------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|o                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[0]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[10]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[11]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[12]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[13]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[14]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[1]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[2]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[3]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[4]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[5]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[6]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[7]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[8]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[9]|clk              ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0]           ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|i                         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[0]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[10] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[11] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[12] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[13] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[14] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[1]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[2]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[3]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[4]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[5]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[6]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[7]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[8]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|count[9]  ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0]           ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk             ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|clk                ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[0]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[10]|clk             ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[11]|clk             ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[12]|clk             ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[13]|clk             ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[14]|clk             ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[1]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[2]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[3]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[4]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[5]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[6]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[7]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[8]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|U_CD|count[9]|clk              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|temp_out'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE4           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE5           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE6           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE7           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE8           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE9           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEA           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEB           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATED           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEE           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEF           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE3            ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[2]          ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[3]          ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE0            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE1            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE2            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE3            ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE0           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE1           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE2           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE3           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE4           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE5           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE6           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE7           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE8           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE9           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEA           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEB           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEC           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATED           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEE           ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEF           ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[0]          ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[1]          ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[0]          ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[1]          ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE0           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE1           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE2           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE3           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE4           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE5           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE6           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE7           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE8           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATE9           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEA           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEB           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEC           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATED           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEE           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; gray2:U_GRAY|state.STATEF           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE0            ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE1            ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE2            ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; quiz:U_QUIZ|state.STATE3            ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[2]          ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; counter:U_COUNTER|count[3]          ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[2]|clk              ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[3]|clk              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE0|clk             ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE1|clk             ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE2|clk             ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_QUIZ|state.STATE3|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE1|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE2|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE3|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE4|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE5|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE6|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE7|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE8|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATE9|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEA|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEB|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEC|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATED|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEE|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_GRAY|state.STATEF|clk             ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[0]|clk              ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_COUNTER|count[1]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out~clkctrl|inclk[0] ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|temp_out ; Rise       ; U_CLK_GEN|temp_out|q                ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|temp_out             ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[2]             ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[0]             ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[1]             ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[3]             ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[4]             ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[5]             ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[6]             ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[7]             ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[8]             ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|temp_out             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[0]             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[1]             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[3]             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[4]             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[5]             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[6]             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[7]             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[8]             ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|temp_out             ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; clk_gen:U_CLK_GEN|count[2]             ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[2]|clk                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[0]|clk                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[1]|clk                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[3]|clk                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[4]|clk                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[5]|clk                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[6]|clk                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[7]|clk                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[8]|clk                 ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|temp_out|clk                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz|q                ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|U_CD|clk_hz~clkctrl|outclk   ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[0]|clk                 ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[1]|clk                 ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[3]|clk                 ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[4]|clk                 ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[5]|clk                 ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[6]|clk                 ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[7]|clk                 ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[8]|clk                 ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|temp_out|clk                 ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; Rise       ; U_CLK_GEN|count[2]|clk                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.588 ; 2.221 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 1.588 ; 2.221 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
; button[*]  ; clk_gen:U_CLK_GEN|temp_out            ; 1.634 ; 2.311 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[0] ; clk_gen:U_CLK_GEN|temp_out            ; 1.621 ; 2.243 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[1] ; clk_gen:U_CLK_GEN|temp_out            ; 1.634 ; 2.311 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
; switch[*]  ; clk_gen:U_CLK_GEN|temp_out            ; 1.295 ; 1.951 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[6] ; clk_gen:U_CLK_GEN|temp_out            ; 1.229 ; 1.860 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[7] ; clk_gen:U_CLK_GEN|temp_out            ; 1.295 ; 1.908 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[8] ; clk_gen:U_CLK_GEN|temp_out            ; 1.093 ; 1.706 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[9] ; clk_gen:U_CLK_GEN|temp_out            ; 1.289 ; 1.951 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -0.764 ; -1.354 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -0.764 ; -1.354 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
; button[*]  ; clk_gen:U_CLK_GEN|temp_out            ; -0.980 ; -1.604 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[0] ; clk_gen:U_CLK_GEN|temp_out            ; -1.165 ; -1.808 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[1] ; clk_gen:U_CLK_GEN|temp_out            ; -0.980 ; -1.604 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
; switch[*]  ; clk_gen:U_CLK_GEN|temp_out            ; -0.860 ; -1.465 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[6] ; clk_gen:U_CLK_GEN|temp_out            ; -1.000 ; -1.615 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[7] ; clk_gen:U_CLK_GEN|temp_out            ; -1.068 ; -1.673 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[8] ; clk_gen:U_CLK_GEN|temp_out            ; -0.860 ; -1.465 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[9] ; clk_gen:U_CLK_GEN|temp_out            ; -1.049 ; -1.702 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|temp_out ; 3.522 ; 3.624 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|temp_out ; 2.994 ; 3.022 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|temp_out ; 3.376 ; 3.452 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|temp_out ; 3.522 ; 3.624 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|temp_out ; 3.522 ; 3.624 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|temp_out ; 3.124 ; 3.177 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|temp_out ; 3.513 ; 3.615 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|temp_out ; 3.880 ; 3.842 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|temp_out ; 3.880 ; 3.842 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|temp_out ; 3.662 ; 3.677 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|temp_out ; 3.657 ; 3.675 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|temp_out ; 3.624 ; 3.643 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|temp_out ; 3.748 ; 3.779 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|temp_out ; 3.570 ; 3.672 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|temp_out ; 3.740 ; 3.764 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|temp_out ; 4.605 ; 4.607 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|temp_out ; 4.536 ; 4.560 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|temp_out ; 4.479 ; 4.472 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|temp_out ; 4.353 ; 4.480 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|temp_out ; 4.568 ; 4.573 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|temp_out ; 4.605 ; 4.567 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|temp_out ; 4.558 ; 4.553 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|temp_out ; 4.604 ; 4.607 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|temp_out ; 2.922 ; 2.948 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|temp_out ; 2.922 ; 2.948 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|temp_out ; 3.137 ; 3.188 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|temp_out ; 3.384 ; 3.469 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|temp_out ; 3.384 ; 3.469 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|temp_out ; 3.046 ; 3.097 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|temp_out ; 3.375 ; 3.460 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|temp_out ; 3.267 ; 3.301 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|temp_out ; 3.541 ; 3.486 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|temp_out ; 3.303 ; 3.355 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|temp_out ; 3.298 ; 3.337 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|temp_out ; 3.267 ; 3.301 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|temp_out ; 3.394 ; 3.432 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|temp_out ; 3.300 ; 3.337 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|temp_out ; 3.397 ; 3.427 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|temp_out ; 3.506 ; 3.512 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|temp_out ; 3.583 ; 3.594 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|temp_out ; 3.507 ; 3.513 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|temp_out ; 3.506 ; 3.512 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|temp_out ; 3.642 ; 3.626 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|temp_out ; 3.642 ; 3.631 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|temp_out ; 3.663 ; 3.584 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|temp_out ; 3.631 ; 3.646 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+----------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                  ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                       ; -1.875  ; -0.210 ; N/A      ; N/A     ; -3.000              ;
;  clk50MHz                              ; -1.875  ; -0.210 ; N/A      ; N/A     ; -3.000              ;
;  clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -1.174  ; 0.266  ; N/A      ; N/A     ; -1.000              ;
;  clk_gen:U_CLK_GEN|temp_out            ; -0.481  ; 0.194  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                        ; -30.238 ; -0.21  ; 0.0      ; 0.0     ; -53.88              ;
;  clk50MHz                              ; -17.352 ; -0.210 ; N/A      ; N/A     ; -19.880             ;
;  clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -11.219 ; 0.000  ; N/A      ; N/A     ; -10.000             ;
;  clk_gen:U_CLK_GEN|temp_out            ; -1.667  ; 0.000  ; N/A      ; N/A     ; -24.000             ;
+----------------------------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 2.864 ; 3.342 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 2.864 ; 3.342 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
; button[*]  ; clk_gen:U_CLK_GEN|temp_out            ; 2.906 ; 3.410 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[0] ; clk_gen:U_CLK_GEN|temp_out            ; 2.906 ; 3.342 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[1] ; clk_gen:U_CLK_GEN|temp_out            ; 2.889 ; 3.410 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
; switch[*]  ; clk_gen:U_CLK_GEN|temp_out            ; 2.307 ; 2.745 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[6] ; clk_gen:U_CLK_GEN|temp_out            ; 2.186 ; 2.638 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[7] ; clk_gen:U_CLK_GEN|temp_out            ; 2.307 ; 2.745 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[8] ; clk_gen:U_CLK_GEN|temp_out            ; 1.958 ; 2.402 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[9] ; clk_gen:U_CLK_GEN|temp_out            ; 2.249 ; 2.736 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -0.764 ; -1.354 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; -0.764 ; -1.354 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ;
; button[*]  ; clk_gen:U_CLK_GEN|temp_out            ; -0.980 ; -1.604 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[0] ; clk_gen:U_CLK_GEN|temp_out            ; -1.165 ; -1.808 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  button[1] ; clk_gen:U_CLK_GEN|temp_out            ; -0.980 ; -1.604 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
; switch[*]  ; clk_gen:U_CLK_GEN|temp_out            ; -0.860 ; -1.465 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[6] ; clk_gen:U_CLK_GEN|temp_out            ; -1.000 ; -1.615 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[7] ; clk_gen:U_CLK_GEN|temp_out            ; -1.068 ; -1.673 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[8] ; clk_gen:U_CLK_GEN|temp_out            ; -0.860 ; -1.465 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
;  switch[9] ; clk_gen:U_CLK_GEN|temp_out            ; -1.049 ; -1.702 ; Rise       ; clk_gen:U_CLK_GEN|temp_out            ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|temp_out ; 6.023 ; 6.044 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|temp_out ; 5.049 ; 5.016 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|temp_out ; 5.796 ; 5.780 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|temp_out ; 6.023 ; 6.044 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|temp_out ; 6.023 ; 6.044 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|temp_out ; 5.295 ; 5.269 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|temp_out ; 6.003 ; 6.028 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|temp_out ; 6.457 ; 6.553 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|temp_out ; 6.457 ; 6.553 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|temp_out ; 6.192 ; 6.117 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|temp_out ; 6.186 ; 6.112 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|temp_out ; 6.156 ; 6.082 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|temp_out ; 6.319 ; 6.288 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|temp_out ; 6.123 ; 6.115 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|temp_out ; 6.387 ; 6.292 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|temp_out ; 7.855 ; 7.804 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|temp_out ; 7.768 ; 7.711 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|temp_out ; 7.634 ; 7.547 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|temp_out ; 7.537 ; 7.562 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|temp_out ; 7.691 ; 7.800 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|temp_out ; 7.752 ; 7.780 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|temp_out ; 7.704 ; 7.804 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|temp_out ; 7.855 ; 7.766 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|temp_out ; 2.922 ; 2.948 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|temp_out ; 2.922 ; 2.948 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|temp_out ; 3.137 ; 3.188 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|temp_out ; 3.384 ; 3.469 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|temp_out ; 3.384 ; 3.469 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|temp_out ; 3.046 ; 3.097 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|temp_out ; 3.375 ; 3.460 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|temp_out ; 3.267 ; 3.301 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|temp_out ; 3.541 ; 3.486 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|temp_out ; 3.303 ; 3.355 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|temp_out ; 3.298 ; 3.337 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|temp_out ; 3.267 ; 3.301 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|temp_out ; 3.394 ; 3.432 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|temp_out ; 3.300 ; 3.337 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|temp_out ; 3.397 ; 3.427 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|temp_out ; 3.506 ; 3.512 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|temp_out ; 3.583 ; 3.594 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|temp_out ; 3.507 ; 3.513 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|temp_out ; 3.506 ; 3.512 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|temp_out ; 3.642 ; 3.626 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|temp_out ; 3.642 ; 3.631 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|temp_out ; 3.663 ; 3.584 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|temp_out ; 3.631 ; 3.646 ; Rise       ; clk_gen:U_CLK_GEN|temp_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; switch[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50MHz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk50MHz                              ; clk50MHz                              ; 225      ; 0        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk50MHz                              ; 1        ; 1        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 135      ; 0        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|temp_out            ; clk_gen:U_CLK_GEN|temp_out            ; 30       ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk50MHz                              ; clk50MHz                              ; 225      ; 0        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk50MHz                              ; 1        ; 1        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz ; 135      ; 0        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|temp_out            ; clk_gen:U_CLK_GEN|temp_out            ; 30       ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 143   ; 143  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Feb 18 13:06:51 2016
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_gen:U_CLK_GEN|temp_out clk_gen:U_CLK_GEN|temp_out
    Info (332105): create_clock -period 1.000 -name clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz
    Info (332105): create_clock -period 1.000 -name clk50MHz clk50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.875
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.875             -17.352 clk50MHz 
    Info (332119):    -1.174             -11.219 clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz 
    Info (332119):    -0.481              -1.667 clk_gen:U_CLK_GEN|temp_out 
Info (332146): Worst-case hold slack is -0.131
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.131              -0.131 clk50MHz 
    Info (332119):     0.362               0.000 clk_gen:U_CLK_GEN|temp_out 
    Info (332119):     0.500               0.000 clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 clk50MHz 
    Info (332119):    -1.000             -24.000 clk_gen:U_CLK_GEN|temp_out 
    Info (332119):    -1.000             -10.000 clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.586
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.586             -13.692 clk50MHz 
    Info (332119):    -0.964              -9.178 clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz 
    Info (332119):    -0.321              -0.864 clk_gen:U_CLK_GEN|temp_out 
Info (332146): Worst-case hold slack is -0.139
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.139              -0.139 clk50MHz 
    Info (332119):     0.322               0.000 clk_gen:U_CLK_GEN|temp_out 
    Info (332119):     0.445               0.000 clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 clk50MHz 
    Info (332119):    -1.000             -24.000 clk_gen:U_CLK_GEN|temp_out 
    Info (332119):    -1.000             -10.000 clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.616
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.616              -3.496 clk50MHz 
    Info (332119):    -0.197              -1.670 clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz 
    Info (332119):     0.186               0.000 clk_gen:U_CLK_GEN|temp_out 
Info (332146): Worst-case hold slack is -0.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.210              -0.210 clk50MHz 
    Info (332119):     0.194               0.000 clk_gen:U_CLK_GEN|temp_out 
    Info (332119):     0.266               0.000 clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.880 clk50MHz 
    Info (332119):    -1.000             -24.000 clk_gen:U_CLK_GEN|temp_out 
    Info (332119):    -1.000             -10.000 clk_gen:U_CLK_GEN|clk_div:U_CD|clk_hz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 572 megabytes
    Info: Processing ended: Thu Feb 18 13:06:55 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


