Описание проека:
  Проект заключается в следующем: используя плату DE1-SoC от Terasic (http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=167&No=836), 
  реализовать воспроизведение разных звуков. Как образец рассмотривался простой синтезатор. На данный момент реализованно не так много,
  но проиграть какую-нибудь простую мелодию можно.

Цель работы:
  - Практика программирования на языке verilog;
  - Изучение основ взаимодействия переферийных модулей и FPGA;
  - Практика чтения готовых решений для FPGA (IP-cores) и использования их
    в своих проектах;
  - Получение наглядного результата работы.

На данный момент реализовано:
  - Воспроизведение 8-ми джинглов, представляющих собой 1 период синуса 
    определенной частоты;
  - Джинглы записываются зарание, с помошью утилиты ROM/py_utl/make_mif.py, в .mif     файл ( Memory Initialization File ), который прошивается в ROM FPGA;
  - Громкость можно регулировать в реальном времени клавишами регулировки
    громкостиклавиатуры;
  - Джинглы воспроизводятся нажатием клавиш клавиатуры от 1 до 8.

Известные баги:
  - Горомкость меняется только со спец. клавиш;
  - Громкость на индикаторах не соответсвует реальной громкости после перепрошивки;
  - При удержании одной клавиши и одновременном нажатии второй, программой
    считается, что первая клавиша была отжата;
  - Без комментирования отдельный частей кода симуляция не работает (данная бага
    будет исправлена в первую очередь);
  - Параметризация не полная: не все части кода проверены на готовность к
    изменению текущих параметров;
  - Не было произведено никакой проверки действительно ли воспроизводятся
    заданные частоты.
