### discription
本实验要求设计一个4位二进制加法器，其引脚图和逻辑电路图如图所示。<br>
 <br>
![二进制加法器引脚图](https://github.com/Mifan-rabbit/DigitalCircuits/blob/master/%E5%AE%9E%E9%AA%8C6/%E4%BA%8C%E8%BF%9B%E5%88%B6%E5%8A%A0%E6%B3%95%E5%99%A8%E5%BC%95%E8%84%9A%E5%9B%BE.png)<br>
图1 二进制加法器引脚图<br>
<br>
![二进制加法器逻辑电路图](https://github.com/Mifan-rabbit/DigitalCircuits/blob/master/%E5%AE%9E%E9%AA%8C6/%E4%BA%8C%E8%BF%9B%E5%88%B6%E5%8A%A0%E6%B3%95%E5%99%A8%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF%E5%9B%BE.png)<br> 
图2 二进制加法器逻辑电路图<br>							
<br>
![全加器逻辑功能真值表](https://github.com/Mifan-rabbit/DigitalCircuits/blob/master/%E5%AE%9E%E9%AA%8C6/%E5%85%A8%E5%8A%A0%E5%99%A8%E9%80%BB%E8%BE%91%E5%8A%9F%E8%83%BD%E7%9C%9F%E5%80%BC%E8%A1%A8.png)<br>
表1 全加器逻辑功能真值表<br>

C_0是最低位进位输入，C_4是最高位进位输出，A和B是参加运算的数据，S是A和B的算术和，这里的运算机制是全加器运算。表1是第i位数据的全加运算真值表。 <br>
