<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1735705378">
  <File Type="PA-TCL" Name="MIPS.tcl"/>
  <File Type="REPORTS-TCL" Name="MIPS_reports.tcl"/>
  <File Type="RDS-RDS" Name="MIPS.vds"/>
  <File Type="RDS-PROPCONSTRS" Name="MIPS_drc_synth.rpt"/>
  <File Type="RDS-UTIL" Name="MIPS_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="MIPS_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="MIPS.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="MIPS_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="MIPS_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Logic design project/ALU_and_ALU_decoder/ALU_and_ALU_decoder.srcs/sources_1/new/ALU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ALU_and_ALU_decoder/ALU_and_ALU_decoder.srcs/sources_1/new/ALU.v"/>
        <Attr Name="ImportTime" Val="1734974547"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Logic design project/ALU_and_ALU_decoder/ALU_and_ALU_decoder.srcs/sources_1/new/ALU_decoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ALU_and_ALU_decoder/ALU_and_ALU_decoder.srcs/sources_1/new/ALU_decoder.v"/>
        <Attr Name="ImportTime" Val="1734974547"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Add_ALU.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Logic design project/ALU_and_ALU_decoder/ALU_and_ALU_decoder.srcs/sources_1/new/Controller.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ALU_and_ALU_decoder/ALU_and_ALU_decoder.srcs/sources_1/new/Controller.v"/>
        <Attr Name="ImportTime" Val="1734974547"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/INST_MEM.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/PC.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Logic design project/data_memory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../data_memory.v"/>
        <Attr Name="ImportTime" Val="1734974560"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/jump_addr.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Logic design project/others.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../others.v"/>
        <Attr Name="ImportTime" Val="1734974565"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Logic design project/registers.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../registers.v"/>
        <Attr Name="ImportTime" Val="1734974562"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/MIPS.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/assets/instruction.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../assets/instruction.mem"/>
        <Attr Name="ImportTime" Val="1734521204"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="MIPS"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/HDL_verilog/Arty-Z7-20-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Freshman/HDL_verilog/Arty-Z7-20-Master.xdc"/>
        <Attr Name="ImportTime" Val="1676253892"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
