
#################################################################
# 时序分析报告 Sat Jul 20 01:28:43 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 1217.5 ps
起点     : CM33_inst/TARGEXP1HADDR_21 [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/addr[14]/CE      [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
======================================================================================================================================
|                 节点                 |   单元    |  延迟  | 到达时间 |         类型         |  位置   |        连线         | 扇出 |
======================================================================================================================================
| CLOCK'CLK_IN_25M_PIN                 |    N/A    |      0 |       -- |                      |         | N/A                 |      |
| CLK_IN_25M_PIN                       | fpga_cm33 |      0 |       -- |    clock_latency     |         | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in          |    PIO    |      0 |       -- |         net          | PT88A   | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PADDI                 |    PIO    |   1091 |       -- |       PADI_DEL       |         | CLK_IN_25M_PIN_c    | 1    |
| PLL_inst1/PLLInst_0/CLKI             |  PLL_25K  |    507 |       -- |         net          | TPLL2   | CLK_IN_25M_PIN_c    |      |
| --                                   |    --     |     -- |       -- |          --          | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS      |    N/A    |      0 |   Tlat:0 |     CLKI2OS_DEL      |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS            |  PLL_25K  |   1598 |     1598 |    clock_latency     |         | CLK_CM33            | 35   |
| CM33_inst/CIB_CLK                    |   CM33    | 2362.4 |   3960.4 |         net          | CM3     | CLK_CM33            |      |
| --                                   |    --     |     -- |       -- |          --          | --      | --                  | --   |
| CM33_inst/TARGEXP1HADDR_21           |   CM33    |   1057 |   5017.4 | Tcq_TARGEXP1HADDR_21 |         | TARGEXP1HADDR[21]   | 1    |
| inst_extracted_iHQX5_rkd_9/D3        |  SLICEL   | 1273.8 |   6291.2 |         net          | R14C13M | TARGEXP1HADDR[21]   |      |
| inst_extracted_iHQX5_rkd_9/D         |  SLICEL   |   75.1 |   6366.3 |         Tilo         |         | net_extracted_nHQX5 | 6    |
| Interconncet/SlaveMUX/hsel_reg[0]/C3 |  SLICEL   |  229.5 |   6595.9 |         net          | R14C13L | net_extracted_nHQX5 |      |
| Interconncet/SlaveMUX/hsel_reg[0]/C  |  SLICEL   |   75.1 |     6671 |         Tilo         |         | ahb_uart1/trans_req | 8    |
| ahb_uart1/addr[14]/CE                |  SLICEL   | 1022.4 |   7693.4 |         net          | R10C13M | ahb_uart1/trans_req |      |
======================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 3733       (Tdatp)
     clock-to-q 延迟 = 1057 
        总的单元延迟 = 150.2 
        总的连线延迟 = 2525.8 
        逻辑级数     = 2 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |         | CLK_CM33         | 35   |
| ahb_uart1/addr[14]/CLK          |  SLICEL   | 2360.4 | Tcat:8942.4 |      net      | R10C13M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 8942.4     + 16         - 0          - 3960.4     - 3733       - 47.5       
         = 1217.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1225.5 ps
起点     : seg_inst/addr_reg[6]/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_5      |   CM33    |  901.4 |   6842.9 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2882.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2662.8 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_5)
         = 8942.4     + 16         - 0          - 3960.4     - 2882.5     - 890        
         = 1225.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1238.9 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_10 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[8]/D2            |  SLICEL   |    774 |     5853 |      net      | R12C13L | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[8]/D             |  SLICEL   |   75.1 |   5928.1 |     Tilo      |         | TARGEXP1HRDATA[10]   | 1    |
| CM33_inst/TARGEXP1HRDATA_10     |   CM33    |  850.4 |   6778.5 |      net      | CM3     | TARGEXP1HRDATA[10]   |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2818.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2598.4 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_10)
         = 8942.4     + 16         - 0          - 3960.4     - 2818.1     - 941        
         = 1238.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 1243.7 ps
起点     : seg_inst/addr_reg[6]/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_6      |   CM33    |  875.2 |   6816.7 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2856.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2636.6 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_6)
         = 8942.4     + 16         - 0          - 3960.4     - 2856.3     - 898        
         = 1243.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 1249.7 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_21 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_21     |   CM33    |  875.2 |   6816.7 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2856.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2636.6 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_21)
         = 8942.4     + 16         - 0          - 3960.4     - 2856.3     - 892        
         = 1249.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 1268.5 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_25 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_25     |   CM33    |  892.4 |   6833.9 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2873.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2653.8 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_25)
         = 8942.4     + 16         - 0          - 3960.4     - 2873.5     - 856        
         = 1268.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 1285.8 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_20 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_20     |   CM33    |  909.2 |   6850.6 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2890.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2670.5 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_20)
         = 8942.4     + 16         - 0          - 3960.4     - 2890.2     - 822        
         = 1285.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 1297.5 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_18 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_18     |   CM33    |  892.4 |   6833.9 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2873.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2653.8 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_18)
         = 8942.4     + 16         - 0          - 3960.4     - 2873.5     - 827        
         = 1297.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 1308.7 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_19 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[3]/C1            |  SLICEL   |  544.3 |   5623.4 |      net      | R13C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[3]/C             |  SLICEL   |   75.1 |   5698.5 |     Tilo      |         | TARGEXP1HRDATA[7]    | 7    |
| CM33_inst/TARGEXP1HRDATA_19     |   CM33    | 1112.3 |   6810.7 |      net      | CM3     | TARGEXP1HRDATA[7]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2850.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2630.6 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_19)
         = 8942.4     + 16         - 0          - 3960.4     - 2850.3     - 839        
         = 1308.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 1392.6 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_23 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[3]/C1            |  SLICEL   |  544.3 |   5623.4 |      net      | R13C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[3]/C             |  SLICEL   |   75.1 |   5698.5 |     Tilo      |         | TARGEXP1HRDATA[7]    | 7    |
| CM33_inst/TARGEXP1HRDATA_23     |   CM33    |  893.3 |   6591.8 |      net      | CM3     | TARGEXP1HRDATA[7]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2631.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2411.7 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_23)
         = 8942.4     + 16         - 0          - 3960.4     - 2631.4     - 974        
         = 1392.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Jul 20 01:28:43 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 322.5 ps
起点     : seg_inst/clk_DRV/CQ       [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_1M_cnt[0]/B6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2360.4 |   3942.4 |      net      | R10C63M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_DRV/CQ             |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_1M_cnt[0]/B6       |  SLICEL   |  176.2 |   4149.1 |      net      | R10C63L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 206.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 176.2 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R10C63L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 206.7      - 3960.4     - -117.8     
         = 322.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 323.4 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_536/B6             [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C14M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_wr_ptr[2] | 6    |
| ahb_uart1/n_536/B6              |  SLICEL   |  177.1 |     4150 |      net      | R12C14L | ahb_uart1/TX_fifo_wr_ptr[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 207.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 177.1 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| ahb_uart1/n_536/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C14L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 207.6      - 3960.4     - -117.8     
         = 323.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 354.9 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/B5       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R10C63L | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/B5             |  SLICEL   |  208.6 |   4181.5 |      net      | R10C63M | seg_inst/clk_1M_cnt[0] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 239.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 208.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R10C63M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 239.1      - 3960.4     - -117.8     
         = 354.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 354.9 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/A5       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R10C63L | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/A5             |  SLICEL   |  208.6 |   4181.5 |      net      | R10C63M | seg_inst/clk_1M_cnt[0] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 239.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 208.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R10C63M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 239.1      - 3960.4     - -117.8     
         = 354.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 356 ps
起点     : seg_inst/clk_DRV/BQ       [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_1M_cnt[0]/B4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2360.4 |   3942.4 |      net      | R10C63M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_DRV/BQ             |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[1] | 9    |
| seg_inst/clk_1M_cnt[0]/B4       |  SLICEL   |  209.7 |   4182.6 |      net      | R10C63L | seg_inst/clk_1M_cnt[1] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 240.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 209.7 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R10C63L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 240.2      - 3960.4     - -117.8     
         = 356 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 356.9 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[0]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_536/B4             [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C14M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[0]/BQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_wr_ptr[1] | 7    |
| ahb_uart1/n_536/B4              |  SLICEL   |  210.6 |   4183.5 |      net      | R12C14L | ahb_uart1/TX_fifo_wr_ptr[1] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 241.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 210.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| ahb_uart1/n_536/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C14L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 241.1      - 3960.4     - -117.8     
         = 356.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 366.7 ps
起点     : led_wf_inst1/cnt[0]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[0]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[0]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[0]/D3           |  SLICEL   |  220.4 |   4193.3 |      net      | R8C108L | LED01_PIN[1]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 250.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 220.4 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 250.9      - 3960.4     - -117.8     
         = 366.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 366.7 ps
起点     : led_wf_inst1/cnt[0]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[0]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[0]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[0]/C3           |  SLICEL   |  220.4 |   4193.3 |      net      | R8C108L | LED01_PIN[1]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 250.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 220.4 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 250.9      - 3960.4     - -117.8     
         = 366.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 366.7 ps
起点     : seg_inst/seg_2_dec[3]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/seg_2_dec[3]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/seg_2_dec[3]/CLK       |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C16M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/seg_2_dec[3]/DQ        |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/segx_reg_4[3] | 2    |
| seg_inst/seg_2_dec[3]/D3        |  SLICEL   |  220.4 |   4193.3 |      net      | R14C16M | seg_inst/segx_reg_4[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 250.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 220.4 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/seg_2_dec[3]/CLK       |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C16M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 250.9      - 3960.4     - -117.8     
         = 366.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 371.9 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[0]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/TX_fifo_wr_ptr[0]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C14M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[0]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_wr_ptr[3] | 5    |
| ahb_uart1/TX_fifo_wr_ptr[0]/D3  |  SLICEL   |  225.6 |   4198.5 |      net      | R12C14M | ahb_uart1/TX_fifo_wr_ptr[3] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 256.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 225.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C14M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 256.1      - 3960.4     - -117.8     
         = 371.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Sat Jul 20 01:28:43 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Sat Jul 20 01:28:43 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Sat Jul 20 01:28:43 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 1217.5 ps
起点     : CM33_inst/TARGEXP1HADDR_21 [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/addr[14]/CE      [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
======================================================================================================================================
|                 节点                 |   单元    |  延迟  | 到达时间 |         类型         |  位置   |        连线         | 扇出 |
======================================================================================================================================
| CLOCK'CLK_IN_25M_PIN                 |    N/A    |      0 |       -- |                      |         | N/A                 |      |
| CLK_IN_25M_PIN                       | fpga_cm33 |      0 |       -- |    clock_latency     |         | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in          |    PIO    |      0 |       -- |         net          | PT88A   | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PADDI                 |    PIO    |   1091 |       -- |       PADI_DEL       |         | CLK_IN_25M_PIN_c    | 1    |
| PLL_inst1/PLLInst_0/CLKI             |  PLL_25K  |    507 |       -- |         net          | TPLL2   | CLK_IN_25M_PIN_c    |      |
| --                                   |    --     |     -- |       -- |          --          | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS      |    N/A    |      0 |   Tlat:0 |     CLKI2OS_DEL      |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS            |  PLL_25K  |   1598 |     1598 |    clock_latency     |         | CLK_CM33            | 35   |
| CM33_inst/CIB_CLK                    |   CM33    | 2362.4 |   3960.4 |         net          | CM3     | CLK_CM33            |      |
| --                                   |    --     |     -- |       -- |          --          | --      | --                  | --   |
| CM33_inst/TARGEXP1HADDR_21           |   CM33    |   1057 |   5017.4 | Tcq_TARGEXP1HADDR_21 |         | TARGEXP1HADDR[21]   | 1    |
| inst_extracted_iHQX5_rkd_9/D3        |  SLICEL   | 1273.8 |   6291.2 |         net          | R14C13M | TARGEXP1HADDR[21]   |      |
| inst_extracted_iHQX5_rkd_9/D         |  SLICEL   |   75.1 |   6366.3 |         Tilo         |         | net_extracted_nHQX5 | 6    |
| Interconncet/SlaveMUX/hsel_reg[0]/C3 |  SLICEL   |  229.5 |   6595.9 |         net          | R14C13L | net_extracted_nHQX5 |      |
| Interconncet/SlaveMUX/hsel_reg[0]/C  |  SLICEL   |   75.1 |     6671 |         Tilo         |         | ahb_uart1/trans_req | 8    |
| ahb_uart1/addr[14]/CE                |  SLICEL   | 1022.4 |   7693.4 |         net          | R10C13M | ahb_uart1/trans_req |      |
======================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 3733       (Tdatp)
     clock-to-q 延迟 = 1057 
        总的单元延迟 = 150.2 
        总的连线延迟 = 2525.8 
        逻辑级数     = 2 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |         | CLK_CM33         | 35   |
| ahb_uart1/addr[14]/CLK          |  SLICEL   | 2360.4 | Tcat:8942.4 |      net      | R10C13M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 8942.4     + 16         - 0          - 3960.4     - 3733       - 47.5       
         = 1217.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1225.5 ps
起点     : seg_inst/addr_reg[6]/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_5      |   CM33    |  901.4 |   6842.9 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2882.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2662.8 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_5)
         = 8942.4     + 16         - 0          - 3960.4     - 2882.5     - 890        
         = 1225.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1238.9 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_10 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[8]/D2            |  SLICEL   |    774 |     5853 |      net      | R12C13L | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[8]/D             |  SLICEL   |   75.1 |   5928.1 |     Tilo      |         | TARGEXP1HRDATA[10]   | 1    |
| CM33_inst/TARGEXP1HRDATA_10     |   CM33    |  850.4 |   6778.5 |      net      | CM3     | TARGEXP1HRDATA[10]   |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2818.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2598.4 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_10)
         = 8942.4     + 16         - 0          - 3960.4     - 2818.1     - 941        
         = 1238.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 1243.7 ps
起点     : seg_inst/addr_reg[6]/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_6      |   CM33    |  875.2 |   6816.7 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2856.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2636.6 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_6)
         = 8942.4     + 16         - 0          - 3960.4     - 2856.3     - 898        
         = 1243.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 1249.7 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_21 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_21     |   CM33    |  875.2 |   6816.7 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2856.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2636.6 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_21)
         = 8942.4     + 16         - 0          - 3960.4     - 2856.3     - 892        
         = 1249.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 1268.5 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_25 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_25     |   CM33    |  892.4 |   6833.9 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2873.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2653.8 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_25)
         = 8942.4     + 16         - 0          - 3960.4     - 2873.5     - 856        
         = 1268.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 1285.8 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_20 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_20     |   CM33    |  909.2 |   6850.6 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2890.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2670.5 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_20)
         = 8942.4     + 16         - 0          - 3960.4     - 2890.2     - 822        
         = 1285.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 1297.5 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_18 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[9]/C1            |  SLICEL   |  787.4 |   5866.4 |      net      | R12C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   5941.5 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| CM33_inst/TARGEXP1HRDATA_18     |   CM33    |  892.4 |   6833.9 |      net      | CM3     | TARGEXP1HRDATA[6]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2873.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2653.8 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_18)
         = 8942.4     + 16         - 0          - 3960.4     - 2873.5     - 827        
         = 1297.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 1308.7 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_19 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[3]/C1            |  SLICEL   |  544.3 |   5623.4 |      net      | R13C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[3]/C             |  SLICEL   |   75.1 |   5698.5 |     Tilo      |         | TARGEXP1HRDATA[7]    | 7    |
| CM33_inst/TARGEXP1HRDATA_19     |   CM33    | 1112.3 |   6810.7 |      net      | CM3     | TARGEXP1HRDATA[7]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2850.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2630.6 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_19)
         = 8942.4     + 16         - 0          - 3960.4     - 2850.3     - 839        
         = 1308.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 1392.6 ps
起点     : seg_inst/addr_reg[6]/AQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_23 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 35   |
| seg_inst/addr_reg[6]/CLK        |  SLICEL   | 2362.4 |   3960.4 |      net      | R14C16L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[6]/AQ         |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | seg_inst/addr_reg[6] | 1    |
| seg_inst/segx_reg_7[4]/C3       |  SLICEL   |    974 |   4964.9 |      net      | R13C15M | seg_inst/addr_reg[6] |      |
| seg_inst/segx_reg_7[4]/CMUX     |  SLICEL   |  114.1 |     5079 |     Topcc     |         | HRDATA_P1[20]        | 29   |
| TARGEXP1HRDATA[3]/C1            |  SLICEL   |  544.3 |   5623.4 |      net      | R13C13M | HRDATA_P1[20]        |      |
| TARGEXP1HRDATA[3]/C             |  SLICEL   |   75.1 |   5698.5 |     Tilo      |         | TARGEXP1HRDATA[7]    | 7    |
| CM33_inst/TARGEXP1HRDATA_23     |   CM33    |  893.3 |   6591.8 |      net      | CM3     | TARGEXP1HRDATA[7]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2631.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 189.2 
        总的连线延迟 = 2411.7 
        逻辑级数     = 2 

[数据捕获路径]
========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      | 位置  |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |          -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        5000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        6582 | clock_latency |       | CLK_CM33         | 35   |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:8942.4 |      net      | CM3   | CLK_CM33         |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_23)
         = 8942.4     + 16         - 0          - 3960.4     - 2631.4     - 974        
         = 1392.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Jul 20 01:28:43 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 322.5 ps
起点     : seg_inst/clk_DRV/CQ       [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_1M_cnt[0]/B6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2360.4 |   3942.4 |      net      | R10C63M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_DRV/CQ             |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_1M_cnt[0]/B6       |  SLICEL   |  176.2 |   4149.1 |      net      | R10C63L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 206.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 176.2 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R10C63L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 206.7      - 3960.4     - -117.8     
         = 322.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 323.4 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_536/B6             [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C14M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_wr_ptr[2] | 6    |
| ahb_uart1/n_536/B6              |  SLICEL   |  177.1 |     4150 |      net      | R12C14L | ahb_uart1/TX_fifo_wr_ptr[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 207.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 177.1 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| ahb_uart1/n_536/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C14L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 207.6      - 3960.4     - -117.8     
         = 323.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 354.9 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/B5       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R10C63L | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/B5             |  SLICEL   |  208.6 |   4181.5 |      net      | R10C63M | seg_inst/clk_1M_cnt[0] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 239.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 208.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R10C63M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 239.1      - 3960.4     - -117.8     
         = 354.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 354.9 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/A5       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R10C63L | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/A5             |  SLICEL   |  208.6 |   4181.5 |      net      | R10C63M | seg_inst/clk_1M_cnt[0] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 239.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 208.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R10C63M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 239.1      - 3960.4     - -117.8     
         = 354.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 356 ps
起点     : seg_inst/clk_DRV/BQ       [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_1M_cnt[0]/B4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2360.4 |   3942.4 |      net      | R10C63M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_DRV/BQ             |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[1] | 9    |
| seg_inst/clk_1M_cnt[0]/B4       |  SLICEL   |  209.7 |   4182.6 |      net      | R10C63L | seg_inst/clk_1M_cnt[1] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 240.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 209.7 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R10C63L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 240.2      - 3960.4     - -117.8     
         = 356 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 356.9 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[0]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_536/B4             [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C14M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[0]/BQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_wr_ptr[1] | 7    |
| ahb_uart1/n_536/B4              |  SLICEL   |  210.6 |   4183.5 |      net      | R12C14L | ahb_uart1/TX_fifo_wr_ptr[1] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 241.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 210.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| ahb_uart1/n_536/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C14L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 241.1      - 3960.4     - -117.8     
         = 356.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 366.7 ps
起点     : seg_inst/seg_2_dec[3]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/seg_2_dec[3]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/seg_2_dec[3]/CLK       |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C16M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/seg_2_dec[3]/DQ        |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/segx_reg_4[3] | 2    |
| seg_inst/seg_2_dec[3]/D3        |  SLICEL   |  220.4 |   4193.3 |      net      | R14C16M | seg_inst/segx_reg_4[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 250.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 220.4 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/seg_2_dec[3]/CLK       |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C16M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 250.9      - 3960.4     - -117.8     
         = 366.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 371.9 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[0]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/TX_fifo_wr_ptr[0]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C14M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[0]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_wr_ptr[3] | 5    |
| ahb_uart1/TX_fifo_wr_ptr[0]/D3  |  SLICEL   |  225.6 |   4198.5 |      net      | R12C14M | ahb_uart1/TX_fifo_wr_ptr[3] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 256.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 225.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C14M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 256.1      - 3960.4     - -117.8     
         = 371.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 371.9 ps
起点     : ahb_uart1/TX_fifo_wr_ptr[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/TX_fifo_wr_ptr[0]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R12C14M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_wr_ptr[0]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_wr_ptr[0] | 8    |
| ahb_uart1/TX_fifo_wr_ptr[0]/B3  |  SLICEL   |  225.6 |   4198.5 |      net      | R12C14M | ahb_uart1/TX_fifo_wr_ptr[0] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 256.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 225.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| ahb_uart1/TX_fifo_wr_ptr[0]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R12C14M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 256.1      - 3960.4     - -117.8     
         = 371.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 375 ps
起点     : seg_inst/seg_2_dec[4]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/seg_2_dec[4]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 35   |
| seg_inst/seg_2_dec[4]/CLK       |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C16L | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/seg_2_dec[4]/CQ        |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/segx_reg_0[4] | 2    |
| seg_inst/seg_2_dec[4]/C2        |  SLICEL   |  228.7 |   4201.6 |      net      | R13C16L | seg_inst/segx_reg_0[4] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 35   |
| seg_inst/seg_2_dec[4]/CLK       |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C16L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Sat Jul 20 01:28:43 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 4707.2 ps
起点     : led_wf_inst1/cnt[10]/CMUX  [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[0]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[10]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R7C107L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[10]/CMUX        |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |          | led_wf_inst1/cnt[15]                 | 2    |
| led_wf_inst1/cnt[12]/C2          |  SLICEL   |  675.9 |     4684 |      net      | R7C109L  | led_wf_inst1/cnt[15]                 |      |
| led_wf_inst1/cnt[12]/C           |  SLICEL   |   75.1 |   4759.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16        | 1    |
| led_wf_inst1/cnt[12]/D4          |  SLICEL   |  209.9 |     4969 |      net      | R7C109L  | led_wf_inst1/_i_2/_i_0_rkd_16        |      |
| led_wf_inst1/cnt[12]/D           |  SLICEL   |   75.1 |   5044.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  486.4 |   5530.6 |      net      | R7C108L  | led_wf_inst1/_i_2/_i_0_rkd_21        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5605.7 |     Tilo      |          | _n_1073                              | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 |  SLICEL   |  176.4 |   5782.1 |      net      | R7C108L  | _n_1073                              |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5857.2 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[0]/C2           |  SLICEL   |  490.7 |   6347.8 |      net      | R8C108L  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[0]/C            |  SLICEL   |   75.1 |   6422.9 |     Tilo      |          | led_wf_inst1/led_sig_reg[0]_ctrl_din | 1    |
| LED01_PIN[0]_MGIOL/TXDATA0       |  IOLOGIC  | 2544.2 |   8967.2 |      net      | IOL_T61C | led_wf_inst1/led_sig_reg[0]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5006.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 375.5 
        总的连线延迟 = 4583.6 
        逻辑级数     = 5 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[0]_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61C | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 5006.8     - 284        
         = 4707.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 4736.6 ps
起点     : led_wf_inst1/cnt[10]/CMUX  [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[1]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[10]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R7C107L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[10]/CMUX        |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |          | led_wf_inst1/cnt[15]                 | 2    |
| led_wf_inst1/cnt[12]/C2          |  SLICEL   |  675.9 |     4684 |      net      | R7C109L  | led_wf_inst1/cnt[15]                 |      |
| led_wf_inst1/cnt[12]/C           |  SLICEL   |   75.1 |   4759.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16        | 1    |
| led_wf_inst1/cnt[12]/D4          |  SLICEL   |  209.9 |     4969 |      net      | R7C109L  | led_wf_inst1/_i_2/_i_0_rkd_16        |      |
| led_wf_inst1/cnt[12]/D           |  SLICEL   |   75.1 |   5044.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  486.4 |   5530.6 |      net      | R7C108L  | led_wf_inst1/_i_2/_i_0_rkd_21        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5605.7 |     Tilo      |          | _n_1073                              | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 |  SLICEL   |  176.4 |   5782.1 |      net      | R7C108L  | _n_1073                              |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5857.2 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[0]/D2           |  SLICEL   |    499 |   6356.1 |      net      | R8C108L  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[0]/D            |  SLICEL   |   75.1 |   6431.2 |     Tilo      |          | led_wf_inst1/led_sig_reg[1]_ctrl_din | 1    |
| LED01_PIN[1]_MGIOL/TXDATA0       |  IOLOGIC  | 2506.6 |   8937.8 |      net      | IOL_T61D | led_wf_inst1/led_sig_reg[1]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4977.4     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 375.5 
        总的连线延迟 = 4554.2 
        逻辑级数     = 5 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[1]_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61D | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 4977.4     - 284        
         = 4736.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 7167.9 ps
起点     : led_wf_inst1/n_35/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[25]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R5C67L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 8    |
| led_wf_inst1/n_35/A3             |  SLICEL   |    237 |   4227.9 |      net      | R5C67L  | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |     4303 |     Tilo      |         | led_wf_inst1/n_35 | 47   |
| led_wf_inst1/cnt[25]/SR          |  SLICEL   | 2441.5 |   6744.6 |      net      | R7C111L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2784.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2678.6 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[25]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R7C111L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2784.2     - 45.9       
         = 7167.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 7198.5 ps
起点     : led_wf_inst1/n_35/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[21]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R5C67L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 8    |
| led_wf_inst1/n_35/A3             |  SLICEL   |    237 |   4227.9 |      net      | R5C67L  | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |     4303 |     Tilo      |         | led_wf_inst1/n_35 | 47   |
| led_wf_inst1/cnt[21]/SR          |  SLICEL   |   2411 |     6714 |      net      | R7C110L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2753.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2648 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[21]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R7C110L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2753.6     - 45.9       
         = 7198.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 7209 ps
起点     : led_wf_inst1/cnt[10]/CMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[25]/A3   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[10]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R7C107L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[10]/CMUX        |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C2          |  SLICEL   |  675.9 |     4684 |      net      | R7C109L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           |  SLICEL   |   75.1 |   4759.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          |  SLICEL   |  209.9 |     4969 |      net      | R7C109L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           |  SLICEL   |   75.1 |   5044.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  486.4 |   5530.6 |      net      | R7C108L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5605.7 |     Tilo      |         | _n_1073                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 |  SLICEL   |  176.4 |   5782.1 |      net      | R7C108L | _n_1073                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5857.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[25]/A3          |  SLICEL   |  769.4 |   6626.6 |      net      | R7C111L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2666.2     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2318.1 
        逻辑级数     = 4 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[25]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R7C111L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2666.2     - 122.8      
         = 7209 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 7209 ps
起点     : led_wf_inst1/cnt[10]/CMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[25]/B2   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[10]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R7C107L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[10]/CMUX        |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C2          |  SLICEL   |  675.9 |     4684 |      net      | R7C109L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           |  SLICEL   |   75.1 |   4759.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          |  SLICEL   |  209.9 |     4969 |      net      | R7C109L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           |  SLICEL   |   75.1 |   5044.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  486.4 |   5530.6 |      net      | R7C108L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5605.7 |     Tilo      |         | _n_1073                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 |  SLICEL   |  176.4 |   5782.1 |      net      | R7C108L | _n_1073                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5857.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[25]/B2          |  SLICEL   |  769.4 |   6626.6 |      net      | R7C111L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2666.2     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2318.1 
        逻辑级数     = 4 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[25]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R7C111L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2666.2     - 122.8      
         = 7209 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 7287.7 ps
起点     : led_wf_inst1/n_35/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[10]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R5C67L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 8    |
| led_wf_inst1/n_35/A3             |  SLICEL   |    237 |   4227.9 |      net      | R5C67L  | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |     4303 |     Tilo      |         | led_wf_inst1/n_35 | 47   |
| led_wf_inst1/cnt[10]/SR          |  SLICEL   | 2321.7 |   6624.8 |      net      | R7C107L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2664.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2558.8 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[10]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R7C107L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2664.4     - 45.9       
         = 7287.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 7328 ps
起点     : led_wf_inst1/n_35/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[12]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R5C67L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 8    |
| led_wf_inst1/n_35/A3             |  SLICEL   |    237 |   4227.9 |      net      | R5C67L  | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |     4303 |     Tilo      |         | led_wf_inst1/n_35 | 47   |
| led_wf_inst1/cnt[12]/SR          |  SLICEL   | 2281.4 |   6584.5 |      net      | R7C109L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2624.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2518.5 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[12]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R7C109L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2624.1     - 45.9       
         = 7328 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 7345.1 ps
起点     : led_wf_inst1/n_35/AQ   [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[0]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R5C67L  | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 8    |
| led_wf_inst1/n_35/A3             |  SLICEL   |    237 |   4227.9 |      net      | R5C67L  | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |     4303 |     Tilo      |         | led_wf_inst1/n_35 | 47   |
| led_wf_inst1/cnt[0]/SR           |  SLICEL   | 2264.4 |   6567.4 |      net      | R8C108L | led_wf_inst1/n_35 |      |
=========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2607       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2501.4 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2607       - 45.9       
         = 7345.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 7425.7 ps
起点     : led_wf_inst1/cnt[10]/CMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[21]/C1   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[10]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R7C107L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[10]/CMUX        |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C2          |  SLICEL   |  675.9 |     4684 |      net      | R7C109L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           |  SLICEL   |   75.1 |   4759.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          |  SLICEL   |  209.9 |     4969 |      net      | R7C109L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           |  SLICEL   |   75.1 |   5044.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  486.4 |   5530.6 |      net      | R7C108L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5605.7 |     Tilo      |         | _n_1073                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 |  SLICEL   |  176.4 |   5782.1 |      net      | R7C108L | _n_1073                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5857.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[21]/C1          |  SLICEL   |  531.6 |   6388.7 |      net      | R7C110L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2428.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2080.2 
        逻辑级数     = 4 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[21]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R7C110L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2428.3     - 144        
         = 7425.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Jul 20 01:28:43 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 366.7 ps
起点     : led_wf_inst1/cnt[0]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[0]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[0]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[0]/D3           |  SLICEL   |  220.4 |   4193.3 |      net      | R8C108L | LED01_PIN[1]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 250.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 220.4 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 250.9      - 3960.4     - -117.8     
         = 366.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 366.7 ps
起点     : led_wf_inst1/cnt[0]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[0]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[0]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[0]/C3           |  SLICEL   |  220.4 |   4193.3 |      net      | R8C108L | LED01_PIN[1]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 250.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 220.4 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 250.9      - 3960.4     - -117.8     
         = 366.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 492.2 ps
起点     : led_wf_inst1/cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[0]/D6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[0]/CQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[0]/D6           |  SLICEL   |  345.9 |   4318.8 |      net      | R8C108L | LED01_PIN[0]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 376.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 345.9 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 376.4      - 3960.4     - -117.8     
         = 492.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 492.2 ps
起点     : led_wf_inst1/cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[0]/C6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[0]/CQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[0]/C6           |  SLICEL   |  345.9 |   4318.8 |      net      | R8C108L | LED01_PIN[0]_c   |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 376.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 345.9 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 376.4      - 3960.4     - -117.8     
         = 492.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 503.4 ps
起点     : led_wf_inst1/cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[0]/A1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                 |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c    | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c    |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1       | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R8C108L | CLK_FPGA_SYS1       |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                  | --   |
| led_wf_inst1/cnt[0]/AQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[0]/A1           |  SLICEL   |  357.1 |     4330 |      net      | R8C108L | led_wf_inst1/cnt[0] |      |
===========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 387.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 357.1 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[0]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R8C108L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 387.6      - 3960.4     - -117.8     
         = 503.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 660.1 ps
起点     : led_wf_inst1/n_35/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/n_35/AX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |       连线        | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |        | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C67L | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                | --   |
| led_wf_inst1/n_35/BQ             |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | CM33SYS_RSTN_buff | 1    |
| led_wf_inst1/n_35/AX             |  SLICEL   |  588.9 |   4561.8 |      net      | R5C67L | CM33SYS_RSTN_buff |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 619.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 588.9 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R5C67L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 16         + 3942.4     + 619.4      - 3960.4     - -42.7      
         = 660.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 699.6 ps
起点     : led_wf_inst1/cnt[21]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[21]/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                   |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c      |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1         | 8    |
| led_wf_inst1/cnt[21]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R7C110L | CLK_FPGA_SYS1         |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[21]/CQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[19]  | 2    |
| led_wf_inst1/n_69[17]/C4         |  SLICEL   |  204.3 |   4177.2 |      net      | R7C110M | led_wf_inst1/cnt[19]  |      |
| led_wf_inst1/n_69[17]/DMUX       |  SLICEL   |  124.2 |   4301.4 |     Topcd     |         | led_wf_inst1/n_69[20] | 1    |
| led_wf_inst1/cnt[21]/B2          |  SLICEL   |  224.9 |   4526.2 |      net      | R7C110L | led_wf_inst1/n_69[20] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 583.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 124.2 
        总的连线延迟 = 429.1 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[21]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R7C110L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 583.8      - 3960.4     - -117.8     
         = 699.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 718.7 ps
起点     : led_wf_inst1/cnt[21]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[21]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                   |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c      |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1         | 8    |
| led_wf_inst1/cnt[21]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R7C110L | CLK_FPGA_SYS1         |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[21]/DQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[18]  | 2    |
| led_wf_inst1/n_69[17]/B1         |  SLICEL   |  234.5 |   4207.4 |      net      | R7C110M | led_wf_inst1/cnt[18]  |      |
| led_wf_inst1/n_69[17]/BMUX       |  SLICEL   |  121.3 |   4328.7 |     Topbb     |         | led_wf_inst1/n_69[18] | 1    |
| led_wf_inst1/cnt[21]/D3          |  SLICEL   |  216.6 |   4545.3 |      net      | R7C110L | led_wf_inst1/n_69[18] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 602.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 451.1 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[21]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R7C110L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 602.9      - 3960.4     - -117.8     
         = 718.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 804.6 ps
起点     : led_wf_inst1/n_35/AQ   [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[0]_MGIOL/LSR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 释放(Removal) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2360.4 |   3942.4 |      net      | R5C67L   | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3972.9 |     Tcko      |          | CM33SYS_RSTN     | 8    |
| LED01_PIN[0]_MGIOL/LSR           |  IOLOGIC  |  765.1 |     4738 |      net      | IOL_T61C | CM33SYS_RSTN     |      |
=========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 795.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 765.1 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[0]_MGIOL/CLK           |  IOLOGIC  | 2362.4 | Tcat:3960.4 |      net      | IOL_T61C | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(LSRREC_HLD)
         = 0          + 16         + 3942.4     + 795.6      - 3960.4     - -11        
         = 804.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 810.5 ps
起点     : led_wf_inst1/cnt[25]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[25]/B6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                   |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c      |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1         | 8    |
| led_wf_inst1/cnt[25]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R7C111L | CLK_FPGA_SYS1         |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[25]/BQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[22]  | 2    |
| led_wf_inst1/n_69[21]/B4         |  SLICEL   |  204.3 |   4177.2 |      net      | R7C111M | led_wf_inst1/cnt[22]  |      |
| led_wf_inst1/n_69[21]/BMUX       |  SLICEL   |  121.3 |   4298.5 |     Topbb     |         | led_wf_inst1/n_69[22] | 1    |
| led_wf_inst1/cnt[25]/B6          |  SLICEL   |  338.6 |   4637.1 |      net      | R7C111L | led_wf_inst1/n_69[22] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 694.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 542.9 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[25]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R7C111L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 694.7      - 3960.4     - -117.8     
         = 810.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

