`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 27.01.2023 23:31:25
// Design Name: 
// Module Name: bcd2sseg
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module bcd2sseg(
    input a,
    input b,
    input c,
    input d,
    input sseg_a,
    input sseg_b,
    input sseg_c,
    input sseg_d,
    input sseg_e,
    input sseg_f,
    input sseg_g
    );
endmodule
