module half_add(
	input		wire		in1,
	input		wire		in2,
	
	output	reg		out1,
	output	reg		c
);

always @(*) begin
	case({in2,in1})
		2'b00 : 	out = 1'b0, c = 1'b0;
		2'b01	:	out = 1'b1, c = 1'b0;
		2'b10 :  out = 1'b1, c = 1'b0;
		2'b11 : 	out = 1'b0, c = 1'b1;
		default : out = 0, c = 1'b0;
end

endmodule
